Fitter report for EP2C5
Thu Mar 03 00:03:28 2016
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 03 00:03:28 2016     ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; EP2C5                                     ;
; Top-level Entity Name              ; EP2C5                                     ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C5T144C7                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 522 / 4,608 ( 11 % )                      ;
;     Total combinational functions  ; 501 / 4,608 ( 11 % )                      ;
;     Dedicated logic registers      ; 266 / 4,608 ( 6 % )                       ;
; Total registers                    ; 266                                       ;
; Total pins                         ; 13 / 89 ( 15 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C7                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Current Strength ; EP2C5          ;              ; MIDI_IN    ; 8MA           ; QSF Assignment ;
; Current Strength ; EP2C5          ;              ; clk50M     ; 8MA           ; QSF Assignment ;
; Current Strength ; EP2C5          ;              ; key0       ; 16MA          ; QSF Assignment ;
+------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 782 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 782 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 780     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA_Projects/fpga-synth(git)/examples/EP2C5_I2S_DAC/EP2C5.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 522 / 4,608 ( 11 % )        ;
;     -- Combinational with no register       ; 256                         ;
;     -- Register only                        ; 21                          ;
;     -- Combinational with a register        ; 245                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 187                         ;
;     -- 3 input functions                    ; 185                         ;
;     -- <=2 input functions                  ; 129                         ;
;     -- Register only                        ; 21                          ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 326                         ;
;     -- arithmetic mode                      ; 175                         ;
;                                             ;                             ;
; Total registers*                            ; 266 / 4,851 ( 5 % )         ;
;     -- Dedicated logic registers            ; 266 / 4,608 ( 6 % )         ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )             ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 40 / 288 ( 14 % )           ;
; User inserted logic elements                ; 0                           ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 13 / 89 ( 15 % )            ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 1                           ;
; M4Ks                                        ; 0 / 26 ( 0 % )              ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )         ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )         ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )              ;
; PLLs                                        ; 0 / 2 ( 0 % )               ;
; Global clocks                               ; 1 / 8 ( 13 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 1% / 2% / 1%                ;
; Peak interconnect usage (total/H/V)         ; 2% / 3% / 2%                ;
; Maximum fan-out node                        ; clk50M~clkctrl              ;
; Maximum fan-out                             ; 266                         ;
; Highest non-global fan-out signal           ; note2dds:transl1|divider[1] ;
; Highest non-global fan-out                  ; 49                          ;
; Total fan-out                               ; 2300                        ;
; Average fan-out                             ; 2.88                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 522 / 4608 ( 11 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 256                 ; 0                              ;
;     -- Register only                        ; 21                  ; 0                              ;
;     -- Combinational with a register        ; 245                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 187                 ; 0                              ;
;     -- 3 input functions                    ; 185                 ; 0                              ;
;     -- <=2 input functions                  ; 129                 ; 0                              ;
;     -- Register only                        ; 21                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 326                 ; 0                              ;
;     -- arithmetic mode                      ; 175                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 266                 ; 0                              ;
;     -- Dedicated logic registers            ; 266 / 4608 ( 5 % )  ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 40 / 288 ( 13 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 13                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2300                ; 0                              ;
;     -- Registered Connections               ; 950                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 3                   ; 0                              ;
;     -- Output Ports                         ; 10                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; MIDI_IN ; 74    ; 3        ; 28           ; 1            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk50M  ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key0    ; 144   ; 2        ; 1            ; 14           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DAT       ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LRCK      ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MCK       ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PWM       ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SCK       ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led0      ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1      ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led2      ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_vcf_out ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vcf_out   ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 19 ( 32 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 23 ( 4 % )  ; 3.3V          ; --           ;
; 3        ; 8 / 23 ( 35 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 24 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; led2                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; led1                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; led0                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk50M                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; PWM                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; MIDI_IN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; LRCK                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; DAT                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; MCK                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; SCK                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; vcf_out                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; n_vcf_out                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; key0                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |EP2C5                                      ; 522 (43)    ; 266 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 13   ; 0            ; 256 (11)     ; 21 (2)            ; 245 (43)         ; |EP2C5                                                                                                   ;              ;
;    |dds:lvcf_osc1|                          ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |EP2C5|dds:lvcf_osc1                                                                                     ;              ;
;    |dds:osc1|                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |EP2C5|dds:osc1                                                                                          ;              ;
;    |i2s_dco:iis_tx|                         ; 77 (77)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 74 (74)          ; |EP2C5|i2s_dco:iis_tx                                                                                    ;              ;
;    |lpm_mult:Mult0|                         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |EP2C5|lpm_mult:Mult0                                                                                    ;              ;
;       |multcore:mult_core|                  ; 43 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (26)      ; 0 (0)             ; 0 (0)            ; |EP2C5|lpm_mult:Mult0|multcore:mult_core                                                                 ;              ;
;          |mpar_add:padder|                  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |EP2C5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ;              ;
;             |lpm_add_sub:adder[0]|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |EP2C5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ;              ;
;                |add_sub_6ch:auto_generated| ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |EP2C5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated ;              ;
;    |midi_in:midi_in_0|                      ; 96 (26)     ; 67 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (4)       ; 18 (5)            ; 49 (19)          ; |EP2C5|midi_in:midi_in_0                                                                                 ;              ;
;       |baud_gen:BG|                         ; 37 (37)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 17 (17)          ; |EP2C5|midi_in:midi_in_0|baud_gen:BG                                                                     ;              ;
;       |uart_rx:URX|                         ; 33 (33)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 13 (13)           ; 15 (15)          ; |EP2C5|midi_in:midi_in_0|uart_rx:URX                                                                     ;              ;
;    |note2dds:transl1|                       ; 170 (170)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 13 (13)          ; |EP2C5|note2dds:transl1                                                                                  ;              ;
;    |powerup_reset:res_gen|                  ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |EP2C5|powerup_reset:res_gen                                                                             ;              ;
;    |pwm8dac1:dac1|                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |EP2C5|pwm8dac1:dac1                                                                                     ;              ;
;    |reg7:C1_reg|                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |EP2C5|reg7:C1_reg                                                                                       ;              ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; led0      ; Output   ; --            ; --            ; --                    ; --  ;
; led1      ; Output   ; --            ; --            ; --                    ; --  ;
; led2      ; Output   ; --            ; --            ; --                    ; --  ;
; vcf_out   ; Output   ; --            ; --            ; --                    ; --  ;
; n_vcf_out ; Output   ; --            ; --            ; --                    ; --  ;
; DAT       ; Output   ; --            ; --            ; --                    ; --  ;
; MCK       ; Output   ; --            ; --            ; --                    ; --  ;
; SCK       ; Output   ; --            ; --            ; --                    ; --  ;
; LRCK      ; Output   ; --            ; --            ; --                    ; --  ;
; PWM       ; Output   ; --            ; --            ; --                    ; --  ;
; MIDI_IN   ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; clk50M    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; key0      ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; MIDI_IN                                           ;                   ;         ;
;      - midi_in:midi_in_0|uart_rx:URX|in_sync[0]~0 ; 0                 ; 6       ;
;      - led0                                       ; 0                 ; 6       ;
; clk50M                                            ;                   ;         ;
; key0                                              ;                   ;         ;
;      - powerup_reset:res_gen|rst~0                ; 1                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[3]~1      ; 1                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[2]~2      ; 1                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[0]~3      ; 1                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[1]~4      ; 1                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; C1_lsb                                    ; LCCOMB_X14_Y12_N30 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal0~3                                  ; LCCOMB_X18_Y12_N30 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk50M                                    ; PIN_17             ; 266     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; i2s_dco:iis_tx|DDS_acc[31]~96             ; LCCOMB_X15_Y11_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2s_dco:iis_tx|sck_neg                    ; LCCOMB_X15_Y11_N8  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~4 ; LCCOMB_X10_Y12_N8  ; 17      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|baud_gen:BG|ce_16       ; LCFF_X10_Y12_N9    ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|byte1[7]~1              ; LCCOMB_X18_Y12_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|byte2[0]~1              ; LCCOMB_X17_Y12_N24 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|byte3[0]~0              ; LCCOMB_X18_Y12_N28 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|always3~0   ; LCCOMB_X12_Y12_N8  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|always5~1   ; LCCOMB_X12_Y12_N24 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|new_rx_data ; LCFF_X12_Y12_N25   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|rx_busy     ; LCFF_X12_Y12_N11   ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; powerup_reset:res_gen|rst                 ; LCFF_X7_Y12_N9     ; 48      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; pwm8dac1:dac1|Equal0~2                    ; LCCOMB_X15_Y10_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; clk50M ; PIN_17   ; 266     ; Global Clock         ; GCLK2            ; --                        ;
+--------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------+---------+
; note2dds:transl1|divider[1]                                                                               ; 49      ;
; powerup_reset:res_gen|rst                                                                                 ; 48      ;
; note_on_reg                                                                                               ; 42      ;
; note2dds:transl1|divider[0]                                                                               ; 40      ;
; note2dds:transl1|divider[2]                                                                               ; 37      ;
; note2dds:transl1|divider[3]                                                                               ; 36      ;
; i2s_dco:iis_tx|sck_neg                                                                                    ; 33      ;
; i2s_dco:iis_tx|DDS_acc[31]~96                                                                             ; 32      ;
; i2s_dco:iis_tx|lrclk_change                                                                               ; 31      ;
; note2dds:transl1|addr[3]                                                                                  ; 30      ;
; note2dds:transl1|addr[2]                                                                                  ; 30      ;
; note2dds:transl1|addr[1]                                                                                  ; 29      ;
; note2dds:transl1|addr[0]                                                                                  ; 29      ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~4                                                                 ; 17      ;
; reg7:C1_reg|data_out[0]                                                                                   ; 15      ;
; reg7:C1_reg|data_out[1]                                                                                   ; 15      ;
; reg7:C1_reg|data_out[2]                                                                                   ; 14      ;
; reg7:C1_reg|data_out[3]                                                                                   ; 13      ;
; midi_in:midi_in_0|rcv_state.00000000                                                                      ; 13      ;
; reg7:C1_reg|data_out[4]                                                                                   ; 12      ;
; midi_in:midi_in_0|midi_command_ready                                                                      ; 12      ;
; midi_in:midi_in_0|uart_rx:URX|rx_busy                                                                     ; 11      ;
; reg7:C1_reg|data_out[5]                                                                                   ; 11      ;
; note2dds:transl1|ShiftRight0~14                                                                           ; 10      ;
; reg7:C1_reg|data_out[6]                                                                                   ; 10      ;
; midi_in:midi_in_0|uart_rx:URX|always3~0                                                                   ; 9       ;
; midi_in:midi_in_0|uart_rx:URX|always5~1                                                                   ; 9       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[7]                                                                  ; 9       ;
; pwm8dac1:dac1|Equal0~2                                                                                    ; 8       ;
; i2s_dco:iis_tx|mck_div[7]                                                                                 ; 8       ;
; Equal0~3                                                                                                  ; 7       ;
; midi_in:midi_in_0|byte2[0]~1                                                                              ; 7       ;
; midi_in:midi_in_0|byte3[0]~0                                                                              ; 7       ;
; C1_lsb                                                                                                    ; 7       ;
; reg7:C1_reg|data_out[0]~0                                                                                 ; 7       ;
; midi_in:midi_in_0|uart_rx:URX|new_rx_data                                                                 ; 7       ;
; i2s_dco:iis_tx|mck_div[1]                                                                                 ; 7       ;
; LAST_NOTE[5]                                                                                              ; 6       ;
; LAST_NOTE[4]                                                                                              ; 6       ;
; LAST_NOTE[6]                                                                                              ; 6       ;
; note2dds:transl1|adder_tbl~0                                                                              ; 6       ;
; i2s_dco:iis_tx|mck_div[0]                                                                                 ; 6       ;
; key0                                                                                                      ; 5       ;
; LAST_NOTE[3]                                                                                              ; 5       ;
; midi_in:midi_in_0|uart_rx:URX|in_sync[1]                                                                  ; 5       ;
; note2dds:transl1|adder_tbl~1                                                                              ; 5       ;
; midi_in:midi_in_0|uart_rx:URX|count16[0]                                                                  ; 5       ;
; midi_in:midi_in_0|baud_gen:BG|ce_16                                                                       ; 5       ;
; note2dds:transl1|diap[0]~3                                                                                ; 4       ;
; note2dds:transl1|diap[0]~0                                                                                ; 4       ;
; powerup_reset:res_gen|tick_timer[3]~0                                                                     ; 4       ;
; powerup_reset:res_gen|tick_timer[0]                                                                       ; 4       ;
; note2dds:transl1|ShiftRight0~126                                                                          ; 4       ;
; note2dds:transl1|ShiftRight0~117                                                                          ; 4       ;
; note2dds:transl1|ShiftRight0~96                                                                           ; 4       ;
; note2dds:transl1|ShiftRight0~90                                                                           ; 4       ;
; note2dds:transl1|adder_tbl~17                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~16                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~15                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~14                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~13                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~12                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~11                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~10                                                                             ; 4       ;
; note2dds:transl1|adder_tbl~9                                                                              ; 4       ;
; note2dds:transl1|ShiftRight0~42                                                                           ; 4       ;
; note2dds:transl1|ShiftRight0~40                                                                           ; 4       ;
; note2dds:transl1|ShiftRight0~16                                                                           ; 4       ;
; midi_in:midi_in_0|uart_rx:URX|count16[1]                                                                  ; 4       ;
; midi_in:midi_in_0|uart_rx:URX|count16[3]                                                                  ; 4       ;
; midi_in:midi_in_0|rcv_state.00000001                                                                      ; 4       ;
; midi_in:midi_in_0|rcv_state.00000010                                                                      ; 4       ;
; midi_in:midi_in_0|byte1[7]~1                                                                              ; 4       ;
; midi_in:midi_in_0|byte1[5]                                                                                ; 4       ;
; note2dds:transl1|ShiftRight0~139                                                                          ; 3       ;
; note2dds:transl1|diap[1]~4                                                                                ; 3       ;
; LAST_NOTE[2]                                                                                              ; 3       ;
; powerup_reset:res_gen|tick_timer[1]                                                                       ; 3       ;
; powerup_reset:res_gen|tick_timer[2]                                                                       ; 3       ;
; note2dds:transl1|ShiftRight0~113                                                                          ; 3       ;
; note2dds:transl1|ShiftRight0~109                                                                          ; 3       ;
; note2dds:transl1|ShiftRight0~106                                                                          ; 3       ;
; note2dds:transl1|ShiftRight0~102                                                                          ; 3       ;
; note2dds:transl1|ShiftRight0~97                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~91                                                                           ; 3       ;
; note2dds:transl1|adder_tbl~18                                                                             ; 3       ;
; note2dds:transl1|ShiftRight0~78                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~77                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~74                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~73                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~69                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~65                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~61                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~57                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~53                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~49                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~45                                                                           ; 3       ;
; note2dds:transl1|adder_tbl~8                                                                              ; 3       ;
; note2dds:transl1|ShiftRight0~38                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~36                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~34                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~31                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~26                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~21                                                                           ; 3       ;
; note2dds:transl1|adder_tbl~2                                                                              ; 3       ;
; note2dds:transl1|ShiftRight0~17                                                                           ; 3       ;
; note2dds:transl1|ShiftRight0~15                                                                           ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|ce_1_mid~0                                                                  ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|count16[2]                                                                  ; 3       ;
; i2s_dco:iis_tx|lrclk_prev                                                                                 ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][21]~0                                                         ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[5]                                                                  ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[6]                                                                  ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[4]                                                                  ; 3       ;
; Equal0~2                                                                                                  ; 3       ;
; midi_in:midi_in_0|byte1[4]                                                                                ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[15]                                                                 ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[14]                                                                 ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[13]                                                                 ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[12]                                                                 ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[11]                                                                 ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[10]                                                                 ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[9]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[8]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[7]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[6]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[5]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[4]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[3]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[2]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[1]                                                                  ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[0]                                                                  ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[3]                                                                ; 3       ;
; i2s_dco:iis_tx|mck_div[2]                                                                                 ; 3       ;
; i2s_dco:iis_tx|mck_div[3]                                                                                 ; 3       ;
; i2s_dco:iis_tx|mck_div[4]                                                                                 ; 3       ;
; i2s_dco:iis_tx|mck_div[5]                                                                                 ; 3       ;
; i2s_dco:iis_tx|mck_div[6]                                                                                 ; 3       ;
; dds:lvcf_osc1|signal_out[31]                                                                              ; 3       ;
; MIDI_IN                                                                                                   ; 2       ;
; note2dds:transl1|ShiftRight0~140                                                                          ; 2       ;
; note2dds:transl1|ShiftRight0~138                                                                          ; 2       ;
; note2dds:transl1|ShiftRight0~137                                                                          ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[3]                                                                 ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[2]                                                                 ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[1]                                                                 ; 2       ;
; powerup_reset:res_gen|Add0~0                                                                              ; 2       ;
; note2dds:transl1|diap[0]~5                                                                                ; 2       ;
; note2dds:transl1|Add2~0                                                                                   ; 2       ;
; midi_in:midi_in_0|byte2~6                                                                                 ; 2       ;
; midi_in:midi_in_0|byte2~5                                                                                 ; 2       ;
; midi_in:midi_in_0|byte2~4                                                                                 ; 2       ;
; midi_in:midi_in_0|byte2~3                                                                                 ; 2       ;
; midi_in:midi_in_0|byte2~2                                                                                 ; 2       ;
; midi_in:midi_in_0|byte3~1                                                                                 ; 2       ;
; midi_in:midi_in_0|byte2~0                                                                                 ; 2       ;
; powerup_reset:res_gen|tick_timer[3]                                                                       ; 2       ;
; note2dds:transl1|ShiftRight0~136                                                                          ; 2       ;
; note2dds:transl1|ShiftRight0~130                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~27                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~123                                                                          ; 2       ;
; note2dds:transl1|ShiftRight0~121                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~26                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~120                                                                          ; 2       ;
; note2dds:transl1|ShiftRight0~118                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~25                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~116                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~24                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~112                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~23                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~108                                                                          ; 2       ;
; note2dds:transl1|ShiftRight0~107                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~22                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~104                                                                          ; 2       ;
; note2dds:transl1|ShiftRight0~103                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~21                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~100                                                                          ; 2       ;
; note2dds:transl1|adder_tbl~20                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~94                                                                           ; 2       ;
; note2dds:transl1|adder_tbl~19                                                                             ; 2       ;
; note2dds:transl1|ShiftRight0~88                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~87                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~86                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~85                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~84                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~83                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~82                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~81                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~80                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~79                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~76                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~75                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~71                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~67                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~63                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~59                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~55                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~54                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~51                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~50                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~47                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~46                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~44                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~41                                                                           ; 2       ;
; note2dds:transl1|adder_tbl~7                                                                              ; 2       ;
; note2dds:transl1|ShiftRight0~39                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~37                                                                           ; 2       ;
; note2dds:transl1|adder_tbl~6                                                                              ; 2       ;
; note2dds:transl1|ShiftRight0~35                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~33                                                                           ; 2       ;
; note2dds:transl1|adder_tbl~5                                                                              ; 2       ;
; note2dds:transl1|ShiftRight0~32                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~30                                                                           ; 2       ;
; note2dds:transl1|adder_tbl~4                                                                              ; 2       ;
; note2dds:transl1|ShiftRight0~29                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~28                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~27                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~25                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~24                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~22                                                                           ; 2       ;
; note2dds:transl1|adder_tbl~3                                                                              ; 2       ;
; note2dds:transl1|ShiftRight0~20                                                                           ; 2       ;
; note2dds:transl1|ShiftRight0~18                                                                           ; 2       ;
; midi_in:midi_in_0|byte2[6]                                                                                ; 2       ;
; midi_in:midi_in_0|byte2[3]                                                                                ; 2       ;
; midi_in:midi_in_0|byte2[5]                                                                                ; 2       ;
; midi_in:midi_in_0|byte2[4]                                                                                ; 2       ;
; midi_in:midi_in_0|byte2[2]                                                                                ; 2       ;
; midi_in:midi_in_0|byte2[1]                                                                                ; 2       ;
; midi_in:midi_in_0|byte2[0]                                                                                ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[5]                                                                 ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[6]                                                                 ; 2       ;
; midi_in:midi_in_0|rcv_state~14                                                                            ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[4]                                                                 ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|always5~0                                                                   ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[7]                                                                 ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][10]~5                                                         ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][20]                                                           ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][21]                                                           ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][19]                                                           ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][20]~1                                                         ; 2       ;
; i2s_dco:iis_tx|sck_prev                                                                                   ; 2       ;
; vcf_adder[3]                                                                                              ; 2       ;
; vcf_adder[4]                                                                                              ; 2       ;
; midi_in:midi_in_0|byte1[6]                                                                                ; 2       ;
; midi_in:midi_in_0|byte1[7]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[0]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[1]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[2]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[3]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[4]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[5]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[6]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[7]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[8]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[9]                                                                                 ; 2       ;
; i2s_dco:iis_tx|DDS_acc[10]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[11]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[12]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[13]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[14]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[15]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[16]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[17]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[18]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[19]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[20]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[21]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[22]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[23]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[24]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[25]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[26]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[27]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[28]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[29]                                                                                ; 2       ;
; i2s_dco:iis_tx|DDS_acc[30]                                                                                ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[2]                                                                ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[1]                                                                ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[0]                                                                ; 2       ;
; dds:osc1|signal_out[24]                                                                                   ; 2       ;
; dds:osc1|signal_out[25]                                                                                   ; 2       ;
; dds:osc1|signal_out[26]                                                                                   ; 2       ;
; dds:osc1|signal_out[27]                                                                                   ; 2       ;
; dds:osc1|signal_out[28]                                                                                   ; 2       ;
; dds:osc1|signal_out[29]                                                                                   ; 2       ;
; dds:osc1|signal_out[30]                                                                                   ; 2       ;
; dds:osc1|signal_out[31]                                                                                   ; 2       ;
; i2s_dco:iis_tx|DDS_acc[31]                                                                                ; 2       ;
; vcf_adder[3]~feeder                                                                                       ; 1       ;
; vcf_adder[4]~feeder                                                                                       ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|in_sync[0]~0                                                                ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[7]~0                                                               ; 1       ;
; i2s_dco:iis_tx|lrclk_prev~0                                                                               ; 1       ;
; vcf_adder[6]~8                                                                                            ; 1       ;
; vcf_adder[8]~7                                                                                            ; 1       ;
; vcf_adder[12]~6                                                                                           ; 1       ;
; vcf_adder[13]~5                                                                                           ; 1       ;
; vcf_adder[14]~4                                                                                           ; 1       ;
; vcf_adder[15]~3                                                                                           ; 1       ;
; vcf_adder[16]~2                                                                                           ; 1       ;
; vcf_adder[19]~1                                                                                           ; 1       ;
; vcf_adder[21]~0                                                                                           ; 1       ;
; i2s_dco:iis_tx|mck_div[0]~21                                                                              ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|count16~5                                                                   ; 1       ;
; note2dds:transl1|ShiftRight0~142                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~141                                                                          ; 1       ;
; i2s_dco:iis_tx|ch_data~31                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~30                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[0]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~29                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[1]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~28                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[2]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~27                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[3]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~26                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[4]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~25                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[5]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~24                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[6]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~23                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[7]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~22                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[8]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~21                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[9]                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data~20                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[10]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~19                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[11]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~18                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[12]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~17                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[13]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~16                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[14]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~15                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[15]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~14                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[16]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~13                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[17]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~12                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[18]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~11                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[19]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~10                                                                                 ; 1       ;
; i2s_dco:iis_tx|ch_data[20]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~9                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[21]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~8                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[22]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~7                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[23]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~6                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[24]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~5                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[25]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~4                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[26]                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~3                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[27]                                                                                ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[0]                                                                 ; 1       ;
; powerup_reset:res_gen|tick_timer[1]~4                                                                     ; 1       ;
; powerup_reset:res_gen|tick_timer[0]~3                                                                     ; 1       ;
; powerup_reset:res_gen|tick_timer[2]~2                                                                     ; 1       ;
; powerup_reset:res_gen|tick_timer[3]~1                                                                     ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|in_sync[0]                                                                  ; 1       ;
; note2dds:transl1|Add2~3                                                                                   ; 1       ;
; note2dds:transl1|Add1~1                                                                                   ; 1       ;
; note2dds:transl1|Add1~0                                                                                   ; 1       ;
; LAST_NOTE[1]                                                                                              ; 1       ;
; LAST_NOTE[0]                                                                                              ; 1       ;
; note2dds:transl1|Add2~2                                                                                   ; 1       ;
; note2dds:transl1|Add2~1                                                                                   ; 1       ;
; note2dds:transl1|diap[0]~2                                                                                ; 1       ;
; note2dds:transl1|diap[0]~1                                                                                ; 1       ;
; i2s_dco:iis_tx|ch_data~2                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[28]                                                                                ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[3]                                                                  ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[2]                                                                  ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[1]                                                                  ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[0]                                                                  ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|count16~4                                                                   ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|count16~3                                                                   ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|count16~2                                                                   ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~3                                                                 ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~2                                                                 ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~1                                                                 ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~0                                                                 ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|always1~0                                                                   ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|Add0~0                                                                      ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|rx_busy~0                                                                   ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|ce_1_mid                                                                    ; 1       ;
; powerup_reset:res_gen|rst~0                                                                               ; 1       ;
; note2dds:transl1|ShiftRight0~135                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~134                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~133                                                                          ; 1       ;
; note2dds:transl1|adder_tbl~28                                                                             ; 1       ;
; note2dds:transl1|ShiftRight0~132                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~131                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~129                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~128                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~127                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~125                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~124                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~122                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~119                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~115                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~114                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~111                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~110                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~105                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~101                                                                          ; 1       ;
; note2dds:transl1|ShiftRight0~99                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~98                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~95                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~93                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~92                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~89                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~72                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~70                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~68                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~66                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~64                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~62                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~60                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~58                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~56                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~52                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~48                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~43                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~23                                                                           ; 1       ;
; note2dds:transl1|ShiftRight0~19                                                                           ; 1       ;
; i2s_dco:iis_tx|ch_data~1                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[29]                                                                                ; 1       ;
; C1_value[0]~6                                                                                             ; 1       ;
; midi_in:midi_in_0|byte3[0]                                                                                ; 1       ;
; C1_value[3]~5                                                                                             ; 1       ;
; midi_in:midi_in_0|byte3[3]                                                                                ; 1       ;
; C1_value[2]~4                                                                                             ; 1       ;
; midi_in:midi_in_0|byte3[2]                                                                                ; 1       ;
; C1_value[1]~3                                                                                             ; 1       ;
; midi_in:midi_in_0|byte3[1]                                                                                ; 1       ;
; C1_value[5]~2                                                                                             ; 1       ;
; midi_in:midi_in_0|byte3[5]                                                                                ; 1       ;
; C1_value[4]~1                                                                                             ; 1       ;
; midi_in:midi_in_0|byte3[4]                                                                                ; 1       ;
; comb~2                                                                                                    ; 1       ;
; comb~1                                                                                                    ; 1       ;
; comb~0                                                                                                    ; 1       ;
; C1_value[6]~0                                                                                             ; 1       ;
; midi_in:midi_in_0|byte3[6]                                                                                ; 1       ;
; midi_in:midi_in_0|rcv_state~16                                                                            ; 1       ;
; midi_in:midi_in_0|rcv_state.00000010~0                                                                    ; 1       ;
; midi_in:midi_in_0|rcv_state~15                                                                            ; 1       ;
; saw_out_8bit[0]~7                                                                                         ; 1       ;
; saw_out_8bit[1]~6                                                                                         ; 1       ;
; saw_out_8bit[2]~5                                                                                         ; 1       ;
; saw_out_8bit[3]~4                                                                                         ; 1       ;
; saw_out_8bit[4]~3                                                                                         ; 1       ;
; saw_out_8bit[5]~2                                                                                         ; 1       ;
; saw_out_8bit[6]~1                                                                                         ; 1       ;
; pwm8dac1:dac1|Equal0~1                                                                                    ; 1       ;
; pwm8dac1:dac1|Equal0~0                                                                                    ; 1       ;
; saw_out_8bit[7]~0                                                                                         ; 1       ;
; i2s_dco:iis_tx|ch_data~0                                                                                  ; 1       ;
; i2s_dco:iis_tx|ch_data[30]                                                                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][7]~14                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][8]~13                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][9]~12                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][10]~11                                                        ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][11]~10                                                        ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][7]                                                            ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][12]~9                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][8]~8                                                          ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][13]~7                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][14]~6                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][15]                                                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][16]                                                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][12]~4                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][13]                                                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][14]                                                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][19]~3                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][22]~2                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][23]                                                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|_~0                                                                     ; 1       ;
; midi_in:midi_in_0|byte1~3                                                                                 ; 1       ;
; midi_in:midi_in_0|byte1~2                                                                                 ; 1       ;
; midi_in:midi_in_0|midi_command_ready~1                                                                    ; 1       ;
; midi_in:midi_in_0|midi_command_ready~0                                                                    ; 1       ;
; midi_in:midi_in_0|byte1~0                                                                                 ; 1       ;
; pwm8dac1:dac1|saved_data[0]                                                                               ; 1       ;
; pwm8dac1:dac1|saved_data[1]                                                                               ; 1       ;
; pwm8dac1:dac1|saved_data[2]                                                                               ; 1       ;
; pwm8dac1:dac1|saved_data[3]                                                                               ; 1       ;
; pwm8dac1:dac1|saved_data[4]                                                                               ; 1       ;
; pwm8dac1:dac1|saved_data[5]                                                                               ; 1       ;
; pwm8dac1:dac1|saved_data[6]                                                                               ; 1       ;
; pwm8dac1:dac1|saved_data[7]                                                                               ; 1       ;
; i2s_dco:iis_tx|ch_data[31]                                                                                ; 1       ;
; vcf_adder[6]                                                                                              ; 1       ;
; vcf_adder[7]                                                                                              ; 1       ;
; vcf_adder[8]                                                                                              ; 1       ;
; vcf_adder[9]                                                                                              ; 1       ;
; vcf_adder[10]                                                                                             ; 1       ;
; vcf_adder[11]                                                                                             ; 1       ;
; vcf_adder[12]                                                                                             ; 1       ;
; vcf_adder[13]                                                                                             ; 1       ;
; vcf_adder[14]                                                                                             ; 1       ;
; vcf_adder[15]                                                                                             ; 1       ;
; vcf_adder[16]                                                                                             ; 1       ;
; vcf_adder[17]                                                                                             ; 1       ;
; vcf_adder[18]                                                                                             ; 1       ;
; vcf_adder[19]                                                                                             ; 1       ;
; vcf_adder[20]                                                                                             ; 1       ;
; vcf_adder[21]                                                                                             ; 1       ;
; vcf_adder[22]                                                                                             ; 1       ;
; vcf_adder[23]                                                                                             ; 1       ;
; vcf_adder[24]                                                                                             ; 1       ;
; vcf_adder[25]                                                                                             ; 1       ;
; vcf_adder[26]                                                                                             ; 1       ;
; vcf_adder[27]                                                                                             ; 1       ;
; note_on_reg~0                                                                                             ; 1       ;
; midi_in:midi_in_0|ch_message[1]~0                                                                         ; 1       ;
; pwm8dac1:dac1|sout                                                                                        ; 1       ;
; i2s_dco:iis_tx|sdata                                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~30                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[15]~46                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~29                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~28                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[14]~45                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[14]~44                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~27                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~26                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[13]~43                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[13]~42                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~25                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~24                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[12]~41                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[12]~40                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~23                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~22                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[11]~39                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[11]~38                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~21                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~20                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[10]~37                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[10]~36                                                              ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~19                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~18                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[9]~35                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[9]~34                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~17                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~16                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[8]~33                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[8]~32                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~15                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~14                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[7]~31                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[7]~30                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~13                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~12                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[6]~29                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[6]~28                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~11                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~10                                                                     ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[5]~27                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[5]~26                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~9                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~8                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[4]~25                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[4]~24                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~7                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~6                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[3]~23                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[3]~22                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~5                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~4                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[2]~21                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[2]~20                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~3                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~2                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[1]~19                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[1]~18                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~1                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|Add0~0                                                                      ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[0]~17                                                               ; 1       ;
; midi_in:midi_in_0|baud_gen:BG|counter[0]~16                                                               ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[3]~10                                                             ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[2]~9                                                              ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[2]~8                                                              ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[1]~7                                                              ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[1]~6                                                              ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[0]~5                                                              ; 1       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[0]~4                                                              ; 1       ;
; dds:osc1|signal_out[31]~94                                                                                ; 1       ;
; dds:osc1|signal_out[30]~93                                                                                ; 1       ;
; dds:osc1|signal_out[30]~92                                                                                ; 1       ;
; dds:osc1|signal_out[29]~91                                                                                ; 1       ;
; dds:osc1|signal_out[29]~90                                                                                ; 1       ;
; dds:osc1|signal_out[28]~89                                                                                ; 1       ;
; dds:osc1|signal_out[28]~88                                                                                ; 1       ;
; dds:osc1|signal_out[27]~87                                                                                ; 1       ;
; dds:osc1|signal_out[27]~86                                                                                ; 1       ;
; dds:osc1|signal_out[26]~85                                                                                ; 1       ;
; dds:osc1|signal_out[26]~84                                                                                ; 1       ;
; dds:osc1|signal_out[25]~83                                                                                ; 1       ;
; dds:osc1|signal_out[25]~82                                                                                ; 1       ;
; dds:osc1|signal_out[24]~81                                                                                ; 1       ;
; dds:osc1|signal_out[24]~80                                                                                ; 1       ;
; dds:osc1|signal_out[23]~79                                                                                ; 1       ;
; dds:osc1|signal_out[23]~78                                                                                ; 1       ;
; dds:osc1|signal_out[22]~77                                                                                ; 1       ;
; dds:osc1|signal_out[22]~76                                                                                ; 1       ;
; dds:osc1|signal_out[21]~75                                                                                ; 1       ;
; dds:osc1|signal_out[21]~74                                                                                ; 1       ;
; dds:osc1|signal_out[20]~73                                                                                ; 1       ;
; dds:osc1|signal_out[20]~72                                                                                ; 1       ;
; dds:osc1|signal_out[19]~71                                                                                ; 1       ;
; dds:osc1|signal_out[19]~70                                                                                ; 1       ;
; dds:osc1|signal_out[18]~69                                                                                ; 1       ;
; dds:osc1|signal_out[18]~68                                                                                ; 1       ;
; dds:osc1|signal_out[17]~67                                                                                ; 1       ;
; dds:osc1|signal_out[17]~66                                                                                ; 1       ;
; dds:osc1|signal_out[16]~65                                                                                ; 1       ;
; dds:osc1|signal_out[16]~64                                                                                ; 1       ;
; dds:osc1|signal_out[15]~63                                                                                ; 1       ;
; dds:osc1|signal_out[15]~62                                                                                ; 1       ;
; dds:osc1|signal_out[14]~61                                                                                ; 1       ;
; dds:osc1|signal_out[14]~60                                                                                ; 1       ;
; dds:osc1|signal_out[13]~59                                                                                ; 1       ;
; dds:osc1|signal_out[13]~58                                                                                ; 1       ;
; dds:osc1|signal_out[12]~57                                                                                ; 1       ;
; dds:osc1|signal_out[12]~56                                                                                ; 1       ;
; dds:osc1|signal_out[11]~55                                                                                ; 1       ;
; dds:osc1|signal_out[11]~54                                                                                ; 1       ;
; dds:osc1|signal_out[10]~53                                                                                ; 1       ;
; dds:osc1|signal_out[10]~52                                                                                ; 1       ;
; dds:osc1|signal_out[9]~51                                                                                 ; 1       ;
; dds:osc1|signal_out[9]~50                                                                                 ; 1       ;
; dds:osc1|signal_out[8]~49                                                                                 ; 1       ;
; dds:osc1|signal_out[8]~48                                                                                 ; 1       ;
; dds:osc1|signal_out[7]~47                                                                                 ; 1       ;
; dds:osc1|signal_out[7]~46                                                                                 ; 1       ;
; dds:osc1|signal_out[6]~45                                                                                 ; 1       ;
; dds:osc1|signal_out[6]~44                                                                                 ; 1       ;
; dds:osc1|signal_out[5]~43                                                                                 ; 1       ;
; dds:osc1|signal_out[5]~42                                                                                 ; 1       ;
; dds:osc1|signal_out[4]~41                                                                                 ; 1       ;
; dds:osc1|signal_out[4]~40                                                                                 ; 1       ;
; dds:osc1|signal_out[3]~39                                                                                 ; 1       ;
; dds:osc1|signal_out[3]~38                                                                                 ; 1       ;
; dds:osc1|signal_out[2]~37                                                                                 ; 1       ;
; dds:osc1|signal_out[2]~36                                                                                 ; 1       ;
; dds:osc1|signal_out[1]~35                                                                                 ; 1       ;
; dds:osc1|signal_out[1]~34                                                                                 ; 1       ;
; dds:osc1|signal_out[0]~33                                                                                 ; 1       ;
; dds:osc1|signal_out[0]~32                                                                                 ; 1       ;
; dds:osc1|signal_out[0]                                                                                    ; 1       ;
; dds:osc1|signal_out[1]                                                                                    ; 1       ;
; dds:osc1|signal_out[2]                                                                                    ; 1       ;
; dds:osc1|signal_out[3]                                                                                    ; 1       ;
; dds:osc1|signal_out[4]                                                                                    ; 1       ;
; dds:osc1|signal_out[5]                                                                                    ; 1       ;
; dds:osc1|signal_out[6]                                                                                    ; 1       ;
; dds:osc1|signal_out[7]                                                                                    ; 1       ;
; dds:osc1|signal_out[8]                                                                                    ; 1       ;
; dds:osc1|signal_out[9]                                                                                    ; 1       ;
; dds:osc1|signal_out[10]                                                                                   ; 1       ;
; dds:osc1|signal_out[11]                                                                                   ; 1       ;
; dds:osc1|signal_out[12]                                                                                   ; 1       ;
; dds:osc1|signal_out[13]                                                                                   ; 1       ;
; dds:osc1|signal_out[14]                                                                                   ; 1       ;
; dds:osc1|signal_out[15]                                                                                   ; 1       ;
; dds:osc1|signal_out[16]                                                                                   ; 1       ;
; dds:osc1|signal_out[17]                                                                                   ; 1       ;
; dds:osc1|signal_out[18]                                                                                   ; 1       ;
; dds:osc1|signal_out[19]                                                                                   ; 1       ;
; dds:osc1|signal_out[20]                                                                                   ; 1       ;
; dds:osc1|signal_out[21]                                                                                   ; 1       ;
; dds:osc1|signal_out[22]                                                                                   ; 1       ;
; dds:osc1|signal_out[23]                                                                                   ; 1       ;
; i2s_dco:iis_tx|DDS_acc[31]~94                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[30]~93                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[30]~92                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[29]~91                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[29]~90                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[28]~89                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[28]~88                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[27]~87                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[27]~86                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[26]~85                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[26]~84                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[25]~83                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[25]~82                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[24]~81                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[24]~80                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[23]~79                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[23]~78                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[22]~77                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[22]~76                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[21]~75                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[21]~74                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[20]~73                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[20]~72                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[19]~71                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[19]~70                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[18]~69                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[18]~68                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[17]~67                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[17]~66                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[16]~65                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[16]~64                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[15]~63                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[15]~62                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[14]~61                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[14]~60                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[13]~59                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[13]~58                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[12]~57                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[12]~56                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[11]~55                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[11]~54                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[10]~53                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[10]~52                                                                             ; 1       ;
; i2s_dco:iis_tx|DDS_acc[9]~51                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[9]~50                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[8]~49                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[8]~48                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[7]~47                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[7]~46                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[6]~45                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[6]~44                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[5]~43                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[5]~42                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[4]~41                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[4]~40                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[3]~39                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[3]~38                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[2]~37                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[2]~36                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[1]~35                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[1]~34                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[0]~33                                                                              ; 1       ;
; i2s_dco:iis_tx|DDS_acc[0]~32                                                                              ; 1       ;
; Add0~40                                                                                                   ; 1       ;
; Add0~39                                                                                                   ; 1       ;
; Add0~38                                                                                                   ; 1       ;
; Add0~37                                                                                                   ; 1       ;
; Add0~36                                                                                                   ; 1       ;
; Add0~35                                                                                                   ; 1       ;
; Add0~34                                                                                                   ; 1       ;
; Add0~33                                                                                                   ; 1       ;
; Add0~32                                                                                                   ; 1       ;
; Add0~31                                                                                                   ; 1       ;
; Add0~30                                                                                                   ; 1       ;
; Add0~29                                                                                                   ; 1       ;
; Add0~28                                                                                                   ; 1       ;
; Add0~27                                                                                                   ; 1       ;
; Add0~26                                                                                                   ; 1       ;
; Add0~25                                                                                                   ; 1       ;
; Add0~24                                                                                                   ; 1       ;
; Add0~23                                                                                                   ; 1       ;
; Add0~22                                                                                                   ; 1       ;
; Add0~21                                                                                                   ; 1       ;
; Add0~20                                                                                                   ; 1       ;
; Add0~19                                                                                                   ; 1       ;
; Add0~18                                                                                                   ; 1       ;
; Add0~17                                                                                                   ; 1       ;
; Add0~16                                                                                                   ; 1       ;
; Add0~15                                                                                                   ; 1       ;
; Add0~14                                                                                                   ; 1       ;
; Add0~13                                                                                                   ; 1       ;
; Add0~12                                                                                                   ; 1       ;
; Add0~11                                                                                                   ; 1       ;
; Add0~10                                                                                                   ; 1       ;
; Add0~9                                                                                                    ; 1       ;
; Add0~8                                                                                                    ; 1       ;
; Add0~7                                                                                                    ; 1       ;
; Add0~6                                                                                                    ; 1       ;
; Add0~5                                                                                                    ; 1       ;
; Add0~4                                                                                                    ; 1       ;
; Add0~3                                                                                                    ; 1       ;
; Add0~2                                                                                                    ; 1       ;
; Add0~1                                                                                                    ; 1       ;
; Add0~0                                                                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~32 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~31 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~30 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~29 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~28 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~27 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~26 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~25 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~24 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~23 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~22 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~21 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~20 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~19 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~18 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~17 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~16 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~15 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~14 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~13 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~12 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~11 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~10 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~9  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~8  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~7  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~6  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~5  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~4  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~3  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~2  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~1  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~0  ; 1       ;
; pwm8dac1:dac1|LessThan0~14                                                                                ; 1       ;
; pwm8dac1:dac1|LessThan0~13                                                                                ; 1       ;
; pwm8dac1:dac1|LessThan0~11                                                                                ; 1       ;
; pwm8dac1:dac1|LessThan0~9                                                                                 ; 1       ;
; pwm8dac1:dac1|LessThan0~7                                                                                 ; 1       ;
; pwm8dac1:dac1|LessThan0~5                                                                                 ; 1       ;
; pwm8dac1:dac1|LessThan0~3                                                                                 ; 1       ;
; pwm8dac1:dac1|LessThan0~1                                                                                 ; 1       ;
; i2s_dco:iis_tx|mck_div[7]~19                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[6]~18                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[6]~17                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[5]~16                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[5]~15                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[4]~14                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[4]~13                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[3]~12                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[3]~11                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[2]~10                                                                              ; 1       ;
; i2s_dco:iis_tx|mck_div[2]~9                                                                               ; 1       ;
; i2s_dco:iis_tx|mck_div[1]~8                                                                               ; 1       ;
; i2s_dco:iis_tx|mck_div[1]~7                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[31]~93                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[30]~92                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[30]~91                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[29]~90                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[29]~89                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[28]~88                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[28]~87                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[27]~86                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[27]~85                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[26]~84                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[26]~83                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[25]~82                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[25]~81                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[24]~80                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[24]~79                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[23]~78                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[23]~77                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[22]~76                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[22]~75                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[21]~74                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[21]~73                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[20]~72                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[20]~71                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[19]~70                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[19]~69                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[18]~68                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[18]~67                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[17]~66                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[17]~65                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[16]~64                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[16]~63                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[15]~62                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[15]~61                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[14]~60                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[14]~59                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[13]~58                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[13]~57                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[12]~56                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[12]~55                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[11]~54                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[11]~53                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[10]~52                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[10]~51                                                                           ; 1       ;
; dds:lvcf_osc1|signal_out[9]~50                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[9]~49                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[8]~48                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[8]~47                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[7]~46                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[7]~45                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[6]~44                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[6]~43                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[5]~42                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[5]~41                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[4]~40                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[4]~39                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[3]~38                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[3]~37                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[2]~36                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[2]~35                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[1]~34                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[1]~33                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[1]~32                                                                            ; 1       ;
; dds:lvcf_osc1|signal_out[1]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[2]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[3]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[4]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[5]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[6]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[7]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[8]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[9]                                                                               ; 1       ;
; dds:lvcf_osc1|signal_out[10]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[11]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[12]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[13]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[14]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[15]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[16]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[17]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[18]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[19]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[20]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[21]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[22]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[23]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[24]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[25]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[26]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[27]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[28]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[29]                                                                              ; 1       ;
; dds:lvcf_osc1|signal_out[30]                                                                              ; 1       ;
+-----------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 576 / 15,666 ( 4 % )   ;
; C16 interconnects          ; 2 / 812 ( < 1 % )      ;
; C4 interconnects           ; 162 / 11,424 ( 1 % )   ;
; Direct links               ; 139 / 15,666 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )         ;
; Local interconnects        ; 318 / 4,608 ( 7 % )    ;
; R24 interconnects          ; 4 / 652 ( < 1 % )      ;
; R4 interconnects           ; 317 / 13,328 ( 2 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.05) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 27                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.10) ; Number of LABs  (Total = 40) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 28                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.38) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 10                           ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 3                            ;
; 31                                           ; 0                            ;
; 32                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.60) ; Number of LABs  (Total = 40) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 2                            ;
; 1                                               ; 5                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 4                            ;
; 9                                               ; 1                            ;
; 10                                              ; 5                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 3                            ;
; 16                                              ; 5                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.80) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 7                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Thu Mar 03 00:03:26 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off EP2C5 -c EP2C5
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C5T144C7 for design "EP2C5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8T144C7 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
Info (332104): Reading SDC File: 'EP2C5.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       clk50M
Info (176353): Automatically promoted node clk50M (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 10 output pins without output pin load capacitance assignment
    Info (306007): Pin "led0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vcf_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_vcf_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/FPGA_Projects/fpga-synth(git)/examples/EP2C5_I2S_DAC/EP2C5.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 383 megabytes
    Info: Processing ended: Thu Mar 03 00:03:28 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA_Projects/fpga-synth(git)/examples/EP2C5_I2S_DAC/EP2C5.fit.smsg.


