Fitter report for Ex15
Fri Dec 18 04:02:29 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 18 04:02:29 2015      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Ex15                                       ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 287 / 15,408 ( 2 % )                       ;
;     Total combinational functions  ; 267 / 15,408 ( 2 % )                       ;
;     Dedicated logic registers      ; 115 / 15,408 ( < 1 % )                     ;
; Total registers                    ; 115                                        ;
; Total pins                         ; 46 / 347 ( 13 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 73,728 / 516,096 ( 14 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; HEX0_D[0] ; Missing drive strength and slew rate ;
; HEX0_D[1] ; Missing drive strength and slew rate ;
; HEX0_D[2] ; Missing drive strength and slew rate ;
; HEX0_D[3] ; Missing drive strength and slew rate ;
; HEX0_D[4] ; Missing drive strength and slew rate ;
; HEX0_D[5] ; Missing drive strength and slew rate ;
; HEX0_D[6] ; Missing drive strength and slew rate ;
; HEX1_D[0] ; Missing drive strength and slew rate ;
; HEX1_D[1] ; Missing drive strength and slew rate ;
; HEX1_D[2] ; Missing drive strength and slew rate ;
; HEX1_D[3] ; Missing drive strength and slew rate ;
; HEX1_D[4] ; Missing drive strength and slew rate ;
; HEX1_D[5] ; Missing drive strength and slew rate ;
; HEX1_D[6] ; Missing drive strength and slew rate ;
; HEX2_D[0] ; Missing drive strength and slew rate ;
; HEX2_D[1] ; Missing drive strength and slew rate ;
; HEX2_D[2] ; Missing drive strength and slew rate ;
; HEX2_D[3] ; Missing drive strength and slew rate ;
; HEX2_D[4] ; Missing drive strength and slew rate ;
; HEX2_D[5] ; Missing drive strength and slew rate ;
; HEX2_D[6] ; Missing drive strength and slew rate ;
; HEX3_D[0] ; Missing drive strength and slew rate ;
; HEX3_D[1] ; Missing drive strength and slew rate ;
; HEX3_D[2] ; Missing drive strength and slew rate ;
; HEX3_D[3] ; Missing drive strength and slew rate ;
; HEX3_D[4] ; Missing drive strength and slew rate ;
; HEX3_D[5] ; Missing drive strength and slew rate ;
; HEX3_D[6] ; Missing drive strength and slew rate ;
; DAC_SDI   ; Missing drive strength and slew rate ;
; SCK       ; Missing drive strength and slew rate ;
; DAC_CS    ; Missing drive strength and slew rate ;
; DAC_LD    ; Missing drive strength and slew rate ;
; ADC_SDI   ; Missing drive strength and slew rate ;
; ADC_CS    ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; BUTTON[0]  ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; BUTTON[1]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; BUTTON[2]  ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; HEX0_DP    ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; HEX1_DP    ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; HEX2_DP    ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; HEX3_DP    ; PIN_G16       ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]    ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]    ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]    ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]    ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]    ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]    ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]    ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]    ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; LEDG[8]    ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; LEDG[9]    ; PIN_B1        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 498 ) ; 0.00 % ( 0 / 498 )         ; 0.00 % ( 0 / 498 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 498 ) ; 0.00 % ( 0 / 498 )         ; 0.00 % ( 0 / 498 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 488 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Workspace/VERI/Ex15/output_files/Ex15.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 287 / 15,408 ( 2 % )      ;
;     -- Combinational with no register       ; 172                       ;
;     -- Register only                        ; 20                        ;
;     -- Combinational with a register        ; 95                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 129                       ;
;     -- 3 input functions                    ; 58                        ;
;     -- <=2 input functions                  ; 80                        ;
;     -- Register only                        ; 20                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 182                       ;
;     -- arithmetic mode                      ; 85                        ;
;                                             ;                           ;
; Total registers*                            ; 115 / 17,068 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 115 / 15,408 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 24 / 963 ( 2 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 46 / 347 ( 13 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M9Ks                                        ; 9 / 56 ( 16 % )           ;
; Total block memory bits                     ; 73,728 / 516,096 ( 14 % ) ;
; Total block memory implementation bits      ; 82,944 / 516,096 ( 16 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 1% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 6% / 3%              ;
; Maximum fan-out                             ; 70                        ;
; Highest non-global fan-out                  ; 29                        ;
; Total fan-out                               ; 1432                      ;
; Average fan-out                             ; 2.78                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 287 / 15408 ( 2 % )   ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 172                   ; 0                              ;
;     -- Register only                        ; 20                    ; 0                              ;
;     -- Combinational with a register        ; 95                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 129                   ; 0                              ;
;     -- 3 input functions                    ; 58                    ; 0                              ;
;     -- <=2 input functions                  ; 80                    ; 0                              ;
;     -- Register only                        ; 20                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 182                   ; 0                              ;
;     -- arithmetic mode                      ; 85                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 115                   ; 0                              ;
;     -- Dedicated logic registers            ; 115 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 24 / 963 ( 2 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 46                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 73728                 ; 0                              ;
; Total RAM block bits                        ; 82944                 ; 0                              ;
; M9K                                         ; 9 / 56 ( 16 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1490                  ; 5                              ;
;     -- Registered Connections               ; 477                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 12                    ; 0                              ;
;     -- Output Ports                         ; 34                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_SDO  ; U7    ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLOCK_50 ; G21   ; 6        ; 41           ; 15           ; 0            ; 70                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]    ; J6    ; 1        ; 0            ; 24           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]    ; H5    ; 1        ; 0            ; 27           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]    ; H6    ; 1        ; 0            ; 25           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]    ; G4    ; 1        ; 0            ; 23           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]    ; G5    ; 1        ; 0            ; 27           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]    ; J7    ; 1        ; 0            ; 22           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]    ; H7    ; 1        ; 0            ; 25           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]    ; E3    ; 1        ; 0            ; 26           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]    ; E4    ; 1        ; 0            ; 26           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]    ; D2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS    ; W6    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SDI   ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CS    ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_LD    ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SDI   ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCK       ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; HEX3_D[0]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; HEX2_D[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; HEX2_D[5]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; HEX1_D[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; HEX0_D[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; HEX1_D[6]               ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; HEX1_D[2]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; HEX1_D[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; HEX1_D[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; HEX1_D[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; HEX1_D[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; HEX0_D[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; HEX0_D[1]               ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 33 ( 42 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 5 / 46 ( 11 % )  ; 2.5V          ; --           ;
; 4        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; HEX3_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; HEX1_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; HEX2_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; HEX0_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; HEX1_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; HEX0_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; HEX0_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; ADC_SDO                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; DAC_SDI                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; ADC_SDI                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; DAC_CS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; ADC_CS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; SCK                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; DAC_LD                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                           ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                                 ; 287 (0)     ; 115 (0)                   ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 46   ; 0            ; 172 (0)      ; 20 (0)            ; 95 (1)           ; |top                                                                                                                                                                          ; work         ;
;    |clk_div:GEN_10K|                                 ; 43 (43)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 22 (22)          ; |top|clk_div:GEN_10K                                                                                                                                                          ; work         ;
;    |processor:var_mult_echo|                         ; 162 (24)    ; 26 (10)                   ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (9)      ; 2 (1)             ; 29 (14)          ; |top|processor:var_mult_echo                                                                                                                                                  ; work         ;
;       |MULT:mult_in|                                 ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in                                                                                                                                     ; work         ;
;          |lpm_mult:lpm_mult_component|               ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component                                                                                                         ; work         ;
;             |multcore:mult_core|                     ; 40 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (15)      ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                     ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_ffh:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_jfh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated ; work         ;
;       |RAM:ram_echo|                                 ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|processor:var_mult_echo|RAM:ram_echo                                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component                                                                                                     ; work         ;
;             |altsyncram_phq1:auto_generated|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated                                                                      ; work         ;
;       |bin2bcd:bcd_result|                           ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result                                                                                                                               ; work         ;
;          |add3_ge5:A12|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A12                                                                                                                  ; work         ;
;          |add3_ge5:A14|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A14                                                                                                                  ; work         ;
;          |add3_ge5:A15|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A15                                                                                                                  ; work         ;
;          |add3_ge5:A17|                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17                                                                                                                  ; work         ;
;          |add3_ge5:A18|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A18                                                                                                                  ; work         ;
;          |add3_ge5:A20|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A20                                                                                                                  ; work         ;
;          |add3_ge5:A21|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A21                                                                                                                  ; work         ;
;          |add3_ge5:A23|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A23                                                                                                                  ; work         ;
;          |add3_ge5:A24|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A24                                                                                                                  ; work         ;
;          |add3_ge5:A25|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A25                                                                                                                  ; work         ;
;          |add3_ge5:A7|                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A7                                                                                                                   ; work         ;
;          |add3_ge5:A9|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A9                                                                                                                   ; work         ;
;       |counter:count13|                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |top|processor:var_mult_echo|counter:count13                                                                                                                                  ; work         ;
;       |hex_to_7seg:seg0|                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|hex_to_7seg:seg0                                                                                                                                 ; work         ;
;       |hex_to_7seg:seg1|                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|hex_to_7seg:seg1                                                                                                                                 ; work         ;
;       |hex_to_7seg:seg2|                             ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |top|processor:var_mult_echo|hex_to_7seg:seg2                                                                                                                                 ; work         ;
;       |pulse_gen:pulse_gen_echo|                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |top|processor:var_mult_echo|pulse_gen:pulse_gen_echo                                                                                                                         ; work         ;
;    |pulse_gen:PULSE|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|pulse_gen:PULSE                                                                                                                                                          ; work         ;
;    |spi2adc:SPI_ADC|                                 ; 53 (53)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 17 (17)           ; 22 (22)          ; |top|spi2adc:SPI_ADC                                                                                                                                                          ; work         ;
;    |spi2dac:SPI_DAC|                                 ; 32 (32)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 26 (26)          ; |top|spi2dac:SPI_DAC                                                                                                                                                          ; work         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; HEX0_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_SDI   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_LD    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SDI   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[8]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[9]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_SDO   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[3]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|count_sum[7]~6                                                                                                                                           ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~2                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~5                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~7                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~11                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~12                                                                             ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|count_sum[6]~4                                                                                                                                           ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~2                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~5                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~7                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~11                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~12                                                                             ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|count_sum[5]~2                                                                                                                                           ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~2                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~5                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~7                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~11                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~12                                                                             ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|count_sum[4]~0                                                                                                                                           ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~2                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~5                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~7                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~11                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~12                                                                             ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|count_sum[11]~14                                                                                                                                         ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~1                                                                              ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~3                                                                               ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][4]~4                                                                               ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~9                                                                              ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~13                                                                             ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~14                                                                             ; 1                 ; 6       ;
; SW[6]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|count_sum[10]~12                                                                                                                                         ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~1                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~3                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][4]~4                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][3]~6                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~9                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~13                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~14                                                                             ; 0                 ; 6       ;
; SW[5]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|count_sum[9]~10                                                                                                                                          ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~1                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~3                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][4]~4                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][3]~6                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][2]~8                                                                               ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~9                                                                              ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~13                                                                             ; 0                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~14                                                                             ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[1]~1                  ; 1                 ; 6       ;
;      - processor:var_mult_echo|count_sum[8]~8                                                                                                                                           ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~1                                                                              ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~3                                                                               ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][4]~4                                                                               ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][3]~6                                                                               ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][2]~8                                                                               ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~9                                                                              ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~13                                                                             ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~14                                                                             ; 1                 ; 6       ;
; SW[8]                                                                                                                                                                                   ;                   ;         ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~2  ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~8  ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~10 ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~16 ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~18 ; 1                 ; 6       ;
;      - processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~1  ; 1                 ; 6       ;
;      - processor:var_mult_echo|count_sum[12]~16                                                                                                                                         ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                ;                   ;         ;
; SW[9]                                                                                                                                                                                   ;                   ;         ;
;      - spi2adc:SPI_ADC|Selector6~0                                                                                                                                                      ; 1                 ; 6       ;
; ADC_SDO                                                                                                                                                                                 ;                   ;         ;
;      - spi2adc:SPI_ADC|shift_reg[0]~feeder                                                                                                                                              ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                           ; PIN_G21            ; 61      ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|ram_block1a0~0 ; LCCOMB_X20_Y21_N22 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; processor:var_mult_echo|pulse_gen:pulse_gen_echo|pulse                                                             ; FF_X20_Y21_N13     ; 11      ; Clock enable, Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; spi2adc:SPI_ADC|adc_cs                                                                                             ; FF_X16_Y21_N1      ; 13      ; Clock                                   ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; spi2adc:SPI_ADC|adc_done                                                                                           ; FF_X16_Y21_N27     ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; spi2adc:SPI_ADC|always3~0                                                                                          ; LCCOMB_X16_Y21_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; spi2adc:SPI_ADC|clk_1MHz                                                                                           ; FF_X20_Y1_N27      ; 29      ; Clock                                   ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; spi2dac:SPI_DAC|Equal0~1                                                                                           ; LCCOMB_X20_Y1_N10  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; spi2dac:SPI_DAC|Selector8~0                                                                                        ; LCCOMB_X11_Y21_N30 ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; spi2dac:SPI_DAC|clk_1MHz                                                                                           ; FF_X20_Y1_N1       ; 21      ; Clock                                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                     ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                 ; PIN_G21       ; 61      ; 7                                    ; Global Clock         ; GCLK9            ; --                        ;
; spi2adc:SPI_ADC|adc_cs   ; FF_X16_Y21_N1 ; 13      ; 1                                    ; Global Clock         ; GCLK13           ; --                        ;
; spi2adc:SPI_ADC|clk_1MHz ; FF_X20_Y1_N27 ; 29      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; spi2dac:SPI_DAC|clk_1MHz ; FF_X20_Y1_N1  ; 21      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; processor:var_mult_echo|pulse_gen:pulse_gen_echo|pulse                                                                                                                           ; 29      ;
; processor:var_mult_echo|counter:count13|count[0]                                                                                                                                 ; 20      ;
; spi2dac:SPI_DAC|dac_cs                                                                                                                                                           ; 20      ;
; processor:var_mult_echo|counter:count13|count[3]                                                                                                                                 ; 19      ;
; processor:var_mult_echo|counter:count13|count[2]                                                                                                                                 ; 19      ;
; processor:var_mult_echo|counter:count13|count[1]                                                                                                                                 ; 19      ;
; clk_div:GEN_10K|ctr[20]                                                                                                                                                          ; 17      ;
; spi2dac:SPI_DAC|dac_start                                                                                                                                                        ; 17      ;
; clk_div:GEN_10K|Equal0~5                                                                                                                                                         ; 16      ;
; clk_div:GEN_10K|Equal0~4                                                                                                                                                         ; 16      ;
; SW[4]~input                                                                                                                                                                      ; 11      ;
; processor:var_mult_echo|counter:count13|count[12]                                                                                                                                ; 11      ;
; processor:var_mult_echo|counter:count13|count[11]                                                                                                                                ; 11      ;
; processor:var_mult_echo|counter:count13|count[10]                                                                                                                                ; 11      ;
; processor:var_mult_echo|counter:count13|count[9]                                                                                                                                 ; 11      ;
; processor:var_mult_echo|counter:count13|count[8]                                                                                                                                 ; 11      ;
; processor:var_mult_echo|counter:count13|count[7]                                                                                                                                 ; 11      ;
; processor:var_mult_echo|counter:count13|count[6]                                                                                                                                 ; 11      ;
; processor:var_mult_echo|counter:count13|count[5]                                                                                                                                 ; 11      ;
; processor:var_mult_echo|counter:count13|count[4]                                                                                                                                 ; 11      ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~20 ; 11      ;
; SW[5]~input                                                                                                                                                                      ; 10      ;
; spi2adc:SPI_ADC|always3~0                                                                                                                                                        ; 10      ;
; spi2adc:SPI_ADC|adc_done                                                                                                                                                         ; 10      ;
; SW[6]~input                                                                                                                                                                      ; 9       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A14|WideOr0~0                                                                                                                ; 9       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|WideOr0~1                                                                                                                ; 9       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A20|WideOr0~0                                                                                                                ; 9       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|ram_block1a0~0                                                               ; 9       ;
; spi2adc:SPI_ADC|adc_cs                                                                                                                                                           ; 9       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A24|WideOr0~0                                                                                                                ; 9       ;
; processor:var_mult_echo|count_sum[12]~16                                                                                                                                         ; 9       ;
; processor:var_mult_echo|count_sum[11]~14                                                                                                                                         ; 9       ;
; processor:var_mult_echo|count_sum[10]~12                                                                                                                                         ; 9       ;
; processor:var_mult_echo|count_sum[9]~10                                                                                                                                          ; 9       ;
; processor:var_mult_echo|count_sum[8]~8                                                                                                                                           ; 9       ;
; processor:var_mult_echo|count_sum[7]~6                                                                                                                                           ; 9       ;
; processor:var_mult_echo|count_sum[6]~4                                                                                                                                           ; 9       ;
; processor:var_mult_echo|count_sum[5]~2                                                                                                                                           ; 9       ;
; processor:var_mult_echo|count_sum[4]~0                                                                                                                                           ; 9       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~18 ; 9       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~16 ; 9       ;
; SW[7]~input                                                                                                                                                                      ; 8       ;
; spi2adc:SPI_ADC|state[1]                                                                                                                                                         ; 8       ;
; SW[8]~input                                                                                                                                                                      ; 7       ;
; SW[0]~input                                                                                                                                                                      ; 7       ;
; SW[1]~input                                                                                                                                                                      ; 7       ;
; SW[2]~input                                                                                                                                                                      ; 7       ;
; SW[3]~input                                                                                                                                                                      ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A9|WideOr0                                                                                                                   ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A24|WideOr1~0                                                                                                                ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A24|WideOr2~0                                                                                                                ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A24|WideOr3~0                                                                                                                ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A12|WideOr0~0                                                                                                                ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A25|WideOr0~0                                                                                                                ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A25|WideOr1~0                                                                                                                ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A25|WideOr2~0                                                                                                                ; 7       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A25|WideOr3~0                                                                                                                ; 7       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~14 ; 7       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~12 ; 7       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~10 ; 7       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~2  ; 7       ;
; pulse_gen:PULSE|pulse                                                                                                                                                            ; 6       ;
; spi2adc:SPI_ADC|state[4]                                                                                                                                                         ; 6       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A7|WideOr0~1                                                                                                                 ; 6       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A15|WideOr0~0                                                                                                                ; 6       ;
; spi2adc:SPI_ADC|sr_state.IDLE                                                                                                                                                    ; 5       ;
; spi2dac:SPI_DAC|Selector8~0                                                                                                                                                      ; 5       ;
; spi2dac:SPI_DAC|sr_state.IDLE                                                                                                                                                    ; 5       ;
; spi2adc:SPI_ADC|ctr[4]                                                                                                                                                           ; 5       ;
; spi2adc:SPI_ADC|state[3]                                                                                                                                                         ; 5       ;
; spi2adc:SPI_ADC|state[2]                                                                                                                                                         ; 5       ;
; spi2adc:SPI_ADC|state[0]                                                                                                                                                         ; 5       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~8  ; 5       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A23|WideOr0~15                                                                                                               ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A9|WideOr1                                                                                                                   ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A9|WideOr2~2                                                                                                                 ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A9|WideOr3~2                                                                                                                 ; 4       ;
; spi2dac:SPI_DAC|Equal0~0                                                                                                                                                         ; 4       ;
; spi2adc:SPI_ADC|adc_start                                                                                                                                                        ; 4       ;
; spi2adc:SPI_ADC|state~0                                                                                                                                                          ; 4       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~1                                                                                                                              ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A20|WideOr1~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A20|WideOr2~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A20|WideOr3~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|WideOr1                                                                                                                  ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|WideOr2~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|WideOr3~1                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A18|WideOr0~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A21|WideOr0~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A21|WideOr1~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A21|WideOr2~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A21|WideOr3~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A18|WideOr1~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A18|WideOr2~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A18|WideOr3~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A15|WideOr1~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A15|WideOr2~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A15|WideOr3~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A12|WideOr1~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A12|WideOr2~0                                                                                                                ; 4       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A12|WideOr3~0                                                                                                                ; 4       ;
; spi2dac:SPI_DAC|state[4]                                                                                                                                                         ; 4       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~6  ; 4       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~4  ; 4       ;
; clk_div:GEN_10K|clkout                                                                                                                                                           ; 3       ;
; spi2dac:SPI_DAC|Equal1~0                                                                                                                                                         ; 3       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~5                                                                                                                              ; 3       ;
; spi2adc:SPI_ADC|shift_reg[0]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[1]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[2]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[3]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[4]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[5]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[6]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[7]                                                                                                                                                     ; 2       ;
; spi2adc:SPI_ADC|shift_reg[8]                                                                                                                                                     ; 2       ;
; clk_div:GEN_10K|ctr[19]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[18]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[17]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[16]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[15]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[14]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[13]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[12]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[11]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[10]                                                                                                                                                          ; 2       ;
; clk_div:GEN_10K|ctr[9]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[8]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[7]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[6]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[5]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[4]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[3]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[2]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[1]                                                                                                                                                           ; 2       ;
; clk_div:GEN_10K|ctr[0]                                                                                                                                                           ; 2       ;
; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL                                                                                                                                           ; 2       ;
; spi2dac:SPI_DAC|sr_state.WAIT_CSB_FALL                                                                                                                                           ; 2       ;
; spi2dac:SPI_DAC|Equal0~1                                                                                                                                                         ; 2       ;
; spi2adc:SPI_ADC|ctr[3]                                                                                                                                                           ; 2       ;
; spi2adc:SPI_ADC|ctr[2]                                                                                                                                                           ; 2       ;
; spi2adc:SPI_ADC|ctr[1]                                                                                                                                                           ; 2       ;
; spi2adc:SPI_ADC|ctr[0]                                                                                                                                                           ; 2       ;
; spi2adc:SPI_ADC|clk_1MHz                                                                                                                                                         ; 2       ;
; spi2dac:SPI_DAC|clk_1MHz                                                                                                                                                         ; 2       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~7                                                                                                                              ; 2       ;
; processor:var_mult_echo|hex_to_7seg:seg2|WideOr2~0                                                                                                                               ; 2       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~4                                                                                                                              ; 2       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~2                                                                                                                              ; 2       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~0                                                                                                                              ; 2       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~18                                                                                                              ; 2       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|WideOr0~0                                                                                                                ; 2       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~17                                                                                                              ; 2       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~15                                                                                                              ; 2       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~14                                                                                                              ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~9                                                                              ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~7                                                                              ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~5                                                                              ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~3                                                                               ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~2                                                                               ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~1                                                                              ; 2       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 2       ;
; processor:var_mult_echo|Add2~4                                                                                                                                                   ; 2       ;
; processor:var_mult_echo|Add2~2                                                                                                                                                   ; 2       ;
; processor:var_mult_echo|Add2~0                                                                                                                                                   ; 2       ;
; processor:var_mult_echo|Add0~12                                                                                                                                                  ; 2       ;
; processor:var_mult_echo|Add0~10                                                                                                                                                  ; 2       ;
; processor:var_mult_echo|Add0~8                                                                                                                                                   ; 2       ;
; processor:var_mult_echo|Add0~6                                                                                                                                                   ; 2       ;
; processor:var_mult_echo|Add0~4                                                                                                                                                   ; 2       ;
; processor:var_mult_echo|Add0~2                                                                                                                                                   ; 2       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[8]                                                                       ; 2       ;
; spi2dac:SPI_DAC|state[3]                                                                                                                                                         ; 2       ;
; spi2dac:SPI_DAC|state[2]                                                                                                                                                         ; 2       ;
; spi2dac:SPI_DAC|state[1]                                                                                                                                                         ; 2       ;
; spi2dac:SPI_DAC|state[0]                                                                                                                                                         ; 2       ;
; ADC_SDO~input                                                                                                                                                                    ; 1       ;
; SW[9]~input                                                                                                                                                                      ; 1       ;
; processor:var_mult_echo|pulse_gen:pulse_gen_echo|state.IDLE~0                                                                                                                    ; 1       ;
; processor:var_mult_echo|counter:count13|count[0]~36                                                                                                                              ; 1       ;
; processor:var_mult_echo|data_out[9]~0                                                                                                                                            ; 1       ;
; spi2adc:SPI_ADC|clk_1MHz~0                                                                                                                                                       ; 1       ;
; spi2dac:SPI_DAC|clk_1MHz~0                                                                                                                                                       ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~22                                                                                                              ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~21                                                                                                              ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~20                                                                                                              ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~19                                                                                                              ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A23|WideOr0~3                                                                                                                ; 1       ;
; spi2dac:SPI_DAC|shift_reg~13                                                                                                                                                     ; 1       ;
; processor:var_mult_echo|data_out[0]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg~12                                                                                                                                                     ; 1       ;
; processor:var_mult_echo|data_out[1]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[2]                                                                                                                                                     ; 1       ;
; spi2dac:SPI_DAC|shift_reg~11                                                                                                                                                     ; 1       ;
; processor:var_mult_echo|data_out[2]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[3]                                                                                                                                                     ; 1       ;
; spi2dac:SPI_DAC|shift_reg~10                                                                                                                                                     ; 1       ;
; processor:var_mult_echo|data_out[3]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[4]                                                                                                                                                     ; 1       ;
; spi2dac:SPI_DAC|shift_reg~9                                                                                                                                                      ; 1       ;
; processor:var_mult_echo|data_out[4]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[5]                                                                                                                                                     ; 1       ;
; spi2adc:SPI_ADC|WideOr0~1                                                                                                                                                        ; 1       ;
; spi2adc:SPI_ADC|WideOr0~0                                                                                                                                                        ; 1       ;
; spi2dac:SPI_DAC|shift_reg~8                                                                                                                                                      ; 1       ;
; processor:var_mult_echo|data_out[5]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[6]                                                                                                                                                     ; 1       ;
; spi2adc:SPI_ADC|Decoder0~1                                                                                                                                                       ; 1       ;
; spi2adc:SPI_ADC|Decoder0~0                                                                                                                                                       ; 1       ;
; spi2adc:SPI_ADC|shift_ena                                                                                                                                                        ; 1       ;
; processor:var_mult_echo|pulse_gen:pulse_gen_echo|pulse~1                                                                                                                         ; 1       ;
; processor:var_mult_echo|pulse_gen:pulse_gen_echo|state.IDLE                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg~7                                                                                                                                                      ; 1       ;
; processor:var_mult_echo|data_out[6]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[7]                                                                                                                                                     ; 1       ;
; spi2adc:SPI_ADC|shift_reg[9]                                                                                                                                                     ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|rden_b_store                                                                 ; 1       ;
; spi2dac:SPI_DAC|shift_reg~6                                                                                                                                                      ; 1       ;
; processor:var_mult_echo|data_out[7]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[8]                                                                                                                                                     ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[0]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[1]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[2]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[3]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[4]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[5]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[6]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[7]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[8]                                                                                                                                                 ; 1       ;
; spi2adc:SPI_ADC|data_from_adc[9]                                                                                                                                                 ; 1       ;
; spi2dac:SPI_DAC|shift_reg~5                                                                                                                                                      ; 1       ;
; processor:var_mult_echo|data_out[8]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[9]                                                                                                                                                     ; 1       ;
; clk_div:GEN_10K|ctr~14                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|ctr~13                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|ctr~12                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|ctr~11                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|ctr~10                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|ctr~9                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~8                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~7                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~6                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~5                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~4                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~3                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~2                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~1                                                                                                                                                            ; 1       ;
; clk_div:GEN_10K|ctr~0                                                                                                                                                            ; 1       ;
; spi2dac:SPI_DAC|shift_reg~4                                                                                                                                                      ; 1       ;
; processor:var_mult_echo|data_out[9]                                                                                                                                              ; 1       ;
; spi2dac:SPI_DAC|shift_reg[10]                                                                                                                                                    ; 1       ;
; spi2adc:SPI_ADC|Selector2~0                                                                                                                                                      ; 1       ;
; clk_div:GEN_10K|clkout~0                                                                                                                                                         ; 1       ;
; clk_div:GEN_10K|Equal0~3                                                                                                                                                         ; 1       ;
; clk_div:GEN_10K|Equal0~2                                                                                                                                                         ; 1       ;
; clk_div:GEN_10K|Equal0~1                                                                                                                                                         ; 1       ;
; clk_div:GEN_10K|Equal0~0                                                                                                                                                         ; 1       ;
; spi2dac:SPI_DAC|Selector2~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg~3                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg[11]                                                                                                                                                    ; 1       ;
; spi2adc:SPI_ADC|Selector0~0                                                                                                                                                      ; 1       ;
; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Selector1~0                                                                                                                                                      ; 1       ;
; pulse_gen:PULSE|pulse~1                                                                                                                                                          ; 1       ;
; pulse_gen:PULSE|state.IDLE                                                                                                                                                       ; 1       ;
; spi2dac:SPI_DAC|Selector0~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|sr_state.WAIT_CSB_HIGH                                                                                                                                           ; 1       ;
; spi2dac:SPI_DAC|Selector1~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg~2                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg[12]                                                                                                                                                    ; 1       ;
; spi2adc:SPI_ADC|ctr~2                                                                                                                                                            ; 1       ;
; spi2adc:SPI_ADC|ctr~1                                                                                                                                                            ; 1       ;
; spi2adc:SPI_ADC|ctr~0                                                                                                                                                            ; 1       ;
; spi2adc:SPI_ADC|adc_start~1                                                                                                                                                      ; 1       ;
; spi2adc:SPI_ADC|adc_start~0                                                                                                                                                      ; 1       ;
; spi2adc:SPI_ADC|state~1                                                                                                                                                          ; 1       ;
; spi2adc:SPI_ADC|Selector5~0                                                                                                                                                      ; 1       ;
; spi2adc:SPI_ADC|Selector4~1                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|dac_start~1                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|dac_start~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg~1                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg[13]                                                                                                                                                    ; 1       ;
; spi2adc:SPI_ADC|Selector6~1                                                                                                                                                      ; 1       ;
; spi2adc:SPI_ADC|Selector6~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|Equal2~0                                                                                                                                                         ; 1       ;
; spi2adc:SPI_ADC|Selector4~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|Selector9~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg~0                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|shift_reg[14]                                                                                                                                                    ; 1       ;
; spi2adc:SPI_ADC|adc_din                                                                                                                                                          ; 1       ;
; spi2dac:SPI_DAC|dac_ld                                                                                                                                                           ; 1       ;
; SCK~0                                                                                                                                                                            ; 1       ;
; spi2dac:SPI_DAC|shift_reg[15]                                                                                                                                                    ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|WideOr0                                                                                                                                 ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~8                                                                                                                              ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|WideOr1                                                                                                                                 ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|WideOr2                                                                                                                                 ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~6                                                                                                                              ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|WideOr5                                                                                                                                 ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|Decoder0~3                                                                                                                              ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg2|WideOr6                                                                                                                                 ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg1|WideOr0~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg1|WideOr1~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg1|WideOr2~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg1|WideOr3~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg1|WideOr4~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg1|WideOr5~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg1|WideOr6~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|Decoder0~16                                                                                                              ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A17|WideOr3~0                                                                                                                ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg0|WideOr0~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg0|WideOr1~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg0|WideOr2~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg0|WideOr3~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg0|WideOr4~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg0|WideOr5~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|hex_to_7seg:seg0|WideOr6~0                                                                                                                               ; 1       ;
; processor:var_mult_echo|bin2bcd:bcd_result|add3_ge5:A7|WideOr0~0                                                                                                                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~14                                                                             ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~13                                                                             ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~12                                                                             ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~11                                                                             ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][2]~8                                                                               ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][3]~6                                                                               ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][4]~4                                                                               ; 1       ;
; processor:var_mult_echo|counter:count13|count[12]~34                                                                                                                             ; 1       ;
; processor:var_mult_echo|counter:count13|count[11]~33                                                                                                                             ; 1       ;
; processor:var_mult_echo|counter:count13|count[11]~32                                                                                                                             ; 1       ;
; processor:var_mult_echo|counter:count13|count[10]~31                                                                                                                             ; 1       ;
; processor:var_mult_echo|counter:count13|count[10]~30                                                                                                                             ; 1       ;
; processor:var_mult_echo|counter:count13|count[9]~29                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[9]~28                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[8]~27                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[8]~26                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[7]~25                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[7]~24                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[6]~23                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[6]~22                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[5]~21                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[5]~20                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[4]~19                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[4]~18                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[3]~17                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[3]~16                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[2]~15                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[2]~14                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[1]~13                                                                                                                              ; 1       ;
; processor:var_mult_echo|counter:count13|count[1]~12                                                                                                                              ; 1       ;
; processor:var_mult_echo|count_sum[11]~15                                                                                                                                         ; 1       ;
; processor:var_mult_echo|count_sum[10]~13                                                                                                                                         ; 1       ;
; processor:var_mult_echo|count_sum[9]~11                                                                                                                                          ; 1       ;
; processor:var_mult_echo|count_sum[8]~9                                                                                                                                           ; 1       ;
; processor:var_mult_echo|count_sum[7]~7                                                                                                                                           ; 1       ;
; processor:var_mult_echo|count_sum[6]~5                                                                                                                                           ; 1       ;
; processor:var_mult_echo|count_sum[5]~3                                                                                                                                           ; 1       ;
; processor:var_mult_echo|count_sum[4]~1                                                                                                                                           ; 1       ;
; processor:var_mult_echo|Add2~3                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|Add2~1                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|Add0~18                                                                                                                                                  ; 1       ;
; processor:var_mult_echo|Add0~17                                                                                                                                                  ; 1       ;
; processor:var_mult_echo|Add0~16                                                                                                                                                  ; 1       ;
; processor:var_mult_echo|Add0~15                                                                                                                                                  ; 1       ;
; processor:var_mult_echo|Add0~14                                                                                                                                                  ; 1       ;
; processor:var_mult_echo|Add0~13                                                                                                                                                  ; 1       ;
; processor:var_mult_echo|Add0~11                                                                                                                                                  ; 1       ;
; processor:var_mult_echo|Add0~9                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|Add0~7                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|Add0~5                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|Add0~3                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|Add0~1                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|Add0~0                                                                                                                                                   ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[0]                                                                       ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[1]                                                                       ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[2]                                                                       ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[3]                                                                       ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[4]                                                                       ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[5]                                                                       ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[6]                                                                       ; 1       ;
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|q_b[7]                                                                       ; 1       ;
; clk_div:GEN_10K|Add0~40                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~39                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~38                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~37                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~36                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~35                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~34                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~33                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~32                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~31                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~30                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~29                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~28                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~27                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~26                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~25                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~24                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~23                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~22                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~21                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~20                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~19                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~18                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~17                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~16                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~15                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~14                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~13                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~12                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~11                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~10                                                                                                                                                          ; 1       ;
; clk_div:GEN_10K|Add0~9                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~8                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~7                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~6                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~5                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~4                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~3                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~2                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~1                                                                                                                                                           ; 1       ;
; clk_div:GEN_10K|Add0~0                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~8                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~7                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~6                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~5                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~4                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~3                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~2                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~1                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add0~0                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~8                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~7                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~6                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~5                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~4                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~3                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~2                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~1                                                                                                                                                           ; 1       ;
; spi2adc:SPI_ADC|Add1~0                                                                                                                                                           ; 1       ;
; spi2dac:SPI_DAC|state[4]~13                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|state[3]~12                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|state[3]~11                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|state[2]~10                                                                                                                                                      ; 1       ;
; spi2dac:SPI_DAC|state[2]~9                                                                                                                                                       ; 1       ;
; spi2dac:SPI_DAC|state[1]~8                                                                                                                                                       ; 1       ;
; spi2dac:SPI_DAC|state[1]~7                                                                                                                                                       ; 1       ;
; spi2dac:SPI_DAC|state[0]~6                                                                                                                                                       ; 1       ;
; spi2dac:SPI_DAC|state[0]~5                                                                                                                                                       ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~19 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[14]~26                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~17 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~15 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[13]~25                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[13]~24                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[12]~23                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[12]~22                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~13 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[11]~21                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[11]~20                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~11 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[10]~19                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[10]~18                ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~9  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[9]~17                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[9]~16                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~7  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[8]~15                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[8]~14                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~5  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[7]~13                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[7]~12                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~3  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jfh:auto_generated|op_1~1  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[6]~11                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[6]~10                 ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[5]~9                  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[5]~8                  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[4]~7                  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[3]~5                  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[2]~3                  ; 1       ;
; processor:var_mult_echo|MULT:mult_in|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ffh:auto_generated|result[1]~1                  ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; processor:var_mult_echo|RAM:ram_echo|altsyncram:altsyncram_component|altsyncram_phq1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 8192         ; 9            ; 8192         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 73728 ; 8192                        ; 9                           ; 8192                        ; 9                           ; 73728               ; 9    ; None ; M9K_X25_Y21_N0, M9K_X13_Y21_N0, M9K_X25_Y22_N0, M9K_X13_Y24_N0, M9K_X25_Y23_N0, M9K_X13_Y23_N0, M9K_X13_Y19_N0, M9K_X13_Y22_N0, M9K_X13_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 508 / 47,787 ( 1 % )   ;
; C16 interconnects     ; 9 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 229 / 31,272 ( < 1 % ) ;
; Direct links          ; 84 / 47,787 ( < 1 % )  ;
; Global clocks         ; 4 / 20 ( 20 % )        ;
; Local interconnects   ; 149 / 15,408 ( < 1 % ) ;
; R24 interconnects     ; 18 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 410 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.96) ; Number of LABs  (Total = 24) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.58) ; Number of LABs  (Total = 24) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 8                            ;
; 1 Clock enable                     ; 1                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.50) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.54) ; Number of LABs  (Total = 24) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 5                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.79) ; Number of LABs  (Total = 24) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 6                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 2                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 46        ; 0            ; 46        ; 0            ; 0            ; 46        ; 46        ; 0            ; 46        ; 46        ; 0            ; 34           ; 0            ; 0            ; 12           ; 0            ; 34           ; 12           ; 0            ; 0            ; 0            ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 46        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 46           ; 0         ; 46           ; 46           ; 0         ; 0         ; 46           ; 0         ; 0         ; 46           ; 12           ; 46           ; 46           ; 34           ; 46           ; 12           ; 34           ; 46           ; 46           ; 46           ; 12           ; 46           ; 46           ; 46           ; 46           ; 46           ; 0         ; 46           ; 46           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; HEX0_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_LD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                    ;
+-----------------------------------+--------------------------+-------------------+
; Source Clock(s)                   ; Destination Clock(s)     ; Delay Added in ns ;
+-----------------------------------+--------------------------+-------------------+
; spi2adc:SPI_ADC|clk_1MHz          ; CLOCK_50                 ; 5.7               ;
; CLOCK_50,spi2adc:SPI_ADC|clk_1MHz ; CLOCK_50                 ; 4.1               ;
; CLOCK_50                          ; CLOCK_50                 ; 4.0               ;
; spi2adc:SPI_ADC|clk_1MHz          ; spi2adc:SPI_ADC|clk_1MHz ; 1.1               ;
+-----------------------------------+--------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                            ;
+-------------------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                                             ; Destination Register                                   ; Delay Added in ns ;
+-------------------------------------------------------------+--------------------------------------------------------+-------------------+
; spi2adc:SPI_ADC|clk_1MHz                                    ; spi2adc:SPI_ADC|clk_1MHz                               ; 2.083             ;
; spi2dac:SPI_DAC|clk_1MHz                                    ; spi2dac:SPI_DAC|clk_1MHz                               ; 1.958             ;
; spi2adc:SPI_ADC|adc_cs                                      ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL                 ; 1.831             ;
; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL                      ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL                 ; 0.915             ;
; spi2adc:SPI_ADC|sr_state.IDLE                               ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL                 ; 0.915             ;
; pulse_gen:PULSE|pulse                                       ; spi2adc:SPI_ADC|sr_state.WAIT_CSB_FALL                 ; 0.915             ;
; processor:var_mult_echo|pulse_gen:pulse_gen_echo|state.IDLE ; processor:var_mult_echo|pulse_gen:pulse_gen_echo|pulse ; 0.858             ;
; spi2adc:SPI_ADC|adc_start                                   ; spi2adc:SPI_ADC|adc_start                              ; 0.795             ;
; spi2adc:SPI_ADC|sr_state.WAIT_CSB_HIGH                      ; spi2adc:SPI_ADC|sr_state.IDLE                          ; 0.793             ;
+-------------------------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 9 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "Ex15"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ex15.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node spi2adc:SPI_ADC|clk_1MHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SCK~0
        Info (176357): Destination node spi2adc:SPI_ADC|clk_1MHz~0
Info (176353): Automatically promoted node spi2dac:SPI_DAC|clk_1MHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SCK~0
        Info (176357): Destination node spi2dac:SPI_DAC|clk_1MHz~0
Info (176353): Automatically promoted node spi2adc:SPI_ADC|adc_cs 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SCK~0
        Info (176357): Destination node spi2adc:SPI_ADC|adc_start~0
        Info (176357): Destination node spi2adc:SPI_ADC|Selector1~0
        Info (176357): Destination node spi2adc:SPI_ADC|Selector0~0
        Info (176357): Destination node spi2adc:SPI_ADC|Selector2~0
        Info (176357): Destination node processor:var_mult_echo|pulse_gen:pulse_gen_echo|pulse~1
        Info (176357): Destination node spi2adc:SPI_ADC|always3~0
        Info (176357): Destination node processor:var_mult_echo|pulse_gen:pulse_gen_echo|state.IDLE~0
        Info (176357): Destination node ADC_CS~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "BUTTON[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUTTON[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUTTON[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[9]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.86 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/Workspace/VERI/Ex15/output_files/Ex15.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 758 megabytes
    Info: Processing ended: Fri Dec 18 04:02:30 2015
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Workspace/VERI/Ex15/output_files/Ex15.fit.smsg.


