# Pasos-3-QMR: Sistema de Redundancia QuÃ­ntuple Modular (QMR) con Votador por MayorÃ­a

## InformaciÃ³n del Proyecto

### Tipo de Procesador
- **Arquitectura**: RISC-V RV32I (RISC-V de 32 bits con extensiÃ³n bÃ¡sica de enteros)
- **Tipo**: Procesador de ciclo Ãºnico con **Redundancia QuÃ­ntuple Modular (QMR)**
- **ImplementaciÃ³n**: Softcore en SystemVerilog con alta tolerancia a fallos
- **Nuevas caracterÃ­sticas**: 
  - **5 ALUs idÃ©nticas** ejecutando la misma operaciÃ³n simultÃ¡neamente
  - **Votador por mayorÃ­a avanzado** con conteo de votos
  - **Tolerancia a 2 fallos simultÃ¡neos** (superior al TMR)
  - **DetecciÃ³n granular de fallos** mediante comparaciÃ³n exhaustiva

## EvoluciÃ³n: De TMR a QMR

### Â¿Por quÃ© 5 ALUs en lugar de 3?

#### Ventajas del Sistema QMR sobre TMR:
1. **Mayor tolerancia a fallos**: Puede funcionar correctamente con hasta 2 ALUs fallando simultÃ¡neamente
2. **Menor probabilidad de fallo del sistema**: La probabilidad de que 3 o mÃ¡s ALUs fallen simultÃ¡neamente es exponencialmente menor
3. **DetecciÃ³n mÃ¡s granular**: 10 comparaciones binarias vs 3 en TMR
4. **DiagnÃ³stico mejorado**: Contadores de votos proporcionan informaciÃ³n detallada del estado de cada ALU
5. **Flexibilidad operativa**: El sistema sigue siendo robusto incluso en entornos de alta radiaciÃ³n

#### ComparaciÃ³n TMR vs QMR:
| CaracterÃ­stica | TMR (3 ALUs) | QMR (5 ALUs) |
|----------------|--------------|--------------|
| Tolerancia a fallos | 1 ALU | 2 ALUs |
| Comparaciones | 3 | 10 |
| Votos requeridos | 2 de 3 | 3 de 5 |
| Ãrea de hardware | 3x | 5x |
| Probabilidad de fallo sistÃ©mico | PÂ³ | PÂ¹â° |

## ImplementaciÃ³n del Sistema QMR

### Componentes Modificados

#### 1. Votador por MayorÃ­a Mejorado (`majority_voter.sv`)
```systemverilog
module majority_voter #(parameter WIDTH = 64)(
    input logic [WIDTH-1:0] alu1_result, alu2_result, alu3_result, 
                           alu4_result, alu5_result,
    output logic [WIDTH-1:0] voted_result,
    
    // 10 seÃ±ales de comparaciÃ³n binaria
    output logic alu1_alu2_match, alu1_alu3_match, alu1_alu4_match, alu1_alu5_match,
    output logic alu2_alu3_match, alu2_alu4_match, alu2_alu5_match,
    output logic alu3_alu4_match, alu3_alu5_match, alu4_alu5_match,
    
    // Contadores de votos para cada ALU
    output logic [2:0] alu1_vote_count, alu2_vote_count, alu3_vote_count,
    output logic [2:0] alu4_vote_count, alu5_vote_count,
    
    output logic [2:0] majority_status  // Indica cuÃ¡l ALU ganÃ³ la votaciÃ³n
);
```

**LÃ³gica de VotaciÃ³n QMR:**
- Cada ALU recibe votos de otras ALUs que producen el mismo resultado
- Se requieren **al menos 3 votos de 5** para ganar la mayorÃ­a
- El `vote_count` indica cuÃ¡ntas ALUs coinciden con cada una
- En funcionamiento normal: todas las ALUs tienen `vote_count = 5`

#### 2. QMR ALU (`tmr_alu.sv` - renombrado conceptualmente)
```systemverilog
module tmr_alu #(parameter N=64)(
    // Entradas comunes para las 5 ALUs
    input logic[N-1:0] a, b,
    input logic[3:0] ALUControl,
    
    // Salidas individuales de las 5 ALUs
    output logic[N-1:0] alu1_result, alu2_result, alu3_result, 
                        alu4_result, alu5_result,
    
    // SeÃ±ales de votaciÃ³n
    output logic [2:0] alu1_vote_count, alu2_vote_count, alu3_vote_count,
    output logic [2:0] alu4_vote_count, alu5_vote_count,
    output logic [2:0] majority_status
);
```

### Estados del Votador QMR

#### Estados de MayorÃ­a (`majority_status`)
- **`000`**: No hay mayorÃ­a (error crÃ­tico - ninguna ALU tiene â‰¥3 votos)
- **`001`**: ALU1 ganadora (â‰¥3 ALUs coinciden con ALU1)
- **`010`**: ALU2 ganadora (â‰¥3 ALUs coinciden con ALU2)
- **`011`**: ALU3 ganadora (â‰¥3 ALUs coinciden con ALU3)
- **`100`**: ALU4 ganadora (â‰¥3 ALUs coinciden con ALU4)
- **`101`**: ALU5 ganadora (â‰¥3 ALUs coinciden con ALU5)

#### Contadores de Votos (`vote_count`)
- **`5`**: Todas las ALUs coinciden (funcionamiento ideal)
- **`4`**: 4 ALUs coinciden (1 ALU diferente - fallo simple)
- **`3`**: 3 ALUs coinciden (2 ALUs diferentes - fallo doble, pero sistema funcional)
- **`2`**: Solo 2 ALUs coinciden (fallo mÃºltiple - mayorÃ­a perdida)
- **`1`**: Solo esa ALU produce ese resultado (ALU aislada)

## AnÃ¡lisis de Tolerancia a Fallos

### Escenarios de Funcionamiento

#### Escenario 1: Funcionamiento Normal
```
ALU1_Result: 0x1E, Vote_Count: 5 âœ“
ALU2_Result: 0x1E, Vote_Count: 5 âœ“  
ALU3_Result: 0x1E, Vote_Count: 5 âœ“
ALU4_Result: 0x1E, Vote_Count: 5 âœ“
ALU5_Result: 0x1E, Vote_Count: 5 âœ“
Majority_Status: 001 (ALU1 ganadora)
Resultado_Votado: 0x1E âœ“
```

#### Escenario 2: Fallo Simple (1 ALU)
```
ALU1_Result: 0x1E, Vote_Count: 4 âœ“
ALU2_Result: 0x1E, Vote_Count: 4 âœ“
ALU3_Result: 0x1E, Vote_Count: 4 âœ“  
ALU4_Result: 0x1E, Vote_Count: 4 âœ“
ALU5_Result: 0x25, Vote_Count: 1 âœ— (fallo)
Majority_Status: 001 (ALU1 ganadora)
Resultado_Votado: 0x1E âœ“ (correcto por mayorÃ­a)
```

#### Escenario 3: Fallo Doble (2 ALUs)
```
ALU1_Result: 0x1E, Vote_Count: 3 âœ“
ALU2_Result: 0x1E, Vote_Count: 3 âœ“
ALU3_Result: 0x1E, Vote_Count: 3 âœ“
ALU4_Result: 0x25, Vote_Count: 2 âœ— (fallo)
ALU5_Result: 0x25, Vote_Count: 2 âœ— (fallo)
Majority_Status: 001 (ALU1 ganadora)
Resultado_Votado: 0x1E âœ“ (correcto por mayorÃ­a)
```

#### Escenario 4: Fallo CrÃ­tico (â‰¥3 ALUs)
```
ALU1_Result: 0x1E, Vote_Count: 2 âœ—
ALU2_Result: 0x1E, Vote_Count: 2 âœ—
ALU3_Result: 0x25, Vote_Count: 2 âœ—
ALU4_Result: 0x25, Vote_Count: 2 âœ—
ALU5_Result: 0x30, Vote_Count: 1 âœ—
Majority_Status: 000 (no mayorÃ­a)
Resultado_Votado: 0x1E (por defecto ALU1, pero no confiable)
```

## Procedimiento de SimulaciÃ³n QMR

### Comandos en ModelSim

#### OpciÃ³n 1: Script Automatizado QMR
```tcl
cd {C:/Users/Usuario/Desktop/Ivan/tesis/simulacion-FPGA}
do run_qmr_simulation.do
```

#### OpciÃ³n 2: Comandos Manuales QMR
```tcl
# 1. Compilar todos los componentes QMR
vlog C:/Users/Usuario/Desktop/Ivan/tesis/mi_procesador_riscv/components/*.sv
vlog C:/Users/Usuario/Desktop/Ivan/tesis/mi_procesador_riscv/tb/simple_processor_tb.sv

# 2. Cargar simulaciÃ³n
vsim -voptargs="+acc" work.simple_processor_tb

# 3. AÃ±adir seÃ±ales de las 5 ALUs
add wave -divider "ALU 1"
add wave -label "ALU1_Result" -hex /simple_processor_tb/dut/dp/EXECUTE/alu1_result
add wave -label "ALU1_Vote_Count" -unsigned /simple_processor_tb/dut/dp/EXECUTE/alu1_vote_count

add wave -divider "ALU 2"
add wave -label "ALU2_Result" -hex /simple_processor_tb/dut/dp/EXECUTE/alu2_result
add wave -label "ALU2_Vote_Count" -unsigned /simple_processor_tb/dut/dp/EXECUTE/alu2_vote_count

add wave -divider "ALU 3"
add wave -label "ALU3_Result" -hex /simple_processor_tb/dut/dp/EXECUTE/alu3_result
add wave -label "ALU3_Vote_Count" -unsigned /simple_processor_tb/dut/dp/EXECUTE/alu3_vote_count

add wave -divider "ALU 4"
add wave -label "ALU4_Result" -hex /simple_processor_tb/dut/dp/EXECUTE/alu4_result
add wave -label "ALU4_Vote_Count" -unsigned /simple_processor_tb/dut/dp/EXECUTE/alu4_vote_count

add wave -divider "ALU 5"
add wave -label "ALU5_Result" -hex /simple_processor_tb/dut/dp/EXECUTE/alu5_result
add wave -label "ALU5_Vote_Count" -unsigned /simple_processor_tb/dut/dp/EXECUTE/alu5_vote_count

add wave -divider "Votador QMR"
add wave -label "Resultado_Votado" -hex /simple_processor_tb/dut/dp/EXECUTE/aluResult_E
add wave -label "Majority_Status" -unsigned /simple_processor_tb/dut/dp/EXECUTE/majority_status

# 4. Ejecutar simulaciÃ³n
run -all
```

## Resultados Esperados del Sistema QMR

### Ventana de Ondas (tiempo 115ns-125ns)
```
ALU1_Result: 0x000000000000001E, Vote_Count: 5
ALU2_Result: 0x000000000000001E, Vote_Count: 5
ALU3_Result: 0x000000000000001E, Vote_Count: 5
ALU4_Result: 0x000000000000001E, Vote_Count: 5
ALU5_Result: 0x000000000000001E, Vote_Count: 5
Resultado_Votado: 0x000000000000001E
Majority_Status: 001 (ALU1 ganadora)

Todas las comparaciones: 1 (verdadero)
```

### Salida de Consola Esperada
```
=== RESULTADOS DE LA SIMULACIÃ“N QMR (5 ALUs) ===
PC Final: 0x0000000000000030
--- Resultados de las 5 ALUs ---
ALU1_Result: 0x000000000000001E (10+20=30)
ALU2_Result: 0x000000000000001E (10+20=30)
ALU3_Result: 0x000000000000001E (10+20=30)
ALU4_Result: 0x000000000000001E (10+20=30)
ALU5_Result: 0x000000000000001E (10+20=30)
Resultado Votado: 0x000000000000001E
--- SeÃ±ales de ComparaciÃ³n del Votador ---
ALU1_ALU2_Match: 1, ALU1_ALU3_Match: 1, ALU1_ALU4_Match: 1, ALU1_ALU5_Match: 1
ALU2_ALU3_Match: 1, ALU2_ALU4_Match: 1, ALU2_ALU5_Match: 1
ALU3_ALU4_Match: 1, ALU3_ALU5_Match: 1, ALU4_ALU5_Match: 1
--- Contadores de Votos ---
ALU1_Vote_Count: 5, ALU2_Vote_Count: 5, ALU3_Vote_Count: 5
ALU4_Vote_Count: 5, ALU5_Vote_Count: 5
Majority_Status: 001 (ALU1 ganadora por defecto)
```

## Aplicaciones del Sistema QMR

### Sistemas que Requieren QMR:
1. **Misiones espaciales crÃ­ticas**: SatÃ©lites en Ã³rbita geoestacionaria
2. **Sistemas de control nuclear**: Reactores de potencia
3. **AviaciÃ³n comercial**: Sistemas fly-by-wire
4. **Equipos mÃ©dicos crÃ­ticos**: Marcapasos, ventiladores
5. **Sistemas financieros**: Transacciones de alta frecuencia
6. **Infraestructura crÃ­tica**: Control de red elÃ©ctrica

### MÃ©tricas de Confiabilidad:
- **MTBF (Mean Time Between Failures)**: Incremento exponencial vs TMR
- **Disponibilidad**: >99.999% (five nines)
- **Tiempo de detecciÃ³n de fallo**: Inmediato (1 ciclo de reloj)
- **Tiempo de recuperaciÃ³n**: Ninguno (operaciÃ³n continua)

## Costos y Beneficios

### Costos del QMR:
- **Ãrea de silicio**: 5x vs diseÃ±o simple, 1.67x vs TMR
- **Consumo de energÃ­a**: 5x vs diseÃ±o simple, 1.67x vs TMR  
- **Complejidad de diseÃ±o**: Moderado aumento vs TMR
- **Tiempo de simulaciÃ³n**: Incremento significativo

### Beneficios del QMR:
- **Tolerancia a fallos dobles**: Capacidad Ãºnica vs TMR
- **DiagnÃ³stico granular**: 10 puntos de comparaciÃ³n
- **Confiabilidad extrema**: Apropiado para misiones crÃ­ticas
- **Flexibilidad operativa**: DegradaciÃ³n gradual vs fallo abrupto

## Trabajo Futuro

### Extensiones Posibles:
1. **Sistemas hÃ­bridos**: CombinaciÃ³n TMR + QMR en diferentes etapas
2. **VotaciÃ³n ponderada**: Pesos diferentes segÃºn historial de fallos
3. **AutodiagnÃ³stico**: DetecciÃ³n predictiva de degradaciÃ³n
4. **ReconfiguraciÃ³n dinÃ¡mica**: ExclusiÃ³n automÃ¡tica de ALUs fallidas
5. **InyecciÃ³n de fallos controlada**: Testing automÃ¡tico del sistema

### ValidaciÃ³n Avanzada:
1. **InyecciÃ³n de fallos**: SimulaciÃ³n de errores Ãºnicos y mÃºltiples
2. **AnÃ¡lisis de cobertura**: VerificaciÃ³n exhaustiva de casos de fallo
3. **Pruebas de estrÃ©s**: OperaciÃ³n bajo condiciones extremas
4. **ValidaciÃ³n en FPGA**: ImplementaciÃ³n y testing en hardware real

## Conclusiones del Sistema QMR

La implementaciÃ³n exitosa del sistema QMR demuestra:

### Logros TÃ©cnicos:
- **Escalabilidad**: TransiciÃ³n exitosa de 3 a 5 ALUs
- **Robustez**: Tolerancia a fallos dobles simultÃ¡neos
- **Transparencia**: Misma interfaz de software, mayor confiabilidad
- **Monitoreo**: Visibilidad completa del estado del sistema

### Innovaciones Implementadas:
- **VotaciÃ³n por conteo**: Algoritmo mÃ¡s sofisticado que comparaciÃ³n binaria
- **DiagnÃ³stico granular**: 10 comparaciones vs 3 en TMR
- **Estado detallado**: Contadores de votos individuales
- **Escalabilidad**: Arquitectura extensible a N ALUs

### Impacto para Sistemas CrÃ­ticos:
El sistema QMR proporciona un nivel de confiabilidad apropiado para las aplicaciones mÃ¡s exigentes, donde la falla del sistema puede tener consecuencias catastrÃ³ficas. La capacidad de tolerar 2 fallos simultÃ¡neos lo posiciona como una soluciÃ³n robusta para entornos de alta radiaciÃ³n o sistemas de larga duraciÃ³n.

---
**Fecha de creaciÃ³n**: Noviembre 2025  
**CaracterÃ­sticas**: Quintuple Modular Redundancy (QMR)  
**Herramientas**: ModelSim, SystemVerilog, RISC-V RV32I  
**Tipo de redundancia**: Activa con votaciÃ³n por mayorÃ­a (5 ALUs)  
**Tolerancia a fallos**: Hasta 2 ALUs fallando simultÃ¡neamente

---

## ApÃ©ndice: Modificaciones EspecÃ­ficas del CÃ³digo QMR

### A.1 Archivo `majority_voter.sv` - Votador QMR (5 ALUs)

**VersiÃ³n TMR (Anterior):**
```systemverilog
module majority_voter (
    input  logic [31:0] alu1_result,
    input  logic [31:0] alu2_result,
    input  logic [31:0] alu3_result,
    output logic [31:0] majority_result,
    output logic [1:0]  majority_status
);
    // VotaciÃ³n simple para 3 ALUs
    always_comb begin
        if (alu1_result == alu2_result) begin
            majority_result = alu1_result;
            majority_status = 2'b01;
        end else if (alu1_result == alu3_result) begin
            majority_result = alu1_result;
            majority_status = 2'b01;
        end else begin
            majority_result = alu2_result;
            majority_status = 2'b10;
        end
    end
endmodule
```

**VersiÃ³n QMR (Nueva):**
```systemverilog
module majority_voter (
    input  logic [31:0] alu1_result,
    input  logic [31:0] alu2_result,
    input  logic [31:0] alu3_result,
    input  logic [31:0] alu4_result,
    input  logic [31:0] alu5_result,
    output logic [31:0] majority_result,
    output logic [2:0]  majority_status
);

    // VotaciÃ³n por mayorÃ­a para 5 ALUs
    always_comb begin
        logic [2:0] votes_alu1, votes_alu2, votes_alu3, votes_alu4, votes_alu5;
        
        // Contar votos para cada ALU
        votes_alu1 = (alu1_result == alu2_result ? 1'b1 : 1'b0) +
                     (alu1_result == alu3_result ? 1'b1 : 1'b0) +
                     (alu1_result == alu4_result ? 1'b1 : 1'b0) +
                     (alu1_result == alu5_result ? 1'b1 : 1'b0) + 1'b1;
        
        votes_alu2 = (alu2_result == alu1_result ? 1'b1 : 1'b0) +
                     (alu2_result == alu3_result ? 1'b1 : 1'b0) +
                     (alu2_result == alu4_result ? 1'b1 : 1'b0) +
                     (alu2_result == alu5_result ? 1'b1 : 1'b0) + 1'b1;
        
        votes_alu3 = (alu3_result == alu1_result ? 1'b1 : 1'b0) +
                     (alu3_result == alu2_result ? 1'b1 : 1'b0) +
                     (alu3_result == alu4_result ? 1'b1 : 1'b0) +
                     (alu3_result == alu5_result ? 1'b1 : 1'b0) + 1'b1;
        
        votes_alu4 = (alu4_result == alu1_result ? 1'b1 : 1'b0) +
                     (alu4_result == alu2_result ? 1'b1 : 1'b0) +
                     (alu4_result == alu3_result ? 1'b1 : 1'b0) +
                     (alu4_result == alu5_result ? 1'b1 : 1'b0) + 1'b1;
        
        votes_alu5 = (alu5_result == alu1_result ? 1'b1 : 1'b0) +
                     (alu5_result == alu2_result ? 1'b1 : 1'b0) +
                     (alu5_result == alu3_result ? 1'b1 : 1'b0) +
                     (alu5_result == alu4_result ? 1'b1 : 1'b0) + 1'b1;
        
        // Seleccionar el resultado con mayorÃ­a (prioridad secuencial)
        if (votes_alu1 >= 3) begin
            majority_result = alu1_result;
            majority_status = 3'b001;
        end else if (votes_alu2 >= 3) begin
            majority_result = alu2_result;
            majority_status = 3'b010;
        end else if (votes_alu3 >= 3) begin
            majority_result = alu3_result;
            majority_status = 3'b011;
        end else if (votes_alu4 >= 3) begin
            majority_result = alu4_result;
            majority_status = 3'b100;
        end else begin
            majority_result = alu5_result;
            majority_status = 3'b101;
        end
    end

endmodule
```

**Cambios Principales:**
- â• **Entradas**: Se agregaron `alu4_result` y `alu5_result`
- ğŸ”„ **LÃ³gica de votaciÃ³n**: CambiÃ³ de comparaciÃ³n simple a conteo de votos
- ğŸ“Š **Umbral de mayorÃ­a**: Requiere 3 de 5 votos (vs 2 de 3)
- ğŸ“ˆ **Status ampliado**: `majority_status` cambiÃ³ de 2 a 3 bits (001-101)

### A.2 Archivo `tmr_alu.sv` - MÃ³dulo QMR

**VersiÃ³n TMR (Anterior):**
```systemverilog
module tmr_alu (
    input  logic [31:0] A, B,
    input  logic [2:0]  ALUControl,
    output logic [31:0] ALUResult,
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,
    output logic [31:0] alu3_result,
    output logic [1:0]  majority_status,
    output logic        Zero
);

    // Instanciar 3 ALUs idÃ©nticas
    alu ALU1(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu1_result), .Zero());
    alu ALU2(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu2_result), .Zero());
    alu ALU3(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu3_result), .Zero());

    // Instanciar el votador por mayorÃ­a
    majority_voter voter(
        .alu1_result(alu1_result),
        .alu2_result(alu2_result),
        .alu3_result(alu3_result),
        .majority_result(ALUResult),
        .majority_status(majority_status)
    );

    assign Zero = (ALUResult == 32'b0);
endmodule
```

**VersiÃ³n QMR (Nueva):**
```systemverilog
module tmr_alu (
    input  logic [31:0] A, B,
    input  logic [2:0]  ALUControl,
    output logic [31:0] ALUResult,
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,
    output logic [31:0] alu3_result,
    output logic [31:0] alu4_result,
    output logic [31:0] alu5_result,
    output logic [2:0]  majority_status,
    output logic        Zero
);

    // Instanciar 5 ALUs idÃ©nticas
    alu ALU1(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu1_result), .Zero());
    alu ALU2(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu2_result), .Zero());
    alu ALU3(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu3_result), .Zero());
    alu ALU4(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu4_result), .Zero());
    alu ALU5(.A(A), .B(B), .ALUControl(ALUControl), .ALUResult(alu5_result), .Zero());

    // Instanciar el votador por mayorÃ­a
    majority_voter voter(
        .alu1_result(alu1_result),
        .alu2_result(alu2_result),
        .alu3_result(alu3_result),
        .alu4_result(alu4_result),
        .alu5_result(alu5_result),
        .majority_result(ALUResult),
        .majority_status(majority_status)
    );

    assign Zero = (ALUResult == 32'b0);
endmodule
```

**Cambios Principales:**
- â• **ALUs adicionales**: Se agregaron ALU4 y ALU5
- ğŸ”Œ **Puertos ampliados**: Nuevos puertos `alu4_result` y `alu5_result`
- ğŸ—³ï¸ **Votador actualizado**: Conectado a las 5 ALUs
- ğŸ“ **Status expandido**: `majority_status` cambiÃ³ de 2 a 3 bits

### A.3 Archivo `execute.sv` - MÃ³dulo de EjecuciÃ³n

**SecciÃ³n de DeclaraciÃ³n de Puertos (TMR â†’ QMR):**
```systemverilog
// ANTES (TMR):
module execute(
    // ... otros puertos ...
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,  
    output logic [31:0] alu3_result,
    output logic [1:0]  majority_status,
    // ... otros puertos ...
);

// DESPUÃ‰S (QMR):
module execute(
    // ... otros puertos ...
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,
    output logic [31:0] alu3_result,
    output logic [31:0] alu4_result,  // â• AGREGADO
    output logic [31:0] alu5_result,  // â• AGREGADO
    output logic [2:0]  majority_status, // ğŸ”„ AMPLIADO
    // ... otros puertos ...
);
```

**InstanciaciÃ³n del MÃ³dulo TMR_ALU:**
```systemverilog
// ANTES (TMR):
tmr_alu TMR_ALU(
    .A(SrcA_E), 
    .B(SrcB_E), 
    .ALUControl(ALUControl_E),
    .ALUResult(ALUResult_E), 
    .alu1_result(alu1_result),
    .alu2_result(alu2_result),
    .alu3_result(alu3_result),
    .majority_status(majority_status),
    .Zero(Zero_E)
);

// DESPUÃ‰S (QMR):
tmr_alu QMR_ALU(
    .A(SrcA_E), 
    .B(SrcB_E), 
    .ALUControl(ALUControl_E),
    .ALUResult(ALUResult_E), 
    .alu1_result(alu1_result),
    .alu2_result(alu2_result),
    .alu3_result(alu3_result),
    .alu4_result(alu4_result),  // â• AGREGADO
    .alu5_result(alu5_result),  // â• AGREGADO
    .majority_status(majority_status),
    .Zero(Zero_E)
);
```

### A.4 Archivo `datapath.sv` - Ruta de Datos

**Declaraciones de SeÃ±ales (agregadas):**
```systemverilog
// SeÃ±ales QMR agregadas para las ALUs 4 y 5
logic [31:0] alu4_result, alu5_result;
logic [2:0] majority_status;  // Ampliado de [1:0] a [2:0]
```

**Puertos del MÃ³dulo (ampliados):**
```systemverilog
// ANTES (TMR):
module datapath(
    // ... otros puertos ...
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,
    output logic [31:0] alu3_result,
    output logic [1:0]  majority_status,
    // ... otros puertos ...
);

// DESPUÃ‰S (QMR):
module datapath(
    // ... otros puertos ...
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,
    output logic [31:0] alu3_result,
    output logic [31:0] alu4_result,  // â• AGREGADO
    output logic [31:0] alu5_result,  // â• AGREGADO
    output logic [2:0]  majority_status, // ğŸ”„ AMPLIADO
    // ... otros puertos ...
);
```

**InstanciaciÃ³n del MÃ³dulo Execute:**
```systemverilog
execute EXECUTE(
    // ... conexiones existentes ...
    .alu4_result(alu4_result),      // â• AGREGADO
    .alu5_result(alu5_result),      // â• AGREGADO
    // ... resto de conexiones ...
);
```

### A.5 Archivo `simple_processor_tb.sv` - Testbench

**DeclaraciÃ³n de SeÃ±ales (ampliadas):**
```systemverilog
// ANTES (TMR):
wire [31:0] alu1_result, alu2_result, alu3_result;
wire [1:0] majority_status;

// DESPUÃ‰S (QMR):
wire [31:0] alu1_result, alu2_result, alu3_result, alu4_result, alu5_result;
wire [2:0] majority_status;
```

**InstanciaciÃ³n del Procesador:**
```systemverilog
simple_processor dut(
    .clk(clk),
    .reset(reset),
    .ResultW(ResultW),
    .alu1_result(alu1_result),
    .alu2_result(alu2_result),
    .alu3_result(alu3_result),
    .alu4_result(alu4_result),  // â• AGREGADO
    .alu5_result(alu5_result),  // â• AGREGADO
    .majority_status(majority_status)
);
```

**CÃ³digo de Monitoreo (actualizado para decimal y 5 ALUs):**
```systemverilog
// ANTES (TMR con hex):
always @(posedge clk) begin
    if ($time > 110) begin
        $display("Tiempo: %0dns", $time);
        $display("ALU1_Result: 0x%h", alu1_result);
        $display("ALU2_Result: 0x%h", alu2_result);
        $display("ALU3_Result: 0x%h", alu3_result);
        $display("Resultado_Votado: 0x%h", ResultW);
        $display("Majority_Status: %b", majority_status);
    end
end

// DESPUÃ‰S (QMR con decimal + hex):
always @(posedge clk) begin
    if ($time > 110) begin
        $display("Tiempo: %0dns", $time);
        $display("ALU1_Result: %0d (decimal) / 0x%h (hex)", alu1_result, alu1_result);
        $display("ALU2_Result: %0d (decimal) / 0x%h (hex)", alu2_result, alu2_result);
        $display("ALU3_Result: %0d (decimal) / 0x%h (hex)", alu3_result, alu3_result);
        $display("ALU4_Result: %0d (decimal) / 0x%h (hex)", alu4_result, alu4_result);
        $display("ALU5_Result: %0d (decimal) / 0x%h (hex)", alu5_result, alu5_result);
        $display("Resultado_Votado: %0d (decimal) / 0x%h (hex)", ResultW, ResultW);
        $display("Majority_Status: %b", majority_status);
        $display("========================");
    end
end
```

### A.6 Archivo `run_qmr_simulation.do` - Script de ModelSim

**Script Completo (TMR â†’ QMR):**
```tcl
# ANTES (TMR):
add wave -position insertpoint sim:/simple_processor_tb/alu1_result
add wave -position insertpoint sim:/simple_processor_tb/alu2_result  
add wave -position insertpoint sim:/simple_processor_tb/alu3_result
examine -hex /simple_processor_tb/dut/dp/EXECUTE/alu1_result
examine -hex /simple_processor_tb/dut/dp/EXECUTE/alu2_result
examine -hex /simple_processor_tb/dut/dp/EXECUTE/alu3_result

# DESPUÃ‰S (QMR):
add wave -position insertpoint sim:/simple_processor_tb/alu1_result
add wave -position insertpoint sim:/simple_processor_tb/alu2_result
add wave -position insertpoint sim:/simple_processor_tb/alu3_result
add wave -position insertpoint sim:/simple_processor_tb/alu4_result  # â• AGREGADO
add wave -position insertpoint sim:/simple_processor_tb/alu5_result  # â• AGREGADO

echo "ALU1_Result (decimal):"
examine -decimal /simple_processor_tb/dut/dp/EXECUTE/alu1_result
echo "ALU1_Result (hex):"
examine -hex /simple_processor_tb/dut/dp/EXECUTE/alu1_result
# ... repetir para ALU2, ALU3, ALU4, ALU5 ...
```

### A.7 Archivo `core.sv` - NÃºcleo del Procesador

**Puertos del NÃºcleo (ampliados):**
```systemverilog
// ANTES (TMR):
module core(
    // ... otros puertos ...
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,
    output logic [31:0] alu3_result,
    output logic [1:0]  majority_status,
    // ... otros puertos ...
);

// DESPUÃ‰S (QMR):
module core(
    // ... otros puertos ...
    output logic [31:0] alu1_result,
    output logic [31:0] alu2_result,
    output logic [31:0] alu3_result,
    output logic [31:0] alu4_result,  // â• AGREGADO
    output logic [31:0] alu5_result,  // â• AGREGADO
    output logic [2:0]  majority_status, // ğŸ”„ AMPLIADO
    // ... otros puertos ...
);
```

## Resumen de Cambios TMR â†’ QMR

| Archivo | Cambios Principales | LÃ­neas Modificadas |
|---------|-------------------|-------------------|
| `majority_voter.sv` | â• 2 entradas, ğŸ”„ lÃ³gica de conteo, ğŸ“ˆ status 3-bit | ~40 lÃ­neas |
| `tmr_alu.sv` | â• 2 ALUs, â• 2 puertos, ğŸ”Œ conexiones | ~10 lÃ­neas |
| `execute.sv` | â• 2 puertos, ğŸ”Œ conexiones QMR | ~5 lÃ­neas |
| `datapath.sv` | â• 2 seÃ±ales, â• 2 puertos, ğŸ”Œ conexiones | ~8 lÃ­neas |
| `core.sv` | â• 2 puertos, ğŸ”Œ propagaciÃ³n | ~5 lÃ­neas |
| `simple_processor_tb.sv` | â• 2 seÃ±ales, ğŸ–¥ï¸ display decimal+hex | ~15 lÃ­neas |
| `run_qmr_simulation.do` | â• 2 ondas, ğŸ–¥ï¸ examine decimal+hex | ~20 lÃ­neas |

**Total**: ~103 lÃ­neas modificadas para evoluciÃ³n completa TMR â†’ QMR

## Compatibilidad y MigraciÃ³n

### Transparencia del Software:
- âœ… **Programa C sin cambios**: `simple_add.c` funciona idÃ©nticamente
- âœ… **CompilaciÃ³n sin cambios**: Mismo proceso con RISC-V GCC
- âœ… **Instrucciones sin cambios**: Mismo conjunto RV32I
- âœ… **Interfaz sin cambios**: Mismo resultado final en `ResultW`

### Beneficios de la MigraciÃ³n:
- ğŸ›¡ï¸ **Tolerancia mejorada**: 1 â†’ 2 fallos simultÃ¡neos
- ğŸ“Š **Monitoreo granular**: 3 â†’ 10 comparaciones
- ğŸ” **DiagnÃ³stico avanzado**: Contadores de votos individuales
- ğŸ¯ **Confiabilidad crÃ­tica**: Apropiado para misiones espaciales

La evoluciÃ³n de TMR a QMR demuestra la escalabilidad de la arquitectura de redundancia, manteniendo la transparencia completa a nivel de software mientras se incrementa significativamente la tolerancia a fallos del sistema.