Fitter report for CPU_WITH_MEMORY
Thu May 17 14:46:32 2018
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-------------------------------+-----------------------------------------+
; Fitter Status                 ; Successful - Thu May 17 14:46:32 2018   ;
; Quartus II Version            ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                 ; CPU_WITH_MEMORY                         ;
; Top-level Entity Name         ; ALU_TEST                                ;
; Family                        ; Stratix II                              ;
; Device                        ; EP2S15F484C3                            ;
; Timing Models                 ; Final                                   ;
; Logic utilization             ; 1 %                                     ;
;     Combinational ALUTs       ; 113 / 12,480 ( < 1 % )                  ;
;     Dedicated logic registers ; 83 / 12,480 ( < 1 % )                   ;
; Total registers               ; 83                                      ;
; Total pins                    ; 72 / 343 ( 21 % )                       ;
; Total virtual pins            ; 0                                       ;
; Total block memory bits       ; 0 / 419,328 ( 0 % )                     ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                          ;
; Total PLLs                    ; 0 / 6 ( 0 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                           ;
+-------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; PowerPlay Power Optimization                                               ; Extra effort                   ; Normal compilation             ;
; Fitter Effort                                                              ; Standard Fit                   ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; result[15]        ; Incomplete set of assignments ;
; result[14]        ; Incomplete set of assignments ;
; result[13]        ; Incomplete set of assignments ;
; result[12]        ; Incomplete set of assignments ;
; result[11]        ; Incomplete set of assignments ;
; result[10]        ; Incomplete set of assignments ;
; result[9]         ; Incomplete set of assignments ;
; result[8]         ; Incomplete set of assignments ;
; result[7]         ; Incomplete set of assignments ;
; result[6]         ; Incomplete set of assignments ;
; result[5]         ; Incomplete set of assignments ;
; result[4]         ; Incomplete set of assignments ;
; result[3]         ; Incomplete set of assignments ;
; result[2]         ; Incomplete set of assignments ;
; result[1]         ; Incomplete set of assignments ;
; result[0]         ; Incomplete set of assignments ;
; flag[2]           ; Incomplete set of assignments ;
; flag[1]           ; Incomplete set of assignments ;
; flag[0]           ; Incomplete set of assignments ;
; SRA               ; Incomplete set of assignments ;
; distance[3]       ; Incomplete set of assignments ;
; distance[2]       ; Incomplete set of assignments ;
; distance[1]       ; Incomplete set of assignments ;
; distance[0]       ; Incomplete set of assignments ;
; NXOR              ; Incomplete set of assignments ;
; NOTZ              ; Incomplete set of assignments ;
; INCS              ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
; flags_calc_en     ; Incomplete set of assignments ;
; first_operand[5]  ; Incomplete set of assignments ;
; sra_clock         ; Incomplete set of assignments ;
; sra_clk_en        ; Incomplete set of assignments ;
; first_operand[4]  ; Incomplete set of assignments ;
; first_operand[7]  ; Incomplete set of assignments ;
; first_operand[6]  ; Incomplete set of assignments ;
; first_operand[1]  ; Incomplete set of assignments ;
; first_operand[3]  ; Incomplete set of assignments ;
; first_operand[2]  ; Incomplete set of assignments ;
; first_operand[11] ; Incomplete set of assignments ;
; first_operand[10] ; Incomplete set of assignments ;
; first_operand[9]  ; Incomplete set of assignments ;
; first_operand[8]  ; Incomplete set of assignments ;
; first_operand[13] ; Incomplete set of assignments ;
; first_operand[12] ; Incomplete set of assignments ;
; first_operand[15] ; Incomplete set of assignments ;
; first_operand[14] ; Incomplete set of assignments ;
; first_operand[0]  ; Incomplete set of assignments ;
; nxor_first_clk    ; Incomplete set of assignments ;
; nxor_first_clk_en ; Incomplete set of assignments ;
; sec_operand[0]    ; Incomplete set of assignments ;
; nxor_sec_clk      ; Incomplete set of assignments ;
; nxor_sec_clk_en   ; Incomplete set of assignments ;
; notz_clock        ; Incomplete set of assignments ;
; notz_clock_en     ; Incomplete set of assignments ;
; incs_clock        ; Incomplete set of assignments ;
; incs_sload        ; Incomplete set of assignments ;
; incs_clock_en     ; Incomplete set of assignments ;
; sec_operand[1]    ; Incomplete set of assignments ;
; sec_operand[5]    ; Incomplete set of assignments ;
; sec_operand[4]    ; Incomplete set of assignments ;
; sec_operand[7]    ; Incomplete set of assignments ;
; sec_operand[6]    ; Incomplete set of assignments ;
; sec_operand[14]   ; Incomplete set of assignments ;
; sec_operand[11]   ; Incomplete set of assignments ;
; sec_operand[12]   ; Incomplete set of assignments ;
; sec_operand[13]   ; Incomplete set of assignments ;
; sec_operand[15]   ; Incomplete set of assignments ;
; sec_operand[8]    ; Incomplete set of assignments ;
; sec_operand[10]   ; Incomplete set of assignments ;
; sec_operand[9]    ; Incomplete set of assignments ;
; sec_operand[3]    ; Incomplete set of assignments ;
; sec_operand[2]    ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                         ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                      ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+
; ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[12]~33 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[12]~33DUPLICATE ;                  ;                       ;
; ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~35 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~35DUPLICATE ;                  ;                       ;
+------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 274 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 274 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 274     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/University/6th sem/SiFO/kursach/CPU_WITH_MEMORY.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                         ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                             ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------+
; Combinational ALUTs                                                               ; 113 / 12,480 ( < 1 % )                                            ;
; Dedicated logic registers                                                         ; 83 / 12,480 ( < 1 % )                                             ;
;                                                                                   ;                                                                   ;
; Combinational ALUT usage by number of inputs                                      ;                                                                   ;
;     -- 7 input functions                                                          ; 2                                                                 ;
;     -- 6 input functions                                                          ; 39                                                                ;
;     -- 5 input functions                                                          ; 30                                                                ;
;     -- 4 input functions                                                          ; 5                                                                 ;
;     -- <=3 input functions                                                        ; 37                                                                ;
;                                                                                   ;                                                                   ;
; Combinational ALUTs by mode                                                       ;                                                                   ;
;     -- normal mode                                                                ; 95                                                                ;
;     -- extended LUT mode                                                          ; 2                                                                 ;
;     -- arithmetic mode                                                            ; 16                                                                ;
;     -- shared arithmetic mode                                                     ; 0                                                                 ;
;                                                                                   ;                                                                   ;
; Logic utilization                                                                 ; 169 / 12,480 ( 1 % )                                              ;
;     -- Difficulty Clustering Design                                               ; Low                                                               ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 145                                                               ;
;         -- Combinational with no register                                         ; 62                                                                ;
;         -- Register only                                                          ; 32                                                                ;
;         -- Combinational with a register                                          ; 51                                                                ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -17                                                               ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 41                                                                ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 2                                                                 ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 36                                                                ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                                                                 ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 2                                                                 ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                                 ;
;                                                                                   ;                                                                   ;
; Total registers*                                                                  ; 83 / 14,410 ( < 1 % )                                             ;
;     -- Dedicated logic registers                                                  ; 83 / 12,480 ( < 1 % )                                             ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )                                                 ;
;                                                                                   ;                                                                   ;
; ALMs:  partially or completely used                                               ; 88 / 6,240 ( 1 % )                                                ;
;                                                                                   ;                                                                   ;
; Total LABs:  partially or completely used                                         ; 13 / 780 ( 2 % )                                                  ;
;                                                                                   ;                                                                   ;
; User inserted logic elements                                                      ; 0                                                                 ;
; Virtual pins                                                                      ; 0                                                                 ;
; I/O pins                                                                          ; 72 / 343 ( 21 % )                                                 ;
;     -- Clock pins                                                                 ; 10 / 16 ( 63 % )                                                  ;
; Global signals                                                                    ; 6                                                                 ;
; M512s                                                                             ; 0 / 104 ( 0 % )                                                   ;
; M4Ks                                                                              ; 0 / 78 ( 0 % )                                                    ;
; Total block memory bits                                                           ; 0 / 419,328 ( 0 % )                                               ;
; Total block memory implementation bits                                            ; 0 / 419,328 ( 0 % )                                               ;
; DSP block 9-bit elements                                                          ; 0 / 96 ( 0 % )                                                    ;
; PLLs                                                                              ; 0 / 6 ( 0 % )                                                     ;
; Global clocks                                                                     ; 6 / 16 ( 38 % )                                                   ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )                                                    ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )                                                    ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )                                                    ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                                                     ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                     ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                     ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                     ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                                                      ;
; Peak interconnect usage (total/H/V)                                               ; 1% / 1% / 1%                                                      ;
; Maximum fan-out node                                                              ; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[15] ;
; Maximum fan-out                                                                   ; 29                                                                ;
; Highest non-global fan-out signal                                                 ; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[15] ;
; Highest non-global fan-out                                                        ; 29                                                                ;
; Total fan-out                                                                     ; 830                                                               ;
; Average fan-out                                                                   ; 3.02                                                              ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; INCS              ; K3    ; 5        ; 40           ; 18           ; 0           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; NOTZ              ; C13   ; 3        ; 18           ; 27           ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; NXOR              ; B13   ; 3        ; 18           ; 27           ; 3           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SRA               ; D13   ; 3        ; 18           ; 27           ; 2           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk               ; L21   ; 2        ; 0            ; 16           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; distance[0]       ; B11   ; 4        ; 22           ; 27           ; 3           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; distance[1]       ; B12   ; 4        ; 22           ; 27           ; 2           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; distance[2]       ; C11   ; 4        ; 22           ; 27           ; 0           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; distance[3]       ; C12   ; 4        ; 22           ; 27           ; 1           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[0]  ; C10   ; 9        ; 25           ; 27           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[10] ; D10   ; 9        ; 25           ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[11] ; E11   ; 3        ; 17           ; 27           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[12] ; H11   ; 3        ; 17           ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[13] ; G12   ; 3        ; 17           ; 27           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[14] ; H1    ; 5        ; 40           ; 20           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[15] ; A10   ; 9        ; 25           ; 27           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[1]  ; B10   ; 9        ; 25           ; 27           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[2]  ; J6    ; 5        ; 40           ; 20           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[3]  ; H2    ; 5        ; 40           ; 20           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[4]  ; C8    ; 4        ; 29           ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[5]  ; B7    ; 4        ; 29           ; 27           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[6]  ; G1    ; 5        ; 40           ; 21           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[7]  ; A7    ; 4        ; 29           ; 27           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[8]  ; C7    ; 4        ; 29           ; 27           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; first_operand[9]  ; D12   ; 3        ; 17           ; 27           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; flags_calc_en     ; J3    ; 5        ; 40           ; 19           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; incs_clock        ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; incs_clock_en     ; J2    ; 5        ; 40           ; 19           ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; incs_sload        ; G4    ; 5        ; 40           ; 23           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; notz_clock        ; M21   ; 2        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; notz_clock_en     ; K4    ; 5        ; 40           ; 18           ; 3           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nxor_first_clk    ; M2    ; 5        ; 40           ; 16           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nxor_first_clk_en ; K8    ; 5        ; 40           ; 18           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nxor_sec_clk      ; N3    ; 6        ; 40           ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nxor_sec_clk_en   ; A8    ; 4        ; 26           ; 27           ; 3           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[0]    ; E10   ; 4        ; 30           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[10]   ; B5    ; 4        ; 31           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[11]   ; A5    ; 4        ; 31           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[12]   ; B8    ; 4        ; 26           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[13]   ; H9    ; 4        ; 33           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[14]   ; C5    ; 4        ; 31           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[15]   ; B9    ; 9        ; 26           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[1]    ; F8    ; 4        ; 35           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[2]    ; C9    ; 9        ; 26           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[3]    ; E9    ; 4        ; 33           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[4]    ; D8    ; 4        ; 34           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[5]    ; F9    ; 4        ; 34           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[6]    ; E8    ; 4        ; 34           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[7]    ; C6    ; 4        ; 31           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[8]    ; A6    ; 4        ; 30           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sec_operand[9]    ; B6    ; 4        ; 30           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sra_clk_en        ; J5    ; 5        ; 40           ; 20           ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sra_clock         ; N22   ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; flag[0]    ; K17   ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; flag[1]    ; H3    ; 5        ; 40           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; flag[2]    ; A13   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[0]  ; F1    ; 5        ; 40           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[10] ; K6    ; 5        ; 40           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[11] ; H4    ; 5        ; 40           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[12] ; E7    ; 4        ; 37           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[13] ; J7    ; 5        ; 40           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[14] ; G8    ; 4        ; 37           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[15] ; K5    ; 5        ; 40           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[1]  ; F7    ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[2]  ; F2    ; 5        ; 40           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[3]  ; G3    ; 5        ; 40           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[4]  ; D6    ; 4        ; 35           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[5]  ; G9    ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[6]  ; G2    ; 5        ; 40           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[7]  ; H5    ; 5        ; 40           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[8]  ; H6    ; 5        ; 40           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[9]  ; J8    ; 5        ; 40           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 44 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 9 / 50 ( 18 % )  ; 3.3V          ; --           ;
; 4        ; 28 / 35 ( 80 % ) ; 3.3V          ; --           ;
; 5        ; 24 / 44 ( 55 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 34 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 9        ; 6 / 6 ( 100 % )  ; 3.3V          ; --           ;
; 10       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A5       ; 307        ; 4        ; sec_operand[11]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 311        ; 4        ; sec_operand[8]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 315        ; 4        ; first_operand[7]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 318        ; 4        ; nxor_sec_clk_en          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; first_operand[15]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; flag[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 343        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 347        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 351        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 350        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 375        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 181        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 163        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 159        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 155        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 151        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 144        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 147        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 138        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 137        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 127        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 123        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 119        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 115        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 85         ; 8        ; #TCK                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 86         ; 8        ; #TMS                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 161        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 157        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 153        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 150        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ; 125        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 124        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 117        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 118        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 87         ; 8        ; #TRST                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 84         ; 8        ; #TDI                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 276        ; 4        ; #TDO                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 305        ; 4        ; sec_operand[10]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 309        ; 4        ; sec_operand[9]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 313        ; 4        ; first_operand[5]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 317        ; 4        ; sec_operand[12]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 320        ; 9        ; sec_operand[15]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 321        ; 9        ; first_operand[1]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 327        ; 4        ; distance[0]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 328        ; 4        ; distance[1]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 331        ; 3        ; NXOR                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 341        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 345        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 349        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 353        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 275        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 273        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 285        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 306        ; 4        ; sec_operand[14]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 308        ; 4        ; sec_operand[7]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 316        ; 4        ; first_operand[8]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 314        ; 4        ; first_operand[4]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 319        ; 9        ; sec_operand[2]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 324        ; 9        ; first_operand[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 325        ; 4        ; distance[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 326        ; 4        ; distance[3]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 330        ; 3        ; NOTZ                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 354        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 344        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 352        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 355        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 369        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 0          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 271        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 269        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 287        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 293        ; 4        ; result[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; sec_operand[4]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; first_operand[10]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 337        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 333        ; 3        ; first_operand[9]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 332        ; 3        ; SRA                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 356        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 361        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 373        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 379        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 371        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 6          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 4          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 267        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 265        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 274        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 272        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 289        ; 4        ; result[12]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 298        ; 4        ; sec_operand[6]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 4        ; sec_operand[3]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 312        ; 4        ; sec_operand[0]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 335        ; 3        ; first_operand[11]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 339        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 357        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 365        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 374        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 376        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 380        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 3          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 1          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 10         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 8          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 263        ; 5        ; result[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 261        ; 5        ; result[2]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 270        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 268        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 288        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 296        ; 4        ; result[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 294        ; 4        ; sec_operand[1]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 300        ; 4        ; sec_operand[5]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ; 346        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 358        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 367        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 362        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 378        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 11         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 9          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 14         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 12         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 255        ; 5        ; first_operand[6]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 253        ; 5        ; result[6]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 262        ; 5        ; result[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 260        ; 5        ; incs_sload               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 266        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 264        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 286        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 291        ; 4        ; result[14]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 302        ; 4        ; result[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ; 336        ; 3        ; first_operand[13]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 348        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 359        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 366        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 370        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 7          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 5          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 19         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 17         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 22         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 20         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 251        ; 5        ; first_operand[14]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 249        ; 5        ; first_operand[3]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 259        ; 5        ; flag[1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 257        ; 5        ; result[11]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 254        ; 5        ; result[7]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 252        ; 5        ; result[8]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 284        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; sec_operand[13]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; first_operand[12]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 340        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 360        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 368        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 15         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 13         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 18         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 16         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 26         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 24         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 247        ; 5        ; incs_clock_en            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 245        ; 5        ; flags_calc_en            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; sra_clk_en               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 248        ; 5        ; first_operand[2]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 258        ; 5        ; result[13]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ; 256        ; 5        ; result[9]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 364        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 23         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 21         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 27         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 25         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 30         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 28         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 237        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 243        ; 5        ; INCS                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 241        ; 5        ; notz_clock_en            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 246        ; 5        ; result[15]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 244        ; 5        ; result[10]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 242        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 240        ; 5        ; nxor_first_clk_en        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 35         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 33         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 31         ; 2        ; flag[0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 29         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 34         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 32         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 38         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 36         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 235        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 236        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 39         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 37         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 42         ; 2        ; clk                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; nxor_first_clk           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 234        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ; 41         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 43         ; 2        ; notz_clock               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 229        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 230        ; 6        ; nxor_sec_clk             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 228        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 224        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ; 51         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 49         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 45         ; 1        ; incs_clock               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 46         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 44         ; 1        ; sra_clock                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 225        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 222        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 220        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 218        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 216        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P16      ; 59         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 57         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 55         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 53         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 50         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 48         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 221        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 215        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 213        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 214        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 212        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 202        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 200        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 168        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R14      ; 106        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 89         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 83         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 81         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 63         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 61         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 54         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 52         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 219        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 217        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 207        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 205        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 210        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 208        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 186        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 172        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 156        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 120        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 108        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 98         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 92         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 67         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 65         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 66         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 64         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 58         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 56         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 211        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 209        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 206        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 204        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 179        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 180        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 173        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 171        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 158        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 130        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 112        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 103        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 99         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 94         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 71         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 69         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 70         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 68         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 62         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 60         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 203        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 201        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 198        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 196        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 185        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 175        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 166        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 149        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 165        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 134        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 114        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 105        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 97         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 93         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ; 75         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 73         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 72         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 199        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 197        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 194        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 192        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 182        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 177        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 148        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 142        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 133        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 135        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 128        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 109        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 102        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 101        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 95         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 79         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 77         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 78         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 76         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 195        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 193        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 184        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ; 162        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 160        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 154        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 152        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 146        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 140        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 143        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 136        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 131        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 110        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 126        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 121        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 116        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 113        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 91         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y21      ; 82         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 80         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Combinational ALUTs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                               ; Library Name ;
;                                              ;                     ;         ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                   ;              ;
+----------------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |ALU_TEST                                    ; 113 (0)             ; 88 (0)  ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 72   ; 0            ; 62 (0)                         ; 32 (0)             ; 51 (0)                        ; |ALU_TEST                                                                                                         ; work         ;
;    |ALU:inst|                                ; 113 (0)             ; 88 (0)  ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (0)                         ; 32 (0)             ; 51 (0)                        ; |ALU_TEST|ALU:inst                                                                                                ;              ;
;       |ALU_NOTZ_REGISTER:inst32|             ; 0 (0)               ; 12 (0)  ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |ALU_TEST|ALU:inst|ALU_NOTZ_REGISTER:inst32                                                                       ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 12 (12) ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |ALU_TEST|ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component                                               ; work         ;
;       |ALU_NXOR_FIRST_REGISTER:inst36|       ; 0 (0)               ; 14 (0)  ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |ALU_TEST|ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36                                                                 ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 14 (14) ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |ALU_TEST|ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component                                         ; work         ;
;       |ALU_NXOR_SECOND_REGISTER:inst37|      ; 0 (0)               ; 8 (0)   ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |ALU_TEST|ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37                                                                ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 8 (8)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |ALU_TEST|ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component                                        ; work         ;
;       |ALU_RESULT_BUSTRI:inst1|              ; 39 (0)              ; 29 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 0 (0)              ; 28 (0)                        ; |ALU_TEST|ALU:inst|ALU_RESULT_BUSTRI:inst1                                                                        ; work         ;
;          |lpm_bustri:lpm_bustri_component|   ; 39 (39)             ; 29 (29) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 0 (0)              ; 28 (28)                       ; |ALU_TEST|ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component                                        ; work         ;
;       |ALU_RESULT_BUSTRI:inst40|             ; 5 (0)               ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (0)                         ; |ALU_TEST|ALU:inst|ALU_RESULT_BUSTRI:inst40                                                                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|   ; 5 (5)               ; 5 (5)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |ALU_TEST|ALU:inst|ALU_RESULT_BUSTRI:inst40|lpm_bustri:lpm_bustri_component                                       ; work         ;
;       |ALU_SRA_REGISTER:inst44|              ; 0 (0)               ; 16 (0)  ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |ALU_TEST|ALU:inst|ALU_SRA_REGISTER:inst44                                                                        ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 16 (16) ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |ALU_TEST|ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component                                                ; work         ;
;       |ALU_SRA_SHIFT_REGISTER:inst42|        ; 49 (0)              ; 40 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (0)                         ; 0 (0)              ; 1 (0)                         ; |ALU_TEST|ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42                                                                  ; work         ;
;          |lpm_clshift:lpm_clshift_component| ; 49 (0)              ; 40 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (0)                         ; 0 (0)              ; 1 (0)                         ; |ALU_TEST|ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component                                ; work         ;
;             |lpm_clshift_5ud:auto_generated| ; 49 (49)             ; 40 (40) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)                        ; 0 (0)              ; 1 (1)                         ; |ALU_TEST|ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated ; work         ;
;       |C_FLAG:inst4|                         ; 0 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU_TEST|ALU:inst|C_FLAG:inst4                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU_TEST|ALU:inst|C_FLAG:inst4|lpm_ff:lpm_ff_component                                                           ; work         ;
;       |INCS_COUNTER:inst|                    ; 16 (0)              ; 8 (0)   ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |ALU_TEST|ALU:inst|INCS_COUNTER:inst                                                                              ; work         ;
;          |lpm_counter:lpm_counter_component| ; 16 (0)              ; 8 (0)   ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |ALU_TEST|ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component                                            ; work         ;
;             |cntr_6bj:auto_generated|        ; 16 (16)             ; 8 (8)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |ALU_TEST|ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated                    ; work         ;
;       |S_FLAG:inst2|                         ; 0 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU_TEST|ALU:inst|S_FLAG:inst2                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU_TEST|ALU:inst|S_FLAG:inst2|lpm_ff:lpm_ff_component                                                           ; work         ;
;       |Z_FLAG:inst3|                         ; 0 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU_TEST|ALU:inst|Z_FLAG:inst3                                                                                   ; work         ;
;          |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |ALU_TEST|ALU:inst|Z_FLAG:inst3|lpm_ff:lpm_ff_component                                                           ; work         ;
;       |Z_FLAG_OR:inst15|                     ; 4 (0)               ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |ALU_TEST|ALU:inst|Z_FLAG_OR:inst15                                                                               ; work         ;
;          |lpm_or:lpm_or_component|           ; 4 (4)               ; 4 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 1 (1)                         ; |ALU_TEST|ALU:inst|Z_FLAG_OR:inst15|lpm_or:lpm_or_component                                                       ; work         ;
+----------------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                      ;
+-------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE      ; DQS bus ; NDQS bus ; DQS output ;
+-------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; result[15]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[14]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[13]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[12]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[11]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[10]        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[9]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[8]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[7]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[6]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[5]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[4]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[3]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[2]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[1]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; result[0]         ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; flag[2]           ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; flag[1]           ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; flag[0]           ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; SRA               ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; distance[3]       ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; distance[2]       ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; distance[1]       ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; distance[0]       ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; NXOR              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; NOTZ              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; INCS              ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; clk               ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; flags_calc_en     ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[5]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sra_clock         ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sra_clk_en        ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[4]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[7]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[6]  ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[1]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[3]  ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[2]  ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[11] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[10] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[9]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[8]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[13] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[12] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[15] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[14] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; first_operand[0]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; nxor_first_clk    ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; nxor_first_clk_en ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[0]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; nxor_sec_clk      ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; nxor_sec_clk_en   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; notz_clock        ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; notz_clock_en     ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; incs_clock        ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; incs_sload        ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; incs_clock_en     ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[1]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[5]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[4]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[7]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[6]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[14]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[11]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[12]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[13]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[15]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[8]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[10]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[9]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[3]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; sec_operand[2]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
+-------------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SRA                                                                                                                          ;                   ;         ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[0]~17                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[1]~19                                           ; 0                 ; 7       ;
;      - ALU:inst|Z_FLAG_OR:inst15|lpm_or:lpm_or_component|or_node[0][15]~0                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[7]~25                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[6]~27                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[14]~29                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[11]~31                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[12]~33                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~35                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~36                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~37                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[8]~40                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[10]~43                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[9]~45                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[3]~47                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[2]~49                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[5]~51                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[4]~52                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[12]~33DUPLICATE                                 ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~35DUPLICATE                                 ; 0                 ; 7       ;
; distance[3]                                                                                                                  ;                   ;         ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[65]~35 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~39 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~4  ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[65]~9  ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[69]~12 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[68]~13 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[71]~16 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[70]~20 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[78]~21 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[78]~22 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[77]~24 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[72]~25 ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[10]~43                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[73]~27 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[66]~30 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|uf_w[7]~0     ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|uf_w[8]~1     ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|underflow~0   ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|uf_w[10]~2    ; 1                 ; 7       ;
; distance[2]                                                                                                                  ;                   ;         ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[65]~35 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~39 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~0  ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[61]~1  ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[69]~12 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[68]~13 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[71]~16 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[70]~20 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[78]~21 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[78]~22 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[77]~24 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[72]~25 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[58]~26 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[73]~27 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[59]~29 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[66]~30 ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|uf_w[7]~0     ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|uf_w[8]~1     ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|underflow~0   ; 1                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|uf_w[10]~2    ; 1                 ; 7       ;
; distance[1]                                                                                                                  ;                   ;         ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[65]~35 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~39 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~0  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[61]~1  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[36]~2  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[40]~5  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[44]~6  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[37]~7  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[41]~10 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[45]~11 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[39]~14 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[43]~15 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[38]~17 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[46]~18 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[42]~19 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[78]~21 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[77]~24 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[66]~30 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|underflow~0   ; 0                 ; 7       ;
; distance[0]                                                                                                                  ;                   ;         ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[65]~35 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~39 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[64]~0  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[36]~2  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[18]~3  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[40]~5  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[44]~6  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[37]~7  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[19]~8  ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[41]~10 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[45]~11 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[39]~14 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[43]~15 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[38]~17 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[46]~18 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[42]~19 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[78]~21 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[29]~23 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[21]~28 ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[20]~32 ; 0                 ; 7       ;
; NXOR                                                                                                                         ;                   ;         ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst40|lpm_bustri:lpm_bustri_component|dout[0]~0                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst40|lpm_bustri:lpm_bustri_component|dout[1]~1                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[5]~21                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[4]~23                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[7]~25                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[6]~27                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[14]~29                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst40|lpm_bustri:lpm_bustri_component|dout[11]~2                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst40|lpm_bustri:lpm_bustri_component|dout[12]~3                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst40|lpm_bustri:lpm_bustri_component|dout[13]~4                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~36                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~38                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[8]~40                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[10]~42                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[9]~45                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[3]~47                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[2]~49                                           ; 0                 ; 7       ;
; NOTZ                                                                                                                         ;                   ;         ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[0]~16                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[1]~18                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[5]~20                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[4]~22                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[7]~24                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[6]~26                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[14]~28                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[11]~30                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[12]~32                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~34                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~36                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~37                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[8]~39                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[10]~41                                          ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[9]~44                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[3]~46                                           ; 0                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[2]~48                                           ; 0                 ; 7       ;
; INCS                                                                                                                         ;                   ;         ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[0]~16                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[1]~18                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[5]~20                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[4]~22                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[7]~24                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[6]~26                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[14]~28                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[11]~30                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[12]~32                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~34                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~36                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~38                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[8]~39                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[10]~41                                          ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[9]~44                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[3]~46                                           ; 1                 ; 7       ;
;      - ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[2]~48                                           ; 1                 ; 7       ;
; clk                                                                                                                          ;                   ;         ;
; flags_calc_en                                                                                                                ;                   ;         ;
;      - ALU:inst|C_FLAG:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; 1                 ; 7       ;
;      - ALU:inst|S_FLAG:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; 1                 ; 7       ;
;      - ALU:inst|Z_FLAG:inst3|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; 1                 ; 7       ;
; first_operand[5]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[5]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[5]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[5]                                               ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[5]             ; 0                 ; 7       ;
; sra_clock                                                                                                                    ;                   ;         ;
; sra_clk_en                                                                                                                   ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[15]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[14]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[13]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[12]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[11]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[10]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[9]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[8]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[7]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[6]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[5]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[4]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[3]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[2]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[1]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[0]                                                      ; 0                 ; 7       ;
; first_operand[4]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[4]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[4]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[4]                                               ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[4]             ; 0                 ; 7       ;
; first_operand[7]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[7]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[7]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[7]                                               ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[7]             ; 0                 ; 7       ;
; first_operand[6]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[6]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[6]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[6]                                               ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[6]             ; 0                 ; 7       ;
; first_operand[1]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[1]                                                      ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[1]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[1]                                               ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[1]             ; 1                 ; 7       ;
; first_operand[3]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[3]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[3]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[3]                                               ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[3]             ; 0                 ; 7       ;
; first_operand[2]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[2]                                                      ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[2]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[2]                                               ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[2]             ; 1                 ; 7       ;
; first_operand[11]                                                                                                            ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[11]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[11]                                                    ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[11]                                              ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[11]            ; 1                 ; 7       ;
; first_operand[10]                                                                                                            ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[10]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[10]                                                    ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[10]                                              ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[10]            ; 1                 ; 7       ;
; first_operand[9]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[9]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[9]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[9]                                               ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[9]             ; 0                 ; 7       ;
; first_operand[8]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[8]                                                      ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[8]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[8]                                               ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[8]             ; 0                 ; 7       ;
; first_operand[13]                                                                                                            ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[13]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[13]                                                    ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[13]                                              ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[13]            ; 1                 ; 7       ;
; first_operand[12]                                                                                                            ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[12]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[12]                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[12]                                              ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[12]            ; 0                 ; 7       ;
; first_operand[15]                                                                                                            ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[15]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[15]                                                    ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[15]                                              ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[15]            ; 1                 ; 7       ;
; first_operand[14]                                                                                                            ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[14]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[14]                                                    ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[14]                                              ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[14]            ; 1                 ; 7       ;
; first_operand[0]                                                                                                             ;                   ;         ;
;      - ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[0]                                                      ; 1                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[0]                                                     ; 1                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[0]                                               ; 1                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[0]             ; 1                 ; 7       ;
; nxor_first_clk                                                                                                               ;                   ;         ;
; nxor_first_clk_en                                                                                                            ;                   ;         ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[15]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[14]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[13]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[12]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[11]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[10]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[9]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[8]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[7]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[6]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[5]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[4]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[3]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[2]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[1]                                               ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_FIRST_REGISTER:inst36|lpm_ff:lpm_ff_component|dffs[0]                                               ; 0                 ; 7       ;
; sec_operand[0]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[0]                                              ; 1                 ; 7       ;
; nxor_sec_clk                                                                                                                 ;                   ;         ;
; nxor_sec_clk_en                                                                                                              ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[15]                                             ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[14]                                             ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[13]                                             ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[12]                                             ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[11]                                             ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[10]                                             ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[9]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[8]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[7]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[6]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[5]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[4]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[3]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[2]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[1]                                              ; 0                 ; 7       ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[0]                                              ; 0                 ; 7       ;
; notz_clock                                                                                                                   ;                   ;         ;
; notz_clock_en                                                                                                                ;                   ;         ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[15]                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[14]                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[13]                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[12]                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[11]                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[10]                                                    ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[9]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[8]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[7]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[6]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[5]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[4]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[3]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[2]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[1]                                                     ; 0                 ; 7       ;
;      - ALU:inst|ALU_NOTZ_REGISTER:inst32|lpm_ff:lpm_ff_component|dffs[0]                                                     ; 0                 ; 7       ;
; incs_clock                                                                                                                   ;                   ;         ;
; incs_sload                                                                                                                   ;                   ;         ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[15]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[14]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[13]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[12]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[11]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[10]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[9]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[8]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[7]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[6]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[5]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[4]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[3]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[2]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[1]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[0]             ; 0                 ; 7       ;
; incs_clock_en                                                                                                                ;                   ;         ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[15]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[14]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[13]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[12]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[11]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[10]            ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[9]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[8]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[7]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[6]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[5]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[4]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[3]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[2]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[1]             ; 0                 ; 7       ;
;      - ALU:inst|INCS_COUNTER:inst|lpm_counter:lpm_counter_component|cntr_6bj:auto_generated|counter_reg_bit1a[0]             ; 0                 ; 7       ;
; sec_operand[1]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[1]                                              ; 1                 ; 7       ;
; sec_operand[5]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[5]                                              ; 1                 ; 7       ;
; sec_operand[4]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[4]                                              ; 1                 ; 7       ;
; sec_operand[7]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[7]                                              ; 1                 ; 7       ;
; sec_operand[6]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[6]                                              ; 1                 ; 7       ;
; sec_operand[14]                                                                                                              ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[14]                                             ; 1                 ; 7       ;
; sec_operand[11]                                                                                                              ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[11]                                             ; 1                 ; 7       ;
; sec_operand[12]                                                                                                              ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[12]                                             ; 1                 ; 7       ;
; sec_operand[13]                                                                                                              ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[13]                                             ; 1                 ; 7       ;
; sec_operand[15]                                                                                                              ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[15]                                             ; 1                 ; 7       ;
; sec_operand[8]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[8]                                              ; 1                 ; 7       ;
; sec_operand[10]                                                                                                              ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[10]                                             ; 1                 ; 7       ;
; sec_operand[9]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[9]                                              ; 1                 ; 7       ;
; sec_operand[3]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[3]                                              ; 1                 ; 7       ;
; sec_operand[2]                                                                                                               ;                   ;         ;
;      - ALU:inst|ALU_NXOR_SECOND_REGISTER:inst37|lpm_ff:lpm_ff_component|dffs[2]                                              ; 1                 ; 7       ;
+------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~36 ; LCCOMB_X22_Y19_N22 ; 18      ; Output enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                          ; PIN_L21            ; 3       ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; flags_calc_en                                                                ; PIN_J3             ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; incs_clock                                                                   ; PIN_N20            ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; incs_clock_en                                                                ; PIN_J2             ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; incs_sload                                                                   ; PIN_G4             ; 16      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; notz_clock                                                                   ; PIN_M21            ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; notz_clock_en                                                                ; PIN_K4             ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; nxor_first_clk                                                               ; PIN_M2             ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; nxor_first_clk_en                                                            ; PIN_K8             ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; nxor_sec_clk                                                                 ; PIN_N3             ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; nxor_sec_clk_en                                                              ; PIN_A8             ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; sra_clk_en                                                                   ; PIN_J5             ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; sra_clock                                                                    ; PIN_N22            ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                               ;
+----------------+----------+---------+----------------------+------------------+---------------------------+
; Name           ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+----------+---------+----------------------+------------------+---------------------------+
; clk            ; PIN_L21  ; 3       ; Global Clock         ; GCLK0            ; --                        ;
; incs_clock     ; PIN_N20  ; 16      ; Global Clock         ; GCLK3            ; --                        ;
; notz_clock     ; PIN_M21  ; 16      ; Global Clock         ; GCLK1            ; --                        ;
; nxor_first_clk ; PIN_M2   ; 16      ; Global Clock         ; GCLK9            ; --                        ;
; nxor_sec_clk   ; PIN_N3   ; 16      ; Global Clock         ; GCLK11           ; --                        ;
; sra_clock      ; PIN_N22  ; 16      ; Global Clock         ; GCLK2            ; --                        ;
+----------------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[15]                                                     ; 29      ;
; distance[0]                                                                                                           ; 20      ;
; distance[2]                                                                                                           ; 20      ;
; SRA                                                                                                                   ; 20      ;
; distance[1]                                                                                                           ; 19      ;
; distance[3]                                                                                                           ; 19      ;
; ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[15]~36                                          ; 18      ;
; INCS                                                                                                                  ; 17      ;
; NOTZ                                                                                                                  ; 17      ;
; NXOR                                                                                                                  ; 17      ;
; ALU:inst|Z_FLAG:inst3|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; 17      ;
; incs_clock_en                                                                                                         ; 16      ;
; incs_sload                                                                                                            ; 16      ;
; notz_clock_en                                                                                                         ; 16      ;
; nxor_sec_clk_en                                                                                                       ; 16      ;
; nxor_first_clk_en                                                                                                     ; 16      ;
; sra_clk_en                                                                                                            ; 16      ;
; ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[44]~6  ; 7       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[14]                                                     ; 7       ;
; ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[78]~22 ; 6       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[13]                                                     ; 6       ;
; ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[43]~15 ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[12]                                                     ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[8]                                                      ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[9]                                                      ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[10]                                                     ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[11]                                                     ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[6]                                                      ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[7]                                                      ; 5       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[5]                                                      ; 5       ;
; first_operand[0]                                                                                                      ; 4       ;
; first_operand[14]                                                                                                     ; 4       ;
; first_operand[15]                                                                                                     ; 4       ;
; first_operand[12]                                                                                                     ; 4       ;
; first_operand[13]                                                                                                     ; 4       ;
; first_operand[8]                                                                                                      ; 4       ;
; first_operand[9]                                                                                                      ; 4       ;
; first_operand[10]                                                                                                     ; 4       ;
; first_operand[11]                                                                                                     ; 4       ;
; first_operand[2]                                                                                                      ; 4       ;
; first_operand[3]                                                                                                      ; 4       ;
; first_operand[1]                                                                                                      ; 4       ;
; first_operand[6]                                                                                                      ; 4       ;
; first_operand[7]                                                                                                      ; 4       ;
; first_operand[4]                                                                                                      ; 4       ;
; first_operand[5]                                                                                                      ; 4       ;
; ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[41]~10 ; 4       ;
; ALU:inst|ALU_SRA_SHIFT_REGISTER:inst42|lpm_clshift:lpm_clshift_component|lpm_clshift_5ud:auto_generated|sbit_w[40]~5  ; 4       ;
; ALU:inst|ALU_SRA_REGISTER:inst44|lpm_ff:lpm_ff_component|dffs[4]                                                      ; 4       ;
; flags_calc_en                                                                                                         ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 291 / 51,960 ( < 1 % ) ;
; C16 interconnects                         ; 0 / 1,680 ( 0 % )      ;
; C4 interconnects                          ; 141 / 38,400 ( < 1 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )          ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 35 / 51,960 ( < 1 % )  ;
; Global clocks                             ; 6 / 16 ( 38 % )        ;
; Local interconnects                       ; 52 / 12,480 ( < 1 % )  ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 3 / 1,664 ( < 1 % )    ;
; R24/C16 interconnect drivers              ; 1 / 4,160 ( < 1 % )    ;
; R4 interconnects                          ; 287 / 59,488 ( < 1 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 6.77) ; Number of LABs  (Total = 13) ;
+----------------------------------+------------------------------+
; 1                                ; 2                            ;
; 2                                ; 0                            ;
; 3                                ; 0                            ;
; 4                                ; 0                            ;
; 5                                ; 0                            ;
; 6                                ; 1                            ;
; 7                                ; 0                            ;
; 8                                ; 10                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.77) ; Number of LABs  (Total = 13) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 6                            ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 5                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.85) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.31) ; Number of LABs  (Total = 13) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.38) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 4     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 27    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 72        ; 0            ; 0            ; 72        ; 72        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 72        ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 72           ; 72           ; 72           ; 72           ; 72           ; 0         ; 72           ; 72           ; 0         ; 0         ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 72           ; 0         ; 72           ; 72           ; 72           ; 72           ; 72           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; result[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flag[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flag[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flag[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRA                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; distance[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; distance[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; distance[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; distance[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NXOR               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NOTZ               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; INCS               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flags_calc_en      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sra_clock          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sra_clk_en         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; first_operand[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nxor_first_clk     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nxor_first_clk_en  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nxor_sec_clk       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nxor_sec_clk_en    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; notz_clock         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; notz_clock_en      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; incs_clock         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; incs_sload         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; incs_clock_en      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sec_operand[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu May 17 14:46:13 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPU -c CPU_WITH_MEMORY
Info: Automatically selected device EP2S15F484C3 for design CPU_WITH_MEMORY
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location E13
Critical Warning: No exact pin location assignment(s) for 72 pins of 72 total pins
    Info: Pin result[15] not assigned to an exact location on the device
    Info: Pin result[14] not assigned to an exact location on the device
    Info: Pin result[13] not assigned to an exact location on the device
    Info: Pin result[12] not assigned to an exact location on the device
    Info: Pin result[11] not assigned to an exact location on the device
    Info: Pin result[10] not assigned to an exact location on the device
    Info: Pin result[9] not assigned to an exact location on the device
    Info: Pin result[8] not assigned to an exact location on the device
    Info: Pin result[7] not assigned to an exact location on the device
    Info: Pin result[6] not assigned to an exact location on the device
    Info: Pin result[5] not assigned to an exact location on the device
    Info: Pin result[4] not assigned to an exact location on the device
    Info: Pin result[3] not assigned to an exact location on the device
    Info: Pin result[2] not assigned to an exact location on the device
    Info: Pin result[1] not assigned to an exact location on the device
    Info: Pin result[0] not assigned to an exact location on the device
    Info: Pin flag[2] not assigned to an exact location on the device
    Info: Pin flag[1] not assigned to an exact location on the device
    Info: Pin flag[0] not assigned to an exact location on the device
    Info: Pin SRA not assigned to an exact location on the device
    Info: Pin distance[3] not assigned to an exact location on the device
    Info: Pin distance[2] not assigned to an exact location on the device
    Info: Pin distance[1] not assigned to an exact location on the device
    Info: Pin distance[0] not assigned to an exact location on the device
    Info: Pin NXOR not assigned to an exact location on the device
    Info: Pin NOTZ not assigned to an exact location on the device
    Info: Pin INCS not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin flags_calc_en not assigned to an exact location on the device
    Info: Pin first_operand[5] not assigned to an exact location on the device
    Info: Pin sra_clock not assigned to an exact location on the device
    Info: Pin sra_clk_en not assigned to an exact location on the device
    Info: Pin first_operand[4] not assigned to an exact location on the device
    Info: Pin first_operand[7] not assigned to an exact location on the device
    Info: Pin first_operand[6] not assigned to an exact location on the device
    Info: Pin first_operand[1] not assigned to an exact location on the device
    Info: Pin first_operand[3] not assigned to an exact location on the device
    Info: Pin first_operand[2] not assigned to an exact location on the device
    Info: Pin first_operand[11] not assigned to an exact location on the device
    Info: Pin first_operand[10] not assigned to an exact location on the device
    Info: Pin first_operand[9] not assigned to an exact location on the device
    Info: Pin first_operand[8] not assigned to an exact location on the device
    Info: Pin first_operand[13] not assigned to an exact location on the device
    Info: Pin first_operand[12] not assigned to an exact location on the device
    Info: Pin first_operand[15] not assigned to an exact location on the device
    Info: Pin first_operand[14] not assigned to an exact location on the device
    Info: Pin first_operand[0] not assigned to an exact location on the device
    Info: Pin nxor_first_clk not assigned to an exact location on the device
    Info: Pin nxor_first_clk_en not assigned to an exact location on the device
    Info: Pin sec_operand[0] not assigned to an exact location on the device
    Info: Pin nxor_sec_clk not assigned to an exact location on the device
    Info: Pin nxor_sec_clk_en not assigned to an exact location on the device
    Info: Pin notz_clock not assigned to an exact location on the device
    Info: Pin notz_clock_en not assigned to an exact location on the device
    Info: Pin incs_clock not assigned to an exact location on the device
    Info: Pin incs_sload not assigned to an exact location on the device
    Info: Pin incs_clock_en not assigned to an exact location on the device
    Info: Pin sec_operand[1] not assigned to an exact location on the device
    Info: Pin sec_operand[5] not assigned to an exact location on the device
    Info: Pin sec_operand[4] not assigned to an exact location on the device
    Info: Pin sec_operand[7] not assigned to an exact location on the device
    Info: Pin sec_operand[6] not assigned to an exact location on the device
    Info: Pin sec_operand[14] not assigned to an exact location on the device
    Info: Pin sec_operand[11] not assigned to an exact location on the device
    Info: Pin sec_operand[12] not assigned to an exact location on the device
    Info: Pin sec_operand[13] not assigned to an exact location on the device
    Info: Pin sec_operand[15] not assigned to an exact location on the device
    Info: Pin sec_operand[8] not assigned to an exact location on the device
    Info: Pin sec_operand[10] not assigned to an exact location on the device
    Info: Pin sec_operand[9] not assigned to an exact location on the device
    Info: Pin sec_operand[3] not assigned to an exact location on the device
    Info: Pin sec_operand[2] not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Automatically promoted node incs_clock (placed in PIN N20 (CLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node notz_clock (placed in PIN M21 (CLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node nxor_first_clk (placed in PIN M2 (CLK11p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node nxor_sec_clk (placed in PIN N3 (CLK9p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node sra_clock (placed in PIN N22 (CLK2p/DIFFIO_RX_C1p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node clk (placed in PIN L21 (CLK0p/DIFFIO_RX_C0p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Tcl Script File NXOR.qip not found
    Info: set_global_assignment -name QIP_FILE NXOR.qip
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 66 (unused VREF, 3.3V VCCIO, 47 input, 19 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  42 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  49 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  43 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:09
Info: Estimated most critical path is register to register delay of 2.931 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X25_Y19; Fanout = 17; REG Node = 'ALU:inst|Z_FLAG:inst3|lpm_ff:lpm_ff_component|dffs[0]'
    Info: 2: + IC(0.377 ns) + CELL(0.378 ns) = 0.755 ns; Loc. = LAB_X21_Y19; Fanout = 1; COMB Node = 'ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~34'
    Info: 3: + IC(0.348 ns) + CELL(0.053 ns) = 1.156 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'ALU:inst|ALU_RESULT_BUSTRI:inst1|lpm_bustri:lpm_bustri_component|dout[13]~35'
    Info: 4: + IC(0.223 ns) + CELL(0.272 ns) = 1.651 ns; Loc. = LAB_X22_Y19; Fanout = 1; COMB Node = 'ALU:inst|Z_FLAG_OR:inst15|lpm_or:lpm_or_component|or_node[0][15]~1'
    Info: 5: + IC(0.129 ns) + CELL(0.272 ns) = 2.052 ns; Loc. = LAB_X22_Y19; Fanout = 1; COMB Node = 'ALU:inst|Z_FLAG_OR:inst15|lpm_or:lpm_or_component|or_node[0][15]~2'
    Info: 6: + IC(0.452 ns) + CELL(0.272 ns) = 2.776 ns; Loc. = LAB_X25_Y19; Fanout = 1; COMB Node = 'ALU:inst|Z_FLAG_OR:inst15|lpm_or:lpm_or_component|or_node[0][15]'
    Info: 7: + IC(0.000 ns) + CELL(0.155 ns) = 2.931 ns; Loc. = LAB_X25_Y19; Fanout = 17; REG Node = 'ALU:inst|Z_FLAG:inst3|lpm_ff:lpm_ff_component|dffs[0]'
    Info: Total cell delay = 1.402 ns ( 47.83 % )
    Info: Total interconnect delay = 1.529 ns ( 52.17 % )
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X13_Y14 to location X26_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:06
Info: Started post-fitting delay annotation
Warning: Found 19 output pins without output pin load capacitance assignment
    Info: Pin "result[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "result[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flag[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flag[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flag[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Thu May 17 14:46:32 2018
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:24


