{
    "BASE_DIR":"~/projects/ibuilder_project",
    "board":"artemis_usb2",
    "PROJECT_NAME":"example_project",
    "TEMPLATE":"wishbone_template.json",
    "SLAVES":{
       "lax":{
          "filename":"wb_logic_analyzer.v"
       },
       "pcie":{
          "filename":"wb_artemis_pcie_platform.v",
          "constraint_files":[
            "artemis_pcie.ucf"
          ],
          "cores":[
            "pcie_axi_bridge.ngc"
          ],
          "bind":{
               "i_clk_100mhz_gtp_p":{
                   "loc":"i_gtp1_clk_p",
                   "direction":"input"
               },
               "i_clk_100mhz_gtp_n":{
                   "loc":"i_gtp1_clk_n",
                   "direction":"input"
               },
               "i_pcie_phy_rx_p":{
                   "loc":"i_pcie_phy_rx_p",
                   "direction":"input"
               },
               "i_pcie_phy_rx_n":{
                   "loc":"i_pcie_phy_rx_n",
                   "direction":"input"
               },
               "o_pcie_phy_tx_p":{
                   "loc":"o_pcie_phy_tx_p",
                   "direction":"output"
               },
               "o_pcie_phy_tx_n":{
                   "loc":"o_pcie_phy_tx_n",
                   "direction":"output"
               }

          }
       }
    },
    "internal_bind":{
      "lax_i_la_clk":{
        "signal":"pcie_o_62p5_clk"
      },
      "lax_i_la_data":{
        "signal":"pcie_o_debug_data"
      },
      "lax_i_la_ext_trig":{
        "signal":"1'b0"
      }
    },
    "build_flags":{
         "xst":{
             "flags":{
                 "-define":"{DDR3_W0_CH DDR3_R0_CH}"
             },
             "-iobuf":"soft"
        }
    },
    "dependencies":[
      "pcie_bram_s6.v",
      "gtpa1_dual_wrapper_tile.v"
    ]

}
