Fitter report for accumulator_computer
Thu Jun 08 15:13:58 2023
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 08 15:13:58 2023   ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                      ; accumulator_computer                    ;
; Top-level Entity Name              ; accumulator_computer                    ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C20F484C8                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 930 / 18,752 ( 5 % )                    ;
;     Total combinational functions  ; 884 / 18,752 ( 5 % )                    ;
;     Dedicated logic registers      ; 156 / 18,752 ( < 1 % )                  ;
; Total registers                    ; 156                                     ;
; Total pins                         ; 5 / 315 ( 2 % )                         ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 2,048 / 239,616 ( < 1 % )               ;
; Embedded Multiplier 9-bit elements ; 4 / 52 ( 8 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C20F484C8                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 14     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                     ;
+------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; Node             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                           ; Destination Port ; Destination Port Name ;
+------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; CPU:inst|IR[0]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[0]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[0]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[1]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[1]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[1]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[2]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[2]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[2]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[3]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[3]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[3]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[4]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[4]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[4]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[5]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[5]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[5]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[6]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[6]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[6]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[7]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[7]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[7]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[8]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[8]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[8]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[9]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[9]   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[9]~_Duplicate_1                                ; REGOUT           ;                       ;
; CPU:inst|IR[10]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|IR[10]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|IR[10]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[0]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[0]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[1]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[1]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[2]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[2]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[3]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[3]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[4]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[4]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[5]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[5]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[6]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[6]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[7]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[7]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[8]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[8]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[9]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[9]~_Duplicate_1                               ; REGOUT           ;                       ;
; CPU:inst|MBR[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[10] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[10]~_Duplicate_1                              ; REGOUT           ;                       ;
; CPU:inst|MBR[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[11] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[11]~_Duplicate_1                              ; REGOUT           ;                       ;
; CPU:inst|MBR[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[12] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[12]~_Duplicate_1                              ; REGOUT           ;                       ;
; CPU:inst|MBR[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[13] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[13]~_Duplicate_1                              ; REGOUT           ;                       ;
; CPU:inst|MBR[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[14] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[14]~_Duplicate_1                              ; REGOUT           ;                       ;
; CPU:inst|MBR[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:inst|MBR[15] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; CPU:inst|MBR[15]~_Duplicate_1                              ; REGOUT           ;                       ;
+------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 1065 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1065 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 1065    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Asus/OneDrive/Desktop/University/ENCS2380 - Computer Organisation and Microprocessor/Project/Verilog/accumulator_computer.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 930 / 18,752 ( 5 % )      ;
;     -- Combinational with no register       ; 774                       ;
;     -- Register only                        ; 46                        ;
;     -- Combinational with a register        ; 110                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 296                       ;
;     -- 3 input functions                    ; 508                       ;
;     -- <=2 input functions                  ; 80                        ;
;     -- Register only                        ; 46                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 513                       ;
;     -- arithmetic mode                      ; 371                       ;
;                                             ;                           ;
; Total registers*                            ; 156 / 19,649 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 156 / 18,752 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 73 / 1,172 ( 6 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 5 / 315 ( 2 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 1 / 52 ( 2 % )            ;
; Total block memory bits                     ; 2,048 / 239,616 ( < 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 239,616 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 4 / 52 ( 8 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%              ;
; Maximum fan-out node                        ; clock~clkctrl             ;
; Maximum fan-out                             ; 159                       ;
; Highest non-global fan-out signal           ; CPU:inst|IR[11]           ;
; Highest non-global fan-out                  ; 42                        ;
; Total fan-out                               ; 3400                      ;
; Average fan-out                             ; 3.16                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; fC   ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; fN   ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; fO   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; fZ   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 1 / 41 ( 2 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 36 ( 6 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; fO                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; fZ                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; fN                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; fC                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                  ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |accumulator_computer                     ; 930 (1)     ; 156 (0)                   ; 0 (0)         ; 2048        ; 1    ; 4            ; 0       ; 2         ; 5    ; 0            ; 774 (1)      ; 46 (0)            ; 110 (0)          ; |accumulator_computer                                                                                                                                ; work         ;
;    |CPU:inst|                             ; 888 (286)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 772 (185)    ; 26 (26)           ; 90 (65)          ; |accumulator_computer|CPU:inst                                                                                                                       ; work         ;
;       |lpm_divide:Div0|                   ; 347 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (0)      ; 0 (0)             ; 15 (0)           ; |accumulator_computer|CPU:inst|lpm_divide:Div0                                                                                                       ; work         ;
;          |lpm_divide_rto:auto_generated|  ; 347 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (0)      ; 0 (0)             ; 15 (0)           ; |accumulator_computer|CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated                                                                         ; work         ;
;             |abs_divider_8dg:divider|     ; 347 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (30)     ; 0 (0)             ; 15 (0)           ; |accumulator_computer|CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider                                                 ; work         ;
;                |alt_u_div_s5f:divider|    ; 285 (282)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (282)    ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider                           ; work         ;
;                   |add_sub_lkc:add_sub_0| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_lkc:add_sub_0     ; work         ;
;                   |add_sub_mkc:add_sub_1| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1     ; work         ;
;                |lpm_abs_2s9:my_abs_den|   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |accumulator_computer|CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den                          ; work         ;
;                |lpm_abs_2s9:my_abs_num|   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num                          ; work         ;
;       |lpm_divide:Div1|                   ; 265 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 10 (0)           ; |accumulator_computer|CPU:inst|lpm_divide:Div1                                                                                                       ; work         ;
;          |lpm_divide_vfm:auto_generated|  ; 265 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 10 (0)           ; |accumulator_computer|CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_8nh:divider| ; 265 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 10 (0)           ; |accumulator_computer|CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider                                             ; work         ;
;                |alt_u_div_i5f:divider|    ; 265 (264)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (255)    ; 0 (0)             ; 10 (9)           ; |accumulator_computer|CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider                       ; work         ;
;                   |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |accumulator_computer|CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_mkc:add_sub_1 ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_mult:Mult0                                                                                                        ; work         ;
;          |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated                                                                               ; work         ;
;       |lpm_mult:Mult1|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_mult:Mult1                                                                                                        ; work         ;
;          |mult_av01:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated                                                                               ; work         ;
;    |RAM:inst1|                            ; 41 (41)     ; 40 (40)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 20 (20)          ; |accumulator_computer|RAM:inst1                                                                                                                      ; work         ;
;       |altsyncram:Memory_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|RAM:inst1|altsyncram:Memory_rtl_0                                                                                              ; work         ;
;          |altsyncram_p5o1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |accumulator_computer|RAM:inst1|altsyncram:Memory_rtl_0|altsyncram_p5o1:auto_generated                                                               ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------+
; Delay Chain Summary                                                            ;
+-------+----------+---------------+---------------+-----------------------+-----+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------+----------+---------------+---------------+-----------------------+-----+
; fZ    ; Output   ; --            ; --            ; --                    ; --  ;
; fO    ; Output   ; --            ; --            ; --                    ; --  ;
; fN    ; Output   ; --            ; --            ; --                    ; --  ;
; fC    ; Output   ; --            ; --            ; --                    ; --  ;
; clock ; Input    ; 0             ; 0             ; --                    ; --  ;
+-------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+----------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CPU:inst|AC[0]~254         ; LCCOMB_X30_Y12_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|AC[15]~188        ; LCCOMB_X27_Y12_N18 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:inst|Data_Out[0]~32    ; LCCOMB_X35_Y14_N16 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|IR[11]            ; LCFF_X30_Y13_N31   ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CPU:inst|MAR[4]~15         ; LCCOMB_X30_Y13_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|MBR[1]~33         ; LCCOMB_X30_Y13_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|PC[2]~73          ; LCCOMB_X30_Y12_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|Selector16~1      ; LCCOMB_X34_Y14_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|fZ~12             ; LCCOMB_X34_Y14_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|state.00100       ; LCFF_X30_Y13_N3    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|state.01001       ; LCFF_X35_Y14_N25   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:inst|tempResult[5]~111 ; LCCOMB_X33_Y13_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:inst|wr                ; LCFF_X33_Y13_N3    ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; clock                      ; PIN_M1             ; 159     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M1   ; 159     ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; CPU:inst|IR[11]                                                                                                                       ; 42      ;
; CPU:inst|AC[15]                                                                                                                       ; 32      ;
; CPU:inst|AC[15]~182                                                                                                                   ; 30      ;
; CPU:inst|IR[13]                                                                                                                       ; 30      ;
; CPU:inst|Equal0~1                                                                                                                     ; 25      ;
; CPU:inst|MBR[0]~_Duplicate_1                                                                                                          ; 25      ;
; CPU:inst|AC[15]~183                                                                                                                   ; 24      ;
; CPU:inst|MBR[15]~_Duplicate_1                                                                                                         ; 24      ;
; CPU:inst|IR[0]~_Duplicate_1                                                                                                           ; 22      ;
; CPU:inst|IR[1]~_Duplicate_1                                                                                                           ; 22      ;
; CPU:inst|IR[10]~_Duplicate_1                                                                                                          ; 22      ;
; CPU:inst|Equal3~0                                                                                                                     ; 22      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~59                      ; 22      ;
; CPU:inst|state.01000                                                                                                                  ; 20      ;
; CPU:inst|IR[2]~_Duplicate_1                                                                                                           ; 19      ;
; CPU:inst|IR[3]~_Duplicate_1                                                                                                           ; 19      ;
; CPU:inst|IR[4]~_Duplicate_1                                                                                                           ; 19      ;
; CPU:inst|wr                                                                                                                           ; 18      ;
; CPU:inst|state.00100                                                                                                                  ; 18      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~31                      ; 18      ;
; CPU:inst|Data_Out[0]~32                                                                                                               ; 17      ;
; CPU:inst|MBR[1]~33                                                                                                                    ; 17      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30     ; 17      ;
; CPU:inst|tempResult[5]~111                                                                                                            ; 16      ;
; CPU:inst|AC[0]~254                                                                                                                    ; 16      ;
; RAM:inst1|Memory~5                                                                                                                    ; 16      ;
; CPU:inst|AC[15]~188                                                                                                                   ; 16      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[221]                         ; 16      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[187]                         ; 16      ;
; CPU:inst|IR[5]~_Duplicate_1                                                                                                           ; 16      ;
; CPU:inst|IR[6]~_Duplicate_1                                                                                                           ; 16      ;
; CPU:inst|state.01001                                                                                                                  ; 16      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28     ; 16      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~33                      ; 16      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|diff_signs                                             ; 15      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[204]                         ; 15      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26     ; 15      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]                         ; 14      ;
; CPU:inst|IR[7]~_Duplicate_1                                                                                                           ; 14      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24     ; 14      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~39                      ; 14      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~37                      ; 14      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~35                      ; 14      ;
; CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[12]~24 ; 14      ;
; CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[12]~24 ; 14      ;
; CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[12]~24 ; 14      ;
; CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[11]~22 ; 14      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[170]                         ; 13      ;
; CPU:inst|IR[12]                                                                                                                       ; 13      ;
; CPU:inst|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22     ; 13      ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------+
; Name                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                            ; Location    ;
+-----------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------+
; RAM:inst1|altsyncram:Memory_rtl_0|altsyncram_p5o1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; db/accumulator_computer.ram0_RAM_15119.hdl.mif ; M4K_X41_Y14 ;
+-----------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:inst|lpm_mult:Mult1|mult_av01:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y16_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:inst|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y13_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
+---------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,660 / 54,004 ( 3 % ) ;
; C16 interconnects          ; 2 / 2,100 ( < 1 % )    ;
; C4 interconnects           ; 859 / 36,000 ( 2 % )   ;
; Direct links               ; 254 / 54,004 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 344 / 18,752 ( 2 % )   ;
; R24 interconnects          ; 17 / 1,900 ( < 1 % )   ;
; R4 interconnects           ; 1,228 / 46,920 ( 3 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.74) ; Number of LABs  (Total = 73) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 4                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 48                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.82) ; Number of LABs  (Total = 73) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 28                           ;
; 1 Clock enable                     ; 22                           ;
; 1 Sync. load                       ; 8                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.08) ; Number of LABs  (Total = 73) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 7                            ;
; 16                                           ; 25                           ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.88) ; Number of LABs  (Total = 73) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 5                            ;
; 3                                               ; 2                            ;
; 4                                               ; 3                            ;
; 5                                               ; 2                            ;
; 6                                               ; 4                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 7                            ;
; 10                                              ; 5                            ;
; 11                                              ; 4                            ;
; 12                                              ; 7                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 5                            ;
; 16                                              ; 12                           ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 0                            ;
; 30                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.41) ; Number of LABs  (Total = 73) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 5                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 6                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 5                            ;
; 27                                           ; 3                            ;
; 28                                           ; 5                            ;
; 29                                           ; 3                            ;
; 30                                           ; 8                            ;
; 31                                           ; 7                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Thu Jun 08 15:13:56 2023
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off accumulator_computer -c accumulator_computer
Info: Selected device EP2C20F484C8 for design "accumulator_computer"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C8 is compatible
    Info: Device EP2C15AF484I8 is compatible
    Info: Device EP2C20F484I8 is compatible
    Info: Device EP2C20AF484I8 is compatible
    Info: Device EP2C35F484C8 is compatible
    Info: Device EP2C35F484I8 is compatible
    Info: Device EP2C50F484C8 is compatible
    Info: Device EP2C50F484I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 5 pins of 5 total pins
    Info: Pin fZ not assigned to an exact location on the device
    Info: Pin fO not assigned to an exact location on the device
    Info: Pin fN not assigned to an exact location on the device
    Info: Pin fC not assigned to an exact location on the device
    Info: Pin clock not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clock (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 27 registers into blocks of type Embedded multiplier block
    Extra Info: Created 27 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Slack time is -69.161 ns between source register "CPU:inst|IR[8]~_Duplicate_1" and destination register "CPU:inst|AC[0]"
    Info: + Largest register to register requirement is 0.736 ns
    Info:   Shortest clock path from clock "clock" to destination register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 455; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 73; REG Node = 'CPU:inst|AC[0]'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Longest clock path from clock "clock" to destination register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 455; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 73; REG Node = 'CPU:inst|AC[0]'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Shortest clock path from clock "clock" to source register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 455; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 21; REG Node = 'CPU:inst|IR[8]~_Duplicate_1'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Longest clock path from clock "clock" to source register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 455; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 21; REG Node = 'CPU:inst|IR[8]~_Duplicate_1'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Micro clock to output delay of source is 0.304 ns
    Info:   Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 69.897 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 21; REG Node = 'CPU:inst|IR[8]~_Duplicate_1'
        Info: 2: + IC(1.379 ns) + CELL(0.202 ns) = 1.581 ns; Loc. = Unassigned; Fanout = 11; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[119]~189'
        Info: 3: + IC(0.160 ns) + CELL(0.647 ns) = 2.388 ns; Loc. = Unassigned; Fanout = 9; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[68]~190'
        Info: 4: + IC(0.846 ns) + CELL(0.647 ns) = 3.881 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[0]~191'
        Info: 5: + IC(0.605 ns) + CELL(0.206 ns) = 4.692 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[0]~392'
        Info: 6: + IC(0.187 ns) + CELL(0.624 ns) = 5.503 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[17]~192'
        Info: 7: + IC(0.187 ns) + CELL(0.624 ns) = 6.314 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[12]~394'
        Info: 8: + IC(0.578 ns) + CELL(0.621 ns) = 7.513 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_2_result_int[1]~3'
        Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 7.599 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_2_result_int[2]~5'
        Info: 10: + IC(0.000 ns) + CELL(0.506 ns) = 8.105 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_2_result_int[3]~6'
        Info: 11: + IC(0.441 ns) + CELL(0.319 ns) = 8.865 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[34]'
        Info: 12: + IC(0.605 ns) + CELL(0.206 ns) = 9.676 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[24]~397'
        Info: 13: + IC(1.263 ns) + CELL(0.621 ns) = 11.560 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[1]~3'
        Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 11.646 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[2]~5'
        Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 11.732 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[3]~7'
        Info: 16: + IC(0.000 ns) + CELL(0.506 ns) = 12.238 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[4]~8'
        Info: 17: + IC(0.872 ns) + CELL(0.624 ns) = 13.734 ns; Loc. = Unassigned; Fanout = 5; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[51]'
        Info: 18: + IC(0.912 ns) + CELL(0.206 ns) = 14.852 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[36]~401'
        Info: 19: + IC(0.578 ns) + CELL(0.621 ns) = 16.051 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[1]~3'
        Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 16.137 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[2]~5'
        Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 16.223 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[3]~7'
        Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 16.309 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[4]~9'
        Info: 23: + IC(0.000 ns) + CELL(0.506 ns) = 16.815 ns; Loc. = Unassigned; Fanout = 6; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[5]~10'
        Info: 24: + IC(0.605 ns) + CELL(0.206 ns) = 17.626 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[48]~402'
        Info: 25: + IC(0.885 ns) + CELL(0.621 ns) = 19.132 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[1]~3'
        Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 19.218 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[2]~5'
        Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 19.304 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[3]~7'
        Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 19.390 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[4]~9'
        Info: 29: + IC(0.000 ns) + CELL(0.086 ns) = 19.476 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[5]~11'
        Info: 30: + IC(0.000 ns) + CELL(0.506 ns) = 19.982 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[6]~12'
        Info: 31: + IC(0.748 ns) + CELL(0.319 ns) = 21.049 ns; Loc. = Unassigned; Fanout = 7; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[85]'
        Info: 32: + IC(0.912 ns) + CELL(0.206 ns) = 22.167 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[62]~412'
        Info: 33: + IC(1.264 ns) + CELL(0.621 ns) = 24.052 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[3]~7'
        Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 24.138 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[4]~9'
        Info: 35: + IC(0.000 ns) + CELL(0.086 ns) = 24.224 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[5]~11'
        Info: 36: + IC(0.000 ns) + CELL(0.086 ns) = 24.310 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[6]~13'
        Info: 37: + IC(0.000 ns) + CELL(0.506 ns) = 24.816 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[7]~14'
        Info: 38: + IC(0.872 ns) + CELL(0.624 ns) = 26.312 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[102]'
        Info: 39: + IC(1.290 ns) + CELL(0.206 ns) = 27.808 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[72]~415'
        Info: 40: + IC(0.885 ns) + CELL(0.621 ns) = 29.314 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[1]~3'
        Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 29.400 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[2]~5'
        Info: 42: + IC(0.000 ns) + CELL(0.086 ns) = 29.486 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[3]~7'
        Info: 43: + IC(0.000 ns) + CELL(0.086 ns) = 29.572 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[4]~9'
        Info: 44: + IC(0.000 ns) + CELL(0.086 ns) = 29.658 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[5]~11'
        Info: 45: + IC(0.000 ns) + CELL(0.086 ns) = 29.744 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[6]~13'
        Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 29.830 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[7]~15'
        Info: 47: + IC(0.000 ns) + CELL(0.506 ns) = 30.336 ns; Loc. = Unassigned; Fanout = 9; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[8]~16'
        Info: 48: + IC(1.291 ns) + CELL(0.206 ns) = 31.833 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[84]~423'
        Info: 49: + IC(1.283 ns) + CELL(0.621 ns) = 33.737 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[1]~3'
        Info: 50: + IC(0.000 ns) + CELL(0.086 ns) = 33.823 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[2]~5'
        Info: 51: + IC(0.000 ns) + CELL(0.086 ns) = 33.909 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[3]~7'
        Info: 52: + IC(0.000 ns) + CELL(0.086 ns) = 33.995 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[4]~9'
        Info: 53: + IC(0.000 ns) + CELL(0.086 ns) = 34.081 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[5]~11'
        Info: 54: + IC(0.000 ns) + CELL(0.086 ns) = 34.167 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[6]~13'
        Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 34.253 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[7]~15'
        Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 34.339 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[8]~17'
        Info: 57: + IC(0.000 ns) + CELL(0.506 ns) = 34.845 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[9]~18'
        Info: 58: + IC(0.441 ns) + CELL(0.319 ns) = 35.605 ns; Loc. = Unassigned; Fanout = 10; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[136]'
        Info: 59: + IC(1.329 ns) + CELL(0.206 ns) = 37.140 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[96]~432'
        Info: 60: + IC(0.885 ns) + CELL(0.621 ns) = 38.646 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[1]~3'
        Info: 61: + IC(0.000 ns) + CELL(0.086 ns) = 38.732 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[2]~5'
        Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 38.818 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[3]~7'
        Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 38.904 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[4]~9'
        Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 38.990 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[5]~11'
        Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 39.076 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[6]~13'
        Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 39.162 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[7]~15'
        Info: 67: + IC(0.000 ns) + CELL(0.086 ns) = 39.248 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[8]~17'
        Info: 68: + IC(0.000 ns) + CELL(0.086 ns) = 39.334 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[9]~19'
        Info: 69: + IC(0.000 ns) + CELL(0.506 ns) = 39.840 ns; Loc. = Unassigned; Fanout = 11; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[10]~20'
        Info: 70: + IC(1.319 ns) + CELL(0.206 ns) = 41.365 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[108]~442'
        Info: 71: + IC(1.292 ns) + CELL(0.621 ns) = 43.278 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[1]~3'
        Info: 72: + IC(0.000 ns) + CELL(0.086 ns) = 43.364 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[2]~5'
        Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 43.450 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[3]~7'
        Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 43.536 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[4]~9'
        Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 43.622 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[5]~11'
        Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 43.708 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[6]~13'
        Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 43.794 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[7]~15'
        Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 43.880 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[8]~17'
        Info: 79: + IC(0.000 ns) + CELL(0.086 ns) = 43.966 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[9]~19'
        Info: 80: + IC(0.000 ns) + CELL(0.086 ns) = 44.052 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[10]~21'
        Info: 81: + IC(0.000 ns) + CELL(0.506 ns) = 44.558 ns; Loc. = Unassigned; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[11]~22'
        Info: 82: + IC(1.290 ns) + CELL(0.206 ns) = 46.054 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[123]~450'
        Info: 83: + IC(1.684 ns) + CELL(0.621 ns) = 48.359 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[4]~9'
        Info: 84: + IC(0.000 ns) + CELL(0.086 ns) = 48.445 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[5]~11'
        Info: 85: + IC(0.000 ns) + CELL(0.086 ns) = 48.531 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[6]~13'
        Info: 86: + IC(0.000 ns) + CELL(0.086 ns) = 48.617 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[7]~15'
        Info: 87: + IC(0.000 ns) + CELL(0.086 ns) = 48.703 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[8]~17'
        Info: 88: + IC(0.000 ns) + CELL(0.086 ns) = 48.789 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[9]~19'
        Info: 89: + IC(0.000 ns) + CELL(0.086 ns) = 48.875 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[10]~21'
        Info: 90: + IC(0.000 ns) + CELL(0.086 ns) = 48.961 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[11]~23'
        Info: 91: + IC(0.000 ns) + CELL(0.506 ns) = 49.467 ns; Loc. = Unassigned; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[12]~24'
        Info: 92: + IC(1.702 ns) + CELL(0.206 ns) = 51.375 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[136]~460'
        Info: 93: + IC(1.301 ns) + CELL(0.621 ns) = 53.297 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[5]~11'
        Info: 94: + IC(0.000 ns) + CELL(0.086 ns) = 53.383 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[6]~13'
        Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 53.469 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[7]~15'
        Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 53.555 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[8]~17'
        Info: 97: + IC(0.000 ns) + CELL(0.086 ns) = 53.641 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[9]~19'
        Info: 98: + IC(0.000 ns) + CELL(0.086 ns) = 53.727 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[10]~21'
        Info: 99: + IC(0.000 ns) + CELL(0.086 ns) = 53.813 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[11]~23'
        Info: 100: + IC(0.000 ns) + CELL(0.506 ns) = 54.319 ns; Loc. = Unassigned; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[12]~24'
        Info: 101: + IC(1.319 ns) + CELL(0.206 ns) = 55.844 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[149]~470'
        Info: 102: + IC(1.301 ns) + CELL(0.621 ns) = 57.766 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[6]~13'
        Info: 103: + IC(0.000 ns) + CELL(0.086 ns) = 57.852 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[7]~15'
        Info: 104: + IC(0.000 ns) + CELL(0.086 ns) = 57.938 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[8]~17'
        Info: 105: + IC(0.000 ns) + CELL(0.086 ns) = 58.024 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[9]~19'
        Info: 106: + IC(0.000 ns) + CELL(0.086 ns) = 58.110 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[10]~21'
        Info: 107: + IC(0.000 ns) + CELL(0.086 ns) = 58.196 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[11]~23'
        Info: 108: + IC(0.000 ns) + CELL(0.506 ns) = 58.702 ns; Loc. = Unassigned; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[12]~24'
        Info: 109: + IC(0.922 ns) + CELL(0.206 ns) = 59.830 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[159]~483'
        Info: 110: + IC(1.301 ns) + CELL(0.621 ns) = 61.752 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[4]~9'
        Info: 111: + IC(0.000 ns) + CELL(0.086 ns) = 61.838 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[5]~11'
        Info: 112: + IC(0.000 ns) + CELL(0.086 ns) = 61.924 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[6]~13'
        Info: 113: + IC(0.000 ns) + CELL(0.086 ns) = 62.010 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[7]~15'
        Info: 114: + IC(0.000 ns) + CELL(0.086 ns) = 62.096 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[8]~17'
        Info: 115: + IC(0.000 ns) + CELL(0.086 ns) = 62.182 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[9]~19'
        Info: 116: + IC(0.000 ns) + CELL(0.086 ns) = 62.268 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[10]~21'
        Info: 117: + IC(0.000 ns) + CELL(0.086 ns) = 62.354 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[11]~23'
        Info: 118: + IC(0.000 ns) + CELL(0.506 ns) = 62.860 ns; Loc. = Unassigned; Fanout = 13; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[12]~24'
        Info: 119: + IC(1.328 ns) + CELL(0.206 ns) = 64.394 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[173]~491'
        Info: 120: + IC(1.301 ns) + CELL(0.621 ns) = 66.316 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[6]~13'
        Info: 121: + IC(0.000 ns) + CELL(0.086 ns) = 66.402 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[7]~15'
        Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 66.488 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[8]~17'
        Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 66.574 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[9]~19'
        Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 66.660 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[10]~21'
        Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 66.746 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[11]~23'
        Info: 126: + IC(0.000 ns) + CELL(0.506 ns) = 67.252 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[12]~24'
        Info: 127: + IC(1.923 ns) + CELL(0.614 ns) = 69.789 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU:inst|AC[0]~160'
        Info: 128: + IC(0.000 ns) + CELL(0.108 ns) = 69.897 ns; Loc. = Unassigned; Fanout = 73; REG Node = 'CPU:inst|AC[0]'
        Info: Total cell delay = 30.611 ns ( 43.79 % )
        Info: Total interconnect delay = 39.286 ns ( 56.21 % )
Info: Estimated most critical path is register to register delay of 69.897 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X36_Y15; Fanout = 21; REG Node = 'CPU:inst|IR[8]~_Duplicate_1'
    Info: 2: + IC(1.379 ns) + CELL(0.202 ns) = 1.581 ns; Loc. = LAB_X32_Y15; Fanout = 11; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[119]~189'
    Info: 3: + IC(0.160 ns) + CELL(0.647 ns) = 2.388 ns; Loc. = LAB_X32_Y15; Fanout = 9; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[68]~190'
    Info: 4: + IC(0.846 ns) + CELL(0.647 ns) = 3.881 ns; Loc. = LAB_X29_Y15; Fanout = 4; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[0]~191'
    Info: 5: + IC(0.605 ns) + CELL(0.206 ns) = 4.692 ns; Loc. = LAB_X29_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[0]~392'
    Info: 6: + IC(0.187 ns) + CELL(0.624 ns) = 5.503 ns; Loc. = LAB_X29_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[17]~192'
    Info: 7: + IC(0.187 ns) + CELL(0.624 ns) = 6.314 ns; Loc. = LAB_X29_Y15; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[12]~394'
    Info: 8: + IC(0.578 ns) + CELL(0.621 ns) = 7.513 ns; Loc. = LAB_X29_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_2_result_int[1]~3'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 7.599 ns; Loc. = LAB_X29_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_2_result_int[2]~5'
    Info: 10: + IC(0.000 ns) + CELL(0.506 ns) = 8.105 ns; Loc. = LAB_X29_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_2_result_int[3]~6'
    Info: 11: + IC(0.441 ns) + CELL(0.319 ns) = 8.865 ns; Loc. = LAB_X29_Y15; Fanout = 4; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[34]'
    Info: 12: + IC(0.605 ns) + CELL(0.206 ns) = 9.676 ns; Loc. = LAB_X29_Y15; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[24]~397'
    Info: 13: + IC(1.263 ns) + CELL(0.621 ns) = 11.560 ns; Loc. = LAB_X31_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[1]~3'
    Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 11.646 ns; Loc. = LAB_X31_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[2]~5'
    Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 11.732 ns; Loc. = LAB_X31_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[3]~7'
    Info: 16: + IC(0.000 ns) + CELL(0.506 ns) = 12.238 ns; Loc. = LAB_X31_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_3_result_int[4]~8'
    Info: 17: + IC(0.872 ns) + CELL(0.624 ns) = 13.734 ns; Loc. = LAB_X29_Y15; Fanout = 5; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[51]'
    Info: 18: + IC(0.912 ns) + CELL(0.206 ns) = 14.852 ns; Loc. = LAB_X30_Y15; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[36]~401'
    Info: 19: + IC(0.578 ns) + CELL(0.621 ns) = 16.051 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[1]~3'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 16.137 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[2]~5'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 16.223 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[3]~7'
    Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 16.309 ns; Loc. = LAB_X30_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[4]~9'
    Info: 23: + IC(0.000 ns) + CELL(0.506 ns) = 16.815 ns; Loc. = LAB_X30_Y15; Fanout = 6; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[5]~10'
    Info: 24: + IC(0.605 ns) + CELL(0.206 ns) = 17.626 ns; Loc. = LAB_X30_Y15; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[48]~402'
    Info: 25: + IC(0.885 ns) + CELL(0.621 ns) = 19.132 ns; Loc. = LAB_X31_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[1]~3'
    Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 19.218 ns; Loc. = LAB_X31_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[2]~5'
    Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 19.304 ns; Loc. = LAB_X31_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[3]~7'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 19.390 ns; Loc. = LAB_X31_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[4]~9'
    Info: 29: + IC(0.000 ns) + CELL(0.086 ns) = 19.476 ns; Loc. = LAB_X31_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[5]~11'
    Info: 30: + IC(0.000 ns) + CELL(0.506 ns) = 19.982 ns; Loc. = LAB_X31_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[6]~12'
    Info: 31: + IC(0.748 ns) + CELL(0.319 ns) = 21.049 ns; Loc. = LAB_X32_Y15; Fanout = 7; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[85]'
    Info: 32: + IC(0.912 ns) + CELL(0.206 ns) = 22.167 ns; Loc. = LAB_X31_Y15; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[62]~412'
    Info: 33: + IC(1.264 ns) + CELL(0.621 ns) = 24.052 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[3]~7'
    Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 24.138 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[4]~9'
    Info: 35: + IC(0.000 ns) + CELL(0.086 ns) = 24.224 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[5]~11'
    Info: 36: + IC(0.000 ns) + CELL(0.086 ns) = 24.310 ns; Loc. = LAB_X34_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[6]~13'
    Info: 37: + IC(0.000 ns) + CELL(0.506 ns) = 24.816 ns; Loc. = LAB_X34_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[7]~14'
    Info: 38: + IC(0.872 ns) + CELL(0.624 ns) = 26.312 ns; Loc. = LAB_X32_Y15; Fanout = 8; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[102]'
    Info: 39: + IC(1.290 ns) + CELL(0.206 ns) = 27.808 ns; Loc. = LAB_X34_Y15; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[72]~415'
    Info: 40: + IC(0.885 ns) + CELL(0.621 ns) = 29.314 ns; Loc. = LAB_X35_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[1]~3'
    Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 29.400 ns; Loc. = LAB_X35_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[2]~5'
    Info: 42: + IC(0.000 ns) + CELL(0.086 ns) = 29.486 ns; Loc. = LAB_X35_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[3]~7'
    Info: 43: + IC(0.000 ns) + CELL(0.086 ns) = 29.572 ns; Loc. = LAB_X35_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[4]~9'
    Info: 44: + IC(0.000 ns) + CELL(0.086 ns) = 29.658 ns; Loc. = LAB_X35_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[5]~11'
    Info: 45: + IC(0.000 ns) + CELL(0.086 ns) = 29.744 ns; Loc. = LAB_X35_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[6]~13'
    Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 29.830 ns; Loc. = LAB_X35_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[7]~15'
    Info: 47: + IC(0.000 ns) + CELL(0.506 ns) = 30.336 ns; Loc. = LAB_X35_Y15; Fanout = 9; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[8]~16'
    Info: 48: + IC(1.291 ns) + CELL(0.206 ns) = 31.833 ns; Loc. = LAB_X32_Y15; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[84]~423'
    Info: 49: + IC(1.283 ns) + CELL(0.621 ns) = 33.737 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[1]~3'
    Info: 50: + IC(0.000 ns) + CELL(0.086 ns) = 33.823 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[2]~5'
    Info: 51: + IC(0.000 ns) + CELL(0.086 ns) = 33.909 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[3]~7'
    Info: 52: + IC(0.000 ns) + CELL(0.086 ns) = 33.995 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[4]~9'
    Info: 53: + IC(0.000 ns) + CELL(0.086 ns) = 34.081 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[5]~11'
    Info: 54: + IC(0.000 ns) + CELL(0.086 ns) = 34.167 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[6]~13'
    Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 34.253 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[7]~15'
    Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 34.339 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[8]~17'
    Info: 57: + IC(0.000 ns) + CELL(0.506 ns) = 34.845 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[9]~18'
    Info: 58: + IC(0.441 ns) + CELL(0.319 ns) = 35.605 ns; Loc. = LAB_X36_Y15; Fanout = 10; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|selnose[136]'
    Info: 59: + IC(1.329 ns) + CELL(0.206 ns) = 37.140 ns; Loc. = LAB_X36_Y17; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[96]~432'
    Info: 60: + IC(0.885 ns) + CELL(0.621 ns) = 38.646 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[1]~3'
    Info: 61: + IC(0.000 ns) + CELL(0.086 ns) = 38.732 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[2]~5'
    Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 38.818 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[3]~7'
    Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 38.904 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[4]~9'
    Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 38.990 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[5]~11'
    Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 39.076 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[6]~13'
    Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 39.162 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[7]~15'
    Info: 67: + IC(0.000 ns) + CELL(0.086 ns) = 39.248 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[8]~17'
    Info: 68: + IC(0.000 ns) + CELL(0.086 ns) = 39.334 ns; Loc. = LAB_X37_Y17; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[9]~19'
    Info: 69: + IC(0.000 ns) + CELL(0.506 ns) = 39.840 ns; Loc. = LAB_X37_Y17; Fanout = 11; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[10]~20'
    Info: 70: + IC(1.319 ns) + CELL(0.206 ns) = 41.365 ns; Loc. = LAB_X36_Y16; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[108]~442'
    Info: 71: + IC(1.292 ns) + CELL(0.621 ns) = 43.278 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[1]~3'
    Info: 72: + IC(0.000 ns) + CELL(0.086 ns) = 43.364 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[2]~5'
    Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 43.450 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[3]~7'
    Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 43.536 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[4]~9'
    Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 43.622 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[5]~11'
    Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 43.708 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[6]~13'
    Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 43.794 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[7]~15'
    Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 43.880 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[8]~17'
    Info: 79: + IC(0.000 ns) + CELL(0.086 ns) = 43.966 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[9]~19'
    Info: 80: + IC(0.000 ns) + CELL(0.086 ns) = 44.052 ns; Loc. = LAB_X36_Y17; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[10]~21'
    Info: 81: + IC(0.000 ns) + CELL(0.506 ns) = 44.558 ns; Loc. = LAB_X36_Y17; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[11]~22'
    Info: 82: + IC(1.290 ns) + CELL(0.206 ns) = 46.054 ns; Loc. = LAB_X38_Y17; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[123]~450'
    Info: 83: + IC(1.684 ns) + CELL(0.621 ns) = 48.359 ns; Loc. = LAB_X35_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[4]~9'
    Info: 84: + IC(0.000 ns) + CELL(0.086 ns) = 48.445 ns; Loc. = LAB_X35_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[5]~11'
    Info: 85: + IC(0.000 ns) + CELL(0.086 ns) = 48.531 ns; Loc. = LAB_X35_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[6]~13'
    Info: 86: + IC(0.000 ns) + CELL(0.086 ns) = 48.617 ns; Loc. = LAB_X35_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[7]~15'
    Info: 87: + IC(0.000 ns) + CELL(0.086 ns) = 48.703 ns; Loc. = LAB_X35_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[8]~17'
    Info: 88: + IC(0.000 ns) + CELL(0.086 ns) = 48.789 ns; Loc. = LAB_X35_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[9]~19'
    Info: 89: + IC(0.000 ns) + CELL(0.086 ns) = 48.875 ns; Loc. = LAB_X35_Y16; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[10]~21'
    Info: 90: + IC(0.000 ns) + CELL(0.086 ns) = 48.961 ns; Loc. = LAB_X35_Y16; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[11]~23'
    Info: 91: + IC(0.000 ns) + CELL(0.506 ns) = 49.467 ns; Loc. = LAB_X35_Y16; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[12]~24'
    Info: 92: + IC(1.702 ns) + CELL(0.206 ns) = 51.375 ns; Loc. = LAB_X38_Y17; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[136]~460'
    Info: 93: + IC(1.301 ns) + CELL(0.621 ns) = 53.297 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[5]~11'
    Info: 94: + IC(0.000 ns) + CELL(0.086 ns) = 53.383 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[6]~13'
    Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 53.469 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[7]~15'
    Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 53.555 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[8]~17'
    Info: 97: + IC(0.000 ns) + CELL(0.086 ns) = 53.641 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[9]~19'
    Info: 98: + IC(0.000 ns) + CELL(0.086 ns) = 53.727 ns; Loc. = LAB_X37_Y16; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[10]~21'
    Info: 99: + IC(0.000 ns) + CELL(0.086 ns) = 53.813 ns; Loc. = LAB_X37_Y16; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[11]~23'
    Info: 100: + IC(0.000 ns) + CELL(0.506 ns) = 54.319 ns; Loc. = LAB_X37_Y16; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[12]~24'
    Info: 101: + IC(1.319 ns) + CELL(0.206 ns) = 55.844 ns; Loc. = LAB_X38_Y17; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[149]~470'
    Info: 102: + IC(1.301 ns) + CELL(0.621 ns) = 57.766 ns; Loc. = LAB_X39_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[6]~13'
    Info: 103: + IC(0.000 ns) + CELL(0.086 ns) = 57.852 ns; Loc. = LAB_X39_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[7]~15'
    Info: 104: + IC(0.000 ns) + CELL(0.086 ns) = 57.938 ns; Loc. = LAB_X39_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[8]~17'
    Info: 105: + IC(0.000 ns) + CELL(0.086 ns) = 58.024 ns; Loc. = LAB_X39_Y16; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[9]~19'
    Info: 106: + IC(0.000 ns) + CELL(0.086 ns) = 58.110 ns; Loc. = LAB_X39_Y16; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[10]~21'
    Info: 107: + IC(0.000 ns) + CELL(0.086 ns) = 58.196 ns; Loc. = LAB_X39_Y16; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[11]~23'
    Info: 108: + IC(0.000 ns) + CELL(0.506 ns) = 58.702 ns; Loc. = LAB_X39_Y16; Fanout = 14; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[12]~24'
    Info: 109: + IC(0.922 ns) + CELL(0.206 ns) = 59.830 ns; Loc. = LAB_X38_Y16; Fanout = 3; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[159]~483'
    Info: 110: + IC(1.301 ns) + CELL(0.621 ns) = 61.752 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[4]~9'
    Info: 111: + IC(0.000 ns) + CELL(0.086 ns) = 61.838 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[5]~11'
    Info: 112: + IC(0.000 ns) + CELL(0.086 ns) = 61.924 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[6]~13'
    Info: 113: + IC(0.000 ns) + CELL(0.086 ns) = 62.010 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[7]~15'
    Info: 114: + IC(0.000 ns) + CELL(0.086 ns) = 62.096 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[8]~17'
    Info: 115: + IC(0.000 ns) + CELL(0.086 ns) = 62.182 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[9]~19'
    Info: 116: + IC(0.000 ns) + CELL(0.086 ns) = 62.268 ns; Loc. = LAB_X39_Y17; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[10]~21'
    Info: 117: + IC(0.000 ns) + CELL(0.086 ns) = 62.354 ns; Loc. = LAB_X39_Y17; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[11]~23'
    Info: 118: + IC(0.000 ns) + CELL(0.506 ns) = 62.860 ns; Loc. = LAB_X39_Y17; Fanout = 13; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_14_result_int[12]~24'
    Info: 119: + IC(1.328 ns) + CELL(0.206 ns) = 64.394 ns; Loc. = LAB_X38_Y16; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|StageOut[173]~491'
    Info: 120: + IC(1.301 ns) + CELL(0.621 ns) = 66.316 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[6]~13'
    Info: 121: + IC(0.000 ns) + CELL(0.086 ns) = 66.402 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[7]~15'
    Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 66.488 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[8]~17'
    Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 66.574 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[9]~19'
    Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 66.660 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[10]~21'
    Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 66.746 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[11]~23'
    Info: 126: + IC(0.000 ns) + CELL(0.506 ns) = 67.252 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'CPU:inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_i5f:divider|add_sub_15_result_int[12]~24'
    Info: 127: + IC(1.923 ns) + CELL(0.614 ns) = 69.789 ns; Loc. = LAB_X27_Y13; Fanout = 1; COMB Node = 'CPU:inst|AC[0]~160'
    Info: 128: + IC(0.000 ns) + CELL(0.108 ns) = 69.897 ns; Loc. = LAB_X27_Y13; Fanout = 73; REG Node = 'CPU:inst|AC[0]'
    Info: Total cell delay = 30.611 ns ( 43.79 % )
    Info: Total interconnect delay = 39.286 ns ( 56.21 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 6% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 4 output pins without output pin load capacitance assignment
    Info: Pin "fZ" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 266 megabytes
    Info: Processing ended: Thu Jun 08 15:13:59 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


