## Task 1

### 高速缓冲存储器主要由三大部分组成：

1. Cache存储体（高速存储器）：存放由主存调入的指令与数据块。
2. 地址转换部件（联想存储器）：建立目录表以实现主存地址到缓存地址的转换。
3. 替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。

### 高速缓冲储存器的工作原理为：

高速存储器被划分为行和列的存储单元组，与主储存器的列数相同，组的大小也相同，但行数更少。 
联想存储器用于地址联想，有与高速存储器相同行数和列数的存储单元。
当主存储器某一列某一行存储单元组调入高速存储器同一列某一空着的存储单元组时，与联想存储器对应位置的存储单元就记录调入的存储单元组在主存储器中的行号。
当中央处理器存取主存储器时，硬件首先自动对存取地址的列号字段进行译码，以便将联想存储器该列的全部行号与存取主存储器地址的行号字段进行比较：
若有相同的，表明要存取的主存储器单元已在高速存储器中，称为命中，硬件就将存取主存储器的地址映射为高速存储器的地址并执行存取操作；
若都不相同，表明该单元不在高速存储器中，称为脱靶，
硬件将执行存取主存储器操作并自动将该单元所在的那一主存储器单元组调入高速存储器相同列中空着的存储单元组中，
同时将该组在主存储器中的行号存入联想存储器对应位置的单元内。
替换逻辑电路在出现脱靶而高速存储器对应列中没有空的位置时会发挥作用，淘汰该列中的某一组以腾出位置存放新调入的组，这称为替换。
从理论上讲，在一个有2级Cache的CPU中，读取L1 Cache的命中率为80%，剩下的20%从L2 Cache中读取，读取命中率也接近于80%，最后剩余的4%再从内存调用
