# üöÄ Simulador do Algoritmo de Tomasulo com Comprometimento (Commitment)

Este projeto implementa um **simulador completo do algoritmo de Tomasulo** com suporte √† **Execu√ß√£o Fora de Ordem (Out-of-Order Execution)** e **Comprometimento em Ordem (In-Order Commitment)**.  
A simula√ß√£o reproduz o comportamento de um **pipeline superescalar**, evidenciando como depend√™ncias de dados, perigos estruturais e de mem√≥ria s√£o tratados dinamicamente.

---

## ‚öôÔ∏è Arquitetura Simulada e Configura√ß√µes

| Componente | Esta√ß√µes de Reserva (Slots) | Lat√™ncia (Ciclos) | Observa√ß√µes |
| :--- | :---: | :---: | :--- |
| **ADD/SUB** | 3 | 2 | Unidade de adi√ß√£o e subtra√ß√£o |
| **MUL/DIV** | 2 | 10 (MUL) / 40 (DIV) | Unidade de multiplica√ß√£o e divis√£o |
| **L/S Buffers** | 2 | 3 | Buffers para LOAD e STORE |
| **Commit Queue (ROB impl√≠cito)** | Fila de Instru√ß√µes | ‚Äî | Mant√©m a ordem de t√©rmino (*commit in-order*) |

---

## üíæ Estado Inicial do Sistema

### üßÆ Registradores (F0‚ÄìF8)
Inicializados sequencialmente do F1 ao F7:
```
F0 = 100.0
F1 = 11.0
F2 = 12.0
F3 = 13.0
F4 = 14.0
F5 = 15.0
F6 = 16.0
F7 = 17.0
F8 = 2.0
```

### üß† Mem√≥ria Simulada
A mem√≥ria foi inicializada com os seguintes valores:
```
[132]  = 10.0     // endere√ßo base 100 + offset 32
[136]  = 20.0     // endere√ßo base 100 + offset 36
[1000] = 50.0
[1004] = 60.0
[1008] = 70.0
```

Esses valores s√£o utilizados por instru√ß√µes LOAD e STORE durante a simula√ß√£o.

---

## üöÄ Compila√ß√£o e Execu√ß√£o

### üß© Compilar:
```bash
g++ -o simulador main.cpp simulator.cpp -std=c++14
```

### ‚ñ∂Ô∏è Executar:
```bash
./simulador instructions.txt
```

O arquivo `instructions.txt` deve conter uma lista de instru√ß√µes em formato texto, por exemplo:

```
LOAD F6, 32(F1)
LOAD F2, 36(F1)
ADD F0, F6, F2
MUL F4, F0, F8
SUB F8, F0, F4
STORE F8, 1000(F0)
LOAD F6, 1000(F0)
DIV F4, F0, F2
```

---

## üîÅ Ciclo de Execu√ß√£o do Pipeline

A execu√ß√£o do simulador segue rigorosamente a sequ√™ncia:

> **COMMIT ‚Üí WRITEBACK ‚Üí EXECUTE ‚Üí ISSUE**

---

### 1Ô∏è‚É£ Commit (Comprometimento)
- Garante a **termina√ß√£o em ordem** (In-Order).
- Apenas instru√ß√µes no estado `WRITE_RESULT` s√£o promovidas para `COMMITTED`.
- **STORE** modifica efetivamente a mem√≥ria somente neste ponto, garantindo consist√™ncia arquitetural.
- Implementa a fun√ß√£o de um **ROB impl√≠cito**.

---

### 2Ô∏è‚É£ Writeback (CDB)
- Escolhe **uma** esta√ß√£o de reserva ou buffer de mem√≥ria pronto e transmite o resultado pelo **Barramento Comum de Dados (CDB)**.
- Propaga o valor para todas as esta√ß√µes que dependem dele (`Qj`, `Qk`).
- Libera a esta√ß√£o de reserva ap√≥s o broadcast.
- Atualiza o estado da instru√ß√£o para `WRITE_RESULT`.

---

### 3Ô∏è‚É£ Execute
- Inicia ou continua a execu√ß√£o se os operandos (`Qj`, `Qk`) estiverem resolvidos.
- **LOAD/STORE:**
  - Calcula o endere√ßo quando o registrador base est√° pronto.
  - Detecta e respeita **perigos de mem√≥ria** (RAW, WAR).
  - LOAD aguarda STOREs pendentes para o mesmo endere√ßo.

---

### 4Ô∏è‚É£ Issue
- Emite a pr√≥xima instru√ß√£o para uma **RS** (ADD/SUB/MUL/DIV) ou **L/S buffer** dispon√≠vel.
- Faz a **renomea√ß√£o de registradores** (`Qi`) para tratar depend√™ncias de dados.
- Marca o in√≠cio da instru√ß√£o (`issue_cycle`).

---

## üìä Status da Simula√ß√£o Final (Ciclo 50)

```
--- Simula√ß√£o Conclu√≠da em 50 Ciclos ---
```

### üß© Tabela Completa das Instru√ß√µes

| ID | OP | Estado Final | Issue | ExecS | ExecE | Write | Commit | Observa√ß√£o |
| :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-- |
| 0 | LOAD | **COMMITTED** | 1 | 2 | 4 | 5 | 6 | Carregou F6 ‚Üê [132] = 10.0 |
| 1 | LOAD | **COMMITTED** | 2 | 3 | 5 | 6 | 7 | Carregou F2 ‚Üê [136] = 20.0 |
| 2 | ADD | **COMMITTED** | 3 | 7 | 8 | 9 | 10 | F0 ‚Üê F6 + F2 = 30.0 |
| 3 | MUL | **COMMITTED** | 4 | 9 | 18 | 19 | 20 | F4 ‚Üê F0 * F8 = 30 * 18 = 540.0 |
| 4 | SUB | **COMMITTED** | 5 | 19 | 20 | 21 | 22 | F8 ‚Üê F0 - F4 = 30 - 540 = -510.0 |
| 5 | STORE | **COMMITTED** | 6 | 9 | 23 | 24 | 25 | Mem[1000 + F0(30)] = Mem[1030] ‚Üê -30.0 |
| 6 | LOAD | **COMMITTED** | 7 | 9 | 25 | 26 | 27 | F6 ‚Üê [1030] = -30.0 |
| 7 | DIV | **COMMITTED** | 8 | 9 | 48 | 49 | 50 | F4 ‚Üê F0 / F2 = 1.5 |

---

## üßæ Resultado Final da Simula√ß√£o

### üìà Valores dos Registradores
```
F0 = 30.0000
F1 = 100.0000
F2 = 20.0000
F3 = 13.0000
F4 = 1.5000
F5 = 15.0000
F6 = -30.0000
F7 = 17.0000
F8 = -30.0000
```

---

### üíæ Conte√∫do Final da Mem√≥ria
```
[132]  = 10.0000
[136]  = 20.0000
[1000] = 50.0000
[1004] = 60.0000
[1008] = 70.0000
[1030] = -30.0000
```

> üí° O endere√ßo **[1030]** √© calculado pela instru√ß√£o  
> `STORE F8, 1000(F0)` ‚Üí 1000 + F0(30) = **1030**  
> e o valor armazenado foi `F8 = -30.0`.

### üß© Exemplo de Execu√ß√£o (Resumo Final)

```
--- CICLO 50 ---
[COMMIT] WRITE F4 = 1.5000 (ID7)
--- Simula√ß√£o Conclu√≠da em 50 Ciclos ---
```

---

### ‚úÖ Resultado Final
| Registrador | Valor Final |
| :----------- | -----------: |
| F0 | 30.0000 |
| F1 | 100.0000 |
| F2 | 20.0000 |
| F4 | 1.5000 |
| F6 | -30.0000 |
| F8 | -30.0000 |

| Endere√ßo | Valor Final |
| :-------- | ----------: |
| 132 | 10.0000 |
| 136 | 20.0000 |
| 1030 | -30.0000 |
