# lab04

Jaider Neira 
Sergio Obando
Julian Diaz

BCD2SSeg

# Introducción

Para ello recuerde  que puede hacer uso, bien sea, de las tablas de verdad o de la descripción algorítmica del BCD a  siete segmentos. Recuerde que cada Segmento es una salida  del diseño. Ejemplo, si desea  visualizar el número **1**, la salida seria  de `Sseg es 0110000`. observe la gráfica a continuación, para generar las salidas acorde al número de entrada.

![sseg](https://C:\Users\JAIDERNEIRA-ING.DES\Documents\GitHub\lab04-grupo-1\Imagenes\uno)


* Definir en  HDL el comportamiento del sistema ** :  Use Verilog para hacer la descripción funcional
**simulación de Sistema** :  Use el Testbench para este fin.

