# lab1（机组习题1

**习题**

1. **只有当程序执行时才将源程序翻译成机器语言，并且一次只能翻译一行语句，边翻译边执行的是_==解释== 程序，把汇编语言转变为机器语言的过程是_ ==汇编==。**

2. **到目前为止，计算机中所有的信息仍以二进制方式表示的理由是（==C==）**
   **A. 节约元件**
   **B. 运算速度快**
   **C. 由物理器件的性能决定**
   **D. 信息处理方便**

   **C** 二进制只有 0 和 1 两个数字，刚好和**逻辑电路中的高、低电平对应**，实现起来比较方便且简单可靠，因此由`物理器件的性能`决定。

3. **CPU不包括（==C==）**
   **A. 地址寄存器**
   **B. 指令寄存器**
   **C. 地址译码器**
   **D. 通用寄存器**

4. **下列关于CPU存取速度的比较中，正确的是（==C==）**
   **A. Cache > 内存 > 寄存器**
   **B. Cache > 寄存器 > 内存**
   **C. 寄存器 > Cache > 内存**
   **D. 寄存器 > 内存 > Cache**

5. **欲存放执行指令的寄存器是（==D==）**
   **A. MAR**
   **B. PC**
   **C. MDR**
   **D. IR**

6. **关于编译程序和解释程序，下列说法中错误的是（==D==）**
   **A. 编译程序和解释程序的作用都是将高级语言程序转变为机器语言程序。**
   **B. 编译程序编译时间比较长，运行速度较快**
   **C. 解释程序方法比较简单，运行速度也较快**
   **D. 解释程序将源程序翻译成机器语言，并且翻译**

7. **冯诺依曼计算机中指令和数据以二进制形式存放在存储器中，CPU区分它们的依据是（==C==）**
   **A. 指令操作码的译码结果**
   **B. 指令和数据的寻址方式**
   **C. 指令周期的不同阶段**
   **D. 指令和数据所在的存储单元**

8. **关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（==D==）**
   **A. CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率。**
   **B. CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数**
   **C. MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令**
   **D. CPU主频指CPU使用的时钟脉冲频率，MFLOPS是计算机系统的浮点数指令**

9. **下列关于机器字长、指令字长和存储字长的说法中，正确的是（==C==）
   ①三者在数值上总是相等的；②三者在数值上可能不等；③存储字长是存放在一个存储单元中的二进制代码位数；④数据字长就是MDR的位数；**
   **A. ①③**
   **B. ①④**
   **C. ②③**
   **D. ②④**

10. **若一台计算机的机器字长为 4 字节，则表明该机器（==C==）**
    **A. 能处理的数值最大为 4 位十进制数**
    **B. 能处理的数值最大为 4 位十进制数**
    **C. 在CPU中能够作为一个整体处理32位的二进制代码**
    **D. 在CPU中运算的最大结果是2^32**

11. **计算机中，CPU的CPI与下列（==A==）因素无关。**
    **A. 时钟频率**
    **B. 系统结构**
    **C. 指令集**
    **D. 计算机组织**

12. **从用户观点看，评价计算机系统性能的综合参数是（==B==）**
    **A. 指令系统**
    **B. 吞吐率**
    **C. 主存容量**
    **D. 主频率**

13. **下列选项中，能缩短程序执行时间的措施是（==D==）
    ①提高CPU时钟频率
    ②优化数据通路结构
    ③对程序进行编译优化**
    **A. ①②**
    **B. ①③**
    **C. ②③**
    **D. ①②③**

14. 计算机中使用总线结构便于增减外设，同时(  ==C== ) 。

    A、减少了信息传输量

    B、提高了信息传输速度

    C、减少了信息传输线的条数

    D、三者均正确

15. 总线中地址的作用是( ==D==  )。

    A、选择存储器单元

    B、选择总线设备

    C、指定存储单元地址

    D、选择总线设备，指定存储器及存储单元地址

16. 同步通信之所以比异步通信具有较高的传输频率,是因为同步通信( ==C==  )。

    A、不需要应答信号

    B、总线长度较短

    C、用一个公共时钟信号进行同步

    D、各部件存取时间比较接近

17. 系统总线是指（ ==D==  ）。

    A、运算器、控制器、寄存器之间的连接部件

    B、运算器、寄存器、主存之间的连接部件

    C、运算器、寄存器、外围设备之间的连接部件

    D、CPU、主存、外围设备之间的连接部件

18. 某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ ，求总线带宽是多少？

     70*8=560MB/s

19. 根据逻辑部件的连接方式及通讯能力，计算机中的总线系统可分为（==单总线==） 系统、（==双总线==）系统和（==三总线==）系统三种，其中（==三总线系统==）的吞吐能力最强。

20. 单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总线称为 （==内部总线==） ；中、低速IO设备之间互相连接的总线称为 （==IO总线==） ；同一台计算机系统内的高速功能部件之间相互连接的总线称为 （==系统总线==） 。

21. 存储周期是指（==C== ） 。

    A、存储器的读出时间

    B、存储器的写入时间

    C、存储器进行连续读和写操作所需的最短时间间隔

    D、存储器进行连续写操作所需的最短时间间隔

22. 某RAM存储器容量为32K*16位则 （==C== ）。

    A、地址线为16根,数据线为32根

    B、地址线为32根,数据线为16根

    C、地址线为15根,数据线为16根

    D、地址线为19根,数据线为19根

23. 某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（==A== ）。

    A、19

    B、22

    C、30

    D、36

24. 双译码方式采用(  ==两==  )个地址译码器，分别产生(  ==行选通==  )和(    ==列选通==)信号。

25. 计算机中存储器是用来存放(  ==程序和数据==  )的，随机访问存储器的访问速度与(  ==存储位置==  )无关。

26. 假定用若干 2K×4位的芯片组成一个 8K×8位的存储器，则地址 0B1F  H 所在芯片的最小地址是 (==0800H== )。

27. EPROM是指（==D== ）。

    A、随机读写存储器

    B、只读存储器

    C、可编程的只读存储器

    D、可擦可编程的只读存储器

28. 常用的虚拟存储系统由(  ==A== ) 两级存储器组成，其中辅存是大容量的磁表面存储器。

    A、主存 — 辅存

    B、Cache — 辅存

    C、主存 — Cache

    D、通用寄存器 — 主存

29. 相联存储器是按(  ==C==  ) 进行寻址的存储器。

    A、地址指定方式

    B、堆栈存取方式

    C、内容指定方式

    D、地址指定与堆栈存取方式结合

30. 存储单元是指（==B==）。

    A、存放一个二进制信息位的存储元

    B、存放一个机器字的所有存储元集合

    C、存放一个字节的所有存储元集合

    D、存放两个字节的所有存储元集合

31. 双端口RAM在（ ==B== ）情况下会发生读/写冲突。

    A、左端口和右端口的地址码不同

    B、左端口和右端口的地址码相同

    C、左端口和右端口的数据码不同

    D、左端口和右端口的数据码相同

32. 某计算机的 Cache共有16块，采用二路组相联映射方式（即每组2块）。每个主存块大小为32B，按字节编址，主存129号单元所在主存块应装入的 Cache组号是（==C== ）。

    A、0

    B、2

    C、4

    D、6

    由于 Cache共有16块，采用2路组相联，因此共分为8组，组号为0，1，2…，7.主存的某字块按模8映射到 Cache某组的任一字块中，即主存的第0，8，16；…字块可以映射到 Cache第0组的任一字块中。每个主存块大小为32B，因此129号单元位于第4块主存块中（注意是从0开始的），因此将映射到 Cache第4组的任一字块中。129/32=4.。。1

33. 在 Cache中，常用的替换策略有随机法（RAND）、先进先岀法（FIFO）、近期最少使用法（LRU），其中与局部性原理有关的是（==C== ）

    A、随机法（RAND）

    B、先进先出法（FIFO）

    C、近期最少使用法（LRU）

    D、都不是

34. 虚拟存储器的常用管理方式有段式、页式、段页式，对于它们在与主存交换信息时的单位，以下表述正确的是（  ==D==）。

    A、段式采用"页"

    B、页式采用"块"

    C、段页式采用"段"和"页"

    D、页式和段页式均仅采用"页"

    页式虚拟存储方式对程序分页，采用页进行交互；段页式则先按照逻辑分段，然后分页，以页为单位和主存交互，因此选项D正确。

35. 使用高速缓冲存储器是为了解决( ==CPU和主存速度匹配== )问题，存储管理主要由( ==硬件==  )实现。使用虚拟存储器是为了解决( ==扩大主存容量和地址分配==  )问题，存储管理主要由( ==软件==  )实现。

36. 主存与CACHE的地址映射有( ==直接映射== )、( ==组相联映射== )、( ==全相联映射== )三种方式。

37. DMA（直接内存访问）方式是在（ ==B== ）之间建立直接的数据通路。

    A、CPU与外设

    B、内存与外设

    C、外设与外设

    D、CPU与内存

38. 计算机的外围设备是指（ ==D== ）。

    A、输入/输出设备

    B、外存储器

    C、输入/输出设备及外存储器

    D、除了CPU和内存以外的其他设备

39. 磁盘上访问信息的最小物理单位是 （ ==扇区== ）  。

40. 在中断响应过程中，（ ==C== ）操作可以通过执行程序实现。

    A、关中断

    B、保护断点

    C、保护现场

    D、读取中断向量

41. 中断向量地址是（ ==C== ）。

    A、子程序入口地址

    B、中断服务程序入口地址

    C、中断服务程序入口地址指示器

    D、宏调用入口地址

42. 为了便于实现多级中断，保存现场信息最有效的方法是采用（ ==B== ）。

    A、通用寄存器

    B、堆栈

    C、存储器

    D、外存

43. 采用DMA方式传递数据时，每传送一个数据就要占用一个（  ==D==  ）时间。

    A、指令周期

    B、时钟周期

    C、机器周期

    D、存储周期

44. 关于DMA方式的正确描述是（ ==C== ）。

    A、DMA方式完全由硬件实现，不需软件的介入

    B、DMA方式完全由DMA控制器实现

    C、DMA方式只是在数据交换的过程由硬件实现，但仍需软件的介入

    D、DMA方式在外设与内存进行数据传输时不需要CPU干预

45. CPU响应中断时最先完成的两个操作是（ ==关中断== ）和（ ==保护PC== ）。

46. 每一种外设都是在它自己的设备控制器控制下进行工作，而设备控制器则通过（==IO接口==  ）和主机相连并受（ ==主机== ）控制。
