# Verificação Backlog

# Introdução

A verificação de software é um processo sistemático de avaliação e revisão do código fonte, design e documentação de um programa de computador com bjetivo principal de garantir que o software atenda aos requisitos especificados e que funcione conforme o esperado. 

Esse documento tem o objetivo de documentar as verificações realizadas no artefato de Backlog.O documento ira abordar atraves do uso de uma checklist para verificar os items do artefato.

# Objetivo

O artefato de verificação do Backlog tem o objetivo de documentar se o artefato foi realizado e se foi feito da maneira correta seguindo os padrões gerais estabelecidos pela disciplina e se os itens do artefato em questão foram realizados da maneira correta

# Tabela de verificação

## Verificação Geral do padrão do projeto

## Verificação expecifica do artefato

## Bibliografia

-[1] SALES, André Barros. Plano de ensino da disciplina. Disponível em: *colocar o link* Acesso em 13/11/2023.

- ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS. ABNT. Disponível em: https://www.abnt.org.br/. Acesso em: 13/11/2023.

# Historico de versão

| Versão | Data       | Descrição | Autor               |             Revisor |
|--------|------------|-----------|---------------------|---------------------|
| 1.0    | 13/11/2023 | Criação do modelo base          | João Pedro Anacleto |         |
|        |            |                                 |                     |         |
