//--------------------------------------------------------------------------------
// Auto-generated by Migen (--------) & LiteX (2c4b8963) on 2020-03-18 23:37:23
//--------------------------------------------------------------------------------
#ifndef __GENERATED_CSR_H
#define __GENERATED_CSR_H

/* ctrl */
#define CSR_CTRL_BASE 0x0L
#define CSR_CTRL_RESET_ADDR 0x0L
#define CSR_CTRL_RESET_SIZE 1
#define CSR_CTRL_SCRATCH_ADDR 0x4L
#define CSR_CTRL_SCRATCH_SIZE 1
#define CSR_CTRL_BUS_ERRORS_ADDR 0x8L
#define CSR_CTRL_BUS_ERRORS_SIZE 1

/* identifier_mem */
#define CSR_IDENTIFIER_MEM_BASE 0x800L

/* pcie_phy */
#define CSR_PCIE_PHY_BASE 0x1800L
#define CSR_PCIE_PHY_LINK_UP_ADDR 0x1800L
#define CSR_PCIE_PHY_LINK_UP_SIZE 1
#define CSR_PCIE_PHY_MSI_ENABLE_ADDR 0x1804L
#define CSR_PCIE_PHY_MSI_ENABLE_SIZE 1
#define CSR_PCIE_PHY_BUS_MASTER_ENABLE_ADDR 0x1808L
#define CSR_PCIE_PHY_BUS_MASTER_ENABLE_SIZE 1
#define CSR_PCIE_PHY_MAX_REQUEST_SIZE_ADDR 0x180cL
#define CSR_PCIE_PHY_MAX_REQUEST_SIZE_SIZE 1
#define CSR_PCIE_PHY_MAX_PAYLOAD_SIZE_ADDR 0x1810L
#define CSR_PCIE_PHY_MAX_PAYLOAD_SIZE_SIZE 1

/* pcie_dma0 */
#define CSR_PCIE_DMA0_BASE 0x2000L
#define CSR_PCIE_DMA0_WRITER_ENABLE_ADDR 0x2000L
#define CSR_PCIE_DMA0_WRITER_ENABLE_SIZE 1
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_ADDR 0x2004L
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA0_WRITER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA0_WRITER_TABLE_WE_ADDR 0x200cL
#define CSR_PCIE_DMA0_WRITER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_PROG_N_ADDR 0x2010L
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_STATUS_ADDR 0x2014L
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA0_WRITER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA0_WRITER_TABLE_LEVEL_ADDR 0x2018L
#define CSR_PCIE_DMA0_WRITER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA0_WRITER_TABLE_FLUSH_ADDR 0x201cL
#define CSR_PCIE_DMA0_WRITER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA0_READER_ENABLE_ADDR 0x2020L
#define CSR_PCIE_DMA0_READER_ENABLE_SIZE 1
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_ADDR 0x2024L
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA0_READER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA0_READER_TABLE_WE_ADDR 0x202cL
#define CSR_PCIE_DMA0_READER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_PROG_N_ADDR 0x2030L
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_STATUS_ADDR 0x2034L
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA0_READER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA0_READER_TABLE_LEVEL_ADDR 0x2038L
#define CSR_PCIE_DMA0_READER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA0_READER_TABLE_FLUSH_ADDR 0x203cL
#define CSR_PCIE_DMA0_READER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA0_LOOPBACK_ENABLE_ADDR 0x2040L
#define CSR_PCIE_DMA0_LOOPBACK_ENABLE_SIZE 1
#define CSR_PCIE_DMA0_SYNCHRONIZER_BYPASS_ADDR 0x2044L
#define CSR_PCIE_DMA0_SYNCHRONIZER_BYPASS_SIZE 1
#define CSR_PCIE_DMA0_SYNCHRONIZER_ENABLE_ADDR 0x2048L
#define CSR_PCIE_DMA0_SYNCHRONIZER_ENABLE_SIZE 1
#define CSR_PCIE_DMA0_BUFFERING_READER_FIFO_DEPTH_ADDR 0x204cL
#define CSR_PCIE_DMA0_BUFFERING_READER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA0_BUFFERING_READER_FIFO_LEVEL_ADDR 0x2050L
#define CSR_PCIE_DMA0_BUFFERING_READER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA0_BUFFERING_WRITER_FIFO_DEPTH_ADDR 0x2054L
#define CSR_PCIE_DMA0_BUFFERING_WRITER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA0_BUFFERING_WRITER_FIFO_LEVEL_ADDR 0x2058L
#define CSR_PCIE_DMA0_BUFFERING_WRITER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA0_WRITER_MONITOR_RESET_ADDR 0x205cL
#define CSR_PCIE_DMA0_WRITER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA0_WRITER_MONITOR_LATCH_ADDR 0x2060L
#define CSR_PCIE_DMA0_WRITER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA0_WRITER_MONITOR_OVERFLOWS_ADDR 0x2064L
#define CSR_PCIE_DMA0_WRITER_MONITOR_OVERFLOWS_SIZE 1
#define CSR_PCIE_DMA0_READER_MONITOR_RESET_ADDR 0x2068L
#define CSR_PCIE_DMA0_READER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA0_READER_MONITOR_LATCH_ADDR 0x206cL
#define CSR_PCIE_DMA0_READER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA0_READER_MONITOR_UNDERFLOWS_ADDR 0x2070L
#define CSR_PCIE_DMA0_READER_MONITOR_UNDERFLOWS_SIZE 1

/* pcie_dma1 */
#define CSR_PCIE_DMA1_BASE 0x2800L
#define CSR_PCIE_DMA1_WRITER_ENABLE_ADDR 0x2800L
#define CSR_PCIE_DMA1_WRITER_ENABLE_SIZE 1
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_ADDR 0x2804L
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA1_WRITER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA1_WRITER_TABLE_WE_ADDR 0x280cL
#define CSR_PCIE_DMA1_WRITER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_PROG_N_ADDR 0x2810L
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_STATUS_ADDR 0x2814L
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA1_WRITER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA1_WRITER_TABLE_LEVEL_ADDR 0x2818L
#define CSR_PCIE_DMA1_WRITER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA1_WRITER_TABLE_FLUSH_ADDR 0x281cL
#define CSR_PCIE_DMA1_WRITER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA1_READER_ENABLE_ADDR 0x2820L
#define CSR_PCIE_DMA1_READER_ENABLE_SIZE 1
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_ADDR 0x2824L
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA1_READER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA1_READER_TABLE_WE_ADDR 0x282cL
#define CSR_PCIE_DMA1_READER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_PROG_N_ADDR 0x2830L
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_STATUS_ADDR 0x2834L
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA1_READER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA1_READER_TABLE_LEVEL_ADDR 0x2838L
#define CSR_PCIE_DMA1_READER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA1_READER_TABLE_FLUSH_ADDR 0x283cL
#define CSR_PCIE_DMA1_READER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA1_LOOPBACK_ENABLE_ADDR 0x2840L
#define CSR_PCIE_DMA1_LOOPBACK_ENABLE_SIZE 1
#define CSR_PCIE_DMA1_SYNCHRONIZER_BYPASS_ADDR 0x2844L
#define CSR_PCIE_DMA1_SYNCHRONIZER_BYPASS_SIZE 1
#define CSR_PCIE_DMA1_SYNCHRONIZER_ENABLE_ADDR 0x2848L
#define CSR_PCIE_DMA1_SYNCHRONIZER_ENABLE_SIZE 1
#define CSR_PCIE_DMA1_BUFFERING_READER_FIFO_DEPTH_ADDR 0x284cL
#define CSR_PCIE_DMA1_BUFFERING_READER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA1_BUFFERING_READER_FIFO_LEVEL_ADDR 0x2850L
#define CSR_PCIE_DMA1_BUFFERING_READER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA1_BUFFERING_WRITER_FIFO_DEPTH_ADDR 0x2854L
#define CSR_PCIE_DMA1_BUFFERING_WRITER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA1_BUFFERING_WRITER_FIFO_LEVEL_ADDR 0x2858L
#define CSR_PCIE_DMA1_BUFFERING_WRITER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA1_WRITER_MONITOR_RESET_ADDR 0x285cL
#define CSR_PCIE_DMA1_WRITER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA1_WRITER_MONITOR_LATCH_ADDR 0x2860L
#define CSR_PCIE_DMA1_WRITER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA1_WRITER_MONITOR_OVERFLOWS_ADDR 0x2864L
#define CSR_PCIE_DMA1_WRITER_MONITOR_OVERFLOWS_SIZE 1
#define CSR_PCIE_DMA1_READER_MONITOR_RESET_ADDR 0x2868L
#define CSR_PCIE_DMA1_READER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA1_READER_MONITOR_LATCH_ADDR 0x286cL
#define CSR_PCIE_DMA1_READER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA1_READER_MONITOR_UNDERFLOWS_ADDR 0x2870L
#define CSR_PCIE_DMA1_READER_MONITOR_UNDERFLOWS_SIZE 1

/* pcie_dma2 */
#define CSR_PCIE_DMA2_BASE 0x3000L
#define CSR_PCIE_DMA2_WRITER_ENABLE_ADDR 0x3000L
#define CSR_PCIE_DMA2_WRITER_ENABLE_SIZE 1
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_ADDR 0x3004L
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA2_WRITER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA2_WRITER_TABLE_WE_ADDR 0x300cL
#define CSR_PCIE_DMA2_WRITER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_PROG_N_ADDR 0x3010L
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_STATUS_ADDR 0x3014L
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA2_WRITER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA2_WRITER_TABLE_LEVEL_ADDR 0x3018L
#define CSR_PCIE_DMA2_WRITER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA2_WRITER_TABLE_FLUSH_ADDR 0x301cL
#define CSR_PCIE_DMA2_WRITER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA2_READER_ENABLE_ADDR 0x3020L
#define CSR_PCIE_DMA2_READER_ENABLE_SIZE 1
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_ADDR 0x3024L
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA2_READER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA2_READER_TABLE_WE_ADDR 0x302cL
#define CSR_PCIE_DMA2_READER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_PROG_N_ADDR 0x3030L
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_STATUS_ADDR 0x3034L
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA2_READER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA2_READER_TABLE_LEVEL_ADDR 0x3038L
#define CSR_PCIE_DMA2_READER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA2_READER_TABLE_FLUSH_ADDR 0x303cL
#define CSR_PCIE_DMA2_READER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA2_LOOPBACK_ENABLE_ADDR 0x3040L
#define CSR_PCIE_DMA2_LOOPBACK_ENABLE_SIZE 1
#define CSR_PCIE_DMA2_SYNCHRONIZER_BYPASS_ADDR 0x3044L
#define CSR_PCIE_DMA2_SYNCHRONIZER_BYPASS_SIZE 1
#define CSR_PCIE_DMA2_SYNCHRONIZER_ENABLE_ADDR 0x3048L
#define CSR_PCIE_DMA2_SYNCHRONIZER_ENABLE_SIZE 1
#define CSR_PCIE_DMA2_BUFFERING_READER_FIFO_DEPTH_ADDR 0x304cL
#define CSR_PCIE_DMA2_BUFFERING_READER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA2_BUFFERING_READER_FIFO_LEVEL_ADDR 0x3050L
#define CSR_PCIE_DMA2_BUFFERING_READER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA2_BUFFERING_WRITER_FIFO_DEPTH_ADDR 0x3054L
#define CSR_PCIE_DMA2_BUFFERING_WRITER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA2_BUFFERING_WRITER_FIFO_LEVEL_ADDR 0x3058L
#define CSR_PCIE_DMA2_BUFFERING_WRITER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA2_WRITER_MONITOR_RESET_ADDR 0x305cL
#define CSR_PCIE_DMA2_WRITER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA2_WRITER_MONITOR_LATCH_ADDR 0x3060L
#define CSR_PCIE_DMA2_WRITER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA2_WRITER_MONITOR_OVERFLOWS_ADDR 0x3064L
#define CSR_PCIE_DMA2_WRITER_MONITOR_OVERFLOWS_SIZE 1
#define CSR_PCIE_DMA2_READER_MONITOR_RESET_ADDR 0x3068L
#define CSR_PCIE_DMA2_READER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA2_READER_MONITOR_LATCH_ADDR 0x306cL
#define CSR_PCIE_DMA2_READER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA2_READER_MONITOR_UNDERFLOWS_ADDR 0x3070L
#define CSR_PCIE_DMA2_READER_MONITOR_UNDERFLOWS_SIZE 1

/* pcie_dma3 */
#define CSR_PCIE_DMA3_BASE 0x3800L
#define CSR_PCIE_DMA3_WRITER_ENABLE_ADDR 0x3800L
#define CSR_PCIE_DMA3_WRITER_ENABLE_SIZE 1
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_ADDR 0x3804L
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA3_WRITER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA3_WRITER_TABLE_WE_ADDR 0x380cL
#define CSR_PCIE_DMA3_WRITER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_PROG_N_ADDR 0x3810L
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_STATUS_ADDR 0x3814L
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA3_WRITER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA3_WRITER_TABLE_LEVEL_ADDR 0x3818L
#define CSR_PCIE_DMA3_WRITER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA3_WRITER_TABLE_FLUSH_ADDR 0x381cL
#define CSR_PCIE_DMA3_WRITER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA3_READER_ENABLE_ADDR 0x3820L
#define CSR_PCIE_DMA3_READER_ENABLE_SIZE 1
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_ADDR 0x3824L
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_ADDRESS_OFFSET 0
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_ADDRESS_SIZE 32
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_LENGTH_OFFSET 32
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_LENGTH_SIZE 24
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_IRQ_DISABLE_OFFSET 56
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_IRQ_DISABLE_SIZE 1
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_LAST_DISABLE_OFFSET 57
#define CSR_PCIE_DMA3_READER_TABLE_VALUE_LAST_DISABLE_SIZE 1
#define CSR_PCIE_DMA3_READER_TABLE_WE_ADDR 0x382cL
#define CSR_PCIE_DMA3_READER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_PROG_N_ADDR 0x3830L
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_STATUS_ADDR 0x3834L
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_STATUS_INDEX_OFFSET 0
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_STATUS_INDEX_SIZE 16
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_STATUS_COUNT_OFFSET 16
#define CSR_PCIE_DMA3_READER_TABLE_LOOP_STATUS_COUNT_SIZE 16
#define CSR_PCIE_DMA3_READER_TABLE_LEVEL_ADDR 0x3838L
#define CSR_PCIE_DMA3_READER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA3_READER_TABLE_FLUSH_ADDR 0x383cL
#define CSR_PCIE_DMA3_READER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA3_LOOPBACK_ENABLE_ADDR 0x3840L
#define CSR_PCIE_DMA3_LOOPBACK_ENABLE_SIZE 1
#define CSR_PCIE_DMA3_SYNCHRONIZER_BYPASS_ADDR 0x3844L
#define CSR_PCIE_DMA3_SYNCHRONIZER_BYPASS_SIZE 1
#define CSR_PCIE_DMA3_SYNCHRONIZER_ENABLE_ADDR 0x3848L
#define CSR_PCIE_DMA3_SYNCHRONIZER_ENABLE_SIZE 1
#define CSR_PCIE_DMA3_BUFFERING_READER_FIFO_DEPTH_ADDR 0x384cL
#define CSR_PCIE_DMA3_BUFFERING_READER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA3_BUFFERING_READER_FIFO_LEVEL_ADDR 0x3850L
#define CSR_PCIE_DMA3_BUFFERING_READER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA3_BUFFERING_WRITER_FIFO_DEPTH_ADDR 0x3854L
#define CSR_PCIE_DMA3_BUFFERING_WRITER_FIFO_DEPTH_SIZE 1
#define CSR_PCIE_DMA3_BUFFERING_WRITER_FIFO_LEVEL_ADDR 0x3858L
#define CSR_PCIE_DMA3_BUFFERING_WRITER_FIFO_LEVEL_SIZE 1
#define CSR_PCIE_DMA3_WRITER_MONITOR_RESET_ADDR 0x385cL
#define CSR_PCIE_DMA3_WRITER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA3_WRITER_MONITOR_LATCH_ADDR 0x3860L
#define CSR_PCIE_DMA3_WRITER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA3_WRITER_MONITOR_OVERFLOWS_ADDR 0x3864L
#define CSR_PCIE_DMA3_WRITER_MONITOR_OVERFLOWS_SIZE 1
#define CSR_PCIE_DMA3_READER_MONITOR_RESET_ADDR 0x3868L
#define CSR_PCIE_DMA3_READER_MONITOR_RESET_SIZE 1
#define CSR_PCIE_DMA3_READER_MONITOR_LATCH_ADDR 0x386cL
#define CSR_PCIE_DMA3_READER_MONITOR_LATCH_SIZE 1
#define CSR_PCIE_DMA3_READER_MONITOR_UNDERFLOWS_ADDR 0x3870L
#define CSR_PCIE_DMA3_READER_MONITOR_UNDERFLOWS_SIZE 1

/* pcie_msi */
#define CSR_PCIE_MSI_BASE 0x4000L
#define CSR_PCIE_MSI_ENABLE_ADDR 0x4000L
#define CSR_PCIE_MSI_ENABLE_SIZE 1
#define CSR_PCIE_MSI_CLEAR_ADDR 0x4004L
#define CSR_PCIE_MSI_CLEAR_SIZE 1
#define CSR_PCIE_MSI_VECTOR_ADDR 0x4008L
#define CSR_PCIE_MSI_VECTOR_SIZE 1

#endif
