메모리 유닛: 2진 정보를 저장하는 2진 셀들을 모아놓은 것, 데이터 처리에 필요한 정보를 꺼내오는데 사용
데이터 입력을 위한 입력선, 출력선, 어드레스 라인, 인에이블 신호, 읽기/쓰기 신호로 제어

읽기: 데이터를 메모리에서 가져오는 것(비파괴적), 쓰기: 메모리에 데이터 추가
RAM은 둘 다 가능, ROM은 읽기만

장치를 프로그래밍한다 = 2진 정보를 추가하기 위해 정보를 하드웨어에 추가하는 것, 특정 논리적 기능 수행하도록 하드웨어를 설정하기 위해 필요없는 패스의 퓨즈를 제거하는 것
PLD(내부의 논리 게이트들이 퓨즈와 비슷한 동작을 하는 전기적인 패스로 연결된 집적 회로)

메모리 종류
RAM(모든 워드에 대해 액세스 타임 동일)-휘발성
1.SRAM(정적): 내부 래치, 트랜지스터로 구성, 사용이 쉽고, 액세스타임, 사이클 타임이 보다 짧다, 전기 공급이 끊기면 데이터 날라감
2.DRAM(동적): mos형태로 제공된 커패시터에 전기를 충전하는 방식으로 2진 정보 저장, 리프레시 필요(방전되므로), 밀도 높음, 가격 쌈, 전력소모 적음, 단일 칩에 많은 용량 저장 가능

순차 액세스 메모리: 자기 디스크, 테이프 등(비휘발성), 전기 공급 끊겨도 정보 남음, 액세스 타임은 다를 수 있음

디코딩 - 어드레스 비트 받아 워드 선택하는 과정 / 상위 비트 하위 비트로 나눠서 동시 디코딩할 경우 게이트 수 적어짐

어드레스 멀티플렉싱
: 행 어드레스 비트 받음 -> RAS(strobe) 0 -> 행 비트 저장 및 디코딩 -> RAS 1 및 열 어드레스 입력 -> CAS = 0 -> 동일과정

메모리 유닛의 신뢰도는 에러 검출 및 수정 코드로 향상 가능
-패리티 비트 사용시 메모리에 데이터 + 패리티 같이 저장 -> read시 패리티 다르면 읽기x 일치하지 않을 경우 신드롬(어떤 비트가 문제인지 판단할 수 있는) 고유의 패턴 수행

1. 해밍 코드
데이터 n개 + 검출 비트 k개 (2의 제곱수는 패리티 자리) n+k <= s^k-1만족
p(n)에 대해 n 비트에 1이 있는 항들을 xor처리해 각 p의 값 설정
c(n) 에 대해 xor처리 c의 값을 구하고 2진값이 0이면 오류x, 있으면 그 2진 값이 오류 위치

코드화된 워드에 추가적인 패리티 사용시(전체에 대해 xor) 2중 에러 검출 가능 but 수정은 불가
c=p=0 -> 오류 없음 c != 0, p = 0: 이중 에러 수정 불가, c != 0, p = 1: 수정 가능 단일 에러, c = 0, p = 1: 추가된 패리티 오류
