*~
*#
src/verilog/csrc
src/verilog/simv.daidir