TimeQuest Timing Analyzer report for lab6
Wed Nov 20 14:50:29 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; lab6                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.47 MHz ; 209.47 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -3.774 ; -33.086       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                    ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.774 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.815      ;
; -3.728 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.763      ;
; -3.659 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.706      ;
; -3.649 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.690      ;
; -3.619 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.666      ;
; -3.617 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.664      ;
; -3.609 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.650      ;
; -3.603 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.638      ;
; -3.563 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.598      ;
; -3.536 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.577      ;
; -3.505 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.552      ;
; -3.490 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.525      ;
; -3.483 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.530      ;
; -3.479 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.526      ;
; -3.473 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.514      ;
; -3.460 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.501      ;
; -3.451 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.498      ;
; -3.444 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.485      ;
; -3.440 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.487      ;
; -3.425 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.460      ;
; -3.408 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.449      ;
; -3.405 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.446      ;
; -3.400 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.447      ;
; -3.396 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.431      ;
; -3.390 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.437      ;
; -3.383 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.424      ;
; -3.364 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.405      ;
; -3.362 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.409      ;
; -3.360 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.395      ;
; -3.335 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.376      ;
; -3.332 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.373      ;
; -3.321 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.368      ;
; -3.312 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.347      ;
; -3.301 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.342      ;
; -3.295 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.336      ;
; -3.294 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.341      ;
; -3.285 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.332      ;
; -3.266 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.307      ;
; -3.256 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.303      ;
; -3.252 ; latch1:inst1|Q[5]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.293      ;
; -3.252 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.299      ;
; -3.247 ; machine:inst2|state.s7 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.295      ;
; -3.247 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.294      ;
; -3.240 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.281      ;
; -3.228 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.275      ;
; -3.224 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.271      ;
; -3.222 ; machine:inst2|state.s7 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.270      ;
; -3.222 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.263      ;
; -3.219 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.266      ;
; -3.213 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.254      ;
; -3.207 ; machine:inst2|state.s5 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.255      ;
; -3.187 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.234      ;
; -3.183 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.230      ;
; -3.182 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.229      ;
; -3.182 ; machine:inst2|state.s5 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.230      ;
; -3.180 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.227      ;
; -3.178 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.219      ;
; -3.177 ; ALU2:inst3|Result[5]   ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.006      ; 4.219      ;
; -3.175 ; machine:inst2|state.s1 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.223      ;
; -3.174 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.204      ;
; -3.159 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.200      ;
; -3.151 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.198      ;
; -3.150 ; machine:inst2|state.s1 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.198      ;
; -3.147 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.194      ;
; -3.144 ; latch1:inst1|Q[5]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.191      ;
; -3.130 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.171      ;
; -3.128 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.175      ;
; -3.113 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.160      ;
; -3.112 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.159      ;
; -3.111 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.152      ;
; -3.109 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.156      ;
; -3.105 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.135      ;
; -3.097 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.138      ;
; -3.094 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.135      ;
; -3.085 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.132      ;
; -3.084 ; machine:inst2|state.s7 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.132      ;
; -3.082 ; latch1:inst|Q[6]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.129      ;
; -3.081 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.128      ;
; -3.068 ; ALU2:inst3|Result[2]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.098      ;
; -3.067 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.114      ;
; -3.066 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.096      ;
; -3.062 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.103      ;
; -3.046 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.093      ;
; -3.044 ; machine:inst2|state.s5 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.092      ;
; -3.042 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.089      ;
; -3.040 ; latch1:inst1|Q[6]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.087      ;
; -3.039 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.086      ;
; -3.018 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.059      ;
; -3.012 ; machine:inst2|state.s1 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.060      ;
; -3.010 ; latch1:inst1|Q[5]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.057      ;
; -3.006 ; latch1:inst1|Q[5]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.053      ;
; -3.003 ; ALU2:inst3|Result[3]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.033      ;
; -2.998 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.045      ;
; -2.997 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.027      ;
; -2.987 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.028      ;
; -2.978 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.025      ;
; -2.975 ; machine:inst2|state.s6 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.023      ;
; -2.974 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.021      ;
; -2.974 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.009      ;
; -2.974 ; machine:inst2|state.s7 ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.010      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ALU2:inst3|Neg         ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.683 ; machine:inst2|state.s7 ; machine:inst2|state.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.691 ; machine:inst2|state.s1 ; machine:inst2|state.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.957      ;
; 0.734 ; machine:inst2|state.s0 ; machine:inst2|state.s1 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.000      ;
; 0.793 ; ALU2:inst3|Result[7]   ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.858 ; machine:inst2|state.s5 ; machine:inst2|state.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.124      ;
; 0.880 ; machine:inst2|state.s2 ; machine:inst2|state.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.146      ;
; 0.926 ; machine:inst2|state.s8 ; machine:inst2|state.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.192      ;
; 1.112 ; latch1:inst|Q[6]       ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.383      ;
; 1.118 ; machine:inst2|state.s3 ; machine:inst2|state.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.384      ;
; 1.201 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.466      ;
; 1.275 ; latch1:inst|Q[7]       ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.546      ;
; 1.443 ; machine:inst2|state.s4 ; machine:inst2|state.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.709      ;
; 1.651 ; machine:inst2|state.s8 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.917      ;
; 1.684 ; latch1:inst1|Q[7]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.955      ;
; 1.815 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.086      ;
; 1.833 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.110      ;
; 1.916 ; machine:inst2|state.s6 ; machine:inst2|state.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.182      ;
; 1.923 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.200      ;
; 1.936 ; machine:inst2|state.s6 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.214      ;
; 1.941 ; machine:inst2|state.s6 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.219      ;
; 1.941 ; machine:inst2|state.s6 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.219      ;
; 1.942 ; machine:inst2|state.s6 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.220      ;
; 1.958 ; latch1:inst|Q[7]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.229      ;
; 2.001 ; machine:inst2|state.s3 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.267      ;
; 2.013 ; machine:inst2|state.s3 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.285      ;
; 2.032 ; machine:inst2|state.s8 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.304      ;
; 2.068 ; machine:inst2|state.s8 ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.340      ;
; 2.071 ; machine:inst2|state.s8 ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.343      ;
; 2.072 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.349      ;
; 2.075 ; machine:inst2|state.s8 ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.347      ;
; 2.087 ; machine:inst2|state.s6 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.353      ;
; 2.100 ; ALU2:inst3|Result[3]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.366      ;
; 2.123 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.388      ;
; 2.216 ; machine:inst2|state.s5 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.494      ;
; 2.221 ; machine:inst2|state.s5 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.499      ;
; 2.221 ; machine:inst2|state.s5 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.499      ;
; 2.222 ; machine:inst2|state.s5 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.500      ;
; 2.235 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.501      ;
; 2.250 ; machine:inst2|state.s4 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.528      ;
; 2.254 ; machine:inst2|state.s7 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.532      ;
; 2.255 ; machine:inst2|state.s4 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.533      ;
; 2.255 ; machine:inst2|state.s4 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.533      ;
; 2.256 ; machine:inst2|state.s4 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.534      ;
; 2.259 ; machine:inst2|state.s7 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.537      ;
; 2.259 ; machine:inst2|state.s7 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.537      ;
; 2.260 ; machine:inst2|state.s7 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.538      ;
; 2.278 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.544      ;
; 2.299 ; machine:inst2|state.s8 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.577      ;
; 2.299 ; machine:inst2|state.s8 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.577      ;
; 2.299 ; machine:inst2|state.s8 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.577      ;
; 2.299 ; machine:inst2|state.s8 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.577      ;
; 2.299 ; machine:inst2|state.s6 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.571      ;
; 2.342 ; latch1:inst1|Q[6]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.613      ;
; 2.343 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.614      ;
; 2.343 ; latch1:inst|Q[6]       ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.620      ;
; 2.343 ; machine:inst2|state.s1 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.609      ;
; 2.355 ; machine:inst2|state.s1 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.627      ;
; 2.356 ; machine:inst2|state.s7 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.622      ;
; 2.367 ; machine:inst2|state.s5 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.633      ;
; 2.374 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.651      ;
; 2.384 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.661      ;
; 2.384 ; latch1:inst|Q[6]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.655      ;
; 2.387 ; machine:inst2|state.s5 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.659      ;
; 2.401 ; machine:inst2|state.s4 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.667      ;
; 2.414 ; latch1:inst|Q[5]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.685      ;
; 2.418 ; machine:inst2|state.s3 ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.690      ;
; 2.421 ; machine:inst2|state.s3 ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.693      ;
; 2.425 ; machine:inst2|state.s3 ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.697      ;
; 2.427 ; machine:inst2|state.s7 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.699      ;
; 2.433 ; machine:inst2|state.s2 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.699      ;
; 2.446 ; latch1:inst1|Q[5]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.717      ;
; 2.470 ; latch1:inst1|Q[7]      ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.741      ;
; 2.482 ; ALU2:inst3|Result[2]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.748      ;
; 2.482 ; latch1:inst1|Q[4]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.753      ;
; 2.491 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.768      ;
; 2.493 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.770      ;
; 2.504 ; machine:inst2|state.s6 ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.776      ;
; 2.507 ; machine:inst2|state.s6 ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.779      ;
; 2.507 ; machine:inst2|state.s2 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.779      ;
; 2.511 ; machine:inst2|state.s6 ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.783      ;
; 2.516 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.787      ;
; 2.519 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.785      ;
; 2.521 ; latch1:inst|Q[4]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.792      ;
; 2.549 ; latch1:inst|Q[3]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.820      ;
; 2.552 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.817      ;
; 2.566 ; ALU2:inst3|Result[7]   ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.832      ;
; 2.574 ; latch1:inst1|Q[7]      ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.845      ;
; 2.587 ; latch1:inst1|Q[3]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.858      ;
; 2.588 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.854      ;
; 2.609 ; latch1:inst1|Q[7]      ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.880      ;
; 2.613 ; machine:inst2|state.s4 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.006      ; 2.885      ;
; 2.623 ; latch1:inst1|Q[2]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.894      ;
; 2.659 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.925      ;
; 2.664 ; latch1:inst|Q[2]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.935      ;
; 2.692 ; latch1:inst|Q[1]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.963      ;
; 2.702 ; machine:inst2|state.s3 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.980      ;
; 2.702 ; machine:inst2|state.s3 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.980      ;
; 2.702 ; machine:inst2|state.s3 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.980      ;
; 2.702 ; machine:inst2|state.s3 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.980      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Neg              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Neg              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s7      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s8      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s8      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|state.s0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|state.s0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|state.s1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|state.s1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|state.s2|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.557  ; 0.557  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.527  ; 0.527  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.557  ; 0.557  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.471  ; 0.471  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -0.153 ; -0.153 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -0.177 ; -0.177 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -0.328 ; -0.328 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -0.292 ; -0.292 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 0.451  ; 0.451  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 4.328  ; 4.328  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.692  ; 0.692  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 1.016  ; 1.016  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.512  ; 0.512  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.517  ; 0.517  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.544  ; 0.544  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 4.123  ; 4.123  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 4.219  ; 4.219  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 4.328  ; 4.328  ; Rise       ; Clock           ;
; Enable    ; Clock      ; 6.234  ; 6.234  ; Rise       ; Clock           ;
; dataIn    ; Clock      ; 4.429  ; 4.429  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.558  ; 0.558  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -0.297 ; -0.297 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -0.327 ; -0.327 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -0.241 ; -0.241 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 0.383  ; 0.383  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 0.407  ; 0.407  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 0.558  ; 0.558  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 0.522  ; 0.522  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -0.221 ; -0.221 ; Rise       ; Clock           ;
; B[*]      ; Clock      ; -0.282 ; -0.282 ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.462 ; -0.462 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.786 ; -0.786 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; -0.282 ; -0.282 ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; -0.287 ; -0.287 ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; -0.314 ; -0.314 ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -3.893 ; -3.893 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -3.989 ; -3.989 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -4.098 ; -4.098 ; Rise       ; Clock           ;
; Enable    ; Clock      ; -5.071 ; -5.071 ; Rise       ; Clock           ;
; dataIn    ; Clock      ; -4.199 ; -4.199 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; FSM[*]          ; Clock      ; 9.482  ; 9.482  ; Rise       ; Clock           ;
;  FSM[1]         ; Clock      ; 9.482  ; 9.482  ; Rise       ; Clock           ;
;  FSM[3]         ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  FSM[4]         ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  FSM[5]         ; Clock      ; 9.209  ; 9.209  ; Rise       ; Clock           ;
; R_firstfour[*]  ; Clock      ; 9.087  ; 9.087  ; Rise       ; Clock           ;
;  R_firstfour[0] ; Clock      ; 9.034  ; 9.034  ; Rise       ; Clock           ;
;  R_firstfour[1] ; Clock      ; 8.982  ; 8.982  ; Rise       ; Clock           ;
;  R_firstfour[2] ; Clock      ; 8.933  ; 8.933  ; Rise       ; Clock           ;
;  R_firstfour[3] ; Clock      ; 9.087  ; 9.087  ; Rise       ; Clock           ;
;  R_firstfour[4] ; Clock      ; 8.786  ; 8.786  ; Rise       ; Clock           ;
;  R_firstfour[5] ; Clock      ; 8.740  ; 8.740  ; Rise       ; Clock           ;
;  R_firstfour[6] ; Clock      ; 8.775  ; 8.775  ; Rise       ; Clock           ;
; R_lastfour[*]   ; Clock      ; 9.012  ; 9.012  ; Rise       ; Clock           ;
;  R_lastfour[0]  ; Clock      ; 8.319  ; 8.319  ; Rise       ; Clock           ;
;  R_lastfour[1]  ; Clock      ; 8.918  ; 8.918  ; Rise       ; Clock           ;
;  R_lastfour[2]  ; Clock      ; 8.968  ; 8.968  ; Rise       ; Clock           ;
;  R_lastfour[3]  ; Clock      ; 9.012  ; 9.012  ; Rise       ; Clock           ;
;  R_lastfour[4]  ; Clock      ; 8.967  ; 8.967  ; Rise       ; Clock           ;
;  R_lastfour[5]  ; Clock      ; 8.399  ; 8.399  ; Rise       ; Clock           ;
;  R_lastfour[6]  ; Clock      ; 8.426  ; 8.426  ; Rise       ; Clock           ;
; negdisplay[*]   ; Clock      ; 7.766  ; 7.766  ; Rise       ; Clock           ;
;  negdisplay[6]  ; Clock      ; 7.766  ; 7.766  ; Rise       ; Clock           ;
; student_id[*]   ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  student_id[0]  ; Clock      ; 11.225 ; 11.225 ; Rise       ; Clock           ;
;  student_id[1]  ; Clock      ; 11.236 ; 11.236 ; Rise       ; Clock           ;
;  student_id[3]  ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  student_id[4]  ; Clock      ; 9.223  ; 9.223  ; Rise       ; Clock           ;
;  student_id[5]  ; Clock      ; 11.555 ; 11.555 ; Rise       ; Clock           ;
;  student_id[6]  ; Clock      ; 11.559 ; 11.559 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; FSM[*]          ; Clock      ; 8.795 ; 8.795 ; Rise       ; Clock           ;
;  FSM[1]         ; Clock      ; 9.068 ; 9.068 ; Rise       ; Clock           ;
;  FSM[3]         ; Clock      ; 9.038 ; 9.038 ; Rise       ; Clock           ;
;  FSM[4]         ; Clock      ; 9.038 ; 9.038 ; Rise       ; Clock           ;
;  FSM[5]         ; Clock      ; 8.795 ; 8.795 ; Rise       ; Clock           ;
; R_firstfour[*]  ; Clock      ; 7.882 ; 7.882 ; Rise       ; Clock           ;
;  R_firstfour[0] ; Clock      ; 8.175 ; 8.175 ; Rise       ; Clock           ;
;  R_firstfour[1] ; Clock      ; 8.124 ; 8.124 ; Rise       ; Clock           ;
;  R_firstfour[2] ; Clock      ; 8.102 ; 8.102 ; Rise       ; Clock           ;
;  R_firstfour[3] ; Clock      ; 8.228 ; 8.228 ; Rise       ; Clock           ;
;  R_firstfour[4] ; Clock      ; 7.928 ; 7.928 ; Rise       ; Clock           ;
;  R_firstfour[5] ; Clock      ; 7.882 ; 7.882 ; Rise       ; Clock           ;
;  R_firstfour[6] ; Clock      ; 7.916 ; 7.916 ; Rise       ; Clock           ;
; R_lastfour[*]   ; Clock      ; 7.953 ; 7.953 ; Rise       ; Clock           ;
;  R_lastfour[0]  ; Clock      ; 7.953 ; 7.953 ; Rise       ; Clock           ;
;  R_lastfour[1]  ; Clock      ; 8.551 ; 8.551 ; Rise       ; Clock           ;
;  R_lastfour[2]  ; Clock      ; 8.602 ; 8.602 ; Rise       ; Clock           ;
;  R_lastfour[3]  ; Clock      ; 8.646 ; 8.646 ; Rise       ; Clock           ;
;  R_lastfour[4]  ; Clock      ; 8.601 ; 8.601 ; Rise       ; Clock           ;
;  R_lastfour[5]  ; Clock      ; 8.033 ; 8.033 ; Rise       ; Clock           ;
;  R_lastfour[6]  ; Clock      ; 8.060 ; 8.060 ; Rise       ; Clock           ;
; negdisplay[*]   ; Clock      ; 7.766 ; 7.766 ; Rise       ; Clock           ;
;  negdisplay[6]  ; Clock      ; 7.766 ; 7.766 ; Rise       ; Clock           ;
; student_id[*]   ; Clock      ; 8.162 ; 8.162 ; Rise       ; Clock           ;
;  student_id[0]  ; Clock      ; 8.186 ; 8.186 ; Rise       ; Clock           ;
;  student_id[1]  ; Clock      ; 8.162 ; 8.162 ; Rise       ; Clock           ;
;  student_id[3]  ; Clock      ; 8.501 ; 8.501 ; Rise       ; Clock           ;
;  student_id[4]  ; Clock      ; 8.481 ; 8.481 ; Rise       ; Clock           ;
;  student_id[5]  ; Clock      ; 8.481 ; 8.481 ; Rise       ; Clock           ;
;  student_id[6]  ; Clock      ; 8.486 ; 8.486 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.040 ; -8.144        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                    ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.040 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 2.075      ;
; -1.021 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.052      ;
; -1.015 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 2.055      ;
; -0.983 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 2.018      ;
; -0.971 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 2.011      ;
; -0.971 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 2.006      ;
; -0.968 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 2.008      ;
; -0.964 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.995      ;
; -0.959 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.999      ;
; -0.958 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.998      ;
; -0.956 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.996      ;
; -0.952 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.983      ;
; -0.943 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.983      ;
; -0.932 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.967      ;
; -0.917 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.957      ;
; -0.914 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.954      ;
; -0.913 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.944      ;
; -0.907 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.942      ;
; -0.904 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.944      ;
; -0.901 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.936      ;
; -0.900 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.940      ;
; -0.899 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.934      ;
; -0.898 ; machine:inst2|state.s7 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.939      ;
; -0.894 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.929      ;
; -0.890 ; machine:inst2|state.s7 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.931      ;
; -0.889 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.929      ;
; -0.885 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.920      ;
; -0.883 ; machine:inst2|state.s5 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.924      ;
; -0.881 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.912      ;
; -0.880 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.920      ;
; -0.875 ; machine:inst2|state.s5 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.916      ;
; -0.874 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.905      ;
; -0.872 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.907      ;
; -0.871 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.906      ;
; -0.861 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.901      ;
; -0.860 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.900      ;
; -0.860 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.900      ;
; -0.858 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.898      ;
; -0.852 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.883      ;
; -0.850 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.885      ;
; -0.847 ; machine:inst2|state.s1 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.888      ;
; -0.845 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.885      ;
; -0.844 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.884      ;
; -0.843 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.883      ;
; -0.839 ; machine:inst2|state.s1 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.880      ;
; -0.838 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.873      ;
; -0.833 ; machine:inst2|state.s7 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.874      ;
; -0.832 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.867      ;
; -0.832 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.872      ;
; -0.831 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 1.858      ;
; -0.829 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.860      ;
; -0.828 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.868      ;
; -0.827 ; ALU2:inst3|Result[5]   ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 1.863      ;
; -0.824 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.864      ;
; -0.823 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.858      ;
; -0.823 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.863      ;
; -0.823 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.858      ;
; -0.818 ; machine:inst2|state.s5 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.859      ;
; -0.811 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.851      ;
; -0.806 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.846      ;
; -0.804 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 1.831      ;
; -0.802 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.842      ;
; -0.802 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.837      ;
; -0.801 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.841      ;
; -0.799 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.834      ;
; -0.798 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 1.825      ;
; -0.793 ; latch1:inst1|Q[5]      ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.828      ;
; -0.792 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.827      ;
; -0.789 ; latch1:inst1|Q[5]      ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.829      ;
; -0.789 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.829      ;
; -0.789 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.829      ;
; -0.788 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.828      ;
; -0.782 ; machine:inst2|state.s1 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.823      ;
; -0.780 ; machine:inst2|state.s6 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.821      ;
; -0.780 ; machine:inst2|state.s6 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.821      ;
; -0.779 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.819      ;
; -0.779 ; machine:inst2|state.s7 ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.820      ;
; -0.779 ; machine:inst2|state.s6 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.820      ;
; -0.777 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.812      ;
; -0.774 ; ALU2:inst3|Result[2]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 1.801      ;
; -0.772 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.812      ;
; -0.771 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.811      ;
; -0.771 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 1.798      ;
; -0.769 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.809      ;
; -0.768 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.803      ;
; -0.764 ; machine:inst2|state.s5 ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.805      ;
; -0.763 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.798      ;
; -0.761 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.796      ;
; -0.761 ; machine:inst2|state.s2 ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.802      ;
; -0.761 ; machine:inst2|state.s2 ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.802      ;
; -0.760 ; machine:inst2|state.s2 ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 1.801      ;
; -0.759 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 1.794      ;
; -0.757 ; latch1:inst|Q[6]       ; ALU2:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.797      ;
; -0.755 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.795      ;
; -0.754 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.794      ;
; -0.753 ; machine:inst2|state.s4 ; ALU2:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.785      ;
; -0.750 ; ALU2:inst3|Result[3]   ; ALU2:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 1.777      ;
; -0.748 ; machine:inst2|state.s7 ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 1.784      ;
; -0.747 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 1.787      ;
; -0.747 ; ALU2:inst3|Result[2]   ; ALU2:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 1.774      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ALU2:inst3|Neg         ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.341 ; machine:inst2|state.s7 ; machine:inst2|state.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.342 ; machine:inst2|state.s1 ; machine:inst2|state.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.358 ; ALU2:inst3|Result[7]   ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; machine:inst2|state.s0 ; machine:inst2|state.s1 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.426 ; machine:inst2|state.s8 ; machine:inst2|state.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.578      ;
; 0.428 ; machine:inst2|state.s5 ; machine:inst2|state.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.580      ;
; 0.430 ; machine:inst2|state.s2 ; machine:inst2|state.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.582      ;
; 0.497 ; latch1:inst|Q[6]       ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.652      ;
; 0.532 ; machine:inst2|state.s3 ; machine:inst2|state.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.548 ; latch1:inst|Q[5]       ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.699      ;
; 0.584 ; latch1:inst|Q[7]       ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.739      ;
; 0.695 ; machine:inst2|state.s4 ; machine:inst2|state.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.731 ; machine:inst2|state.s8 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.883      ;
; 0.742 ; latch1:inst1|Q[7]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.897      ;
; 0.810 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 0.970      ;
; 0.847 ; latch1:inst|Q[4]       ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.002      ;
; 0.853 ; machine:inst2|state.s6 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.014      ;
; 0.858 ; machine:inst2|state.s6 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.019      ;
; 0.859 ; machine:inst2|state.s6 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.020      ;
; 0.859 ; machine:inst2|state.s6 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.020      ;
; 0.864 ; latch1:inst|Q[7]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.019      ;
; 0.899 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.059      ;
; 0.900 ; machine:inst2|state.s6 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.916 ; machine:inst2|state.s3 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.922 ; machine:inst2|state.s6 ; machine:inst2|state.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.923 ; machine:inst2|state.s3 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.079      ;
; 0.925 ; machine:inst2|state.s8 ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.081      ;
; 0.928 ; machine:inst2|state.s8 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.084      ;
; 0.928 ; machine:inst2|state.s8 ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.084      ;
; 0.928 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.079      ;
; 0.928 ; ALU2:inst3|Result[3]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.930 ; machine:inst2|state.s8 ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.086      ;
; 0.939 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.099      ;
; 0.972 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.124      ;
; 0.973 ; machine:inst2|state.s5 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.134      ;
; 0.978 ; machine:inst2|state.s5 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.139      ;
; 0.979 ; machine:inst2|state.s5 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.140      ;
; 0.979 ; machine:inst2|state.s5 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.140      ;
; 0.987 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.139      ;
; 0.992 ; machine:inst2|state.s7 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.153      ;
; 0.997 ; machine:inst2|state.s7 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.158      ;
; 0.998 ; machine:inst2|state.s7 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.159      ;
; 0.998 ; machine:inst2|state.s7 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.159      ;
; 0.999 ; latch1:inst1|Q[6]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.154      ;
; 1.004 ; machine:inst2|state.s4 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.165      ;
; 1.009 ; machine:inst2|state.s4 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.170      ;
; 1.010 ; machine:inst2|state.s4 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.171      ;
; 1.010 ; machine:inst2|state.s4 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.171      ;
; 1.012 ; latch1:inst|Q[6]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.167      ;
; 1.020 ; machine:inst2|state.s5 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.172      ;
; 1.029 ; latch1:inst|Q[2]       ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.184      ;
; 1.029 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.189      ;
; 1.033 ; latch1:inst|Q[6]       ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.193      ;
; 1.034 ; latch1:inst|Q[5]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.189      ;
; 1.036 ; machine:inst2|state.s1 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.188      ;
; 1.039 ; machine:inst2|state.s7 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.191      ;
; 1.043 ; machine:inst2|state.s1 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.199      ;
; 1.044 ; latch1:inst1|Q[5]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.199      ;
; 1.048 ; machine:inst2|state.s6 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.204      ;
; 1.051 ; machine:inst2|state.s4 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.203      ;
; 1.052 ; ALU2:inst3|Result[2]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 1.066 ; latch1:inst1|Q[4]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.221      ;
; 1.072 ; latch1:inst1|Q[7]      ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.227      ;
; 1.076 ; ALU2:inst3|Result[1]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.228      ;
; 1.079 ; machine:inst2|state.s5 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.235      ;
; 1.083 ; latch1:inst1|Q[4]      ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.238      ;
; 1.083 ; latch1:inst|Q[4]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.238      ;
; 1.090 ; latch1:inst1|Q[2]      ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.250      ;
; 1.090 ; machine:inst2|state.s7 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.246      ;
; 1.094 ; machine:inst2|state.s6 ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.250      ;
; 1.097 ; machine:inst2|state.s6 ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.253      ;
; 1.097 ; latch1:inst|Q[0]       ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.248      ;
; 1.099 ; machine:inst2|state.s6 ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.255      ;
; 1.100 ; latch1:inst|Q[3]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.255      ;
; 1.109 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.261      ;
; 1.110 ; machine:inst2|state.s3 ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.266      ;
; 1.113 ; machine:inst2|state.s3 ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.269      ;
; 1.113 ; machine:inst2|state.s2 ; ALU2:inst3|Result[5]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; latch1:inst1|Q[3]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.268      ;
; 1.115 ; machine:inst2|state.s3 ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.271      ;
; 1.120 ; machine:inst2|state.s8 ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.281      ;
; 1.120 ; machine:inst2|state.s8 ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.281      ;
; 1.120 ; machine:inst2|state.s8 ; ALU2:inst3|Result[2]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.281      ;
; 1.120 ; machine:inst2|state.s8 ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.281      ;
; 1.123 ; ALU2:inst3|Result[0]   ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.275      ;
; 1.133 ; latch1:inst1|Q[7]      ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.288      ;
; 1.135 ; latch1:inst1|Q[2]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.290      ;
; 1.137 ; ALU2:inst3|Result[7]   ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.289      ;
; 1.138 ; latch1:inst1|Q[7]      ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.293      ;
; 1.145 ; machine:inst2|state.s2 ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.301      ;
; 1.152 ; latch1:inst|Q[1]       ; ALU2:inst3|Result[1]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.312      ;
; 1.155 ; latch1:inst|Q[2]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.310      ;
; 1.160 ; latch1:inst|Q[3]       ; ALU2:inst3|Result[3]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.320      ;
; 1.172 ; latch1:inst|Q[1]       ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.327      ;
; 1.180 ; latch1:inst1|Q[3]      ; ALU2:inst3|Result[4]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.335      ;
; 1.182 ; latch1:inst1|Q[1]      ; ALU2:inst3|Result[6]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.337      ;
; 1.185 ; latch1:inst1|Q[0]      ; ALU2:inst3|Result[7]   ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.340      ;
; 1.191 ; latch1:inst1|Q[7]      ; ALU2:inst3|Result[0]   ; Clock        ; Clock       ; 0.000        ; 0.008      ; 1.351      ;
; 1.198 ; latch1:inst1|Q[0]      ; ALU2:inst3|Neg         ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.353      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Neg              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Neg              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU2:inst3|Result[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU2:inst3|Result[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s7      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|state.s8      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|state.s8      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|state.s0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|state.s0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|state.s1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|state.s1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|state.s2|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.080  ; 0.080  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.026  ; 0.026  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.052  ; 0.052  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -0.005 ; -0.005 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -0.274 ; -0.274 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -0.309 ; -0.309 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -0.411 ; -0.411 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -0.397 ; -0.397 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 0.080  ; 0.080  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 2.381  ; 2.381  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.184  ; 0.184  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 0.365  ; 0.365  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.044  ; 0.044  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.023  ; 0.023  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.042  ; 0.042  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 2.289  ; 2.289  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 2.343  ; 2.343  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 2.381  ; 2.381  ; Rise       ; Clock           ;
; Enable    ; Clock      ; 3.273  ; 3.273  ; Rise       ; Clock           ;
; dataIn    ; Clock      ; 2.503  ; 2.503  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.531  ; 0.531  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.094  ; 0.094  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.068  ; 0.068  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.125  ; 0.125  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 0.394  ; 0.394  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 0.429  ; 0.429  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 0.531  ; 0.531  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 0.517  ; 0.517  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 0.040  ; 0.040  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.097  ; 0.097  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.064 ; -0.064 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.245 ; -0.245 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.076  ; 0.076  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.097  ; 0.097  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.078  ; 0.078  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -2.169 ; -2.169 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -2.223 ; -2.223 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -2.261 ; -2.261 ; Rise       ; Clock           ;
; Enable    ; Clock      ; -2.680 ; -2.680 ; Rise       ; Clock           ;
; dataIn    ; Clock      ; -2.383 ; -2.383 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; FSM[*]          ; Clock      ; 5.065 ; 5.065 ; Rise       ; Clock           ;
;  FSM[1]         ; Clock      ; 5.065 ; 5.065 ; Rise       ; Clock           ;
;  FSM[3]         ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  FSM[4]         ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  FSM[5]         ; Clock      ; 4.944 ; 4.944 ; Rise       ; Clock           ;
; R_firstfour[*]  ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  R_firstfour[0] ; Clock      ; 4.820 ; 4.820 ; Rise       ; Clock           ;
;  R_firstfour[1] ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  R_firstfour[2] ; Clock      ; 4.779 ; 4.779 ; Rise       ; Clock           ;
;  R_firstfour[3] ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  R_firstfour[4] ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  R_firstfour[5] ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  R_firstfour[6] ; Clock      ; 4.691 ; 4.691 ; Rise       ; Clock           ;
; R_lastfour[*]   ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  R_lastfour[0]  ; Clock      ; 4.474 ; 4.474 ; Rise       ; Clock           ;
;  R_lastfour[1]  ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  R_lastfour[2]  ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  R_lastfour[3]  ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  R_lastfour[4]  ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  R_lastfour[5]  ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  R_lastfour[6]  ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
; negdisplay[*]   ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
;  negdisplay[6]  ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
; student_id[*]   ; Clock      ; 5.999 ; 5.999 ; Rise       ; Clock           ;
;  student_id[0]  ; Clock      ; 5.867 ; 5.867 ; Rise       ; Clock           ;
;  student_id[1]  ; Clock      ; 5.837 ; 5.837 ; Rise       ; Clock           ;
;  student_id[3]  ; Clock      ; 5.999 ; 5.999 ; Rise       ; Clock           ;
;  student_id[4]  ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  student_id[5]  ; Clock      ; 5.979 ; 5.979 ; Rise       ; Clock           ;
;  student_id[6]  ; Clock      ; 5.991 ; 5.991 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; FSM[*]          ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  FSM[1]         ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  FSM[3]         ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  FSM[4]         ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  FSM[5]         ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
; R_firstfour[*]  ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  R_firstfour[0] ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  R_firstfour[1] ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  R_firstfour[2] ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  R_firstfour[3] ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  R_firstfour[4] ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  R_firstfour[5] ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  R_firstfour[6] ; Clock      ; 4.308 ; 4.308 ; Rise       ; Clock           ;
; R_lastfour[*]   ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  R_lastfour[0]  ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  R_lastfour[1]  ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  R_lastfour[2]  ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  R_lastfour[3]  ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  R_lastfour[4]  ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
;  R_lastfour[5]  ; Clock      ; 4.331 ; 4.331 ; Rise       ; Clock           ;
;  R_lastfour[6]  ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
; negdisplay[*]   ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
;  negdisplay[6]  ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
; student_id[*]   ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  student_id[0]  ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  student_id[1]  ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  student_id[3]  ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
;  student_id[4]  ; Clock      ; 4.563 ; 4.563 ; Rise       ; Clock           ;
;  student_id[5]  ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  student_id[6]  ; Clock      ; 4.566 ; 4.566 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.774  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  Clock           ; -3.774  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -33.086 ; 0.0   ; 0.0      ; 0.0     ; -35.222             ;
;  Clock           ; -33.086 ; 0.000 ; N/A      ; N/A     ; -35.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.557  ; 0.557  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.527  ; 0.527  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.557  ; 0.557  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.471  ; 0.471  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -0.153 ; -0.153 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -0.177 ; -0.177 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -0.328 ; -0.328 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -0.292 ; -0.292 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 0.451  ; 0.451  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 4.328  ; 4.328  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.692  ; 0.692  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 1.016  ; 1.016  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.512  ; 0.512  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.517  ; 0.517  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.544  ; 0.544  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 4.123  ; 4.123  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 4.219  ; 4.219  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 4.328  ; 4.328  ; Rise       ; Clock           ;
; Enable    ; Clock      ; 6.234  ; 6.234  ; Rise       ; Clock           ;
; dataIn    ; Clock      ; 4.429  ; 4.429  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.558  ; 0.558  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.094  ; 0.094  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.068  ; 0.068  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.125  ; 0.125  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 0.394  ; 0.394  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 0.429  ; 0.429  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 0.558  ; 0.558  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 0.522  ; 0.522  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 0.040  ; 0.040  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.097  ; 0.097  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.064 ; -0.064 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.245 ; -0.245 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.076  ; 0.076  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.097  ; 0.097  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.078  ; 0.078  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -2.169 ; -2.169 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -2.223 ; -2.223 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -2.261 ; -2.261 ; Rise       ; Clock           ;
; Enable    ; Clock      ; -2.680 ; -2.680 ; Rise       ; Clock           ;
; dataIn    ; Clock      ; -2.383 ; -2.383 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; FSM[*]          ; Clock      ; 9.482  ; 9.482  ; Rise       ; Clock           ;
;  FSM[1]         ; Clock      ; 9.482  ; 9.482  ; Rise       ; Clock           ;
;  FSM[3]         ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  FSM[4]         ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  FSM[5]         ; Clock      ; 9.209  ; 9.209  ; Rise       ; Clock           ;
; R_firstfour[*]  ; Clock      ; 9.087  ; 9.087  ; Rise       ; Clock           ;
;  R_firstfour[0] ; Clock      ; 9.034  ; 9.034  ; Rise       ; Clock           ;
;  R_firstfour[1] ; Clock      ; 8.982  ; 8.982  ; Rise       ; Clock           ;
;  R_firstfour[2] ; Clock      ; 8.933  ; 8.933  ; Rise       ; Clock           ;
;  R_firstfour[3] ; Clock      ; 9.087  ; 9.087  ; Rise       ; Clock           ;
;  R_firstfour[4] ; Clock      ; 8.786  ; 8.786  ; Rise       ; Clock           ;
;  R_firstfour[5] ; Clock      ; 8.740  ; 8.740  ; Rise       ; Clock           ;
;  R_firstfour[6] ; Clock      ; 8.775  ; 8.775  ; Rise       ; Clock           ;
; R_lastfour[*]   ; Clock      ; 9.012  ; 9.012  ; Rise       ; Clock           ;
;  R_lastfour[0]  ; Clock      ; 8.319  ; 8.319  ; Rise       ; Clock           ;
;  R_lastfour[1]  ; Clock      ; 8.918  ; 8.918  ; Rise       ; Clock           ;
;  R_lastfour[2]  ; Clock      ; 8.968  ; 8.968  ; Rise       ; Clock           ;
;  R_lastfour[3]  ; Clock      ; 9.012  ; 9.012  ; Rise       ; Clock           ;
;  R_lastfour[4]  ; Clock      ; 8.967  ; 8.967  ; Rise       ; Clock           ;
;  R_lastfour[5]  ; Clock      ; 8.399  ; 8.399  ; Rise       ; Clock           ;
;  R_lastfour[6]  ; Clock      ; 8.426  ; 8.426  ; Rise       ; Clock           ;
; negdisplay[*]   ; Clock      ; 7.766  ; 7.766  ; Rise       ; Clock           ;
;  negdisplay[6]  ; Clock      ; 7.766  ; 7.766  ; Rise       ; Clock           ;
; student_id[*]   ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  student_id[0]  ; Clock      ; 11.225 ; 11.225 ; Rise       ; Clock           ;
;  student_id[1]  ; Clock      ; 11.236 ; 11.236 ; Rise       ; Clock           ;
;  student_id[3]  ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  student_id[4]  ; Clock      ; 9.223  ; 9.223  ; Rise       ; Clock           ;
;  student_id[5]  ; Clock      ; 11.555 ; 11.555 ; Rise       ; Clock           ;
;  student_id[6]  ; Clock      ; 11.559 ; 11.559 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; FSM[*]          ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  FSM[1]         ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  FSM[3]         ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  FSM[4]         ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  FSM[5]         ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
; R_firstfour[*]  ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  R_firstfour[0] ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  R_firstfour[1] ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  R_firstfour[2] ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  R_firstfour[3] ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  R_firstfour[4] ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  R_firstfour[5] ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  R_firstfour[6] ; Clock      ; 4.308 ; 4.308 ; Rise       ; Clock           ;
; R_lastfour[*]   ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  R_lastfour[0]  ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  R_lastfour[1]  ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  R_lastfour[2]  ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  R_lastfour[3]  ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  R_lastfour[4]  ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
;  R_lastfour[5]  ; Clock      ; 4.331 ; 4.331 ; Rise       ; Clock           ;
;  R_lastfour[6]  ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
; negdisplay[*]   ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
;  negdisplay[6]  ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
; student_id[*]   ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  student_id[0]  ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  student_id[1]  ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  student_id[3]  ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
;  student_id[4]  ; Clock      ; 4.563 ; 4.563 ; Rise       ; Clock           ;
;  student_id[5]  ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  student_id[6]  ; Clock      ; 4.566 ; 4.566 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 1216     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 1216     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 110   ; 110  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov 20 14:50:28 2019
Info: Command: quartus_sta lab6 -c lab6
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.774
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.774       -33.086 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.040
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.040        -8.144 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Wed Nov 20 14:50:29 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


