# my_daily_learning_note

2025年9月3日
今天是第一天开始标准化学习，首先就是尝试了在github上创建一个仓库用来存储自己的技术文档。之后可能会把自己学习的一些心得和错误经历储存在这个文档里，
以便之后复查。先预计开三个技术文档，RSIC-V、数字集成电路、Verilog HDL的疑难习题，目前尚不清楚怎么上传图片，之后再你慢慢探索吧，这个文件就当作
是一个日记本，简单写一下每天都干了什么。

一开始想在pycharm上面写完上传的，但是老是上传不成功，那就先直接在github上面写吧，影响不大。

2025年9月4日
昨天原本想先把环境装好，然后下centos7就花了3小时。。昨天verilog hdl题目开了个头，今天预计先看一天verilog吧，环境等看完verilog再装，争取一周把网站上的verilog题目做做完先

今天做了6章，比我想象的慢一些，后面可能会花更多时间，预计时间由改为5天（暂定）

z[0] = A&&B; 是如果AB都有数，就会z =1，而不是按位比较
要想比较，得用assign z= (A==B)?1:0;

2025年9月5日
继续学习verilog HDLbits/晚上上课
今天写了4章


2025年9月8日
今天写了3章半

2025年9月9日
今天终于刷完了 HDLBits！感觉很长一段时间内再也不想看见Verilog题目了（哭哭）
明天上课的homework还没做。。开摆！


20250910  早上组会+下午晚上上课

20250911 完成了riscv linux环境的配置。。。。。配置老是出现network的问题，模模糊糊的解决了。。不知道之后还会不会出现ip搜不到的问题

20250912 给rsic-v研究开了个头，看了一些视频了解了一下risc-v。看了一部分官方指令集，准备明天继续，先把指令集（至少是用到的）都看一遍

20250913 准备把vivado环境装好，最后还是把FPGA板子买了，这东西我还挺感兴趣的，准备明天要是送到了的话，跑跑历程啥的。  把环境装好之后，再把昨天剩下没看完的官方指令集看一下，再研究一下.不知道明天FPGA的快递啥时候到。
下午准备待会去旁听一下粤语课，指令集晚点再看。

20250914 板子没到，先继续看指令集，然后把ADD指令按视频要求写一下

不关心core
关心总线协议  AXI  AHB  APB 
尝试用总线去挂一些蜂鸣器之类的 握手成功 

20250925
之前一直在搞cadance，今天重新开始学习
准备花今明两天跟视频把risc-v的代码重新写一遍，周末两天过一遍AXI总线的内容，cadance课设剩下的内容国庆花时间做。

