/**
 * @file test_multicore.cpp
 * @brief Tests for the multi-core CPU system.
 *
 * Sections:
 *   1 (line  48) : Construction
 *   2 (line  68) : Independent execution
 *   3 (line 114) : Shared memory
 *   4 (line 145) : Timer interrupt
 *   5 (line 171) : Statistics - per-core and aggregate
 *   6 (line 196) : Reset
 */

#include "core/multicore.hpp"
#include "test_framework.hpp"
#include "test_utils.hpp"

using namespace riscv;

// Helper: smaller caches for faster tests
static MultiCoreConfig test_config(u32 num_cores = 2)
{
    MultiCoreConfig cfg;
    cfg.num_cores = num_cores;
    cfg.main_memory_size = 64 * 1024;  // 64 KB

    cfg.l1d =
    {
        .size_bytes    = 1024,
        .line_size     = 64,
        .associativity = 4,
        .hit_latency   = 1,
        .miss_penalty  = 10,
    };
    cfg.l2 =
    {
        .size_bytes    = 4096,
        .line_size     = 64,
        .associativity = 4,
        .hit_latency   = 5,
        .miss_penalty  = 50,
    };
    cfg.l3.size_bytes = 0; // disable L3
    return cfg;
}

// ═══════════════════════════════════════════════════════════════════════
//  1. Construction
// ═══════════════════════════════════════════════════════════════════════

TEST(mc_construction_2core)
{
    auto sys = MultiCoreCPU(test_config(2));
    ASSERT_EQ(sys.num_cores(), 2u);
    ASSERT_EQ(sys.core(0).pc(), 0u);
    ASSERT_EQ(sys.core(1).pc(), 0u);
    return true;
}

TEST(mc_construction_4core)
{
    auto sys = MultiCoreCPU(test_config(4));
    ASSERT_EQ(sys.num_cores(), 4u);
    return true;
}

// ═══════════════════════════════════════════════════════════════════════
//  2. Independent execution
// ═══════════════════════════════════════════════════════════════════════

TEST(mc_independent_programs)
{
    auto sys = MultiCoreCPU(test_config(2));

    // Core 0 program at 0x0000
    sys.load_instruction(0x0000, ADDI(1, 0, 42));
    sys.load_instruction(0x0004, EBREAK);

    // Core 1 program at 0x1000
    sys.load_instruction(0x1000, ADDI(1, 0, 99));
    sys.load_instruction(0x1004, EBREAK);

    sys.set_core_pc(0, 0x0000);
    sys.set_core_pc(1, 0x1000);

    sys.run_until_all_halted(20);

    ASSERT_EQ(sys.core(0).reg(1), 42u);
    ASSERT_EQ(sys.core(1).reg(1), 99u);
    return true;
}

TEST(mc_core_id_via_register)
{
    auto sys = MultiCoreCPU(test_config(2));

    // Both cores run the same program, but x10 = hart_id
    sys.load_instruction(0x0000, ADDI(1, 10, 1));
    sys.load_instruction(0x0004, EBREAK);

    sys.set_core_pc(0, 0x0000);
    sys.set_core_pc(1, 0x0000);
    sys.set_core_reg(0, 10, 0); // x10 = 0 (hart 0)
    sys.set_core_reg(1, 10, 1); // x10 = 1 (hart 1)

    sys.run_until_all_halted(20);

    ASSERT_EQ(sys.core(0).reg(1), 1u); // 0 + 1
    ASSERT_EQ(sys.core(1).reg(1), 2u); // 1 + 1
    return true;
}

// ═══════════════════════════════════════════════════════════════════════
//  3. Shared memory
// ═══════════════════════════════════════════════════════════════════════

TEST(mc_shared_memory_write_read)
{
    auto sys = MultiCoreCPU(test_config(2));

    sys.main_memory().write32(0x8000, 42);

    // Core 0: read from 0x8000 into x1
    sys.load_instruction(0x0000, LUI(2, 0x0000'8000)); // 0x8
    sys.load_instruction(0x0004, LW(1, 0, 2));
    sys.load_instruction(0x0008, EBREAK);

    // Core 1: same program
    sys.load_instruction(0x1000, LUI(2, 0x0000'8000));
    sys.load_instruction(0x1004, LW(3, 0, 2));
    sys.load_instruction(0x1008, EBREAK);

    sys.set_core_pc(0, 0x0000);
    sys.set_core_pc(1, 0x1000);

    sys.run_until_all_halted(20);

    // Both cores should see 42
    ASSERT_EQ(sys.core(0).reg(1), 42u);
    ASSERT_EQ(sys.core(1).reg(3), 42u);
    return true;
}

// ═══════════════════════════════════════════════════════════════════════
//  4. Timer interrupt
// ═══════════════════════════════════════════════════════════════════════

TEST(mc_timer_ticks)
{
    auto sys = MultiCoreCPU(test_config(2));

    sys.run_cycles(100);
    ASSERT_EQ(sys.timer().current_time(), 100u);
    return true;
}

TEST(mc_timer_sets_mip)
{
    auto sys = MultiCoreCPU(test_config(2));

    sys.timer().set_compare(50);
    sys.run_cycles(60);

    // Timer should have set MTIP on both cores
    ASSERT(sys.core(0).csrs().mip() & MInterrupt::MTIE);
    ASSERT(sys.core(1).csrs().mip() & MInterrupt::MTIE);
    return true;
}

// ═══════════════════════════════════════════════════════════════════════
//  5. Statistics
// ═══════════════════════════════════════════════════════════════════════

TEST(mc_stats_per_core)
{
    auto sys = MultiCoreCPU(test_config(2));

    sys.load_instruction(0x0000, ADDI(1, 0, 42));
    sys.load_instruction(0x0004, EBREAK);
    sys.load_instruction(0x1000, ADDI(1, 0, 99));
    sys.load_instruction(0x1004, EBREAK);

    sys.set_core_pc(0, 0x0000);
    sys.set_core_pc(1, 0x1000);

    sys.run_until_all_halted(20);

    auto stats = sys.get_stats();
    ASSERT_EQ(stats.core_stats.size(), 2u);
    ASSERT(stats.core_stats[0].instructions_retired > 0u);
    ASSERT(stats.core_stats[1].instructions_retired > 0u);
    return true;
}

// ═══════════════════════════════════════════════════════════════════════
//  6. Reset
// ═══════════════════════════════════════════════════════════════════════

TEST(mc_reset)
{
    auto sys = MultiCoreCPU(test_config(2));

    sys.load_instruction(0x0000, ADDI(1, 0, 42));
    sys.load_instruction(0x0004, EBREAK);
    sys.set_core_pc(0, 0x0000);
    sys.run_until_all_halted(20);
    ASSERT_EQ(sys.core(0).reg(1), 42u);

    sys.reset();
    ASSERT_EQ(sys.core(0).reg(1), 0u);
    ASSERT_EQ(sys.core(0).pc(), 0u);
    ASSERT_EQ(sys.cycles(), 0u);
    return true;
}
