本章介绍使用Verilog进行RTL描述的基本风格。此外，还讨论了编码时应注意的事项，并提供了一些示例代码。通过遵循本章介绍的描述风格和注意事项，可以提高合成电路的性能和源代码的可读性。

# 2.1 组合逻辑

# 2.1.1 正确的使用always和function
1. 为了更有效率的进行设计重用，规范的使用always，function和assign

2. 描述函数语句中的每个case语句表达式

3. 使用语法分析工具避免错误