<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Fernanda Gusm&atilde;o de Lima Kastensmidt)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=6532338737692493" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	
		
		
		<li><a href="#OutrasInformacoesRelevantes">Outras informações relevantes</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#MembroCorpoEditorial">Membro de corpo editorial</a></li>
		
	
		
		
		<li><a href="#MembroComiteAssessoramento">Membro de comitê de assessoramento</a></li>
		
	
		
		
		<li><a href="#RevisorPeriodico">Revisor de periódico</a></li>
		
	
		
		
		<li><a href="#RevisorProjetoFomento">Revisor de projeto de fomento</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetosExtensao">Projetos de extensão</a></li>
		
	
		
		
		<li><a href="#ProjetosDesenvolvimento">Projetos de desenvolvimento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("citacoes");</script>
		
		
		<a id="ancora-menu-citacoes" href="#Citacoes" class="acessibilidade separador"><span></span>Citações</a>
		
	
		
		
		<div id="menu-citacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Citacoes">Citações no ISI</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SciELO</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SCOPUS</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações em outras bases bibliográficas</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4799592D0&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4799592D0"><div class="infpessoa">
<h2 class="nome">Fernanda Gusm&atilde;o de Lima Kastensmidt<br>
<br>
<span align="center" style="font-weight: bold" class="texto">Bolsista de Produtividade em Pesquisa do CNPq - N&iacute;vel 1D</span>
</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/6532338737692493</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 20/08/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (1997), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1999) e doutorado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2003). Atualmente é professor Associado da Universidade Federal do Rio Grande do Sul e Coordenador do Programa de Pós-Graduação em Microeletrônica (PGMICRO). Tem experiência na área de Microeletrônica e Engenharia da Computação, com ênfase em Hardware, atuando principalmente nos seguintes temas: técnicas de proteção a falhas de radiação, projeto de sistemas tolerante a falhas, arquitetura programável, FPGA, qualificação de sistemas e circuitos integrados sob falhas e modelagem de falhas. É autora do livro Fault Tolerance Techniques for SRAM-based FPGAs publicado em 2006 pela editora Springer e co-autora de mais 3 livros cientificos. Participou do projeto da carga útil do satélite NanoSat-BR1 que foi lançado em Junho de 2014 e atualmente está no projeto do NanoSat-BR2 onde parte da carga útil é responsavel por analisar os efeitos da SAA em Circuitos Integrados fabricados em tecnologia nanométrica.<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Fernanda Gusmão de Lima Kastensmidt</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">KASTENSMIDT, F. L.;Kastensmidt, Fernanda Lima;Kastensmidt, Fernanda;Kastensmidt, F.;Kastensmidt, F. L.;Kastensmidt, Fernanda L.;KASTENSMIDT, FERNANDA G. L.;Fernanda Lima Kastensmidt;Lima Kastensmidt, Fernanda;Lima Kastensmidt, F.;Kastensmidt, Fernanda Gusmão de Lima;KASTENSMIDT, F.L.</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Universidade Federal do Rio Grande do Sul, Instituto de Informática. <br class="clear" />Av. Bento Gonçalves, 9500 - Campus do Vale - Bloco IV<br class="clear" />Agronomia<br class="clear" />91501-970 - Porto Alegre, RS - Brasil - Caixa-postal: 15064<br class="clear" />Telefone: (51) 33087036<br class="clear" />Fax: (51) 33087308<br class="clear" />URL da Homepage: <a target="blank" href="http://www.inf.ufrgs.br/~fglima">http://www.inf.ufrgs.br/~fglima</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=D"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: DESIGNING SINGLE EVENT UPSET MITIGATION TECHNIQUES FOR LARGE SRAM-based FPGA COMPONENTS, Ano de obtenção: 2003. <br class="clear" />Orientador: <a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4585719152284650'><img src='images/curriculo/logolattes.gif' /></a>Ricardo Augusto da Luz Reis. <br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: circuito programável; técnicas de proteção contra radiação; tolerante a falhas.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Setores de atividade: Assessoria Ou Consultoria de Arquitetura Ou Engenharia; Fabricação de Material Eletrônico Básico; Educação Superior. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=M"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: Arquitetura Programável,Ano de Obtenção: 1999.<br class="clear" />Orientador: Ricardo Augusto da Luz Reis.<br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: arquitetura programável; FPGA; gate array.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Setores de atividade: Fabricação de Aparelhos e Equipamentos de Telecomunicação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1993 - 1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: Desenvolvimento e Implementação do Micro-controlador 8051 em FPGA. <br class="clear" />Orientador: Luigi Carro. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<div class="layout-cell layout-cell-12 data-cell"></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor Público, Enquadramento Funcional: Coordenador do PGMICRO, Carga horária: 12</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: , Enquadramento Funcional: Professor Associado, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: , Enquadramento Funcional: Membro da Comissão de Pesquisa (COMPESQ), Carga horária: 2</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: , Enquadramento Funcional: Coordenador Substituto do PGMICRO, Carga horária: 8</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vice-coordenador do Programa de Pós-Graduação em Microeletrônica</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: , Enquadramento Funcional: Professor Adjunto, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Pesquisador, Carga horária: 8</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista de Doutorado, Enquadramento Funcional: Aluno Doutorado, Carga horária: 40</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista de Mestrado, Enquadramento Funcional: Aluno Mestrado, Carga horária: 40</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista Iniciação Cientifica, Enquadramento Funcional: bolsista de IC, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>04/2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Programa de Pós-Graduação em Microeletronica (PGMICRO).</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2005 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2005 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tecnicas Digitais para Computação<br class="clear" />Tecnicas Digitais para Computação - laboratorio<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2005 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />CMP238 - Projeto e Teste de um Sistema VLSI<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10/2003 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Microeletronica - Circuitos Programáveis (FPGA)'>Microeletronica - Circuitos Programáveis (FPGA)</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Université Bordeaux 1 Sciences et Technologies, BORDEAUX 1, França.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor Visitante, Enquadramento Funcional: Professor/Pesquisador visitante</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Missão de pesquisa ao laboratório IMS na Universidade de Bordeaux em Janeiro e Fevereiro de 2008.</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Universidade Estadual do Rio Grande do Sul, UERGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor, Enquadramento Funcional: Professor, Carga horária: 40</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>07/2004 - 02/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Conselho Curador, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />membro do Conselho Curador da UERGS.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2003 - 02/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Engenharia em Sistemas Digitais, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Microeletronica - Teste e Tolerância a Falhas'>Microeletronica - Teste e Tolerância a Falhas</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>02/2003 - 12/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia em Sistemas Digitais, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Circuitos Eletricos<br class="clear" />Arquitetura e Organização de Computadores II<br class="clear" />Laboratorio II<br class="clear" />Sistemas Digitais<br class="clear" />Técnicas Digitais<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Faculdades Integradas do Instituto Ritter dos Reis, FIIRR, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor, Enquadramento Funcional: Professor, Carga horária: 4</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplina: Organização de Computadores</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2002 - 01/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Sistema de Informação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Xilinx Inc., XILINX, Estados Unidos.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Estagiário, Enquadramento Funcional: Estagiário, Carga horária: 40</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estagio de doutorado sanduiche</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>02/2001 - 11/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágios , High reliability group, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio realizado<br class="clear" />Desenvolvimento e pesquisa de novas técnicas de proteção de FPGAs contra radiação. </div>
</div><br class="clear" /><div class="inst_back">
<b>Institut National Polytechique de Grenoble, INPG, França.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Estagiário, Enquadramento Funcional: Estagiário, Carga horária: 40</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estagio no doutorado sanduiche</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2000 - 09/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágios , TIMA, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio realizado<br class="clear" />Circuitos tolerantes a radiação. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_Microeletronica - Teste e Toler&acirc;ncia a Falhas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Microeletronica - Teste e Tolerância a Falhas</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Modelagem, injeção de falhas, teste, qualificação de circuitos integrados e desenvolvimento de técnicas de tolerância a falhas provenientes do efeito de radiação.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. <br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos / Especialidade: Materiais e Componentes Semicondutores. <br class="clear" />Setores de atividade: Atividades No Campo das Nanotecnologias e Desenvolvimento de Nanoprodutos; Aeronáutica e Espaço; Educação Superior. <br class="clear" />Palavras-chave: modelagem de falhas; manufacturability; radiação; circuitos integrados.</div>
</div><a name='LP_Microeletronica - Circuitos Program&aacute;veis (FPGA)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Microeletronica - Circuitos Programáveis (FPGA)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Este projeto tem como objetivo investigar o efeito de falhas em circuitos programaveis configurados por SRAM e desenvolver técnicas de tolerancia para assegurar o correto funcionamento de circuitos programaveis em ambientes com particulas energizadas. Este trabalho desenvolve sistemas embarcados tolerantes a radiação composto por um grande numbero de memoria, processadores e blocos lógicos.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" />Grande Área: Engenharias / Área: Engenharia Aeroespacial / Subárea: Sistemas Aeroespaciais. <br class="clear" />Setores de atividade: Educação Superior; Fabricação de Outros Aparelhos e Instrumentos de Medida, Teste e Controle, Exceto Equipamentos Para Controle de Processos Industriais; Aeronáutica e Espaço. <br class="clear" />Palavras-chave: arquitetura programável; FPGA; técnicas de proteção contra radiação; teste; tolerante a falhas.</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Projeto da Carga Util do Cubesat - NanoSAT-BR2'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto da Carga Util do Cubesat - NanoSAT-BR2<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Desenvolvimento na carga util do cubesat Nanosat-BR2 para medir o efeito da Anomalia Magnatica do Atlantico Sul (SAA) em circuitos integrados fabricados em dimensões nanométricas.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Chielle, Eduardo - Integrante / Tonfat, Jorge - Integrante / TAMBARA, LUCAS A. - Integrante / Otavio Durão - Integrante / Nelson Jorge Schuch - Integrante.<br class="clear" /></div>
</div><a name='PP_Projeto, Desenvolvimento e Teste de Circuitos e Sensores Micro e Nano me&amp;#769;tricos Tolerantes a Radiac&amp;#807;a&amp;#771;o'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto, Desenvolvimento e Teste de Circuitos e Sensores Micro e Nano me&#769;tricos Tolerantes a Radiac&#807;a&#771;o<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto de intercambio entre PGMICRO e National Research Nuclear University (MEPHI). <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / TAMBARA, LUCAS - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Cooperação.</div>
</div><a name='PP_T&eacute;cnicas para alta confiabilidade e reparo eficiente de FPGAs em ambientes aeroespaciais'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas para alta confiabilidade e reparo eficiente de FPGAs em ambientes aeroespaciais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Luigi Carro em 12/09/2014.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Assim, neste projeto propõe-se a investigação de novas técnicas para prover alta confiabilidade a FPGAs expostos a intensos fluxos radioativos, visando a habilitar seu uso em aplicações aeroespaciais. Destacamos em especial a necessidade de técnicas capazes de efetuar a detecção e o diagnóstico preciso dos diferentes tipos de falhas que podem afetar esses dispositivos. Dessa forma, pode-se fazer o reparo de forma mais rápida e eficiente, aumentando a confiabilidade e a vida útil do sistema e aliando as vantagens oferecidas por FPGAs com as necessidades de confiabilidade encontradas no nicho aeroespacial. (CT_Aeroespacial). <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (4)  / Doutorado: (5) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Luigi Carro - Coordenador / Gabriel Nazar - Integrante / RECH, PAOLO - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Projeto Carga Util do CubeSat - NanoSAT-BR1'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto Carga Util do CubeSat - NanoSAT-BR1<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Desenvolvimento de parte da carga útil do satelite NanoSAT-BR1 em parceria com o INPE e a UFSM.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Ricardo Reis - Integrante / Tonfat, Jorge - Integrante / TAMBARA, LUCAS A. - Integrante / William Guareschi - Integrante / Otavio Durão - Integrante / AZAMBUJA, JOSE RODRIGO - Integrante / SCHUCH, NELSON - Integrante.<br class="clear" /></div>
</div><a name='PP_Desenvolvendo Te&amp;#769;cnicas Hibridas de Tolera&amp;#770;ncia a Falhas em Processadores Embarcados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvendo Te&#769;cnicas Hibridas de Tolera&#770;ncia a Falhas em Processadores Embarcados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (3)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Luigi Carro - Integrante / Antonio Carlos Beck Filho - Integrante.<br class="clear" />Financiador(es): CAPES - Centro Anhanguera de Promoção e Educação Social - Cooperação.</div>
</div><a name='PP_Desenvolvimento de Sistemas Tolerantes a Radia&ccedil;&atilde;o e Qualifica&ccedil;&atilde;o para Uso Aeroespacial'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Sistemas Tolerantes a Radiação e Qualificação para Uso Aeroespacial<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (6) Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Wirth, Gilson - Integrante / Odair Lelis Gonçalez - Integrante / BALEN, TIAGO - Integrante.<br class="clear" />Financiador(es): CAPES - Centro Anhanguera de Promoção e Educação Social - Cooperação.</div>
</div><a name='PP_Desenvolvimento de Te&amp;#769;cnicas de Tolera&amp;#770;ncia a Falhas Transientes de Sistemas Embarcados em Plataformas Reconfigura&amp;#769;veis para Aplicac&amp;#807;o&amp;#771;es em nano Sate&amp;#769;lites e Qualificac&amp;#807;a&amp;#771;o sob Radiac&amp;#807;a&amp;#771;o'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Te&#769;cnicas de Tolera&#770;ncia a Falhas Transientes de Sistemas Embarcados em Plataformas Reconfigura&#769;veis para Aplicac&#807;o&#771;es em nano Sate&#769;lites e Qualificac&#807;a&#771;o sob Radiac&#807;a&#771;o<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Universal - CNPq. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (4)  / Doutorado: (4) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Odair Lelis Gonçalez - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Qualificac&amp;#807;a&amp;#771;o de Circuitos Programa&amp;#769;veis sob Dose de Radiac&amp;#807;a&amp;#771;o Acumulada para Aplicac&amp;#807;o&amp;#771;es Espaciais em Baixa O&amp;#769;rbita'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Qualificac&#807;a&#771;o de Circuitos Programa&#769;veis sob Dose de Radiac&#807;a&#771;o Acumulada para Aplicac&#807;o&#771;es Espaciais em Baixa O&#769;rbita<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo deste projeto é qualificar circuitos integrados como FPGAs e processadores sob radiação desenvolvendo uma metodologia de teste e verificação para estabelecer o uso de componentes comerciais em aplicações espaciais. 
Programa Pesquisador Gaucho - Edital Fapergs 06/2010. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.</div>
</div><a name='PP_Falhas de efeito transiente em FPGAs configura&amp;#769;veis por tecnologia SRAM, Flash e EEPROM e FPAAs configra&amp;#769;veis por SRAM: Modelagem, Teste e Tolera&amp;#770;ncia'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Falhas de efeito transiente em FPGAs configura&#769;veis por tecnologia SRAM, Flash e EEPROM e FPAAs configra&#769;veis por SRAM: Modelagem, Teste e Tolera&#770;ncia<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Faz-se necessa&#769;rio estudar em detalhe o efeito da radiac&#807;a&#771;o na arquitetura de FPGAs e FPAA desenvolver mecanismos para o teste de circuitos sintetizados nos mesmos; e apo&#769;s, propor uma
nova arquitetura de FPGA tolerante a falhas transientes ou te&#769;cnicas de tolera&#770;ncia conforme aplicac&#807;a&#771;o alvo. Com este projeto espera-se gerar resultados inovadores e de importa&#770;ncia para a a&#769;rea. Atualmente ainda na&#771;o ha&#769; em grande quantidade na literatura um estudo detalhado sobre os efeitos transientes da radiac&#807;a&#771;o nas ce&#769;lulas de programac&#807;a&#771;o SRAM, EEPROM e FLASH nos FPGAs e FPAA programados por SRAM e nem uma metodologia de teste e verificac&#807;a&#771;o do efeito destas falhas.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (4) Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Wirth, Gilson - Integrante / Reis, R. - Integrante.<br class="clear" />Financiador(es): Agência Espacial Brasileira - Auxílio
										financeiro.</div>
</div><a name='PP_Falhas de Efeito Transiente em FPGA configur&aacute;veis por tecnologia Flash e EEPROM: Modelagem, Teste e Toler&acirc;ncia'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Falhas de Efeito Transiente em FPGA configuráveis por tecnologia Flash e EEPROM: Modelagem, Teste e Tolerância<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo deste projeto é verificar o efeito de falhas transientes em FPGAs, desenvolver técnicas de proteção a essas falhas, testar, validar, modelar as falhas nestes circuitos e comparar resultados entre os modelos e os experimentos praticos. O projeto tem como objetivo viabilizar o uso de circuitos comerciais com tecnicas de proteção em nivel de arquitetura para aplicações espaciais.
Edital Jovem Pesquisador - CNPq - 06/2008. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_SISTOL - Sistemas Computacionais Tolerantes a Flutua&ccedil;&otilde;es no Comportamento de seus Componentes'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SISTOL - Sistemas Computacionais Tolerantes a Flutuações no Comportamento de seus Componentes<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo do projeto é estudar e desenvolver novas técnicas de tolerância a falhas para circuitos digitais a fim de garantir o correto funcionamento de sistemas digitais operando em ambientes espaciais ou em aplicações de alta confiabilidade. 
As tecnicas desenvolvidas devem apresentar aumento na confiabilidade, bom desempenho e baixo consumo de energia. As tecnicas podem ser aplicadas para circuitos de aplicações especificas e para circuitos programáveis. 
Esse projeto visa tambem difundir o conhecimento de circuitos tolerantes a radiação para aplicações espacais e qualificar mais alunos para essa área.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Especialização: (0)  / Mestrado acadêmico: (3)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Ricardo Reis - Coordenador / Sergio Bampi - Integrante / Marcelo Johann - Integrante / Gilson Wirth - Integrante / Egas Neto - Integrante / Lorenzo Petroli - Integrante / Thiago Assis - Integrante / Érico Sawabe - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 19</div>
</div><a name='PP_Micro e Nanoeletr&ocirc;nica'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Micro e Nanoeletrônica<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A tecnologia de fabricação CMOS de semicondutores está periodicamente rompendo limites em termos de redução nas dimensões dos transistores, na tensão de alimentação, aumento de velocidade de processamento e de densidade lógica. Devido a essa evolução da tecnologia, os circuitos estão tornando-se cada vez mais vulneráveis a ruídos internos e externos, provenientes do acoplamento de sinais e da radiação presente não apenas no espaço, mas também na atmosfera terrestre. Uma questão fundamental nas tecnologias sub-micrométricas atuais e futuras é o desafio de desenvolver circuitos integrados confiáveis com número cada vez maior de dispositivos, onde estes são, individualmente, cada vez mais susceptíveis a erros no funcionamento. O grupo da UERGS/Guaíba pretende contribuir com o estudo e modelagem das flutuações, bem como com o desenvolvimento de metodologias de projeto visando tolerância a falhas. Estes modelos e metodologias de projeto serão então integrados com as ferramentas de CAD e metodologias de projeto de Sistemas Computacionais Integrados em Chips desenvolvidos no âmbito deste projeto.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Gustavo Neuberger - Integrante / Gilson Wirth - Coordenador / Eduardo Ceretta Moreira - Integrante / Reginaldo da Nóbrega Tavares - Integrante / Vinicius de Souza Dutra - Integrante / João Wagner Lopes de Oliveira - Integrante.<br class="clear" />Número de orientações: 1</div>
</div><a name='PP_Concepc&atilde;o de Circuitos Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concepcão de Circuitos Integrados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto abrange as seguintes areas: Arquitetura de Microcircuitos e Microsistemas, CAD de Circuitos VLSI, 
CAD e Projeto de Circuitos Digitais, Caracterização Elétrica de Dispositivos, Programação Time em Circuitos Integrados,
Projeto de Circuitos Digitais e Analogicos e Teste de Circuitos Integrados.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (8)  / Especialização: (0)  / Mestrado acadêmico: (15)  / Mestrado profissional: (0)  / Doutorado: (10) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Integrante / Ricardo Reis - Coordenador / Sergio Bampi - Integrante / Gustavo Neuberger - Integrante / Alex Panato - Integrante / Tatiana Gadelha Serra - Integrante.<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosExtensao">
<h1>Projetos de extens&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_CAPES - BRAFITEC'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CAPES - BRAFITEC<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Intercambio de alunos de graduação de engenharia elétrica e engenharia da computação entre a UFRGS, UFBA e as escolas de engenharia francesas da rede Ampere (  ENSEIRB - Ecole nationale supérieure d'électronique, informatique
  ENSPS - Ecole Nationale Supérieure de Physique de Strasbourg
  ENSEA - Ecole Nationale Supérieure de I'Electronique et de ses Applications
  ENSICAEN - Ecole Nationale Supérieure d'Ingenieurs de Caen
  CPE - Ecole Supérieure de Chimie Physique Electronique de Lyon
  ENSIETA - Ecole Nationale Supérieure D'Ingénieurs ). <br class="clear" />Situação: Em andamento; Natureza: Extensão. <br class="clear" />Alunos envolvidos: Graduação: (32) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Ricardo Reis - Integrante / João Manoel Gomez da Silva Jr. - Integrante.<br class="clear" />Financiador(es): CAPES - Centro Anhanguera de Promoção e Educação Social - Bolsa.</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosDesenvolvimento">
<h1>Projetos de desenvolvimento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Projeto de Carga &Uacute;til do Sat&eacute;lite NanoSat-BR1'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto de Carga Útil do Satélite NanoSat-BR1<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Parte da carga útil do primeiro nanossatélite brasileiro, NanoSatC-BR1, foi projetada no laboratório de pesquisa do Instituto de Informática da UFRGS sob coordenação da professora Fernanda Lima Kastensmidt. O objetivo é qualificar o uso de processadores embarcados em FPGA comercial para uso em aplicações espaciais. A carga útil contém a descrição de um processador de 32-bits baseado na arquitetura MIPS com software protegido contra erros provenientes de radiação sintetizado em um circuito FPGA ProASIC3E programado por memoria Flash. As técnicas de proteção usadas no software foram desenvolvidas durante o doutorado do aluno Jose Rodrigo Azambuja, orientado pela professora Fernanda, cuja tese foi defendida em Setembro de 2013 no PPGC. A integração do processador e interfaces de comunicação com o computador de bordo do satélite e controle dos demais circuitos da carga útil foi de responsabilidade do aluno de mestrado do PGMICRO William Do Nascimento Guareschi, orientado pelo professor Ricardo Reis. A metodologia de teste foi desenvolvida e realizada pelo aluno de doutorado do PGMICRO Lucas Tambara, orientado pela professora Fernanda Lima Kastensmidt.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Fernanda Gusmão de Lima Kastensmidt - Coordenador / Reis, R. - Integrante / William Guareschi - Integrante / AZAMBUJA, JOSE - Integrante / TAMBARA, LUCAS - Integrante.<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="MembroCorpoEditorial">
<h1>Membro de corpo editorial</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: JICS. Journal of Integrated Circuits and Systems (Ed. Português)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Journal of Electronic Testing</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="MembroComiteAssessoramento">
<h1>Membro de comit&ecirc; de assessoramento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Agência de fomento: Conselho Nacional de Desenvolvimento Científico e Tecnológico</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorPeriodico">
<h1>Revisor de peri&oacute;dico</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Nuclear Science (0018-9499)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Journal of Electronic Testing</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Computers (Print)</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorProjetoFomento">
<h1>Revisor de projeto de fomento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Agência de fomento: Conselho Nacional de Desenvolvimento Científico e Tecnológico</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Outros / Área: Microeletrônica. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Outros / Área: Microeletrônica / Subárea: Teste e Tolerância a Falhas. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Engenharias / Área: Engenharia Aeroespacial / Subárea: Sistemas Aeroespaciais/Especialidade: Satélites e Outros Dispositivos Aeroespaciais. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos/Especialidade: Automação Eletrônica de Processos Elétricos e Industriais. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Francês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Razoavelmente, Lê Razoavelmente. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper LATW 2007 - "Statistical Analysis of Variability of Flip-Flop Race Immunity in 130nm nd 90nm CMOS Technologies". Autores: G. Neuberger, F. Kastensmidt, G. Wirth e R. Reis, Test Technology Technical Council (TTTC). </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a><div class="cita-artigos"> <b>Citações</b> </div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">Web of Science<a href="http://www.researcherid.com/rid/J-3410-2014" target='_blank' ><img src="/buscatextual/images/curriculo/researcherID.gif"/></a></div><div class="trab">Total de trabalhos:197</div><div class="cita">Total de citações:570</div><div class="fator">Fator H:14</div><div class="detalhes"><a href="http://www.researcherid.com/rid/J-3410-2014" target='_blank' >Kastensmidt</a>&nbsp;&nbsp;Data:&nbsp;04/09/2017</div></div></div></div></div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">SCOPUS<a href="http://www.scopus.com/authid/detail.url?authorId=7801415887" target='_blank' ><img src="/buscatextual/images/curriculo/scopus.png"/></a></div><div class="trab">Total de trabalhos:124</div><div class="cita">Total de citações:393</div><div class="detalhes"><a href="http://www.scopus.com/authid/detail.url?authorId=7801415887" target='_blank' >kastensmidt, F.</a>&nbsp;&nbsp;Data:&nbsp;11/08/2014</div></div></div></div></div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">Outras</div><div class="trab">Total de trabalhos:53</div><div class="cita">Total de citações:253</div><div class="detalhes">F. Kastensmidt & F. Lima (retirando autores coincidentes)&nbsp;&nbsp;Data:&nbsp;10/04/2008</div></div></div></div></div><br class="clear"><div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BENITES, LUIS A. C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2019.2921796" target="_blank"></a>BENITES, LUIS A. C. ; Benevenuti, Fabio ; DE OLIVEIRA, ADRIA B. ; <b>Kastensmidt, Fernanda L.</b> ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; MEDINA, NILBERTO H. ; GUAZZELLI, MARCILEI A. . Reliability Calculation With Respect to Functional Failures Induced by Radiation in TMR Arm Cortex-M0 Soft-Core Embedded Into SRAM-Based FPGA. IEEE TRANSACTIONS ON NUCLEAR SCIENCE<sup><img id='00189499_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 66, p. 1433-1440, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2019.2921796&issn=00189499&volume=66&issue=&paginaInicial=1433&titulo=Reliability Calculation With Respect to Functional Failures Induced by Radiation in TMR Arm Cortex-M0 Soft-Core Embedded Into SRAM-Based FPGA&sequencial=1&nomePeriodico=IEEE TRANSACTIONS ON NUCLEAR SCIENCE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ALBANDES, I.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2019.04.002" target="_blank"></a>ALBANDES, I. ; MARTINS, M. ; CUENCA-ASENSI, S. ; <b>KASTENSMIDT, F.L.</b> . Building ATMR circuits using approximate library and heuristic approaches. MICROELECTRONICS RELIABILITY<sup><img id='00262714_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 97, p. 24-30, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2019.04.002&issn=00262714&volume=97&issue=&paginaInicial=24&titulo=Building ATMR circuits using approximate library and heuristic approaches&sequencial=2&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RODRIGUES, GENNARO S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10836-019-05806-y" target="_blank"></a>RODRIGUES, GENNARO S. ; BARROS DE OLIVEIRA, ÁDRIA ; <b>Kastensmidt, Fernanda Lima</b> ; POUGET, VINCENT ; BOSIO, ALBERTO . Assessing the Reliability of Successive Approximate Computing Algorithms under Fault Injection. JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS<sup><img id='09238174_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, v. 1, p. 1-8, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10836-019-05806-y&issn=09238174&volume=1&issue=&paginaInicial=1&titulo=Assessing the Reliability of Successive Approximate Computing Algorithms under Fault Injection&sequencial=3&nomePeriodico=JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TAMBARA, LUCAS ANTUNES</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2018.2844250" target="_blank"></a>TAMBARA, LUCAS ANTUNES ; <b>Kastensmidt, Fernanda Lima</b> ; RECH, PAOLO ; LINS, FILIPE ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; SILVEIRA, MARCILEI A. G. . Reliability-Performance Analysis of Hardware and Software Co-Designs in SRAM-based APSoCs. IEEE TRANSACTIONS ON NUCLEAR SCIENCE<sup><img id='00189499_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-1, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2018.2844250&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Reliability-Performance Analysis of Hardware and Software Co-Designs in SRAM-based APSoCs&sequencial=4&nomePeriodico=IEEE TRANSACTIONS ON NUCLEAR SCIENCE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DE OLIVEIRA, ADRIA BARROS</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2018.2852606" target="_blank"></a>DE OLIVEIRA, ADRIA BARROS ; RODRIGUES, GENNARO SEVERINO ; <b>Kastensmidt, Fernanda Lima</b> ; ADDED, NEMITALA ; MACCHIONE, EDUARDO L. A. ; AGUIAR, VITOR A. P. ; MEDINA, NILBERTO H. ; SILVEIRA, MARCILEI A. G. . Lockstep Dual-Core ARM A9: Implementation and Resilience Analysis under Heavy Ion Induced Soft Errors. IEEE TRANSACTIONS ON NUCLEAR SCIENCE<sup><img id='00189499_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-1, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2018.2852606&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Lockstep Dual-Core ARM A9: Implementation and Resilience Analysis under Heavy Ion Induced Soft Errors&sequencial=5&nomePeriodico=IEEE TRANSACTIONS ON NUCLEAR SCIENCE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ZIMPECK, A.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2018.06.090" target="_blank"></a>ZIMPECK, A.L. ; MEINHARDT, C. ; ARTOLA, L. ; HUBERT, G. ; <b>KASTENSMIDT, F.L.</b> ; REIS, R.A.L. . Impact of different transistor arrangements on gate variability. MICROELECTRONICS RELIABILITY<sup><img id='00262714_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 88-90, p. 111-115, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2018.06.090&issn=00262714&volume=88-90&issue=&paginaInicial=111&titulo=Impact of different transistor arrangements on gate variability&sequencial=6&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ALBANDES, I.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2018.07.115" target="_blank"></a>ALBANDES, I. ; SERRANO-CASES, A. ; MARTINS, M. ; MARTÍNEZ-ÁLVAREZ, A. ; CUENCA-ASENSI, S. ; <b>KASTENSMIDT, F.L.</b> . Design of approximate-TMR using approximate library and heuristic approaches. MICROELECTRONICS RELIABILITY<sup><img id='00262714_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 88-90, p. 898-902, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2018.07.115&issn=00262714&volume=88-90&issue=&paginaInicial=898&titulo=Design of approximate-TMR using approximate library and heuristic approaches&sequencial=7&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TAMBARA, LUCAS ANTUNES</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2017.2648978" target="_blank"></a>TAMBARA, LUCAS ANTUNES ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; SANTOS, ANDRE ; <b>Lima Kastensmidt, Fernanda</b> ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; AGUIRRE, FERNANDO ; SILVEIRA, MARCILEI A. G. . Analyzing Reliability and Performance Trade-offs of HLS-based Designs in SRAM-based FPGAs under Soft Errors. IEEE Transactions on Nuclear Science<sup><img id='00189499_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2017.2648978&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Analyzing Reliability and Performance Trade-offs of HLS-based Designs in SRAM-based FPGAs under Soft Errors&sequencial=8&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SARTOR, ANDERSON L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3001935" target="_blank"></a>SARTOR, ANDERSON L. ; LORENZON, ARTHUR F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Kastensmidt, Fernanda</b> ; WONG, STEPHAN ; BECK, ANTONIO C. S. . Exploiting Idle Hardware to Provide Low Overhead Fault Tolerance for VLIW Processors. ACM Journal on Emerging Technologies in Computing Systems<sup><img id='15504832_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15504832' /></sup>, v. 13, p. 1-21, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/3001935&issn=15504832&volume=13&issue=&paginaInicial=1&titulo=Exploiting Idle Hardware to Provide Low Overhead Fault Tolerance for VLIW Processors&sequencial=9&nomePeriodico=ACM Journal on Emerging Technologies in Computing Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Tonfat, Jorge</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.micpro.2017.04.016" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; TAMBARA, LUCAS ; Santos, André ; <b>Kastensmidt, Fernanda Lima</b> . Soft Error Susceptibility Analysis Methodology of HLS Designs in SRAM-based FPGAs. MICROPROCESSORS AND MICROSYSTEMS<sup><img id='01419331_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01419331' /></sup>, v. 1, p. 1-8, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.micpro.2017.04.016&issn=01419331&volume=1&issue=&paginaInicial=1&titulo=Soft Error Susceptibility Analysis Methodology of HLS Designs in SRAM-based FPGAs&sequencial=10&nomePeriodico=MICROPROCESSORS AND MICROSYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DE AGUIAR, Y.Q.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2017.06.077" target="_blank"></a>DE AGUIAR, Y.Q. ; ARTOLA, L. ; HUBERT, G. ; MEINHARDT, C. ; <b>KASTENSMIDT, F.L.</b> ; REIS, R.A.L. . Evaluation of radiation-induced soft error in majority voters designed in 7 nm FinFET technology. MICROELECTRONICS RELIABILITY<sup><img id='00262714_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 74, p. 1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2017.06.077&issn=00262714&volume=74&issue=&paginaInicial=1&titulo=Evaluation of radiation-induced soft error in majority voters designed in 7 nm FinFET technology&sequencial=11&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RODRIGUES, GENNARO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2017.2706519" target="_blank"></a>RODRIGUES, GENNARO ; ROSA, FELIPE ; DE OLIVEIRA, ADRIA ; <b>Lima Kastensmidt, Fernanda</b> ; OST, LUCIANO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Analyzing the Impact of Fault Tolerance Methods in ARM Processors under Soft Errors running Linux and Parallelization APIs. IEEE TRANSACTIONS ON NUCLEAR SCIENCE<sup><img id='00189499_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2017.2706519&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Analyzing the Impact of Fault Tolerance Methods in ARM Processors under Soft Errors running Linux and Parallelization APIs&sequencial=12&nomePeriodico=IEEE TRANSACTIONS ON NUCLEAR SCIENCE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LINS, FILIPE</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2017.2705150" target="_blank"></a>LINS, FILIPE ; TAMBARA, LUCAS ; <b>Lima Kastensmidt, Fernanda</b> ; RECH, PAOLO . Register File Criticality and Compiler Optimization Effects on Embedded Microprocessors Reliability. IEEE TRANSACTIONS ON NUCLEAR SCIENCE<sup><img id='00189499_13' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2017.2705150&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Register File Criticality and Compiler Optimization Effects on Embedded Microprocessors Reliability&sequencial=13&nomePeriodico=IEEE TRANSACTIONS ON NUCLEAR SCIENCE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TAMBARA, L.A.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2017.06.049" target="_blank"></a>TAMBARA, L.A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">CHIELLE, E.</a> ; <b>KASTENSMIDT, F.L.</b> ; TSILIGIANNIS, G. ; DANZECA, S. ; BRUGGER, M. ; MASI, A. . Analyzing the impact of radiation-induced failures in flash-based APSoC with and without fault tolerance techniques at CERN environment. MICROELECTRONICS RELIABILITY<sup><img id='00262714_14' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 1, p. 1-4, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2017.06.049&issn=00262714&volume=1&issue=&paginaInicial=1&titulo=Analyzing the impact of radiation-induced failures in flash-based APSoC with and without fault tolerance techniques at CERN environment&sequencial=14&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>GONÇALVES, MARCIO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2017.07.035" target="_blank"></a>GONÇALVES, MARCIO ; SAQUETTI, MATEUS ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> . A low-level software-based fault tolerance approach to detect SEUs in GPUs' register files. MICROELECTRONICS RELIABILITY<sup><img id='00262714_15' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 1, p. 1-6, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2017.07.035&issn=00262714&volume=1&issue=&paginaInicial=1&titulo=A low-level software-based fault tolerance approach to detect SEUs in GPUs' register files&sequencial=15&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Tonfat, Jorge</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2017.2727479" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Kastensmidt, Fernanda Lima</b> ; ARTOLA, LAURENT ; HUBERT, GUILLAUME ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; AGUIRRE, FERNANDO ; MACCHIONE, EDUARDO L. A. ; SILVEIRA, MARCILEI A. G. . Analyzing the Influence of the Angles of Incidence and Rotation on MBU Events Induced by Low LET Heavy Ions in a 28-nm SRAM-based FPGA. IEEE TRANSACTIONS ON NUCLEAR SCIENCE<sup><img id='00189499_16' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2017.2727479&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Analyzing the Influence of the Angles of Incidence and Rotation on MBU Events Induced by Low LET Heavy Ions in a 28-nm SRAM-based FPGA&sequencial=16&nomePeriodico=IEEE TRANSACTIONS ON NUCLEAR SCIENCE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LIBANO, F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2017.2784367" target="_blank"></a>LIBANO, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; TAMBARA, L. ; TONFAT, J. ; <b>Kastensmidt, F.</b> . On the Reliability of Linear Regression and Pattern Recognition Feed-Forward Artificial Neural Networks in FPGAs. IEEE TRANSACTIONS ON NUCLEAR SCIENCE<sup><img id='00189499_17' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2017.2784367&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=On the Reliability of Linear Regression and Pattern Recognition Feed-Forward Artificial Neural Networks in FPGAs&sequencial=17&nomePeriodico=IEEE TRANSACTIONS ON NUCLEAR SCIENCE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TAMBARA, LUCAS ANTUNES</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2016.2522508" target="_blank"></a>TAMBARA, LUCAS ANTUNES ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Kastensmidt, Fernanda Lima</b> . Analyzing the Impact of Radiation-Induced Failures in Programmable SoCs. IEEE Transactions on Nuclear Science<sup><img id='00189499_18' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-8, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2016.2522508&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Analyzing the Impact of Radiation-Induced Failures in Programmable SoCs&sequencial=18&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Chielle, Eduardo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2016.2525735" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; MACCHIONE, EDUARDO ; AGUIRRE, FERNANDO ; ADDED, NEMITALA ; MEDINA, NILBERTO ; AGUIAR, VITOR ; SILVEIRA, MARCILEI A. G. ; OST, LUCIANO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; CUENCA-ASENSI, SERGIO ; <b>Kastensmidt, Fernanda L.</b> . Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques. IEEE Transactions on Nuclear Science<sup><img id='00189499_19' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 1, p. 1-9, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2016.2525735&issn=00189499&volume=1&issue=&paginaInicial=1&titulo=Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques&sequencial=19&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RESTREPO-CALLE, FELIPE</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10836-015-5513-9" target="_blank"></a>RESTREPO-CALLE, FELIPE ; CUENCA-ASENSI, SERGIO ; MARTÍNEZ-ÁLVAREZ, ANTONIO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <b>Kastensmidt, Fernanda Lima</b> . Application-Based Analysis of Register File Criticality for Reliability Assessment in Embedded Microprocessors. Journal of Electronic Testing<sup><img id='09238174_20' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, v. 1, p. 1, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10836-015-5513-9&issn=09238174&volume=1&issue=&paginaInicial=1&titulo=Application-Based Analysis of Register File Criticality for Reliability Assessment in Embedded Microprocessors&sequencial=20&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>GOMES, IURI A.C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2015.06.125" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7482827809634477" target="_blank">GOMES, IURI A.C.</a> ; MARTINS, MAYLER G.A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, ANDRÉ I.</a> ; <b>Kastensmidt, Fernanda Lima</b> . Exploring the use of approximate TMR to mask transient faults in logic with low area overhead. Microelectronics and Reliability<sup><img id='00262714_21' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 55, p. 2072-2076, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2015.06.125&issn=00262714&volume=55&issue=&paginaInicial=2072&titulo=Exploring the use of approximate TMR to mask transient faults in logic with low area overhead&sequencial=21&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ROSA, F.R.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2015.07.013" target="_blank"></a>ROSA, F.R. ; BRUM, R.M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b>Kastensmidt, F.</b> ; OST, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a> . Impact of dynamic voltage scaling and thermal factors on SRAM reliability. Microelectronics and Reliability<sup><img id='00262714_22' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 55, p. 1486-1490, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2015.07.013&issn=00262714&volume=55&issue=&paginaInicial=1486&titulo=Impact of dynamic voltage scaling and thermal factors on SRAM reliability&sequencial=22&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Chielle, Eduardo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2015.2484842" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; RODRIGUES, G. ; <b>Kastensmidt, F. L.</b> ; CUENCA-ASENSI, S. ; TAMBARA, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; QUINN, H. . S-SETA: Selective Software-Only Error-Detection Technique Using Assertions. IEEE Transactions on Nuclear Science<sup><img id='00189499_23' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, p. 1-8, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2015.2484842&issn=00189499&volume=&issue=&paginaInicial=1&titulo=S-SETA: Selective Software-Only Error-Detection Technique Using Assertions&sequencial=23&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CHENET, CRISTIANO P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2015.08.011" target="_blank"></a>CHENET, CRISTIANO P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; DE BORGES, GABRIEL M. ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, MARCELO S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">Balen, Tiago R.</a> . Exploring design diversity redundancy to improve resilience in mixed-signal systems. Microelectronics and Reliability<sup><img id='00262714_24' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 55, p. 1-12, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2015.08.011&issn=00262714&volume=55&issue=&paginaInicial=1&titulo=Exploring design diversity redundancy to improve resilience in mixed-signal systems&sequencial=24&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Tonfat, Jorge</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2015.2489601" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Lima Kastensmidt, Fernanda</b> ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; QUINN, HEATHER M. . Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs. IEEE Transactions on Nuclear Science<sup><img id='00189499_25' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 62, p. 3080-3087, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2015.2489601&issn=00189499&volume=62&issue=&paginaInicial=3080&titulo=Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs&sequencial=25&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>QUINN, HEATHER</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2015.2498313" target="_blank"></a>QUINN, HEATHER ; ROBINSON, WILLIAM H. ; RECH, PAOLO ; AGUIRRE, MIGUEL ; BARNARD, ARNO ; DESOGUS, MARCO ; Entrena, Luis ; GARCIA-VALDERAS, MARIO ; GUERTIN, STEVEN M. ; KAELI, DAVID ; <b>Kastensmidt, Fernanda Lima</b> ; KIDDIE, BRADLEY T. ; SANCHEZ-CLEMENTE, ANTONIO ; REORDA, MATTEO SONZA ; STERPONE, LUCA ; WIRTHLIN, MICHAEL . Using Benchmarks for Radiation Testing of Microprocessors and FPGAs. IEEE Transactions on Nuclear Science<sup><img id='00189499_26' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 62, p. 2547-2554, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2015.2498313&issn=00189499&volume=62&issue=&paginaInicial=2547&titulo=Using Benchmarks for Radiation Testing of Microprocessors and FPGAs&sequencial=26&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Azambuja, José Rodrigo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2013.11.011" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">Azambuja, José Rodrigo</a> ; BROWN, GUSTAVO ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Algorithm transformation methods to reduce the overhead of software-based fault tolerance techniques. Microelectronics and Reliability<sup><img id='00262714_27' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 54, p. 1050-1055, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2013.11.011&issn=00262714&volume=54&issue=&paginaInicial=1050&titulo=Algorithm transformation methods to reduce the overhead of software-based fault tolerance techniques&sequencial=27&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TARRILLO, JIMMY</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2014.2343259" target="_blank"></a>TARRILLO, JIMMY ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; FROST, C. ; VALDERRAMA, C. . Neutron Cross-Section of N-Modular Redundancy Technique in SRAM-Based FPGAs. IEEE Transactions on Nuclear Science<sup><img id='00189499_28' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 61, p. 1558-1566, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2014.2343259&issn=00189499&volume=61&issue=&paginaInicial=1558&titulo=Neutron Cross-Section of N-Modular Redundancy Technique in SRAM-Based FPGAs&sequencial=28&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Kastensmidt, Fernanda</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2014.07.100" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; BOTH, T. ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a> ; BRUGUIER, FLORENT ; BENOIT, PASCAL ; TORRES, LIONEL ; FROST, C. . Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs. Microelectronics and Reliability<sup><img id='00262714_29' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, p. 1, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2014.07.100&issn=00262714&volume=&issue=&paginaInicial=1&titulo=Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs&sequencial=29&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Kastensmidt, F. L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2014.2369008" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, F. L.</a></b>; TAMBARA, LUCAS ; BOBROVSKY, D. V. ; PECHENKIN, A. A. ; NIKIFOROV, A. Y. . Laser Testing Methodology for Diagnosing Diverse Soft Errors in a Nanoscale SRAM-Based FPGA. IEEE Transactions on Nuclear Science<sup><img id='00189499_30' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, p. 1-1, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2014.2369008&issn=00189499&volume=&issue=&paginaInicial=1&titulo=Laser Testing Methodology for Diagnosing Diverse Soft Errors in a Nanoscale SRAM-Based FPGA&sequencial=30&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Azambuja, José Rodrigo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2013.2246798" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">Azambuja, José Rodrigo</a> ; Altieri, Mauricio ; <b>Kastensmidt, Fernanda Lima</b> ; Becker, Jürgen . HETA: Hybrid Error-Detection Technique Using Assertions. IEEE Transactions on Nuclear Science<sup><img id='00189499_31' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 60, p. 1-8, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2013.2246798&issn=00189499&volume=60&issue=&paginaInicial=1&titulo=HETA: Hybrid Error-Detection Technique Using Assertions&sequencial=31&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CHIELLE, E.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2013.2266917" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">CHIELLE, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; Barth, Raul Sergio ; Almeida, Felipe ; <b>KASTENSMIDT, F. L.</b> . Evaluating Selective Redundancy in Data-Flow Software-Based Techniques. IEEE Transactions on Nuclear Science<sup><img id='00189499_32' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 60, p. 1-8, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2013.2266917&issn=00189499&volume=60&issue=&paginaInicial=1&titulo=Evaluating Selective Redundancy in Data-Flow Software-Based Techniques&sequencial=32&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Azambuja, José Rodrigo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2013.2288305" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">Azambuja, José Rodrigo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2764405324356669" target="_blank">NAZAR, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>KASTENSMIDT, F. L.</b> ; FAIRBANKS, T. ; QUINN, H. . Evaluating Neutron Induced SEE in SRAM-Based FPGA Protected by Hardware- and Software-Based Fault Tolerant Techniques. IEEE Transactions on Nuclear Science<sup><img id='00189499_33' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 60, p. 4243-4250, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2013.2288305&issn=00189499&volume=60&issue=&paginaInicial=4243&titulo=Evaluating Neutron Induced SEE in SRAM-Based FPGA Protected by Hardware- and Software-Based Fault Tolerant Techniques&sequencial=33&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Azambuja, José Rodrigo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2012.2201750" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">Azambuja, José Rodrigo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">Pagliarini, Samuel</a> ; Altieri, Mauricio ; <b>Kastensmidt, Fernanda Lima</b> ; Hubner, Michael ; Becker, Jürgen ; Foucard, Gilles ; Velazco, Raoul . A Fault Tolerant Approach to Detect Transient Faults in Microprocessors Based on a Non-Intrusive Reconfigurable Hardware. IEEE Transactions on Nuclear Science<sup><img id='00189499_34' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 59, p. 1117-1124, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2012.2201750&issn=00189499&volume=59&issue=&paginaInicial=1117&titulo=A Fault Tolerant Approach to Detect Transient Faults in Microprocessors Based on a Non-Intrusive Reconfigurable Hardware&sequencial=34&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Entrena, Luis</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2012.2191796" target="_blank"></a>Entrena, Luis ; Lindoso, Almudena ; Millan, Enrique San ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">Pagliarini, Samuel</a> ; Almeida, Felipe ; <b>Kastensmidt, Fernanda</b> . Constrained Placement Methodology for Reducing SER Under Single-Event-Induced Charge Sharing Effects. IEEE Transactions on Nuclear Science<sup><img id='00189499_35' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 99, p. 1-1, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2012.2191796&issn=00189499&volume=99&issue=&paginaInicial=1&titulo=Constrained Placement Methodology for Reducing SER Under Single-Event-Induced Charge Sharing Effects&sequencial=35&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Azambuja, José Rodrigo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2011.2109398" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">Azambuja, José Rodrigo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5972648122852171" target="_blank">Lapolli, Ângelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6080364758050662" target="_blank">Rosa, Lucas</a> ; <b>Kastensmidt, Fernanda Lima</b> . <![CDATA[Detecting SEEs in Microprocessors Through a Non-Intrusive Hybrid Technique]]>. IEEE Transactions on Nuclear Science<sup><img id='00189499_36' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, p. 1, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2011.2109398&issn=00189499&volume=&issue=&paginaInicial=1&titulo=<![CDATA[Detecting SEEs in Microprocessors Through a Non-Intrusive Hybrid Technique]]>&sequencial=36&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, F. L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2011.2128881" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">CHIPANA, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7623423841530910" target="_blank">GONCALEZ, O. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3529822081139841" target="_blank">Junior, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0300585269452786" target="_blank">VAZ, R. G.</a> . TID in Flash-based FPGA: Power Supply-current Rise and Logic Function Mapping Effects in Propagation-delay Degradation. IEEE Transactions on Nuclear Science<sup><img id='00189499_37' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. PP, p. 1-8, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2011.2128881&issn=00189499&volume=PP&issue=&paginaInicial=1&titulo=TID in Flash-based FPGA: Power Supply-current Rise and Logic Function Mapping Effects in Propagation-delay Degradation&sequencial=37&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AZAMBUJA, J. R.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10836-011-5218-7" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">PAGLIARINI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6080364758050662" target="_blank">ROSA, L.</a> ; <b>KASTENSMIDT, F. L.</b> . Exploring the Limitations of Software-based Techniques in SEE Fault Coverage. Journal of Electronic Testing<sup><img id='09238174_38' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, v. 1, p. 1-10, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10836-011-5218-7&issn=09238174&volume=1&issue=&paginaInicial=1&titulo=Exploring the Limitations of Software-based Techniques in SEE Fault Coverage&sequencial=38&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CONCATTO, C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.jpdc.2010.10.014" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; Almeida, João ; Fachini, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9976288871389616" target="_blank">HERVE, M.</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . Improving the yield of NoC-based systems through fault diagnosis and adaptive routing. Journal of Parallel and Distributed Computing (Print)<sup><img id='07437315_39' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07437315' /></sup>, v. 71, p. 664-674, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.jpdc.2010.10.014&issn=07437315&volume=71&issue=&paginaInicial=664&titulo=Improving the yield of NoC-based systems through fault diagnosis and adaptive routing&sequencial=39&nomePeriodico=Journal of Parallel and Distributed Computing (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LAZZARI, Cristiano</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s00202-011-0212-8" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b>KASTENSMIDT, F. L.</b> ; Anghel, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Asymmetric Transistor Sizing Targeting Radiation-Hardened Circuits. Journal of Electrical Engineering (Timi?oara)<sup><img id='15824594_40' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15824594' /></sup>, v. 93, p. 1-8, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s00202-011-0212-8&issn=15824594&volume=93&issue=&paginaInicial=1&titulo=Asymmetric Transistor Sizing Targeting Radiation-Hardened Circuits&sequencial=40&nomePeriodico=Journal of Electrical Engineering (Timi?oara)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Matos, Debora</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.micpro.2011.05.001" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8152949833507899" target="_blank">Matos, Debora</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">Kreutz, Marcio</a> ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, Altamiro</a> . A NOC closed-loop performance monitor and adapter. Microprocessors and Microsystems<sup><img id='01419331_41' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01419331' /></sup>, p. 1-10, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.micpro.2011.05.001&issn=01419331&volume=&issue=&paginaInicial=1&titulo=A NOC closed-loop performance monitor and adapter&sequencial=41&nomePeriodico=Microprocessors and Microsystems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TARRILLO, J.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2011.2170855" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9605201254051004" target="_blank">TARRILLO, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3529822081139841" target="_blank">Junior, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0300585269452786" target="_blank">VAZ, R. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7623423841530910" target="_blank">GONCALEZ, O. L.</a> . Analyzing the Effects of TID in an Embedded System Running in a Flash-Based FPGA. IEEE Transactions on Nuclear Science<sup><img id='00189499_42' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 58, p. 2855-2862, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2011.2170855&issn=00189499&volume=58&issue=&paginaInicial=2855&titulo=Analyzing the Effects of TID in an Embedded System Running in a Flash-Based FPGA&sequencial=42&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Pagliarini, Samuel</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2011.2168239" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">Pagliarini, Samuel</a> ; <b>Kastensmidt, Fernanda</b> ; Entrena, Luis ; Lindoso, Almudena ; Millan, Enrique San . <![CDATA[Analyzing the Impact of Single-Event-Induced Charge Sharing in Complex Circuits]]>. IEEE Transactions on Nuclear Science<sup><img id='00189499_43' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 58, p. 1-8, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2011.2168239&issn=00189499&volume=58&issue=&paginaInicial=1&titulo=<![CDATA[Analyzing the Impact of Single-Event-Induced Charge Sharing in Complex Circuits]]>&sequencial=43&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>STERPONE, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2011.2161886" target="_blank"></a>STERPONE, L. ; Battezzati, N. ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">CHIPANA, R.</a> . An Analytical Model of the Propagation Induced Pulse Broadening (PIPB) Effects on Single Event Transient in Flash-Based FPGAs. IEEE Transactions on Nuclear Science<sup><img id='00189499_44' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 58, p. 2333-2340, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2011.2161886&issn=00189499&volume=58&issue=&paginaInicial=2333&titulo=An Analytical Model of the Propagation Induced Pulse Broadening (PIPB) Effects on Single Event Transient in Flash-Based FPGAs&sequencial=44&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Matos, Débora</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2010.2068064" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8152949833507899" target="_blank">Matos, Débora</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">Kreutz, Márcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, Altamiro</a> ; <b>KASTENSMIDT, F. L.</b> . <![CDATA[Reconfigurable Routers for Low Power and High Performance]]>. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)<sup><img id='10638210_45' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, p. 1-14, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2010.2068064&issn=10638210&volume=&issue=&paginaInicial=1&titulo=<![CDATA[Reconfigurable Routers for Low Power and High Performance]]>&sequencial=45&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Bastos, R.P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2010.07.014" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R.P.</a> ; SICARD, G. ; RENAUDIN, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a> ; <b>KASTENSMIDT, F. L.</b> . Asynchronous circuits as alternative for mitigation of long-duration transient faults in deep-submicron technologies. Microelectronics and Reliability<sup><img id='00262714_46' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 50, p. 1241-1246, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2010.07.014&issn=00262714&volume=50&issue=&paginaInicial=1241&titulo=Asynchronous circuits as alternative for mitigation of long-duration transient faults in deep-submicron technologies&sequencial=46&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Balen, Tiago R.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2009.2013347" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">Balen, Tiago R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3190597046865524" target="_blank">Leite, Franco</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">Lubaszewski, Marcelo</a> . <![CDATA[A Self-Checking Scheme to Mitigate Single Event Upset Effects in SRAM-Based FPAAs]]>. IEEE Transactions on Nuclear Science<sup><img id='00189499_47' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 56, p. 1950-1957, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2009.2013347&issn=00189499&volume=56&issue=&paginaInicial=1950&titulo=<![CDATA[A Self-Checking Scheme to Mitigate Single Event Upset Effects in SRAM-Based FPAAs]]>&sequencial=47&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BASTOS, R.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">BASTOS, R.</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Design of a soft-error robust microprocessor. Microelectronics Journal<sup><img id='09598324_48' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09598324' /></sup>, v. 40, p. 1062-1068, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=09598324&volume=40&issue=&paginaInicial=1062&titulo=Design of a soft-error robust microprocessor&sequencial=48&nomePeriodico=Microelectronics Journal" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>WIRTH, G.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2007.01.085" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; VIEIRA, Michele ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Modeling the sensitivity of CMOS circuits to radiation induced single event transients. Microelectronics and Reliability<sup><img id='00262714_49' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 48, p. 29-36, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2007.01.085&issn=00262714&volume=48&issue=&paginaInicial=29&titulo=Modeling the sensitivity of CMOS circuits to radiation induced single event transients&sequencial=49&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, F. L.;Kastensmidt, Fernanda Lima;Kastensmidt, Fernanda;Kastensmidt, F.;Kastensmidt, F. L.;Kastensmidt, Fernanda L.;KASTENSMIDT, FERNANDA G. L.;Fernanda Lima Kastensmidt;Lima Kastensmidt, Fernanda;Lima Kastensmidt, F.;Kastensmidt, Fernanda Gusmão de Lima;KASTENSMIDT, F.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10836-007-5056-9" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> . Mitigating Soft Errors in SRAM Address Decoders Using Built-In Current Sensors. Journal of Electronic Testing<sup><img id='09238174_50' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, v. 1, p. 1-10, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10836-007-5056-9&issn=09238174&volume=1&issue=&paginaInicial=1&titulo=Mitigating Soft Errors in SRAM Address Decoders Using Built-In Current Sensors&sequencial=50&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PETROLI, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10836-007-5044-0" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7829200469949650" target="_blank">PETROLI, L.</a> ; LISBOA, C. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Majority Logic Mapping for Soft Error Dependability. Journal of Electronic Testing<sup><img id='09238174_51' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, v. 24, p. 83-92, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10836-007-5044-0&issn=09238174&volume=24&issue=&paginaInicial=83&titulo=Majority Logic Mapping for Soft Error Dependability&sequencial=51&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Neto, Egas Henes</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2008.920426" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; Neto, Egas Henes ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> . <![CDATA[Tbulk-BICS: A Built-In Current Sensor Robust to Process and Temperature Variations for Soft Error Detection]]>. IEEE Transactions on Nuclear Science<sup><img id='00189499_52' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 55, p. 2281-2288, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2008.920426&issn=00189499&volume=55&issue=&paginaInicial=2281&titulo=<![CDATA[Tbulk-BICS: A Built-In Current Sensor Robust to Process and Temperature Variations for Soft Error Detection]]>&sequencial=52&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Cota, Érika</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TC.2008.62" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">Cota, Érika</a> ; <b>Kastensmidt, Fernanda Lima</b> ; Cassel, Maico ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9976288871389616" target="_blank">Hervé, Marcos</a> ; Almeida, Pedro ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2193972715230641" target="_blank">Meirelles, Paulo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">Amory, Alexandre</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">Lubaszewski, Marcelo</a> . <![CDATA[A High-Fault-Coverage Approach for the Test of Data, Control and Handshake Interconnects in Mesh Networks-on-Chip]]>. I.E.E.E. Transactions on Computers (Print)<sup><img id='00189340_53' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189340' /></sup>, v. 57, p. 1202-1215, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TC.2008.62&issn=00189340&volume=57&issue=&paginaInicial=1202&titulo=<![CDATA[A High-Fault-Coverage Approach for the Test of Data, Control and Handshake Interconnects in Mesh Networks-on-Chip]]>&sequencial=53&nomePeriodico=I.E.E.E. Transactions on Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Wirth, Gilson</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2008.2006265" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> ; <b>Kastensmidt, Fernanda L</b> ; Ribeiro, Ivandro ; <b>Kastensmidt, Fernanda Lima</b> . <![CDATA[Single Event Transients in Logic Circuits?Load and Propagation Induced Pulse Broadening]]>. IEEE Transactions on Nuclear Science<sup><img id='00189499_54' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 55, p. 2928-2935, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2008.2006265&issn=00189499&volume=55&issue=&paginaInicial=2928&titulo=<![CDATA[Single Event Transients in Logic Circuits?Load and Propagation Induced Pulse Broadening]]>&sequencial=54&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>WIRTH, G.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1049/iet-cds:20050210" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; VIEIRA, Michele ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Accurate and Computer Efficient Modeling of Single Event Transients in CMOS Circuits. IEE Proceedings. Circuits, Devices and Systems<sup><img id='13502409_55' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13502409' /></sup>, v. 1, p. 137-142, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1049/iet-cds:20050210&issn=13502409&volume=1&issue=&paginaInicial=137&titulo=Accurate and Computer Efficient Modeling of Single Event Transients in CMOS Circuits&sequencial=55&nomePeriodico=IEE Proceedings. Circuits, Devices and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REORDA, M.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10836-006-0403-9" target="_blank"></a>REORDA, M. ; STERPONE, L. ; Violante, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Evaluating different solutions to design fault tolerant systems with SRAM-based FPGAs. Journal of Electronic Testing<sup><img id='09238174_56' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, v. 23, p. 47-54, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10836-006-0403-9&issn=09238174&volume=23&issue=&paginaInicial=47&titulo=Evaluating different solutions to design fault tolerant systems with SRAM-based FPGAs&sequencial=56&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>FRANTZ, A. P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2007.128" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5007645558720291" target="_blank">FRANTZ, A. P.</a> ; CASSEL, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Crosstalk and SEU-Aware Networks on Chips. IEEE Design and Test of Computers<sup><img id='07407475_57' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, v. 24, p. 340-350, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2007.128&issn=07407475&volume=24&issue=&paginaInicial=340&titulo=Crosstalk and SEU-Aware Networks on Chips&sequencial=57&nomePeriodico=IEEE Design and Test of Computers" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>EGAS NETO,</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2006</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MM.2006.103" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">EGAS NETO,</a> ; VIEIRA, Michele ; RIBEIRO, I. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Using Bulk Built-in Current Sensors in Combinational and Sequential Logic to Detect Soft Errors. IEEE Micro<sup><img id='02721732_58' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02721732' /></sup>, IEEE Computer Society, v. 26, p. 10-18, 2006. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MM.2006.103&issn=02721732&volume=26&issue=&paginaInicial=10&titulo=Using Bulk Built-in Current Sensors in Combinational and Sequential Logic to Detect Soft Errors&sequencial=58&nomePeriodico=IEEE Micro" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, F. L.;Kastensmidt, Fernanda Lima;Kastensmidt, Fernanda;Kastensmidt, F.;Kastensmidt, F. L.;Kastensmidt, Fernanda L.;KASTENSMIDT, FERNANDA G. L.;Fernanda Lima Kastensmidt;Lima Kastensmidt, Fernanda;Lima Kastensmidt, F.;Kastensmidt, Fernanda Gusmão de Lima;KASTENSMIDT, F.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2006</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2006.878086" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2549790928705672" target="_blank">KINZEL FILHO, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Improving Reliability of SRAM Based FPGAs by Inserting Redundant Routing. IEEE Transactions on Nuclear Science<sup><img id='00189499_59' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, New York, v. 53, n.4, p. 2060-2068, 2006. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2006.878086&issn=00189499&volume=53&issue=&paginaInicial=2060&titulo=Improving Reliability of SRAM Based FPGAs by Inserting Redundant Routing&sequencial=59&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NEUBERGER, Gustavo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2005.2" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . An Automatic Technique for Optimization of Reed-Solomon Codes to Improve Fault-tolerance in Memories. IEEE Design and Test of Computers<sup><img id='07407475_60' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, USA, v. 22, n.1, p. 50-58, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2005.2&issn=07407475&volume=22&issue=&paginaInicial=50&titulo=An Automatic Technique for Optimization of Reed-Solomon Codes to Improve Fault-tolerance in Memories&sequencial=60&nomePeriodico=IEEE Design and Test of Computers" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, F. L.;Kastensmidt, Fernanda Lima;Kastensmidt, Fernanda;Kastensmidt, F.;Kastensmidt, F. L.;Kastensmidt, Fernanda L.;KASTENSMIDT, FERNANDA G. L.;Fernanda Lima Kastensmidt;Lima Kastensmidt, Fernanda;Lima Kastensmidt, F.;Kastensmidt, Fernanda Gusmão de Lima;KASTENSMIDT, F.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM. Revista de Informática Teórica e Aplicada<sup><img id='01034308_61' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, Porto Alegre, v. XII, n.1, p. 47-60, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=XII&issue=&paginaInicial=47&titulo=Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM&sequencial=61&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, F. L.;Kastensmidt, Fernanda Lima;Kastensmidt, Fernanda;Kastensmidt, F.;Kastensmidt, F. L.;Kastensmidt, Fernanda L.;KASTENSMIDT, FERNANDA G. L.;Fernanda Lima Kastensmidt;Lima Kastensmidt, Fernanda;Lima Kastensmidt, F.;Kastensmidt, Fernanda Gusmão de Lima;KASTENSMIDT, F.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2004.85" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; Hentschke, R. . Designing Fault-tolerant Techniques for SRAM-based FPGAs. IEEE Design & Test of Computers (Print)<sup><img id='07407475_62' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, USA, v. 21, n.6, p. 552-562, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2004.85&issn=07407475&volume=21&issue=&paginaInicial=552&titulo=Designing Fault-tolerant Techniques for SRAM-based FPGAs&sequencial=62&nomePeriodico=IEEE Design & Test of Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NEUBERGER, Gustavo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2003</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/944027.944038" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . A Multiple Bit Upset Tolerant SRAM Memory. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_63' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, New York, v. 8, n.4, p. 577-590, 2003. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/944027.944038&issn=10844309&volume=8&issue=&paginaInicial=577&titulo=A Multiple Bit Upset Tolerant SRAM Memory&sequencial=63&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, F. L.;Kastensmidt, Fernanda Lima;Kastensmidt, Fernanda;Kastensmidt, F.;Kastensmidt, F. L.;Kastensmidt, Fernanda L.;KASTENSMIDT, FERNANDA G. L.;Fernanda Lima Kastensmidt;Lima Kastensmidt, Fernanda;Lima Kastensmidt, F.;Kastensmidt, Fernanda Gusmão de Lima;KASTENSMIDT, F.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1023/A:1011125927317" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; VELAZCO, R. . Synthesis of an 8051-like Micro-Controller Tolerant to Transient Faults. Journal of Electronic Testing<sup><img id='09238174_64' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, MA, USA, v. 17, n.2, p. 149-161, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1023/A:1011125927317&issn=09238174&volume=17&issue=&paginaInicial=149&titulo=Synthesis of an 8051-like Micro-Controller Tolerant to Transient Faults&sequencial=64&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="LivrosCapitulos"></a>Livros publicados/organizados ou edições</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> (Org.) . FPGAs and Parallel Architectures for Aerospace Applications. 1. ed. New York: Springer International Publishing Switzerland, 2016. v. 1. 325p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-06340-9" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">Azambuja, José Rodrigo</a> ; <b>Kastensmidt, Fernanda</b> ; Becker, Jürgen . Hybrid Fault Tolerance Techniques to Detect Transient Faults in Embedded Processors. 1. ed. New York: Springer International Publishing, 2014. v. 1. 94p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">PAGLIARINI, S.</a> ; <b>Kastensmidt, Fernanda Lima</b> . VEasy: a Tool Suite for Teaching Functional Verification: Teaching the principles of Functional Verification in an intuitive way. 1. ed. Saarbrücken: LAP LAMBERT Academic Publishing, 2012. v. 1. 120p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Gusmão de Lima</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Fault-Tolerance Techniques for SRAM-based FPGAs. 1. ed. New York/Boston: Springer Publishers, 2006. 180p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> (Org.) . XIII UFRGS Microelectronics Seminar. Porto Alegre: UFRGS, 1998. v. 200. 198p . </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-78890-6_39" target="_blank"></a>Hoppe, Augusto W. ; <b>Kastensmidt, Fernanda Lima</b> ; Becker, Jürgen . Control Flow Analysis for Embedded Multi-core Hybrid Systems. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2018, v. 1, p. 485-496. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-78890-6_52" target="_blank"></a>RODRIGUES, GENNARO S. ; de Oliveira, Ádria Barros ; <b>Kastensmidt, Fernanda Lima</b> ; BOSIO, ALBERTO . Analyzing the Use of Taylor Series Approximation in Hardware and Embedded Software for Good Cost-Accuracy Tradeoffs. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2018, v. 1, p. 647-658. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-78890-6_20" target="_blank"></a>Benevenuti, Fabio ; <b>Kastensmidt, Fernanda Lima</b> . Analyzing AXI Streaming Interface for Hardware Acceleration in AP-SoC Under Soft Errors. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2018, v. 1, p. 243-254. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-56258-2_17" target="_blank"></a>de Oliveira, Ádria Barros ; TAMBARA, LUCAS ANTUNES ; <b>Kastensmidt, Fernanda Lima</b> . Exploring Performance Overhead Versus Soft Error Detection in Lockstep Dual-Core ARM Cortex-A9 Processor Embedded into Xilinx Zynq APSoC. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2017, v. 1, p. 189-201. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-56258-2_18" target="_blank"></a>dos Santos, André Flores ; TAMBARA, LUCAS ANTUNES ; Benevenuti, Fabio ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Kastensmidt, Fernanda Lima</b> . Applying TMR in Hardware Accelerators Generated by High-Level Synthesis Design Flow for Mitigating Multiple Bit Upsets in SRAM-Based FPGAs. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2017, v. 1, p. 202-213. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-30481-6_11" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; TAMBARA, LUCAS ; Santos, André ; <b>Kastensmidt, Fernanda</b> . Method to Analyze the Susceptibility of HLS Designs in SRAM-Based FPGAs Under Soft Errors. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2016, v. 1, p. 132-143. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1_18" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <b>Kastensmidt, Fernanda Lima</b> ; CUENCA-ASENSI, SERGIO . Overhead Reduction in Data-Flow Software-Based Fault Tolerance Techniques. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 279-291. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1_14" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, MARCELO S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">Balen, Tiago R.</a> ; RECH, PAOLO ; <b>Kastensmidt, Fernanda L.</b> ; FROST, CHRISTOPHER . Neutron-Induced Single Event Effect in Mixed-Signal Flash-Based FPGA. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 201-216. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1_9" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; TARRILLO, JIMMY ; <b>Kastensmidt, Fernanda L.</b> ; STERPONE, LUCA . Fault-Tolerant Manager Core for Dynamic Partial Reconfiguration in FPGAs. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 121-133. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1_8" target="_blank"></a>TARRILLO, JIMMY ; <b>Kastensmidt, Fernanda Lima</b> . Power Analysis in nMR Systems in SRAM-Based FPGAs. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 103-119. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1_1" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda</a></b>; RECH, PAOLO . Radiation Effects and Fault Tolerance Techniques for FPGAs and GPUs. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 3-17. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1_10" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; TARRILLO, JIMMY ; TAMBARA, LUCAS ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Multiple Fault Injection Platform for SRAM-Based FPGA Based on Ground-Level Radiation Experiments. FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. , p. 135-151. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-16214-0_28" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; Almeida, Felipe ; RECH, PAOLO ; <b>Kastensmidt, Fernanda L.</b> ; Bruni, Giovanni ; FROST, CHRISTOPHER . Measuring Failure Probability of Coarse and Fine Grain TMR Schemes in SRAM-based FPGAs Under Neutron-Induced Effects. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2015, v. , p. 331-338. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-1-4614-4078-9_10" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Soft Error Rate and Fault Tolerance Techniques for FPGAs. Circuit Design for Reliability. 1ed.: Springer New York, 2015, v. 1, p. 207-221. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-642-45073-0_8" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Fault-Tolerant Techniques to Manage Yield and Power Constraints in Network-on-Chip Interconnections. IFIP Advances in Information and Communication Technology. 1ed.: Springer Berlin Heidelberg, 2013, v. , p. 144-161. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-1-4020-5646-8_8" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Fault Tolerance in Programmable Circuits. In: Ricardo Reis, Raoul Velazco, Pascal Fouillat. (Org.). Radiation Effects on Embedded Systems. 1ed.New York: Springer Netherlands, 2007, v. , p. 161-181. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. SEE Mitigation Strategies for Digital Circuit Design Applicable to ASIC and FPGAs. In: Hugh Barnaby. (Org.). IEEE NSREC Short Course. 1ed.Los Alamos: IEEE, 2007, v. , p. 1-75. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; DAVILA, E. R. ; MORAES, M. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Using Built-in Current Sensor in Field Programmable Gate Arrays. In: Moreno Ordonez; Edward David; Jorge Luiz Silva. (Org.). Computação Reconfigurável : Experiências e Perspectivas. Marília: Fundação de Ensino Eurípedes Soares da Rocha, 2000, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> . Componentes Programáveis. In: Ricardo Reis, Gilberto Marchioro, Jose Guntzel. (Org.). Escola de Microeletronica da SBC-Sul. Porto Alegre: Instituto de Informatica da UFRGS, 2000, v. 2, p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G . Efficient Layout Style for Three-metal CMOS Macro-cells. In: Ricardo Reis; Luc Claesen. (Org.). VLSI: Integrated Systems on Silicon. London: Chapman & Hall, 1997, v. , p. 415-426. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ipdpsw.2019.00032" target="_blank"></a>Benevenuti, Fabio ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; TAMBARA, LUCAS ; <b>Lima Kastensmidt, Fernanda</b> ; ZAFFARI, CARLOS ALBERTO ; DOS SANTOS MARTINS, JOAO BAPTISTA ; SANTOS CUPERTINO DURAO, OTAVIO . Experimental Applications on SRAM-Based FPGA for the NanosatC-BR2 Scientific Mission. In: 2019 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW), 2019, Rio de Janeiro. 2019 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW), 2019. v. 1. p. 140-145. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2019.8704647" target="_blank"></a>Benevenuti, Fabio ; <b>Kastensmidt, Fernanda Lima</b> . Comparing Exhaustive and Random Fault Injection Methods for Configuration Memory on SRAM-based FPGAs. In: 2019 IEEE Latin American Test Symposium (LATS), 2019, Santiago. 2019 IEEE Latin American Test Symposium (LATS), 2019. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2018.8349675" target="_blank"></a>RODRIGUES, GENNARO S. ; <b>Kastensmidt, Fernanda L.</b> ; POUGET, VINCENT ; BOSIO, ALBERTO . Exploring the inherent fault tolerance of successive approximation algorithms under laser fault injection. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2018.8349668" target="_blank"></a>BENITES, LUIS ALBERTO CONTRERAS ; <b>Kastensmidt, Fernanda Lima</b> . Automated design flow for applying Triple Modular Redundancy (TMR) in complex digital circuits. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2018.8349665" target="_blank"></a>ALBANDES, I. ; SERRANO-CASES, A. ; SANCHEZ-CLEMENTE, A.J. ; MARTINS, M. ; MARTINEZ-ALVAREZ, A. ; CUENCA-ASENSI, S. ; <b>Kastensmidt, F. L.</b> . Improving approximate-TMR using multi-objective optimization genetic algorithm. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2018.8347233" target="_blank"></a>Benevenuti, Fabio ; <b>Kastensmidt, Fernanda Lima</b> . Reliability evaluation on interfacing with AXI and AXI-S on Xilinx Zynq-7000 AP-SoC. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2018.8347234" target="_blank"></a>LOPES, ISRAEL C. ; Benevenuti, Fabio ; <b>Kastensmidt, Fernanda Lima</b> ; SUSIN, ALTAMIRO A. ; RECH, PAOLO . Reliability analysis on case-study traffic sign convolutional neural network on APSoC. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IOLTS.2018.8474122" target="_blank"></a>RODRIGUES, GENNARO S. ; <b>Kastensmidt, Fernanda L.</b> ; POUGET, VINCENT ; BOSIO, ALBERTO . Performances VS Reliability: how to exploit Approximate Computing for Safety-Critical applications. In: 2018 IEEE 24th International Symposium on OnLine Testing And Robust System Design (IOLTS), 2018, Platja d&apos;Aro. 2018 IEEE 24th International Symposium on On-Line Testing And Robust System Design (IOLTS), 2018. v. 1. p. 291-295. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DCIS.2018.8681499" target="_blank"></a>RODRIGUES, GENNARO SEVERINO ; BARROS DE OLIVEIRA, ADRIA ; BOSIO, ALBERTO ; <b>Kastensmidt, Fernanda Lima</b> ; PIGNATON DE FREITAS, EDISON . ARFT: An Approximative Redundant Technique for Fault Tolerance. In: 2018 Conference on Design of Circuits and Integrated Systems (DCIS), 2018, Lyon. 2018 Conference on Design of Circuits and Integrated Systems (DCIS), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2017.7906764" target="_blank"></a>RODRIGUES, GENNARO S. ; <b>Kastensmidt, Fernanda Lima</b> . Evaluating the behavior of successive approximation algorithms under soft errors. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2017.7906747" target="_blank"></a>Benevenuti, Fabio ; <b>Kastensmidt, Fernanda Lima</b> . Evaluation of fault attack detection on SRAM-based FPGAs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2017.7906770" target="_blank"></a>LOPES, ISRAEL C. ; <b>Kastensmidt, Fernanda Lima</b> ; SUSIN, ALTAMIRO AMADEU . SEU susceptibility analysis of a feedforward neural network implemented in a SRAM-based FPGA. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2017.7948049" target="_blank"></a>CARVALHO, VICENTE ; <b>Kastensmidt, Fernanda Lima</b> . Enhancing I2C robustness to soft errors. In: 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2017.7948064" target="_blank"></a>FLORES DOS SANTOS, ANDRE ; TAMBARA, LUCAS ANTUNES ; <b>Kastensmidt, Fernanda Lima</b> . Evaluating the efficiency of using TMR in the high-level synthesis design flow of SRAM-based FPGA. In: 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2017.7948063" target="_blank"></a>DE OLIVEIRA, ADRIA BARROS ; TAMBARA, LUCAS ANTUNES ; <b>Kastensmidt, Fernanda Lima</b> . Applying lockstep in dual-core ARM Cortex-A9 to mitigate radiation-induced soft errors. In: 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2017.8292013" target="_blank"></a>RODRIGUES, GENNARO S. ; ROSA, FELIPE ; <b>Kastensmidt, Fernanda L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; OST, LUCIANO . Investigating parallel TMR approaches and thread disposability in Linux. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 393-396. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2017.8292064" target="_blank"></a>AGUIAR, Y. Q. ; <b>Kastensmidt, F. L.</b> ; MEINHARDT, C. ; REIS, R. A. L. . SET response of FinFET-based majority voter circuits under work-function fluctuation. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 282-285. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DE OLIVEIRA, ADRIA BARROS ; RODRIGUES, G. ; <b>Kastensmidt, F. L.</b> . Analyzing lockstep dual-core ARM cortex-A9 soft error mitigation in FreeRTOS applications. In: Integrated Circuits and Systems Design (SBCCI), 2017 30th Symposium on, 2017, Fortaleza. Proceedings of Integrated Circuits and Systems Design (SBCCI), 2017 30th Symposium on, 2017. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2016.7483347" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; DU, BOYANG ; <b>Kastensmidt, Fernanda L.</b> ; CUENCA-ASENSI, SERGIO ; STERPONE, LUCA ; REORDA, MATTEO SONZA . Hybrid soft error mitigation techniques for COTS processor-based systems. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS). p. 99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2016.7483341" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; ZANUZ, HENRIQUE COLAO ; <b>Kastensmidt, Fernanda</b> . Using traffic monitoring to tolerate multiple faults in 3D NoCs. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS). p. 63. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2016.7483346" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7527940972031163" target="_blank">NEDEL, WERNER</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> . Evaluating the effects of single event upsets in soft-core GPGPUs. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS), 2016. p. 93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2016.7483355" target="_blank"></a>CASAGRANDE, LUIZ GUSTAVO ; <b>Kastensmidt, Fernanda Lima</b> . Soft error analysis in embedded software developed with &amp; without operating system. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS), 2016. p. 147. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2015.7102494" target="_blank"></a>TARRILLO, JIMMY ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; TAMBARA, LUCAS ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2015.7102522" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7482827809634477" target="_blank">GOMES, IURI A. C.</a> ; MARTINS, MAYLER ; REIS, ANDRE ; <b>Kastensmidt, Fernanda Lima</b> . Using only redundant modules with approximate logic to reduce drastically area overhead in TMR. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2015.7102509" target="_blank"></a>RESTREPO-CALLE, FELIPE ; CUENCA-ASENSI, SERGIO ; MARTÍNEZ-ALVAREZ, ANTONIO ; <b>Kastensmidt, Fernanda Lima</b> . Considerations on application of selective hardening based on software fault tolerance techniques. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/AHS.2015.7231160" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Energy efficient frame-level redundancy scrubbing technique for SRAM-based FPGAs. In: 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015, Montreal. 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2015.95" target="_blank"></a>ZIMPECK, ALEXANDRA L. ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Analyzing the Impact of Frequency and Diverse Path Delays in the Time Vulnerability Factor of Master-Slave D Flip-Flops. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI, 2015. p. 521. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2015.65" target="_blank"></a>LO, THIAGO BERTICELLI ; <b>Kastensmidt, Fernanda Lima</b> ; BECK, ANTONIO CARLOS SCHNEIDER . Using Configurable Bit-Width Voters to Mask Multiple Errors in Integrated Circuits. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI, 2015. p. 533. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2015.19" target="_blank"></a>SARTOR, ANDERSON L. ; LORENZON, ARTHUR F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Kastensmidt, Fernanda</b> ; WONG, STEPHAN ; BECK, ANTONIO C. S. . A Novel Phase-Based Low Overhead Fault Tolerance Approach for VLIW Processors. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI, 2015. p. 485. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DFT.2015.7315164" target="_blank"></a>ROSA, FELIPE ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; OST, LUCIANO . A fast and scalable fault injection framework to evaluate multi/many-core soft error reliability. In: 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2015, Amherst. 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2015. p. 211. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/redw.2015.7336716" target="_blank"></a>TAMBARA, LUCAS ANTUNES ; <b>Kastensmidt, Fernanda Lima</b> ; MEDINA, NILBERTO H. ; ADDED, NEMITALA ; AGUIAR, VITOR A. P. ; AGUIRRE, FERNANDO ; MACCHIONE, EDUARDO L. A. ; SILVEIRA, MARCILEI A. G. . Heavy Ions Induced Single Event Upsets Testing of the 28 nm Xilinx Zynq-7000 All Programmable SoC. In: 2015 IEEE Radiation Effects Data Workshop (REDW), 2015, Boston. 2015 IEEE Radiation Effects Data Workshop (REDW), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2014.6841916" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7482827809634477" target="_blank">GOMES, IURI A. C.</a> ; MARTINS, MAYLER ; <b>Kastensmidt, Fernanda Lima</b> ; REIS, ANDRE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, RENATO</a> ; NOVALES, SYLVAIN P. . Methodology for achieving best trade-off of area and fault masking coverage in ATMR. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2014.6841910" target="_blank"></a>DE AGUIAR GEISSLER, FILIPE ; <b>Kastensmidt, Fernanda Lima</b> ; Souza, Jose Eduardo Pereira . Soft error injection methodology based on QEMU software platform. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2014.6841913" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7527940972031163" target="_blank">NEDEL, WERNER</a> ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> . Implementation and experimental evaluation of a CUDA core under single event effects. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2014.6841922" target="_blank"></a>RESTREPO-CALLE, F. ; CUENCA-ASENSI, S. ; MARTINEZ-ALVAREZ, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">CHIELLE, E.</a> ; <b>Kastensmidt, F.</b> . Efficient metric for register file criticality in processor-based systems. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/NEWCAS.2014.6933985" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <b>Kastensmidt, Fernanda Lima</b> ; LAPOTRE, VIANNEY ; GAMATIE, ABDOULAYE ; SASSATELLI, GILLES ; TODRI-SANIAL, AIDA . Performance exploration of partially connected 3D NoCs under manufacturing variability. In: 2014 IEEE 12th International New Circuits and Systems Conference (NEWCAS), 2014, Trois-Rivieres. 2014 IEEE 12th International New Circuits and Systems Conference (NEWCAS). v. 1. p. 61-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2014.33" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, Raul</a> ; <b>Kastensmidt, Fernanda Lima</b> . SET Susceptibility Analysis of Clock Tree and Clock Mesh Topologies. In: 2014 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2014, Tampa. 2014 IEEE Computer Society Annual Symposium on VLSI. v. 1. p. 559-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; AZAMBUJA, JOSE R. ; <b>Kastensmidt, F. L.</b> . Evaluating Software-Based Fault Detection Techniques Applied at Different Programming Language Abstraction Levels,. In: 10th IEEE Workshop on Silicon Errors in Logic - System Effects, 2014, Palo Alto. The 10th IEEE Workshop on Silicon Errors in Logic - System Effects (SELSE) Proceedings. Los Alamos: IEEE, 2014. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; BOBROVSKY, D. ; PECHENKIN, A. ; NIKIFOROV, A. . Laser Testing for Diagnosing SEU and SET in Virtex-5. In: 2014 IEEE Nuclear and Space Radiation Effects Conference, 2014, Paris. 2014 IEEE Nuclear and Space Radiation Effects Conference Proceedings. Los Alamos: IEEE, 2014. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; Almeida, Felipe ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; <b>Kastensmidt, F. L.</b> ; BRUNI, G. ; FROST, C. ; QUINN, H. . Evaluating the Robustness of TMR Schemes with Different Levels of Granularity in SRAM-Based FPGAs under Neutron-Induced Effects. In: 2014 IEEE Nuclear and Space Radiation Effects Conference, 2014, Paris. 2014 IEEE Nuclear and Space Radiation Effects Conference Proceedings. Los Alamos: IEEE, 2014. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2014.6820293" target="_blank"></a>TARRILLO, JIMMY ; ESCOBAR, FERNANDO A. ; <b>Kastensmidt, Fernanda Lima</b> ; VALDERRAMA, CARLOS . Dynamic partial reconfiguration manager. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ets.2014.6847845" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; BOTH, THIAGO ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; BRUGUIER, FLORENT ; BENOIT, PASCAL ; TORRES, LIONEL ; FROST, CHRISTOPHER . Aging and voltage scaling impacts under neutron-induced soft error rate in SRAM-based FPGAs. In: 2014 19th IEEE European Test Symposium (ETS), 2014, Paderborn. 2014 19th IEEE European Test Symposium (ETS), 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/PATMOS.2014.6951903" target="_blank"></a>TARRILLO, JIMMY ; <b>Kastensmidt, Fernanda Lima</b> . Estimating power consumption of multiple modular redundant designs in SRAM-based FPGAs for high dependable applications. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DFT.2014.6962095" target="_blank"></a>LO, THIAGO BERTICELLI ; <b>Kastensmidt, Fernanda Lima</b> ; BECK, ANTONIO CARLOS SCHNEIDER . Towards an adaptable bit-width NMR voter for multiple error masking. In: 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014, Amsterdam. 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014. p. 258. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/patmos.2014.6951871" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <b>Kastensmidt, Fernanda Lima</b> ; CUENCA-ASENSI, SERGIO . Tuning software-based fault-tolerance techniques for power optimization. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/dft.2014.6962070" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; <b>Kastensmidt, Fernanda Lima</b> ; RECH, PAOLO ; FROST, CHRISTOPHER . Decreasing FIT with diverse triple modular redundancy in SRAM-based FPGAs. In: 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014, Amsterdam. 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2014. p. 153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2014.6841920" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; TONFAT, JORGE L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; <b>Kastensmidt, Fernanda L.</b> ; PEREIRA, EVALDO C. F. ; VAZ, RAFAEL G. ; GONCALEZ, ODAIR L. . Soft error rate in SRAM-based FPGAs under neutron-induced and TID effects. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW, 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ims3tw.2014.6997398" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> ; NAZAR, GABRIEL ; RECH, PAOLO ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; BENFICA, JULIANO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, FABIAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, EDUARDO</a> ; FROST, CHRISTOPHER . Measuring the impact of voltage scaling for soft errors in SRAM-based FPGAs from a designer perspective. In: 2014 19th International MixedSignals, Sensors and Systems Test Workshop (IMS3TW), 2014, Porto Alegre. 19th Annual International Mixed-Signals, Sensors, and Systems Test Workshop Proceedings, 2014. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/vlsi-soc.2014.7004195" target="_blank"></a>BRUNI, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; TAMBARA, L. ; NAZAR, G. L. ; <b>Kastensmidt, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a> ; PACCAGNELL, A. . Power dissipation effects on 28nm FPGA-based System on Chips neutron sensitivity. In: 2014 22nd International Conference on Very Large Scale Integration (VLSISoC), 2014, Playa del Carmen. 2014 22nd International Conference on Very Large Scale Integration (VLSI-SoC), 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2013.6562659" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; AZAMBUJA, JOSE R. ; BARTH, RAUL S. ; <b>Kastensmidt, Fernanda L.</b> . Improving error detection with selective redundancy in software-based techniques. In: 2013 14th Latin American Test Workshop LATW, 2013, Cordoba. 2013 14th Latin American Test Workshop - LATW. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/AERO.2013.6497170" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5922238853240412" target="_blank">GUARESCHI, WILLIAM</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE</a> ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; DURAO, OTAVIO ; SCHUCH, NELSON ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8204712636273627" target="_blank">DESSBESEL, GUSTAVO</a> . Configurable test bed design for nanosats to qualify commercial and customized integrated circuits. In: 2013 IEEE Aerospace Conference, 2013, Big Sky. 2013 IEEE Aerospace Conference. v. 1. p. 1-7. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2013.6654631" target="_blank"></a>TARRILLO, JIMMY ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; BRUGUIER, FLORENT ; BOURREE, MORGAN ; BENOIT, PASCAL ; TORRES, LIONEL . Using electromagnetic emanations for variability characterization in Flash-based FPGAs. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). v. 1. p. 109-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2013.6654657" target="_blank"></a>TAMBARA, LUCAS ; <b>Kastensmidt, Fernanda</b> ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">BALEN, TIAGO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">Lubaszewski, Marcelo</a> . Neutron-induced single event effects analysis in a SAR-ADC architecture embedded in a mixed-signal SoC. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). v. 1. p. 188-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IOLTS.2013.6604042" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> ; BROWN, GUSTAVO ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Algorithm transformation methods to reduce software-only fault tolerance techniques' overhead. In: 2013 IEEE 19th International OnLine Testing Symposium (IOLTS), 2013, Chania. 2013 IEEE 19th International On-Line Testing Symposium (IOLTS). v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AZAMBUJA, JOSE R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2764405324356669" target="_blank">NAZAR, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Kastensmidt, Fernanda Lima</b> ; FAIRBANKS, T. . Combining Hardware- and Software-Based Techniques to Detect and Diagnose Neutron Induced Single Event Effects in SRAM-Based FPGA. In: IEEE Nuclear and Space Radiation Effects Conference, 2013, San Francisco. 2013 Nuclear and Space Radiation Effects Conference. Los Alamos: IEEE, 2013. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644856" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7482827809634477" target="_blank">GOMES, IURI A. C.</a> ; <b>KASTENSMIDT, FERNANDA G. L.</b> . Reducing TMR overhead by combining approximate circuit, transistor topology and input permutation approaches. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2013.6815370" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8152949833507899" target="_blank">Matos, Debora</a> ; GREHS, DANIEL ; MOTTA, TIAGO ; Almeida, Felipe ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, Altamiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Combining fault tolerance and serialization effort to improve yield in 3D Networks-on-Chip. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 125-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2012.6261259" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; Barth, Raul Sergio ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5972648122852171" target="_blank">Lapolli, Angelo Cardoso</a> ; <b>Kastensmidt, Fernanda Lima</b> . Configurable tool to protect processors against SEE by software-based detection techniques. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2012.6261230" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1025928877570302" target="_blank">BARTRA, W. E. C.</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a> . Simulation of SET faults in a voltage controlled oscillator. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2012.6261257" target="_blank"></a>Souza, Jose Eduardo Pereira ; <b>Kastensmidt, Fernanda Lima</b> . Applying adaptive temporal filtering for SET mitigation based on the propagation-delay of every logical path. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2012.6261256" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, Raul</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . SET susceptibility estimation of clock tree networks from layout extraction. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSI-SoC.2012.6379000" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . ATARDS: An adaptive fault-tolerant strategy to cope with massive defects in Network-on-Chip interconnections. In: 2012 IEEE/IFIP 20th International Conference on VLSI and SystemonChip (VLSISoC), 2012, Santa Cruz. 2012 IEEE/IFIP 20th International Conference on VLSI and System-on-Chip (VLSI-SoC), 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/REDW.2012.6353710" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; <b>Kastensmidt, Fernanda Lima</b> ; JUNIOR, EVALDO C. P. F. ; GONÇALEZ, ODAIR L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">Balen, Tiago R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6909803398529948" target="_blank">DE AGUIRRE, PAULO C. C.</a> ; ARRUEGO, IGNACIO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, MARCELO S.</a> . TID in a Mixed-Signal System-on-Chip: Analog Components Analysis and Clock Frequency Influence in Propagation-Delay Degradation. In: 2012 IEEE Radiation Effects Data Workshop (in conjunction with NSREC 2012), 2012, Miami. 2012 IEEE Radiation Effects Data Workshop, 2012. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2012.39" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, Raul</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Soft-Error Probability Due to SET in Clock Tree Networks. In: 2012 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2012, Amherst. 2012 IEEE Computer Society Annual Symposium on VLSI, 2012. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2011.5985929" target="_blank"></a>TARRILLO, JIMMY ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, Raul</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <b>Kastensmidt, Fernanda Lima</b> . Designing and analyzing a SpaceWire router IP for soft errors detection. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2011.5985922" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Kastensmidt, Fernanda Lima</b> . Adaptive approach to tolerate multiple faulty links in Network-on-Chip. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2011.5985914" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5972648122852171" target="_blank">LAPOLLI, ANGELO</a> ; Altieri, Mauricio ; <b>Kastensmidt, Fernanda Lima</b> . Evaluating the efficiency of data-flow software-based techniques to detect SEEs in microprocessors. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2011.5985893" target="_blank"></a>PAGLIARINI, SAMUEL NASCIMENTO ; HAACKE, PAULO ANDRE ; <b>Kastensmidt, Fernanda Lima</b> . Evaluating coverage collection using the VEasy functional verification tool suite. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9605201254051004" target="_blank">TARRILLO, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3529822081139841" target="_blank">Junior, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7623423841530910" target="_blank">GONCALEZ, O. L.</a> ; <b>KASTENSMIDT, F. L.</b> . Analyzing the Effects of TID in an Embedded System Running into a Flash-Based FPGA. In: IEEE Nuclear and Space Radiation Effects Conference, 2011, Las Vegas. 2011 IEEE Nuclear and Space Radiation Effects Conference. Los Alamos: IEEE, 2011. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">PAGLIARINI, S.</a> ; <b>KASTENSMIDT, F. L.</b> ; ENTRENA, L. ; LINDOSO, A. ; MILLAN, E. S. . Analyzing the Impact of Single-Event-Induced Charge Sharing in Complex Circuits. In: IEEE Nuclear and Space Radiation Effects Conference, 2011, Las Vegas. 2011 IEEE Nuclear and Space Radiation Effects Conference. Los Alamos: IEEE, 2011. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ets.2011.62" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Kastensmidt, Fernanda Lima</b> . Improving Reliability in NoCs by Application-Specific Mapping Combined with Adaptive Fault-Tolerant Method in the Links. In: 2011 16th IEEE European Test Symposium (ETS), 2011, Trondheim. 2011 Sixteenth IEEE European Test Symposium. p. 123. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">KOLOGESKI, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . AdNoC Case-Study for Mpeg4 Benchmark: Improving Performance and Saving Energy with an Adaptive NOC. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design (SBCCI). New York: ACM, 2011. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">PAGLIARINI, S.</a> ; SCARPATO, M. ; HUBNER, M. ; <b>KASTENSMIDT, F. L.</b> . Using Dynamic Partial Reconfiguration to Detect SEEs in Microprocessors through Non-Intrusive Hybrid Technique. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design (SBCCI). New York: ACM, 2011. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RADECS.2011.6131426" target="_blank"></a>TARRILLO, JIMMY ; Altieri, Mauricio ; <b>Kastensmidt, Fernanda Lima</b> . Improving error detection capability of a SpaceWire router IP. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 501. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/nasnit.2011.6111143" target="_blank"></a>NIKNAHAD, MAHTAB ; SANDER, OLIVER ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> ; BECKER, JUERGEN ; <b>Kastensmidt, Fernanda Lima</b> . Using Quadded logic in nanoPLAs to aggressively increase circuit yield. In: 2011 16th NorthEast Asia Symposium on Nano, Information Technology and Reliability (NASNIT), 2011, Macao. The 16th North-East Asia Symposium on Nano, Information Technology and Reliability, 2011. p. 180. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/radecs.2011.6131362" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, JOSE RODRIGO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">Pagliarini, Samuel</a> ; Altieri, Mauricio ; <b>Kastensmidt, Fernanda Lima</b> ; Hubner, Michael ; BECKER, JURGEN ; Foucard, Gilles ; Velazco, Raoul . Non-intrusive reconfigurable HW/SW fault tolerance approach to detect transient faults in microprocessor systems. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 643. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MSE.2011.5937102" target="_blank"></a>PAGLIARINI, SAMUEL NASCIMENTO ; <b>Kastensmidt, Fernanda Lima</b> . VEasy: A tool suite for teaching VLSI functional verification. In: 2011 IEEE International Conference on Microelectronic Systems Education (MSE), 2011, San Diego. 2011 IEEE International Conference on Microelectronic Systems Education, 2011. p. 94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/radecs.2011.6131404" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, Raul</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; GUTHAUS, MATTHEW . SET susceptibility analysis in buffered tree clock distribution networks. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 256. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/vlsisoc.2011.6081596" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">Concatto, Caroline</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">Kologeski, Anelise</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Kastensmidt, Fernanda</b> ; PALERMO, GIANLUCA ; SILVANO, CRISTINA . Two-levels of adaptive buffer for virtual channel router in NoCs. In: 2011 IEEE/IFIP 19th International Conference on VLSI and SystemonChip (VLSISoC), 2011, Kowloon. 2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip, 2011. p. 302. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RADECS.2011.6131298" target="_blank"></a>Entrena, Luis ; Lindoso, Almudena ; Millan, Enrique San ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4820374332912206" target="_blank">Pagliarini, Samuel</a> ; <b>Kastensmidt, Fernanda</b> . Constrained placement methodology for reducing SER under single-event-induced charge sharing effects. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 132. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>81. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; SOUSA, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6080364758050662" target="_blank">ROSA, L.</a> ; <b>KASTENSMIDT, F. L.</b> . Evaluating the Efficiency of Software-only Techniques to Detect SEU and SET in Microprocessors. In: IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems. New York: ACM, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>82. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2010.5550355" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9976288871389616" target="_blank">HERVE, M.</a> ; ALMEIDA, P. ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">Cota, Érika</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . Concurrent Test of Network-on-Chip Interconnects and Routers. In: Latin-American Test Workshop (LATW), 2010, Punta del Leste. 11 Latin-American Test Workshop (LATW). Los Alamos: IEEE, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>83. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2010.5550346" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; SOUSA, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6080364758050662" target="_blank">ROSA, L.</a> ; <b>KASTENSMIDT, F. L.</b> . The Limitations of Software Signature and Basic Block Sizing in Soft Error Fault Coverage. In: Latin-American Test Workshop (LATW), 2010, Punta del Leste. 11 Latin-American Test Workshop (LATW). Los Alamos: IEEE, 2010. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>84. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IOLTS.2010.5560237" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">BASTOS, R.</a> ; SICARD, G. ; <b>KASTENSMIDT, F. L.</b> ; RENAUDIN, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Evaluating transient-fault effects on traditional C-element's implementations. In: 2010 IEEE 16th International On-Line Testing Symposium (IOLTS), 2010, Corfu. 2010 IEEE 16th International On-Line Testing Symposium (IOLTS). Los Alamos: IEEE, 2010. p. 35-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>85. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICSAMOS.2010.5642065" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8152949833507899" target="_blank">Matos, Débora</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">KREUTZ, M.</a> . Monitor-adapter coupling for NOC performance tuning. In: 2010 International Conference on Embedded Computer Systems (SAMOS), 2010, Samos. 2010 International Conference on Embedded Computer Systems (SAMOS). Los Alamos: IEEE, 2010. p. 93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>86. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2010.5642677" target="_blank"></a>BOTELHO, M. ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . A broad strategy to detect crosstalk faults in network-on-chip interconnects. In: 2010 18th IEEE/IFIP VLSI System on Chip Conference (VLSI-SoC), 2010, Madrid. 2010 18th IEEE/IFIP VLSI System on Chip Conference (VLSI-SoC). Los Alamos: IEEE, 2010. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>87. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2010.5537611" target="_blank"></a>BRAGA, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . Efficiently using data splitting and retransmission to tolerate faults in networks-on-chip interconnects. In: Proceedings of 2010 IEEE International Symposium on Circuits and Systems (ISCAS), 2010, Paris. Proceedings of 2010 IEEE International Symposium on Circuits and Systems (ISCAS). los Alamos: IEEE, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>88. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MATTOS, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; KOLOGESKI, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">KREUTZ, M.</a> . Monitor-adapter coupling for NOC performance tuning. In: Proceedings of the 2010 International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (IC-SAMOS 2010), 2010, Samos. Proceedings of the 2010 International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (IC-SAMOS 2010). Los Alamos: IEEE, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>89. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2009.4813801" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9976288871389616" target="_blank">HERVE, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . NoC Interconnection Functional Testing: Using Boundary-Scan to Reduce the Overall Testing Time. In: IEEE Latin-American Test Workshop, 2009, Buzios. Proceedings of IEEE Latin-American Test Workshop. Los Alamitos: IEEE, 2009. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>90. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2009.4813789" target="_blank"></a>Assis, T. ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Measuring the effectiveness of symmetric and asymmetric transistor sizing for Single Event Transient mitigation in CMOS 90nm technologies. In: 10th Latin American Test Workshop, 2009. 10th Latin American Test Workshop. Los Alamitos: IEEE. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>91. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SPL.2009.4914914" target="_blank"></a>AMARAL, A. ; MARTINS, C. ; <b>KASTENSMIDT, F. L.</b> . Reducing reconfiguration times of FPGA-based systems using Multi-Level Reconfiguration. In: 5th Southern Conference on Programmable Logic, 2009. 5th Southern Conference on Programmable Logic. Los Alamitos: IEEE, 2009. p. 217-222. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>92. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/NOCS.2009.5071475" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9976288871389616" target="_blank">HERVE, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . Diagnosis of interconnect shorts in mesh NoCs. In: 3rd ACM/IEEE International Symposium onNetworks-on-Chip, 2009, San Jose. 3rd ACM/IEEE International Symposium onNetworks-on-Chip. Los Alamitos: IEEE, 2009. p. 256-265. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>93. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2009.7" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">KREUTZ, M.</a> . NoC Power Optimization Using a Reconfigurable Router. In: IEEE Computer Society Annual Symposium on VLSI, 2009, Tampa. IEEE Computer Society Annual Symposium on VLSI. Los Alamitos: IEEE, 2009. p. 235-240. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>94. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ABATE, F. ; STERPONE, L. ; Violante, M. ; <b>KASTENSMIDT, F. L.</b> . A study of the Single Event Effects impact on functional mapping within Flash-based FPGAs. In: Design, Automation & Test in Europe Conference & Exhibition (DATE), 2009, Nice. Design, Automation & Test in Europe Conference & Exhibition (DATE). Los Alamitos: IEEE, 2009. p. 1226-1229. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>95. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; ALMEIDA, P. ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9976288871389616" target="_blank">HERVE, M.</a> . Improving yield of torus nocs through fault-diagnosis-and-repair of interconnect faults. In: 15th IEEE International On-Line Testing Symposium, 2009, Sesimbra-Lisbon. 15th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE, 2009. p. 61-66. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>96. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; SOUSA, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6080364758050662" target="_blank">ROSA, L.</a> ; <b>KASTENSMIDT, F. L.</b> . Evaluating large grain TMR and selective partial reconfiguration for soft error mitigation in SRAM-based FPGAs. In: 15th IEEE International On-Line Testing Symposium, 2009, Sesimbra-Lisbon. 15th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE, 2009. p. 101-106. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>97. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">BASTOS, R.</a> ; MONNET, Y. ; SICARD, G. ; <b>KASTENSMIDT, F. L.</b> ; RENAUDIN, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Comparing transient-fault effects on synchronous and on asynchronous circuits. In: 15th IEEE International On-Line Testing Symposium, 2009, Sesimbra-Lisbon. 15th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE, 2009. p. 29-34. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>98. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MATTOS, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; KOLOGESKI, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">KREUTZ, M.</a> . Adaptive router architecture based on traffic behavior observability. In: Network on Chip Architectures, NoCArc, 2009, New York. Network on Chip Architectures, 2009. NoCArc 2009. 2nd International Workshop on. Los Alamos: IEEE, 2009. p. 17-22. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>99. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; MATTOS, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">KREUTZ, M.</a> . Fault tolerant mechanism to improve yield in NoCs using a reconfigurable router. In: Symposium on Integrated Circuits and System Design, 2009, Natal. Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. New York: ACM, 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>100. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MATTOS, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a> . The Need for Reconfigurable Routers in Networks-on-Chip. In: Workshop on Reconfigurable Computing: Architectures, Tools and Applications, 2009, karlsruhe. Proceedings of the 5th International Workshop on Reconfigurable Computing: Architectures, Tools and Applications. New York: ACM, 2009. p. 275-280. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>101. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LISBOA, C. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Analyzing the Effect of Soft Error Rate in the Granularity of Recomputation-based Techniques. In: Workshop on Radiation Effects and Fault Tolerance in Nanometer Technologies, 2008, Ischia. Proceedings of Computing Frontiers Conference, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>102. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; Assis, T. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; Anghel, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . SET-Factor: An Analysis and Design Tool to Reduce SET Sensitivity in Integrated Circuits. In: European Test Symposium (ETS), 2008, Lago Maggiore. Proceedings of European Test Symposium (ETS), 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>103. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; RIBEIRO, I. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Single Event Transients in Logic Circuits ? Evidence for Load Induced Pulse Broadening. In: IEEE Nuclear and Space Radiation Effects Conference (NSREC), 2008, Phoenix. Proceedings of Nuclear and Space Radiation Effects Conference, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>104. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; Assis, T. ; <b>KASTENSMIDT, F. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; Anghel, L. . An Analysis and Design Technique to Reduce SET Sensitivity in Combinational Integrated Circuits. In: IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration, 2008, Rhodes. FIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration. Los Alamitos: IEEE, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>105. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Assis, T. ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Analysis of Single Event Effects for Different Angles and Impact Regions at a NMOS 90 nm 3D Device. In: DECIDE- Second International Workshop onn Dependable Circuit Design, 2008, Playa del Carmen. DECIDE- Second International Workshop onn Dependable Circuit Design, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>106. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; RIBEIRO, I. ; <b>Kastensmidt, Fernanda Lima</b> . Single Event Transients in Logic Circuits - Evidence for Load Induced Pulse Broadening. In: IEEE Nuclear and Space Radiation Effects Conference (NSREC), 2008, Tucson. Proceedings of IEEE Nuclear and Space Radiation Effects Conference (NSREC). Piscataway: IEEE, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>107. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBEIRO, I. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b>Kastensmidt, Fernanda Lima</b> . Modeling the Effects of Broadening and Degradation of Single Event Transient Pulses in Integrated Circuits. In: 8th European Workshop on Radiation and Its Effects on Components and Systems RADECS, 2008, Jyvãskylã. Proceedings of 8th European Workshop on Radiation and Its Effects on Components and Systems RADECS. Piscataway: IEEE, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>108. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5764594072636947" target="_blank">Pilotto, Conrado</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J. R.</a> ; <b>KASTENSMIDT, F. L.</b> . Synchronizing triple modular redundant designs in dynamic partial reconfiguration applications. In: Synchronizing triple modular redundant designs in dynamic partial reconfiguration applications, 2008, Gramado. Proceedings of SBCCI, 2008. p. 199-204. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>109. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">Balen, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3190597046865524" target="_blank">LEITE, F.</a> ; <b>Kastensmidt, Fernanda Lima</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . A Self-Checking Scheme to Mitigate Single-Event Upset Effects in SRAM-based FPAAs. In: Radiation Effects on Components and Systems Workshop, 2008, Jyvaskyla. Proceedings of 8th European Workshop on Radiation and Its Effects on Components and Systems RADECS, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>110. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4075688424083407" target="_blank">Freitas, H.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0909961438322138" target="_blank">Colombo, D.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5554254760869075" target="_blank">Navaux, P.</a> . Evaluating Network-on-Chip for Homogeneous Embedded Multiprocessors in FPGAs. In: IEEE International Symposium on Circuits and Systems (ISCAS), 2007, New Orleans. IEEE International Symposium on Circuits and Systems (ISCAS), 2007. p. 3776-3779. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>111. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; Pacha, C. ; Berderlow, R. . Statistical Analysis of Variability of Flip-Flop Race Immunity in 130nm and 90nm CMOS Technologies. In: Latin Test America Workshop (LATW), 2007, Cusco. Latin Test America Workshop (LATW), 2007. p. 105-108. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>112. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">Balen, T.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; Renovell, M. . A Self-recovering Scheme to Mitigate Single Event Upset Effects in SRAM-based Field Programmable Analog Arrays. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI (ISVLSI). Los Alamitos: IEEE, 2007. v. 1. p. 192-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>113. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> . A Built-In Current Sensor for High Speed Soft Errors Detection Robust to Process and Temperature Variations. In: Symposium On Integrated Circuits And Systems Design (SBCCI), 2007, Rio de Janeiro. Symposium On Integrated Circuits And Systems Design (SBCCI), 2007. p. 190-195. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>114. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7829200469949650" target="_blank">PETROLI, L.</a> ; LISBOA, C. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Using Majority Logic to Cope with Long Duration Transient Faults. In: Symposium On Integrated Circuits And Systems Design (SBCCI), 2007, Rio de Janeiro. Symposium On Integrated Circuits And Systems Design (SBCCI), 2007. v. 1. p. 354-359. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>115. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; CASSEL, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2193972715230641" target="_blank">MEIRELLES, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">Amory, A.</a> . Redefining and Testing Interconnect Faults in Mesh NoCs. In: International Test Confenrece (ITC), 2007, Santa Clara. International Test Conference Proceedings. Los Alamos: IEEE, 2007. p. 1-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>116. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LISBOA, C. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Using Built-in Sensors to Cope with Long Duration Transient Faults in Future Technologies. In: International Test Conference (ITC), 2007, Santa Clara. International Test Conference Proceedings. Los Alamos: IEEE, 2007. p. 1-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>117. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8868205914738076" target="_blank">HAMERSKI, J. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2124728212788181" target="_blank">Reckziegel, E.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . An HW/SW architecture for implementation of high-throughput Internet services on TCP/IP. In: VLSI-SOC Conference, 2007, Atlanta. VLSI-SOC Conference Proceedings, 2007. p. 212-217. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>118. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> . Tbulk-BICS: A Built-In Current Sensor Robust to Process and Temperature Variations for SET Detection. In: EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS), 2007, Deauville. EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS) Proceedings. Los Alamos: IEEE, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>119. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Designing a Customizable Sequential Circuit for SET Diagnosis in FPGA platforms under Radiation and Laser Testing. In: DECIDE, 2007, Buenos Aireis. DECIDE Proceedings. Los Alamos: IEEE, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>120. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; Assis, T. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; Anghel, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits. In: DECIDE, 2007, Buenos Aires. DECIDE Proceedings. Los Alamos: IEEE, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>121. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">Balen, T.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; Renovell, M. . Single Event Upset in SRAM-based Field Programmable Analog Arrays: Effects and Mitigation. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007. p. 192-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>122. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2007.4402476" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b>Kastensmidt, Fernanda</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> ; BREDERLOW, RALF ; PACHA, CHRISTIAN . Statistical analysis of systematic and random variability of flip-flop race immunity in 130nm and 90nm CMOS technologies. In: 2007 IFIP International Conference on Very Large Scale Integration, 2007, Atlanta. 2007 IFIP International Conference on Very Large Scale Integration. p. 78-83. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>123. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; VIEIRA, Michele ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Evaluating the Sensitivity of CMOS Circuits to Single Event Transients. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 95-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>124. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8036057109343348" target="_blank">ROLT, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Analyzing the Effect of CMOS Process Variability on the SRAM cell. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 89-94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>125. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Using Bulk Built-In Current Sensors to Detect Transient Faults in SRAM Memory Architectures. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 61-66. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>126. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5007645558720291" target="_blank">FRANTZ, Arthur Pereira</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . SEU Effects Evaluation on a NoC Router Architecture. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 117-122. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>127. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NEVES, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; RIBEIRO, I. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> . Automatic Evaluation of Single Event Transient Propagation in CMOS Logic Circuits Based on Topological Timing Analysis. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 49-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>128. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">BASTOS, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Design of a Robust 8-bit Microprocessor to Soft Single Event Effects. In: Latin-American Test Workshop (LATW), 2006, Buenos Aires. Latin-American Test Workshop (LATW), 2006. v. 1. p. 137-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>129. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NEVES, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; RIBEIRO, I. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> . Avoiding Circuit Simulation for the Analysis of Single Event Transient Propagation in Combinational Circuits. In: European Test Symposium (ETS), 2006, Southampton. 11th IEEE European Test Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 46-51. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>130. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CASSEL, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Evaluating One-Hot Encoding Finite State Machines for SEU Reliability in SRAM-based FPGAs. In: International On-Line Testing Symposium (IOLTS), 2006, Lake of Como. 12th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 139-144. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>131. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> . Evaluating SET Resilience with Duplicated Routing in SRAM-based FPGAs. In: Single Event Effect Symposium (SEE), 2006, Long Beach. Fifteenth Biannual Single Event Effects Symposium, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>132. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">BASTOS, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Design at High Level of a Robust 8-Bit Microprocessor to Soft Errors by Using Only Standard Gates. In: Symposium On Integrated Circuits And Systems Design, 2006, Ouro Preto. Symposium On Integrated Circuits And Systems Design (SBCCI). New York: ACM, 2006. v. 1. p. 196-201. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>133. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5007645558720291" target="_blank">FRANTZ, Arthur Pereira</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Evaluation of SEU and Crosstalk Effects in Network-on-Chip Switches. In: Symposium On Integrated Circuits And Systems Design, 2006. Symposium On Integrated Circuits And Systems Design (SBCCI). New York: ACM, 2006. v. 1. p. 202-207. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>134. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5007645558720291" target="_blank">FRANTZ, A. P.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Dependable Network-on-Chip Router Able to Simultaneously Tolerate Soft Errors and Crosstalk. In: International Test Conference, 2006, San Jose. International Test Conference (ITC). Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 1-9. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>135. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; RIBEIRO, I. ; VIEIRA, Michele ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Single Event Transients in Dynamic Logic. In: Symposium on Integrated Circuits And Systems Design, 2006, Ouro Preto. Symposium on Integrated Circuits And Systems Design (SBCCI). New York: ACM, 2006. v. 1. p. 184-189. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>136. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> . Statistical Characterization of Hold Time Violations in 130nm CMOS Technology. In: European Solid-State Circuits Conference (ESSCIRC), 2006, Montreux. 32nd European Solid-State Circuits Conference. Los Alamitos: IEEE Computer Society, 2006. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>137. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MICHELS, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7829200469949650" target="_blank">PETROLI, L.</a> ; LISBOA, C. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . SET Fault Tolerant Combinational Circuits Based on Majority Logic. In: IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 2006, Washington. 21st IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT). Los Alamitos: IEEE Computer Society, 2006. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>138. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; VIERIA, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Generation and Propagation of Single Event Transients in CMOS Circuits. In: IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, 2006, Praga. IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. Los Alamitos: IEEE Computer Society. v. 1. p. 196-201. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>139. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; STERPONE, L. ; REORDA, M. . On the Optimal Design of Triple Modular Redundancy Logic for SRAM-based FPGAs. In: Design Automation and Test in Europe (DATE), 2005, Munich. Proceedings of Design Automation and Test in Europe (DATE). New York: IEEE, 2005. v. 2. p. 1290-1295. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>140. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Analyzing Transient Fault Effects in the Periphery Logic of SRAM Memories. In: IEEE Latin-American Test Workshop, 2005, Salvador. IEEE Latin-American Test Workshop - Digest of Papers, 2005. v. 1. p. 46-50. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>141. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; VIERIA, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Computer Efficient Modeling of SRAM cell Sensitivity to SEU. In: Latin-American Test Workshop, 2005, Salvador. Latin-American Test Workshop - Digest of Papers, 2005. v. 1. p. 51-57. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>142. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2549790928705672" target="_blank">KINZEL FILHO, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Mapping the Virtex Customization Bits with JBits Classes for Selective Bitstream Fault Injection. In: IEEE Latin-American Test Workshop, 2005, Salvador. IEEE Latin-American Test Workshop - Digest of Papers, 2005. v. 1. p. 97-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>143. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . TOC-BISR: A Self-Repair Scheme for Memories in Embedded Systems. In: International Embedded Systems Symposium, 2005, Manaus. International Embedded Systems Symposium. New York: Springer, 2005. v. 1. p. 157-168. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>144. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; VIERIA, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> . Evaluating Fault Coverage of Bulk Built-in Current Sensor for Soft Errors in Combinational and Sequential Logic. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2005, Florianópolis. SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. New York: ACM, 2005. v. 1. p. 62-67. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>145. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIERIA, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, E. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Single Event Transients in Combinatorial Circuits. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2005, Florianópolos. SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. New York: ACM, 2005. v. 1. p. 121-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>146. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2549790928705672" target="_blank">KINZEL FILHO, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Improving Reliability of SRAM-Based Improving Reliability of SRAM-Based. In: EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS), 2005, D?AGDE. EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS (RADECS). New York: IEEE, 2005. v. 1. p. 100-105. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>147. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">BASTOS, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing Low-Power Embedded Software for Mass-Produced Microprocessor by Using a Loop Table in On-Chip Memory. In: International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2005. International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). New York: Springer, 2005. v. 1. p. 59-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>148. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing and Testing Fault-Tolerant Techniques for SRAM-based FPGAs. In: Computer Frontiers Conference Proceedings, 2004, Ischia. 2004 Computer Frontiers Conference. New York: ACM PRESS, 2004. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>149. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Improving the Use of Reed-Solomon Codes to Increase Fault-Tolerance in Very-Deep Sub-Micron Integrated Circuits. In: IEEE Latin American Test Workshop, 2004, Cartagena. IEEE Latin American Test Workshop. New York: IEEE Computer Society, 2004. v. 1. p. 56-59. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>150. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> . Physical Design Methodologies for Performance Predictability and Manufacturability. In: ACM Computer Frontiers Conference, 2004, Ischia. ACM Computer Frontiers Conference Proceedings. New York: ACM Press, 2004. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>151. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Improving fault tolerance to radiation effects in integrated systems. In: Workshop de Testes e Tolerância a Falhas (WTF), 2004, Gramado. Workshop de Testes e Tolerância a Falhas. Porto Alegre: Instituto de Informatica da UFRGS, 2004. v. 1. p. 115-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>152. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Reducing Pin and area overhead in fault-tolerant FPGA-based designs. In: ACM/Sigda International Symposium on Field-Programmable Gate Arrays, 2003, Monterey. ACM/Sigda International Symposium on Field-Programmable Gate Arrays (11. : 2003 : Monterey). New York: ACM, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>153. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing Fault Tolerant Systems into SRAM-based FPGAs. In: ACM/SIGDA Design Automation Conference, 2003, Anaheim. ACM/SIGDA Design Automation Conference (DAC). New York: ACM, 2003. p. 650-655. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>154. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Single Event Upset Mitigation Techniques for SRAM-based FPGAs. In: IEEE Latin American Test Workshop, 2003, Natal. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2003. p. 112-117. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>155. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . A Multiple Bit Upset Tolerant SRAM Memory. In: IEEE Latin American Test Workshop, 2003, Natal. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2003. p. 118-123. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>156. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; PANATO, Alex ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing a Fault Tolerant AES-Rijndael Soft IP Core. In: IEEE Latin American Test Workshop, 2003, Natal. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>157. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; VELAZCO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Injecting Multiple Upsets in a SEU tolerant 8051 Micro-controller. In: Latin American Test Workshop, 2002, Uruguai. Latin American Test Workshop. Amissville: IEEE Computer Society, 2002. p. 120-125. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>158. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Hentschke, R. ; MARQUES, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a> . Analyzing area and performance penalty of protecting different digital modules with hamming code and triple modular redundancy. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2002, Porto Alegre. Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 2002. p. 95-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>159. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; REZGUI, S. ; VELAZCO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . On the use of VHDL simulation and emulation to derive error rates. In: European Conference on Radiation and its Effects on Componentes and Systems, 2001, Grenoble. European Conference on Radiation and its Effects on Componentes and Systems (6. : 2001 : Grenoble), 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>160. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; CARMICHAEL, C. ; FABULA, J. ; PADOVANI, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . A Fault injection analysis of virtex FPGA TMR design methodology. In: European Conference on Radiation and its Effects on Componentes and Systems, 2001, Grenoble. European Conference on Radiation and its Effects on Componentes and Systems (6. : 2001 : Grenoble), 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>161. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		CARMICHAEL, C. ; FULLER, E. ; FABULA, J. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Proton Testing of SEU Mitigation Methods for the Virtex FPGA. In: Military and Aerospace programmable Logic Devices Conference, 2001, Maryland. Military and Aerospace programmable Logic Devices Conference, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>162. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; DAVILA, E. R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing a mask programmable matrix for sequential circuits. In: International Conference on Very Large Scale Integration, 2000, Lisboa. IFIP International Conference on Very Large Scale Integration. Boston: Kluwer, 1999. p. 439-446. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>163. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; REZGUI, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; VELAZCO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing and testing a radiation hardened 8051-like micro-controller. In: Military and Aerospace Applications of Programmable Devices and Technologies International Conference, 2000, Maryland. Military and Aerospace Applications of Programmable Devices and Technologies International Conference (2000 : Laurel)., 2000. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>164. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; VELAZCO, R. ; REZGUI, S. . Designing a radiation hardened 8051-like micro-controller. In: Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 2000. p. 255-260. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>165. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; DAVILA, E. R. ; MORAES, M. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . A Self-Testing Mask Programmable Matrix using Built-in Current Sensing. In: IEEE Latin American Test Workshop, 2000, Rio de Janeiro. IEEE Latin American Test Workshop. Amissville: IEEE Computer Society, 2000. p. 15-19. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>166. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; BAMPI, S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; ROCHOL, J. ; SERRA, T. G. ; BARCELOS, M. B. ; FRAGOSO, J. L. ; FERREIRA, F. K. ; COSTA, E. A. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Lawai : uma alternativa para a interligacao lan's a grande distancia. In: Workshop Iberchip, 1999, Lima. Workshop Iberchip. Lima: Hozlo S.R.L., 1999. p. 325-333. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>167. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing Masked Programmable ULGS for MPGAs. In: Workshop Iberchip, 1999, Lima. Workshop Iberchip. Lima: Hozlo S.R.L.], 1999. p. 91-99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>168. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . A Tool For Analysis Of Universal Logic Gates Functionality. In: A Tool For Analysis Of Universal Logic Gates Functionality, 1999, Natal. A Tool For Analysis Of Universal Logic Gates Functionality. Los Alamitos: IEEE Computer Society, 1999. p. 184-187. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>169. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Improving logic density of qcl masterslices by using universal logic gates. In: Brazilian Symposium on Integrated Circuit Design, 1998, Buzios. Brazilian Symposium on Integrated Circuit Design (11. : 1998, sept. 30-oct. 3 : Armacao de Buzios, Brj).. Los Alamitos: IEEE Computer Society, 1998. p. 204-207. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>170. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . On The Applicability of Universal Logic Gates for Designing Masked Programmable Gate Array Architectures. In: Workshop Iberchip, 1998, Mar del Plata. Workshop Iberchip. Mar del Plata: Universidad Nacional de La Plata, 1998. p. 110-119. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2017.7906742" target="_blank"></a>BENITES, LUIS ALBERTO CONTRERAS ; <b>Kastensmidt, Fernanda Lima</b> . Fault injection methodology for single event effects on clock-gated ASICs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/radecs.2015.7365586" target="_blank"></a>TAMBARA, LUCAS ANTUNES ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; <b>Kastensmidt, Fernanda Lima</b> . Analyzing the Failure Impact of Using Hard- and Soft-Cores in All Programmable SoC under Neutron-Induced Upsets. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/radecs.2015.7365643" target="_blank"></a>TAMBARA, LUCAS ANTUNES ; AKHMETOV, ALEXEY ; BOBROVSKY, DMITRIY V. ; <b>Kastensmidt, Fernanda Lima</b> . On the Characterization of Embedded Memories of Zynq-7000 All Programmable SoC under Single Event Upsets Induced by Heavy Ions and Protons. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/radecs.2015.7365660" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">Chielle, Eduardo</a> ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, LUCAS A.</a> ; <b>Kastensmidt, Fernanda L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; CUENCA-ASENSI, SERGIO . Reliability on ARM Processors against Soft Errors by a Purely Software Approach. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Evaluating Fault Coverage of Concurrent Error Detection Techniques for Arithmetic Circuits in SRAM-based FPGAs. In: South Symposium on Microelectronics (SIM), 2003, Novo Hamburgo. South Symposium on Microelectronics (SIM). Novo Hamburgo: Feevale, 2003. p. 195-198. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Analyzing SEU Mitigation Techniques for SRAM-based FPGAs. In: South Symposium on Microelectronics (SIM), 2002, Canela. South Symposium on Microelectronics (SIM). Porto Alegre: Instituto de Informatica da UFRGS, 2002. p. 51-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing a Reed-Solomon Core Optimized for Area and Performance. In: South Symposium on Microelectronics (SIM), 2002, Canela. South Symposium on Microelectronics (SIM). Porto Alegre: Instituto de Informatica da UFRGS, 2002. p. 69-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; PANATO, Alex ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Testing a Rijndael VHDL Description to Single Event Upsets. In: South Symposium on Microelectronics (SIM), 2002, Canela. South Symposium on Microelectronics (SIM). Porto Alegre: Instituto de Informatica da UFRGS, 2002. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; VELAZCO, R. ; REZGUI, S. . SEU hardned 8051-like micro-controller. In: UFRGS Microeletronics Seminar, 2000, Torres. UFRGS Microeletronics Seminar. Porto Alegre: Instituto de Informática, 2000. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DAVILA, E. R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Edif to blif converter. In: UFRGS Microelectronics Seminar, 1999, Pelotas. UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informatica da UFRGS, 1999. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Programa_de_tv Tool. In: UFRGS Microelectronics Seminar, 1999, Pelotas. UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informatica da UFRGS, 1999. p. 91-94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Maragata. In: UFRGS Microelectronics Seminar, 1999, Pelotas. UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informatica da UFRGS, 1999. p. 55-62. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Area gain using universal logic gates. In: UFRGS Microelectronics Seminar, 1998, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC da UFRGS, 1998. p. 139-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> ; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . On The Applicability of Universal Logic Gates to Design Masked Programmable Gate Array. In: UFRGS Microelectronics Seminar, 1998, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC da UFRGS, 1998. p. 133-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Parasitic Capacitance Evaluation. In: UFRGS Microelectronics Seminar, 1997, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC da UFRGS, 1997. p. 17-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; CASSALES, Angela ; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . An Efficient Layout Style For Three-Metal Macro-Cells And Two-Metal Macro-Cells Comparison. In: UFRGS Microelectronics Seminar, 1997, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC, 1997. p. 49-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; SILVA, Luiz Gilmar ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Synthesis of the Fpga Version Of 8051. In: UFRGS Microelectronics Seminar, 1997, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC, 1997. p. 115-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Interface Gdt-Tropic. In: UFRGS Microelectronics Seminar, 1996, Porto Alegre. UFRGS Microelectronics Seminar. Porto Alegre: CPGCC, 1996. p. 21-24. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2016.7483359" target="_blank"></a>RODRIGUES, GENNARO SEVERINO ; <b>Kastensmidt, Fernanda Lima</b> . Soft error analysis at sequential and parallel applications in ARM Cortex-A9 dual-core. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS), 2016. p. 179. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5007645558720291" target="_blank">FRANTZ, A. P.</a> ; CASSEL, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> . Avoiding Router Crash Faults in NoCs at Design Level. In: DATE07 Workshop on Network on Chips, 2007, Nice. DATE07 Workshop on Network on Chips, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . NOC-based Testing and Fault Tolerance on NoCs. In: IEEE VLSI Test Symposium (VTS), 2007, Berkeley. IEEE VLSI Test Symposium (VTS), 2007. p. 477-478. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">BASTOS, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Design of a Robust 8-Bit Microprocessor to Soft Single Event Effects. In: International On-Line Testing Symposium (IOLTS), 2006, Lake of Como. 12th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 195-196. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5007645558720291" target="_blank">FRANTZ, Arthur Pereira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Evaluating SEU and Crosstalk Effects in Network-on-Chip Routers. In: International On-Line Testing Symposium (IOLTS), 2006, Lake of Como. 12th IEEE International On-Line Testing Symposium. Los Alamitos: IEEE Computer Society, 2006. v. 1. p. 191-192. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; DUTRA, Vinicius de Souza ; OLIVEIRA, João Wagner Lopes de . Desenvolvimento de um Conversor Binário/Bcd Eficiente em Termos de Área, Desempenho e Potência. In: Salão de Iniciação Cientifica da UFRGS, 2004, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; OLIVEIRA, João Wagner Lopes de ; DUTRA, Vinicius de Souza . Prototipação de Sistemas Digitais e Análise dos Custos de Potência, Desempenho e Área na Placa Digilab2e - Xilinx. In: Salão de Iniciação Cientifica da UFRGS, 2004, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing Single Event Upset Mitigation Techniques for SRAM-based FPGAs. In: IFIP International Conference on Very Large Scale Integration of System on Chip (VLSI-SOC), 2003, Darmstadt. IFIP International Conference on Very Large Scale Integration of System on Chip (VLSI-SOC). Darmstadt: Technische Universitat Darmstadt, 2003. p. 452. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; VELAZCO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Injecting multiple upsets in a SEU tolerant 8051 micro-controller. In: IEEE International On-Line Testing Workshop, 2002, Isle of Bendor. IEEE International On-Line Testing Workshop. Los Alamitos: IEEE Computer Society, 2002. p. 194. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; BARCELOS, M. B. ; ROCHOL, J. ; BAMPI, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . A Frame stream controller IP. In: IEEE International Symposium on Circuits and Systems, 2000, Geneva. IEEE International Symposium on Circuits and Systems, 2000. p. 721. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; SERPA, Andre ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Desenvolvimento de um Conversor para Viabilizar a Sintese de Circuitos Integrados aPartir de uma Descricao VHDL. In: Salão de Iniciação Cientifica da UFRGS, 1998, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1998. p. 70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Avaliador de Capacitancias Parasitas em Circuitos Integrados. In: Salão de Iniciação Cientifica da UFRGS, 1997, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1997. p. 149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; CASSALES, Angela ; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Comparacao da Sintese de Layout com Duas eTres Camadas de Metal. In: Salão de Iniciação Cientifica da UFRGS, 1997, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1997. p. 127. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; SILVA, Luiz Gilmar ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Sintese do Microcontrolador 8051 em Fpga. In: Salão de Iniciação Cientifica da UFRGS, 1997, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1997. p. 148. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Tropic : Um Estilo de Layout para Alto Desempenho Eletrico. In: Salão de Iniciação Cientifica da UFRGS, 1996, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1996. p. 35. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Obtencao do Layout de Circuitos de Logica Aleatoria Atraves de Ferramentas da Microeletronica. In: Salão de Iniciação Cientifica da UFRGS, 1995, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1995. p. 18-19. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; LOPES, Artur Oscar . Teorema da Aproximacao de Weierstrass. In: Salão de Iniciação Cientifica da UFRGS, 1994, Porto Alegre. Salão de Iniciação Cientifica da UFRGS - Livro de Resumos. Porto Alegre: UFRGS, 1994. p. 52. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="ApresentacoesTrabalho"></a>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, F.</a></b>. Using Programmable SoC for Reliable Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, F.</a></b>. Using APSoCs for Space Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, FERNANDA G. L.</a></b>. Fault Tolerant Techniques for Embedded Processors in FPGAs. 2014. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, FERNANDA G. L.</a></b>. SEE effects and Mitigation Techniques for FPGAs. 2013. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, FERNANDA G. L.</a></b>. SEE effects and Mitigation Techniques for FPGAs. 2012. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, FERNANDA G. L.</a></b>. SEE effects and Mitigation Techniques for FPGAs. 2011. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. SEE effects and Mitigation Techniques for FPGAs. 2010. (Apresentação de Trabalho/Outra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. SEE effects and Mitigation Techniques for FPGAs. 2009. (Apresentação de Trabalho/Outra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Ph.D. Forum (DAC): Designing Fault Tolerant Systems into SRAM-based FPGAs. 2003. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Ph.D. Forum (VLSI): Designing Single Event Upset Mitigation Techniques for SRAM-Based FPGAs. 2003. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Univeristy Booth DATE: Designing a Masked Programmable Gate Array (MARAGATA) - The complete matrix. 2000. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . University Booth DAC: Designing a Masked Programmable Gate Array (MARAGATA) - ULGs and routing. 1999. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="OutrasProducoesBibliograficas"></a>Outras produções bibliográficas</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Designing Single Event Upset Mitigation Techniques for Large SRAM-based FPGAs.
							Porto Algre:
									PPGC,  2003 (Tese de Doutorado). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Projeto com Matrizes de Células Lógicas Programáveis.
							Porto Alegre:
									PPGC,  1999 (Dissertacao de Mestrado). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Dispositivos Programáveis.
							Porto Alegre:
									PPGC,  1999 (Trabalho Individual). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Technology Mapping for Programmable Logic Blocks.
							Porto Alegre:
									PPGC,  1999 (Trabalho Individual). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Sintese de ASICs com a Metodologia TRANCA.
							Porto Alegre:
									PPGC,  1995 (Trabalho Individual). </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="SoftwareSemPatente"></a>Programas de computador sem registro</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; JOHANN, Marcelo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a> . Programa de TV. 1999. </div>
</div>
<br class="clear">
<a name="DemaisProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Demais tipos de produção técnica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a> . Fault Tolerance in Programmable Circuits. 2005. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Estudo de Caso: Projeto de uma Porta Lógica. 2004. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Estudo de Caso: Projeto de uma Porta Lógica. 2003. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; CARMICHAEL, C. . Xilinx Booth in NSREC. 2001.
							(Participação no estante da empresa Xilinx em conferencia internacional).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Xilinx Booth in RADECS. 2001.
							(Participação no estante da empresa Xilinx em conferencia internacional).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Arquiteturas Programaveis. 1999. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="DemaisTrabalhos"></a>Demais trabalhos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Concurso Público de Títulos e Provas para Provimento de Cargo na Classe de Professor ADJUNTO DE. 2004 (Aprovação em Terceiro Lugar no Concurso Público de Títulos e Provas da UFRGS) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. EDITAL DE PROCESSO SELETIVO Nº 03/2003 para Professor na Universidade Estadual do Rio Grande do Sul (UERGS). 2004 (Aprovação em Terceiro Lugar em Processo Seletivo Estadual) . </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6801014238742352" target="_blank">BALEN, TIAGO</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7623423841530910" target="_blank">GONCALEZ, O. L.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Thiago Both. Análise dos Efeitos de Dose Total Ionizante em Transistores CMOS Tecnologia 0,35 um. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de HELEN DE SOUZA FRANCK. Avaliação de Atraso, Consumo e Proteção de Somadores Tolerantes a Falhas. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; SILVA, J. L. E..  Participação em banca de Bruno de Abreu Silva. Gerenciamento de tags na arquitetura ChopCflow - uma maquina a fluxo de dados dinâmica. 2011. Dissertação (Mestrado em Ciências da Computação) - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MORAES, Fernando G; CALAZANS, N..  Participação em banca de Marcelo Grandi Mandelli. Mapeamento Dinâmico de Aplicações para MPSOCS Homogêneos. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, S.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Fabio Luís Livi Ramos. Arquitetura para o Algoritmo CAVLC de Codificação de Entropia segundo o padrão H.264/AVC. 2010. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7623423841530910" target="_blank">GONCALEZ, O. L.</a>.  Participação em banca de Raul Vieira Amaral. Metodologia de Análise e da Variabilidade em FPGAs. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Ulisses Lyra dos Santos. O efeito de dose e corrente de fuga em um Amplificador Operacional CMOS -130nm- de dois estágios utilizando o simulador Hspice. 2010. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Chris Dennis Tomás Horna. Arquiteturas para um Dispositivo de Demarcação Ethernet. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, S.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Claudio Machado Diniz. Arquitetura de Hardware Dedicada para a Predição Intra-Quadro em Codificadores do Padrão H.264/AVC de Compressão de Vídeo. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>.  Participação em banca de Jefferson Luiz Bosa. Sistema Embarcado para a Manutenção Inteligente de Atuadores Elétricos. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; BAMPI, S..  Participação em banca de Marcelo Schiavon Porto. Arquiteturas de Hardware de Baixo Custo e Alto Desempenho para a Estimação de Movimento em Vídeos HDTV. 2008. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; BAMPI, S..  Participação em banca de Roger Endrigo Carvalho Porto. Desenvolvimento Arquitetural para Estimação de Movimento de Blocos de Tamanhos Variáveis Segundo Padrão H.264/acv de Comprressão de Vídeo Digital. 2008. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; BAMPI, S..  Participação em banca de Bruno Zatt. Modelagem de Hardware para Codificação de Vídeo e Arquitetura de Compensação de Movimento Segundo o Padrão H.264/AVC. 2008. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Carlos Roberto Moratelli. Tecnicas para o Projeto de Hardware Criptográfico Tolerantes a Falhas. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de EDUARDO LUIS RHOD. A LOW-SER EFFICIENT CORE PROCESSOR ARCHITECTURE FOR FUTURE TECHNOLOGIES. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIS, A.; RIBAS, R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Felipe Ribeiro Schneider. Building Transistor-Level Networks Following the Lower on the Number of Stacked Switches. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Lucas Brusamarello. Statistical Yield Analysis at Electrical Level Using Error Propagation and Numerical Derivatives. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; FABRIS, E.; CALVANO, J. V.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>.  Participação em banca de Tiago Balen. Teste de Dispositivos Analógicos Programáveis (FPAAs). 2006. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; ARAUJO, G.; LAGES, W. F.; WAGNER, F..  Participação em banca de Joao Claudio Soares Otero. Javarray: uma Arquitetura Reconfiguravel para o Aumento de Performance e Economia de Energia de Aplicacoes Embarcadas baseadas em Java. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marques, E.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; Roda, V..  Participação em banca de Adriano Kaminski Sanches. Implementação de um Sistema de Arquivos para uma Plataforma de Computação Reconfigurável. 2006. Dissertação (Mestrado em Ciências da Computação e Matemática Computacional) - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Cristina Meinhardt. Geração de Leiautes Regulares Baseados em Matrizes de Células. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Glauco Borges Valim dos Santos. Area Routing in Digital Integrated Circuits. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; RIBAS, R..  Participação em banca de Renato Ubiratan Reis Mocho. Circuitos Assíncronos na Plataforma FPGA. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a>; CALVANO, J. V..  Participação em banca de Antonio Quadros Andrade Júnior. Planejamento de Teste de Sistemas Baseados em Núcleos de Hardware de Sinal Misto Usando BIST. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; REIS, A.; RIBAS, R.; JOHANN, Marcelo.  Participação em banca de Vinicius Pazutti Correia. Mapeamento Tecnologico para Bibliotecas Virtuais Simetricas e Assimetricas com Minimizacao da Profundidade Logica do Circuito. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>; CALVANO, J. V..  Participação em banca de Gustavo Vieira Pereira. Teste da Rede de Interconexão de Field Programmable Analog Arrays. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; MENEZES, C. C.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Claudio Carvalho de Menezes. Geracao Automatica de Leiaute Atraves de Matrizes de Celulas NAND-MARTELO. 2004. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; BAMPI, S.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a>; PETRAGLIA, A..  Participação em banca de ERIK SCHULER. Uma Inferface para o Aumento da Faixa de Freqüências de Operação de FPAAS. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a>; MORAES, Fernando G; JOHANN, Marcelo; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Cristiano Lazzari. Geracao Automatica de Leiautes de Circuitos CMOS Estaticos Visando Dimimuicao de Atraso e Consumo. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DAMORE, R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Antonio Lopes Filho. Uma solução para compressão de imagens de sensoriamento remoto baseada em FPGA COTS. 2013. Tese (Doutorado em ITA)  - Instituto Tecnológico de Aeronáutica. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; BAMPI, S..  Participação em banca de Vagner Santos da Rosa. Arquiteturas de Hardware Dedicadas para Codificadores de Vídeo H.264 - Filtragem de Efeitos de Bloco e Codificação Aritmética Binária Adaptativa a Contexto. 2010. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; REIS, A..  Participação em banca de Felipe de Souza Marques. Technology Mapping for Virtual Libraries Base on DAGs. 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>.  Participação em banca de Alexandre de Morais Amory. Test Logic and Scheduling for Testing Mesh-Based Best-Effort Networks-on-Chip. 2007. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Qualificações de Doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, Altamiro</a>; RIBAS, R..  Participação em banca de Daniel Munari Vilchez Palomino. Gerenciamento de Temperatura de Circuitos Integrados em Tempo de Execução. 2014. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a>; WILKE, G.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Gracieli Posser. A Systematic Approach for Analyzing and Optimizing Cell-Internal Signal Electromigration. 2014. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, S.; JOHANN, Marcelo; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>.  Participação em banca de Vinicius Callegaro. Ferramentas de CAD para circuitos integrados. 2013. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Cristina Meinhardt. Projeto Físico de Circuitos Integrados. 2009. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>.  Participação em banca de Mônica Magalhães Pereira. Arquitetura de Sistemas Embarcados. 2009. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Cristiano Lazzari. Transistor-Level Automatic Layout Generation of Hardened and Structure and Secure Circuits. 2007. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>.  Participação em banca de ERIK SCHULER. Three Different Techniques to Cope with Radiation Effects and Component Variability in Future Technologies. 2007. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Engenharia Elétrica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; PEREIRA, C. E.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>.  Participação em banca de Erik Schüler. Circuitos Digitais e Analógicos Tolerantes a Falhas utilizando Moduladores Sigma-Delta. 2005. Exame de qualificação (Doutorando em Engenharia Elétrica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, A.</a>; PETRAGLIA, A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>.  Participação em banca de Adão Antonio de Souza Júnior. Projeto de Sistemas de Aquisição Analógica Altamente Digitais Usando Generalized Parallel Statistical Samplers. 2004. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; REIS, A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Rodrigo Mariano Cornes.Identificação de Instâncias de Células Equivalentes através de Chaves Unicas.
							2006. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOHANN, Marcelo; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; REIS, A..  Participação em banca de Thiago Moutran Araki.Geração Automática de Leiautes Simbólicos.
							2006. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>.  Participação em banca de Gustavo Neuberger.Desenvolvimento de um gerador otimizado de núcleos de codigo de correção de erros Reed-Solomon.
							2003. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear"><br class="clear" /><a name="ParticipacaoBancasComissoes"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de comissões julgadoras</b>
</div>
<div class="cita-artigos">
<b>Outras participações</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Latin America Workshop (LATW).
							2014.
							Universidade Estadual do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Revisão de artigo para a revista IEEE Transactions on Computers.
							2014.
							IEEE Transactions on Computers. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Conselho Curador da UERGS.
							2004.
							Universidade Estadual do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo</a>; LISBOA, C. L.. Salão de Iniciação Cientifica para alunos de graduação.
							2003.
							Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>. Revisão de artigo para a revista IEEE Transaction on Nuclear Science.
							2003.
							IEEE Transaction on Nuclear Science. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; RIBAS, R.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José</a>. Salão de Iniciação Científica para alunos de graduação.
							2002.
							Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2017 NASA/ESA Conference on Adaptive Hardware and Systems (AHS 2017).Using APSoCs for Space Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests.
							2017. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Biannual European ? Latin American Summer School on Design, Test and Reliability (Belas).Using Programmable SoC for Reliable Applications: Qualification Methodologies, Fault Tolerance Techniques and Radiation Tests. 2017. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">15th IEEE Latin-­American Test Workshop. METHODOLOGY FOR ACHIEVING BEST TRADE-OFF OF AREA AND FAULT MASKING COVERAGE IN ATMR. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2014 IEEE Nuclear and Space Radiation Effects Conference. Laser Testing for Diagnosing SEU and SET in Virtex-5. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Military and Aerospace Programmable Logic Devices (MAPLD) Workshop. Fault Tolerant Techniques for Embedded Processors in FPGAs. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). Reducing TMR overhead by Combining Approximate Circuit, Transistor Topology and Input Permutations Approaches. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SERESSA - International School on the Effects of Radiation on Embedded Systems for Space Applications.SEE and TID Effects and Mitigation Techniques for FPGAs. 2013. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SERESSA - International School on the Effects of Radiation on Embedded Systems for Space Applications.SEE and TID Effects and Mitigation Techniques for FPGAs. 2012. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SERESSA - International School on the Effects of Radiation on Embedded Systems for Space Applications.SEE and TID Effects and Mitigation Techniques for FPGAs. 2011. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Analyzing the Effect of CMOS Process Variability on the SRAM cell.Latin-American Test Workshop.
							2006. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Computação Reconfigurável Aplicada na Tolerância à Falhas de Sistemas Digitais.Jornadas Sobre Sistemas Reconfiguráveis. 2006. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Evaluating One-Hot Encoding Finite State Machines for SEU Reliability in SRAM-based FPGAs.International On-line Testing Symposium.
							2006. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Evaluating SET Resilience with Duplicated Routing in SRAM-based FPGAs.Single Event Effect Symposium. 2006. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Evaluating Fault Coverage of Bulk Built-in Current Sensor for Soft Errors in Combinational and Sequential Logic.SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. 2005. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Improving Reliability of SRAM-Based Improving Reliability of SRAM-Based. EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mapping the Virtex Customization Bits with JBits Classes for Selective Bitstream Fault Injection.Latin-American Test Workshop.
							2005. (Simpósio). 
					</div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VARGAS, F. ; ZORIAN, Y. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; Velazco, Raoul . Latin-America Test Workshop (LATW). 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> . FPGAs for Aerospace Applications (FASA). 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Velazco, Raoul ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; LIPOVETZKY, J. ; FOUILLAT, P. ; FERREYRA, P. A. . International School on the Effects of Radiation on Embedded Systems for Space Applications. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . IEEE Computer Society Annual Symposium on VLSI. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VARGAS, F. ; ZORIAN, Y. ; CHAMPAC, V. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> . Latin-America Test Workshop (LATW). 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VELAZCO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7623423841530910" target="_blank">GONCALEZ, O. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b> ; FOUILLAT, P. ; POUGET, V. . International School on the Effects of Radiation on Embedded Systems for Space Applications. 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, E.</a> . Escola de Microeletrônica. 2006. (Congresso). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vilson Petry. Redes Neurais em FPGAs.
						Início: 2018.
						Dissertação (Mestrado profissional em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7314683710899486'><img src='images/curriculo/logolattes.gif' /></a>Ádria Barros de Oliveira. Fault Tolerance in Enbedded Processors.
						Início: 2017. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fabio Benevenuti. Circuitos Seguros a Ataque em Arquiteturas Multiprocessadas Programáveis.
						Início: 2017. Tese (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0076972069450627'><img src='images/curriculo/logolattes.gif' /></a>GENNARO SEVERINO RODRIGUES. Tolerancia a Falhas em Software em Arquiteturas Multicore.
						Início: 2016. Tese (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AUGUSTO WANKLER HOPPE. Fault Tolerance in Hardware-Software Co-design Programmable Platforms.
						Início: 2016. Tese (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4249324194215985'><img src='images/curriculo/logolattes.gif' /></a>André Flores dos Santos. Analisando o Efeito do Uso de Redunda&#770;ncia na Si&#769;ntese de Alto Ni&#769;vel sob Falhas Transientes em FPGA Programado por SRAM.
							2017.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luiz Gustavo Casagrande. Soft Error Analysis With and Without Operating System.
							2016.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vicente Bueno Carvalho. Desenvolvimento e Teste de um Monitor de Barramento I2C para Proteção Contra Falhas Transientes.
							2016.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Alexandra Lackmann Zimpeck. Timing vulnerability factor analysis in master-slave D flip-flops.
							2016.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3246997150685946'><img src='images/curriculo/logolattes.gif' /></a>Luis Alberto Contreras Benites. Desenvolvimento de uma Metodologia para inserção automatica de redundancia em circuitos integrados.
							2016.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7314683710899486'><img src='images/curriculo/logolattes.gif' /></a>Ádria Barros De Oliveira. Lockstep Techniques in ARM dual-core in Zynq Devices.
							2016.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7527940972031163'><img src='images/curriculo/logolattes.gif' /></a>Werner Maurício Nedel. Analise dos Efeitos de Falhas Transientes no Conjunto de Banco de Registradores em Unidades Gra&#769;ficas de Processamento.
							2015.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0288270848434572'><img src='images/curriculo/logolattes.gif' /></a>Filipe de Aguiar Geissler. METODOLOGIA DE INJEC&#807;A&#771;O DE FALHAS BASEADA EM EMULAC&#807;A&#771;O DE PROCESSADORES.
							2014.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6510851109925206'><img src='images/curriculo/logolattes.gif' /></a>Antonio Felipe Costa de Almeida. Investigating Techniques to Reduce Soft Error Rate under Single-Event-induced Charge Sharing.
							2014.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7482827809634477'><img src='images/curriculo/logolattes.gif' /></a>Iuri Albandes Cunha Gomes. Uso de Redundância Modular Tripla Aproximada para Tolerância à Falhas em Circuitos Digitais.
							2014.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9408275689971540'><img src='images/curriculo/logolattes.gif' /></a>José Eduardo Pereira de Souza. Proposta de filtragem adaptativa de pulsos transientes para proteção de circuitos integrados sob efeito da radiação.
							2013.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7829200469949650'><img src='images/curriculo/logolattes.gif' /></a>Lorenzo Petroli. Avaliação de um modelo para integridade de sinais em circuitos eletrônicos complexos.
							2012.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5757943714709622'><img src='images/curriculo/logolattes.gif' /></a>Eduardo Chielle. CFT-tool : ferramenta configurável para aplicação de técnicas de detecção de falhas em processadores por software.
							2012.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4820374332912206'><img src='images/curriculo/logolattes.gif' /></a>SAMUEL NASCIMENTO PAGLIARINI. VEasy: a Tool Suite Towards the Functional Verification Challenges.
							2011.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7136739696069444'><img src='images/curriculo/logolattes.gif' /></a>Anelise Lemke kologeski. Combinação de Estratégias para Tolerar Falhas em Interconexões e Aumentar o Rendimento na Produção de Redes Intra-Chip.
							2011.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Walter Enrique Calienes Bartra. Ferramentas para simulação de falhas transientes.
							2011.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Coorientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2507333666306110'><img src='images/curriculo/logolattes.gif' /></a>JOSE&#769; RODRIGO FURLANETTO DE AZAMBUJA. Ana&#769;lise de Te&#769;cnicas de Tolera&#770;ncia a Falhas Baseadas em Software para a Protec&#807;a&#771;o de Microprocessadores.
							2010.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7725993589355672'><img src='images/curriculo/logolattes.gif' /></a>Caroline Concatto. Coping with permanent faults in NoCs by using adaptive strategies based on router design-level and routing algorithm-level.
							2009.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Rocha de Assis. Analysis of Transistors Sizing and folding Effectivness to Mitigate Soft Errors.
							2009.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8868205914738076'><img src='images/curriculo/logolattes.gif' /></a>Jean Carlo Hamerski. Desenvolvimento de uma arquitetura parametrizável para processamento da pilha TCP/IP em hardware.
							2008.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5007645558720291'><img src='images/curriculo/logolattes.gif' /></a>Arthur Pereira Frantz. Designing Fault Tolerant NOCs to Improve Reliability on SOCs.
							2007.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3272427542645197'><img src='images/curriculo/logolattes.gif' /></a>Lucas Antunes Tambara.
						Analyzing the Impact of Radiation-induced Failures in All Programmable System-on-Chip Devices.
							2017. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5757943714709622'><img src='images/curriculo/logolattes.gif' /></a>Eduardo Chielle.
						Selective Software-Implemented Hardware Fault Tolerance Techniques to Detect Soft Errors in Processors with Reduced Overhead.
							2016. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7136739696069444'><img src='images/curriculo/logolattes.gif' /></a>Anelise Lemke Kologeski.
						so de Monitoramento de Tra&#769;fego para Tolerar Mu&#769;ltiplas Falhas em Redes Intra-Chip 3D.
							2015. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jorge Lucio Tonfat Seclen.
						Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs.
							2015. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3603635039477008'><img src='images/curriculo/logolattes.gif' /></a>Raul Dario Chipana Quispe.
						SINGLE EVENT TRANSIENT EFFECTS IN CLOCK DISTRIBUTION NETWORKS.
							2014. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7482827809634477'><img src='images/curriculo/logolattes.gif' /></a>Iuri Albandes Cunha Gomes.
						Uso de TMR Aproximado em Circuitos Complexos para Aplicações Espaciais.
							2014. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jimmy Fernando Tarrillo Olano.
						Exploring Multiple Modular Redundancy for Masking Accumulated Faults in SRAM-based FPGAs.
							2014. Tese
					 (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2507333666306110'><img src='images/curriculo/logolattes.gif' /></a>José Rodrigo Azambuja.
						Designing and Evaluating Hybrid Techniques to Detect Transient Faults in Processors Embedded in FPGAs.
							2013. Tese
					 (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo Possamai Bastos.
						Transient-fault robust systems exploiting quasi-delay insensitive asynchronous circuits.
							2010. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Supervisão de pós-doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Restrepo Calle.
							2014. Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Fernanda Gusmão de Lima Kastensmidt. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAUL SÉRGIO BARTH.
							Design and Implementation of a Flight Recommendation Engine.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MAURICIO ALTIERI SCARPATO.
							Coupled Voltage-Frequency Control for Power Management in System-on-Chip.
							2013.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LUIGI VAZ FERREIRA.
							Detecting Transient Faults in the Configurable Reconfigurable Core Architecture Without False Error Signals.
							2013.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Conrado Pilotto.
							A Fault Injection Platform Based on Dynamic Partial Reconfiguration.
							2012.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARCOS ALVES LEITÃO.
							Implementação de um Servidor OPC UA em Linguagem C# para Comunicação com Dispositivos através do Protocolo Modbus/Ethernet em Tempo Real.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PEDRO ROGÉRIO VIEIRA DE ALMEIDA.
							LinkAdaptação de uma rede NoC de comunicação síncrona para assíncrona.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Robert Willian Dettenborn.
							LinkExploiting EDA tools for the analysis and protection of integrated circuits against radiation-induced single event transients.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Alberto Wiltgen Júnior.
							Projeto do processamento digital de TAG RFID adequado à norma ISO/IEC 18000-2.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carmela Noro Grando.
							High flexible encoder architecture for IEEE WiMax 802.16e and IEEE WiFi 802.11 LDPC codes.
							2009.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mauricio Santos Condessa.
							Uma análise de como a diversidade do hardware afeta a susceptibilidade a SEU e SET em circuitos tolerantes a falhas.
							2009.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lorenzo Petroli.
							Uma ferramenta de síntese e mapeamento para circuitos tolerantes à radiação.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Neuberger.
							Desenvolvimento de um gerador e otimizador de nucleos de codigo de correção de erros Reed-Solomon.
							2003. 101 f.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gennaro Severino Rodrigues.
							Técnicas de Tolerancia a Falhas em Processadores.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mauricio Altieri Scarpato.
							Injetor de Falhas usando ModelSim.
							2013.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Paulo André Haacke.
							Técnicas de Tolerancia a Falhas em Software.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lucas Rosa.
							Desenvolvimento de Injetor de falhas.
							2010.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fernando Souza.
							Pós-Compilador para Inserção de Instruções Redundantes no Processador MIPS.
							2010.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Paullo Vieira de Almeida.
							Detecção de Falhas Transientes.
							2010.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pedro Almeida.
							Injeção de Falhas em Redes-intra-Chip.
							2009.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pedro Rogério Vieira de Almeida.
							Técnicas de Tolerancia em NoC.
							2008.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Caio Kinzel Filho.
							Desenvolvimento de um IP para controle de PS/2.
							2005.
							Iniciação Científica. (Graduando em Engenharia em Sistemas Digitais)  - Universidade Estadual do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carmela Grando.
							Projeto Brazil-IP - Desenvolvimento de um chip TCP/IP.
							2005.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jean Espindola.
							Projeto Brazil-IP - Desenvolvimento de um chip TCP/IP.
							2005.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Maico Cassel.
							Projeto de Circuitos e Redes Intra Chip Tolerantes a Radiação.
							2005.
							Iniciação Científica. (Graduando em Engenharia Elétrica)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vinicius de Souza Dutra.
							Estudo de Tecnicas de Tolerancia a Falhas em Circuitos Programáveis visando Alto Desempenho.
							2003. 0 f.
							Iniciação Científica. (Graduando em Engenharia em Sistemas Digitais)  - Universidade Estadual do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Wagner Lopes de Oliveira.
							Desenvolvimento de Tecnicas Tolerantes a Radiação visando Baixo Consumo.
							2003. 0 f.
							Iniciação Científica. (Graduando em Engenharia em Sistemas Digitais)  - Universidade Estadual do Rio Grande do Sul. Orientador: Fernanda Gusmão de Lima Kastensmidt.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="OutrasInformacoesRelevantes">
<h1>Outras informa&ccedil;&otilde;es relevantes</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<pre class="outras-informacoes">Nestes 15 anos de pesquisa após defesa do doutorado (2003), eu participei e coordenei ativamente muitos projetos de pesquisa e desenvolvimento que resultaram em circuitos integrados e sistemas integrados para aplicações em satélites. Cito aqui algum destes desenvolvimentos. Esses projetos envolveram alunos de mestrado e doutorado e puderam colocar em prática os estudos e desenvolvimentos realizados no laboratório de pesquisa. 
a)	Chip do processador MIPS tolerante a falhas projetado em colaboração com CI-Brasil e NSCAD e com redundância de TMR, fabricado na X-fab 180nm. 
b)	Chip Finfet 16 nm com diversos IPs tolerantes a falhas feito em colaboração com os pesquisadores Samuel Pagliarini e Mayler Martins da CMU, USA. O chip possui um IP fabricado com diversas técnicas de redundância usando biblioteca padrão Finfet. 
c)	Placa de carga útil do Nanosat-BR1 desenvolvida no grupo em cooperação com o INPE e a UFSM. Proteções no MIPS embarcado no ProASIC FPGA foram desenvolvidas.
a)	Projeto da carga útil do Nanosat-BR2 desenvolvida no grupo para monitorar a Anomalia do Atlantico Sul pela medida de bit-flips simples e multiplos em FPGAs.

ORCID info: orcid.org/0000-0001-5767-8582</pre>
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 05/09/2019 &agrave;s 1:16:02</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=6532338737692493" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
