// Seed: 3877429823
module module_0;
  always @(posedge 1) begin
    assert (id_1);
    if (id_1) id_1 = id_1;
  end
  always @(id_2) begin
    $display(id_2);
  end
  assign id_2 = 1;
endmodule
module module_1 #(
    parameter id_14 = 32'd37,
    parameter id_15 = 32'd59,
    parameter id_16 = 32'd28,
    parameter id_17 = 32'd71,
    parameter id_18 = 32'd80,
    parameter id_19 = 32'd87,
    parameter id_20 = 32'd56,
    parameter id_21 = 32'd90,
    parameter id_22 = 32'd41,
    parameter id_23 = 32'd70,
    parameter id_24 = 32'd52,
    parameter id_25 = 32'd65,
    parameter id_26 = 32'd11,
    parameter id_27 = 32'd69,
    parameter id_28 = 32'd17,
    parameter id_29 = 32'd61,
    parameter id_30 = 32'd83,
    parameter id_31 = 32'd51
) (
    id_1,
    id_2,
    id_3,
    id_4,
    id_5,
    id_6,
    id_7,
    id_8,
    id_9,
    id_10,
    id_11,
    id_12
);
  input wire id_12;
  input wire id_11;
  output wire id_10;
  inout wire id_9;
  input wire id_8;
  inout wire id_7;
  input wire id_6;
  input wire id_5;
  input wire id_4;
  inout wire id_3;
  inout wire id_2;
  inout wire id_1;
  wire id_13;
  defparam id_14.id_15 = 1, id_16.id_17 = 1'b0 < 1, id_18.id_19 = (1), id_20.id_21 = 1,
      id_22.id_23 = id_20, id_24.id_25 = id_8, id_26.id_27 = 1, id_28.id_29 = id_20,
      id_30.id_31 = 1'b0; module_0();
  wire id_32;
  wire id_33;
endmodule
