TimeQuest Timing Analyzer report for FlappyBirds
Wed Jun 05 18:17:04 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clock_divider:u1|clk_div~reg0'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'row_mux:u4|slow_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'row_mux:u4|slow_clk'
 16. Slow 1200mV 85C Model Hold: 'clock_divider:u1|clk_div~reg0'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'row_mux:u4|slow_clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:u1|clk_div~reg0'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clock_divider:u1|clk_div~reg0'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'row_mux:u4|slow_clk'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'row_mux:u4|slow_clk'
 36. Slow 1200mV 0C Model Hold: 'clock_divider:u1|clk_div~reg0'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'row_mux:u4|slow_clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:u1|clk_div~reg0'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clock_divider:u1|clk_div~reg0'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'row_mux:u4|slow_clk'
 53. Fast 1200mV 0C Model Hold: 'clk'
 54. Fast 1200mV 0C Model Hold: 'row_mux:u4|slow_clk'
 55. Fast 1200mV 0C Model Hold: 'clock_divider:u1|clk_div~reg0'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'row_mux:u4|slow_clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:u1|clk_div~reg0'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; FlappyBirds                                                    ;
; Device Family      ; Cyclone IV E                                                   ;
; Device Name        ; EP4CE40F23C8                                                   ;
; Timing Models      ; Preliminary                                                    ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; clock_divider:u1|clk_div~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:u1|clk_div~reg0 } ;
; row_mux:u4|slow_clk           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { row_mux:u4|slow_clk }           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 70.57 MHz  ; 70.57 MHz       ; clock_divider:u1|clk_div~reg0 ;      ;
; 171.12 MHz ; 171.12 MHz      ; clk                           ;      ;
; 202.47 MHz ; 202.47 MHz      ; row_mux:u4|slow_clk           ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; clock_divider:u1|clk_div~reg0 ; -13.171 ; -125.588      ;
; clk                           ; -4.844  ; -210.812      ;
; row_mux:u4|slow_clk           ; -4.481  ; -330.687      ;
+-------------------------------+---------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -0.124 ; -0.225        ;
; row_mux:u4|slow_clk           ; 0.270  ; 0.000         ;
; clock_divider:u1|clk_div~reg0 ; 0.432  ; 0.000         ;
+-------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -105.603      ;
; row_mux:u4|slow_clk           ; -1.487 ; -428.256      ;
; clock_divider:u1|clk_div~reg0 ; -1.487 ; -84.759       ;
+-------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:u1|clk_div~reg0'                                                                                                                                      ;
+---------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -13.171 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.088     ;
; -13.171 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.088     ;
; -13.170 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.087     ;
; -13.169 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.086     ;
; -13.098 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.015     ;
; -13.097 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.014     ;
; -13.097 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.014     ;
; -13.097 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 14.014     ;
; -12.896 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.813     ;
; -12.896 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.813     ;
; -12.895 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.812     ;
; -12.894 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.811     ;
; -12.842 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.759     ;
; -12.841 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.758     ;
; -12.841 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.758     ;
; -12.841 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.084     ; 13.758     ;
; -11.431 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 12.350     ;
; -11.431 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 12.350     ;
; -11.430 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 12.349     ;
; -11.429 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 12.348     ;
; -8.180  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.083     ; 9.098      ;
; -8.180  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.083     ; 9.098      ;
; -8.179  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.083     ; 9.097      ;
; -8.178  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.083     ; 9.096      ;
; -5.405  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 6.324      ;
; -5.405  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 6.324      ;
; -5.404  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 6.323      ;
; -5.403  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 6.322      ;
; -3.620  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.507      ;
; -3.620  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.507      ;
; -3.620  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.507      ;
; -3.620  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.507      ;
; -3.592  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.479      ;
; -3.592  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.479      ;
; -3.592  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.479      ;
; -3.592  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.479      ;
; -3.586  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.497      ;
; -3.585  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.496      ;
; -3.577  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.488      ;
; -3.574  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.485      ;
; -3.539  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.450      ;
; -3.537  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.448      ;
; -3.510  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.421      ;
; -3.506  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.393      ;
; -3.506  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.393      ;
; -3.506  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.393      ;
; -3.506  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.393      ;
; -3.495  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 4.406      ;
; -3.371  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.258      ;
; -3.371  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.258      ;
; -3.371  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.258      ;
; -3.371  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.114     ; 4.258      ;
; -3.011  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.922      ;
; -3.010  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.921      ;
; -3.009  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.920      ;
; -3.007  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.918      ;
; -3.006  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.917      ;
; -3.005  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.916      ;
; -3.004  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[11]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.092     ; 3.913      ;
; -3.004  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.915      ;
; -3.003  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.914      ;
; -2.866  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.778      ;
; -2.866  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[3]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.778      ;
; -2.863  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.775      ;
; -2.862  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.774      ;
; -2.861  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.773      ;
; -2.859  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[15]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.771      ;
; -2.856  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[7]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.768      ;
; -2.835  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.747      ;
; -2.824  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.736      ;
; -2.800  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.712      ;
; -2.780  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.692      ;
; -2.687  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.598      ;
; -2.681  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.592      ;
; -2.675  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.586      ;
; -2.648  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.559      ;
; -2.644  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.555      ;
; -2.629  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.540      ;
; -2.599  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.510      ;
; -2.591  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.502      ;
; -2.553  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.464      ;
; -2.552  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.463      ;
; -2.551  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.462      ;
; -2.550  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.461      ;
; -2.544  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.455      ;
; -2.544  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.455      ;
; -2.543  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.454      ;
; -2.538  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.090     ; 3.449      ;
; -2.450  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[11]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.092     ; 3.359      ;
; -2.437  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.349      ;
; -2.436  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[3]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.348      ;
; -2.432  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[7]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.344      ;
; -2.431  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.343      ;
; -2.430  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.342      ;
; -2.395  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[15]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.307      ;
; -2.394  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.089     ; 3.306      ;
; -2.345  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_x[2]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 3.264      ;
; -2.157  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_x[2]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 3.076      ;
; -2.103  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 3.022      ;
; -2.102  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.082     ; 3.021      ;
+---------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.844 ; row_mux:u4|counter[3]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.087     ; 5.758      ;
; -4.741 ; row_mux:u4|counter[2]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.089     ; 5.653      ;
; -4.693 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.600      ;
; -4.681 ; row_mux:u4|counter[1]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.089     ; 5.593      ;
; -4.663 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.570      ;
; -4.624 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.531      ;
; -4.609 ; clock_divider:u1|counter[26] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.533      ;
; -4.575 ; clock_divider:u1|counter[23] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.499      ;
; -4.556 ; clock_divider:u1|counter[27] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.480      ;
; -4.547 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.454      ;
; -4.517 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.424      ;
; -4.516 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.423      ;
; -4.478 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.385      ;
; -4.472 ; clock_divider:u1|counter[19] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.396      ;
; -4.469 ; clock_divider:u1|counter[20] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.393      ;
; -4.401 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.308      ;
; -4.386 ; row_mux:u4|counter[0]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 5.297      ;
; -4.371 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.278      ;
; -4.370 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.277      ;
; -4.356 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.092     ; 5.265      ;
; -4.337 ; clock_divider:u1|counter[21] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.261      ;
; -4.336 ; clock_divider:u1|counter[22] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.260      ;
; -4.332 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.239      ;
; -4.326 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.092     ; 5.235      ;
; -4.301 ; clock_divider:u1|counter[28] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.225      ;
; -4.295 ; row_mux:u4|clk_counter[28]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 5.214      ;
; -4.293 ; row_mux:u4|clk_counter[30]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 5.212      ;
; -4.255 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.162      ;
; -4.243 ; row_mux:u4|clk_counter[17]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 5.162      ;
; -4.225 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.132      ;
; -4.224 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.131      ;
; -4.219 ; clock_divider:u1|counter[14] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.081     ; 5.139      ;
; -4.217 ; clock_divider:u1|counter[31] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.141      ;
; -4.216 ; clock_divider:u1|counter[24] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.140      ;
; -4.210 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.092     ; 5.119      ;
; -4.186 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.093      ;
; -4.180 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.092     ; 5.089      ;
; -4.168 ; clock_divider:u1|counter[30] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 5.092      ;
; -4.137 ; row_mux:u4|clk_counter[21]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 5.056      ;
; -4.114 ; row_mux:u4|clk_counter[29]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 5.033      ;
; -4.113 ; row_mux:u4|clk_counter[18]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 5.032      ;
; -4.109 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.094     ; 5.016      ;
; -4.101 ; row_mux:u4|clk_counter[16]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 5.020      ;
; -4.079 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.986      ;
; -4.078 ; row_mux:u4|clk_counter[31]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.997      ;
; -4.078 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.985      ;
; -4.073 ; clock_divider:u1|counter[18] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 4.997      ;
; -4.064 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.973      ;
; -4.040 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.947      ;
; -4.034 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.943      ;
; -4.000 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.912      ;
; -3.975 ; row_mux:u4|counter[2]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.894      ;
; -3.974 ; row_mux:u4|counter[3]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.895      ;
; -3.963 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.870      ;
; -3.953 ; clock_divider:u1|counter[29] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 4.877      ;
; -3.944 ; row_mux:u4|clk_counter[27]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.863      ;
; -3.940 ; clock_divider:u1|counter[17] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 4.864      ;
; -3.933 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.840      ;
; -3.932 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.839      ;
; -3.918 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.827      ;
; -3.902 ; clock_divider:u1|counter[25] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.077     ; 4.826      ;
; -3.896 ; row_mux:u4|counter[1]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.815      ;
; -3.894 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.801      ;
; -3.893 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.805      ;
; -3.888 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.797      ;
; -3.884 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.796      ;
; -3.878 ; row_mux:u4|clk_counter[11]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.797      ;
; -3.832 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.738      ;
; -3.823 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.735      ;
; -3.817 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[18]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.724      ;
; -3.814 ; clock_divider:u1|counter[15] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.734      ;
; -3.811 ; row_mux:u4|clk_counter[4]    ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.730      ;
; -3.802 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.708      ;
; -3.796 ; row_mux:u4|clk_counter[20]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.715      ;
; -3.787 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[19]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.694      ;
; -3.786 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.693      ;
; -3.772 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.681      ;
; -3.757 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[6]   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.669      ;
; -3.748 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[19]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.655      ;
; -3.742 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.651      ;
; -3.741 ; row_mux:u4|clk_counter[13]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.660      ;
; -3.705 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[8]   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.617      ;
; -3.687 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.599      ;
; -3.687 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.599      ;
; -3.686 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.592      ;
; -3.674 ; row_mux:u4|counter[3]        ; row_mux:u4|clk_counter[30]    ; clk          ; clk         ; 1.000        ; -0.080     ; 4.595      ;
; -3.671 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[16]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.578      ;
; -3.663 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.577      ;
; -3.656 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.562      ;
; -3.644 ; row_mux:u4|counter[3]        ; row_mux:u4|clk_counter[31]    ; clk          ; clk         ; 1.000        ; -0.080     ; 4.565      ;
; -3.641 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[17]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.548      ;
; -3.640 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[18]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.547      ;
; -3.626 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.535      ;
; -3.610 ; row_mux:u4|clk_counter[15]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.529      ;
; -3.602 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[17]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.509      ;
; -3.596 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.505      ;
; -3.588 ; row_mux:u4|clk_counter[19]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.507      ;
; -3.586 ; row_mux:u4|clk_counter[14]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.505      ;
; -3.580 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[6]   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.492      ;
; -3.565 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.087     ; 4.479      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'row_mux:u4|slow_clk'                                                                                                                ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                  ; Launch Clock                  ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+
; -4.481 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 4.716      ;
; -4.481 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 4.716      ;
; -4.321 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 4.556      ;
; -4.221 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.457      ;
; -4.221 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.457      ;
; -4.175 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.762     ; 4.414      ;
; -4.175 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.762     ; 4.414      ;
; -4.170 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.767     ; 4.404      ;
; -4.170 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.767     ; 4.404      ;
; -4.139 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.376      ;
; -4.139 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.376      ;
; -4.109 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.767     ; 4.343      ;
; -4.063 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.767     ; 4.297      ;
; -4.061 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.768     ; 4.294      ;
; -4.034 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.272      ;
; -4.017 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][8]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.762     ; 4.256      ;
; -4.016 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][9]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.761     ; 4.256      ;
; -4.015 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.762     ; 4.254      ;
; -4.010 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.767     ; 4.244      ;
; -3.992 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][1]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.769     ; 4.224      ;
; -3.992 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][3]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.769     ; 4.224      ;
; -3.979 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.216      ;
; -3.973 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][0]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.210      ;
; -3.959 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.196      ;
; -3.959 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.196      ;
; -3.939 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.082     ; 4.858      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[3]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[2]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[0]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[1]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[12] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[13] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[10] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[11] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[8]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[9]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[15] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[14] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.164      ;
; -3.928 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.165      ;
; -3.928 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.165      ;
; -3.915 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][6]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 4.150      ;
; -3.915 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.761     ; 4.155      ;
; -3.915 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.761     ; 4.155      ;
; -3.914 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][7]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 4.149      ;
; -3.913 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.151      ;
; -3.913 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.151      ;
; -3.910 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 4.145      ;
; -3.910 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 4.145      ;
; -3.902 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.076     ; 4.827      ;
; -3.882 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.120      ;
; -3.882 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.120      ;
; -3.879 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.117      ;
; -3.879 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.117      ;
; -3.876 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.798      ;
; -3.844 ; pipe_generator:u3|pipe_pos[4]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.081      ;
; -3.844 ; pipe_generator:u3|pipe_pos[4]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.081      ;
; -3.842 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][14] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.083     ; 4.760      ;
; -3.816 ; pipe_generator:u3|pipe_pos[8]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.767     ; 4.050      ;
; -3.816 ; pipe_generator:u3|pipe_pos[8]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.767     ; 4.050      ;
; -3.803 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 4.041      ;
; -3.799 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 4.036      ;
; -3.798 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.768     ; 4.031      ;
; -3.775 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.697      ;
; -3.767 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 4.003      ;
; -3.757 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.995      ;
; -3.755 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 3.992      ;
; -3.754 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 3.991      ;
; -3.753 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.991      ;
; -3.752 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.768     ; 3.985      ;
; -3.750 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.769     ; 3.982      ;
; -3.749 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.671      ;
; -3.739 ; row_mux:u4|frame[12][4]        ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.085     ; 4.655      ;
; -3.737 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][2]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.659      ;
; -3.735 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][3]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.657      ;
; -3.735 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.076     ; 4.660      ;
; -3.728 ; pipe_generator:u3|pipe_pos[12] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 3.965      ;
; -3.728 ; pipe_generator:u3|pipe_pos[12] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 3.965      ;
; -3.728 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.759     ; 3.970      ;
; -3.723 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.645      ;
; -3.723 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.764     ; 3.960      ;
; -3.722 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.960      ;
; -3.721 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 3.957      ;
; -3.719 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.766     ; 3.954      ;
; -3.714 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][10] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.083     ; 4.632      ;
; -3.711 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][2]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.633      ;
; -3.711 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.949      ;
; -3.711 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.949      ;
; -3.711 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][8]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.758     ; 3.954      ;
; -3.710 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][9]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.757     ; 3.954      ;
; -3.709 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][3]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.079     ; 4.631      ;
; -3.707 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][12] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.083     ; 4.625      ;
; -3.706 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][8]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.944      ;
; -3.705 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][9]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.762     ; 3.944      ;
; -3.699 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.937      ;
; -3.699 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.763     ; 3.937      ;
; -3.695 ; row_mux:u4|birdsframe1[2]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.080     ; 4.616      ;
; -3.692 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.761     ; 3.932      ;
; -3.687 ; row_mux:u4|frame[12][3]        ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.086     ; 4.602      ;
; -3.686 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][1]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 3.922      ;
; -3.686 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][3]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.765     ; 3.922      ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                         ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.124 ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0 ; clk         ; 0.000        ; 3.182      ; 3.561      ;
; -0.101 ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk           ; clk         ; 0.000        ; 3.189      ; 3.591      ;
; 0.239  ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0 ; clk         ; -0.500       ; 3.182      ; 3.424      ;
; 0.326  ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk           ; clk         ; -0.500       ; 3.189      ; 3.518      ;
; 0.431  ; row_mux:u4|counter[1]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.431  ; row_mux:u4|counter[0]                       ; row_mux:u4|counter[0]                       ; clk                           ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.431  ; game_controller:u2|current_state.WAIT_STATE ; game_controller:u2|current_state.WAIT_STATE ; clk                           ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.443  ; bird_control:u5|bird_y[0]                   ; bird_control:u5|bird_y[0]                   ; clk                           ; clk         ; 0.000        ; 0.083      ; 0.758      ;
; 0.444  ; row_mux:u4|counter[3]                       ; row_mux:u4|counter[3]                       ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.738  ; row_mux:u4|clk_counter[6]                   ; row_mux:u4|clk_counter[6]                   ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.053      ;
; 0.739  ; row_mux:u4|clk_counter[16]                  ; row_mux:u4|clk_counter[16]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.739  ; row_mux:u4|clk_counter[15]                  ; row_mux:u4|clk_counter[15]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.739  ; row_mux:u4|clk_counter[11]                  ; row_mux:u4|clk_counter[11]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.739  ; row_mux:u4|clk_counter[14]                  ; row_mux:u4|clk_counter[14]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.739  ; row_mux:u4|clk_counter[13]                  ; row_mux:u4|clk_counter[13]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.739  ; row_mux:u4|clk_counter[4]                   ; row_mux:u4|clk_counter[4]                   ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.739  ; clock_divider:u1|counter[16]                ; clock_divider:u1|counter[16]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.740  ; row_mux:u4|clk_counter[22]                  ; row_mux:u4|clk_counter[22]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; row_mux:u4|clk_counter[18]                  ; row_mux:u4|clk_counter[18]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; row_mux:u4|clk_counter[10]                  ; row_mux:u4|clk_counter[10]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.055      ;
; 0.740  ; row_mux:u4|clk_counter[5]                   ; row_mux:u4|clk_counter[5]                   ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.055      ;
; 0.740  ; clock_divider:u1|counter[11]                ; clock_divider:u1|counter[11]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; clock_divider:u1|counter[12]                ; clock_divider:u1|counter[12]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; clock_divider:u1|counter[14]                ; clock_divider:u1|counter[14]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; clock_divider:u1|counter[15]                ; clock_divider:u1|counter[15]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; clock_divider:u1|counter[13]                ; clock_divider:u1|counter[13]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; clock_divider:u1|counter[22]                ; clock_divider:u1|counter[22]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.740  ; clock_divider:u1|counter[18]                ; clock_divider:u1|counter[18]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.741  ; row_mux:u4|clk_counter[20]                  ; row_mux:u4|clk_counter[20]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; row_mux:u4|clk_counter[19]                  ; row_mux:u4|clk_counter[19]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; row_mux:u4|clk_counter[30]                  ; row_mux:u4|clk_counter[30]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; row_mux:u4|clk_counter[28]                  ; row_mux:u4|clk_counter[28]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; row_mux:u4|clk_counter[29]                  ; row_mux:u4|clk_counter[29]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; row_mux:u4|clk_counter[27]                  ; row_mux:u4|clk_counter[27]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; clock_divider:u1|counter[5]                 ; clock_divider:u1|counter[5]                 ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; clock_divider:u1|counter[27]                ; clock_divider:u1|counter[27]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; clock_divider:u1|counter[28]                ; clock_divider:u1|counter[28]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; clock_divider:u1|counter[19]                ; clock_divider:u1|counter[19]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; clock_divider:u1|counter[20]                ; clock_divider:u1|counter[20]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; clock_divider:u1|counter[30]                ; clock_divider:u1|counter[30]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; clock_divider:u1|counter[29]                ; clock_divider:u1|counter[29]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.742  ; row_mux:u4|clk_counter[21]                  ; row_mux:u4|clk_counter[21]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; row_mux:u4|clk_counter[26]                  ; row_mux:u4|clk_counter[26]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; row_mux:u4|clk_counter[24]                  ; row_mux:u4|clk_counter[24]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; row_mux:u4|clk_counter[17]                  ; row_mux:u4|clk_counter[17]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; clock_divider:u1|counter[21]                ; clock_divider:u1|counter[21]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; clock_divider:u1|counter[24]                ; clock_divider:u1|counter[24]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; clock_divider:u1|counter[26]                ; clock_divider:u1|counter[26]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; clock_divider:u1|counter[17]                ; clock_divider:u1|counter[17]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.743  ; row_mux:u4|clk_counter[31]                  ; row_mux:u4|clk_counter[31]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.743  ; clock_divider:u1|counter[31]                ; clock_divider:u1|counter[31]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.743  ; row_mux:u4|counter[2]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.058      ;
; 0.744  ; row_mux:u4|clk_counter[23]                  ; row_mux:u4|clk_counter[23]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.744  ; row_mux:u4|clk_counter[25]                  ; row_mux:u4|clk_counter[25]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.744  ; clock_divider:u1|counter[23]                ; clock_divider:u1|counter[23]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.744  ; clock_divider:u1|counter[25]                ; clock_divider:u1|counter[25]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 1.021  ; row_mux:u4|counter[2]                       ; row_mux:u4|counter[2]                       ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.336      ;
; 1.093  ; row_mux:u4|clk_counter[14]                  ; row_mux:u4|clk_counter[15]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.408      ;
; 1.093  ; row_mux:u4|clk_counter[4]                   ; row_mux:u4|clk_counter[5]                   ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.408      ;
; 1.093  ; row_mux:u4|clk_counter[16]                  ; row_mux:u4|clk_counter[17]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.407      ;
; 1.093  ; clock_divider:u1|counter[16]                ; clock_divider:u1|counter[17]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.407      ;
; 1.094  ; row_mux:u4|clk_counter[10]                  ; row_mux:u4|clk_counter[11]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.409      ;
; 1.094  ; clock_divider:u1|counter[14]                ; clock_divider:u1|counter[15]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.094  ; clock_divider:u1|counter[12]                ; clock_divider:u1|counter[13]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.094  ; row_mux:u4|clk_counter[18]                  ; row_mux:u4|clk_counter[19]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.094  ; clock_divider:u1|counter[4]                 ; clock_divider:u1|counter[5]                 ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.094  ; clock_divider:u1|counter[18]                ; clock_divider:u1|counter[19]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.095  ; row_mux:u4|counter[3]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.084      ; 1.411      ;
; 1.095  ; row_mux:u4|clk_counter[28]                  ; row_mux:u4|clk_counter[29]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; clock_divider:u1|counter[28]                ; clock_divider:u1|counter[29]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; row_mux:u4|clk_counter[20]                  ; row_mux:u4|clk_counter[21]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; clock_divider:u1|counter[20]                ; clock_divider:u1|counter[21]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; row_mux:u4|clk_counter[30]                  ; row_mux:u4|clk_counter[31]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; clock_divider:u1|counter[30]                ; clock_divider:u1|counter[31]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; row_mux:u4|clk_counter[22]                  ; row_mux:u4|clk_counter[23]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; clock_divider:u1|counter[22]                ; clock_divider:u1|counter[23]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.096  ; row_mux:u4|clk_counter[26]                  ; row_mux:u4|clk_counter[27]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.096  ; clock_divider:u1|counter[26]                ; clock_divider:u1|counter[27]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.096  ; row_mux:u4|clk_counter[24]                  ; row_mux:u4|clk_counter[25]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.096  ; clock_divider:u1|counter[24]                ; clock_divider:u1|counter[25]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.100  ; row_mux:u4|clk_counter[15]                  ; row_mux:u4|clk_counter[16]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.415      ;
; 1.100  ; row_mux:u4|clk_counter[13]                  ; row_mux:u4|clk_counter[14]                  ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.415      ;
; 1.101  ; row_mux:u4|clk_counter[5]                   ; row_mux:u4|clk_counter[6]                   ; clk                           ; clk         ; 0.000        ; 0.083      ; 1.416      ;
; 1.101  ; clock_divider:u1|counter[11]                ; clock_divider:u1|counter[12]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.415      ;
; 1.101  ; clock_divider:u1|counter[13]                ; clock_divider:u1|counter[14]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.415      ;
; 1.102  ; row_mux:u4|clk_counter[19]                  ; row_mux:u4|clk_counter[20]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.102  ; row_mux:u4|clk_counter[29]                  ; row_mux:u4|clk_counter[30]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.102  ; row_mux:u4|clk_counter[27]                  ; row_mux:u4|clk_counter[28]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.102  ; clock_divider:u1|counter[27]                ; clock_divider:u1|counter[28]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.102  ; clock_divider:u1|counter[19]                ; clock_divider:u1|counter[20]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.102  ; clock_divider:u1|counter[29]                ; clock_divider:u1|counter[30]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.103  ; row_mux:u4|clk_counter[21]                  ; row_mux:u4|clk_counter[22]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.103  ; clock_divider:u1|counter[21]                ; clock_divider:u1|counter[22]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.103  ; row_mux:u4|clk_counter[17]                  ; row_mux:u4|clk_counter[18]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.103  ; clock_divider:u1|counter[17]                ; clock_divider:u1|counter[18]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.105  ; clock_divider:u1|counter[15]                ; clock_divider:u1|counter[16]                ; clk                           ; clk         ; 0.000        ; 0.078      ; 1.415      ;
; 1.105  ; row_mux:u4|clk_counter[25]                  ; row_mux:u4|clk_counter[26]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.105  ; row_mux:u4|clk_counter[23]                  ; row_mux:u4|clk_counter[24]                  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.105  ; clock_divider:u1|counter[23]                ; clock_divider:u1|counter[24]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.105  ; clock_divider:u1|counter[25]                ; clock_divider:u1|counter[26]                ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.419      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'row_mux:u4|slow_clk'                                                                                                   ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.270 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.079      ;
; 0.280 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.089      ;
; 0.354 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.163      ;
; 0.431 ; row_mux:u4|frame[13][0]   ; row_mux:u4|frame[13][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.431 ; row_mux:u4|frame[13][2]   ; row_mux:u4|frame[13][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.431 ; row_mux:u4|frame[13][3]   ; row_mux:u4|frame[13][3]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.431 ; row_mux:u4|frame[13][6]   ; row_mux:u4|frame[13][6]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.431 ; row_mux:u4|frame[13][8]   ; row_mux:u4|frame[13][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.431 ; row_mux:u4|frame[13][10]  ; row_mux:u4|frame[13][10]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.431 ; row_mux:u4|frame[13][12]  ; row_mux:u4|frame[13][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.431 ; row_mux:u4|frame[13][14]  ; row_mux:u4|frame[13][14]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[12][7]   ; row_mux:u4|frame[12][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[12][8]   ; row_mux:u4|frame[12][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][1]   ; row_mux:u4|frame[13][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][4]   ; row_mux:u4|frame[13][4]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][5]   ; row_mux:u4|frame[13][5]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][7]   ; row_mux:u4|frame[13][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][9]   ; row_mux:u4|frame[13][9]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][11]  ; row_mux:u4|frame[13][11]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][13]  ; row_mux:u4|frame[13][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; row_mux:u4|frame[13][15]  ; row_mux:u4|frame[13][15]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.469 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[14] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.278      ;
; 0.471 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[12] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.280      ;
; 0.473 ; row_mux:u4|frame[13][8]   ; row_mux:u4|frame[14][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.788      ;
; 0.474 ; row_mux:u4|frame[13][7]   ; row_mux:u4|frame[14][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.788      ;
; 0.479 ; row_mux:u4|frame[10][14]  ; row_mux:u4|frame[11][14]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.793      ;
; 0.479 ; row_mux:u4|frame[6][12]   ; row_mux:u4|frame[7][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.793      ;
; 0.479 ; row_mux:u4|frame[5][0]    ; row_mux:u4|frame[6][0]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.794      ;
; 0.480 ; row_mux:u4|frame[8][3]    ; row_mux:u4|frame[9][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.794      ;
; 0.480 ; row_mux:u4|frame[5][8]    ; row_mux:u4|frame[6][8]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.795      ;
; 0.480 ; row_mux:u4|frame[4][6]    ; row_mux:u4|frame[5][6]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.794      ;
; 0.480 ; row_mux:u4|frame[1][1]    ; row_mux:u4|frame[2][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.794      ;
; 0.480 ; row_mux:u4|frame[1][5]    ; row_mux:u4|frame[2][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.795      ;
; 0.481 ; row_mux:u4|frame[9][5]    ; row_mux:u4|frame[10][5]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.795      ;
; 0.482 ; row_mux:u4|frame[4][3]    ; row_mux:u4|frame[5][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.796      ;
; 0.485 ; row_mux:u4|frame[0][0]    ; row_mux:u4|frame[1][0]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.800      ;
; 0.486 ; row_mux:u4|frame[9][1]    ; row_mux:u4|frame[10][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.800      ;
; 0.486 ; row_mux:u4|frame[6][10]   ; row_mux:u4|frame[7][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.801      ;
; 0.487 ; row_mux:u4|frame[5][5]    ; row_mux:u4|frame[6][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.802      ;
; 0.487 ; row_mux:u4|frame[3][11]   ; row_mux:u4|frame[4][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.802      ;
; 0.487 ; row_mux:u4|frame[13][1]   ; row_mux:u4|frame[14][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.801      ;
; 0.488 ; row_mux:u4|frame[6][8]    ; row_mux:u4|frame[7][8]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.803      ;
; 0.488 ; row_mux:u4|frame[7][11]   ; row_mux:u4|frame[8][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.803      ;
; 0.488 ; row_mux:u4|frame[5][9]    ; row_mux:u4|frame[6][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.802      ;
; 0.488 ; row_mux:u4|frame[6][2]    ; row_mux:u4|frame[7][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.802      ;
; 0.488 ; row_mux:u4|frame[6][4]    ; row_mux:u4|frame[7][4]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.802      ;
; 0.488 ; row_mux:u4|frame[2][14]   ; row_mux:u4|frame[3][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.802      ;
; 0.488 ; row_mux:u4|frame[2][12]   ; row_mux:u4|frame[3][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.802      ;
; 0.488 ; row_mux:u4|frame[1][14]   ; row_mux:u4|frame[2][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.802      ;
; 0.488 ; row_mux:u4|frame[13][0]   ; row_mux:u4|frame[14][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.803      ;
; 0.488 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[6]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.297      ;
; 0.489 ; row_mux:u4|frame[7][13]   ; row_mux:u4|frame[8][13]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.804      ;
; 0.489 ; row_mux:u4|frame[5][7]    ; row_mux:u4|frame[6][7]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.803      ;
; 0.489 ; row_mux:u4|frame[5][3]    ; row_mux:u4|frame[6][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.803      ;
; 0.489 ; row_mux:u4|frame[3][15]   ; row_mux:u4|frame[4][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.803      ;
; 0.489 ; row_mux:u4|frame[0][3]    ; row_mux:u4|frame[1][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.803      ;
; 0.491 ; row_mux:u4|frame[9][3]    ; row_mux:u4|frame[10][3]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.805      ;
; 0.491 ; row_mux:u4|frame[7][15]   ; row_mux:u4|frame[8][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.805      ;
; 0.505 ; row_mux:u4|frame[5][2]    ; row_mux:u4|frame[6][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.819      ;
; 0.505 ; row_mux:u4|frame[0][14]   ; row_mux:u4|frame[1][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.819      ;
; 0.515 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[10] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.324      ;
; 0.597 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[4]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.571      ; 1.410      ;
; 0.598 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.407      ;
; 0.618 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[0]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.571      ; 1.431      ;
; 0.620 ; row_mux:u4|frame[2][11]   ; row_mux:u4|frame[3][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.935      ;
; 0.622 ; row_mux:u4|frame[6][11]   ; row_mux:u4|frame[7][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.937      ;
; 0.627 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.436      ;
; 0.651 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[6]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.460      ;
; 0.652 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.461      ;
; 0.655 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[14] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.464      ;
; 0.657 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[12] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.466      ;
; 0.658 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[10] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.567      ; 1.467      ;
; 0.671 ; row_mux:u4|frame[9][9]    ; row_mux:u4|frame[10][9]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.985      ;
; 0.671 ; row_mux:u4|frame[9][2]    ; row_mux:u4|frame[10][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.985      ;
; 0.671 ; row_mux:u4|frame[8][1]    ; row_mux:u4|frame[9][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.985      ;
; 0.675 ; row_mux:u4|frame[9][0]    ; row_mux:u4|frame[10][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.990      ;
; 0.675 ; row_mux:u4|frame[1][9]    ; row_mux:u4|frame[2][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.989      ;
; 0.676 ; row_mux:u4|frame[3][6]    ; row_mux:u4|frame[4][6]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.990      ;
; 0.677 ; row_mux:u4|frame[9][12]   ; row_mux:u4|frame[10][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.991      ;
; 0.677 ; row_mux:u4|frame[8][9]    ; row_mux:u4|frame[9][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.991      ;
; 0.677 ; row_mux:u4|frame[8][14]   ; row_mux:u4|frame[9][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.991      ;
; 0.677 ; row_mux:u4|frame[8][10]   ; row_mux:u4|frame[9][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.992      ;
; 0.677 ; row_mux:u4|frame[7][1]    ; row_mux:u4|frame[8][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.991      ;
; 0.677 ; row_mux:u4|frame[5][13]   ; row_mux:u4|frame[6][13]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.992      ;
; 0.677 ; row_mux:u4|frame[3][5]    ; row_mux:u4|frame[4][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.992      ;
; 0.677 ; row_mux:u4|frame[14][10]  ; row_mux:u4|frame[15][10]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[10][12]  ; row_mux:u4|frame[11][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[10][13]  ; row_mux:u4|frame[11][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.993      ;
; 0.678 ; row_mux:u4|frame[9][13]   ; row_mux:u4|frame[10][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.993      ;
; 0.678 ; row_mux:u4|frame[6][14]   ; row_mux:u4|frame[7][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[5][12]   ; row_mux:u4|frame[6][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[3][9]    ; row_mux:u4|frame[4][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[4][1]    ; row_mux:u4|frame[5][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[3][10]   ; row_mux:u4|frame[4][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.993      ;
; 0.678 ; row_mux:u4|frame[2][10]   ; row_mux:u4|frame[3][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.993      ;
; 0.678 ; row_mux:u4|frame[1][15]   ; row_mux:u4|frame[2][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[1][2]    ; row_mux:u4|frame[2][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.678 ; row_mux:u4|frame[14][2]   ; row_mux:u4|frame[15][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.992      ;
; 0.679 ; row_mux:u4|frame[7][5]    ; row_mux:u4|frame[8][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.083      ; 0.994      ;
; 0.679 ; row_mux:u4|frame[2][3]    ; row_mux:u4|frame[3][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.082      ; 0.993      ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:u1|clk_div~reg0'                                                                                                                                                    ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.432 ; pipe_generator:u3|pipe_x[3]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[1]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.746      ;
; 0.444 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[0]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.758      ;
; 0.461 ; pipe_generator:u3|pipes[11]                   ; pipe_generator:u3|pipe_pos[11]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.776      ;
; 0.463 ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.778      ;
; 0.463 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.778      ;
; 0.463 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.778      ;
; 0.463 ; pipe_generator:u3|pipes[1]                    ; pipe_generator:u3|pipe_pos[1]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.777      ;
; 0.463 ; pipe_generator:u3|pipes[3]                    ; pipe_generator:u3|pipe_pos[3]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.777      ;
; 0.464 ; pipe_generator:u3|pipes[5]                    ; pipe_generator:u3|pipe_pos[5]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.778      ;
; 0.465 ; pipe_generator:u3|pipes[7]                    ; pipe_generator:u3|pipe_pos[7]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.779      ;
; 0.465 ; pipe_generator:u3|pipes[13]                   ; pipe_generator:u3|pipe_pos[13]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.779      ;
; 0.473 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.788      ;
; 0.479 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.794      ;
; 0.488 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.803      ;
; 0.489 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[1]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.803      ;
; 0.490 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.804      ;
; 0.563 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[10]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 1.968      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[0]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[8]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[0]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[14]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[12]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[10]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[2]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[4]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[6]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[3]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[1]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[2]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.599 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[0]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.163      ; 2.004      ;
; 0.603 ; pipe_generator:u3|pipes[15]                   ; pipe_generator:u3|pipe_pos[15]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 0.917      ;
; 0.611 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.926      ;
; 0.611 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.926      ;
; 0.658 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.973      ;
; 0.671 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[2]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.166      ; 2.079      ;
; 0.673 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[9]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.167      ; 2.082      ;
; 0.675 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.990      ;
; 0.676 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 0.991      ;
; 0.691 ; pipe_generator:u3|pipes[10]                   ; pipe_generator:u3|pipe_pos[10]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 1.005      ;
; 0.730 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 1.045      ;
; 0.739 ; pipe_generator:u3|pipe_x[2]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 1.053      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[7]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[15]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[12]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[13]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[1]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[4]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[6]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[7]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[3]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[5]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[9]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[15]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[13]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[1]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[3]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.819 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[5]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.164      ; 2.225      ;
; 0.889 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[8]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.167      ; 2.298      ;
; 0.889 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[14]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.167      ; 2.298      ;
; 0.894 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[11]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.162      ; 2.298      ;
; 0.894 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[11]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.162      ; 2.298      ;
; 0.969 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 1.283      ;
; 0.992 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 1.307      ;
; 0.992 ; pipe_generator:u3|pipes[2]                    ; pipe_generator:u3|pipe_pos[2]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.085      ; 1.309      ;
; 1.016 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[0]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 1.331      ;
; 1.057 ; pipe_generator:u3|pipes[9]                    ; pipe_generator:u3|pipe_pos[9]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.085      ; 1.374      ;
; 1.146 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.081      ; 1.459      ;
; 1.164 ; pipe_generator:u3|pipes[8]                    ; pipe_generator:u3|pipe_pos[8]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.086      ; 1.482      ;
; 1.220 ; pipe_generator:u3|pipes[12]                   ; pipe_generator:u3|pipe_pos[12]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 1.535      ;
; 1.229 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 1.543      ;
; 1.238 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.080      ; 1.550      ;
; 1.242 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.084      ; 1.558      ;
; 1.261 ; pipe_generator:u3|pipes[4]                    ; pipe_generator:u3|pipe_pos[4]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 1.576      ;
; 1.328 ; pipe_generator:u3|pipes[6]                    ; pipe_generator:u3|pipe_pos[6]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 1.643      ;
; 1.429 ; pipe_generator:u3|pipes[14]                   ; pipe_generator:u3|pipe_pos[14]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.086      ; 1.747      ;
; 1.476 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.085      ; 1.793      ;
; 1.987 ; pipe_generator:u3|pipes[0]                    ; pipe_generator:u3|pipe_pos[0]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 2.301      ;
; 2.032 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[3]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 2.347      ;
; 2.033 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[1]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 2.348      ;
; 2.072 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[3]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.151      ; 3.465      ;
; 2.072 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[2]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.151      ; 3.465      ;
; 2.072 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[0]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.151      ; 3.465      ;
; 2.072 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[1]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.151      ; 3.465      ;
; 2.100 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u3|pipe_gap_y[2]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.081      ; 2.413      ;
; 2.103 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[2]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 2.418      ;
; 2.106 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 2.420      ;
; 2.141 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 2.455      ;
; 2.201 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 2.515      ;
; 2.308 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u3|pipe_gap_y[1]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.083      ; 2.623      ;
; 2.394 ; pipe_generator:u3|pipe_x[2]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 2.708      ;
; 2.615 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.082      ; 2.929      ;
; 2.805 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[13]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.115      ; 3.152      ;
; 2.806 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[1]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.115      ; 3.153      ;
; 2.807 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[9]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.115      ; 3.154      ;
; 2.809 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[15]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.115      ; 3.156      ;
; 2.809 ; pipe_generator:u3|pipe_gap_y[0]               ; pipe_generator:u3|pipes[10]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.114      ; 3.155      ;
; 2.820 ; pipe_generator:u3|pipe_gap_y[0]               ; pipe_generator:u3|pipes[8]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.114      ; 3.166      ;
; 2.821 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[7]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.115      ; 3.168      ;
; 2.821 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[5]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.115      ; 3.168      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|clk_div~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[24]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[25]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[26]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[27]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[28]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[29]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[30]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[31]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; game_controller:u2|current_state.RUNNING    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; game_controller:u2|current_state.WAIT_STATE ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[12]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[13]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[14]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[15]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[16]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[17]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[18]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[19]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[20]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[21]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[22]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[23]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[24]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[25]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[26]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[27]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[28]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[29]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[30]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[31]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[5]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[9]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|slow_clk                         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[0]                   ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[1]                   ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[2]                   ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[3]                   ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; game_controller:u2|current_state.RUNNING    ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; game_controller:u2|current_state.WAIT_STATE ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; row_mux:u4|counter[0]                       ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; row_mux:u4|counter[3]                       ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|clk_div~reg0               ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[10]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[11]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[12]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[13]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[14]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[15]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[16]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[17]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[18]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[19]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[20]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[21]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[22]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[23]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[24]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[25]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[26]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[27]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[28]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[29]                ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[30]                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'row_mux:u4|slow_clk'                                                    ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][12]   ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:u1|clk_div~reg0'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[9]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[0]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[10]                ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[11]                ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[12]                ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[13]                ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[14]                ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[15]                ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[1]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[2]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[3]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[4]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[5]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[6]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[7]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[8]                 ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[0]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[1]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[2]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[3]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[0]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[10]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[11]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[12]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[13]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[14]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[15]                   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[1]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[2]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[3]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[4]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[5]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[6]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[7]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[8]                    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[9]                    ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; bird_button  ; clk        ; 0.723 ; 0.725 ; Rise       ; clk             ;
; start_button ; clk        ; 3.439 ; 3.804 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; bird_button  ; clk        ; 0.288  ; 0.237  ; Rise       ; clk             ;
; start_button ; clk        ; -2.760 ; -3.080 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; col_select[*]      ; clk                 ; 13.148 ; 12.427 ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 12.736 ; 12.224 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 13.148 ; 12.427 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 10.293 ; 10.194 ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 10.601 ; 10.426 ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 10.891 ; 10.552 ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 10.891 ; 10.552 ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 17.738 ; 17.004 ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 14.425 ; 14.431 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 14.331 ; 14.172 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 14.626 ; 14.289 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 15.744 ; 15.567 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 14.193 ; 13.933 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 15.383 ; 15.020 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 16.491 ; 15.959 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 16.034 ; 15.537 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 14.970 ; 14.688 ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 14.410 ; 14.120 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 15.185 ; 14.720 ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 17.738 ; 17.004 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 15.880 ; 15.539 ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 16.145 ; 15.410 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 15.551 ; 15.273 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 15.641 ; 15.348 ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 16.569 ; 15.820 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 13.602 ; 13.608 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 13.782 ; 13.623 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 13.328 ; 12.909 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 15.565 ; 15.388 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 14.204 ; 13.944 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 15.003 ; 14.657 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 15.900 ; 15.526 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 14.965 ; 14.445 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 13.450 ; 13.168 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 13.532 ; 13.207 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 13.733 ; 13.258 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 16.569 ; 15.820 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 15.701 ; 15.360 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 15.745 ; 15.248 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 15.462 ; 15.184 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 14.876 ; 14.583 ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+--------+--------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; col_select[*]      ; clk                 ; 9.927  ; 9.829  ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 12.274 ; 11.779 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 12.668 ; 11.973 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 9.927  ; 9.829  ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 10.223 ; 10.052 ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 10.501 ; 10.173 ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 10.501 ; 10.173 ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 10.175 ; 9.845  ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 11.661 ; 11.639 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 10.995 ; 10.840 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 11.143 ; 10.729 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 11.423 ; 11.254 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 11.547 ; 11.336 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 12.105 ; 11.820 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 13.231 ; 12.838 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 12.874 ; 12.413 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 10.315 ; 9.935  ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 11.295 ; 11.084 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 10.953 ; 10.511 ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 12.830 ; 12.116 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 10.175 ; 9.845  ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 12.538 ; 11.997 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 12.504 ; 12.259 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 10.720 ; 10.527 ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 9.892  ; 9.607  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 10.907 ; 10.878 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 10.750 ; 10.626 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 10.396 ; 10.081 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 11.063 ; 10.840 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 11.061 ; 10.854 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 11.257 ; 10.998 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 12.557 ; 12.232 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 12.044 ; 11.567 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 9.892  ; 9.607  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 10.821 ; 10.609 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 10.763 ; 10.386 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 13.101 ; 12.341 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 10.225 ; 9.874  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 12.280 ; 11.701 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 12.465 ; 12.161 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 10.472 ; 10.262 ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+--------+--------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                   ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 77.24 MHz  ; 77.24 MHz       ; clock_divider:u1|clk_div~reg0 ;      ;
; 178.03 MHz ; 178.03 MHz      ; clk                           ;      ;
; 214.32 MHz ; 214.32 MHz      ; row_mux:u4|slow_clk           ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; clock_divider:u1|clk_div~reg0 ; -11.946 ; -114.412      ;
; clk                           ; -4.617  ; -188.166      ;
; row_mux:u4|slow_clk           ; -4.166  ; -295.409      ;
+-------------------------------+---------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -0.094 ; -0.173        ;
; row_mux:u4|slow_clk           ; 0.252  ; 0.000         ;
; clock_divider:u1|clk_div~reg0 ; 0.380  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -105.603      ;
; row_mux:u4|slow_clk           ; -1.487 ; -428.256      ;
; clock_divider:u1|clk_div~reg0 ; -1.487 ; -84.759       ;
+-------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:u1|clk_div~reg0'                                                                                                                                       ;
+---------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -11.946 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.873     ;
; -11.945 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.872     ;
; -11.945 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.872     ;
; -11.944 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.871     ;
; -11.887 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.814     ;
; -11.886 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.813     ;
; -11.886 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.813     ;
; -11.885 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.812     ;
; -11.730 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.657     ;
; -11.729 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.656     ;
; -11.729 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.656     ;
; -11.728 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.655     ;
; -11.687 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.614     ;
; -11.686 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.613     ;
; -11.686 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.613     ;
; -11.685 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.075     ; 12.612     ;
; -10.508 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 11.437     ;
; -10.507 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 11.436     ;
; -10.507 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 11.436     ;
; -10.506 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 11.435     ;
; -7.509  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.074     ; 8.437      ;
; -7.508  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.074     ; 8.436      ;
; -7.508  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.074     ; 8.436      ;
; -7.507  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.074     ; 8.435      ;
; -4.893  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 5.822      ;
; -4.892  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 5.821      ;
; -4.892  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 5.821      ;
; -4.891  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 5.820      ;
; -3.383  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.282      ;
; -3.383  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.282      ;
; -3.383  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.282      ;
; -3.383  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.282      ;
; -3.370  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.292      ;
; -3.370  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.292      ;
; -3.367  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.289      ;
; -3.364  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.286      ;
; -3.356  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.255      ;
; -3.356  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.255      ;
; -3.356  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.255      ;
; -3.356  ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.255      ;
; -3.335  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.257      ;
; -3.333  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.255      ;
; -3.298  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.220      ;
; -3.289  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 4.211      ;
; -3.279  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.178      ;
; -3.279  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.178      ;
; -3.279  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.178      ;
; -3.279  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.178      ;
; -3.152  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.051      ;
; -3.152  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.051      ;
; -3.152  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.051      ;
; -3.152  ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.103     ; 4.051      ;
; -2.822  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.744      ;
; -2.822  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.744      ;
; -2.820  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.742      ;
; -2.819  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.741      ;
; -2.818  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.740      ;
; -2.817  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.739      ;
; -2.817  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.739      ;
; -2.816  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.738      ;
; -2.812  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[11]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.081     ; 3.733      ;
; -2.687  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.610      ;
; -2.687  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[3]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.610      ;
; -2.685  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.608      ;
; -2.685  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.608      ;
; -2.684  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.607      ;
; -2.674  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[15]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.597      ;
; -2.672  ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[7]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.595      ;
; -2.657  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.580      ;
; -2.649  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.572      ;
; -2.631  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.554      ;
; -2.614  ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.537      ;
; -2.539  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.461      ;
; -2.539  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.461      ;
; -2.533  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.455      ;
; -2.511  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.433      ;
; -2.509  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.431      ;
; -2.494  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.416      ;
; -2.461  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.383      ;
; -2.458  ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.380      ;
; -2.396  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.318      ;
; -2.396  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.318      ;
; -2.396  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.318      ;
; -2.395  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.317      ;
; -2.393  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.315      ;
; -2.392  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.314      ;
; -2.382  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.304      ;
; -2.379  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.080     ; 3.301      ;
; -2.291  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[11]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.081     ; 3.212      ;
; -2.242  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[3]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.165      ;
; -2.239  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.162      ;
; -2.238  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.161      ;
; -2.238  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.161      ;
; -2.234  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[7]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.157      ;
; -2.229  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[15]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.152      ;
; -2.228  ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.079     ; 3.151      ;
; -2.119  ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_x[2]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.074     ; 3.047      ;
; -1.948  ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_x[2]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.074     ; 2.876      ;
; -1.803  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 2.732      ;
; -1.802  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.073     ; 2.731      ;
+---------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.617 ; row_mux:u4|counter[3]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.079     ; 5.540      ;
; -4.506 ; row_mux:u4|counter[2]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.081     ; 5.427      ;
; -4.451 ; row_mux:u4|counter[1]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.081     ; 5.372      ;
; -4.263 ; clock_divider:u1|counter[26] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 5.197      ;
; -4.226 ; clock_divider:u1|counter[23] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 5.160      ;
; -4.206 ; clock_divider:u1|counter[27] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 5.140      ;
; -4.185 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.101      ;
; -4.146 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.062      ;
; -4.139 ; clock_divider:u1|counter[20] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 5.073      ;
; -4.138 ; clock_divider:u1|counter[19] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 5.072      ;
; -4.131 ; row_mux:u4|counter[0]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.083     ; 5.050      ;
; -4.059 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.975      ;
; -4.047 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.963      ;
; -4.020 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.936      ;
; -4.008 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.924      ;
; -3.997 ; clock_divider:u1|counter[21] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.931      ;
; -3.991 ; clock_divider:u1|counter[22] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.925      ;
; -3.988 ; row_mux:u4|clk_counter[28]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.916      ;
; -3.987 ; row_mux:u4|clk_counter[30]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.915      ;
; -3.968 ; clock_divider:u1|counter[28] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.902      ;
; -3.933 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.849      ;
; -3.924 ; row_mux:u4|clk_counter[17]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.852      ;
; -3.921 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.837      ;
; -3.902 ; clock_divider:u1|counter[14] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.832      ;
; -3.894 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.810      ;
; -3.890 ; clock_divider:u1|counter[31] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.824      ;
; -3.884 ; clock_divider:u1|counter[24] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.818      ;
; -3.882 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.798      ;
; -3.867 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.785      ;
; -3.856 ; clock_divider:u1|counter[30] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.790      ;
; -3.828 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.746      ;
; -3.815 ; row_mux:u4|clk_counter[29]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.743      ;
; -3.813 ; row_mux:u4|clk_counter[31]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.741      ;
; -3.811 ; row_mux:u4|clk_counter[18]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.739      ;
; -3.810 ; row_mux:u4|clk_counter[21]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.738      ;
; -3.807 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.723      ;
; -3.798 ; row_mux:u4|clk_counter[16]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.726      ;
; -3.795 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.711      ;
; -3.771 ; clock_divider:u1|counter[18] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.705      ;
; -3.768 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.684      ;
; -3.756 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.672      ;
; -3.741 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.659      ;
; -3.740 ; row_mux:u4|counter[3]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.670      ;
; -3.702 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.620      ;
; -3.681 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.597      ;
; -3.669 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.585      ;
; -3.663 ; row_mux:u4|clk_counter[27]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.591      ;
; -3.662 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.644 ; clock_divider:u1|counter[29] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.578      ;
; -3.642 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.558      ;
; -3.630 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.546      ;
; -3.629 ; row_mux:u4|counter[2]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.557      ;
; -3.620 ; clock_divider:u1|counter[17] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.554      ;
; -3.615 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.533      ;
; -3.591 ; row_mux:u4|clk_counter[11]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.519      ;
; -3.587 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.508      ;
; -3.579 ; clock_divider:u1|counter[25] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 4.513      ;
; -3.576 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.494      ;
; -3.574 ; row_mux:u4|counter[1]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.502      ;
; -3.555 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.471      ;
; -3.543 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.459      ;
; -3.536 ; row_mux:u4|clk_counter[4]    ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.464      ;
; -3.528 ; row_mux:u4|clk_counter[20]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.456      ;
; -3.524 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.445      ;
; -3.517 ; clock_divider:u1|counter[15] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.072     ; 4.447      ;
; -3.516 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.432      ;
; -3.504 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.420      ;
; -3.489 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.407      ;
; -3.469 ; row_mux:u4|clk_counter[13]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.397      ;
; -3.461 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.382      ;
; -3.450 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.368      ;
; -3.449 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.370      ;
; -3.429 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[18]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.345      ;
; -3.417 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.333      ;
; -3.399 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.320      ;
; -3.390 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[19]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.306      ;
; -3.387 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.308      ;
; -3.378 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.294      ;
; -3.370 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.088     ; 4.284      ;
; -3.369 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.292      ;
; -3.369 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.292      ;
; -3.368 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[6]   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.291      ;
; -3.363 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.281      ;
; -3.355 ; row_mux:u4|clk_counter[19]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.283      ;
; -3.331 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.088     ; 4.245      ;
; -3.324 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.242      ;
; -3.323 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.244      ;
; -3.313 ; row_mux:u4|clk_counter[15]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.241      ;
; -3.303 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[16]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.219      ;
; -3.302 ; row_mux:u4|clk_counter[14]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.230      ;
; -3.291 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[18]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.207      ;
; -3.274 ; row_mux:u4|clk_counter[10]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.202      ;
; -3.271 ; row_mux:u4|clk_counter[26]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.199      ;
; -3.269 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.192      ;
; -3.264 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[17]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.180      ;
; -3.263 ; row_mux:u4|clk_counter[24]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.191      ;
; -3.261 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.182      ;
; -3.252 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[19]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.168      ;
; -3.251 ; row_mux:u4|clk_counter[22]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.074     ; 4.179      ;
; -3.249 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.170      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'row_mux:u4|slow_clk'                                                                                                                 ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                  ; Launch Clock                  ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+
; -4.166 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.735     ; 4.433      ;
; -4.166 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.735     ; 4.433      ;
; -4.028 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.735     ; 4.295      ;
; -3.909 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 4.177      ;
; -3.909 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 4.177      ;
; -3.877 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.731     ; 4.148      ;
; -3.877 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.731     ; 4.148      ;
; -3.870 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.737     ; 4.135      ;
; -3.870 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.737     ; 4.135      ;
; -3.814 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 4.082      ;
; -3.814 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 4.082      ;
; -3.812 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.736     ; 4.078      ;
; -3.777 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.736     ; 4.043      ;
; -3.774 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.737     ; 4.039      ;
; -3.744 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.732     ; 4.014      ;
; -3.739 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.731     ; 4.010      ;
; -3.733 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][8]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.731     ; 4.004      ;
; -3.732 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.737     ; 3.997      ;
; -3.718 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][9]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.730     ; 3.990      ;
; -3.704 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][1]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.738     ; 3.968      ;
; -3.704 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][3]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.738     ; 3.968      ;
; -3.689 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][0]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.958      ;
; -3.676 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.944      ;
; -3.666 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.074     ; 4.594      ;
; -3.657 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.925      ;
; -3.657 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.925      ;
; -3.640 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][6]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.735     ; 3.907      ;
; -3.639 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][7]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.735     ; 3.906      ;
; -3.631 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.068     ; 4.565      ;
; -3.620 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.730     ; 3.892      ;
; -3.620 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.730     ; 3.892      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[3]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[2]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[0]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[1]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[12] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[13] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[10] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[11] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[8]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[9]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[15] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.619 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[14] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.887      ;
; -3.616 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.885      ;
; -3.616 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.885      ;
; -3.613 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.736     ; 3.879      ;
; -3.613 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.736     ; 3.879      ;
; -3.606 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.874      ;
; -3.606 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.874      ;
; -3.604 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.535      ;
; -3.594 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][14] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.075     ; 4.521      ;
; -3.585 ; pipe_generator:u3|pipe_pos[4]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.853      ;
; -3.585 ; pipe_generator:u3|pipe_pos[4]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.853      ;
; -3.584 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.853      ;
; -3.584 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.853      ;
; -3.557 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.826      ;
; -3.557 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.826      ;
; -3.548 ; pipe_generator:u3|pipe_pos[8]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.737     ; 3.813      ;
; -3.548 ; pipe_generator:u3|pipe_pos[8]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.737     ; 3.813      ;
; -3.537 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.468      ;
; -3.533 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.068     ; 4.467      ;
; -3.523 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.732     ; 3.793      ;
; -3.519 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.787      ;
; -3.516 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.738     ; 3.780      ;
; -3.488 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.732     ; 3.758      ;
; -3.486 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.417      ;
; -3.485 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.754      ;
; -3.481 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.738     ; 3.745      ;
; -3.479 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][2]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.410      ;
; -3.478 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][3]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.409      ;
; -3.478 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.747      ;
; -3.478 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.739     ; 3.741      ;
; -3.474 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][10] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.075     ; 4.401      ;
; -3.467 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][12] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.075     ; 4.394      ;
; -3.460 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.735     ; 3.727      ;
; -3.457 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.388      ;
; -3.457 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.725      ;
; -3.455 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.728     ; 3.729      ;
; -3.450 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][2]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.381      ;
; -3.449 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][3]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.380      ;
; -3.448 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.716      ;
; -3.447 ; pipe_generator:u3|pipe_pos[4]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.715      ;
; -3.446 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.715      ;
; -3.444 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][8]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.727     ; 3.719      ;
; -3.439 ; row_mux:u4|birdsframe1[2]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.370      ;
; -3.437 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][8]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.706      ;
; -3.430 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.361      ;
; -3.429 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][9]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.726     ; 3.705      ;
; -3.425 ; pipe_generator:u3|pipe_pos[12] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.693      ;
; -3.425 ; pipe_generator:u3|pipe_pos[12] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.693      ;
; -3.425 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.735     ; 3.692      ;
; -3.423 ; row_mux:u4|birdsframe1[3]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.071     ; 4.354      ;
; -3.422 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.736     ; 3.688      ;
; -3.422 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][9]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.732     ; 3.692      ;
; -3.417 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.686      ;
; -3.417 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.733     ; 3.686      ;
; -3.415 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][1]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.683      ;
; -3.415 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][3]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.734     ; 3.683      ;
; -3.412 ; row_mux:u4|birdsframe1[2]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.074     ; 4.340      ;
; -3.410 ; pipe_generator:u3|pipe_pos[8]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.737     ; 3.675      ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                          ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.094 ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0 ; clk         ; 0.000        ; 2.935      ; 3.306      ;
; -0.079 ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk           ; clk         ; 0.000        ; 2.943      ; 3.329      ;
; 0.150  ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0 ; clk         ; -0.500       ; 2.935      ; 3.050      ;
; 0.279  ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk           ; clk         ; -0.500       ; 2.943      ; 3.187      ;
; 0.379  ; row_mux:u4|counter[0]                       ; row_mux:u4|counter[0]                       ; clk                           ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.380  ; row_mux:u4|counter[1]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380  ; game_controller:u2|current_state.WAIT_STATE ; game_controller:u2|current_state.WAIT_STATE ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.395  ; bird_control:u5|bird_y[0]                   ; bird_control:u5|bird_y[0]                   ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.395  ; row_mux:u4|counter[3]                       ; row_mux:u4|counter[3]                       ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.684  ; row_mux:u4|clk_counter[15]                  ; row_mux:u4|clk_counter[15]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.684  ; row_mux:u4|clk_counter[13]                  ; row_mux:u4|clk_counter[13]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.684  ; row_mux:u4|clk_counter[6]                   ; row_mux:u4|clk_counter[6]                   ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.685  ; row_mux:u4|clk_counter[22]                  ; row_mux:u4|clk_counter[22]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.685  ; row_mux:u4|clk_counter[16]                  ; row_mux:u4|clk_counter[16]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.685  ; row_mux:u4|clk_counter[14]                  ; row_mux:u4|clk_counter[14]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.685  ; clock_divider:u1|counter[15]                ; clock_divider:u1|counter[15]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.685  ; clock_divider:u1|counter[13]                ; clock_divider:u1|counter[13]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.686  ; row_mux:u4|clk_counter[19]                  ; row_mux:u4|clk_counter[19]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; row_mux:u4|clk_counter[30]                  ; row_mux:u4|clk_counter[30]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; row_mux:u4|clk_counter[29]                  ; row_mux:u4|clk_counter[29]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; row_mux:u4|clk_counter[18]                  ; row_mux:u4|clk_counter[18]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; row_mux:u4|clk_counter[11]                  ; row_mux:u4|clk_counter[11]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; row_mux:u4|clk_counter[4]                   ; row_mux:u4|clk_counter[4]                   ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; row_mux:u4|clk_counter[5]                   ; row_mux:u4|clk_counter[5]                   ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; clock_divider:u1|counter[14]                ; clock_divider:u1|counter[14]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.686  ; clock_divider:u1|counter[16]                ; clock_divider:u1|counter[16]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.686  ; clock_divider:u1|counter[22]                ; clock_divider:u1|counter[22]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.687  ; row_mux:u4|clk_counter[20]                  ; row_mux:u4|clk_counter[20]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.687  ; row_mux:u4|clk_counter[21]                  ; row_mux:u4|clk_counter[21]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.687  ; row_mux:u4|clk_counter[31]                  ; row_mux:u4|clk_counter[31]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.687  ; row_mux:u4|clk_counter[28]                  ; row_mux:u4|clk_counter[28]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.687  ; row_mux:u4|clk_counter[27]                  ; row_mux:u4|clk_counter[27]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.687  ; row_mux:u4|clk_counter[10]                  ; row_mux:u4|clk_counter[10]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.687  ; clock_divider:u1|counter[11]                ; clock_divider:u1|counter[11]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.687  ; clock_divider:u1|counter[12]                ; clock_divider:u1|counter[12]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.687  ; clock_divider:u1|counter[5]                 ; clock_divider:u1|counter[5]                 ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.687  ; clock_divider:u1|counter[19]                ; clock_divider:u1|counter[19]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.687  ; clock_divider:u1|counter[18]                ; clock_divider:u1|counter[18]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.687  ; clock_divider:u1|counter[30]                ; clock_divider:u1|counter[30]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.687  ; clock_divider:u1|counter[29]                ; clock_divider:u1|counter[29]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.688  ; row_mux:u4|clk_counter[26]                  ; row_mux:u4|clk_counter[26]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.688  ; row_mux:u4|clk_counter[24]                  ; row_mux:u4|clk_counter[24]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.688  ; row_mux:u4|clk_counter[17]                  ; row_mux:u4|clk_counter[17]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.688  ; clock_divider:u1|counter[21]                ; clock_divider:u1|counter[21]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.688  ; clock_divider:u1|counter[27]                ; clock_divider:u1|counter[27]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.688  ; clock_divider:u1|counter[28]                ; clock_divider:u1|counter[28]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.688  ; clock_divider:u1|counter[20]                ; clock_divider:u1|counter[20]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.688  ; clock_divider:u1|counter[31]                ; clock_divider:u1|counter[31]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.689  ; clock_divider:u1|counter[24]                ; clock_divider:u1|counter[24]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.689  ; clock_divider:u1|counter[26]                ; clock_divider:u1|counter[26]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.689  ; clock_divider:u1|counter[17]                ; clock_divider:u1|counter[17]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.689  ; row_mux:u4|counter[2]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.978      ;
; 0.691  ; row_mux:u4|clk_counter[23]                  ; row_mux:u4|clk_counter[23]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.980      ;
; 0.691  ; row_mux:u4|clk_counter[25]                  ; row_mux:u4|clk_counter[25]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.980      ;
; 0.692  ; clock_divider:u1|counter[23]                ; clock_divider:u1|counter[23]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.692  ; clock_divider:u1|counter[25]                ; clock_divider:u1|counter[25]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.904  ; row_mux:u4|counter[2]                       ; row_mux:u4|counter[2]                       ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.193      ;
; 0.981  ; row_mux:u4|counter[3]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.076      ; 1.272      ;
; 1.003  ; row_mux:u4|clk_counter[15]                  ; row_mux:u4|clk_counter[16]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.292      ;
; 1.003  ; row_mux:u4|clk_counter[13]                  ; row_mux:u4|clk_counter[14]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.292      ;
; 1.004  ; clock_divider:u1|counter[13]                ; clock_divider:u1|counter[14]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.005  ; row_mux:u4|clk_counter[17]                  ; row_mux:u4|clk_counter[18]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.005  ; row_mux:u4|clk_counter[5]                   ; row_mux:u4|clk_counter[6]                   ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.005  ; row_mux:u4|clk_counter[29]                  ; row_mux:u4|clk_counter[30]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.005  ; row_mux:u4|clk_counter[19]                  ; row_mux:u4|clk_counter[20]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.006  ; clock_divider:u1|counter[17]                ; clock_divider:u1|counter[18]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.006  ; row_mux:u4|clk_counter[21]                  ; row_mux:u4|clk_counter[22]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.006  ; row_mux:u4|clk_counter[27]                  ; row_mux:u4|clk_counter[28]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.006  ; clock_divider:u1|counter[11]                ; clock_divider:u1|counter[12]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.006  ; clock_divider:u1|counter[29]                ; clock_divider:u1|counter[30]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.006  ; clock_divider:u1|counter[19]                ; clock_divider:u1|counter[20]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.007  ; row_mux:u4|clk_counter[22]                  ; row_mux:u4|clk_counter[23]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.296      ;
; 1.007  ; clock_divider:u1|counter[21]                ; clock_divider:u1|counter[22]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.007  ; clock_divider:u1|counter[27]                ; clock_divider:u1|counter[28]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.008  ; row_mux:u4|clk_counter[25]                  ; row_mux:u4|clk_counter[26]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.297      ;
; 1.008  ; row_mux:u4|clk_counter[23]                  ; row_mux:u4|clk_counter[24]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.297      ;
; 1.008  ; clock_divider:u1|counter[22]                ; clock_divider:u1|counter[23]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.008  ; clock_divider:u1|counter[15]                ; clock_divider:u1|counter[16]                ; clk                           ; clk         ; 0.000        ; 0.069      ; 1.292      ;
; 1.009  ; row_mux:u4|clk_counter[14]                  ; row_mux:u4|clk_counter[15]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.298      ;
; 1.009  ; row_mux:u4|clk_counter[16]                  ; row_mux:u4|clk_counter[17]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.298      ;
; 1.009  ; clock_divider:u1|counter[23]                ; clock_divider:u1|counter[24]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.009  ; clock_divider:u1|counter[25]                ; clock_divider:u1|counter[26]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.010  ; clock_divider:u1|counter[14]                ; clock_divider:u1|counter[15]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.010  ; row_mux:u4|clk_counter[18]                  ; row_mux:u4|clk_counter[19]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.299      ;
; 1.010  ; row_mux:u4|clk_counter[4]                   ; row_mux:u4|clk_counter[5]                   ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.299      ;
; 1.010  ; row_mux:u4|clk_counter[30]                  ; row_mux:u4|clk_counter[31]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.299      ;
; 1.010  ; clock_divider:u1|counter[16]                ; clock_divider:u1|counter[17]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.011  ; clock_divider:u1|counter[12]                ; clock_divider:u1|counter[13]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.011  ; row_mux:u4|clk_counter[28]                  ; row_mux:u4|clk_counter[29]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.300      ;
; 1.011  ; row_mux:u4|clk_counter[10]                  ; row_mux:u4|clk_counter[11]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.300      ;
; 1.011  ; row_mux:u4|clk_counter[20]                  ; row_mux:u4|clk_counter[21]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.300      ;
; 1.011  ; clock_divider:u1|counter[4]                 ; clock_divider:u1|counter[5]                 ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.011  ; clock_divider:u1|counter[18]                ; clock_divider:u1|counter[19]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.011  ; clock_divider:u1|counter[30]                ; clock_divider:u1|counter[31]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.012  ; row_mux:u4|clk_counter[26]                  ; row_mux:u4|clk_counter[27]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.301      ;
; 1.012  ; clock_divider:u1|counter[28]                ; clock_divider:u1|counter[29]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.012  ; clock_divider:u1|counter[20]                ; clock_divider:u1|counter[21]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.012  ; row_mux:u4|clk_counter[24]                  ; row_mux:u4|clk_counter[25]                  ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.301      ;
; 1.013  ; clock_divider:u1|counter[26]                ; clock_divider:u1|counter[27]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.013  ; clock_divider:u1|counter[24]                ; clock_divider:u1|counter[25]                ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.301      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'row_mux:u4|slow_clk'                                                                                                    ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.252 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.498      ; 0.975      ;
; 0.281 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.498      ; 1.004      ;
; 0.338 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.498      ; 1.061      ;
; 0.380 ; row_mux:u4|frame[12][7]   ; row_mux:u4|frame[12][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[12][8]   ; row_mux:u4|frame[12][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][0]   ; row_mux:u4|frame[13][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][1]   ; row_mux:u4|frame[13][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][2]   ; row_mux:u4|frame[13][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][3]   ; row_mux:u4|frame[13][3]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][4]   ; row_mux:u4|frame[13][4]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][5]   ; row_mux:u4|frame[13][5]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][6]   ; row_mux:u4|frame[13][6]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][7]   ; row_mux:u4|frame[13][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][8]   ; row_mux:u4|frame[13][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][9]   ; row_mux:u4|frame[13][9]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][10]  ; row_mux:u4|frame[13][10]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][11]  ; row_mux:u4|frame[13][11]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][12]  ; row_mux:u4|frame[13][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][13]  ; row_mux:u4|frame[13][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][14]  ; row_mux:u4|frame[13][14]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; row_mux:u4|frame[13][15]  ; row_mux:u4|frame[13][15]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.669      ;
; 0.419 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[14] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.141      ;
; 0.422 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[12] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.144      ;
; 0.434 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[6]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.156      ;
; 0.436 ; row_mux:u4|frame[13][8]   ; row_mux:u4|frame[14][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.725      ;
; 0.437 ; row_mux:u4|frame[13][7]   ; row_mux:u4|frame[14][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.726      ;
; 0.447 ; row_mux:u4|frame[10][14]  ; row_mux:u4|frame[11][14]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.736      ;
; 0.448 ; row_mux:u4|frame[8][3]    ; row_mux:u4|frame[9][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.737      ;
; 0.448 ; row_mux:u4|frame[6][12]   ; row_mux:u4|frame[7][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.737      ;
; 0.448 ; row_mux:u4|frame[5][0]    ; row_mux:u4|frame[6][0]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.737      ;
; 0.448 ; row_mux:u4|frame[1][1]    ; row_mux:u4|frame[2][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.737      ;
; 0.449 ; row_mux:u4|frame[5][8]    ; row_mux:u4|frame[6][8]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.738      ;
; 0.449 ; row_mux:u4|frame[4][6]    ; row_mux:u4|frame[5][6]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.738      ;
; 0.449 ; row_mux:u4|frame[1][5]    ; row_mux:u4|frame[2][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.738      ;
; 0.450 ; row_mux:u4|frame[9][5]    ; row_mux:u4|frame[10][5]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.073      ; 0.738      ;
; 0.450 ; row_mux:u4|frame[4][3]    ; row_mux:u4|frame[5][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.739      ;
; 0.454 ; row_mux:u4|frame[3][11]   ; row_mux:u4|frame[4][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.743      ;
; 0.455 ; row_mux:u4|frame[9][1]    ; row_mux:u4|frame[10][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[5][9]    ; row_mux:u4|frame[6][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[6][10]   ; row_mux:u4|frame[7][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[6][2]    ; row_mux:u4|frame[7][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[6][4]    ; row_mux:u4|frame[7][4]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[5][5]    ; row_mux:u4|frame[6][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[2][14]   ; row_mux:u4|frame[3][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[1][14]   ; row_mux:u4|frame[2][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.455 ; row_mux:u4|frame[0][0]    ; row_mux:u4|frame[1][0]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.744      ;
; 0.456 ; row_mux:u4|frame[6][8]    ; row_mux:u4|frame[7][8]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.745      ;
; 0.456 ; row_mux:u4|frame[5][7]    ; row_mux:u4|frame[6][7]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.745      ;
; 0.456 ; row_mux:u4|frame[5][3]    ; row_mux:u4|frame[6][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.745      ;
; 0.456 ; row_mux:u4|frame[2][12]   ; row_mux:u4|frame[3][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.745      ;
; 0.456 ; row_mux:u4|frame[13][0]   ; row_mux:u4|frame[14][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.745      ;
; 0.457 ; row_mux:u4|frame[7][11]   ; row_mux:u4|frame[8][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.746      ;
; 0.457 ; row_mux:u4|frame[3][15]   ; row_mux:u4|frame[4][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.073      ; 0.745      ;
; 0.457 ; row_mux:u4|frame[13][1]   ; row_mux:u4|frame[14][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.746      ;
; 0.458 ; row_mux:u4|frame[9][3]    ; row_mux:u4|frame[10][3]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.747      ;
; 0.458 ; row_mux:u4|frame[0][3]    ; row_mux:u4|frame[1][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.747      ;
; 0.459 ; row_mux:u4|frame[7][13]   ; row_mux:u4|frame[8][13]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.748      ;
; 0.461 ; row_mux:u4|frame[7][15]   ; row_mux:u4|frame[8][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.073      ; 0.749      ;
; 0.464 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[10] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.186      ;
; 0.470 ; row_mux:u4|frame[5][2]    ; row_mux:u4|frame[6][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.759      ;
; 0.471 ; row_mux:u4|frame[0][14]   ; row_mux:u4|frame[1][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.760      ;
; 0.543 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[4]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.501      ; 1.269      ;
; 0.564 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.498      ; 1.287      ;
; 0.566 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[0]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.501      ; 1.292      ;
; 0.578 ; row_mux:u4|frame[6][11]   ; row_mux:u4|frame[7][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.867      ;
; 0.578 ; row_mux:u4|frame[2][11]   ; row_mux:u4|frame[3][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.867      ;
; 0.590 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.498      ; 1.313      ;
; 0.592 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[6]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.314      ;
; 0.593 ; row_mux:u4|frame[9][2]    ; row_mux:u4|frame[10][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.882      ;
; 0.594 ; row_mux:u4|frame[9][9]    ; row_mux:u4|frame[10][9]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.883      ;
; 0.594 ; row_mux:u4|frame[8][1]    ; row_mux:u4|frame[9][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.883      ;
; 0.599 ; row_mux:u4|frame[1][9]    ; row_mux:u4|frame[2][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.888      ;
; 0.599 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[14] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.321      ;
; 0.603 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[12] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.325      ;
; 0.604 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[10] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.497      ; 1.326      ;
; 0.614 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.498      ; 1.337      ;
; 0.623 ; row_mux:u4|frame[9][12]   ; row_mux:u4|frame[10][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.623 ; row_mux:u4|frame[9][0]    ; row_mux:u4|frame[10][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.623 ; row_mux:u4|frame[8][9]    ; row_mux:u4|frame[9][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.623 ; row_mux:u4|frame[8][14]   ; row_mux:u4|frame[9][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.623 ; row_mux:u4|frame[6][14]   ; row_mux:u4|frame[7][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.623 ; row_mux:u4|frame[7][1]    ; row_mux:u4|frame[8][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.623 ; row_mux:u4|frame[3][6]    ; row_mux:u4|frame[4][6]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.624 ; row_mux:u4|frame[10][12]  ; row_mux:u4|frame[11][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[9][13]   ; row_mux:u4|frame[10][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[8][10]   ; row_mux:u4|frame[9][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[7][5]    ; row_mux:u4|frame[8][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[5][12]   ; row_mux:u4|frame[6][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[5][13]   ; row_mux:u4|frame[6][13]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[2][4]    ; row_mux:u4|frame[3][4]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[1][2]    ; row_mux:u4|frame[2][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[1][6]    ; row_mux:u4|frame[2][6]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.624 ; row_mux:u4|frame[14][2]   ; row_mux:u4|frame[15][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.913      ;
; 0.625 ; row_mux:u4|frame[10][13]  ; row_mux:u4|frame[11][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.914      ;
; 0.625 ; row_mux:u4|frame[3][7]    ; row_mux:u4|frame[4][7]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.914      ;
; 0.625 ; row_mux:u4|frame[3][9]    ; row_mux:u4|frame[4][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.914      ;
; 0.625 ; row_mux:u4|frame[4][1]    ; row_mux:u4|frame[5][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.914      ;
; 0.625 ; row_mux:u4|frame[3][10]   ; row_mux:u4|frame[4][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.914      ;
; 0.625 ; row_mux:u4|frame[3][5]    ; row_mux:u4|frame[4][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.914      ;
; 0.625 ; row_mux:u4|frame[2][10]   ; row_mux:u4|frame[3][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.074      ; 0.914      ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:u1|clk_div~reg0'                                                                                                                                                     ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.380 ; pipe_generator:u3|pipe_x[3]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[1]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.669      ;
; 0.395 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[0]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.684      ;
; 0.426 ; pipe_generator:u3|pipes[1]                    ; pipe_generator:u3|pipe_pos[1]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.715      ;
; 0.426 ; pipe_generator:u3|pipes[11]                   ; pipe_generator:u3|pipe_pos[11]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.714      ;
; 0.427 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.715      ;
; 0.427 ; pipe_generator:u3|pipes[13]                   ; pipe_generator:u3|pipe_pos[13]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.716      ;
; 0.427 ; pipe_generator:u3|pipes[5]                    ; pipe_generator:u3|pipe_pos[5]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.716      ;
; 0.428 ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.716      ;
; 0.428 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.716      ;
; 0.428 ; pipe_generator:u3|pipes[7]                    ; pipe_generator:u3|pipe_pos[7]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.717      ;
; 0.428 ; pipe_generator:u3|pipes[3]                    ; pipe_generator:u3|pipe_pos[3]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.717      ;
; 0.438 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.726      ;
; 0.447 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[1]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.736      ;
; 0.448 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.737      ;
; 0.449 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.737      ;
; 0.449 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.737      ;
; 0.487 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[10]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.790      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[0]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[8]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[0]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[14]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[12]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[10]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[2]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[4]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[6]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[3]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[1]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[2]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.519 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[0]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.078      ; 1.822      ;
; 0.556 ; pipe_generator:u3|pipes[15]                   ; pipe_generator:u3|pipe_pos[15]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.845      ;
; 0.566 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.854      ;
; 0.567 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.855      ;
; 0.594 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.882      ;
; 0.595 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[2]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.080      ; 1.900      ;
; 0.596 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[9]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.082      ; 1.903      ;
; 0.625 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.913      ;
; 0.625 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.913      ;
; 0.633 ; pipe_generator:u3|pipes[10]                   ; pipe_generator:u3|pipe_pos[10]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.922      ;
; 0.680 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 0.968      ;
; 0.686 ; pipe_generator:u3|pipe_x[2]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 0.975      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[7]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[15]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[12]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[13]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[1]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[4]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[6]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[7]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[3]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[5]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[9]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[15]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[13]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[1]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[3]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.716 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[5]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.079      ; 2.020      ;
; 0.778 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[8]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.082      ; 2.085      ;
; 0.778 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[14]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.082      ; 2.085      ;
; 0.780 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[11]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.076      ; 2.081      ;
; 0.780 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[11]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.076      ; 2.081      ;
; 0.885 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 1.173      ;
; 0.893 ; pipe_generator:u3|pipes[2]                    ; pipe_generator:u3|pipe_pos[2]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.076      ; 1.184      ;
; 0.902 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[0]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 1.190      ;
; 0.911 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 1.200      ;
; 0.958 ; pipe_generator:u3|pipes[9]                    ; pipe_generator:u3|pipe_pos[9]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.077      ; 1.250      ;
; 1.027 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.071      ; 1.313      ;
; 1.041 ; pipe_generator:u3|pipes[8]                    ; pipe_generator:u3|pipe_pos[8]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.078      ; 1.334      ;
; 1.083 ; pipe_generator:u3|pipes[12]                   ; pipe_generator:u3|pipe_pos[12]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.075      ; 1.373      ;
; 1.095 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.071      ; 1.381      ;
; 1.106 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 1.394      ;
; 1.119 ; pipe_generator:u3|pipes[4]                    ; pipe_generator:u3|pipe_pos[4]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.075      ; 1.409      ;
; 1.122 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 1.411      ;
; 1.189 ; pipe_generator:u3|pipes[6]                    ; pipe_generator:u3|pipe_pos[6]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.075      ; 1.479      ;
; 1.278 ; pipe_generator:u3|pipes[14]                   ; pipe_generator:u3|pipe_pos[14]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.078      ; 1.571      ;
; 1.326 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.075      ; 1.616      ;
; 1.797 ; pipe_generator:u3|pipes[0]                    ; pipe_generator:u3|pipe_pos[0]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 2.086      ;
; 1.839 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[3]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.066      ; 3.130      ;
; 1.839 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[2]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.066      ; 3.130      ;
; 1.839 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[0]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.066      ; 3.130      ;
; 1.839 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[1]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 1.066      ; 3.130      ;
; 1.858 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u3|pipe_gap_y[2]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.071      ; 2.144      ;
; 1.876 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[1]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 2.164      ;
; 1.877 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[3]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 2.165      ;
; 1.904 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[2]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 2.192      ;
; 1.913 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 2.202      ;
; 1.987 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 2.275      ;
; 2.042 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 2.330      ;
; 2.050 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u3|pipe_gap_y[1]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.073      ; 2.338      ;
; 2.179 ; pipe_generator:u3|pipe_x[2]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 2.468      ;
; 2.347 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.074      ; 2.636      ;
; 2.526 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[13]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.104      ; 2.845      ;
; 2.526 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[1]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.104      ; 2.845      ;
; 2.529 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[15]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.104      ; 2.848      ;
; 2.534 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[9]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.104      ; 2.853      ;
; 2.542 ; pipe_generator:u3|pipe_gap_y[0]               ; pipe_generator:u3|pipes[10]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.103      ; 2.860      ;
; 2.544 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[7]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.104      ; 2.863      ;
; 2.544 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[5]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.104      ; 2.863      ;
; 2.549 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[3]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.104      ; 2.868      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; bird_control:u5|bird_y[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|clk_div~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[24]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[25]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[26]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[27]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[28]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[29]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[30]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[31]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:u1|counter[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; game_controller:u2|current_state.RUNNING    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; game_controller:u2|current_state.WAIT_STATE ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[12]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[13]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[14]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[15]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[16]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[17]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[18]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[19]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[20]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[21]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[22]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[23]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[24]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[25]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[26]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[27]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[28]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[29]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[30]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[31]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[5]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|clk_counter[9]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|counter[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; row_mux:u4|slow_clk                         ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; row_mux:u4|counter[0]                       ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[0]                   ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[1]                   ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[2]                   ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[3]                   ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|clk_div~reg0               ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[10]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[11]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[12]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[13]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[14]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[15]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[16]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[17]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[18]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[19]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[20]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[21]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[22]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[23]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[24]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[25]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[26]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[27]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[28]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[29]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[30]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[31]                ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[4]                 ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[5]                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'row_mux:u4|slow_clk'                                                     ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][12]   ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:u1|clk_div~reg0'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[9]                    ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[10]                ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[0]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[12]                ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[13]                ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[14]                ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[15]                ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[1]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[3]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[4]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[5]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[6]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[7]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[8]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[9]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[0]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[1]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[2]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[3]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[0]                    ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[10]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[12]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[13]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[14]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[15]                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[1]                    ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[2]                    ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[3]                    ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[4]                    ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[5]                    ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[6]                    ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[7]                    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; bird_button  ; clk        ; 0.699 ; 0.800 ; Rise       ; clk             ;
; start_button ; clk        ; 3.163 ; 3.279 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; bird_button  ; clk        ; 0.242  ; 0.087  ; Rise       ; clk             ;
; start_button ; clk        ; -2.543 ; -2.654 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; col_select[*]      ; clk                 ; 12.674 ; 11.547 ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 12.245 ; 11.337 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 12.674 ; 11.547 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 9.864  ; 9.533  ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 10.163 ; 9.705  ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 10.433 ; 9.854  ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 10.433 ; 9.854  ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 17.085 ; 15.909 ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 13.817 ; 13.653 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 13.658 ; 13.317 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 13.932 ; 13.542 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 15.128 ; 14.680 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 13.557 ; 13.088 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 14.766 ; 14.117 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 15.823 ; 14.926 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 15.342 ; 14.573 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 14.320 ; 13.834 ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 13.808 ; 13.253 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 14.584 ; 13.874 ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 17.085 ; 15.909 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 15.199 ; 14.721 ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 15.495 ; 14.404 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 14.877 ; 14.459 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 14.986 ; 14.458 ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 15.858 ; 14.676 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 12.927 ; 12.763 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 13.054 ; 12.713 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 12.707 ; 12.161 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 14.790 ; 14.342 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 13.516 ; 13.047 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 14.266 ; 13.618 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 15.144 ; 14.464 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 14.273 ; 13.504 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 12.786 ; 12.300 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 12.888 ; 12.334 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 13.086 ; 12.436 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 15.858 ; 14.676 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 14.946 ; 14.468 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 14.931 ; 14.233 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 14.732 ; 14.314 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 14.188 ; 13.660 ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+--------+--------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; col_select[*]      ; clk                 ; 9.506  ; 9.185  ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 11.792 ; 10.917 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 12.203 ; 11.119 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 9.506  ; 9.185  ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 9.792  ; 9.349  ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 10.053 ; 9.493  ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 10.053 ; 9.493  ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 9.641  ; 9.180  ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 11.109 ; 10.954 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 10.360 ; 10.032 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 10.507 ; 10.030 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 10.828 ; 10.394 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 10.912 ; 10.496 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 11.457 ; 10.894 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 12.529 ; 11.875 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 12.212 ; 11.541 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 9.786  ; 9.215  ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 10.688 ; 10.244 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 10.375 ; 9.747  ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 12.342 ; 11.210 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 9.641  ; 9.180  ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 11.894 ; 11.150 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 11.952 ; 11.554 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 10.184 ; 9.751  ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 9.417  ; 8.915  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 10.407 ; 10.251 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 10.194 ; 9.837  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 9.851  ; 9.444  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 10.549 ; 10.014 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 10.501 ; 10.064 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 10.702 ; 10.156 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 11.949 ; 11.328 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 11.474 ; 10.768 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 9.417  ; 8.915  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 10.287 ; 9.819  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 10.253 ; 9.633  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 12.618 ; 11.383 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 9.710  ; 9.184  ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 11.716 ; 10.870 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 11.939 ; 11.437 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 9.974  ; 9.506  ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+--------+--------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:u1|clk_div~reg0 ; -5.116 ; -36.965       ;
; clk                           ; -1.615 ; -57.004       ;
; row_mux:u4|slow_clk           ; -1.348 ; -71.480       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -0.244 ; -0.412        ;
; row_mux:u4|slow_clk           ; 0.067  ; 0.000         ;
; clock_divider:u1|clk_div~reg0 ; 0.165  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -75.874       ;
; row_mux:u4|slow_clk           ; -1.000 ; -288.000      ;
; clock_divider:u1|clk_div~reg0 ; -1.000 ; -57.000       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:u1|clk_div~reg0'                                                                                                                                      ;
+--------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -5.116 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 6.063      ;
; -5.116 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 6.063      ;
; -5.115 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 6.062      ;
; -5.114 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 6.061      ;
; -5.037 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.984      ;
; -5.037 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.984      ;
; -5.036 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.983      ;
; -5.035 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.982      ;
; -4.965 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.912      ;
; -4.965 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.912      ;
; -4.964 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.911      ;
; -4.963 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.910      ;
; -4.928 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.875      ;
; -4.928 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.875      ;
; -4.927 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.874      ;
; -4.926 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 5.873      ;
; -4.432 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 5.382      ;
; -4.432 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 5.382      ;
; -4.431 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 5.381      ;
; -4.430 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 5.380      ;
; -2.970 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.039     ; 3.918      ;
; -2.970 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.039     ; 3.918      ;
; -2.969 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.039     ; 3.917      ;
; -2.968 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.039     ; 3.916      ;
; -1.778 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 2.728      ;
; -1.778 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 2.728      ;
; -1.777 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 2.727      ;
; -1.776 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1] ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 2.726      ;
; -1.145 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.090      ;
; -1.144 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.089      ;
; -1.134 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.079      ;
; -1.130 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.075      ;
; -1.119 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.064      ;
; -1.116 ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.048      ;
; -1.116 ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.048      ;
; -1.116 ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.048      ;
; -1.116 ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.048      ;
; -1.115 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.060      ;
; -1.106 ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.038      ;
; -1.106 ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.038      ;
; -1.106 ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.038      ;
; -1.106 ; pipe_generator:u3|pipe_x[3]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 2.038      ;
; -1.103 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 2.048      ;
; -1.054 ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.986      ;
; -1.054 ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.986      ;
; -1.054 ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.986      ;
; -1.054 ; pipe_generator:u3|pipe_x[2]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.986      ;
; -0.985 ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.917      ;
; -0.985 ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.917      ;
; -0.985 ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.917      ;
; -0.985 ; pipe_generator:u3|pipe_x[0]                  ; pipe_generator:u3|pipe_gap_y[1] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.055     ; 1.917      ;
; -0.932 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.877      ;
; -0.932 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.877      ;
; -0.931 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.876      ;
; -0.931 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.876      ;
; -0.930 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.875      ;
; -0.926 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.871      ;
; -0.925 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.870      ;
; -0.925 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.870      ;
; -0.888 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[11]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.043     ; 1.832      ;
; -0.841 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.788      ;
; -0.833 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.780      ;
; -0.825 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.772      ;
; -0.823 ; pipe_generator:u3|pipe_gap_y[1]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.770      ;
; -0.823 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[3]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.770      ;
; -0.823 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.770      ;
; -0.817 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.764      ;
; -0.815 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[15]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.762      ;
; -0.815 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.762      ;
; -0.814 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.761      ;
; -0.811 ; pipe_generator:u3|pipe_gap_y[2]              ; pipe_generator:u3|pipes[7]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.758      ;
; -0.718 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.663      ;
; -0.718 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.663      ;
; -0.718 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.663      ;
; -0.714 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[4]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.659      ;
; -0.712 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.657      ;
; -0.711 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[8]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.656      ;
; -0.711 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.656      ;
; -0.708 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.653      ;
; -0.708 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.653      ;
; -0.704 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.649      ;
; -0.703 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[6]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.648      ;
; -0.699 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[10]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.644      ;
; -0.694 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[0]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.639      ;
; -0.681 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[14]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.626      ;
; -0.680 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[2]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.625      ;
; -0.675 ; pipe_generator:u3|pipe_gap_y[0]              ; pipe_generator:u3|pipes[12]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.042     ; 1.620      ;
; -0.664 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[3]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.611      ;
; -0.663 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[9]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.610      ;
; -0.657 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[7]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.604      ;
; -0.657 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[5]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.604      ;
; -0.656 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[1]      ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.603      ;
; -0.653 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[11]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.043     ; 1.597      ;
; -0.634 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[13]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.581      ;
; -0.633 ; pipe_generator:u3|pipe_gap_y[3]              ; pipe_generator:u3|pipes[15]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.040     ; 1.580      ;
; -0.430 ; pipe_generator:u3|pipe_x[1]                  ; pipe_generator:u3|pipe_x[2]     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.038     ; 1.379      ;
; -0.382 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0] ; pipe_generator:u3|pipe_gap_y[0] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 1.332      ;
; -0.381 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0] ; pipe_generator:u3|pipe_gap_y[3] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0] ; pipe_generator:u3|pipe_gap_y[2] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 1.000        ; -0.037     ; 1.331      ;
+--------+----------------------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.615 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.550      ;
; -1.613 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.548      ;
; -1.574 ; row_mux:u4|counter[3]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.516      ;
; -1.551 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.486      ;
; -1.549 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.484      ;
; -1.547 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.482      ;
; -1.546 ; row_mux:u4|counter[2]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 2.486      ;
; -1.545 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.480      ;
; -1.504 ; row_mux:u4|counter[1]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 2.444      ;
; -1.483 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.418      ;
; -1.481 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.416      ;
; -1.479 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.414      ;
; -1.477 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.412      ;
; -1.440 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.377      ;
; -1.415 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.350      ;
; -1.413 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.348      ;
; -1.411 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.346      ;
; -1.409 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.344      ;
; -1.384 ; row_mux:u4|counter[0]        ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.046     ; 2.325      ;
; -1.376 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.372 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.309      ;
; -1.350 ; clock_divider:u1|counter[26] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.305      ;
; -1.347 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.282      ;
; -1.345 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.280      ;
; -1.343 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.278      ;
; -1.341 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.276      ;
; -1.338 ; clock_divider:u1|counter[27] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.293      ;
; -1.336 ; clock_divider:u1|counter[23] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.291      ;
; -1.308 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.245      ;
; -1.304 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.282 ; clock_divider:u1|counter[19] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.237      ;
; -1.279 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.214      ;
; -1.278 ; clock_divider:u1|counter[20] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.233      ;
; -1.277 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.212      ;
; -1.275 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.210      ;
; -1.273 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.208      ;
; -1.250 ; clock_divider:u1|counter[21] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.205      ;
; -1.246 ; row_mux:u4|clk_counter[30]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.196      ;
; -1.242 ; clock_divider:u1|counter[22] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.197      ;
; -1.241 ; row_mux:u4|clk_counter[28]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.191      ;
; -1.240 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[26]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.177      ;
; -1.240 ; clock_divider:u1|counter[28] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.195      ;
; -1.236 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[25]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.173      ;
; -1.221 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.047     ; 2.161      ;
; -1.219 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.047     ; 2.159      ;
; -1.214 ; clock_divider:u1|counter[31] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.169      ;
; -1.211 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.146      ;
; -1.210 ; row_mux:u4|clk_counter[17]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.160      ;
; -1.209 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.144      ;
; -1.207 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[19]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.142      ;
; -1.205 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[19]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.140      ;
; -1.198 ; row_mux:u4|counter[3]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.034     ; 2.151      ;
; -1.195 ; clock_divider:u1|counter[24] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.150      ;
; -1.191 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.131      ;
; -1.189 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[10]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.129      ;
; -1.188 ; clock_divider:u1|counter[14] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.139      ;
; -1.188 ; row_mux:u4|clk_counter[21]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.138      ;
; -1.184 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[31]  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.120      ;
; -1.172 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[24]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.109      ;
; -1.172 ; clock_divider:u1|counter[30] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.127      ;
; -1.170 ; row_mux:u4|counter[2]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.121      ;
; -1.168 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[23]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.105      ;
; -1.165 ; row_mux:u4|clk_counter[31]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.115      ;
; -1.161 ; row_mux:u4|clk_counter[18]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.111      ;
; -1.153 ; row_mux:u4|clk_counter[29]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.103      ;
; -1.149 ; row_mux:u4|clk_counter[16]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.099      ;
; -1.143 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[18]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.078      ;
; -1.141 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[18]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.076      ;
; -1.139 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[17]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.074      ;
; -1.137 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[17]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.072      ;
; -1.136 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.047     ; 2.076      ;
; -1.134 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.047     ; 2.074      ;
; -1.129 ; clock_divider:u1|counter[18] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.084      ;
; -1.128 ; row_mux:u4|counter[1]        ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.079      ;
; -1.120 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[30]  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.056      ;
; -1.116 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[29]  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.052      ;
; -1.105 ; row_mux:u4|clk_counter[27]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.055      ;
; -1.104 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[22]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.041      ;
; -1.100 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[21]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.037      ;
; -1.088 ; row_mux:u4|counter[3]        ; row_mux:u4|clk_counter[31]    ; clk          ; clk         ; 1.000        ; -0.035     ; 2.040      ;
; -1.087 ; clock_divider:u1|counter[25] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.042      ;
; -1.084 ; clock_divider:u1|counter[17] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.039      ;
; -1.076 ; clock_divider:u1|counter[29] ; clock_divider:u1|clk_div~reg0 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.031      ;
; -1.075 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[16]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.010      ;
; -1.073 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[16]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.008      ;
; -1.071 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[6]   ; clk          ; clk         ; 1.000        ; -0.047     ; 2.011      ;
; -1.069 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[6]   ; clk          ; clk         ; 1.000        ; -0.047     ; 2.009      ;
; -1.066 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[15]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.006      ;
; -1.064 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[15]  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.004      ;
; -1.057 ; row_mux:u4|clk_counter[11]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.008      ;
; -1.055 ; row_mux:u4|clk_counter[20]   ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.005      ;
; -1.052 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[28]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.988      ;
; -1.048 ; row_mux:u4|counter[0]        ; clock_divider:u1|counter[27]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.984      ;
; -1.047 ; row_mux:u4|counter[1]        ; clock_divider:u1|counter[8]   ; clk          ; clk         ; 1.000        ; -0.047     ; 1.987      ;
; -1.046 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[9]   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.988      ;
; -1.045 ; row_mux:u4|counter[2]        ; clock_divider:u1|counter[8]   ; clk          ; clk         ; 1.000        ; -0.047     ; 1.985      ;
; -1.039 ; row_mux:u4|clk_counter[4]    ; row_mux:u4|slow_clk           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.036 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[20]  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.973      ;
; -1.034 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[7]   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.976      ;
; -1.032 ; row_mux:u4|counter[3]        ; clock_divider:u1|counter[19]  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.969      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'row_mux:u4|slow_clk'                                                                                                                 ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                  ; Launch Clock                  ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+
; -1.348 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 2.012      ;
; -1.348 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 2.012      ;
; -1.282 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.946      ;
; -1.242 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.907      ;
; -1.242 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.907      ;
; -1.211 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.324     ; 1.874      ;
; -1.195 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.324     ; 1.858      ;
; -1.195 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.324     ; 1.858      ;
; -1.187 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.137      ;
; -1.182 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][9]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.318     ; 1.851      ;
; -1.179 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][8]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.318     ; 1.848      ;
; -1.178 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][11]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.325     ; 1.840      ;
; -1.176 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][2]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.843      ;
; -1.170 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.034     ; 2.123      ;
; -1.170 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][13]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.834      ;
; -1.163 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][1]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.327     ; 1.823      ;
; -1.163 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][3]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.327     ; 1.823      ;
; -1.160 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.827      ;
; -1.160 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.827      ;
; -1.159 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.318     ; 1.828      ;
; -1.159 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.318     ; 1.828      ;
; -1.156 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.034     ; 2.109      ;
; -1.147 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][14] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.097      ;
; -1.145 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][0]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.321     ; 1.811      ;
; -1.134 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.031     ; 2.090      ;
; -1.129 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.324     ; 1.792      ;
; -1.122 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.076      ;
; -1.122 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.030     ; 2.079      ;
; -1.122 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.076      ;
; -1.119 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][6]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.069      ;
; -1.119 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][10] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.069      ;
; -1.118 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][12] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.068      ;
; -1.113 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][2]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.067      ;
; -1.113 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][2]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.067      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[3]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[2]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[0]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[1]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[12] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[13] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[10] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[11] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[8]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[9]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[15] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.113 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|last_pipe[14] ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.322     ; 1.778      ;
; -1.110 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][3]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][3]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][7]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.774      ;
; -1.110 ; pipe_generator:u3|pipe_pos[2]  ; row_mux:u4|frame[0][6]   ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.774      ;
; -1.105 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][0]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.059      ;
; -1.104 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.771      ;
; -1.104 ; pipe_generator:u3|pipe_pos[6]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.771      ;
; -1.102 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[13][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.034     ; 2.055      ;
; -1.102 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][3]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.056      ;
; -1.102 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[13][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.034     ; 2.055      ;
; -1.101 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.319     ; 1.769      ;
; -1.101 ; pipe_generator:u3|pipe_pos[0]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.319     ; 1.769      ;
; -1.100 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][2]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.033     ; 2.054      ;
; -1.092 ; row_mux:u4|birdsframe1[2]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.038     ; 2.041      ;
; -1.092 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.759      ;
; -1.092 ; pipe_generator:u3|pipe_pos[1]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.759      ;
; -1.089 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.753      ;
; -1.089 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.753      ;
; -1.088 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.318     ; 1.757      ;
; -1.083 ; row_mux:u4|birdsframe1[3]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.038     ; 2.032      ;
; -1.080 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.030      ;
; -1.080 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.030      ;
; -1.079 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.319     ; 1.747      ;
; -1.079 ; pipe_generator:u3|pipe_pos[10] ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.319     ; 1.747      ;
; -1.079 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|frame[0][14]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.746      ;
; -1.073 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][6]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.023      ;
; -1.073 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][6]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.023      ;
; -1.071 ; pipe_generator:u3|pipe_pos[4]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.738      ;
; -1.071 ; pipe_generator:u3|pipe_pos[4]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.320     ; 1.738      ;
; -1.068 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[13][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.030     ; 2.025      ;
; -1.068 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[13][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.030     ; 2.025      ;
; -1.067 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.034     ; 2.020      ;
; -1.067 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.034     ; 2.020      ;
; -1.062 ; row_mux:u4|birdsframe1[13]     ; row_mux:u4|frame[12][14] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.012      ;
; -1.062 ; row_mux:u4|birdsframe1[9]      ; row_mux:u4|frame[12][14] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 2.012      ;
; -1.060 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[12][7]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.031     ; 2.016      ;
; -1.059 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.319     ; 1.727      ;
; -1.059 ; pipe_generator:u3|pipe_pos[13] ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.319     ; 1.727      ;
; -1.058 ; pipe_generator:u3|pipe_pos[9]  ; row_mux:u4|frame[0][10]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.325     ; 1.720      ;
; -1.058 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[5]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.317     ; 1.728      ;
; -1.058 ; pipe_generator:u3|pipe_pos[11] ; row_mux:u4|last_pipe[4]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.317     ; 1.728      ;
; -1.056 ; row_mux:u4|birdsframe1[2]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.035     ; 2.008      ;
; -1.053 ; row_mux:u4|birdsframe1[1]      ; row_mux:u4|frame[12][4]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.041     ; 1.999      ;
; -1.047 ; row_mux:u4|birdsframe1[3]      ; row_mux:u4|frame[12][8]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.035     ; 1.999      ;
; -1.047 ; pipe_generator:u3|pipe_pos[8]  ; row_mux:u4|last_pipe[7]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.711      ;
; -1.047 ; pipe_generator:u3|pipe_pos[8]  ; row_mux:u4|last_pipe[6]  ; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk ; 1.000        ; -0.323     ; 1.711      ;
; -1.045 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][15] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 1.995      ;
; -1.043 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][6]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 1.993      ;
; -1.041 ; row_mux:u4|birdsframe1[2]      ; row_mux:u4|frame[12][6]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.041     ; 1.987      ;
; -1.041 ; row_mux:u4|birdsframe1[2]      ; row_mux:u4|frame[12][10] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.041     ; 1.987      ;
; -1.040 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][9]  ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 1.990      ;
; -1.040 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][10] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 1.990      ;
; -1.040 ; row_mux:u4|birdsframe1[5]      ; row_mux:u4|frame[13][13] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.037     ; 1.990      ;
; -1.040 ; row_mux:u4|birdsframe1[3]      ; row_mux:u4|frame[12][11] ; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk ; 1.000        ; -0.041     ; 1.986      ;
+--------+--------------------------------+--------------------------+-------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                          ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.244 ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0 ; clk         ; 0.000        ; 1.462      ; 1.437      ;
; -0.168 ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk           ; clk         ; 0.000        ; 1.473      ; 1.524      ;
; 0.166  ; row_mux:u4|counter[1]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; row_mux:u4|counter[0]                       ; row_mux:u4|counter[0]                       ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; game_controller:u2|current_state.WAIT_STATE ; game_controller:u2|current_state.WAIT_STATE ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.173  ; bird_control:u5|bird_y[0]                   ; bird_control:u5|bird_y[0]                   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; row_mux:u4|counter[3]                       ; row_mux:u4|counter[3]                       ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.283  ; row_mux:u4|clk_counter[22]                  ; row_mux:u4|clk_counter[22]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.283  ; row_mux:u4|clk_counter[31]                  ; row_mux:u4|clk_counter[31]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.283  ; row_mux:u4|clk_counter[29]                  ; row_mux:u4|clk_counter[29]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.283  ; row_mux:u4|clk_counter[16]                  ; row_mux:u4|clk_counter[16]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.283  ; row_mux:u4|clk_counter[18]                  ; row_mux:u4|clk_counter[18]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.283  ; row_mux:u4|clk_counter[6]                   ; row_mux:u4|clk_counter[6]                   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.284  ; row_mux:u4|clk_counter[20]                  ; row_mux:u4|clk_counter[20]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[21]                  ; row_mux:u4|clk_counter[21]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[19]                  ; row_mux:u4|clk_counter[19]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[24]                  ; row_mux:u4|clk_counter[24]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[30]                  ; row_mux:u4|clk_counter[30]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[28]                  ; row_mux:u4|clk_counter[28]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[27]                  ; row_mux:u4|clk_counter[27]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[17]                  ; row_mux:u4|clk_counter[17]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284  ; row_mux:u4|clk_counter[15]                  ; row_mux:u4|clk_counter[15]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; row_mux:u4|clk_counter[14]                  ; row_mux:u4|clk_counter[14]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; row_mux:u4|clk_counter[13]                  ; row_mux:u4|clk_counter[13]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; row_mux:u4|clk_counter[5]                   ; row_mux:u4|clk_counter[5]                   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clock_divider:u1|counter[16]                ; clock_divider:u1|counter[16]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clock_divider:u1|counter[22]                ; clock_divider:u1|counter[22]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clock_divider:u1|counter[18]                ; clock_divider:u1|counter[18]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clock_divider:u1|counter[29]                ; clock_divider:u1|counter[29]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clock_divider:u1|counter[31]                ; clock_divider:u1|counter[31]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.285  ; row_mux:u4|clk_counter[26]                  ; row_mux:u4|clk_counter[26]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.285  ; row_mux:u4|clk_counter[23]                  ; row_mux:u4|clk_counter[23]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.285  ; row_mux:u4|clk_counter[25]                  ; row_mux:u4|clk_counter[25]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.285  ; row_mux:u4|clk_counter[10]                  ; row_mux:u4|clk_counter[10]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; row_mux:u4|clk_counter[11]                  ; row_mux:u4|clk_counter[11]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; row_mux:u4|clk_counter[4]                   ; row_mux:u4|clk_counter[4]                   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[14]                ; clock_divider:u1|counter[14]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.285  ; clock_divider:u1|counter[15]                ; clock_divider:u1|counter[15]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.285  ; clock_divider:u1|counter[13]                ; clock_divider:u1|counter[13]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.285  ; clock_divider:u1|counter[5]                 ; clock_divider:u1|counter[5]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.285  ; clock_divider:u1|counter[21]                ; clock_divider:u1|counter[21]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[24]                ; clock_divider:u1|counter[24]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[27]                ; clock_divider:u1|counter[27]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[28]                ; clock_divider:u1|counter[28]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[19]                ; clock_divider:u1|counter[19]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[20]                ; clock_divider:u1|counter[20]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[17]                ; clock_divider:u1|counter[17]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clock_divider:u1|counter[30]                ; clock_divider:u1|counter[30]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; row_mux:u4|counter[2]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.286  ; clock_divider:u1|counter[11]                ; clock_divider:u1|counter[11]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; clock_divider:u1|counter[12]                ; clock_divider:u1|counter[12]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; clock_divider:u1|counter[23]                ; clock_divider:u1|counter[23]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; clock_divider:u1|counter[26]                ; clock_divider:u1|counter[26]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; clock_divider:u1|counter[25]                ; clock_divider:u1|counter[25]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.372  ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0               ; clock_divider:u1|clk_div~reg0 ; clk         ; -0.500       ; 1.462      ; 1.553      ;
; 0.385  ; row_mux:u4|counter[2]                       ; row_mux:u4|counter[2]                       ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.526      ;
; 0.418  ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk                         ; row_mux:u4|slow_clk           ; clk         ; -0.500       ; 1.473      ; 1.610      ;
; 0.432  ; row_mux:u4|clk_counter[18]                  ; row_mux:u4|clk_counter[19]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.432  ; row_mux:u4|clk_counter[16]                  ; row_mux:u4|clk_counter[17]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.432  ; row_mux:u4|clk_counter[22]                  ; row_mux:u4|clk_counter[23]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.433  ; row_mux:u4|clk_counter[30]                  ; row_mux:u4|clk_counter[31]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.433  ; row_mux:u4|clk_counter[28]                  ; row_mux:u4|clk_counter[29]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.433  ; row_mux:u4|clk_counter[20]                  ; row_mux:u4|clk_counter[21]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.433  ; row_mux:u4|clk_counter[14]                  ; row_mux:u4|clk_counter[15]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.433  ; row_mux:u4|clk_counter[24]                  ; row_mux:u4|clk_counter[25]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.433  ; clock_divider:u1|counter[18]                ; clock_divider:u1|counter[19]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.433  ; clock_divider:u1|counter[16]                ; clock_divider:u1|counter[17]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.433  ; clock_divider:u1|counter[22]                ; clock_divider:u1|counter[23]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.434  ; row_mux:u4|clk_counter[26]                  ; row_mux:u4|clk_counter[27]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.576      ;
; 0.434  ; row_mux:u4|clk_counter[4]                   ; row_mux:u4|clk_counter[5]                   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; clock_divider:u1|counter[28]                ; clock_divider:u1|counter[29]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; clock_divider:u1|counter[30]                ; clock_divider:u1|counter[31]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; row_mux:u4|clk_counter[10]                  ; row_mux:u4|clk_counter[11]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; clock_divider:u1|counter[14]                ; clock_divider:u1|counter[15]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.434  ; clock_divider:u1|counter[20]                ; clock_divider:u1|counter[21]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; clock_divider:u1|counter[24]                ; clock_divider:u1|counter[25]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.435  ; clock_divider:u1|counter[12]                ; clock_divider:u1|counter[13]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.435  ; clock_divider:u1|counter[4]                 ; clock_divider:u1|counter[5]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.435  ; clock_divider:u1|counter[26]                ; clock_divider:u1|counter[27]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.439  ; row_mux:u4|counter[3]                       ; row_mux:u4|counter[1]                       ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.582      ;
; 0.441  ; row_mux:u4|clk_counter[15]                  ; row_mux:u4|clk_counter[16]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.583      ;
; 0.441  ; row_mux:u4|clk_counter[29]                  ; row_mux:u4|clk_counter[30]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.583      ;
; 0.442  ; row_mux:u4|clk_counter[21]                  ; row_mux:u4|clk_counter[22]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.584      ;
; 0.442  ; row_mux:u4|clk_counter[17]                  ; row_mux:u4|clk_counter[18]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.584      ;
; 0.442  ; row_mux:u4|clk_counter[5]                   ; row_mux:u4|clk_counter[6]                   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.442  ; row_mux:u4|clk_counter[19]                  ; row_mux:u4|clk_counter[20]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.584      ;
; 0.442  ; row_mux:u4|clk_counter[27]                  ; row_mux:u4|clk_counter[28]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.584      ;
; 0.442  ; row_mux:u4|clk_counter[13]                  ; row_mux:u4|clk_counter[14]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.442  ; clock_divider:u1|counter[29]                ; clock_divider:u1|counter[30]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.443  ; row_mux:u4|clk_counter[23]                  ; row_mux:u4|clk_counter[24]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.585      ;
; 0.443  ; clock_divider:u1|counter[21]                ; clock_divider:u1|counter[22]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.443  ; clock_divider:u1|counter[17]                ; clock_divider:u1|counter[18]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.443  ; row_mux:u4|clk_counter[25]                  ; row_mux:u4|clk_counter[26]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.585      ;
; 0.443  ; clock_divider:u1|counter[13]                ; clock_divider:u1|counter[14]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.443  ; clock_divider:u1|counter[27]                ; clock_divider:u1|counter[28]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.443  ; clock_divider:u1|counter[19]                ; clock_divider:u1|counter[20]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.444  ; clock_divider:u1|counter[23]                ; clock_divider:u1|counter[24]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.444  ; clock_divider:u1|counter[11]                ; clock_divider:u1|counter[12]                ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.444  ; clock_divider:u1|counter[25]                ; clock_divider:u1|counter[26]                ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.444  ; row_mux:u4|clk_counter[15]                  ; row_mux:u4|clk_counter[17]                  ; clk                           ; clk         ; 0.000        ; 0.038      ; 0.586      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'row_mux:u4|slow_clk'                                                                                                    ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.067 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.427      ;
; 0.068 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.428      ;
; 0.098 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.458      ;
; 0.157 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[14] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.517      ;
; 0.157 ; bird_control:u5|bird_y[0] ; row_mux:u4|birdsframe1[12] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.517      ;
; 0.162 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[6]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.522      ;
; 0.165 ; row_mux:u4|frame[12][8]   ; row_mux:u4|frame[12][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.307      ;
; 0.165 ; row_mux:u4|frame[13][0]   ; row_mux:u4|frame[13][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.307      ;
; 0.165 ; row_mux:u4|frame[13][1]   ; row_mux:u4|frame[13][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.307      ;
; 0.165 ; row_mux:u4|frame[13][7]   ; row_mux:u4|frame[13][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[12][7]   ; row_mux:u4|frame[12][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][2]   ; row_mux:u4|frame[13][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][3]   ; row_mux:u4|frame[13][3]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][4]   ; row_mux:u4|frame[13][4]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][5]   ; row_mux:u4|frame[13][5]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][6]   ; row_mux:u4|frame[13][6]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][8]   ; row_mux:u4|frame[13][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][9]   ; row_mux:u4|frame[13][9]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][10]  ; row_mux:u4|frame[13][10]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][11]  ; row_mux:u4|frame[13][11]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][12]  ; row_mux:u4|frame[13][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][13]  ; row_mux:u4|frame[13][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][14]  ; row_mux:u4|frame[13][14]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; row_mux:u4|frame[13][15]  ; row_mux:u4|frame[13][15]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[10] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.526      ;
; 0.172 ; row_mux:u4|frame[10][14]  ; row_mux:u4|frame[11][14]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.313      ;
; 0.172 ; row_mux:u4|frame[5][0]    ; row_mux:u4|frame[6][0]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.314      ;
; 0.173 ; row_mux:u4|frame[9][5]    ; row_mux:u4|frame[10][5]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; row_mux:u4|frame[8][3]    ; row_mux:u4|frame[9][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; row_mux:u4|frame[6][12]   ; row_mux:u4|frame[7][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; row_mux:u4|frame[5][8]    ; row_mux:u4|frame[6][8]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; row_mux:u4|frame[1][1]    ; row_mux:u4|frame[2][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.174 ; row_mux:u4|frame[4][6]    ; row_mux:u4|frame[5][6]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.315      ;
; 0.174 ; row_mux:u4|frame[1][5]    ; row_mux:u4|frame[2][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.315      ;
; 0.175 ; row_mux:u4|frame[9][1]    ; row_mux:u4|frame[10][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.317      ;
; 0.175 ; row_mux:u4|frame[4][3]    ; row_mux:u4|frame[5][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.316      ;
; 0.175 ; row_mux:u4|frame[13][0]   ; row_mux:u4|frame[14][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.317      ;
; 0.176 ; row_mux:u4|frame[5][7]    ; row_mux:u4|frame[6][7]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.318      ;
; 0.176 ; row_mux:u4|frame[5][9]    ; row_mux:u4|frame[6][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.318      ;
; 0.176 ; row_mux:u4|frame[6][10]   ; row_mux:u4|frame[7][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.317      ;
; 0.176 ; row_mux:u4|frame[6][2]    ; row_mux:u4|frame[7][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.317      ;
; 0.176 ; row_mux:u4|frame[6][4]    ; row_mux:u4|frame[7][4]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.317      ;
; 0.176 ; row_mux:u4|frame[5][5]    ; row_mux:u4|frame[6][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.317      ;
; 0.176 ; row_mux:u4|frame[3][11]   ; row_mux:u4|frame[4][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.317      ;
; 0.176 ; row_mux:u4|frame[0][0]    ; row_mux:u4|frame[1][0]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.318      ;
; 0.176 ; row_mux:u4|frame[13][1]   ; row_mux:u4|frame[14][1]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.318      ;
; 0.177 ; row_mux:u4|frame[6][8]    ; row_mux:u4|frame[7][8]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; row_mux:u4|frame[3][15]   ; row_mux:u4|frame[4][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; row_mux:u4|frame[2][14]   ; row_mux:u4|frame[3][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; row_mux:u4|frame[2][12]   ; row_mux:u4|frame[3][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; row_mux:u4|frame[1][14]   ; row_mux:u4|frame[2][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.178 ; row_mux:u4|frame[7][11]   ; row_mux:u4|frame[8][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.319      ;
; 0.178 ; row_mux:u4|frame[5][3]    ; row_mux:u4|frame[6][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.319      ;
; 0.179 ; row_mux:u4|frame[9][3]    ; row_mux:u4|frame[10][3]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.320      ;
; 0.179 ; row_mux:u4|frame[0][3]    ; row_mux:u4|frame[1][3]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.320      ;
; 0.180 ; row_mux:u4|frame[7][13]   ; row_mux:u4|frame[8][13]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.321      ;
; 0.181 ; row_mux:u4|frame[7][15]   ; row_mux:u4|frame[8][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.322      ;
; 0.183 ; row_mux:u4|frame[13][7]   ; row_mux:u4|frame[14][7]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.325      ;
; 0.183 ; row_mux:u4|frame[13][8]   ; row_mux:u4|frame[14][8]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.324      ;
; 0.184 ; row_mux:u4|frame[5][2]    ; row_mux:u4|frame[6][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.325      ;
; 0.184 ; row_mux:u4|frame[0][14]   ; row_mux:u4|frame[1][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.325      ;
; 0.195 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.555      ;
; 0.209 ; bird_control:u5|bird_y[2] ; row_mux:u4|birdsframe1[15] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.569      ;
; 0.216 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[4]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.250      ; 0.580      ;
; 0.220 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[0]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.250      ; 0.584      ;
; 0.222 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[9]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.582      ;
; 0.225 ; bird_control:u5|bird_y[1] ; row_mux:u4|birdsframe1[6]  ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.585      ;
; 0.228 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[14] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.588      ;
; 0.228 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[12] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.588      ;
; 0.229 ; bird_control:u5|bird_y[3] ; row_mux:u4|birdsframe1[10] ; clk                 ; row_mux:u4|slow_clk ; 0.000        ; 0.246      ; 0.589      ;
; 0.233 ; row_mux:u4|frame[2][11]   ; row_mux:u4|frame[3][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.374      ;
; 0.234 ; row_mux:u4|frame[6][11]   ; row_mux:u4|frame[7][11]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.375      ;
; 0.240 ; row_mux:u4|frame[9][2]    ; row_mux:u4|frame[10][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.381      ;
; 0.241 ; row_mux:u4|frame[9][9]    ; row_mux:u4|frame[10][9]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.383      ;
; 0.241 ; row_mux:u4|frame[8][1]    ; row_mux:u4|frame[9][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.383      ;
; 0.241 ; row_mux:u4|frame[1][9]    ; row_mux:u4|frame[2][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.383      ;
; 0.244 ; row_mux:u4|frame[8][9]    ; row_mux:u4|frame[9][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.386      ;
; 0.245 ; row_mux:u4|frame[9][12]   ; row_mux:u4|frame[10][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.386      ;
; 0.245 ; row_mux:u4|frame[9][0]    ; row_mux:u4|frame[10][0]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.387      ;
; 0.245 ; row_mux:u4|frame[7][1]    ; row_mux:u4|frame[8][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.387      ;
; 0.245 ; row_mux:u4|frame[3][9]    ; row_mux:u4|frame[4][9]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[10][13]  ; row_mux:u4|frame[11][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[8][14]   ; row_mux:u4|frame[9][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[6][14]   ; row_mux:u4|frame[7][14]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[5][12]   ; row_mux:u4|frame[6][12]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[5][13]   ; row_mux:u4|frame[6][13]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[4][1]    ; row_mux:u4|frame[5][1]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.388      ;
; 0.246 ; row_mux:u4|frame[3][6]    ; row_mux:u4|frame[4][6]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[1][15]   ; row_mux:u4|frame[2][15]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[1][2]    ; row_mux:u4|frame[2][2]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; row_mux:u4|frame[14][2]   ; row_mux:u4|frame[15][2]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.387      ;
; 0.247 ; row_mux:u4|frame[10][12]  ; row_mux:u4|frame[11][12]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.247 ; row_mux:u4|frame[9][13]   ; row_mux:u4|frame[10][13]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.247 ; row_mux:u4|frame[8][10]   ; row_mux:u4|frame[9][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.247 ; row_mux:u4|frame[3][7]    ; row_mux:u4|frame[4][7]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.038      ; 0.389      ;
; 0.247 ; row_mux:u4|frame[3][5]    ; row_mux:u4|frame[4][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.247 ; row_mux:u4|frame[2][4]    ; row_mux:u4|frame[3][4]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.247 ; row_mux:u4|frame[14][10]  ; row_mux:u4|frame[15][10]   ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.248 ; row_mux:u4|frame[7][5]    ; row_mux:u4|frame[8][5]     ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.389      ;
; 0.248 ; row_mux:u4|frame[3][10]   ; row_mux:u4|frame[4][10]    ; row_mux:u4|slow_clk ; row_mux:u4|slow_clk ; 0.000        ; 0.037      ; 0.389      ;
+-------+---------------------------+----------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:u1|clk_div~reg0'                                                                                                                                                     ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.165 ; pipe_generator:u3|pipe_x[3]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.307      ;
; 0.165 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[1]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.307      ;
; 0.172 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[0]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.314      ;
; 0.173 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.314      ;
; 0.175 ; pipe_generator:u3|pipes[11]                   ; pipe_generator:u3|pipe_pos[11]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.317      ;
; 0.177 ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; pipe_generator:u3|pipes[13]                   ; pipe_generator:u3|pipe_pos[13]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; pipe_generator:u3|pipes[1]                    ; pipe_generator:u3|pipe_pos[1]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; pipe_generator:u3|pipes[5]                    ; pipe_generator:u3|pipe_pos[5]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.318      ;
; 0.178 ; pipe_generator:u3|pipes[3]                    ; pipe_generator:u3|pipe_pos[3]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.319      ;
; 0.179 ; pipe_generator:u3|pipes[7]                    ; pipe_generator:u3|pipe_pos[7]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.320      ;
; 0.182 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[1]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.324      ;
; 0.184 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.325      ;
; 0.186 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.328      ;
; 0.189 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.330      ;
; 0.197 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[10]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.801      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[0]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[8]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[0]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[14]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[12]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[10]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[2]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[4]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[6]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[3]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[1]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[2]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.215 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_x[0]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.490      ; 0.819      ;
; 0.231 ; pipe_generator:u3|pipes[15]                   ; pipe_generator:u3|pipe_pos[15]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.372      ;
; 0.235 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.376      ;
; 0.237 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.378      ;
; 0.241 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.382      ;
; 0.246 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.387      ;
; 0.246 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.387      ;
; 0.249 ; pipe_generator:u3|pipes[10]                   ; pipe_generator:u3|pipe_pos[10]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.391      ;
; 0.251 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[9]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.495      ; 0.860      ;
; 0.263 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[2]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.494      ; 0.871      ;
; 0.280 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.421      ;
; 0.285 ; pipe_generator:u3|pipe_x[2]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.427      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[7]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[15]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[12]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[13]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[1]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[4]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[6]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[7]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[3]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[5]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[9]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[15]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[13]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[1]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[3]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.329 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[5]                    ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.491      ; 0.934      ;
; 0.358 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[11]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.489      ; 0.961      ;
; 0.358 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipes[11]                   ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.489      ; 0.961      ;
; 0.364 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[3]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.506      ;
; 0.366 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.507      ;
; 0.369 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[8]                 ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.494      ; 0.977      ;
; 0.369 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_pos[14]                ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.494      ; 0.977      ;
; 0.385 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[0]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.526      ;
; 0.393 ; pipe_generator:u3|pipes[2]                    ; pipe_generator:u3|pipe_pos[2]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.042      ; 0.539      ;
; 0.407 ; pipe_generator:u3|pipes[9]                    ; pipe_generator:u3|pipe_pos[9]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.041      ; 0.552      ;
; 0.453 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.595      ;
; 0.453 ; pipe_generator:u3|pipes[8]                    ; pipe_generator:u3|pipe_pos[8]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.042      ; 0.599      ;
; 0.455 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.036      ; 0.595      ;
; 0.472 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.039      ; 0.615      ;
; 0.485 ; pipe_generator:u3|pipes[12]                   ; pipe_generator:u3|pipe_pos[12]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.039      ; 0.628      ;
; 0.499 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.035      ; 0.638      ;
; 0.501 ; pipe_generator:u3|pipes[4]                    ; pipe_generator:u3|pipe_pos[4]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.039      ; 0.644      ;
; 0.539 ; pipe_generator:u3|pipes[6]                    ; pipe_generator:u3|pipe_pos[6]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.039      ; 0.682      ;
; 0.574 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.040      ; 0.718      ;
; 0.588 ; pipe_generator:u3|pipes[14]                   ; pipe_generator:u3|pipe_pos[14]                ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.042      ; 0.734      ;
; 0.793 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[1]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.934      ;
; 0.797 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[3]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.938      ;
; 0.833 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ; pipe_generator:u3|pipe_gap_y[2]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.036      ; 0.973      ;
; 0.833 ; pipe_generator:u3|pipes[0]                    ; pipe_generator:u3|pipe_pos[0]                 ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 0.975      ;
; 0.855 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ; pipe_generator:u3|pipe_gap_y[2]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 0.996      ;
; 0.862 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[3]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.483      ; 1.459      ;
; 0.862 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[2]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.483      ; 1.459      ;
; 0.862 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[0]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.483      ; 1.459      ;
; 0.862 ; game_controller:u2|current_state.RUNNING      ; pipe_generator:u3|pipe_gap_y[1]               ; clk                           ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.483      ; 1.459      ;
; 0.878 ; pipe_generator:u3|pipe_x[0]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 1.020      ;
; 0.885 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 1.027      ;
; 0.886 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 1.028      ;
; 0.931 ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ; pipe_generator:u3|pipe_gap_y[1]               ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.037      ; 1.072      ;
; 0.983 ; pipe_generator:u3|pipe_x[2]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 1.125      ;
; 1.066 ; pipe_generator:u3|pipe_x[1]                   ; pipe_generator:u3|pipe_x[2]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.038      ; 1.208      ;
; 1.169 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[13]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.056      ; 1.329      ;
; 1.170 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[5]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.056      ; 1.330      ;
; 1.171 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[7]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.056      ; 1.331      ;
; 1.171 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[1]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.056      ; 1.331      ;
; 1.175 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[9]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.056      ; 1.335      ;
; 1.175 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[15]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.056      ; 1.335      ;
; 1.176 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[3]                    ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.056      ; 1.336      ;
; 1.181 ; pipe_generator:u3|pipe_gap_y[3]               ; pipe_generator:u3|pipes[11]                   ; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 0.000        ; 0.054      ; 1.339      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bird_control:u5|bird_y[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bird_control:u5|bird_y[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bird_control:u5|bird_y[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bird_control:u5|bird_y[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|clk_div~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[16]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[17]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[18]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[19]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[20]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[21]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[22]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[23]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[24]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[25]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[26]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[27]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[28]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[29]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[30]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[31]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:u1|counter[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; game_controller:u2|current_state.RUNNING    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; game_controller:u2|current_state.WAIT_STATE ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[16]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[17]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[18]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[19]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[20]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[21]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[22]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[23]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[24]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[25]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[26]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[27]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[28]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[29]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[30]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[31]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|clk_counter[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|counter[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|counter[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|counter[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|counter[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; row_mux:u4|slow_clk                         ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[11]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[12]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[13]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[14]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[15]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[16]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[17]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[18]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[19]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[20]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[21]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[22]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[23]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[24]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[25]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[26]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[27]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[28]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[29]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[30]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[31]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[4]                 ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:u1|counter[5]                 ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; game_controller:u2|current_state.RUNNING    ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; game_controller:u2|current_state.WAIT_STATE ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; row_mux:u4|counter[3]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[0]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[1]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[2]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bird_control:u5|bird_y[3]                   ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'row_mux:u4|slow_clk'                                                     ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|birdsframe1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[0][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[10][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[11][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[12][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[13][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; row_mux:u4|slow_clk ; Rise       ; row_mux:u4|frame[14][12]   ;
+--------+--------------+----------------+------------+---------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:u1|clk_div~reg0'                                                                             ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                         ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[9]                    ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|feedback     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[0]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[10] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[11] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[12] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[13] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[14] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[15] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[1]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[3]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[8]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|lfsr:lfsr_inst|lfsr_reg[9]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[0]               ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[1]               ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[2]               ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_gap_y[3]               ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[0]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[12]                ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[13]                ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[14]                ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[15]                ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[1]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[3]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[4]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[5]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[6]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[7]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_pos[8]                 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[0]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[1]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[2]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipe_x[3]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[0]                    ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[10]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[12]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[13]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[14]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[15]                   ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[1]                    ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[2]                    ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[3]                    ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[4]                    ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock_divider:u1|clk_div~reg0 ; Rise       ; pipe_generator:u3|pipes[5]                    ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; bird_button  ; clk        ; 0.323 ; 0.579 ; Rise       ; clk             ;
; start_button ; clk        ; 1.570 ; 2.325 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; bird_button  ; clk        ; 0.097  ; -0.158 ; Rise       ; clk             ;
; start_button ; clk        ; -1.266 ; -1.973 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+--------------------+---------------------+-------+-------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+-------+-------+------------+---------------------+
; col_select[*]      ; clk                 ; 5.873 ; 6.211 ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 5.767 ; 6.140 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 5.873 ; 6.211 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 4.779 ; 5.075 ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 4.878 ; 5.163 ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 4.993 ; 5.226 ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 4.993 ; 5.226 ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 7.950 ; 8.176 ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 6.854 ; 7.088 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 6.523 ; 6.724 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 6.700 ; 6.808 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 7.099 ; 7.303 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 6.431 ; 6.624 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 6.877 ; 7.145 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 7.410 ; 7.784 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 7.206 ; 7.471 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 6.818 ; 6.913 ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 6.508 ; 6.707 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 6.815 ; 7.043 ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 7.950 ; 8.176 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 7.165 ; 7.305 ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 7.145 ; 7.466 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 7.330 ; 7.600 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 7.007 ; 7.225 ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 7.357 ; 7.583 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 6.466 ; 6.700 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 6.213 ; 6.414 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 6.034 ; 6.142 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 6.979 ; 7.183 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 6.406 ; 6.599 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 6.686 ; 6.911 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 7.144 ; 7.414 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 6.720 ; 6.985 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 6.031 ; 6.126 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 6.081 ; 6.272 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 6.112 ; 6.290 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 7.357 ; 7.583 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 6.969 ; 7.109 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 7.018 ; 7.241 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 7.228 ; 7.498 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 6.576 ; 6.794 ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------------+---------------------+-------+-------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+-------+-------+------------+---------------------+
; col_select[*]      ; clk                 ; 4.616 ; 4.900 ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 5.565 ; 5.923 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 5.667 ; 5.990 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 4.616 ; 4.900 ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 4.712 ; 4.985 ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 4.822 ; 5.045 ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 4.822 ; 5.045 ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 4.639 ; 4.770 ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 5.602 ; 5.837 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 5.007 ; 5.193 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 5.062 ; 5.217 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 5.177 ; 5.371 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 5.250 ; 5.438 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 5.419 ; 5.626 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 5.970 ; 6.221 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 5.844 ; 6.057 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 4.639 ; 4.783 ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 5.128 ; 5.290 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 4.922 ; 5.083 ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 5.769 ; 5.983 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 4.643 ; 4.770 ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 5.612 ; 5.836 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 5.950 ; 6.213 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 4.878 ; 5.051 ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 4.505 ; 4.632 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 5.312 ; 5.521 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 4.894 ; 5.126 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 4.776 ; 4.913 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 5.006 ; 5.231 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 5.031 ; 5.251 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 5.098 ; 5.326 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 5.680 ; 5.969 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 5.479 ; 5.714 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 4.505 ; 4.632 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 4.922 ; 5.125 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 4.850 ; 5.041 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 5.876 ; 6.119 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 4.658 ; 4.802 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 5.510 ; 5.753 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 5.907 ; 6.200 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 4.767 ; 4.963 ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -13.171  ; -0.244 ; N/A      ; N/A     ; -3.000              ;
;  clk                           ; -4.844   ; -0.244 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:u1|clk_div~reg0 ; -13.171  ; 0.165  ; N/A      ; N/A     ; -1.487              ;
;  row_mux:u4|slow_clk           ; -4.481   ; 0.067  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                ; -667.087 ; -0.412 ; 0.0      ; 0.0     ; -618.618            ;
;  clk                           ; -210.812 ; -0.412 ; N/A      ; N/A     ; -105.603            ;
;  clock_divider:u1|clk_div~reg0 ; -125.588 ; 0.000  ; N/A      ; N/A     ; -84.759             ;
;  row_mux:u4|slow_clk           ; -330.687 ; 0.000  ; N/A      ; N/A     ; -428.256            ;
+--------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; bird_button  ; clk        ; 0.723 ; 0.800 ; Rise       ; clk             ;
; start_button ; clk        ; 3.439 ; 3.804 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; bird_button  ; clk        ; 0.288  ; 0.237  ; Rise       ; clk             ;
; start_button ; clk        ; -1.266 ; -1.973 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+--------+--------+------------+---------------------+
; col_select[*]      ; clk                 ; 13.148 ; 12.427 ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 12.736 ; 12.224 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 13.148 ; 12.427 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 10.293 ; 10.194 ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 10.601 ; 10.426 ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 10.891 ; 10.552 ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 10.891 ; 10.552 ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 17.738 ; 17.004 ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 14.425 ; 14.431 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 14.331 ; 14.172 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 14.626 ; 14.289 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 15.744 ; 15.567 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 14.193 ; 13.933 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 15.383 ; 15.020 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 16.491 ; 15.959 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 16.034 ; 15.537 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 14.970 ; 14.688 ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 14.410 ; 14.120 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 15.185 ; 14.720 ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 17.738 ; 17.004 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 15.880 ; 15.539 ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 16.145 ; 15.410 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 15.551 ; 15.273 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 15.641 ; 15.348 ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 16.569 ; 15.820 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 13.602 ; 13.608 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 13.782 ; 13.623 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 13.328 ; 12.909 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 15.565 ; 15.388 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 14.204 ; 13.944 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 15.003 ; 14.657 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 15.900 ; 15.526 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 14.965 ; 14.445 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 13.450 ; 13.168 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 13.532 ; 13.207 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 13.733 ; 13.258 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 16.569 ; 15.820 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 15.701 ; 15.360 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 15.745 ; 15.248 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 15.462 ; 15.184 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 14.876 ; 14.583 ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------------+---------------------+-------+-------+------------+---------------------+
; Data Port          ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------+---------------------+-------+-------+------------+---------------------+
; col_select[*]      ; clk                 ; 4.616 ; 4.900 ; Rise       ; clk                 ;
;  col_select[0]     ; clk                 ; 5.565 ; 5.923 ; Rise       ; clk                 ;
;  col_select[1]     ; clk                 ; 5.667 ; 5.990 ; Rise       ; clk                 ;
;  col_select[2]     ; clk                 ; 4.616 ; 4.900 ; Rise       ; clk                 ;
;  col_select[3]     ; clk                 ; 4.712 ; 4.985 ; Rise       ; clk                 ;
; game_state_out[*]  ; clk                 ; 4.822 ; 5.045 ; Rise       ; clk                 ;
;  game_state_out[1] ; clk                 ; 4.822 ; 5.045 ; Rise       ; clk                 ;
; row_out[*]         ; clk                 ; 4.639 ; 4.770 ; Rise       ; clk                 ;
;  row_out[0]        ; clk                 ; 5.602 ; 5.837 ; Rise       ; clk                 ;
;  row_out[1]        ; clk                 ; 5.007 ; 5.193 ; Rise       ; clk                 ;
;  row_out[2]        ; clk                 ; 5.062 ; 5.217 ; Rise       ; clk                 ;
;  row_out[3]        ; clk                 ; 5.177 ; 5.371 ; Rise       ; clk                 ;
;  row_out[4]        ; clk                 ; 5.250 ; 5.438 ; Rise       ; clk                 ;
;  row_out[5]        ; clk                 ; 5.419 ; 5.626 ; Rise       ; clk                 ;
;  row_out[6]        ; clk                 ; 5.970 ; 6.221 ; Rise       ; clk                 ;
;  row_out[7]        ; clk                 ; 5.844 ; 6.057 ; Rise       ; clk                 ;
;  row_out[8]        ; clk                 ; 4.639 ; 4.783 ; Rise       ; clk                 ;
;  row_out[9]        ; clk                 ; 5.128 ; 5.290 ; Rise       ; clk                 ;
;  row_out[10]       ; clk                 ; 4.922 ; 5.083 ; Rise       ; clk                 ;
;  row_out[11]       ; clk                 ; 5.769 ; 5.983 ; Rise       ; clk                 ;
;  row_out[12]       ; clk                 ; 4.643 ; 4.770 ; Rise       ; clk                 ;
;  row_out[13]       ; clk                 ; 5.612 ; 5.836 ; Rise       ; clk                 ;
;  row_out[14]       ; clk                 ; 5.950 ; 6.213 ; Rise       ; clk                 ;
;  row_out[15]       ; clk                 ; 4.878 ; 5.051 ; Rise       ; clk                 ;
; row_out[*]         ; row_mux:u4|slow_clk ; 4.505 ; 4.632 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[0]        ; row_mux:u4|slow_clk ; 5.312 ; 5.521 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[1]        ; row_mux:u4|slow_clk ; 4.894 ; 5.126 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[2]        ; row_mux:u4|slow_clk ; 4.776 ; 4.913 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[3]        ; row_mux:u4|slow_clk ; 5.006 ; 5.231 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[4]        ; row_mux:u4|slow_clk ; 5.031 ; 5.251 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[5]        ; row_mux:u4|slow_clk ; 5.098 ; 5.326 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[6]        ; row_mux:u4|slow_clk ; 5.680 ; 5.969 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[7]        ; row_mux:u4|slow_clk ; 5.479 ; 5.714 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[8]        ; row_mux:u4|slow_clk ; 4.505 ; 4.632 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[9]        ; row_mux:u4|slow_clk ; 4.922 ; 5.125 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[10]       ; row_mux:u4|slow_clk ; 4.850 ; 5.041 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[11]       ; row_mux:u4|slow_clk ; 5.876 ; 6.119 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[12]       ; row_mux:u4|slow_clk ; 4.658 ; 4.802 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[13]       ; row_mux:u4|slow_clk ; 5.510 ; 5.753 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[14]       ; row_mux:u4|slow_clk ; 5.907 ; 6.200 ; Rise       ; row_mux:u4|slow_clk ;
;  row_out[15]       ; row_mux:u4|slow_clk ; 4.767 ; 4.963 ; Rise       ; row_mux:u4|slow_clk ;
+--------------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; col_select[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; col_select[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; col_select[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; col_select[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; row_out[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[0]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[1]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[2]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[3]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[4]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[5]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[6]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg[7]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sel[0]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sel[1]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sel[2]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; game_state_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; game_state_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start_button            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; bird_button             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; col_select[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; col_select[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; col_select[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; col_select[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; row_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; row_out[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; row_out[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; row_out[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; row_out[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; seg[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; seg[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; sel[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; sel[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; sel[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; game_state_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; game_state_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; col_select[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; col_select[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; col_select[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; col_select[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; row_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; row_out[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; row_out[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; row_out[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; row_out[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; seg[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; seg[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; sel[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; sel[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; sel[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; game_state_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; game_state_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 1507     ; 0        ; 0        ; 0        ;
; clock_divider:u1|clk_div~reg0 ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; row_mux:u4|slow_clk           ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; clk                           ; clock_divider:u1|clk_div~reg0 ; 40       ; 0        ; 0        ; 0        ;
; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 892609   ; 0        ; 0        ; 0        ;
; clk                           ; row_mux:u4|slow_clk           ; 171      ; 0        ; 0        ; 0        ;
; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk           ; 544      ; 0        ; 0        ; 0        ;
; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk           ; 2320     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 1507     ; 0        ; 0        ; 0        ;
; clock_divider:u1|clk_div~reg0 ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; row_mux:u4|slow_clk           ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; clk                           ; clock_divider:u1|clk_div~reg0 ; 40       ; 0        ; 0        ; 0        ;
; clock_divider:u1|clk_div~reg0 ; clock_divider:u1|clk_div~reg0 ; 892609   ; 0        ; 0        ; 0        ;
; clk                           ; row_mux:u4|slow_clk           ; 171      ; 0        ; 0        ; 0        ;
; clock_divider:u1|clk_div~reg0 ; row_mux:u4|slow_clk           ; 544      ; 0        ; 0        ; 0        ;
; row_mux:u4|slow_clk           ; row_mux:u4|slow_clk           ; 2320     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 325   ; 325  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jun 05 18:16:57 2024
Info: Command: quartus_sta FlappyBirds -c FlappyBirds
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'FlappyBirds.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name row_mux:u4|slow_clk row_mux:u4|slow_clk
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clock_divider:u1|clk_div~reg0 clock_divider:u1|clk_div~reg0
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -13.171
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -13.171      -125.588 clock_divider:u1|clk_div~reg0 
    Info:    -4.844      -210.812 clk 
    Info:    -4.481      -330.687 row_mux:u4|slow_clk 
Info: Worst-case hold slack is -0.124
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.124        -0.225 clk 
    Info:     0.270         0.000 row_mux:u4|slow_clk 
    Info:     0.432         0.000 clock_divider:u1|clk_div~reg0 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -105.603 clk 
    Info:    -1.487      -428.256 row_mux:u4|slow_clk 
    Info:    -1.487       -84.759 clock_divider:u1|clk_div~reg0 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE40F23C8 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.946
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.946      -114.412 clock_divider:u1|clk_div~reg0 
    Info:    -4.617      -188.166 clk 
    Info:    -4.166      -295.409 row_mux:u4|slow_clk 
Info: Worst-case hold slack is -0.094
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.094        -0.173 clk 
    Info:     0.252         0.000 row_mux:u4|slow_clk 
    Info:     0.380         0.000 clock_divider:u1|clk_div~reg0 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -105.603 clk 
    Info:    -1.487      -428.256 row_mux:u4|slow_clk 
    Info:    -1.487       -84.759 clock_divider:u1|clk_div~reg0 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE40F23C8 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {row_mux:u4|slow_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider:u1|clk_div~reg0}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {row_mux:u4|slow_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clock_divider:u1|clk_div~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.116
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.116       -36.965 clock_divider:u1|clk_div~reg0 
    Info:    -1.615       -57.004 clk 
    Info:    -1.348       -71.480 row_mux:u4|slow_clk 
Info: Worst-case hold slack is -0.244
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.244        -0.412 clk 
    Info:     0.067         0.000 row_mux:u4|slow_clk 
    Info:     0.165         0.000 clock_divider:u1|clk_div~reg0 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -75.874 clk 
    Info:    -1.000      -288.000 row_mux:u4|slow_clk 
    Info:    -1.000       -57.000 clock_divider:u1|clk_div~reg0 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 178 megabytes
    Info: Processing ended: Wed Jun 05 18:17:04 2024
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


