# Reading D:/ProgramData/intelFPGA_lite/18.0/modelsim_ase/tcl/vsim/pref.tcl
# do ALU_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying D:/ProgramData/intelFPGA_lite/18.0/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas {D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 11:48:30 on Jul 30,2020
# vlog -reportprogress 300 -sv -work work "+incdir+D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas" D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular.sv 
# -- Compiling module corrimiento_circular
# 
# Top level modules:
# 	corrimiento_circular
# End time: 11:48:31 on Jul 30,2020, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas {D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular_test.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 11:48:31 on Jul 30,2020
# vlog -reportprogress 300 -sv -work work "+incdir+D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas" D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular_test.sv 
# -- Compiling module corrimiento_circular_test
# 
# Top level modules:
# 	corrimiento_circular_test
# End time: 11:48:31 on Jul 30,2020, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.corrimiento_circular_test
# vsim work.corrimiento_circular_test 
# Start time: 11:48:59 on Jul 30,2020
# Loading sv_std.std
# Loading work.corrimiento_circular_test
# Loading work.corrimiento_circular
# ** Warning: (vsim-3015) D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular_test.sv(6): [PCDPC] - Port size (8) does not match connection size (9) for port 'a'. The port definition is at: D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /corrimiento_circular_test/rotador File: D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular.sv
# ** Warning: (vsim-3015) D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular_test.sv(6): [PCDPC] - Port size (8) does not match connection size (9) for port 'z'. The port definition is at: D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /corrimiento_circular_test/rotador File: D:/QuartusProyects/ALU/TallerDiseno-LAB3-master/ALU/OperacionesLogicas/corrimiento_circular.sv
add wave -position insertpoint sim:/corrimiento_circular_test/*
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: skryf  Hostname: DESKTOP-VRFLMRQ  ProcessID: 16868
#           Attempting to use alternate WLF file "./wlft64358e".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlft64358e
run
# End time: 11:49:52 on Jul 30,2020, Elapsed time: 0:00:53
# Errors: 0, Warnings: 4
