cell=core_dg
verilog=core_dg.rtl.sv
