---
layout: post
title: CO | P4 - Verilog单周期CPU设计文档
date: 2024-02-13 13:00:00 +0800
categories:
  - CO
description: 计组实验P4设计文档
keywords: CO, 设计文档
mermaid: false
sequence: false
flow: false
mathjax: false
mindmap: false
mindmap2: false
---

版本：v1.1

# 一、设计草稿
## 希望增加的代表性指令

- branch型：BGEZ、BGTZ、...仅需修改判断条件？
	- bgtz：000111 rs 00000 offset
	- if \<cond\> pc += 4 + sign_extend(off_set || 0^2) else pc += 4
	- NPC如上图修改，两个新信号分别来自ALU和CTRL
	- CTRL：x 000111 x 0(使用0寄存器) x 0 0 IsBgtz x sub
- j
	- PC = PC31..28 || instr_index || 00
	- NPC如上图修改，iid在main中从Instr中split出来，控制信号InsIsJ来自CTRL
	- CTRL：x 000010 x x x 0 0 InsIsJ x x
- jr
	- 其实和j修改思路差不多啊
- 跳转链接（jal/jalr）
	- 相比j/jr增加了向目标寄存器写入的部分，以jalr为例：000000 rs 00000 rd 00000 001001
	- CTRL：001001 000000 1 x 1 0 InsIsJR x x （opCode为全0（special），需要使用func来进一步判断）
	- GRF引出RD1到NPC
- lb、lh
	- lb：100000 base rt offset
	- `Addr ← GPR[base] + sign_ext(offset)
	- `memword ← memory[Addr]
	- `byte ← Addr1..0
	- `GPR[rt] ← sign_ext(memword7+8*byte..8*byte)
	- CTRL：x 100000 0 1 2(Mem2Reg需要修改) 1 0 0 1 add
	- main区域修改如上，Mem2Reg取1，再从CTRL中拉一个InsIsLb
- sb、sh
	- sb：101000 base rt offset
	- `Addr ← GPR[base] + sign_ext(offset)
	-  `byte ← Addr1..0
	- `memory[Addr]7+8*byte..8*byte ← GPR[rt]7:0
	- CRTL：x 101000 x 1 x 0 1 0 1 add
	- 具体改造直接参考学长的实现如下：
	  ![[12bbc0ccb71641557bd459aa599e26a.png]]
- sll？
	- 扩展alu就行，不很复杂
- slt
	- 相比前面几个比较简单，分析先不写了
## 支持的指令

add, sub, ori, lw, sw, beq, lui, nop

#### R型
- add: 000000 rs rt rd 00000 100000
- sub: 000000 rs rt rd 00000 100010
- jr:    000000 rs 00_0000_0000 00000 001000
#### I型
- beq: 000100 rs rt offset(imm)
- lui: 001111 00000 rt imm
	- 0 1 0 1 0 0 0 Shift
- ori: 001101 rs rt imm
- lw: 100011 base rt offset(imm)
- sw: 101011 base rt offset(imm)
#### J型
- jal: 000011 imm26
## 指令存储器IM+程序计数器PC

IM 容量为 16KiB（4096 × 32bit）
### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效，置pc为0x0000_3000 | 
| 2 | clk | I | 时钟信号 |
| 3 | pcNext[31:0] | I | 下一条指令的地址 | 
| 4 | pc[31:0] | O | 当前指令地址 | 
| 5 | Instr[31:0] | O | 将要执行的指令 | 

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 复位 | **同步**复位，置pc为0x00003000 | 
| 2 | 更新 | 在时钟上升沿，更新pc的值为pcNext | 
| 3 | 输出 | 输出当前指令地址对应指令内容 | 

## 次地址计算单元NPC

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |  |  |  |  |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| 1 | ALUIsZero | I | 指示ALU计算结果是否为0，高电平表示为0，目前用于BEQ指令 |  |  |  |  |
| 2 | Branch | I | 指示当前指令是否为B型指令，高电平表示是B型指令，目前用于BEQ指令 |  |  |  |  |
| 3 | JImm26 | I | 指示下条指令是否跳转到`PC31..28 |  | Instr_index |  | 00`，高电平表示跳转 |
| 4 | JReg | I | 指示下条指令是否跳转到寄存器值内容，高电平表示跳转 |  |  |  |  |
| 5 | ImmExtended[31:0] | I | 16立即数**符号拓展**后的32位立即数，其使用受Branch信号控制 |  |  |  |  |
| 6 | Instr_index[25:0] | I | j、jal指令使用的26位立即数，其使用受JImm26控制 |  |  |  |  |
| 7 | RsData[31:0] | I | jr指令跳转需要的寄存器数据，其使用受JReg控制 |  |  |  |  |
| 8 | pc[31:0] | I | 当前指令地址 |  |  |  |  |
| 9 | pcNext[31:0] | O | 下一条指令的地址 |  |  |  |  |

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 输出pcNext | 输出pcNext |

## 寄存器堆GRF

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效 | 
| 2 | clk | I | 时钟信号 |
| 3 | WE | I | 写使能信号，高电平有效 | 
| 4 | A1[4:0] | I | 5位地址输入信号，指定寄存器位置，读出寄存器数据到RD1 |
| 5 | A2[4:0] | I | 5位地址输入信号，指定寄存器位置，读出寄存器数据到RD2 |
| 6 | A3[4:0] | I | 5位地址输入信号，指定寄存器位置，将WD数据写入到寄存器 |
| 7 | WD [31:0] | I | 32位写入数据内容 |
| 8 | RD1 [31:0] | O | 输出A1指定的寄存器的32位数据 |
| 9 | RD2 [31:0] | O | 输出A2指定的寄存器的32位数据 | 

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 同步复位 | reset有效时同步复位所有寄存器 |
| 2 | 读出数据 | 将A1和A2地址对应的寄存器的值分别通过RD1和RD2读出 | 
| 3 | 写入数据 | 当WE有效且clk上升沿来临时将WD数据写入到A3指定的寄存器 | 

## 算数运算单元ALU
### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | src1[31:0] | I | ALU计算的第一个操作数 | 
| 2 | src2[31:0] | I | ALU计算的第二个操作数 | 
| 3 | ALUop[3:0] | I | ALU功能选择信号，MIPS-C指令集需要9种运算 |
| 4 | res [31:0] | O | 输出计算结果 |
| 5 | isZero | O | 指示计算结果是否为0 | 

## 功能定义

|序号|功能|ALUop|描述|
|---|---|---|---|
|1|无符号加|00|res = src1 + src2|
|2|无符号减|01|res = src1 - src2|
|3|或|10|res = src1 \| src2|
|4|src2左移16位|11|res = src2 << 0x10|

## 控制器CTRL

完全参考教程设计
如果nop指令实现改变，考虑在此处输入Instr[31:0]进行判断
### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | func[5:0] | I | 指令的5-0位，对R型指令进行进一步判别 |
| 2 | Opcode[5:0] | I | 指令的31-26位 | 
| 3 | TargetReg | O | 写入寄存器指示信号，高电平时写入rd，低电平时写入rt | 
| 4 | ALUSrc | O | ALU功能选择信号，高电平时src2为ImmExtended，低电平时为RD2 |
| 5 | Mem2Reg | O | 写入寄存器堆数据选择信号，高电平时从DM写入，低电平时从ALU的result写入 |
| 6 | RegWrite | O | 高电平时寄存器堆写入使能，低电平时寄存器堆不可写入 | 
| 7 | MemWrite | O | 高电平时DM写入使能，低电平时DM不可写入 | 
| 8 | Branch | O | 高电平时指示为B型指令，低电平时指示为不是B型指令 | 
| 9 | JImm26 | O | 高电平时控制进行j、jal指令的地址跳转 |
| 10 | JReg | O | 高电平时控制进行从寄存器读取地址的地址跳转 |
| 11 | ExtOp | O | 高电平时EXT进行符号拓展，低电平时EXT进行0拓展 | 
| 12 | ALUop[1:0] | O | ALU运算控制信号，对应见ALU模块 | 

### 功能定义

根据func和Opcode解析指令类型，进而构建数据通路

### 数据通路分析

| Ins | add | sub | ori | lui | lw | sw | beq | jal | jr |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| func | 10 0000 | 10 0010 | x | x | x | x | x | x | 001000 |
| op | 00 0000 | 00 0000 | 00 1101 | 00 1111 | 10 0011 | 10 1011 | 00 0100 | 000011 | 000000 |
| TargetReg | 1 | 1 | 0 | 0 | 0 | x | x | 2(31) | x |
| ALUSrc | 0 | 0 | 1 | 1 | 1 | 1 | 0 | x | x |
| Mem2Reg | 0 |0 | 0 | 0 | 1 | x | x | 2(PC+4) | 0 |
| RegWrite | 1 |1| 1 | 1 | 1 | 0 | 0 | 1 | 0 |
| MemWrite | 0 |0| 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| Branch | 0 | 0 | 0 | 0 | 0 | 0 |  1 | 0 | 0 |
| JImm26 | 0| 0 | 0 | 0 | 0 | 0 | 0  | 1 | 0 |
| JReg | 0  | 0 | 0 | 0 | 0 | 0 | 0  | 0 | 1 |
| ExtOp | x | x | 0 | 0 | 1 | 1 |  1 | x | x |
| ALUop | add | sub | or | shift | add | add | sub | x | x |

这里beq的ExtOp为1与我的实现有关

## 扩展单元EXT

## 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | IN[15:0] | I | 要扩展的16位立即数 |
| 2 | ExtOp | I | 扩展方式控制信号，高电平时进行符号拓展，低电平时进行零拓展 | 
| 3 | OUT[31:0] | O | 扩展结果 | 

### 功能定义

根据ExtOp信号对立即数进行对应拓展

## 数据存储器DM

DM 容量为 12KiB（3072 × 32bit）

### 端口说明
| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **同步**复位信号，高电平有效 | 
| 2 | clk | I | 时钟信号 |
| 3 | MemWrite | I | 写使能信号，高电平有效 | 
| 4 | MemAddr[11:0] | I | 12位地址输入信号，指定内存位置 |
| 5 | DataWrite[31:0] | I | 32位写入数据内容 |
| 6 | DataRead[31:0]  | O | 32位读出数据内容 |

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 复位 | **同步**复位，清空所有数据 | 
| 2 | 更新 | 在时钟上升沿且写使能信号有效时，更新指定地址的内容为指定数据 | 
| 3 | 输出 | 输出当前内存地址对应数据内容 | 
# 二、测试方案

1. 使用P4_TESTCODE.txt进行了基本正确性测试
2. 使用462OJ1 Ver1.0进行了中测
# 三、思考题

>阅读下面给出的 DM 的输入示例中（示例 DM 容量为 4KB，即 32bit × 1024字），根据你的理解回答，这个 addr 信号又是从哪里来的？地址信号 addr 位数为什么是 [11:2] 而不是 [9:0] ？

addr信号来源于ALU模块计算出的要写入到DM数据的地址；使用verilog对DM进行建模的时候，往往由于mips指令集的指令要求，可以采用按字寻址的方法。因此，收到的32位地址数据，最低两位始终为0；要进行范围为1024字的寻址，需要十位的位宽，因此读取addr信号需要的位数为[11:2]。

>思考上述两种控制器设计的译码方式，给出代码示例，并尝试对比各方式的优劣。

- **指令对应的控制信号如何取值**
```verilog
always@(*) begin
	if (add) begin
		ALUop <= `ALU_add;
		RegWrite <= 1'b1;
	end
	else if (sub) begin
		ALUop <= `ALU_sub;
		RegWrite <= 1'b1;
	end
	...
end
```

- **控制信号每种取值所对应的指令**
```verilog
assign TargetReg = (jal) ? `REG_31 : (add || sub) ? `REG_D : `REG_T;
assign ALUSrc = (ori || lui || lw || sw) ? 1'b1 : 1'b0;
assign Mem2Reg = (jal) ? `FromPCAdd4 : (lw) ? `FromMem : `FromALURes;
assign RegWrite = (add || sub || ori || lui || lw || jal);
assign MemWrite = (sw);
assign Branch = (beq);
assign JImm26 = (jal);
assign JReg = (jr);
assign ExtOp = (lw || sw || beq);
assign ALUop = (add || lw || sw) ? `ALU_add :
(sub || beq) ? `ALU_sub :
(ori) ? `ALU_or :
(lui) ? `ALU_lui :
4'hf;
```

- 优劣对比：采用控制指令对应的控制信号取值的方式，是以指令的视角去找控制信号，而采用控制信号对于指令的方式则是从控制信号的视角出发。在需要拓展少量的指令时，如果能够保证之前设计的正确性，第一种方法会比较方便快捷；在较复杂的系统中，如果要从控制信号出发去寻找出错的地方，第二种地方会更便于debug。

> 在相应的部件中，复位信号的设计都是**同步复位**，这与 P3 中的设计要求不同。请对比**同步复位**与**异步复位**这两种方式的 reset 信号与 clk 信号优先级的关系。

- 同步复位：clk信号优先级更高，只有clk上升沿到来时才根据reset信号判断是否需要复位
- 异步复位：reset信号优先级更高，只要reset信号有效，都无视clk信号进行电路复位

> C 语言是一种弱类型程序设计语言。C 语言中不对计算结果溢出进行处理，这意味着 C 语言要求程序员必须很清楚计算结果是否会导致溢出。因此，如果仅仅支持 C 语言，MIPS 指令的所有计算指令均可以忽略溢出。 请说明为什么在忽略溢出的前提下，addi 与 addiu 是等价的，add 与 addu 是等价的。提示：阅读《MIPS32® Architecture For Programmers Volume II: The MIPS32® Instruction Set》中相关指令的 Operation 部分。

以addi和addiu对比为例，考察他们的RTL语言描述，区别在于addi指令使用了GPR[rs]的最高位和原32位数据进行拼接，通过判断加法完毕后结果的最高两位是否一致（实际上同时判断了向更大正数和更小负数的溢出），考虑是否raise SignalException(IntegerOverflow)。如果不考虑溢出，二者失去唯一的区别。add和addu同理。