//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2018/03/20 20:50:29
// Design Name: 
// Module Name: RegisterFile
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module RegisterFile(
    input [3:0] Addr1,
    input [3:0] Addr2,
    input [4:0] Addr3,
    input [15:0] Data3,
    input Write,
    input Clock,
    input reset_n,
    output [15:0] Data1,
    output [15:0] Data2
    );
    
    
    
endmodule
