# EDA1 基于FPGA的简易计算器

**李端 软件92 2019013268**

[toc]

## 一、实验目的

1. 实践基于FPGA设计和实现组合逻辑电路的流程和方法。
2. 学习一种硬件描述语言。
3. 熟悉利用FPGA平台进行设计验证的方法。

## 二、实验内容

### 1.基本内容

​		基于实验套件中的FPGA开发板，实现如图1所示的简易计算器：

![image-20201202203957458](C:\Users\李端\AppData\Roaming\Typora\typora-user-images\image-20201202203957458.png)

​		其中 A 和 B 的取值范围为 0～15；用实验板上的 8 个拨码开关和 2 个按键开关模拟输入 A，B 和 K；通过 4 只数码管显示运算数和运算结果，运算结果的符号用发光二极管来表示。板上 6 只数码管的字段是并接的，通过 6 个选通端控制在哪只数码管上显示；请用 2 个按键开关控制 4 只数码管分别进行显示。图 2 为 FPGA 开发板的示意图。板上的 FPGA 型号为 EP3C16Q240C8。FPGA 引脚与实验箱上的外设的对应关系如图 3 所示。

![image-20201202204101863](C:\Users\李端\AppData\Roaming\Typora\typora-user-images\image-20201202204101863.png)![image-20201202204121384](C:\Users\李端\AppData\Roaming\Typora\typora-user-images\image-20201202204121384.png)![image-20201202204138414](C:\Users\李端\AppData\Roaming\Typora\typora-user-images\image-20201202204138414.png)

### 2.进一步研究内容

1. 修改设计，以十进制形式显示，要求数码管只显示运算数A和运算结果R；
2. 发挥你的想象，对简易计算器的功能进行扩展。

## 三、设计思路

### 1、 基本内容：十六进制简易计算器

#### 1. 运算部分：

- 计算器一共需要实现三种运算：加法、减法、乘法，利用verilog HDL语言可以快速实现。

- **加法器**

```verilog
module add(a,b,out);
input [3:0] a,b;//a+b
output [7:0] out;
assign out=a+b;
endmodule
```

- **减法器**

```verilog
module subtract(a,b,out,s);
input [3:0] a,b;		//a-b
output [7:0] out;
output s;				//符号位
assign s=b>a;			//s=1为负 s=0为正
assign out=s?b-a:a-b;
endmodule
```

- **乘法器**

```verilog
module muti(a,b,out);
input [3:0]a,b;
output [7:0]out;
assign out=a*b;
endmodule
```

#### 2.数值选择器：

- 需要根据按钮输入结果，选择计算方式，则需要实现四选一数值选择器；同时有减法会有符号位，需要实现符号位的选择。

- **四选一数值选择器**

```verilog
module select(i1,i2,i3,k,out);
input [7:0] i1,i2,i3;		//加法 减法 乘法结果
input [1:0]	k;					//按钮输入
output [7:0] out;				//输出
reg [7:0] out;
always @ (i1 or i2 or i3 or k)
begin
	case (k)
		2'b00: out = 0;		//有一种情况为0，则实际上是只需要三个输入数字即可
		2'b01: out = i1;
		2'b10: out = i2;
		2'b11: out = i3;
	endcase
end
endmodule
```

- **符号选择器**

```verilog
module selectf(s1,s2,s3,k,out);
input s1,s2,s3;				//s1 s2 s3 分别为加法 减法 乘法的计算符号，扩展功能考虑实现负数的加法乘法运算，所以先保留了接口
input [1:0]	k;					//按钮控制
output out;
reg out;
always @ (s1 or s2 or s3 or k)
begin
	case (k)
		2'b00: out = 1'b0;	//当前版本用不到s1 s3，所以用0代替
		2'b01: out = 1'b0;	//
		2'b10: out = s2;		//负号输出1
		2'b11: out = 1'b0;	//
	endcase
end
endmodule
```

#### 3.显示运算结果：

- 因为运算结果需要在并接的数码管上显示，因此需要在输出前进行处理
- **输出处理函数（十六进制）**

```verilog
module showhex(a,i0,i1,k,dig,seg);
input [7:0]a;			//计算结果
input [3:0]i0,i1;		//输入数字
input [1:0]k;			//显示控制
output [3:0]seg;		//控制哪个数码管显示
output [6:0]dig;		//数码管显示

reg [3:0]seg;
wire [7:0]num;
assign num=a;
wire [3:0]b=i0;
wire[3:0]c=i1;
reg[6:0]out1,out2,out3,out4;
reg [6:0]dig;

always @ (k or a)
begin
	case(k)
			2'b00: seg=4'b1110;//保证仅有一个数码管可以显示
			2'b01: seg=4'b1101;
			2'b10: seg=4'b1011;
			2'b11: seg=4'b0111;
	endcase
end

always @ (k or a)
begin
	case(k)						//显示不同的数字
			2'b00: dig=out1;	//out1:运算结果的高位
			2'b01: dig=out2;	//out2:运算结果的低位
			2'b10: dig=out3;	//out3:运算数1
			2'b11: dig=out4;	//out4:运算数2
	endcase
end

always @ (num[7:4])
begin
	case (num[7:4])
				4'b0000: out1= 7'b0000001;//0
				4'b0001: out1= 7'b1001111;//1
				4'b0010: out1= 7'b0010010;//2
				4'b0011: out1= 7'b0000110;//3
				4'b0100: out1=	7'b1001100;//4
				4'b0101: out1=	7'b0100100;//5
				4'b0110: out1=	7'b0100000;//6
				4'b0111: out1=	7'b0001111;//7
				4'b1000: out1=	7'b0000000;//8
				4'b1001: out1=	7'b0000100;//9
				4'b1010: out1=	7'b0001000;//A
				4'b1011: out1= 7'b1100000;//b
				4'b1100: out1= 7'b0110001;//C
				4'b1101: out1= 7'b1000010;//D
				4'b1110: out1=	7'b0110000;//E
				4'b1111: out1=	7'b0111000;//F
	endcase
end

always @ (num[3:0])
begin
	case (num[3:0])
				4'b0000: out2=	7'b0000001;
				4'b0001: out2=	7'b1001111;
				4'b0010: out2=	7'b0010010;
				4'b0011: out2=	7'b0000110;
				4'b0100: out2=	7'b1001100;
				4'b0101: out2=	7'b0100100;
				4'b0110: out2=	7'b0100000;
				4'b0111: out2=	7'b0001111;
				4'b1000: out2=	7'b0000000;
				4'b1001: out2=	7'b0000100;
				4'b1010: out2=	7'b0001000;
				4'b1011: out2=	7'b1100000;
				4'b1100: out2=	7'b0110001;
				4'b1101: out2=	7'b1000010;
				4'b1110: out2=	7'b0110000;
				4'b1111: out2=	7'b0111000;
	endcase
end

always @ (b)
begin
	case(b[3:0])
				4'b0000: out3=	7'b0000001;
				4'b0001: out3=	7'b1001111;
				4'b0010: out3=	7'b0010010;
				4'b0011: out3=	7'b0000110;
				4'b0100: out3=	7'b1001100;
				4'b0101: out3=	7'b0100100;
				4'b0110: out3=	7'b0100000;
				4'b0111: out3=	7'b0001111;
				4'b1000: out3=	7'b0000000;
				4'b1001: out3=	7'b0000100;
				4'b1010: out3=	7'b0001000;
				4'b1011: out3=	7'b1100000;
				4'b1100: out3=	7'b0110001;
				4'b1101: out3=	7'b1000010;
				4'b1110: out3=	7'b0110000;
				4'b1111: out3=	7'b0111000;
	endcase
end

always @ (c)
begin
	case(c[3:0])
				4'b0000: out4=	7'b0000001;
				4'b0001: out4=	7'b1001111;
				4'b0010: out4=	7'b0010010;
				4'b0011: out4=	7'b0000110;
				4'b0100: out4=	7'b1001100;
				4'b0101: out4=	7'b0100100;
				4'b0110: out4=	7'b0100000;
				4'b0111: out4=	7'b0001111;
				4'b1000: out4=	7'b0000000;
				4'b1001: out4=	7'b0000100;
				4'b1010: out4=	7'b0001000;
				4'b1011: out4=	7'b1100000;
				4'b1100: out4=	7'b0110001;
				4'b1101: out4=	7'b1000010;
				4'b1110: out4=	7'b0110000;
				4'b1111: out4=	7'b0111000;
	endcase
end
endmodule
```

#### 4.整体实现以及PIN映射

- **main文件**

```verilog
module main(i0,i1,k0,k1,seg,dig,sym);
input [3:0]i0,i1;		//输入数字1 输入数字2
input [1:0]k0,k1;		//两组控制按钮
output [3:0]seg;		//决定显示的数码管
output [6:0]dig;		//数码管显示数字
output sym;				//符号位

wire [7:0]add_o,sub_o,muti_o,sel_o;
wire sub_s;
//运算部分
add adder(i0,i1,add_o);
subtract subtractor(i0,i1,sub_o,sub_s);
muti mutier(i0,i1,muti_o);
//数值选择
select selector(add_o,sub_o,muti_o,k0,sel_o);
selectf selectfr(1'b0,sub_s,1'b0,k0,sym);
//显示
showhex show(sel_o,i0,i1,k1,dig,seg);
endmodule
```

- **PIN PLANNER**

![image-20201202210421837](C:\Users\李端\AppData\Roaming\Typora\typora-user-images\image-20201202210421837.png)

​		dig[6]到dig[0]对应数码管上的A到G。

​		i0[3]到i0[0]对应SW1-4，i1[3]到i1[0]对应SW5-8。

​		k0[1]、[2]对应KEY1、2，k1[1]、[0]对应KEY3、4。按下表示1，松开表示0。

​		seg[3]到seg[0]分别对应SEG6、SEG5、SEG2、SEG1。

### 2、扩展内容：十进制简易计算器

​		实际上十进制计算器在计算部分与十六进制没有区别，只需要修改**显示模块**以及**主模块**即可。

#### 1.显示模块：

```verilog
module showhex(clk,a,i0,dig,seg);
input clk;//时钟
input [7:0] a;//运算结果
input [3:0] i0;//计算数A
output [4:0] seg;//控制数码管
output [6:0] dig;//数码管显示

reg [3:0] n1,n2,n3;
reg [3:0] i1,i2;

reg [3:0] nr;
reg [4:0] seg;
reg [6:0] dig;
reg [15:0] cnt;//计时器

always @ (posedge clk)//计时
begin
	cnt<=cnt+1'b1;
end


always @ (a)
begin
	n1=a%10;
	n2=(a/10)%10;
	n3=a/100;

end

always @ (i0)
begin	
	i1=i0%10;
	i2=i0/10;
end

always @ (cnt[15:13])
begin
	case (cnt[15:13])
		3'b000: seg <= 5'b11110;//结果第一位
		3'b001: seg <= 5'b11101;//结果第二位
		3'b010: seg <= 5'b11011;//结果第三位
		3'b011: seg <= 5'b10111;//输入第一位
		3'b100: seg <= 5'b01111;//输入第二位
		default: seg <=5'b11111;//不要显示
	endcase
end


always @ (n1 or n2 or n3 or i1 or i2 or cnt[15:13])
begin
	case (cnt[15:13])
		3'b000: nr <= n1;
		3'b001: nr <= n2;
		3'b010: nr <= n3;
		3'b011: nr <= i1;
		3'b100: nr <= i2;
		default: nr<=0;
	endcase
end


always @ (nr)
begin
	case (nr)
				4'b0000: dig<= 7'b0000001;//0
				4'b0001: dig<= 7'b1001111;//1
				4'b0010: dig<= 7'b0010010;//2
				4'b0011: dig<= 7'b0000110;//3
				4'b0100: dig<=	7'b1001100;//4
				4'b0101: dig<=	7'b0100100;//5
				4'b0110: dig<=	7'b0100000;//6
				4'b0111: dig<=	7'b0001111;//7
				4'b1000: dig<=	7'b0000000;//8
				4'b1001: dig<=	7'b0000100;//9
				default: dig<= 7'b1111111;//不显示
	endcase
end
endmodule
```

- 相对于十六进制的主要改动：
  - 输出三位、输入A两位，一共需要五位数字，因此seg位宽为5，同时dig的显示只需0-9即可，A-F的部分可以不要。
  - 采用扫描显示的模式，利用计时器cnt[15:0]，进行降频处理。
  - 为了避免case条件不完整的情况，当没有用的时候让数码管不显示，最大程度减少数码管之间的干扰。

#### 2.整体实现以及PIN映射

- **main文件**

```verilog
module main(clk,i0,i1,k0,seg,dig,sym);
input [3:0]i0,i1;		//输入数字1 输入数字2
input [1:0]k0;		//两组控制按钮
input clk;
output [4:0]seg;		//决定显示的数码管
output [6:0]dig;		//数码管显示数字
output sym;				//符号位

wire [7:0]add_o,sub_o,muti_o,sel_o;
wire sub_s;
//运算部分
add adder(i0,i1,add_o);
subtract subtractor(i0,i1,sub_o,sub_s);
muti mutier(i0,i1,muti_o);
//数值选择
select selector(add_o,sub_o,muti_o,k0,sel_o);
selectf selectfr(1'b0,sub_s,1'b0,k0,sym);
//显示
showhex show(clk,sel_o,i0,dig,seg);
endmodule

```

- 相对于十六进制的主要改动：
  - 调整了输入参数，加入了clk输入，同时改变了seg的位宽，调用showhex时调整了参数。
  - （为了验收时方便下载演示，实际上十六进制和十进制的代码是写在同一个文件中的，使用一部分的时候会把另外一部分注释掉，所以showhex模块也没有修改名字，可能会引起歧义！）

- **PIN PLANNER**

![image-20201203103535451](C:\Users\李端\AppData\Roaming\Typora\typora-user-images\image-20201203103535451.png)

​		输入映射没有调整，在输出时做了调整。

​		输出对应数码管最左面三个，从左到右依次是高位到低位。

​		右面两个是输入数字A的数码管，左面高位，右面低位。

### 3、扩展内容：显示当前运算类型

​		在前面做实验的过程中，为了检查实现是否正确，需要对于每种运算的每个情况进行检查，虽然能够看见两个输入数字，但是不能简单区分目前在做的是**哪种运算**。所以在做完十进制计算器后，利用最后剩下的一个数码管显示了当前的运算。

#### 1.具体实现

- 非常简单，在显示模块的输入参量中加入控制按钮k0[1:0]，并且在扫描显示时将这个也作为一个显示数据加入。同时将seg变成[5:0]，再调整一下main文件中的seg就完成了。
- **显示模块代码**：（跟上面那个区别不大，同时由于main文件区别实在太小，就不放进来了）

```verilog
module showhex(clk,a,i0,k0,dig,seg);
input clk;//时钟
input [7:0] a;//运算结果
input [3:0] i0;//计算数A
input [1:0] k0;//控制按钮
output [5:0] seg;//控制数码管
output [6:0] dig;//数码管显示

reg [3:0] n1,n2,n3;
reg [3:0] i1,i2;

reg [3:0] nr;
reg [5:0] seg;
reg [6:0] dig;
reg [15:0] cnt;
reg [4:0] kr;

always @ (posedge clk)//计时
begin
	cnt<=cnt+1'b1;
end


always @ (a)
begin
	n1=a%10;
	n2=(a/10)%10;
	n3=a/100;

end

always @ (i0)
begin	
	i1=i0%10;
	i2=i0/10;
end


always @ (k0)
begin
	kr[1:0]=k0;
end


always @ (cnt[15:13])
begin
	case (cnt[15:13])
		3'b000: seg <= 6'b111110;//结果第一位
		3'b001: seg <= 6'b111101;//结果第二位
		3'b010: seg <= 6'b111011;//结果第三位
		3'b011: seg <= 6'b110111;//输入第一位
		3'b100: seg <= 6'b101111;//输入第二位
		3'b101: seg <= 6'b011111;
		default: seg <=6'b111111;//不要显示
	endcase
end


always @ (n1 or n2 or n3 or i1 or i2 or kr or cnt[15:13])
begin
	case (cnt[15:13])
		3'b000: nr <= n1;
		3'b001: nr <= n2;
		3'b010: nr <= n3;
		3'b011: nr <= i1;
		3'b100: nr <= i2;
		3'b101: nr <= kr;
		default: nr<=0;
	endcase
end


always @ (nr)
begin
	case (nr)
				4'b0000: dig<= 7'b0000001;//0
				4'b0001: dig<= 7'b1001111;//1
				4'b0010: dig<= 7'b0010010;//2
				4'b0011: dig<= 7'b0000110;//3
				4'b0100: dig<=	7'b1001100;//4
				4'b0101: dig<=	7'b0100100;//5
				4'b0110: dig<=	7'b0100000;//6
				4'b0111: dig<=	7'b0001111;//7
				4'b1000: dig<=	7'b0000000;//8
				4'b1001: dig<=	7'b0000100;//9
				default: dig<= 7'b1111111;//不显示
	endcase
end
endmodule
```



## 四、实验中遇到的问题及解决方案

### 1.基本内容：十六进制简易计算器

1. 在上手verilog语言时，对于基本的语法规则并不熟悉，经常编译出错。
   - 解决：上网查阅文档，熟悉基本写法，以及对error进行检索，了解原因。

2. 如何保证每个模块的正确性以及调试
   - 解决：在设计按功能将代码实现分为几个部分，尽量保证功能间的去耦合。同时每个部分设计完毕后都进行波形模拟，检查正确性。

3. 第一次将程序下载到板子上后发现出现问题
   - 解决：发现主要错误在于控制哪个数码管显示的按钮工作不正常，重新检查了一下显示模块波形，发现原因在于always语句的敏感变量不全，并且在赋值时把b打成了d。

### 2.扩展内容：十进制简易计算器

1. 在加入cnt参量时，发现位数过低的话数码管显示不稳定
   - 解决：最初用的是7-5位，后来调整成了15-13位。

2. 下载到板子上调试时，发现显示不正常，经检查发现是main函数的输入参量seg未调整位宽适应。
   - 解决：重新调整了输入的位宽

### 3.扩展内容：显示当前运算类型

​	这个功能实现起来实在是很快，5分钟就搞完了，也没遇到任何问题。