entity EjercicioLED_testbench is end EjercicioLED_testbench; -- las entidades son vacias

architecture testbench of EjercicioLED_testbench is

	component EjercicioLED is
		port (In1,In2 : in STD_LOGIC;   -- in1, in2 y out1 son las señales de entradas y salida de nuestro componente a testear 
				Out1 : out STD_LOGIC);
	end component testbench;
	
	--inputs 
	signal sw1,sw2: std_logic :='0';  -- inicializamos las entradas en cero
	--outputs
	signal LED:std_logic :='0';
	
	begin
	uut: EjercicioLED port map ( In1 => sw1,
											In2 => sw2,
											Out1 => LED);	
	
	Estimulo_del_proceso: process
					
				
	end process 	              --En los casos de tesbench no hay que poner señales de sensibilidad
				
				sw1 <= '0'; sw2 <= '0';wait for 10ns;
				sw1 <= '0'; sw2 <= '1';wait for 10ns;	
				sw1 <= '1'; sw2 <= '0';wait for 10ns;
				sw1 <= '1'; sw2 <= '1';wait for 10ns;
	
				wait;               --da por finalizada la simulacion si detecta que no hay ningun proceso ejecutandose
			end process;
	end architecture testbench;
