digraph "CFG for '_Z9expPVPathififfffffPKfS0_S0_Pf' function" {
	label="CFG for '_Z9expPVPathififfffffPKfS0_S0_Pf' function";

	Node0x5e1a9e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%13:\l  %14 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %15 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %16 = getelementptr i8, i8 addrspace(4)* %15, i64 4\l  %17 = bitcast i8 addrspace(4)* %16 to i16 addrspace(4)*\l  %18 = load i16, i16 addrspace(4)* %17, align 4, !range !4, !invariant.load !5\l  %19 = zext i16 %18 to i32\l  %20 = mul i32 %14, %19\l  %21 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %22 = add i32 %20, %21\l  %23 = icmp ult i32 %22, %0\l  br i1 %23, label %24, label %404\l|{<s0>T|<s1>F}}"];
	Node0x5e1a9e0:s0 -> Node0x5e1d550;
	Node0x5e1a9e0:s1 -> Node0x5e1d5e0;
	Node0x5e1d550 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%24:\l24:                                               \l  %25 = icmp sgt i32 %2, 0\l  br i1 %25, label %26, label %257\l|{<s0>T|<s1>F}}"];
	Node0x5e1d550:s0 -> Node0x5e1d7b0;
	Node0x5e1d550:s1 -> Node0x5e1d800;
	Node0x5e1d7b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%26:\l26:                                               \l  %27 = fadd contract float %1, 1.000000e+00\l  %28 = tail call float @llvm.fabs.f32(float %27)\l  %29 = tail call float @llvm.amdgcn.frexp.mant.f32(float %28)\l  %30 = fcmp olt float %29, 0x3FE5555560000000\l  %31 = zext i1 %30 to i32\l  %32 = tail call float @llvm.amdgcn.ldexp.f32(float %29, i32 %31)\l  %33 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %28)\l  %34 = sub nsw i32 %33, %31\l  %35 = fadd float %32, -1.000000e+00\l  %36 = fadd float %32, 1.000000e+00\l  %37 = fadd float %36, -1.000000e+00\l  %38 = fsub float %32, %37\l  %39 = tail call float @llvm.amdgcn.rcp.f32(float %36)\l  %40 = fmul float %35, %39\l  %41 = fmul float %36, %40\l  %42 = fneg float %41\l  %43 = tail call float @llvm.fma.f32(float %40, float %36, float %42)\l  %44 = tail call float @llvm.fma.f32(float %40, float %38, float %43)\l  %45 = fadd float %41, %44\l  %46 = fsub float %45, %41\l  %47 = fsub float %44, %46\l  %48 = fsub float %35, %45\l  %49 = fsub float %35, %48\l  %50 = fsub float %49, %45\l  %51 = fsub float %50, %47\l  %52 = fadd float %48, %51\l  %53 = fmul float %39, %52\l  %54 = fadd float %40, %53\l  %55 = fsub float %54, %40\l  %56 = fsub float %53, %55\l  %57 = fmul float %54, %54\l  %58 = fneg float %57\l  %59 = tail call float @llvm.fma.f32(float %54, float %54, float %58)\l  %60 = fmul float %56, 2.000000e+00\l  %61 = tail call float @llvm.fma.f32(float %54, float %60, float %59)\l  %62 = fadd float %57, %61\l  %63 = fsub float %62, %57\l  %64 = fsub float %61, %63\l  %65 = tail call float @llvm.fmuladd.f32(float %62, float 0x3FCED89C20000000,\l... float 0x3FD23E9880000000)\l  %66 = tail call float @llvm.fmuladd.f32(float %62, float %65, float\l... 0x3FD999BDE0000000)\l  %67 = sitofp i32 %34 to float\l  %68 = fmul float %67, 0x3FE62E4300000000\l  %69 = fneg float %68\l  %70 = tail call float @llvm.fma.f32(float %67, float 0x3FE62E4300000000,\l... float %69)\l  %71 = tail call float @llvm.fma.f32(float %67, float 0xBE205C6100000000,\l... float %70)\l  %72 = fadd float %68, %71\l  %73 = fsub float %72, %68\l  %74 = fsub float %71, %73\l  %75 = tail call float @llvm.amdgcn.ldexp.f32(float %54, i32 1)\l  %76 = fmul float %54, %62\l  %77 = fneg float %76\l  %78 = tail call float @llvm.fma.f32(float %62, float %54, float %77)\l  %79 = tail call float @llvm.fma.f32(float %62, float %56, float %78)\l  %80 = tail call float @llvm.fma.f32(float %64, float %54, float %79)\l  %81 = fadd float %76, %80\l  %82 = fsub float %81, %76\l  %83 = fsub float %80, %82\l  %84 = fmul float %62, %66\l  %85 = fneg float %84\l  %86 = tail call float @llvm.fma.f32(float %62, float %66, float %85)\l  %87 = tail call float @llvm.fma.f32(float %64, float %66, float %86)\l  %88 = fadd float %84, %87\l  %89 = fsub float %88, %84\l  %90 = fsub float %87, %89\l  %91 = fadd float %88, 0x3FE5555540000000\l  %92 = fadd float %91, 0xBFE5555540000000\l  %93 = fsub float %88, %92\l  %94 = fadd float %90, 0x3E2E720200000000\l  %95 = fadd float %94, %93\l  %96 = fadd float %91, %95\l  %97 = fsub float %96, %91\l  %98 = fsub float %95, %97\l  %99 = fmul float %81, %96\l  %100 = fneg float %99\l  %101 = tail call float @llvm.fma.f32(float %81, float %96, float %100)\l  %102 = tail call float @llvm.fma.f32(float %81, float %98, float %101)\l  %103 = tail call float @llvm.fma.f32(float %83, float %96, float %102)\l  %104 = tail call float @llvm.amdgcn.ldexp.f32(float %56, i32 1)\l  %105 = fadd float %99, %103\l  %106 = fsub float %105, %99\l  %107 = fsub float %103, %106\l  %108 = fadd float %75, %105\l  %109 = fsub float %108, %75\l  %110 = fsub float %105, %109\l  %111 = fadd float %104, %107\l  %112 = fadd float %111, %110\l  %113 = fadd float %108, %112\l  %114 = fsub float %113, %108\l  %115 = fsub float %112, %114\l  %116 = fadd float %72, %113\l  %117 = fsub float %116, %72\l  %118 = fsub float %116, %117\l  %119 = fsub float %72, %118\l  %120 = fsub float %113, %117\l  %121 = fadd float %120, %119\l  %122 = fadd float %74, %115\l  %123 = fsub float %122, %74\l  %124 = fsub float %122, %123\l  %125 = fsub float %74, %124\l  %126 = fsub float %115, %123\l  %127 = fadd float %126, %125\l  %128 = fadd float %122, %121\l  %129 = fadd float %116, %128\l  %130 = fsub float %129, %116\l  %131 = fsub float %128, %130\l  %132 = fadd float %127, %131\l  %133 = fadd float %129, %132\l  %134 = fsub float %133, %129\l  %135 = fsub float %132, %134\l  %136 = fcmp uge float %27, 0.000000e+00\l  %137 = fcmp oeq float %28, 0x7FF0000000000000\l  %138 = fcmp oeq float %27, 0.000000e+00\l  %139 = or i1 %138, %137\l  %140 = select i1 %138, float 0.000000e+00, float 0x7FF0000000000000\l  %141 = fcmp uno float %27, 0.000000e+00\l  %142 = fadd contract float %5, 1.000000e+00\l  %143 = tail call float @llvm.fabs.f32(float %142)\l  %144 = tail call float @llvm.amdgcn.frexp.mant.f32(float %143)\l  %145 = fcmp olt float %144, 0x3FE5555560000000\l  %146 = zext i1 %145 to i32\l  %147 = tail call float @llvm.amdgcn.ldexp.f32(float %144, i32 %146)\l  %148 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %143)\l  %149 = sub nsw i32 %148, %146\l  %150 = fadd float %147, -1.000000e+00\l  %151 = fadd float %147, 1.000000e+00\l  %152 = fadd float %151, -1.000000e+00\l  %153 = fsub float %147, %152\l  %154 = tail call float @llvm.amdgcn.rcp.f32(float %151)\l  %155 = fmul float %150, %154\l  %156 = fmul float %151, %155\l  %157 = fneg float %156\l  %158 = tail call float @llvm.fma.f32(float %155, float %151, float %157)\l  %159 = tail call float @llvm.fma.f32(float %155, float %153, float %158)\l  %160 = fadd float %156, %159\l  %161 = fsub float %160, %156\l  %162 = fsub float %159, %161\l  %163 = fsub float %150, %160\l  %164 = fsub float %150, %163\l  %165 = fsub float %164, %160\l  %166 = fsub float %165, %162\l  %167 = fadd float %163, %166\l  %168 = fmul float %154, %167\l  %169 = fadd float %155, %168\l  %170 = fsub float %169, %155\l  %171 = fsub float %168, %170\l  %172 = fmul float %169, %169\l  %173 = fneg float %172\l  %174 = tail call float @llvm.fma.f32(float %169, float %169, float %173)\l  %175 = fmul float %171, 2.000000e+00\l  %176 = tail call float @llvm.fma.f32(float %169, float %175, float %174)\l  %177 = fadd float %172, %176\l  %178 = fsub float %177, %172\l  %179 = fsub float %176, %178\l  %180 = tail call float @llvm.fmuladd.f32(float %177, float\l... 0x3FCED89C20000000, float 0x3FD23E9880000000)\l  %181 = tail call float @llvm.fmuladd.f32(float %177, float %180, float\l... 0x3FD999BDE0000000)\l  %182 = sitofp i32 %149 to float\l  %183 = fmul float %182, 0x3FE62E4300000000\l  %184 = fneg float %183\l  %185 = tail call float @llvm.fma.f32(float %182, float 0x3FE62E4300000000,\l... float %184)\l  %186 = tail call float @llvm.fma.f32(float %182, float 0xBE205C6100000000,\l... float %185)\l  %187 = fadd float %183, %186\l  %188 = fsub float %187, %183\l  %189 = fsub float %186, %188\l  %190 = tail call float @llvm.amdgcn.ldexp.f32(float %169, i32 1)\l  %191 = fmul float %169, %177\l  %192 = fneg float %191\l  %193 = tail call float @llvm.fma.f32(float %177, float %169, float %192)\l  %194 = tail call float @llvm.fma.f32(float %177, float %171, float %193)\l  %195 = tail call float @llvm.fma.f32(float %179, float %169, float %194)\l  %196 = fadd float %191, %195\l  %197 = fsub float %196, %191\l  %198 = fsub float %195, %197\l  %199 = fmul float %177, %181\l  %200 = fneg float %199\l  %201 = tail call float @llvm.fma.f32(float %177, float %181, float %200)\l  %202 = tail call float @llvm.fma.f32(float %179, float %181, float %201)\l  %203 = fadd float %199, %202\l  %204 = fsub float %203, %199\l  %205 = fsub float %202, %204\l  %206 = fadd float %203, 0x3FE5555540000000\l  %207 = fadd float %206, 0xBFE5555540000000\l  %208 = fsub float %203, %207\l  %209 = fadd float %205, 0x3E2E720200000000\l  %210 = fadd float %209, %208\l  %211 = fadd float %206, %210\l  %212 = fsub float %211, %206\l  %213 = fsub float %210, %212\l  %214 = fmul float %196, %211\l  %215 = fneg float %214\l  %216 = tail call float @llvm.fma.f32(float %196, float %211, float %215)\l  %217 = tail call float @llvm.fma.f32(float %196, float %213, float %216)\l  %218 = tail call float @llvm.fma.f32(float %198, float %211, float %217)\l  %219 = tail call float @llvm.amdgcn.ldexp.f32(float %171, i32 1)\l  %220 = fadd float %214, %218\l  %221 = fsub float %220, %214\l  %222 = fsub float %218, %221\l  %223 = fadd float %190, %220\l  %224 = fsub float %223, %190\l  %225 = fsub float %220, %224\l  %226 = fadd float %219, %222\l  %227 = fadd float %226, %225\l  %228 = fadd float %223, %227\l  %229 = fsub float %228, %223\l  %230 = fsub float %227, %229\l  %231 = fadd float %187, %228\l  %232 = fsub float %231, %187\l  %233 = fsub float %231, %232\l  %234 = fsub float %187, %233\l  %235 = fsub float %228, %232\l  %236 = fadd float %235, %234\l  %237 = fadd float %189, %230\l  %238 = fsub float %237, %189\l  %239 = fsub float %237, %238\l  %240 = fsub float %189, %239\l  %241 = fsub float %230, %238\l  %242 = fadd float %241, %240\l  %243 = fadd float %237, %236\l  %244 = fadd float %231, %243\l  %245 = fsub float %244, %231\l  %246 = fsub float %243, %245\l  %247 = fadd float %242, %246\l  %248 = fadd float %244, %247\l  %249 = fsub float %248, %244\l  %250 = fsub float %247, %249\l  %251 = fcmp uge float %142, 0.000000e+00\l  %252 = fcmp oeq float %143, 0x7FF0000000000000\l  %253 = fcmp oeq float %142, 0.000000e+00\l  %254 = or i1 %253, %252\l  %255 = select i1 %253, float 0.000000e+00, float 0x7FF0000000000000\l  %256 = fcmp uno float %142, 0.000000e+00\l  br label %261\l}"];
	Node0x5e1d7b0 -> Node0x5e237e0;
	Node0x5e1d800 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%257:\l257:                                              \l  %258 = phi float [ 0.000000e+00, %24 ], [ %401, %261 ]\l  %259 = zext i32 %22 to i64\l  %260 = getelementptr inbounds float, float addrspace(1)* %12, i64 %259\l  store float %258, float addrspace(1)* %260, align 4, !tbaa !7\l  br label %404\l}"];
	Node0x5e1d800 -> Node0x5e1d5e0;
	Node0x5e237e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%261:\l261:                                              \l  %262 = phi float [ 0.000000e+00, %26 ], [ %401, %261 ]\l  %263 = phi i32 [ 0, %26 ], [ %402, %261 ]\l  %264 = phi float [ %6, %26 ], [ %298, %261 ]\l  %265 = add i32 %263, %22\l  %266 = zext i32 %265 to i64\l  %267 = getelementptr inbounds float, float addrspace(1)* %11, i64 %266\l  %268 = load float, float addrspace(1)* %267, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %269 = fcmp contract olt float %268, %8\l  %270 = select contract i1 %269, float 1.000000e+00, float 0.000000e+00\l  %271 = fsub contract float %3, %264\l  %272 = fmul contract float %271, %7\l  %273 = fmul contract float %272, %4\l  %274 = getelementptr inbounds float, float addrspace(1)* %9, i64 %266\l  %275 = load float, float addrspace(1)* %274, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %276 = fmul contract float %264, %275\l  %277 = fadd contract float %273, %276\l  %278 = getelementptr inbounds float, float addrspace(1)* %10, i64 %266\l  %279 = load float, float addrspace(1)* %278, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %280 = fmul float %279, 0x3FF7154760000000\l  %281 = tail call float @llvm.rint.f32(float %280)\l  %282 = fcmp ogt float %279, 0x40562E4300000000\l  %283 = fcmp olt float %279, 0xC059D1DA00000000\l  %284 = fneg float %280\l  %285 = tail call float @llvm.fma.f32(float %279, float 0x3FF7154760000000,\l... float %284)\l  %286 = tail call float @llvm.fma.f32(float %279, float 0x3E54AE0BE0000000,\l... float %285)\l  %287 = fsub float %280, %281\l  %288 = fadd float %286, %287\l  %289 = tail call float @llvm.exp2.f32(float %288)\l  %290 = fptosi float %281 to i32\l  %291 = tail call float @llvm.amdgcn.ldexp.f32(float %289, i32 %290)\l  %292 = fadd contract float %291, -1.000000e+00\l  %293 = select i1 %283, float -1.000000e+00, float %292\l  %294 = select i1 %282, float 0x7FF0000000000000, float %293\l  %295 = fmul contract float %264, %294\l  %296 = fmul contract float %270, %295\l  %297 = fadd contract float %277, %296\l  %298 = fadd contract float %264, %297\l  %299 = and i32 %263, 2147418112\l  %300 = sitofp i32 %299 to float\l  %301 = and i32 %263, 65535\l  %302 = sitofp i32 %301 to float\l  %303 = fadd float %300, %302\l  %304 = fsub float %300, %303\l  %305 = fadd float %304, %302\l  %306 = fmul float %133, %303\l  %307 = fneg float %306\l  %308 = tail call float @llvm.fma.f32(float %303, float %133, float %307)\l  %309 = fmul float %133, %305\l  %310 = tail call float @llvm.fma.f32(float %303, float %135, float %309)\l  %311 = fadd float %308, %310\l  %312 = fadd float %306, %311\l  %313 = fsub float %312, %306\l  %314 = fsub float %311, %313\l  %315 = tail call float @llvm.fabs.f32(float %306) #3\l  %316 = fcmp oeq float %315, 0x7FF0000000000000\l  %317 = select i1 %316, float %306, float %312\l  %318 = tail call float @llvm.fabs.f32(float %317) #3\l  %319 = fcmp oeq float %318, 0x7FF0000000000000\l  %320 = select i1 %319, float 0.000000e+00, float %314\l  %321 = fcmp oeq float %317, 0x40562E4300000000\l  %322 = select i1 %321, float 0x3EE0000000000000, float 0.000000e+00\l  %323 = fsub float %317, %322\l  %324 = fadd float %322, %320\l  %325 = fmul float %323, 0x3FF7154760000000\l  %326 = tail call float @llvm.rint.f32(float %325)\l  %327 = fcmp ogt float %323, 0x40562E4300000000\l  %328 = fcmp olt float %323, 0xC059D1DA00000000\l  %329 = fneg float %325\l  %330 = tail call float @llvm.fma.f32(float %323, float 0x3FF7154760000000,\l... float %329)\l  %331 = tail call float @llvm.fma.f32(float %323, float 0x3E54AE0BE0000000,\l... float %330)\l  %332 = fsub float %325, %326\l  %333 = fadd float %331, %332\l  %334 = tail call float @llvm.exp2.f32(float %333)\l  %335 = fptosi float %326 to i32\l  %336 = tail call float @llvm.amdgcn.ldexp.f32(float %334, i32 %335)\l  %337 = select i1 %328, float 0.000000e+00, float %336\l  %338 = select i1 %327, float 0x7FF0000000000000, float %337\l  %339 = tail call float @llvm.fma.f32(float %338, float %324, float %338)\l  %340 = tail call float @llvm.fabs.f32(float %338) #3\l  %341 = fcmp oeq float %340, 0x7FF0000000000000\l  %342 = select i1 %341, float %338, float %339\l  %343 = and i32 %263, 1\l  %344 = icmp eq i32 %343, 0\l  %345 = or i1 %136, %344\l  %346 = select i1 %345, float 0.000000e+00, float -0.000000e+00\l  %347 = tail call float @llvm.copysign.f32(float %342, float %346)\l  %348 = select i1 %344, float 0.000000e+00, float %27\l  %349 = tail call float @llvm.copysign.f32(float %140, float %348)\l  %350 = select i1 %139, float %349, float %347\l  %351 = select i1 %141, float 0x7FF8000000000000, float %350\l  %352 = icmp eq i32 %263, 0\l  %353 = select i1 %352, float 1.000000e+00, float %351\l  %354 = fmul contract float %353, %298\l  %355 = fmul float %248, %303\l  %356 = fneg float %355\l  %357 = tail call float @llvm.fma.f32(float %303, float %248, float %356)\l  %358 = fmul float %248, %305\l  %359 = tail call float @llvm.fma.f32(float %303, float %250, float %358)\l  %360 = fadd float %357, %359\l  %361 = fadd float %355, %360\l  %362 = fsub float %361, %355\l  %363 = fsub float %360, %362\l  %364 = tail call float @llvm.fabs.f32(float %355) #3\l  %365 = fcmp oeq float %364, 0x7FF0000000000000\l  %366 = select i1 %365, float %355, float %361\l  %367 = tail call float @llvm.fabs.f32(float %366) #3\l  %368 = fcmp oeq float %367, 0x7FF0000000000000\l  %369 = select i1 %368, float 0.000000e+00, float %363\l  %370 = fcmp oeq float %366, 0x40562E4300000000\l  %371 = select i1 %370, float 0x3EE0000000000000, float 0.000000e+00\l  %372 = fsub float %366, %371\l  %373 = fadd float %371, %369\l  %374 = fmul float %372, 0x3FF7154760000000\l  %375 = tail call float @llvm.rint.f32(float %374)\l  %376 = fcmp ogt float %372, 0x40562E4300000000\l  %377 = fcmp olt float %372, 0xC059D1DA00000000\l  %378 = fneg float %374\l  %379 = tail call float @llvm.fma.f32(float %372, float 0x3FF7154760000000,\l... float %378)\l  %380 = tail call float @llvm.fma.f32(float %372, float 0x3E54AE0BE0000000,\l... float %379)\l  %381 = fsub float %374, %375\l  %382 = fadd float %380, %381\l  %383 = tail call float @llvm.exp2.f32(float %382)\l  %384 = fptosi float %375 to i32\l  %385 = tail call float @llvm.amdgcn.ldexp.f32(float %383, i32 %384)\l  %386 = select i1 %377, float 0.000000e+00, float %385\l  %387 = select i1 %376, float 0x7FF0000000000000, float %386\l  %388 = tail call float @llvm.fma.f32(float %387, float %373, float %387)\l  %389 = tail call float @llvm.fabs.f32(float %387) #3\l  %390 = fcmp oeq float %389, 0x7FF0000000000000\l  %391 = select i1 %390, float %387, float %388\l  %392 = or i1 %251, %344\l  %393 = select i1 %392, float 0.000000e+00, float -0.000000e+00\l  %394 = tail call float @llvm.copysign.f32(float %391, float %393)\l  %395 = select i1 %344, float 0.000000e+00, float %142\l  %396 = tail call float @llvm.copysign.f32(float %255, float %395)\l  %397 = select i1 %254, float %396, float %394\l  %398 = select i1 %256, float 0x7FF8000000000000, float %397\l  %399 = select i1 %352, float 1.000000e+00, float %398\l  %400 = fdiv contract float %354, %399\l  %401 = fadd contract float %262, %400\l  %402 = add nuw nsw i32 %263, 1\l  %403 = icmp eq i32 %402, %2\l  br i1 %403, label %257, label %261, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5e237e0:s0 -> Node0x5e1d800;
	Node0x5e237e0:s1 -> Node0x5e237e0;
	Node0x5e1d5e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%404:\l404:                                              \l  ret void\l}"];
}
