+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb_mux                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_msb_mux                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                 ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb                                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_msb                                                                    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_lsb                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_msb                                                                    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_lsb                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_msb                                                                   ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_lsb                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe8                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe5                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                               ; 152   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                              ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                              ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                       ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                       ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                       ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                       ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo|dcfifo_mixed_widths_component|auto_generated                                                                                        ; 133   ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; recall_fifo                                                                                                                                     ; 133   ; 160            ; 0            ; 160            ; 54     ; 160             ; 160           ; 160             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                     ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                    ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|ws_dgrp                                                                                            ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|ws_bwp                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|ws_brp                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rs_dgwp                                                                                            ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rs_bwp                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rs_brp                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|fifo_ram                                                                                           ; 150   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                          ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                          ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                   ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                   ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                   ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                   ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo|dcfifo_component|auto_generated                                                                                                    ; 133   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; storage_fifo                                                                                                                                    ; 133   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_tb                                                                                                                                         ; 282   ; 25             ; 1            ; 25             ; 310    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|mm_interconnect_1|s0_seq_debug_translator                                                               ; 115   ; 4              ; 0            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|mm_interconnect_1|dmaster_master_translator                                                             ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|mm_interconnect_1                                                                                       ; 107   ; 0              ; 1            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dll0                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|oct0                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|c0                                                                                                      ; 425   ; 179            ; 9            ; 179            ; 415    ; 179             ; 179           ; 179             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|rst_controller|alt_rst_req_sync_uq1                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|rst_controller|alt_rst_sync_uq1                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|rst_controller                                                                                  ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|p2b_adapter                                                                                     ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|b2p_adapter                                                                                     ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|transacto|p2m                                                                                   ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|transacto                                                                                       ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|p2b                                                                                             ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|b2p                                                                                             ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|fifo                                                                                            ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|timing_adt                                                                                      ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                        ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                          ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter          ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover           ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                        ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                       ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master|node                                                           ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster|jtag_phy_embedded_in_jtag_master                                                                ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|dmaster                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|irq_mapper                                                                                           ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter_003                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter_002                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter_001                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|avalon_st_adapter                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_mux_002                                                                        ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                              ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_mux_001|arb                                                                    ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_mux_001                                                                        ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_mux|arb                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_mux                                                                            ; 455   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_demux_003                                                                      ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_demux_002                                                                      ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_demux_001                                                                      ; 118   ; 9              ; 2            ; 9              ; 340    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|rsp_demux                                                                          ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux_003|arb                                                                    ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux_003                                                                        ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux_002                                                                        ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux_001|arb|adder                                                              ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux_001|arb                                                                    ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux_001                                                                        ; 342   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_mux                                                                            ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_demux_002                                                                      ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_demux_001                                                                      ; 120   ; 4              ; 4            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cmd_demux                                                                          ; 119   ; 16             ; 2            ; 16             ; 453    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                              ; 230   ; 0              ; 0            ; 0              ; 231    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_006|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_006                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_005|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_005                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_004|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_004                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_003|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_003                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_002|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_002                                                                         ; 112   ; 6              ; 4            ; 6              ; 114    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_001|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router_001                                                                         ; 112   ; 0              ; 4            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router|the_default_decode                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|router                                                                             ; 112   ; 0              ; 4            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                         ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                  ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                          ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                      ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                   ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                    ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                             ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent_rsp_fifo                                                      ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent|uncompressor                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent                                                               ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                  ; 191   ; 35             ; 82           ; 35             ; 144    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                ; 191   ; 35             ; 82           ; 35             ; 144    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                         ; 191   ; 35             ; 82           ; 35             ; 144    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                             ; 115   ; 5              ; 28           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                              ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                        ; 115   ; 6              ; 19           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|hphy_bridge_s0_translator                                                          ; 115   ; 5              ; 16           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                             ; 101   ; 66             ; 0            ; 66             ; 108    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|seq_bridge_m0_translator                                                           ; 116   ; 10             ; 2            ; 10             ; 109    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                    ; 104   ; 25             ; 0            ; 25             ; 108    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|mm_interconnect_0                                                                                    ; 281   ; 0              ; 0            ; 0              ; 290    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|seq_bridge                                                                                           ; 110   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_mem|the_altsyncram|auto_generated                                                          ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_mem                                                                                        ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|hphy_bridge                                                                                          ; 94    ; 9              ; 1            ; 9              ; 83     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_reg_file_inst                                                                              ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst              ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                  ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                 ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                   ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_scc_mgr_inst                                                                               ; 55    ; 24             ; 28           ; 24             ; 57     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|cpu_inst                                                                                             ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0|sequencer_rst                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|s0                                                                                                      ; 113   ; 1              ; 0            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                          ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                         ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                             ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                            ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                         ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                      ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|uio_pads                                                                                     ; 611   ; 126            ; 266          ; 126            ; 216    ; 126             ; 126           ; 126             ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|memphy_ldc                                                                                   ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|ureset_avl_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|ureset_scc_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|ureset_seq_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|ureset_resync_clk                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset|ureset_afi_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy|ureset                                                                                       ; 11    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0|umemphy                                                                                              ; 953   ; 0              ; 0            ; 0              ; 362    ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|p0                                                                                                      ; 952   ; 544            ; 0            ; 544            ; 168    ; 544             ; 544           ; 544             ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst|pll0                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst|ddr3_interface_inst                                                                                                         ; 194   ; 0              ; 0            ; 0              ; 176    ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_interface_inst                                                                                                                             ; 194   ; 6              ; 0            ; 6              ; 163    ; 6               ; 6             ; 6               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; master_pll_inst|master_pll_inst                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; master_pll_inst                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mem_pll_inst|mem_pll_inst                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mem_pll_inst                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; po0                                                                                                                                             ; 154   ; 71             ; 103          ; 71             ; 66     ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wi00                                                                                                                                            ; 121   ; 8              ; 69           ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wireOR                                                                                                                                          ; 65    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; okHI|core0                                                                                                                                      ; 104   ; 0              ; 0            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; okHI|ok_altera_pll0                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; okHI                                                                                                                                            ; 70    ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 33    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
