# 1. 快取記憶體 (Cache)

## 1.1 Cache的基本概念與運作原理

**Cache** 是計算機組織中為了提升系統效能而設計的高速記憶體層級，位於 CPU 和主記憶體（Main Memory）之間。它的作用是利用 **局部性原則（Principle of Locality）**，通過儲存經常使用的資料，減少處理器對主記憶體的頻繁訪問。

### 1. 局部性原則（Principle of Locality）

**局部性原則（Principle of Locality）** 是計算機記憶體運作中的一個重要概念，用於解釋為什麼 Cache 能有效提升系統效能。局部性原則分為以下兩種類型：

#### 1. 時間局部性（Temporal Locality）
- **定義：** 如果一個數據在某次運算中被使用，則在短時間內可能會再次被使用。
- **應用：** 將經常被訪問的數據暫存於 Cache，避免重複從主記憶體讀取，減少延遲。
- **範例：**  
  迴圈中的變數：在迴圈中，每次迭代可能多次訪問相同的變數。

#### 2. 空間局部性（Spatial Locality）
- **定義：** 如果某個記憶體位址被訪問，則與其相鄰的記憶體位址很可能在短期內也會被訪問。
- **應用：** 將與當前數據相鄰的數據一起載入 Cache，減少多次訪問主記憶體。
- **範例：**  
  陣列的存取：對陣列元素的訪問通常是連續的，因為它們在記憶體中是相鄰存放的。

#### 實際例子
假設程式有以下代碼：
```c
for (int i = 0; i < 10; i++) {
    sum += array[i];
}
```
- **時間局部性：**  
  變數 `sum` 每次迴圈中都會被讀取和修改，因此經常被訪問，適合儲存於 Cache。

- **空間局部性：**  
  陣列 `array` 的元素是連續訪問的，訪問 `array[0]` 後，接下來可能會訪問 `array[1]`、`array[2]`，因此將整段陣列載入 Cache 可以提高效能。

---

### 2. Cache 的結構與組成

一個完整的 Cache 包括以下幾個關鍵部分：

#### Data Array（資料陣列）
- 用於儲存實際的數據，例如從主記憶體讀取的值。
- 如果 Cache 的大小是 64 bytes，而分成 8 個 **Cache Line**，那麼每個 Cache Line 可以儲存 8 bytes 的數據。

#### Tag Array（標籤陣列）
- 用於記錄每個 Cache Line 對應的主記憶體位址。
- 當 CPU 發出記憶體請求時，透過比對 Tag 判斷資料是否命中 Cache。
- **Tag Array 是額外的記憶體空間，** 如果標榜 64 byte 的 Cache，實際上還有額外的記憶體空間（例如 20 byte）用於儲存 Tag 和其他控制資訊（如 Valid Bit）。因此，Cache 的總容量會比顯示的數值大。


#### Cache Line
- Cache 被分割成多個 Cache Line。每個 Cache Line 包含：
  - **Data Array** 的一部分（實際儲存的資料）。
  - 與之對應的 **Tag**。
  - 其他可能的控制資訊（如 Valid Bit，用來表示該行是否有效）。

---

### 3. Cache 的運作流程

1. **記憶體請求：**
   - 當 CPU 請求某個記憶體位址的資料時，會先檢查 Cache。

2. **地址分解：**
   - 記憶體位址會分解為以下幾個部分：
     - **Tag：** 用於判斷數據是否命中。
     - **Index：** 用於定位 Cache Line。
     - **Block Offset：** 確定 Cache Line 中的具體數據位置。

3. **Cache 命中（Cache Hit）：**
   - 如果 Tag 匹配，且 Valid Bit 表示有效，則直接從 Cache 讀取資料。

4. **Cache 未命中（Cache Miss）：**
   - 如果 Tag 不匹配或 Valid Bit 無效，則需要從主記憶體讀取數據，並更新到 Cache。

## 1.2 Cache 設計的實例

以下是一個 64 bytes Cache 的具體實例設計，幫助理解其結構和運作方式。


### 1. 設計參數
- **Cache 總大小**：64 bytes（僅包含 Data Array）。  
- **Cache Line 數量**：8。  
- **每個 Cache Line 大小**：8 bytes。  
- **Tag Array 和控制資訊**：不計入 Cache 總大小，但對運作至關重要。

---

### 2. 記憶體位址分解
假設系統具有 32 位元記憶體位址空間，位址格式如下：  
`| Tag | Index | Block Offset |`  

- **Block Offset**：取決於每個 Cache Line 的大小，用於確定 Cache Line 中具體數據位置。  
  - 本例中，Cache Line 大小為 8 bytes，需 log₂(8) = 3 位元。  
- **Index**：取決於 Cache Line 的總數，用於定位 Cache 中哪個 Cache Line。  
  - 本例中，Cache Line 數量為 8，需 log₂(8) = 3 位元。  
- **Tag**：標識數據的來源位址，其位元數為：  
  **Tag 位元數 = 總位址長度 - Index 位元數 - Block Offset 位元數**。

**設計變化範例：**  
若 Cache Line 數量增加至 16，且每個 Cache Line 大小為 16 bytes，則：  
- Block Offset 需 log₂(16) = 4 位元  
- Index 需 log₂(16) = 4 位元  
- Tag 位元數為 32 - 4 (Index) - 4 (Block Offset) = 24 位元  

---

### 3. 操作流程

1. **CPU 發出一個 32 位元位址請求**  
   例如，地址 `0x0654`，其二進位表示為 `0000 ... 0000 0110 0101 0100`。

2. **分解位址**  
   根據 Cache 設計的位址分解格式：  
   - **Block Offset**（最低位）：決定位於 Cache Line 中的具體位置，這裡是 `100`（第 4 個 byte）。  
   - **Index**（中間位）：用於定位 Cache 中的哪個 Cache Line，這裡是 `010`（第 2 Line）。  
   - **Tag**（最高位）：用於標識數據的來源地址。

3. **查詢 Cache**  
   - 根據 **Index (`010`)**，找到第 2 個 Cache Line。  
   - 比對此 Cache Line 的 **Tag**（由 Tag Array 提供）。

4. **判斷命中與否**  
   - **如果 Tag 匹配且有效**：  
     直接從 Data Array 中的 Cache Line 取出資料，根據 **Block Offset (`100`)** 讀取第 4 個 byte。  
   - **如果未命中**：  
     從主記憶體讀取對應的數據，並更新到 Cache。

## 1.3 多層快取儲存結構

在系統中，Cache 的速度對效能有重要影響。通常，Cache 的存取速度可以達到 **1ns**，這幾乎與 CPU 暫存器的速度相媲美。然而，即使如此，當 Cache 中沒有我們需要的資料時，仍然需要從主記憶體中讀取資料，這會造成較長的等待時間。為了進一步提升效能，引入了多層 Cache 的概念。

### 1. L1、L2 和 L3 Cache

#### **L1 Cache（第一層 Cache）**  
L1 Cache 是最接近 CPU 的 Cache，速度最快，但容量較小。L1 Cache 通常分為兩個部分：
- **指令快取（Instruction Cache, ICache）**
- **資料快取（Data Cache, DCache）**

每個 CPU 都有獨立的 L1 Cache。

#### **L2 Cache（第二層 Cache）**  
L2 Cache 位於 L1 Cache 和主記憶體之間，容量較大，但速度較慢。通常，L2 Cache 在同一個處理器集群中的所有 CPU 之間共享。

#### **L3 Cache（第三層 Cache）**  
L3 Cache 是多層 Cache 中最慢的，但容量最大。L3 Cache 通常是所有 CPU 共享的，並通過匯流排與主記憶體相連。

不同層級的 Cache 速度之間的關係如下：  
**L1 Cache > L2 Cache > L3 Cache > 主記憶體**

### 2. 多層 Cache 的運作流程

在一些架構中，L1 Cache 被分為指令快取（ICache）和資料快取（DCache），例如 Cortex-A53 架構。在這個架構中，L1 Cache 是每個 CPU 的私有 Cache。L1 Cache 後面接 L2 Cache，並且 L2 Cache 是整個集群（cluster）共享的。L3 Cache 則是所有集群共享的，並且它通過匯流排與主記憶體相連。

多層 Cache 之間的配合運作可以有效減少主記憶體的訪問頻率。以下是兩層 Cache 系統中的基本運作流程：

1. **L1 Cache 命中**：當 CPU 請求某個記憶體位址的資料時，首先查詢 L1 Cache。如果命中，直接將資料返回給 CPU。
2. **L1 Cache 未命中**：如果 L1 Cache 未命中，接著查詢 L2 Cache。如果 L2 Cache 命中，則將資料返回給 L1 Cache 和 CPU。
3. **L2 Cache 未命中**：如果 L2 Cache 也未命中，則從主記憶體讀取資料，並將其更新到 L2 Cache、L1 Cache 和 CPU。

這樣的運作模式稱為 **inclusive cache**，即某一位址的資料可能存在於多層 Cache 中。

### 3. Inclusive Cache 與 Exclusive Cache

- **Inclusive Cache**：資料可以同時存在於多層 Cache 中，這意味著某一位址的資料可能會被 L1、L2、L3 等多層 Cache 同時快取。

- **Exclusive Cache**：每個資料只會存在於某一層 Cache 中，這保證了某一位址的資料不會同時存在於 L1 和 L2 Cache 中。


## 1.4 Cache 的設計與性能優化

Cache 的設計與結構常常會引起初學者的一些疑惑，理解這些設計原則對於提高效能至關重要。以下是針對常見問題的解答以及提升 Cache 性能的策略。

### 1. Cache 容量的計算

#### 疑問：  
> 如果 Cache 容量是 64 bytes，是否包含 Tag Array？

**解釋：**  
Cache 規格中標示的容量（例如 64 bytes）僅指 **Data Array 的大小**，不包括 **Tag Array** 和控制資訊。因此，實際的 Cache 總大小會比標示容量更大。例如：  
- Data Array：64 bytes。  
- Tag Array 和 Valid Bit 等控制資訊會額外佔用記憶體空間。

---

### 2. Cache 設計是否固定？

#### 疑問：  
> Cache Line 的大小是固定的嗎？是否可以更動？

**解釋：**  
- **Cache Line 大小是設計固定的**，由硬體工程師在設計 Cache 時決定，無法在運行時更改。  
- 常見的 Cache Line 大小是 32 bytes 或 64 bytes，這取決於系統的硬體設計。

---

### 3. Cache 設計會影響效能嗎？

#### 疑問：  
> 為什麼需要 Tag Array？讀取 Tag 不會拖慢效能嗎？

**解釋：**  
Tag Array 是 Cache 判斷數據命中的關鍵部分。雖然需要額外訪問 Tag，但這並不會拖慢效能，原因如下：  
- Tag Array 和 Data Array 通常設計為 **同時存取**，即在讀取 Cache Line 的數據時，同步檢查對應的 Tag。  
- Cache 設計優化了硬體結構，使得比對 Tag 的速度極快，遠遠快於主記憶體存取。

---

### 4. Cache 的性能優化

Cache 的效能取決於命中率與訪問延遲。以下是一些提升 Cache 性能的策略：

#### 1. 增加 Cache 大小
- 增大 Cache 的 Data Array 可以提升命中率，但也會增加硬體成本和功耗。

#### 2. 替換策略
- 常用的替換策略包括 **LRU（Least Recently Used）** 和 **FIFO（First-In-First-Out）**，用於管理 Cache 中的數據。

#### 3. 多層 Cache
- 現代系統通常採用 L1、L2、L3 多層 Cache 設計，減少訪問主記憶體的頻率。


--------------------------------------------------
# 2. Pipeline
