\section{Verilog HDL によるハードウェアモデリング}


\subsection{Verilog HDL の文法}




\subsection{Verilog HDL による記述例}

\section{RTL シミュレーションの高速化の必要性}

\section{関連研究}

MyHDL, JavaRock, SystemC

Verilog HDL などを速くする研究
