# 2024_SoC_2024 평소 과제

성균관대학교 SoC 설계실습 과목.
주로

DMA Control unit을 구현한다.
구현 후 DC로 SYNTHESIS 하는것 까지 함.
DC 툴은 자세히 다루지 않음.

2학기마다 열리는 고급디저털설계에서 다룬다고 함.

### 본인은 기계공학부. verilog는 작년 11월달에 처음 접함.
# 그래서, 깔끔하지 않은 코드도 있을듯.
그런데, 지금 보니까 틀린 부분도 있는데 10점 나오는거 보면, 테케 형고개나 XV6처럼
그렇게 막 빡세지는 않은듯.


### 본인은 project 는 github에서 카피 페이스트 후 제출했음.


### project 2는 정보원에 따르면 이미 베릴레이터 컴페리터로 비교결과
### 표절 확실하다는 소문이 있는데 . 정보원이 확실하진 않음.

# project를 위한 조언

### HLS 를 사용하면 됨. C/C++로 개념구현만 하면, 다 알아서 verilog로 변환해줌.
### 방학떄 IDEC 듣는데, 거기 교수님 조교햄들 Verilog 직접 짜기도 하는데, 
### C, C++ 로 구현하고 HLS로 Verilog RTL 만든다고 들음.

###이번 과제도 C/C++로 구현 후 조금 조정 하는 사람 컴실에서 보긴 함.
###본인은 할 줄 몰라 카피닌자짓 하다가.. ㅠㅠ F주려나??
