library IEEE ;
USE IEEE.std_logic_1164.all ;

Entity dff1 is 
    Port(
        CK,T :in std_logic ;
        Q: out std_logic );
end dff1 ;

architecture arch of dff1 is
begin --在process上面
    Process(CK)
    begin
        if risingEdge(ck)   Q<=T ;
        end if ;--所有end後面都要加括號
    end Process ;

END arch ;