标题title
一种适用于太空强辐射环境下的星载设备硬件架构
摘要abst
本申请涉及一种适用于太空强辐射环境下的星载设备硬件架构。所述星载设备硬件架构包括抗辐照反熔丝型FPGA与抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA以及抗辐照可编程只读存储器相连，抗辐照DSP通过接口对抗辐照非易失性存储器件进行读写访问，抗辐照反熔丝型FPGA按照抗辐照非易失性存储器件的读写时序驱动芯片执行程序重构和升级操作；抗辐照可编程只读存储器使用SelectMap接口与抗辐照反熔丝型FPGA连接，用于存储DSP最小系统程序对抗辐照非易失性存储器件功能程序进行可靠重构。采用本星载设备硬件架构能够适用于太空强辐射环境并且能够实现可靠重构。
权利要求书clms
1.一种适用于太空强辐射环境下的星载设备硬件架构，其特征在于，所述星载设备硬件架构包括抗辐照反熔丝型FPGA、抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器；所述抗辐照反熔丝型FPGA与抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器相连，通过EMIF的CE1接口实现抗辐照DSP加载并通过EMIF总线CE2为加载的抗辐照DSP提供访问抗辐照非易失性存储器件的接口，所述抗辐照DSP通过接口对抗辐照非易失性存储器件进行读写访问，抗辐照反熔丝型FPGA按照抗辐照非易失性存储器件的读写时序驱动芯片执行程序重构和升级操作；所述抗辐照可编程只读存储器使用SelectMap接口与抗辐照反熔丝型FPGA连接，用于存储DSP最小系统程序，所述DSP最小系统程序用于对抗辐照非易失性存储器件功能程序进行可靠重构并利用抗辐照非易失性存储器件和抗辐照MRAM存储器分别存储程序和重要参数。2.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA对接入外部晶振的时钟进行处理后提供给抗辐照DSP；所述抗辐照SRAM型FPGA的时钟由单独的外部晶振提供。3.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于设计内部FIFO缓冲来进行EMIF时序转换，通过内部FIFO将串行或者并行访问时序转换为统一的EMIF并行时序来供抗辐照DSP访问完成DSP程序从抗辐照PROM或抗辐照非易失性存储器件的加载，同时实现DSP从抗辐照MRAM存储器读写重要参数。4.根据权利要求1至3任意一项所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于通过SelectMap接口从抗辐照非易失性存储器件分别加载多个抗辐照SRAM型FPGA的配置信息。5.根据权利要求3所述的星载设备硬件架构，其特征在于，将抗辐照片外SRAM的配置引脚与抗辐照反熔丝型FPGA相连，并且将提供自刷新信号的BUSY引脚与抗辐照DSP的EMIF接口的READY引脚相连，为抗辐照DSP读写抗辐照片外SRAM提供等待信号。6.根据权利要求5所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行配置。7.根据权利要求5所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于通过SelectMap接口结合抗辐照非易失性存储器件存储的配置信息，对多个抗辐照SRAM型FPGA的内部SRAM的配置分别进行刷新操作。8.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA按照读写时序驱动两片抗辐照非易失性存储器件芯片，抗辐照DSP通过EMIF总线CE2接口对两片抗辐照非易失性存储器件执行程序重构和升级操作。9.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照可编程只读存储器通过选择并行口或串行口，由反熔丝型FPGA转换后接入DSP的EMIF CE1加载口以及对外通讯接口组成DSP最小系统程序来提供软件重构功能。10.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照MRAM存储器主要用于存储系统使用的重要参数，其接口为并行口或串行口，抗辐照DSP通过控制抗辐照反熔丝型FPGA进行对所述抗辐照MRAM存储器间接访问。
说明书desc
技术领域本申请涉及星载设备技术领域，特别是涉及一种适用于太空强辐射环境下的星载设备硬件架构。背景技术空间高能粒子辐射造成的单粒子翻转，是造成星载设备失效的一个主要原因，尤其是中高轨道空间飞行器，其电子器件在单粒子效应的影响下，会出现功能异常甚至失效。在中高轨道星载设备电子器件中，SRAM或抗辐照非易失性存储器件类型的器件，如抗辐照SRAM型FPGA、抗辐照非易失性存储器件型存储器等，在星载设备中占据重要位置。此类器件若发生单粒子翻转，将导致软件加载失败或运行中软件失效，对星载设备安全造成危害。星载设备一般使用抗辐照DSP作为数据运算和逻辑控制单元，负责核心的计算和控制任务，搭配抗辐照SRAM型FPGA作为协处理设备，二者够成处理单元。传统提高处理单元可靠性的方法是选用宇航级抗辐照器件增加系统运行可靠性，同时使用抗辐照非易失性存储器存储抗辐照DSP程序及抗辐照SRAM型FPGA配置信息。但抗辐照型非易失性存储器在强辐射太空环境里长期运行，依然存在着扇区损坏或单粒子翻转风险，程序可重构能力低。当前也有方案将抗辐照DSP程序及抗辐照SRAM型FPGA配置信息存储于抗辐照可编程只读存储器中，利用可编程只读存储器的高可靠性作为系统加载运行的最后一道防线。但随着抗辐照SRAM型FPGA的可编程逻辑门数量增加，配置文件体积动辄超过10MB，而现有可用的宇航级抗辐照可编程只读存储器容量一般不超过2MB，需要使用多片存储，增加了硬件设计复杂度。发明内容基于此，有必要针对上述技术问题，提供一种能够适用于太空强辐射环境并且能够实现可靠重构的星载设备硬件架构。一种适用于太空强辐射环境下的星载设备硬件架构，所述星载设备硬件架构包括抗辐照反熔丝型FPGA、抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器；抗辐照反熔丝型FPGA与抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器相连，通过EMIF的CE1接口实现抗辐照DSP加载并通过EMIF总线CE2为加载的抗辐照DSP提供访问抗辐照非易失性存储器件的接口，抗辐照DSP通过接口对抗辐照非易失性存储器件进行读写访问，抗辐照反熔丝型FPGA按照抗辐照非易失性存储器件的读写时序驱动芯片执行程序重构和升级操作；抗辐照可编程只读存储器使用SelectMap接口与抗辐照反熔丝型FPGA连接，用于存储DSP最小系统程序，DSP最小系统程序用于对抗辐照非易失性存储器件功能程序进行可靠重构并利用抗辐照非易失性存储器件和抗辐照MRAM存储器分别存储程序和重要参数。在其中一个实施例中，抗辐照反熔丝型FPGA对接入外部晶振的时钟进行处理后将其提供给抗辐照DSP；抗辐照SRAM型FPGA的时钟由单独的外部晶振提供。在其中一个实施例中，抗辐照反熔丝型FPGA还用于设计内部FIFO缓冲来进行EMIF时序转换，通过内部FIFO将串行或者并行访问时序转换为统一的EMIF并行时序来供抗辐照DSP访问完成DSP程序从抗辐照PROM或抗辐照非易失性存储器件的加载，同时实现DSP从抗辐照MRAM存储器读写重要参数。在其中一个实施例中，抗辐照反熔丝型FPGA还用于通过SelectMap接口从抗辐照非易失性存储器件分别加载多个抗辐照SRAM型FPGA的配置信息。在其中一个实施例中，将抗辐照片外SRAM的配置引脚与抗辐照反熔丝型FPGA相连，并且将提供自刷新信号的BUSY引脚与抗辐照DSP的EMIF接口的READY引脚相连，为抗辐照DSP读写抗辐照片外SRAM提供等待信号。在其中一个实施例中，抗辐照反熔丝型FPGA还用于通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行配置。在其中一个实施例中，抗辐照反熔丝型FPGA还用于通过SelectMap接口结合抗辐照非易失性存储器件存储的配置信息，对多个抗辐照SRAM型FPGA的内部SRAM的配置分别进行刷新操作。在其中一个实施例中，抗辐照反熔丝型FPGA按照读写时序驱动两片抗辐照非易失性存储器件芯片，抗辐照DSP通过EMIF总线CE2接口对两片抗辐照非易失性存储器件执行程序重构和升级操作。在其中一个实施例中，抗辐照可编程只读存储器通过选择并行口或串行口，由反熔丝型FPGA转换后接入DSP的EMIF CE1加载口以及对外通讯接口组成DSP最小系统程序来提供软件重构功能。在其中一个实施例中，抗辐照MRAM存储器主要用于存储系统使用的重要参数，其接口为并行口或串行口，抗辐照DSP通过控制抗辐照反熔丝型FPGA进行对抗辐照MRAM存储器间接访问。上述一种适用于太空强辐射环境下的星载设备硬件架构，本申请通过设计包括抗辐照反熔丝型FPGA、抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器的星载设备硬件架构，通过EMIF的CE1接口实现抗辐照DSP加载并通过EMIF总线CE2为加载的抗辐照DSP提供访问抗辐照非易失性存储器件的接口，抗辐照DSP通过接口对抗辐照非易失性存储器件进行读写访问，抗辐照反熔丝型FPGA按照抗辐照非易失性存储器件的读写时序驱动芯片执行程序重构和升级操作，其中，抗辐照反熔丝型FPGA通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行配置，并可通过SelectMap接口结合抗辐照非易失性存储器件存储的配置信息，对多个抗辐照SRAM型FPGA分别进行刷新操作便于增强星载硬件设备的抗单粒子能力以适应太空强辐射环境。最后抗辐照可编程只读存储器使用SelectMap接口与抗辐照反熔丝型FPGA连接，用于存储DSP最小系统程序，正常加载情况下，反熔丝从抗辐照非易失性存储器件加载功能程序，当抗辐照非易失性存储器件加载异常或地面指令指定运行DSP最小系统程序时，则从抗辐照可编程只读存储器加载DSP最小系统程序以实现软件的可靠重构，并且能够大大降低硬件复杂度。附图说明图1为一个实施例中一种适用于太空强辐射环境下的星载设备硬件架构的结构框图；图2是一个实施例中程序加载运行的过程示意图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。在一个实施例中，提供了一种适用于太空强辐射环境下的星载设备硬件架构，所述星载设备硬件架构包括抗辐照反熔丝型FPGA、抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器；抗辐照反熔丝型FPGA与抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器相连，通过EMIF的CE1接口实现抗辐照DSP加载并通过EMIF总线CE2为加载的抗辐照DSP提供访问抗辐照非易失性存储器件的接口，抗辐照DSP通过接口对抗辐照非易失性存储器件进行读写访问，抗辐照反熔丝型FPGA按照抗辐照非易失性存储器件的读写时序驱动芯片执行程序重构和升级操作；抗辐照可编程只读存储器使用SelectMap接口与抗辐照反熔丝型FPGA连接，用于存储DSP最小系统程序，DSP最小系统程序用于对抗辐照非易失性存储器件功能程序进行可靠重构并利用抗辐照非易失性存储器件和抗辐照MRAM存储器分别存储程序和重要参数。上述一种适用于太空强辐射环境下的星载设备硬件架构中，如图1所示，抗辐照反熔丝型FPGA作为核心器件，接入外部晶振1的时钟信号，而三个SRAM型FPGA的时钟则由单独的外部晶振提供，抗辐照反熔丝型FPGA对时钟信号进行处理后提供给抗辐照DSP，抗辐照反熔丝型FPGA通过EMIF的CE1接口实现抗辐照DSP程序加载，通过三个抗辐照SRAM型FPGA的SelectMap接口实现相应的配置信息加载。针对抗辐照DSP程序加载，抗辐照反熔丝型FPGA设计内部FIFO缓冲，实现EMIF时序转换，将抗辐照PROM或抗辐照NORFlash 不同的读时序统一转换为EMIF时序，以满足抗辐照DSP的加载时序要求，通过选择带ECC功能的抗辐照NOR Flash，以提升其自纠错能力，通过并行总线直接连接至反熔丝型FPGA，抗辐照反熔丝型FPGA通过EMIF总线CE2为加载的抗辐照DSP提供访问抗辐照NOR Flash 的接口，抗辐照DSP通过抗辐照反熔丝型FPGA提供的接口对抗辐照NOR Flash 进行读写访问，抗辐照反熔丝型FPGA按照抗辐照NOR Flash 读写时序驱动芯片，执行程序重构和升级操作，其中，抗辐照片外SRAM选用带EDAC和自刷新的芯片，由于抗辐照片外SRAM进行自刷新时，无法进行读写操作，因此需要将抗辐照片外SRAM提供自刷新信号的BUSY引脚与抗辐照DSP的EMIF接口的READY引脚相连，为抗辐照DSP读写抗辐照片外SRAM提供等待信号，方便抗辐照DSP在抗辐照片外SRAM自刷新时进行读写等，提高程序重构的准确率。抗辐照反熔丝型FPGA可通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行配置；将抗辐照片外SRAM的并行数据接口与抗辐照DSP的EMIF CE0口相连，提供数据访问通路。抗辐照反熔丝型FPGA通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行配置，并可通过SelectMap接口结合抗辐照NOR Flash 存储的配置信息，对多个抗辐照SRAM型FPGA分别进行刷新操作便于增强星载硬件设备的抗单粒子能力。最后根据抗辐照DSP、抗辐照反熔丝型FPGA和抗辐照PROM及对外通讯接口组成最小系统，正常加载情况下，反熔丝从抗辐照NOR Flash 加载功能程序，当抗辐照NOR Flash 加载异常或地面指令指定运行DSP最小系统程序时，则从抗辐照PROM加载DSP最小系统DSP程序以实现软件的可靠重构并利用抗辐照NORFlash 和抗辐照MRAM分别存储程序和重要参数。如图2所示，在实现抗辐照反熔丝FPGA在进行程序加载时，先依次加载N个抗辐照SRAM型FPGA的配置信息，全部加载成功后，再加载DSP程序；抗辐照反熔丝FPGA利用抗辐照SRAM型FPGA的SelectMap接口，先从主份抗辐照Flash依次加载N个抗辐照SRAM型FPGA的配置加载。加载完成后，还需要通过检测Done信号验证其加载是否成功；加载DSP程序时，则通过CE2接口的喂狗信号判断DSP是否加载成功。当两片抗辐照非易失性存储器件的程序均加载异常或系统要求从最小系统启动时，抗辐照反熔丝型FPGA从PROM加载程序；从抗辐照可编程只读存储器加载时，抗辐照反熔丝型FPGA将抗辐照DSP和所有抗辐照SRAM型FPGA置于复位状态，利用内部FIFO缓冲将PROM的读写时序转换为EMIF时序，预先读取抗辐照PROM内容送入FIFO缓冲，释放DSP复位后，由抗辐照DSP进行主动读取，实现DSP程序的加载。在其中一个实施例中，抗辐照反熔丝型FPGA用于对接入外部晶振的时钟进行处理后将其提供给抗辐照DSP；抗辐照SRAM型FPGA的时钟由单独的外部晶振提供。在其中一个实施例中，抗辐照反熔丝型FPGA还用于设计内部FIFO缓冲来进行EMIF时序转换，通过内部FIFO将串行或者并行访问时序转换为统一的EMIF并行时序来供抗辐照DSP访问完成DSP程序从抗辐照PROM或抗辐照非易失性存储器件的加载，同时实现DSP从抗辐照MRAM存储器读写重要参数。在具体实施例中，抗辐照反熔丝型FPGA利用内部FIFO将串行时序转换为统一的EMIF并行时序来实现抗辐照DSP程序从抗辐照可编程只读存储器或抗辐照非易失性存储器件的加载，以灵活适配不同类型的抗辐照可编程只读存储器和抗辐照非易失性存储器件器件，提高本申请的星载设备硬件架构的适用性和实用性。在其中一个实施例中，抗辐照反熔丝型FPGA还用于通过SelectMap接口从抗辐照非易失性存储器件分别加载多个抗辐照SRAM型FPGA的配置信息。在具体实施例中，反熔丝型FPGA通过SelectMap接口从Flash分别加载多个SRAM型FPGA的配置信息，其SRAM型FPGA个数依据实际需求设置。抗辐照反熔丝型FPGA具备全面的配置能力。抗辐照反熔丝型FPGA与各个芯片的配置接口相连，可通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行置。同时，可通过SelectMap接口对抗辐照SRAM型FPGA内部SRAM的配置信息进行部分配置更新或全部重新配置。在其中一个实施例中，将抗辐照片外SRAM的配置引脚与抗辐照反熔丝型FPGA相连，并且将提供自刷新信号的BUSY引脚与抗辐照DSP的EMIF接口的READY引脚相连，为抗辐照DSP读写抗辐照片外SRAM提供等待信号。在具体实施例中，由于抗辐照片外SRAM进行自刷新时，无法进行读写操作，因此需要将抗辐照片外SRAM提供自刷新信号的BUSY引脚与抗辐照DSP的EMIF接口的READY引脚相连，为抗辐照DSP读写抗辐照片外SRAM提供等待信号，方便抗辐照DSP在抗辐照片外SRAM自刷新时进行读写等，提高程序重构的准确率。在其中一个实施例中，抗辐照反熔丝型FPGA还用于通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行配置。在其中一个实施例中，抗辐照反熔丝型FPGA还用于通过SelectMap接口结合抗辐照非易失性存储器件存储的配置信息，对多个抗辐照SRAM型FPGA的内部SRAM的配置分别进行刷新操作。在具体实施例中，对多个抗辐照SRAM型FPGA分别进行刷新操作便于增强星载硬件设备的抗单粒子能力，以适用于太空强辐射环境。在其中一个实施例中，抗辐照反熔丝型FPGA按照读写时序驱动两片抗辐照非易失性存储器件芯片，抗辐照DSP通过EMIF总线CE2接口对两片抗辐照非易失性存储器件执行程序重构和升级操作。在具体实施例中，抗辐照反熔丝型FPGA适配对外通讯芯片，星载通讯芯片接口一般为RS422或1553B等，抗辐照反熔丝型FPGA实现对芯片的收发控制，由抗辐照DSP通过抗辐照反熔丝型FPGA进行信息收发和协议解析。在其中一个实施例中，抗辐照可编程只读存储器通过选择并行口或串行口，由反熔丝型FPGA转换后接入DSP的EMIF CE1加载口以及对外通讯接口组成DSP最小系统程序来提供软件重构功能。在其中一个实施例中，抗辐照MRAM存储器主要用于存储系统使用的重要参数，其接口为并行口或串行口，抗辐照DSP通过控制抗辐照反熔丝型FPGA进行对抗辐照MRAM存储器间接访问。在具体实施例中，抗辐照MRAM主要用于存储系统使用的重要参数，其接口可并行口或串行口，由抗辐照反熔丝型FPGA转换后接入抗辐照DSP的EMIF CE1或CE2，由抗辐照反熔丝型FPGA实现基本读写功能，抗辐照DSP通过控制抗辐照反熔丝型FPGA进行间接访问。在一个实施例中，抗辐照非易失性存储器件被等分为N个区域，第一至N-1区域为实际使用区，第N区域为备用区；实际使用区域中的N-1个配置存储区存储不同的抗辐照SRAM型FPGA配置信息，分别对应硬件上的N-1个抗辐照SRAM型FPGA，而实际使用区域中的三个抗辐照DSP程序存储区则存储相同的抗辐照DSP程序备份；备用区用于提供一个抗辐照SRAM型FPGA配置信息的备份存储。在具体实施例中，对抗辐照非易失性存储器件器件中程序存储结构进行了特殊设计，以Virtex-II系列抗辐照SRAM型FPGA和4M*16Bit容量的NOR FLASH抗辐照非易失性存储器件为例进行说明，其中，Virtex-II系列抗辐照SRAM型FPGA包括三个Virtex SRAM型FPGA。该程序存储结构将4M*16Bit的抗辐照非易失性存储器件等分为四个1M*16Bit的区域，第一至三区域为实际使用区，第四区域为备用区。由于Virtex-II系列FPGA配置信息约1.3MByte左右，而抗辐照DSP程序约200KByte左右，因此将实际使用区的起始864K*16Bit处设计为抗辐照SRAM型FPGA的配置存储区，存储配置信息及其EDAC校验，将后160K*16Bit设计为抗辐照DSP程序存储区，存储抗辐照DSP程序及其EDAC校验。实际使用区中的三个配置存储区存储不同的抗辐照SRAM型FPGA配置信息，分别对应硬件上的三个Virtex SRAM型FPGA，而三个抗辐照DSP程序存储区则存储相同的抗辐照DSP程序备份，对应硬件上的一个抗辐照DSP。备用区由于容量限制，且抗辐照非易失性存储器件器件在轨写入频度很低，只设计一个抗辐照SRAM型FPGA配置信息的备份存储，配置信息依然存储在起始864K*16Bit处，并且在后160K*16Bit区域的尾部存储FPGA标识号。FPGA标识号定义为16Bit，表示备用区由哪个抗辐照SRAM型FPGA使用，若备用区处于空闲状态则FPGA标识号为空。由于FPGA标识号作用十分重要，因此对其进行三模存储，分别存储在三个不同扇区，以防止单个扇区损坏的情况。在重构实际使用区中某个抗辐照SRAM型FPGA的配置信息时，由于Virtex-II系列抗辐照SRAM型FPGA配置信息较大，要分为多个扇区存储，因此一般采用按扇区逐步重构。若备用区FPGA标识号为空或者和当前重构的抗辐照SRAM型FPGA序号一致时，则同步将新的配置信息及其EDAC校验写入到备用区的相应扇区，抗辐照SRAM型FPGA的配置信息重构结束后，若实际使用区的相应扇区在重构过程中未发生写入错误，且备用区FPGA标识号与当前重构的抗辐照SRAM型FPGA序号一致，则将备用区FPGA标识号清空；若实际使用区的相应扇区在重构的过程中发生了写入错误，且备用区FPGA标识号为空，则将备用区FPGA标识号变更为当前重构的抗辐照SRAM型FPGA序号；在重构抗辐照DSP程序时，只需要同步向实际使用区的三个抗辐照DSP程序存储区写入相同的抗辐照DSP程序及其EDAC校验即可，通过重新设置抗辐照非易失性存储器件器件中程序存储结构，对程序进行冗余存储，大大提高程序重构和升级的效率。以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
