# 时序分析
本质上是一种时序检查，检查设计中所有的DFF能不能正常工作。 本质上是检查Dff的同步输入端口是否满足建立保持时间，然后检查D触发器的异步端口是否能满足恢时间
（recovery time)和移除时间(removal time)的要求。  
时序分析包括静态时序分析和动态时序分析。 
动态时序分析：将布局布线生成的布线延迟信息反标注到门级网表中进行仿真，检查是否存在时序违例。此时的仿真包括门延迟和布线延迟信息，能够较好反应芯片的实际工作情况。因为不可能产生完备的测试向量，
覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题。   
静态时序分析：采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，
找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，
不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。   

> 源时钟（Source Clock/Launch Clock，也称为发起时钟）  
> 目的时钟（Destination Clock/Capture Clock，也称为捕获时钟）  
> 发起沿（launch edge,源时钟产生数据的有效时钟沿）  
> 捕获沿（capture edge,目的时钟捕获数据的有效时钟沿）  
发起沿通常在0ns，捕获沿通常在下一个发起沿，发起沿和捕获沿通常相差一个时钟周期。  
![image](https://github.com/user-attachments/assets/bee81177-3a7c-4b9c-847e-6dd16b95b877)   

### 建立时间
**STACK(set up) = Data required time - Data arrival time**     
Data required time = capture edge time + destination clock path delay - clock uncertainty - setup time;  
Data arrival time = launch edge time + source clock path delay + datapath;  
讲人话： 我们想要数据什么时候到达呢？ data required time = 捕获时钟的时钟沿（其实就是发起时钟的下一个周期的时间） + 时钟到寄存器的线延迟 - 时钟不确定性 - 建立时间。   
data arrival time = 建立时钟沿 + 建立时钟到寄存器的线延迟 + 数据延迟。     
所谓的slack就是说： 同一个时钟，走到捕获寄存器之前，它期望数据已经乖乖站好正在等候的状态了。 数据走过的路径时间是：建立时钟 + Tco（clock to output） + Tdata     
Data Arrival time = launch edge + Tclka + Tco + Tdata(Tlogic+Tnet)       
Data Require Time = capture edge + Tclkb - Tsu    
![image](https://github.com/user-attachments/assets/174afd38-648a-4190-8692-94584a40e091)   

有哪些因素会导致setup slack为负数？ 
1. 同步跨时钟域引擎捕捉错误。 同频不同步的时钟常见，修改时序引擎，捕捉正确的set up - hold time    
2. clk skew为负值，且很大。 通常情况下，同一个时钟下的时钟歪斜不应该超过300ps，同步跨时钟域路径的时钟歪斜不应该超过500ps，异步跨时钟域路径的时钟歪斜一般比较大，因为它们的时钟源不同。   
当出现时钟歪斜大的情况时: 检查源时钟路径和目的时钟路径上是否干净，时钟路径上是否引入了组合逻辑，时钟路径是否使用了过多的BUFGCE，时钟路径上是否级联了多个BUFGCE导致时钟延时变大。    
3. Tsu/Tco大： 当设计中使用Block（DSP/Block RAM等）时，应该要注意以下问题。对于以这些Block为时序路径的起点或终点的时序路径，这些Block的Tsu/Th/Tco都比普通的寄存器大，而且这些Block的布线延时和时钟歪斜比较大。     
4. Tlogic大一般情况下，逻辑延时与时序路径的逻辑层级数息息相关，逻辑层级是指时序路径的起点和终点之间组合逻辑单元（LUT）的个数，而逻辑层级多一级意味着多1个LUT的延时加1条连接LUT的网线延时。 加pipeline/retiming。
5. Tnet大 一般情况下，布线延迟与设计整体或局部模块的资源利用率以及拥塞程度息息相关。   
在正常情况下，一条网线的延时小于1ns，在发生拥塞的区域，网线的延时可能达到若干ns，导致布线延时显著增加。为了解决布线延迟大，需要从降低资源利用率和降低拥塞程度下手，比如某个模块使用了大量的寄存器堆，占用了大量的资源，此时应该考虑使用Block RAM代替这些寄存器堆；

### 保持时间
Data required time(hold) = destination clock capture edge time + destination clock path delay + clock uncertainty + hold time;     
Data arrival time(hold) = source clock launch edge time + source clock path delay + datapth delay;     
**SLACK(hold) = Data arrival time - Data Required Time**    
![image](https://github.com/user-attachments/assets/7f16758f-166b-4dfc-88f1-f5070b84a806)   

### recovery time and removal time   
本质上就是reset信号的set-up/hold time。         
![image](https://github.com/user-attachments/assets/654b1331-c2a7-44f6-8b00-160246a36b11)     
![image](https://github.com/user-attachments/assets/5f9079ad-a50a-44b7-9d0b-2c46c6daa257)     

### 时钟关系
1. 同步时钟： 两个时钟之间的相对相位关系是固定的，并且两个时钟频率的最小公共周期是个整数，两者有逻辑关系。除非找不到最小公共周期？ 属于同步时钟关系的两个时钟之间的路径是可以进行时序分析的。
2. 异步时钟： 两个时钟之间的相对相位关系不确定。属于异步时钟关系的两个时钟之间的路径无法进行正确的时序分析。一般情况下，如果用户不通过时钟分组对时钟之间的关系进行约束，时序引擎会默认所有的时钟之间都属于同步时钟关系。   









