# 4.1 Verilog 过程结构
## 关键词:initial, always
过程结构语句有2种，initial与always语句。它们是行为级建模的2种基本语句。一个模块中可以包含多个Initial和always语句，但2种语句不能嵌套使用。

这些语句在模块间并行执行，与其在模块的前后顺序没有关系。
但是initial语句或always语句内部可以理解为是顺序执行的(非阻塞赋值除外)。
每个initial语句或always语句都会产生一个独立的控制流，执行时间都是从0时刻开始。

## initial语句
initial语句从0时刻开始执行，只执行一次，多个initial块之间是相互独立的。如果initial块内包含多个语句，需要使用关键字begin和end组成一个块语句。

如果initial块内只要一条语句，关键字begin和end也使用也可不使用。

initial理论上来讲是不可综合的，多用于初始化、信号检测等。

## always语句
与initial语句相反，always语句是重复执行的。always语句块从0时刻开始执行其中的行为语句；当执行完最后一条语句后，便再次执行语句块中的第一条语句，如此循环反复。

由于循环执行的特点，always语句多用于仿真时钟的产生，信号行为的检测等。