TimeQuest Timing Analyzer report for vr_debounce
Tue May 07 22:27:38 2019
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Sys_clk'
 13. Slow 1200mV 85C Model Hold: 'Sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Sys_clk'
 27. Slow 1200mV 0C Model Hold: 'Sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Sys_clk'
 40. Fast 1200mV 0C Model Hold: 'Sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; vr_debounce                                        ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 324.04 MHz ; 250.0 MHz       ; Sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; Sys_clk ; -2.086 ; -96.254          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; Sys_clk ; 0.341 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; Sys_clk ; -3.000 ; -67.000                        ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Sys_clk'                                                                                                                         ;
+--------+---------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.086 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.017      ;
; -2.086 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.017      ;
; -2.086 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.017      ;
; -2.086 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.017      ;
; -2.086 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.017      ;
; -2.086 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.017      ;
; -2.086 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.017      ;
; -2.082 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 3.013      ;
; -2.053 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.626      ;
; -2.053 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.626      ;
; -2.053 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.626      ;
; -2.053 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.626      ;
; -2.053 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.626      ;
; -2.053 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.626      ;
; -2.053 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.626      ;
; -2.018 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.065     ; 2.948      ;
; -2.018 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.065     ; 2.948      ;
; -2.018 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.065     ; 2.948      ;
; -2.018 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.065     ; 2.948      ;
; -2.018 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.065     ; 2.948      ;
; -2.018 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.065     ; 2.948      ;
; -1.976 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.907      ;
; -1.976 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.907      ;
; -1.976 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.907      ;
; -1.976 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.907      ;
; -1.976 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.907      ;
; -1.976 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.907      ;
; -1.976 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.907      ;
; -1.953 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.525      ;
; -1.953 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.525      ;
; -1.953 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.525      ;
; -1.953 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.525      ;
; -1.953 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.525      ;
; -1.953 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.525      ;
; -1.952 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.524      ;
; -1.952 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.524      ;
; -1.952 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.524      ;
; -1.952 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.524      ;
; -1.952 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.524      ;
; -1.952 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.524      ;
; -1.945 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.876      ;
; -1.945 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.876      ;
; -1.945 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.876      ;
; -1.945 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.876      ;
; -1.945 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.876      ;
; -1.945 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.876      ;
; -1.945 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.876      ;
; -1.919 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.492      ;
; -1.919 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.492      ;
; -1.919 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.492      ;
; -1.919 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.492      ;
; -1.919 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.492      ;
; -1.919 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.492      ;
; -1.919 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.422     ; 2.492      ;
; -1.903 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.475      ;
; -1.903 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.475      ;
; -1.903 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.475      ;
; -1.903 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.475      ;
; -1.903 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.475      ;
; -1.903 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.475      ;
; -1.886 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.066     ; 2.815      ;
; -1.886 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.066     ; 2.815      ;
; -1.886 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.066     ; 2.815      ;
; -1.886 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.066     ; 2.815      ;
; -1.886 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.066     ; 2.815      ;
; -1.886 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.066     ; 2.815      ;
; -1.886 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.066     ; 2.815      ;
; -1.875 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.806      ;
; -1.852 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.424      ;
; -1.852 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.424      ;
; -1.852 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.424      ;
; -1.852 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.424      ;
; -1.852 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.424      ;
; -1.852 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.424      ;
; -1.842 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.414      ;
; -1.842 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.414      ;
; -1.842 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.414      ;
; -1.842 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.414      ;
; -1.842 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.414      ;
; -1.842 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.423     ; 2.414      ;
; -1.839 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[0] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.254      ; 3.088      ;
; -1.839 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.254      ; 3.088      ;
; -1.839 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[2] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.254      ; 3.088      ;
; -1.839 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[3] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.254      ; 3.088      ;
; -1.838 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.769      ;
; -1.838 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.769      ;
; -1.838 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.769      ;
; -1.838 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.064     ; 2.769      ;
+--------+---------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Sys_clk'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; vir_key_module:U1|i[1]                   ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|i[2]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; vir_key_module:U1|isCount                ; vir_key_module:U1|isCount                ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; vir_key_module:U1|i[3]                   ; vir_key_module:U1|i[3]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; debouce:U2|delay:delay_inst|count_ms[1]  ; debouce:U2|delay:delay_inst|count_ms[1]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; debouce:U2|delay:delay_inst|count_ms[2]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.577      ;
; 0.344 ; vir_key_module:U1|i[0]                   ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.580      ;
; 0.345 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[0]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.580      ;
; 0.356 ; debouce:U2|detect:detect_inst|isEn       ; debouce:U2|detect:detect_inst|isEn       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|i.00         ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; debouce:U2|delay:delay_inst|cnt_En       ; debouce:U2|delay:delay_inst|cnt_En       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; debouce:U2|delay:delay_inst|Pin_out_r    ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; debouce:U2|detect:detect_inst|cnt1[0]    ; debouce:U2|detect:detect_inst|cnt1[0]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.580      ;
; 0.400 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|i.01         ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.621      ;
; 0.406 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|Count_8ms[17]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.627      ;
; 0.451 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.056      ;
; 0.454 ; vir_key_module:U1|Count_8ms[15]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.059      ;
; 0.477 ; vir_key_module:U1|Count_8ms[1]           ; vir_key_module:U1|Count_8ms[2]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.422      ; 1.056      ;
; 0.478 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.058      ;
; 0.480 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.085      ;
; 0.489 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[2]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.069      ;
; 0.489 ; debouce:U2|delay:delay_inst|cnt_1[5]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.069      ;
; 0.505 ; debouce:U2|delay:delay_inst|cnt_1[4]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.085      ;
; 0.506 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.086      ;
; 0.528 ; debouce:U2|detect:detect_inst|L2H_Sig_r0 ; debouce:U2|detect:detect_inst|L2H_Sig_r1 ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.749      ;
; 0.535 ; vir_key_module:U1|F2                     ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.115      ;
; 0.545 ; vir_key_module:U1|Count_8ms[14]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.080      ; 0.782      ;
; 0.547 ; debouce:U2|delay:delay_inst|cnt_1[10]    ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.783      ;
; 0.548 ; vir_key_module:U1|Count_8ms[2]           ; vir_key_module:U1|Count_8ms[2]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.783      ;
; 0.558 ; debouce:U2|delay:delay_inst|cnt_1[3]     ; debouce:U2|delay:delay_inst|cnt_1[3]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.794      ;
; 0.558 ; debouce:U2|delay:delay_inst|cnt_1[11]    ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.794      ;
; 0.559 ; debouce:U2|delay:delay_inst|cnt_1[13]    ; debouce:U2|delay:delay_inst|cnt_1[13]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.795      ;
; 0.559 ; vir_key_module:U1|Count_8ms[9]           ; vir_key_module:U1|Count_8ms[9]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.780      ;
; 0.559 ; vir_key_module:U1|Count_8ms[5]           ; vir_key_module:U1|Count_8ms[5]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.780      ;
; 0.560 ; debouce:U2|delay:delay_inst|cnt_1[12]    ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.796      ;
; 0.560 ; debouce:U2|delay:delay_inst|cnt_1[2]     ; debouce:U2|delay:delay_inst|cnt_1[2]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.796      ;
; 0.561 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[7]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.065      ; 0.783      ;
; 0.561 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[9]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.065      ; 0.783      ;
; 0.561 ; vir_key_module:U1|Count_8ms[1]           ; vir_key_module:U1|Count_8ms[1]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[13]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; debouce:U2|detect:detect_inst|cnt1[10]   ; debouce:U2|detect:detect_inst|cnt1[10]   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|cnt1[3]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; debouce:U2|delay:delay_inst|cnt_1[6]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.797      ;
; 0.562 ; vir_key_module:U1|Count_8ms[4]           ; vir_key_module:U1|Count_8ms[4]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; debouce:U2|detect:detect_inst|cnt1[4]    ; debouce:U2|detect:detect_inst|cnt1[4]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; debouce:U2|detect:detect_inst|cnt1[6]    ; debouce:U2|detect:detect_inst|cnt1[6]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; debouce:U2|detect:detect_inst|cnt1[8]    ; debouce:U2|detect:detect_inst|cnt1[8]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; debouce:U2|detect:detect_inst|cnt1[9]    ; debouce:U2|detect:detect_inst|cnt1[9]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.783      ;
; 0.563 ; vir_key_module:U1|Count_8ms[15]          ; vir_key_module:U1|Count_8ms[15]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; debouce:U2|detect:detect_inst|cnt1[5]    ; debouce:U2|detect:detect_inst|cnt1[5]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; debouce:U2|detect:detect_inst|cnt1[2]    ; debouce:U2|detect:detect_inst|cnt1[2]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.168      ;
; 0.565 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[1]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.800      ;
; 0.565 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.800      ;
; 0.567 ; debouce:U2|delay:delay_inst|i.01         ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.788      ;
; 0.568 ; vir_key_module:U1|Count_8ms[16]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.080      ; 0.805      ;
; 0.569 ; vir_key_module:U1|Count_8ms[0]           ; vir_key_module:U1|Count_8ms[0]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.804      ;
; 0.572 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[1]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.065      ; 0.794      ;
; 0.573 ; debouce:U2|delay:delay_inst|cnt_1[4]     ; debouce:U2|delay:delay_inst|cnt_1[4]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; debouce:U2|delay:delay_inst|cnt_1[5]     ; debouce:U2|delay:delay_inst|cnt_1[5]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; vir_key_module:U1|Count_8ms[3]           ; vir_key_module:U1|Count_8ms[3]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.794      ;
; 0.573 ; vir_key_module:U1|Count_8ms[8]           ; vir_key_module:U1|Count_8ms[8]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.794      ;
; 0.573 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[11]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.794      ;
; 0.573 ; debouce:U2|detect:detect_inst|cnt1[1]    ; debouce:U2|detect:detect_inst|cnt1[1]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.794      ;
; 0.574 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[12]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.795      ;
; 0.575 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[8]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.065      ; 0.797      ;
; 0.575 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[10]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.796      ;
; 0.575 ; vir_key_module:U1|i[0]                   ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.811      ;
; 0.575 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.180      ;
; 0.576 ; debouce:U2|detect:detect_inst|cnt1[7]    ; debouce:U2|detect:detect_inst|cnt1[7]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.797      ;
; 0.578 ; debouce:U2|detect:detect_inst|cnt1[0]    ; debouce:U2|detect:detect_inst|cnt1[1]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.799      ;
; 0.580 ; debouce:U2|delay:delay_inst|cnt_1[0]     ; debouce:U2|delay:delay_inst|cnt_1[0]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.816      ;
; 0.588 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.168      ;
; 0.589 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.169      ;
; 0.590 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.170      ;
; 0.592 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.813      ;
; 0.592 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.197      ;
; 0.592 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.197      ;
; 0.599 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[3]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.179      ;
; 0.610 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|isBounce               ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.846      ;
; 0.616 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.196      ;
; 0.618 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.198      ;
; 0.620 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|isCount                ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.422      ; 1.199      ;
; 0.621 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[2]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.422      ; 1.200      ;
; 0.621 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[3]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.422      ; 1.200      ;
; 0.622 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.422      ; 1.201      ;
; 0.673 ; vir_key_module:U1|Count_8ms[9]           ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.278      ;
; 0.676 ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.897      ;
; 0.677 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.079      ; 0.913      ;
; 0.683 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|cnt1[0]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.904      ;
; 0.686 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|isEn       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.907      ;
; 0.687 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.292      ;
; 0.699 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.279      ;
; 0.700 ; debouce:U2|delay:delay_inst|count_ms[1]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.078      ; 0.935      ;
; 0.700 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[13]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.280      ;
; 0.701 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.423      ; 1.281      ;
; 0.701 ; vir_key_module:U1|Count_8ms[8]           ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.450      ; 1.308      ;
; 0.702 ; vir_key_module:U1|Count_8ms[6]           ; vir_key_module:U1|Count_8ms[6]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.923      ;
; 0.704 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.448      ; 1.309      ;
; 0.711 ; vir_key_module:U1|Count_8ms[7]           ; vir_key_module:U1|Count_8ms[7]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.064      ; 0.932      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Sys_clk'                                                                       ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Sys_clk ; Rise       ; Sys_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|Pin_out_r    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_En       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.00         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.01         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|isEn       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|F1                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|F2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|isBounce               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|isCount                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[14]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[16]          ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[0]     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[10]    ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[11]    ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[12]    ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[13]    ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[2]     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[3]     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[6]     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[0]           ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[2]           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|F1                     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[0]                   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[1]                   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[2]                   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[3]                   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|isBounce               ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|isCount                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[0]  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[1]  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[2]  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[3]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[1]     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[4]     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[5]     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[7]     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[8]     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[9]     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_En       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|Pin_out_r    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.00         ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.01         ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_in    ; Sys_clk    ; 1.622 ; 2.077 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_in    ; Sys_clk    ; -1.201 ; -1.651 ; Rise       ; Sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 6.811 ; 6.799 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 6.613 ; 6.599 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 359.84 MHz ; 250.0 MHz       ; Sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; Sys_clk ; -1.779 ; -79.622         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; Sys_clk ; 0.297 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; Sys_clk ; -3.000 ; -67.000                       ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Sys_clk'                                                                                                                       ;
+--------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.779 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.717      ;
; -1.779 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.717      ;
; -1.779 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.717      ;
; -1.779 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.717      ;
; -1.779 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.717      ;
; -1.779 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.717      ;
; -1.779 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.717      ;
; -1.774 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.712      ;
; -1.769 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.380      ;
; -1.769 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.380      ;
; -1.769 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.380      ;
; -1.769 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.380      ;
; -1.769 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.380      ;
; -1.769 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.380      ;
; -1.769 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.380      ;
; -1.696 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.634      ;
; -1.696 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[4] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.634      ;
; -1.696 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[5] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.634      ;
; -1.696 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[7] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.634      ;
; -1.696 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[8] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.634      ;
; -1.696 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[9] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.634      ;
; -1.687 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.625      ;
; -1.687 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.625      ;
; -1.687 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.625      ;
; -1.687 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.625      ;
; -1.687 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.625      ;
; -1.687 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.625      ;
; -1.687 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.625      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[4] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[4] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[5] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[5] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[7] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[7] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[8] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[8] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[9] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.664 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[9] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.275      ;
; -1.658 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.596      ;
; -1.658 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.596      ;
; -1.658 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.596      ;
; -1.658 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.596      ;
; -1.658 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.596      ;
; -1.658 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.596      ;
; -1.658 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.596      ;
; -1.645 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.256      ;
; -1.645 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.256      ;
; -1.645 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.256      ;
; -1.645 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.256      ;
; -1.645 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.256      ;
; -1.645 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.256      ;
; -1.645 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.256      ;
; -1.617 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.555      ;
; -1.617 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.555      ;
; -1.617 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.555      ;
; -1.617 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.555      ;
; -1.617 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.555      ;
; -1.617 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.555      ;
; -1.617 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.555      ;
; -1.604 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.215      ;
; -1.604 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[4] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.215      ;
; -1.604 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[5] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.215      ;
; -1.604 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[7] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.215      ;
; -1.604 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[8] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.215      ;
; -1.604 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[9] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.215      ;
; -1.603 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.541      ;
; -1.603 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.541      ;
; -1.603 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.541      ;
; -1.603 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.541      ;
; -1.603 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.541      ;
; -1.603 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.541      ;
; -1.603 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.541      ;
; -1.592 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.203      ;
; -1.592 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[4] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.203      ;
; -1.592 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[5] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.203      ;
; -1.592 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[7] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.203      ;
; -1.592 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[8] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.203      ;
; -1.592 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[9] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.203      ;
; -1.572 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.183      ;
; -1.572 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[4] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.183      ;
; -1.572 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[5] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.183      ;
; -1.572 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[7] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.183      ;
; -1.572 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[8] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.183      ;
; -1.572 ; debouce:U2|delay:delay_inst|cnt_1[2]  ; debouce:U2|delay:delay_inst|cnt_1[9] ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.384     ; 2.183      ;
; -1.563 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.501      ;
; -1.563 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[3]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.501      ;
; -1.563 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[4]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.501      ;
; -1.563 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[6]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.501      ;
; -1.563 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[7]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.501      ;
; -1.563 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[8]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.501      ;
; -1.563 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[5]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.501      ;
; -1.541 ; vir_key_module:U1|Count_8ms[10]       ; vir_key_module:U1|Count_8ms[1]       ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.057     ; 2.479      ;
+--------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Sys_clk'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; vir_key_module:U1|i[1]                   ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|i[2]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; vir_key_module:U1|isCount                ; vir_key_module:U1|isCount                ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; vir_key_module:U1|i[3]                   ; vir_key_module:U1|i[3]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; debouce:U2|delay:delay_inst|count_ms[1]  ; debouce:U2|delay:delay_inst|count_ms[1]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; debouce:U2|delay:delay_inst|count_ms[2]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.069      ; 0.511      ;
; 0.305 ; vir_key_module:U1|i[0]                   ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.519      ;
; 0.306 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[0]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.069      ; 0.519      ;
; 0.310 ; debouce:U2|detect:detect_inst|isEn       ; debouce:U2|detect:detect_inst|isEn       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|i.00         ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; debouce:U2|delay:delay_inst|cnt_En       ; debouce:U2|delay:delay_inst|cnt_En       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; debouce:U2|delay:delay_inst|Pin_out_r    ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; debouce:U2|detect:detect_inst|cnt1[0]    ; debouce:U2|detect:detect_inst|cnt1[0]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.519      ;
; 0.356 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|i.01         ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.557      ;
; 0.361 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|Count_8ms[17]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.562      ;
; 0.399 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 0.952      ;
; 0.400 ; vir_key_module:U1|Count_8ms[15]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 0.953      ;
; 0.422 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 0.975      ;
; 0.424 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 0.952      ;
; 0.425 ; vir_key_module:U1|Count_8ms[1]           ; vir_key_module:U1|Count_8ms[2]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 0.953      ;
; 0.433 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[2]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 0.961      ;
; 0.436 ; debouce:U2|delay:delay_inst|cnt_1[5]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 0.964      ;
; 0.447 ; debouce:U2|delay:delay_inst|cnt_1[4]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 0.975      ;
; 0.449 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 0.977      ;
; 0.478 ; debouce:U2|detect:detect_inst|L2H_Sig_r0 ; debouce:U2|detect:detect_inst|L2H_Sig_r1 ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.679      ;
; 0.478 ; vir_key_module:U1|F2                     ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.006      ;
; 0.492 ; vir_key_module:U1|Count_8ms[14]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.071      ; 0.707      ;
; 0.494 ; debouce:U2|delay:delay_inst|cnt_1[10]    ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.708      ;
; 0.495 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.048      ;
; 0.495 ; vir_key_module:U1|Count_8ms[2]           ; vir_key_module:U1|Count_8ms[2]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.709      ;
; 0.504 ; debouce:U2|delay:delay_inst|cnt_1[3]     ; debouce:U2|delay:delay_inst|cnt_1[3]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.718      ;
; 0.504 ; debouce:U2|delay:delay_inst|cnt_1[11]    ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.718      ;
; 0.504 ; debouce:U2|delay:delay_inst|cnt_1[13]    ; debouce:U2|delay:delay_inst|cnt_1[13]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.718      ;
; 0.504 ; vir_key_module:U1|Count_8ms[9]           ; vir_key_module:U1|Count_8ms[9]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.705      ;
; 0.505 ; vir_key_module:U1|Count_8ms[5]           ; vir_key_module:U1|Count_8ms[5]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.706      ;
; 0.506 ; debouce:U2|delay:delay_inst|cnt_1[12]    ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.720      ;
; 0.506 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[13]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.707      ;
; 0.506 ; debouce:U2|detect:detect_inst|cnt1[10]   ; debouce:U2|detect:detect_inst|cnt1[10]   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.707      ;
; 0.506 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.059      ;
; 0.506 ; debouce:U2|delay:delay_inst|cnt_1[2]     ; debouce:U2|delay:delay_inst|cnt_1[2]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.720      ;
; 0.507 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[7]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[9]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; vir_key_module:U1|Count_8ms[1]           ; vir_key_module:U1|Count_8ms[1]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; vir_key_module:U1|Count_8ms[4]           ; vir_key_module:U1|Count_8ms[4]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; debouce:U2|detect:detect_inst|cnt1[4]    ; debouce:U2|detect:detect_inst|cnt1[4]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; debouce:U2|detect:detect_inst|cnt1[6]    ; debouce:U2|detect:detect_inst|cnt1[6]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; debouce:U2|detect:detect_inst|cnt1[8]    ; debouce:U2|detect:detect_inst|cnt1[8]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; debouce:U2|detect:detect_inst|cnt1[9]    ; debouce:U2|detect:detect_inst|cnt1[9]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|cnt1[3]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; debouce:U2|delay:delay_inst|cnt_1[6]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.721      ;
; 0.508 ; vir_key_module:U1|Count_8ms[15]          ; vir_key_module:U1|Count_8ms[15]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; debouce:U2|detect:detect_inst|cnt1[2]    ; debouce:U2|detect:detect_inst|cnt1[2]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.709      ;
; 0.509 ; debouce:U2|detect:detect_inst|cnt1[5]    ; debouce:U2|detect:detect_inst|cnt1[5]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.710      ;
; 0.511 ; vir_key_module:U1|Count_8ms[0]           ; vir_key_module:U1|Count_8ms[0]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.725      ;
; 0.511 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[1]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.069      ; 0.724      ;
; 0.511 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.069      ; 0.724      ;
; 0.512 ; debouce:U2|delay:delay_inst|i.01         ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.713      ;
; 0.513 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.041      ;
; 0.513 ; vir_key_module:U1|Count_8ms[16]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.071      ; 0.728      ;
; 0.516 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[1]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.717      ;
; 0.517 ; vir_key_module:U1|Count_8ms[3]           ; vir_key_module:U1|Count_8ms[3]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; vir_key_module:U1|Count_8ms[8]           ; vir_key_module:U1|Count_8ms[8]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[11]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.718      ;
; 0.518 ; debouce:U2|delay:delay_inst|cnt_1[4]     ; debouce:U2|delay:delay_inst|cnt_1[4]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; debouce:U2|delay:delay_inst|cnt_1[5]     ; debouce:U2|delay:delay_inst|cnt_1[5]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[10]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[12]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.071      ;
; 0.518 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.071      ;
; 0.519 ; debouce:U2|detect:detect_inst|cnt1[1]    ; debouce:U2|detect:detect_inst|cnt1[1]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.720      ;
; 0.520 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[8]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; debouce:U2|detect:detect_inst|cnt1[7]    ; debouce:U2|detect:detect_inst|cnt1[7]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; vir_key_module:U1|i[0]                   ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.734      ;
; 0.520 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.048      ;
; 0.521 ; debouce:U2|delay:delay_inst|cnt_1[0]     ; debouce:U2|delay:delay_inst|cnt_1[0]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.735      ;
; 0.521 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.049      ;
; 0.522 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[3]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.050      ;
; 0.523 ; debouce:U2|detect:detect_inst|cnt1[0]    ; debouce:U2|detect:detect_inst|cnt1[1]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.724      ;
; 0.535 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.736      ;
; 0.538 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.066      ;
; 0.545 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.073      ;
; 0.549 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|isBounce               ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.763      ;
; 0.554 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|isCount                ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.082      ;
; 0.554 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[3]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.082      ;
; 0.555 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[2]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.083      ;
; 0.556 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.084      ;
; 0.589 ; vir_key_module:U1|Count_8ms[9]           ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.142      ;
; 0.602 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.155      ;
; 0.606 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.070      ; 0.820      ;
; 0.609 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[13]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.137      ;
; 0.610 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.138      ;
; 0.613 ; vir_key_module:U1|Count_8ms[8]           ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.166      ;
; 0.614 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.409      ; 1.167      ;
; 0.615 ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.816      ;
; 0.616 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|cnt1[0]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.817      ;
; 0.617 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.145      ;
; 0.625 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|isEn       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.057      ; 0.826      ;
; 0.625 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.153      ;
; 0.628 ; debouce:U2|delay:delay_inst|cnt_1[5]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.156      ;
; 0.634 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[13]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.384      ; 1.162      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Sys_clk'                                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Sys_clk ; Rise       ; Sys_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|Pin_out_r    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_En       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.00         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.01         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|isEn       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|F1                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|F2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|isBounce               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|isCount                ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[14]          ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[16]          ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[0]     ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[10]    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[11]    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[12]    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[13]    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[2]     ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[3]     ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[6]     ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[0]           ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[2]           ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|F1                     ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[0]                   ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[1]                   ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[2]                   ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[3]                   ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|isBounce               ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|isCount                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|Pin_out_r    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[1]     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[4]     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[5]     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[7]     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[8]     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[9]     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_En       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.00         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.01         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r0 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r1 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[0]    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[10]   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_in    ; Sys_clk    ; 1.368 ; 1.739 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_in    ; Sys_clk    ; -0.993 ; -1.361 ; Rise       ; Sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 6.070 ; 6.035 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 5.893 ; 5.858 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; Sys_clk ; -0.712 ; -27.229         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; Sys_clk ; 0.179 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; Sys_clk ; -3.000 ; -69.585                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Sys_clk'                                                                                                                          ;
+--------+---------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.712 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; vir_key_module:U1|Count_8ms[7]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.662      ;
; -0.711 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; vir_key_module:U1|Count_8ms[4]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.661      ;
; -0.684 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.440      ;
; -0.684 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.440      ;
; -0.684 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.440      ;
; -0.684 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.440      ;
; -0.684 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.440      ;
; -0.684 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.440      ;
; -0.684 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.440      ;
; -0.672 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.622      ;
; -0.672 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.622      ;
; -0.672 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.622      ;
; -0.672 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.622      ;
; -0.672 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.622      ;
; -0.672 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.622      ;
; -0.652 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.602      ;
; -0.652 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.602      ;
; -0.652 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.602      ;
; -0.652 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.602      ;
; -0.652 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.602      ;
; -0.652 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.602      ;
; -0.652 ; vir_key_module:U1|Count_8ms[3]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.602      ;
; -0.633 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; vir_key_module:U1|Count_8ms[6]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.583      ;
; -0.614 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.370      ;
; -0.614 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.370      ;
; -0.614 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.370      ;
; -0.614 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.370      ;
; -0.614 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.370      ;
; -0.614 ; debouce:U2|delay:delay_inst|cnt_1[0]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.370      ;
; -0.613 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.369      ;
; -0.613 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.369      ;
; -0.613 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.369      ;
; -0.613 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.369      ;
; -0.613 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.369      ;
; -0.613 ; debouce:U2|delay:delay_inst|cnt_1[6]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.369      ;
; -0.612 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.368      ;
; -0.612 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.368      ;
; -0.612 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.368      ;
; -0.612 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.368      ;
; -0.612 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.368      ;
; -0.612 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.368      ;
; -0.612 ; vir_key_module:U1|Count_8ms[2]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.368      ;
; -0.605 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; vir_key_module:U1|Count_8ms[8]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.555      ;
; -0.603 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.359      ;
; -0.603 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.359      ;
; -0.603 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.359      ;
; -0.603 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.359      ;
; -0.603 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.359      ;
; -0.603 ; debouce:U2|delay:delay_inst|cnt_1[13] ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.359      ;
; -0.596 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[0] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.137      ; 1.720      ;
; -0.596 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[1] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.137      ; 1.720      ;
; -0.596 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[2] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.137      ; 1.720      ;
; -0.596 ; debouce:U2|delay:delay_inst|cnt_1[4]  ; debouce:U2|delay:delay_inst|count_ms[3] ; Sys_clk      ; Sys_clk     ; 1.000        ; 0.137      ; 1.720      ;
; -0.585 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|i[0]                  ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.043     ; 1.529      ;
; -0.584 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.038     ; 1.533      ;
; -0.584 ; vir_key_module:U1|Count_8ms[11]       ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.038     ; 1.533      ;
; -0.581 ; vir_key_module:U1|Count_8ms[0]        ; vir_key_module:U1|isBounce              ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.043     ; 1.525      ;
; -0.570 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.520      ;
; -0.570 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[3]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.520      ;
; -0.570 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[4]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.520      ;
; -0.570 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[6]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.520      ;
; -0.570 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[7]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.520      ;
; -0.570 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[8]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.520      ;
; -0.570 ; vir_key_module:U1|Count_8ms[1]        ; vir_key_module:U1|Count_8ms[5]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.520      ;
; -0.560 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[1]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.316      ;
; -0.560 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[4]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.316      ;
; -0.560 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[5]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.316      ;
; -0.560 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[7]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.316      ;
; -0.560 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[8]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.316      ;
; -0.560 ; debouce:U2|delay:delay_inst|cnt_1[3]  ; debouce:U2|delay:delay_inst|cnt_1[9]    ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.231     ; 1.316      ;
; -0.554 ; vir_key_module:U1|Count_8ms[5]        ; vir_key_module:U1|Count_8ms[1]          ; Sys_clk      ; Sys_clk     ; 1.000        ; -0.037     ; 1.504      ;
+--------+---------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Sys_clk'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; debouce:U2|delay:delay_inst|count_ms[1]  ; debouce:U2|delay:delay_inst|count_ms[1]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; debouce:U2|delay:delay_inst|count_ms[2]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vir_key_module:U1|i[1]                   ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|i[2]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vir_key_module:U1|isCount                ; vir_key_module:U1|isCount                ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vir_key_module:U1|i[3]                   ; vir_key_module:U1|i[3]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[0]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; vir_key_module:U1|i[0]                   ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; debouce:U2|detect:detect_inst|isEn       ; debouce:U2|detect:detect_inst|isEn       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|i.00         ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debouce:U2|delay:delay_inst|Pin_out_r    ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; debouce:U2|delay:delay_inst|cnt_En       ; debouce:U2|delay:delay_inst|cnt_En       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; debouce:U2|detect:detect_inst|cnt1[0]    ; debouce:U2|detect:detect_inst|cnt1[0]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.215 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|Count_8ms[17]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|i.01         ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.336      ;
; 0.244 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.571      ;
; 0.246 ; vir_key_module:U1|Count_8ms[15]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.573      ;
; 0.256 ; vir_key_module:U1|Count_8ms[1]           ; vir_key_module:U1|Count_8ms[2]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.571      ;
; 0.257 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.572      ;
; 0.263 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[2]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.578      ;
; 0.263 ; debouce:U2|delay:delay_inst|cnt_1[5]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.578      ;
; 0.264 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.591      ;
; 0.276 ; debouce:U2|delay:delay_inst|cnt_1[4]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.591      ;
; 0.277 ; debouce:U2|detect:detect_inst|L2H_Sig_r0 ; debouce:U2|detect:detect_inst|L2H_Sig_r1 ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.398      ;
; 0.277 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.592      ;
; 0.284 ; vir_key_module:U1|F2                     ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.599      ;
; 0.294 ; vir_key_module:U1|Count_8ms[14]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; vir_key_module:U1|Count_8ms[2]           ; vir_key_module:U1|Count_8ms[2]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.423      ;
; 0.295 ; debouce:U2|delay:delay_inst|cnt_1[10]    ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.423      ;
; 0.299 ; vir_key_module:U1|Count_8ms[9]           ; vir_key_module:U1|Count_8ms[9]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; debouce:U2|delay:delay_inst|cnt_1[13]    ; debouce:U2|delay:delay_inst|cnt_1[13]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; vir_key_module:U1|Count_8ms[5]           ; vir_key_module:U1|Count_8ms[5]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; debouce:U2|detect:detect_inst|cnt1[10]   ; debouce:U2|detect:detect_inst|cnt1[10]   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; debouce:U2|delay:delay_inst|cnt_1[3]     ; debouce:U2|delay:delay_inst|cnt_1[3]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.429      ;
; 0.301 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[7]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; debouce:U2|delay:delay_inst|cnt_1[11]    ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.429      ;
; 0.301 ; vir_key_module:U1|Count_8ms[1]           ; vir_key_module:U1|Count_8ms[1]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[13]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; debouce:U2|detect:detect_inst|cnt1[4]    ; debouce:U2|detect:detect_inst|cnt1[4]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; debouce:U2|detect:detect_inst|cnt1[6]    ; debouce:U2|detect:detect_inst|cnt1[6]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[9]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; debouce:U2|delay:delay_inst|cnt_1[12]    ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.430      ;
; 0.302 ; debouce:U2|detect:detect_inst|cnt1[5]    ; debouce:U2|detect:detect_inst|cnt1[5]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; debouce:U2|detect:detect_inst|cnt1[8]    ; debouce:U2|detect:detect_inst|cnt1[8]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; debouce:U2|detect:detect_inst|cnt1[9]    ; debouce:U2|detect:detect_inst|cnt1[9]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|cnt1[3]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[1]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.430      ;
; 0.302 ; debouce:U2|delay:delay_inst|cnt_1[2]     ; debouce:U2|delay:delay_inst|cnt_1[2]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.430      ;
; 0.302 ; debouce:U2|delay:delay_inst|cnt_1[6]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.430      ;
; 0.303 ; vir_key_module:U1|Count_8ms[4]           ; vir_key_module:U1|Count_8ms[4]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; vir_key_module:U1|Count_8ms[15]          ; vir_key_module:U1|Count_8ms[15]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; debouce:U2|detect:detect_inst|cnt1[2]    ; debouce:U2|detect:detect_inst|cnt1[2]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; debouce:U2|delay:delay_inst|count_ms[0]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.431      ;
; 0.305 ; vir_key_module:U1|Count_8ms[16]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.045      ; 0.434      ;
; 0.306 ; vir_key_module:U1|Count_8ms[0]           ; vir_key_module:U1|Count_8ms[0]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.434      ;
; 0.306 ; debouce:U2|delay:delay_inst|i.01         ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[1]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; debouce:U2|delay:delay_inst|cnt_1[5]     ; debouce:U2|delay:delay_inst|cnt_1[5]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; vir_key_module:U1|Count_8ms[3]           ; vir_key_module:U1|Count_8ms[3]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; vir_key_module:U1|Count_8ms[8]           ; vir_key_module:U1|Count_8ms[8]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[11]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; debouce:U2|detect:detect_inst|cnt1[1]    ; debouce:U2|detect:detect_inst|cnt1[1]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; debouce:U2|delay:delay_inst|cnt_1[4]     ; debouce:U2|delay:delay_inst|cnt_1[4]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[10]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[12]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[8]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; debouce:U2|detect:detect_inst|cnt1[7]    ; debouce:U2|detect:detect_inst|cnt1[7]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; vir_key_module:U1|Count_8ms[13]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.637      ;
; 0.311 ; debouce:U2|detect:detect_inst|cnt1[0]    ; debouce:U2|detect:detect_inst|cnt1[1]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; vir_key_module:U1|i[0]                   ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.440      ;
; 0.313 ; debouce:U2|delay:delay_inst|cnt_1[0]     ; debouce:U2|delay:delay_inst|cnt_1[0]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.441      ;
; 0.317 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.644      ;
; 0.320 ; debouce:U2|delay:delay_inst|i.00         ; debouce:U2|delay:delay_inst|Pin_out_r    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.441      ;
; 0.320 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.635      ;
; 0.322 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[10]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.637      ;
; 0.323 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.638      ;
; 0.326 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[3]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.641      ;
; 0.330 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|isBounce               ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.458      ;
; 0.330 ; vir_key_module:U1|Count_8ms[12]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.657      ;
; 0.330 ; vir_key_module:U1|Count_8ms[10]          ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.657      ;
; 0.333 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|isCount                ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.648      ;
; 0.333 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[3]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.648      ;
; 0.334 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[2]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.649      ;
; 0.335 ; vir_key_module:U1|Count_8ms[17]          ; vir_key_module:U1|i[1]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.650      ;
; 0.340 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.655      ;
; 0.343 ; debouce:U2|delay:delay_inst|cnt_1[8]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.658      ;
; 0.348 ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.469      ;
; 0.361 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|isEn       ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.482      ;
; 0.366 ; debouce:U2|detect:detect_inst|cnt1[3]    ; debouce:U2|detect:detect_inst|cnt1[0]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.487      ;
; 0.369 ; vir_key_module:U1|Count_8ms[6]           ; vir_key_module:U1|Count_8ms[6]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.490      ;
; 0.369 ; debouce:U2|delay:delay_inst|count_ms[1]  ; debouce:U2|delay:delay_inst|count_ms[2]  ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.497      ;
; 0.369 ; vir_key_module:U1|i[2]                   ; vir_key_module:U1|i[0]                   ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.044      ; 0.497      ;
; 0.374 ; vir_key_module:U1|Count_8ms[9]           ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.701      ;
; 0.375 ; vir_key_module:U1|Count_8ms[7]           ; vir_key_module:U1|Count_8ms[7]           ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.037      ; 0.496      ;
; 0.383 ; vir_key_module:U1|Count_8ms[11]          ; vir_key_module:U1|Count_8ms[16]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.243      ; 0.710      ;
; 0.385 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[11]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.700      ;
; 0.386 ; debouce:U2|delay:delay_inst|cnt_1[9]     ; debouce:U2|delay:delay_inst|cnt_1[13]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.701      ;
; 0.388 ; debouce:U2|delay:delay_inst|cnt_1[7]     ; debouce:U2|delay:delay_inst|cnt_1[12]    ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.703      ;
; 0.394 ; vir_key_module:U1|Count_8ms[8]           ; vir_key_module:U1|Count_8ms[14]          ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.244      ; 0.722      ;
; 0.395 ; debouce:U2|delay:delay_inst|cnt_1[1]     ; debouce:U2|delay:delay_inst|cnt_1[6]     ; Sys_clk      ; Sys_clk     ; 0.000        ; 0.231      ; 0.710      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Sys_clk'                                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Sys_clk ; Rise       ; Sys_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|Pin_out_r    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_En       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.00         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|i.01         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|H2L_Sig_r1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|L2H_Sig_r1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|isEn       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|F1                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|F2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|i[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|isBounce               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Sys_clk ; Rise       ; vir_key_module:U1|isCount                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[14]          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[16]          ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[0]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[10]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[11]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[12]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[13]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[2]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[3]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_1[6]     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[0]           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|Count_8ms[2]           ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|F1                     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[0]                   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[1]                   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[2]                   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|i[3]                   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|isBounce               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; vir_key_module:U1|isCount                ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[0]  ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[1]  ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[2]  ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|count_ms[3]  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|delay:delay_inst|cnt_En       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[0]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[10]   ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[1]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[2]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[3]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[4]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[5]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[6]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[7]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[8]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Sys_clk ; Rise       ; debouce:U2|detect:detect_inst|cnt1[9]    ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_in    ; Sys_clk    ; 0.927 ; 1.525 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_in    ; Sys_clk    ; -0.688 ; -1.283 ; Rise       ; Sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 4.111 ; 4.158 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 3.993 ; 4.038 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.086  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  Sys_clk         ; -2.086  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -96.254 ; 0.0   ; 0.0      ; 0.0     ; -69.585             ;
;  Sys_clk         ; -96.254 ; 0.000 ; N/A      ; N/A     ; -69.585             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_in    ; Sys_clk    ; 1.622 ; 2.077 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_in    ; Sys_clk    ; -0.688 ; -1.283 ; Rise       ; Sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 6.811 ; 6.799 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_out   ; Sys_clk    ; 3.993 ; 4.038 ; Rise       ; Sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; Sys_clk        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sys_reset      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pin_in         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Sys_clk    ; Sys_clk  ; 1361     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Sys_clk    ; Sys_clk  ; 1361     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue May 07 22:27:36 2019
Info: Command: quartus_sta vr_debounce -c vr_debounce
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vr_debounce.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Sys_clk Sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.086       -96.254 Sys_clk 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.341         0.000 Sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -67.000 Sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.779
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.779       -79.622 Sys_clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.297         0.000 Sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -67.000 Sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.712
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.712       -27.229 Sys_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 Sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -69.585 Sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 387 megabytes
    Info: Processing ended: Tue May 07 22:27:38 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


