<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(510,190)" to="(510,260)"/>
    <wire from="(510,300)" to="(510,370)"/>
    <wire from="(210,380)" to="(460,380)"/>
    <wire from="(210,260)" to="(460,260)"/>
    <wire from="(210,300)" to="(460,300)"/>
    <wire from="(270,280)" to="(460,280)"/>
    <wire from="(220,540)" to="(220,550)"/>
    <wire from="(220,570)" to="(220,580)"/>
    <wire from="(560,590)" to="(620,590)"/>
    <wire from="(390,600)" to="(510,600)"/>
    <wire from="(360,640)" to="(360,650)"/>
    <wire from="(400,560)" to="(400,580)"/>
    <wire from="(710,280)" to="(750,280)"/>
    <wire from="(210,300)" to="(210,380)"/>
    <wire from="(400,580)" to="(510,580)"/>
    <wire from="(330,100)" to="(330,180)"/>
    <wire from="(210,100)" to="(210,200)"/>
    <wire from="(330,180)" to="(360,180)"/>
    <wire from="(330,360)" to="(360,360)"/>
    <wire from="(210,200)" to="(360,200)"/>
    <wire from="(210,260)" to="(210,300)"/>
    <wire from="(510,280)" to="(660,280)"/>
    <wire from="(510,260)" to="(660,260)"/>
    <wire from="(510,300)" to="(660,300)"/>
    <wire from="(390,600)" to="(390,640)"/>
    <wire from="(270,100)" to="(270,280)"/>
    <wire from="(330,180)" to="(330,360)"/>
    <wire from="(220,640)" to="(360,640)"/>
    <wire from="(390,200)" to="(460,200)"/>
    <wire from="(390,180)" to="(460,180)"/>
    <wire from="(390,360)" to="(460,360)"/>
    <wire from="(220,550)" to="(350,550)"/>
    <wire from="(220,570)" to="(350,570)"/>
    <wire from="(210,200)" to="(210,260)"/>
    <wire from="(620,590)" to="(630,590)"/>
    <comp lib="0" loc="(750,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(710,280)" name="OR Gate">
      <a name="label" val="OUTPUT"/>
    </comp>
    <comp lib="1" loc="(390,640)" name="NOT Gate"/>
    <comp lib="1" loc="(510,370)" name="AND Gate"/>
    <comp lib="0" loc="(270,100)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(510,280)" name="AND Gate"/>
    <comp lib="0" loc="(220,640)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(620,590)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(390,360)" name="NOT Gate"/>
    <comp lib="1" loc="(400,560)" name="AND Gate"/>
    <comp lib="1" loc="(560,590)" name="OR Gate">
      <a name="label" val="OUTPUT"/>
    </comp>
    <comp lib="0" loc="(220,540)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(220,580)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(390,180)" name="NOT Gate"/>
    <comp lib="1" loc="(510,190)" name="AND Gate"/>
    <comp lib="0" loc="(210,100)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(330,100)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="1" loc="(390,200)" name="NOT Gate"/>
  </circuit>
</project>
