TimeQuest Timing Analyzer report for pipeline_risc
Thu Nov 29 21:00:35 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; pipeline_risc                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 95.69 MHz ; 95.69 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -9.450 ; -1471.691          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.334 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -9.163 ; -249.471              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.147 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -523.696                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -9.450 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.383     ;
; -9.426 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.359     ;
; -9.404 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 10.329     ;
; -9.328 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 10.236     ;
; -9.316 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.224     ;
; -9.315 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.223     ;
; -9.315 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 10.223     ;
; -9.311 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.219     ;
; -9.310 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 10.218     ;
; -9.304 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 10.212     ;
; -9.292 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.200     ;
; -9.291 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.199     ;
; -9.291 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 10.199     ;
; -9.287 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.195     ;
; -9.286 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 10.194     ;
; -9.266 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.079     ; 10.182     ;
; -9.254 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 10.170     ;
; -9.253 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 10.169     ;
; -9.253 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 10.169     ;
; -9.249 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.079     ; 10.165     ;
; -9.248 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 10.164     ;
; -9.182 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.090     ;
; -9.179 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.087     ;
; -9.177 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.085     ;
; -9.168 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.101     ;
; -9.158 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.066     ;
; -9.155 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.088     ;
; -9.155 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.063     ;
; -9.153 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.061     ;
; -9.140 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.399     ;
; -9.120 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 10.036     ;
; -9.117 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.079     ; 10.033     ;
; -9.116 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.375     ;
; -9.115 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.079     ; 10.031     ;
; -9.112 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.045     ;
; -9.090 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 10.015     ;
; -9.078 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.272      ; 10.345     ;
; -9.056 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.989      ;
; -9.049 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.982      ;
; -9.046 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.954      ;
; -9.034 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.942      ;
; -9.033 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.941      ;
; -9.033 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.941      ;
; -9.033 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.941      ;
; -9.029 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.937      ;
; -9.028 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.936      ;
; -9.021 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.929      ;
; -9.020 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.928      ;
; -9.020 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.928      ;
; -9.016 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.924      ;
; -9.015 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.923      ;
; -9.000 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.428     ; 9.567      ;
; -8.990 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.898      ;
; -8.978 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.886      ;
; -8.977 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.885      ;
; -8.977 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.885      ;
; -8.973 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.881      ;
; -8.972 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.880      ;
; -8.954 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.887      ;
; -8.952 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.079     ; 9.868      ;
; -8.940 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 9.856      ;
; -8.939 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 9.855      ;
; -8.939 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 9.855      ;
; -8.935 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.079     ; 9.851      ;
; -8.934 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 9.850      ;
; -8.934 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.842      ;
; -8.933 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.264      ; 10.192     ;
; -8.927 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.835      ;
; -8.926 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.264      ; 10.185     ;
; -8.925 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.184     ;
; -8.922 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.830      ;
; -8.921 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.829      ;
; -8.921 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.829      ;
; -8.917 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.825      ;
; -8.916 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.824      ;
; -8.915 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.823      ;
; -8.914 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.822      ;
; -8.914 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.822      ;
; -8.910 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.818      ;
; -8.909 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 9.817      ;
; -8.909 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.264      ; 10.168     ;
; -8.902 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.264      ; 10.161     ;
; -8.901 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.160     ;
; -8.900 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.808      ;
; -8.897 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.805      ;
; -8.895 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.803      ;
; -8.887 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.795      ;
; -8.884 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.792      ;
; -8.882 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.790      ;
; -8.878 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.453     ; 9.420      ;
; -8.871 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.272      ; 10.138     ;
; -8.868 ; reg3:PR2_rfa2|Q[2]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.801      ;
; -8.866 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.453     ; 9.408      ;
; -8.865 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.453     ; 9.407      ;
; -8.865 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.453     ; 9.407      ;
; -8.864 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 10.131     ;
; -8.863 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.272      ; 10.130     ;
; -8.861 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.453     ; 9.403      ;
; -8.860 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.453     ; 9.402      ;
; -8.858 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.117     ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.334 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.903      ;
; 0.358 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.372 ; reg16:PR0_pc|Q[2]                                    ; reg16:PR1_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.591      ;
; 0.373 ; reg16:PR0_pc|Q[7]                                    ; reg16:PR1_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; reg16:PR0_pc|Q[11]                                   ; reg16:PR1_pc|Q[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; reg16:PR2_pc|Q[15]                                   ; reg16:PR3_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; reg16:PR0_instr|Q[1]                                 ; reg16:PR1_LS7|Q[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; reg16:PR0_instr|Q[2]                                 ; reg16:PR1_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; reg16:PR2_pc|Q[13]                                   ; reg16:PR3_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.382 ; reg16:PR4_pc|Q[9]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.601      ;
; 0.473 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[28] ; reg16:PR4_memdout|Q[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.692      ;
; 0.478 ; reg3:PR1_pe|Q[1]                                     ; reg3:PR2_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.697      ;
; 0.484 ; reg16:PR4_pc|Q[7]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.704      ;
; 0.486 ; reg16:PR4_pc|Q[11]                                   ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.705      ;
; 0.486 ; reg3:PR1_pe|Q[2]                                     ; reg3:PR2_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.705      ;
; 0.489 ; reg16:PR4_pc|Q[1]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.708      ;
; 0.501 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM~22                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.720      ;
; 0.502 ; reg16:PR2_LS7|Q[14]                                  ; reg16:PR3_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.736      ;
; 0.503 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.722      ;
; 0.506 ; reg16:PR4_LS7|Q[11]                                  ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.399      ; 1.062      ;
; 0.513 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.732      ;
; 0.514 ; reg16:PR0_instr|Q[6]                                 ; reg16:PR1_instr|Q[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.733      ;
; 0.515 ; reg16:PR0_instr|Q[3]                                 ; reg16:PR1_instr|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; reg16:PR3_pc|Q[6]                                    ; reg16:PR4_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; reg16:PR0_pc|Q[0]                                    ; reg16:PR1_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; reg16:PR0_pc|Q[14]                                   ; reg16:PR1_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; reg16:PR2_LS7|Q[13]                                  ; reg16:PR3_LS7|Q[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; reg16:PR0_pc|Q[5]                                    ; reg16:PR1_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.522 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.741      ;
; 0.523 ; reg16:PR3_pc|Q[10]                                   ; reg16:PR4_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.524 ; reg16:PR3_pc|Q[15]                                   ; reg16:PR4_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; reg16:PR3_LS7|Q[7]                                   ; reg16:PR4_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.744      ;
; 0.528 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.747      ;
; 0.530 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.750      ;
; 0.531 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.750      ;
; 0.532 ; reg16:PR3_ctrl|Q[2]                                  ; reg16:PR4_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.751      ;
; 0.535 ; reg16:PR0_instr|Q[10]                                ; reg16:PR1_instr|Q[10]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.754      ;
; 0.535 ; reg16:PR1_pc|Q[9]                                    ; reg16:PR2_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; reg16:PR1_pc|Q[3]                                    ; reg16:PR2_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; reg16:PR1_pc|Q[13]                                   ; reg16:PR2_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.540 ; reg16:PR3_ctrl|Q[5]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.759      ;
; 0.540 ; stage0:stage0_0|reg16:PC|Q[10]                       ; reg16:PR0_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.758      ;
; 0.551 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[36] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11] ; reg16:PR4_memdout|Q[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.554 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[29] ; reg16:PR4_memdout|Q[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[23] ; reg16:PR4_memdout|Q[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.559 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.127      ;
; 0.569 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.808      ;
; 0.574 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.808      ;
; 0.574 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.808      ;
; 0.574 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[35] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.809      ;
; 0.577 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.811      ;
; 0.580 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.814      ;
; 0.580 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.814      ;
; 0.581 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.815      ;
; 0.584 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.818      ;
; 0.584 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.818      ;
; 0.589 ; reg16:PR1_ctrl|Q[15]                                 ; reg3:PR2_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.809      ;
; 0.591 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.595 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.829      ;
; 0.599 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.833      ;
; 0.602 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[24] ; reg16:PR4_memdout|Q[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.821      ;
; 0.604 ; reg16:PR3_newd2|Q[13]                                ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.184      ;
; 0.614 ; reg16:PR1_ctrl|Q[15]                                 ; reg16:PR2_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.201      ;
; 0.631 ; reg16:PR3_newd2|Q[9]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.208      ;
; 0.633 ; reg16:PR2_d1|Q[3]                                    ; reg16:PR3_newd2|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.428      ; 1.218      ;
; 0.644 ; reg8:PR0_mux|Q[0]                                    ; reg3:PR1_pe|Q[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.863      ;
; 0.650 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[1]                ; reg16:PR2_d1|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.869      ;
; 0.652 ; reg16:PR2_pc|Q[7]                                    ; reg16:PR3_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.872      ;
; 0.653 ; reg16:PR3_LS7|Q[9]                                   ; reg16:PR4_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.872      ;
; 0.653 ; reg16:PR3_pc|Q[7]                                    ; reg16:PR4_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.873      ;
; 0.656 ; reg16:PR3_ctrl|Q[6]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.875      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                        ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -9.163 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.071     ;
; -9.151 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 10.060     ;
; -9.139 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 10.047     ;
; -9.127 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 10.036     ;
; -9.101 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 10.017     ;
; -9.073 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.006     ;
; -8.990 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.921      ;
; -8.966 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.897      ;
; -8.944 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 9.867      ;
; -8.881 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.789      ;
; -8.869 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.778      ;
; -8.868 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.776      ;
; -8.856 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.765      ;
; -8.825 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.733      ;
; -8.818 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 10.102     ;
; -8.813 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.722      ;
; -8.794 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 10.078     ;
; -8.787 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 9.703      ;
; -8.772 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.281      ; 10.048     ;
; -8.769 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.677      ;
; -8.762 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.670      ;
; -8.759 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 9.692      ;
; -8.757 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.666      ;
; -8.750 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.659      ;
; -8.713 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.453     ; 9.255      ;
; -8.708 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.639      ;
; -8.701 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.452     ; 9.244      ;
; -8.695 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.626      ;
; -8.667 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.575      ;
; -8.655 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.564      ;
; -8.652 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.583      ;
; -8.630 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 9.553      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.614 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.897      ;
; -8.596 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.527      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.590 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.288      ; 9.873      ;
; -8.589 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.520      ;
; -8.581 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.489      ;
; -8.569 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.478      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.568 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.280      ; 9.843      ;
; -8.540 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.430     ; 9.105      ;
; -8.539 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.086     ; 9.448      ;
; -8.536 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.820      ;
; -8.534 ; reg16:PR2_lmloop|Q[0]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 9.448      ;
; -8.534 ; reg3:PR2_rfa1|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 9.442      ;
; -8.527 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.085     ; 9.437      ;
; -8.523 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.807      ;
; -8.522 ; reg16:PR2_lmloop|Q[0]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 9.437      ;
; -8.522 ; reg3:PR2_rfa1|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.431      ;
; -8.494 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.425      ;
; -8.487 ; reg3:PR2_rfa1|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 9.403      ;
; -8.480 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.764      ;
; -8.459 ; reg3:PR2_rfa1|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 9.392      ;
; -8.458 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.281      ; 9.734      ;
; -8.446 ; reg16:PR4_memdout|Q[3] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 9.363      ;
; -8.427 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.086     ; 9.336      ;
; -8.425 ; reg16:PR4_memdout|Q[2] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 9.341      ;
; -8.424 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.708      ;
; -8.422 ; reg16:PR2_ctrl|Q[9]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.453     ; 8.964      ;
; -8.420 ; reg3:PR2_rfa1|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 9.336      ;
; -8.418 ; reg16:PR4_memdout|Q[3] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.352      ;
; -8.417 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 9.701      ;
; -8.415 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.085     ; 9.325      ;
; -8.410 ; reg16:PR2_ctrl|Q[9]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.452     ; 8.953      ;
; -8.408 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.339      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.147 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.491 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.710      ;
; 1.491 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.710      ;
; 1.508 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.727      ;
; 1.508 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.727      ;
; 1.557 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.791      ;
; 1.801 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.044      ;
; 1.801 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.044      ;
; 1.818 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.061      ;
; 1.818 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.061      ;
; 1.876 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.281     ; 1.752      ;
; 1.887 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; -0.282     ; 1.762      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.072 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.306      ;
; 2.163 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.390      ;
; 2.163 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.390      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.296 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.452      ; 2.905      ;
; 2.304 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.085      ; 2.546      ;
; 2.304 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.085      ; 2.546      ;
; 2.304 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.085      ; 2.546      ;
; 2.321 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.085      ; 2.563      ;
; 2.321 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.085      ; 2.563      ;
; 2.321 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.085      ; 2.563      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.449 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.058      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.466 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.075      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.468 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.429      ; 3.054      ;
; 2.482 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.716      ;
; 2.505 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.724      ;
; 2.505 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.724      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.516 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.451      ; 3.124      ;
; 2.565 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.784      ;
; 2.582 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.801      ;
; 2.688 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.452      ; 3.297      ;
; 2.801 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.281     ; 2.677      ;
; 2.812 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; -0.282     ; 2.687      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.05 MHz ; 107.05 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.341 ; -1281.343         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -8.125 ; -219.768             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.025 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -523.696                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -8.341 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.281      ;
; -8.322 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.262      ;
; -8.285 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.219      ;
; -8.230 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.148      ;
; -8.211 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.129      ;
; -8.204 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.122      ;
; -8.204 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.122      ;
; -8.203 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.121      ;
; -8.199 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.117      ;
; -8.195 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.113      ;
; -8.185 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.103      ;
; -8.185 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.103      ;
; -8.184 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.102      ;
; -8.180 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.098      ;
; -8.176 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.094      ;
; -8.160 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 9.086      ;
; -8.134 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 9.060      ;
; -8.134 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.069     ; 9.060      ;
; -8.133 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 9.059      ;
; -8.129 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.069     ; 9.055      ;
; -8.125 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 9.051      ;
; -8.089 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.007      ;
; -8.086 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.004      ;
; -8.085 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.003      ;
; -8.070 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.988      ;
; -8.068 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.008      ;
; -8.067 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.985      ;
; -8.066 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.984      ;
; -8.050 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.236      ; 9.281      ;
; -8.048 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.988      ;
; -8.031 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.236      ; 9.262      ;
; -8.020 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.960      ;
; -8.019 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.945      ;
; -8.016 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.942      ;
; -8.015 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.941      ;
; -8.002 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 8.936      ;
; -7.984 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.384     ; 8.595      ;
; -7.980 ; reg3:PR4_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.244      ; 9.219      ;
; -7.964 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.904      ;
; -7.957 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.875      ;
; -7.953 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.893      ;
; -7.951 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.891      ;
; -7.937 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.855      ;
; -7.931 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.849      ;
; -7.931 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.849      ;
; -7.930 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.848      ;
; -7.926 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.844      ;
; -7.922 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.840      ;
; -7.911 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.829      ;
; -7.911 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.829      ;
; -7.910 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.828      ;
; -7.909 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.827      ;
; -7.906 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.824      ;
; -7.902 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.820      ;
; -7.883 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.801      ;
; -7.883 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.801      ;
; -7.882 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.800      ;
; -7.880 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.236      ; 9.111      ;
; -7.878 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.236      ; 9.109      ;
; -7.878 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.796      ;
; -7.877 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.803      ;
; -7.877 ; reg3:PR3_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.236      ; 9.108      ;
; -7.874 ; reg3:PR4_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.792      ;
; -7.873 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.406     ; 8.462      ;
; -7.861 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.236      ; 9.092      ;
; -7.859 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.236      ; 9.090      ;
; -7.858 ; reg3:PR2_rfa2|Q[1]   ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.236      ; 9.089      ;
; -7.853 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.771      ;
; -7.851 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.777      ;
; -7.851 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.777      ;
; -7.850 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.776      ;
; -7.847 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.406     ; 8.436      ;
; -7.847 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.406     ; 8.436      ;
; -7.846 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.772      ;
; -7.846 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.406     ; 8.435      ;
; -7.842 ; reg3:PR4_rfa3|Q[1]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.768      ;
; -7.842 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.760      ;
; -7.842 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.406     ; 8.431      ;
; -7.840 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.758      ;
; -7.838 ; reg16:PR2_ctrl|Q[15] ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.406     ; 8.427      ;
; -7.827 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.745      ;
; -7.827 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.745      ;
; -7.826 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.744      ;
; -7.822 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.740      ;
; -7.818 ; reg3:PR3_rfa3|Q[2]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.736      ;
; -7.816 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.734      ;
; -7.816 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.734      ;
; -7.816 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.734      ;
; -7.815 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.733      ;
; -7.814 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.732      ;
; -7.814 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.732      ;
; -7.813 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.731      ;
; -7.813 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.731      ;
; -7.812 ; reg3:PR3_rfa3|Q[0]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.730      ;
; -7.811 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.729      ;
; -7.809 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.727      ;
; -7.807 ; reg3:PR2_rfa2|Q[0]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.725      ;
; -7.805 ; reg16:PR3_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.723      ;
; -7.802 ; reg3:PR2_rfa1|Q[1]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 8.742      ;
; -7.796 ; reg16:PR4_ctrl|Q[2]  ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.714      ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.324 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 0.834      ;
; 0.338 ; reg16:PR0_pc|Q[2]                                    ; reg16:PR1_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; reg16:PR0_pc|Q[7]                                    ; reg16:PR1_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; reg16:PR0_pc|Q[11]                                   ; reg16:PR1_pc|Q[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; reg16:PR2_pc|Q[15]                                   ; reg16:PR3_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; reg16:PR0_instr|Q[1]                                 ; reg16:PR1_LS7|Q[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg16:PR0_instr|Q[2]                                 ; reg16:PR1_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; reg16:PR2_pc|Q[13]                                   ; reg16:PR3_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.345 ; reg16:PR4_pc|Q[9]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.421 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[28] ; reg16:PR4_memdout|Q[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.619      ;
; 0.432 ; reg3:PR1_pe|Q[1]                                     ; reg3:PR2_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.437 ; reg16:PR4_pc|Q[11]                                   ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.636      ;
; 0.438 ; reg16:PR4_pc|Q[7]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.637      ;
; 0.439 ; reg3:PR1_pe|Q[2]                                     ; reg3:PR2_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.441 ; reg16:PR4_pc|Q[1]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.639      ;
; 0.446 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM~22                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.644      ;
; 0.447 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.645      ;
; 0.454 ; reg16:PR2_LS7|Q[14]                                  ; reg16:PR3_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.666      ;
; 0.456 ; reg16:PR4_LS7|Q[11]                                  ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.355      ; 0.955      ;
; 0.464 ; reg16:PR0_instr|Q[3]                                 ; reg16:PR1_instr|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.663      ;
; 0.465 ; reg16:PR0_pc|Q[0]                                    ; reg16:PR1_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; reg16:PR3_pc|Q[6]                                    ; reg16:PR4_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.664      ;
; 0.466 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; reg16:PR0_pc|Q[14]                                   ; reg16:PR1_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; reg16:PR0_pc|Q[5]                                    ; reg16:PR1_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; reg16:PR2_LS7|Q[13]                                  ; reg16:PR3_LS7|Q[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.665      ;
; 0.471 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; reg16:PR3_pc|Q[10]                                   ; reg16:PR4_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; reg16:PR3_LS7|Q[7]                                   ; reg16:PR4_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.473 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.673      ;
; 0.474 ; reg16:PR3_pc|Q[15]                                   ; reg16:PR4_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.672      ;
; 0.474 ; reg16:PR0_instr|Q[6]                                 ; reg16:PR1_instr|Q[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.674      ;
; 0.476 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.675      ;
; 0.479 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.678      ;
; 0.481 ; reg16:PR3_ctrl|Q[2]                                  ; reg16:PR4_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.680      ;
; 0.483 ; reg16:PR1_pc|Q[9]                                    ; reg16:PR2_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.681      ;
; 0.483 ; reg16:PR1_pc|Q[3]                                    ; reg16:PR2_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.485 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; reg16:PR1_pc|Q[13]                                   ; reg16:PR2_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.684      ;
; 0.486 ; stage0:stage0_0|reg16:PC|Q[10]                       ; reg16:PR0_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.685      ;
; 0.489 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.491 ; reg16:PR0_instr|Q[10]                                ; reg16:PR1_instr|Q[10]                                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.691      ;
; 0.496 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[36] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11] ; reg16:PR4_memdout|Q[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; reg16:PR3_ctrl|Q[5]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[29] ; reg16:PR4_memdout|Q[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[23] ; reg16:PR4_memdout|Q[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.511 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[35] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.526 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.738      ;
; 0.526 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.738      ;
; 0.527 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.739      ;
; 0.529 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.741      ;
; 0.530 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.743      ;
; 0.533 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.745      ;
; 0.534 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.043      ;
; 0.534 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.746      ;
; 0.534 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.746      ;
; 0.535 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.747      ;
; 0.535 ; reg16:PR1_ctrl|Q[15]                                 ; reg3:PR2_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.539 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.751      ;
; 0.542 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.754      ;
; 0.544 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[24] ; reg16:PR4_memdout|Q[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.742      ;
; 0.544 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.756      ;
; 0.566 ; reg16:PR1_ctrl|Q[15]                                 ; reg16:PR2_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.094      ;
; 0.574 ; reg8:PR0_mux|Q[0]                                    ; reg3:PR1_pe|Q[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.773      ;
; 0.579 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[1]                ; reg16:PR2_d1|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.777      ;
; 0.579 ; reg16:PR3_newd2|Q[13]                                ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.097      ;
; 0.580 ; reg16:PR2_d1|Q[3]                                    ; reg16:PR3_newd2|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.383      ; 1.107      ;
; 0.583 ; reg16:PR3_LS7|Q[11]                                  ; reg16:PR3_newd2|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.795      ;
; 0.592 ; reg16:PR3_LS7|Q[9]                                   ; reg16:PR4_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.791      ;
; 0.592 ; reg16:PR2_pc|Q[7]                                    ; reg16:PR3_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.791      ;
; 0.595 ; reg16:PR3_ctrl|Q[6]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.794      ;
; 0.597 ; reg16:PR3_pc|Q[7]                                    ; reg16:PR4_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.796      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                         ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.125 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.043      ;
; -8.106 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 9.024      ;
; -8.105 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.023      ;
; -8.086 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.004      ;
; -8.055 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.981      ;
; -8.021 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.961      ;
; -7.946 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.886      ;
; -7.927 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.867      ;
; -7.890 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 8.824      ;
; -7.852 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.770      ;
; -7.832 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.750      ;
; -7.832 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.750      ;
; -7.812 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.730      ;
; -7.804 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.722      ;
; -7.798 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 9.053      ;
; -7.784 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.702      ;
; -7.779 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 9.034      ;
; -7.772 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.698      ;
; -7.768 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.406     ; 8.357      ;
; -7.748 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.666      ;
; -7.748 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.406     ; 8.337      ;
; -7.742 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.254      ; 8.991      ;
; -7.738 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.678      ;
; -7.737 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.655      ;
; -7.735 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.653      ;
; -7.728 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.646      ;
; -7.717 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.635      ;
; -7.715 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.633      ;
; -7.673 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.613      ;
; -7.653 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.593      ;
; -7.625 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.565      ;
; -7.607 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 8.541      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.607 ; reg3:PR3_rfa3|Q[1]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.862      ;
; -7.589 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.384     ; 8.200      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.588 ; reg3:PR2_rfa2|Q[1]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.260      ; 8.843      ;
; -7.586 ; reg3:PR2_rfa1|Q[1]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.504      ;
; -7.576 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.494      ;
; -7.569 ; reg3:PR3_rfa3|Q[2]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.509      ;
; -7.568 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.486      ;
; -7.566 ; reg3:PR2_rfa1|Q[1]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.484      ;
; -7.558 ; reg3:PR2_rfa2|Q[0]     ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.498      ;
; -7.556 ; reg16:PR3_ctrl|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.496      ;
; -7.556 ; reg3:PR2_rfa2|Q[2]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.474      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.551 ; reg3:PR4_rfa3|Q[0]     ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.254      ; 8.800      ;
; -7.548 ; reg16:PR4_ctrl|Q[1]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.466      ;
; -7.532 ; reg3:PR2_rfa1|Q[0]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.458      ;
; -7.527 ; reg16:PR2_lmloop|Q[0]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 8.451      ;
; -7.525 ; reg3:PR3_rfa3|Q[0]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.780      ;
; -7.510 ; reg16:PR2_ctrl|Q[9]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.406     ; 8.099      ;
; -7.508 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 8.426      ;
; -7.507 ; reg16:PR2_lmloop|Q[0]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.071     ; 8.431      ;
; -7.505 ; reg16:PR4_ctrl|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.760      ;
; -7.498 ; reg3:PR2_rfa1|Q[0]     ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.438      ;
; -7.490 ; reg16:PR2_ctrl|Q[9]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.406     ; 8.079      ;
; -7.488 ; reg16:PR4_ctrl|Q[0]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.406      ;
; -7.477 ; reg3:PR4_rfa3|Q[2]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.260      ; 8.732      ;
; -7.468 ; reg16:PR4_memdout|Q[2] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.068     ; 8.395      ;
; -7.464 ; reg3:PR2_rfa1|Q[2]     ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 8.390      ;
; -7.459 ; reg3:PR4_rfa3|Q[1]     ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.254      ; 8.708      ;
; -7.457 ; reg16:PR4_memdout|Q[3] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.068     ; 8.384      ;
; -7.456 ; reg16:PR4_memdout|Q[1] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.068     ; 8.383      ;
; -7.441 ; reg16:PR2_ctrl|Q[15]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.367      ;
; -7.434 ; reg16:PR4_memdout|Q[2] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.375      ;
; -7.432 ; reg16:PR4_memdout|Q[4] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.068     ; 8.359      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.025 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.237      ;
; 1.343 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.541      ;
; 1.343 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.541      ;
; 1.358 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.556      ;
; 1.358 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.556      ;
; 1.403 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.615      ;
; 1.629 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.850      ;
; 1.629 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.850      ;
; 1.644 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.865      ;
; 1.644 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.865      ;
; 1.700 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.256     ; 1.588      ;
; 1.706 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; -0.255     ; 1.595      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.844 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.056      ;
; 1.980 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.060      ; 2.184      ;
; 1.980 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 2.184      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.068 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.618      ;
; 2.086 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.307      ;
; 2.086 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.307      ;
; 2.086 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.307      ;
; 2.101 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.322      ;
; 2.101 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.322      ;
; 2.101 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.322      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.217 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.767      ;
; 2.224 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 2.436      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.225 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.753      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.232 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.782      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.264 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.813      ;
; 2.294 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.493      ;
; 2.294 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.493      ;
; 2.333 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.531      ;
; 2.348 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.546      ;
; 2.417 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.967      ;
; 2.519 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.256     ; 2.407      ;
; 2.538 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; -0.255     ; 2.427      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.954 ; -669.328          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.163 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -4.718 ; -126.899             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.631 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -551.032                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                     ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.954 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 5.901      ;
; -4.925 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.876      ;
; -4.910 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.861      ;
; -4.861 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.802      ;
; -4.852 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.793      ;
; -4.852 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.793      ;
; -4.851 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.792      ;
; -4.850 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.791      ;
; -4.843 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.784      ;
; -4.842 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.777      ;
; -4.833 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.768      ;
; -4.833 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.768      ;
; -4.832 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.767      ;
; -4.831 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.766      ;
; -4.827 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.762      ;
; -4.824 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.759      ;
; -4.818 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.753      ;
; -4.818 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.753      ;
; -4.817 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.752      ;
; -4.816 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.751      ;
; -4.809 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.744      ;
; -4.779 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.720      ;
; -4.776 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.717      ;
; -4.773 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.714      ;
; -4.772 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 5.719      ;
; -4.768 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.719      ;
; -4.766 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.143      ; 5.896      ;
; -4.764 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.715      ;
; -4.760 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.695      ;
; -4.757 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.692      ;
; -4.754 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.689      ;
; -4.750 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.701      ;
; -4.747 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.137      ; 5.871      ;
; -4.745 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.680      ;
; -4.742 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.677      ;
; -4.739 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.674      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.137      ; 5.856      ;
; -4.714 ; reg3:PR2_rfa2|Q[0]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.665      ;
; -4.711 ; reg3:PR3_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.662      ;
; -4.685 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.620      ;
; -4.681 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.616      ;
; -4.679 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.620      ;
; -4.676 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.611      ;
; -4.676 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.611      ;
; -4.675 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.610      ;
; -4.674 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.609      ;
; -4.672 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.607      ;
; -4.672 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.607      ;
; -4.671 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.606      ;
; -4.670 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.611      ;
; -4.670 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.611      ;
; -4.670 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.605      ;
; -4.669 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.610      ;
; -4.668 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.609      ;
; -4.667 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.602      ;
; -4.667 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.602      ;
; -4.663 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.598      ;
; -4.661 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.602      ;
; -4.658 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.593      ;
; -4.658 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.593      ;
; -4.657 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.592      ;
; -4.656 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.591      ;
; -4.649 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.584      ;
; -4.643 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.143      ; 5.773      ;
; -4.638 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.143      ; 5.768      ;
; -4.636 ; reg3:PR4_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.143      ; 5.766      ;
; -4.636 ; reg16:PR3_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.587      ;
; -4.631 ; reg3:PR2_rfa2|Q[0]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.566      ;
; -4.628 ; reg3:PR3_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.563      ;
; -4.624 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.137      ; 5.748      ;
; -4.622 ; reg3:PR2_rfa2|Q[0]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.557      ;
; -4.622 ; reg3:PR2_rfa2|Q[0]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.557      ;
; -4.621 ; reg3:PR2_rfa2|Q[0]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.556      ;
; -4.620 ; reg3:PR2_rfa2|Q[0]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.555      ;
; -4.619 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.137      ; 5.743      ;
; -4.619 ; reg3:PR3_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.554      ;
; -4.619 ; reg3:PR3_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.554      ;
; -4.618 ; reg3:PR3_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.553      ;
; -4.617 ; reg3:PR3_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.137      ; 5.741      ;
; -4.617 ; reg3:PR3_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.552      ;
; -4.613 ; reg3:PR2_rfa2|Q[0]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.548      ;
; -4.610 ; reg3:PR3_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.545      ;
; -4.609 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.137      ; 5.733      ;
; -4.608 ; reg3:PR2_rfa2|Q[2]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.559      ;
; -4.606 ; reg3:PR2_rfa1|Q[0]    ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 5.553      ;
; -4.604 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.137      ; 5.728      ;
; -4.603 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.538      ;
; -4.602 ; reg3:PR2_rfa2|Q[1]    ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.137      ; 5.726      ;
; -4.600 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.535      ;
; -4.599 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.534      ;
; -4.597 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.538      ;
; -4.597 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.532      ;
; -4.596 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.531      ;
; -4.594 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[8]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.535      ;
; -4.593 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.528      ;
; -4.591 ; reg3:PR4_rfa3|Q[1]    ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.532      ;
; -4.591 ; reg16:PR2_lmloop|Q[0] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 5.548      ;
; -4.590 ; reg16:PR4_ctrl|Q[2]   ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.137      ; 5.714      ;
; -4.586 ; reg3:PR3_rfa3|Q[0]    ; stage0:stage0_0|reg16:PC|Q[1]  ; clk          ; clk         ; 1.000        ; 0.137      ; 5.710      ;
; -4.585 ; reg3:PR4_rfa3|Q[2]    ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.520      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.163 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.488      ;
; 0.186 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; reg16:PR0_pc|Q[2]                                    ; reg16:PR1_pc|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; reg16:PR0_pc|Q[7]                                    ; reg16:PR1_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; reg16:PR2_pc|Q[15]                                   ; reg16:PR3_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg16:PR0_instr|Q[1]                                 ; reg16:PR1_LS7|Q[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; reg16:PR0_pc|Q[11]                                   ; reg16:PR1_pc|Q[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; reg16:PR0_instr|Q[2]                                 ; reg16:PR1_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; reg16:PR2_pc|Q[13]                                   ; reg16:PR3_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.199 ; reg16:PR4_pc|Q[9]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.252 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[28] ; reg16:PR4_memdout|Q[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; reg3:PR1_pe|Q[1]                                     ; reg3:PR2_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.256 ; reg16:PR4_pc|Q[7]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.377      ;
; 0.259 ; reg16:PR4_pc|Q[1]                                    ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; reg16:PR4_LS7|Q[11]                                  ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.219      ; 0.562      ;
; 0.259 ; reg16:PR4_pc|Q[11]                                   ; stage2:stage2_2|rf:rf_1|reg16:r7|Q[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; reg16:PR2_LS7|Q[14]                                  ; reg16:PR3_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.387      ;
; 0.261 ; reg3:PR1_pe|Q[2]                                     ; reg3:PR2_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.262 ; reg16:PR0_instr|Q[6]                                 ; reg16:PR1_instr|Q[6]                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.383      ;
; 0.263 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.265 ; reg16:PR0_pc|Q[0]                                    ; reg16:PR1_pc|Q[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; reg16:PR0_instr|Q[3]                                 ; reg16:PR1_instr|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.267 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM~22                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg16:PR3_pc|Q[6]                                    ; reg16:PR4_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg16:PR0_pc|Q[5]                                    ; reg16:PR1_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; reg16:PR2_LS7|Q[13]                                  ; reg16:PR3_LS7|Q[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; reg16:PR0_pc|Q[14]                                   ; reg16:PR1_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.270 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; reg16:PR0_instr|Q[10]                                ; reg16:PR1_instr|Q[10]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; reg16:PR3_pc|Q[10]                                   ; reg16:PR4_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; reg16:PR3_LS7|Q[7]                                   ; reg16:PR4_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; reg16:PR3_pc|Q[15]                                   ; reg16:PR4_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; reg16:PR1_pc|Q[0]                                    ; reg16:PR2_adderout|Q[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.277 ; reg16:PR3_ctrl|Q[5]                                  ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; reg16:PR3_ctrl|Q[2]                                  ; reg16:PR4_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; reg16:PR1_pc|Q[9]                                    ; reg16:PR2_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; reg16:PR1_pc|Q[3]                                    ; reg16:PR2_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; reg16:PR1_pc|Q[13]                                   ; reg16:PR2_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.281 ; stage0:stage0_0|reg16:PC|Q[10]                       ; reg16:PR0_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.293 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.617      ;
; 0.294 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[36] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[29] ; reg16:PR4_memdout|Q[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11] ; reg16:PR4_memdout|Q[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[23] ; reg16:PR4_memdout|Q[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.300 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.301 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.301 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.303 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.432      ;
; 0.304 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.433      ;
; 0.304 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[35] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.436      ;
; 0.307 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR1_ctrl|Q[15]                                 ; reg3:PR2_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.437      ;
; 0.308 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.438      ;
; 0.310 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.439      ;
; 0.311 ; reg16:PR0_instr|Q[12]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.440      ;
; 0.317 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.446      ;
; 0.317 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; reg16:PR0_instr|Q[13]                                ; reg16:PR1_ctrl|Q[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.447      ;
; 0.322 ; reg16:PR3_newd2|Q[13]                                ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.655      ;
; 0.323 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[24] ; reg16:PR4_memdout|Q[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; reg16:PR2_d1|Q[3]                                    ; reg16:PR3_newd2|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.234      ; 0.646      ;
; 0.328 ; reg16:PR1_ctrl|Q[15]                                 ; reg16:PR2_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.648      ;
; 0.334 ; reg16:PR3_LS7|Q[9]                                   ; reg16:PR4_LS7|Q[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.334 ; reg16:PR3_pc|Q[7]                                    ; reg16:PR4_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; reg16:PR2_pc|Q[7]                                    ; reg16:PR3_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.335 ; reg16:PR0_instr|Q[9]                                 ; reg16:PR1_instr|Q[9]                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.337 ; reg16:PR0_pc|Q[3]                                    ; reg16:PR1_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.338 ; reg16:PR3_newd2|Q[9]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.667      ;
; 0.341 ; stage2:stage2_2|rf:rf_1|reg16:r5|Q[1]                ; reg16:PR2_d1|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                        ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.718 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.669      ;
; -4.718 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.659      ;
; -4.709 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.644      ;
; -4.699 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.634      ;
; -4.694 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.629      ;
; -4.684 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.619      ;
; -4.654 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 5.599      ;
; -4.625 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.574      ;
; -4.610 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.559      ;
; -4.552 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.487      ;
; -4.548 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.483      ;
; -4.542 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.477      ;
; -4.540 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.676      ;
; -4.538 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.473      ;
; -4.536 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.487      ;
; -4.536 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.477      ;
; -4.534 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.469      ;
; -4.524 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.459      ;
; -4.511 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.651      ;
; -4.498 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.433      ;
; -4.496 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.636      ;
; -4.495 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.430      ;
; -4.488 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.423      ;
; -4.485 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.420      ;
; -4.472 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 5.417      ;
; -4.468 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.417      ;
; -4.464 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.413      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.455 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.148      ; 5.590      ;
; -4.450 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.399      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.426 ; reg3:PR3_rfa3|Q[1]    ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.565      ;
; -4.420 ; reg16:PR3_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.355      ;
; -4.414 ; reg3:PR2_rfa2|Q[0]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.363      ;
; -4.411 ; reg3:PR3_rfa3|Q[2]    ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.360      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.411 ; reg3:PR2_rfa2|Q[1]    ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.152      ; 5.550      ;
; -4.410 ; reg16:PR3_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.345      ;
; -4.392 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.327      ;
; -4.382 ; reg3:PR2_rfa2|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.317      ;
; -4.375 ; reg16:PR2_lmloop|Q[0] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.046     ; 5.316      ;
; -4.370 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.321      ;
; -4.370 ; reg3:PR2_rfa1|Q[0]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.311      ;
; -4.368 ; reg16:PR2_ctrl|Q[15]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.250     ; 5.105      ;
; -4.365 ; reg16:PR2_lmloop|Q[0] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.306      ;
; -4.358 ; reg3:PR4_rfa3|Q[1]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.494      ;
; -4.358 ; reg3:PR2_rfa1|Q[1]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 5.293      ;
; -4.358 ; reg16:PR2_ctrl|Q[15]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.250     ; 5.095      ;
; -4.354 ; reg16:PR4_ctrl|Q[2]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.494      ;
; -4.350 ; reg3:PR3_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.490      ;
; -4.348 ; reg3:PR2_rfa1|Q[1]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 5.283      ;
; -4.337 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.051     ; 5.273      ;
; -4.336 ; reg16:PR3_ctrl|Q[2]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.285      ;
; -4.336 ; reg3:PR4_rfa3|Q[2]    ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.476      ;
; -4.333 ; reg3:PR2_rfa1|Q[2]    ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.284      ;
; -4.333 ; reg3:PR2_rfa1|Q[2]    ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 5.274      ;
; -4.327 ; reg16:PR4_ctrl|Q[1]   ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.051     ; 5.263      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; reg3:PR4_rfa3|Q[0]    ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; 0.149      ; 5.447      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.631 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.760      ;
; 0.821 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.941      ;
; 0.833 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.953      ;
; 0.833 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.953      ;
; 0.852 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.980      ;
; 1.001 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.137      ;
; 1.001 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.137      ;
; 1.013 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.149      ;
; 1.013 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.149      ;
; 1.029 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; -0.149     ; 0.964      ;
; 1.039 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; -0.149     ; 0.974      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.134 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.263      ;
; 1.193 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.317      ;
; 1.193 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.317      ;
; 1.267 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.402      ;
; 1.267 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.402      ;
; 1.267 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.402      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.274 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.608      ;
; 1.279 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.414      ;
; 1.279 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.414      ;
; 1.279 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR4_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.414      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.339 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.673      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.351 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.685      ;
; 1.384 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.512      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.386 ; reg3:PR2_rfa3|Q[0]   ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.705      ;
; 1.393 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.513      ;
; 1.393 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.513      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[12] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.419 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.249      ; 1.752      ;
; 1.421 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.541      ;
; 1.433 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR3_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.553      ;
; 1.520 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.853      ;
; 1.560 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.249      ; 1.893      ;
; 1.561 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; -0.149     ; 1.496      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.450    ; 0.163 ; -9.163   ; 0.631   ; -3.000              ;
;  clk             ; -9.450    ; 0.163 ; -9.163   ; 0.631   ; -3.000              ;
; Design-wide TNS  ; -1471.691 ; 0.0   ; -249.471 ; 0.0     ; -551.032            ;
;  clk             ; -1471.691 ; 0.000 ; -249.471 ; 0.000   ; -551.032            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 898768   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 898768   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 361700   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 361700   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 459   ; 459  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Thu Nov 29 21:00:33 2018
Info: Command: quartus_sta pipeline_risc -c pipeline_risc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline_risc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.450           -1471.691 clk 
Info (332146): Worst-case hold slack is 0.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.334               0.000 clk 
Info (332146): Worst-case recovery slack is -9.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.163            -249.471 clk 
Info (332146): Worst-case removal slack is 1.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.147               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -523.696 clk 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.341           -1281.343 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332146): Worst-case recovery slack is -8.125
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.125            -219.768 clk 
Info (332146): Worst-case removal slack is 1.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.025               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -523.696 clk 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.954
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.954            -669.328 clk 
Info (332146): Worst-case hold slack is 0.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.163               0.000 clk 
Info (332146): Worst-case recovery slack is -4.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.718            -126.899 clk 
Info (332146): Worst-case removal slack is 0.631
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.631               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -551.032 clk 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1105 megabytes
    Info: Processing ended: Thu Nov 29 21:00:35 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


