---
title: "2025-09-02"
tags:
    - Study
    - System Verilog
date: "2025-09-02"
thumbnail: "/assets/img/thumbnail/SystemVerilog.png"
bookmark: true
---

# UVM 검증
---
System Verilog : 검증에 대한 표준이 되어가고 있음
UVM : 검증 Framework, System Verilog 로 설계

| | Verilog | System Verilog |
|:--:|:--:|:--:|
| OOP<br>(객체지향) | X | O<br>(Class 문법 사용) |
| DataType | H/W 중심 DataType | S/W 중심 DataType<br>(S/W 기능 추가) |

Verilog를 통해 복잡한 회로설계는 가능해졌으나 잘못 찍으면 큰일남 -> 검증





