## 1. Introdução

O objetivo deste projeto final de engenharia (PFE) é desenvolver um processador
baseado na arquitetura aberta de conjunto de instruções RISC-V, proposto pelo
Centro de Tecnologia da Informação Renato Archer (CTI) para uso em aplicações
aeroespaciais. A princípio, este projeto surgiu da necessidade de tornar o Brasil
independente no setor de tecnologia aeroespacial e desenvolver processadores para os
satélites do programa espacial nacional dentro do país. Uma vez que o cliente não possui
uma arquitetura de processador própria, como ARM (_Advanced RISC Machine_) da ARM Holdings
e x86 da Intel, há dependência de Propriedade Intelectual (Intellectual Property - IP) de 
empresas que vendem processadores, o que pode levar à falta destes componentes no Brasil 
dependendo da oferta disponível do mercado ou caso ocorram conflitos de interesse. Como 
solução para o problema apresentado, foi proposto o projeto pelo CTI como tema de PFE de 
longo prazo para os alunos de Engenharia da Computação, sendo o RISC-V a escolha do cliente.

Foi acordado entre os alunos do PFE e os membros da CTI que, até a
entrega intermediária, deve-se ter como resultado a base do que se deseja
desenvolver: um processador RISC-V funcional, desenvolvido seguindo boas
práticas de desenvolvimento, como desenvolvimento hierárquico modular para
facilitar a atualização do projeto para suportar uma arquitetura com tolerância
a falhas ao processador. Também deve ser criado um ambiente de testes de unidade
e de integração em um ambiente de desenvolvimento conteinerizado, utilizando
Docker, para que a infraestrutura seja replicável.

O projeto não demonstra ter questões no âmbito legal, e pode ter uso prático
futuramente de acordo com as necessidades do CTI, porém como a proposta do CTI é
desenvolver o projeto a longo prazo em parceria com o Insper, sendo este PFE a
primeira etapa para a criação da IP desejada, o andamento
do projeto fica dependente do interesse de alunos do PFE do Insper de semestres
posteriores continuarem o desenvolvimento.

### 1.1 Escopo do projeto

Após conversas com o cliente, o escopo do projeto foi definido como sendo o
desenvolvimento de um processador funcional com testes unitários e de integração
implementados, sendo que a empresa seria responsável pela fabricação da CPU.

1. O que faz parte do projeto
   - Desenvolvimento de um processador baseado na arquitetura RISC-V;
   - Infraestrutura de testes unitários e de integração para o processador e
     seus componentes;
   - Criação de um manual com o guia de uso e referência para o projeto e o
     processador.
2. O que não faz parte do projeto
   - Fabricação da CPU

Vale ressaltar que foi acordado junto ao cliente que a arquitetura do processador
a ser desenvolvida seria a do Conjunto de Inteiros para 32 _bits_ (RV32I), que
possui um total de 40 instruções, das quais 3 foram definidas como estando fora
de escopo, uma vez que são necessárias para processadores superescalares, que
não é o objetivo deste projeto. Também foi proposto como desafio implementar
a extensão de multiplicação para expandir a funcionalidade do processador.

Foi desenvolvido um processador capaz de executar as 37 instruções de forma individual
e integrada, assim como acordado com o cliente, com todos os componentes individuais tendo pelo menos
um caso de teste implementado, exceto pelas etapas do _pipeline_, que foram desenvolvidas usando registros,
o que impede que sejam diretamente testadas usando a metodologia de testes deste projeto, porém apesar desse
percalço, as etapas foram validadas indiretamente nos testes das instruções, que também servem para
validar o processador como um todo, e a integração de seus elementos.

Essa integração fica mais clara ao observar a Figura 1, que ilustra a visão geral 
(_top level_) do processador desenvolvido até o momento, com os
barramentos representando os registradores entre as etapas do _pipeline_.

![Topologia do Top Level](../public/images/reference/report_components/top_level.drawio.svg "Diagrama do processador implementado, ilustração baseada em um simulador _web_ de RISC-V (MARIOTTI; GIORGI, 2022)")

### 1.2 Recursos

Para o desenvolvimento do processador, foi necessário o uso de um conjunto de
ferramentas:

- **Visual Studio Code**, um editor de texto muito utilizado por programadores para desenvolver código, 
  com propósito de facilitar o processo de desenvolvimento e teste do processador e seus componentes (MICROSOFT, 2015);
- **GHDL**, uma ferramenta open-source de sintetização para o projeto em VHDL e
  simulação dos componentes (GINGOLD, 2023);
- **Yosys**, é uma ferramenta open-source de sintetização e elaboração do
  projeto em VHDL (WOLF, 2020);
- **Netlistsvg**, é uma ferramenta open-source de elaboração de diagramas
  vetoriais dos componentes para o Yosys (TURLEY, 2016);
- **Cocotb**, um framework open-source de verificação de design de chips em
  python, com propósito de testar os componentes desenvolvidos (COCOTB, 2024);
- **Pytest**, um framework open-source de testes em python, com propósito de
  testar os componentes desenvolvidos (KREKEL; TEAM, 2015);
- **GitHub**, um ambiente de desenvolvimento colaborativo com controle de
  versão, com propósito de gestão do projeto e automação da execução de testes
  unitários e de integração por meio de uma infraestrutura em nuvem (GITHUB, 2024);
- **GitHub Pages**, uma infraestrutura em nuvem, com propósito de publicar o
  guia de uso e documentação do projeto on-line (GITHUB PAGES, 2024).
- **Quartus**, um software de design de dispositivos lógicos da Intel (INTEL, 2024).

### 1.3 Mapeamento dos _stakeholders_

O mapeamento dos _stakeholders_ pode ser visto na Tabela _Stakeholders_:

|                        _Stakeholder_                        |          Posição          |   Papel no Projeto    | Expectativas                                                                                                                                     |
| :---------------------------------------------------------: | :-----------------: | :-------------------: | :----------------------------------------------------------------------------------------------------------------------------------------------: |
|                         Saulo Finco                         |    Tecnologista Sênior    | Orientador da empresa | Desenvolvimento de um RISC-V para uso aeroespacial com infraestrutura CI/CD de testes para a criação de uma propriedade intelectual baseada nele |
| Líderes do CTI/Ministério da Ciência, Tecnologia e Inovação |     Empresa parceira      |   Empresa parceira    | Desenvolvimento em uma propriedade intelectual baseada no RISC-V para obter soberania no setor aeroespacial                                      |
|                        Rafael Corsi                         |         Professor         | Professor orientador  | Desenvolvimento de um RISC-V com infraestrutura CI/CD de testes, utilizando os conceitos aprendidos durante o curso pelos alunos                 |
|                      RISC-V International                   | Organização Internacional | Entidade interessada  | Desenvolvimento da arquitetura RISC-V, maior contribuição do Brasil para a RISC-V International                                                 |
<p class="table_subtitle"><b>Tabela <i>Stakeholders</i></b> - Tabela de mapeamento dos <i>stakeholders</i>.</p>

### 1.4 Questões Éticas e Profissionais

Um passo na busca pela soberania do Brasil no setor de tecnologia aeroespacial está na posse
de conhecimento prático do desenvolvimento de componentes de eletrônica avançada utilizados
em programas espaciais. A dependência de empresas que possuem as propriedades intelectuais 
desses componentes, o que faz o uso dessas tecnologias ocorrer por meio de licenças, pode comprometer 
o desenvolvimento desses programas no Brasil por oferta do mercado ou conflitos de interesse.

Por isso, o desenvolvimento do RISC-V, uma arquitetura aberta gerida por uma entidade internacional
da qual o Brasil faz parte desde o final de fevereiro de 2024 (MINISTÉRIO DA CIÊNCIA, TECNOLOGIA E INOVAÇÃO, 2024), 
é de interesse da nação brasileira e da RISC-V International, assim como dos países presentes nesta organização. 

### 1.5 Normas Técnicas

Utilizou-se das normas definidas pela entidade que é responsável pela
especificação da arquitetura RISC-V (2022, RISC-V International), onde se define
que o processador deve ser capaz de interpretar um conjunto de instruções, que
está especificado no Anexo A, e quaisquer futuras iterações do projeto devem
seguir essas normas também.

No que se refere às normas de desenvolvimento da Gaisler (GAISLER, 2024), o projeto
não foi desenvolvido inteiramente com uso de records pois a infraestrutura de testes
não possibilita teste de componentes que usam records.

### 1.6 Revisão do Estado da Arte

O RISC-V (Reduced Instruction Set Computing - V) é uma arquitetura de conjunto de instruções
aberta, desenvolvida pela Universidade da Califórnia, Berkeley, que tem como principal 
característica a modularidade, possuindo o core e permitindo acrescentar extensões de acordo com necessidade. Diversas empresas,e universidades pelo mundo tem 
investido na arquitetura para aplicações distintas (RISC-V FOUNDATION, 2023).

Alguns projetos que tem sido desenvolvidos pelas organizações são:

- Xuantie-910: criado pelo Alibaba, possui 16 núcleos feitos com RV64GCV, e apresenta extensões personalizadas para operações aritméticas, manipulação de bits, _load_ e _store, e operações de cache. Cada core possui um pipeline de 12 estágios, alcançando um clock máximo de 2.5 GHz. Implementações do Xuantie FPGA, foram instaladas nos _data centers_ da Alibaba para acelerar determinadas aplicações, como blockchain (CHEN et al., 2020).

- PULP: a ETH Zurich e a University of Bologna, tornaram abertos os códigos da plataforma PULP (Parallel Ultra Low Power). Essa plataforma contém diversas IPs, indo desde um núcleo com 2 estágios de 32 bits, com o RISC-V RV32EC para um com 6 estágios, com cache e com a nomenclatura RV64GC. A plataforma também possui IPs para comunicação e pode ser integrada em uma FPGA (ROSSI et al., 2015).

O desenvolvimento de um processador com essa arquitetura para o ramo aeroespacial possui alguns desafios, pois é preciso ser resistente a radiação, temperaturas extremas, vibrações mecânicas e ao vácuo do espaço. Um exemplo de processador utilizado para o ramo aeroespacial é o LEON, que possui tolerância a falhas e os requisitos necessários, que é baseado na arquitetura SPARC, e utilizado pela Agência Espacial Européia (ESA) (MASCIO et al., 2019). 

A Gaisler, empresa que desenvolve produtos LEON, desenvolveu o NOEL-V, um processador RISC-V para uso aeroespacial. Ele possui possui tolerância a falhas, sendo de acordo com a empresa, ideal para aplicações aeroespaciais. O NOEL-V também faz uso da modularidade da arquitetura RISC-V, tendo várias versões, cada uma com extensões diferentes, que pode ser visto na Tabela NOEL-V, permitindo atender necessidades específicas de cada aplicação (GAISLER, 2022).

<img src="/images/reference/report_components/tabela_gaisler.drawio.svg" width="800" style="margin: 0 auto;">
<figcaption>
    <p class="table_subtitle"><b>Tabela <i>NOEL-V</i></b> - Tabela das versões do NOEL-V.</p>
</figcaption>

Além da Gaisler, a empresa  SiFive, também desenvolve IPs cores para a linha de FPGAs da Microchip, utilizando o seu ecossistema chamado Mi-V. Essa linha de FPGAs inclui placas tolerantes a radiação (MICROCHIP, 2022).

O uso de uma arquitetura aberta permite o reuso e a acumulação do conhecimento de design, que acelera o desenvolvimento de novos produtos. Além disso, ao utilzar uma arquitetura aberta, facilita o
desenvolvimento de software, pois é possível manter seu ecossistema em diferentes projetos (FURANO et al., 2022).

Atualmente para o ecossistema de software do RISC-V, existem diversas ferramentas de desenvolvimento, como os compiladores GCC (GCC, 2024) e LLVM (LLVM, 2024), para linguagens como C e C++.  Além disso, a ferramenta de _debug_ GDB (GDB, 2024) também é compatível com a arquitetura. 

Algo que contribui para o ecossistema de software são os sistemas operacionais disponíveis. Atualmente, O FreeRTOS (FREERTOS, 2020), Zephyr (ZEPHYR, 2015), e algumas distribuições do Linux, como o Fedora (FEDORA, 2023), Debian (DEBIAN, 2021) e Ubuntu (UBUNTU, 2022), possuem suporte para a arquitetura RISC-V.
