
options trace
verilog

module foo(1 2);
  parameter R=1
  resistor #(.r(R)) rr(1 2);
endmodule

paramset myres foo;
  parameter foo
 .R={foo+5};
endparamset

module main(1,2,3);
vsource #(1.) v(1,2);
myres #(.foo(5)) R1(3,2);
resistor #(.r(10)) r(1,3)
endmodule

main m(0,1,2);

list

print dc v(nodes) i(m.v)
dc
