TimeQuest Timing Analyzer report for check
Mon Nov 30 12:59:32 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'addsub:inst26|ins7t'
 12. Slow Model Setup: 'ClkAddSub'
 13. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 14. Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 15. Slow Model Setup: 'clock_generator:inst12|inst7'
 16. Slow Model Hold: 'ClkAddSub'
 17. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 18. Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 19. Slow Model Hold: 'addsub:inst26|ins7t'
 20. Slow Model Hold: 'clock_generator:inst12|inst7'
 21. Slow Model Minimum Pulse Width: 'ClkAddSub'
 22. Slow Model Minimum Pulse Width: 'addsub:inst26|ins7t'
 23. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 24. Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 25. Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'addsub:inst26|ins7t'
 38. Fast Model Setup: 'ClkAddSub'
 39. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 40. Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 41. Fast Model Setup: 'clock_generator:inst12|inst7'
 42. Fast Model Hold: 'ClkAddSub'
 43. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 44. Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 45. Fast Model Hold: 'addsub:inst26|ins7t'
 46. Fast Model Hold: 'clock_generator:inst12|inst7'
 47. Fast Model Minimum Pulse Width: 'ClkAddSub'
 48. Fast Model Minimum Pulse Width: 'addsub:inst26|ins7t'
 49. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'
 50. Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'
 51. Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; check                                                            ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; Clock Name                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                      ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; addsub:inst26|ins7t                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { addsub:inst26|ins7t }                                      ;
; ClkAddSub                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkAddSub }                                                ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst101|inst10 } ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|clock_divider_1024:inst102|inst10 } ;
; clock_generator:inst12|inst7                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst12|inst7 }                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; 106.72 MHz ; 106.72 MHz      ; addsub:inst26|ins7t                                      ;                                                               ;
; 527.7 MHz  ; 420.17 MHz      ; ClkAddSub                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 531.91 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 688.23 MHz ; 500.0 MHz       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 740.19 MHz ; 500.0 MHz       ; clock_generator:inst12|inst7                             ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst26|ins7t                                      ; -4.185 ; -60.143       ;
; ClkAddSub                                                ; -0.895 ; -4.599        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.880 ; -4.704        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.453 ; -1.653        ;
; clock_generator:inst12|inst7                             ; -0.351 ; -0.789        ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -2.540 ; -2.540        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -2.237 ; -2.237        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -2.011 ; -2.011        ;
; addsub:inst26|ins7t                                      ; -0.883 ; -7.878        ;
; clock_generator:inst12|inst7                             ; -0.851 ; -0.975        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst26|ins7t                                      ; -0.500 ; -28.000       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'addsub:inst26|ins7t'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -4.185 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.650     ; 4.071      ;
; -4.184 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.649     ; 4.071      ;
; -4.175 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.638     ; 4.073      ;
; -4.140 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.984      ;
; -4.139 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.691     ; 3.984      ;
; -4.131 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.638     ; 4.029      ;
; -4.130 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.986      ;
; -4.100 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.647     ; 3.989      ;
; -4.099 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.646     ; 3.989      ;
; -4.090 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.635     ; 3.991      ;
; -4.086 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.942      ;
; -4.082 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.548     ; 4.070      ;
; -4.081 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.547     ; 4.070      ;
; -4.072 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 4.072      ;
; -4.067 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.528     ; 4.075      ;
; -4.046 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.635     ; 3.947      ;
; -4.028 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 4.028      ;
; -4.026 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.638     ; 3.924      ;
; -4.022 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.988      ;
; -4.019 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.528     ; 4.027      ;
; -3.994 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.548     ; 3.982      ;
; -3.994 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.838      ;
; -3.993 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.547     ; 3.982      ;
; -3.993 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.691     ; 3.838      ;
; -3.989 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.650     ; 3.875      ;
; -3.986 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.842      ;
; -3.984 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 3.984      ;
; -3.984 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.840      ;
; -3.982 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 3.993      ;
; -3.974 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.940      ;
; -3.964 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.426     ; 4.074      ;
; -3.944 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.635     ; 3.845      ;
; -3.944 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.788      ;
; -3.940 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 3.940      ;
; -3.940 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.796      ;
; -3.934 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 3.945      ;
; -3.928 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 3.928      ;
; -3.916 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.426     ; 4.026      ;
; -3.915 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.528     ; 3.923      ;
; -3.904 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.647     ; 3.793      ;
; -3.892 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.736      ;
; -3.891 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.691     ; 3.736      ;
; -3.886 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.548     ; 3.874      ;
; -3.882 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.738      ;
; -3.876 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.426     ; 3.986      ;
; -3.876 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.842      ;
; -3.875 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.841      ;
; -3.856 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.650     ; 3.742      ;
; -3.855 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.649     ; 3.742      ;
; -3.839 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.695      ;
; -3.838 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 3.838      ;
; -3.838 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.694      ;
; -3.833 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.525     ; 3.844      ;
; -3.828 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.426     ; 3.938      ;
; -3.828 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.794      ;
; -3.817 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.426     ; 3.927      ;
; -3.816 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.660      ;
; -3.815 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.691     ; 3.660      ;
; -3.804 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.648      ;
; -3.803 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.691     ; 3.648      ;
; -3.798 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.548     ; 3.786      ;
; -3.798 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.642      ;
; -3.794 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.680     ; 3.650      ;
; -3.774 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.740      ;
; -3.774 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.647     ; 3.663      ;
; -3.773 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.646     ; 3.663      ;
; -3.758 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.548     ; 3.746      ;
; -3.757 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.547     ; 3.746      ;
; -3.727 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.693      ;
; -3.727 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.426     ; 3.837      ;
; -3.727 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.693      ;
; -3.697 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.541      ;
; -3.686 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.570     ; 3.652      ;
; -3.671 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.012     ; 4.695      ;
; -3.670 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.011     ; 4.695      ;
; -3.668 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.548     ; 3.656      ;
; -3.668 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.692     ; 3.512      ;
; -3.667 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.547     ; 3.656      ;
; -3.667 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.691     ; 3.512      ;
; -3.661 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 4.697      ;
; -3.627 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.536      ; 4.699      ;
; -3.617 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 4.653      ;
; -3.579 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.536      ; 4.651      ;
; -3.553 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.110      ; 4.699      ;
; -3.521 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.638      ; 4.695      ;
; -3.515 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.000      ; 4.551      ;
; -3.505 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.110      ; 4.651      ;
; -3.479 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.680      ; 4.695      ;
; -3.478 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.536      ; 4.550      ;
; -3.475 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.012     ; 4.499      ;
; -3.448 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.548     ; 3.436      ;
; -3.447 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.547     ; 3.436      ;
; -3.443 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.649     ; 3.330      ;
; -3.438 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 3.438      ;
; -3.404 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; 0.110      ; 4.550      ;
; -3.398 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.635     ; 3.299      ;
; -3.398 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.691     ; 3.243      ;
; -3.393 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.536     ; 3.393      ;
; -3.358 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.646     ; 3.248      ;
; -3.345 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 1.000        ; -0.012     ; 4.369      ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ClkAddSub'                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.895 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.931      ;
; -0.895 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.931      ;
; -0.894 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.930      ;
; -0.845 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.881      ;
; -0.845 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.881      ;
; -0.844 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.880      ;
; -0.735 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.771      ;
; -0.735 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.771      ;
; -0.734 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.770      ;
; -0.620 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.656      ;
; -0.620 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.656      ;
; -0.619 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.655      ;
; -0.480 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.516      ;
; -0.480 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.516      ;
; -0.479 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.515      ;
; -0.460 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.496      ;
; -0.460 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.496      ;
; -0.459 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.495      ;
; -0.430 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.466      ;
; -0.430 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.466      ;
; -0.430 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.466      ;
; -0.430 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.466      ;
; -0.429 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.465      ;
; -0.429 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.465      ;
; -0.320 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.356      ;
; -0.320 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.356      ;
; -0.319 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.355      ;
; -0.311 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.347      ;
; -0.311 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.347      ;
; -0.310 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.346      ;
; -0.248 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.284      ;
; -0.228 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.264      ;
; -0.205 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.241      ;
; -0.205 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.241      ;
; -0.204 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.240      ;
; -0.069 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.105      ;
; -0.066 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.102      ;
; -0.053 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.089      ;
; -0.052 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.088      ;
; -0.052 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.088      ;
; -0.043 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.079      ;
; -0.042 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 1.078      ;
; 0.044  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.992      ;
; 0.226  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.810      ;
; 0.230  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.806      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 2.810  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 2.681      ; 0.657      ;
; 3.310  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 2.681      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.880 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.916      ;
; -0.879 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.915      ;
; -0.879 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.915      ;
; -0.839 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.875      ;
; -0.838 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.874      ;
; -0.838 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.874      ;
; -0.726 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.762      ;
; -0.725 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.761      ;
; -0.725 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.761      ;
; -0.584 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.620      ;
; -0.583 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.619      ;
; -0.583 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.619      ;
; -0.476 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.512      ;
; -0.473 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.509      ;
; -0.472 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.508      ;
; -0.465 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.501      ;
; -0.464 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.500      ;
; -0.464 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.500      ;
; -0.435 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.471      ;
; -0.432 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.468      ;
; -0.431 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.467      ;
; -0.413 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.449      ;
; -0.412 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.448      ;
; -0.412 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.448      ;
; -0.322 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.358      ;
; -0.319 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.355      ;
; -0.318 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.354      ;
; -0.302 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.338      ;
; -0.301 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.337      ;
; -0.301 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.337      ;
; -0.217 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.253      ;
; -0.217 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.253      ;
; -0.211 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.247      ;
; -0.180 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.216      ;
; -0.177 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.213      ;
; -0.176 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.212      ;
; -0.086 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.122      ;
; -0.085 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.121      ;
; -0.077 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.113      ;
; -0.076 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.112      ;
; -0.036 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.072      ;
; -0.031 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.067      ;
; -0.028 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.064      ;
; 0.097  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.939      ;
; 0.222  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.814      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.507  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 2.378      ; 0.657      ;
; 3.007  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 2.378      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                        ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.453 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.489      ;
; -0.451 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.487      ;
; -0.449 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.485      ;
; -0.423 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.459      ;
; -0.421 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.457      ;
; -0.419 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.455      ;
; -0.300 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.336      ;
; -0.298 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.334      ;
; -0.296 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.332      ;
; -0.265 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.301      ;
; -0.251 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.287      ;
; -0.177 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.213      ;
; -0.175 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.211      ;
; -0.173 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.209      ;
; -0.059 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.095      ;
; -0.035 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.071      ;
; -0.034 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.070      ;
; -0.032 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.068      ;
; 0.019  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.017      ;
; 0.020  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.016      ;
; 0.235  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.801      ;
; 0.379  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.281  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 2.152      ; 0.657      ;
; 2.781  ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 2.152      ; 0.657      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst12|inst7'                                                                                                              ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.351 ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.387      ;
; -0.325 ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.361      ;
; -0.226 ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.262      ;
; -0.116 ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.152      ;
; -0.113 ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 1.149      ;
; 0.379  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.394  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.992      ; 1.384      ;
; 0.894  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.992      ; 1.384      ;
; 1.121  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.992      ; 0.657      ;
; 1.621  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.992      ; 0.657      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -2.540 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 2.681      ; 0.657      ;
; -2.040 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 2.681      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.540  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.806      ;
; 0.544  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.810      ;
; 0.726  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.992      ;
; 0.812  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.079      ;
; 0.822  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.088      ;
; 0.822  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.088      ;
; 0.823  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.089      ;
; 0.836  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.102      ;
; 0.839  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.105      ;
; 0.974  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.240      ;
; 0.975  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.241      ;
; 0.975  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.241      ;
; 0.998  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.264      ;
; 1.018  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.284      ;
; 1.080  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.346      ;
; 1.081  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.347      ;
; 1.081  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.347      ;
; 1.089  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.355      ;
; 1.090  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.356      ;
; 1.090  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.356      ;
; 1.199  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.465      ;
; 1.199  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.465      ;
; 1.200  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.466      ;
; 1.200  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.466      ;
; 1.200  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.466      ;
; 1.200  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.466      ;
; 1.229  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.495      ;
; 1.230  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.496      ;
; 1.230  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.496      ;
; 1.249  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.515      ;
; 1.250  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.516      ;
; 1.250  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.516      ;
; 1.389  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.655      ;
; 1.390  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.656      ;
; 1.390  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.656      ;
; 1.504  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.770      ;
; 1.505  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.771      ;
; 1.505  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.771      ;
; 1.614  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.880      ;
; 1.615  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.881      ;
; 1.615  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.881      ;
; 1.664  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.930      ;
; 1.665  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.931      ;
; 1.665  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 1.931      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.237 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 2.378      ; 0.657      ;
; -1.737 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 2.378      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.548  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.814      ;
; 0.673  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.939      ;
; 0.798  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.067      ;
; 0.806  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.072      ;
; 0.846  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.113      ;
; 0.855  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.121      ;
; 0.856  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.122      ;
; 0.946  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.212      ;
; 0.947  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.213      ;
; 0.950  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.216      ;
; 0.981  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.247      ;
; 0.987  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.253      ;
; 0.987  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.253      ;
; 1.071  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.337      ;
; 1.071  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.337      ;
; 1.072  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.338      ;
; 1.088  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.354      ;
; 1.089  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.355      ;
; 1.092  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.358      ;
; 1.182  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.448      ;
; 1.183  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.449      ;
; 1.201  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.467      ;
; 1.202  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.468      ;
; 1.205  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.471      ;
; 1.234  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.500      ;
; 1.234  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.500      ;
; 1.235  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.501      ;
; 1.242  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.508      ;
; 1.243  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.509      ;
; 1.246  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.512      ;
; 1.353  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.619      ;
; 1.353  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.619      ;
; 1.354  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.620      ;
; 1.495  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.761      ;
; 1.495  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.761      ;
; 1.496  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.762      ;
; 1.608  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.874      ;
; 1.608  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.874      ;
; 1.609  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.875      ;
; 1.649  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.915      ;
; 1.649  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.915      ;
; 1.650  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.916      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.011 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 2.152      ; 0.657      ;
; -1.511 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 2.152      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.535  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.801      ;
; 0.750  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.016      ;
; 0.751  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.017      ;
; 0.802  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.071      ;
; 0.829  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.095      ;
; 0.943  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.209      ;
; 0.945  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.211      ;
; 0.947  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.213      ;
; 1.021  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.287      ;
; 1.035  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.301      ;
; 1.066  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.332      ;
; 1.068  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.334      ;
; 1.070  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.336      ;
; 1.189  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.457      ;
; 1.193  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.459      ;
; 1.219  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.485      ;
; 1.221  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.487      ;
; 1.223  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.489      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'addsub:inst26|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -0.883 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.035      ;
; -0.853 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.065      ;
; -0.692 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.035      ;
; -0.662 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.065      ;
; -0.582 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.156      ;
; -0.582 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.156      ;
; -0.582 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.156      ;
; -0.582 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.156      ;
; -0.545 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.373      ;
; -0.545 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.373      ;
; -0.545 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.373      ;
; -0.476 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.107      ; 2.397      ;
; -0.460 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.110      ; 2.416      ;
; -0.460 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.110      ; 2.416      ;
; -0.460 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.110      ; 2.416      ;
; -0.417 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.501      ;
; -0.412 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.326      ;
; -0.412 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.326      ;
; -0.412 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.326      ;
; -0.412 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.472      ; 2.326      ;
; -0.374 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.544      ;
; -0.374 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.152      ; 2.544      ;
; -0.354 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.373      ;
; -0.354 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.373      ;
; -0.354 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.373      ;
; -0.345 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.107      ; 2.528      ;
; -0.329 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.110      ; 2.547      ;
; -0.329 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.110      ; 2.547      ;
; -0.329 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.110      ; 2.547      ;
; -0.326 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.457      ; 2.397      ;
; -0.310 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.460      ; 2.416      ;
; -0.310 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.460      ; 2.416      ;
; -0.310 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.460      ; 2.416      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.554      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.554      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.554      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.554      ;
; -0.226 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.501      ;
; -0.220 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.554      ;
; -0.220 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.554      ;
; -0.220 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.554      ;
; -0.220 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.554      ;
; -0.195 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.457      ; 2.528      ;
; -0.183 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.544      ;
; -0.183 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.461      ; 2.544      ;
; -0.179 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.460      ; 2.547      ;
; -0.179 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.460      ; 2.547      ;
; -0.179 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.460      ; 2.547      ;
; -0.169 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.679      ;
; -0.169 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.679      ;
; -0.169 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.679      ;
; -0.169 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 2.582      ; 2.679      ;
; -0.095 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.679      ;
; -0.095 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.679      ;
; -0.095 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.679      ;
; -0.095 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 3.008      ; 2.679      ;
; 0.944  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.680      ; 1.390      ;
; 1.135  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.011     ; 1.390      ;
; 1.522  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.144      ; 1.932      ;
; 1.540  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.692      ; 1.998      ;
; 1.546  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.695      ; 2.007      ;
; 1.596  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.570      ; 1.932      ;
; 1.614  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.691      ; 2.071      ;
; 1.690  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.042      ; 1.998      ;
; 1.696  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.045      ; 2.007      ;
; 1.731  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.001      ; 1.998      ;
; 1.737  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.004      ; 2.007      ;
; 1.787  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.121     ; 1.932      ;
; 1.805  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.071      ;
; 1.805  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.071      ;
; 1.885  ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.680      ; 2.331      ;
; 1.947  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.635      ; 2.348      ;
; 1.956  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.144      ; 2.366      ;
; 1.970  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.680      ; 2.416      ;
; 1.980  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.680      ; 2.426      ;
; 2.030  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.570      ; 2.366      ;
; 2.048  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.692      ; 2.506      ;
; 2.076  ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.011     ; 2.331      ;
; 2.090  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.650      ; 2.506      ;
; 2.095  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.110      ; 2.471      ;
; 2.097  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.015     ; 2.348      ;
; 2.122  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.122      ; 2.510      ;
; 2.127  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.650      ; 2.543      ;
; 2.131  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.144      ; 2.541      ;
; 2.161  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.011     ; 2.416      ;
; 2.169  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.536      ; 2.471      ;
; 2.171  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.011     ; 2.426      ;
; 2.173  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.102      ; 2.541      ;
; 2.196  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.548      ; 2.510      ;
; 2.198  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.042      ; 2.506      ;
; 2.205  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.570      ; 2.541      ;
; 2.207  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.473      ;
; 2.221  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.121     ; 2.366      ;
; 2.230  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.012      ; 2.508      ;
; 2.239  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.001      ; 2.506      ;
; 2.240  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.506      ;
; 2.240  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.506      ;
; 2.247  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.528      ; 2.541      ;
; 2.277  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.543      ;
; 2.277  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 2.543      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst12|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.851 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.992      ; 0.657      ;
; -0.351 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.992      ; 0.657      ;
; -0.124 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.992      ; 1.384      ;
; 0.376  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.992      ; 1.384      ;
; 0.391  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.883  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.149      ;
; 0.886  ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.152      ;
; 0.996  ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.262      ;
; 1.095  ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.361      ;
; 1.121  ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 1.387      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'addsub:inst26|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst3|inst|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 5.076 ; 5.076 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.623 ; 4.623 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.245 ; 4.245 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 4.446 ; 4.446 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 5.076 ; 5.076 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.943 ; 4.943 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 6.548 ; 6.548 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.937 ; 6.937 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 4.532 ; 4.532 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.085 ; 4.085 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 3.708 ; 3.708 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 3.908 ; 3.908 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.532 ; 4.532 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.293 ; 4.293 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 6.010 ; 6.010 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.399 ; 6.399 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 6.803 ; 6.803 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 7.489 ; 7.489 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 8.031 ; 8.031 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; 8.010 ; 8.010 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -3.321 ; -3.321 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -3.321 ; -3.321 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -3.844 ; -3.844 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -3.528 ; -3.528 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -4.728 ; -4.728 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -4.319 ; -4.319 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -4.444 ; -4.444 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -4.335 ; -4.335 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -2.630 ; -2.630 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -2.630 ; -2.630 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -3.153 ; -3.153 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -2.837 ; -2.837 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -4.154 ; -4.154 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -3.893 ; -3.893 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -3.753 ; -3.753 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -3.644 ; -3.644 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -5.912 ; -5.912 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -7.222 ; -7.222 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -7.764 ; -7.764 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; -7.743 ; -7.743 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 10.937 ; 10.937 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 10.684 ; 10.684 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 10.685 ; 10.685 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.041 ; 11.041 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.045 ; 11.045 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 11.219 ; 11.219 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 11.257 ; 11.257 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 10.912 ; 10.912 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 10.744 ; 10.744 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 10.905 ; 10.905 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 10.932 ; 10.932 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 10.844 ; 10.844 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 10.636 ; 10.636 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 10.620 ; 10.620 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 10.779 ; 10.779 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 10.855 ; 10.855 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.590 ; 10.590 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 10.813 ; 10.813 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 10.876 ; 10.876 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 10.507 ; 10.507 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 10.626 ; 10.626 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 9.879  ; 9.879  ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 9.849  ; 9.849  ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 9.856  ; 9.856  ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 9.621  ; 9.621  ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 9.624  ; 9.624  ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 9.645  ; 9.645  ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 9.903  ; 9.903  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.795 ; 12.795 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 12.518 ; 12.518 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.231 ; 11.231 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 11.624 ; 11.624 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.143 ; 10.143 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 9.542  ; 9.542  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 9.947  ; 9.947  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.180  ; 9.180  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 6.817  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 11.363 ; 11.363 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 11.110 ; 11.110 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 11.111 ; 11.111 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.467 ; 11.467 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.471 ; 11.471 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 11.645 ; 11.645 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 11.683 ; 11.683 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 11.603 ; 11.603 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 11.435 ; 11.435 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 11.596 ; 11.596 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 11.623 ; 11.623 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 11.535 ; 11.535 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 11.327 ; 11.327 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 11.311 ; 11.311 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 11.429 ; 11.429 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 11.505 ; 11.505 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 11.240 ; 11.240 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 11.463 ; 11.463 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 11.526 ; 11.526 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 11.157 ; 11.157 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 11.276 ; 11.276 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.830  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.800  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.814  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.582  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.576  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.594  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.576  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.809 ; 12.809 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 12.532 ; 12.532 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.242 ; 11.242 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 11.669 ; 11.669 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.569 ; 10.569 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 9.968  ; 9.968  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 10.373 ; 10.373 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.606  ; 9.606  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 6.817  ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.725  ; 7.725  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 7.125  ; 7.125  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 7.717  ; 7.717  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 7.727  ; 7.727  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 7.194  ; 7.194  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 7.465  ; 7.465  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 7.414  ; 7.414  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 7.245  ; 7.245  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 7.292  ; 7.292  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 7.071  ; 7.071  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 7.115  ; 7.115  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.134  ; 7.134  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 6.800  ; 6.800  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 6.826  ; 6.826  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.124  ; 7.124  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.088  ; 7.088  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 7.108  ; 7.108  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 6.871  ; 6.871  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 6.865  ; 6.865  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 6.881  ; 6.881  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 6.873  ; 6.873  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 9.974  ; 9.974  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 9.697  ; 9.697  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 8.407  ; 8.407  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 8.919  ; 8.919  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 6.539  ; 6.539  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 7.146  ; 7.146  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 10.469 ; 6.400  ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 10.212 ; 6.141  ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 10.208 ; 6.142  ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 10.562 ; 6.189  ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 10.566 ; 6.188  ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 10.770 ; 6.393  ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 10.786 ; 6.449  ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 10.108 ; 7.026  ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 9.962  ; 7.182  ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 10.124 ; 7.016  ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 10.155 ; 7.028  ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 10.038 ; 7.250  ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 9.887  ; 6.754  ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 9.839  ; 6.715  ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 10.439 ; 7.023  ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 10.507 ; 7.066  ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.257 ; 6.838  ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 10.487 ; 6.882  ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 10.553 ; 6.901  ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 10.177 ; 6.571  ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 10.279 ; 6.317  ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 9.591  ; 5.830  ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 9.551  ; 5.800  ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 9.569  ; 5.814  ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 9.344  ; 5.582  ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 9.329  ; 5.576  ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 9.349  ; 5.594  ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 9.613  ; 5.576  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 9.453  ; 9.453  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 10.550 ; 10.550 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 9.610  ; 9.610  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 10.308 ; 10.308 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.143 ; 10.143 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 9.542  ; 9.542  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 9.947  ; 9.947  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.180  ; 9.180  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 6.817  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 6.400  ; 10.895 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 6.141  ; 10.638 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 6.142  ; 10.634 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 6.189  ; 10.988 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 6.188  ; 10.992 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 6.393  ; 11.196 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 6.449  ; 11.212 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 7.026  ; 10.799 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 7.182  ; 10.653 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 7.016  ; 10.815 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 7.028  ; 10.846 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 7.250  ; 10.729 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 6.754  ; 10.578 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 6.715  ; 10.530 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 7.023  ; 11.089 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 7.066  ; 11.157 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 6.838  ; 10.907 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 6.882  ; 11.137 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 6.901  ; 11.203 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 6.571  ; 10.827 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 6.317  ; 10.929 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.830  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.800  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.814  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.582  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.576  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.594  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.576  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 10.103 ; 10.103 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 11.200 ; 11.200 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 10.519 ; 10.519 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 10.862 ; 10.862 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.569 ; 10.569 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 9.968  ; 9.968  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 10.373 ; 10.373 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.606  ; 9.606  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 6.817  ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 6.981  ; 6.981  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 6.653  ; 6.653  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 6.973  ; 6.973  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 6.983  ; 6.983  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 6.723  ; 6.723  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 6.720  ; 6.720  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 6.669  ; 6.669  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 7.245  ; 7.245  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 7.292  ; 7.292  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 7.071  ; 7.071  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 7.115  ; 7.115  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.134  ; 7.134  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 6.800  ; 6.800  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 6.826  ; 6.826  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.023  ; 7.023  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.002  ; 7.002  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 7.003  ; 7.003  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 6.786  ; 6.786  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 6.779  ; 6.779  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 6.796  ; 6.796  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 6.426  ; 6.426  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 7.757  ; 7.757  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 8.593  ; 8.593  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 7.794  ; 7.794  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 7.961  ; 7.961  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 6.539  ; 6.539  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 7.146  ; 7.146  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; w44        ; pin_name1   ; 14.993 ; 14.993 ; 14.993 ; 14.993 ;
; w44        ; pin_name2   ; 14.716 ; 14.716 ; 14.716 ; 14.716 ;
; w44        ; pin_name3   ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; w44        ; pin_name1   ; 12.448 ; 12.448 ; 12.448 ; 12.448 ;
; w44        ; pin_name2   ; 13.560 ; 13.560 ; 13.560 ; 13.560 ;
; w44        ; pin_name3   ; 13.052 ; 13.052 ; 13.052 ; 13.052 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst26|ins7t                                      ; -1.586 ; -22.509       ;
; ClkAddSub                                                ; 0.129  ; 0.000         ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.141  ; 0.000         ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.325  ; 0.000         ;
; clock_generator:inst12|inst7                             ; 0.365  ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.581 ; -1.581        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -1.372 ; -1.372        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.259 ; -1.259        ;
; addsub:inst26|ins7t                                      ; -0.590 ; -5.824        ;
; clock_generator:inst12|inst7                             ; -0.480 ; -0.679        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; ClkAddSub                                                ; -1.380 ; -11.380       ;
; addsub:inst26|ins7t                                      ; -0.500 ; -28.000       ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst12|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'addsub:inst26|ins7t'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.586 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.286     ; 1.832      ;
; -1.586 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.285     ; 1.833      ;
; -1.582 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.282     ; 1.832      ;
; -1.568 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.309     ; 1.791      ;
; -1.568 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.792      ;
; -1.564 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.282     ; 1.814      ;
; -1.564 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.791      ;
; -1.553 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.252     ; 1.833      ;
; -1.546 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.773      ;
; -1.542 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.283     ; 1.791      ;
; -1.542 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.282     ; 1.792      ;
; -1.538 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.279     ; 1.791      ;
; -1.535 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.792      ;
; -1.532 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.252     ; 1.812      ;
; -1.520 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.228     ; 1.824      ;
; -1.520 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.825      ;
; -1.520 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.279     ; 1.773      ;
; -1.516 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.824      ;
; -1.514 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.771      ;
; -1.513 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.282     ; 1.763      ;
; -1.509 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.249     ; 1.792      ;
; -1.506 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.309     ; 1.729      ;
; -1.506 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.730      ;
; -1.502 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.729      ;
; -1.498 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.806      ;
; -1.495 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.722      ;
; -1.491 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.285     ; 1.738      ;
; -1.488 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.249     ; 1.771      ;
; -1.487 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.825      ;
; -1.484 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.711      ;
; -1.481 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.252     ; 1.761      ;
; -1.480 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.228     ; 1.784      ;
; -1.480 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.785      ;
; -1.476 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.784      ;
; -1.473 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.730      ;
; -1.473 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.697      ;
; -1.472 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.279     ; 1.725      ;
; -1.471 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.309     ; 1.694      ;
; -1.471 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.695      ;
; -1.467 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.694      ;
; -1.466 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.804      ;
; -1.463 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.720      ;
; -1.458 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.766      ;
; -1.452 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.709      ;
; -1.451 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.678      ;
; -1.447 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.755      ;
; -1.447 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.282     ; 1.697      ;
; -1.447 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.785      ;
; -1.440 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.249     ; 1.723      ;
; -1.438 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.286     ; 1.684      ;
; -1.438 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.695      ;
; -1.437 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.285     ; 1.684      ;
; -1.436 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.663      ;
; -1.426 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.764      ;
; -1.425 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.730      ;
; -1.420 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.309     ; 1.643      ;
; -1.419 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.309     ; 1.642      ;
; -1.419 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.643      ;
; -1.419 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.676      ;
; -1.419 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.643      ;
; -1.415 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.642      ;
; -1.415 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.753      ;
; -1.411 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.635      ;
; -1.410 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.718      ;
; -1.404 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.661      ;
; -1.397 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.283     ; 1.646      ;
; -1.396 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.282     ; 1.646      ;
; -1.386 ; 4bitregister:inst2|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.643      ;
; -1.385 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.690      ;
; -1.378 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.602      ;
; -1.378 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.716      ;
; -1.372 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.228     ; 1.676      ;
; -1.371 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.676      ;
; -1.361 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.309     ; 1.584      ;
; -1.360 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.308     ; 1.584      ;
; -1.340 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.224      ; 2.096      ;
; -1.335 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.228     ; 1.639      ;
; -1.334 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.639      ;
; -1.319 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.224      ; 2.075      ;
; -1.282 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.282      ; 2.096      ;
; -1.281 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.279     ; 1.534      ;
; -1.271 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.224      ; 2.027      ;
; -1.258 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; 0.305      ; 2.095      ;
; -1.255 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.228     ; 1.559      ;
; -1.255 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.560      ;
; -1.251 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.559      ;
; -1.249 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.249     ; 1.532      ;
; -1.237 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.286     ; 1.483      ;
; -1.234 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.542      ;
; -1.229 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.305     ; 1.456      ;
; -1.227 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.228     ; 1.531      ;
; -1.227 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.227     ; 1.532      ;
; -1.223 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.531      ;
; -1.222 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.560      ;
; -1.219 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.309     ; 1.442      ;
; -1.210 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.285     ; 1.457      ;
; -1.203 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.224     ; 1.511      ;
; -1.202 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.540      ;
; -1.197 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.275     ; 1.454      ;
; -1.194 ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t ; addsub:inst26|ins7t ; 0.500        ; -0.194     ; 1.532      ;
+--------+--------------------------------------+--------------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ClkAddSub'                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; 0.129 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.903      ;
; 0.130 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.902      ;
; 0.130 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.902      ;
; 0.156 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.876      ;
; 0.157 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.875      ;
; 0.157 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.875      ;
; 0.198 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.834      ;
; 0.199 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.833      ;
; 0.199 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.833      ;
; 0.263 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.769      ;
; 0.264 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.768      ;
; 0.264 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.768      ;
; 0.306 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.726      ;
; 0.307 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.725      ;
; 0.307 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.725      ;
; 0.318 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.714      ;
; 0.319 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.713      ;
; 0.319 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.713      ;
; 0.330 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.702      ;
; 0.331 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.701      ;
; 0.331 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.701      ;
; 0.333 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.699      ;
; 0.334 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.698      ;
; 0.375 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.376 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.656      ;
; 0.376 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.656      ;
; 0.377 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.655      ;
; 0.378 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.654      ;
; 0.378 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.654      ;
; 0.426 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.606      ;
; 0.431 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.601      ;
; 0.440 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.592      ;
; 0.441 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.591      ;
; 0.441 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.591      ;
; 0.505 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.527      ;
; 0.506 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.525      ;
; 0.507 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.524      ;
; 0.511 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.521      ;
; 0.511 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.521      ;
; 0.547 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.485      ;
; 0.625 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.407      ;
; 0.630 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 1.000        ; 0.000      ; 0.367      ;
; 1.961 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.500        ; 1.655      ; 0.367      ;
; 2.461 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 1.000        ; 1.655      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.141 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.891      ;
; 0.141 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.891      ;
; 0.142 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.890      ;
; 0.160 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.872      ;
; 0.160 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.872      ;
; 0.161 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.871      ;
; 0.202 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.830      ;
; 0.202 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.830      ;
; 0.203 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.829      ;
; 0.284 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.748      ;
; 0.284 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.748      ;
; 0.285 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.747      ;
; 0.311 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.721      ;
; 0.313 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.719      ;
; 0.313 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.719      ;
; 0.314 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.718      ;
; 0.314 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.718      ;
; 0.315 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.717      ;
; 0.330 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.702      ;
; 0.333 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.699      ;
; 0.334 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.698      ;
; 0.340 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.692      ;
; 0.340 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.692      ;
; 0.341 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.691      ;
; 0.372 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.660      ;
; 0.375 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.376 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.656      ;
; 0.385 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.647      ;
; 0.385 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.647      ;
; 0.386 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.646      ;
; 0.436 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.596      ;
; 0.437 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.595      ;
; 0.437 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.595      ;
; 0.454 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.578      ;
; 0.457 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.575      ;
; 0.458 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.574      ;
; 0.494 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.538      ;
; 0.494 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.538      ;
; 0.500 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.532      ;
; 0.502 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.530      ;
; 0.516 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.516      ;
; 0.519 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.513      ;
; 0.521 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.511      ;
; 0.566 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.466      ;
; 0.625 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.752 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.500        ; 1.446      ; 0.367      ;
; 2.252 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1.000        ; 1.446      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                       ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.325 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.707      ;
; 0.326 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.706      ;
; 0.328 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.704      ;
; 0.338 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.694      ;
; 0.339 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.693      ;
; 0.341 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.691      ;
; 0.387 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.645      ;
; 0.388 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.644      ;
; 0.390 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.642      ;
; 0.417 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.615      ;
; 0.418 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.614      ;
; 0.456 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.576      ;
; 0.457 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.575      ;
; 0.459 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.573      ;
; 0.512 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.520      ;
; 0.517 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.515      ;
; 0.518 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.514      ;
; 0.520 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.512      ;
; 0.532 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.500      ;
; 0.533 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.499      ;
; 0.631 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.639 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.500        ; 1.333      ; 0.367      ;
; 2.139 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1.000        ; 1.333      ; 0.367      ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst12|inst7'                                                                                                             ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.365 ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.667      ;
; 0.399 ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.633      ;
; 0.412 ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.620      ;
; 0.478 ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.554      ;
; 0.480 ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.552      ;
; 0.579 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.554      ; 0.648      ;
; 0.665 ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.860 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.500        ; 0.554      ; 0.367      ;
; 1.079 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.554      ; 0.648      ;
; 1.360 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 1.000        ; 0.554      ; 0.367      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ClkAddSub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.581 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; 0.000        ; 1.655      ; 0.367      ;
; -1.081 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub   ; -0.500       ; 1.655      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.250  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.402      ;
; 0.255  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.407      ;
; 0.333  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.485      ;
; 0.369  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.527      ;
; 0.439  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.591      ;
; 0.439  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.591      ;
; 0.440  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.592      ;
; 0.449  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.601      ;
; 0.454  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.606      ;
; 0.502  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.655      ;
; 0.504  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.546  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.702      ;
; 0.561  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.713      ;
; 0.562  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.714      ;
; 0.573  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.725      ;
; 0.573  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.725      ;
; 0.574  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.726      ;
; 0.616  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.768      ;
; 0.617  ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.769      ;
; 0.681  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.833      ;
; 0.681  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.833      ;
; 0.682  ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.834      ;
; 0.723  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.875      ;
; 0.724  ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.876      ;
; 0.750  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.902      ;
; 0.751  ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ; ClkAddSub                                                ; ClkAddSub   ; 0.000        ; 0.000      ; 0.903      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.372 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 1.446      ; 0.367      ;
; -0.872 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.500       ; 1.446      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.255  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.407      ;
; 0.314  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.466      ;
; 0.359  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.511      ;
; 0.361  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.516      ;
; 0.378  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.532      ;
; 0.386  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.538      ;
; 0.422  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.574      ;
; 0.423  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.575      ;
; 0.426  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.578      ;
; 0.443  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.595      ;
; 0.443  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.596      ;
; 0.494  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.647      ;
; 0.504  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.508  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.660      ;
; 0.539  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.692      ;
; 0.546  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.699      ;
; 0.550  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.702      ;
; 0.565  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.719      ;
; 0.569  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.721      ;
; 0.595  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.747      ;
; 0.596  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.748      ;
; 0.596  ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.748      ;
; 0.677  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.829      ;
; 0.678  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.830      ;
; 0.678  ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.830      ;
; 0.719  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.871      ;
; 0.720  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.872      ;
; 0.720  ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.872      ;
; 0.738  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.890      ;
; 0.739  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.891      ;
; 0.739  ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.891      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.259 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 1.333      ; 0.367      ;
; -0.759 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.500       ; 1.333      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst1 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.401      ;
; 0.347  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.499      ;
; 0.348  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst2 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.500      ;
; 0.360  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst3 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; clock_generator:inst12|inst5 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.515      ;
; 0.368  ; clock_generator:inst12|inst6 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.520      ;
; 0.421  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.573      ;
; 0.423  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.575      ;
; 0.424  ; clock_generator:inst12|inst3 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.576      ;
; 0.462  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.614      ;
; 0.463  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst4 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.615      ;
; 0.490  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.642      ;
; 0.492  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.644      ;
; 0.493  ; clock_generator:inst12|inst4 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.645      ;
; 0.539  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.691      ;
; 0.541  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; clock_generator:inst12|inst2 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.694      ;
; 0.552  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst5 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.704      ;
; 0.554  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst7 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; clock_generator:inst12|inst1 ; clock_generator:inst12|inst6 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.707      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'addsub:inst26|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -0.590 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 0.934      ;
; -0.587 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 0.937      ;
; -0.427 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.101      ;
; -0.427 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.101      ;
; -0.427 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.101      ;
; -0.427 ; addsub:inst26|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.101      ;
; -0.406 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 1.118      ;
; -0.399 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 0.934      ;
; -0.396 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 0.937      ;
; -0.369 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.159      ;
; -0.369 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.159      ;
; -0.369 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.159      ;
; -0.369 ; addsub:inst26|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.376      ; 1.159      ;
; -0.353 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 1.171      ;
; -0.353 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 1.171      ;
; -0.353 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 1.171      ;
; -0.314 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.370      ; 1.208      ;
; -0.308 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.373      ; 1.217      ;
; -0.308 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.373      ; 1.217      ;
; -0.308 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.373      ; 1.217      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.264      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.264      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.264      ;
; -0.294 ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.264      ;
; -0.267 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 1.257      ;
; -0.267 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.372      ; 1.257      ;
; -0.266 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.292      ;
; -0.258 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.370      ; 1.264      ;
; -0.252 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.373      ; 1.273      ;
; -0.252 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.373      ; 1.273      ;
; -0.252 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.373      ; 1.273      ;
; -0.247 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.311      ;
; -0.247 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.311      ;
; -0.247 ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; 0.000        ; 1.406      ; 1.311      ;
; -0.215 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 1.118      ;
; -0.162 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 1.171      ;
; -0.162 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 1.171      ;
; -0.162 ; addsub:inst26|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 1.171      ;
; -0.099 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.655      ; 1.208      ;
; -0.093 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.658      ; 1.217      ;
; -0.093 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.658      ; 1.217      ;
; -0.093 ; addsub:inst26|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.658      ; 1.217      ;
; -0.076 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 1.257      ;
; -0.076 ; addsub:inst26|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.681      ; 1.257      ;
; -0.043 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.655      ; 1.264      ;
; -0.037 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.658      ; 1.273      ;
; -0.037 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.658      ; 1.273      ;
; -0.037 ; addsub:inst26|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.658      ; 1.273      ;
; 0.012  ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.264      ;
; 0.012  ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.264      ;
; 0.012  ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.264      ;
; 0.012  ; addsub:inst26|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.264      ;
; 0.040  ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.292      ;
; 0.059  ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.311      ;
; 0.059  ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.311      ;
; 0.059  ; addsub:inst26|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst12|inst7 ; addsub:inst26|ins7t ; -0.500       ; 1.600      ; 1.311      ;
; 0.523  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.004     ; 0.671      ;
; 0.656  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.081      ; 0.889      ;
; 0.714  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.305      ; 0.671      ;
; 0.733  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.026      ; 0.911      ;
; 0.750  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.023      ; 0.925      ;
; 0.757  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.002      ; 0.911      ;
; 0.771  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.034     ; 0.889      ;
; 0.774  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.001     ; 0.925      ;
; 0.788  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 0.940      ;
; 0.853  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.081      ; 1.086      ;
; 0.933  ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.004     ; 1.081      ;
; 0.936  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.081      ; 1.169      ;
; 0.941  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.004     ; 1.089      ;
; 0.948  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.311      ; 0.911      ;
; 0.960  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.058      ; 1.170      ;
; 0.962  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.275      ; 0.889      ;
; 0.963  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.004     ; 1.111      ;
; 0.964  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.006     ; 1.110      ;
; 0.965  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.308      ; 0.925      ;
; 0.968  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.034     ; 1.086      ;
; 0.979  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; -0.500       ; 0.309      ; 0.940      ;
; 0.980  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.081      ; 1.213      ;
; 0.993  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.033      ; 1.178      ;
; 1.002  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.023      ; 1.177      ;
; 1.003  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.030      ; 1.185      ;
; 1.018  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.170      ;
; 1.018  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.170      ;
; 1.022  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.003      ; 1.177      ;
; 1.026  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.001     ; 1.177      ;
; 1.026  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.178      ;
; 1.026  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.178      ;
; 1.028  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.180      ;
; 1.028  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.180      ;
; 1.035  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.000      ; 1.187      ;
; 1.047  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.030     ; 1.169      ;
; 1.051  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.034     ; 1.169      ;
; 1.051  ; 4bitregister:inst3|onebit:inst|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.033     ; 1.170      ;
; 1.069  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.033      ; 1.254      ;
; 1.080  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.081      ; 1.313      ;
; 1.084  ; 4bitregister:inst1|onebit:inst|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.058     ; 1.178      ;
; 1.089  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.033      ; 1.274      ;
; 1.095  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; -0.034     ; 1.213      ;
; 1.098  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst26|ins7t          ; addsub:inst26|ins7t ; 0.000        ; 0.023      ; 1.273      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst12|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.480 ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.554      ; 0.367      ;
; -0.199 ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; 0.000        ; 0.554      ; 0.648      ;
; 0.020  ; addsub:inst26|ins7t   ; addsub:inst26|ins7t   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.554      ; 0.367      ;
; 0.215  ; addsub:inst26|inst255 ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.301  ; addsub:inst26|ins7t   ; addsub:inst26|inst1   ; addsub:inst26|ins7t          ; clock_generator:inst12|inst7 ; -0.500       ; 0.554      ; 0.648      ;
; 0.400  ; addsub:inst26|inst1   ; addsub:inst26|inst255 ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.552      ;
; 0.402  ; addsub:inst26|inst255 ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.554      ;
; 0.468  ; addsub:inst26|inst255 ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.620      ;
; 0.481  ; addsub:inst26|inst1   ; addsub:inst26|inst1   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.633      ;
; 0.515  ; addsub:inst26|inst1   ; addsub:inst26|ins7t   ; clock_generator:inst12|inst7 ; clock_generator:inst12|inst7 ; 0.000        ; 0.000      ; 0.667      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ClkAddSub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ClkAddSub ; Rise       ; ClkAddSub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; clock_generator:inst12|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; ClkAddSub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkAddSub ; Rise       ; inst12|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'addsub:inst26|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst26|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst26|ins7t ; Fall       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst26|ins7t ; Fall       ; inst3|inst3|inst|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst12|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; Rise       ; inst12|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst12|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; Rise       ; inst12|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst12|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; addsub:inst26|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst12|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst12|inst7 ; Rise       ; inst26|inst255|clk    ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 2.748 ; 2.748 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 2.578 ; 2.578 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 2.375 ; 2.375 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 2.483 ; 2.483 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 2.748 ; 2.748 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 2.801 ; 2.801 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.492 ; 3.492 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 3.650 ; 3.650 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 2.521 ; 2.521 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 2.352 ; 2.352 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 2.149 ; 2.149 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 2.257 ; 2.257 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 2.521 ; 2.521 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 2.516 ; 2.516 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 3.266 ; 3.266 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 3.424 ; 3.424 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 3.818 ; 3.818 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 4.061 ; 4.061 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 4.360 ; 4.360 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; 4.387 ; 4.387 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -1.946 ; -1.946 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.946 ; -1.946 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -2.179 ; -2.179 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -2.036 ; -2.036 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.595 ; -2.595 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.528 ; -2.528 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -2.511 ; -2.511 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.455 ; -2.455 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -1.637 ; -1.637 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.637 ; -1.637 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.871 ; -1.871 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.727 ; -1.727 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.319 ; -2.319 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.334 ; -2.334 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -2.202 ; -2.202 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.146 ; -2.146 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -3.419 ; -3.419 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -3.928 ; -3.928 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -4.227 ; -4.227 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; -4.254 ; -4.254 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 5.568 ; 5.568 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.467 ; 5.467 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.469 ; 5.469 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.621 ; 5.621 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.624 ; 5.624 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.695 ; 5.695 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.708 ; 5.708 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.544 ; 5.544 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.461 ; 5.461 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.545 ; 5.545 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.565 ; 5.565 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.522 ; 5.522 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.443 ; 5.443 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.409 ; 5.409 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.654 ; 5.654 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.698 ; 5.698 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.507 ; 5.507 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.609 ; 5.609 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.650 ; 5.650 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.477 ; 5.477 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.538 ; 5.538 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.171 ; 5.171 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.134 ; 5.134 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.142 ; 5.142 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.048 ; 5.048 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.043 ; 5.043 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.055 ; 5.055 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.159 ; 5.159 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 6.431 ; 6.431 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 6.278 ; 6.278 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.772 ; 5.772 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.927 ; 5.927 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.441 ; 5.441 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.005 ; 5.005 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.209 ; 5.209 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.880 ; 4.880 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 3.492 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 5.762 ; 5.762 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.661 ; 5.661 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.663 ; 5.663 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.815 ; 5.815 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.818 ; 5.818 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.889 ; 5.889 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.902 ; 5.902 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.853 ; 5.853 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.770 ; 5.770 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.854 ; 5.854 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.874 ; 5.874 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.831 ; 5.831 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.752 ; 5.752 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.718 ; 5.718 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.939 ; 5.939 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.983 ; 5.983 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.792 ; 5.792 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.894 ; 5.894 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.935 ; 5.935 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.762 ; 5.762 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.823 ; 5.823 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 2.965 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 2.933 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 2.946 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 2.848 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 2.843 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 2.854 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 2.839 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 6.450 ; 6.450 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 6.297 ; 6.297 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.788 ; 5.788 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.957 ; 5.957 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.635 ; 5.635 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.199 ; 5.199 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.403 ; 5.403 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 5.074 ; 5.074 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 3.492 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.894 ; 3.894 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.610 ; 3.610 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.891 ; 3.891 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.903 ; 3.903 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.667 ; 3.667 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.783 ; 3.783 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.748 ; 3.748 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.727 ; 3.727 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.752 ; 3.752 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.590 ; 3.590 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.616 ; 3.616 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.635 ; 3.635 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.473 ; 3.473 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.495 ; 3.495 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.673 ; 3.673 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.636 ; 3.636 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 3.653 ; 3.653 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.551 ; 3.551 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.549 ; 3.549 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.557 ; 3.557 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.548 ; 3.548 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 4.907 ; 4.907 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 4.754 ; 4.754 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 4.245 ; 4.245 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 4.445 ; 4.445 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 3.455 ; 3.455 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 3.687 ; 3.687 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 5.306 ; 3.209 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.205 ; 3.105 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.204 ; 3.105 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.353 ; 3.129 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.355 ; 3.129 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.428 ; 3.200 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.450 ; 3.234 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.250 ; 3.526 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.165 ; 3.548 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.254 ; 3.522 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.273 ; 3.532 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.230 ; 3.603 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.151 ; 3.406 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.116 ; 3.376 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.395 ; 3.549 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.430 ; 3.573 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.255 ; 3.406 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.362 ; 3.431 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.406 ; 3.450 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.224 ; 3.293 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.272 ; 3.215 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.040 ; 2.965 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 4.997 ; 2.933 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.018 ; 2.946 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 4.924 ; 2.848 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 4.913 ; 2.843 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 4.921 ; 2.854 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.035 ; 2.839 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.029 ; 5.029 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.454 ; 5.454 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.104 ; 5.104 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.383 ; 5.383 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.441 ; 5.441 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.005 ; 5.005 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.209 ; 5.209 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.880 ; 4.880 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 3.492 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 3.209 ; 5.500 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 3.105 ; 5.399 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 3.105 ; 5.398 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 3.129 ; 5.547 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 3.129 ; 5.549 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 3.200 ; 5.622 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 3.234 ; 5.644 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 3.526 ; 5.559 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 3.548 ; 5.474 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 3.522 ; 5.563 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 3.532 ; 5.582 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 3.603 ; 5.539 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 3.406 ; 5.460 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 3.376 ; 5.425 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 3.549 ; 5.680 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 3.573 ; 5.715 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 3.406 ; 5.540 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 3.431 ; 5.647 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 3.450 ; 5.691 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 3.293 ; 5.509 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 3.215 ; 5.557 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 2.965 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 2.933 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 2.946 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 2.848 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 2.843 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 2.854 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 2.839 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.314 ; 5.314 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.739 ; 5.739 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.460 ; 5.460 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.588 ; 5.588 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.635 ; 5.635 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.199 ; 5.199 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.403 ; 5.403 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 5.074 ; 5.074 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 3.492 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.596 ; 3.596 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.430 ; 3.430 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.593 ; 3.593 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.602 ; 3.602 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.486 ; 3.486 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.485 ; 3.485 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.448 ; 3.448 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.727 ; 3.727 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.752 ; 3.752 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.590 ; 3.590 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.616 ; 3.616 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.635 ; 3.635 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.473 ; 3.473 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.495 ; 3.495 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.625 ; 3.625 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.601 ; 3.601 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 3.602 ; 3.602 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.516 ; 3.516 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.512 ; 3.512 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.521 ; 3.521 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.363 ; 3.363 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 3.953 ; 3.953 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 4.274 ; 4.274 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 3.983 ; 3.983 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 4.039 ; 4.039 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 3.455 ; 3.455 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 3.687 ; 3.687 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; w44        ; pin_name1   ; 7.957 ; 7.957 ; 7.957 ; 7.957 ;
; w44        ; pin_name2   ; 7.804 ; 7.804 ; 7.804 ; 7.804 ;
; w44        ; pin_name3   ; 7.298 ; 7.298 ; 7.298 ; 7.298 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; w44        ; pin_name1   ; 6.856 ; 6.856 ; 6.856 ; 6.856 ;
; w44        ; pin_name2   ; 7.300 ; 7.300 ; 7.300 ; 7.300 ;
; w44        ; pin_name3   ; 7.127 ; 7.127 ; 7.127 ; 7.127 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                     ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                          ; -4.185  ; -2.540  ; N/A      ; N/A     ; -1.380              ;
;  ClkAddSub                                                ; -0.895  ; -2.540  ; N/A      ; N/A     ; -1.380              ;
;  addsub:inst26|ins7t                                      ; -4.185  ; -0.883  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -0.880  ; -2.237  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -0.453  ; -2.011  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst12|inst7                             ; -0.351  ; -0.851  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                           ; -71.888 ; -15.641 ; 0.0      ; 0.0     ; -59.38              ;
;  ClkAddSub                                                ; -4.599  ; -2.540  ; N/A      ; N/A     ; -11.380             ;
;  addsub:inst26|ins7t                                      ; -60.143 ; -7.878  ; N/A      ; N/A     ; -28.000             ;
;  clock_generator:inst12|clock_divider_1024:inst101|inst10 ; -4.704  ; -2.237  ; N/A      ; N/A     ; -10.000             ;
;  clock_generator:inst12|clock_divider_1024:inst102|inst10 ; -1.653  ; -2.011  ; N/A      ; N/A     ; -7.000              ;
;  clock_generator:inst12|inst7                             ; -0.789  ; -0.975  ; N/A      ; N/A     ; -3.000              ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; 5.076 ; 5.076 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.623 ; 4.623 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 4.245 ; 4.245 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 4.446 ; 4.446 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 5.076 ; 5.076 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.943 ; 4.943 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 6.548 ; 6.548 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.937 ; 6.937 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; 4.532 ; 4.532 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; 4.085 ; 4.085 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; 3.708 ; 3.708 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; 3.908 ; 3.908 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; 4.532 ; 4.532 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; 4.293 ; 4.293 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; 6.010 ; 6.010 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; 6.399 ; 6.399 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; 6.803 ; 6.803 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; 7.489 ; 7.489 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; 8.031 ; 8.031 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; 8.010 ; 8.010 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst26|ins7t          ; -1.946 ; -1.946 ; Rise       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.946 ; -1.946 ; Rise       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -2.179 ; -2.179 ; Rise       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -2.036 ; -2.036 ; Rise       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.595 ; -2.595 ; Rise       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.528 ; -2.528 ; Rise       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -2.511 ; -2.511 ; Rise       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.455 ; -2.455 ; Rise       ; addsub:inst26|ins7t          ;
; D[*]      ; addsub:inst26|ins7t          ; -1.637 ; -1.637 ; Fall       ; addsub:inst26|ins7t          ;
;  D[0]     ; addsub:inst26|ins7t          ; -1.637 ; -1.637 ; Fall       ; addsub:inst26|ins7t          ;
;  D[1]     ; addsub:inst26|ins7t          ; -1.871 ; -1.871 ; Fall       ; addsub:inst26|ins7t          ;
;  D[2]     ; addsub:inst26|ins7t          ; -1.727 ; -1.727 ; Fall       ; addsub:inst26|ins7t          ;
;  D[3]     ; addsub:inst26|ins7t          ; -2.319 ; -2.319 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; addsub:inst26|ins7t          ; -2.334 ; -2.334 ; Fall       ; addsub:inst26|ins7t          ;
; w33       ; addsub:inst26|ins7t          ; -2.202 ; -2.202 ; Fall       ; addsub:inst26|ins7t          ;
; w44       ; addsub:inst26|ins7t          ; -2.146 ; -2.146 ; Fall       ; addsub:inst26|ins7t          ;
; w11       ; clock_generator:inst12|inst7 ; -3.419 ; -3.419 ; Rise       ; clock_generator:inst12|inst7 ;
; w22       ; clock_generator:inst12|inst7 ; -3.928 ; -3.928 ; Rise       ; clock_generator:inst12|inst7 ;
; w33       ; clock_generator:inst12|inst7 ; -4.227 ; -4.227 ; Rise       ; clock_generator:inst12|inst7 ;
; w44       ; clock_generator:inst12|inst7 ; -4.254 ; -4.254 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 10.937 ; 10.937 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 10.684 ; 10.684 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 10.685 ; 10.685 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.041 ; 11.041 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.045 ; 11.045 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 11.219 ; 11.219 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 11.257 ; 11.257 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 10.912 ; 10.912 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 10.744 ; 10.744 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 10.905 ; 10.905 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 10.932 ; 10.932 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 10.844 ; 10.844 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 10.636 ; 10.636 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 10.620 ; 10.620 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 10.779 ; 10.779 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 10.855 ; 10.855 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 10.590 ; 10.590 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 10.813 ; 10.813 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 10.876 ; 10.876 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 10.507 ; 10.507 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 10.626 ; 10.626 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 9.879  ; 9.879  ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 9.849  ; 9.849  ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 9.856  ; 9.856  ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 9.621  ; 9.621  ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 9.624  ; 9.624  ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 9.645  ; 9.645  ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 9.903  ; 9.903  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.795 ; 12.795 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 12.518 ; 12.518 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.231 ; 11.231 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 11.624 ; 11.624 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.143 ; 10.143 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 9.542  ; 9.542  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 9.947  ; 9.947  ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.180  ; 9.180  ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 6.817  ;        ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 11.363 ; 11.363 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 11.110 ; 11.110 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 11.111 ; 11.111 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 11.467 ; 11.467 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 11.471 ; 11.471 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 11.645 ; 11.645 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 11.683 ; 11.683 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 11.603 ; 11.603 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 11.435 ; 11.435 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 11.596 ; 11.596 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 11.623 ; 11.623 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 11.535 ; 11.535 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 11.327 ; 11.327 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 11.311 ; 11.311 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 11.429 ; 11.429 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 11.505 ; 11.505 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 11.240 ; 11.240 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 11.463 ; 11.463 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 11.526 ; 11.526 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 11.157 ; 11.157 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 11.276 ; 11.276 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.830  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 5.800  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.814  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 5.582  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 5.576  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 5.594  ;        ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.576  ;        ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 12.809 ; 12.809 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 12.532 ; 12.532 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 11.242 ; 11.242 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 11.669 ; 11.669 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 10.569 ; 10.569 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 9.968  ; 9.968  ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 10.373 ; 10.373 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 9.606  ; 9.606  ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;        ; 6.817  ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 7.725  ; 7.725  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 7.125  ; 7.125  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 7.717  ; 7.717  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 7.727  ; 7.727  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 7.194  ; 7.194  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 7.465  ; 7.465  ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 7.414  ; 7.414  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 7.245  ; 7.245  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 7.292  ; 7.292  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 7.071  ; 7.071  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 7.115  ; 7.115  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 7.134  ; 7.134  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 6.800  ; 6.800  ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 6.826  ; 6.826  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 7.124  ; 7.124  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 7.088  ; 7.088  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 7.108  ; 7.108  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 6.871  ; 6.871  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 6.865  ; 6.865  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 6.881  ; 6.881  ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 6.873  ; 6.873  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 9.974  ; 9.974  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 9.697  ; 9.697  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 8.407  ; 8.407  ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 8.919  ; 8.919  ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 6.539  ; 6.539  ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 7.146  ; 7.146  ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F0n0      ; addsub:inst26|ins7t          ; 5.306 ; 3.209 ; Rise       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 5.205 ; 3.105 ; Rise       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 5.204 ; 3.105 ; Rise       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 5.353 ; 3.129 ; Rise       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 5.355 ; 3.129 ; Rise       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 5.428 ; 3.200 ; Rise       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 5.450 ; 3.234 ; Rise       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 5.250 ; 3.526 ; Rise       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 5.165 ; 3.548 ; Rise       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 5.254 ; 3.522 ; Rise       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 5.273 ; 3.532 ; Rise       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 5.230 ; 3.603 ; Rise       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 5.151 ; 3.406 ; Rise       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 5.116 ; 3.376 ; Rise       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 5.395 ; 3.549 ; Rise       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 5.430 ; 3.573 ; Rise       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 5.255 ; 3.406 ; Rise       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 5.362 ; 3.431 ; Rise       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 5.406 ; 3.450 ; Rise       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 5.224 ; 3.293 ; Rise       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 5.272 ; 3.215 ; Rise       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 5.040 ; 2.965 ; Rise       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 4.997 ; 2.933 ; Rise       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 5.018 ; 2.946 ; Rise       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 4.924 ; 2.848 ; Rise       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 4.913 ; 2.843 ; Rise       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 4.921 ; 2.854 ; Rise       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 5.035 ; 2.839 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.029 ; 5.029 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.454 ; 5.454 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.104 ; 5.104 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.383 ; 5.383 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.441 ; 5.441 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.005 ; 5.005 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.209 ; 5.209 ; Rise       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 4.880 ; 4.880 ; Rise       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ; 3.492 ;       ; Rise       ; addsub:inst26|ins7t          ;
; F0n0      ; addsub:inst26|ins7t          ; 3.209 ; 5.500 ; Fall       ; addsub:inst26|ins7t          ;
; F0n1      ; addsub:inst26|ins7t          ; 3.105 ; 5.399 ; Fall       ; addsub:inst26|ins7t          ;
; F0n2      ; addsub:inst26|ins7t          ; 3.105 ; 5.398 ; Fall       ; addsub:inst26|ins7t          ;
; F0n3      ; addsub:inst26|ins7t          ; 3.129 ; 5.547 ; Fall       ; addsub:inst26|ins7t          ;
; F0n4      ; addsub:inst26|ins7t          ; 3.129 ; 5.549 ; Fall       ; addsub:inst26|ins7t          ;
; F0n5      ; addsub:inst26|ins7t          ; 3.200 ; 5.622 ; Fall       ; addsub:inst26|ins7t          ;
; F0n6      ; addsub:inst26|ins7t          ; 3.234 ; 5.644 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; addsub:inst26|ins7t          ; 3.526 ; 5.559 ; Fall       ; addsub:inst26|ins7t          ;
; F1n1      ; addsub:inst26|ins7t          ; 3.548 ; 5.474 ; Fall       ; addsub:inst26|ins7t          ;
; F1n2      ; addsub:inst26|ins7t          ; 3.522 ; 5.563 ; Fall       ; addsub:inst26|ins7t          ;
; F1n3      ; addsub:inst26|ins7t          ; 3.532 ; 5.582 ; Fall       ; addsub:inst26|ins7t          ;
; F1n4      ; addsub:inst26|ins7t          ; 3.603 ; 5.539 ; Fall       ; addsub:inst26|ins7t          ;
; F1n5      ; addsub:inst26|ins7t          ; 3.406 ; 5.460 ; Fall       ; addsub:inst26|ins7t          ;
; F1n6      ; addsub:inst26|ins7t          ; 3.376 ; 5.425 ; Fall       ; addsub:inst26|ins7t          ;
; F2n0      ; addsub:inst26|ins7t          ; 3.549 ; 5.680 ; Fall       ; addsub:inst26|ins7t          ;
; F2n1      ; addsub:inst26|ins7t          ; 3.573 ; 5.715 ; Fall       ; addsub:inst26|ins7t          ;
; F2n2      ; addsub:inst26|ins7t          ; 3.406 ; 5.540 ; Fall       ; addsub:inst26|ins7t          ;
; F2n3      ; addsub:inst26|ins7t          ; 3.431 ; 5.647 ; Fall       ; addsub:inst26|ins7t          ;
; F2n4      ; addsub:inst26|ins7t          ; 3.450 ; 5.691 ; Fall       ; addsub:inst26|ins7t          ;
; F2n5      ; addsub:inst26|ins7t          ; 3.293 ; 5.509 ; Fall       ; addsub:inst26|ins7t          ;
; F2n6      ; addsub:inst26|ins7t          ; 3.215 ; 5.557 ; Fall       ; addsub:inst26|ins7t          ;
; F3n0      ; addsub:inst26|ins7t          ; 2.965 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n1      ; addsub:inst26|ins7t          ; 2.933 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n2      ; addsub:inst26|ins7t          ; 2.946 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n3      ; addsub:inst26|ins7t          ; 2.848 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n4      ; addsub:inst26|ins7t          ; 2.843 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n5      ; addsub:inst26|ins7t          ; 2.854 ;       ; Fall       ; addsub:inst26|ins7t          ;
; F3n6      ; addsub:inst26|ins7t          ; 2.839 ;       ; Fall       ; addsub:inst26|ins7t          ;
; pin_name1 ; addsub:inst26|ins7t          ; 5.314 ; 5.314 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name2 ; addsub:inst26|ins7t          ; 5.739 ; 5.739 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name3 ; addsub:inst26|ins7t          ; 5.460 ; 5.460 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name4 ; addsub:inst26|ins7t          ; 5.588 ; 5.588 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name5 ; addsub:inst26|ins7t          ; 5.635 ; 5.635 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name6 ; addsub:inst26|ins7t          ; 5.199 ; 5.199 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name7 ; addsub:inst26|ins7t          ; 5.403 ; 5.403 ; Fall       ; addsub:inst26|ins7t          ;
; pin_name8 ; addsub:inst26|ins7t          ; 5.074 ; 5.074 ; Fall       ; addsub:inst26|ins7t          ;
; y00       ; addsub:inst26|ins7t          ;       ; 3.492 ; Fall       ; addsub:inst26|ins7t          ;
; F1n0      ; clock_generator:inst12|inst7 ; 3.596 ; 3.596 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n1      ; clock_generator:inst12|inst7 ; 3.430 ; 3.430 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n2      ; clock_generator:inst12|inst7 ; 3.593 ; 3.593 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n3      ; clock_generator:inst12|inst7 ; 3.602 ; 3.602 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n4      ; clock_generator:inst12|inst7 ; 3.486 ; 3.486 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n5      ; clock_generator:inst12|inst7 ; 3.485 ; 3.485 ; Rise       ; clock_generator:inst12|inst7 ;
; F1n6      ; clock_generator:inst12|inst7 ; 3.448 ; 3.448 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n0      ; clock_generator:inst12|inst7 ; 3.727 ; 3.727 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n1      ; clock_generator:inst12|inst7 ; 3.752 ; 3.752 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n2      ; clock_generator:inst12|inst7 ; 3.590 ; 3.590 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n3      ; clock_generator:inst12|inst7 ; 3.616 ; 3.616 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n4      ; clock_generator:inst12|inst7 ; 3.635 ; 3.635 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n5      ; clock_generator:inst12|inst7 ; 3.473 ; 3.473 ; Rise       ; clock_generator:inst12|inst7 ;
; F2n6      ; clock_generator:inst12|inst7 ; 3.495 ; 3.495 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n0      ; clock_generator:inst12|inst7 ; 3.625 ; 3.625 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n1      ; clock_generator:inst12|inst7 ; 3.601 ; 3.601 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n2      ; clock_generator:inst12|inst7 ; 3.602 ; 3.602 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n3      ; clock_generator:inst12|inst7 ; 3.516 ; 3.516 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n4      ; clock_generator:inst12|inst7 ; 3.512 ; 3.512 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n5      ; clock_generator:inst12|inst7 ; 3.521 ; 3.521 ; Rise       ; clock_generator:inst12|inst7 ;
; F3n6      ; clock_generator:inst12|inst7 ; 3.363 ; 3.363 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name1 ; clock_generator:inst12|inst7 ; 3.953 ; 3.953 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name2 ; clock_generator:inst12|inst7 ; 4.274 ; 4.274 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name3 ; clock_generator:inst12|inst7 ; 3.983 ; 3.983 ; Rise       ; clock_generator:inst12|inst7 ;
; pin_name4 ; clock_generator:inst12|inst7 ; 4.039 ; 4.039 ; Rise       ; clock_generator:inst12|inst7 ;
; y11       ; clock_generator:inst12|inst7 ; 3.455 ; 3.455 ; Rise       ; clock_generator:inst12|inst7 ;
; y22       ; clock_generator:inst12|inst7 ; 3.687 ; 3.687 ; Rise       ; clock_generator:inst12|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; w44        ; pin_name1   ; 14.993 ; 14.993 ; 14.993 ; 14.993 ;
; w44        ; pin_name2   ; 14.716 ; 14.716 ; 14.716 ; 14.716 ;
; w44        ; pin_name3   ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; w44        ; pin_name1   ; 6.856 ; 6.856 ; 6.856 ; 6.856 ;
; w44        ; pin_name2   ; 7.300 ; 7.300 ; 7.300 ; 7.300 ;
; w44        ; pin_name3   ; 7.127 ; 7.127 ; 7.127 ; 7.127 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst26|ins7t                                      ; addsub:inst26|ins7t                                      ; 490      ; 350      ; 420      ; 300      ;
; clock_generator:inst12|inst7                             ; addsub:inst26|ins7t                                      ; 476      ; 0        ; 408      ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst26|ins7t                                      ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst26|ins7t                                      ; addsub:inst26|ins7t                                      ; 490      ; 350      ; 420      ; 300      ;
; clock_generator:inst12|inst7                             ; addsub:inst26|ins7t                                      ; 476      ; 0        ; 408      ; 0        ;
; ClkAddSub                                                ; ClkAddSub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; ClkAddSub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst26|ins7t                                      ; clock_generator:inst12|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst12|inst7                             ; clock_generator:inst12|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 233   ; 233  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Nov 30 12:59:30 2015
Info: Command: quartus_sta check -c check
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'check.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|inst7 clock_generator:inst12|inst7
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst102|inst10 clock_generator:inst12|clock_divider_1024:inst102|inst10
    Info (332105): create_clock -period 1.000 -name clock_generator:inst12|clock_divider_1024:inst101|inst10 clock_generator:inst12|clock_divider_1024:inst101|inst10
    Info (332105): create_clock -period 1.000 -name ClkAddSub ClkAddSub
    Info (332105): create_clock -period 1.000 -name addsub:inst26|ins7t addsub:inst26|ins7t
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.185       -60.143 addsub:inst26|ins7t 
    Info (332119):    -0.895        -4.599 ClkAddSub 
    Info (332119):    -0.880        -4.704 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.453        -1.653 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.351        -0.789 clock_generator:inst12|inst7 
Info (332146): Worst-case hold slack is -2.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.540        -2.540 ClkAddSub 
    Info (332119):    -2.237        -2.237 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -2.011        -2.011 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.883        -7.878 addsub:inst26|ins7t 
    Info (332119):    -0.851        -0.975 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.500       -28.000 addsub:inst26|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.586       -22.509 addsub:inst26|ins7t 
    Info (332119):     0.129         0.000 ClkAddSub 
    Info (332119):     0.141         0.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):     0.325         0.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):     0.365         0.000 clock_generator:inst12|inst7 
Info (332146): Worst-case hold slack is -1.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.581        -1.581 ClkAddSub 
    Info (332119):    -1.372        -1.372 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -1.259        -1.259 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.590        -5.824 addsub:inst26|ins7t 
    Info (332119):    -0.480        -0.679 clock_generator:inst12|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 ClkAddSub 
    Info (332119):    -0.500       -28.000 addsub:inst26|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst12|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst12|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst12|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 618 megabytes
    Info: Processing ended: Mon Nov 30 12:59:32 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


