Fitter report for Instruction_system
Sun Dec 16 17:24:28 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Sun Dec 16 17:24:28 2018            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; Instruction_system                               ;
; Top-level Entity Name     ; Instruction_system                               ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C12Q240C8                                     ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 534 / 12,060 ( 4 % )                             ;
; Total pins                ; 42 / 173 ( 24 % )                                ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 0 / 239,616 ( 0 % )                              ;
; Total PLLs                ; 0 / 2 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C12Q240C8                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 579 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 579 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 577     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/qiqi/Desktop/Instruction_system/output_files/Instruction_system.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 534 / 12,060 ( 4 % ) ;
;     -- Combinational with no register       ; 388                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 146                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 271                  ;
;     -- 3 input functions                    ; 130                  ;
;     -- 2 input functions                    ; 128                  ;
;     -- 1 input functions                    ; 5                    ;
;     -- 0 input functions                    ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 443                  ;
;     -- arithmetic mode                      ; 91                   ;
;     -- qfbk mode                            ; 34                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 8                    ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 146 / 12,567 ( 1 % ) ;
; Total LABs                                  ; 66 / 1,206 ( 5 % )   ;
; Logic elements in carry chains              ; 97                   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 42 / 173 ( 24 % )    ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 5                    ;
; M4Ks                                        ; 0 / 52 ( 0 % )       ;
; Total memory bits                           ; 0 / 239,616 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 239,616 ( 0 % )  ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 5 / 8 ( 63 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 12% / 12% / 11%      ;
; Maximum fan-out                             ; 146                  ;
; Highest non-global fan-out                  ; 104                  ;
; Total fan-out                               ; 2034                 ;
; Average fan-out                             ; 3.52                 ;
+---------------------------------------------+----------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 534                ; 0                              ;
;     -- Combinational with no register       ; 388                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 146                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 146 / 6030 ( 2 % ) ; 0 / 6030 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 42                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2107               ; 0                              ;
;     -- Registered Connections               ; 513                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 10                 ; 0                              ;
;     -- Output Ports                         ; 32                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; addr[0] ; 233   ; 2        ; 6            ; 27           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[1] ; 234   ; 2        ; 6            ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[2] ; 235   ; 2        ; 6            ; 27           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[3] ; 236   ; 2        ; 4            ; 27           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[4] ; 237   ; 2        ; 4            ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[5] ; 238   ; 2        ; 4            ; 27           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[6] ; 239   ; 2        ; 2            ; 27           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[7] ; 213   ; 2        ; 18           ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk     ; 28    ; 1        ; 0            ; 15           ; 2           ; 146                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clr     ; 240   ; 2        ; 2            ; 27           ; 1           ; 104                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; a[0]  ; 137   ; 3        ; 53           ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[10] ; 163   ; 3        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[11] ; 164   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[12] ; 165   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[13] ; 166   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[14] ; 167   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[15] ; 168   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[1]  ; 138   ; 3        ; 53           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[2]  ; 139   ; 3        ; 53           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[3]  ; 140   ; 3        ; 53           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[4]  ; 141   ; 3        ; 53           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[5]  ; 158   ; 3        ; 53           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[6]  ; 159   ; 3        ; 53           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[7]  ; 160   ; 3        ; 53           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[8]  ; 161   ; 3        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a[9]  ; 162   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[0]  ; 13    ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[10] ; 128   ; 3        ; 53           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[11] ; 132   ; 3        ; 53           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[12] ; 133   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[13] ; 134   ; 3        ; 53           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[14] ; 135   ; 3        ; 53           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[15] ; 136   ; 3        ; 53           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[1]  ; 14    ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[2]  ; 15    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[3]  ; 16    ; 1        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[4]  ; 17    ; 1        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[5]  ; 18    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[6]  ; 19    ; 1        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[7]  ; 20    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[8]  ; 21    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; b[9]  ; 41    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 44 ( 30 % ) ; 3.3V          ; --           ;
; 2        ; 9 / 42 ( 21 % )  ; 3.3V          ; --           ;
; 3        ; 22 / 45 ( 49 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 42 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; b[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; b[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; b[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; b[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; b[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 15         ; 1        ; b[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 16         ; 1        ; b[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 17         ; 1        ; b[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 18         ; 1        ; b[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 29         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 30         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; b[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 56       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 75       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 94       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 108        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 109        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 119        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 120        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 121        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 122        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 124        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 125        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 126        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 127        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 128        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 129        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 130        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 128      ; 138        ; 3        ; b[10]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 140        ; 3        ; b[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 141        ; 3        ; b[12]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 142        ; 3        ; b[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 143        ; 3        ; b[14]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 144        ; 3        ; b[15]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 145        ; 3        ; a[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 146        ; 3        ; a[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 147        ; 3        ; a[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 148        ; 3        ; a[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 149        ; 3        ; a[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 168        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; a[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 181        ; 3        ; a[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 182        ; 3        ; a[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 183        ; 3        ; a[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 184        ; 3        ; a[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 185        ; 3        ; a[10]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 186        ; 3        ; a[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; a[12]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; a[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 189        ; 3        ; a[14]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 190        ; 3        ; a[15]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 191        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 192        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 194        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 195        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 196        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 177      ; 197        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 198        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 199        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 200        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 203        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 204        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 205        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 206        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 207        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 208        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 210        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 195      ; 211        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 212        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 213        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 223        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 224        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 225        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 228        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 231        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; addr[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 214      ; 240        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 241        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 242        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 243        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 244        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 245        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 248        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 249        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 250        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 251        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 252        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 228      ; 253        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; addr[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 255        ; 2        ; addr[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 256        ; 2        ; addr[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 257        ; 2        ; addr[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 258        ; 2        ; addr[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 259        ; 2        ; addr[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 260        ; 2        ; addr[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 261        ; 2        ; clr                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                 ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                          ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------+--------------+
; |Instruction_system        ; 534 (376)   ; 146          ; 0           ; 0    ; 42   ; 0            ; 388 (230)    ; 0 (0)             ; 146 (146)        ; 97 (97)         ; 0 (0)      ; |Instruction_system                                          ; work         ;
;    |ROM_and_RAM:ROM_RAM_1| ; 150 (31)    ; 0            ; 0           ; 0    ; 0    ; 0            ; 150 (31)     ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|ROM_and_RAM:ROM_RAM_1                    ; work         ;
;       |SRAM:SRAM_1|        ; 36 (36)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1        ; work         ;
;       |SRAM:SRAM_2|        ; 13 (13)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2        ; work         ;
;       |SRAM:SRAM_3|        ; 13 (13)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3        ; work         ;
;       |SROM2:SROM_2|       ; 35 (35)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2       ; work         ;
;       |SROM:SROM_1|        ; 18 (18)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|ROM_and_RAM:ROM_RAM_1|SROM:SROM_1        ; work         ;
;       |decoder_24:decoder| ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|ROM_and_RAM:ROM_RAM_1|decoder_24:decoder ; work         ;
;    |register:register_1|   ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Instruction_system|register:register_1                      ; work         ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; a[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; a[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; a[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; a[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; a[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; a[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; b[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; clk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; addr[1] ; Input    ; ON            ; ON            ; --                    ; --  ;
; addr[2] ; Input    ; ON            ; ON            ; --                    ; --  ;
; addr[3] ; Input    ; ON            ; ON            ; --                    ; --  ;
; addr[4] ; Input    ; ON            ; ON            ; --                    ; --  ;
; addr[5] ; Input    ; ON            ; ON            ; --                    ; --  ;
; addr[6] ; Input    ; ON            ; ON            ; --                    ; --  ;
; addr[7] ; Input    ; ON            ; ON            ; --                    ; --  ;
; addr[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
; clr     ; Input    ; ON            ; ON            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; clk                        ;                   ;         ;
; addr[1]                    ;                   ;         ;
;      - Add1~5              ; 1                 ; ON      ;
;      - Add0~10             ; 1                 ; ON      ;
;      - address~0           ; 1                 ; ON      ;
;      - address~23          ; 1                 ; ON      ;
;      - Equal0~7            ; 1                 ; ON      ;
; addr[2]                    ;                   ;         ;
;      - Add1~0              ; 1                 ; ON      ;
;      - Add0~5              ; 1                 ; ON      ;
;      - address~1           ; 1                 ; ON      ;
;      - Equal0~3            ; 1                 ; ON      ;
;      - address~26          ; 1                 ; ON      ;
; addr[3]                    ;                   ;         ;
;      - Add1~15             ; 1                 ; ON      ;
;      - Add0~0              ; 1                 ; ON      ;
;      - address~2           ; 1                 ; ON      ;
;      - Equal0~3            ; 1                 ; ON      ;
;      - address~31          ; 1                 ; ON      ;
; addr[4]                    ;                   ;         ;
;      - Add1~10             ; 1                 ; ON      ;
;      - Add0~25             ; 1                 ; ON      ;
;      - address~3           ; 1                 ; ON      ;
;      - Equal0~4            ; 1                 ; ON      ;
;      - address~34          ; 1                 ; ON      ;
; addr[5]                    ;                   ;         ;
;      - Add1~25             ; 1                 ; ON      ;
;      - Add0~20             ; 1                 ; ON      ;
;      - address~4           ; 1                 ; ON      ;
;      - Equal0~4            ; 1                 ; ON      ;
;      - address~39          ; 1                 ; ON      ;
; addr[6]                    ;                   ;         ;
;      - Add1~20             ; 1                 ; ON      ;
;      - Add0~35             ; 1                 ; ON      ;
;      - address~5           ; 1                 ; ON      ;
;      - Equal0~5            ; 1                 ; ON      ;
;      - address~18          ; 1                 ; ON      ;
; addr[7]                    ;                   ;         ;
;      - Add1~30             ; 0                 ; ON      ;
;      - Add0~30             ; 0                 ; ON      ;
;      - address~6           ; 0                 ; ON      ;
;      - Equal0~5            ; 0                 ; ON      ;
;      - address~9           ; 0                 ; ON      ;
; addr[0]                    ;                   ;         ;
;      - Add0~15             ; 1                 ; ON      ;
;      - Equal0~2            ; 1                 ; ON      ;
;      - Equal1~1            ; 1                 ; ON      ;
;      - address~45          ; 1                 ; ON      ;
; clr                        ;                   ;         ;
;      - address[0]          ; 1                 ; ON      ;
;      - count1[31]          ; 1                 ; ON      ;
;      - count1[4]           ; 1                 ; ON      ;
;      - count1[5]           ; 1                 ; ON      ;
;      - count1[6]           ; 1                 ; ON      ;
;      - count1[7]           ; 1                 ; ON      ;
;      - count1[8]           ; 1                 ; ON      ;
;      - count1[9]           ; 1                 ; ON      ;
;      - count1[10]          ; 1                 ; ON      ;
;      - count1[11]          ; 1                 ; ON      ;
;      - count1[12]          ; 1                 ; ON      ;
;      - count1[13]          ; 1                 ; ON      ;
;      - count1[14]          ; 1                 ; ON      ;
;      - count1[15]          ; 1                 ; ON      ;
;      - count1[16]          ; 1                 ; ON      ;
;      - count1[17]          ; 1                 ; ON      ;
;      - count1[18]          ; 1                 ; ON      ;
;      - count1[19]          ; 1                 ; ON      ;
;      - count1[20]          ; 1                 ; ON      ;
;      - count1[21]          ; 1                 ; ON      ;
;      - count1[22]          ; 1                 ; ON      ;
;      - count1[23]          ; 1                 ; ON      ;
;      - count1[24]          ; 1                 ; ON      ;
;      - count1[25]          ; 1                 ; ON      ;
;      - count1[26]          ; 1                 ; ON      ;
;      - count1[27]          ; 1                 ; ON      ;
;      - count1[28]          ; 1                 ; ON      ;
;      - count1[29]          ; 1                 ; ON      ;
;      - count1[30]          ; 1                 ; ON      ;
;      - count1[3]           ; 1                 ; ON      ;
;      - count1[0]           ; 1                 ; ON      ;
;      - count1[1]           ; 1                 ; ON      ;
;      - count1[2]           ; 1                 ; ON      ;
;      - count2[31]          ; 1                 ; ON      ;
;      - count2[5]           ; 1                 ; ON      ;
;      - count2[6]           ; 1                 ; ON      ;
;      - count2[7]           ; 1                 ; ON      ;
;      - count2[8]           ; 1                 ; ON      ;
;      - count2[9]           ; 1                 ; ON      ;
;      - count2[10]          ; 1                 ; ON      ;
;      - count2[11]          ; 1                 ; ON      ;
;      - count2[12]          ; 1                 ; ON      ;
;      - count2[13]          ; 1                 ; ON      ;
;      - count2[14]          ; 1                 ; ON      ;
;      - count2[15]          ; 1                 ; ON      ;
;      - count2[16]          ; 1                 ; ON      ;
;      - count2[17]          ; 1                 ; ON      ;
;      - count2[18]          ; 1                 ; ON      ;
;      - count2[19]          ; 1                 ; ON      ;
;      - count2[20]          ; 1                 ; ON      ;
;      - count2[21]          ; 1                 ; ON      ;
;      - count2[22]          ; 1                 ; ON      ;
;      - count2[23]          ; 1                 ; ON      ;
;      - count2[24]          ; 1                 ; ON      ;
;      - count2[25]          ; 1                 ; ON      ;
;      - count2[26]          ; 1                 ; ON      ;
;      - count2[27]          ; 1                 ; ON      ;
;      - count2[28]          ; 1                 ; ON      ;
;      - count2[29]          ; 1                 ; ON      ;
;      - count2[30]          ; 1                 ; ON      ;
;      - count2[4]           ; 1                 ; ON      ;
;      - count2[0]           ; 1                 ; ON      ;
;      - count2[1]           ; 1                 ; ON      ;
;      - count2[2]           ; 1                 ; ON      ;
;      - count2[3]           ; 1                 ; ON      ;
;      - a[0]~1              ; 1                 ; ON      ;
;      - b[0]~0              ; 1                 ; ON      ;
;      - register_index[0]~4 ; 1                 ; ON      ;
;      - address[7]~17       ; 1                 ; ON      ;
;      - flag~0              ; 1                 ; ON      ;
;      - inst[0]             ; 1                 ; ON      ;
;      - inst[34]            ; 1                 ; ON      ;
;      - inst[2]             ; 1                 ; ON      ;
;      - inst[4]             ; 1                 ; ON      ;
;      - inst[6]             ; 1                 ; ON      ;
;      - inst[8]             ; 1                 ; ON      ;
;      - inst[10]            ; 1                 ; ON      ;
;      - inst[12]            ; 1                 ; ON      ;
;      - inst[14]            ; 1                 ; ON      ;
;      - inst[16]            ; 1                 ; ON      ;
;      - inst[18]            ; 1                 ; ON      ;
;      - inst[20]            ; 1                 ; ON      ;
;      - inst[22]            ; 1                 ; ON      ;
;      - inst[30]            ; 1                 ; ON      ;
;      - inst[26]            ; 1                 ; ON      ;
;      - inst[28]            ; 1                 ; ON      ;
;      - inst[24]            ; 1                 ; ON      ;
;      - inst[17]            ; 1                 ; ON      ;
;      - inst[19]            ; 1                 ; ON      ;
;      - inst[21]            ; 1                 ; ON      ;
;      - inst[23]            ; 1                 ; ON      ;
;      - inst[31]            ; 1                 ; ON      ;
;      - inst[25]            ; 1                 ; ON      ;
;      - inst[27]            ; 1                 ; ON      ;
;      - inst[29]            ; 1                 ; ON      ;
;      - inst[35]            ; 1                 ; ON      ;
;      - inst[1]             ; 1                 ; ON      ;
;      - inst[3]             ; 1                 ; ON      ;
;      - inst[5]             ; 1                 ; ON      ;
;      - inst[7]             ; 1                 ; ON      ;
;      - inst[9]             ; 1                 ; ON      ;
;      - inst[11]            ; 1                 ; ON      ;
;      - inst[13]            ; 1                 ; ON      ;
;      - inst[15]            ; 1                 ; ON      ;
+----------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                 ;
+-----------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                                                ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~0 ; LC_X8_Y13_N2  ; 13      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ;
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~1 ; LC_X8_Y13_N5  ; 13      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ;
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~2 ; LC_X8_Y13_N4  ; 15      ; Latch enable ; yes    ; Global Clock         ; GCLK0            ;
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~3 ; LC_X45_Y13_N2 ; 13      ; Latch enable ; yes    ; Global Clock         ; GCLK7            ;
; a[0]~1                                              ; LC_X23_Y19_N1 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; a[1]~0                                              ; LC_X22_Y19_N3 ; 9       ; Sync. load   ; no     ; --                   ; --               ;
; address[7]~17                                       ; LC_X23_Y19_N6 ; 7       ; Clock enable ; no     ; --                   ; --               ;
; b[0]~0                                              ; LC_X25_Y19_N7 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; clk                                                 ; PIN_28        ; 146     ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; clr                                                 ; PIN_240       ; 104     ; Clock enable ; no     ; --                   ; --               ;
; flag~0                                              ; LC_X18_Y21_N0 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; register_index[0]~4                                 ; LC_X24_Y19_N9 ; 4       ; Clock enable ; no     ; --                   ; --               ;
+-----------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                             ;
+-----------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------+---------------+---------+----------------------+------------------+
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~0 ; LC_X8_Y13_N2  ; 13      ; Global Clock         ; GCLK1            ;
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~1 ; LC_X8_Y13_N5  ; 13      ; Global Clock         ; GCLK3            ;
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~2 ; LC_X8_Y13_N4  ; 15      ; Global Clock         ; GCLK0            ;
; ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~3 ; LC_X45_Y13_N2 ; 13      ; Global Clock         ; GCLK7            ;
; clk                                                 ; PIN_28        ; 146     ; Global Clock         ; GCLK2            ;
+-----------------------------------------------------+---------------+---------+----------------------+------------------+


+----------------------------------------------------------+
; Non-Global High Fan-Out Signals                          ;
+------------------------------------------------+---------+
; Name                                           ; Fan-Out ;
+------------------------------------------------+---------+
; clr                                            ; 104     ;
; LessThan0~10                                   ; 81      ;
; address[3]                                     ; 33      ;
; address[2]                                     ; 32      ;
; address[1]                                     ; 32      ;
; address[0]                                     ; 31      ;
; address[4]                                     ; 31      ;
; address[7]                                     ; 29      ;
; address[6]                                     ; 28      ;
; address[5]                                     ; 27      ;
; inst~1                                         ; 22      ;
; inst~19                                        ; 20      ;
; sign~2                                         ; 20      ;
; inst~18                                        ; 19      ;
; b[0]~0                                         ; 16      ;
; sign~3                                         ; 16      ;
; a[0]~1                                         ; 16      ;
; inst~2                                         ; 12      ;
; flag                                           ; 12      ;
; address[1]~13                                  ; 11      ;
; address[1]~10                                  ; 11      ;
; sign~4                                         ; 11      ;
; address[1]~7                                   ; 11      ;
; register_index[3]~0                            ; 9       ;
; a[1]~0                                         ; 9       ;
; Equal0~6                                       ; 9       ;
; register_index[3]                              ; 8       ;
; register_index[1]                              ; 8       ;
; address[7]~17                                  ; 7       ;
; register_index[2]                              ; 7       ;
; register_index[0]                              ; 7       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux7~3      ; 6       ;
; register_index[3]~1                            ; 6       ;
; always0~10                                     ; 6       ;
; Equal1~5                                       ; 6       ;
; addr[7]                                        ; 5       ;
; addr[6]                                        ; 5       ;
; addr[5]                                        ; 5       ;
; addr[4]                                        ; 5       ;
; addr[3]                                        ; 5       ;
; addr[2]                                        ; 5       ;
; addr[1]                                        ; 5       ;
; ROM_and_RAM:ROM_RAM_1|Mux2~1                   ; 5       ;
; ROM_and_RAM:ROM_RAM_1|Mux3~1                   ; 5       ;
; Add4~132                                       ; 5       ;
; Add4~107                                       ; 5       ;
; Add4~82                                        ; 5       ;
; Add4~47                                        ; 5       ;
; Add4~32                                        ; 5       ;
; Add4~7                                         ; 5       ;
; Add2~137                                       ; 5       ;
; Add2~112                                       ; 5       ;
; Add2~87                                        ; 5       ;
; Add2~62                                        ; 5       ;
; Add2~37                                        ; 5       ;
; Add2~22                                        ; 5       ;
; addr[0]                                        ; 4       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~2        ; 4       ;
; flag~0                                         ; 4       ;
; sign[2]                                        ; 4       ;
; Equal3~0                                       ; 4       ;
; sign~5                                         ; 4       ;
; register_index[0]~4                            ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux15~0                  ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux14~1                  ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux13~1                  ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux12~1                  ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux11~1                  ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux10~1                  ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux9~1                   ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux8~1                   ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux7~1                   ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux6~1                   ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux5~1                   ; 4       ;
; register:register_1|mem~4                      ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux4~1                   ; 4       ;
; register:register_1|mem~3                      ; 4       ;
; register:register_1|mem~2                      ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux1~1                   ; 4       ;
; register:register_1|mem~1                      ; 4       ;
; Equal2~4                                       ; 4       ;
; address~6                                      ; 4       ;
; address~5                                      ; 4       ;
; address~4                                      ; 4       ;
; address~3                                      ; 4       ;
; address~2                                      ; 4       ;
; address~1                                      ; 4       ;
; count1[30]                                     ; 4       ;
; count1[29]                                     ; 4       ;
; count1[28]                                     ; 4       ;
; count1[27]                                     ; 4       ;
; count1[26]                                     ; 4       ;
; count1[25]                                     ; 4       ;
; count1[24]                                     ; 4       ;
; count1[19]                                     ; 4       ;
; count1[18]                                     ; 4       ;
; count1[23]                                     ; 4       ;
; count1[22]                                     ; 4       ;
; count1[21]                                     ; 4       ;
; count1[20]                                     ; 4       ;
; count1[17]                                     ; 4       ;
; count1[16]                                     ; 4       ;
; count1[15]                                     ; 4       ;
; count1[14]                                     ; 4       ;
; count1[13]                                     ; 4       ;
; count1[12]                                     ; 4       ;
; count1[11]                                     ; 4       ;
; count1[10]                                     ; 4       ;
; count1[9]                                      ; 4       ;
; count1[8]                                      ; 4       ;
; count1[7]                                      ; 4       ;
; count1[6]                                      ; 4       ;
; count1[5]                                      ; 4       ;
; count1[4]                                      ; 4       ;
; count1[3]                                      ; 4       ;
; count1[2]                                      ; 4       ;
; count1[1]                                      ; 4       ;
; count1[0]                                      ; 4       ;
; ROM_and_RAM:ROM_RAM_1|Mux0~1                   ; 4       ;
; register:register_1|mem~0                      ; 4       ;
; Add4~0                                         ; 4       ;
; Add0~27                                        ; 4       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[11]  ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[11]  ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[11]  ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[2]  ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[6]   ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[6]   ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[6]   ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~22       ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~20       ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~18       ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~16       ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~15       ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~13       ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~11       ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~9        ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~7        ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~5        ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~3        ; 3       ;
; address[1]~11                                  ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~1        ; 3       ;
; LessThan3~9                                    ; 3       ;
; address~0                                      ; 3       ;
; Add3~27                                        ; 3       ;
; Add5~27                                        ; 3       ;
; Add1~27                                        ; 3       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[7]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[14]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[6]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[14]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[14]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[5]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[12]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[12]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[12]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[3]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[10]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[10]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[10]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[9]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[1]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[9]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[9]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[8]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|data_out[0]  ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[8]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[8]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[7] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[5]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[5] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[5]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[5]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[4]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[4] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[4]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[4]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[1]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[1] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[1]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[1]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[2]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[2] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[2]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[2]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[3]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[3] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[3]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[3]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_3|dataout[0]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[0] ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|dataout[0]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_2|dataout[0]   ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux4~0       ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux1~1      ; 2       ;
; inst~33                                        ; 2       ;
; inst~32                                        ; 2       ;
; inst~31                                        ; 2       ;
; inst~30                                        ; 2       ;
; inst~29                                        ; 2       ;
; inst~28                                        ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux7~4      ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux7~2      ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux7~1      ; 2       ;
; inst~27                                        ; 2       ;
; inst~26                                        ; 2       ;
; address[1]~12                                  ; 2       ;
; inst~23                                        ; 2       ;
; inst~21                                        ; 2       ;
; inst~17                                        ; 2       ;
; register:register_1|mem~7                      ; 2       ;
; inst~16                                        ; 2       ;
; inst~15                                        ; 2       ;
; inst~14                                        ; 2       ;
; register:register_1|mem~6                      ; 2       ;
; inst~13                                        ; 2       ;
; inst~12                                        ; 2       ;
; inst~11                                        ; 2       ;
; inst~10                                        ; 2       ;
; register:register_1|mem~5                      ; 2       ;
; inst~9                                         ; 2       ;
; inst~8                                         ; 2       ;
; inst~7                                         ; 2       ;
; inst~6                                         ; 2       ;
; inst~5                                         ; 2       ;
; inst~4                                         ; 2       ;
; inst~3                                         ; 2       ;
; count2[30]                                     ; 2       ;
; count2[29]                                     ; 2       ;
; count2[28]                                     ; 2       ;
; count2[27]                                     ; 2       ;
; count2[26]                                     ; 2       ;
; count2[25]                                     ; 2       ;
; count2[24]                                     ; 2       ;
; count2[23]                                     ; 2       ;
; count2[22]                                     ; 2       ;
; count2[21]                                     ; 2       ;
; count2[20]                                     ; 2       ;
; count2[19]                                     ; 2       ;
; count2[18]                                     ; 2       ;
; count2[17]                                     ; 2       ;
; count2[16]                                     ; 2       ;
; count2[15]                                     ; 2       ;
; count2[14]                                     ; 2       ;
; count2[13]                                     ; 2       ;
; count2[4]                                      ; 2       ;
; count2[3]                                      ; 2       ;
; count2[2]                                      ; 2       ;
; count2[1]                                      ; 2       ;
; count2[0]                                      ; 2       ;
; count2[12]                                     ; 2       ;
; count2[11]                                     ; 2       ;
; count2[10]                                     ; 2       ;
; count2[9]                                      ; 2       ;
; count2[8]                                      ; 2       ;
; count2[7]                                      ; 2       ;
; count2[6]                                      ; 2       ;
; count2[5]                                      ; 2       ;
; count2[31]                                     ; 2       ;
; inst~0                                         ; 2       ;
; Equal0~2                                       ; 2       ;
; count1[31]                                     ; 2       ;
; Add4~155                                       ; 2       ;
; Add4~150                                       ; 2       ;
; Add4~145                                       ; 2       ;
; Add4~140                                       ; 2       ;
; Add4~135                                       ; 2       ;
; Add4~130                                       ; 2       ;
; Add4~125                                       ; 2       ;
; Add4~120                                       ; 2       ;
; Add4~115                                       ; 2       ;
; Add4~110                                       ; 2       ;
; Add4~105                                       ; 2       ;
; Add4~100                                       ; 2       ;
; Add4~95                                        ; 2       ;
; Add4~90                                        ; 2       ;
; Add4~85                                        ; 2       ;
; Add4~80                                        ; 2       ;
; Add4~75                                        ; 2       ;
; Add4~70                                        ; 2       ;
; Add4~65                                        ; 2       ;
; Add4~60                                        ; 2       ;
; Add4~55                                        ; 2       ;
; Add4~50                                        ; 2       ;
; Add4~45                                        ; 2       ;
; Add4~40                                        ; 2       ;
; Add4~35                                        ; 2       ;
; Add4~30                                        ; 2       ;
; Add4~25                                        ; 2       ;
; Add4~20                                        ; 2       ;
; Add4~15                                        ; 2       ;
; Add4~10                                        ; 2       ;
; Add4~5                                         ; 2       ;
; Add2~155                                       ; 2       ;
; Add2~150                                       ; 2       ;
; Add2~145                                       ; 2       ;
; Add2~140                                       ; 2       ;
; Add2~135                                       ; 2       ;
; Add2~130                                       ; 2       ;
; Add2~125                                       ; 2       ;
; Add2~120                                       ; 2       ;
; Add2~115                                       ; 2       ;
; Add2~110                                       ; 2       ;
; Add2~105                                       ; 2       ;
; Add2~100                                       ; 2       ;
; Add2~95                                        ; 2       ;
; Add2~90                                        ; 2       ;
; Add2~85                                        ; 2       ;
; Add2~80                                        ; 2       ;
; Add2~75                                        ; 2       ;
; Add2~70                                        ; 2       ;
; Add2~65                                        ; 2       ;
; Add2~60                                        ; 2       ;
; Add2~55                                        ; 2       ;
; Add2~50                                        ; 2       ;
; Add2~45                                        ; 2       ;
; Add2~40                                        ; 2       ;
; Add2~35                                        ; 2       ;
; Add2~30                                        ; 2       ;
; Add2~25                                        ; 2       ;
; Add2~20                                        ; 2       ;
; Add2~15                                        ; 2       ;
; Add2~10                                        ; 2       ;
; Add2~5                                         ; 2       ;
; Add2~0                                         ; 2       ;
; Add0~35                                        ; 2       ;
; Add0~30                                        ; 2       ;
; Add0~25                                        ; 2       ;
; Add0~20                                        ; 2       ;
; Add0~15                                        ; 2       ;
; Add0~10                                        ; 2       ;
; Add0~5                                         ; 2       ;
; Add0~0                                         ; 2       ;
; Add1~30                                        ; 2       ;
; Add1~25                                        ; 2       ;
; Add1~20                                        ; 2       ;
; Add1~15                                        ; 2       ;
; Add1~10                                        ; 2       ;
; Add1~5                                         ; 2       ;
; Add1~0                                         ; 2       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux1~2       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux1~1       ; 1       ;
; Equal0~7                                       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux0~1       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux0~0       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux1~0       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux2~0       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~21       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux4~1       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~19       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~17       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux7~6      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux6~2       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux6~1       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM:SROM_1|Mux6~0       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~14       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux0~1      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux0~0      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux1~3      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux1~2      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux1~0      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~12       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux2~1      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux2~0      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux3~3      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~10       ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux3~2      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux3~1      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux3~0      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~8        ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux6~1      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux6~0      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~6        ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux5~2      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux5~1      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux5~0      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~4        ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux4~2      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux4~1      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux4~0      ; 1       ;
; address~47                                     ; 1       ;
; address~46                                     ; 1       ;
; address~45                                     ; 1       ;
; address~44                                     ; 1       ;
; address~43                                     ; 1       ;
; address~42                                     ; 1       ;
; address~40                                     ; 1       ;
; address~39                                     ; 1       ;
; address~38                                     ; 1       ;
; address~36                                     ; 1       ;
; address~35                                     ; 1       ;
; address~34                                     ; 1       ;
; address~32                                     ; 1       ;
; address~31                                     ; 1       ;
; address~30                                     ; 1       ;
; address~28                                     ; 1       ;
; address~27                                     ; 1       ;
; address~26                                     ; 1       ;
; sign[0]                                        ; 1       ;
; sign[1]                                        ; 1       ;
; address~24                                     ; 1       ;
; address~23                                     ; 1       ;
; address~22                                     ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux7~5      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|Mux7~0      ; 1       ;
; address~20                                     ; 1       ;
; address~19                                     ; 1       ;
; address~18                                     ; 1       ;
; address[1]~16                                  ; 1       ;
; address~14                                     ; 1       ;
; address~9                                      ; 1       ;
; address~8                                      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|SRAM:SRAM_1|mem~0        ; 1       ;
; inst~25                                        ; 1       ;
; register_index~9                               ; 1       ;
; inst~24                                        ; 1       ;
; register_index~7                               ; 1       ;
; register_index~5                               ; 1       ;
; inst~22                                        ; 1       ;
; register_index~2                               ; 1       ;
; inst~20                                        ; 1       ;
; LessThan3~8                                    ; 1       ;
; LessThan3~7                                    ; 1       ;
; LessThan3~6                                    ; 1       ;
; LessThan3~5                                    ; 1       ;
; LessThan3~4                                    ; 1       ;
; LessThan3~3                                    ; 1       ;
; LessThan3~2                                    ; 1       ;
; LessThan3~1                                    ; 1       ;
; LessThan3~0                                    ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux14~0                  ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux13~0                  ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux12~0                  ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux11~0                  ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux10~0                  ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux9~0                   ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux8~0                   ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux7~0                   ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux6~0                   ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux5~0                   ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux4~0                   ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux1~0                   ; 1       ;
; LessThan1~23                                   ; 1       ;
; LessThan1~22                                   ; 1       ;
; LessThan1~21                                   ; 1       ;
; LessThan1~20                                   ; 1       ;
; LessThan1~19                                   ; 1       ;
; LessThan1~18                                   ; 1       ;
; LessThan1~17                                   ; 1       ;
; LessThan1~16                                   ; 1       ;
; LessThan1~15                                   ; 1       ;
; LessThan1~14                                   ; 1       ;
; LessThan1~13                                   ; 1       ;
; LessThan1~12                                   ; 1       ;
; LessThan1~11                                   ; 1       ;
; LessThan1~10                                   ; 1       ;
; LessThan1~9                                    ; 1       ;
; LessThan1~8                                    ; 1       ;
; LessThan1~7                                    ; 1       ;
; LessThan1~6                                    ; 1       ;
; LessThan1~5                                    ; 1       ;
; LessThan1~4                                    ; 1       ;
; LessThan1~3                                    ; 1       ;
; count1~1                                       ; 1       ;
; LessThan1~2                                    ; 1       ;
; LessThan1~1                                    ; 1       ;
; LessThan1~0                                    ; 1       ;
; count1~0                                       ; 1       ;
; always0~9                                      ; 1       ;
; always0~8                                      ; 1       ;
; always0~7                                      ; 1       ;
; always0~6                                      ; 1       ;
; always0~5                                      ; 1       ;
; always0~4                                      ; 1       ;
; always0~3                                      ; 1       ;
; always0~2                                      ; 1       ;
; LessThan2~0                                    ; 1       ;
; always0~1                                      ; 1       ;
; always0~0                                      ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux2~0                   ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux3~0                   ; 1       ;
; Equal1~4                                       ; 1       ;
; Equal1~3                                       ; 1       ;
; Equal1~2                                       ; 1       ;
; Equal1~1                                       ; 1       ;
; Equal1~0                                       ; 1       ;
; Equal0~5                                       ; 1       ;
; Equal0~4                                       ; 1       ;
; Equal0~3                                       ; 1       ;
; Equal2~3                                       ; 1       ;
; Equal2~2                                       ; 1       ;
; Equal2~1                                       ; 1       ;
; Equal2~0                                       ; 1       ;
; LessThan0~9                                    ; 1       ;
; LessThan0~8                                    ; 1       ;
; LessThan0~7                                    ; 1       ;
; LessThan0~6                                    ; 1       ;
; LessThan0~5                                    ; 1       ;
; LessThan0~4                                    ; 1       ;
; LessThan0~3                                    ; 1       ;
; LessThan0~2                                    ; 1       ;
; LessThan0~1                                    ; 1       ;
; LessThan0~0                                    ; 1       ;
; ROM_and_RAM:ROM_RAM_1|Mux0~0                   ; 1       ;
; b[15]~reg0                                     ; 1       ;
; b[14]~reg0                                     ; 1       ;
; b[13]~reg0                                     ; 1       ;
; b[12]~reg0                                     ; 1       ;
; b[11]~reg0                                     ; 1       ;
; b[10]~reg0                                     ; 1       ;
; b[9]~reg0                                      ; 1       ;
; b[8]~reg0                                      ; 1       ;
; b[7]~reg0                                      ; 1       ;
; b[6]~reg0                                      ; 1       ;
; b[5]~reg0                                      ; 1       ;
; b[4]~reg0                                      ; 1       ;
; b[3]~reg0                                      ; 1       ;
; b[2]~reg0                                      ; 1       ;
; b[1]~reg0                                      ; 1       ;
; b[0]~reg0                                      ; 1       ;
; a[14]~reg0                                     ; 1       ;
; a[13]~reg0                                     ; 1       ;
; a[11]~reg0                                     ; 1       ;
; a[10]~reg0                                     ; 1       ;
; a[9]~reg0                                      ; 1       ;
; a[7]~reg0                                      ; 1       ;
; a[6]~reg0                                      ; 1       ;
; a[3]~reg0                                      ; 1       ;
; Add3~37COUT1_48                                ; 1       ;
; Add3~37                                        ; 1       ;
; Add3~35                                        ; 1       ;
; Add5~37COUT1_48                                ; 1       ;
; Add5~37                                        ; 1       ;
; Add5~35                                        ; 1       ;
; Add3~32COUT1_56                                ; 1       ;
; Add3~32                                        ; 1       ;
; Add3~30                                        ; 1       ;
; Add5~32COUT1_56                                ; 1       ;
; Add5~32                                        ; 1       ;
; Add5~30                                        ; 1       ;
; Add3~25                                        ; 1       ;
; Add5~25                                        ; 1       ;
; Add3~22COUT1_54                                ; 1       ;
; Add3~22                                        ; 1       ;
; Add3~20                                        ; 1       ;
; Add5~22COUT1_54                                ; 1       ;
; Add5~22                                        ; 1       ;
; Add5~20                                        ; 1       ;
; Add3~17COUT1_52                                ; 1       ;
; Add3~17                                        ; 1       ;
; Add3~15                                        ; 1       ;
; Add5~17COUT1_52                                ; 1       ;
; Add5~17                                        ; 1       ;
; Add5~15                                        ; 1       ;
; Add3~12COUT1_50                                ; 1       ;
; Add3~12                                        ; 1       ;
; Add3~10                                        ; 1       ;
; Add5~12COUT1_50                                ; 1       ;
; Add5~12                                        ; 1       ;
; Add5~10                                        ; 1       ;
; Add3~7COUT1_58                                 ; 1       ;
; Add3~7                                         ; 1       ;
; Add3~5                                         ; 1       ;
; Add5~7COUT1_58                                 ; 1       ;
; Add5~7                                         ; 1       ;
; Add5~5                                         ; 1       ;
; Add3~0                                         ; 1       ;
; Add5~0                                         ; 1       ;
; Add4~157                                       ; 1       ;
; Add4~152COUT1_232                              ; 1       ;
; Add4~152                                       ; 1       ;
; Add4~147COUT1_230                              ; 1       ;
; Add4~147                                       ; 1       ;
; Add4~142COUT1_228                              ; 1       ;
; Add4~142                                       ; 1       ;
; Add4~137COUT1_226                              ; 1       ;
; Add4~137                                       ; 1       ;
; Add4~127COUT1_224                              ; 1       ;
; Add4~127                                       ; 1       ;
; Add4~122COUT1_222                              ; 1       ;
; Add4~122                                       ; 1       ;
; Add4~117COUT1_220                              ; 1       ;
; Add4~117                                       ; 1       ;
; Add4~112COUT1_218                              ; 1       ;
; Add4~112                                       ; 1       ;
; Add4~102COUT1_216                              ; 1       ;
; Add4~102                                       ; 1       ;
; Add4~97COUT1_214                               ; 1       ;
; Add4~97                                        ; 1       ;
; Add4~92COUT1_212                               ; 1       ;
; Add4~92                                        ; 1       ;
; Add4~87COUT1_210                               ; 1       ;
; Add4~87                                        ; 1       ;
; Add4~77COUT1_208                               ; 1       ;
; Add4~77                                        ; 1       ;
; Add4~72COUT1_206                               ; 1       ;
; Add4~72                                        ; 1       ;
; Add4~67COUT1_192                               ; 1       ;
; Add4~67                                        ; 1       ;
; Add4~62COUT1_190                               ; 1       ;
; Add4~62                                        ; 1       ;
; Add4~57COUT1_188                               ; 1       ;
; Add4~57                                        ; 1       ;
; Add4~52COUT1_186                               ; 1       ;
; Add4~52                                        ; 1       ;
; Add4~42COUT1_204                               ; 1       ;
; Add4~42                                        ; 1       ;
; Add4~37COUT1_202                               ; 1       ;
; Add4~37                                        ; 1       ;
; Add4~27COUT1_200                               ; 1       ;
; Add4~27                                        ; 1       ;
; Add4~22COUT1_198                               ; 1       ;
; Add4~22                                        ; 1       ;
; Add4~17COUT1_196                               ; 1       ;
; Add4~17                                        ; 1       ;
; Add4~12COUT1_194                               ; 1       ;
; Add4~12                                        ; 1       ;
; Add2~157COUT1_232                              ; 1       ;
; Add2~157                                       ; 1       ;
; Add2~152COUT1_230                              ; 1       ;
; Add2~152                                       ; 1       ;
; Add2~147COUT1_228                              ; 1       ;
; Add2~147                                       ; 1       ;
; Add2~142COUT1_226                              ; 1       ;
; Add2~142                                       ; 1       ;
; Add2~132COUT1_224                              ; 1       ;
; Add2~132                                       ; 1       ;
; Add2~127COUT1_222                              ; 1       ;
; Add2~127                                       ; 1       ;
; Add2~122COUT1_220                              ; 1       ;
; Add2~122                                       ; 1       ;
; Add2~117COUT1_218                              ; 1       ;
; Add2~117                                       ; 1       ;
; Add2~107COUT1_216                              ; 1       ;
; Add2~107                                       ; 1       ;
; Add2~102COUT1_214                              ; 1       ;
; Add2~102                                       ; 1       ;
; Add2~97COUT1_212                               ; 1       ;
; Add2~97                                        ; 1       ;
; Add2~92COUT1_210                               ; 1       ;
; Add2~92                                        ; 1       ;
; Add2~82COUT1_208                               ; 1       ;
; Add2~82                                        ; 1       ;
; Add2~77COUT1_206                               ; 1       ;
; Add2~77                                        ; 1       ;
; Add2~72COUT1_204                               ; 1       ;
; Add2~72                                        ; 1       ;
; Add2~67COUT1_202                               ; 1       ;
; Add2~67                                        ; 1       ;
; Add2~57COUT1_200                               ; 1       ;
; Add2~57                                        ; 1       ;
; Add2~52COUT1_198                               ; 1       ;
; Add2~52                                        ; 1       ;
; Add2~47COUT1_196                               ; 1       ;
; Add2~47                                        ; 1       ;
; Add2~42COUT1_194                               ; 1       ;
; Add2~42                                        ; 1       ;
; Add2~32COUT1_192                               ; 1       ;
; Add2~32                                        ; 1       ;
; Add2~27COUT1_190                               ; 1       ;
; Add2~27                                        ; 1       ;
; Add2~17COUT1_186                               ; 1       ;
; Add2~17                                        ; 1       ;
; Add2~12COUT1_188                               ; 1       ;
; Add2~12                                        ; 1       ;
; Add2~7                                         ; 1       ;
; Add0~40                                        ; 1       ;
; Add0~37COUT1_64                                ; 1       ;
; Add0~37                                        ; 1       ;
; Add0~32COUT1_66                                ; 1       ;
; Add0~32                                        ; 1       ;
; Add0~22COUT1_62                                ; 1       ;
; Add0~22                                        ; 1       ;
; Add0~17COUT1_54                                ; 1       ;
; Add0~17                                        ; 1       ;
; Add0~12COUT1_56                                ; 1       ;
; Add0~12                                        ; 1       ;
; Add0~7COUT1_58                                 ; 1       ;
; Add0~7                                         ; 1       ;
; Add0~2COUT1_60                                 ; 1       ;
; Add0~2                                         ; 1       ;
; Add1~35                                        ; 1       ;
; Add1~32COUT1_58                                ; 1       ;
; Add1~32                                        ; 1       ;
; Add1~22COUT1_56                                ; 1       ;
; Add1~22                                        ; 1       ;
; Add1~17COUT1_52                                ; 1       ;
; Add1~17                                        ; 1       ;
; Add1~12COUT1_54                                ; 1       ;
; Add1~12                                        ; 1       ;
; Add1~7COUT1_48                                 ; 1       ;
; Add1~7                                         ; 1       ;
; Add1~2COUT1_50                                 ; 1       ;
; Add1~2                                         ; 1       ;
; a[15]~reg0                                     ; 1       ;
; a[12]~reg0                                     ; 1       ;
; a[8]~reg0                                      ; 1       ;
; a[5]~reg0                                      ; 1       ;
; a[4]~reg0                                      ; 1       ;
; a[2]~reg0                                      ; 1       ;
; a[1]~reg0                                      ; 1       ;
; a[0]~reg0                                      ; 1       ;
+------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 518 / 30,600 ( 2 % )   ;
; Direct links                ; 135 / 43,552 ( < 1 % ) ;
; Global clocks               ; 5 / 8 ( 63 % )         ;
; LAB clocks                  ; 43 / 312 ( 14 % )      ;
; LUT chains                  ; 75 / 10,854 ( < 1 % )  ;
; Local interconnects         ; 966 / 43,552 ( 2 % )   ;
; M4K buffers                 ; 0 / 1,872 ( 0 % )      ;
; R4s                         ; 666 / 28,560 ( 2 % )   ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.09) ; Number of LABs  (Total = 66) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 6                            ;
; 2                                          ; 0                            ;
; 3                                          ; 2                            ;
; 4                                          ; 3                            ;
; 5                                          ; 2                            ;
; 6                                          ; 3                            ;
; 7                                          ; 3                            ;
; 8                                          ; 3                            ;
; 9                                          ; 3                            ;
; 10                                         ; 41                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.14) ; Number of LABs  (Total = 66) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 44                           ;
; 1 Clock enable                     ; 21                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 6                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.09) ; Number of LABs  (Total = 66) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 6                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 3                            ;
; 7                                           ; 3                            ;
; 8                                           ; 3                            ;
; 9                                           ; 3                            ;
; 10                                          ; 41                           ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.79) ; Number of LABs  (Total = 66) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 1                            ;
; 3                                               ; 9                            ;
; 4                                               ; 9                            ;
; 5                                               ; 9                            ;
; 6                                               ; 3                            ;
; 7                                               ; 7                            ;
; 8                                               ; 5                            ;
; 9                                               ; 2                            ;
; 10                                              ; 14                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.61) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 4                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 4                            ;
; 11                                           ; 7                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 5                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 6                            ;
; 18                                           ; 5                            ;
; 19                                           ; 2                            ;
; 20                                           ; 7                            ;
; 21                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; address[6]           ; 9.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                        ;
+-----------------+------------------------------------------------+-------------------+
; Source Register ; Destination Register                           ; Delay Added in ns ;
+-----------------+------------------------------------------------+-------------------+
; address[7]      ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; 0.656             ;
; address[6]      ; ROM_and_RAM:ROM_RAM_1|SROM2:SROM_2|data_out[6] ; 0.656             ;
+-----------------+------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP1C12Q240C8 for design "Instruction_system"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C6Q240C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 24
    Info (169125): Pin ~ASDO~ is reserved at location 37
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 42 total pins
    Info (169086): Pin addr[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 54 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Instruction_system.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 28
Info (186215): Automatically promoted signal "ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~2" to use Global clock
Info (186215): Automatically promoted signal "ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~0" to use Global clock
Info (186215): Automatically promoted signal "ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~1" to use Global clock
Info (186215): Automatically promoted signal "ROM_and_RAM:ROM_RAM_1|decoder_24:decoder|Decoder0~3" to use Global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.59 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/qiqi/Desktop/Instruction_system/output_files/Instruction_system.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5007 megabytes
    Info: Processing ended: Sun Dec 16 17:24:29 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/qiqi/Desktop/Instruction_system/output_files/Instruction_system.fit.smsg.


