<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:44.3744</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0040049</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>백엔드 메모리로의 전력 전달을 위한 후면 공개부</inventionTitle><inventionTitleEng>BACK-SIDE REVEAL FOR POWER DELIVERY TO BACKEND MEMORY</inventionTitleEng><openDate>2022.12.30</openDate><openNumber>10-2022-0170740</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.31</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예는 디바이스의 후면으로부터 IC 디바이스의 백엔드 메모리로 전력을 제공한다. 백엔드 메모리를 위한 후면 전력 전달을 갖는 예시적인 IC 디바이스는 프론트엔드 트랜지스터와 같은 복수의 프론트엔드 구성요소를 갖는 프론트엔드 층, 백엔드 메모리(예를 들어, 하나 이상의 eDRAM 어레이)를 갖는 백엔드 층(복수의 층을 포함할 수 있음), 및 백엔드 메모리에 전기적으로 결합된 복수의 후면 상호연결부를 갖는 후면 전력 전달 구조체를 포함하며, 프론트엔드 층은 후면 전력 전달 구조체와 백엔드 층 사이에 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 디바이스로서,프론트엔드 트랜지스터들을 포함하는 FEOL(front end of line) 층과,백엔드 메모리 셀들을 포함하는 BEOL(back end of line) 층과,후면 상호연결부들을 포함하는 후면 구조체 - 상기 후면 상호연결부들 중 적어도 하나는 상기 백엔드 메모리 셀들 중 하나 이상에 결합됨 - 를 포함하되,상기 FEOL 층은 상기 BEOL 층과 상기 후면 구조체 사이에 있는IC 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 IC 디바이스는 제1 IC 구조체 및 상기 제1 IC 구조체에 본딩된 제2 IC 구조체를 포함하고,상기 BEOL 층은 제1 BEOL 층이며,상기 제1 IC 구조체는 상기 FEOL 층 및 상기 제1 BEOL 층을 포함하고,상기 제2 IC 구조체는 추가 백엔드 메모리 셀들을 포함하는 제2 BEOL 층을 포함하며,상기 후면 상호연결부들 중 적어도 하나는 상기 추가 백엔드 메모리 셀들 중 하나 이상에 결합되고,상기 제1 BEOL 층은 상기 FEOL 층과 상기 제2 BEOL 층 사이에 있는IC 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제2 IC 구조체와 상기 제1 IC 구조체 사이의 본딩 계면을 더 포함하되,상기 본딩 계면은 상기 제1 BEOL 층과 상기 제2 BEOL 층 사이에 있는IC 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 본딩 계면은 산화물을 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 본딩 계면은 실리콘 및 질소와 탄소 중 하나 또는 둘 다를 포함하는 본딩 재료를 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>6. 제2항 내지 제5항 중 어느 한 항에 있어서,상기 제1 IC 구조체 및 상기 제2 IC 구조체 각각은 제1 면 및 반대쪽의 제2 면을 포함하고,상기 제2 IC 구조체는 상기 제2 IC 구조체의 제1 면이 상기 제1 IC 구조체의 제1 면에 본딩됨으로써 상기 제1 IC 구조체에 본딩되며,상기 IC 디바이스는 상기 제2 IC 구조체의 제2 면으로부터 상기 추가 백엔드 메모리 셀들 중 하나 이상에 결합된 상기 후면 상호연결부들 중 적어도 하나로 연장되는 본딩 후 비아(after-bonding via)를 더 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 본딩 후 비아는 상기 제2 IC 구조체를 통해, 상기 제1 IC 구조체와 상기 제2 IC 구조체 사이의 본딩 계면을 통해, 상기 제1 IC 구조체 내로 연장되는IC 디바이스.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 후면 상호연결부들 중 적어도 하나는, 상기 본딩 후 비아에 결합되고 상기 본딩 후 비아가 상기 추가 백엔드 메모리 셀들 중 하나 이상에 결합됨으로써, 상기 추가 백엔드 메모리 셀들 중 하나 이상에 결합되는IC 디바이스.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서,상기 후면 구조체는 제1 면 및 반대쪽의 제2 면을 포함하고,상기 후면 구조체의 제1 면은 상기 후면 구조체의 제2 면보다 상기 제1 IC 구조체의 제2 면에 더 가깝고,상기 제1 IC 구조체와 상기 제2 IC 구조체 사이의 본딩 계면에 실질적으로 수직인 평면에서, 상기 본딩 후 비아의 단면 및 상기 후면 상호연결부들 중 적어도 하나의 단면 각각은 2개의 평행한 변들을 포함하는 사다리꼴이며, 상기 변들 중 하나는 짧은 변이고 상기 변들 중 다른 하나는 긴 변이고,상기 본딩 후 비아의 단면의 상기 사다리꼴의 경우, 상기 짧은 변이 상기 긴 변보다 상기 후면 구조체의 제2 면에 더 가깝고,상기 후면 상호연결부들 중 적어도 하나의 단면의 상기 사다리꼴의 경우, 상기 긴 변이 상기 짧은 변보다 상기 후면 구조체의 제2 면에 더 가까운IC 디바이스.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 BEOL 층은 제1 백엔드 상호연결부들을 더 포함하고,상기 제1 IC 구조체와 상기 제2 IC 구조체 사이의 상기 본딩 계면에 실질적으로 수직인 평면에서, 상기 제1 백엔드 상호연결부들 중 적어도 하나의 단면은 상기 사다리꼴이고,상기 제1 백엔드 상호연결부들 중 적어도 하나의 단면의 상기 사다리꼴의 경우, 상기 짧은 변이 상기 긴 변보다 상기 후면 구조체의 제2 면에 더 가까운IC 디바이스.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 제2 BEOL 층은 제2 백엔드 상호연결부들을 더 포함하고,상기 제1 IC 구조체와 상기 제2 IC 구조체 사이의 상기 본딩 계면에 실질적으로 수직인 평면에서, 상기 제2 백엔드 상호연결부들 중 적어도 하나의 단면은 상기 사다리꼴이고,상기 제2 백엔드 상호연결부들 중 적어도 하나의 단면의 상기 사다리꼴의 경우, 상기 긴 변은 상기 짧은 변보다 상기 후면 구조체의 제2 면에 더 가까운IC 디바이스.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서,상기 제2 BEOL 층은 제2 백엔드 상호연결부들을 더 포함하고,상기 제1 IC 구조체와 상기 제2 IC 구조체 사이의 상기 본딩 계면에 실질적으로 수직인 평면에서, 상기 제2 백엔드 상호연결부들 중 적어도 하나의 단면은 상기 사다리꼴이고,상기 제2 백엔드 상호연결부들 중 적어도 하나의 단면의 상기 사다리꼴의 경우, 상기 짧은 변이 상기 긴 변보다 상기 후면 구조체의 제2 면에 더 가까운IC 디바이스.</claim></claimInfo><claimInfo><claim>13. 제6항에 있어서,상기 FEOL 층은 제1 FEOL 층이고,상기 제2 IC 구조체는 추가 프론트엔드 트랜지스터들을 포함하는 제2 FEOL 층을 더 포함하며,상기 제2 BEOL 층은 상기 제2 FEOL 층보다 상기 제1 IC 구조체에 더 가까운IC 디바이스.</claim></claimInfo><claimInfo><claim>14. 제6항에 있어서,상기 FEOL 층은 제1 FEOL 층이고,상기 제2 IC 구조체는 추가 프론트엔드 트랜지스터들을 포함하는 제2 FEOL 층을 더 포함하며,상기 제2 FEOL 층은 상기 제2 BEOL 층보다 상기 제1 IC 구조체에 더 가까운IC 디바이스.</claim></claimInfo><claimInfo><claim>15. 제2항 내지 제5항 중 어느 한 항에 있어서,상기 백엔드 메모리 셀들 중 개별 백엔드 메모리 셀은 액세스 트랜지스터 및 커패시터를 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 BEOL 층은 제1 금속층, 제2 금속층 및 제3 금속층을 포함하고,상기 제2 금속층은 상기 제1 금속층과 상기 제3 금속층 사이에 있으며,상기 제1 금속층은 상기 FEOL 층과 상기 제2 금속층 사이에 있고,상기 액세스 트랜지스터에 결합된 워드 라인은 상기 제1 금속층 내에 있으며,상기 액세스 트랜지스터의 채널 영역은 상기 제2 금속층 내에 있고,상기 커패시터는 상기 제3 금속층 내에 있는IC 디바이스.</claim></claimInfo><claimInfo><claim>17. 집적 회로(IC) 패키지로서,IC 디바이스와,상기 IC 디바이스에 결합된 추가 IC 구성요소를 포함하되,상기 IC 디바이스는, 핀 기반 트랜지스터들 또는 나노리본 트랜지스터들 또는 나노와이어 트랜지스터들을 포함하는 프론트엔드 트랜지스터들을 포함하는 프론트엔드 층과, 백엔드 메모리 셀들을 포함하는 백엔드 층 - 상기 백엔드 메모리 셀들 중 개별 백엔드 메모리 셀들은 박막 트랜지스터들을 포함함 - 과, 후면 상호연결부들을 포함하는 후면 전력 전달 구조체 - 상기 후면 상호연결부들 중 적어도 하나는 상기 백엔드 메모리 셀들 중 하나 이상에 결합되고, 상기 FEOL 층은 상기 BEOL 층과 상기 후면 전력 전달 구조체 사이에 있음 - 를 포함하는IC 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 추가 IC 구성요소는 패키지 기판, 인터포저 또는 추가 IC 다이 중 하나를 포함하는IC 패키지.</claim></claimInfo><claimInfo><claim>19. 집적 회로(IC) 디바이스를 제조하는 방법으로서,반도체 재료를 포함하는 지지 구조체 위에 프론트엔드 층을 제조하는 단계 - 상기 프론트엔드 층은 프론트엔드 트랜지스터들을 포함하고, 상기 프론트엔드 트랜지스터들 중 개별 프론트엔드 트랜지스터의 채널 영역은 상기 반도체 재료의 일부임 - 와,상기 프론트엔드 층 위에 백엔드 층을 제조하는 단계 - 상기 백엔드 층은 메모리 셀들의 어레이를 포함하며, 상기 메모리 셀들 중 개별 메모리 셀은 트랜지스터 및 커패시터를 포함함 - 와,상기 지지 구조체의 적어도 일부를 제거하여 상기 프론트엔드 층의 적어도 일부를 노출시키는 단계와,상기 노출된 프론트엔드 층 위에 후면 상호연결부들을 포함하는 후면 구조체를 제조하는 단계 - 상기 후면 상호연결부들 중 적어도 하나는 상기 백엔드 층의 상기 메모리 셀들 중 하나 이상에 결합됨 - 를 포함하는IC 디바이스를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 IC 디바이스는 제1 IC 구조체 및 제2 IC 구조체를 포함하고, 상기 제1 IC 구조체는 상기 프론트엔드 층 및 상기 백엔드 층을 포함하며,상기 방법은,상기 제2 IC 구조체를 상기 제1 IC 구조체에 본딩하는 단계와,상기 제2 IC 구조체 전체, 상기 제1 IC 구조체와 상기 제2 IC 구조체 사이의 본딩 계면을 통해, 상기 제1 IC 구조체 전체를 통해, 상기 후면 구조체 내로 연장되어 상기 후면 상호연결부들 중 적어도 하나에 결합하는 본딩 후 비아를 제공하는 단계를 더 포함하는IC 디바이스를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. 집적 회로(IC) 디바이스로서,프론트엔드 트랜지스터들을 포함하는 FEOL(front end of line) 층과,백엔드 메모리 셀들을 포함하는 BEOL(back end of line) 층과,후면 상호연결부들을 포함하는 후면 구조체를 포함하되,상기 후면 상호연결부들 중 적어도 하나는 상기 백엔드 메모리 셀들 중 하나 이상에 결합되고,상기 FEOL 층은 상기 BEOL 층과 상기 후면 구조체 사이에 있으며,상기 백엔드 메모리 셀들 중 개별 백엔드 메모리 셀은 액세스 트랜지스터 및 커패시터를 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>22. 전자 디바이스로서,캐리어 기판과,상기 캐리어 기판에 결합된 집적 회로(IC) 디바이스를 포함하되,상기 IC 디바이스는, 프론트엔드 트랜지스터들을 포함하는 FEOL(front end of line) 층과, 백엔드 메모리 셀들을 포함하는 BEOL(back end of line) 층과, 후면 상호연결부들을 포함하는 후면 구조체 - 상기 후면 상호연결부들 중 적어도 하나는 상기 백엔드 메모리 셀들 중 하나 이상에 결합됨 - 를 포함하되, 상기 FEOL 층은 상기 BEOL 층과 상기 후면 구조체 사이에 있는전자 디바이스.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 캐리어 기판은 마더보드 또는 PCB인전자 디바이스.</claim></claimInfo><claimInfo><claim>24. 제22항 또는 제23항에 있어서,상기 전자 디바이스는 웨어러블 전자 디바이스 또는 휴대용 전자 디바이스인전자 디바이스.</claim></claimInfo><claimInfo><claim>25. 제22항 또는 제23항에 있어서,상기 전자 디바이스는 하나 이상의 통신 칩 및 안테나를 더 포함하는전자 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 오레곤주 ***** 힐스보로 아...</address><code> </code><country> </country><engName>SHARMA, Abhishek A.</engName><name>샤르마 아브히쉐크 에이</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 포...</address><code> </code><country> </country><engName>GOMES, Wilfred</engName><name>고메즈 윌프레드</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 비...</address><code> </code><country> </country><engName>LE, Van H.</engName><name>레 반 에이치</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 포틀...</address><code> </code><country> </country><engName>JUN, Kimin</engName><name>준 키민</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 힐스보로 ...</address><code> </code><country> </country><engName>Yoo, Hui Jae</engName><name>유 휘 재</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.23</priorityApplicationDate><priorityApplicationNumber>17/355,449</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.03.31</receiptDate><receiptNumber>1-1-2022-0345396-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.04.06</receiptDate><receiptNumber>9-1-2022-9003891-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.31</receiptDate><receiptNumber>1-1-2025-0358742-66</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220040049.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9374f15c8a0c717cba5dbce5f4e19ac0c972c87953c3564371cad06bb8635237e4739d27ab236a80cfe421c1276798e5768408270e93688398</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6efb2a05b5b8b61b09fb00b16f72cc155e9850f4609268c2cf6a197f080a2d429c5693c805baf5ef97cdb48b2344401436c2ecc1139ae7f9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>