<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:40.2040</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7015674</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 그 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME</inventionTitleEng><openDate>2025.07.15</openDate><openNumber>10-2025-0108625</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화가 용이한 반도체 장치를 제공한다. 기생 용량이 저감된 반도체 장치를 제공한다. 반도체 장치는 트랜지스터, 제 1 절연층, 제 2 절연층, 및 배선을 가진다. 트랜지스터는 제 1 도전층 내지 제 3 도전층, 반도체층, 및 제 3 절연층을 가진다. 제 1 절연층은 제 1 도전층에 도달하는 제 1 개구를 가진다. 반도체층은 제 1 절연층 위의 제 2 도전층, 제 1 개구 내의 제 1 절연층의 측면 및 제 1 도전층의 상면에 접한다. 제 2 절연층은 제 1 개구와 중첩되는 위치에 반도체층에 도달하는 제 2 개구를 가진다. 제 3 절연층은 제 2 개구 내의 제 2 절연층의 측면 및 상기 제 1 개구 내에서의 반도체층과 접한다. 제 3 도전층은 제 2 개구 및 제 1 개구에 매립된다. 배선은 제 2 절연층 위에 위치하고, 제 3 도전층과 접하며, 제 2 절연층을 개재(介在)하여 반도체층 또는 제 2 도전층과 중첩되는 부분을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.10</internationOpenDate><internationOpenNumber>WO2024095113</internationOpenNumber><internationalApplicationDate>2023.10.27</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/060839</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,트랜지스터, 제 1 절연층, 제 2 절연층, 및 배선을 가지고,상기 트랜지스터는 제 1 도전층, 제 2 도전층, 제 3 도전층, 반도체층, 및 제 3 절연층을 가지고,상기 제 1 절연층은 상기 제 1 도전층의 위쪽에 위치하며, 상기 제 1 도전층에 도달하는 제 1 개구를 가지고,상기 제 2 도전층은 상기 제 1 절연층의 위쪽에 위치하고,상기 반도체층은 상기 제 2 도전층, 그리고 상기 제 1 개구에서의 상기 제 1 절연층의 측면 및 상기 제 1 도전층의 상면에 접하고,상기 제 2 절연층은 상기 반도체층의 위쪽에 위치하며, 상기 제 1 개구와 중첩되는 위치에 상기 반도체층에 도달하는 제 2 개구를 가지고,상기 제 3 절연층은 상기 제 2 개구에서의 상기 제 2 절연층의 측면 및 상기 제 1 개구 내에서의 상기 반도체층과 접하고,상기 제 3 도전층은 상기 제 2 개구 및 상기 제 1 개구를 매립하도록 제공되고,상기 배선은 상기 제 3 도전층의 상면과 접하며, 상기 제 2 절연층을 개재(介在)하여 상기 반도체층 또는 상기 제 2 도전층과 중첩되는 부분을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 2 절연층은 상기 제 3 절연층보다 두꺼운 부분을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 2 도전층과 상기 제 2 절연층 사이에 제 4 절연층을 가지고,상기 제 4 절연층은 상기 제 2 절연층과 조성이 상이한, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 4 절연층은 상기 반도체층의 단부를 덮는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 개구는 하단의 개구 직경보다 상단의 개구 직경이 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치의 제작 방법으로서,제 1 개구를 가지는 제 1 절연층을 형성하고,상기 제 1 절연층의 상기 제 1 개구에서의 측면에 접하여 반도체층을 형성하고,상기 제 1 절연층 및 상기 반도체층을 덮어 제 2 절연층을 형성하고,상기 제 2 절연층에 상기 제 1 개구와 중첩되며 상기 반도체층에 도달하는 제 2 개구를 형성하고,상기 제 2 개구 및 상기 제 1 개구 내에 제 3 절연층과 도전층을 순차적으로 형성하고,상기 제 2 절연층 위에 상기 도전층과 접하는 배선을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>7. 반도체 장치의 제작 방법으로서,제 1 개구를 가지는 제 1 절연층을 형성하고,상기 제 1 절연층의 상기 제 1 개구에서의 측면에 접하여 반도체층을 형성하고,상기 반도체층을 덮는 보호층을 형성하고,상기 제 1 절연층 및 상기 보호층을 덮어 제 2 절연층을 형성하고,상기 제 2 절연층에 상기 제 1 개구와 중첩되며 상기 보호층에 도달하는 제 2 개구를 형성하고,상기 제 2 개구와 중첩되는 상기 보호층을 에칭하여 상기 반도체층을 노출시키고,상기 제 2 개구 및 상기 제 1 개구 내에 제 3 절연층과 도전층을 순차적으로 형성하고,상기 제 2 절연층 위에 상기 도전층과 접하는 배선을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOEZUKA, Junichi</engName><name>고에즈카 준이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진쵸우 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YOSHIZUMI, Kensuke</engName><name>요시즈미 겐스케</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.11.04</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-176862</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-1-2025-0533424-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.06.12</receiptDate><receiptNumber>1-5-2025-0097320-06</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257015674.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9366f162581ea5e2a3a15a2eebc96d6f6f5efe5e3308bca5c2a8268a3b233e2026dcec94cfd57205f4d502bbbb47676ed09e564a091073f7ae</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf10656c342785203d9066def9196b6c2c0d12f7ac981bf266145d67953c8b10023a7c49f8d91078848c52d32ee3eee98ead56d4b1ee8cfdb0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>