標題: 挑戰台積電？華為四晶片封裝技術大突破 - 財經連結: https://www.chinatimes.com/realtimenews/20250616003490-260410綜合陸媒報導，據專利內容，華為提出一種四晶片封裝晶片的製造方法，儘管尚未明言與Ascend 910D的關聯，但業界普遍認為該晶片處於研發階段。

專利中描述的晶片間互連方式，與台積電的CoWoS-L封裝技術及英特爾的EMIB與Foveros 3D封裝方式相似。

雖然在先進製程與光刻技術方面，華為與中芯國際仍落後於台積電，但在封裝技術的突破則是中國半導體產業突圍的關鍵。

透過整合多顆晶片於單一封裝中，華為能以較舊的製程技術，達到類似先進節點的運算效能，以此突破美國晶片出口限制。

據產業界消息，Ascend 910D 單晶片面積約665平方毫米，四晶片封裝總面積達2660平方毫米。若每顆晶片配置四顆HBM記憶體，總記憶體堆疊將達16顆，DRAM總面積約1,366平方毫米。據此來看，生產Ascend 910D晶片至少需要4020平方毫米的矽片面積。

儘管外界起初對Ascend 910D抱持保留態度，但專利資料顯示，華為正在積極研發該款四晶片AI加速器，性能預計將超過輝達的H100。

除了910D，華為也傳正在研發Ascend 920的次世代AI晶片，預計與輝達H20一較高下。可看出華為正快速擴大AI晶片版圖，加速實現晶片自主化。