---
title: 2 基于Cortex-M处理器的系统设计
date: 2024-05-24 09:10:39
categories:
- SoC设计
tags:
- TBD
---



## 11 时钟



## 12 复位

Cortex-M处理器有多个复位信号，通常包括：

- System reset
- Debug reset
- Debug interface reset(例如nTRST) for JTAG/SWD接口
- Power-on reset

Note：System reset和Debug reset是分开的，使用场景是为了让core logic复位的时候，不影响debug system的逻辑。如果system reset也会将debug system logic复位，那么就需要重新连接debugger以及设置breakpoints, watchpoints  ，使用就会非常麻烦

---



处理器也会输出复位请求信号`SYSRESETREQ`  ,通过SCS的Application Interrupt and Reset Control Register (AIRCR)   寄存器控制。其使用场景是

- 软件可以请求系统复位，例如在故障错误处理的中断函数主动进行软件中断；
- 调试器可以请求系统复位。这对于调试器请求目标处理器的复位是必不可少的。

设计人员在使用此信号时需要保证：

- SYSRESETREQ只会是system reset的source，而不会是debugger以及power-on reset的source
- 使用SYSRESETREQ产生system reset的逻辑时，不能是组合逻辑，也不能经过使用system reset的寄存器，否则的话会产生一个system reset的glitch

{% asset_img image-20240607171941754.png %}



所有的Cortex-M处理器使用异步复位（低电平有效）同步释放（sync到system clock和debug clock）

> 大多数Cortex-M处理器要求复位至少持续两个时钟周期，好处是：
>
> 即使复位发生了亚稳态，持续两个周期也能确保亚稳态得到清除



需要同步复位异步释放

```verilog
// PORESET synchroniser
always @ (posedge FCLK or negedge PORESETn)
 if (!PORESETn)
   begin
     poreset_n_q  <= 1'b0;
     poreset_n_qq <= 1'b0;
   end
 else
   begin
     poreset_n_q  <= 1'b1;
     poreset_n_qq <= poreset_n_q;
   end

// SYSRESET synchroniser
always @ (posedge FCLK or negedge SYSRESETn)
 if (!SYSRESETn)
   begin
     sysreset_n_q  <= 1'b0;
     sysreset_n_qq <= 1'b0;
   end
 else
   begin
     sysreset_n_q  <= 1'b1;
     sysreset_n_qq <= sysreset_n_q;
   end

// nPOTRST synchroniser
always @ (posedge SWCLKTCK or negedge PORESETn)
 if (!PORESETn)
   begin
     po_trst_n_q  <= 1'b0;
     po_trst_n_qq <= 1'b0;
   end
 else
   begin
     po_trst_n_q  <= 1'b1;
     po_trst_n_qq <= po_trst_n_q;
   end
```





如下是针对SYSRESETREQ以及lockup
