# MC_RISCV_MIREA
Мастер класс по архитектуре RISC-V для студентов МИРЭА

- **part1** - Задачи на основы синтаксиса Verilog/System Verilog
- **part2** - Задачи по описанию программ на языке ассемблера RISC-V и их симуляции в RARS
- **part3** - Задачи по отладке процессорного ядра в FPGA

# Используемое оборудование

- Отладочная плата ARTY-A7

- Модуль семисегментного индикатора на базе сдвигового регистра LS74HC595

# Основано на:

### Проект Станислава Жельнио и Александра Романова SchoolRISCV: 
https://github.com/zhelnio/schoolRISCV

### Проект Юрия Панчула basics-graphics-music:

https://github.com/yuri-panchul/basics-graphics-music