TimeQuest Timing Analyzer report for MIPS32
Sun Sep 07 16:06:45 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Sun Sep 07 16:06:45 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.87 MHz ; 44.87 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 57.712 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 57.712 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 22.359     ;
; 57.746 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 22.331     ;
; 57.774 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 22.297     ;
; 57.808 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 22.269     ;
; 57.922 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 22.164     ;
; 57.984 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 22.102     ;
; 58.116 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 21.955     ;
; 58.178 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 21.893     ;
; 58.362 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 21.709     ;
; 58.369 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 21.708     ;
; 58.424 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 21.647     ;
; 58.431 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 21.646     ;
; 58.528 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 21.549     ;
; 58.535 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 21.551     ;
; 58.543 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 21.539     ;
; 58.588 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 21.494     ;
; 58.590 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 21.487     ;
; 58.597 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 21.489     ;
; 58.605 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 21.477     ;
; 58.650 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 21.432     ;
; 58.788 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 21.294     ;
; 58.820 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 21.266     ;
; 58.850 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 21.232     ;
; 58.879 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 21.192     ;
; 58.882 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 21.204     ;
; 58.913 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 21.164     ;
; 59.089 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.997     ;
; 59.131 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.940     ;
; 59.165 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.912     ;
; 59.190 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.881     ;
; 59.199 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.878     ;
; 59.225 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.861     ;
; 59.233 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.838     ;
; 59.252 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.819     ;
; 59.261 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.816     ;
; 59.283 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.788     ;
; 59.287 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.799     ;
; 59.295 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.776     ;
; 59.331 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.138      ; 20.761     ;
; 59.341 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.745     ;
; 59.365 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.144      ; 20.733     ;
; 59.527 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 20.568     ;
; 59.529 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.542     ;
; 59.530 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.556     ;
; 59.535 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.536     ;
; 59.536 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.541     ;
; 59.541 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.153      ; 20.566     ;
; 59.561 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.147      ; 20.540     ;
; 59.579 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg4  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.503     ;
; 59.592 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.494     ;
; 59.608 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.474     ;
; 59.608 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.478     ;
; 59.634 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.448     ;
; 59.641 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg4  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.441     ;
; 59.642 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.435     ;
; 59.663 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.408     ;
; 59.670 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.412     ;
; 59.670 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.416     ;
; 59.695 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.382     ;
; 59.696 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.386     ;
; 59.697 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.380     ;
; 59.702 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.384     ;
; 59.704 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.373     ;
; 59.705 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.366     ;
; 59.710 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.372     ;
; 59.730 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.341     ;
; 59.735 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.138      ; 20.357     ;
; 59.739 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.118      ; 20.333     ;
; 59.739 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.338     ;
; 59.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 20.314     ;
; 59.755 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.327     ;
; 59.764 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.313     ;
; 59.773 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.124      ; 20.305     ;
; 59.781 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.290     ;
; 59.784 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.116      ; 20.286     ;
; 59.788 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.289     ;
; 59.873 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.213     ;
; 59.915 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.171     ;
; 59.919 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.152     ;
; 59.920 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.151     ;
; 59.930 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg3  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.152     ;
; 59.932 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.145     ;
; 59.940 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.146     ;
; 59.947 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.130     ;
; 59.949 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.133      ; 20.138     ;
; 59.954 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.132     ;
; 59.954 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.123     ;
; 59.955 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.127     ;
; 59.960 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.125      ; 20.119     ;
; 59.962 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.120     ;
; 59.981 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 20.035     ;
; 59.981 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.138      ; 20.111     ;
; 59.981 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.117      ; 20.090     ;
; 59.987 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.099     ;
; 59.988 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.144      ; 20.110     ;
; 59.991 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg4 ; Clock        ; Clock       ; 80.000       ; 0.132      ; 20.095     ;
; 59.992 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg3  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.090     ;
; 59.994 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ; Clock        ; Clock       ; 80.000       ; 0.123      ; 20.083     ;
; 60.007 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.128      ; 20.075     ;
; 60.043 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 19.973     ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.038      ;
; 0.741 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[5]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[51]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[23]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[25]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.759 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.763 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.765 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.774 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.776 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.082      ;
; 0.779 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.780 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.086      ;
; 0.892 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.198      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[14]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.912 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.912 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.917 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.223      ;
; 0.920 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.226      ;
; 0.924 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.230      ;
; 0.924 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.230      ;
; 0.925 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.925 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.926 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[31]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.933 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.239      ;
; 0.935 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.241      ;
; 0.945 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemtoReg_MEM                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.251      ;
; 0.954 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.963 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg6 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.339      ;
; 0.985 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock        ; Clock       ; 0.000        ; 0.087      ; 1.339      ;
; 0.985 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg8  ; Clock        ; Clock       ; 0.000        ; 0.087      ; 1.339      ;
; 0.994 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg6  ; Clock        ; Clock       ; 0.000        ; 0.087      ; 1.348      ;
; 1.045 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]                                                                ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.350      ;
; 1.046 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.352      ;
; 1.046 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                                ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.350      ;
; 1.052 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.360      ;
; 1.059 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]                                                                ; Clock        ; Clock       ; 0.000        ; 0.034      ; 1.399      ;
; 1.059 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.364      ;
; 1.061 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.367      ;
; 1.061 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.367      ;
; 1.069 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                              ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.372      ;
; 1.136 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[24]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.440      ;
; 1.137 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[8]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.441      ;
; 1.157 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.161 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.467      ;
; 1.164 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.605 ; 17.605 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 13.438 ; 13.438 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 25.136 ; 25.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 19.728 ; 19.728 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.967 ; 18.967 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 25.136 ; 25.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 20.129 ; 20.129 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 20.688 ; 20.688 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 23.360 ; 23.360 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 19.480 ; 19.480 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 19.071 ; 19.071 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 19.174 ; 19.174 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 20.321 ; 20.321 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 24.424 ; 24.424 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 21.271 ; 21.271 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 21.078 ; 21.078 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 22.373 ; 22.373 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 21.824 ; 21.824 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.155 ; 18.155 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 20.694 ; 20.694 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 20.729 ; 20.729 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 20.309 ; 20.309 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 21.032 ; 21.032 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 20.422 ; 20.422 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 19.979 ; 19.979 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 22.090 ; 22.090 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 20.660 ; 20.660 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 20.812 ; 20.812 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 18.938 ; 18.938 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 19.660 ; 19.660 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 20.222 ; 20.222 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 19.589 ; 19.589 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 21.916 ; 21.916 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 21.506 ; 21.506 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 32.887 ; 32.887 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 30.105 ; 30.105 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 25.157 ; 25.157 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 27.418 ; 27.418 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 27.443 ; 27.443 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 27.813 ; 27.813 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 29.880 ; 29.880 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 27.154 ; 27.154 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 29.880 ; 29.880 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 30.016 ; 30.016 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 27.142 ; 27.142 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 31.966 ; 31.966 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 30.291 ; 30.291 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 31.148 ; 31.148 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 30.552 ; 30.552 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 30.758 ; 30.758 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 30.816 ; 30.816 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 30.805 ; 30.805 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 29.621 ; 29.621 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 31.419 ; 31.419 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 30.735 ; 30.735 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 32.769 ; 32.769 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 27.400 ; 27.400 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 30.329 ; 30.329 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 32.887 ; 32.887 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 30.165 ; 30.165 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 29.689 ; 29.689 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 30.092 ; 30.092 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 30.549 ; 30.549 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 30.004 ; 30.004 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 30.320 ; 30.320 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 29.637 ; 29.637 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 30.856 ; 30.856 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.751 ; 13.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.091 ; 12.091 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.297 ; 11.297 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.840 ; 11.840 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 12.625 ; 12.625 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.283 ; 10.283 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 12.768 ; 12.768 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.336 ; 12.336 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.101 ; 11.101 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 13.751 ; 13.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.159 ; 10.159 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.178 ; 10.178 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 11.370 ; 11.370 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.826 ; 10.826 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.400 ; 12.400 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.370 ; 10.370 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 11.314 ; 11.314 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.230 ; 11.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.590 ; 10.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.148 ; 11.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.027 ; 11.027 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.358 ; 11.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.993 ; 12.993 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 9.796  ; 9.796  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.654 ; 12.654 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 11.915 ; 11.915 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.280 ; 10.280 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.445 ; 10.445 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.613 ; 11.613 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.297 ; 10.297 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 9.387  ; 9.387  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.195 ; 12.195 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.719 ; 11.719 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.426 ; 10.426 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.311 ; 11.311 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.625 ; 10.625 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.885 ; 11.885 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.725 ; 10.725 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.006 ; 10.006 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.797  ; 9.797  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 9.961  ; 9.961  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 9.367  ; 9.367  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.141 ; 10.141 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 11.147 ; 11.147 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 10.314 ; 10.314 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.202 ; 12.202 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.806 ; 11.806 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 11.800 ; 11.800 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.941 ; 10.941 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.384 ; 18.384 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 13.087 ; 13.087 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.690 ; 14.690 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 16.178 ; 16.178 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 13.788 ; 13.788 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.843 ; 13.843 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.595 ; 15.595 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 14.875 ; 14.875 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.820 ; 16.820 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 14.689 ; 14.689 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.905 ; 15.905 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 17.018 ; 17.018 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.312 ; 15.312 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.756 ; 15.756 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 15.116 ; 15.116 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.237 ; 15.237 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.548 ; 17.548 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.259 ; 16.259 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 15.858 ; 15.858 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.619 ; 15.619 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.834 ; 17.834 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.423 ; 15.423 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 18.384 ; 18.384 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 16.694 ; 16.694 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 16.460 ; 16.460 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.893 ; 16.893 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 15.962 ; 15.962 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.126 ; 17.126 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.208 ; 17.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 16.993 ; 16.993 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.320 ; 16.320 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 18.867 ; 18.867 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 18.867 ; 18.867 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 15.750 ; 15.750 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 17.164 ; 17.164 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 17.164 ; 17.164 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.501 ; 14.501 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 18.335 ; 18.335 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.439 ; 15.439 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 15.439 ; 15.439 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 15.350 ; 15.350 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 14.066 ; 14.066 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 12.869 ; 12.869 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 13.755 ; 13.755 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.019 ; 13.019 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.343 ; 13.343 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 11.026 ; 11.026 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.363 ; 13.363 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 13.745 ; 13.745 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.534 ; 12.534 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.814 ; 12.814 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.073 ; 12.073 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 20.182 ; 20.182 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.784 ; 18.784 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 17.520 ; 17.520 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 17.071 ; 17.071 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 15.278 ; 15.278 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 16.886 ; 16.886 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 19.026 ; 19.026 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 17.469 ; 17.469 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 18.764 ; 18.764 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 14.712 ; 14.712 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 18.716 ; 18.716 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 17.501 ; 17.501 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 18.436 ; 18.436 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 15.271 ; 15.271 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 20.182 ; 20.182 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 19.733 ; 19.733 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 19.753 ; 19.753 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 19.753 ; 19.753 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 20.133 ; 20.133 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 19.770 ; 19.770 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 19.866 ; 19.866 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 12.207 ; 12.207 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.814 ; 13.814 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 12.540 ; 12.540 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 14.532 ; 14.532 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 12.890 ; 12.890 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.159 ; 13.159 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 13.916 ; 13.916 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 15.314 ; 15.314 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 11.747 ; 11.747 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 14.072 ; 14.072 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 14.139 ; 14.139 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 14.919 ; 14.919 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.538 ; 14.538 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 15.511 ; 15.511 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 13.015 ; 13.015 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 14.078 ; 14.078 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 16.318 ; 16.318 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 13.084 ; 13.084 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 19.866 ; 19.866 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 15.173 ; 15.173 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 14.858 ; 14.858 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 14.105 ; 14.105 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 13.907 ; 13.907 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 14.727 ; 14.727 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 17.430 ; 17.430 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 13.301 ; 13.301 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 15.179 ; 15.179 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 14.125 ; 14.125 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 18.741 ; 18.741 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 20.246 ; 20.246 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.882 ; 12.882 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.138 ; 14.138 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.433 ; 11.433 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.916 ; 12.916 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.522 ; 14.522 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.900 ; 12.900 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.139 ; 13.139 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 14.279 ; 14.279 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 15.324 ; 15.324 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 11.747 ; 11.747 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 14.057 ; 14.057 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.139 ; 14.139 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.919 ; 14.919 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 14.592 ; 14.592 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 15.159 ; 15.159 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.045 ; 13.045 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 14.078 ; 14.078 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.318 ; 16.318 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 13.551 ; 13.551 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 20.246 ; 20.246 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.123 ; 15.123 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 15.307 ; 15.307 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.794 ; 14.794 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.828 ; 13.828 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.727 ; 14.727 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 17.430 ; 17.430 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.301 ; 13.301 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.169 ; 15.169 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 14.819 ; 14.819 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 13.760 ; 13.760 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 13.760 ; 13.760 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.818 ; 12.818 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.970 ; 12.970 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 22.652 ; 22.652 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 22.652 ; 22.652 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 19.973 ; 19.973 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 19.093 ; 19.093 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 21.324 ; 21.324 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 20.187 ; 20.187 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 19.664 ; 19.664 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 20.401 ; 20.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 20.914 ; 20.914 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 19.051 ; 19.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 20.685 ; 20.685 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 19.730 ; 19.730 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 19.974 ; 19.974 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 18.584 ; 18.584 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 20.516 ; 20.516 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 20.813 ; 20.813 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 21.314 ; 21.314 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 22.534 ; 22.534 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.465 ; 19.465 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 17.828 ; 17.828 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 20.211 ; 20.211 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 20.283 ; 20.283 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.968 ; 19.968 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 21.755 ; 21.755 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 21.224 ; 21.224 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.256 ; 17.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 19.422 ; 19.422 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 21.162 ; 21.162 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.362 ; 18.362 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 19.127 ; 19.127 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 20.576 ; 20.576 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 24.639 ; 24.639 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 21.431 ; 21.431 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 22.573 ; 22.573 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 20.577 ; 20.577 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 22.069 ; 22.069 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 22.817 ; 22.817 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 18.988 ; 18.988 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 21.710 ; 21.710 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 20.934 ; 20.934 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 20.321 ; 20.321 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 22.174 ; 22.174 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 20.097 ; 20.097 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 22.327 ; 22.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 22.382 ; 22.382 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 21.679 ; 21.679 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 24.187 ; 24.187 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 22.559 ; 22.559 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 19.513 ; 19.513 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 24.309 ; 24.309 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 22.417 ; 22.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 23.833 ; 23.833 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 21.194 ; 21.194 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 22.240 ; 22.240 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 22.056 ; 22.056 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 24.511 ; 24.511 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 19.855 ; 19.855 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 22.271 ; 22.271 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 21.007 ; 21.007 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 24.107 ; 24.107 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 24.639 ; 24.639 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 24.629 ; 24.629 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 21.455 ; 21.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 22.799 ; 22.799 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 23.873 ; 23.873 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 21.496 ; 21.496 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 22.175 ; 22.175 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 21.860 ; 21.860 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 23.873 ; 23.873 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 22.052 ; 22.052 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 21.209 ; 21.209 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 23.211 ; 23.211 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 22.505 ; 22.505 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 23.052 ; 23.052 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 21.276 ; 21.276 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 22.674 ; 22.674 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 22.535 ; 22.535 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 20.021 ; 20.021 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 22.608 ; 22.608 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 21.644 ; 21.644 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 23.376 ; 23.376 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 19.721 ; 19.721 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 22.566 ; 22.566 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 20.963 ; 20.963 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 23.283 ; 23.283 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 20.475 ; 20.475 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 21.305 ; 21.305 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 21.273 ; 21.273 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 21.798 ; 21.798 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 23.720 ; 23.720 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 20.407 ; 20.407 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 20.796 ; 20.796 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 23.467 ; 23.467 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 19.920 ; 19.920 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 21.094 ; 21.094 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 20.322 ; 20.322 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 21.801 ; 21.801 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.546 ; 14.546 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.182 ; 10.182 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.611 ; 10.611 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.193 ; 10.193 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.392 ; 11.392 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 12.187 ; 12.187 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 14.546 ; 14.546 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.716 ; 11.716 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.708 ; 12.708 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.600 ; 11.600 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.023 ; 11.023 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.543 ; 11.543 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.628 ; 11.628 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.739 ; 11.739 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.492 ; 10.492 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 13.334 ; 13.334 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 12.269 ; 12.269 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.446 ; 11.446 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 12.656 ; 12.656 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.727 ; 10.727 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.512 ; 11.512 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 12.300 ; 12.300 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 12.952 ; 12.952 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.384 ; 10.384 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.550 ; 10.550 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 11.337 ; 11.337 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 9.921  ; 9.921  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 18.532 ; 18.532 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 18.375 ; 18.375 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 14.012 ; 14.012 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 12.869 ; 12.869 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 13.707 ; 13.707 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.049 ; 13.049 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.000 ; 11.000 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.704 ; 13.704 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.892 ; 14.892 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 13.219 ; 13.219 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 12.399 ; 12.399 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 12.714 ; 12.714 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 12.208 ; 12.208 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.009 ; 13.009 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.598 ; 12.598 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 11.524 ; 11.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.327 ; 11.327 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.334 ; 11.334 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 13.189 ; 13.189 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.526 ; 10.526 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 14.092 ; 14.092 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.775 ; 12.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 13.039 ; 13.039 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 13.756 ; 13.756 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.309 ; 11.309 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.503 ; 11.503 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.717 ; 13.717 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.229 ; 11.229 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 14.892 ; 14.892 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 14.021 ; 14.021 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 14.432 ; 14.432 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.872 ; 14.872 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 10.577 ; 10.577 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 13.229 ; 13.229 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.389 ; 12.389 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 12.277 ; 12.277 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.019 ; 13.019 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.261 ; 12.261 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 11.524 ; 11.524 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.317 ; 11.317 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 10.884 ; 10.884 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 13.189 ; 13.189 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 11.191 ; 11.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.541 ; 10.541 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 13.752 ; 13.752 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.775 ; 12.775 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 11.283 ; 11.283 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 12.631 ; 12.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 13.806 ; 13.806 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.680 ; 10.680 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.319 ; 11.319 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.089 ; 11.089 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.338 ; 13.338 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.209 ; 11.209 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 14.872 ; 14.872 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 12.950 ; 12.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 14.436 ; 14.436 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.026 ; 16.026 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.806 ; 13.806 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.662 ; 13.662 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.231 ; 12.231 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 14.803 ; 14.803 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.563 ; 13.563 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 14.337 ; 14.337 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.351 ; 13.351 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.917 ; 13.917 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.712 ; 14.712 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.109 ; 13.109 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 15.784 ; 15.784 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 16.026 ; 16.026 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.871 ; 12.871 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.159 ; 13.159 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.840 ; 13.840 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 15.417 ; 15.417 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.580 ; 14.580 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.291 ; 14.291 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 15.413 ; 15.413 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 13.333 ; 13.333 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 15.776 ; 15.776 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.541 ; 14.541 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 14.715 ; 14.715 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.511 ; 13.511 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.060 ; 13.060 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 15.344 ; 15.344 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 14.180 ; 14.180 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.726 ; 14.726 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.607 ; 14.607 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.848 ; 14.848 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.699 ; 13.699 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.699 ; 13.699 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 13.120 ; 13.120 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.758 ; 11.758 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.441 ; 12.441 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.393  ; 9.393  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 12.441 ; 12.441 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.417 ; 11.417 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 35.813 ; 35.813 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 11.951 ; 11.951 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 11.951 ; 11.951 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.032 ; 11.032 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 11.139 ; 11.139 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 11.576 ; 11.576 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 11.139 ; 11.139 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 12.450 ; 12.450 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 10.599 ; 10.599 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 11.502 ; 11.502 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 14.481 ; 14.481 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 12.543 ; 12.543 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 13.461 ; 13.461 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 13.389 ; 13.389 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 12.957 ; 12.957 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 11.023 ; 11.023 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 12.240 ; 12.240 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 12.764 ; 12.764 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.105 ; 17.105 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 11.564 ; 11.564 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 10.599 ; 10.599 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 13.801 ; 13.801 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 13.470 ; 13.470 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 14.325 ; 14.325 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 13.724 ; 13.724 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 13.441 ; 13.441 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 11.707 ; 11.707 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 14.008 ; 14.008 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 13.319 ; 13.319 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 13.843 ; 13.843 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 12.897 ; 12.897 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 13.158 ; 13.158 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 12.893 ; 12.893 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 11.471 ; 11.471 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 12.768 ; 12.768 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 13.256 ; 13.256 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 14.574 ; 14.574 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.668 ; 11.668 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 13.756 ; 13.756 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 12.078 ; 12.078 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 11.668 ; 11.668 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 12.759 ; 12.759 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 13.749 ; 13.749 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 13.979 ; 13.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 14.647 ; 14.647 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 14.879 ; 14.879 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 12.704 ; 12.704 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 16.384 ; 16.384 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 15.345 ; 15.345 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 15.757 ; 15.757 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 15.784 ; 15.784 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 14.677 ; 14.677 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 15.926 ; 15.926 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 15.667 ; 15.667 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 14.093 ; 14.093 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 15.542 ; 15.542 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 14.972 ; 14.972 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 16.789 ; 16.789 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 12.096 ; 12.096 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 15.154 ; 15.154 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 16.692 ; 16.692 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 14.091 ; 14.091 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 13.832 ; 13.832 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 14.777 ; 14.777 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 14.354 ; 14.354 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 14.582 ; 14.582 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 13.611 ; 13.611 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 14.649 ; 14.649 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.091 ; 12.091 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.297 ; 11.297 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.840 ; 11.840 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 12.625 ; 12.625 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.283 ; 10.283 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 12.768 ; 12.768 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.336 ; 12.336 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.101 ; 11.101 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 13.751 ; 13.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.159 ; 10.159 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.178 ; 10.178 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 11.370 ; 11.370 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.826 ; 10.826 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.400 ; 12.400 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.370 ; 10.370 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 11.314 ; 11.314 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.230 ; 11.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.590 ; 10.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.148 ; 11.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.027 ; 11.027 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.358 ; 11.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.367  ; 9.367  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.993 ; 12.993 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 9.796  ; 9.796  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.654 ; 12.654 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 11.915 ; 11.915 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.280 ; 10.280 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.445 ; 10.445 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.613 ; 11.613 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.297 ; 10.297 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 9.387  ; 9.387  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.195 ; 12.195 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.719 ; 11.719 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.426 ; 10.426 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.311 ; 11.311 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.625 ; 10.625 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.885 ; 11.885 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.725 ; 10.725 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.006 ; 10.006 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.797  ; 9.797  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 9.961  ; 9.961  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 9.367  ; 9.367  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.141 ; 10.141 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 11.147 ; 11.147 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 10.314 ; 10.314 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.202 ; 12.202 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.806 ; 11.806 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 11.800 ; 11.800 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.941 ; 10.941 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 9.600  ; 9.600  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 9.990  ; 9.990  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 12.570 ; 12.570 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 10.043 ; 10.043 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 10.061 ; 10.061 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 10.872 ; 10.872 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 12.675 ; 12.675 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 10.409 ; 10.409 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 11.588 ; 11.588 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 12.567 ; 12.567 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 10.824 ; 10.824 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 11.134 ; 11.134 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 10.399 ; 10.399 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 10.443 ; 10.443 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 10.701 ; 10.701 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 10.425 ; 10.425 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 12.506 ; 12.506 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 10.058 ; 10.058 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 12.933 ; 12.933 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 10.732 ; 10.732 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 11.030 ; 11.030 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 10.062 ; 10.062 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 11.137 ; 11.137 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 10.782 ; 10.782 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 9.600  ; 9.600  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 12.474 ; 12.474 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 13.965 ; 13.965 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.474 ; 12.474 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 11.009 ; 11.009 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 11.776 ; 11.776 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 11.009 ; 11.009 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 11.768 ; 11.768 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 12.190 ; 12.190 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 14.066 ; 14.066 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 12.869 ; 12.869 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 13.755 ; 13.755 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.019 ; 13.019 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.343 ; 13.343 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 11.026 ; 11.026 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.363 ; 13.363 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 13.745 ; 13.745 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.534 ; 12.534 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.814 ; 12.814 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.073 ; 12.073 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 11.021 ; 11.021 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 13.612 ; 13.612 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 12.356 ; 12.356 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 13.272 ; 13.272 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 11.972 ; 11.972 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 13.050 ; 13.050 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 15.336 ; 15.336 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 12.873 ; 12.873 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 13.592 ; 13.592 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 11.021 ; 11.021 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 15.026 ; 15.026 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 12.905 ; 12.905 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 13.264 ; 13.264 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 11.965 ; 11.965 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 15.019 ; 15.019 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 14.570 ; 14.570 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 14.590 ; 14.590 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 14.590 ; 14.590 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 13.102 ; 13.102 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 12.739 ; 12.739 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 12.207 ; 12.207 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.336 ; 13.336 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 10.878 ; 10.878 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 11.891 ; 11.891 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 13.846 ; 13.846 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 12.118 ; 12.118 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 12.252 ; 12.252 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 12.867 ; 12.867 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 14.130 ; 14.130 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 10.526 ; 10.526 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 10.453 ; 10.453 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 12.680 ; 12.680 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 12.612 ; 12.612 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 13.306 ; 13.306 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 12.839 ; 12.839 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 13.612 ; 13.612 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 11.039 ; 11.039 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 12.017 ; 12.017 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 14.220 ; 14.220 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 17.597 ; 17.597 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 12.818 ; 12.818 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 12.368 ; 12.368 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 11.473 ; 11.473 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 11.140 ; 11.140 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 11.923 ; 11.923 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 14.492 ; 14.492 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 10.501 ; 10.501 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 12.174 ; 12.174 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.882 ; 12.882 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 10.918 ; 10.918 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.267 ; 12.267 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 13.836 ; 13.836 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.128 ; 12.128 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 12.232 ; 12.232 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 13.230 ; 13.230 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 14.140 ; 14.140 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 10.526 ; 10.526 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 10.453 ; 10.453 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.665 ; 12.665 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 12.612 ; 12.612 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 13.306 ; 13.306 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 12.893 ; 12.893 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 11.069 ; 11.069 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 12.017 ; 12.017 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 14.220 ; 14.220 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 11.319 ; 11.319 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 17.977 ; 17.977 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 12.768 ; 12.768 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 12.817 ; 12.817 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 12.162 ; 12.162 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 11.061 ; 11.061 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 11.923 ; 11.923 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 14.492 ; 14.492 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 12.054 ; 12.054 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 11.195 ; 11.195 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.818 ; 12.818 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 13.760 ; 13.760 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.818 ; 12.818 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.970 ; 12.970 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 10.726 ; 10.726 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 15.425 ; 15.425 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 13.359 ; 13.359 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 12.994 ; 12.994 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 14.741 ; 14.741 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 13.063 ; 13.063 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 13.530 ; 13.530 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 13.608 ; 13.608 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 13.203 ; 13.203 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 13.914 ; 13.914 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 15.505 ; 15.505 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 12.143 ; 12.143 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 12.140 ; 12.140 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 13.777 ; 13.777 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 15.717 ; 15.717 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 14.090 ; 14.090 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 14.188 ; 14.188 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 14.879 ; 14.879 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 12.054 ; 12.054 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 12.087 ; 12.087 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 12.428 ; 12.428 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 13.465 ; 13.465 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 13.714 ; 13.714 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 14.631 ; 14.631 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 13.862 ; 13.862 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 10.726 ; 10.726 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 13.293 ; 13.293 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 14.625 ; 14.625 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 12.437 ; 12.437 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 11.565 ; 11.565 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 14.032 ; 14.032 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 11.530 ; 11.530 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 12.480 ; 12.480 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 14.398 ; 14.398 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 13.911 ; 13.911 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 13.973 ; 13.973 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 13.931 ; 13.931 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 12.656 ; 12.656 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 11.936 ; 11.936 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 13.098 ; 13.098 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 11.530 ; 11.530 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 12.686 ; 12.686 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 13.619 ; 13.619 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 14.028 ; 14.028 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 16.080 ; 16.080 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 15.149 ; 15.149 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 12.937 ; 12.937 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 14.899 ; 14.899 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 14.839 ; 14.839 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 13.997 ; 13.997 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 13.303 ; 13.303 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 13.480 ; 13.480 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 15.295 ; 15.295 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 12.143 ; 12.143 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 13.276 ; 13.276 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 14.987 ; 14.987 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 16.390 ; 16.390 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 16.652 ; 16.652 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 14.092 ; 14.092 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 10.129 ; 10.129 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 12.089 ; 12.089 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 12.281 ; 12.281 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 12.105 ; 12.105 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 13.115 ; 13.115 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 12.312 ; 12.312 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 11.024 ; 11.024 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 13.145 ; 13.145 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 12.106 ; 12.106 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 12.841 ; 12.841 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 11.193 ; 11.193 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 12.890 ; 12.890 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 12.526 ; 12.526 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 12.178 ; 12.178 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 13.299 ; 13.299 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 10.129 ; 10.129 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 12.296 ; 12.296 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 11.255 ; 11.255 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 12.682 ; 12.682 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 10.770 ; 10.770 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 12.183 ; 12.183 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 11.514 ; 11.514 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 11.223 ; 11.223 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 13.418 ; 13.418 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 11.394 ; 11.394 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 10.714 ; 10.714 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 14.485 ; 14.485 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 10.777 ; 10.777 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 11.949 ; 11.949 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 11.591 ; 11.591 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 12.952 ; 12.952 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.921  ; 9.921  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.182 ; 10.182 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.611 ; 10.611 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.193 ; 10.193 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.392 ; 11.392 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 12.187 ; 12.187 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 14.546 ; 14.546 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.716 ; 11.716 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.708 ; 12.708 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.600 ; 11.600 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.023 ; 11.023 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.543 ; 11.543 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.628 ; 11.628 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.739 ; 11.739 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.492 ; 10.492 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 13.334 ; 13.334 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 12.269 ; 12.269 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.446 ; 11.446 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 12.656 ; 12.656 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.727 ; 10.727 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.512 ; 11.512 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 12.300 ; 12.300 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 12.952 ; 12.952 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.384 ; 10.384 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.550 ; 10.550 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 11.337 ; 11.337 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 9.921  ; 9.921  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 11.961 ; 11.961 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 11.000 ; 11.000 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 14.012 ; 14.012 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 12.869 ; 12.869 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 13.707 ; 13.707 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.049 ; 13.049 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.000 ; 11.000 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.704 ; 13.704 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.526 ; 10.526 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 13.219 ; 13.219 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 12.399 ; 12.399 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 12.714 ; 12.714 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 12.208 ; 12.208 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.009 ; 13.009 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.598 ; 12.598 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 11.524 ; 11.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.327 ; 11.327 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.334 ; 11.334 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 13.189 ; 13.189 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.526 ; 10.526 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 14.092 ; 14.092 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.775 ; 12.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 13.039 ; 13.039 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 13.756 ; 13.756 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.309 ; 11.309 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.503 ; 11.503 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.717 ; 13.717 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.229 ; 11.229 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 14.892 ; 14.892 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 14.021 ; 14.021 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 14.432 ; 14.432 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.541 ; 10.541 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 10.577 ; 10.577 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 13.229 ; 13.229 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.389 ; 12.389 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 12.277 ; 12.277 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.019 ; 13.019 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.261 ; 12.261 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 11.524 ; 11.524 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.317 ; 11.317 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 10.884 ; 10.884 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 13.189 ; 13.189 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 11.191 ; 11.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.541 ; 10.541 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 13.752 ; 13.752 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.775 ; 12.775 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 11.283 ; 11.283 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 12.631 ; 12.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 13.806 ; 13.806 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.680 ; 10.680 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.319 ; 11.319 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.089 ; 11.089 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.338 ; 13.338 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.209 ; 11.209 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 14.872 ; 14.872 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 12.950 ; 12.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 14.436 ; 14.436 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.125 ; 10.125 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 11.548 ; 11.548 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 10.773 ; 10.773 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 10.125 ; 10.125 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.986 ; 12.986 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 11.454 ; 11.454 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 10.419 ; 10.419 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 12.209 ; 12.209 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 10.895 ; 10.895 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.125 ; 12.125 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 12.865 ; 12.865 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 11.704 ; 11.704 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.322 ; 13.322 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.954 ; 13.954 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 10.395 ; 10.395 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 12.508 ; 12.508 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 10.945 ; 10.945 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 11.738 ; 11.738 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 11.558 ; 11.558 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 12.796 ; 12.796 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 13.328 ; 13.328 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 10.809 ; 10.809 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.390 ; 12.390 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.878 ; 12.878 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 11.236 ; 11.236 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 11.797 ; 11.797 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 12.601 ; 12.601 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 11.875 ; 11.875 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 13.768 ; 13.768 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 12.536 ; 12.536 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 12.172 ; 12.172 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 13.120 ; 13.120 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.758 ; 11.758 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 9.393  ; 9.393  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.393  ; 9.393  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 12.441 ; 12.441 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.417 ; 11.417 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 17.135 ; 17.135 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 73.133 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 73.133 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.909      ;
; 73.151 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.891      ;
; 73.160 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.888      ;
; 73.178 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.870      ;
; 73.396 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.660      ;
; 73.401 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.651      ;
; 73.414 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.642      ;
; 73.415 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.641      ;
; 73.419 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.633      ;
; 73.433 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.623      ;
; 73.452 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.590      ;
; 73.478 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.564      ;
; 73.479 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.569      ;
; 73.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.543      ;
; 73.505 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.543      ;
; 73.517 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.525      ;
; 73.574 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 6.489      ;
; 73.598 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.444      ;
; 73.601 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.070      ; 6.468      ;
; 73.616 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.432      ;
; 73.625 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.423      ;
; 73.634 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.414      ;
; 73.650 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.392      ;
; 73.661 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.387      ;
; 73.665 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.387      ;
; 73.668 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.374      ;
; 73.679 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.369      ;
; 73.683 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.369      ;
; 73.684 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.358      ;
; 73.685 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.044      ; 6.358      ;
; 73.696 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.036      ; 6.339      ;
; 73.702 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 6.360      ;
; 73.704 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.338      ;
; 73.711 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.337      ;
; 73.712 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.050      ; 6.337      ;
; 73.715 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.341      ;
; 73.720 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.332      ;
; 73.723 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.042      ; 6.318      ;
; 73.729 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 6.339      ;
; 73.731 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.317      ;
; 73.734 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.322      ;
; 73.741 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.315      ;
; 73.746 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.306      ;
; 73.760 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.296      ;
; 73.790 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.262      ;
; 73.797 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.245      ;
; 73.803 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.253      ;
; 73.805 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.237      ;
; 73.808 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.244      ;
; 73.818 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.224      ;
; 73.821 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.235      ;
; 73.824 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.224      ;
; 73.832 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.216      ;
; 73.837 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.078      ; 6.240      ;
; 73.842 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.074      ; 6.231      ;
; 73.844 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.198      ;
; 73.851 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.016     ; 6.163      ;
; 73.856 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.078      ; 6.221      ;
; 73.861 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.195      ;
; 73.866 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.186      ;
; 73.867 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 6.130      ;
; 73.869 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.016     ; 6.145      ;
; 73.870 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.172      ;
; 73.880 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.176      ;
; 73.885 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 6.112      ;
; 73.897 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.151      ;
; 73.903 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 6.103      ;
; 73.914 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.128      ;
; 73.921 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 6.085      ;
; 73.922 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.134      ;
; 73.923 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.119      ;
; 73.928 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.120      ;
; 73.932 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.110      ;
; 73.935 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.113      ;
; 73.940 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 6.123      ;
; 73.940 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.116      ;
; 73.941 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 6.065      ;
; 73.941 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.101      ;
; 73.946 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.102      ;
; 73.947 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.109      ;
; 73.948 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 6.109      ;
; 73.952 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.100      ;
; 73.953 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 6.044      ;
; 73.953 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.054      ; 6.100      ;
; 73.959 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.050      ; 6.090      ;
; 73.959 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; -0.024     ; 6.047      ;
; 73.961 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.087      ;
; 73.964 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.078      ;
; 73.964 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.046      ; 6.081      ;
; 73.965 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.077      ; 6.111      ;
; 73.966 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.090      ;
; 73.967 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.058      ; 6.090      ;
; 73.967 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.089      ;
; 73.969 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 6.073      ;
; 73.970 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.073      ; 6.102      ;
; 73.971 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 6.026      ;
; 73.972 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.053      ; 6.080      ;
; 73.978 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.050      ; 6.071      ;
; 73.980 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.049      ; 6.068      ;
; 73.984 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.057      ; 6.072      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.371      ;
; 0.225 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.228 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[5]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[51]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[23]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[25]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.234 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.235 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.383      ;
; 0.237 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.385      ;
; 0.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.242 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.243 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.250 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 0.440      ;
; 0.250 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg8  ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.439      ;
; 0.250 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg6 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.439      ;
; 0.252 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg6  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 0.442      ;
; 0.277 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.425      ;
; 0.277 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.425      ;
; 0.277 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.425      ;
; 0.279 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.281 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.429      ;
; 0.281 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]       ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[31]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.429      ;
; 0.281 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.429      ;
; 0.293 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]                                                                ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.475      ;
; 0.300 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.448      ;
; 0.305 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]                                                                ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.452      ;
; 0.305 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                                ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.452      ;
; 0.306 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.454      ;
; 0.306 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.454      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[14]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.458      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.458      ;
; 0.311 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.316 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.318 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.466      ;
; 0.318 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                              ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.463      ;
; 0.335 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemtoReg_MEM                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 6.817  ; 6.817  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 6.817  ; 6.817  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 6.435  ; 6.435  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.653  ; 5.653  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.384  ; 5.384  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.341  ; 5.341  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.653  ; 5.653  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 8.869  ; 8.869  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 7.063  ; 7.063  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.810  ; 6.810  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 8.869  ; 8.869  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 7.285  ; 7.285  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 7.214  ; 7.214  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 8.179  ; 8.179  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 7.007  ; 7.007  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.913  ; 6.913  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 6.876  ; 6.876  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 7.329  ; 7.329  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 8.464  ; 8.464  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 7.522  ; 7.522  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 7.471  ; 7.471  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 7.928  ; 7.928  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 7.699  ; 7.699  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.629  ; 6.629  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 7.372  ; 7.372  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 7.255  ; 7.255  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 7.333  ; 7.333  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 7.408  ; 7.408  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 7.492  ; 7.492  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 7.223  ; 7.223  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 7.726  ; 7.726  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 7.322  ; 7.322  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 7.507  ; 7.507  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 6.828  ; 6.828  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 7.014  ; 7.014  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 7.181  ; 7.181  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 7.012  ; 7.012  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 7.604  ; 7.604  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 7.689  ; 7.689  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.227 ; 11.227 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 10.500 ; 10.500 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 8.674  ; 8.674  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 9.352  ; 9.352  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 9.384  ; 9.384  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 9.464  ; 9.464  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 10.223 ; 10.223 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 9.225  ; 9.225  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 9.914  ; 9.914  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 10.051 ; 10.051 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 9.291  ; 9.291  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 10.679 ; 10.679 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 10.082 ; 10.082 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 10.392 ; 10.392 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 10.211 ; 10.211 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 10.665 ; 10.665 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 10.537 ; 10.537 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 10.507 ; 10.507 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 10.149 ; 10.149 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 10.553 ; 10.553 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 10.571 ; 10.571 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 11.191 ; 11.191 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 9.522  ; 9.522  ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 10.430 ; 10.430 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 11.227 ; 11.227 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 10.362 ; 10.362 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 10.275 ; 10.275 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 10.499 ; 10.499 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 10.468 ; 10.468 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 10.526 ; 10.526 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 10.369 ; 10.369 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 10.745 ; 10.745 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.380  ; 5.380  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 5.018  ; 5.018  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.408  ; 4.408  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.749  ; 4.749  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.790  ; 4.790  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.151  ; 4.151  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.813  ; 4.813  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 5.232  ; 5.232  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.395  ; 4.395  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.946  ; 4.946  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 5.380  ; 5.380  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.714  ; 4.714  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.481  ; 4.481  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 5.323  ; 5.323  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.402  ; 4.402  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.262  ; 4.262  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.644  ; 4.644  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.714  ; 4.714  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.036  ; 5.036  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.711  ; 4.711  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.840  ; 4.840  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.453  ; 4.453  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.617  ; 4.617  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.778  ; 4.778  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.877  ; 4.877  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.406  ; 4.406  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.756  ; 4.756  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.734  ; 4.734  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.507  ; 4.507  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.558  ; 4.558  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.585  ; 4.585  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.636  ; 4.636  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.930  ; 4.930  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.182  ; 5.182  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.098  ; 5.098  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.323  ; 4.323  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 5.182  ; 5.182  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.005  ; 5.005  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.077  ; 5.077  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.402  ; 4.402  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.336  ; 4.336  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.905  ; 4.905  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.429  ; 4.429  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.103  ; 4.103  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.333  ; 4.333  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.046  ; 5.046  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.840  ; 4.840  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.559  ; 4.559  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.438  ; 4.438  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.621  ; 4.621  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.491  ; 4.491  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.894  ; 4.894  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.930  ; 4.930  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.564  ; 4.564  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.538  ; 4.538  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.407  ; 4.407  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.231  ; 4.231  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.382  ; 4.382  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.098  ; 4.098  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.254  ; 4.254  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.672  ; 4.672  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.425  ; 4.425  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.029  ; 5.029  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.835  ; 4.835  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.719  ; 4.719  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.443  ; 4.443  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.121  ; 5.121  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.499  ; 5.499  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 6.151  ; 6.151  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.395  ; 5.395  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.363  ; 5.363  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.858  ; 5.858  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.755  ; 5.755  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 6.459  ; 6.459  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.737  ; 5.737  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.978  ; 5.978  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 6.520  ; 6.520  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.883  ; 5.883  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.942  ; 5.942  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.911  ; 5.911  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.959  ; 5.959  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.761  ; 6.761  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.144  ; 6.144  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.173  ; 6.173  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.123  ; 6.123  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.764  ; 6.764  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.127  ; 6.127  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.306  ; 6.306  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.414  ; 6.414  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.564  ; 6.564  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.310  ; 6.310  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.498  ; 6.498  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.529  ; 6.529  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.546  ; 6.546  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.444  ; 6.444  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 6.760  ; 6.760  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 6.760  ; 6.760  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.958  ; 5.958  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 6.470  ; 6.470  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 6.470  ; 6.470  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.607  ; 5.607  ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 6.925  ; 6.925  ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.901  ; 5.901  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.901  ; 5.901  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.857  ; 5.857  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 5.780  ; 5.780  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.550  ; 5.550  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.133  ; 5.133  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 5.780  ; 5.780  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.435  ; 5.435  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.227  ; 5.227  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.378  ; 5.378  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.740  ; 4.740  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.331  ; 5.331  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.303  ; 4.303  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.378  ; 5.378  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 4.768  ; 4.768  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.351  ; 5.351  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.426  ; 5.426  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.108  ; 5.108  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.138  ; 5.138  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.935  ; 4.935  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.148  ; 5.148  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 7.165  ; 7.165  ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 6.861  ; 6.861  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 6.270  ; 6.270  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.186  ; 6.186  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.888  ; 5.888  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 6.318  ; 6.318  ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 6.924  ; 6.924  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.524  ; 6.524  ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 6.841  ; 6.841  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.610  ; 5.610  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.869  ; 6.869  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.554  ; 6.554  ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 6.793  ; 6.793  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.881  ; 5.881  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 7.165  ; 7.165  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.997  ; 6.997  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 7.017  ; 7.017  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 7.017  ; 7.017  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 7.413  ; 7.413  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 7.300  ; 7.300  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 7.381  ; 7.381  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.893  ; 4.893  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.443  ; 5.443  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.611  ; 4.611  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.116  ; 5.116  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.738  ; 5.738  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.016  ; 5.016  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.245  ; 5.245  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.655  ; 5.655  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 6.001  ; 6.001  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.832  ; 4.832  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.951  ; 4.951  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.503  ; 5.503  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.593  ; 5.593  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.904  ; 5.904  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.809  ; 5.809  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 6.100  ; 6.100  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.355  ; 5.355  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.541  ; 5.541  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 6.513  ; 6.513  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.295  ; 5.295  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 7.381  ; 7.381  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 6.002  ; 6.002  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.769  ; 5.769  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.697  ; 5.697  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.768  ; 5.768  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.922  ; 5.922  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 6.669  ; 6.669  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.472  ; 5.472  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.998  ; 5.998  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.735  ; 5.735  ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 7.072  ; 7.072  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 7.512  ; 7.512  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.049  ; 5.049  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.516  ; 5.516  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.651  ; 4.651  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.227  ; 5.227  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.728  ; 5.728  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.026  ; 5.026  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.225  ; 5.225  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.758  ; 5.758  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 6.011  ; 6.011  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.832  ; 4.832  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.951  ; 4.951  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.489  ; 5.489  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.593  ; 5.593  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.904  ; 5.904  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.861  ; 5.861  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 6.000  ; 6.000  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.385  ; 5.385  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.541  ; 5.541  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 6.513  ; 6.513  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.478  ; 5.478  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 7.512  ; 7.512  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.952  ; 5.952  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.938  ; 5.938  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.862  ; 5.862  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.715  ; 5.715  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.922  ; 5.922  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.669  ; 6.669  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.472  ; 5.472  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.988  ; 5.988  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.912  ; 5.912  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.440  ; 5.440  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.440  ; 5.440  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.146  ; 5.146  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.386  ; 5.386  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.303  ; 4.303  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.386  ; 5.386  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 4.740  ; 4.740  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.229  ; 5.229  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 8.075  ; 8.075  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 8.075  ; 8.075  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 7.168  ; 7.168  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 7.437  ; 7.437  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 8.064  ; 8.064  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 7.368  ; 7.368  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 7.870  ; 7.870  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 7.585  ; 7.585  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 7.565  ; 7.565  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.590  ; 7.590  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 7.586  ; 7.586  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 7.880  ; 7.880  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 7.135  ; 7.135  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 7.602  ; 7.602  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 7.033  ; 7.033  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 7.588  ; 7.588  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 7.433  ; 7.433  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.067  ; 7.067  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 7.741  ; 7.741  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 7.857  ; 7.857  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 7.016  ; 7.016  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.048  ; 7.048  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 7.341  ; 7.341  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.193  ; 7.193  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.847  ; 7.847  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 7.526  ; 7.526  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 7.722  ; 7.722  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 6.557  ; 6.557  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 7.193  ; 7.193  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 7.633  ; 7.633  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 6.806  ; 6.806  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 7.003  ; 7.003  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.393  ; 7.393  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 8.788  ; 8.788  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.650  ; 7.650  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.977  ; 7.977  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 7.494  ; 7.494  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 7.894  ; 7.894  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 7.847  ; 7.847  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 7.292  ; 7.292  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.862  ; 7.862  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 7.534  ; 7.534  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 7.321  ; 7.321  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 7.813  ; 7.813  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 7.284  ; 7.284  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.964  ; 7.964  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 8.033  ; 8.033  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.728  ; 7.728  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 8.613  ; 8.613  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 7.961  ; 7.961  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.051  ; 7.051  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 8.416  ; 8.416  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 7.963  ; 7.963  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 8.217  ; 8.217  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.413  ; 7.413  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.938  ; 7.938  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 7.748  ; 7.748  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 8.689  ; 8.689  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.853  ; 7.853  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.516  ; 7.516  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 8.515  ; 8.515  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 8.483  ; 8.483  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 8.788  ; 8.788  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 7.694  ; 7.694  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 8.097  ; 8.097  ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 8.456  ; 8.456  ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 7.795  ; 7.795  ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 7.992  ; 7.992  ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 7.873  ; 7.873  ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 8.268  ; 8.268  ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 7.956  ; 7.956  ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 7.719  ; 7.719  ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 8.315  ; 8.315  ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 8.048  ; 8.048  ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 8.156  ; 8.156  ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 7.645  ; 7.645  ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 8.074  ; 8.074  ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 8.030  ; 8.030  ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 7.247  ; 7.247  ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 7.865  ; 7.865  ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 8.456  ; 8.456  ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 7.117  ; 7.117  ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 8.077  ; 8.077  ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 7.591  ; 7.591  ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 8.390  ; 8.390  ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 7.393  ; 7.393  ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 7.787  ; 7.787  ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 7.705  ; 7.705  ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 7.972  ; 7.972  ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 8.206  ; 8.206  ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 7.346  ; 7.346  ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 7.466  ; 7.466  ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 8.166  ; 8.166  ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 7.335  ; 7.335  ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 7.662  ; 7.662  ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 7.485  ; 7.485  ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 7.630  ; 7.630  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.735  ; 5.735  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.432  ; 4.432  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.517  ; 4.517  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.491  ; 4.491  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.447  ; 4.447  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.641  ; 4.641  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.903  ; 4.903  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.928  ; 4.928  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.657  ; 5.657  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 5.735  ; 5.735  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.349  ; 4.349  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.760  ; 4.760  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 5.297  ; 5.297  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.616  ; 4.616  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.616  ; 4.616  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.692  ; 4.692  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.822  ; 4.822  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.679  ; 4.679  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.739  ; 4.739  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.562  ; 4.562  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 5.326  ; 5.326  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 5.003  ; 5.003  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.921  ; 4.921  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.494  ; 4.494  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.733  ; 4.733  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.924  ; 4.924  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.516  ; 4.516  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.135  ; 5.135  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.374  ; 4.374  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.573  ; 4.573  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.695  ; 4.695  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.283  ; 4.283  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 6.827  ; 6.827  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 6.965  ; 6.965  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 5.780  ; 5.780  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.493  ; 5.493  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.133  ; 5.133  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 5.780  ; 5.780  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.402  ; 5.402  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.257  ; 5.257  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.395  ; 5.395  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.744  ; 4.744  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.441  ; 5.441  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.917  ; 5.917  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.770  ; 4.770  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.609  ; 4.609  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.124  ; 5.124  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.122  ; 5.122  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.243  ; 5.243  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.037  ; 5.037  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.240  ; 5.240  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.178  ; 5.178  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.835  ; 4.835  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.835  ; 4.835  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.707  ; 4.707  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.226  ; 5.226  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.737  ; 4.737  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.941  ; 4.941  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.531  ; 4.531  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.523  ; 5.523  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.281  ; 5.281  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.828  ; 4.828  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.238  ; 5.238  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.299  ; 5.299  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.558  ; 4.558  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.850  ; 4.850  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.869  ; 4.869  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.859  ; 4.859  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.285  ; 5.285  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.718  ; 4.718  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.917  ; 5.917  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.247  ; 5.247  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.128  ; 5.128  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.646  ; 5.646  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.813  ; 4.813  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.648  ; 5.648  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 5.897  ; 5.897  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.770  ; 4.770  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.589  ; 4.589  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.134  ; 5.134  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.112  ; 5.112  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.303  ; 5.303  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.087  ; 5.087  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.250  ; 5.250  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.106  ; 5.106  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.835  ; 4.835  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.825  ; 4.825  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.683  ; 4.683  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.226  ; 5.226  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.773  ; 4.773  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.921  ; 4.921  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.546  ; 4.546  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.432  ; 5.432  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.281  ; 5.281  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.854  ; 4.854  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 5.117  ; 5.117  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.349  ; 5.349  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.498  ; 4.498  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.850  ; 4.850  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.879  ; 4.879  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.729  ; 4.729  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.187  ; 5.187  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.698  ; 4.698  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.897  ; 5.897  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.294  ; 5.294  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.128  ; 5.128  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.656  ; 5.656  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.863  ; 4.863  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.652  ; 5.652  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 5.985  ; 5.985  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.465  ; 5.465  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.314  ; 5.314  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.029  ; 5.029  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.570  ; 5.570  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.323  ; 5.323  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.061  ; 5.061  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.424  ; 5.424  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.285  ; 5.285  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.523  ; 5.523  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.842  ; 5.842  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.244  ; 5.244  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.866  ; 5.866  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.985  ; 5.985  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.145  ; 5.145  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.239  ; 5.239  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.480  ; 5.480  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.827  ; 5.827  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.714  ; 5.714  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.568  ; 5.568  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.898  ; 5.898  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.267  ; 5.267  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.882  ; 5.882  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.931  ; 4.931  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.614  ; 5.614  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.555  ; 5.555  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.347  ; 5.347  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.304  ; 5.304  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.983  ; 5.983  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.573  ; 5.573  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.574  ; 5.574  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.640  ; 5.640  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.781  ; 5.781  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.302  ; 5.302  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.208  ; 5.208  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.386  ; 4.386  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.302  ; 5.302  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.828  ; 4.828  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.883  ; 4.883  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.095  ; 4.095  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.883  ; 4.883  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.388  ; 4.388  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.733  ; 4.733  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.537 ; 4.537 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.786 ; 5.786 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.407 ; 6.407 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.795 ; 4.795 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.407 ; 5.407 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.502 ; 5.502 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.345 ; 5.345 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.501 ; 5.501 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.801 ; 4.801 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.715 ; 5.715 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.611 ; 5.611 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 6.027 ; 6.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.678 ; 5.678 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.946 ; 5.946 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.901 ; 5.901 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.075 ; 6.075 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.979 ; 5.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.469 ; 5.469 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.786 ; 5.786 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.826 ; 5.826 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 6.389 ; 6.389 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.795 ; 5.795 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 6.279 ; 6.279 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.453 ; 5.453 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.724 ; 5.724 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.622 ; 5.622 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.389 ; 5.389 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.679 ; 5.679 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 5.323 ; 5.323 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.644 ; 4.644 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.756 ; 4.756 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.098 ; 4.098 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.323 ; 4.323 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.077 ; 5.077 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.333 ; 4.333 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.231 ; 4.231 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.382 ; 4.382 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.098 ; 4.098 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.719 ; 4.719 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.183 ; 4.183 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.199 ; 4.199 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.135 ; 5.135 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.369 ; 4.369 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.586 ; 4.586 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.084 ; 5.084 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.424 ; 4.424 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.399 ; 4.399 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.532 ; 4.532 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.398 ; 4.398 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.376 ; 4.376 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.442 ; 5.442 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.550 ; 5.550 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 5.780 ; 5.780 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.148 ; 5.148 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.899 ; 5.899 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.844 ; 5.844 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.325 ; 5.325 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.944 ; 4.944 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.575 ; 5.575 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.382 ; 4.382 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.369 ; 5.369 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 4.594 ; 4.594 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.433 ; 4.433 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 6.496 ; 6.496 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.652 ; 4.652 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 4.363 ; 4.363 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.496 ; 4.496 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.506 ; 5.506 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.382 ; 4.382 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.269 ; 5.269 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 6.627 ; 6.627 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.974 ; 4.974 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.761 ; 4.761 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.924 ; 5.924 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.127 ; 5.127 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.855 ; 5.855 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.310 ; 5.310 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.322 ; 5.322 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.271 ; 5.271 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.555 ; 5.555 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 4.837 ; 4.837 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.404 ; 5.404 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.419 ; 5.419 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.837 ; 5.837 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.424 ; 5.424 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.622 ; 5.622 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.902 ; 4.902 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.551 ; 5.551 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.491 ; 5.491 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.537 ; 5.537 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.703 ; 5.703 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.040 ; 5.040 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.555 ; 5.555 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.515 ; 5.515 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.341 ; 5.341 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.084 ; 5.084 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.384 ; 5.384 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.439 ; 5.439 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.205 ; 6.205 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.822 ; 5.822 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.635 ; 5.635 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.314 ; 5.314 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.559 ; 5.559 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.949 ; 5.949 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.810 ; 5.810 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 6.045 ; 6.045 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.435 ; 6.435 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 4.279 ; 4.279 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 5.027 ; 5.027 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 5.321 ; 5.321 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 4.345 ; 4.345 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 5.212 ; 5.212 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 5.470 ; 5.470 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 4.279 ; 4.279 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 4.686 ; 4.686 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.283 ; 4.283 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.432 ; 4.432 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.641 ; 4.641 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 5.735 ; 5.735 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.349 ; 4.349 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 5.297 ; 5.297 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.135 ; 5.135 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.573 ; 4.573 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.283 ; 4.283 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 5.780 ; 5.780 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.243 ; 5.243 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.037 ; 5.037 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.737 ; 4.737 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.523 ; 5.523 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.238 ; 5.238 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.917 ; 5.917 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.646 ; 5.646 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.648 ; 5.648 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.134 ; 5.134 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.432 ; 5.432 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.349 ; 5.349 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.897 ; 5.897 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.294 ; 5.294 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.656 ; 5.656 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.652 ; 5.652 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.786 ; 4.786 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.441 ; 4.441 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.400 ; 4.400 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.430 ; 4.430 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.542 ; 4.542 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.417 ; 4.417 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.870 ; 4.870 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.302 ; 5.302 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.480 ; 6.480 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 57.712 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 57.712 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 18.522 ; 18.522 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.605 ; 17.605 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 13.438 ; 13.438 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 25.136 ; 25.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 19.728 ; 19.728 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.967 ; 18.967 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 25.136 ; 25.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 20.129 ; 20.129 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 20.688 ; 20.688 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 23.360 ; 23.360 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 19.480 ; 19.480 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 19.071 ; 19.071 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 19.174 ; 19.174 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 20.321 ; 20.321 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 24.424 ; 24.424 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 21.271 ; 21.271 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 21.078 ; 21.078 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 22.373 ; 22.373 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 21.824 ; 21.824 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.155 ; 18.155 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 20.694 ; 20.694 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 20.729 ; 20.729 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 20.309 ; 20.309 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 21.032 ; 21.032 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 20.422 ; 20.422 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 19.979 ; 19.979 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 22.090 ; 22.090 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 20.660 ; 20.660 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 20.812 ; 20.812 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 18.938 ; 18.938 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 19.660 ; 19.660 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 20.222 ; 20.222 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 19.589 ; 19.589 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 21.916 ; 21.916 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 21.506 ; 21.506 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 32.887 ; 32.887 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 30.105 ; 30.105 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 25.157 ; 25.157 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 27.418 ; 27.418 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 27.443 ; 27.443 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 27.813 ; 27.813 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 29.880 ; 29.880 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 27.154 ; 27.154 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 29.880 ; 29.880 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 30.016 ; 30.016 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 27.142 ; 27.142 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 31.966 ; 31.966 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 30.291 ; 30.291 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 31.148 ; 31.148 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 30.552 ; 30.552 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 30.758 ; 30.758 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 30.816 ; 30.816 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 30.805 ; 30.805 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 29.621 ; 29.621 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 31.419 ; 31.419 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 30.735 ; 30.735 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 32.769 ; 32.769 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 27.400 ; 27.400 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 30.329 ; 30.329 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 32.887 ; 32.887 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 30.165 ; 30.165 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 29.689 ; 29.689 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 30.092 ; 30.092 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 30.549 ; 30.549 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 30.004 ; 30.004 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 30.320 ; 30.320 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 29.637 ; 29.637 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 30.856 ; 30.856 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.751 ; 13.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.091 ; 12.091 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.297 ; 11.297 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.840 ; 11.840 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 12.625 ; 12.625 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.283 ; 10.283 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 12.768 ; 12.768 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.336 ; 12.336 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.101 ; 11.101 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 13.751 ; 13.751 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.159 ; 10.159 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.178 ; 10.178 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 11.370 ; 11.370 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 13.104 ; 13.104 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.826 ; 10.826 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.400 ; 12.400 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.370 ; 10.370 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 11.314 ; 11.314 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.230 ; 11.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.590 ; 10.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.480 ; 11.480 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.148 ; 11.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.027 ; 11.027 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.358 ; 11.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.993 ; 12.993 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 9.796  ; 9.796  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.654 ; 12.654 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 11.915 ; 11.915 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.280 ; 10.280 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.445 ; 10.445 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.613 ; 11.613 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.297 ; 10.297 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 9.387  ; 9.387  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.195 ; 12.195 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.719 ; 11.719 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.426 ; 10.426 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.311 ; 11.311 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.625 ; 10.625 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.885 ; 11.885 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.535 ; 12.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.725 ; 10.725 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 10.006 ; 10.006 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 9.797  ; 9.797  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 9.961  ; 9.961  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 9.367  ; 9.367  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.141 ; 10.141 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 11.147 ; 11.147 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 10.314 ; 10.314 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.202 ; 12.202 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.806 ; 11.806 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 11.800 ; 11.800 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.941 ; 10.941 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.384 ; 18.384 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 13.087 ; 13.087 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.690 ; 14.690 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 16.178 ; 16.178 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 13.788 ; 13.788 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.843 ; 13.843 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 15.595 ; 15.595 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 14.875 ; 14.875 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.820 ; 16.820 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 14.689 ; 14.689 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.905 ; 15.905 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 17.018 ; 17.018 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.312 ; 15.312 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.756 ; 15.756 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 15.116 ; 15.116 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.237 ; 15.237 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.548 ; 17.548 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.259 ; 16.259 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 15.858 ; 15.858 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.619 ; 15.619 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.834 ; 17.834 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.423 ; 15.423 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 18.384 ; 18.384 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 16.694 ; 16.694 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 16.460 ; 16.460 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.893 ; 16.893 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 15.962 ; 15.962 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.126 ; 17.126 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.208 ; 17.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 16.993 ; 16.993 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.320 ; 16.320 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 18.867 ; 18.867 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 18.867 ; 18.867 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 15.750 ; 15.750 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 17.164 ; 17.164 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 17.164 ; 17.164 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.501 ; 14.501 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 18.335 ; 18.335 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.439 ; 15.439 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 15.439 ; 15.439 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 15.350 ; 15.350 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 14.066 ; 14.066 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 12.869 ; 12.869 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 13.755 ; 13.755 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.019 ; 13.019 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.343 ; 13.343 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 11.026 ; 11.026 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.363 ; 13.363 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 13.745 ; 13.745 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.534 ; 12.534 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.814 ; 12.814 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.073 ; 12.073 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 20.182 ; 20.182 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.784 ; 18.784 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 17.520 ; 17.520 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 17.071 ; 17.071 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 15.278 ; 15.278 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 16.886 ; 16.886 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 19.026 ; 19.026 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 17.469 ; 17.469 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 18.764 ; 18.764 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 14.712 ; 14.712 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 18.716 ; 18.716 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 17.501 ; 17.501 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 18.436 ; 18.436 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 15.271 ; 15.271 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 20.182 ; 20.182 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 19.733 ; 19.733 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 19.753 ; 19.753 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 19.753 ; 19.753 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 20.133 ; 20.133 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 19.770 ; 19.770 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 19.866 ; 19.866 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 12.207 ; 12.207 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.814 ; 13.814 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 12.540 ; 12.540 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 14.532 ; 14.532 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 12.890 ; 12.890 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.159 ; 13.159 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 13.916 ; 13.916 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 15.314 ; 15.314 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 11.747 ; 11.747 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 14.072 ; 14.072 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 14.139 ; 14.139 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 14.919 ; 14.919 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.538 ; 14.538 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 15.511 ; 15.511 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 13.015 ; 13.015 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 14.078 ; 14.078 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 16.318 ; 16.318 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 13.084 ; 13.084 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 19.866 ; 19.866 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 15.173 ; 15.173 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 14.858 ; 14.858 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 14.105 ; 14.105 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 13.907 ; 13.907 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 14.727 ; 14.727 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 17.430 ; 17.430 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 13.301 ; 13.301 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 15.179 ; 15.179 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 14.125 ; 14.125 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 18.741 ; 18.741 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 20.246 ; 20.246 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.882 ; 12.882 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.138 ; 14.138 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.433 ; 11.433 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.916 ; 12.916 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.522 ; 14.522 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.900 ; 12.900 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.139 ; 13.139 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 14.279 ; 14.279 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 15.324 ; 15.324 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 11.747 ; 11.747 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 14.057 ; 14.057 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.139 ; 14.139 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.919 ; 14.919 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 14.592 ; 14.592 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 15.159 ; 15.159 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.045 ; 13.045 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 14.078 ; 14.078 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.318 ; 16.318 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 13.551 ; 13.551 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 20.246 ; 20.246 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.123 ; 15.123 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 15.307 ; 15.307 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.794 ; 14.794 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.828 ; 13.828 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.727 ; 14.727 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 17.430 ; 17.430 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.301 ; 13.301 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.169 ; 15.169 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 14.819 ; 14.819 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 13.760 ; 13.760 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 13.760 ; 13.760 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.818 ; 12.818 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 9.866  ; 9.866  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 10.995 ; 10.995 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.970 ; 12.970 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 22.652 ; 22.652 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 22.652 ; 22.652 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 19.973 ; 19.973 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 19.093 ; 19.093 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 21.324 ; 21.324 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 20.187 ; 20.187 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 19.664 ; 19.664 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 20.401 ; 20.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 20.914 ; 20.914 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 19.051 ; 19.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 20.685 ; 20.685 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 19.730 ; 19.730 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 19.974 ; 19.974 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 18.584 ; 18.584 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 20.516 ; 20.516 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 20.813 ; 20.813 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 19.311 ; 19.311 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 21.314 ; 21.314 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 22.534 ; 22.534 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.465 ; 19.465 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 17.828 ; 17.828 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 20.211 ; 20.211 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 20.283 ; 20.283 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 19.968 ; 19.968 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 21.755 ; 21.755 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 21.224 ; 21.224 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.256 ; 17.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 19.422 ; 19.422 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 21.162 ; 21.162 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.362 ; 18.362 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 19.127 ; 19.127 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 20.576 ; 20.576 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 24.639 ; 24.639 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 21.431 ; 21.431 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 22.573 ; 22.573 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 20.577 ; 20.577 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 22.069 ; 22.069 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 22.817 ; 22.817 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 18.988 ; 18.988 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 21.710 ; 21.710 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 20.934 ; 20.934 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 20.321 ; 20.321 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 22.174 ; 22.174 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 20.097 ; 20.097 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 22.327 ; 22.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 22.382 ; 22.382 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 21.679 ; 21.679 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 24.187 ; 24.187 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 22.559 ; 22.559 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 19.513 ; 19.513 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 24.309 ; 24.309 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 22.417 ; 22.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 23.833 ; 23.833 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 21.194 ; 21.194 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 22.240 ; 22.240 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 22.056 ; 22.056 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 24.511 ; 24.511 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 19.855 ; 19.855 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 22.271 ; 22.271 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 21.007 ; 21.007 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 24.107 ; 24.107 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 24.639 ; 24.639 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 24.629 ; 24.629 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 21.455 ; 21.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 22.799 ; 22.799 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 23.873 ; 23.873 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 21.496 ; 21.496 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 22.175 ; 22.175 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 21.860 ; 21.860 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 23.873 ; 23.873 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 22.052 ; 22.052 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 21.209 ; 21.209 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 23.211 ; 23.211 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 22.505 ; 22.505 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 23.052 ; 23.052 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 21.276 ; 21.276 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 22.674 ; 22.674 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 22.535 ; 22.535 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 20.021 ; 20.021 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 22.608 ; 22.608 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 21.644 ; 21.644 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 23.376 ; 23.376 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 19.721 ; 19.721 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 22.566 ; 22.566 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 20.963 ; 20.963 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 23.283 ; 23.283 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 20.475 ; 20.475 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 21.305 ; 21.305 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 21.273 ; 21.273 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 21.798 ; 21.798 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 23.720 ; 23.720 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 20.407 ; 20.407 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 20.796 ; 20.796 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 23.467 ; 23.467 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 19.920 ; 19.920 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 21.094 ; 21.094 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 20.322 ; 20.322 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 21.801 ; 21.801 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.546 ; 14.546 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.182 ; 10.182 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.611 ; 10.611 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.193 ; 10.193 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.392 ; 11.392 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 12.187 ; 12.187 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 14.546 ; 14.546 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.716 ; 11.716 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 12.708 ; 12.708 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.600 ; 11.600 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.023 ; 11.023 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.280 ; 11.280 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.543 ; 11.543 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.628 ; 11.628 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.739 ; 11.739 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.492 ; 10.492 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 13.334 ; 13.334 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 12.269 ; 12.269 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.446 ; 11.446 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 12.656 ; 12.656 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.727 ; 10.727 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.512 ; 11.512 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 12.300 ; 12.300 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 12.952 ; 12.952 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.384 ; 10.384 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.550 ; 10.550 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 11.337 ; 11.337 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 9.921  ; 9.921  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 18.532 ; 18.532 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 18.375 ; 18.375 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 14.012 ; 14.012 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 12.869 ; 12.869 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 14.967 ; 14.967 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 13.707 ; 13.707 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.049 ; 13.049 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.000 ; 11.000 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.704 ; 13.704 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.892 ; 14.892 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 13.219 ; 13.219 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 12.399 ; 12.399 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 12.714 ; 12.714 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 12.208 ; 12.208 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.009 ; 13.009 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.598 ; 12.598 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 11.524 ; 11.524 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.327 ; 11.327 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.334 ; 11.334 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 13.189 ; 13.189 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.526 ; 10.526 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 14.092 ; 14.092 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.775 ; 12.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 13.039 ; 13.039 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 13.756 ; 13.756 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.309 ; 11.309 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.503 ; 11.503 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.717 ; 13.717 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.229 ; 11.229 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 14.892 ; 14.892 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 14.021 ; 14.021 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.729 ; 11.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 14.432 ; 14.432 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.872 ; 14.872 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 10.577 ; 10.577 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 13.229 ; 13.229 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.389 ; 12.389 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 12.277 ; 12.277 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.019 ; 13.019 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.261 ; 12.261 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 11.524 ; 11.524 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.317 ; 11.317 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 10.884 ; 10.884 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 13.189 ; 13.189 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 11.191 ; 11.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.541 ; 10.541 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 13.752 ; 13.752 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.775 ; 12.775 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 11.283 ; 11.283 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 12.631 ; 12.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 13.806 ; 13.806 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.680 ; 10.680 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.319 ; 11.319 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.089 ; 11.089 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.338 ; 13.338 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.209 ; 11.209 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 14.872 ; 14.872 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 12.950 ; 12.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 14.031 ; 14.031 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 14.436 ; 14.436 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.026 ; 16.026 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.806 ; 13.806 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.662 ; 13.662 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.231 ; 12.231 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 14.803 ; 14.803 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.563 ; 13.563 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 14.337 ; 14.337 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.351 ; 13.351 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.917 ; 13.917 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.712 ; 14.712 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.109 ; 13.109 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 15.784 ; 15.784 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 16.026 ; 16.026 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.871 ; 12.871 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.159 ; 13.159 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.840 ; 13.840 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 15.417 ; 15.417 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.580 ; 14.580 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.291 ; 14.291 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 15.413 ; 15.413 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 13.333 ; 13.333 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 15.776 ; 15.776 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.541 ; 14.541 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 14.715 ; 14.715 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.511 ; 13.511 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.060 ; 13.060 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 15.344 ; 15.344 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 14.180 ; 14.180 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.726 ; 14.726 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.607 ; 14.607 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.848 ; 14.848 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.699 ; 13.699 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.699 ; 13.699 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 13.120 ; 13.120 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.758 ; 11.758 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.441 ; 12.441 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.393  ; 9.393  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 12.441 ; 12.441 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.417 ; 11.417 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 35.813 ; 35.813 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.537 ; 4.537 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.786 ; 5.786 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.407 ; 6.407 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.795 ; 4.795 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.407 ; 5.407 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.502 ; 5.502 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.345 ; 5.345 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.501 ; 5.501 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.801 ; 4.801 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.715 ; 5.715 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.611 ; 5.611 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 6.027 ; 6.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.678 ; 5.678 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.946 ; 5.946 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.901 ; 5.901 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.075 ; 6.075 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.979 ; 5.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.469 ; 5.469 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.786 ; 5.786 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.826 ; 5.826 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 6.389 ; 6.389 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.795 ; 5.795 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 6.279 ; 6.279 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.453 ; 5.453 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.724 ; 5.724 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.622 ; 5.622 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.389 ; 5.389 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.679 ; 5.679 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.481 ; 4.481 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 5.323 ; 5.323 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.644 ; 4.644 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.756 ; 4.756 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.098 ; 4.098 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.323 ; 4.323 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.077 ; 5.077 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.333 ; 4.333 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.231 ; 4.231 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.382 ; 4.382 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.098 ; 4.098 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.719 ; 4.719 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.183 ; 4.183 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.199 ; 4.199 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.135 ; 5.135 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.369 ; 4.369 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.586 ; 4.586 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.084 ; 5.084 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.424 ; 4.424 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.399 ; 4.399 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.532 ; 4.532 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.398 ; 4.398 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.376 ; 4.376 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.442 ; 5.442 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.550 ; 5.550 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 5.780 ; 5.780 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.148 ; 5.148 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.899 ; 5.899 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.844 ; 5.844 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.325 ; 5.325 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.893 ; 4.893 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.944 ; 4.944 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.575 ; 5.575 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.382 ; 4.382 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.369 ; 5.369 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 4.594 ; 4.594 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.433 ; 4.433 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 6.496 ; 6.496 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.652 ; 4.652 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 4.363 ; 4.363 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.202 ; 5.202 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.496 ; 4.496 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.506 ; 5.506 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.382 ; 4.382 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.309 ; 5.309 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.269 ; 5.269 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 6.627 ; 6.627 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.974 ; 4.974 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.512 ; 5.512 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.292 ; 4.292 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.761 ; 4.761 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.924 ; 5.924 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.127 ; 5.127 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.855 ; 5.855 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.310 ; 5.310 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.322 ; 5.322 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.271 ; 5.271 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.555 ; 5.555 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 4.837 ; 4.837 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.404 ; 5.404 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.419 ; 5.419 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.837 ; 5.837 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.424 ; 5.424 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.622 ; 5.622 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.902 ; 4.902 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.028 ; 5.028 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.551 ; 5.551 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.491 ; 5.491 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.537 ; 5.537 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.703 ; 5.703 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.040 ; 5.040 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.555 ; 5.555 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.515 ; 5.515 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.341 ; 5.341 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.084 ; 5.084 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.384 ; 5.384 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.439 ; 5.439 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.205 ; 6.205 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.822 ; 5.822 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.635 ; 5.635 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.314 ; 5.314 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.559 ; 5.559 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.949 ; 5.949 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.810 ; 5.810 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 6.045 ; 6.045 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.435 ; 6.435 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 4.279 ; 4.279 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 5.027 ; 5.027 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 5.321 ; 5.321 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 4.345 ; 4.345 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 5.212 ; 5.212 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 5.470 ; 5.470 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 4.279 ; 4.279 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 4.686 ; 4.686 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 4.766 ; 4.766 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.283 ; 4.283 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.432 ; 4.432 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.641 ; 4.641 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 5.735 ; 5.735 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.349 ; 4.349 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 5.297 ; 5.297 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.616 ; 4.616 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.135 ; 5.135 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.573 ; 4.573 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.283 ; 4.283 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 5.780 ; 5.780 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.243 ; 5.243 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.037 ; 5.037 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.737 ; 4.737 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.523 ; 5.523 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.238 ; 5.238 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.917 ; 5.917 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 5.646 ; 5.646 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.648 ; 5.648 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.134 ; 5.134 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.432 ; 5.432 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.349 ; 5.349 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.897 ; 5.897 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.294 ; 5.294 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.656 ; 5.656 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.652 ; 5.652 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.786 ; 4.786 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.441 ; 4.441 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.400 ; 4.400 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.430 ; 4.430 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.117 ; 5.117 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.542 ; 4.542 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.417 ; 4.417 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.870 ; 4.870 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.302 ; 5.302 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.480 ; 6.480 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 145116   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 145116   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 516   ; 516  ;
; Unconstrained Output Port Paths ; 9761  ; 9761 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Sep 07 16:06:44 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (332104): Reading SDC File: 'MIPS32.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 57.712
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    57.712         0.000 Clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 73.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    73.133         0.000 Clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Sun Sep 07 16:06:45 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


