---
title: "软考高级架构师-计算机系统基础"
date: 2025-07-16
draft: false
tags: ["考试"]
slug: "exam-software-architect-09"
---

选择题为主，一般在3-5分浮动。

## 计算机系统组成
计算机系统组成：
![软考](/posts/annex/images/essays/软考-116.png)
1. 硬件：中央处理器、存储器、输入设备、输出设备、总线
2. 软件：系统软件、应用软件

硬件组成如下：<br>
![软考](/posts/annex/images/essays/软考-117.png)
- 中央处理器：由运算器、控制器、寄存器组成，功能为执行程序指令、进行算术运算和逻辑运算（比较、判断等）、控制协调其他硬件部件的工作。
- 存储器：主要类型有主存储器（内存）、辅助存储器组成（硬盘），用于存储程序（指令）和数据（包括输入、输出和中间结果）。
- 输入设备：例如键盘、鼠标、触摸屏、扫描仪、麦克风、摄像头、游戏手柄、传感器等。
- 输出设备：例如键盘、鼠标、触摸屏、扫描仪、麦克风、摄像头、游戏手柄、传感器等。
- 总线：主要类型有数据总线、地址总线、控制总线，计算机内部各部件之间以及计算机与外部设备之间传输数据、地址和控制信号的公共通信通道。可以想象成连接各城市（硬件部件）的高速公路网。

### 存储系统
计算机存储系统的关键组成部分及其层次结构：<br>
![软考](/posts/annex/images/essays/软考-118.png)
- CPU寄存器：直接集成在CPU内部，访问速度最快，容量最小。存储CPU当前正在执行的指令所直接操作的数据和中间结果。访问速度极致、成本极高
- CPU高速缓存（Cache Memory - L1, L2, L3)：在CPU芯片内部（L1, L2）或紧邻CPU（L3）。访问速度极快，容量小。作为CPU和主内存之间的高速缓冲区。存储CPU近期最可能再次访问的主内存数据和指令副本。
- 主存储器：在主板的内存插槽上。访问速度快，容量较大。存储当前正在运行的操作系统、应用程序和它们正在处理的数据。CPU直接从这里读取指令和读写数据。辅助存储器中的数据必须加载到主存才能被CPU处理。
- 辅助存储器：通过接口（SATA, NVMe, USB等）连接到主板。访问速度慢，容量非常大。长期、持久化存储操作系统、应用程序、用户文件（文档、图片、视频等）、数据库等所有不需要立即运行的数据。即使计算机断电，数据也不会丢失。

**距离CPU越远，访问速度越慢，容量越大，成本越低；越近访问越快，容量越小，成本越高。**

存储层次结构 (Memory Hierarchy)，其核心思想是利用局部性原理：
- 时间局部性 (Temporal Locality): 最近访问过的数据项很可能在不久的将来再次被访问。典型情况是程序中存在循环操作。
- 空间局部性 (Spatial Locality): 访问某个数据项时，其附近的数据项也很可能很快被访问。典型情况是顺序执行。

层次结构通过将频繁访问的数据保持在更高层（更快更小），而将不频繁访问的数据移到底层（更大更慢），从而在整体上实现接近最高层的速度和接近最底层的容量。

### 总线
总线是一组能为多个部件分时共享的信息传送线，用来连接多个部件并为之提供信息交换通路。**【总线通常是半双工的】**
- 半双工：同一时间只能单向传输：通信双方均可发送或接收数据，但不能同时进行（类似对讲机）。
- 全双工：通信双方可同时发送和接收数据（类似电话通话）。

特点：
- 挂接在总线上的多个部件只能分时向总线发送数据，但可同时从总线接收数据。
- 通过总线复用方式可以减少总线中信号线的数量，以较少的信号线传输更多的信息。

总线通常分为以下几类。
1. 芯片内总线。用于集成电路芯片内部各部分的连接元件级总线。用于一块电路板内各元器件的连接。
2. 系统总线，又称内总线。用于计算机各组成部分（CPU、内存和接口等）的连接。
3. 外总线，又称通信总线。用于计算机与外设或计算机与计算机之间的连接或通信。

- 从功能上将总线划分为**数据总线**、**地址总线**和**控制总线**。
- 从数据传输的方式将总线划分为**并行总线**和**串行总线**。
  - **并行总线**：将数据字节的各位用多条数据线同时进行传送。**【短距离】**
  - **串行总线**：数据是一位一位地进行传输的，在传输中每一位数据都占据一个固定的时间长度。【**长距离**，传输**波特率可调整**，正确性依赖于**校验码**，**数据传输方式可以使用多种**】

总线的工作流程（以内存读取为例）：
1. 地址阶段：CPU通过地址总线发送目标内存地址。
2. 控制阶段：控制总线发出“读”信号 + 时钟同步。
3. 数据阶段：内存通过数据总线将数据传回CPU。
4. 应答阶段：控制总线确认传输完成（成功/失败）。

### 数据传输控制方式
数据传输控制方式是计算机系统中协调CPU与外部设备（I/O设备）之间数据流动的机制，核心目标是平衡效率与CPU资源占用。

1. 程序控制（查询）方式：分为无条件传送和程序查询方式两种。方法简单，硬件开销小，但I/O能力不高，严重影响CPU的利用率。适用于低速设备（如键盘、早期打印机）
2. 程序中断方式：与程序控制方式相比，中断方式因为CPU无需等待而提高了传输请求的响应速度。【CPU与I/O传输可并行】 适用于中低速设备（鼠标、串口通信）
3. DMA方式：DMA方式是为了在**主存与外设**之间实现高速、批量数据交换而设置的。DMA方式比程序控制方式与中断方式都高效。【CPU与I/O传输可并行】 适用于高速设备（硬盘、SSD、网卡、显卡显存交换）。
4. 通道方式：本质是协处理器，比DMA更智能化（可执行复杂指令序列）。通道自主执行I/O任务链，可同时控制多台设备，但硬件极度复杂。

### 处理器体系结构
1. 冯·诺依曼结构：冯·诺依曼结构也称普林斯顿结构，是一种将**程序指令存储器和数据存储器合并在一起**的存储器结构。
   - 特点：指令与数据存储器合并在一起。指令与数据都通过相同的数据总线传输。
   - 应用：一般用于PC处理器，如i3、i5、i7处理器。注：常规计算机属于冯·诺依曼结构。
2. 哈佛结构：哈佛结构是一种并行体系结构，它的主要特点是将**程序和数据存储在不同的存储空间**中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。
   - 特点：指令与数据分开存储，可以**并行**读取，有较高的数据吞吐率。有4条总线：指令和数据的数据总线与地址总线。
   - 应用：一般用于嵌入式系统处理器。注：DSP芯片属于哈佛结构。

## 操作系统（重点）

### 进程管理
### 存储管理
### 磁盘管理

## 文件系统

### 索引文件
### 位示图

## 系统配置与性能评价

### 性能指标
### 性能设计 
### 性能评估



