
GccApplication1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00001052  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         0000009a  00800060  00001052  000010e6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          0000000f  008000fa  008000fa  00001180  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00001180  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000011b0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000002f8  00000000  00000000  000011ec  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000024d6  00000000  00000000  000014e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000ebc  00000000  00000000  000039ba  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00001930  00000000  00000000  00004876  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000638  00000000  00000000  000061a8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000a41  00000000  00000000  000067e0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00001952  00000000  00000000  00007221  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000248  00000000  00000000  00008b73  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
       0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
       4:	0c 94 4e 01 	jmp	0x29c	; 0x29c <__vector_1>
       8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
       c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      20:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      2c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      38:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
      50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
      54:	11 24       	eor	r1, r1
      56:	1f be       	out	0x3f, r1	; 63
      58:	cf e5       	ldi	r28, 0x5F	; 95
      5a:	d8 e0       	ldi	r29, 0x08	; 8
      5c:	de bf       	out	0x3e, r29	; 62
      5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
      60:	10 e0       	ldi	r17, 0x00	; 0
      62:	a0 e6       	ldi	r26, 0x60	; 96
      64:	b0 e0       	ldi	r27, 0x00	; 0
      66:	e2 e5       	ldi	r30, 0x52	; 82
      68:	f0 e1       	ldi	r31, 0x10	; 16
      6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
      6c:	05 90       	lpm	r0, Z+
      6e:	0d 92       	st	X+, r0
      70:	aa 3f       	cpi	r26, 0xFA	; 250
      72:	b1 07       	cpc	r27, r17
      74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
      76:	21 e0       	ldi	r18, 0x01	; 1
      78:	aa ef       	ldi	r26, 0xFA	; 250
      7a:	b0 e0       	ldi	r27, 0x00	; 0
      7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
      7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
      80:	a9 30       	cpi	r26, 0x09	; 9
      82:	b2 07       	cpc	r27, r18
      84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
      86:	0e 94 26 03 	call	0x64c	; 0x64c <main>
      8a:	0c 94 27 08 	jmp	0x104e	; 0x104e <_exit>

0000008e <__bad_interrupt>:
      8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <APP_init>:
FIFO_BUF_t * fifo_buf;
int buf[5];
void APP_init()
{
	/********************************************************/
	SevenSegment_Init(portb,lower);
      92:	61 e0       	ldi	r22, 0x01	; 1
      94:	81 e0       	ldi	r24, 0x01	; 1
      96:	0e 94 15 03 	call	0x62a	; 0x62a <SevenSegment_Init>
	/********************************************************/
	DCMOTOR_Init( portb, 6, 7);
      9a:	47 e0       	ldi	r20, 0x07	; 7
      9c:	66 e0       	ldi	r22, 0x06	; 6
      9e:	81 e0       	ldi	r24, 0x01	; 1
      a0:	0e 94 78 01 	call	0x2f0	; 0x2f0 <DCMOTOR_Init>
	/********************************************************/
	KeyPad_init(KeyPad_Dir);
      a4:	82 e0       	ldi	r24, 0x02	; 2
      a6:	0e 94 71 02 	call	0x4e2	; 0x4e2 <KeyPad_init>
	/********************************************************/
	EXT_INT0_sense_control(falling_edge);
      aa:	82 e0       	ldi	r24, 0x02	; 2
      ac:	0e 94 4d 02 	call	0x49a	; 0x49a <EXT_INT0_sense_control>
	EXT_INT0_enable();
      b0:	0e 94 49 02 	call	0x492	; 0x492 <EXT_INT0_enable>
	sei();
      b4:	0e 94 41 02 	call	0x482	; 0x482 <sei>
	/********************************************************/
	USART_Init(51);
      b8:	83 e3       	ldi	r24, 0x33	; 51
      ba:	90 e0       	ldi	r25, 0x00	; 0
      bc:	0e 94 bf 05 	call	0xb7e	; 0xb7e <USART_Init>
	/********************************************************/
	UART_SendString("Voice_Controlled_Elevator \r");
      c0:	81 e6       	ldi	r24, 0x61	; 97
      c2:	90 e0       	ldi	r25, 0x00	; 0
      c4:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
	UART_SendString("Graduation Project \r");
      c8:	8d e7       	ldi	r24, 0x7D	; 125
      ca:	90 e0       	ldi	r25, 0x00	; 0
      cc:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
	/********************************************************/
	FIFO_BUF_init(fifo_buf,buf,5);
      d0:	45 e0       	ldi	r20, 0x05	; 5
      d2:	50 e0       	ldi	r21, 0x00	; 0
      d4:	6f ef       	ldi	r22, 0xFF	; 255
      d6:	70 e0       	ldi	r23, 0x00	; 0
      d8:	80 91 fd 00 	lds	r24, 0x00FD	; 0x8000fd <fifo_buf>
      dc:	90 91 fe 00 	lds	r25, 0x00FE	; 0x8000fe <fifo_buf+0x1>
      e0:	0e 94 1c 03 	call	0x638	; 0x638 <FIFO_BUF_init>
      e4:	08 95       	ret

000000e6 <Controlled_Elevator>:
// 			USART_Transmit('\r');
// 		}
	}
}
void Controlled_Elevator(uint16_t floorplan)
{
      e6:	cf 93       	push	r28
      e8:	df 93       	push	r29
	if(floorplan == ElevatorFloor)
      ea:	20 91 fb 00 	lds	r18, 0x00FB	; 0x8000fb <ElevatorFloor>
      ee:	30 91 fc 00 	lds	r19, 0x00FC	; 0x8000fc <ElevatorFloor+0x1>
      f2:	28 17       	cp	r18, r24
      f4:	39 07       	cpc	r19, r25
      f6:	09 f4       	brne	.+2      	; 0xfa <Controlled_Elevator+0x14>
      f8:	8f c0       	rjmp	.+286    	; 0x218 <Controlled_Elevator+0x132>
      fa:	ec 01       	movw	r28, r24
	{
		return;
	}
	cli();
      fc:	0e 94 45 02 	call	0x48a	; 0x48a <cli>
	USART_Transmit('\r');
     100:	8d e0       	ldi	r24, 0x0D	; 13
     102:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
	USART_Transmit('\r');
     106:	8d e0       	ldi	r24, 0x0D	; 13
     108:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
	UART_SendString("You Are Welcome");
     10c:	82 e9       	ldi	r24, 0x92	; 146
     10e:	90 e0       	ldi	r25, 0x00	; 0
     110:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
	USART_Transmit('\r');
     114:	8d e0       	ldi	r24, 0x0D	; 13
     116:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
	USART_Transmit('\r');
     11a:	8d e0       	ldi	r24, 0x0D	; 13
     11c:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
	if(floorplan > ElevatorFloor)
     120:	80 91 fb 00 	lds	r24, 0x00FB	; 0x8000fb <ElevatorFloor>
     124:	90 91 fc 00 	lds	r25, 0x00FC	; 0x8000fc <ElevatorFloor+0x1>
     128:	8c 17       	cp	r24, r28
     12a:	9d 07       	cpc	r25, r29
     12c:	a0 f5       	brcc	.+104    	; 0x196 <Controlled_Elevator+0xb0>
	{
		DCMOTOR_up( portb, 6, 7);
     12e:	47 e0       	ldi	r20, 0x07	; 7
     130:	66 e0       	ldi	r22, 0x06	; 6
     132:	81 e0       	ldi	r24, 0x01	; 1
     134:	0e 94 87 01 	call	0x30e	; 0x30e <DCMOTOR_up>
		while( floorplan >= ElevatorFloor )
     138:	20 c0       	rjmp	.+64     	; 0x17a <Controlled_Elevator+0x94>
		{
			ElevatorFloor++;
     13a:	4f 5f       	subi	r20, 0xFF	; 255
     13c:	5f 4f       	sbci	r21, 0xFF	; 255
     13e:	50 93 fc 00 	sts	0x00FC, r21	; 0x8000fc <ElevatorFloor+0x1>
     142:	40 93 fb 00 	sts	0x00FB, r20	; 0x8000fb <ElevatorFloor>
			SevenSegmentDisplay(portb,lower,ElevatorFloor - 1);
     146:	41 50       	subi	r20, 0x01	; 1
     148:	61 e0       	ldi	r22, 0x01	; 1
     14a:	81 e0       	ldi	r24, 0x01	; 1
     14c:	0e 94 19 03 	call	0x632	; 0x632 <SevenSegmentDisplay>
			USART_Transmit('\r');
     150:	8d e0       	ldi	r24, 0x0D	; 13
     152:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			UART_SendString("ElevatorFloor : ");
     156:	82 ea       	ldi	r24, 0xA2	; 162
     158:	90 e0       	ldi	r25, 0x00	; 0
     15a:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
			USART_Transmit(( ElevatorFloor - 1) + '0');
     15e:	80 91 fb 00 	lds	r24, 0x00FB	; 0x8000fb <ElevatorFloor>
     162:	81 5d       	subi	r24, 0xD1	; 209
     164:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			USART_Transmit('\r');
     168:	8d e0       	ldi	r24, 0x0D	; 13
     16a:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			_delay_ms(1000);
     16e:	68 ee       	ldi	r22, 0xE8	; 232
     170:	73 e0       	ldi	r23, 0x03	; 3
     172:	80 e0       	ldi	r24, 0x00	; 0
     174:	90 e0       	ldi	r25, 0x00	; 0
     176:	0e 94 b4 01 	call	0x368	; 0x368 <delay_ms>
	USART_Transmit('\r');
	USART_Transmit('\r');
	if(floorplan > ElevatorFloor)
	{
		DCMOTOR_up( portb, 6, 7);
		while( floorplan >= ElevatorFloor )
     17a:	40 91 fb 00 	lds	r20, 0x00FB	; 0x8000fb <ElevatorFloor>
     17e:	50 91 fc 00 	lds	r21, 0x00FC	; 0x8000fc <ElevatorFloor+0x1>
     182:	c4 17       	cp	r28, r20
     184:	d5 07       	cpc	r29, r21
     186:	c8 f6       	brcc	.-78     	; 0x13a <Controlled_Elevator+0x54>
			UART_SendString("ElevatorFloor : ");
			USART_Transmit(( ElevatorFloor - 1) + '0');
			USART_Transmit('\r');
			_delay_ms(1000);
		}
		ElevatorFloor--;
     188:	41 50       	subi	r20, 0x01	; 1
     18a:	51 09       	sbc	r21, r1
     18c:	50 93 fc 00 	sts	0x00FC, r21	; 0x8000fc <ElevatorFloor+0x1>
     190:	40 93 fb 00 	sts	0x00FB, r20	; 0x8000fb <ElevatorFloor>
     194:	36 c0       	rjmp	.+108    	; 0x202 <Controlled_Elevator+0x11c>
	}
	else if(floorplan < ElevatorFloor)
     196:	c8 17       	cp	r28, r24
     198:	d9 07       	cpc	r29, r25
     19a:	98 f5       	brcc	.+102    	; 0x202 <Controlled_Elevator+0x11c>
	{
		DCMotor_down( portb, 6, 7);
     19c:	47 e0       	ldi	r20, 0x07	; 7
     19e:	66 e0       	ldi	r22, 0x06	; 6
     1a0:	81 e0       	ldi	r24, 0x01	; 1
     1a2:	0e 94 96 01 	call	0x32c	; 0x32c <DCMotor_down>
		while((int)floorplan <= (int)ElevatorFloor)
     1a6:	20 c0       	rjmp	.+64     	; 0x1e8 <Controlled_Elevator+0x102>
		{
			ElevatorFloor--;
     1a8:	41 50       	subi	r20, 0x01	; 1
     1aa:	51 09       	sbc	r21, r1
     1ac:	50 93 fc 00 	sts	0x00FC, r21	; 0x8000fc <ElevatorFloor+0x1>
     1b0:	40 93 fb 00 	sts	0x00FB, r20	; 0x8000fb <ElevatorFloor>
			SevenSegmentDisplay(portb,lower,ElevatorFloor + 1);
     1b4:	4f 5f       	subi	r20, 0xFF	; 255
     1b6:	61 e0       	ldi	r22, 0x01	; 1
     1b8:	81 e0       	ldi	r24, 0x01	; 1
     1ba:	0e 94 19 03 	call	0x632	; 0x632 <SevenSegmentDisplay>
			USART_Transmit('\r');
     1be:	8d e0       	ldi	r24, 0x0D	; 13
     1c0:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			UART_SendString("ElevatorFloor : ");
     1c4:	82 ea       	ldi	r24, 0xA2	; 162
     1c6:	90 e0       	ldi	r25, 0x00	; 0
     1c8:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
			USART_Transmit((ElevatorFloor + 1) + '0' );
     1cc:	80 91 fb 00 	lds	r24, 0x00FB	; 0x8000fb <ElevatorFloor>
     1d0:	8f 5c       	subi	r24, 0xCF	; 207
     1d2:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			USART_Transmit('\r');
     1d6:	8d e0       	ldi	r24, 0x0D	; 13
     1d8:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			_delay_ms(1000);
     1dc:	68 ee       	ldi	r22, 0xE8	; 232
     1de:	73 e0       	ldi	r23, 0x03	; 3
     1e0:	80 e0       	ldi	r24, 0x00	; 0
     1e2:	90 e0       	ldi	r25, 0x00	; 0
     1e4:	0e 94 b4 01 	call	0x368	; 0x368 <delay_ms>
		ElevatorFloor--;
	}
	else if(floorplan < ElevatorFloor)
	{
		DCMotor_down( portb, 6, 7);
		while((int)floorplan <= (int)ElevatorFloor)
     1e8:	40 91 fb 00 	lds	r20, 0x00FB	; 0x8000fb <ElevatorFloor>
     1ec:	50 91 fc 00 	lds	r21, 0x00FC	; 0x8000fc <ElevatorFloor+0x1>
     1f0:	4c 17       	cp	r20, r28
     1f2:	5d 07       	cpc	r21, r29
     1f4:	cc f6       	brge	.-78     	; 0x1a8 <Controlled_Elevator+0xc2>
			UART_SendString("ElevatorFloor : ");
			USART_Transmit((ElevatorFloor + 1) + '0' );
			USART_Transmit('\r');
			_delay_ms(1000);
		}
		ElevatorFloor++;
     1f6:	4f 5f       	subi	r20, 0xFF	; 255
     1f8:	5f 4f       	sbci	r21, 0xFF	; 255
     1fa:	50 93 fc 00 	sts	0x00FC, r21	; 0x8000fc <ElevatorFloor+0x1>
     1fe:	40 93 fb 00 	sts	0x00FB, r20	; 0x8000fb <ElevatorFloor>
	}
	DCMotor_Stop( portb, 6, 7);
     202:	47 e0       	ldi	r20, 0x07	; 7
     204:	66 e0       	ldi	r22, 0x06	; 6
     206:	81 e0       	ldi	r24, 0x01	; 1
     208:	0e 94 a5 01 	call	0x34a	; 0x34a <DCMotor_Stop>
	UART_SendString("\rHave been reached\r");
     20c:	83 eb       	ldi	r24, 0xB3	; 179
     20e:	90 e0       	ldi	r25, 0x00	; 0
     210:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
	sei();
     214:	0e 94 41 02 	call	0x482	; 0x482 <sei>
}
     218:	df 91       	pop	r29
     21a:	cf 91       	pop	r28
     21c:	08 95       	ret

0000021e <Keypad_controll>:

void Keypad_controll(){	
	KeyPad_read( KeyPad_Dir,(uint8_t *)&char_KeyPad);
     21e:	6a ef       	ldi	r22, 0xFA	; 250
     220:	70 e0       	ldi	r23, 0x00	; 0
     222:	82 e0       	ldi	r24, 0x02	; 2
     224:	0e 94 c8 02 	call	0x590	; 0x590 <KeyPad_read>
	if ( char_KeyPad != '@')
     228:	80 91 fa 00 	lds	r24, 0x00FA	; 0x8000fa <__data_end>
     22c:	08 95       	ret

0000022e <UART_controll>:
		//enqueue(fifo_buf,( char_KeyPad - '0'));
	}
}
void UART_controll()
{
	if(UART_RX !='e')
     22e:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
     232:	85 36       	cpi	r24, 0x65	; 101
     234:	19 f0       	breq	.+6      	; 0x23c <UART_controll+0xe>
	{
		UART_RX ='e';
     236:	85 e6       	ldi	r24, 0x65	; 101
     238:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
     23c:	08 95       	ret

0000023e <APP_start>:
}
void APP_start()
{
	while (1)
	{
		Keypad_controll();
     23e:	0e 94 0f 01 	call	0x21e	; 0x21e <Keypad_controll>
		if( UART_RX != 'e')
     242:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
     246:	85 36       	cpi	r24, 0x65	; 101
     248:	99 f0       	breq	.+38     	; 0x270 <APP_start+0x32>
		{
			//enqueue(fifo_buf,( UART_RX -'0'));
			/*************************************************************/
			UART_SendString("\rYou Enter with Voice : ");
     24a:	87 ec       	ldi	r24, 0xC7	; 199
     24c:	90 e0       	ldi	r25, 0x00	; 0
     24e:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
			USART_Transmit(UART_RX);
     252:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
     256:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			USART_Transmit('\r');
     25a:	8d e0       	ldi	r24, 0x0D	; 13
     25c:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			
			/*************************************************************/
			Controlled_Elevator(UART_RX - '0');
     260:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
     264:	90 e0       	ldi	r25, 0x00	; 0
     266:	c0 97       	sbiw	r24, 0x30	; 48
     268:	0e 94 73 00 	call	0xe6	; 0xe6 <Controlled_Elevator>
			UART_controll();
     26c:	0e 94 17 01 	call	0x22e	; 0x22e <UART_controll>
			/*************************************************************/
		}
		if( char_KeyPad != '@')
     270:	80 91 fa 00 	lds	r24, 0x00FA	; 0x8000fa <__data_end>
     274:	80 34       	cpi	r24, 0x40	; 64
     276:	19 f3       	breq	.-58     	; 0x23e <APP_start>
		{
			//enqueue(fifo_buf,( char_KeyPad - '0'));
			/*************************************************************/
			UART_SendString("\rYou Enter with Keypad : ");
     278:	80 ee       	ldi	r24, 0xE0	; 224
     27a:	90 e0       	ldi	r25, 0x00	; 0
     27c:	0e 94 ce 05 	call	0xb9c	; 0xb9c <UART_SendString>
			USART_Transmit(char_KeyPad);
     280:	80 91 fa 00 	lds	r24, 0x00FA	; 0x8000fa <__data_end>
     284:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			USART_Transmit('\r');
     288:	8d e0       	ldi	r24, 0x0D	; 13
     28a:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
			
			/*************************************************************/
			Controlled_Elevator(char_KeyPad - '0' );
     28e:	80 91 fa 00 	lds	r24, 0x00FA	; 0x8000fa <__data_end>
     292:	90 e0       	ldi	r25, 0x00	; 0
     294:	c0 97       	sbiw	r24, 0x30	; 48
     296:	0e 94 73 00 	call	0xe6	; 0xe6 <Controlled_Elevator>
     29a:	d1 cf       	rjmp	.-94     	; 0x23e <APP_start>

0000029c <__vector_1>:
		UART_RX ='e';
	}
	return;
}
ISR(EXT_INT_0)
{
     29c:	1f 92       	push	r1
     29e:	0f 92       	push	r0
     2a0:	0f b6       	in	r0, 0x3f	; 63
     2a2:	0f 92       	push	r0
     2a4:	11 24       	eor	r1, r1
     2a6:	2f 93       	push	r18
     2a8:	3f 93       	push	r19
     2aa:	4f 93       	push	r20
     2ac:	5f 93       	push	r21
     2ae:	6f 93       	push	r22
     2b0:	7f 93       	push	r23
     2b2:	8f 93       	push	r24
     2b4:	9f 93       	push	r25
     2b6:	af 93       	push	r26
     2b8:	bf 93       	push	r27
     2ba:	ef 93       	push	r30
     2bc:	ff 93       	push	r31
	cli();
     2be:	0e 94 45 02 	call	0x48a	; 0x48a <cli>
	UART_RX = USART_Receive();
     2c2:	0e 94 c6 05 	call	0xb8c	; 0xb8c <USART_Receive>
     2c6:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
	//enqueue(fifo_buf,( UART_RX -'0'));
	sei();
     2ca:	0e 94 41 02 	call	0x482	; 0x482 <sei>
}
     2ce:	ff 91       	pop	r31
     2d0:	ef 91       	pop	r30
     2d2:	bf 91       	pop	r27
     2d4:	af 91       	pop	r26
     2d6:	9f 91       	pop	r25
     2d8:	8f 91       	pop	r24
     2da:	7f 91       	pop	r23
     2dc:	6f 91       	pop	r22
     2de:	5f 91       	pop	r21
     2e0:	4f 91       	pop	r20
     2e2:	3f 91       	pop	r19
     2e4:	2f 91       	pop	r18
     2e6:	0f 90       	pop	r0
     2e8:	0f be       	out	0x3f, r0	; 63
     2ea:	0f 90       	pop	r0
     2ec:	1f 90       	pop	r1
     2ee:	18 95       	reti

000002f0 <DCMOTOR_Init>:
 */ 

#include "DCmotor.h"

void DCMOTOR_Init(portx PORTX, uint8_t pinUP, uint8_t pinDown)
{
     2f0:	cf 93       	push	r28
     2f2:	df 93       	push	r29
     2f4:	c8 2f       	mov	r28, r24
     2f6:	d4 2f       	mov	r29, r20
	DIO_init_pin(PORTX,pinUP,output);
     2f8:	41 e0       	ldi	r20, 0x01	; 1
     2fa:	0e 94 2d 03 	call	0x65a	; 0x65a <DIO_init_pin>
	DIO_init_pin(PORTX,pinDown,output);
     2fe:	41 e0       	ldi	r20, 0x01	; 1
     300:	6d 2f       	mov	r22, r29
     302:	8c 2f       	mov	r24, r28
     304:	0e 94 2d 03 	call	0x65a	; 0x65a <DIO_init_pin>
}
     308:	df 91       	pop	r29
     30a:	cf 91       	pop	r28
     30c:	08 95       	ret

0000030e <DCMOTOR_up>:
void DCMOTOR_up(portx PORTX, uint8_t pinUP,uint8_t pinDown)
{
     30e:	cf 93       	push	r28
     310:	df 93       	push	r29
     312:	c8 2f       	mov	r28, r24
     314:	d4 2f       	mov	r29, r20
	DIO_write_pin(PORTX,pinUP,HIGH);
     316:	41 e0       	ldi	r20, 0x01	; 1
     318:	0e 94 80 04 	call	0x900	; 0x900 <DIO_write_pin>
	DIO_write_pin(PORTX,pinDown,low);
     31c:	40 e0       	ldi	r20, 0x00	; 0
     31e:	6d 2f       	mov	r22, r29
     320:	8c 2f       	mov	r24, r28
     322:	0e 94 80 04 	call	0x900	; 0x900 <DIO_write_pin>
}
     326:	df 91       	pop	r29
     328:	cf 91       	pop	r28
     32a:	08 95       	ret

0000032c <DCMotor_down>:
void DCMotor_down(portx PORTX, uint8_t pinUP,uint8_t pinDown)
{
     32c:	cf 93       	push	r28
     32e:	df 93       	push	r29
     330:	c8 2f       	mov	r28, r24
     332:	d4 2f       	mov	r29, r20
	DIO_write_pin(PORTX,pinUP,low);
     334:	40 e0       	ldi	r20, 0x00	; 0
     336:	0e 94 80 04 	call	0x900	; 0x900 <DIO_write_pin>
	DIO_write_pin(PORTX,pinDown,HIGH);
     33a:	41 e0       	ldi	r20, 0x01	; 1
     33c:	6d 2f       	mov	r22, r29
     33e:	8c 2f       	mov	r24, r28
     340:	0e 94 80 04 	call	0x900	; 0x900 <DIO_write_pin>
}
     344:	df 91       	pop	r29
     346:	cf 91       	pop	r28
     348:	08 95       	ret

0000034a <DCMotor_Stop>:
void DCMotor_Stop(portx PORTX, uint8_t pinUP,uint8_t pinDown)
{
     34a:	cf 93       	push	r28
     34c:	df 93       	push	r29
     34e:	c8 2f       	mov	r28, r24
     350:	d4 2f       	mov	r29, r20
	DIO_write_pin(PORTX,pinUP,low);
     352:	40 e0       	ldi	r20, 0x00	; 0
     354:	0e 94 80 04 	call	0x900	; 0x900 <DIO_write_pin>
	DIO_write_pin(PORTX,pinDown,low);
     358:	40 e0       	ldi	r20, 0x00	; 0
     35a:	6d 2f       	mov	r22, r29
     35c:	8c 2f       	mov	r24, r28
     35e:	0e 94 80 04 	call	0x900	; 0x900 <DIO_write_pin>
}
     362:	df 91       	pop	r29
     364:	cf 91       	pop	r28
     366:	08 95       	ret

00000368 <delay_ms>:

        }
    }
}
void delay_ms(uint32_t Time_delay)
{
     368:	8f 92       	push	r8
     36a:	9f 92       	push	r9
     36c:	af 92       	push	r10
     36e:	bf 92       	push	r11
     370:	cf 92       	push	r12
     372:	df 92       	push	r13
     374:	ef 92       	push	r14
     376:	ff 92       	push	r15
     378:	cf 93       	push	r28
     37a:	9b 01       	movw	r18, r22
     37c:	ac 01       	movw	r20, r24
    float32_t T_tick = 0.0; // tick of timer
    uint8_t Timer_initial_value = 0; // initial value that timer will start with it
    float64_t T_max_delay = 0.0 ; // max value delay
    uint32_t N_overflows = 0; // count of overflows that timer need to do delay we need
    /******************************************/
    Time_delay *= 1000;
     37e:	a8 ee       	ldi	r26, 0xE8	; 232
     380:	b3 e0       	ldi	r27, 0x03	; 3
     382:	0e 94 0d 08 	call	0x101a	; 0x101a <__muluhisi3>
     386:	6b 01       	movw	r12, r22
     388:	7c 01       	movw	r14, r24
    /******************************************/
    Timer0_normalMode(prescaler_1024);
     38a:	80 e0       	ldi	r24, 0x00	; 0
     38c:	94 e0       	ldi	r25, 0x04	; 4
     38e:	0e 94 61 05 	call	0xac2	; 0xac2 <Timer0_normalMode>
    /*****************************************/
    T_tick = (float)( MICRO_UNIT * 1.0 /F_CPU ) * prescaler_1024;
    T_max_delay = 256.0 * T_tick;
    if( T_max_delay >= Time_delay )
     392:	c7 01       	movw	r24, r14
     394:	b6 01       	movw	r22, r12
     396:	0e 94 ee 06 	call	0xddc	; 0xddc <__floatunsisf>
     39a:	6b 01       	movw	r12, r22
     39c:	7c 01       	movw	r14, r24
     39e:	20 e0       	ldi	r18, 0x00	; 0
     3a0:	30 e0       	ldi	r19, 0x00	; 0
     3a2:	40 e0       	ldi	r20, 0x00	; 0
     3a4:	57 e4       	ldi	r21, 0x47	; 71
     3a6:	0e 94 48 06 	call	0xc90	; 0xc90 <__cmpsf2>
     3aa:	18 16       	cp	r1, r24
     3ac:	c4 f0       	brlt	.+48     	; 0x3de <delay_ms+0x76>
    {
        Timer_initial_value = ( ( T_max_delay - Time_delay ) / T_tick );
     3ae:	a7 01       	movw	r20, r14
     3b0:	96 01       	movw	r18, r12
     3b2:	60 e0       	ldi	r22, 0x00	; 0
     3b4:	70 e0       	ldi	r23, 0x00	; 0
     3b6:	80 e0       	ldi	r24, 0x00	; 0
     3b8:	97 e4       	ldi	r25, 0x47	; 71
     3ba:	0e 94 db 05 	call	0xbb6	; 0xbb6 <__subsf3>
     3be:	20 e0       	ldi	r18, 0x00	; 0
     3c0:	30 e0       	ldi	r19, 0x00	; 0
     3c2:	40 e0       	ldi	r20, 0x00	; 0
     3c4:	5c e3       	ldi	r21, 0x3C	; 60
     3c6:	0e 94 a0 07 	call	0xf40	; 0xf40 <__mulsf3>
     3ca:	0e 94 bf 06 	call	0xd7e	; 0xd7e <__fixunssfsi>
     3ce:	86 2f       	mov	r24, r22
        //TCNT0 = Timer_initial_value;
        Timer0_write( Timer_initial_value );
     3d0:	0e 94 b3 05 	call	0xb66	; 0xb66 <Timer0_write>
        while(1)
        {
            if( Timer0_overflow() == 1)
     3d4:	0e 94 b5 05 	call	0xb6a	; 0xb6a <Timer0_overflow>
     3d8:	81 30       	cpi	r24, 0x01	; 1
     3da:	e1 f7       	brne	.-8      	; 0x3d4 <delay_ms+0x6c>
     3dc:	48 c0       	rjmp	.+144    	; 0x46e <__EEPROM_REGION_LENGTH__+0x6e>
            {
                return ;
            }
        }
    }
    N_overflows = ( ( Time_delay / T_max_delay ) + 1.0 )  ;
     3de:	20 e0       	ldi	r18, 0x00	; 0
     3e0:	30 e0       	ldi	r19, 0x00	; 0
     3e2:	40 e0       	ldi	r20, 0x00	; 0
     3e4:	58 e3       	ldi	r21, 0x38	; 56
     3e6:	c7 01       	movw	r24, r14
     3e8:	b6 01       	movw	r22, r12
     3ea:	0e 94 a0 07 	call	0xf40	; 0xf40 <__mulsf3>
     3ee:	20 e0       	ldi	r18, 0x00	; 0
     3f0:	30 e0       	ldi	r19, 0x00	; 0
     3f2:	40 e8       	ldi	r20, 0x80	; 128
     3f4:	5f e3       	ldi	r21, 0x3F	; 63
     3f6:	0e 94 dc 05 	call	0xbb8	; 0xbb8 <__addsf3>
     3fa:	0e 94 bf 06 	call	0xd7e	; 0xd7e <__fixunssfsi>
     3fe:	4b 01       	movw	r8, r22
     400:	5c 01       	movw	r10, r24
    Timer_initial_value = 256.0 - ( ( Time_delay / T_tick ) / N_overflows );
     402:	20 e0       	ldi	r18, 0x00	; 0
     404:	30 e0       	ldi	r19, 0x00	; 0
     406:	40 e0       	ldi	r20, 0x00	; 0
     408:	5c e3       	ldi	r21, 0x3C	; 60
     40a:	c7 01       	movw	r24, r14
     40c:	b6 01       	movw	r22, r12
     40e:	0e 94 a0 07 	call	0xf40	; 0xf40 <__mulsf3>
     412:	6b 01       	movw	r12, r22
     414:	7c 01       	movw	r14, r24
     416:	c5 01       	movw	r24, r10
     418:	b4 01       	movw	r22, r8
     41a:	0e 94 ee 06 	call	0xddc	; 0xddc <__floatunsisf>
     41e:	9b 01       	movw	r18, r22
     420:	ac 01       	movw	r20, r24
     422:	c7 01       	movw	r24, r14
     424:	b6 01       	movw	r22, r12
     426:	0e 94 4d 06 	call	0xc9a	; 0xc9a <__divsf3>
     42a:	9b 01       	movw	r18, r22
     42c:	ac 01       	movw	r20, r24
     42e:	60 e0       	ldi	r22, 0x00	; 0
     430:	70 e0       	ldi	r23, 0x00	; 0
     432:	80 e8       	ldi	r24, 0x80	; 128
     434:	93 e4       	ldi	r25, 0x43	; 67
     436:	0e 94 db 05 	call	0xbb6	; 0xbb6 <__subsf3>
     43a:	0e 94 bf 06 	call	0xd7e	; 0xd7e <__fixunssfsi>
     43e:	c6 2f       	mov	r28, r22
    //TCNT0 = Timer_initial_value;
    Timer0_write( Timer_initial_value );
     440:	86 2f       	mov	r24, r22
     442:	0e 94 b3 05 	call	0xb66	; 0xb66 <Timer0_write>
        }
    }
}
void delay_ms(uint32_t Time_delay)
{
    uint32_t count = 0;
     446:	c1 2c       	mov	r12, r1
     448:	d1 2c       	mov	r13, r1
     44a:	76 01       	movw	r14, r12
    Timer0_write( Timer_initial_value );
    
	F_CPU_counter++;
	while(1)
	{
		if( Timer0_overflow() == 1)
     44c:	0e 94 b5 05 	call	0xb6a	; 0xb6a <Timer0_overflow>
     450:	81 30       	cpi	r24, 0x01	; 1
     452:	41 f4       	brne	.+16     	; 0x464 <__EEPROM_REGION_LENGTH__+0x64>
		{
			Timer0_write( Timer_initial_value );
     454:	8c 2f       	mov	r24, r28
     456:	0e 94 b3 05 	call	0xb66	; 0xb66 <Timer0_write>
			count++;
     45a:	8f ef       	ldi	r24, 0xFF	; 255
     45c:	c8 1a       	sub	r12, r24
     45e:	d8 0a       	sbc	r13, r24
     460:	e8 0a       	sbc	r14, r24
     462:	f8 0a       	sbc	r15, r24
		}
		if ( count  == N_overflows )
     464:	c8 14       	cp	r12, r8
     466:	d9 04       	cpc	r13, r9
     468:	ea 04       	cpc	r14, r10
     46a:	fb 04       	cpc	r15, r11
     46c:	79 f7       	brne	.-34     	; 0x44c <__EEPROM_REGION_LENGTH__+0x4c>
		{
			break;
		}

	}
}
     46e:	cf 91       	pop	r28
     470:	ff 90       	pop	r15
     472:	ef 90       	pop	r14
     474:	df 90       	pop	r13
     476:	cf 90       	pop	r12
     478:	bf 90       	pop	r11
     47a:	af 90       	pop	r10
     47c:	9f 90       	pop	r9
     47e:	8f 90       	pop	r8
     480:	08 95       	ret

00000482 <sei>:
    DIO_init_reg( GICR, INT1, input);
}
void EXT_INT2_disable()
{
    //GICR &= ~( 1 << INT2);
    DIO_init_reg( GICR, INT2, input);
     482:	8f b7       	in	r24, 0x3f	; 63
     484:	80 68       	ori	r24, 0x80	; 128
     486:	8f bf       	out	0x3f, r24	; 63
     488:	08 95       	ret

0000048a <cli>:
     48a:	8f b7       	in	r24, 0x3f	; 63
     48c:	8f 77       	andi	r24, 0x7F	; 127
     48e:	8f bf       	out	0x3f, r24	; 63
     490:	08 95       	ret

00000492 <EXT_INT0_enable>:
     492:	8b b7       	in	r24, 0x3b	; 59
     494:	80 64       	ori	r24, 0x40	; 64
     496:	8b bf       	out	0x3b, r24	; 59
     498:	08 95       	ret

0000049a <EXT_INT0_sense_control>:
}

void EXT_INT0_sense_control( Interrupt_Sense_Control Sense_Control )
{
    switch(Sense_Control)
     49a:	81 30       	cpi	r24, 0x01	; 1
     49c:	69 f0       	breq	.+26     	; 0x4b8 <EXT_INT0_sense_control+0x1e>
     49e:	28 f0       	brcs	.+10     	; 0x4aa <EXT_INT0_sense_control+0x10>
     4a0:	82 30       	cpi	r24, 0x02	; 2
     4a2:	89 f0       	breq	.+34     	; 0x4c6 <EXT_INT0_sense_control+0x2c>
     4a4:	83 30       	cpi	r24, 0x03	; 3
     4a6:	b1 f0       	breq	.+44     	; 0x4d4 <EXT_INT0_sense_control+0x3a>
     4a8:	08 95       	ret
    {
    case low_level:
// 			MCUCR &= ~( 1 << ISC00 );
// 			MCUCR &= ~( 1 << ISC01 );
        DIO_init_reg( MCUCR, ISC00, low);
     4aa:	85 b7       	in	r24, 0x35	; 53
     4ac:	8e 7f       	andi	r24, 0xFE	; 254
     4ae:	85 bf       	out	0x35, r24	; 53
        DIO_init_reg( MCUCR, ISC01, low);
     4b0:	85 b7       	in	r24, 0x35	; 53
     4b2:	8d 7f       	andi	r24, 0xFD	; 253
     4b4:	85 bf       	out	0x35, r24	; 53
        break;
     4b6:	08 95       	ret
    case logical_change:
// 			MCUCR |=  ( 1 << ISC00 );
// 			MCUCR &= ~( 1 << ISC01 );
        DIO_init_reg( MCUCR, ISC00, high);
     4b8:	85 b7       	in	r24, 0x35	; 53
     4ba:	81 60       	ori	r24, 0x01	; 1
     4bc:	85 bf       	out	0x35, r24	; 53
        DIO_init_reg( MCUCR, ISC01, low);
     4be:	85 b7       	in	r24, 0x35	; 53
     4c0:	8d 7f       	andi	r24, 0xFD	; 253
     4c2:	85 bf       	out	0x35, r24	; 53
        break;
     4c4:	08 95       	ret
    case falling_edge:
// 			MCUCR &= ~( 1 << ISC00 );
// 			MCUCR |=  ( 1 << ISC01 );
        DIO_init_reg( MCUCR, ISC00, low);
     4c6:	85 b7       	in	r24, 0x35	; 53
     4c8:	8e 7f       	andi	r24, 0xFE	; 254
     4ca:	85 bf       	out	0x35, r24	; 53
        DIO_init_reg( MCUCR, ISC01, high);
     4cc:	85 b7       	in	r24, 0x35	; 53
     4ce:	82 60       	ori	r24, 0x02	; 2
     4d0:	85 bf       	out	0x35, r24	; 53
        break;
     4d2:	08 95       	ret
    case rising_edge:
// 			MCUCR |=  ( 1 << ISC00 );
// 			MCUCR |=  ( 1 << ISC01 );
        DIO_init_reg( MCUCR, ISC00, high);
     4d4:	85 b7       	in	r24, 0x35	; 53
     4d6:	81 60       	ori	r24, 0x01	; 1
     4d8:	85 bf       	out	0x35, r24	; 53
        DIO_init_reg( MCUCR, ISC01, high);
     4da:	85 b7       	in	r24, 0x35	; 53
     4dc:	82 60       	ori	r24, 0x02	; 2
     4de:	85 bf       	out	0x35, r24	; 53
     4e0:	08 95       	ret

000004e2 <KeyPad_init>:

#include "keypad.h"


void KeyPad_init(portx KeyPad_Dir)
{
     4e2:	cf 93       	push	r28
     4e4:	c8 2f       	mov	r28, r24
    // void DIO_init_nibble( portx PORTX, nibble upper_lower, dirction in_out );
    //KeyPad_Dir |= ( 0XF << KeyPad_Row );
    DIO_init_nibble( KeyPad_Dir, lower, out);
     4e6:	41 e0       	ldi	r20, 0x01	; 1
     4e8:	61 e0       	ldi	r22, 0x01	; 1
     4ea:	0e 94 a2 03 	call	0x744	; 0x744 <DIO_init_nibble>
    //KeyPad_Dir &= ~( 0XF << KeyPad_Column );
    DIO_init_nibble( KeyPad_Dir, upper, input);
     4ee:	40 e0       	ldi	r20, 0x00	; 0
     4f0:	60 e0       	ldi	r22, 0x00	; 0
     4f2:	8c 2f       	mov	r24, r28
     4f4:	0e 94 a2 03 	call	0x744	; 0x744 <DIO_init_nibble>
    // 	void DIO_write_port( portx PORTX, uint8_t data );
    //KeyPad_PORT = 0xFF;
    DIO_write_port( KeyPad_Dir, 0xFF);
     4f8:	6f ef       	ldi	r22, 0xFF	; 255
     4fa:	8c 2f       	mov	r24, r28
     4fc:	0e 94 35 05 	call	0xa6a	; 0xa6a <DIO_write_port>
}
     500:	cf 91       	pop	r28
     502:	08 95       	ret

00000504 <KeyPad_pressed>:
    *char_KeyPad = '@';
}

uint8_t KeyPad_pressed(uint8_t row, uint8_t column)
{
    switch(row)
     504:	81 30       	cpi	r24, 0x01	; 1
     506:	91 f0       	breq	.+36     	; 0x52c <KeyPad_pressed+0x28>
     508:	28 f0       	brcs	.+10     	; 0x514 <KeyPad_pressed+0x10>
     50a:	82 30       	cpi	r24, 0x02	; 2
     50c:	e1 f0       	breq	.+56     	; 0x546 <KeyPad_pressed+0x42>
     50e:	83 30       	cpi	r24, 0x03	; 3
     510:	39 f1       	breq	.+78     	; 0x560 <KeyPad_pressed+0x5c>
     512:	33 c0       	rjmp	.+102    	; 0x57a <KeyPad_pressed+0x76>
    {
    case 0 :
        switch (column)
     514:	61 30       	cpi	r22, 0x01	; 1
     516:	31 f0       	breq	.+12     	; 0x524 <KeyPad_pressed+0x20>
     518:	38 f0       	brcs	.+14     	; 0x528 <KeyPad_pressed+0x24>
     51a:	62 30       	cpi	r22, 0x02	; 2
     51c:	89 f1       	breq	.+98     	; 0x580 <KeyPad_pressed+0x7c>
     51e:	63 30       	cpi	r22, 0x03	; 3
     520:	69 f1       	breq	.+90     	; 0x57c <KeyPad_pressed+0x78>
     522:	04 c0       	rjmp	.+8      	; 0x52c <KeyPad_pressed+0x28>
        case 3 :
            return '/';
        case 2 :
            return '9';
        case 1 :
            return '8';
     524:	88 e3       	ldi	r24, 0x38	; 56
     526:	08 95       	ret
        case 0 :
            return '7';
     528:	87 e3       	ldi	r24, 0x37	; 55
     52a:	08 95       	ret
        }
    case 1 :
        switch (column)
     52c:	61 30       	cpi	r22, 0x01	; 1
     52e:	39 f0       	breq	.+14     	; 0x53e <KeyPad_pressed+0x3a>
     530:	40 f0       	brcs	.+16     	; 0x542 <KeyPad_pressed+0x3e>
     532:	62 30       	cpi	r22, 0x02	; 2
     534:	39 f1       	breq	.+78     	; 0x584 <KeyPad_pressed+0x80>
     536:	63 30       	cpi	r22, 0x03	; 3
     538:	31 f4       	brne	.+12     	; 0x546 <KeyPad_pressed+0x42>
        {
        case 3 :
            return '*';
     53a:	8a e2       	ldi	r24, 0x2A	; 42
     53c:	08 95       	ret
        case 2 :
            return '6';
        case 1 :
            return '5';
     53e:	85 e3       	ldi	r24, 0x35	; 53
     540:	08 95       	ret
        case 0 :
            return '4';
     542:	84 e3       	ldi	r24, 0x34	; 52
     544:	08 95       	ret
        }
    case 2 :
        switch (column)
     546:	61 30       	cpi	r22, 0x01	; 1
     548:	39 f0       	breq	.+14     	; 0x558 <KeyPad_pressed+0x54>
     54a:	40 f0       	brcs	.+16     	; 0x55c <KeyPad_pressed+0x58>
     54c:	62 30       	cpi	r22, 0x02	; 2
     54e:	e1 f0       	breq	.+56     	; 0x588 <KeyPad_pressed+0x84>
     550:	63 30       	cpi	r22, 0x03	; 3
     552:	31 f4       	brne	.+12     	; 0x560 <KeyPad_pressed+0x5c>
        {
        case 3 :
            return '-';
     554:	8d e2       	ldi	r24, 0x2D	; 45
     556:	08 95       	ret
        case 2 :
            return '3';
        case 1 :
            return '2';
     558:	82 e3       	ldi	r24, 0x32	; 50
     55a:	08 95       	ret
        case 0 :
            return '1';
     55c:	81 e3       	ldi	r24, 0x31	; 49
     55e:	08 95       	ret
        }
    case 3 :
        switch (column)
     560:	61 30       	cpi	r22, 0x01	; 1
     562:	39 f0       	breq	.+14     	; 0x572 <KeyPad_pressed+0x6e>
     564:	40 f0       	brcs	.+16     	; 0x576 <KeyPad_pressed+0x72>
     566:	62 30       	cpi	r22, 0x02	; 2
     568:	89 f0       	breq	.+34     	; 0x58c <KeyPad_pressed+0x88>
     56a:	63 30       	cpi	r22, 0x03	; 3
     56c:	31 f4       	brne	.+12     	; 0x57a <KeyPad_pressed+0x76>
        {
        case 3 :
            return '+';
     56e:	8b e2       	ldi	r24, 0x2B	; 43
     570:	08 95       	ret
        case 2 :
            return '=';
        case 1 :
            return '0';
     572:	80 e3       	ldi	r24, 0x30	; 48
     574:	08 95       	ret
        case 0 :
            return '\\';
     576:	8c e5       	ldi	r24, 0x5C	; 92
     578:	08 95       	ret
        }

    }
}
     57a:	08 95       	ret
    {
    case 0 :
        switch (column)
        {
        case 3 :
            return '/';
     57c:	8f e2       	ldi	r24, 0x2F	; 47
     57e:	08 95       	ret
        case 2 :
            return '9';
     580:	89 e3       	ldi	r24, 0x39	; 57
     582:	08 95       	ret
        switch (column)
        {
        case 3 :
            return '*';
        case 2 :
            return '6';
     584:	86 e3       	ldi	r24, 0x36	; 54
     586:	08 95       	ret
        switch (column)
        {
        case 3 :
            return '-';
        case 2 :
            return '3';
     588:	83 e3       	ldi	r24, 0x33	; 51
     58a:	08 95       	ret
        switch (column)
        {
        case 3 :
            return '+';
        case 2 :
            return '=';
     58c:	8d e3       	ldi	r24, 0x3D	; 61
        case 0 :
            return '\\';
        }

    }
}
     58e:	08 95       	ret

00000590 <KeyPad_read>:
    //KeyPad_PORT = 0xFF;
    DIO_write_port( KeyPad_Dir, 0xFF);
}

void KeyPad_read(portx KeyPad_Dir,uint8_t *char_KeyPad)
{
     590:	cf 92       	push	r12
     592:	df 92       	push	r13
     594:	ef 92       	push	r14
     596:	ff 92       	push	r15
     598:	0f 93       	push	r16
     59a:	1f 93       	push	r17
     59c:	cf 93       	push	r28
     59e:	df 93       	push	r29
     5a0:	f8 2e       	mov	r15, r24
     5a2:	6b 01       	movw	r12, r22
    uint8_t row = 0;
    uint8_t column = 0;
    uint8_t *ptrData;
    for( row = 0; row < 4; row++)
     5a4:	e1 2c       	mov	r14, r1
     5a6:	32 c0       	rjmp	.+100    	; 0x60c <KeyPad_read+0x7c>
    {
        // void DIO_write_port( portx PORTX, uint8_t data );
        //KeyPad_PORT = ( KeyPad_PORT | 0x0F);
        DIO_write_port(KeyPad_Dir, 0xFF);
     5a8:	6f ef       	ldi	r22, 0xFF	; 255
     5aa:	8f 2d       	mov	r24, r15
     5ac:	0e 94 35 05 	call	0xa6a	; 0xa6a <DIO_write_port>
        // void DIO_write_pin( portx PORTX, uint8_t PX, uint8_t data );
        //KeyPad_PORT &= ~( 1 << row );
        DIO_write_pin(KeyPad_Dir, row, LOW);
     5b0:	40 e0       	ldi	r20, 0x00	; 0
     5b2:	6e 2d       	mov	r22, r14
     5b4:	8f 2d       	mov	r24, r15
     5b6:	0e 94 80 04 	call	0x900	; 0x900 <DIO_write_pin>
        for( column = 0; column < 4; column++)
     5ba:	c0 e0       	ldi	r28, 0x00	; 0
     5bc:	24 c0       	rjmp	.+72     	; 0x606 <KeyPad_read+0x76>
        {
            //if(!( ( KeyPad_PIN & ( 1 << KeyPad_Column + column ) ) >> ( KeyPad_Column + column ) ) )
            // void DIO_read_pin( portx PORTX, uint8_t PX, uint8_t *ptrData);
			
            DIO_read_pin(KeyPad_Dir, (KeyPad_Column + column), ptrData);
     5be:	d4 e0       	ldi	r29, 0x04	; 4
     5c0:	dc 0f       	add	r29, r28
     5c2:	00 e0       	ldi	r16, 0x00	; 0
     5c4:	10 e0       	ldi	r17, 0x00	; 0
     5c6:	a8 01       	movw	r20, r16
     5c8:	6d 2f       	mov	r22, r29
     5ca:	8f 2d       	mov	r24, r15
     5cc:	0e 94 1f 04 	call	0x83e	; 0x83e <DIO_read_pin>
			if((*ptrData == LOW))
     5d0:	f8 01       	movw	r30, r16
     5d2:	80 81       	ld	r24, Z
     5d4:	81 11       	cpse	r24, r1
     5d6:	16 c0       	rjmp	.+44     	; 0x604 <KeyPad_read+0x74>
            {
                _delay_ms(150);
     5d8:	66 e9       	ldi	r22, 0x96	; 150
     5da:	70 e0       	ldi	r23, 0x00	; 0
     5dc:	80 e0       	ldi	r24, 0x00	; 0
     5de:	90 e0       	ldi	r25, 0x00	; 0
     5e0:	0e 94 b4 01 	call	0x368	; 0x368 <delay_ms>
                //if(!( ( KeyPad_PIN & ( 1 << KeyPad_Column + column ) ) >> ( KeyPad_Column + column ) ) )
                DIO_read_pin(KeyPad_Dir, (KeyPad_Column + column), ptrData);
     5e4:	a8 01       	movw	r20, r16
     5e6:	6d 2f       	mov	r22, r29
     5e8:	8f 2d       	mov	r24, r15
     5ea:	0e 94 1f 04 	call	0x83e	; 0x83e <DIO_read_pin>
			    if(*ptrData == LOW)
     5ee:	f8 01       	movw	r30, r16
     5f0:	80 81       	ld	r24, Z
     5f2:	81 11       	cpse	r24, r1
     5f4:	07 c0       	rjmp	.+14     	; 0x604 <KeyPad_read+0x74>
                {
                    *char_KeyPad = KeyPad_pressed( row, column );
     5f6:	6c 2f       	mov	r22, r28
     5f8:	8e 2d       	mov	r24, r14
     5fa:	0e 94 82 02 	call	0x504	; 0x504 <KeyPad_pressed>
     5fe:	f6 01       	movw	r30, r12
     600:	80 83       	st	Z, r24
                    return;
     602:	0a c0       	rjmp	.+20     	; 0x618 <KeyPad_read+0x88>
        //KeyPad_PORT = ( KeyPad_PORT | 0x0F);
        DIO_write_port(KeyPad_Dir, 0xFF);
        // void DIO_write_pin( portx PORTX, uint8_t PX, uint8_t data );
        //KeyPad_PORT &= ~( 1 << row );
        DIO_write_pin(KeyPad_Dir, row, LOW);
        for( column = 0; column < 4; column++)
     604:	cf 5f       	subi	r28, 0xFF	; 255
     606:	c4 30       	cpi	r28, 0x04	; 4
     608:	d0 f2       	brcs	.-76     	; 0x5be <KeyPad_read+0x2e>
void KeyPad_read(portx KeyPad_Dir,uint8_t *char_KeyPad)
{
    uint8_t row = 0;
    uint8_t column = 0;
    uint8_t *ptrData;
    for( row = 0; row < 4; row++)
     60a:	e3 94       	inc	r14
     60c:	f3 e0       	ldi	r31, 0x03	; 3
     60e:	fe 15       	cp	r31, r14
     610:	58 f6       	brcc	.-106    	; 0x5a8 <KeyPad_read+0x18>
                    return;
                }
            }
        }
    }
    *char_KeyPad = '@';
     612:	80 e4       	ldi	r24, 0x40	; 64
     614:	f6 01       	movw	r30, r12
     616:	80 83       	st	Z, r24
}
     618:	df 91       	pop	r29
     61a:	cf 91       	pop	r28
     61c:	1f 91       	pop	r17
     61e:	0f 91       	pop	r16
     620:	ff 90       	pop	r15
     622:	ef 90       	pop	r14
     624:	df 90       	pop	r13
     626:	cf 90       	pop	r12
     628:	08 95       	ret

0000062a <SevenSegment_Init>:
#include "SevenSegment.h"


void SevenSegment_Init(portx PORTX, nibble lower_upper_nibble)
{
	DIO_init_nibble(PORTX , lower_upper_nibble , output);
     62a:	41 e0       	ldi	r20, 0x01	; 1
     62c:	0e 94 a2 03 	call	0x744	; 0x744 <DIO_init_nibble>
     630:	08 95       	ret

00000632 <SevenSegmentDisplay>:
}


void SevenSegmentDisplay( portx PORTX, nibble upper_lower, uint8_t data )
{
	DIO_write_nibble(  PORTX,  upper_lower,  data );
     632:	0e 94 f5 04 	call	0x9ea	; 0x9ea <DIO_write_nibble>
     636:	08 95       	ret

00000638 <FIFO_BUF_init>:


#include"fifo_buf.h"

void FIFO_BUF_init(FIFO_BUF_t *fifo_buf, int * buf,  int length)
{
     638:	fc 01       	movw	r30, r24
	fifo_buf->head = buf;
     63a:	71 83       	std	Z+1, r23	; 0x01
     63c:	60 83       	st	Z, r22
	fifo_buf->base = buf;
     63e:	75 83       	std	Z+5, r23	; 0x05
     640:	64 83       	std	Z+4, r22	; 0x04
	fifo_buf->tail = buf;
     642:	73 83       	std	Z+3, r23	; 0x03
     644:	62 83       	std	Z+2, r22	; 0x02
	fifo_buf->length = length;
     646:	57 83       	std	Z+7, r21	; 0x07
     648:	46 83       	std	Z+6, r20	; 0x06
     64a:	08 95       	ret

0000064c <main>:

//********************************

int main()
{
	 APP_init();
     64c:	0e 94 49 00 	call	0x92	; 0x92 <APP_init>
	 APP_start();
     650:	0e 94 1f 01 	call	0x23e	; 0x23e <APP_start>
	
}
     654:	80 e0       	ldi	r24, 0x00	; 0
     656:	90 e0       	ldi	r25, 0x00	; 0
     658:	08 95       	ret

0000065a <DIO_init_pin>:
                DIO_init_pin( portd, i, input );
            }
        }
        break;
    }
}
     65a:	81 30       	cpi	r24, 0x01	; 1
     65c:	11 f1       	breq	.+68     	; 0x6a2 <DIO_init_pin+0x48>
     65e:	30 f0       	brcs	.+12     	; 0x66c <DIO_init_pin+0x12>
     660:	82 30       	cpi	r24, 0x02	; 2
     662:	d1 f1       	breq	.+116    	; 0x6d8 <DIO_init_pin+0x7e>
     664:	83 30       	cpi	r24, 0x03	; 3
     666:	09 f4       	brne	.+2      	; 0x66a <DIO_init_pin+0x10>
     668:	52 c0       	rjmp	.+164    	; 0x70e <DIO_init_pin+0xb4>
     66a:	08 95       	ret
     66c:	41 30       	cpi	r20, 0x01	; 1
     66e:	59 f4       	brne	.+22     	; 0x686 <DIO_init_pin+0x2c>
     670:	2a b3       	in	r18, 0x1a	; 26
     672:	81 e0       	ldi	r24, 0x01	; 1
     674:	90 e0       	ldi	r25, 0x00	; 0
     676:	02 c0       	rjmp	.+4      	; 0x67c <DIO_init_pin+0x22>
     678:	88 0f       	add	r24, r24
     67a:	99 1f       	adc	r25, r25
     67c:	6a 95       	dec	r22
     67e:	e2 f7       	brpl	.-8      	; 0x678 <DIO_init_pin+0x1e>
     680:	82 2b       	or	r24, r18
     682:	8a bb       	out	0x1a, r24	; 26
     684:	08 95       	ret
     686:	41 11       	cpse	r20, r1
     688:	5c c0       	rjmp	.+184    	; 0x742 <DIO_init_pin+0xe8>
     68a:	2a b3       	in	r18, 0x1a	; 26
     68c:	81 e0       	ldi	r24, 0x01	; 1
     68e:	90 e0       	ldi	r25, 0x00	; 0
     690:	02 c0       	rjmp	.+4      	; 0x696 <DIO_init_pin+0x3c>
     692:	88 0f       	add	r24, r24
     694:	99 1f       	adc	r25, r25
     696:	6a 95       	dec	r22
     698:	e2 f7       	brpl	.-8      	; 0x692 <DIO_init_pin+0x38>
     69a:	80 95       	com	r24
     69c:	82 23       	and	r24, r18
     69e:	8a bb       	out	0x1a, r24	; 26
     6a0:	08 95       	ret
     6a2:	41 30       	cpi	r20, 0x01	; 1
     6a4:	59 f4       	brne	.+22     	; 0x6bc <DIO_init_pin+0x62>
     6a6:	27 b3       	in	r18, 0x17	; 23
     6a8:	81 e0       	ldi	r24, 0x01	; 1
     6aa:	90 e0       	ldi	r25, 0x00	; 0
     6ac:	02 c0       	rjmp	.+4      	; 0x6b2 <DIO_init_pin+0x58>
     6ae:	88 0f       	add	r24, r24
     6b0:	99 1f       	adc	r25, r25
     6b2:	6a 95       	dec	r22
     6b4:	e2 f7       	brpl	.-8      	; 0x6ae <DIO_init_pin+0x54>
     6b6:	82 2b       	or	r24, r18
     6b8:	87 bb       	out	0x17, r24	; 23
     6ba:	08 95       	ret
     6bc:	41 11       	cpse	r20, r1
     6be:	41 c0       	rjmp	.+130    	; 0x742 <DIO_init_pin+0xe8>
     6c0:	27 b3       	in	r18, 0x17	; 23
     6c2:	81 e0       	ldi	r24, 0x01	; 1
     6c4:	90 e0       	ldi	r25, 0x00	; 0
     6c6:	02 c0       	rjmp	.+4      	; 0x6cc <DIO_init_pin+0x72>
     6c8:	88 0f       	add	r24, r24
     6ca:	99 1f       	adc	r25, r25
     6cc:	6a 95       	dec	r22
     6ce:	e2 f7       	brpl	.-8      	; 0x6c8 <DIO_init_pin+0x6e>
     6d0:	80 95       	com	r24
     6d2:	82 23       	and	r24, r18
     6d4:	87 bb       	out	0x17, r24	; 23
     6d6:	08 95       	ret
     6d8:	41 30       	cpi	r20, 0x01	; 1
     6da:	59 f4       	brne	.+22     	; 0x6f2 <DIO_init_pin+0x98>
     6dc:	24 b3       	in	r18, 0x14	; 20
     6de:	81 e0       	ldi	r24, 0x01	; 1
     6e0:	90 e0       	ldi	r25, 0x00	; 0
     6e2:	02 c0       	rjmp	.+4      	; 0x6e8 <DIO_init_pin+0x8e>
     6e4:	88 0f       	add	r24, r24
     6e6:	99 1f       	adc	r25, r25
     6e8:	6a 95       	dec	r22
     6ea:	e2 f7       	brpl	.-8      	; 0x6e4 <DIO_init_pin+0x8a>
     6ec:	82 2b       	or	r24, r18
     6ee:	84 bb       	out	0x14, r24	; 20
     6f0:	08 95       	ret
     6f2:	41 11       	cpse	r20, r1
     6f4:	26 c0       	rjmp	.+76     	; 0x742 <DIO_init_pin+0xe8>
     6f6:	24 b3       	in	r18, 0x14	; 20
     6f8:	81 e0       	ldi	r24, 0x01	; 1
     6fa:	90 e0       	ldi	r25, 0x00	; 0
     6fc:	02 c0       	rjmp	.+4      	; 0x702 <DIO_init_pin+0xa8>
     6fe:	88 0f       	add	r24, r24
     700:	99 1f       	adc	r25, r25
     702:	6a 95       	dec	r22
     704:	e2 f7       	brpl	.-8      	; 0x6fe <DIO_init_pin+0xa4>
     706:	80 95       	com	r24
     708:	82 23       	and	r24, r18
     70a:	84 bb       	out	0x14, r24	; 20
     70c:	08 95       	ret
     70e:	41 30       	cpi	r20, 0x01	; 1
     710:	59 f4       	brne	.+22     	; 0x728 <DIO_init_pin+0xce>
     712:	21 b3       	in	r18, 0x11	; 17
     714:	81 e0       	ldi	r24, 0x01	; 1
     716:	90 e0       	ldi	r25, 0x00	; 0
     718:	02 c0       	rjmp	.+4      	; 0x71e <DIO_init_pin+0xc4>
     71a:	88 0f       	add	r24, r24
     71c:	99 1f       	adc	r25, r25
     71e:	6a 95       	dec	r22
     720:	e2 f7       	brpl	.-8      	; 0x71a <DIO_init_pin+0xc0>
     722:	82 2b       	or	r24, r18
     724:	81 bb       	out	0x11, r24	; 17
     726:	08 95       	ret
     728:	41 11       	cpse	r20, r1
     72a:	0b c0       	rjmp	.+22     	; 0x742 <DIO_init_pin+0xe8>
     72c:	21 b3       	in	r18, 0x11	; 17
     72e:	81 e0       	ldi	r24, 0x01	; 1
     730:	90 e0       	ldi	r25, 0x00	; 0
     732:	02 c0       	rjmp	.+4      	; 0x738 <DIO_init_pin+0xde>
     734:	88 0f       	add	r24, r24
     736:	99 1f       	adc	r25, r25
     738:	6a 95       	dec	r22
     73a:	e2 f7       	brpl	.-8      	; 0x734 <DIO_init_pin+0xda>
     73c:	80 95       	com	r24
     73e:	82 23       	and	r24, r18
     740:	81 bb       	out	0x11, r24	; 17
     742:	08 95       	ret

00000744 <DIO_init_nibble>:
     744:	81 30       	cpi	r24, 0x01	; 1
     746:	31 f1       	breq	.+76     	; 0x794 <DIO_init_nibble+0x50>
     748:	38 f0       	brcs	.+14     	; 0x758 <DIO_init_nibble+0x14>
     74a:	82 30       	cpi	r24, 0x02	; 2
     74c:	09 f4       	brne	.+2      	; 0x750 <DIO_init_nibble+0xc>
     74e:	3f c0       	rjmp	.+126    	; 0x7ce <DIO_init_nibble+0x8a>
     750:	83 30       	cpi	r24, 0x03	; 3
     752:	09 f4       	brne	.+2      	; 0x756 <DIO_init_nibble+0x12>
     754:	58 c0       	rjmp	.+176    	; 0x806 <__DATA_REGION_LENGTH__+0x6>
     756:	08 95       	ret
     758:	41 30       	cpi	r20, 0x01	; 1
     75a:	69 f4       	brne	.+26     	; 0x776 <DIO_init_nibble+0x32>
     75c:	61 11       	cpse	r22, r1
     75e:	04 c0       	rjmp	.+8      	; 0x768 <DIO_init_nibble+0x24>
     760:	8a b3       	in	r24, 0x1a	; 26
     762:	80 6f       	ori	r24, 0xF0	; 240
     764:	8a bb       	out	0x1a, r24	; 26
     766:	08 95       	ret
     768:	61 30       	cpi	r22, 0x01	; 1
     76a:	09 f0       	breq	.+2      	; 0x76e <DIO_init_nibble+0x2a>
     76c:	67 c0       	rjmp	.+206    	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     76e:	8a b3       	in	r24, 0x1a	; 26
     770:	8f 60       	ori	r24, 0x0F	; 15
     772:	8a bb       	out	0x1a, r24	; 26
     774:	08 95       	ret
     776:	41 11       	cpse	r20, r1
     778:	61 c0       	rjmp	.+194    	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     77a:	61 11       	cpse	r22, r1
     77c:	04 c0       	rjmp	.+8      	; 0x786 <DIO_init_nibble+0x42>
     77e:	8a b3       	in	r24, 0x1a	; 26
     780:	8f 70       	andi	r24, 0x0F	; 15
     782:	8a bb       	out	0x1a, r24	; 26
     784:	08 95       	ret
     786:	61 30       	cpi	r22, 0x01	; 1
     788:	09 f0       	breq	.+2      	; 0x78c <DIO_init_nibble+0x48>
     78a:	58 c0       	rjmp	.+176    	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     78c:	8a b3       	in	r24, 0x1a	; 26
     78e:	80 7f       	andi	r24, 0xF0	; 240
     790:	8a bb       	out	0x1a, r24	; 26
     792:	08 95       	ret
     794:	41 30       	cpi	r20, 0x01	; 1
     796:	69 f4       	brne	.+26     	; 0x7b2 <DIO_init_nibble+0x6e>
     798:	61 11       	cpse	r22, r1
     79a:	04 c0       	rjmp	.+8      	; 0x7a4 <DIO_init_nibble+0x60>
     79c:	87 b3       	in	r24, 0x17	; 23
     79e:	80 6f       	ori	r24, 0xF0	; 240
     7a0:	87 bb       	out	0x17, r24	; 23
     7a2:	08 95       	ret
     7a4:	61 30       	cpi	r22, 0x01	; 1
     7a6:	09 f0       	breq	.+2      	; 0x7aa <DIO_init_nibble+0x66>
     7a8:	49 c0       	rjmp	.+146    	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     7aa:	87 b3       	in	r24, 0x17	; 23
     7ac:	8f 60       	ori	r24, 0x0F	; 15
     7ae:	87 bb       	out	0x17, r24	; 23
     7b0:	08 95       	ret
     7b2:	41 11       	cpse	r20, r1
     7b4:	43 c0       	rjmp	.+134    	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     7b6:	61 11       	cpse	r22, r1
     7b8:	04 c0       	rjmp	.+8      	; 0x7c2 <DIO_init_nibble+0x7e>
     7ba:	87 b3       	in	r24, 0x17	; 23
     7bc:	8f 70       	andi	r24, 0x0F	; 15
     7be:	87 bb       	out	0x17, r24	; 23
     7c0:	08 95       	ret
     7c2:	61 30       	cpi	r22, 0x01	; 1
     7c4:	d9 f5       	brne	.+118    	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     7c6:	87 b3       	in	r24, 0x17	; 23
     7c8:	80 7f       	andi	r24, 0xF0	; 240
     7ca:	87 bb       	out	0x17, r24	; 23
     7cc:	08 95       	ret
     7ce:	41 30       	cpi	r20, 0x01	; 1
     7d0:	61 f4       	brne	.+24     	; 0x7ea <DIO_init_nibble+0xa6>
     7d2:	61 11       	cpse	r22, r1
     7d4:	04 c0       	rjmp	.+8      	; 0x7de <DIO_init_nibble+0x9a>
     7d6:	84 b3       	in	r24, 0x14	; 20
     7d8:	80 6f       	ori	r24, 0xF0	; 240
     7da:	84 bb       	out	0x14, r24	; 20
     7dc:	08 95       	ret
     7de:	61 30       	cpi	r22, 0x01	; 1
     7e0:	69 f5       	brne	.+90     	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     7e2:	84 b3       	in	r24, 0x14	; 20
     7e4:	8f 60       	ori	r24, 0x0F	; 15
     7e6:	84 bb       	out	0x14, r24	; 20
     7e8:	08 95       	ret
     7ea:	41 11       	cpse	r20, r1
     7ec:	27 c0       	rjmp	.+78     	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     7ee:	61 11       	cpse	r22, r1
     7f0:	04 c0       	rjmp	.+8      	; 0x7fa <DIO_init_nibble+0xb6>
     7f2:	84 b3       	in	r24, 0x14	; 20
     7f4:	8f 70       	andi	r24, 0x0F	; 15
     7f6:	84 bb       	out	0x14, r24	; 20
     7f8:	08 95       	ret
     7fa:	61 30       	cpi	r22, 0x01	; 1
     7fc:	f9 f4       	brne	.+62     	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     7fe:	84 b3       	in	r24, 0x14	; 20
     800:	80 7f       	andi	r24, 0xF0	; 240
     802:	84 bb       	out	0x14, r24	; 20
     804:	08 95       	ret
     806:	41 30       	cpi	r20, 0x01	; 1
     808:	61 f4       	brne	.+24     	; 0x822 <__DATA_REGION_LENGTH__+0x22>
     80a:	61 11       	cpse	r22, r1
     80c:	04 c0       	rjmp	.+8      	; 0x816 <__DATA_REGION_LENGTH__+0x16>
     80e:	81 b3       	in	r24, 0x11	; 17
     810:	80 6f       	ori	r24, 0xF0	; 240
     812:	81 bb       	out	0x11, r24	; 17
     814:	08 95       	ret
     816:	61 30       	cpi	r22, 0x01	; 1
     818:	89 f4       	brne	.+34     	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     81a:	81 b3       	in	r24, 0x11	; 17
     81c:	8f 60       	ori	r24, 0x0F	; 15
     81e:	81 bb       	out	0x11, r24	; 17
     820:	08 95       	ret
     822:	41 11       	cpse	r20, r1
     824:	0b c0       	rjmp	.+22     	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     826:	61 11       	cpse	r22, r1
     828:	04 c0       	rjmp	.+8      	; 0x832 <__DATA_REGION_LENGTH__+0x32>
     82a:	81 b3       	in	r24, 0x11	; 17
     82c:	8f 70       	andi	r24, 0x0F	; 15
     82e:	81 bb       	out	0x11, r24	; 17
     830:	08 95       	ret
     832:	61 30       	cpi	r22, 0x01	; 1
     834:	19 f4       	brne	.+6      	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
     836:	81 b3       	in	r24, 0x11	; 17
     838:	80 7f       	andi	r24, 0xF0	; 240
     83a:	81 bb       	out	0x11, r24	; 17
     83c:	08 95       	ret

0000083e <DIO_read_pin>:

void DIO_read_pin( portx PORTX, uint8_t PX, uint8_t *ptrData)
{
    switch( PORTX )
     83e:	81 30       	cpi	r24, 0x01	; 1
     840:	e9 f0       	breq	.+58     	; 0x87c <__stack+0x1d>
     842:	30 f0       	brcs	.+12     	; 0x850 <DIO_read_pin+0x12>
     844:	82 30       	cpi	r24, 0x02	; 2
     846:	81 f1       	breq	.+96     	; 0x8a8 <__stack+0x49>
     848:	83 30       	cpi	r24, 0x03	; 3
     84a:	09 f4       	brne	.+2      	; 0x84e <DIO_read_pin+0x10>
     84c:	43 c0       	rjmp	.+134    	; 0x8d4 <__stack+0x75>
     84e:	08 95       	ret
    {
    case porta:
        *ptrData =  ( ( PINA & ( 1 << PX ) ) >> PX );
     850:	79 b3       	in	r23, 0x19	; 25
     852:	81 e0       	ldi	r24, 0x01	; 1
     854:	90 e0       	ldi	r25, 0x00	; 0
     856:	9c 01       	movw	r18, r24
     858:	06 2e       	mov	r0, r22
     85a:	02 c0       	rjmp	.+4      	; 0x860 <__stack+0x1>
     85c:	22 0f       	add	r18, r18
     85e:	33 1f       	adc	r19, r19
     860:	0a 94       	dec	r0
     862:	e2 f7       	brpl	.-8      	; 0x85c <DIO_read_pin+0x1e>
     864:	87 2f       	mov	r24, r23
     866:	90 e0       	ldi	r25, 0x00	; 0
     868:	82 23       	and	r24, r18
     86a:	93 23       	and	r25, r19
     86c:	02 c0       	rjmp	.+4      	; 0x872 <__stack+0x13>
     86e:	95 95       	asr	r25
     870:	87 95       	ror	r24
     872:	6a 95       	dec	r22
     874:	e2 f7       	brpl	.-8      	; 0x86e <__stack+0xf>
     876:	fa 01       	movw	r30, r20
     878:	80 83       	st	Z, r24
        break;
     87a:	08 95       	ret
    case portb:
        *ptrData =  ( ( PINB & ( 1 << PX ) ) >> PX );
     87c:	76 b3       	in	r23, 0x16	; 22
     87e:	81 e0       	ldi	r24, 0x01	; 1
     880:	90 e0       	ldi	r25, 0x00	; 0
     882:	9c 01       	movw	r18, r24
     884:	06 2e       	mov	r0, r22
     886:	02 c0       	rjmp	.+4      	; 0x88c <__stack+0x2d>
     888:	22 0f       	add	r18, r18
     88a:	33 1f       	adc	r19, r19
     88c:	0a 94       	dec	r0
     88e:	e2 f7       	brpl	.-8      	; 0x888 <__stack+0x29>
     890:	87 2f       	mov	r24, r23
     892:	90 e0       	ldi	r25, 0x00	; 0
     894:	82 23       	and	r24, r18
     896:	93 23       	and	r25, r19
     898:	02 c0       	rjmp	.+4      	; 0x89e <__stack+0x3f>
     89a:	95 95       	asr	r25
     89c:	87 95       	ror	r24
     89e:	6a 95       	dec	r22
     8a0:	e2 f7       	brpl	.-8      	; 0x89a <__stack+0x3b>
     8a2:	fa 01       	movw	r30, r20
     8a4:	80 83       	st	Z, r24
        break;
     8a6:	08 95       	ret
    case portc:
        *ptrData =  ( ( PINC & ( 1 << PX ) ) >> PX );
     8a8:	73 b3       	in	r23, 0x13	; 19
     8aa:	81 e0       	ldi	r24, 0x01	; 1
     8ac:	90 e0       	ldi	r25, 0x00	; 0
     8ae:	9c 01       	movw	r18, r24
     8b0:	06 2e       	mov	r0, r22
     8b2:	02 c0       	rjmp	.+4      	; 0x8b8 <__stack+0x59>
     8b4:	22 0f       	add	r18, r18
     8b6:	33 1f       	adc	r19, r19
     8b8:	0a 94       	dec	r0
     8ba:	e2 f7       	brpl	.-8      	; 0x8b4 <__stack+0x55>
     8bc:	87 2f       	mov	r24, r23
     8be:	90 e0       	ldi	r25, 0x00	; 0
     8c0:	82 23       	and	r24, r18
     8c2:	93 23       	and	r25, r19
     8c4:	02 c0       	rjmp	.+4      	; 0x8ca <__stack+0x6b>
     8c6:	95 95       	asr	r25
     8c8:	87 95       	ror	r24
     8ca:	6a 95       	dec	r22
     8cc:	e2 f7       	brpl	.-8      	; 0x8c6 <__stack+0x67>
     8ce:	fa 01       	movw	r30, r20
     8d0:	80 83       	st	Z, r24
        break;
     8d2:	08 95       	ret
    case portd:
        *ptrData =  ( ( PIND & ( 1 << PX ) ) >> PX );
     8d4:	70 b3       	in	r23, 0x10	; 16
     8d6:	81 e0       	ldi	r24, 0x01	; 1
     8d8:	90 e0       	ldi	r25, 0x00	; 0
     8da:	9c 01       	movw	r18, r24
     8dc:	06 2e       	mov	r0, r22
     8de:	02 c0       	rjmp	.+4      	; 0x8e4 <__stack+0x85>
     8e0:	22 0f       	add	r18, r18
     8e2:	33 1f       	adc	r19, r19
     8e4:	0a 94       	dec	r0
     8e6:	e2 f7       	brpl	.-8      	; 0x8e0 <__stack+0x81>
     8e8:	87 2f       	mov	r24, r23
     8ea:	90 e0       	ldi	r25, 0x00	; 0
     8ec:	82 23       	and	r24, r18
     8ee:	93 23       	and	r25, r19
     8f0:	02 c0       	rjmp	.+4      	; 0x8f6 <__stack+0x97>
     8f2:	95 95       	asr	r25
     8f4:	87 95       	ror	r24
     8f6:	6a 95       	dec	r22
     8f8:	e2 f7       	brpl	.-8      	; 0x8f2 <__stack+0x93>
     8fa:	fa 01       	movw	r30, r20
     8fc:	80 83       	st	Z, r24
     8fe:	08 95       	ret

00000900 <DIO_write_pin>:

    }
}
void DIO_write_pin( portx PORTX, uint8_t PX, uint8_t data )
{
    switch( PORTX )
     900:	81 30       	cpi	r24, 0x01	; 1
     902:	11 f1       	breq	.+68     	; 0x948 <DIO_write_pin+0x48>
     904:	30 f0       	brcs	.+12     	; 0x912 <DIO_write_pin+0x12>
     906:	82 30       	cpi	r24, 0x02	; 2
     908:	d1 f1       	breq	.+116    	; 0x97e <DIO_write_pin+0x7e>
     90a:	83 30       	cpi	r24, 0x03	; 3
     90c:	09 f4       	brne	.+2      	; 0x910 <DIO_write_pin+0x10>
     90e:	52 c0       	rjmp	.+164    	; 0x9b4 <DIO_write_pin+0xb4>
     910:	08 95       	ret
    {
    case porta:
        if( data == HIGH )
     912:	41 30       	cpi	r20, 0x01	; 1
     914:	59 f4       	brne	.+22     	; 0x92c <DIO_write_pin+0x2c>
        {
            PORTA |= ( 1 << PX );
     916:	2b b3       	in	r18, 0x1b	; 27
     918:	81 e0       	ldi	r24, 0x01	; 1
     91a:	90 e0       	ldi	r25, 0x00	; 0
     91c:	02 c0       	rjmp	.+4      	; 0x922 <DIO_write_pin+0x22>
     91e:	88 0f       	add	r24, r24
     920:	99 1f       	adc	r25, r25
     922:	6a 95       	dec	r22
     924:	e2 f7       	brpl	.-8      	; 0x91e <DIO_write_pin+0x1e>
     926:	82 2b       	or	r24, r18
     928:	8b bb       	out	0x1b, r24	; 27
     92a:	08 95       	ret
        }
        else if( data == LOW )
     92c:	41 11       	cpse	r20, r1
     92e:	5c c0       	rjmp	.+184    	; 0x9e8 <DIO_write_pin+0xe8>
        {
            PORTA &= ~( 1 << PX );
     930:	2b b3       	in	r18, 0x1b	; 27
     932:	81 e0       	ldi	r24, 0x01	; 1
     934:	90 e0       	ldi	r25, 0x00	; 0
     936:	02 c0       	rjmp	.+4      	; 0x93c <DIO_write_pin+0x3c>
     938:	88 0f       	add	r24, r24
     93a:	99 1f       	adc	r25, r25
     93c:	6a 95       	dec	r22
     93e:	e2 f7       	brpl	.-8      	; 0x938 <DIO_write_pin+0x38>
     940:	80 95       	com	r24
     942:	82 23       	and	r24, r18
     944:	8b bb       	out	0x1b, r24	; 27
     946:	08 95       	ret
        }
        break;
    case portb:
        if( data == HIGH )
     948:	41 30       	cpi	r20, 0x01	; 1
     94a:	59 f4       	brne	.+22     	; 0x962 <DIO_write_pin+0x62>
        {
            PORTB |= ( 1 << PX );
     94c:	28 b3       	in	r18, 0x18	; 24
     94e:	81 e0       	ldi	r24, 0x01	; 1
     950:	90 e0       	ldi	r25, 0x00	; 0
     952:	02 c0       	rjmp	.+4      	; 0x958 <DIO_write_pin+0x58>
     954:	88 0f       	add	r24, r24
     956:	99 1f       	adc	r25, r25
     958:	6a 95       	dec	r22
     95a:	e2 f7       	brpl	.-8      	; 0x954 <DIO_write_pin+0x54>
     95c:	82 2b       	or	r24, r18
     95e:	88 bb       	out	0x18, r24	; 24
     960:	08 95       	ret
        }
        else if( data == LOW )
     962:	41 11       	cpse	r20, r1
     964:	41 c0       	rjmp	.+130    	; 0x9e8 <DIO_write_pin+0xe8>
        {
            PORTB &= ~( 1 << PX );
     966:	28 b3       	in	r18, 0x18	; 24
     968:	81 e0       	ldi	r24, 0x01	; 1
     96a:	90 e0       	ldi	r25, 0x00	; 0
     96c:	02 c0       	rjmp	.+4      	; 0x972 <DIO_write_pin+0x72>
     96e:	88 0f       	add	r24, r24
     970:	99 1f       	adc	r25, r25
     972:	6a 95       	dec	r22
     974:	e2 f7       	brpl	.-8      	; 0x96e <DIO_write_pin+0x6e>
     976:	80 95       	com	r24
     978:	82 23       	and	r24, r18
     97a:	88 bb       	out	0x18, r24	; 24
     97c:	08 95       	ret
        }
        break;
    case portc:
        if( data == HIGH )
     97e:	41 30       	cpi	r20, 0x01	; 1
     980:	59 f4       	brne	.+22     	; 0x998 <DIO_write_pin+0x98>
        {
            PORTC |= ( 1 << PX );
     982:	25 b3       	in	r18, 0x15	; 21
     984:	81 e0       	ldi	r24, 0x01	; 1
     986:	90 e0       	ldi	r25, 0x00	; 0
     988:	02 c0       	rjmp	.+4      	; 0x98e <DIO_write_pin+0x8e>
     98a:	88 0f       	add	r24, r24
     98c:	99 1f       	adc	r25, r25
     98e:	6a 95       	dec	r22
     990:	e2 f7       	brpl	.-8      	; 0x98a <DIO_write_pin+0x8a>
     992:	82 2b       	or	r24, r18
     994:	85 bb       	out	0x15, r24	; 21
     996:	08 95       	ret
        }
        else if( data == LOW )
     998:	41 11       	cpse	r20, r1
     99a:	26 c0       	rjmp	.+76     	; 0x9e8 <DIO_write_pin+0xe8>
        {
            PORTC &= ~( 1 << PX );
     99c:	25 b3       	in	r18, 0x15	; 21
     99e:	81 e0       	ldi	r24, 0x01	; 1
     9a0:	90 e0       	ldi	r25, 0x00	; 0
     9a2:	02 c0       	rjmp	.+4      	; 0x9a8 <DIO_write_pin+0xa8>
     9a4:	88 0f       	add	r24, r24
     9a6:	99 1f       	adc	r25, r25
     9a8:	6a 95       	dec	r22
     9aa:	e2 f7       	brpl	.-8      	; 0x9a4 <DIO_write_pin+0xa4>
     9ac:	80 95       	com	r24
     9ae:	82 23       	and	r24, r18
     9b0:	85 bb       	out	0x15, r24	; 21
     9b2:	08 95       	ret
        }
        break;
    case portd:
        if( data == HIGH )
     9b4:	41 30       	cpi	r20, 0x01	; 1
     9b6:	59 f4       	brne	.+22     	; 0x9ce <DIO_write_pin+0xce>
        {
            PORTD |= ( 1 << PX );
     9b8:	22 b3       	in	r18, 0x12	; 18
     9ba:	81 e0       	ldi	r24, 0x01	; 1
     9bc:	90 e0       	ldi	r25, 0x00	; 0
     9be:	02 c0       	rjmp	.+4      	; 0x9c4 <DIO_write_pin+0xc4>
     9c0:	88 0f       	add	r24, r24
     9c2:	99 1f       	adc	r25, r25
     9c4:	6a 95       	dec	r22
     9c6:	e2 f7       	brpl	.-8      	; 0x9c0 <DIO_write_pin+0xc0>
     9c8:	82 2b       	or	r24, r18
     9ca:	82 bb       	out	0x12, r24	; 18
     9cc:	08 95       	ret
        }
        else if( data == LOW )
     9ce:	41 11       	cpse	r20, r1
     9d0:	0b c0       	rjmp	.+22     	; 0x9e8 <DIO_write_pin+0xe8>
        {
            PORTD &= ~( 1 << PX );
     9d2:	22 b3       	in	r18, 0x12	; 18
     9d4:	81 e0       	ldi	r24, 0x01	; 1
     9d6:	90 e0       	ldi	r25, 0x00	; 0
     9d8:	02 c0       	rjmp	.+4      	; 0x9de <DIO_write_pin+0xde>
     9da:	88 0f       	add	r24, r24
     9dc:	99 1f       	adc	r25, r25
     9de:	6a 95       	dec	r22
     9e0:	e2 f7       	brpl	.-8      	; 0x9da <DIO_write_pin+0xda>
     9e2:	80 95       	com	r24
     9e4:	82 23       	and	r24, r18
     9e6:	82 bb       	out	0x12, r24	; 18
     9e8:	08 95       	ret

000009ea <DIO_write_nibble>:

    }
}
void DIO_write_nibble( portx PORTX, nibble upper_lower, uint8_t data )
{
    switch(PORTX)
     9ea:	81 30       	cpi	r24, 0x01	; 1
     9ec:	a1 f0       	breq	.+40     	; 0xa16 <DIO_write_nibble+0x2c>
     9ee:	28 f0       	brcs	.+10     	; 0x9fa <DIO_write_nibble+0x10>
     9f0:	82 30       	cpi	r24, 0x02	; 2
     9f2:	f9 f0       	breq	.+62     	; 0xa32 <DIO_write_nibble+0x48>
     9f4:	83 30       	cpi	r24, 0x03	; 3
     9f6:	59 f1       	breq	.+86     	; 0xa4e <DIO_write_nibble+0x64>
     9f8:	08 95       	ret
    {
    case porta:
        if( upper_lower == upper)
     9fa:	61 11       	cpse	r22, r1
     9fc:	05 c0       	rjmp	.+10     	; 0xa08 <DIO_write_nibble+0x1e>
        {
            PORTA = ( ( PORTA & 0x0F) | data );
     9fe:	8b b3       	in	r24, 0x1b	; 27
     a00:	8f 70       	andi	r24, 0x0F	; 15
     a02:	48 2b       	or	r20, r24
     a04:	4b bb       	out	0x1b, r20	; 27
     a06:	08 95       	ret
        }
        else if( upper_lower == lower)
     a08:	61 30       	cpi	r22, 0x01	; 1
     a0a:	71 f5       	brne	.+92     	; 0xa68 <DIO_write_nibble+0x7e>
        {
            PORTA = ( ( PORTA & 0xF0) | data );
     a0c:	8b b3       	in	r24, 0x1b	; 27
     a0e:	80 7f       	andi	r24, 0xF0	; 240
     a10:	48 2b       	or	r20, r24
     a12:	4b bb       	out	0x1b, r20	; 27
     a14:	08 95       	ret
        }
        break;
    case portb:
        if( upper_lower == upper)
     a16:	61 11       	cpse	r22, r1
     a18:	05 c0       	rjmp	.+10     	; 0xa24 <DIO_write_nibble+0x3a>
        {
            PORTB = ( ( PORTB & 0x0F) | data );
     a1a:	88 b3       	in	r24, 0x18	; 24
     a1c:	8f 70       	andi	r24, 0x0F	; 15
     a1e:	48 2b       	or	r20, r24
     a20:	48 bb       	out	0x18, r20	; 24
     a22:	08 95       	ret
        }
        else if( upper_lower == lower)
     a24:	61 30       	cpi	r22, 0x01	; 1
     a26:	01 f5       	brne	.+64     	; 0xa68 <DIO_write_nibble+0x7e>
        {
            PORTB = ( ( PORTB & 0xF0) | data );
     a28:	88 b3       	in	r24, 0x18	; 24
     a2a:	80 7f       	andi	r24, 0xF0	; 240
     a2c:	48 2b       	or	r20, r24
     a2e:	48 bb       	out	0x18, r20	; 24
     a30:	08 95       	ret
        }
        break;
    case portc:
        if( upper_lower == upper)
     a32:	61 11       	cpse	r22, r1
     a34:	05 c0       	rjmp	.+10     	; 0xa40 <DIO_write_nibble+0x56>
        {
            PORTC = ( ( PORTC & 0x0F) | data );
     a36:	85 b3       	in	r24, 0x15	; 21
     a38:	8f 70       	andi	r24, 0x0F	; 15
     a3a:	48 2b       	or	r20, r24
     a3c:	45 bb       	out	0x15, r20	; 21
     a3e:	08 95       	ret
        }
        else if( upper_lower == lower)
     a40:	61 30       	cpi	r22, 0x01	; 1
     a42:	91 f4       	brne	.+36     	; 0xa68 <DIO_write_nibble+0x7e>
        {
            PORTC = ( ( PORTC & 0xF0) | data );
     a44:	85 b3       	in	r24, 0x15	; 21
     a46:	80 7f       	andi	r24, 0xF0	; 240
     a48:	48 2b       	or	r20, r24
     a4a:	45 bb       	out	0x15, r20	; 21
     a4c:	08 95       	ret
        }
        break;
    case portd:
        if( upper_lower == upper)
     a4e:	61 11       	cpse	r22, r1
     a50:	05 c0       	rjmp	.+10     	; 0xa5c <DIO_write_nibble+0x72>
        {
            PORTD = ( ( PORTD & 0x0F) | data );
     a52:	82 b3       	in	r24, 0x12	; 18
     a54:	8f 70       	andi	r24, 0x0F	; 15
     a56:	48 2b       	or	r20, r24
     a58:	42 bb       	out	0x12, r20	; 18
     a5a:	08 95       	ret
        }
        else if( upper_lower == lower)
     a5c:	61 30       	cpi	r22, 0x01	; 1
     a5e:	21 f4       	brne	.+8      	; 0xa68 <DIO_write_nibble+0x7e>
        {
            PORTD = ( ( PORTD & 0xF0) | data );
     a60:	82 b3       	in	r24, 0x12	; 18
     a62:	80 7f       	andi	r24, 0xF0	; 240
     a64:	48 2b       	or	r20, r24
     a66:	42 bb       	out	0x12, r20	; 18
     a68:	08 95       	ret

00000a6a <DIO_write_port>:
        break;
    }
}
void DIO_write_port( portx PORTX, uint8_t data )
{
    switch(PORTX)
     a6a:	81 30       	cpi	r24, 0x01	; 1
     a6c:	41 f0       	breq	.+16     	; 0xa7e <DIO_write_port+0x14>
     a6e:	28 f0       	brcs	.+10     	; 0xa7a <DIO_write_port+0x10>
     a70:	82 30       	cpi	r24, 0x02	; 2
     a72:	39 f0       	breq	.+14     	; 0xa82 <DIO_write_port+0x18>
     a74:	83 30       	cpi	r24, 0x03	; 3
     a76:	39 f0       	breq	.+14     	; 0xa86 <DIO_write_port+0x1c>
     a78:	08 95       	ret
    {
    case porta:
        PORTA = data;
     a7a:	6b bb       	out	0x1b, r22	; 27
        break;
     a7c:	08 95       	ret
    case portb:
        PORTB = data;
     a7e:	68 bb       	out	0x18, r22	; 24
        break;
     a80:	08 95       	ret
    case portc:
        PORTC = data;
     a82:	65 bb       	out	0x15, r22	; 21
        break;
     a84:	08 95       	ret
    case portd:
        PORTD = data;
     a86:	62 bb       	out	0x12, r22	; 18
     a88:	08 95       	ret

00000a8a <Timer0_init>:
}
void Timer0_counter_falling_edge()
{
    TCCR0 &= ~( 1 << CS00 );
    TCCR0 |=  ( 1 << CS01 );
    TCCR0 |=  ( 1 << CS02 );
     a8a:	81 11       	cpse	r24, r1
     a8c:	07 c0       	rjmp	.+14     	; 0xa9c <Timer0_init+0x12>
     a8e:	83 b7       	in	r24, 0x33	; 51
     a90:	8f 7b       	andi	r24, 0xBF	; 191
     a92:	83 bf       	out	0x33, r24	; 51
     a94:	83 b7       	in	r24, 0x33	; 51
     a96:	87 7f       	andi	r24, 0xF7	; 247
     a98:	83 bf       	out	0x33, r24	; 51
     a9a:	08 95       	ret
     a9c:	81 30       	cpi	r24, 0x01	; 1
     a9e:	31 f4       	brne	.+12     	; 0xaac <Timer0_init+0x22>
     aa0:	83 b7       	in	r24, 0x33	; 51
     aa2:	8f 7b       	andi	r24, 0xBF	; 191
     aa4:	83 bf       	out	0x33, r24	; 51
     aa6:	83 b7       	in	r24, 0x33	; 51
     aa8:	88 60       	ori	r24, 0x08	; 8
     aaa:	83 bf       	out	0x33, r24	; 51
     aac:	08 95       	ret

00000aae <Timer0_off>:
     aae:	83 b7       	in	r24, 0x33	; 51
     ab0:	8e 7f       	andi	r24, 0xFE	; 254
     ab2:	83 bf       	out	0x33, r24	; 51
     ab4:	83 b7       	in	r24, 0x33	; 51
     ab6:	8d 7f       	andi	r24, 0xFD	; 253
     ab8:	83 bf       	out	0x33, r24	; 51
     aba:	83 b7       	in	r24, 0x33	; 51
     abc:	8b 7f       	andi	r24, 0xFB	; 251
     abe:	83 bf       	out	0x33, r24	; 51
     ac0:	08 95       	ret

00000ac2 <Timer0_normalMode>:
     ac2:	cf 93       	push	r28
     ac4:	df 93       	push	r29
     ac6:	ec 01       	movw	r28, r24
     ac8:	80 e0       	ldi	r24, 0x00	; 0
     aca:	0e 94 45 05 	call	0xa8a	; 0xa8a <Timer0_init>
     ace:	c8 30       	cpi	r28, 0x08	; 8
     ad0:	d1 05       	cpc	r29, r1
     ad2:	f9 f0       	breq	.+62     	; 0xb12 <Timer0_normalMode+0x50>
     ad4:	28 f4       	brcc	.+10     	; 0xae0 <Timer0_normalMode+0x1e>
     ad6:	20 97       	sbiw	r28, 0x00	; 0
     ad8:	79 f0       	breq	.+30     	; 0xaf8 <Timer0_normalMode+0x36>
     ada:	21 97       	sbiw	r28, 0x01	; 1
     adc:	81 f0       	breq	.+32     	; 0xafe <Timer0_normalMode+0x3c>
     ade:	40 c0       	rjmp	.+128    	; 0xb60 <Timer0_normalMode+0x9e>
     ae0:	c1 15       	cp	r28, r1
     ae2:	81 e0       	ldi	r24, 0x01	; 1
     ae4:	d8 07       	cpc	r29, r24
     ae6:	49 f1       	breq	.+82     	; 0xb3a <Timer0_normalMode+0x78>
     ae8:	c1 15       	cp	r28, r1
     aea:	84 e0       	ldi	r24, 0x04	; 4
     aec:	d8 07       	cpc	r29, r24
     aee:	79 f1       	breq	.+94     	; 0xb4e <Timer0_normalMode+0x8c>
     af0:	c0 34       	cpi	r28, 0x40	; 64
     af2:	d1 05       	cpc	r29, r1
     af4:	a9 f5       	brne	.+106    	; 0xb60 <Timer0_normalMode+0x9e>
     af6:	17 c0       	rjmp	.+46     	; 0xb26 <Timer0_normalMode+0x64>
     af8:	0e 94 57 05 	call	0xaae	; 0xaae <Timer0_off>
     afc:	31 c0       	rjmp	.+98     	; 0xb60 <Timer0_normalMode+0x9e>
     afe:	83 b7       	in	r24, 0x33	; 51
     b00:	81 60       	ori	r24, 0x01	; 1
     b02:	83 bf       	out	0x33, r24	; 51
     b04:	83 b7       	in	r24, 0x33	; 51
     b06:	8d 7f       	andi	r24, 0xFD	; 253
     b08:	83 bf       	out	0x33, r24	; 51
     b0a:	83 b7       	in	r24, 0x33	; 51
     b0c:	8b 7f       	andi	r24, 0xFB	; 251
     b0e:	83 bf       	out	0x33, r24	; 51
     b10:	27 c0       	rjmp	.+78     	; 0xb60 <Timer0_normalMode+0x9e>
     b12:	83 b7       	in	r24, 0x33	; 51
     b14:	8e 7f       	andi	r24, 0xFE	; 254
     b16:	83 bf       	out	0x33, r24	; 51
     b18:	83 b7       	in	r24, 0x33	; 51
     b1a:	82 60       	ori	r24, 0x02	; 2
     b1c:	83 bf       	out	0x33, r24	; 51
     b1e:	83 b7       	in	r24, 0x33	; 51
     b20:	8b 7f       	andi	r24, 0xFB	; 251
     b22:	83 bf       	out	0x33, r24	; 51
     b24:	1d c0       	rjmp	.+58     	; 0xb60 <Timer0_normalMode+0x9e>
     b26:	83 b7       	in	r24, 0x33	; 51
     b28:	81 60       	ori	r24, 0x01	; 1
     b2a:	83 bf       	out	0x33, r24	; 51
     b2c:	83 b7       	in	r24, 0x33	; 51
     b2e:	82 60       	ori	r24, 0x02	; 2
     b30:	83 bf       	out	0x33, r24	; 51
     b32:	83 b7       	in	r24, 0x33	; 51
     b34:	8b 7f       	andi	r24, 0xFB	; 251
     b36:	83 bf       	out	0x33, r24	; 51
     b38:	13 c0       	rjmp	.+38     	; 0xb60 <Timer0_normalMode+0x9e>
     b3a:	83 b7       	in	r24, 0x33	; 51
     b3c:	8e 7f       	andi	r24, 0xFE	; 254
     b3e:	83 bf       	out	0x33, r24	; 51
     b40:	83 b7       	in	r24, 0x33	; 51
     b42:	8d 7f       	andi	r24, 0xFD	; 253
     b44:	83 bf       	out	0x33, r24	; 51
     b46:	83 b7       	in	r24, 0x33	; 51
     b48:	84 60       	ori	r24, 0x04	; 4
     b4a:	83 bf       	out	0x33, r24	; 51
     b4c:	09 c0       	rjmp	.+18     	; 0xb60 <Timer0_normalMode+0x9e>
     b4e:	83 b7       	in	r24, 0x33	; 51
     b50:	81 60       	ori	r24, 0x01	; 1
     b52:	83 bf       	out	0x33, r24	; 51
     b54:	83 b7       	in	r24, 0x33	; 51
     b56:	8d 7f       	andi	r24, 0xFD	; 253
     b58:	83 bf       	out	0x33, r24	; 51
     b5a:	83 b7       	in	r24, 0x33	; 51
     b5c:	84 60       	ori	r24, 0x04	; 4
     b5e:	83 bf       	out	0x33, r24	; 51
     b60:	df 91       	pop	r29
     b62:	cf 91       	pop	r28
     b64:	08 95       	ret

00000b66 <Timer0_write>:
     b66:	82 bf       	out	0x32, r24	; 50
     b68:	08 95       	ret

00000b6a <Timer0_overflow>:
}
bool Timer0_overflow()
{
    if( ( ( TIFR & 1 << TOV0 ) >> TOV0 ) == High)
     b6a:	08 b6       	in	r0, 0x38	; 56
     b6c:	00 fe       	sbrs	r0, 0
     b6e:	05 c0       	rjmp	.+10     	; 0xb7a <Timer0_overflow+0x10>
    {
        TIFR |= ( 1 << TOV0 );
     b70:	88 b7       	in	r24, 0x38	; 56
     b72:	81 60       	ori	r24, 0x01	; 1
     b74:	88 bf       	out	0x38, r24	; 56
        return True;
     b76:	81 e0       	ldi	r24, 0x01	; 1
     b78:	08 95       	ret
    }
    return False;
     b7a:	80 e0       	ldi	r24, 0x00	; 0
}
     b7c:	08 95       	ret

00000b7e <USART_Init>:
#include "UART.h"

void USART_Init( unsigned int baud )
{
    /* Enable receiver and transmitter */
    UCSRB = (1<<RXEN)|(1<<TXEN);
     b7e:	28 e1       	ldi	r18, 0x18	; 24
     b80:	2a b9       	out	0x0a, r18	; 10
    /* Set frame format: 8data, no parity, 1stop bit */
    UCSRC = (1<<URSEL)|(3<<UCSZ0);
     b82:	26 e8       	ldi	r18, 0x86	; 134
     b84:	20 bd       	out	0x20, r18	; 32
    /* Set baud rate */
    UBRRH = (unsigned char)(baud>>8);
     b86:	90 bd       	out	0x20, r25	; 32
    UBRRL = (unsigned char)baud;
     b88:	89 b9       	out	0x09, r24	; 9
     b8a:	08 95       	ret

00000b8c <USART_Receive>:
}
unsigned char USART_Receive( void )
{
    /* Wait for data to be received */
    while ( !(UCSRA & (1<<RXC)) );
     b8c:	5f 9b       	sbis	0x0b, 7	; 11
     b8e:	fe cf       	rjmp	.-4      	; 0xb8c <USART_Receive>
    /* Get and return received data from buffer */
    return (UDR);
     b90:	8c b1       	in	r24, 0x0c	; 12
}
     b92:	08 95       	ret

00000b94 <USART_Transmit>:
	}
}
void USART_Transmit( unsigned char data )
{
    /* Wait for empty transmit buffer */
    while ( !( UCSRA & (1<<UDRE)) );
     b94:	5d 9b       	sbis	0x0b, 5	; 11
     b96:	fe cf       	rjmp	.-4      	; 0xb94 <USART_Transmit>
    /* Put data into buffer, sends the data */
    UDR = data;
     b98:	8c b9       	out	0x0c, r24	; 12
     b9a:	08 95       	ret

00000b9c <UART_SendString>:
    while ( !(UCSRA & (1<<RXC)) );
    /* Get and return received data from buffer */
    return (UDR);
}
void UART_SendString(char * str)
{
     b9c:	cf 93       	push	r28
     b9e:	df 93       	push	r29
     ba0:	ec 01       	movw	r28, r24
	while(*str != '\0')
     ba2:	03 c0       	rjmp	.+6      	; 0xbaa <UART_SendString+0xe>
	{
		USART_Transmit(*str);
     ba4:	0e 94 ca 05 	call	0xb94	; 0xb94 <USART_Transmit>
		str++;
     ba8:	21 96       	adiw	r28, 0x01	; 1
    /* Get and return received data from buffer */
    return (UDR);
}
void UART_SendString(char * str)
{
	while(*str != '\0')
     baa:	88 81       	ld	r24, Y
     bac:	81 11       	cpse	r24, r1
     bae:	fa cf       	rjmp	.-12     	; 0xba4 <UART_SendString+0x8>
	{
		USART_Transmit(*str);
		str++;
	}
}
     bb0:	df 91       	pop	r29
     bb2:	cf 91       	pop	r28
     bb4:	08 95       	ret

00000bb6 <__subsf3>:
     bb6:	50 58       	subi	r21, 0x80	; 128

00000bb8 <__addsf3>:
     bb8:	bb 27       	eor	r27, r27
     bba:	aa 27       	eor	r26, r26
     bbc:	0e 94 f3 05 	call	0xbe6	; 0xbe6 <__addsf3x>
     bc0:	0c 94 66 07 	jmp	0xecc	; 0xecc <__fp_round>
     bc4:	0e 94 58 07 	call	0xeb0	; 0xeb0 <__fp_pscA>
     bc8:	38 f0       	brcs	.+14     	; 0xbd8 <__addsf3+0x20>
     bca:	0e 94 5f 07 	call	0xebe	; 0xebe <__fp_pscB>
     bce:	20 f0       	brcs	.+8      	; 0xbd8 <__addsf3+0x20>
     bd0:	39 f4       	brne	.+14     	; 0xbe0 <__addsf3+0x28>
     bd2:	9f 3f       	cpi	r25, 0xFF	; 255
     bd4:	19 f4       	brne	.+6      	; 0xbdc <__addsf3+0x24>
     bd6:	26 f4       	brtc	.+8      	; 0xbe0 <__addsf3+0x28>
     bd8:	0c 94 55 07 	jmp	0xeaa	; 0xeaa <__fp_nan>
     bdc:	0e f4       	brtc	.+2      	; 0xbe0 <__addsf3+0x28>
     bde:	e0 95       	com	r30
     be0:	e7 fb       	bst	r30, 7
     be2:	0c 94 4f 07 	jmp	0xe9e	; 0xe9e <__fp_inf>

00000be6 <__addsf3x>:
     be6:	e9 2f       	mov	r30, r25
     be8:	0e 94 77 07 	call	0xeee	; 0xeee <__fp_split3>
     bec:	58 f3       	brcs	.-42     	; 0xbc4 <__addsf3+0xc>
     bee:	ba 17       	cp	r27, r26
     bf0:	62 07       	cpc	r22, r18
     bf2:	73 07       	cpc	r23, r19
     bf4:	84 07       	cpc	r24, r20
     bf6:	95 07       	cpc	r25, r21
     bf8:	20 f0       	brcs	.+8      	; 0xc02 <__addsf3x+0x1c>
     bfa:	79 f4       	brne	.+30     	; 0xc1a <__addsf3x+0x34>
     bfc:	a6 f5       	brtc	.+104    	; 0xc66 <__addsf3x+0x80>
     bfe:	0c 94 99 07 	jmp	0xf32	; 0xf32 <__fp_zero>
     c02:	0e f4       	brtc	.+2      	; 0xc06 <__addsf3x+0x20>
     c04:	e0 95       	com	r30
     c06:	0b 2e       	mov	r0, r27
     c08:	ba 2f       	mov	r27, r26
     c0a:	a0 2d       	mov	r26, r0
     c0c:	0b 01       	movw	r0, r22
     c0e:	b9 01       	movw	r22, r18
     c10:	90 01       	movw	r18, r0
     c12:	0c 01       	movw	r0, r24
     c14:	ca 01       	movw	r24, r20
     c16:	a0 01       	movw	r20, r0
     c18:	11 24       	eor	r1, r1
     c1a:	ff 27       	eor	r31, r31
     c1c:	59 1b       	sub	r21, r25
     c1e:	99 f0       	breq	.+38     	; 0xc46 <__addsf3x+0x60>
     c20:	59 3f       	cpi	r21, 0xF9	; 249
     c22:	50 f4       	brcc	.+20     	; 0xc38 <__addsf3x+0x52>
     c24:	50 3e       	cpi	r21, 0xE0	; 224
     c26:	68 f1       	brcs	.+90     	; 0xc82 <__addsf3x+0x9c>
     c28:	1a 16       	cp	r1, r26
     c2a:	f0 40       	sbci	r31, 0x00	; 0
     c2c:	a2 2f       	mov	r26, r18
     c2e:	23 2f       	mov	r18, r19
     c30:	34 2f       	mov	r19, r20
     c32:	44 27       	eor	r20, r20
     c34:	58 5f       	subi	r21, 0xF8	; 248
     c36:	f3 cf       	rjmp	.-26     	; 0xc1e <__addsf3x+0x38>
     c38:	46 95       	lsr	r20
     c3a:	37 95       	ror	r19
     c3c:	27 95       	ror	r18
     c3e:	a7 95       	ror	r26
     c40:	f0 40       	sbci	r31, 0x00	; 0
     c42:	53 95       	inc	r21
     c44:	c9 f7       	brne	.-14     	; 0xc38 <__addsf3x+0x52>
     c46:	7e f4       	brtc	.+30     	; 0xc66 <__addsf3x+0x80>
     c48:	1f 16       	cp	r1, r31
     c4a:	ba 0b       	sbc	r27, r26
     c4c:	62 0b       	sbc	r22, r18
     c4e:	73 0b       	sbc	r23, r19
     c50:	84 0b       	sbc	r24, r20
     c52:	ba f0       	brmi	.+46     	; 0xc82 <__addsf3x+0x9c>
     c54:	91 50       	subi	r25, 0x01	; 1
     c56:	a1 f0       	breq	.+40     	; 0xc80 <__addsf3x+0x9a>
     c58:	ff 0f       	add	r31, r31
     c5a:	bb 1f       	adc	r27, r27
     c5c:	66 1f       	adc	r22, r22
     c5e:	77 1f       	adc	r23, r23
     c60:	88 1f       	adc	r24, r24
     c62:	c2 f7       	brpl	.-16     	; 0xc54 <__addsf3x+0x6e>
     c64:	0e c0       	rjmp	.+28     	; 0xc82 <__addsf3x+0x9c>
     c66:	ba 0f       	add	r27, r26
     c68:	62 1f       	adc	r22, r18
     c6a:	73 1f       	adc	r23, r19
     c6c:	84 1f       	adc	r24, r20
     c6e:	48 f4       	brcc	.+18     	; 0xc82 <__addsf3x+0x9c>
     c70:	87 95       	ror	r24
     c72:	77 95       	ror	r23
     c74:	67 95       	ror	r22
     c76:	b7 95       	ror	r27
     c78:	f7 95       	ror	r31
     c7a:	9e 3f       	cpi	r25, 0xFE	; 254
     c7c:	08 f0       	brcs	.+2      	; 0xc80 <__addsf3x+0x9a>
     c7e:	b0 cf       	rjmp	.-160    	; 0xbe0 <__addsf3+0x28>
     c80:	93 95       	inc	r25
     c82:	88 0f       	add	r24, r24
     c84:	08 f0       	brcs	.+2      	; 0xc88 <__addsf3x+0xa2>
     c86:	99 27       	eor	r25, r25
     c88:	ee 0f       	add	r30, r30
     c8a:	97 95       	ror	r25
     c8c:	87 95       	ror	r24
     c8e:	08 95       	ret

00000c90 <__cmpsf2>:
     c90:	0e 94 2b 07 	call	0xe56	; 0xe56 <__fp_cmp>
     c94:	08 f4       	brcc	.+2      	; 0xc98 <__cmpsf2+0x8>
     c96:	81 e0       	ldi	r24, 0x01	; 1
     c98:	08 95       	ret

00000c9a <__divsf3>:
     c9a:	0e 94 61 06 	call	0xcc2	; 0xcc2 <__divsf3x>
     c9e:	0c 94 66 07 	jmp	0xecc	; 0xecc <__fp_round>
     ca2:	0e 94 5f 07 	call	0xebe	; 0xebe <__fp_pscB>
     ca6:	58 f0       	brcs	.+22     	; 0xcbe <__divsf3+0x24>
     ca8:	0e 94 58 07 	call	0xeb0	; 0xeb0 <__fp_pscA>
     cac:	40 f0       	brcs	.+16     	; 0xcbe <__divsf3+0x24>
     cae:	29 f4       	brne	.+10     	; 0xcba <__divsf3+0x20>
     cb0:	5f 3f       	cpi	r21, 0xFF	; 255
     cb2:	29 f0       	breq	.+10     	; 0xcbe <__divsf3+0x24>
     cb4:	0c 94 4f 07 	jmp	0xe9e	; 0xe9e <__fp_inf>
     cb8:	51 11       	cpse	r21, r1
     cba:	0c 94 9a 07 	jmp	0xf34	; 0xf34 <__fp_szero>
     cbe:	0c 94 55 07 	jmp	0xeaa	; 0xeaa <__fp_nan>

00000cc2 <__divsf3x>:
     cc2:	0e 94 77 07 	call	0xeee	; 0xeee <__fp_split3>
     cc6:	68 f3       	brcs	.-38     	; 0xca2 <__divsf3+0x8>

00000cc8 <__divsf3_pse>:
     cc8:	99 23       	and	r25, r25
     cca:	b1 f3       	breq	.-20     	; 0xcb8 <__divsf3+0x1e>
     ccc:	55 23       	and	r21, r21
     cce:	91 f3       	breq	.-28     	; 0xcb4 <__divsf3+0x1a>
     cd0:	95 1b       	sub	r25, r21
     cd2:	55 0b       	sbc	r21, r21
     cd4:	bb 27       	eor	r27, r27
     cd6:	aa 27       	eor	r26, r26
     cd8:	62 17       	cp	r22, r18
     cda:	73 07       	cpc	r23, r19
     cdc:	84 07       	cpc	r24, r20
     cde:	38 f0       	brcs	.+14     	; 0xcee <__divsf3_pse+0x26>
     ce0:	9f 5f       	subi	r25, 0xFF	; 255
     ce2:	5f 4f       	sbci	r21, 0xFF	; 255
     ce4:	22 0f       	add	r18, r18
     ce6:	33 1f       	adc	r19, r19
     ce8:	44 1f       	adc	r20, r20
     cea:	aa 1f       	adc	r26, r26
     cec:	a9 f3       	breq	.-22     	; 0xcd8 <__divsf3_pse+0x10>
     cee:	35 d0       	rcall	.+106    	; 0xd5a <__divsf3_pse+0x92>
     cf0:	0e 2e       	mov	r0, r30
     cf2:	3a f0       	brmi	.+14     	; 0xd02 <__divsf3_pse+0x3a>
     cf4:	e0 e8       	ldi	r30, 0x80	; 128
     cf6:	32 d0       	rcall	.+100    	; 0xd5c <__divsf3_pse+0x94>
     cf8:	91 50       	subi	r25, 0x01	; 1
     cfa:	50 40       	sbci	r21, 0x00	; 0
     cfc:	e6 95       	lsr	r30
     cfe:	00 1c       	adc	r0, r0
     d00:	ca f7       	brpl	.-14     	; 0xcf4 <__divsf3_pse+0x2c>
     d02:	2b d0       	rcall	.+86     	; 0xd5a <__divsf3_pse+0x92>
     d04:	fe 2f       	mov	r31, r30
     d06:	29 d0       	rcall	.+82     	; 0xd5a <__divsf3_pse+0x92>
     d08:	66 0f       	add	r22, r22
     d0a:	77 1f       	adc	r23, r23
     d0c:	88 1f       	adc	r24, r24
     d0e:	bb 1f       	adc	r27, r27
     d10:	26 17       	cp	r18, r22
     d12:	37 07       	cpc	r19, r23
     d14:	48 07       	cpc	r20, r24
     d16:	ab 07       	cpc	r26, r27
     d18:	b0 e8       	ldi	r27, 0x80	; 128
     d1a:	09 f0       	breq	.+2      	; 0xd1e <__divsf3_pse+0x56>
     d1c:	bb 0b       	sbc	r27, r27
     d1e:	80 2d       	mov	r24, r0
     d20:	bf 01       	movw	r22, r30
     d22:	ff 27       	eor	r31, r31
     d24:	93 58       	subi	r25, 0x83	; 131
     d26:	5f 4f       	sbci	r21, 0xFF	; 255
     d28:	3a f0       	brmi	.+14     	; 0xd38 <__divsf3_pse+0x70>
     d2a:	9e 3f       	cpi	r25, 0xFE	; 254
     d2c:	51 05       	cpc	r21, r1
     d2e:	78 f0       	brcs	.+30     	; 0xd4e <__divsf3_pse+0x86>
     d30:	0c 94 4f 07 	jmp	0xe9e	; 0xe9e <__fp_inf>
     d34:	0c 94 9a 07 	jmp	0xf34	; 0xf34 <__fp_szero>
     d38:	5f 3f       	cpi	r21, 0xFF	; 255
     d3a:	e4 f3       	brlt	.-8      	; 0xd34 <__divsf3_pse+0x6c>
     d3c:	98 3e       	cpi	r25, 0xE8	; 232
     d3e:	d4 f3       	brlt	.-12     	; 0xd34 <__divsf3_pse+0x6c>
     d40:	86 95       	lsr	r24
     d42:	77 95       	ror	r23
     d44:	67 95       	ror	r22
     d46:	b7 95       	ror	r27
     d48:	f7 95       	ror	r31
     d4a:	9f 5f       	subi	r25, 0xFF	; 255
     d4c:	c9 f7       	brne	.-14     	; 0xd40 <__divsf3_pse+0x78>
     d4e:	88 0f       	add	r24, r24
     d50:	91 1d       	adc	r25, r1
     d52:	96 95       	lsr	r25
     d54:	87 95       	ror	r24
     d56:	97 f9       	bld	r25, 7
     d58:	08 95       	ret
     d5a:	e1 e0       	ldi	r30, 0x01	; 1
     d5c:	66 0f       	add	r22, r22
     d5e:	77 1f       	adc	r23, r23
     d60:	88 1f       	adc	r24, r24
     d62:	bb 1f       	adc	r27, r27
     d64:	62 17       	cp	r22, r18
     d66:	73 07       	cpc	r23, r19
     d68:	84 07       	cpc	r24, r20
     d6a:	ba 07       	cpc	r27, r26
     d6c:	20 f0       	brcs	.+8      	; 0xd76 <__divsf3_pse+0xae>
     d6e:	62 1b       	sub	r22, r18
     d70:	73 0b       	sbc	r23, r19
     d72:	84 0b       	sbc	r24, r20
     d74:	ba 0b       	sbc	r27, r26
     d76:	ee 1f       	adc	r30, r30
     d78:	88 f7       	brcc	.-30     	; 0xd5c <__divsf3_pse+0x94>
     d7a:	e0 95       	com	r30
     d7c:	08 95       	ret

00000d7e <__fixunssfsi>:
     d7e:	0e 94 7f 07 	call	0xefe	; 0xefe <__fp_splitA>
     d82:	88 f0       	brcs	.+34     	; 0xda6 <__fixunssfsi+0x28>
     d84:	9f 57       	subi	r25, 0x7F	; 127
     d86:	98 f0       	brcs	.+38     	; 0xdae <__fixunssfsi+0x30>
     d88:	b9 2f       	mov	r27, r25
     d8a:	99 27       	eor	r25, r25
     d8c:	b7 51       	subi	r27, 0x17	; 23
     d8e:	b0 f0       	brcs	.+44     	; 0xdbc <__fixunssfsi+0x3e>
     d90:	e1 f0       	breq	.+56     	; 0xdca <__fixunssfsi+0x4c>
     d92:	66 0f       	add	r22, r22
     d94:	77 1f       	adc	r23, r23
     d96:	88 1f       	adc	r24, r24
     d98:	99 1f       	adc	r25, r25
     d9a:	1a f0       	brmi	.+6      	; 0xda2 <__fixunssfsi+0x24>
     d9c:	ba 95       	dec	r27
     d9e:	c9 f7       	brne	.-14     	; 0xd92 <__fixunssfsi+0x14>
     da0:	14 c0       	rjmp	.+40     	; 0xdca <__fixunssfsi+0x4c>
     da2:	b1 30       	cpi	r27, 0x01	; 1
     da4:	91 f0       	breq	.+36     	; 0xdca <__fixunssfsi+0x4c>
     da6:	0e 94 99 07 	call	0xf32	; 0xf32 <__fp_zero>
     daa:	b1 e0       	ldi	r27, 0x01	; 1
     dac:	08 95       	ret
     dae:	0c 94 99 07 	jmp	0xf32	; 0xf32 <__fp_zero>
     db2:	67 2f       	mov	r22, r23
     db4:	78 2f       	mov	r23, r24
     db6:	88 27       	eor	r24, r24
     db8:	b8 5f       	subi	r27, 0xF8	; 248
     dba:	39 f0       	breq	.+14     	; 0xdca <__fixunssfsi+0x4c>
     dbc:	b9 3f       	cpi	r27, 0xF9	; 249
     dbe:	cc f3       	brlt	.-14     	; 0xdb2 <__fixunssfsi+0x34>
     dc0:	86 95       	lsr	r24
     dc2:	77 95       	ror	r23
     dc4:	67 95       	ror	r22
     dc6:	b3 95       	inc	r27
     dc8:	d9 f7       	brne	.-10     	; 0xdc0 <__fixunssfsi+0x42>
     dca:	3e f4       	brtc	.+14     	; 0xdda <__fixunssfsi+0x5c>
     dcc:	90 95       	com	r25
     dce:	80 95       	com	r24
     dd0:	70 95       	com	r23
     dd2:	61 95       	neg	r22
     dd4:	7f 4f       	sbci	r23, 0xFF	; 255
     dd6:	8f 4f       	sbci	r24, 0xFF	; 255
     dd8:	9f 4f       	sbci	r25, 0xFF	; 255
     dda:	08 95       	ret

00000ddc <__floatunsisf>:
     ddc:	e8 94       	clt
     dde:	09 c0       	rjmp	.+18     	; 0xdf2 <__floatsisf+0x12>

00000de0 <__floatsisf>:
     de0:	97 fb       	bst	r25, 7
     de2:	3e f4       	brtc	.+14     	; 0xdf2 <__floatsisf+0x12>
     de4:	90 95       	com	r25
     de6:	80 95       	com	r24
     de8:	70 95       	com	r23
     dea:	61 95       	neg	r22
     dec:	7f 4f       	sbci	r23, 0xFF	; 255
     dee:	8f 4f       	sbci	r24, 0xFF	; 255
     df0:	9f 4f       	sbci	r25, 0xFF	; 255
     df2:	99 23       	and	r25, r25
     df4:	a9 f0       	breq	.+42     	; 0xe20 <__floatsisf+0x40>
     df6:	f9 2f       	mov	r31, r25
     df8:	96 e9       	ldi	r25, 0x96	; 150
     dfa:	bb 27       	eor	r27, r27
     dfc:	93 95       	inc	r25
     dfe:	f6 95       	lsr	r31
     e00:	87 95       	ror	r24
     e02:	77 95       	ror	r23
     e04:	67 95       	ror	r22
     e06:	b7 95       	ror	r27
     e08:	f1 11       	cpse	r31, r1
     e0a:	f8 cf       	rjmp	.-16     	; 0xdfc <__floatsisf+0x1c>
     e0c:	fa f4       	brpl	.+62     	; 0xe4c <__floatsisf+0x6c>
     e0e:	bb 0f       	add	r27, r27
     e10:	11 f4       	brne	.+4      	; 0xe16 <__floatsisf+0x36>
     e12:	60 ff       	sbrs	r22, 0
     e14:	1b c0       	rjmp	.+54     	; 0xe4c <__floatsisf+0x6c>
     e16:	6f 5f       	subi	r22, 0xFF	; 255
     e18:	7f 4f       	sbci	r23, 0xFF	; 255
     e1a:	8f 4f       	sbci	r24, 0xFF	; 255
     e1c:	9f 4f       	sbci	r25, 0xFF	; 255
     e1e:	16 c0       	rjmp	.+44     	; 0xe4c <__floatsisf+0x6c>
     e20:	88 23       	and	r24, r24
     e22:	11 f0       	breq	.+4      	; 0xe28 <__floatsisf+0x48>
     e24:	96 e9       	ldi	r25, 0x96	; 150
     e26:	11 c0       	rjmp	.+34     	; 0xe4a <__floatsisf+0x6a>
     e28:	77 23       	and	r23, r23
     e2a:	21 f0       	breq	.+8      	; 0xe34 <__floatsisf+0x54>
     e2c:	9e e8       	ldi	r25, 0x8E	; 142
     e2e:	87 2f       	mov	r24, r23
     e30:	76 2f       	mov	r23, r22
     e32:	05 c0       	rjmp	.+10     	; 0xe3e <__floatsisf+0x5e>
     e34:	66 23       	and	r22, r22
     e36:	71 f0       	breq	.+28     	; 0xe54 <__floatsisf+0x74>
     e38:	96 e8       	ldi	r25, 0x86	; 134
     e3a:	86 2f       	mov	r24, r22
     e3c:	70 e0       	ldi	r23, 0x00	; 0
     e3e:	60 e0       	ldi	r22, 0x00	; 0
     e40:	2a f0       	brmi	.+10     	; 0xe4c <__floatsisf+0x6c>
     e42:	9a 95       	dec	r25
     e44:	66 0f       	add	r22, r22
     e46:	77 1f       	adc	r23, r23
     e48:	88 1f       	adc	r24, r24
     e4a:	da f7       	brpl	.-10     	; 0xe42 <__floatsisf+0x62>
     e4c:	88 0f       	add	r24, r24
     e4e:	96 95       	lsr	r25
     e50:	87 95       	ror	r24
     e52:	97 f9       	bld	r25, 7
     e54:	08 95       	ret

00000e56 <__fp_cmp>:
     e56:	99 0f       	add	r25, r25
     e58:	00 08       	sbc	r0, r0
     e5a:	55 0f       	add	r21, r21
     e5c:	aa 0b       	sbc	r26, r26
     e5e:	e0 e8       	ldi	r30, 0x80	; 128
     e60:	fe ef       	ldi	r31, 0xFE	; 254
     e62:	16 16       	cp	r1, r22
     e64:	17 06       	cpc	r1, r23
     e66:	e8 07       	cpc	r30, r24
     e68:	f9 07       	cpc	r31, r25
     e6a:	c0 f0       	brcs	.+48     	; 0xe9c <__fp_cmp+0x46>
     e6c:	12 16       	cp	r1, r18
     e6e:	13 06       	cpc	r1, r19
     e70:	e4 07       	cpc	r30, r20
     e72:	f5 07       	cpc	r31, r21
     e74:	98 f0       	brcs	.+38     	; 0xe9c <__fp_cmp+0x46>
     e76:	62 1b       	sub	r22, r18
     e78:	73 0b       	sbc	r23, r19
     e7a:	84 0b       	sbc	r24, r20
     e7c:	95 0b       	sbc	r25, r21
     e7e:	39 f4       	brne	.+14     	; 0xe8e <__fp_cmp+0x38>
     e80:	0a 26       	eor	r0, r26
     e82:	61 f0       	breq	.+24     	; 0xe9c <__fp_cmp+0x46>
     e84:	23 2b       	or	r18, r19
     e86:	24 2b       	or	r18, r20
     e88:	25 2b       	or	r18, r21
     e8a:	21 f4       	brne	.+8      	; 0xe94 <__fp_cmp+0x3e>
     e8c:	08 95       	ret
     e8e:	0a 26       	eor	r0, r26
     e90:	09 f4       	brne	.+2      	; 0xe94 <__fp_cmp+0x3e>
     e92:	a1 40       	sbci	r26, 0x01	; 1
     e94:	a6 95       	lsr	r26
     e96:	8f ef       	ldi	r24, 0xFF	; 255
     e98:	81 1d       	adc	r24, r1
     e9a:	81 1d       	adc	r24, r1
     e9c:	08 95       	ret

00000e9e <__fp_inf>:
     e9e:	97 f9       	bld	r25, 7
     ea0:	9f 67       	ori	r25, 0x7F	; 127
     ea2:	80 e8       	ldi	r24, 0x80	; 128
     ea4:	70 e0       	ldi	r23, 0x00	; 0
     ea6:	60 e0       	ldi	r22, 0x00	; 0
     ea8:	08 95       	ret

00000eaa <__fp_nan>:
     eaa:	9f ef       	ldi	r25, 0xFF	; 255
     eac:	80 ec       	ldi	r24, 0xC0	; 192
     eae:	08 95       	ret

00000eb0 <__fp_pscA>:
     eb0:	00 24       	eor	r0, r0
     eb2:	0a 94       	dec	r0
     eb4:	16 16       	cp	r1, r22
     eb6:	17 06       	cpc	r1, r23
     eb8:	18 06       	cpc	r1, r24
     eba:	09 06       	cpc	r0, r25
     ebc:	08 95       	ret

00000ebe <__fp_pscB>:
     ebe:	00 24       	eor	r0, r0
     ec0:	0a 94       	dec	r0
     ec2:	12 16       	cp	r1, r18
     ec4:	13 06       	cpc	r1, r19
     ec6:	14 06       	cpc	r1, r20
     ec8:	05 06       	cpc	r0, r21
     eca:	08 95       	ret

00000ecc <__fp_round>:
     ecc:	09 2e       	mov	r0, r25
     ece:	03 94       	inc	r0
     ed0:	00 0c       	add	r0, r0
     ed2:	11 f4       	brne	.+4      	; 0xed8 <__fp_round+0xc>
     ed4:	88 23       	and	r24, r24
     ed6:	52 f0       	brmi	.+20     	; 0xeec <__fp_round+0x20>
     ed8:	bb 0f       	add	r27, r27
     eda:	40 f4       	brcc	.+16     	; 0xeec <__fp_round+0x20>
     edc:	bf 2b       	or	r27, r31
     ede:	11 f4       	brne	.+4      	; 0xee4 <__fp_round+0x18>
     ee0:	60 ff       	sbrs	r22, 0
     ee2:	04 c0       	rjmp	.+8      	; 0xeec <__fp_round+0x20>
     ee4:	6f 5f       	subi	r22, 0xFF	; 255
     ee6:	7f 4f       	sbci	r23, 0xFF	; 255
     ee8:	8f 4f       	sbci	r24, 0xFF	; 255
     eea:	9f 4f       	sbci	r25, 0xFF	; 255
     eec:	08 95       	ret

00000eee <__fp_split3>:
     eee:	57 fd       	sbrc	r21, 7
     ef0:	90 58       	subi	r25, 0x80	; 128
     ef2:	44 0f       	add	r20, r20
     ef4:	55 1f       	adc	r21, r21
     ef6:	59 f0       	breq	.+22     	; 0xf0e <__fp_splitA+0x10>
     ef8:	5f 3f       	cpi	r21, 0xFF	; 255
     efa:	71 f0       	breq	.+28     	; 0xf18 <__fp_splitA+0x1a>
     efc:	47 95       	ror	r20

00000efe <__fp_splitA>:
     efe:	88 0f       	add	r24, r24
     f00:	97 fb       	bst	r25, 7
     f02:	99 1f       	adc	r25, r25
     f04:	61 f0       	breq	.+24     	; 0xf1e <__fp_splitA+0x20>
     f06:	9f 3f       	cpi	r25, 0xFF	; 255
     f08:	79 f0       	breq	.+30     	; 0xf28 <__fp_splitA+0x2a>
     f0a:	87 95       	ror	r24
     f0c:	08 95       	ret
     f0e:	12 16       	cp	r1, r18
     f10:	13 06       	cpc	r1, r19
     f12:	14 06       	cpc	r1, r20
     f14:	55 1f       	adc	r21, r21
     f16:	f2 cf       	rjmp	.-28     	; 0xefc <__fp_split3+0xe>
     f18:	46 95       	lsr	r20
     f1a:	f1 df       	rcall	.-30     	; 0xefe <__fp_splitA>
     f1c:	08 c0       	rjmp	.+16     	; 0xf2e <__fp_splitA+0x30>
     f1e:	16 16       	cp	r1, r22
     f20:	17 06       	cpc	r1, r23
     f22:	18 06       	cpc	r1, r24
     f24:	99 1f       	adc	r25, r25
     f26:	f1 cf       	rjmp	.-30     	; 0xf0a <__fp_splitA+0xc>
     f28:	86 95       	lsr	r24
     f2a:	71 05       	cpc	r23, r1
     f2c:	61 05       	cpc	r22, r1
     f2e:	08 94       	sec
     f30:	08 95       	ret

00000f32 <__fp_zero>:
     f32:	e8 94       	clt

00000f34 <__fp_szero>:
     f34:	bb 27       	eor	r27, r27
     f36:	66 27       	eor	r22, r22
     f38:	77 27       	eor	r23, r23
     f3a:	cb 01       	movw	r24, r22
     f3c:	97 f9       	bld	r25, 7
     f3e:	08 95       	ret

00000f40 <__mulsf3>:
     f40:	0e 94 b3 07 	call	0xf66	; 0xf66 <__mulsf3x>
     f44:	0c 94 66 07 	jmp	0xecc	; 0xecc <__fp_round>
     f48:	0e 94 58 07 	call	0xeb0	; 0xeb0 <__fp_pscA>
     f4c:	38 f0       	brcs	.+14     	; 0xf5c <__mulsf3+0x1c>
     f4e:	0e 94 5f 07 	call	0xebe	; 0xebe <__fp_pscB>
     f52:	20 f0       	brcs	.+8      	; 0xf5c <__mulsf3+0x1c>
     f54:	95 23       	and	r25, r21
     f56:	11 f0       	breq	.+4      	; 0xf5c <__mulsf3+0x1c>
     f58:	0c 94 4f 07 	jmp	0xe9e	; 0xe9e <__fp_inf>
     f5c:	0c 94 55 07 	jmp	0xeaa	; 0xeaa <__fp_nan>
     f60:	11 24       	eor	r1, r1
     f62:	0c 94 9a 07 	jmp	0xf34	; 0xf34 <__fp_szero>

00000f66 <__mulsf3x>:
     f66:	0e 94 77 07 	call	0xeee	; 0xeee <__fp_split3>
     f6a:	70 f3       	brcs	.-36     	; 0xf48 <__mulsf3+0x8>

00000f6c <__mulsf3_pse>:
     f6c:	95 9f       	mul	r25, r21
     f6e:	c1 f3       	breq	.-16     	; 0xf60 <__mulsf3+0x20>
     f70:	95 0f       	add	r25, r21
     f72:	50 e0       	ldi	r21, 0x00	; 0
     f74:	55 1f       	adc	r21, r21
     f76:	62 9f       	mul	r22, r18
     f78:	f0 01       	movw	r30, r0
     f7a:	72 9f       	mul	r23, r18
     f7c:	bb 27       	eor	r27, r27
     f7e:	f0 0d       	add	r31, r0
     f80:	b1 1d       	adc	r27, r1
     f82:	63 9f       	mul	r22, r19
     f84:	aa 27       	eor	r26, r26
     f86:	f0 0d       	add	r31, r0
     f88:	b1 1d       	adc	r27, r1
     f8a:	aa 1f       	adc	r26, r26
     f8c:	64 9f       	mul	r22, r20
     f8e:	66 27       	eor	r22, r22
     f90:	b0 0d       	add	r27, r0
     f92:	a1 1d       	adc	r26, r1
     f94:	66 1f       	adc	r22, r22
     f96:	82 9f       	mul	r24, r18
     f98:	22 27       	eor	r18, r18
     f9a:	b0 0d       	add	r27, r0
     f9c:	a1 1d       	adc	r26, r1
     f9e:	62 1f       	adc	r22, r18
     fa0:	73 9f       	mul	r23, r19
     fa2:	b0 0d       	add	r27, r0
     fa4:	a1 1d       	adc	r26, r1
     fa6:	62 1f       	adc	r22, r18
     fa8:	83 9f       	mul	r24, r19
     faa:	a0 0d       	add	r26, r0
     fac:	61 1d       	adc	r22, r1
     fae:	22 1f       	adc	r18, r18
     fb0:	74 9f       	mul	r23, r20
     fb2:	33 27       	eor	r19, r19
     fb4:	a0 0d       	add	r26, r0
     fb6:	61 1d       	adc	r22, r1
     fb8:	23 1f       	adc	r18, r19
     fba:	84 9f       	mul	r24, r20
     fbc:	60 0d       	add	r22, r0
     fbe:	21 1d       	adc	r18, r1
     fc0:	82 2f       	mov	r24, r18
     fc2:	76 2f       	mov	r23, r22
     fc4:	6a 2f       	mov	r22, r26
     fc6:	11 24       	eor	r1, r1
     fc8:	9f 57       	subi	r25, 0x7F	; 127
     fca:	50 40       	sbci	r21, 0x00	; 0
     fcc:	9a f0       	brmi	.+38     	; 0xff4 <__mulsf3_pse+0x88>
     fce:	f1 f0       	breq	.+60     	; 0x100c <__mulsf3_pse+0xa0>
     fd0:	88 23       	and	r24, r24
     fd2:	4a f0       	brmi	.+18     	; 0xfe6 <__mulsf3_pse+0x7a>
     fd4:	ee 0f       	add	r30, r30
     fd6:	ff 1f       	adc	r31, r31
     fd8:	bb 1f       	adc	r27, r27
     fda:	66 1f       	adc	r22, r22
     fdc:	77 1f       	adc	r23, r23
     fde:	88 1f       	adc	r24, r24
     fe0:	91 50       	subi	r25, 0x01	; 1
     fe2:	50 40       	sbci	r21, 0x00	; 0
     fe4:	a9 f7       	brne	.-22     	; 0xfd0 <__mulsf3_pse+0x64>
     fe6:	9e 3f       	cpi	r25, 0xFE	; 254
     fe8:	51 05       	cpc	r21, r1
     fea:	80 f0       	brcs	.+32     	; 0x100c <__mulsf3_pse+0xa0>
     fec:	0c 94 4f 07 	jmp	0xe9e	; 0xe9e <__fp_inf>
     ff0:	0c 94 9a 07 	jmp	0xf34	; 0xf34 <__fp_szero>
     ff4:	5f 3f       	cpi	r21, 0xFF	; 255
     ff6:	e4 f3       	brlt	.-8      	; 0xff0 <__mulsf3_pse+0x84>
     ff8:	98 3e       	cpi	r25, 0xE8	; 232
     ffa:	d4 f3       	brlt	.-12     	; 0xff0 <__mulsf3_pse+0x84>
     ffc:	86 95       	lsr	r24
     ffe:	77 95       	ror	r23
    1000:	67 95       	ror	r22
    1002:	b7 95       	ror	r27
    1004:	f7 95       	ror	r31
    1006:	e7 95       	ror	r30
    1008:	9f 5f       	subi	r25, 0xFF	; 255
    100a:	c1 f7       	brne	.-16     	; 0xffc <__mulsf3_pse+0x90>
    100c:	fe 2b       	or	r31, r30
    100e:	88 0f       	add	r24, r24
    1010:	91 1d       	adc	r25, r1
    1012:	96 95       	lsr	r25
    1014:	87 95       	ror	r24
    1016:	97 f9       	bld	r25, 7
    1018:	08 95       	ret

0000101a <__muluhisi3>:
    101a:	0e 94 18 08 	call	0x1030	; 0x1030 <__umulhisi3>
    101e:	a5 9f       	mul	r26, r21
    1020:	90 0d       	add	r25, r0
    1022:	b4 9f       	mul	r27, r20
    1024:	90 0d       	add	r25, r0
    1026:	a4 9f       	mul	r26, r20
    1028:	80 0d       	add	r24, r0
    102a:	91 1d       	adc	r25, r1
    102c:	11 24       	eor	r1, r1
    102e:	08 95       	ret

00001030 <__umulhisi3>:
    1030:	a2 9f       	mul	r26, r18
    1032:	b0 01       	movw	r22, r0
    1034:	b3 9f       	mul	r27, r19
    1036:	c0 01       	movw	r24, r0
    1038:	a3 9f       	mul	r26, r19
    103a:	70 0d       	add	r23, r0
    103c:	81 1d       	adc	r24, r1
    103e:	11 24       	eor	r1, r1
    1040:	91 1d       	adc	r25, r1
    1042:	b2 9f       	mul	r27, r18
    1044:	70 0d       	add	r23, r0
    1046:	81 1d       	adc	r24, r1
    1048:	11 24       	eor	r1, r1
    104a:	91 1d       	adc	r25, r1
    104c:	08 95       	ret

0000104e <_exit>:
    104e:	f8 94       	cli

00001050 <__stop_program>:
    1050:	ff cf       	rjmp	.-2      	; 0x1050 <__stop_program>
