---
layout: post
title: "AD93xx 芯片手册"
date: 2022-6-29
description: "AD93xx 手册"
tag: 芯片手册
typora-root-url: ..
---

关于官方对于AD9361，AD9364，和AD9363的相关说明，从而进一步了解AD93系列芯片的相关功能。首先AD 9361，9364，9363是高性能高度集成的RF收发器。他们的可编成性和宽带能力使其成为各种收发器应用的理想选择。这些器件将射频前段与灵活的混合信号基带部分和集成频率合成器相结合，通过为处理器提供可配置的数字接口来简化设计。AD9361和AD9364均工作在70MHZ至6.0GHz范围内，而AD9363工作在380MHz至3.8GHz范围内，均涵盖了大多数许可和未许可平端。AD9361和AD9364的通道带宽为200KHz至56MHz，AD9363为200kHz至20MHz。AD9361和AD9363都是2Rx，2 Tx器间，AD9364是1 Rx 1Tx器件。



## 框图

![image-20220709162313356](/images/chips/image-8.png)



## 说明

AD9361和AD9364是一款高度集成的射频（RF）收发器，能够针对各种应用进行配置。这些器件集成了在单个器件中提供所有收发器功能所需的所有射频，混合信号和数字模块。可编程性允许改宽带收发器适用于多种通信标准，包括频分双工（FDD）和时分双工（TDD）系统。这种可编程性还允许器件使用单个12bit并行数据端口，双12bit并行数据端口或12bit低压差分信号（LVDS）接口连接到各种基带处理器（BBP）。LVDS接口用于AD-FMCOMMS2-EBZ，AD-FMCOMMS3-EBZ，AD-FMCOMMS4-EBZ 和 AD-FMCOMMS5-EBZ，因为 CMOS 驱动强度太弱，无法通过连接器。

AD9361 和 AD9364 还提供自校准和自动增益控制 (AGC) 系统，以在变化的温度和输入信号条件下保持高性能水平。此外，该器件包括多种测试模式，允许系统设计人员插入测试音并创建内部环回模式，设计人员可以使用这些模式在原型设计期间调试其设计，并针对特定应用优化其无线电配置。



## 接收链路

接收器部分包含接收 RF 信号并将其转换为 BBP 可用的数字数据所需的所有模块。有两个独立控制的通道可以接收来自不同来源的信号，允许该设备在多输入多输出 (MIMO) 系统中使用，同时共享一个通用频率合成器。

每个通道都有三个输入，可以多路复用到信号链，使 AD9361 适用于具有多个天线输入的分集系统。接收器是一个直接转换系统，包含一个低噪声放大器 (LNA)，后面是匹配的同相 (I) 和正交 (Q) 放大器、混频器和频带整形滤波器，它们将接收到的信号下变频到基带以进行数字化。外部 LNA 也可以连接到设备，使设计人员能够灵活地为他们的特定应用定制接收器前端。

AD9361 RX 信号路径将下变频信号（I 和 Q）传递到基带接收器部分。基带 RX 信号路径由两个可编程模拟低通滤波器、一个 12 位 ADC 和四级数字抽取滤波器组成。可以绕过四个抽取滤波器中的每一个。每个低通滤波器的转角频率都是可编程的。请注意，I 和 Q 路径在示意图上彼此相同。

增益控制是通过遵循预编程的增益索引图来实现的，该图在块之间分配增益以在每个级别上实现最佳性能。这可以通过在快速或慢速模式下启用内部 AGC 或使用手动增益控制来实现，允许 BBP 根据需要进行增益调整。此外，每个通道都包含独立的 RSSI 测量能力、直流偏移跟踪以及自校准所需的所有电路。

接收器包括 12 位 sigma-delta (Σ-Δ) ADC 和可从接收信号生成数据流的可调节采样率。数字化信号可以通过一系列抽取滤波器和具有额外抽取设置的完全可编程的 128 抽头 FIR 滤波器进一步调节。每个数字滤波器模块的采样率可通过改变抽取因子来调整，以产生所需的输出数据速率。

### IQ矫正

AD936x 包含基于静态和动态 RX 正交校准的 IQ 校正，可最大限度地减少接收路径中的相位和增益误差。 RX 正交连续跟踪将使用 RX 数据连续最小化正交误差。最小化正交误差的跟踪假设一个复杂的正交信号，当接收到实数信号时，需要通过控制跟踪控制关闭，或者可能导致 Rx 信号振荡。



## 传输链路

发射器部分由两个相同且独立控制的通道组成，它们提供实现直接转换系统所需的所有数字处理、混合信号和 RF 模块，同时共享一个公共频率合成器。

TX 信号路径从数字接口接收 I-Q 格式的 12 位 2s 补码数据，每个通道（I 和 Q）将该数据通过具有插值选项的完全可编程的 128 抽头 FIR 滤波器。 FIR 输出被发送到一系列额外的插值滤波器，这些滤波器在到达 12 位 DAC 之前提供额外的滤波和数据速率插值。如果需要，可以单独控制和绕过 FIR 滤波器和三个内插滤波器。每个 12 位 DAC 都有一个可调节的采样率。

DAC 的模拟输出在 RF 混频器之前通过两个低通滤波器（以消除采样伪影）。每个低通滤波器的转角频率都是可编程的。此时，I 和 Q 信号在载波频率上重新组合和调制，以传输到输出级。组合信号还通过提供额外频带整形的模拟滤波器，然后将信号传输到输出放大器。每个发射通道都提供宽衰减调整范围和细粒度，以帮助设计人员优化信噪比 (SNR)。

请注意，I 和 Q 路径在示意图上彼此相同。 每个发射通道都内置了自校准电路，以提供自动实时调整。发送器模块还为每个通道提供一个 TX 监控器模块。该模块监控发送器输出，并通过未使用的接收器通道将其路由回 BBP 以进行信号监控。 TX 监控模块仅在接收器空闲时的 TDD 模式操作中可用。



## 锁相环

系统主要有三个主要的PLL，两个RF PLL和一个基带PLL。两个RF PLL（Rx和Tx）具有相同的架构。PLL频率由下列等式控制：

![image-20220712132432967](/images/chips/image-10.png)

其中N~Integer~ 和 N~Fractional~ 是用户可配置的，并且对于每一个PLL都是唯一的。

### 任意精度

虽然两者通常成为“分数”PLLs，但是它们不是“浮点”PLLs。他们具有最小的步长基于参考时钟$$F_{REF}$$ 。对于$$F_{REF}=40.000MHz$$

这意味着步长或分辨率将为：

F~RFPLL~将为4.7683801085593257415158894942215 Hz。该数值来自40000000/8388593（大约0.068 ppm 在70MHz，0.011 ppb在6.0GHz）。

F~BB~将为19.148284313725490196078431372549 Hz。该数值来自40000000/2088960（大约36.76 ppm 在520833.3 kSPS，0.311 ppm在61.44 MSPS）。==msps：采样时间是指两次转换的间隔，为了保证转换的正确完成，采样速率（Sample Rate）必须小于或等于转换速率。可以说转换速率时最大采样速率，因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位KSPS和MSPS。==

这意味着如果您需要将 LO 精确调谐到 2.400000002 GHz - 您不能使用 40.000 MHz 晶体。 这样做的实际影响很小，因为调制解调器等实现中的频率校正算法通常会处理这些小偏移。

### 整数边界杂散

因为两个PLL都使用基于调制器的分数技术，所以调制器不断尝试纠正舜时相对误差。当不需要平均时，繁重的数字活动可能会在输出端产生砸散分量。（当小数部分接近零时，其中”接近“定义为 $$0\pm100000$$。该值在整数的$$\pm1.25%$$。

从通过测量EVM和修改LO创建的图可以看出，在这里，可以看到-48db（0.39%）标称值，当恰好在整数杂散上时降为-40dB(1.0&)。移动线的斜率非常陡峭（因此，将整数杂散移出任何数量总比没有好），并且一旦偏离幅度超过$$\pm1.25%$$，就不会看到整数边界杂散的影响。

![image-20220709173802365](/images/chips/image-9.png)



## Rx和Tx滤波器

在接收和发送链中，有：

模拟低通滤波器用于消除Tx的采样伪影，或进行频带整形以减少Rx侧的相邻信道干扰。

数字差值/抽取滤波器可将数字基带速率（最大64.11 MSPS）上下转换为实际ADC（640MSPS）或DAC（320MSPS）速率。

无论采用何种实施方式（模拟或数字），这些滤波器都会影响通带中，幅度和相位。这必须在系统的某个地方进行补偿。可以在128 tap FIR滤波器内轻松完成（因此通常会完成）。FIR滤波器不仅用于实现低通滤波器，还用于补偿模拟和数字半带滤波器在感兴趣的基带区域中产生的幅度和相位影响。

这些滤波器取决于采样率，时钟和数据速率（设置数字半带滤波器）和射频带宽（设置模拟滤波器）。加载滤波器，然后更改系统中的任何内容，将对整体基带性能产生负面影响。因此这里有一个AD9361/AD9364[滤波器工具](https://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/software/filters)，它将设计一个低通滤波器，确保模拟或数字半带的任何幅度和相位效应在FIR系数内得到适当补偿。
