---
layout: post
title: "[논리회로] 10주차 - 순차회로"
excerpt: "순차회로, 래치, SR 래치, D 래치, En 신호를 가지는 래치, 플립-플롭, 상승 에지, 하강 에지, 클록 에지 트리거, D 플립-플롭, SR 플립-플롭, JK 플립-플롭,"

tags:
  - [논리회로]

toc: true

date: 2024-05-10
last_modified_at: 2024-05-10
---
## 순차회로
- **순차회로**(Sequential Circuit)
  - 현재의 입력 뿐만 아니라,  
  **과거의 입력 or 출력값 까지도 함께 고려**하여 출력값을 결정하는 논리회로  

  - 조합회로와 **기억 소자**(memory element) 들로 구성된다.  

- **상태**(state)
  - 어떤 한 시점에서,  
  순차회로의 **기억 소자에 저장되어 있는 2진 정보**  

  - 한 비트 혹은 여러 비트들로 표현된다.  

  <br>

### 1. 기억 소자
#### [1] 래치
- ***래치(latch)*** : 기본적인 **게이트 회로로 구성**되는 기억 소자.

- ***SR 래치***(SR latch)
  - `NOR` 게이트를 이용  
  ![sr_latch_nor][def]  

    - `S` : **set state** (set `Q` to `1`)
    - `R` : **reset state** (set `R` to `0`)

    - SR 래치의 가장 큰 **단점** : **입력이 모두 `1`인 경우를 금지**함. (비정상)  

  - 입출력 파형  
  ![sr_latch_wave_form][def3]  

  - `NAND` 게이트를 이용해서도 만들 수 있다.  
  ![sr_latch_nand][def4]  
    - 주의할 점은 입력을 not으로 처리.

  - **인에이블(`EN`) 신호**가 추가된 SR 래치
    - `En = 0` -> 입력 신호에 상관 없이 **상태 불변**(no change)
    - `En = 1` -> 기존 SR 래치와 동일  
  ![sr_latch_with_enable][def5]  
    - ★ 이에 대한 입출력 파형을 잘 숙지하고 직접 그려보자.  
    ![sr_latch_with_enable_wave_form][def6]  

    <br>

- ***D 래치***(D latch)
  - SR 래치의 금지된 입력(`1`, `1`)을 방지하기 위한 래치.  
  
  - 하나의 입력 단자로서, **인버터를 이용**해 **반드시 서로 반대 값**을 가지도록 함.  
    - 즉, 입력 경우의 수가 [`1`, `0`] / [`0`, `1`] 단 두 가지  
      - `D = 1` 인 경우 `S = 1`
      - `D = 0` 인 경우 `S = 0`
      - 즉, `D`(`D`ata)의 **입력이 그대로** 나올 것이다.
    
  ![d_latch](https://i.imgur.com/Ir2hBrf.png)

    - 입출력 파형  
    ![d_latch_wave_form][def7]  

    <br>

- ***래치의 문제점***
  - `En` 신호가 *'high'* 상태를 유지하고 있는 동안에는,  
  **입력값이 바뀌면** 그에 따라 **출력도 계속 바뀜**.  

    - 이렇게 출력이 **계속 변경되는 것**은, ***불안정한 상태***  

  - 이에 대한 해결책
    - `En` 신호가  
    `0 -> 1`(rising edge, positive edge, **상승에지**) 또는  
    `1 -> 0`(falling edge, negative edge, **하강에지**)  
    으로 **전이(transit) 되는 순간에만**  
    **상태(state)가 변경**되도록 함.  

  - ***플립-플롭*** : `En` 신호의 **상태 전이(state transition)가 발생하는 순간**의 입력 신호에 따라  
  **상태가 결정되도록 설계**된 기억 소자.  

#### [2] 플립-플롭
- ***플립-플롭(flip_flop)*** : 래치에 **별도의 회로를 추가**하여 구성되는 기억 소자  

- 클록 에지 트리거  
  - **하강 에지 트리거**(falling-edge trigger)  
    - 클록 신호가 **`1 -> 0`으로 transit** 되는 그 순간의 입력 값에 따라,  
    **상태(state)가 결정**되는 방식의 트리거.
  - **상승 에지 트리거**(rising-edge trigger)
    - 클록 신호가 **`0 -> 1`으로 transit** 되는 그 순간의 입력 값에 따라,  
    **상태(state)가 결정**되는 방식의 트리거. 

- ***D 플립플롭***(D flip_flop)
  - 아래는 **하강 에지 트리거 D 플립-플롭**이다.
  ![clock_edge_trigger][def10]
  
  - **상승 에지 트리거**일 때와, **하강 에지 트리거**일 때의 **출력을 비교**해보자.  
  ![clock_edge_trigger_both][def9]
  ![clock_edge_trigger_wave_form][def8]

    - **상승 에지 트리거**는 `CLK`
    - **하강 에지 트리거**는 `(CLK)'` (not) / (bubble)

- ***SR 플립플롭***(SR flip_flop)  
![sr_flip_flop][def2]
  - **상승 에지 트리거 SR 플립-플롭** 입출력 파형  
  ![sr_flip_flop_rising_wave_form][def11]  

  <br>

- ***JK 플립플롭***(JK flip_flop)
  - **SR** 플립-플롭의 **문제점을 보완**했다.  
    - 두 입력의 모두 `1`인 경우를 위한 **새로운 동작 모드 추가**  
  
  - 입력 : `J`, `K`

  - 세 가지 동작 모드  
    - **세트**(set) : `Q -> 1` (if `J=1`, `K=0`)
    - **리셋**(reset) : `Q -> 0` (if `J=0`, `K=1`)
    - **토글**(toggle) : 상태 값이 **현재 상태의 반대로 변경** (if `J=1`, `K=1`)  

  - JK 플립-플롭 회로  
  ![jk_flip_flop][def12]
  - JK 플립-플롭 그래픽 기호, 특성표
  ![jk_flip_flop_table][def13]
  - JK 플립-플롭 상승 에지 트리거 입출력 파형  
  ![jk_flip_flop_wave_form][def14]  

  <br>

<br>
<br>
<br>
<br>
<details>
<summary>주의사항</summary>
<div markdown="1">

이 포스팅은 강원대학교 허정화 교수님의 논리회로 수업을 들으며 내용을 정리 한 것입니다.  
수업 내용에 대한 저작권은 교수님께 있으니,  
다른 곳으로의 무분별한 내용 복사를 자제해 주세요.

</div>
</details>

[def]: https://i.imgur.com/J0jaV5D.png
[def2]: https://i.imgur.com/g5Bc0T5.png
[def3]: https://i.imgur.com/xvm8wrl.png
[def4]: https://i.imgur.com/9tp3P9Q.png
[def5]: https://i.imgur.com/9hP6X3r.png
[def6]: https://i.imgur.com/dpyC0VW.png
[def7]: https://i.imgur.com/y2chuMO.png
[def8]: https://i.imgur.com/vZCWVSf.png
[def9]: https://i.imgur.com/aDcvVlX.png
[def10]: https://i.imgur.com/6q9jyEg.png
[def11]: https://i.imgur.com/O2kyEKB.png
[def12]: https://i.imgur.com/LFlB1IL.png
[def13]: https://i.imgur.com/OKxgqeY.png
[def14]: https://i.imgur.com/MS2ZZEm.png