測試系統 Test   system   for   measuring   a   measure d   device 
 一種 測試系統 包括 一 測試機 台 以及 一待 測裝置 。 測試機 台 根據 一 第一操作 時脈 ， 輸出 至少 二 測試向量 ， 並 根據 一 測試結果 ， 得知 該待 測裝置 是否 正常 。 待 測裝置 根據 第一操作 時脈 ， 接收 該 等 測試向量 ， 再 根據 一 第二 操作 時脈 ， 處理 該 等 測試向量 ， 用以 產生 該 測試結果 。 第一操作 時脈 的 頻率 小於 第二 操作 時脈 的 頻率 。 A   test   system   in clu di ng   a   test   equipment   and   a   measure d   device   is   disc lose d .   The   test   equipment   output s   at   least   two   test   factors   accord in g   to   first   operation   clock   and   obta in s   information   as   to   w he the r   the   measure d   device   is   normal   accord in g   to   a   test   result .   The   measure d   device   receives   the   test   factors   accord in g   to   the   first   operation   clock   and   ex e cut es   a   specific   action   accord in g   to   the   test   factors   and   a   second   operation   clock   to   gene rate   the   test   result .   The   frequency   of   the   second   operation   clock   is   higher   t han   the   frequency   of   the   first   operation   clock . 
 本 發明 係 有 關於 一種 測試系統 ， 特別 是 有 關於 一種 利用 低頻測試 儀器 測試 高 頻裝置 的 測試系統 。 
 半導體積體電路產業 已 快速成長 一段時間 。 隨著 IC 材料 與 設計的 進步 ， 每 一代 的 IC 均 比前 一代 的 IC 更小 更 複雜 。 為 了 提高 積體電路 的 效率 ， 近年 來 積體電路 的 操作頻率 愈來 愈 高 。 
 為 了 確保 積體電路 能夠 正常運作 ， 通常 會 利用 一 測試機 台 測試積體電路 。 測試機 台 提供 測試信號 予 積體電路 。 積體電路 根據 所 接收到 的 測試信號 ， 產生 一 測試結果 。 測試機 台 根據 積體電路 所 產生的 測試結果 ， 判斷 積體電路 是否 正常 。 如果 積體電路 的 操作頻率 為 高頻 時 ， 則 測試機 台需 根據 積體電路 的 操作頻率 ， 提供 測試信號 。 然而 ， 高頻測試 機台 的 成本 相當 昂貴 。 
 本 發明 提供 一種 待 測裝置 ， 耦接 一 測試機 台 。 測試機 台 產生 至少 二 測試向量 ， 並 接收 一 測試結果 。 本 發明 之待 測裝置 包括 一 組合邏輯電路 以及 一主 體電 路 。 組合邏輯電路 包括 一 第一 儲存模組 以及 一 第二 儲存模組 。 第一 儲存模組 根據 一 第一操作 時脈 ， 儲存測試 向量 。 第二 儲存模組 根據 一 第二 操作 時脈 ， 儲存 至少 二 輸出向量 ， 並 根據 第二 操作 時脈 ， 輸出輸出 向量 。 第二 操作 時脈 的 頻率 大於第 一 操作 時脈 的 頻率 。 當 測試向量 均 儲存 於 第一 儲存模組 之中 時 ， 第一 儲存模組 將所 儲存 的 該 等 測試向量 作為 輸出向量 ， 並將 輸出向量 輸出 至 第二 儲存模組 。 主 體電 路 根據 第二 儲存模組 所 輸出的 輸出向量 ， 產生 測試結果 。 測試機 台 根據 測試結果 ， 得知 主 體電 路 是否 正常 。 
 本 發明 另 提供 一種 測試系統 包括 一 測試機 台 以及 一待 測裝置 。 測試機 台 根據 一 第一操作 時脈 ， 輸出 至少 二 測試向量 。 待測 裝置接收 測試向量 ， 用以 產生 一 測試結果 ， 並 包括 一 組合邏輯電路 以及 一主 體電 路 。 組合邏輯電路 包括 一 第一 儲存模組 以及 一 第二 儲存模組 。 第一 儲存模組 根據 一 第一操作 時脈 ， 儲存測試 向量 。 第二 儲存模組 根據 一 第二 操作 時脈 ， 儲存 至少 二 輸出向量 ， 並 根據 第二 操作 時脈 ， 輸出輸出 向量 。 第二 操作 時脈 的 頻率 大於第 一 操作 時脈 的 頻率 。 當 測試向量 均 儲存 於 第一 儲存模組 之中 時 ， 第一 儲存模組 將所 儲存 的 該 等 測試向量 作為 輸出向量 ， 並將 輸出向量 輸出 至 第二 儲存模組 。 主 體電 路 根據 第二 儲存模組 所 輸出的 輸出向量 ， 產生 測試結果 。 測試機 台 根據 測試結果 ， 得知 主 體電 路 是否 正常 。 
 為 讓 本 發明 之 特徵 和 優點 能 更 明顯 易懂 ， 下文 特 舉出 較佳 實施例 ， 並 配合 所 附圖式 ， 作 詳細說明 如下 ： 
 100 ． ． ． 測試系統 
 110 ． ． ． 測試機 台 
 13 0 ． ． ． 待 測裝置 
 13 1 ． ． ． 組合邏輯電路 
 13 3 ． ． ． 主 體電 路 
 210 、 23 0 、 3 10 A ~ 3 10 C 、 330 A ~ 330 C 、 41 0 、 43 0 ． ． ． 儲存模組 
 25 1 、 25 3 ． ． ． 多工器 
 FF 1 ~ FF 64 、 FF R1 
 ~ FF Rn 
 、 FF L1 
 ~ FF Ln 
 ． ． ． 正反器 
 250 、 35 0A 、 35 0B 、 35 0C ． ． ． 切換 模組 
 370 A 、 370 B 、 370 C ． ． ． 重置模組 
 39 0A 、 39 0B 、 39 0C ． ． ． 計數模 組 
 45 0 ． ． ． 重置 / 載入模組 
 4 70 ． ． ． 閂鎖模組 
 RC V ． ． ． 接收模組 
 51 0 ． ． ． 記憶胞陣列 
 53 0 ． ． ． 存取模組 
 
 第1 圖為 本 發明 之 測試系統 之 示意圖 。 
 第2 圖為 本 發明 之 組合邏輯電路 之一 可能 實施例 。 
 第 3A ~ 3C 圖為 本 發明 之 組合邏輯電路 之 可能 實施例 。 
 第 4 圖為 本 發明 之 組合邏輯電路 之 另一 可能 實施例 。 
 第 5 圖為 主 體電 路 之一 可能 實施例 。 
 在 此 使用 之 術語 僅為 用以 描述 特定實施例 而 非 用以 限制 本 發明 。 因此 ， 單數 名詞 「 一個 」 與 「 該 」 亦 包含 複數型 態 ， 除非 文字 明確 地 另作 表示 。 此外 ， 當 說明書 中 使用 「 包含 」 時 ， 係 僅 指出 所述 之 特徵 、 整數 、 步驟 、 操作 、 元件 、 及 / 或 組成 ， 而 非 用以 排除 或 加入 一 或 多個 其它 特徵 、 整數 、 步驟 、 操作 、 元件 、 及 / 或 其 群組 。 
 除非 另作 定義 ， 在 此 所有 詞彙 ( 包含 技術 與 科學 詞彙 ) 均 屬本發 明所屬 技術領域 中 具有通 常知識者 之 一般 理解 。 此外 ， 除非 明白 表示 ， 詞彙 於 一般 字典 中 之 定義 應 解釋為 與 其 相關技術 領域 之 文章 中 意義 一致 ， 而 不應 解釋為 理想 狀態 或 過分 正式 之 語態 。 
 第1 圖為 本 發明 之 測試系統 之 示意圖 。 如圖 所示 ， 測試系統 100 包括 測試機 台 110 以及 待 測裝置 13 0 。 在 本 實施例 中 ， 測試機 台 110 的 操作頻率 小於 待 測裝置 13 0的 操作頻率 。 在 一 可能 實施例 中 ， 測試機 台 110 的 操作頻率 為 MH z 級 ， 而待 測裝置 13 0 操作頻率 為 GHz 級 ， 但 並非 用以 限制 本 發明 。 
 在 一 可能 實施例 中 ， 測試機 台 110 係 為 一 自動測試設備 ( automatic   test   equipment ； ATE ) 。 測試機 台 110 根據 一 第一操作 時脈 ， 輸出 至少 二 測試向量 ( 如 TF 1 
 ~ TF n 
 ) 。 待 測裝置 13 0 耦接 測試機 台 110 ， 用以 接收 測試向量 TF 1 
 ~ TF n 
 ， 並 根據 測試向量 TF 1 
 ~ TF n 
 ， 產生 一 測試結果 TR 
 。 
 在 本 實施例 中 ， 待 測裝置 13 0 包括 組合邏輯電路 ( combinatorial   logic   circuit ) 13 1 以及 主 體電 路 13 3 。 組合邏輯電路 13 1 根據 第一操作 時脈 ， 接收 測試向量 TF 1 
 ~ TF n 
 ， 再將 所 接收到 的 測試向量 TF 1 
 ~ TF n 
 作為 複數 輸出向量 TOF 1 
 ~ TOF n 
 。 組合邏輯電路 13 1 根據 一 第二 操作 時脈 ， 將 輸出向量 TOF 1 
 ~ TOF n 
 輸出 。 在 本 實施例 中 ， 第二 操作 時脈 的 頻率 大於第 一 操作 時脈 的 頻率 。 主 體電 路 13 3 根據 第二 操作 時脈 ， 接收 組合邏輯電路 13 1 所 輸出的 輸出向量 TOF 1 
 ~ TOF n 
 ， 並 根據 輸出向量 TOF 1 
 ~ TOF n 
 ， 產生 一 測試結果 TR 
 。 
 在 本 實施例 中 ， 主 體電 路 13 3 根據 輸出向量 TOF 1 
 ~ TOF n 
 ， 執行 一 特定動作 。 本 發明 並不 限定 特定動作 的 種類 。 在 本 實施例 中 ， 主 體電 路 13 3 所 執行的 特定動作 與 待 測裝置 13 0 有關 。 舉例 而言 ， 若待 測裝置 13 0 係 為 一 儲存裝置 ( 如 記憶體 ) 時 ， 則主 體電 路 13 3 所 執行的 特定動作 與 資料 的 存取 有關 。 若待 測裝置 13 0 係 為 一 處理裝置 ( 如 微處理器 ) 時 ， 則主 體電 路 13 3 所 執行的 特定動作 與 信號的 處理 有關 ， 如 類比信號處理 ， 或是 數位信號處理 。 
 在 執行 完該 特定動作 時 ， 主 體電 路 13 3 產生 測試結果 TR 
 ， 並將 測試結果 TR 
 提供 予 測試機 台 110 。 測試機 台 110 根據 測試結果 TR 
 ， 判斷 主 體電 路 13 3 是否 正常 。 在 本 實施例 中 ， 主 體電 路 13 3 根據 第二 操作 時脈 ， 執行 一 特定動作 ， 而 測試機 台 110 根據 第一操作 時脈 ， 提供 測試向量 TF 1 
 ~ TF n 
 ， 其中 第一操作 時脈 的 頻率 小於 第二 操作 時脈 的 頻率 。 
 第2 圖為 本 發明 之 組合邏輯電路 之一 可能 實施例 。 如圖 所示 ， 組合邏輯電路 13 1 包括 儲存模組 210 以及 23 0 。 儲存模組 210 根據 操作 時脈 CL K ， 儲存測試 向量 TF 1 
 ~ TF n 
 。 在 一 可能 實施例 中 ， 操作 時脈 CL K 的 頻率 與 測試機 台 110 的 操作頻率 相同 。 
 儲存模組 23 0 根據 操作 時脈 d CL K ， 儲存 至少 二 輸出向量 TOF 1 
 ~ TOF n 
 ， 並 根據 操作 時脈 d CL K ， 輸出 所 儲存 的 該 等 輸出向量 TOF 1 
 ~ TOF n 
 。 本 發明 並不 限定 操作 時脈 CL K 與 d CL K 的 來源 。 在 一 可能 實施例 中 ， 操作 時脈 CL K 係 由 測試機 台 110 所 提供 ， 或是 由 一 第一 頻率產生器 ( 如 鎖相迴路 PLL ， 未 顯示 ) 所 產生 。 該 第一 頻率產生器 可能 整合 於 待 測裝置 13 0 之中 。 另外 ， 操作 時脈 d CL K 可 由 一 第二 頻率產生器 ( 未 顯示 ) 所 產生 。 在 一 可能 實施例 中 ， 第二 頻率產生器 亦可 整合 在 待 測裝置 13 0 之中 。 
 操作 時脈 d CL K 的 頻率 大於 操作 時脈 CL K 的 頻率 。 在 一 可能 實施例 中 ， 操作 時脈 d CL K 的 頻率 與操作 時脈 CL K 的 頻率 之間 具有 倍數 關係 。 
 在 本 實施例 中 ， 當 儲存 於 儲存模組 210 的 測試向量 的 數量 達 一 預設 數量 時 ， 儲存模組 210 將所 儲存 的 測試向量 輸出 至 儲存模組 23 0 。 儲存模組 23 0 儲存 所 接收到 的 測試向量 ， 其中 儲存模組 23 0 所 儲存 的 測試向量 稱為 輸出向量 。 儲存模組 23 0 根據 操作 時脈 d CL K ， 將所 儲存 的 輸出向量 輸出 至主 體電 路 13 3 。 主 體電 路 13 3 根據 該 等 輸出向量 以及 操作 時脈 d CL K ， 產生 一 測試結果 TR 
 。 
 在 一般的 測試系統 中 ， 若待 測裝置 的 操作頻率 為 GHz 級 時 ， 則 外部的 測試機 台 的 操作頻率 也 必須 為 GHz 級 ， 才能 準確地 測試 主 體電 路 13 3 。 若 外部的 測試機 台 的 操作頻率 小於 待 測裝置 的 操作頻率 時 ， 則無法 準確地 測試 待 測裝置 ， 並且 外部的 測試機 台 也 無法 接收到 正確的 測試信號 。 
 然而 ， 在 本 實施例 中 ， 測試機 台 110 的 操作頻率 可 小於 待 測裝置 13 0的 操作頻率 。 本 發明 並不 限定 測試機 台 110 的 操作頻率 需 等於 待 測裝置 13 0的 操作頻率 。 在 本 實施例 中 ， 測試機 台 110 的 操作頻率 為 MH z 級 ( 如 200 MH z ) ， 而待 測裝置 13 0的 操作頻率 為 GHz 級 ( 如 1.6 GHz ) 。 測試機 台 110 係 根據 一 操作 時脈 ( 如 200 MH z ) ， 提供 測試向量 TF 1 
 ~ TF n 
 。 儲存模組 210 根據 測試機 台 110 的 操作頻率 ( 如 200 MH z ) ， 依序 地 接收 並 儲存測試 向量 TF 1 
 ~ TF n 
 。 儲存模組 23 0 根據 待 測裝置 13 0的 操作 時脈 ( 如 1.6 GHz ) ， 接收 並 儲存儲存 模組 210 所 輸出的 輸出向量 TOF 1 
 ~ TOF n 
 ， 其中 儲存 在 儲存模組 210 的 測試向量 會 同時 輸出 並 儲存 至 儲存模組 23 0 。 儲存 在 儲存模組 23 0的 測試向量 稱為 輸出向量 。 儲存模組 23 0 根據 待 測裝置 13 0的 操作 時脈 ( 如 1.6 GHz ) ， 將所 儲存 的 輸出向量 TOF 1 
 ~ TOF n 
 ( 也 就是 測試向量 TF 1 
 ~ TF n 
 ) 輸出 至主 體電 路 13 3 。 由於 主 體電 路 13 3 根據 待 測裝置 13 0的 操作 時脈 ( 如 1.6 GHz ) 接收 輸出向量 TOF 1 
 ~ TOF n 
 ， 因此 ， 主 體電 路 13 3 可 提供 準確的 測試結果 TR 
 予 測試機 台 110 。 
 如 第2 圖 所示 ， 組合邏輯電路 13 1 更 包括 一 切換 模組 250 ， 用以 適時 地將 儲存模組 210 所 儲存 的 測試向量 ， 傳送 至 儲存模組 23 0 。 本 發明 並不 限定 切換 模組 250 的 電路架構 。 在 其它 實施例 中 ， 只要 能 適時 地將 儲存模組 210 所 儲存 的 測試向量 載入 至 儲存模組 23 0 之中 ， 均 可 作為 切換 模組 250 。 
 在 本 實施例 中 ， 切換 模組 250 包括 多工器 25 1 及 25 3 。 當一 載入 信號 SL 
 被 致能 時 ， 多工器 25 1 及 25 3 便將 儲存模組 210 所 儲存 的 測試向量 ， 傳送 至 儲存模組 23 0 。 相反地 ， 當 載入 信號 SL 
 未 被 致能 時 ， 多工器 25 1 及 25 3 便 傳送 空白 信號 NO P ( No   Operation ) 予 儲存模組 23 0 。 
 在 本 實施例 中 ， 儲存模組 210 及 23 0 各自 具有 至少 兩 暫存器 。 本 發明 並不 限定 暫存器 的 數量 及 種類 。 在 一 可能 實施例 中 ， 暫存器 可 由 D型正反器 所 構成 。 為 方便 說明 ， 第2 圖僅 顯示 正反器 FF 1 ~ FF 4 ， 但 非 用以 限制 本 發明 。 
 在 一 第一 期間 ， 正反器 FF 1 儲存測試 向量 TF 1 
 ~ TF n 
 中 之一 第一 測試向量 ( 如 TF 1 
 ) 。 此時 ， 正反器 FF 2 尚未 儲存測試 向量 。 
 接著 ， 在 一 第二 期間 ， 正反器 FF 1 所 儲存 的 第一 測試向量 TF 1 
 被 輸出 至 正反器 FF 2 。 因此 ， 正反器 FF 2 儲存 第一 測試向量 TF 1 
 。 此時 ， 正反器 FF 1 儲存測試 向量 TF 1 
 ~ TF n 
 中 之一 第二 測試向量 ( 如 TF 2 
 ) 。 
 接著 ， 在 一 第三 期間 ， 由於 正反器 FF 1 及 FF 2 均 儲存測試 向量 ， 故 正反器 FF 1 所 儲存 的 第二 測試向量 TF 2 
 以及 正反器 FF 2 所 儲存 的 第二 測試向量 TF 1 
 會 同時 被 傳送 至 正反器 FF 3 及 FF 4 之中 。 在 本 實施例 中 ， 正反器 FF 2 將所 儲存 的 測試向量 TF 1 
 作為 一 第一 輸出向量 ( 如 TOF 1 
 ) ， 並 傳送 至 正反器 FF 3 。 此外 ， 正反器 FF 1 將所 儲存 的 第二 測試向量 TF 2 
 作為 一 第二 輸出向量 ( 如 TOF 2 
 ) ， 並 傳送 至 正反器 FF 4 。 
 接著 ， 在 一 第四 期間 ， 儲存模組 23 0 根據 操作 時脈 d CL K ， 依序 輸出 第一 輸出向量 TOF 1 
 以及 第二 輸出向量 TOF 2 
 予主 體電 路 13 3 。 在 本 實施例 中 ， 操作 時脈 d CL K 的 頻率 等於 主 體電 路 13 3 的 操作頻率 。 
 接著 ， 在 一 第五 期間 ， 正反器 FF 1 儲存測試 向量 TF 1 
 ~ TF n 
 中 之一 第三 測試向量 ( 如 TF3 
 ) 。 此時 ， 正反器 FF 2 尚未 儲存測試 向量 。 
 接著 ， 在 一 第六 期間 ， 正反器 FF 1 所 儲存 的 第三 測試向量 TF3 
 被 輸出 至 正反器 FF 2 。 因此 ， 正反器 FF 2 儲存 第三 測試向量 TF3 
 。 此時 ， 正反器 FF 1 儲存測試 向量 TF 1 
 ~ TF n 
 中 之一 第四 測試向量 ( 如 TF 4 
 ) 。 
 接著 ， 在 一 第七 期間 ， 正反器 FF 2 將所 儲存 的 第三 測試向量 TF3 
 作為 一 第三 輸出向量 ( 如 TOF 3 
 ) ， 並將 第三 輸出向量 TOF 3 
 傳送 至 正反器 FF 3 。 此外 ， 正反器 FF 1 將所 儲存 的 第四 測試向量 TF 4 
 作為 一 第四 輸出向量 ( 如 TOF 4 
 ) ， 並將 第四 輸出向量 TOF 4 
 傳送 至 正反器 FF 3 。 其餘 依此 類推 。 
 在 本 實施例 中 ， 正反器 FF 1 ~ FF 4 均 為 正緣 觸發 正反器 ， 但 並非 用以 限制 本 發明 。 在 一 可能 實施例 中 ， 正反器 FF 1 ~ FF 4 均 為 負緣 觸發 正反器 。 
 在 其它 實施例 中 ， 正反器 FF 1 及 FF 4 為 正緣 觸發 正反器 ， 而 正反器 FF 2 及 FF 3 為 負緣 觸發 正反器 。 在 此例 中 ， 正反器 FF 1 及 FF 2 所 接收到 的 操作 時脈 的 頻率相 同 ， 但 相位 相反 。 同樣 地 ， 正反器 FF 3 及 FF 4 所 接收到 的 操作 時脈 的 頻率相 同 ， 但 相位 相反 。 
 第 3A 圖為 本 發明 之 組合邏輯電路 之 另一 可能 實施例 。 在 本 實施例 中 ， 組合邏輯電路 13 1 包括 ， 儲存模組 3 10 A 、 330 A 、 切換 模組 35 0A 、 重置模組 370 A 以及 計數模 組 39 0A 。 
 在 本 實施例 中 ， 儲存模組 3 10 A 具有 正反器 FF 1 ~ FF 32 ， 而 儲存模組 330 A 具有 正反器 FF 33 ~ FF 64 ， 但 並非 用以 限制 本 發明 。 儲存模組 3 10 A 的 正反器 FF 1 ~ FF 32 彼此 串聯 在 一起 。 同樣 地 ， 儲存模組 330 A 的 正反器 FF 33 ~ FF 64 彼此 串聯 在 一起 。 
 儲存模組 3 10 A 根據 操作 時脈 CL K ， 依序 接收測試 機台 110 所 提供 的 一起 始 向量 TS T 
 以及 測試向量 TF 1 
 ~ TF n 
 。 在 本 實施例 中 ， 當 操作 時脈 CL K 具有 第一 上升邊緣 時 ， 正反器 FF 1 便 可 儲存 起始 向量 TS T 
 。 當 操作 時脈 CL K 具有 第二 上升邊緣 時 ， 正反器 FF 1 將 本身 所 儲存 的 起始 向量 TS T 
 輸出 至 正反器 FF 2 ， 並改 儲存測試 向量 TF 1 
 。 此時 ， 正反器 FF 2 儲存 起始 向量 TS T 
 。 
 然後 ， 當 操作 時脈 CL K 具有 第三 上升邊緣 時 ， 正反器 FF 1 將 測試向量 TF 1 
 載入 至 正反器 FF 2 ， 並改 儲存測試 向量 TF 2 
 。 此時 ， 正反器 FF 2 將 原本 所 儲存 的 測試向量 TF 1 
 載入 至 正反器 FF 3 ， 並改 儲存測試 向量 TF 2 
 。 此時 ， 正反器 FF 3 儲存 起始 向量 TS T 
 。 
 當 操作 時脈 CL K 具有 第三 十三個 上升邊緣 時 ， 正反器 FF 1 ~ FF 32 分別 儲存測試 向量 TF3 2 
 ~ TF 1 
 ， 並且 重置模組 370 A 接收到 起始 向量 TS T 
 。 在 本 實施例 中 ， 當 重置模組 370 A 接收到 起始 向量 TS T 
 時 ， 表示 正反器 FF 1 ~ FF 32 已 儲存測試 向量 TF3 2 
 ~ TF 1 
 ， 因此 ， 重置模組 370 A 產生 一 重置信號 SR 
 。 
 在 本 實施例 中 ， 重置模組 370 產生 重置信號 SR 
 ， 用以 觸發 切換 模組 35 0A ， 使得 儲存 在 正反器 FF 1 ~ FF 32 的 測試向量 TF3 2 
 ~ TF 1 
 可 同時 被 傳送 並 儲存 至 正反器 FF 64 ~ FF 33 之中 。 此時 ， 計數模 組 39 0A 被 重置信號 SR 
 所 重置 ， 並 開始計數 。 當 計數模 組 39 0A 計數 到 一 預設值 時 ， 便 產生 一 載入 信號 SL 
 ， 用以 再次 觸發 切換 模組 35 0A ， 使得 切換 模組 35 0A 再次 將 儲存 在 儲存模組 3 10 A 的 測試向量 ( 如 TF 64 
 ~ TF3 3 
 ) ， 傳送 並 儲存 至 儲存模組 330 A 。 
 本 發明 並不 限定 重置模組 370 A 的 種類 。 在 一 可能 實施例 中 ， 重置模組 370 A 係 為 一 解碼器 ， 用以 判斷 是否 接收到 起始 向量 TS T 
 。 另外 ， 在 一 實施例 中 ， 當 重置信號 SR 
 或 載入 信號 SL 
 被 產生 時 ， 切換 模組 35 0A 便將 儲存模組 3 10 A 所 儲存 的 測試向量 ， 傳送 至 儲存模組 330 A 。 
 第3 B 圖為 組合邏輯電路 之 另一 可能 實施例 。 第3 B 圖 相似 第 3A 圖 ， 不同 之處 在於 ， 第3 B 圖的 重置模組 370 B 係設 置 在 正反器 FF 1 之前 。 在 此 實施例 中 ， 當 重置模組 370 B 接收到 起始 向量 TS T 
 時 ， 計數模 組 39 0B 便 開始計數 。 
 當 計數模 組 39 0B 計數 到 一 第一 預設值 時 ， 便 產生 一 觸發信號 SL 
 ， 用以 觸發 切換 模組 35 0B 。 切換 模組 35 0B 將 儲存模組 3 10 B 所 儲存 的 測試向量 ， 傳送 至 儲存模組 330 B 。 在 本 實施例 中 ， 第一 預設值 與 所 儲存 的 測試向量 的 數量 有關 。 
 當 儲存模組 3 10 B 所 儲存 的 測試向量 全 被 傳送 至 儲存模組 330 B 後 ， 計數模 組 39 0B 會 被 重置 ， 用以 重新 計數 。 當 計數模 組 39 0B 再次 計數 到 第一 預設值 時 ， 則 儲存模組 3 10 B 所 儲存 的 測試向量 將 再次 被 傳送 至 儲存模組 330 B 。 
 第 3C 圖為 組合邏輯電路 之 另一 可能 實施例 。 第 3C 圖 相似 第 3A 圖 ， 不同 之處 在於 ， 第 3C 圖的 重置模組 370 C 係設 置 在 正反器 FF 1 與 FF 32 之間 。 在 本 實施例 中 ， 當 重置模組 370 C 接收到 起始 向量 TS T 
 時 ， 便 產生 重置信號 SR 
 予 計數模 組 39 0C ， 用以 重置 計數模 組 39 0C ， 使得 計數模 組 39 0C 開始計數 。 當 計數模 組 39 0C 計數 到 一 第二 預設值 時 ， 便 產生 一 觸發信號 SL 
 ， 用以 觸發 切換 模組 35 0C ， 使得 切換 模組 35 0C 將 儲存模組 3 10 C 所 儲存 的 測試向量 ， 傳送 至 儲存模組 330 C 。 在 本 實施例 中 ， 第二 預設值 小於 第一 預設值 ， 並且 第二 預設值 與 重置模組 370 C 的 設置 位置 有關 。 
 第 4 圖為 本 發明 之 組合邏輯電路 之 另一 可能 實施例 。 如圖 所示 ， 組合邏輯電路 13 1 包括 ， 儲存模組 41 0 、 43 0 、 重置 / 載入模組 45 0 、 閂鎖模組 4 70 以及 接收模組 RC V 。 接收模組 RC V 接收 測試向量 TF 1 
 ~ TF n 
 。 
 在 本 實施例 中 ， 接收模組 RC V 轉換 測試向量 TF 1 
 ~ TF n 
 的 位準 ， 並 輸出 轉換 後的 結果 。 閂鎖模組 4 70 閂鎖 接收模組 RC V 的 輸出信號 ， 並將 閂鎖 後的 結果 輸出 至 儲存模組 41 0 。 在 其它 實施例 中 ， 可 省略 接收模組 RC V 及 閂鎖模組 4 70 。 
 當 儲存模組 41 0 所 儲存 的 測試向量 的 數量 達 一 預設 數量 時 ， 重置 / 載入模組 45 0 致能 一 載入 信號 SL 
 ， 使得 儲存模組 41 0 所 儲存 的 測試向量 被 傳送 至 儲存模組 43 0 。 在 本 實施例 中 ， 重置 / 載入模組 45 0 整合 第 3A 圖的 重置模組 370 A 與 計數模 組 39 0A 。 
 如 第 4 圖 所示 ， 正反器 FF R1 
 ~ FF Rn 
 均 具有 一 切換器 SW 。 當 載入 信號 SL 
 被 致能 時 ， 正反器 FF R1 
 ~ FF Rn 
 儲存正反器 FF L1 
 ~ FF Ln 
 所 輸出的 測試向量 ， 然後 再 根據 操作 時脈 d CL K ， 將所 儲存 的 測試向量 傳送 至 一主 體電 路 。 操作 時脈 d CL K 的 頻率 大於 儲存模組 41 0 所 接收到 的 操作 時脈 CL K 的 頻率 。 
 第 5 圖為 主 體電 路 之一 可能 實施例 。 在 本 實施例 中 ， 主 體電 路 包括 記憶胞陣列 51 0 以及 存取模組 53 0 ， 但 並非 用以 限制 本 發明 。 記憶胞陣列 51 0 具有 複數 記憶胞 。 存取模組 53 0 根據 輸出向量 TOF 1 
 ~ TOF n 
 ， 對 記憶胞陣列 51 0 進行 一 存取 動作 ， 其中 存取 動作 所 產生的 一 存取 結果 作為 一 測試結果 TR 
 。 一 外部 測試儀器 ( 如 測試機 台 110 ) 便 可 根據 測試向量 TF 1 
 ~ TF n 
 與 測試結果 TR 
 ， 得知 主 體電 路 是否 正常運作 。 
 雖 然本 發明 已以 較佳 實施例 揭露 如 上 ， 然其 並非 用以 限定 本 發明 ， 任何 所屬技 術領域 中 具有通 常知識者 ， 在 不 脫離 本 發明 之 精神 和範 圍內 ， 當可作 些許 之 更動 與 潤飾 ， 因此 本 發明 之 保護範圍 當視後附 之 申請專利範圍 所 界定者 為準 。 
 一種 測試系統 ， 包括 ： 一 測試機 台 ， 根據 一 第一操作 時脈 ， 輸出 至少 二 測試向量 ； 以及 一待 測裝置 ， 接收 該 等 測試向量 ， 用以 產生 一 測試結果 ， 並 包括 ： 一 組合邏輯電路 ， 包括 ： 一 第一 儲存模組 ， 根據 一 第一操作 時脈 ， 儲存 該 等 測試向量 ， 其中 該 第一 儲存模組 包括 至少 二 正反器 ； 以及 一 第二 儲存模組 ， 根據 一 第二 操作 時脈 ， 儲存 至少 二 輸出向量 ， 並 根據 該 第二 操作 時脈 ， 輸出 該 等 輸出向量 ， 該 第二 操作 時脈 的 頻率 大於 該 第一操作 時脈 的 頻率 ， 其中 該 第二 儲存模組 包括 至少 二 正反器 ； 其中 當該 等 測試向量 均 儲存 於 該 第一 儲存模組 之中 時 ， 該 第一 儲存模組 將所 儲存 的 該 等 測試向量 作為 該 等 輸出向量 ， 並將 該 等 輸出向量 輸出 至該 第二 儲存模組 ； 以及 一主 體電 路 ， 根據 該 第二 儲存模組 所 輸出的 該 等 輸出向量 ， 產生 該 測試結果 ， 該 測試機 台 根據 該 測試結果 ， 得知 該主 體電 路 是否 正常 ， 在 一 第一 期間 ， 該 等 正反器 中 之一 第一 正反器儲存 該 等 測試向量 中 之一 第一 測試向量 ； 在 一 第二 期間 ， 該 第一 正反器 所 儲存 的 該 第一 測試向量 被 傳送 至 該 等 正反器 中 之一 第二 正反器 ， 並且 該 第一 正反器儲存 該 等 測試向量 中 之一 第二 測試向量 ； 以及 
 在 一 第三 期間 ， 該 第二 正反器 將所 儲存 的 該 第一 測試向量 作為 該 等 輸出向量 中 之一 第一 輸出向量 ， 並且 該 第一 輸出向量 被 傳送 並 儲存 至該 第二 儲存模組 的 該 等 正反器 中 之一 第三 正反器 ， 該 第一 正反器 將所 儲存 的 該 第二 測試向量 作為 該 等 輸出向量 中 之一 第二 輸出向量 ， 並且 該 第二 輸出向量 被 傳送 並 儲存 至該 第二 儲存模組 的 該 等 正反器 中 之一 第四 正反器 。 
 
 
 如 申請專利範圍 第1 項 所述 之 測試系統 ， 其中 該 等 測試向量 係 依序 被 儲存 至該 第一 儲存模組 ， 該 等 輸出向量 係 同時 被 該 第二 儲存模組 所 儲存 。 
 
 
 如 申請專利範圍 第1 項 所述 之 測試系統 ， 其中 該 第一 至 第四 正反器 均 為 正緣 觸發 正反器 。 
 
 
 如 申請專利範圍 第1 項 所述 之 測試系統 ， 其中 該 第一 至 第四 正反器 均 為 負緣 觸發 正反器 。 
 
 
 如 申請專利範圍 第1 項 所述 之 測試系統 ， 其中 該 第一 及 第四 正反器 均 為 正緣 觸發 正反器 ， 該 第二 及第三 正反器 均 為 負緣 觸發 正反器 。 
 
 
 如 申請專利範圍 第1 項 所述 之 測試系統 ， 其中 該 測試機 台 更 提供 一起 始 向量 ； 該 組合邏輯電路 更 包括 ： 一 重置模組 ， 當 接收到 該 起始 向量 時 ， 產生 一 重置信號 ； 以及 一 計數模 組 ， 當 接收到 該 重置信號 時 ， 便 開始計數 ， 當 計數 到 一 預設值 時 ， 該 第一 儲存模組 所 儲存 的 測試向量 
 便 被 作為 該 等 輸出向量 ， 並被 傳送 至該 第二 儲存模組 。 
 
 
 如 申請專利範圍 第 6 項 所述 之 測試系統 ， 其中 該 第一 儲存模組 具有 複數暫存器 ， 用以 儲存 該 等 測試向量 ， 該 第二 儲存模組 具有 複數暫存器 ， 用以 儲存 該 等 輸出向量 ， 該 第一 儲存模組 的 暫存器 數量 與 該 第二 儲存模組 的 暫存器 數量 相等 ， 並且 該 預設值 與 該 第一 儲存模組 的 暫存器 數量 有關 。 
 
 
 如 申請專利範圍 第1 項 所述 之 測試系統 ， 其中 該主 體電 路 包括 ： 一 記憶胞陣列 ， 具有 複數 記憶胞 ； 以及 一 存取模組 ， 根據 該 第二 儲存模組 所 儲存 的 該 等 輸出向量 ， 對 該 等 記憶胞 進行 一 存取 動作 ， 該 存取 動作 所 產生的 一 存取 結果 作為 該 測試結果 。 
 