# üßÆ Serie 2 ‚Äì Implementaci√≥n de FSM con Multiplexaci√≥n de Displays y Programaci√≥n en FPGA (Basys 3)

## üß† Descripci√≥n General

Esta pr√°ctica implementa y complementa la **m√°quina de estados finitos (FSM)** desarrollada en los parciales anteriores, ahora ejecutada en **hardware real** utilizando la **FPGA Basys 3**.  
El sistema combina la **l√≥gica secuencial** de una garita de parqueo con una **interfaz visual multiplexada** que muestra tanto la informaci√≥n del sistema como un **reloj en formato 24 h**, todo dentro del mismo hardware.

El proyecto se divide en **dos m√≥dulos funcionales** principales:

1. **Sistema de Garita (FSM)**  
   Implementa dos m√°quinas de estados:
   - **M1 ‚Äì M√°quina de Sellado (Moore):** controla el proceso de validaci√≥n del ticket al insertar monedas.  
   - **M2 ‚Äì M√°quina de Talanquera (Mealy):** controla la apertura y cierre de la barrera seg√∫n el ticket y el sensor del veh√≠culo.

2. **Reloj Digital (Clock 24 h)**  
   Genera y actualiza la hora local en formato HH:MM, visualizada en los displays de 7 segmentos.  
   Est√° implementado mediante contadores s√≠ncronos que simulan segundos, minutos y horas, con una base de tiempo ajustable.

Ambas funciones se integran dentro de un m√≥dulo superior (`Top_basys3`) que permite alternar entre las dos vistas usando el **bot√≥n U** de la Basys3.  
Por defecto, el sistema inicia mostrando la **FSM** y, al presionar el bot√≥n, cambia a la **vista de reloj**.

---

## ‚öôÔ∏è Entradas y Salidas (FPGA)

| Se√±al | Tipo | Descripci√≥n |
|-------|------|-------------|
| `clk` | Entrada | Reloj de 100 MHz de la Basys 3 |
| `btnC` | Entrada | Reset global del sistema |
| `btnU` | Entrada | Alterna entre la vista de **FSM** y **reloj** |
| `sw[0]` | Entrada | Ticket insertado (`iT`) |
| `sw[1]` | Entrada | Moneda insertada (`iM`) |
| `sw[2]` | Entrada | Sensor del veh√≠culo (`C`) |
| `an[3:0]` | Salida | Control de los 4 displays de 7 segmentos (activos en bajo) |
| `seg[6:0]` | Salida | Segmentos de los displays (activos en bajo) |
| `dp` | Salida | Punto decimal (apagado) |

---

## üí° Multiplexaci√≥n de los Displays de 7 Segmentos

El sistema utiliza los cuatro displays integrados de la Basys3 con **multiplexaci√≥n temporal** controlada por un contador r√°pido.  
Cada 1 ms se activa uno de los displays con el valor correspondiente, dando la apariencia de que todos permanecen encendidos al mismo tiempo.

### Vistas disponibles:

- **Vista FSM:**  
  - **Display 3 (izq.)** ‚Üí Estado de la talanquera (`TAL2`)  
  - **Display 0 (der.)** ‚Üí Contador de monedas (`D1`)  
  - Los dem√°s displays permanecen apagados.

- **Vista Reloj (Clock):**  
  - **Displays 3‚Äì2** ‚Üí Horas (`HH`)  
  - **Displays 1‚Äì0** ‚Üí Minutos (`MM`)

El cambio entre ambas vistas se realiza mediante el **bot√≥n U**, el cual pasa por un **m√≥dulo de debounce** y un **generador de pulso √∫nico** (`one_pulse`) para evitar rebotes y duplicaciones de se√±ales.

---

## üî© Arquitectura del Sistema

### M√≥dulos Principales:

- **`M1_Moore`**  
  FSM de tipo Moore para el conteo de monedas y validaci√≥n del ticket.

- **`M2_Mealy`**  
  FSM de tipo Mealy para el control de la barrera seg√∫n el ticket validado y el sensor de veh√≠culo.

- **`Top_FSM`**  
  Integra las dos m√°quinas anteriores y genera las se√±ales principales del sistema.

- **`clock`**  
  Implementa el reloj 24 h con contadores internos para segundos, minutos y horas. Incluye una base de tiempo configurable para acelerar las pruebas.

- **`display_7segments`**  
  Se encarga de la multiplexaci√≥n y decodificaci√≥n de los n√∫meros BCD hacia los 4 displays de la Basys3.

- **`debouncer`** y **`one_pulse`**  
  Acondicionan la se√±al del bot√≥n U para generar una sola transici√≥n limpia por pulsaci√≥n.

- **`clk_psc`**  
  Divisor de reloj para ralentizar las transiciones de la FSM y hacer visible su funcionamiento.

- **`Top_basys3`**  
  M√≥dulo superior que conecta todos los anteriores, define la l√≥gica de multiplexaci√≥n entre reloj y FSM, y vincula los puertos f√≠sicos de la FPGA.

---

## üé• Evidencias en Video

### Ejercicio 1 ‚Äì Implementaci√≥n de la FSM

- **Demostraci√≥n de FSM sin reloj (antes de la actualizaci√≥n del parcial):**  
  [https://youtu.be/XsA-RSCqKbk](https://youtu.be/XsA-RSCqKbk)  

- **Demostraci√≥n de FSM con reloj (versi√≥n final):**  
  [https://youtu.be/OaL7UdaPSfI](https://youtu.be/OaL7UdaPSfI)  

- **Explicaci√≥n del c√≥digo:**  
  [https://youtu.be/86AQyynaU6M](https://youtu.be/86AQyynaU6M)

---

### Ejercicio 2 ‚Äì Etapas del flujo de Vivado

Este ejercicio corresponde al **proceso de descarga del binario a la FPGA**, abarcando las cuatro etapas principales del flujo de dise√±o en Vivado:

1. **RTL Schematic (Elaborated Design)** ‚Äì Representaci√≥n l√≥gica del sistema antes de la s√≠ntesis.  
2. **Synthesis Design** ‚Äì Traducci√≥n del RTL a celdas f√≠sicas (LUTs, DSPs, flip-flops).  
3. **Implementation Design** ‚Äì Colocaci√≥n y ruteo f√≠sico en la FPGA, verificaci√≥n de DRC y Slack.  
4. **Bitstream / Hardware Manager** ‚Äì Generaci√≥n del archivo .bit y programaci√≥n en la Basys3.  

üì∫ **Explicaci√≥n completa del flujo y las vistas gr√°ficas:**  
[https://youtu.be/46htZkBVLcM](https://youtu.be/46htZkBVLcM)
