module and8(input logic [7:0] a,
output logic y);
assign y = &a;
// &a записать гораздо проще, чем
// assign y = a[7] & a[6] & a[5] &
// a[4] & a[3] & 
endmodule