Simulator report for MIC1
Tue Jul 22 16:37:46 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 423 nodes    ;
; Simulation Coverage         ;      48.23 % ;
; Total Number of Transitions ; 738          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                ;
+--------------------------------------------------------------------------------------------+------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                              ; Default Value ;
+--------------------------------------------------------------------------------------------+------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                           ; Timing        ;
; Start time                                                                                 ; 0 ns                                                 ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                  ;               ;
; Vector input source                                                                        ; C:/Users/micha/Downloads/Mandinha/register_32bit.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                   ; On            ;
; Check outputs                                                                              ; Off                                                  ; Off           ;
; Report simulation coverage                                                                 ; On                                                   ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                   ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                   ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                   ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                  ; Off           ;
; Detect glitches                                                                            ; Off                                                  ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                  ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                  ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                  ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                  ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                   ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                           ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                  ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                  ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                 ; Auto          ;
+--------------------------------------------------------------------------------------------+------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      48.23 % ;
; Total nodes checked                                 ; 423          ;
; Total output ports checked                          ; 423          ;
; Total output ports with complete 1/0-value coverage ; 204          ;
; Total output ports with no 1/0-value coverage       ; 179          ;
; Total output ports with no 1-value coverage         ; 179          ;
; Total output ports with no 0-value coverage         ; 219          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                      ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; Node Name                                                     ; Output Port Name                                              ; Output Port Type ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; |register_32bit|OUTPUT_A[31]                                  ; |register_32bit|OUTPUT_A[31]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[30]                                  ; |register_32bit|OUTPUT_A[30]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[29]                                  ; |register_32bit|OUTPUT_A[29]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[28]                                  ; |register_32bit|OUTPUT_A[28]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[26]                                  ; |register_32bit|OUTPUT_A[26]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[24]                                  ; |register_32bit|OUTPUT_A[24]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[23]                                  ; |register_32bit|OUTPUT_A[23]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[22]                                  ; |register_32bit|OUTPUT_A[22]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[21]                                  ; |register_32bit|OUTPUT_A[21]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[20]                                  ; |register_32bit|OUTPUT_A[20]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[18]                                  ; |register_32bit|OUTPUT_A[18]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[16]                                  ; |register_32bit|OUTPUT_A[16]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[15]                                  ; |register_32bit|OUTPUT_A[15]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[14]                                  ; |register_32bit|OUTPUT_A[14]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[13]                                  ; |register_32bit|OUTPUT_A[13]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[12]                                  ; |register_32bit|OUTPUT_A[12]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[10]                                  ; |register_32bit|OUTPUT_A[10]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[8]                                   ; |register_32bit|OUTPUT_A[8]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[7]                                   ; |register_32bit|OUTPUT_A[7]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[6]                                   ; |register_32bit|OUTPUT_A[6]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[5]                                   ; |register_32bit|OUTPUT_A[5]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[4]                                   ; |register_32bit|OUTPUT_A[4]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[2]                                   ; |register_32bit|OUTPUT_A[2]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[0]                                   ; |register_32bit|OUTPUT_A[0]                                   ; pin_out          ;
; |register_32bit|inst9[31]                                     ; |register_32bit|inst9[31]                                     ; out              ;
; |register_32bit|inst9[30]                                     ; |register_32bit|inst9[30]                                     ; out              ;
; |register_32bit|inst9[29]                                     ; |register_32bit|inst9[29]                                     ; out              ;
; |register_32bit|inst9[28]                                     ; |register_32bit|inst9[28]                                     ; out              ;
; |register_32bit|inst9[26]                                     ; |register_32bit|inst9[26]                                     ; out              ;
; |register_32bit|inst9[24]                                     ; |register_32bit|inst9[24]                                     ; out              ;
; |register_32bit|inst9[23]                                     ; |register_32bit|inst9[23]                                     ; out              ;
; |register_32bit|inst9[22]                                     ; |register_32bit|inst9[22]                                     ; out              ;
; |register_32bit|inst9[21]                                     ; |register_32bit|inst9[21]                                     ; out              ;
; |register_32bit|inst9[20]                                     ; |register_32bit|inst9[20]                                     ; out              ;
; |register_32bit|inst9[18]                                     ; |register_32bit|inst9[18]                                     ; out              ;
; |register_32bit|inst9[16]                                     ; |register_32bit|inst9[16]                                     ; out              ;
; |register_32bit|inst9[15]                                     ; |register_32bit|inst9[15]                                     ; out              ;
; |register_32bit|inst9[14]                                     ; |register_32bit|inst9[14]                                     ; out              ;
; |register_32bit|inst9[13]                                     ; |register_32bit|inst9[13]                                     ; out              ;
; |register_32bit|inst9[12]                                     ; |register_32bit|inst9[12]                                     ; out              ;
; |register_32bit|inst9[10]                                     ; |register_32bit|inst9[10]                                     ; out              ;
; |register_32bit|inst9[8]                                      ; |register_32bit|inst9[8]                                      ; out              ;
; |register_32bit|inst9[7]                                      ; |register_32bit|inst9[7]                                      ; out              ;
; |register_32bit|inst9[6]                                      ; |register_32bit|inst9[6]                                      ; out              ;
; |register_32bit|inst9[5]                                      ; |register_32bit|inst9[5]                                      ; out              ;
; |register_32bit|inst9[4]                                      ; |register_32bit|inst9[4]                                      ; out              ;
; |register_32bit|inst9[2]                                      ; |register_32bit|inst9[2]                                      ; out              ;
; |register_32bit|inst9[0]                                      ; |register_32bit|inst9[0]                                      ; out              ;
; |register_32bit|LOAD                                          ; |register_32bit|LOAD                                          ; out              ;
; |register_32bit|inst8                                         ; |register_32bit|inst8                                         ; out0             ;
; |register_32bit|CLOCK                                         ; |register_32bit|CLOCK                                         ; out              ;
; |register_32bit|inst6[31]                                     ; |register_32bit|inst6[31]                                     ; out0             ;
; |register_32bit|inst6[29]                                     ; |register_32bit|inst6[29]                                     ; out0             ;
; |register_32bit|inst6[27]                                     ; |register_32bit|inst6[27]                                     ; out0             ;
; |register_32bit|inst6[25]                                     ; |register_32bit|inst6[25]                                     ; out0             ;
; |register_32bit|inst6[23]                                     ; |register_32bit|inst6[23]                                     ; out0             ;
; |register_32bit|inst6[21]                                     ; |register_32bit|inst6[21]                                     ; out0             ;
; |register_32bit|inst6[19]                                     ; |register_32bit|inst6[19]                                     ; out0             ;
; |register_32bit|inst6[17]                                     ; |register_32bit|inst6[17]                                     ; out0             ;
; |register_32bit|inst6[15]                                     ; |register_32bit|inst6[15]                                     ; out0             ;
; |register_32bit|inst6[13]                                     ; |register_32bit|inst6[13]                                     ; out0             ;
; |register_32bit|inst6[11]                                     ; |register_32bit|inst6[11]                                     ; out0             ;
; |register_32bit|inst6[9]                                      ; |register_32bit|inst6[9]                                      ; out0             ;
; |register_32bit|inst6[7]                                      ; |register_32bit|inst6[7]                                      ; out0             ;
; |register_32bit|inst6[5]                                      ; |register_32bit|inst6[5]                                      ; out0             ;
; |register_32bit|inst6[3]                                      ; |register_32bit|inst6[3]                                      ; out0             ;
; |register_32bit|inst6[1]                                      ; |register_32bit|inst6[1]                                      ; out0             ;
; |register_32bit|inst5[31]                                     ; |register_32bit|inst5[31]                                     ; out0             ;
; |register_32bit|inst5[30]                                     ; |register_32bit|inst5[30]                                     ; out0             ;
; |register_32bit|inst5[29]                                     ; |register_32bit|inst5[29]                                     ; out0             ;
; |register_32bit|inst5[28]                                     ; |register_32bit|inst5[28]                                     ; out0             ;
; |register_32bit|inst5[23]                                     ; |register_32bit|inst5[23]                                     ; out0             ;
; |register_32bit|inst5[22]                                     ; |register_32bit|inst5[22]                                     ; out0             ;
; |register_32bit|inst5[21]                                     ; |register_32bit|inst5[21]                                     ; out0             ;
; |register_32bit|inst5[20]                                     ; |register_32bit|inst5[20]                                     ; out0             ;
; |register_32bit|inst5[15]                                     ; |register_32bit|inst5[15]                                     ; out0             ;
; |register_32bit|inst5[14]                                     ; |register_32bit|inst5[14]                                     ; out0             ;
; |register_32bit|inst5[13]                                     ; |register_32bit|inst5[13]                                     ; out0             ;
; |register_32bit|inst5[12]                                     ; |register_32bit|inst5[12]                                     ; out0             ;
; |register_32bit|inst5[7]                                      ; |register_32bit|inst5[7]                                      ; out0             ;
; |register_32bit|inst5[6]                                      ; |register_32bit|inst5[6]                                      ; out0             ;
; |register_32bit|inst5[5]                                      ; |register_32bit|inst5[5]                                      ; out0             ;
; |register_32bit|inst5[4]                                      ; |register_32bit|inst5[4]                                      ; out0             ;
; |register_32bit|INPUT_SELECT                                  ; |register_32bit|INPUT_SELECT                                  ; out              ;
; |register_32bit|inst1[30]                                     ; |register_32bit|inst1[30]                                     ; out0             ;
; |register_32bit|inst1[28]                                     ; |register_32bit|inst1[28]                                     ; out0             ;
; |register_32bit|inst1[27]                                     ; |register_32bit|inst1[27]                                     ; out0             ;
; |register_32bit|inst1[25]                                     ; |register_32bit|inst1[25]                                     ; out0             ;
; |register_32bit|inst1[22]                                     ; |register_32bit|inst1[22]                                     ; out0             ;
; |register_32bit|inst1[20]                                     ; |register_32bit|inst1[20]                                     ; out0             ;
; |register_32bit|inst1[19]                                     ; |register_32bit|inst1[19]                                     ; out0             ;
; |register_32bit|inst1[17]                                     ; |register_32bit|inst1[17]                                     ; out0             ;
; |register_32bit|inst1[14]                                     ; |register_32bit|inst1[14]                                     ; out0             ;
; |register_32bit|inst1[12]                                     ; |register_32bit|inst1[12]                                     ; out0             ;
; |register_32bit|inst1[11]                                     ; |register_32bit|inst1[11]                                     ; out0             ;
; |register_32bit|inst1[9]                                      ; |register_32bit|inst1[9]                                      ; out0             ;
; |register_32bit|inst1[6]                                      ; |register_32bit|inst1[6]                                      ; out0             ;
; |register_32bit|inst1[4]                                      ; |register_32bit|inst1[4]                                      ; out0             ;
; |register_32bit|inst1[3]                                      ; |register_32bit|inst1[3]                                      ; out0             ;
; |register_32bit|inst1[1]                                      ; |register_32bit|inst1[1]                                      ; out0             ;
; |register_32bit|OUTPUT_B[31]                                  ; |register_32bit|OUTPUT_B[31]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[30]                                  ; |register_32bit|OUTPUT_B[30]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[29]                                  ; |register_32bit|OUTPUT_B[29]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[28]                                  ; |register_32bit|OUTPUT_B[28]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[26]                                  ; |register_32bit|OUTPUT_B[26]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[24]                                  ; |register_32bit|OUTPUT_B[24]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[23]                                  ; |register_32bit|OUTPUT_B[23]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[22]                                  ; |register_32bit|OUTPUT_B[22]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[21]                                  ; |register_32bit|OUTPUT_B[21]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[20]                                  ; |register_32bit|OUTPUT_B[20]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[18]                                  ; |register_32bit|OUTPUT_B[18]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[16]                                  ; |register_32bit|OUTPUT_B[16]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[15]                                  ; |register_32bit|OUTPUT_B[15]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[14]                                  ; |register_32bit|OUTPUT_B[14]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[13]                                  ; |register_32bit|OUTPUT_B[13]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[12]                                  ; |register_32bit|OUTPUT_B[12]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[10]                                  ; |register_32bit|OUTPUT_B[10]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[8]                                   ; |register_32bit|OUTPUT_B[8]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[7]                                   ; |register_32bit|OUTPUT_B[7]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[6]                                   ; |register_32bit|OUTPUT_B[6]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[5]                                   ; |register_32bit|OUTPUT_B[5]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[4]                                   ; |register_32bit|OUTPUT_B[4]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[2]                                   ; |register_32bit|OUTPUT_B[2]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[0]                                   ; |register_32bit|OUTPUT_B[0]                                   ; pin_out          ;
; |register_32bit|inst10[31]                                    ; |register_32bit|inst10[31]                                    ; out              ;
; |register_32bit|inst10[30]                                    ; |register_32bit|inst10[30]                                    ; out              ;
; |register_32bit|inst10[29]                                    ; |register_32bit|inst10[29]                                    ; out              ;
; |register_32bit|inst10[28]                                    ; |register_32bit|inst10[28]                                    ; out              ;
; |register_32bit|inst10[26]                                    ; |register_32bit|inst10[26]                                    ; out              ;
; |register_32bit|inst10[24]                                    ; |register_32bit|inst10[24]                                    ; out              ;
; |register_32bit|inst10[23]                                    ; |register_32bit|inst10[23]                                    ; out              ;
; |register_32bit|inst10[22]                                    ; |register_32bit|inst10[22]                                    ; out              ;
; |register_32bit|inst10[21]                                    ; |register_32bit|inst10[21]                                    ; out              ;
; |register_32bit|inst10[20]                                    ; |register_32bit|inst10[20]                                    ; out              ;
; |register_32bit|inst10[18]                                    ; |register_32bit|inst10[18]                                    ; out              ;
; |register_32bit|inst10[16]                                    ; |register_32bit|inst10[16]                                    ; out              ;
; |register_32bit|inst10[15]                                    ; |register_32bit|inst10[15]                                    ; out              ;
; |register_32bit|inst10[14]                                    ; |register_32bit|inst10[14]                                    ; out              ;
; |register_32bit|inst10[13]                                    ; |register_32bit|inst10[13]                                    ; out              ;
; |register_32bit|inst10[12]                                    ; |register_32bit|inst10[12]                                    ; out              ;
; |register_32bit|inst10[10]                                    ; |register_32bit|inst10[10]                                    ; out              ;
; |register_32bit|inst10[8]                                     ; |register_32bit|inst10[8]                                     ; out              ;
; |register_32bit|inst10[7]                                     ; |register_32bit|inst10[7]                                     ; out              ;
; |register_32bit|inst10[6]                                     ; |register_32bit|inst10[6]                                     ; out              ;
; |register_32bit|inst10[5]                                     ; |register_32bit|inst10[5]                                     ; out              ;
; |register_32bit|inst10[4]                                     ; |register_32bit|inst10[4]                                     ; out              ;
; |register_32bit|inst10[2]                                     ; |register_32bit|inst10[2]                                     ; out              ;
; |register_32bit|inst10[0]                                     ; |register_32bit|inst10[0]                                     ; out              ;
; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst  ; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst  ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst  ; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst  ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst  ; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst  ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst  ; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst  ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst  ; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst  ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst|inst   ; |register_32bit|register_8bit:inst3|register_1bit:inst|inst   ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst|inst8  ; |register_32bit|register_8bit:inst3|register_1bit:inst|inst8  ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst  ; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst  ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst  ; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst  ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst  ; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst  ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst  ; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst  ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst  ; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst  ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst|inst   ; |register_32bit|register_8bit:inst4|register_1bit:inst|inst   ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst|inst8  ; |register_32bit|register_8bit:inst4|register_1bit:inst|inst8  ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst  ; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst  ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst  ; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst  ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst  ; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst  ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst  ; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst  ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst  ; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst  ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst|inst   ; |register_32bit|register_8bit:inst2|register_1bit:inst|inst   ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst|inst8  ; |register_32bit|register_8bit:inst2|register_1bit:inst|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst1|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst1|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst7|inst   ; |register_32bit|register_8bit:inst|register_1bit:inst7|inst   ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst7|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst7|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst6|inst   ; |register_32bit|register_8bit:inst|register_1bit:inst6|inst   ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst6|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst6|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst5|inst   ; |register_32bit|register_8bit:inst|register_1bit:inst5|inst   ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst5|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst5|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst4|inst   ; |register_32bit|register_8bit:inst|register_1bit:inst4|inst   ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst4|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst4|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst3|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst3|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst2|inst   ; |register_32bit|register_8bit:inst|register_1bit:inst2|inst   ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst2|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst2|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst|inst    ; |register_32bit|register_8bit:inst|register_1bit:inst|inst    ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst|inst8   ; |register_32bit|register_8bit:inst|register_1bit:inst|inst8   ; out0             ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                         ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; Node Name                                                     ; Output Port Name                                              ; Output Port Type ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; |register_32bit|WR_EN                                         ; |register_32bit|WR_EN                                         ; out              ;
; |register_32bit|inst6[30]                                     ; |register_32bit|inst6[30]                                     ; out0             ;
; |register_32bit|inst6[28]                                     ; |register_32bit|inst6[28]                                     ; out0             ;
; |register_32bit|inst6[26]                                     ; |register_32bit|inst6[26]                                     ; out0             ;
; |register_32bit|inst6[24]                                     ; |register_32bit|inst6[24]                                     ; out0             ;
; |register_32bit|inst6[22]                                     ; |register_32bit|inst6[22]                                     ; out0             ;
; |register_32bit|inst6[20]                                     ; |register_32bit|inst6[20]                                     ; out0             ;
; |register_32bit|inst6[18]                                     ; |register_32bit|inst6[18]                                     ; out0             ;
; |register_32bit|inst6[16]                                     ; |register_32bit|inst6[16]                                     ; out0             ;
; |register_32bit|inst6[14]                                     ; |register_32bit|inst6[14]                                     ; out0             ;
; |register_32bit|inst6[12]                                     ; |register_32bit|inst6[12]                                     ; out0             ;
; |register_32bit|inst6[10]                                     ; |register_32bit|inst6[10]                                     ; out0             ;
; |register_32bit|inst6[8]                                      ; |register_32bit|inst6[8]                                      ; out0             ;
; |register_32bit|inst6[6]                                      ; |register_32bit|inst6[6]                                      ; out0             ;
; |register_32bit|inst6[4]                                      ; |register_32bit|inst6[4]                                      ; out0             ;
; |register_32bit|inst6[2]                                      ; |register_32bit|inst6[2]                                      ; out0             ;
; |register_32bit|inst6[0]                                      ; |register_32bit|inst6[0]                                      ; out0             ;
; |register_32bit|inst5[27]                                     ; |register_32bit|inst5[27]                                     ; out0             ;
; |register_32bit|inst5[26]                                     ; |register_32bit|inst5[26]                                     ; out0             ;
; |register_32bit|inst5[25]                                     ; |register_32bit|inst5[25]                                     ; out0             ;
; |register_32bit|inst5[24]                                     ; |register_32bit|inst5[24]                                     ; out0             ;
; |register_32bit|inst5[19]                                     ; |register_32bit|inst5[19]                                     ; out0             ;
; |register_32bit|inst5[18]                                     ; |register_32bit|inst5[18]                                     ; out0             ;
; |register_32bit|inst5[17]                                     ; |register_32bit|inst5[17]                                     ; out0             ;
; |register_32bit|inst5[16]                                     ; |register_32bit|inst5[16]                                     ; out0             ;
; |register_32bit|inst5[11]                                     ; |register_32bit|inst5[11]                                     ; out0             ;
; |register_32bit|inst5[10]                                     ; |register_32bit|inst5[10]                                     ; out0             ;
; |register_32bit|inst5[9]                                      ; |register_32bit|inst5[9]                                      ; out0             ;
; |register_32bit|inst5[8]                                      ; |register_32bit|inst5[8]                                      ; out0             ;
; |register_32bit|inst5[3]                                      ; |register_32bit|inst5[3]                                      ; out0             ;
; |register_32bit|inst5[2]                                      ; |register_32bit|inst5[2]                                      ; out0             ;
; |register_32bit|inst5[1]                                      ; |register_32bit|inst5[1]                                      ; out0             ;
; |register_32bit|inst5[0]                                      ; |register_32bit|inst5[0]                                      ; out0             ;
; |register_32bit|INPUT_B[31]                                   ; |register_32bit|INPUT_B[31]                                   ; out              ;
; |register_32bit|INPUT_B[30]                                   ; |register_32bit|INPUT_B[30]                                   ; out              ;
; |register_32bit|INPUT_B[29]                                   ; |register_32bit|INPUT_B[29]                                   ; out              ;
; |register_32bit|INPUT_B[28]                                   ; |register_32bit|INPUT_B[28]                                   ; out              ;
; |register_32bit|INPUT_B[27]                                   ; |register_32bit|INPUT_B[27]                                   ; out              ;
; |register_32bit|INPUT_B[26]                                   ; |register_32bit|INPUT_B[26]                                   ; out              ;
; |register_32bit|INPUT_B[25]                                   ; |register_32bit|INPUT_B[25]                                   ; out              ;
; |register_32bit|INPUT_B[24]                                   ; |register_32bit|INPUT_B[24]                                   ; out              ;
; |register_32bit|INPUT_B[23]                                   ; |register_32bit|INPUT_B[23]                                   ; out              ;
; |register_32bit|INPUT_B[22]                                   ; |register_32bit|INPUT_B[22]                                   ; out              ;
; |register_32bit|INPUT_B[21]                                   ; |register_32bit|INPUT_B[21]                                   ; out              ;
; |register_32bit|INPUT_B[20]                                   ; |register_32bit|INPUT_B[20]                                   ; out              ;
; |register_32bit|INPUT_B[19]                                   ; |register_32bit|INPUT_B[19]                                   ; out              ;
; |register_32bit|INPUT_B[18]                                   ; |register_32bit|INPUT_B[18]                                   ; out              ;
; |register_32bit|INPUT_B[17]                                   ; |register_32bit|INPUT_B[17]                                   ; out              ;
; |register_32bit|INPUT_B[16]                                   ; |register_32bit|INPUT_B[16]                                   ; out              ;
; |register_32bit|INPUT_B[15]                                   ; |register_32bit|INPUT_B[15]                                   ; out              ;
; |register_32bit|INPUT_B[14]                                   ; |register_32bit|INPUT_B[14]                                   ; out              ;
; |register_32bit|INPUT_B[13]                                   ; |register_32bit|INPUT_B[13]                                   ; out              ;
; |register_32bit|INPUT_B[12]                                   ; |register_32bit|INPUT_B[12]                                   ; out              ;
; |register_32bit|INPUT_B[11]                                   ; |register_32bit|INPUT_B[11]                                   ; out              ;
; |register_32bit|INPUT_B[10]                                   ; |register_32bit|INPUT_B[10]                                   ; out              ;
; |register_32bit|INPUT_B[9]                                    ; |register_32bit|INPUT_B[9]                                    ; out              ;
; |register_32bit|INPUT_B[8]                                    ; |register_32bit|INPUT_B[8]                                    ; out              ;
; |register_32bit|INPUT_B[7]                                    ; |register_32bit|INPUT_B[7]                                    ; out              ;
; |register_32bit|INPUT_B[6]                                    ; |register_32bit|INPUT_B[6]                                    ; out              ;
; |register_32bit|INPUT_B[5]                                    ; |register_32bit|INPUT_B[5]                                    ; out              ;
; |register_32bit|INPUT_B[4]                                    ; |register_32bit|INPUT_B[4]                                    ; out              ;
; |register_32bit|INPUT_B[3]                                    ; |register_32bit|INPUT_B[3]                                    ; out              ;
; |register_32bit|INPUT_B[2]                                    ; |register_32bit|INPUT_B[2]                                    ; out              ;
; |register_32bit|INPUT_B[1]                                    ; |register_32bit|INPUT_B[1]                                    ; out              ;
; |register_32bit|INPUT_B[0]                                    ; |register_32bit|INPUT_B[0]                                    ; out              ;
; |register_32bit|inst1[31]                                     ; |register_32bit|inst1[31]                                     ; out0             ;
; |register_32bit|inst1[29]                                     ; |register_32bit|inst1[29]                                     ; out0             ;
; |register_32bit|inst1[26]                                     ; |register_32bit|inst1[26]                                     ; out0             ;
; |register_32bit|inst1[24]                                     ; |register_32bit|inst1[24]                                     ; out0             ;
; |register_32bit|inst1[23]                                     ; |register_32bit|inst1[23]                                     ; out0             ;
; |register_32bit|inst1[21]                                     ; |register_32bit|inst1[21]                                     ; out0             ;
; |register_32bit|inst1[18]                                     ; |register_32bit|inst1[18]                                     ; out0             ;
; |register_32bit|inst1[16]                                     ; |register_32bit|inst1[16]                                     ; out0             ;
; |register_32bit|inst1[15]                                     ; |register_32bit|inst1[15]                                     ; out0             ;
; |register_32bit|inst1[13]                                     ; |register_32bit|inst1[13]                                     ; out0             ;
; |register_32bit|inst1[10]                                     ; |register_32bit|inst1[10]                                     ; out0             ;
; |register_32bit|inst1[8]                                      ; |register_32bit|inst1[8]                                      ; out0             ;
; |register_32bit|inst1[7]                                      ; |register_32bit|inst1[7]                                      ; out0             ;
; |register_32bit|inst1[5]                                      ; |register_32bit|inst1[5]                                      ; out0             ;
; |register_32bit|inst1[2]                                      ; |register_32bit|inst1[2]                                      ; out0             ;
; |register_32bit|inst1[0]                                      ; |register_32bit|inst1[0]                                      ; out0             ;
; |register_32bit|INPUT_A[31]                                   ; |register_32bit|INPUT_A[31]                                   ; out              ;
; |register_32bit|INPUT_A[30]                                   ; |register_32bit|INPUT_A[30]                                   ; out              ;
; |register_32bit|INPUT_A[29]                                   ; |register_32bit|INPUT_A[29]                                   ; out              ;
; |register_32bit|INPUT_A[28]                                   ; |register_32bit|INPUT_A[28]                                   ; out              ;
; |register_32bit|INPUT_A[27]                                   ; |register_32bit|INPUT_A[27]                                   ; out              ;
; |register_32bit|INPUT_A[26]                                   ; |register_32bit|INPUT_A[26]                                   ; out              ;
; |register_32bit|INPUT_A[25]                                   ; |register_32bit|INPUT_A[25]                                   ; out              ;
; |register_32bit|INPUT_A[24]                                   ; |register_32bit|INPUT_A[24]                                   ; out              ;
; |register_32bit|INPUT_A[23]                                   ; |register_32bit|INPUT_A[23]                                   ; out              ;
; |register_32bit|INPUT_A[22]                                   ; |register_32bit|INPUT_A[22]                                   ; out              ;
; |register_32bit|INPUT_A[21]                                   ; |register_32bit|INPUT_A[21]                                   ; out              ;
; |register_32bit|INPUT_A[20]                                   ; |register_32bit|INPUT_A[20]                                   ; out              ;
; |register_32bit|INPUT_A[19]                                   ; |register_32bit|INPUT_A[19]                                   ; out              ;
; |register_32bit|INPUT_A[18]                                   ; |register_32bit|INPUT_A[18]                                   ; out              ;
; |register_32bit|INPUT_A[17]                                   ; |register_32bit|INPUT_A[17]                                   ; out              ;
; |register_32bit|INPUT_A[16]                                   ; |register_32bit|INPUT_A[16]                                   ; out              ;
; |register_32bit|INPUT_A[15]                                   ; |register_32bit|INPUT_A[15]                                   ; out              ;
; |register_32bit|INPUT_A[14]                                   ; |register_32bit|INPUT_A[14]                                   ; out              ;
; |register_32bit|INPUT_A[13]                                   ; |register_32bit|INPUT_A[13]                                   ; out              ;
; |register_32bit|INPUT_A[12]                                   ; |register_32bit|INPUT_A[12]                                   ; out              ;
; |register_32bit|INPUT_A[11]                                   ; |register_32bit|INPUT_A[11]                                   ; out              ;
; |register_32bit|INPUT_A[10]                                   ; |register_32bit|INPUT_A[10]                                   ; out              ;
; |register_32bit|INPUT_A[9]                                    ; |register_32bit|INPUT_A[9]                                    ; out              ;
; |register_32bit|INPUT_A[8]                                    ; |register_32bit|INPUT_A[8]                                    ; out              ;
; |register_32bit|INPUT_A[7]                                    ; |register_32bit|INPUT_A[7]                                    ; out              ;
; |register_32bit|INPUT_A[6]                                    ; |register_32bit|INPUT_A[6]                                    ; out              ;
; |register_32bit|INPUT_A[5]                                    ; |register_32bit|INPUT_A[5]                                    ; out              ;
; |register_32bit|INPUT_A[4]                                    ; |register_32bit|INPUT_A[4]                                    ; out              ;
; |register_32bit|INPUT_A[3]                                    ; |register_32bit|INPUT_A[3]                                    ; out              ;
; |register_32bit|INPUT_A[2]                                    ; |register_32bit|INPUT_A[2]                                    ; out              ;
; |register_32bit|INPUT_A[1]                                    ; |register_32bit|INPUT_A[1]                                    ; out              ;
; |register_32bit|INPUT_A[0]                                    ; |register_32bit|INPUT_A[0]                                    ; out              ;
; |register_32bit|PARALLEL[31]                                  ; |register_32bit|PARALLEL[31]                                  ; out              ;
; |register_32bit|PARALLEL[30]                                  ; |register_32bit|PARALLEL[30]                                  ; out              ;
; |register_32bit|PARALLEL[29]                                  ; |register_32bit|PARALLEL[29]                                  ; out              ;
; |register_32bit|PARALLEL[28]                                  ; |register_32bit|PARALLEL[28]                                  ; out              ;
; |register_32bit|PARALLEL[27]                                  ; |register_32bit|PARALLEL[27]                                  ; out              ;
; |register_32bit|PARALLEL[26]                                  ; |register_32bit|PARALLEL[26]                                  ; out              ;
; |register_32bit|PARALLEL[25]                                  ; |register_32bit|PARALLEL[25]                                  ; out              ;
; |register_32bit|PARALLEL[24]                                  ; |register_32bit|PARALLEL[24]                                  ; out              ;
; |register_32bit|PARALLEL[23]                                  ; |register_32bit|PARALLEL[23]                                  ; out              ;
; |register_32bit|PARALLEL[22]                                  ; |register_32bit|PARALLEL[22]                                  ; out              ;
; |register_32bit|PARALLEL[21]                                  ; |register_32bit|PARALLEL[21]                                  ; out              ;
; |register_32bit|PARALLEL[20]                                  ; |register_32bit|PARALLEL[20]                                  ; out              ;
; |register_32bit|PARALLEL[19]                                  ; |register_32bit|PARALLEL[19]                                  ; out              ;
; |register_32bit|PARALLEL[18]                                  ; |register_32bit|PARALLEL[18]                                  ; out              ;
; |register_32bit|PARALLEL[17]                                  ; |register_32bit|PARALLEL[17]                                  ; out              ;
; |register_32bit|PARALLEL[16]                                  ; |register_32bit|PARALLEL[16]                                  ; out              ;
; |register_32bit|PARALLEL[15]                                  ; |register_32bit|PARALLEL[15]                                  ; out              ;
; |register_32bit|PARALLEL[14]                                  ; |register_32bit|PARALLEL[14]                                  ; out              ;
; |register_32bit|PARALLEL[13]                                  ; |register_32bit|PARALLEL[13]                                  ; out              ;
; |register_32bit|PARALLEL[12]                                  ; |register_32bit|PARALLEL[12]                                  ; out              ;
; |register_32bit|PARALLEL[11]                                  ; |register_32bit|PARALLEL[11]                                  ; out              ;
; |register_32bit|PARALLEL[10]                                  ; |register_32bit|PARALLEL[10]                                  ; out              ;
; |register_32bit|PARALLEL[9]                                   ; |register_32bit|PARALLEL[9]                                   ; out              ;
; |register_32bit|PARALLEL[8]                                   ; |register_32bit|PARALLEL[8]                                   ; out              ;
; |register_32bit|PARALLEL[7]                                   ; |register_32bit|PARALLEL[7]                                   ; out              ;
; |register_32bit|PARALLEL[6]                                   ; |register_32bit|PARALLEL[6]                                   ; out              ;
; |register_32bit|PARALLEL[5]                                   ; |register_32bit|PARALLEL[5]                                   ; out              ;
; |register_32bit|PARALLEL[4]                                   ; |register_32bit|PARALLEL[4]                                   ; out              ;
; |register_32bit|PARALLEL[3]                                   ; |register_32bit|PARALLEL[3]                                   ; out              ;
; |register_32bit|PARALLEL[2]                                   ; |register_32bit|PARALLEL[2]                                   ; out              ;
; |register_32bit|PARALLEL[1]                                   ; |register_32bit|PARALLEL[1]                                   ; out              ;
; |register_32bit|PARALLEL[0]                                   ; |register_32bit|PARALLEL[0]                                   ; out              ;
; |register_32bit|OUT_A_EN                                      ; |register_32bit|OUT_A_EN                                      ; out              ;
; |register_32bit|OUT_B_EN                                      ; |register_32bit|OUT_B_EN                                      ; out              ;
; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst|inst9  ; |register_32bit|register_8bit:inst3|register_1bit:inst|inst9  ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst|inst9  ; |register_32bit|register_8bit:inst4|register_1bit:inst|inst9  ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst|inst9  ; |register_32bit|register_8bit:inst2|register_1bit:inst|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst1|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst1|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst7|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst7|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst6|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst6|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst5|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst5|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst4|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst4|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst3|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst3|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst2|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst2|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst|inst9   ; |register_32bit|register_8bit:inst|register_1bit:inst|inst9   ; out0             ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                         ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; Node Name                                                     ; Output Port Name                                              ; Output Port Type ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; |register_32bit|OUTPUT_A[27]                                  ; |register_32bit|OUTPUT_A[27]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[25]                                  ; |register_32bit|OUTPUT_A[25]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[19]                                  ; |register_32bit|OUTPUT_A[19]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[17]                                  ; |register_32bit|OUTPUT_A[17]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[11]                                  ; |register_32bit|OUTPUT_A[11]                                  ; pin_out          ;
; |register_32bit|OUTPUT_A[9]                                   ; |register_32bit|OUTPUT_A[9]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[3]                                   ; |register_32bit|OUTPUT_A[3]                                   ; pin_out          ;
; |register_32bit|OUTPUT_A[1]                                   ; |register_32bit|OUTPUT_A[1]                                   ; pin_out          ;
; |register_32bit|inst9[27]                                     ; |register_32bit|inst9[27]                                     ; out              ;
; |register_32bit|inst9[25]                                     ; |register_32bit|inst9[25]                                     ; out              ;
; |register_32bit|inst9[19]                                     ; |register_32bit|inst9[19]                                     ; out              ;
; |register_32bit|inst9[17]                                     ; |register_32bit|inst9[17]                                     ; out              ;
; |register_32bit|inst9[11]                                     ; |register_32bit|inst9[11]                                     ; out              ;
; |register_32bit|inst9[9]                                      ; |register_32bit|inst9[9]                                      ; out              ;
; |register_32bit|inst9[3]                                      ; |register_32bit|inst9[3]                                      ; out              ;
; |register_32bit|inst9[1]                                      ; |register_32bit|inst9[1]                                      ; out              ;
; |register_32bit|WR_EN                                         ; |register_32bit|WR_EN                                         ; out              ;
; |register_32bit|inst6[30]                                     ; |register_32bit|inst6[30]                                     ; out0             ;
; |register_32bit|inst6[28]                                     ; |register_32bit|inst6[28]                                     ; out0             ;
; |register_32bit|inst6[26]                                     ; |register_32bit|inst6[26]                                     ; out0             ;
; |register_32bit|inst6[24]                                     ; |register_32bit|inst6[24]                                     ; out0             ;
; |register_32bit|inst6[22]                                     ; |register_32bit|inst6[22]                                     ; out0             ;
; |register_32bit|inst6[20]                                     ; |register_32bit|inst6[20]                                     ; out0             ;
; |register_32bit|inst6[18]                                     ; |register_32bit|inst6[18]                                     ; out0             ;
; |register_32bit|inst6[16]                                     ; |register_32bit|inst6[16]                                     ; out0             ;
; |register_32bit|inst6[14]                                     ; |register_32bit|inst6[14]                                     ; out0             ;
; |register_32bit|inst6[12]                                     ; |register_32bit|inst6[12]                                     ; out0             ;
; |register_32bit|inst6[10]                                     ; |register_32bit|inst6[10]                                     ; out0             ;
; |register_32bit|inst6[8]                                      ; |register_32bit|inst6[8]                                      ; out0             ;
; |register_32bit|inst6[6]                                      ; |register_32bit|inst6[6]                                      ; out0             ;
; |register_32bit|inst6[4]                                      ; |register_32bit|inst6[4]                                      ; out0             ;
; |register_32bit|inst6[2]                                      ; |register_32bit|inst6[2]                                      ; out0             ;
; |register_32bit|inst6[0]                                      ; |register_32bit|inst6[0]                                      ; out0             ;
; |register_32bit|inst5[27]                                     ; |register_32bit|inst5[27]                                     ; out0             ;
; |register_32bit|inst5[26]                                     ; |register_32bit|inst5[26]                                     ; out0             ;
; |register_32bit|inst5[25]                                     ; |register_32bit|inst5[25]                                     ; out0             ;
; |register_32bit|inst5[24]                                     ; |register_32bit|inst5[24]                                     ; out0             ;
; |register_32bit|inst5[19]                                     ; |register_32bit|inst5[19]                                     ; out0             ;
; |register_32bit|inst5[18]                                     ; |register_32bit|inst5[18]                                     ; out0             ;
; |register_32bit|inst5[17]                                     ; |register_32bit|inst5[17]                                     ; out0             ;
; |register_32bit|inst5[16]                                     ; |register_32bit|inst5[16]                                     ; out0             ;
; |register_32bit|inst5[11]                                     ; |register_32bit|inst5[11]                                     ; out0             ;
; |register_32bit|inst5[10]                                     ; |register_32bit|inst5[10]                                     ; out0             ;
; |register_32bit|inst5[9]                                      ; |register_32bit|inst5[9]                                      ; out0             ;
; |register_32bit|inst5[8]                                      ; |register_32bit|inst5[8]                                      ; out0             ;
; |register_32bit|inst5[3]                                      ; |register_32bit|inst5[3]                                      ; out0             ;
; |register_32bit|inst5[2]                                      ; |register_32bit|inst5[2]                                      ; out0             ;
; |register_32bit|inst5[1]                                      ; |register_32bit|inst5[1]                                      ; out0             ;
; |register_32bit|inst5[0]                                      ; |register_32bit|inst5[0]                                      ; out0             ;
; |register_32bit|INPUT_B[31]                                   ; |register_32bit|INPUT_B[31]                                   ; out              ;
; |register_32bit|INPUT_B[30]                                   ; |register_32bit|INPUT_B[30]                                   ; out              ;
; |register_32bit|INPUT_B[29]                                   ; |register_32bit|INPUT_B[29]                                   ; out              ;
; |register_32bit|INPUT_B[28]                                   ; |register_32bit|INPUT_B[28]                                   ; out              ;
; |register_32bit|INPUT_B[27]                                   ; |register_32bit|INPUT_B[27]                                   ; out              ;
; |register_32bit|INPUT_B[26]                                   ; |register_32bit|INPUT_B[26]                                   ; out              ;
; |register_32bit|INPUT_B[25]                                   ; |register_32bit|INPUT_B[25]                                   ; out              ;
; |register_32bit|INPUT_B[24]                                   ; |register_32bit|INPUT_B[24]                                   ; out              ;
; |register_32bit|INPUT_B[23]                                   ; |register_32bit|INPUT_B[23]                                   ; out              ;
; |register_32bit|INPUT_B[22]                                   ; |register_32bit|INPUT_B[22]                                   ; out              ;
; |register_32bit|INPUT_B[21]                                   ; |register_32bit|INPUT_B[21]                                   ; out              ;
; |register_32bit|INPUT_B[20]                                   ; |register_32bit|INPUT_B[20]                                   ; out              ;
; |register_32bit|INPUT_B[19]                                   ; |register_32bit|INPUT_B[19]                                   ; out              ;
; |register_32bit|INPUT_B[18]                                   ; |register_32bit|INPUT_B[18]                                   ; out              ;
; |register_32bit|INPUT_B[17]                                   ; |register_32bit|INPUT_B[17]                                   ; out              ;
; |register_32bit|INPUT_B[16]                                   ; |register_32bit|INPUT_B[16]                                   ; out              ;
; |register_32bit|INPUT_B[15]                                   ; |register_32bit|INPUT_B[15]                                   ; out              ;
; |register_32bit|INPUT_B[14]                                   ; |register_32bit|INPUT_B[14]                                   ; out              ;
; |register_32bit|INPUT_B[13]                                   ; |register_32bit|INPUT_B[13]                                   ; out              ;
; |register_32bit|INPUT_B[12]                                   ; |register_32bit|INPUT_B[12]                                   ; out              ;
; |register_32bit|INPUT_B[11]                                   ; |register_32bit|INPUT_B[11]                                   ; out              ;
; |register_32bit|INPUT_B[10]                                   ; |register_32bit|INPUT_B[10]                                   ; out              ;
; |register_32bit|INPUT_B[9]                                    ; |register_32bit|INPUT_B[9]                                    ; out              ;
; |register_32bit|INPUT_B[8]                                    ; |register_32bit|INPUT_B[8]                                    ; out              ;
; |register_32bit|INPUT_B[7]                                    ; |register_32bit|INPUT_B[7]                                    ; out              ;
; |register_32bit|INPUT_B[6]                                    ; |register_32bit|INPUT_B[6]                                    ; out              ;
; |register_32bit|INPUT_B[5]                                    ; |register_32bit|INPUT_B[5]                                    ; out              ;
; |register_32bit|INPUT_B[4]                                    ; |register_32bit|INPUT_B[4]                                    ; out              ;
; |register_32bit|INPUT_B[3]                                    ; |register_32bit|INPUT_B[3]                                    ; out              ;
; |register_32bit|INPUT_B[2]                                    ; |register_32bit|INPUT_B[2]                                    ; out              ;
; |register_32bit|INPUT_B[1]                                    ; |register_32bit|INPUT_B[1]                                    ; out              ;
; |register_32bit|INPUT_B[0]                                    ; |register_32bit|INPUT_B[0]                                    ; out              ;
; |register_32bit|inst1[31]                                     ; |register_32bit|inst1[31]                                     ; out0             ;
; |register_32bit|inst1[29]                                     ; |register_32bit|inst1[29]                                     ; out0             ;
; |register_32bit|inst1[26]                                     ; |register_32bit|inst1[26]                                     ; out0             ;
; |register_32bit|inst1[24]                                     ; |register_32bit|inst1[24]                                     ; out0             ;
; |register_32bit|inst1[23]                                     ; |register_32bit|inst1[23]                                     ; out0             ;
; |register_32bit|inst1[21]                                     ; |register_32bit|inst1[21]                                     ; out0             ;
; |register_32bit|inst1[18]                                     ; |register_32bit|inst1[18]                                     ; out0             ;
; |register_32bit|inst1[16]                                     ; |register_32bit|inst1[16]                                     ; out0             ;
; |register_32bit|inst1[15]                                     ; |register_32bit|inst1[15]                                     ; out0             ;
; |register_32bit|inst1[13]                                     ; |register_32bit|inst1[13]                                     ; out0             ;
; |register_32bit|inst1[10]                                     ; |register_32bit|inst1[10]                                     ; out0             ;
; |register_32bit|inst1[8]                                      ; |register_32bit|inst1[8]                                      ; out0             ;
; |register_32bit|inst1[7]                                      ; |register_32bit|inst1[7]                                      ; out0             ;
; |register_32bit|inst1[5]                                      ; |register_32bit|inst1[5]                                      ; out0             ;
; |register_32bit|inst1[2]                                      ; |register_32bit|inst1[2]                                      ; out0             ;
; |register_32bit|inst1[0]                                      ; |register_32bit|inst1[0]                                      ; out0             ;
; |register_32bit|INPUT_A[31]                                   ; |register_32bit|INPUT_A[31]                                   ; out              ;
; |register_32bit|INPUT_A[30]                                   ; |register_32bit|INPUT_A[30]                                   ; out              ;
; |register_32bit|INPUT_A[29]                                   ; |register_32bit|INPUT_A[29]                                   ; out              ;
; |register_32bit|INPUT_A[28]                                   ; |register_32bit|INPUT_A[28]                                   ; out              ;
; |register_32bit|INPUT_A[27]                                   ; |register_32bit|INPUT_A[27]                                   ; out              ;
; |register_32bit|INPUT_A[26]                                   ; |register_32bit|INPUT_A[26]                                   ; out              ;
; |register_32bit|INPUT_A[25]                                   ; |register_32bit|INPUT_A[25]                                   ; out              ;
; |register_32bit|INPUT_A[24]                                   ; |register_32bit|INPUT_A[24]                                   ; out              ;
; |register_32bit|INPUT_A[23]                                   ; |register_32bit|INPUT_A[23]                                   ; out              ;
; |register_32bit|INPUT_A[22]                                   ; |register_32bit|INPUT_A[22]                                   ; out              ;
; |register_32bit|INPUT_A[21]                                   ; |register_32bit|INPUT_A[21]                                   ; out              ;
; |register_32bit|INPUT_A[20]                                   ; |register_32bit|INPUT_A[20]                                   ; out              ;
; |register_32bit|INPUT_A[19]                                   ; |register_32bit|INPUT_A[19]                                   ; out              ;
; |register_32bit|INPUT_A[18]                                   ; |register_32bit|INPUT_A[18]                                   ; out              ;
; |register_32bit|INPUT_A[17]                                   ; |register_32bit|INPUT_A[17]                                   ; out              ;
; |register_32bit|INPUT_A[16]                                   ; |register_32bit|INPUT_A[16]                                   ; out              ;
; |register_32bit|INPUT_A[15]                                   ; |register_32bit|INPUT_A[15]                                   ; out              ;
; |register_32bit|INPUT_A[14]                                   ; |register_32bit|INPUT_A[14]                                   ; out              ;
; |register_32bit|INPUT_A[13]                                   ; |register_32bit|INPUT_A[13]                                   ; out              ;
; |register_32bit|INPUT_A[12]                                   ; |register_32bit|INPUT_A[12]                                   ; out              ;
; |register_32bit|INPUT_A[11]                                   ; |register_32bit|INPUT_A[11]                                   ; out              ;
; |register_32bit|INPUT_A[10]                                   ; |register_32bit|INPUT_A[10]                                   ; out              ;
; |register_32bit|INPUT_A[9]                                    ; |register_32bit|INPUT_A[9]                                    ; out              ;
; |register_32bit|INPUT_A[8]                                    ; |register_32bit|INPUT_A[8]                                    ; out              ;
; |register_32bit|INPUT_A[7]                                    ; |register_32bit|INPUT_A[7]                                    ; out              ;
; |register_32bit|INPUT_A[6]                                    ; |register_32bit|INPUT_A[6]                                    ; out              ;
; |register_32bit|INPUT_A[5]                                    ; |register_32bit|INPUT_A[5]                                    ; out              ;
; |register_32bit|INPUT_A[4]                                    ; |register_32bit|INPUT_A[4]                                    ; out              ;
; |register_32bit|INPUT_A[3]                                    ; |register_32bit|INPUT_A[3]                                    ; out              ;
; |register_32bit|INPUT_A[2]                                    ; |register_32bit|INPUT_A[2]                                    ; out              ;
; |register_32bit|INPUT_A[1]                                    ; |register_32bit|INPUT_A[1]                                    ; out              ;
; |register_32bit|INPUT_A[0]                                    ; |register_32bit|INPUT_A[0]                                    ; out              ;
; |register_32bit|PARALLEL[31]                                  ; |register_32bit|PARALLEL[31]                                  ; out              ;
; |register_32bit|PARALLEL[30]                                  ; |register_32bit|PARALLEL[30]                                  ; out              ;
; |register_32bit|PARALLEL[29]                                  ; |register_32bit|PARALLEL[29]                                  ; out              ;
; |register_32bit|PARALLEL[28]                                  ; |register_32bit|PARALLEL[28]                                  ; out              ;
; |register_32bit|PARALLEL[27]                                  ; |register_32bit|PARALLEL[27]                                  ; out              ;
; |register_32bit|PARALLEL[26]                                  ; |register_32bit|PARALLEL[26]                                  ; out              ;
; |register_32bit|PARALLEL[25]                                  ; |register_32bit|PARALLEL[25]                                  ; out              ;
; |register_32bit|PARALLEL[24]                                  ; |register_32bit|PARALLEL[24]                                  ; out              ;
; |register_32bit|PARALLEL[23]                                  ; |register_32bit|PARALLEL[23]                                  ; out              ;
; |register_32bit|PARALLEL[22]                                  ; |register_32bit|PARALLEL[22]                                  ; out              ;
; |register_32bit|PARALLEL[21]                                  ; |register_32bit|PARALLEL[21]                                  ; out              ;
; |register_32bit|PARALLEL[20]                                  ; |register_32bit|PARALLEL[20]                                  ; out              ;
; |register_32bit|PARALLEL[19]                                  ; |register_32bit|PARALLEL[19]                                  ; out              ;
; |register_32bit|PARALLEL[18]                                  ; |register_32bit|PARALLEL[18]                                  ; out              ;
; |register_32bit|PARALLEL[17]                                  ; |register_32bit|PARALLEL[17]                                  ; out              ;
; |register_32bit|PARALLEL[16]                                  ; |register_32bit|PARALLEL[16]                                  ; out              ;
; |register_32bit|PARALLEL[15]                                  ; |register_32bit|PARALLEL[15]                                  ; out              ;
; |register_32bit|PARALLEL[14]                                  ; |register_32bit|PARALLEL[14]                                  ; out              ;
; |register_32bit|PARALLEL[13]                                  ; |register_32bit|PARALLEL[13]                                  ; out              ;
; |register_32bit|PARALLEL[12]                                  ; |register_32bit|PARALLEL[12]                                  ; out              ;
; |register_32bit|PARALLEL[11]                                  ; |register_32bit|PARALLEL[11]                                  ; out              ;
; |register_32bit|PARALLEL[10]                                  ; |register_32bit|PARALLEL[10]                                  ; out              ;
; |register_32bit|PARALLEL[9]                                   ; |register_32bit|PARALLEL[9]                                   ; out              ;
; |register_32bit|PARALLEL[8]                                   ; |register_32bit|PARALLEL[8]                                   ; out              ;
; |register_32bit|PARALLEL[7]                                   ; |register_32bit|PARALLEL[7]                                   ; out              ;
; |register_32bit|PARALLEL[6]                                   ; |register_32bit|PARALLEL[6]                                   ; out              ;
; |register_32bit|PARALLEL[5]                                   ; |register_32bit|PARALLEL[5]                                   ; out              ;
; |register_32bit|PARALLEL[4]                                   ; |register_32bit|PARALLEL[4]                                   ; out              ;
; |register_32bit|PARALLEL[3]                                   ; |register_32bit|PARALLEL[3]                                   ; out              ;
; |register_32bit|PARALLEL[2]                                   ; |register_32bit|PARALLEL[2]                                   ; out              ;
; |register_32bit|PARALLEL[1]                                   ; |register_32bit|PARALLEL[1]                                   ; out              ;
; |register_32bit|PARALLEL[0]                                   ; |register_32bit|PARALLEL[0]                                   ; out              ;
; |register_32bit|OUT_A_EN                                      ; |register_32bit|OUT_A_EN                                      ; out              ;
; |register_32bit|OUTPUT_B[27]                                  ; |register_32bit|OUTPUT_B[27]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[25]                                  ; |register_32bit|OUTPUT_B[25]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[19]                                  ; |register_32bit|OUTPUT_B[19]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[17]                                  ; |register_32bit|OUTPUT_B[17]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[11]                                  ; |register_32bit|OUTPUT_B[11]                                  ; pin_out          ;
; |register_32bit|OUTPUT_B[9]                                   ; |register_32bit|OUTPUT_B[9]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[3]                                   ; |register_32bit|OUTPUT_B[3]                                   ; pin_out          ;
; |register_32bit|OUTPUT_B[1]                                   ; |register_32bit|OUTPUT_B[1]                                   ; pin_out          ;
; |register_32bit|inst10[27]                                    ; |register_32bit|inst10[27]                                    ; out              ;
; |register_32bit|inst10[25]                                    ; |register_32bit|inst10[25]                                    ; out              ;
; |register_32bit|inst10[19]                                    ; |register_32bit|inst10[19]                                    ; out              ;
; |register_32bit|inst10[17]                                    ; |register_32bit|inst10[17]                                    ; out              ;
; |register_32bit|inst10[11]                                    ; |register_32bit|inst10[11]                                    ; out              ;
; |register_32bit|inst10[9]                                     ; |register_32bit|inst10[9]                                     ; out              ;
; |register_32bit|inst10[3]                                     ; |register_32bit|inst10[3]                                     ; out              ;
; |register_32bit|inst10[1]                                     ; |register_32bit|inst10[1]                                     ; out              ;
; |register_32bit|OUT_B_EN                                      ; |register_32bit|OUT_B_EN                                      ; out              ;
; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst  ; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst  ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst1|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst7|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst6|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst5|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst4|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst  ; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst  ; regout           ;
; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst8 ; |register_32bit|register_8bit:inst3|register_1bit:inst3|inst8 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst9 ; |register_32bit|register_8bit:inst3|register_1bit:inst2|inst9 ; out0             ;
; |register_32bit|register_8bit:inst3|register_1bit:inst|inst9  ; |register_32bit|register_8bit:inst3|register_1bit:inst|inst9  ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst  ; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst  ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst1|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst7|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst6|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst5|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst4|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst  ; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst  ; regout           ;
; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst8 ; |register_32bit|register_8bit:inst4|register_1bit:inst3|inst8 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst9 ; |register_32bit|register_8bit:inst4|register_1bit:inst2|inst9 ; out0             ;
; |register_32bit|register_8bit:inst4|register_1bit:inst|inst9  ; |register_32bit|register_8bit:inst4|register_1bit:inst|inst9  ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst  ; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst  ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst1|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst7|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst6|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst5|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst4|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst  ; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst  ; regout           ;
; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst8 ; |register_32bit|register_8bit:inst2|register_1bit:inst3|inst8 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst9 ; |register_32bit|register_8bit:inst2|register_1bit:inst2|inst9 ; out0             ;
; |register_32bit|register_8bit:inst2|register_1bit:inst|inst9  ; |register_32bit|register_8bit:inst2|register_1bit:inst|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst1|inst   ; |register_32bit|register_8bit:inst|register_1bit:inst1|inst   ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst1|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst1|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst7|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst7|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst6|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst6|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst5|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst5|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst4|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst4|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst3|inst   ; |register_32bit|register_8bit:inst|register_1bit:inst3|inst   ; regout           ;
; |register_32bit|register_8bit:inst|register_1bit:inst3|inst8  ; |register_32bit|register_8bit:inst|register_1bit:inst3|inst8  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst2|inst9  ; |register_32bit|register_8bit:inst|register_1bit:inst2|inst9  ; out0             ;
; |register_32bit|register_8bit:inst|register_1bit:inst|inst9   ; |register_32bit|register_8bit:inst|register_1bit:inst|inst9   ; out0             ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 22 16:37:45 2025
Info: Command: quartus_sim --simulation_results_format=VWF MIC1 -c MIC1
Info (324025): Using vector source file "C:/Users/micha/Downloads/Mandinha/register_32bit.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      48.23 %
Info (328052): Number of transitions in simulation is 738
Info (324045): Vector file MIC1.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4446 megabytes
    Info: Processing ended: Tue Jul 22 16:37:46 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


