<pin_constraints>
  <!-- For a given .blif file, we want to assign 
       - the reset signal to the gfpga_pad_GPIO_PAD[0] port of the FPGA fabric
    -->
  <set_io pin="clk" net="clk"/>
  <set_io pin="gfpga_pad_GPIO_PAD[0]" net="rst"/>
  <set_io pin="gfpga_pad_GPIO_PAD[4]" net="q[0]"/>
  <set_io pin="gfpga_pad_GPIO_PAD[5]" net="q[1]"/>
  <set_io pin="gfpga_pad_GPIO_PAD[6]" net="q[2]"/>
  <set_io pin="gfpga_pad_GPIO_PAD[7]" net="q[3]"/>
  <set_io pin="gfpga_pad_GPIO_PAD[8]" net="q[4]"/>
  <set_io pin="gfpga_pad_GPIO_PAD[9]" net="q[5]"/>
  <set_io pin="gfpga_pad_GPIO_PAD[10]" net="q[6]"/>
  <set_io pin="gfpga_pad_GPIO_PAD[11]" net="q[7]"/>

</pin_constraints>

