set ri_enforce_strict_variable_settings false
set ri_report_rst_metastability_at_outputs true
set ri_rdc_num_transitions_for_metastability_comp all
set ri_report_warning_on_duplicate_scenario_names true
set ri_prefer_liberty true
set ri_rdc_precise_pessimism_computation_for_flops true
set ri_max_number_of_reset_flops_per_receive_flop 1
set ri_write_full_design_hierarchy_for_debug false
set ri_rdc_write_vcds_in_i_reset_scenarios false
set ri_rdc_get_total_memory_consumption false
set ri_ram_max_word_size 8192
set ri_rdc_do_obs_analysis_for_hold_violations true
set ri_report_rule_status_stats true
set ri_report_blocked_reset_propagation true
set ri_rdc_mux_enable_fix true
set ri_rdc_one_cycle_hold true
set ri_fm_flat_insert_hierseps false
set ri_max_number_of_resets_per_reset_flop 1
set ri_rdc_include_WARF_RST_SYNC_on_sync_reset false
set ri_rdc_use_reset_assert_constants false
set ri_max_single_range_bits 256
set ri_rdc_precise_multclk_analysis true
set ri_const_prop_for_rst_combo_logic true
set ri_rdc_dbg_files_for_non_observable false
set ri_rdc_maximum_average_scenarios_per_process_for_profiles 1
set ri_rdc_report_blocked_reset_by_constant false
set ri_rdc_new_e_rst_meta_computation true
set ri_env_error_on_waveform_not_found false
set ri_rdc_treat_unspecified_outputs_as_observable true
set ri_rdc_derived_clock_as_async_reset_flop true
set ri_rdc_regular_hier_flow false
set ri_rdc_report_hold_violations true
set ri_report_dbg_files_for_warfs true
set ri_rdc_static_group_partitioning false
set ri_comment_auto_detected_sync_resets true
set ri_max_total_range_bits 256
set ri_rdc_2019_master_switch true
set ri_new_zdb true
set ri_rdc_max_flop_depth 30
set ri_write_zdb_attributes_in_verify_rdc true
set ri_rdc_maximum_average_scenarios_per_process 10
set ri_extract_genclks_from_liberty false
set ri_rdc_report_blocked_violations true
set ri_ram_max_reset_count 2
set ri_report_single_line_henv_wave_conflict true
set ri_detect_missing_sync_reset true
set ri_default_duration_for_reset_assertion 500
set ri_rdc_report_clamping_report true
set ri_report_s_net_no_wave_on_undriven_nets false
set ri_rdc_continue_through_clk_pins_async_ffs true
set ri_rdc_max_flop_depth_for_icgc 30
set ri_max_number_of_reset_flops_per_metastable_flop 10
set ri_vhdl_2008 true
set ri_abort_on_clock_combo_loop false
set ri_rdc_include_W_RST_UNCERTAINTY_on_sync_reset false
set ri_rdc_floating_point_fix true
read_design_db chip   -project ./meridian_project
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/amcfabTop/amcfabTop/2022-02-12_12_09_18 -block amcfabTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ans2/design/ans2/ans2Top/2022-02-12_00_21_51 -block ans2Top
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/atc/design/atc/atcTop/2022-02-12_02_32_34 -block atcTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/avd/design/avdTop/avdTop/2022-02-12_01_59_23 -block avdTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ane/design/sneTop/sneTop/2022-02-12_05_23_11 -block sneTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ave/design/sve5Top/sve5Top/2022-02-12_03_27_45 -block sve5Top
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/adisp/design/dispTop/dispTop/2022-02-12_02_50_51 -block dispTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/adisp/design/dispTop/dispextTop/2022-02-12_02_01_31 -block dispextTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/aisp/design/sisp/sispTop/2022-02-12_03_08_28 -block sispTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/msr/design/msrTop/msrTop/2022-02-12_00_23_36 -block msrTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/apcie/design/pcieTop/pcieTop/2022-02-12_02_19_04 -block pcieTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/scodec/design/scodecTop/scodecTop/2022-02-12_01_53_31 -block scodecTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/asep/design/sepTop/sepTop/2022-02-12_03_16_50 -block sepTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/prores/design/sproTop/sproTop/2022-02-12_03_08_00 -block sproTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/mcu/design/dcsvTop/dcsvTop/2022-02-15_02_44_16 -block dcsvTop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/aop/design/pd_aop/pd_aop/2022-02-12_00_16_49 -block pd_aop
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/dbgWrap_soc/design/pd_debug/pd_debug/2022-02-11_23_58_35 -block pd_debug
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/pd_dprx/pd_dprx/2022-02-11_23_31_13 -block pd_dprx
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/pd_dptx/pd_dptx/2022-02-11_23_37_09 -block pd_dptx
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab1_afx/2022-02-15_02_54_08 -block pd_fab1_afx
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_acc/2022-02-15_02_52_01 -block pd_fab0_acc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_top_afx/2022-02-12_00_47_13 -block pd_fab0_top_afx
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_bot_afx/2022-02-15_02_57_40 -block pd_fab0_bot_afx
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab1_acc/2022-02-15_02_27_54 -block pd_fab1_acc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab2_acc/2022-02-15_02_40_42 -block pd_fab2_acc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab0_afnc/2022-02-12_00_22_15 -block pd_fab0_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab1_afnc/2022-02-12_00_54_22 -block pd_fab1_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab2_afnc/2022-02-12_02_04_29 -block pd_fab2_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab3_afnc/2022-02-12_02_02_33 -block pd_fab3_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab4_afnc/2022-02-12_01_58_44 -block pd_fab4_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab5_afnc/2022-02-12_02_05_49 -block pd_fab5_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab6_afnc/2022-02-12_02_10_30 -block pd_fab6_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab7_afnc/2022-02-12_02_32_26 -block pd_fab7_afnc
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ajpeg/design/pd_jpeg/pd_jpeg/2022-02-12_02_18_04 -block pd_jpeg
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/mtp/design/pd_mtp/pd_mtp/2022-02-12_02_18_06 -block pd_mtp
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/asio/design/sioTop/pd_sio/2022-02-12_02_51_27 -block pd_sio
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/dft/design/pd_soc_srv/pd_soc_srv/2022-02-12_02_21_16 -block pd_soc_srv
read_rdc_db -name /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/d2d/design/d2d/d2dTop/2022-02-12_03_19_27 -block d2dTop
read_rdc_db -name /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/acc/design/acc/accp_c/2022-02-08_05_09_08 -block accp_c
read_rdc_db -name /org/seg/projects/palma/all/fe/soc/meridian/usinha/trunk/acc/design/acc/acce_p/2022-02-12_03_30_20 -block acce_p
read_rdc_db -name /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/lapll/design/lapll/lapll/latest -block lapll
read_rdc_db -name /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/adclk/design/adclk/adclk/latest -block adclk
read_rdc_db -name /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/clkmon/design/clkmon/clkmon/latest -block clkmon
read_env ri_env.cmd
set_user_reset_synchronizer -name proj_sync {sync_adl-1-4-0-1-1 sync_adl-7-32hf-1h1-0-1h1 sync_adl-1-3-1-0-1-DB_lpdprx_1l sync_adl-64-2-1-0-1 sync_adl-18-2-1-0-1 sync_adl-8-2-1-0-1 sync_adl-12-2-1-0-1 sync_adl-5-2-0-1-1 sync_adl-96 sync_adl-4-3-1-0-1-1 sync_adl-2-3-1-0-1-1 sync_adl-4-3-1h1-0-1h1 sync_adl-3-3-1-0-1-1 sync_adl-3-4-1-0-1 sync_adl-9-2-1h1-0-1h1 sync_adl-10-2-1h1-0-1h1 sync_adl-1-2-1h0-1-1 sync_adl-1-3-1h1-0-1h1 sync_adl-5-2-1-0-1 sync_adl-2=1h1-4=1 sync_adl-15 sync_adl-28 sync_adl-5-3-1h1-0-1h1 sync_adl-20 sync_adl-32-3 sync_adl-16-3 sync_adl-21-3 sync_adl-67-3 sync_adl-8-2-1h1-0-1h1 sync_adl-48 sync_adl-2-3-0-1-1 sync_adl-1-3-1h0-1h0-1h0 sync_adl-6-3-1h0-0-1h0 sync_adl-0=4-5=1 sync_adl-1-3-0-1-1-1 sync_adl-7-2-1-0-1 sync_adl-6-2-1-0-1 sync_adl-58-2-1-0-1 sync_adl-24 sync_adl-4-2-1-0-1 sync_adl-65-2-1-0-1 sync_adl-29 sync_adl-2-2-1-0-1 sync_adl-27 sync_adl-33 sync_adl-36 sync_adl-3-3 sync_adl-12-3 sync_adl-0=6-5=1 sync_adl-0=2-5=1 sync_adl-3-2-1h0-0-1h0 sync_adl-8-2-1h0-0-1h0 sync_adl-1-3-1-0-1-1 sync_adl-1=3-5=1 sync_adl-8h4 sync_adl-8h3 sync_adl-8-3 sync_adl-1-2-0-1-1-1 sync_adl-4-4-1-0-1 sync_adl-1-2-1-0-1-1-DB_acce_p sync_adl-3-2-1-0-1 sync_adl-8-4-1-0-1 sync_adl-2-4-1-0-1 sync_adl-1-2-1-0-1-1-DB_accp_c sync_adl-4-15-1h1-0-1h1 sync_adl-60 sync_adl-7-2-1h0-0-1h0 sync_adl-3-3-0-1-1 sync_adl-6-32hf-1h1-0-1h1 sync_adl-4-3 sync_adl-21 sync_adl-7-15-1h1-0-1h1 sync_adl-6-15-1h1-0-1h1 sync_adl-5-15-1h1-0-1h1 sync_adl-7-2-1h1-0-1h1 sync_adl-2-3-1-0-1 sync_adl-38 sync_adl-2-2-1h1-0-1h1 sync_adl-3-2-1h1-0-1h1 sync_adl-4-51-1h1-0-1h1 sync_adl-6-2-1h0-0-1h0 sync_adl-76 sync_adl-70 sync_adl-12 sync_adl-4-3-1-0-1 sync_adl-3-3-1-0-1 sync_adl-6-2-1h1-0-1h1 sync_adl-5-2-1h1-0-1h1 sync_adl-1-3-1h0-0-1h0 sync_adl-5-2-1h0-0-1h0 sync_adl-2-4 sync_adl-4-4 sync_adl-5-3-1h0-0-1h0 sync_adl-3-3-1h0-0-1h0 sync_adl-2-2-1h0-0-1h0 sync_adl-1-3-0-1-1 sync_adl-1-3 sync_adl-64 sync_adl-1-2-1h0-1h0-1h0 sync_adl-16 sync_adl-2-3 sync_adl-10 sync_adl-32-2-1-0-1 sync_adl-2-4-1-0-1-1 sync_adl-1-2-1-0-1-1 sync_adl-13 sync_adl-32 sync_adl-4-2-1h1-0-1h1 sync_adl-6 sync_adl-2=1h0-4=1h0 sync_adl-4-2-1h0-0-1h0 sync_adl-5 sync_adl-9 sync_adl-5=1 sync_adl-32h3-32h2-1h0-0-1h0 sync_adl-8 sync_adl-3=1-4=1 sync_adl-4 sync_adl-3 sync_adl-11 sync_adl-2=1h1-4=1h1 sync_adl-1-3-1-0-1 sync_adl-7 sync_adl-1-4 sync_adl-1-4-1h0-0-1h0 sync_adl-2=1-4=1 sync_adl-2 sync_adl sync_adl-1-4-1-0-1} -allow_empty_module_list
set_user_reset_synchronizer -name proj_reset_sync {resetSync_adl resetSync_adl-1-3-1-DB_lpdprx_1l resetSync_adl-6-2-1 resetSync_adl-10-2-1 resetSync_adl-33 resetSync_adl-1-3-1h1 resetSync_adl-3-2-1 resetSync_adl-8 resetSync_adl-6-3 resetSync_adl-6 resetSync_adl-10 resetSync_adl-5 resetSync_adl-1-3 resetSync_adl-5-2-1h1 resetSync_adl-1-4 resetSync_adl-2-3 resetSync_adl-5-3 resetSync_adl-3-3 resetSync_adl-2-3-1 resetSync_adl-1-4-1 resetSync_adl-108-2-1 resetSync_adl-58-2-1 resetSync_adl-23-2-1 resetSync_adl-18-2-1 resetSync_adl-3 resetSync_adl-2=1h0 resetSync_adl-14 resetSync_adl-4-2-1 resetSync_adl-2-2-1 resetSync_adl-7 resetSync_adl-4 resetSync_adl-2=1h1 resetSync_adl-2 resetSync_adl-3=1 resetSync_adl-2=1 resetSync_adl-1-3-1} -allow_empty_module_list
set_user_reset_synchronizer -name proj_sync {sync_adl-1-4-0-1-1 sync_adl-7-32hf-1h1-0-1h1 sync_adl-1-3-1-0-1-DB_lpdprx_1l sync_adl-64-2-1-0-1 sync_adl-18-2-1-0-1 sync_adl-8-2-1-0-1 sync_adl-12-2-1-0-1 sync_adl-5-2-0-1-1 sync_adl-96 sync_adl-4-3-1-0-1-1 sync_adl-2-3-1-0-1-1 sync_adl-4-3-1h1-0-1h1 sync_adl-3-3-1-0-1-1 sync_adl-3-4-1-0-1 sync_adl-9-2-1h1-0-1h1 sync_adl-10-2-1h1-0-1h1 sync_adl-1-2-1h0-1-1 sync_adl-1-3-1h1-0-1h1 sync_adl-5-2-1-0-1 sync_adl-2=1h1-4=1 sync_adl-15 sync_adl-28 sync_adl-5-3-1h1-0-1h1 sync_adl-20 sync_adl-32-3 sync_adl-16-3 sync_adl-21-3 sync_adl-67-3 sync_adl-8-2-1h1-0-1h1 sync_adl-48 sync_adl-2-3-0-1-1 sync_adl-1-3-1h0-1h0-1h0 sync_adl-6-3-1h0-0-1h0 sync_adl-0=4-5=1 sync_adl-1-3-0-1-1-1 sync_adl-7-2-1-0-1 sync_adl-6-2-1-0-1 sync_adl-58-2-1-0-1 sync_adl-24 sync_adl-4-2-1-0-1 sync_adl-65-2-1-0-1 sync_adl-29 sync_adl-2-2-1-0-1 sync_adl-27 sync_adl-33 sync_adl-36 sync_adl-3-3 sync_adl-12-3 sync_adl-0=6-5=1 sync_adl-0=2-5=1 sync_adl-3-2-1h0-0-1h0 sync_adl-8-2-1h0-0-1h0 sync_adl-1-3-1-0-1-1 sync_adl-1=3-5=1 sync_adl-8h4 sync_adl-8h3 sync_adl-8-3 sync_adl-1-2-0-1-1-1 sync_adl-4-4-1-0-1 sync_adl-1-2-1-0-1-1-DB_acce_p sync_adl-3-2-1-0-1 sync_adl-8-4-1-0-1 sync_adl-2-4-1-0-1 sync_adl-1-2-1-0-1-1-DB_accp_c sync_adl-4-15-1h1-0-1h1 sync_adl-60 sync_adl-7-2-1h0-0-1h0 sync_adl-3-3-0-1-1 sync_adl-6-32hf-1h1-0-1h1 sync_adl-4-3 sync_adl-21 sync_adl-7-15-1h1-0-1h1 sync_adl-6-15-1h1-0-1h1 sync_adl-5-15-1h1-0-1h1 sync_adl-7-2-1h1-0-1h1 sync_adl-2-3-1-0-1 sync_adl-38 sync_adl-2-2-1h1-0-1h1 sync_adl-3-2-1h1-0-1h1 sync_adl-4-51-1h1-0-1h1 sync_adl-6-2-1h0-0-1h0 sync_adl-76 sync_adl-70 sync_adl-12 sync_adl-4-3-1-0-1 sync_adl-3-3-1-0-1 sync_adl-6-2-1h1-0-1h1 sync_adl-5-2-1h1-0-1h1 sync_adl-1-3-1h0-0-1h0 sync_adl-5-2-1h0-0-1h0 sync_adl-2-4 sync_adl-4-4 sync_adl-5-3-1h0-0-1h0 sync_adl-3-3-1h0-0-1h0 sync_adl-2-2-1h0-0-1h0 sync_adl-1-3-0-1-1 sync_adl-1-3 sync_adl-64 sync_adl-1-2-1h0-1h0-1h0 sync_adl-16 sync_adl-2-3 sync_adl-10 sync_adl-32-2-1-0-1 sync_adl-2-4-1-0-1-1 sync_adl-1-2-1-0-1-1 sync_adl-13 sync_adl-32 sync_adl-4-2-1h1-0-1h1 sync_adl-6 sync_adl-2=1h0-4=1h0 sync_adl-4-2-1h0-0-1h0 sync_adl-5 sync_adl-9 sync_adl-5=1 sync_adl-32h3-32h2-1h0-0-1h0 sync_adl-8 sync_adl-3=1-4=1 sync_adl-4 sync_adl-3 sync_adl-11 sync_adl-2=1h1-4=1h1 sync_adl-1-3-1-0-1 sync_adl-7 sync_adl-1-4 sync_adl-1-4-1h0-0-1h0 sync_adl-2=1-4=1 sync_adl-2 sync_adl sync_adl-1-4-1-0-1}
set_user_reset_synchronizer -name proj_reset_sync {resetSync_adl resetSync_adl-1-3-1-DB_lpdprx_1l resetSync_adl-6-2-1 resetSync_adl-10-2-1 resetSync_adl-33 resetSync_adl-1-3-1h1 resetSync_adl-3-2-1 resetSync_adl-8 resetSync_adl-6-3 resetSync_adl-6 resetSync_adl-10 resetSync_adl-5 resetSync_adl-1-3 resetSync_adl-5-2-1h1 resetSync_adl-1-4 resetSync_adl-2-3 resetSync_adl-5-3 resetSync_adl-3-3 resetSync_adl-2-3-1 resetSync_adl-1-4-1 resetSync_adl-108-2-1 resetSync_adl-58-2-1 resetSync_adl-23-2-1 resetSync_adl-18-2-1 resetSync_adl-3 resetSync_adl-2=1h0 resetSync_adl-14 resetSync_adl-4-2-1 resetSync_adl-2-2-1 resetSync_adl-7 resetSync_adl-4 resetSync_adl-2=1h1 resetSync_adl-2 resetSync_adl-3=1 resetSync_adl-2=1 resetSync_adl-1-3-1}
set_user_reset_synchronizer -name proj_sync2 sync2ar_apl
analyze_intent -disable_auto_intent_generation
get_all_modules sync_adl
get_all_modules resetSync_adl
read_rdc_ip_model -env /home/segpuppet_sec/regress_palmad2d_trunk_chip_meridian_rdc.Wtmp/palmad2d/trunk/library/meridian_rdc_models/dwc_eusb2_phy_1p_ns.env -module dwc_eusb2_phy_1p_ns
get_all_instances pd_spm
get_all_instances pd_nub
get_all_instances pd_pmgrClkGen
get_all_instances pd_pmgr_east
get_all_instances pd_spm
get_all_instances pd_nub
get_all_instances pd_pmgrClkGen
get_all_instances pd_pmgr_east
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/amcfabTop/amcfabTop/2022-02-12_12_09_18/env_rdc_hier.tcl -module amcfabTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ans2/design/ans2/ans2Top/2022-02-12_00_21_51/env_rdc_hier.tcl -module ans2Top -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/atc/design/atc/atcTop/2022-02-15_04_50_16/env_rdc_hier.tcl -module atcTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/avd/design/avdTop/avdTop/2022-02-12_01_59_23/env_rdc_hier.tcl -module avdTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ane/design/sneTop/sneTop/2022-02-12_05_23_11/env_rdc_hier.tcl -module sneTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ave/design/sve5Top/sve5Top/2022-02-12_03_27_45/env_rdc_hier.tcl -module sve5Top -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/adisp/design/dispTop/dispTop/2022-02-12_02_50_51/env_rdc_hier.tcl -module dispTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/adisp/design/dispTop/dispextTop/2022-02-12_02_01_31/env_rdc_hier.tcl -module dispextTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/aisp/design/sisp/sispTop/2022-02-12_03_08_28/env_rdc_hier.tcl -module sispTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/msr/design/msrTop/msrTop/2022-02-12_00_23_36/env_rdc_hier.tcl -module msrTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/apcie/design/pcieTop/pcieTop/2022-02-12_02_19_04/env_rdc_hier.tcl -module pcieTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/scodec/design/scodecTop/scodecTop/2022-02-12_01_53_31/env_rdc_hier.tcl -module scodecTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/asep/design/sepTop/sepTop/2022-02-12_03_16_50/env_rdc_hier.tcl -module sepTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/prores/design/sproTop/sproTop/2022-02-12_03_08_00/env_rdc_hier.tcl -module sproTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/mcu/design/dcsvTop/dcsvTop/2022-02-15_02_44_16/env_rdc_hier.tcl -module dcsvTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/aop/design/pd_aop/pd_aop/2022-02-12_00_16_49/env_rdc_hier.tcl -module pd_aop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/dbgWrap_soc/design/pd_debug/pd_debug/2022-02-11_23_58_35/env_rdc_hier.tcl -module pd_debug -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/pd_dprx/pd_dprx/2022-02-11_23_31_13/env_rdc_hier.tcl -module pd_dprx -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/pd_dptx/pd_dptx/2022-02-11_23_37_09/env_rdc_hier.tcl -module pd_dptx -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab1_afx/2022-02-15_02_54_08/env_rdc_hier.tcl -module pd_fab1_afx -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_acc/2022-02-15_02_52_01/env_rdc_hier.tcl -module pd_fab0_acc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_top_afx/2022-02-15_03_28_13/env_rdc_hier.tcl -module pd_fab0_top_afx -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_bot_afx/2022-02-15_02_57_40/env_rdc_hier.tcl -module pd_fab0_bot_afx -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab1_acc/2022-02-15_02_27_54/env_rdc_hier.tcl -module pd_fab1_acc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab2_acc/2022-02-15_02_40_42/env_rdc_hier.tcl -module pd_fab2_acc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab0_afnc/2022-02-12_00_22_15/env_rdc_hier.tcl -module pd_fab0_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab1_afnc/2022-02-12_00_54_22/env_rdc_hier.tcl -module pd_fab1_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab2_afnc/2022-02-12_02_04_29/env_rdc_hier.tcl -module pd_fab2_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab3_afnc/2022-02-12_02_02_33/env_rdc_hier.tcl -module pd_fab3_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab4_afnc/2022-02-12_01_58_44/env_rdc_hier.tcl -module pd_fab4_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab5_afnc/2022-02-12_02_05_49/env_rdc_hier.tcl -module pd_fab5_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab6_afnc/2022-02-12_02_10_30/env_rdc_hier.tcl -module pd_fab6_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab7_afnc/2022-02-12_02_32_26/env_rdc_hier.tcl -module pd_fab7_afnc -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ajpeg/design/pd_jpeg/pd_jpeg/2022-02-12_02_18_04/env_rdc_hier.tcl -module pd_jpeg -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/mtp/design/pd_mtp/pd_mtp/2022-02-12_02_18_06/env_rdc_hier.tcl -module pd_mtp -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/asio/design/sioTop/pd_sio/2022-02-12_02_51_27/env_rdc_hier.tcl -module pd_sio -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/dft/design/pd_soc_srv/pd_soc_srv/2022-02-12_02_21_16/env_rdc_hier.tcl -module pd_soc_srv -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/d2d/design/d2d/d2dTop/2022-02-12_03_19_27/env_rdc_hier.tcl -module d2dTop -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palma/all/fe/soc/meridian/usinha/trunk/acc/design/acc/acce_p/2022-02-12_03_30_20/env_rdc_hier.tcl -module acce_p -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/acc/design/acc/accp_c/2022-02-08_05_09_08/env_rdc_hier.tcl -module accp_c -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/lapll/design/lapll/lapll/latest/env_rdc_hier.tcl -instances {chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0} -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/adclk/design/adclk/adclk/latest/env_rdc_hier.tcl -instances {chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0} -ignore_clocks -change_resets_to_functional
promote_rdc_block_env /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/clkmon/design/clkmon/clkmon/latest/env_rdc_hier.tcl -instances {chipCore_outer.aonMacro.pd_nub.nub.nub_aon.minipmgrClkGenWrap.minipmgrClkGen.clkmon_testwrapper.clkmon_u0 chipCore_inner.clkmon_testwrapper_hip_afc_clk.clkmon_u0} -ignore_clocks -change_resets_to_functional
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/amcfabTop/amcfabTop/2022-02-12_12_09_18/cfg_rdc_hier.tcl -module amcfabTop
set_reset_scenario -name amccMacro_T1_afxAfcNsL0D_to_AGENT_S0_pmgr_afc_reset_n { { T1_afxAfcNsL0D_to_AGENT_S0_pmgr_afc_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_T1_afxAfcNsL0D_to_afxAfcNsL0U_S0_pmgr_afc_reset_n { { T1_afxAfcNsL0D_to_afxAfcNsL0U_S0_pmgr_afc_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_T1_afxAfcNsL0U_to_AGENT_S0_pmgr_afc_reset_n { { T1_afxAfcNsL0U_to_AGENT_S0_pmgr_afc_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pmgr_po_reset_n { { amccMacro_0_2_pmgr_po_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pmgr_soc_all_pre_socpo_reset_n { { amccMacro_0_2_pmgr_soc_all_pre_socpo_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pmgr_po_reset_n { { amccMacro_4_6_pmgr_po_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pmgr_soc_all_pre_socpo_reset_n { { amccMacro_4_6_pmgr_soc_all_pre_socpo_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_server_reset_n { { amccMacro_0_2_server_reset_n {reset { @t0 0 ->t1}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}} } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_server_reset_n { { amccMacro_4_6_server_reset_n {reset { @t0 0 ->t1}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}} } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name dsg_pdet_reset { { dsg_pdet_reset {reset { @t0 0 }}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name spine_bist_rst_n { { spine_bist_rst_n {reset { @t0 0 }}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_mcc_rst {  { amccMacro_0_2.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc0_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc0_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_mcc_ret_rst {  { amccMacro_0_2.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc0_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc0_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name pmgr_amcc0_reset_n {  { pmgr_amcc0_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_chip_reset_n {  { amccMacro_0_2_chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_pmgr_socpo_reset {  { amccMacro_0_2_pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_reset0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_reset1 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sctt_clampEn0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sott_clampEn0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sott_asyncFifo {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sctt_asyncFifo {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_aft_sm_action_en_clear {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_aft_acesregs {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_mcc_rst {  { amccMacro_0_2.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc2_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc2_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_mcc_ret_rst {  { amccMacro_0_2.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc2_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc2_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name pmgr_amcc2_reset_n {  { pmgr_amcc2_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_chip_reset_n {  { amccMacro_0_2.amcTop1.chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_pmgr_socpo_reset {  { amccMacro_0_2.amcTop1.pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_reset0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_reset1 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sctt_clampEn0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sott_clampEn0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sott_asyncFifo {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sctt_asyncFifo {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_aft_sm_action_en_clear {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_aft_acesregs {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afc_s2r {  { amccMacro_0_2.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afc_dynpg {  { amccMacro_0_2.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afi_s2r {  { amccMacro_0_2.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afi_dynpg {  { amccMacro_0_2.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_0 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_1 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_2 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_3 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_4 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_5 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_6 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_7 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_8 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_9 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_10 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_11 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_12 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_13 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_14 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_15 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_16 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_17 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_18 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_19 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_20 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_21 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_22 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_23 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_24 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_25 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_26 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_27 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_28 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_29 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_30 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_31 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_32 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_33 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_34 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_35 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_36 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_37 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_38 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_39 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_40 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_41 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_42 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_43 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_44 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_45 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_46 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_47 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_48 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_49 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_50 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_51 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_52 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_53 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_54 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_55 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_56 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_57 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_58 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_59 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_60 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_61 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_62 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_63 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_64 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_65 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_66 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_67 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_68 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_69 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_70 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_71 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_72 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_73 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_74 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_75 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_76 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_77 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_78 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_79 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_80 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_81 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_82 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_83 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_84 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_85 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_86 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_87 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_88 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_89 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_90 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_91 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_92 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_93 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_94 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_95 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_96 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_97 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_98 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfcNsL0.afxAfcNsL0_inst.afx_nsAfcL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_141 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afx_nsAfiL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_142 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afx_nsAfiL1_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_143 {  { amccMacro_0_2_pmgr_afc_clkdiv_reset_n { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_144 {  { amccMacro_0_2.pd_fab_amcc.dts_p0.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_145 {  { amccMacro_0_2.pd_fab_amcc.dts_p0.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_mcc_rst {  { amccMacro_4_6.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc4_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc4_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_mcc_ret_rst {  { amccMacro_4_6.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc4_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc4_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name pmgr_amcc4_reset_n {  { pmgr_amcc4_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_chip_reset_n {  { amccMacro_4_6_chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_pmgr_socpo_reset {  { amccMacro_4_6_pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_reset0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_reset1 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sctt_clampEn0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sott_clampEn0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sott_asyncFifo {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sctt_asyncFifo {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_aft_sm_action_en_clear {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_aft_acesregs {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_mcc_rst {  { amccMacro_4_6.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc6_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc6_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_mcc_ret_rst {  { amccMacro_4_6.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc6_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc6_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name pmgr_amcc6_reset_n {  { pmgr_amcc6_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_chip_reset_n {  { amccMacro_4_6.amcTop1.chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_pmgr_socpo_reset {  { amccMacro_4_6.amcTop1.pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_reset0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_reset1 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sctt_clampEn0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sott_clampEn0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sott_asyncFifo {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sctt_asyncFifo {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_aft_sm_action_en_clear {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_aft_acesregs {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afc_s2r {  { amccMacro_4_6.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afc_dynpg {  { amccMacro_4_6.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afi_s2r {  { amccMacro_4_6.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afi_dynpg {  { amccMacro_4_6.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_0 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_1 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_2 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_3 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_4 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_5 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_6 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_7 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_8 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_9 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_10 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_11 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_12 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_13 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_14 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_15 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_16 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_17 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_18 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_19 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_20 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_21 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_22 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_23 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_24 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_25 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_26 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_27 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_28 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_29 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_30 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_31 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_32 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_33 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_34 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_35 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_36 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_37 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_38 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_39 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_40 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_41 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_42 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_43 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_44 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_45 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_46 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_47 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_48 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_49 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_50 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_51 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_52 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_53 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_54 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_55 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_56 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_57 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_58 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_59 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_60 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_61 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_62 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_63 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_64 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_65 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_66 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_67 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_68 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_69 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_70 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_71 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_72 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_73 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_74 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_75 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_76 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_77 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_78 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_79 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_80 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_81 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_82 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_83 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_84 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_85 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_86 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_87 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_88 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_89 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_90 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_91 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_92 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_93 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_94 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_95 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_96 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_97 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_98 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfcNsL0.afxAfcNsL0_inst.afx_nsAfcL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_141 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afx_nsAfiL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_142 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afx_nsAfiL1_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_143 {  { amccMacro_4_6_pmgr_afc_clkdiv_reset_n { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_144 {  { amccMacro_4_6.pd_fab_amcc.dts_p0.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_145 {  { amccMacro_4_6.pd_fab_amcc.dts_p0.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_amcc_macro_pmgr_all_full_reset_n_vefuse_done_sync { {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_amcc_macro_pmgr_all_full_reset_n_vefuse_done_sync { {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name sms_rst_0_2 {{amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.aop_sms_wrstn_next {reset {@t0 0 ->t111}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_sms_wrstn {reset {@t0 0 ->t112}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_cbist_wrstn {reset {@t0 0 ->t2112}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[16] {reset {@t0 0 ->t17}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[17] {reset {@t0 0 ->t18}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[18] {reset {@t0 0 ->t19}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[19] {reset {@t0 0 ->t20}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[20] {reset {@t0 0 ->t21}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[21] {reset {@t0 0 ->t22}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[22] {reset {@t0 0 ->t23}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[23] {reset {@t0 0 ->t24}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[0] {reset {@t0 0 ->t25}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[1] {reset {@t0 0 ->t26}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[2] {reset {@t0 0 ->t27}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[3] {reset {@t0 0 ->t28}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[4] {reset {@t0 0 ->t29}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[5] {reset {@t0 0 ->t30}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[6] {reset {@t0 0 ->t31}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[7] {reset {@t0 0 ->t32}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[8] {reset {@t0 0 ->t33}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[9] {reset {@t0 0 ->t34}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[10] {reset {@t0 0 ->t35}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[11] {reset {@t0 0 ->t36}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[12] {reset {@t0 0 ->t37}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[13] {reset {@t0 0 ->t38}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[14] {reset {@t0 0 ->t39}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[15] {reset {@t0 0 ->t40}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[16] {reset {@t0 0 ->t41}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[17] {reset {@t0 0 ->t42}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[18] {reset {@t0 0 ->t43}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[19] {reset {@t0 0 ->t44}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[20] {reset {@t0 0 ->t45}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[21] {reset {@t0 0 ->t46}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[22] {reset {@t0 0 ->t47}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[23] {reset {@t0 0 ->t48}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name sms_rst_4_6 {{amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.aop_sms_wrstn_next {reset {@t0 0 ->t111}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_sms_wrstn {reset {@t0 0 ->t112}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_cbist_wrstn {reset {@t0 0 ->t2112}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[16] {reset {@t0 0 ->t17}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[17] {reset {@t0 0 ->t18}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[18] {reset {@t0 0 ->t19}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[19] {reset {@t0 0 ->t20}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[20] {reset {@t0 0 ->t21}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[21] {reset {@t0 0 ->t22}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[22] {reset {@t0 0 ->t23}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[23] {reset {@t0 0 ->t24}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[0] {reset {@t0 0 ->t25}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[1] {reset {@t0 0 ->t26}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[2] {reset {@t0 0 ->t27}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[3] {reset {@t0 0 ->t28}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[4] {reset {@t0 0 ->t29}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[5] {reset {@t0 0 ->t30}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[6] {reset {@t0 0 ->t31}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[7] {reset {@t0 0 ->t32}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[8] {reset {@t0 0 ->t33}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[9] {reset {@t0 0 ->t34}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[10] {reset {@t0 0 ->t35}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[11] {reset {@t0 0 ->t36}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[12] {reset {@t0 0 ->t37}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[13] {reset {@t0 0 ->t38}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[14] {reset {@t0 0 ->t39}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[15] {reset {@t0 0 ->t40}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[16] {reset {@t0 0 ->t41}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[17] {reset {@t0 0 ->t42}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[18] {reset {@t0 0 ->t43}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[19] {reset {@t0 0 ->t44}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[20] {reset {@t0 0 ->t45}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[21] {reset {@t0 0 ->t46}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[22] {reset {@t0 0 ->t47}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[23] {reset {@t0 0 ->t48}}}} -instances chipCore_side_west.amcfabTop
set_reset_scenario -name amccMacro_T1_afxAfcNsL0D_to_AGENT_S0_pmgr_afc_reset_n { { T1_afxAfcNsL0D_to_AGENT_S0_pmgr_afc_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_T1_afxAfcNsL0D_to_afxAfcNsL0U_S0_pmgr_afc_reset_n { { T1_afxAfcNsL0D_to_afxAfcNsL0U_S0_pmgr_afc_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_T1_afxAfcNsL0U_to_AGENT_S0_pmgr_afc_reset_n { { T1_afxAfcNsL0U_to_AGENT_S0_pmgr_afc_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pmgr_po_reset_n { { amccMacro_0_2_pmgr_po_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pmgr_soc_all_pre_socpo_reset_n { { amccMacro_0_2_pmgr_soc_all_pre_socpo_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pmgr_po_reset_n { { amccMacro_4_6_pmgr_po_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pmgr_soc_all_pre_socpo_reset_n { { amccMacro_4_6_pmgr_soc_all_pre_socpo_reset_n {reset { @t0 0 ->t1}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_server_reset_n { { amccMacro_0_2_server_reset_n {reset { @t0 0 ->t1}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}} } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_server_reset_n { { amccMacro_4_6_server_reset_n {reset { @t0 0 ->t1}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}} } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name dsg_pdet_reset { { dsg_pdet_reset {reset { @t0 0 }}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name spine_bist_rst_n { { spine_bist_rst_n {reset { @t0 0 }}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_mcc_rst {  { amccMacro_0_2.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc0_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc0_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_mcc_ret_rst {  { amccMacro_0_2.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc0_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc0_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name pmgr_amcc0_reset_n {  { pmgr_amcc0_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_chip_reset_n {  { amccMacro_0_2_chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_pmgr_socpo_reset {  { amccMacro_0_2_pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_reset0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_reset1 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sctt_clampEn0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sott_clampEn0 {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sott_asyncFifo {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_sctt_asyncFifo {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_aft_sm_action_en_clear {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_aft_acesregs {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop0_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_0_2.amcTop0.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_mcc_rst {  { amccMacro_0_2.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc2_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc2_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_mcc_ret_rst {  { amccMacro_0_2.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_0_2.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_0_2.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc2_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc2_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name pmgr_amcc2_reset_n {  { pmgr_amcc2_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_chip_reset_n {  { amccMacro_0_2.amcTop1.chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_pmgr_socpo_reset {  { amccMacro_0_2.amcTop1.pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_reset0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_reset1 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sctt_clampEn0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sott_clampEn0 {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sott_asyncFifo {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_sctt_asyncFifo {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_aft_sm_action_en_clear {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_aft_acesregs {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_amcTop1_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_0_2.amcTop1.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afc_s2r {  { amccMacro_0_2.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afc_dynpg {  { amccMacro_0_2.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afi_s2r {  { amccMacro_0_2.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_0_2_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_afi_dynpg {  { amccMacro_0_2.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_0_2_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_0 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_1 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_2 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_3 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_4 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_5 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_6 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_7 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_8 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_9 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_10 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_11 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_12 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_13 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_14 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_15 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_16 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_17 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_18 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_19 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_20 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_21 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_22 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_23 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_24 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_25 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_26 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_27 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_28 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_29 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_30 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_31 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_32 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_33 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_34 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_35 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_36 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_37 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_38 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_39 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_40 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_41 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_42 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_43 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_44 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_45 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_46 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_47 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_48 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_49 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_50 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_51 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_52 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_53 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_54 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_55 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_56 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_57 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_58 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_59 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_60 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_61 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_62 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_63 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_64 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_65 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_66 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_67 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_68 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_69 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_70 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_71 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_72 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_73 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_74 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_75 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_76 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_77 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_78 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_79 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_80 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_81 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_82 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_83 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_84 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_85 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_86 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_87 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_88 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_89 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_90 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_91 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_92 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_93 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_94 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_95 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_96 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_97 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_98 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfcNsL0.afxAfcNsL0_inst.afx_nsAfcL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_141 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afx_nsAfiL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_142 {  { amccMacro_0_2.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afx_nsAfiL1_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_143 {  { amccMacro_0_2_pmgr_afc_clkdiv_reset_n { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_144 {  { amccMacro_0_2.pd_fab_amcc.dts_p0.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_fab_amcc_amcc_145 {  { amccMacro_0_2.pd_fab_amcc.dts_p0.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_mcc_rst {  { amccMacro_4_6.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc4_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc4_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_mcc_ret_rst {  { amccMacro_4_6.amcTop0.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop0.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop0.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc4_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc4_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name pmgr_amcc4_reset_n {  { pmgr_amcc4_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_chip_reset_n {  { amccMacro_4_6_chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_pmgr_socpo_reset {  { amccMacro_4_6_pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop0.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_reset0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_reset1 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sctt_clampEn0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sott_clampEn0 {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sott_asyncFifo {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_sctt_asyncFifo {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_aft_sm_action_en_clear {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_aft_acesregs {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop0_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_4_6.amcTop0.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_mcc_rst {  { amccMacro_4_6.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc6_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc6_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_mcc_ret_rst {  { amccMacro_4_6.amcTop1.pmgr_amcc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_force { constraint {  @t0 1 ->t2 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_0 { constraint {  @t0 1 ->t3 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_force_1 { constraint {  @t0 1 ->t4 } } } { amccMacro_4_6.amcTop1.pd_amcnp_pwr_pgctl_intf_teardown { constraint {  @t0 1 ->t5 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_0 { constraint {  @t0 1 ->t6 } } } { amccMacro_4_6.amcTop1.pd_amcp_pwr_pgctl_intf_teardown_1 { constraint {  @t0 1 ->t7 } } } { pmgr_amcc6_clkdiv_reset_n { reset {  @t1+$10 0 } } } { pmgr_amcc6_reset_n { reset {  @t1+$100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name pmgr_amcc6_reset_n {  { pmgr_amcc6_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_chip_reset_n {  { amccMacro_4_6.amcTop1.chip_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_pmgr_socpo_reset {  { amccMacro_4_6.amcTop1.pmgr_socpo_reset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_rst_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.wakeInit_asyncFifoResetRdPtr { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_clamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_mui_dataclamp_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mui__dataclampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp1.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp1_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp1.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_0 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp0.amcp0.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcp0_amcp0_ssb_clk_1 {  { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmdi.genBlk_MDI_inst[0].amcmdi_mdi.mcu_mcc_ssbclk { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6.amcTop1.pd_amcp0.amcp1.amcmui.mcuchnum[0].amcmuiafwrap.mcuLinkFsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t1+$100 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_fifoRst_0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_fifoRst_1 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_clamp_00 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[0].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gott_clamp_10 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GOTT_instances[1].gott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gctt_clamp_0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gctt_clamp_1 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.clampEn { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_reset0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[0].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_reset1 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.genBlk_GCTT_instances[1].gctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sctt_clampEn0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sott_clampEn0 {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sott.cmd_clampEn[0] { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sott_asyncFifo {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sott.txliu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_sctt_asyncFifo {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp.sctt.amccttliu.amc_ctt_liu_wrap.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_aft_sm_action_en_clear {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.aft.cntl.sm_action_en_clear { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_aft_acesregs {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.aft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_amcTop1_amcTop_pd_amcnp_gfx_aft_g_reg {  { amccMacro_4_6.amcTop1.pd_amcnp.amcnp_gfx.aft.aft_config.g_ret_regfiles.u_main_regs.Global_Control_AFT_RW_OPERATION_COMMAND_arm_trace { reset {  @t0 1 ->t1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afc_s2r {  { amccMacro_4_6.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afc_dynpg {  { amccMacro_4_6.pd_fab_amcc.pmgr_afc_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6_pmgr_afc_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afi_s2r {  { amccMacro_4_6.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 1 ->t1 } } } { amccMacro_4_6_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_afi_dynpg {  { amccMacro_4_6.pd_fab_amcc.pmgr_afi_uncond_ret_rst_en { constraint {  @t0 0 ->t1 } } } { amccMacro_4_6_pmgr_afi_reset_n { reset {  @t1+$10 1 } { $100 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_0 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_1 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_2 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_3 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_4 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_5 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_6 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_7 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_8 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_9 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_10 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_11 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_12 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_13 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_14 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_15 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_16 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_17 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_18 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_19 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_20 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_21 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_22 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_23 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_24 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_25 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_26 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_27 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_28 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_29 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_30 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_31 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_32 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_33 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_34 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_35 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_36 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_37 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_38 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_39 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_40 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_41 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_42 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_43 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_44 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_45 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_46 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_47 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_48 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_49 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_50 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_51 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_52 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_53 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_54 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_55 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_56 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_57 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_58 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_59 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_60 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_61 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][0][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_62 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_63 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][1][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_64 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][1] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_65 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.clampEnRxPort[0][2][2] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_66 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_67 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][19] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_68 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_69 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_70 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_71 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_72 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_73 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_74 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_75 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_76 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_77 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_78 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_79 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_80 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_81 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_82 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_83 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_84 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_85 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_86 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_87 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_88 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_89 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_90 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_91 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_92 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_93 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_94 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_95 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_96 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL0.afxAfiAmccNiL0_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_97 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiAmccNiL1.afxAfiAmccNiL1_inst.clampEn[0][0] { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_98 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfcNsL0.afxAfcNsL0_inst.afx_nsAfcL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_141 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL0.afxAfiNsL0_inst.afx_nsAfiL0_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_142 {  { amccMacro_4_6.pd_fab_amcc.fab_amcc_wrapper.afxAfiNsL1.afxAfiNsL1_inst.afx_nsAfiL1_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll { reset {  @t0 1 ->t1 } { ^6 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_143 {  { amccMacro_4_6_pmgr_afc_clkdiv_reset_n { reset {  @t0 0 ->t1 } { ^6 1 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_144 {  { amccMacro_4_6.pd_fab_amcc.dts_p0.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_fab_amcc_amcc_145 {  { amccMacro_4_6.pd_fab_amcc.dts_p0.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {  @t0 0 } } } } -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_0_2_pd_amcc_macro_pmgr_all_full_reset_n_vefuse_done_sync { {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name amccMacro_4_6_pd_amcc_macro_pmgr_all_full_reset_n_vefuse_done_sync { {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync {reset { @t0 0 }}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name sms_rst_0_2 {{amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.aop_sms_wrstn_next {reset {@t0 0 ->t111}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_sms_wrstn {reset {@t0 0 ->t112}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_cbist_wrstn {reset {@t0 0 ->t2112}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[16] {reset {@t0 0 ->t17}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[17] {reset {@t0 0 ->t18}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[18] {reset {@t0 0 ->t19}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[19] {reset {@t0 0 ->t20}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[20] {reset {@t0 0 ->t21}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[21] {reset {@t0 0 ->t22}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[22] {reset {@t0 0 ->t23}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[23] {reset {@t0 0 ->t24}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[0] {reset {@t0 0 ->t25}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[1] {reset {@t0 0 ->t26}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[2] {reset {@t0 0 ->t27}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[3] {reset {@t0 0 ->t28}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[4] {reset {@t0 0 ->t29}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[5] {reset {@t0 0 ->t30}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[6] {reset {@t0 0 ->t31}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[7] {reset {@t0 0 ->t32}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[8] {reset {@t0 0 ->t33}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[9] {reset {@t0 0 ->t34}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[10] {reset {@t0 0 ->t35}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[11] {reset {@t0 0 ->t36}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[12] {reset {@t0 0 ->t37}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[13] {reset {@t0 0 ->t38}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[14] {reset {@t0 0 ->t39}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[15] {reset {@t0 0 ->t40}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[16] {reset {@t0 0 ->t41}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[17] {reset {@t0 0 ->t42}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[18] {reset {@t0 0 ->t43}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[19] {reset {@t0 0 ->t44}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[20] {reset {@t0 0 ->t45}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[21] {reset {@t0 0 ->t46}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[22] {reset {@t0 0 ->t47}}} {amccMacro_0_2.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[23] {reset {@t0 0 ->t48}}}} -instances chipCore_side_east.amcfabTop
set_reset_scenario -name sms_rst_4_6 {{amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.aop_sms_wrstn_next {reset {@t0 0 ->t111}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_sms_wrstn {reset {@t0 0 ->t112}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.srv_cbist_wrstn {reset {@t0 0 ->t2112}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[16] {reset {@t0 0 ->t17}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[17] {reset {@t0 0 ->t18}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[18] {reset {@t0 0 ->t19}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[19] {reset {@t0 0 ->t20}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[20] {reset {@t0 0 ->t21}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[21] {reset {@t0 0 ->t22}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[22] {reset {@t0 0 ->t23}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.sms_wrstn_next[23] {reset {@t0 0 ->t24}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[0] {reset {@t0 0 ->t25}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[1] {reset {@t0 0 ->t26}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[2] {reset {@t0 0 ->t27}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[3] {reset {@t0 0 ->t28}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[4] {reset {@t0 0 ->t29}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[5] {reset {@t0 0 ->t30}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[6] {reset {@t0 0 ->t31}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[7] {reset {@t0 0 ->t32}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[8] {reset {@t0 0 ->t33}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[9] {reset {@t0 0 ->t34}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[10] {reset {@t0 0 ->t35}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[11] {reset {@t0 0 ->t36}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[12] {reset {@t0 0 ->t37}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[13] {reset {@t0 0 ->t38}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[14] {reset {@t0 0 ->t39}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[15] {reset {@t0 0 ->t40}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[16] {reset {@t0 0 ->t41}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[17] {reset {@t0 0 ->t42}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[18] {reset {@t0 0 ->t43}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[19] {reset {@t0 0 ->t44}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[20] {reset {@t0 0 ->t45}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[21] {reset {@t0 0 ->t46}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[22] {reset {@t0 0 ->t47}}} {amccMacro_4_6.pd_amcc_macro.dft_subblock_amcc.bist_srv_pegboard.U_bist_srv_ctrl.cbist_ctrl_wrstn_next[23] {reset {@t0 0 ->t48}}}} -instances chipCore_side_east.amcfabTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ans2/design/ans2/ans2Top/2022-02-12_00_21_51/cfg_rdc_hier.tcl -module ans2Top
set_reset_scenario -name s2rA {  { pmgr_ans_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { pmgr_ans_resetn            {reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_outer.ans2Top
set_reset_scenario -name dynpgA {  { pmgr_ans_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_ans_resetn { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_outer.ans2Top
set_reset_scenario -name pmgr_all_chip_awake_reset_n { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.ans2Top
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.ans2Top
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.ans2Top
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.ans2Top
set_reset_scenario -name sms_rst {{pd_ans2_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ans2_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_ans2_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ans2_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_ans2_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ans2_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_ans2_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ans2_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_ans2_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ans2_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_ans2_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ans2_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}}} -instances chipCore_outer.ans2Top
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.ans2Top
set_reset_scenario -name ascWrap_functional_reset { 	{pmgr_ans_resetn {reset {@t0 0 ->t1} }}        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.ans2Top
set_reset_scenario -name ascWrap_retention_reset {         {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.ans2Top
set_reset_scenario -name pmgr_all_socpo_reset_n {        {pmgr_all_socpo_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.ans2Top
set_reset_scenario -name ascWrap_sblock_areset {        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.ans2Top
set_reset_scenario -name ascWrap_l2_reset {        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.ans2Top
set_reset_scenario -name kic_soft_reset {        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.ans2Top
set_reset_scenario -name core_warm_reset {         {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t2}}}} -instances chipCore_outer.ans2Top
set_reset_scenario -name bwrl_soft_reset {        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfgFF.q[0] {reset {@t0 0} }}        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q {reset {@t0 0}}}        {pd_ans2_cpu.ans2_cpu.ascWrap_ans.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.lbEnableFF.q[0] {reset {@t0+^1 0} }}} -instances chipCore_outer.ans2Top
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario ascWrap_functional_reset -instances chipCore_outer.ans2Top
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario ascWrap_sblock_areset -instances chipCore_outer.ans2Top
set_rdc_false_path -from_scenario ascWrap_functional_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.ans2Top
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario ascWrap_functional_reset -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_sync_reset {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_ssbTear0 {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_ssbTear1 {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_ssbTear2 {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_ssbWakeup0 {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_ssbWakeup1 {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_ssbWakeup2 {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl_ans2_ctrl_afv2_ansAxi2Af_ssbWakeup3 {  { pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_ans2_ctrl.ans2_ctrl.afv2_ansAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_data_ans2_data_aes_wrap_aes_unwrap_ctrl_kps_ans_kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {  { pd_ans2_data.ans2_data.aes_wrap.aes_unwrap_ctrl.kps_ans.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n { reset {  @t0 0 ->t1 } { ^10 0 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_data_ans2_data_aes_wrap_aes_unwrap_ctrl_kps_ans_kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {  { pd_ans2_data.ans2_data.aes_wrap.aes_unwrap_ctrl.kps_ans.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n { reset {  @t0 0 ->t1 } { ^10 0 } } } } -instances chipCore_outer.ans2Top
set_reset_scenario -name pd_ans2_data_ans2_data_aes_wrap_aes_unwrap_ctrl_kps_ans_kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {  { pd_ans2_data.ans2_data.aes_wrap.aes_unwrap_ctrl.kps_ans.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n { reset {  @t0 0 ->t1 } { ^10 0 } } } } -instances chipCore_outer.ans2Top
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/atc/design/atc/atcTop/2022-02-15_04_50_16/cfg_rdc_hier.tcl -module atcTop
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name cio_apb_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    0} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                                {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                    {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_3.pd_atcphy.acio80phy
set_reset_scenario -name cio_toplevel_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0} } }  } -instances chipCore_outer.atcTop_3.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane0_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1}} }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_3.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane1_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_3.pd_atcphy.acio80phy
set_reset_scenario -name atcTop_00_s2r { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.usb2phy.utmi_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t0       1      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {ausbc_phy_pipe4_pclk                                                                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_usb2phy_usb2phy_utmi_phy_clk                                                                                                     {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t1+#14   0 ->t2 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t2+#14   1 ->t3 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t6+#14   0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_01_tunneled_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_02_tunneled_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0 ->t16} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t16+#14  0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_03_tunneled_pcie { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_04_tunneled_pcie_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0 ->t18} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t18+#14  0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_05_display { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_06_display_reset_n { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0 ->t8 } } } {pmgr_n_reset_n                                                                                                                      {reset       { @t8+#14   0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_07_native_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_08_native_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0 ->t12} } }  {pmgr_n_reset_n                                                                                                                      {reset       { @t12+#14  0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_09_tunneled_pcie_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t8       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t8+#14   1 ->t9 } } } {pd_atc_usb.pmgr_aon_vdd_soc_pd_atc_usb_intf_force_pmgr_atc_usb_clk_sync                                                             {constraint  { @t9       1      } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t9       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t10+#14  1 ->t11} } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t11      1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t11      1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t12      0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t12+#14  1 ->t13} } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t13+#14  0 ->t14} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t14      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t14+#14  0 ->t15} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t15+#14  0 ->t16} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t16      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t16+#14  1 ->t17} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t17+#14  1 ->t18} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t18+#14  0 ->t19} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t19      0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t19+#14  0 ->t20} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t20+#14  0      } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name acio_ocla_clear_cfg { {pd_atc_cio.u_acio.u_acio_sys.u_acio_ocla.u_ocla.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {reset {@t0 1 ->t1} {^10 0} }} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name acio_uart_sw_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_uart.gen_uart[0].uart.u_UART_REG.swrst {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name atcTop_vddlow_pipein_wrstn { {atcTop_vddlow_pipein_wrstn_in {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name usb_tx_dp_resetn { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_top_tx.tx_dp_resetn {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name usb_ctrl_rst_rx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_rx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name uart_delayed_reset_n { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pcie_pipe_slice_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_pcie_bridge.rx_adapter.PIPE_SLICE.pipe_slice_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name usb_ctrl_rst_tx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_tx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_sync_reset {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup3 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_tx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name nhi_ring_rx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name pcie_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name usb_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp1_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp1_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp0_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp0_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name pcie_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name usb_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dpout0_main_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dpout0_main.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_aux0_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_main0_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_main0_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_main0_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp2_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp2_main0_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_0.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_aux1_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_aux1_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_main1_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_main1_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp_main1_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp2_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dp2_main1_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_1.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dpout_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name dpout_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name tmu_dp_fifo_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_tmu_regs.tmu_bridge_dp_bridge_fifo_reset_val {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name m2p_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_m2p_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name p2m_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_p2m_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name usb_ctrl_rst_cmn {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name palma_d2d_reset_11 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[1].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name palma_d2d_reset_12 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[0].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name palma_d2d_reset_13 {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.dp_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_3
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name cio_apb_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    0} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                                {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                    {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_2.pd_atcphy.acio80phy
set_reset_scenario -name cio_toplevel_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0} } }  } -instances chipCore_outer.atcTop_2.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane0_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1}} }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_2.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane1_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_2.pd_atcphy.acio80phy
set_reset_scenario -name atcTop_00_s2r { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.usb2phy.utmi_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t0       1      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {ausbc_phy_pipe4_pclk                                                                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_usb2phy_usb2phy_utmi_phy_clk                                                                                                     {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t1+#14   0 ->t2 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t2+#14   1 ->t3 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t6+#14   0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_01_tunneled_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_02_tunneled_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0 ->t16} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t16+#14  0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_03_tunneled_pcie { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_04_tunneled_pcie_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0 ->t18} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t18+#14  0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_05_display { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_06_display_reset_n { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0 ->t8 } } } {pmgr_n_reset_n                                                                                                                      {reset       { @t8+#14   0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_07_native_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_08_native_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0 ->t12} } }  {pmgr_n_reset_n                                                                                                                      {reset       { @t12+#14  0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_09_tunneled_pcie_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t8       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t8+#14   1 ->t9 } } } {pd_atc_usb.pmgr_aon_vdd_soc_pd_atc_usb_intf_force_pmgr_atc_usb_clk_sync                                                             {constraint  { @t9       1      } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t9       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t10+#14  1 ->t11} } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t11      1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t11      1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t12      0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t12+#14  1 ->t13} } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t13+#14  0 ->t14} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t14      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t14+#14  0 ->t15} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t15+#14  0 ->t16} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t16      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t16+#14  1 ->t17} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t17+#14  1 ->t18} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t18+#14  0 ->t19} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t19      0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t19+#14  0 ->t20} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t20+#14  0      } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name acio_ocla_clear_cfg { {pd_atc_cio.u_acio.u_acio_sys.u_acio_ocla.u_ocla.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {reset {@t0 1 ->t1} {^10 0} }} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name acio_uart_sw_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_uart.gen_uart[0].uart.u_UART_REG.swrst {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name atcTop_vddlow_pipein_wrstn { {atcTop_vddlow_pipein_wrstn_in {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name usb_tx_dp_resetn { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_top_tx.tx_dp_resetn {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name usb_ctrl_rst_rx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_rx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name uart_delayed_reset_n { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pcie_pipe_slice_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_pcie_bridge.rx_adapter.PIPE_SLICE.pipe_slice_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name usb_ctrl_rst_tx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_tx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_sync_reset {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup3 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_tx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name nhi_ring_rx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name pcie_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name usb_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp1_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp1_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp0_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp0_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name pcie_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name usb_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dpout0_main_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dpout0_main.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_aux0_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_main0_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_main0_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_main0_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp2_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp2_main0_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_0.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_aux1_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_aux1_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_main1_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_main1_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp_main1_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp2_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dp2_main1_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_1.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dpout_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name dpout_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name tmu_dp_fifo_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_tmu_regs.tmu_bridge_dp_bridge_fifo_reset_val {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name m2p_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_m2p_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name p2m_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_p2m_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name usb_ctrl_rst_cmn {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name palma_d2d_reset_11 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[1].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name palma_d2d_reset_12 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[0].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name palma_d2d_reset_13 {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.dp_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_2
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name cio_apb_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    0} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                                {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                    {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_1.pd_atcphy.acio80phy
set_reset_scenario -name cio_toplevel_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0} } }  } -instances chipCore_outer.atcTop_1.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane0_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1}} }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_1.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane1_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_1.pd_atcphy.acio80phy
set_reset_scenario -name atcTop_00_s2r { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.usb2phy.utmi_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t0       1      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {ausbc_phy_pipe4_pclk                                                                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_usb2phy_usb2phy_utmi_phy_clk                                                                                                     {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t1+#14   0 ->t2 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t2+#14   1 ->t3 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t6+#14   0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_01_tunneled_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_02_tunneled_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0 ->t16} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t16+#14  0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_03_tunneled_pcie { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_04_tunneled_pcie_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0 ->t18} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t18+#14  0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_05_display { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_06_display_reset_n { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0 ->t8 } } } {pmgr_n_reset_n                                                                                                                      {reset       { @t8+#14   0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_07_native_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_08_native_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0 ->t12} } }  {pmgr_n_reset_n                                                                                                                      {reset       { @t12+#14  0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_09_tunneled_pcie_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t8       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t8+#14   1 ->t9 } } } {pd_atc_usb.pmgr_aon_vdd_soc_pd_atc_usb_intf_force_pmgr_atc_usb_clk_sync                                                             {constraint  { @t9       1      } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t9       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t10+#14  1 ->t11} } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t11      1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t11      1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t12      0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t12+#14  1 ->t13} } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t13+#14  0 ->t14} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t14      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t14+#14  0 ->t15} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t15+#14  0 ->t16} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t16      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t16+#14  1 ->t17} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t17+#14  1 ->t18} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t18+#14  0 ->t19} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t19      0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t19+#14  0 ->t20} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t20+#14  0      } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name acio_ocla_clear_cfg { {pd_atc_cio.u_acio.u_acio_sys.u_acio_ocla.u_ocla.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {reset {@t0 1 ->t1} {^10 0} }} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name acio_uart_sw_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_uart.gen_uart[0].uart.u_UART_REG.swrst {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name atcTop_vddlow_pipein_wrstn { {atcTop_vddlow_pipein_wrstn_in {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name usb_tx_dp_resetn { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_top_tx.tx_dp_resetn {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name usb_ctrl_rst_rx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_rx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name uart_delayed_reset_n { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pcie_pipe_slice_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_pcie_bridge.rx_adapter.PIPE_SLICE.pipe_slice_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name usb_ctrl_rst_tx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_tx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_sync_reset {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup3 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_tx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name nhi_ring_rx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name pcie_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name usb_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp1_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp1_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp0_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp0_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name pcie_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name usb_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dpout0_main_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dpout0_main.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_aux0_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_main0_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_main0_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_main0_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp2_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp2_main0_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_0.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_aux1_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_aux1_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_main1_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_main1_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp_main1_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp2_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dp2_main1_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_1.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dpout_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name dpout_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name tmu_dp_fifo_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_tmu_regs.tmu_bridge_dp_bridge_fifo_reset_val {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name m2p_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_m2p_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name p2m_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_p2m_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name usb_ctrl_rst_cmn {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name palma_d2d_reset_11 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[1].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name palma_d2d_reset_12 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[0].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name palma_d2d_reset_13 {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.dp_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_1
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_sys_u_acio_cpu_u_acio_cpu_m3wrap_genblk_acio_cpu_wrapper_inst_mxwrap_acio_cpu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_sys.u_acio_cpu.u_acio_cpu_m3wrap.genblk_acio_cpu_wrapper_inst.mxwrap_acio_cpu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_rst_cm3 {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_DAPReset_n_pre { reset {  @t0 0 ->t1 } } } { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_POReset_n_pre { reset {  @t0 0 ->t2 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_cio_u_acio_u_acio_router_u_acio_router_tmu_i_acio_router_tmu_cpu_i_acio_tmu_m3wrap_genblk_acio_tmu_wrapper_inst_mxwrap_acio_tmu_cm3_sys_rst {  { pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_router_tmu_cpu.i_acio_tmu_m3wrap.genblk_acio_tmu_wrapper_inst.mxwrap_acio_tmu.mxwrap.mxClkRst.cpu_SysReset_n_pre { reset {  @t0 0 ->t3 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name cio_apb_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    0} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                                {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                    {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_0.pd_atcphy.acio80phy
set_reset_scenario -name cio_toplevel_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} {@t0+$10000   0} {@t0+$100000   1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    0} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                        {reset {@t0    0} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    0} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    0} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    0} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    0} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    0} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    0} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0} } }  } -instances chipCore_outer.atcTop_0.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane0_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1}} }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_0.pd_atcphy.acio80phy
set_reset_scenario -name cio_lane1_reset {  { apb_reset_n 		   						                                                                    {reset {@t0    1} } }  { aciophy_reset_n 		   					                                                                    {reset {@t0    1} } }  { mac_usbphy_ln0_pipe_reset_n 				      	                                                            {reset {@t0    1} } }  { mac_ciophy_ln0_pipe_reset_n 		   				                                                            {reset {@t0    1} } }  { mac_ciophy_ln1_pipe_reset_n 		   				                                                            {reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { mac_cio80phy_ln0_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln1_pipe_reset_n 		   										{reset {@t0    1} } }  { mac_cio80phy_ln2_pipe_reset_n 		   										{reset {@t0    1} } }  { ln1_acf_pma_ifc[51]														{reset {@t0    1} {@t0+$14000   0} {@t0+$100000   1} } }  { ln0_acf_pma_ifc[51]														{reset {@t0    1} } }   { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane0_auspma_reset_n                                       {reset {@t0    1} } }  { aciophy_top_cfg_inst.top_cfg.aciophy_configuration_lane1_auspma_reset_n                                       {reset {@t0    1} {@t0+$13000   0} {@t0+$101000   1} } }  { aciophy_lane0_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.shm_rxa_deser_div20_clk_rst 		                                                {reset {@t0    0} {@t0+$12000   1} {@t0+$102000   0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_rx_txmode_clk_lane_rx_div20_sync_reset_n                {reset {@t0    1} } }   { aciophy_lane0_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} } }  { aciophy_lane1_inst.rx_tx_a.tx_a.asg_aus40pm34txa.txa_pma_fifo_init                                            {reset {@t0    1} {@t0+$11000   0} {@t0+$104000   1} } }  { aciophy_lane0_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} } }  { aciophy_lane1_inst.rx_tx_a.rx_a.asg_aus40pm3rxa.rxa_pma_tx_fifo_init                                          {reset {@t0    0} {@t0+$11000   0} {@t0+$104000   1} } }   { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} } }  { aciophy_tx_cio_80_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 	                                        {reset {@t0    0} {@t0+$10000   1} {@t0+$103000   0} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln0.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }  { aciophy_tx_cio_56_to_40.aciophy_tx_cio_ln1.cios_pma_ln_byteclk_reset 						{reset {@t0    1} } }   { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.dp_pma_byteclk_reset                                                 {reset {@t0    0} } }  { aciophy_lane_dp_inst.aciophy_lane_dp_cfg.aciophy_lane_dp_cfg_regs.tx_dp_ctrl0_dptxphy_pma_lane_reset_n        {reset {@t0    1} } }  { aciophy_lane0_usbc_inst.pcs_tx.pcs_pma_tx_byteclk_reset 		                                                {reset {@t0    0} } }   { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_dco_rxpll_freq_byteclk_sft_rst   {reset {@t0    0} } }  { aciophy_lane0_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }  { aciophy_lane1_inst.lane_d.pma_d.pma_rx_d.cfg.regs.cfg_clk_cdr_gate_reset_cfg_bbpd_byte_clk_sft_rst            {reset {@t0    0} } }   { aciophy_s2r_in_aon_rst_n 		   				                                                                {reset {@t0    1} } }   { acio80phy_uc.u_top_m3wrap.m3wrap_v2.cpu.genblk_m3.cm3.hreset_n                                                          {reset {@t0    1} } }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_DAPReset_q                               {reset {@t0    0}} }  { acio80phy_uc.u_top_m3wrap.m3wrap_v2.m3wrapCtrl_v2.m3wrapRegs_v2.Ctrl_POReset_q                                {reset {@t0    0}} }  } -instances chipCore_outer.atcTop_0.pd_atcphy.acio80phy
set_reset_scenario -name atcTop_00_s2r { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.usb2phy.utmi_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t0       1      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t0       1      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {ausbc_phy_pipe4_pclk                                                                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_usb2phy_usb2phy_utmi_phy_clk                                                                                                     {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t1+#14   0 ->t2 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t2+#14   1 ->t3 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t3       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t6+#14   0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_01_tunneled_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_02_tunneled_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn                                             {reset       { @t0+#14   1 ->t1 } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t1       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t3+#14   0 ->t4 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t4       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t4       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t4+#14   1 ->t5 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t5       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t5       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t6+#14   1 ->t7 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t7       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t7       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t7+#14   0 ->t8 } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t8       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t8+#14   0 ->t9 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t9+#14   0 ->t10} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t10      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t10+#14  1 ->t11} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t11+#14  1 ->t12} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t12+#14  0 ->t13} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t13+#14  0 ->t14} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t15+#14  0 ->t16} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t16+#14  0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_03_tunneled_pcie { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_04_tunneled_pcie_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t8+#14   1 ->t9 } } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t9+#14   0 ->t10} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t10      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t10+#14  0 ->t11} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t12      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t12+#14  1 ->t13} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t13+#14  1 ->t14} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t14+#14  0 ->t15} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t15+#14  0 ->t16} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t16+#14  0 ->t17} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t17+#14  0 ->t18} } } {pmgr_n_reset_n                                                                                                                      {reset       { @t18+#14  0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_05_display { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_06_display_reset_n { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_usb_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t2       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t3+#14   1 ->t4 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t4+#14   0 ->t5 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t5+#14   0 ->t6 } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t6+#14   0 ->t7 } } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t7+#14   0 ->t8 } } } {pmgr_n_reset_n                                                                                                                      {reset       { @t8+#14   0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_07_native_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_08_native_usb_n_reset { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pmgr_atc_pcie_reset_n                                                                                                               {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t0       0      } } } {pmgr_atc_cio_reset_n                                                                                                                {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t0       1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t0+#14   0 ->t1 } } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t1+#14   0 ->t2 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t2       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t2       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t2+#14   1 ->t3 } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t3       0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_pipe_handler.ausbc_pipe_handler_regs.AUSBC_AON_GENERAL_REGS_atc_usb31_drd_sw_vcc_reset             {reset       { @t3       1      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t3+#14   0 ->t4 } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t4+#14   1 ->t5 } } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t5       1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t5       1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t6       0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t6+#14   1 ->t7 } } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t7+#14   1 ->t8 } } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t8+#14   0 ->t9 } } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t10+#14  0 ->t11} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t11+#14  0 ->t12} } }  {pmgr_n_reset_n                                                                                                                      {reset       { @t12+#14  0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_09_tunneled_pcie_usb { {dbg_global_debug_blken                                                                                                              {constraint  { @t0       0      } } } {pd_usb2phy.eusb2PhyWrap.phy_utmi_phy_clk                                                                                            {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.ram_clk_gated[0]                                                                 {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_bus_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pmgt_gate_ref_clk                                                                {constraint  { @t0       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.U_DWC_usb31_clk.pipe_pclk_div_blk[0].U_DWC_usb31_clk_div_2_4.clk_div_2_r         {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_blken                                                                                                              {constraint  { @t0       0      } } } {pmgr_atc_cio_usb_reset_n                                                                                                            {constraint  { @t0       0      } } } {pmgr_atc_pcie_blken                                                                                                                 {constraint  { @t0       0      } } } {pd_atc_pcie.atc_common.atc_dpxbar.atc_dpxbarRegs.cnfg_out_pclk1_en_phy_clk                                                          {constraint  { @t0       0      } } } {pd_atc_pcie_apciec_pwr_pgctl_intf_force                                                                                             {constraint  { @t0       1      } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_perst_n          {constraint  { @t0+#14   0 ->t1 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_sts_latched                                       {reset       { @t1+#14   0 ->t2 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.perst_n_latched                                        {reset       { @t2+#14   0 ->t3 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_core_app.apcie_link_config.link_config_regs.cfg_port_en          {constraint  { @t3+#14   0 ->t4 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.port_en_latched                                        {reset       { @t4+#14   0 ->t5 } } } {pd_atc_pcie.apciec.apcie_core.links.links[0].apcie_core_link.apcie_rc_clkrst.pwr_rst_latched                                        {reset       { @t5+#14   0 ->t6 } } } {pmgr_atc_pcie_reset_n                                                                                                               {reset       { @t6+#14   0 ->t7 } } } {pmgr_atc_cio_pcie_blken                                                                                                             {constraint  { @t7       0      } } } {pmgr_atc_cio_pcie_reset_n                                                                                                           {reset       { @t7+#14   0 ->t8 } } } {pmgr_atc_usb_blken                                                                                                                  {constraint  { @t8       0      } } } {pd_atc_usb.ausbc.cfg_ocla_blken                                                                                                     {constraint  { @t8       0      } } } {pmgr_atc_usb_pwr_intf_force                                                                                                         {constraint  { @t8+#14   1 ->t9 } } } {pd_atc_usb.pmgr_aon_vdd_soc_pd_atc_usb_intf_force_pmgr_atc_usb_clk_sync                                                             {constraint  { @t9       1      } } } {pd_atc_usb.ausbc.ausbc_core.ausbc_core_evt_reg.usb_evt_count_en                                                                     {constraint  { @t9       0      } } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.pipe_reset_n                                                                     {reset       { @t9+#14   0 ->t10} } } {pd_atc_usb.ausbc.ausbc_drd_top.atc_drd1p_DWC_usb31.usb2phy_reset                                                                    {reset       { @t10+#14  1 ->t11} } } {pd_usb2phy_usb2phy_por                                                                                                              {reset       { @t11      1      } } }  {pd_atc_usb.ausbc.ausbc_aon.ausbc_cfg_usb2phy.usb2phy_apb_resetn                                                                     {reset       { @t11      1      } } }  {pmgr_atc_usb_reset_n                                                                                                                {reset       { @t11+#14  0 ->t12} } } {pmgr_atc_cio_blken                                                                                                                  {constraint  { @t12      0      } } } {pd_atc_cio_pwr_atc_cio_pwr_pgctl_intf_force {constraint  { @t12+#14  1 ->t13} } } {pmgr_atc_cio_reset_n                                                                                                                {reset       { @t13+#14  0 ->t14} } } {pd_atcphy.aciophy_clamp_en                                                                                                          {constraint  { @t14      1      } } } {pd_atcphy.aciophy_reset_n                                                                                                           {reset       { @t14+#14  0 ->t15} } } {pd_atcphy.aciophy_apb_reset_n                                                                                                       {reset       { @t15+#14  0 ->t16} } } {pmgr_atc_common_blken                                                                                                               {constraint  { @t16      0      } } } {pd_atc_pcie_pwr_pgctl_intf_teardown                                                                                                 {constraint  { @t16+#14  1 ->t17} } } {pd_atc_pcie_pwr_pgctl_intf_force                                                                                                    {constraint  { @t17+#14  1 ->t18} } } {pmgr_atc_common_reset_n                                                                                                             {reset       { @t18+#14  0 ->t19} } } {pmgr_atc_usb_aon_blken                                                                                                              {constraint  { @t19      0      } } } {pd_atc_usb.ausbc.ausbc_aon.ausbc_aon_ccu.atc_usb_aon_sw_bcg.atc_usb_aon_sw_bcg.bcg_clken_sync[0].Plain.DoubleFlop.sync[0].q         {constraint  { @t19+#14  0 ->t20} } } {pmgr_atc_usb_aon_reset_n                                                                                                            {reset       { @t20+#14  0      } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name acio_ocla_clear_cfg { {pd_atc_cio.u_acio.u_acio_sys.u_acio_ocla.u_ocla.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {reset {@t0 1 ->t1} {^10 0} }} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name acio_uart_sw_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_uart.gen_uart[0].uart.u_UART_REG.swrst {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name atcTop_vddlow_pipein_wrstn { {atcTop_vddlow_pipein_wrstn_in {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name usb_tx_dp_resetn { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_top_tx.tx_dp_resetn {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name usb_ctrl_rst_rx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_rx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name uart_delayed_reset_n { {pd_atc_cio.u_acio.u_acio_sys.u_acio_lc_dmashim.u_dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pcie_pipe_slice_rst { {pd_atc_cio.u_acio.u_acio_sys.u_acio_pcie_bridge.rx_adapter.PIPE_SLICE.pipe_slice_reset_n {reset {@t0 0 ->t1}}} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name usb_ctrl_rst_tx { {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_tx {reset {@t0 1 ->t1}}} } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_sync_reset {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbTear2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup0 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup1 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup2 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie_atc_common_afv2_atcAxi2Af_ssbWakeup3 {  { pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_atc_pcie.atc_common.afv2_atcAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx0 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[0]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx1 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[1]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx2 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[2]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx3 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[3]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx4 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[4]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx5 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[5]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx6 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[6]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx7 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[7]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx8 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[8]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx9 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[9]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx10 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[10]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_tx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_TX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name nhi_ring_rx11 {{{pd_atc_cio.u_acio.u_acio_sys.u_acio_hi.hi2_fw_ctl_fabclk_Regs_i.RING_RESET_RX[11]} { reset {@t0 1 ->t1} {@t1+#500 0} {#100 1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name pcie_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name usb_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp1_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp1_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp0_main_ap_tx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dp0_main.i_acio_router_ap_fwRegs.tx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name pcie_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_pcie.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name usb_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_usb.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dpout0_main_ap_rx_clear {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.acio_router_ap_dpout0_main.i_acio_router_ap_fwRegs.rx_clear_req_value { reset {@t0 0 ->t1} {@t1+#500 1} {#100 0}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_aux0_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_main0_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_main0_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_main0_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp2_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_0.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp2_main0_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_0.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_aux1_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_aux1_DPTX_INACTIVE_ACK {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DPTX_INACTIVE_ACK_value { reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_main1_rst_sts {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.rst_status_bits_n_s4 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_main1_fec_counter_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_fec_packet_gen.counter_rst_n_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp_main1_bs_count_rst {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.u_acio_dpin_adapter.acio_dpin_main_link.acio_dpin_count_block.bs_count_rst_cond_s3 { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp2_aux1_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpin_bundle_1.acio_dpin_aux.acio_dpin_bridge_fwRegs.DP2_VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dp2_main1_snf_fifo_reset {{pd_atc_cio.u_acio.u_acio_router.u_acio_router_al.u_acio_dpin_snf_fifo_1.fw_fifo_rst_n { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dpout_aux0_VE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.VE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name dpout_aux0_AE_value {{pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.u_acio_dpout_aux.acio_dpout_bridge_fwRegs.AE_value { reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name tmu_dp_fifo_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_tmu.i_acio_tmu_regs.tmu_bridge_dp_bridge_fifo_reset_val {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name m2p_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_m2p_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name p2m_msg_rst {   {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll.i_acio_ll_phyc_regs.phy_pipe_common_p2m_msg_rst_value {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name usb_ctrl_rst_cmn {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_usb_bridge.uadp_top.uadp_cfg.cfg_ctrl_rst_start_cmn {reset {@t0 1 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name palma_d2d_reset_11 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[1].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name palma_d2d_reset_12 {    {pd_atc_cio.u_acio.u_acio_router.u_acio_router_ll80.u_acio_ll80_rx_top.u_acio_ll80_lcc_rx.u_acio_ll80_lcc_deskew.lane_loop[0].u_acio_ll80_lcc_deskew_fifo.fifo_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
set_reset_scenario -name palma_d2d_reset_13 {   {pd_atc_cio.u_acio.u_acio_sys.u_acio_dpout_adapter.dp_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.atcTop_0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/avd/design/avdTop/avdTop/2022-02-12_01_59_23/cfg_rdc_hier.tcl -module avdTop
set_reset_scenario -name pmgr_avd_sys_reset_n {        {pmgr_avd_sys_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name pmgr_all_chip_awake_reset_n {     {pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys.pd_avd_sys_dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {     {pd_avd_sys.pd_avd_sys_dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys.pd_avd_sys_dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {     {pd_avd_sys.pd_avd_sys_dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys.pd_avd_sys_dftAon.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {     {pd_avd_sys.pd_avd_sys_dftAon.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vefuse_done_rst {    {vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.avdTop
set_reset_scenario -name server_rst {    {server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.avdTop
set_reset_scenario -name repair_history_rst {    {repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.avdTop
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_inner.avdTop
set_reset_scenario -name sms_rst {{pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {pd_avd_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_avd_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_0 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[0] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_1 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[1] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_2 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[2] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_3 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[3] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_4 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[4] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_5 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[5] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_6 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[6] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_7 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[7] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_8 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[8] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_9 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[9] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name vp_sreset_10 { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_vp_sreset[10] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name pipe_sreset { 	{pd_avd_vp.avdVp.avdVp.avdMctl.avdMctlCfg.mctl_pipe_sreset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_m3wrap_rst_cm3 {  { pd_avd_sys.avdWrap.m3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_avd_sys.avdWrap.m3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_m3wrap_cm3_sys_rst {  { pd_avd_sys.avdWrap.m3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_sync_reset {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_ssbTear0 {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_ssbTear1 {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_ssbTear2 {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_ssbWakeup0 {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_ssbWakeup1 {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_ssbWakeup2 {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys_avdWrap_avdAxiAf_afv2_avdAxi2Af_ssbWakeup3 {  { pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.avdTop
set_reset_scenario -name pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_avd_sys.avdWrap.avdAxiAf.afv2_avdAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.avdTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ane/design/sneTop/sneTop/2022-02-12_05_23_11/cfg_rdc_hier.tcl -module sneTop
set_reset_scenario -name pd_ane_sys_pmgr_reset { 	{pmgr_ane_sys_reset_n {reset {@t0 0 ->t1} }} 	{pd_ane_dks_pwr_ane_sys_pwr_pgctl_intf_teardown {reset {@t0 1 ->t2} }}        {pd_ane_sys.pd_ane_sys_core.aneSysDpe.u_aneSysDpePptRegsWrap.u_aneSysDpePptRegs.soc_dpe_ctrl_en  {reset {@t1 0 ->t3} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_mpm_rst { 	{pmgr_ane_mpm_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_all_chip_awake_rst { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_cpu_rst { 	{pmgr_ane_cpu_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_td_rst { 	{pmgr_ane_td_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_clkgen_rst { 	{aneclkgen_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_base_rst { 	{pmgr_ane_base_reset_n {reset {@t0 0 ->t1} }}        {pd_ane_l2_pwr_ane_base_pwr_pgctl_intf_teardown  {reset {@t0 1 ->t2} }}        {pd_ane_dks_pwr_ane_base_pwr_pgctl_intf_teardown  {reset {@t0 1 ->t3} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.ane_resetn {reset {@t0 0 ->t4} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.dpe_en_ne {reset {@t0 1 ->t5} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.ppt_en_ne {reset {@t0 1 ->t6} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpePptRegsWrap.u_anePcpuDpePptRegs.anedpeppt_accp_crshar_dbg_ctrl_accum_rstn {reset {@t0 0 ->t7} }}        {snePTop.pd_ane_core0.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t20} }}        {snePTop.pd_ane_core1.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t21} }}        {snePTop.pd_ane_core2.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t22} }}        {snePTop.pd_ane_core3.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t23} }}        {snePTop.pd_ane_core4.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t24} }}        {snePTop.pd_ane_core5.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t25} }}        {snePTop.pd_ane_core6.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t26} }}        {snePTop.pd_ane_core7.aneCore_base.aneDpeStopMacEn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t27} }}        {snePTop.pd_ane_core0.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t28} }}        {snePTop.pd_ane_core1.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t29} }}        {snePTop.pd_ane_core2.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t30} }}        {snePTop.pd_ane_core3.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t31} }}        {snePTop.pd_ane_core4.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t32} }}        {snePTop.pd_ane_core5.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t33} }}        {snePTop.pd_ane_core6.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t34} }}        {snePTop.pd_ane_core7.aneCore_base.aneSSBReset_oclasel.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t35} }}        {snePTop.pd_ane_core0.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t36} }}        {snePTop.pd_ane_core0.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t37} }}        {snePTop.pd_ane_core1.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t38} }}        {snePTop.pd_ane_core1.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t39} }}        {snePTop.pd_ane_core2.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t40} }}        {snePTop.pd_ane_core2.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t41} }}        {snePTop.pd_ane_core3.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t42} }}        {snePTop.pd_ane_core3.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t43} }}        {snePTop.pd_ane_core4.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t44} }}        {snePTop.pd_ane_core4.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t45} }}        {snePTop.pd_ane_core5.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t46} }}        {snePTop.pd_ane_core5.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t47} }}        {snePTop.pd_ane_core6.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t48} }}        {snePTop.pd_ane_core6.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t49} }}        {snePTop.pd_ane_core7.aneCore_base.aneWriteBackChain0.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t50} }}        {snePTop.pd_ane_core7.aneCore_base.aneWriteBackChain1.aneSSBWBFifo_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t51} }}        {snePTop.pd_ane_core0.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t52} }}        {snePTop.pd_ane_core0.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t53} }}        {snePTop.pd_ane_core1.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t54} }}        {snePTop.pd_ane_core1.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t55} }}        {snePTop.pd_ane_core2.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t56} }}        {snePTop.pd_ane_core2.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t57} }}        {snePTop.pd_ane_core3.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t58} }}        {snePTop.pd_ane_core3.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t59} }}        {snePTop.pd_ane_core4.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t60} }}        {snePTop.pd_ane_core4.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t61} }}        {snePTop.pd_ane_core5.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t62} }}        {snePTop.pd_ane_core5.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t63} }}        {snePTop.pd_ane_core6.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t64} }}        {snePTop.pd_ane_core6.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t65} }}        {snePTop.pd_ane_core7.aneCore_base.aneWriteBackChain0.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t66} }}        {snePTop.pd_ane_core7.aneCore_base.aneWriteBackChain1.aneSSBCreditReceiver_resetn.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t67} }}        {snePTop.pd_ane_core0.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t68} }}        {snePTop.pd_ane_core0.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t69} }}        {snePTop.pd_ane_core1.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t70} }}        {snePTop.pd_ane_core1.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t71} }}        {snePTop.pd_ane_core2.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t72} }}        {snePTop.pd_ane_core2.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t73} }}        {snePTop.pd_ane_core3.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t74} }}        {snePTop.pd_ane_core3.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t75} }}        {snePTop.pd_ane_core4.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t76} }}        {snePTop.pd_ane_core4.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t77} }}        {snePTop.pd_ane_core5.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t78} }}        {snePTop.pd_ane_core5.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t79} }}        {snePTop.pd_ane_core6.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t80} }}        {snePTop.pd_ane_core6.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t81} }}        {snePTop.pd_ane_core7.aneCore_set0.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t82} }}        {snePTop.pd_ane_core7.aneCore_set1.aneCore.tcfifo_aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t83} }}        {snePTop.pd_ane_core0.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t84} }}        {snePTop.pd_ane_core0.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t85} }}        {snePTop.pd_ane_core1.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t86} }}        {snePTop.pd_ane_core1.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t87} }}        {snePTop.pd_ane_core2.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t88} }}        {snePTop.pd_ane_core2.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t89} }}        {snePTop.pd_ane_core3.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t90} }}        {snePTop.pd_ane_core3.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t91} }}        {snePTop.pd_ane_core4.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t92} }}        {snePTop.pd_ane_core4.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t93} }}        {snePTop.pd_ane_core5.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t94} }}        {snePTop.pd_ane_core5.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t95} }}        {snePTop.pd_ane_core6.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t96} }}        {snePTop.pd_ane_core6.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t97} }}        {snePTop.pd_ane_core7.aneCore_set0.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t98} }}        {snePTop.pd_ane_core7.aneCore_set1.aneCore.aneCoreFe.aneL1.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t99} }}         {snePTop.pd_ane_core0.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t100} }}        {snePTop.pd_ane_core0.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t101} }}        {snePTop.pd_ane_core1.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t102} }}        {snePTop.pd_ane_core1.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t103} }}        {snePTop.pd_ane_core2.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t104} }}        {snePTop.pd_ane_core2.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t105} }}        {snePTop.pd_ane_core3.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t106} }}        {snePTop.pd_ane_core3.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t107} }}        {snePTop.pd_ane_core4.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t108} }}        {snePTop.pd_ane_core4.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t109} }}        {snePTop.pd_ane_core5.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t110} }}        {snePTop.pd_ane_core5.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t111} }}        {snePTop.pd_ane_core6.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t112} }}        {snePTop.pd_ane_core6.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t113} }}        {snePTop.pd_ane_core7.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t114} }}        {snePTop.pd_ane_core7.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t115} }}        {snePTop.pd_ane_core0.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t116} }}        {snePTop.pd_ane_core0.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t117} }}        {snePTop.pd_ane_core1.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t118} }}        {snePTop.pd_ane_core1.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t119} }}        {snePTop.pd_ane_core2.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t120} }}        {snePTop.pd_ane_core2.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t121} }}        {snePTop.pd_ane_core3.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t122} }}        {snePTop.pd_ane_core3.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t123} }}        {snePTop.pd_ane_core4.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t124} }}        {snePTop.pd_ane_core4.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t125} }}        {snePTop.pd_ane_core5.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t126} }}        {snePTop.pd_ane_core5.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t127} }}        {snePTop.pd_ane_core6.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t128} }}        {snePTop.pd_ane_core6.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t129} }}        {snePTop.pd_ane_core7.aneCore_set0.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t130} }}        {snePTop.pd_ane_core7.aneCore_set1.aneCore.aneCoreKnl.aneSSBReset_ktag.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t131} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEDpath.aneL2FrNEFifos.LoopForNEChain[0].aneL2FrNEFifoCore.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t132} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEDpath.aneL2FrNEFifos.LoopForNEChain[1].aneL2FrNEFifoCore.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t133} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEDpath.aneL2FrNEFifos.LoopForNEChain[2].aneL2FrNEFifoCore.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t134} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEDpath.aneL2FrNEFifos.LoopForNEChain[3].aneL2FrNEFifoCore.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t135} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[0].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t152} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[1].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t153} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[2].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t154} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[3].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t155} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[4].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t156} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[5].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t157} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[6].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t158} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[7].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t159} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[8].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t160} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[9].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t161} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[10].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t162} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[11].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t163} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[12].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t164} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[13].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t165} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[14].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t166} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[15].u_aneFifoSmallAsyncSSB_dyn.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t167} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[0].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t168} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[1].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t169} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[2].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t170} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[3].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t171} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[4].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t172} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[5].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t173} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[6].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t174} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[7].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t175} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[8].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t176} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[9].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t177} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[10].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t178} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[11].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t179} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[12].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t180} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[13].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t181} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[14].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t182} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynNE.ANE_ACTIVITY_CNT_CORE_GENLOOP_PROC[15].u_aneFifoSmallAsyncSSB_tel.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t183} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[0].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t184} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[1].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t185} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[2].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t186} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[3].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t187} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[4].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t188} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[5].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t189} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[6].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t190} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[7].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t191} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[8].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t192} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[9].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t193} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[10].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t194} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[11].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t195} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[12].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t196} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[13].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t197} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[14].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t198} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[15].u_aneFifoSmallAsyncSSB_BECompuBusy_activity.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t199} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne0_l2_ivdms_data0_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t200} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne0_l2_ivdms_data1_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t201} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne0_l2_ivdms_data2_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t202} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne0_l2_ivdms_data3_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t203} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne1_l2_ivdms_data0_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t204} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne1_l2_ivdms_data1_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t205} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne1_l2_ivdms_data2_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t206} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.pd_ane_l2_ivdm_dout_mux.ne1_l2_ivdms_data3_fifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t207} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_0_0.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t208} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_0_1.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t209} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_0_2.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t210} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_0_3.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t211} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_1_0.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t212} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_1_1.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t213} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_1_2.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t214} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_reset_1_3.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t215} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_0_0.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t216} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_0_1.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t217} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_0_2.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t218} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_0_3.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t219} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_1_0.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t220} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_1_1.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t221} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_1_2.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t222} }}        {snePTop.pd_ane_l2.pd_ane_l2_ne_miscIf.l2_fifo_l2_reset_1_3.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t223} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEPwrCtl.LoopForNEChain[0].aneL2FrNEPushAsyncFifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t224} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEPwrCtl.LoopForNEChain[1].aneL2FrNEPushAsyncFifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t225} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEPwrCtl.LoopForNEChain[2].aneL2FrNEPushAsyncFifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t226} }}        {snePTop.pd_ane_l2.aneL2.aneL2FrNE.aneL2FrNEPwrCtl.LoopForNEChain[3].aneL2FrNEPushAsyncFifo.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg {reset {@t1 1 ->t227} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuAccpCr.u_aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t228} }}        {snePTop.pd_ane_core0.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t230} }}        {snePTop.pd_ane_core1.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t231} }}        {snePTop.pd_ane_core2.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t232} }}        {snePTop.pd_ane_core3.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t233} }}        {snePTop.pd_ane_core4.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t234} }}        {snePTop.pd_ane_core5.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t235} }}        {snePTop.pd_ane_core6.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t236} }}        {snePTop.pd_ane_core7.aneCore_base.aneSSBReset_uptivdm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t237} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[0].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t238} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[1].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t239} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[2].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t240} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[3].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t241} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[4].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t242} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[5].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t243} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[6].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t244} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[7].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t245} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[8].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t246} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[9].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t247} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[10].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t248} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[11].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t249} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[12].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t250} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[13].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t251} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[14].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t252} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.anePcpuDpeDynBE.ANE_ACTIVITY_CNT_BE_GENLOOP_PROC[15].anePcpuDpePptCdc_BE.aneFifoSmallAsyncSSB.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t253} }}        {snePTop.pd_ane_l2.anePcpuDpePpt.u_anePcpuDpe.u_anePcpuDpeDyn.aneFifoSmallAsyncSSB_thermaloffset.aneSSBReset.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  {reset {@t1 1 ->t254} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name td_rdy_rst {        {pmgr_ane_td_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name cpu_rdy_rst {        {pmgr_ane_cpu_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name sys_rdy_rst {        {pmgr_ane_sys_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name mpm_rdy_rst {        {pmgr_ane_mpm_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name ane_base_rdy_rst {        {pmgr_ane_base_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.mst_bulkcpu.axi2af_rate_limit_0.rate_limit_enable {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.mst_bulkcpu.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.mst_bulkdma.axi2af_rate_limit_0.rate_limit_enable {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.mst_bulkdma.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.mst_bulkdma.axi2af_rate_limit_0.rate_limit_enable {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.mst_bulkdma.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.mst_llt.axi2af_rate_limit_0.rate_limit_enable {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.mst_llt.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
set_reset_scenario -name snerst_tmrst {        {pd_ane_sys.pd_ane_sys_core.sneCtrl.sneCtrlRegs.sne_intc_snerst_tmrst {reset {@t0 1 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name ane_dma_reset_n {        {pd_ane_dtd.aneDTDTdSwitched.ane_dma_reset_n {reset {@t0 0 ->t1} }}        {pd_ane_dts.aneDTSTdSwitched.ane_dma_reset_n {reset {@t0 0 ->t2} }}        {pd_ane_dks.aneDKSTdSwitched.ane_dma_reset_n {reset {@t0 0 ->t3} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name cal_reset0 {   {pd_ane_dtd.ivdmc.ivdmc_gclk.ivdmc_gclk_regs.IVDMC_GCLK_Regs.IVDMC_GCLK_IVDM_CALIBRATION_CTL1_ENABLE[0]  {  reset  { @t0 0 ->t1 }   }   }    } -instances chipCore_inner.sneTop
set_reset_scenario -name cal_reset1 {   {pd_ane_dtd.ivdmc.ivdmc_gclk.ivdmc_gclk_regs.IVDMC_GCLK_Regs.IVDMC_GCLK_IVDM_CALIBRATION_CTL1_ENABLE[1]  {  reset  { @t0 0 ->t1 }   }   }    } -instances chipCore_inner.sneTop
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_ane_cpu_reset_n {reset {@t0 0 ->t1} }}        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_inner.sneTop
set_reset_scenario -name ascWrap_retention_reset {         {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t2} }}        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] {reset {@t0 1 ->t3} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pmgr_ascAon_reset { 	{pmgr_ascAon_resetn {reset {@t0+^2 0 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name ascWrap_sblock_areset {        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name ascWrap_l2_reset {        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.sneTop
set_reset_scenario -name kic_soft_reset {        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sneTop
set_reset_scenario -name core_warm_reset {        {pd_ane_cc.sneCpu.ane_ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t2}}}} -instances chipCore_inner.sneTop
set_reset_scenario -name mtr_bts_rstn_wro {	{snePTop.pd_ane_core0.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t1} }}	{snePTop.pd_ane_core1.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t2} }}	{snePTop.pd_ane_core2.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t3} }}	{snePTop.pd_ane_core3.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t4} }}	{snePTop.pd_ane_core4.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t5} }}	{snePTop.pd_ane_core5.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t6} }}	{snePTop.pd_ane_core6.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t7} }}	{snePTop.pd_ane_core7.mip.mtr_bts_partition_wrapper.mtr_sense_rstn_wro { reset {@t0 1 ->t8} }}} -instances chipCore_inner.sneTop
set_rdc_false_path -from_scenario minipmgr_all_socpo_reset_n -to_scenario ascWrap_functional_reset -instances chipCore_inner.sneTop
set_rdc_false_path -from_scenario minipmgr_all_socpo_reset_n -to_scenario ascWrap_sblock_areset -instances chipCore_inner.sneTop
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sneTop
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sneTop
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sneTop
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.sneTop.pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_rdc_false_path -from_scenario pd_ane_cc.aneClkGen.pll_ane_wrap_i0.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0.apb_rst -to_scenario pd_ane_sys_pmgr_reset -instances chipCore_inner.sneTop
set_rdc_false_path -from_scenario pd_ane_cc.aneClkGen.pll_ane_wrap_i1.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0.apb_rst -to_scenario pd_ane_sys_pmgr_reset -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_l2_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_l2.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_l2bank_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_l2bank.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core0_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core0.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core1_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core1.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core2_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core2.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core3_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core3.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core4_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core4.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core5_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core5.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core6_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core6.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name snePTop_pd_ane_core7_mip_ivdms_soc_wrapper_ivdms_greset_group {  { snePTop.pd_ane_core7.mip.ivdms_soc_wrapper.ivdms.greset_n { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_dtd_ivdmc_cal_reset0 {  { pd_ane_dtd.ivdmc.ivdmc_gclk.ivdmc_gclk_regs.ivdm_calibration_ctl1_enable[0] { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_dtd_ivdmc_cal_reset1 {  { pd_ane_dtd.ivdmc.ivdmc_gclk.ivdmc_gclk_regs.ivdm_calibration_ctl1_enable[1] { reset {  @t0 0 ->t1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_sync_reset {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_ssbTear0 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_ssbTear1 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_ssbTear2 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_ssbWakeup0 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_ssbWakeup1 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_ssbWakeup2 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_aneAxi2Af_ssbWakeup3 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.aneAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_sync_reset {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_ssbTear0 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_ssbTear1 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_ssbTear2 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_ssbWakeup0 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_ssbWakeup1 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_ssbWakeup2 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys_pd_ane_sys_core_sneAxi2Af_anexlAxi2Af_ssbWakeup3 {  { pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
set_reset_scenario -name pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_ane_sys.pd_ane_sys_core.sneAxi2Af.anexlAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sneTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ave/design/sve5Top/sve5Top/2022-02-12_03_27_45/cfg_rdc_hier.tcl -module sve5Top
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_sync_reset {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbTear0 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbTear1 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbTear2 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup0 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup1 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup2 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup3 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name sms_rst {{pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}}} -instances chipCore_inner.sve5Top_1
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave5_rcr_pd_ave5_be_rst { 	{pmgr_venc_pipe5_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_pmgr_venc_pipe4_reset_n { 	{pmgr_venc_pipe4_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave5_me0_pmgr_venc_me0_reset_n { 	{pmgr_venc_me0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave5_me1_pmgr_venc_me1_reset_n { 	{pmgr_venc_me1_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pmgr_venc_sys_reset_n { 	{pmgr_venc_sys_reset_n {reset {@t0 0 ->t1} }} 	{pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }} 	{pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}    {pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}    {pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pmgr_venc_sys_sw_reset_n {    {pmgr_venc_sys_reset_n {reset {@t0 0 ->t1} }}    {rcr5Top.pd_ave5_rcr.avePartReset.resetSync_sw.rst_sync[1].Plain.DoubleFlop.sync[0].GATEFIXED_sync2_0.dff0.q {reset {@t0 0 ->t2} }}    {rcr5Top.pd_ave5_rcr.avePartReset.resetSync_sw.rst_sync[0].Plain.DoubleFlop.sync[0].GATEFIXED_sync2_0.dff0.q {reset {@t0 0 ->t3} }}    {pd_ave5_me0.avePartReset.ave_sw_reset_n[1] {reset {@t0 0 ->t4} }}    {pd_ave5_me0.avePartReset.ave_sw_reset_n[0] {reset {@t0 0 ->t5} }}    {pd_ave5_me1.avePartReset.ave_sw_reset_n[1] {reset {@t0 0 ->t6} }}    {pd_ave5_me1.avePartReset.ave_sw_reset_n[0] {reset {@t0 0 ->t7} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pmgr_all_socpo_reset_n { 	{pmgr_all_socpo_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_ascWrap_sblock_areset { 	{pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario pmgr_venc_sys_reset_n -instances chipCore_inner.sve5Top_1
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario pd_ave_sys_ascWrap_sblock_areset -instances chipCore_inner.sve5Top_1
set_rdc_false_path -from_scenario pmgr_venc_sys_reset_n -to_scenario pd_ave_sys_ascWrap_sblock_areset -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_dma_hw_rst { 	{pmgr_venc_dma_reset_n {reset {@t0+^1 0 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave5_md_pd_ave5_be_rst { 	{pmgr_venc_pipe5_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core0_rlm_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core0.rlm.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core0.rlm.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core0_rlm_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core0.rlm.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core0_md_mcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core0.md.mcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core0.md.mcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core0_md_mcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core0.md.mcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core0_ie_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core0.ie.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core0.ie.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core0_ie_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core0.ie.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core1_aveCve_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core1.aveCve.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core1.aveCve.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core1_aveCve_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core1.aveCve.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core2_aveRcr_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core2.aveRcr.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core2.aveRcr.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave4_pipe_core2_aveRcr_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core2.aveRcr.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name aveMd5Top_pd_ave5_md_aveMd5_md16_mcpu_mcpu_cpu_rst_cm3 {  { aveMd5Top.pd_ave5_md.aveMd5_md16.mcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { aveMd5Top.pd_ave5_md.aveMd5_md16.mcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name aveMd5Top_pd_ave5_md_aveMd5_md16_mcpu_mcpu_cpu_cm3_sys_rst {  { aveMd5Top.pd_ave5_md.aveMd5_md16.mcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_rma_core_rd_aveMbi_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave_rma.core_rd.aveMbi.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave_rma.core_rd.aveMbi.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_rma_core_rd_aveMbi_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave_rma.core_rd.aveMbi.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_rma_core_rd_aveMe5Setup2_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave_rma.core_rd.aveMe5Setup2.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave_rma.core_rd.aveMe5Setup2.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_rma_core_rd_aveMe5Setup2_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave_rma.core_rd.aveMe5Setup2.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name rcr5Top_pd_ave5_rcr_aveRcr5_aveMcpu_mcpu_cpu_rst_cm3 {  { rcr5Top.pd_ave5_rcr.aveRcr5.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { rcr5Top.pd_ave5_rcr.aveRcr5.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name rcr5Top_pd_ave5_rcr_aveRcr5_aveMcpu_mcpu_cpu_cm3_sys_rst {  { rcr5Top.pd_ave5_rcr.aveRcr5.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveSeb5_aveMcpu_mcpu_cpu_rst_cm3 {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveSeb5.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveSeb5.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveSeb5_aveMcpu_mcpu_cpu_cm3_sys_rst {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveSeb5.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveBef5_aveMcpu_mcpu_cpu_rst_cm3 {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveBef5.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveBef5.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveBef5_aveMcpu_mcpu_cpu_cm3_sys_rst {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveBef5.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_1
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_sync_reset {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbTear0 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbTear1 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbTear2 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup0 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup1 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup2 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_aveSysSwitched_core_sveAxiAf_afv2_aveAxi2af_ssbWakeup3 {  { pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_ave_sys.aveSysSwitched.core.sveAxiAf.afv2_aveAxi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name sms_rst {{pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_ave_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ave_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}}} -instances chipCore_inner.sve5Top_0
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave5_rcr_pd_ave5_be_rst { 	{pmgr_venc_pipe5_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_pmgr_venc_pipe4_reset_n { 	{pmgr_venc_pipe4_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave5_me0_pmgr_venc_me0_reset_n { 	{pmgr_venc_me0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave5_me1_pmgr_venc_me1_reset_n { 	{pmgr_venc_me1_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pmgr_venc_sys_reset_n { 	{pmgr_venc_sys_reset_n {reset {@t0 0 ->t1} }} 	{pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }} 	{pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}    {pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}    {pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pmgr_venc_sys_sw_reset_n {    {pmgr_venc_sys_reset_n {reset {@t0 0 ->t1} }}    {rcr5Top.pd_ave5_rcr.avePartReset.resetSync_sw.rst_sync[1].Plain.DoubleFlop.sync[0].GATEFIXED_sync2_0.dff0.q {reset {@t0 0 ->t2} }}    {rcr5Top.pd_ave5_rcr.avePartReset.resetSync_sw.rst_sync[0].Plain.DoubleFlop.sync[0].GATEFIXED_sync2_0.dff0.q {reset {@t0 0 ->t3} }}    {pd_ave5_me0.avePartReset.ave_sw_reset_n[1] {reset {@t0 0 ->t4} }}    {pd_ave5_me0.avePartReset.ave_sw_reset_n[0] {reset {@t0 0 ->t5} }}    {pd_ave5_me1.avePartReset.ave_sw_reset_n[1] {reset {@t0 0 ->t6} }}    {pd_ave5_me1.avePartReset.ave_sw_reset_n[0] {reset {@t0 0 ->t7} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pmgr_all_socpo_reset_n { 	{pmgr_all_socpo_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_sys_ascWrap_sblock_areset { 	{pd_ave_sys.aveSysSwitched.core.sveCpu.ascWrap_g_ave.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario pmgr_venc_sys_reset_n -instances chipCore_inner.sve5Top_0
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario pd_ave_sys_ascWrap_sblock_areset -instances chipCore_inner.sve5Top_0
set_rdc_false_path -from_scenario pmgr_venc_sys_reset_n -to_scenario pd_ave_sys_ascWrap_sblock_areset -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_dma_hw_rst { 	{pmgr_venc_dma_reset_n {reset {@t0+^1 0 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave5_md_pd_ave5_be_rst { 	{pmgr_venc_pipe5_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core0_rlm_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core0.rlm.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core0.rlm.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core0_rlm_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core0.rlm.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core0_md_mcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core0.md.mcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core0.md.mcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core0_md_mcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core0.md.mcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core0_ie_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core0.ie.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core0.ie.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core0_ie_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core0.ie.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core1_aveCve_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core1.aveCve.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core1.aveCve.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core1_aveCve_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core1.aveCve.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core2_aveRcr_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave4_pipe.core2.aveRcr.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave4_pipe.core2.aveRcr.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave4_pipe_core2_aveRcr_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave4_pipe.core2.aveRcr.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name aveMd5Top_pd_ave5_md_aveMd5_md16_mcpu_mcpu_cpu_rst_cm3 {  { aveMd5Top.pd_ave5_md.aveMd5_md16.mcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { aveMd5Top.pd_ave5_md.aveMd5_md16.mcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name aveMd5Top_pd_ave5_md_aveMd5_md16_mcpu_mcpu_cpu_cm3_sys_rst {  { aveMd5Top.pd_ave5_md.aveMd5_md16.mcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_rma_core_rd_aveMbi_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave_rma.core_rd.aveMbi.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave_rma.core_rd.aveMbi.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_rma_core_rd_aveMbi_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave_rma.core_rd.aveMbi.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_rma_core_rd_aveMe5Setup2_aveMcpu_mcpu_cpu_rst_cm3 {  { pd_ave_rma.core_rd.aveMe5Setup2.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_ave_rma.core_rd.aveMe5Setup2.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name pd_ave_rma_core_rd_aveMe5Setup2_aveMcpu_mcpu_cpu_cm3_sys_rst {  { pd_ave_rma.core_rd.aveMe5Setup2.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name rcr5Top_pd_ave5_rcr_aveRcr5_aveMcpu_mcpu_cpu_rst_cm3 {  { rcr5Top.pd_ave5_rcr.aveRcr5.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { rcr5Top.pd_ave5_rcr.aveRcr5.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name rcr5Top_pd_ave5_rcr_aveRcr5_aveMcpu_mcpu_cpu_cm3_sys_rst {  { rcr5Top.pd_ave5_rcr.aveRcr5.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveSeb5_aveMcpu_mcpu_cpu_rst_cm3 {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveSeb5.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveSeb5.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveSeb5_aveMcpu_mcpu_cpu_cm3_sys_rst {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveSeb5.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveBef5_aveMcpu_mcpu_cpu_rst_cm3 {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveBef5.aveMcpu.mcpu.cpu.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveBef5.aveMcpu.mcpu.cpu.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.sve5Top_0
set_reset_scenario -name rcr5Top_pd_ave5_rcr_pd_ave5_be_inst_core_aveBef5_aveMcpu_mcpu_cpu_cm3_sys_rst {  { rcr5Top.pd_ave5_rcr.pd_ave5_be_inst.core.aveBef5.aveMcpu.mcpu.cpu.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.sve5Top_0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/adisp/design/dispTop/dispTop/2022-02-12_02_50_51/cfg_rdc_hier.tcl -module dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_sync_reset {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_n_reset {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.pmgr_n_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_ssbTear0 {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_ssbTear1 {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_ssbTear2 {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_ssbWakeup0 {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_ssbWakeup1 {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_ssbWakeup2 {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_internal_afc_axi2af_ssbWakeup3 {  { pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_disp_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.internal.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispCtrl_m3_wrap_int_m3wrap_disp_rst_cm3 {  { pd_disp_sys.adispSysWrap.adispCtrl.m3_wrap_int.m3wrap_disp.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_disp_sys.adispSysWrap.adispCtrl.m3_wrap_int.m3wrap_disp.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_sys_adispSysWrap_adispCtrl_m3_wrap_int_m3wrap_disp_cm3_sys_rst {  { pd_disp_sys.adispSysWrap.adispCtrl.m3_wrap_int.m3wrap_disp.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_ppp_adispPpp_adispPppCore_adispLtmWrap_DispInt_m3wrap_ltm_rst_cm3 {  { pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.m3wrap_ltm.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.m3wrap_ltm.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_ppp_adispPpp_adispPppCore_adispLtmWrap_DispInt_m3wrap_ltm_cm3_sys_rst {  { pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.m3wrap_ltm.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_blc_adispBlcWrap_adispBlcCore_adispBlcBlmWrap_adispBlcBlmM3wrap_rst_cm3 {  { pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcBlmWrap.adispBlcBlmM3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcBlmWrap.adispBlcBlmM3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_blc_adispBlcWrap_adispBlcCore_adispBlcBlmWrap_adispBlcBlmM3wrap_cm3_sys_rst {  { pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcBlmWrap.adispBlcBlmM3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_blc_adispBlcWrap_adispBlcCore_adispBlcLedWrap_adispBlcLedM3wrap_rst_cm3 {  { pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcLedM3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcLedM3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_blc_adispBlcWrap_adispBlcCore_adispBlcLedWrap_adispBlcLedM3wrap_cm3_sys_rst {  { pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcLedM3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_all_chip_awake_reset_n { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_cluster_display_reset {    {pmgr_cluster_display_reset {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_be_reset_n { 	{pmgr_disp_be_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_sys_reset_n { 	{pmgr_disp_sys_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_dp_reset_n {    {pmgr_dp_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_spmi_reset_n { 	{pmgr_disp_spmi_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_spi_reset_n {    {pmgr_disp_spi_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name server_rst {{server_reset_n  {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispTop
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispTop
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispTop
set_reset_scenario -name sms_rst {{pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[16] {reset {@t0 0 ->t17}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[17] {reset {@t0 0 ->t18}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[18] {reset {@t0 0 ->t19}}} {pd_disp_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_disp_ctrl.sms_wrstn_next[19] {reset {@t0 0 ->t20}}}} -instances chipCore_outer.dispTop
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cpu_reset_n_awake {  { pmgr_disp_cpu_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cpu_reset_n_cpg {  { pmgr_disp_cpu_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cpu_archorgti_reset_n_awake {  { pmgr_disp_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cpu_archorgti_reset_n_cpg {  { pmgr_disp_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cpu_runret_reset_n_awake {  { pmgr_disp_cpu_runret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cpu_runret_reset_n_cpg {  { pmgr_disp_cpu_runret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gp0_reset_n_awake {  { pmgr_disp_gp0_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gp0_reset_n_cpg {  { pmgr_disp_gp0_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gp1_reset_n_awake {  { pmgr_disp_gp1_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gp1_reset_n_cpg {  { pmgr_disp_gp1_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_ppp_reset_n_awake {  { pmgr_disp_ppp_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_ppp_reset_n_cpg {  { pmgr_disp_ppp_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gpl_reset_n_awake {  { pmgr_disp_gpl_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gpl_reset_n_cpg {  { pmgr_disp_gpl_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cmb_reset_n_awake {  { pmgr_disp_cmb_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_cmb_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cmb_reset_n_cpg {  { pmgr_disp_cmb_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_cmb_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_brc_reset_n_awake {  { pmgr_disp_brc_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_brc_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_brc_reset_n_cpg {  { pmgr_disp_brc_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_brc_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_blc_reset_n_awake {  { pmgr_disp_blc_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_blc_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_blc_reset_n_cpg {  { pmgr_disp_blc_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_blc_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_reset_n_awake {  { pmgr_disp_fe_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_disp_fe_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_reset_n_cpg {  { pmgr_disp_fe_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_disp_fe_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_fe_power_on {        {pmgr_disp_fe_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_be_power_on {        {pmgr_disp_be_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cpu_power_on {        {pmgr_disp_cpu_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gp0_power_on {        {pmgr_disp_gp0_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gp1_power_on {        {pmgr_disp_gp1_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_ppp_power_on {        {pmgr_disp_ppp_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_sys_power_on {        {pmgr_disp_sys_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_dptx_power_on {        {pmgr_disp_dptx_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_gpl_power_on {        {pmgr_disp_gpl_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_cmb_power_on {        {pmgr_disp_cmb_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_blc_power_on {        {pmgr_disp_blc_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_brc_power_on {        {pmgr_disp_brc_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_spmi_power_on {        {pmgr_disp_spmi_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pmgr_disp_spi_power_on {        {pmgr_disp_spi_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name ltm1d_cfgReset {        {pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.adispLtm1dFirWrap.adispAxlNBWrap.CfgReset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name ppp_SoftReset_Enable {        {pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.adispLtm.adispLtmRegs.ltmConfig_SoftReset_Enable {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name ltm2d_InvalidMemAddress_set {        {pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.adispLtm2dFirWrap.adispAxlNBWrap.InvalidMemAddress_set {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name ltm2d_Reset_Trigger {        {pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.adispLtm2dFirWrap.adispAxlNBWrap.adispAxlNBWrapRegs.Reset_Trigger {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name ltm2d_HWInvalidMemAddress_set {        {pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.adispLtm2dFirWrap.adispAxlNBWrap.HWInvalidMemAddress_set {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name core_resetn {        {pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.adispLtm1dFirWrap.adispAxlNBWrap.GEN_CORE_FRM_CTRL.adispAxlNBWrapCoreFrmCntl.core_resetn {reset {@t0 0 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispLtm2dFirWrap_core_resetn {        {pd_disp_ppp.adispPpp.adispPppCore.adispLtmWrap.DispInt.adispLtm2dFirWrap.adispAxlNBWrap.GEN_CORE_FRM_CTRL.adispAxlNBWrapCoreFrmCntl.core_resetn {reset {@t0 0 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispBlcLedConvWrap_CfgReset {        {dispTop.pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcLedConvWrap.adispAxlNBWrap.CfgReset {reset {@t0 1 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispBlcLedBilateralWrap_CfgReset {        {dispTop.pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcLedBilateralWrap.adispAxlNBWrap.CfgReset {reset {@t0 1 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispBlcLedTemporalWrap_CfgReset {        {dispTop.pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcLedTemporalWrap.adispAxlNBWrap.CfgReset {reset {@t0 1 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispAxlNBWrap_CfgReset {        {pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcLedGainMapWrap.adispAxlNBWrap.CfgReset {reset {@t0 1 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispBlcCopyBLM_adispAxlNBWrap_CfgReset {        {pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcCopyBLM.adispAxlNBWrap.CfgReset {reset {@t0 1 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispBlcCopyBRC_adispAxlNBWrap_CfgReset {        {pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.adispBlcCopyBRC.adispAxlNBWrap.CfgReset {reset {@t0 1 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name adispBlcLedWrap_ledStatsConfig_regs_q_SoftReset_Enable {        {pd_disp_blc.adispBlcWrap.adispBlcCore.adispBlcLedWrap.ledStatsConfig_regs_q.SoftReset.Enable {reset {@t0 1 ->t1}} }} -instances chipCore_outer.dispTop
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_disp_cpu_reset_n {reset {@t0 0 ->t1} }}        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.dispTop
set_reset_scenario -name ascWrap_retention_reset {         {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t2} }}        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name ascWrap_sblock_areset {        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name ascWrap_l2_reset {        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name kic_soft_reset {        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispTop
set_reset_scenario -name core_warm_reset {        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispTop
set_reset_scenario -name bwrl_soft_reset {        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfgFF.q[0] {reset {@t0 0} }}        {pd_disp_cpu.adispAsc_u.adispAscWrap.disp.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q {reset {@t0 0}}}} -instances chipCore_outer.dispTop
set_rdc_false_path -from_scenario ascWrap_functional_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.dispTop
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario ascWrap_functional_reset -instances chipCore_outer.dispTop
set_reset_scenario -name {pd_disp_dptx.pd_disp_dptx_dftAon.kpsWrap.KPS_GEN[0].dispint.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_disp_dptx.pd_disp_dptx_dftAon.kpsWrap.KPS_GEN[0].dispint.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name {pd_disp_dptx.pd_disp_dptx_dftAon.kpsWrap.KPS_GEN[0].dispint.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_disp_dptx.pd_disp_dptx_dftAon.kpsWrap.KPS_GEN[0].dispint.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name {pd_disp_dptx.pd_disp_dptx_dftAon.kpsWrap.KPS_GEN[0].dispint.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_disp_dptx.pd_disp_dptx_dftAon.kpsWrap.KPS_GEN[0].dispint.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name pd_disp_dptx_soft_reset0 {    {pd_disp_dptx.dptx_core_wrap.dptx_core_wrapRegs.dptx_core_config_0_dp_tx_core_0_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispTop
set_reset_scenario -name spmi.spmi_engine_top.cntl.discon_async_resetn {       {pd_disp_sys.adispSysWrap.adispCtrl.adispCtrlSpmiWrap.DispIntSpmiBlc.spmi_blc.spmi.spmi_engine_top.cntl.discon_async_resetn {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/adisp/design/dispTop/dispextTop/2022-02-12_02_01_31/cfg_rdc_hier.tcl -module dispextTop
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_sync_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_n_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.pmgr_n_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup3 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_rst_cm3 {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_cm3_sys_rst {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_all_chip_awake_reset_n { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_be_reset_n {    {pmgr_dispext_be_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dpext_reset_n {    {pmgr_dpext_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_dsc_reset_n {    {pmgr_dispext_dsc_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_cluster_display_reset {    {pmgr_cluster_display_reset {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name server_rst {{server_reset_n  {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name sms_rst {{pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}}} -instances chipCore_outer.dispextTop_3
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_cpu_reset_n_awake {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_cpu_reset_n_cpg {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_awake {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_cpg {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_awake {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_cpg {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_gp0_reset_n_awake {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_gp0_reset_n_cpg {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_gp1_reset_n_awake {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_gp1_reset_n_cpg {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_gpl_reset_n_awake {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_gpl_reset_n_cpg {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_ppp_reset_n_awake {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_ppp_reset_n_cpg {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_fe_reset_n_awake {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pmgr_dispext_fe_reset_n_cpg {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  { pmgr_dispext_sys_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_3
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_dispext_cpu_reset_n {reset {@t0 0 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name ascWrap_retention_reset {         {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name ascWrap_sblock_areset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name ascWrap_l2_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name kic_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name core_warm_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name bwrl_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfgFF.q[0] {reset {@t0 0} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q {reset {@t0 0}}}} -instances chipCore_outer.dispextTop_3
set_rdc_false_path -from_scenario ascWrap_functional_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.dispextTop_3
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario ascWrap_functional_reset -instances chipCore_outer.dispextTop_3
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_dptx_soft_reset0 {        { pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_0_dp_tx_core_0_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_dptx_soft_reset1 {        {pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_1_dp_tx_core_1_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_3
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_sync_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_n_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.pmgr_n_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup3 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_rst_cm3 {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_cm3_sys_rst {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_all_chip_awake_reset_n { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_be_reset_n {    {pmgr_dispext_be_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dpext_reset_n {    {pmgr_dpext_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_dsc_reset_n {    {pmgr_dispext_dsc_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_cluster_display_reset {    {pmgr_cluster_display_reset {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name server_rst {{server_reset_n  {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name sms_rst {{pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}}} -instances chipCore_outer.dispextTop_2
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_cpu_reset_n_awake {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_cpu_reset_n_cpg {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_awake {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_cpg {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_awake {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_cpg {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_gp0_reset_n_awake {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_gp0_reset_n_cpg {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_gp1_reset_n_awake {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_gp1_reset_n_cpg {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_gpl_reset_n_awake {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_gpl_reset_n_cpg {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_ppp_reset_n_awake {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_ppp_reset_n_cpg {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_fe_reset_n_awake {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pmgr_dispext_fe_reset_n_cpg {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  { pmgr_dispext_sys_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_2
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_dispext_cpu_reset_n {reset {@t0 0 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name ascWrap_retention_reset {         {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name ascWrap_sblock_areset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name ascWrap_l2_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name kic_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name core_warm_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name bwrl_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfgFF.q[0] {reset {@t0 0} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q {reset {@t0 0}}}} -instances chipCore_outer.dispextTop_2
set_rdc_false_path -from_scenario ascWrap_functional_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.dispextTop_2
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario ascWrap_functional_reset -instances chipCore_outer.dispextTop_2
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_dptx_soft_reset0 {        { pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_0_dp_tx_core_0_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_dptx_soft_reset1 {        {pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_1_dp_tx_core_1_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_2
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_sync_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_n_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.pmgr_n_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup3 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_rst_cm3 {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_cm3_sys_rst {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_all_chip_awake_reset_n { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_be_reset_n {    {pmgr_dispext_be_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dpext_reset_n {    {pmgr_dpext_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_dsc_reset_n {    {pmgr_dispext_dsc_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_cluster_display_reset {    {pmgr_cluster_display_reset {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name server_rst {{server_reset_n  {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name sms_rst {{pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}}} -instances chipCore_outer.dispextTop_1
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_cpu_reset_n_awake {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_cpu_reset_n_cpg {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_awake {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_cpg {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_awake {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_cpg {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_gp0_reset_n_awake {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_gp0_reset_n_cpg {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_gp1_reset_n_awake {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_gp1_reset_n_cpg {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_gpl_reset_n_awake {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_gpl_reset_n_cpg {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_ppp_reset_n_awake {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_ppp_reset_n_cpg {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_fe_reset_n_awake {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pmgr_dispext_fe_reset_n_cpg {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  { pmgr_dispext_sys_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_1
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_dispext_cpu_reset_n {reset {@t0 0 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name ascWrap_retention_reset {         {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name ascWrap_sblock_areset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name ascWrap_l2_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name kic_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name core_warm_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name bwrl_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfgFF.q[0] {reset {@t0 0} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q {reset {@t0 0}}}} -instances chipCore_outer.dispextTop_1
set_rdc_false_path -from_scenario ascWrap_functional_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.dispextTop_1
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario ascWrap_functional_reset -instances chipCore_outer.dispextTop_1
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_dptx_soft_reset0 {        { pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_0_dp_tx_core_0_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_dptx_soft_reset1 {        {pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_1_dp_tx_core_1_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_1
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_sync_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_n_reset {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.pmgr_n_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbTear2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup0 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup1 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup2 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispAFWrap_u_afc_axi2af_external_afc_axi2af_ssbWakeup3 {  { pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_dispext_sys.adispSysWrap.adispAFWrap_u.afc_axi2af.external.afc_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_rst_cm3 {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_sys_adispSysWrap_adispCtrl_m3_wrap_ext_m3wrap_disp_cm3_sys_rst {  { pd_dispext_sys.adispSysWrap.adispCtrl.m3_wrap_ext.m3wrap_disp.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_all_chip_awake_reset_n { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_be_reset_n {    {pmgr_dispext_be_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dpext_reset_n {    {pmgr_dpext_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_dsc_reset_n {    {pmgr_dispext_dsc_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_cluster_display_reset {    {pmgr_cluster_display_reset {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name server_rst {{server_reset_n  {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name sms_rst {{pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {pd_dispext_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_dispext_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}}} -instances chipCore_outer.dispextTop_0
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_cpu_reset_n_awake {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_cpu_reset_n_cpg {  { pmgr_dispext_cpu_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_awake {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_cpu_archorgti_reset_n_cpg {  { pmgr_dispext_cpu_archorgtiret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_awake {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_cpu_runret_reset_n_cpg {  { pmgr_dispext_cpu_runret_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_cpu_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_gp0_reset_n_awake {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_gp0_reset_n_cpg {  { pmgr_dispext_gp0_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp0_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_gp1_reset_n_awake {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_gp1_reset_n_cpg {  { pmgr_dispext_gp1_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gp1_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_gpl_reset_n_awake {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_gpl_reset_n_cpg {  { pmgr_dispext_gpl_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_gpl_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_ppp_reset_n_awake {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_ppp_reset_n_cpg {  { pmgr_dispext_ppp_datapath_cond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_ppp_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_fe_reset_n_awake {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pmgr_dispext_fe_reset_n_cpg {  { pmgr_dispext_fe_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_dispext_fe_reset_n { reset { @t1+$100 0 } } }  { pmgr_dispext_sys_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.dispextTop_0
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_dispext_cpu_reset_n {reset {@t0 0 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name ascWrap_retention_reset {         {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t2} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] {reset {@t0 1 ->t3} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name ascWrap_sblock_areset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name ascWrap_l2_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name kic_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name core_warm_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t1}}}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name bwrl_soft_reset {        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfgFF.q[0] {reset {@t0 0} }}        {pd_dispext_cpu.adispAsc_u.adispAscWrap.dispext.ascWrap.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q {reset {@t0 0}}}} -instances chipCore_outer.dispextTop_0
set_rdc_false_path -from_scenario ascWrap_functional_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.dispextTop_0
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario ascWrap_functional_reset -instances chipCore_outer.dispextTop_0
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[0].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n} {    {pd_dispext_dptx.pd_dispext_dptx_dftAon.kpsWrap.KPS_GEN[1].dispext.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_dptx_soft_reset0 {        { pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_0_dp_tx_core_0_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_0
set_reset_scenario -name pd_dispext_dptx_soft_reset1 {        {pd_dispext_dptx.dptx_cio_wrap.dptx_cio_wrapRegs.dptx_core_config_1_dp_tx_core_1_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.dispextTop_0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/aisp/design/sisp/sispTop/2022-02-12_03_08_28/cfg_rdc_hier.tcl -module sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_sync_reset {  { pd_isp_sys.ispAFinfc.afv2_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_n_reset {  { pd_isp_sys.ispAFinfc.afv2_axi2af.pmgr_n_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_ssbTear0 {  { pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_ssbTear1 {  { pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_ssbTear2 {  { pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_ssbWakeup0 {  { pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_ssbWakeup1 {  { pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_ssbWakeup2 {  { pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys_ispAFinfc_afv2_axi2af_ssbWakeup3 {  { pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name discon_async_resetn0 { { pd_isp_sys.ispDev.ispSpmiWrap_0.spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn    { reset { @t0 0 ->t1} } } } -instances chipCore_outer.sispTop
set_reset_scenario -name discon_async_resetn1 { { pd_isp_sys.ispDev.ispSpmiWrap_1.spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn    { reset { @t0 0 ->t1} } } } -instances chipCore_outer.sispTop
set_reset_scenario -name discon_async_resetn2 { { pd_isp_sys.ispDev.ispSpmiWrap_2.spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn    { reset { @t0 0 ->t1} } } } -instances chipCore_outer.sispTop
set_reset_scenario -name sys_pmgr_rst_cold_boot { 	  {pmgr_isp_sys_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }     {pmgr_isp_sys_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name sys_pmgr_rst_warm_boot { 	  {pmgr_isp_sys_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }     {pmgr_isp_sys_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name clr_pmgr_rawscale_rst_cold_boot { 	  {pmgr_isp_clr_rawscale_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name clr_pmgr_rawscale_rst_warm_boot { 	  {pmgr_isp_clr_rawscale_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pmgr_ascAon_resetn { 	{pmgr_pd_isp_cpu_ascAon_resetn {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name cpu_pmgr_archgti_rst_cold_boot { 	  {pmgr_isp_cpu_archgti_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_cpu_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name cpu_pmgr_runret_rst_cold_boot { 	  {pmgr_isp_cpu_runret_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_cpu_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name cpu_pmgr_uncond_rst_cold_boot { 	  {pmgr_isp_cpu_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_cpu_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name cpu_pmgr_archgti_rst_warm_boot { 	  {pmgr_isp_cpu_archgti_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_cpu_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name cpu_pmgr_runret_rst_warm_boot { 	  {pmgr_isp_cpu_runret_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_cpu_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name cpu_pmgr_uncond_rst_warm_boot { 	  {pmgr_isp_cpu_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_cpu_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name sif_soft_rst { 	{pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SIFSBRST {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msw_soft_rst { 	{pd_isp_sys.ispFabric.sw_reset_clr_ack {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name be_soft_rst { 	{pd_isp_sys.ispFabric.sw_reset_be_ack {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name cpu_soft_rst { 	{pd_isp_sys.ispFabric.sw_reset_cpu_ack {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name secure_soft_rst { 	{pd_isp_sys.ispFabric.sw_reset_secure_ack {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name m3wrap_sys {    {pd_isp_sys.ispFabric.Sensor_m3wrap.m3wrap.cpu.DAPRESETn {reset {@t0+^1 0 ->t1}   }}    {pd_isp_sys.ispFabric.Sensor_m3wrap.m3wrap.cpu.PORESETn  {reset {@t0+^1 0 ->t2}   }}    {pd_isp_sys.ispFabric.Sensor_m3wrap.m3wrap.cpu.SYSRESETn {reset {@t0+^1 0 ->t3}   }}    {pd_isp_sys.ispFabric.Sensor_m3wrap.m3wrap.resetClampDap {constraint {@t0 1 ->t4} }}    {pd_isp_sys.ispFabric.Sensor_m3wrap.m3wrap.resetClampEn  {constraint {@t0 1 ->t5} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_isp_cpu_reset_n {reset {@t0 0 ->t1} }}        {pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.sispTop
set_reset_scenario -name ascWrap_retention_reset {  	{pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name ascWrap_sblock_areset { 	{pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name ascWrap_l2 { 	{pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name kic_soft_reset {        {pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sispTop
set_reset_scenario -name core_warm_reset {        {pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t2}}}        {pd_isp_cpu.ispCpuWrap.ascWrap_isp.ascWrap.ascAxiWrap.asc.GenEcore[0].ecore.GenEcore.ecore_wrap.nex.withNEX.nexrcc.lclRstL2RSRSTFF.ff_RSTFF.q[0] {reset {@t0 1 ->t1}}}} -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario pmgr_ascAon_resetn -to_scenario isp_cpu_rst -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario pmgr_ascAon_resetn -to_scenario ascWrap_sblock_areset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario isp_cpu_rst -to_scenario ascWrap_sblock_areset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario isp_cpu_rst -instances chipCore_outer.sispTop
set_reset_scenario -name rawscale0_retn_reset { 	{pd_isp_raw.aispRawWrap.aispRawScaleSVIWrap_0.aispRawScale.aispBankMemRscl.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name lpdp_sreset { 	{pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_LPDPRST  {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name smb0_sreset { 	{pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SMB0RST {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name smb1_sreset { 	{pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SMB1RST {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name smb2_sreset { 	{pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SMB2RST  {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name smb3_sreset { 	{pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SMB3RST  {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name spmi0_sreset {        {pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SPMI0RST {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name spmi1_sreset {        {pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SPMI1RST  {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name spmi2_sreset {        {pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_SPMI2RST  {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name lpdpc_reset { 	{pd_isp_sif.ispclk_lpdp_reset_sync_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name lpdpc_reset_nclk {        {pd_isp_sif.ispnclk_lpdp_reset_sync_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name lpdpocla_sreset { 	{pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_LPDPOCLARST {reset {@t0 1 ->t1} }} 	{pd_isp_sif.oclaclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t2} }} 	{pd_isp_sif.ispclk_lpdpocla_reset_sync_n  {reset {@t0 0 ->t3} }} 	{pd_isp_sif.ispnclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t4} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name fe_soft_rst {        {pd_isp_sys.ispCtrl.ispCtrlRegsSys_FE.ICRST_ICRST_FERST {reset {@t0 1 ->t1} }}        {pd_isp_sys.ispFabric.sw_reset_fe_ack {reset {@t0 1 ->t2} }}        {pd_isp_sif.oclaclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t3} }}        {pd_isp_sif.ispclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t4} }}        {pd_isp_sif.ispclk_sifsb_reset_sync_n {reset {@t0 0 ->t5} }}        {pd_isp_sif.ispclk_fe_reset_sync_n {reset {@t0 0 ->t6} }}        {pd_isp_sif.ispclk_lpdp_reset_sync_n {reset {@t0 0 ->t7} }}        {pd_isp_sif.ispnclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t8} }}        {pd_isp_sif.ispnclk_lpdp_reset_sync_n {reset {@t0 0 ->t9} }}        {pd_isp_sif.ispnclk_sifsb_reset_sync_n {reset {@t0 0 ->t10} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name af_link_wakeup_rst_0 { 	{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name af_link_wakeup_rst_1 { 	{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name af_link_wakeup_rst_2 { 	{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name af_link_wakeup_rst_3 { 	{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pg_rst_0 { 	{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.cmdLink.clampEn {reset {@t0 1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pg_rst_1 { 	{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.upComDataUnit.txDataLink.clampEn {reset {@t0 1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pg_rst_2 { 	{pd_isp_sys.ispAFinfc.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn {reset {@t0 1} }}} -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_cold_boot -to_scenario lpdpc_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_warm_boot -to_scenario lpdpc_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario lpdp_sreset -to_scenario lpdpc_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_cold_boot -to_scenario lpdpocla_sreset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_warm_boot -to_scenario lpdpocla_sreset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_cold_boot -to_scenario mipi0_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_warm_boot -to_scenario mipi0_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario mipi0_sreset -to_scenario mipi0_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_cold_boot -to_scenario mipi1_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario sys_pmgr_rst_warm_boot -to_scenario mipi1_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario mipi1_sreset -to_scenario mipi1_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario mipi0_reset -to_scenario mipi0phy_sreset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario mipi1_reset -to_scenario mipi1phy_sreset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario mipi0phy_sreset -to_scenario mipi0phy_reset -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario mipi1phy_sreset -to_scenario mipi1phy_reset -instances chipCore_outer.sispTop
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sispTop
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sispTop
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sispTop
set_reset_scenario -name sms_rst {{pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[9] {reset {@t0 0 ->t10}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[10] {reset {@t0 0 ->t11}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[11] {reset {@t0 0 ->t12}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[12] {reset {@t0 0 ->t13}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[13] {reset {@t0 0 ->t14}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[14] {reset {@t0 0 ->t15}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[15] {reset {@t0 0 ->t16}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[16] {reset {@t0 0 ->t17}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[17] {reset {@t0 0 ->t18}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[18] {reset {@t0 0 ->t19}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[19] {reset {@t0 0 ->t20}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[20] {reset {@t0 0 ->t21}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[21] {reset {@t0 0 ->t22}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[22] {reset {@t0 0 ->t23}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[23] {reset {@t0 0 ->t24}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[24] {reset {@t0 0 ->t25}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[25] {reset {@t0 0 ->t26}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[26] {reset {@t0 0 ->t27}}} {pd_ispfe_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_ispfe_ctrl.sms_wrstn_next[27] {reset {@t0 0 ->t28}}}} -instances chipCore_outer.sispTop
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.sispTop
set_reset_scenario -name pmgr_all_chip_awake_reset_n {    {pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pmgr_isp_secure_reset_n {    {pmgr_isp_secure_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pmgr_isp_fe_reset_n {    {pmgr_isp_fe_reset_n {reset {@t0 0 ->t1} }}    {pd_isp_sys.ispFabric.sw_reset_fe_ack {reset {@t0 1 ->t2} }}    {pd_isp_sif.oclaclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t3} }}    {pd_isp_sif.ispclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t4} }}    {pd_isp_sif.ispclk_sifsb_reset_sync_n {reset {@t0 0 ->t5} }}    {pd_isp_sif.ispclk_fe_reset_sync_n {reset {@t0 0 ->t6} }}    {pd_isp_sif.ispclk_lpdp_reset_sync_n {reset {@t0 0 ->t7} }}    {pd_isp_sif.ispnclk_lpdpocla_reset_sync_n {reset {@t0 0 ->t8} }}    {pd_isp_sif.ispnclk_lpdp_reset_sync_n {reset {@t0 0 ->t9} }}    {pd_isp_sif.ispnclk_sifsb_reset_sync_n {reset {@t0 0 ->t10} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {    {pd_isp_sec.pd_isp_sec_dftAon.sispKpsWrap.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {    {pd_isp_sec.pd_isp_sec_dftAon.sispKpsWrap.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {    {pd_isp_sec.pd_isp_sec_dftAon.sispKpsWrap.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name pmgr_isp_secure_power_on {        {pmgr_isp_secure_power_on {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name bea_pmgr_rst_cold_boot { 	  {pmgr_isp_be_bea_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_be_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name bea_pmgr_rst_warm_boot { 	  {pmgr_isp_be_bea_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_be_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name beb_pmgr_rst_cold_boot { 	  {pmgr_isp_be_beb_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_be_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name beb_pmgr_rst_warm_boot { 	  {pmgr_isp_be_beb_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_be_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name dmachaining_pmgr_rst_cold_boot { 	  {pmgr_isp_be_dmachaining_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_be_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name dmachaining_pmgr_rst_warm_boot { 	  {pmgr_isp_be_dmachaining_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_be_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name auxpyr_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_auxpyr_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name auxpyr_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_auxpyr_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name auxscl_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_auxscl_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name auxscl_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_auxscl_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name bayer4_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_bayer4_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name bayer4_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_bayer4_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name clrbe4_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_clrbe4_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name clrbe4_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_clrbe4_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name clrfe_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_clrfe_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name clrfe_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_clrfe_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msbe4_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_msbe4_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msbe4_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_msbe4_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msfe4_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_msfe4_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msfe4_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_msfe4_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name qdempyr_pmgr_rst_cold_boot { 	  {pmgr_isp_clr_qdempyr_cond_ret_rst_en { constraint { @t0 1 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name qdempyr_pmgr_rst_warm_boot { 	  {pmgr_isp_clr_qdempyr_cond_ret_rst_en { constraint { @t0 0 ->t1 } } }  	  {pmgr_isp_clr_reset_n { reset { @t1+$10 1 } { $100 0 } }}} -instances chipCore_outer.sispTop
set_reset_scenario -name aux_QDemPyr_retn_reset {    {pd_isp_aux.aispQDemPyrSVIWrap.aispQDemPyr.aispQdemPyrUtility.aispQDemPyrRegister.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name aux_QDemPyr_bankmem_retn_reset {    {pd_isp_aux.aispQDemPyrSVIWrap.aispQDemPyr.aispQdemPyrUtility.aispQDemPyrRegister.aispBankMemQDemPyr.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name aux_AuxScl_bankmem_retn_reset {   {pd_isp_aux.aispAuxSclSVIWrap.aispAuxScl.aispBankMemAuxScl.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name aux_AuxScl_retn_reset {   {pd_isp_aux.aispAuxSclSVIWrap.aispAuxScl.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name aux_pyr_bankmem_retn_reset {    {pd_isp_aux.aispAuxPyrSVIWrap.aispAuxPyr.aispBankMemAuxPyr.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name aux_pyr_retn_reset {    {pd_isp_aux.aispAuxPyrSVIWrap.aispAuxPyr.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name bes_bea_retn_reset {    {pd_isp_bes.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name bes_beb_retn_reset {    {pd_isp_bes.reset_retn_gater_beb.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name aux_rawregs_bankmem_retn_reset {        {pd_isp_aux.aispBayerSVIWrap.aispBayer4.aispRaw4Regs.aispBankMemBayer.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name be_retn_reset { 	{pd_isp_clr.aispClrBe4SVIWrap.aispClrBe4.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name fe_retn_reset { 	{pd_isp_clr.aispClrFeSVIWrap.aispClrFe.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name be_aispBankMemClrBe_retn_reset { 	{pd_isp_clr.aispClrBe4SVIWrap.aispClrBe4.aispBankMemClrBe.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name fe_aispBankMemClrFe_retn_reset { 	{pd_isp_clr.aispClrFeSVIWrap.aispClrFe.aispBankMemClrFe.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msbe_retn_reset { 	{pd_isp_msw.aispMSBE4SVIWrap.aispMSBE4.aispBankMemMSBE.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msbe_retn_gater_free_reset {        {pd_isp_msw.aispMSBE4SVIWrap.aispMSBE4.aispBankMemMSBE.reset_retn_gater_free.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msfe_retn_reset { 	{pd_isp_msw.aispMSFE4SVIWrap.aispMSFE4.aispMSFE4Regs.aispBankMemMSFE.reset_retn_gater.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
set_reset_scenario -name msfe_retn_gater_free_reset { 	{pd_isp_msw.aispMSFE4SVIWrap.aispMSFE4.aispMSFE4Regs.aispBankMemMSFE.reset_retn_gater_free.sync_retn_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sispTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/msr/design/msrTop/msrTop/2022-02-12_00_23_36/cfg_rdc_hier.tcl -module msrTop
set_reset_scenario -name pmgr_msr_reset_n { 	{pmgr_msr_reset_n {reset {@t0 0 ->t1} }} 	{pd_msr_sys.resetSync_msr.sync_reset_n[0] {reset {@t0 0 ->t2} }} 	{pd_msr_sys.resetSync_msr.sync_reset_n[1] {reset {@t0 0 ->t3} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name msr_ase_core_rst {        {pmgr_msr_ase_core_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name msr_sw_reset {        {pd_msr_sys.msrSys.msrSysCore.msrCtrl.glbl_reset_swreset {reset {@t0 1 ->t8} }}        {pd_msr_sys.msrSys.msrSysCore.msrCtrl.glbl_reset_apiodmareset {reset {@t0 1 ->t1} }}        {pd_msr_ase.msrAseWrap.msr_sw_reset_q {reset {@t0 1 ->t2} }}        {pd_msr_enc.msr_sw_reset_q {reset {@t0 1 ->t4} }}        {pd_msr_enc.msrEncWrap.msr_sw_reset_q {reset {@t0 1 ->t5} }}        {pd_msr_pipe.msrPipe.msr_sw_reset_q {reset {@t0 1 ->t6} }}        {pd_msr_rfe.msrRfe.glbl_reset_q.swreset {reset {@t0 1 ->t7} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name csw_reset {        {pd_msr_sys.msrSys.msrSysCore.msrCtxsWrap.msrCsw.csw_msr_reset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name sfifo_reset {        {pd_msr_sys.msrSys.msrSysCore.msrCtxsWrap.msrCsw.csw_shadowfifo_resetn {reset {@t0 0 ->t1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name af_link_wakeup_rst_0 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name af_link_wakeup_rst_1 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name af_link_wakeup_rst_2 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name af_link_wakeup_rst_3 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name pg_rst_0 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.clampEn {reset {@t0 1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name pg_rst_1 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.upComDataUnit.txDataLink.clampEn {reset {@t0 1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name pg_rst_2 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn {reset {@t0 1} }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.mst_bulk.axi2af_rate_limit_0.rate_limit_enable {{pd_msr_sys.afv2_msrAxi2Af.mst_bulk.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.mst_llt.axi2af_rate_limit_0.rate_limit_enable {{pd_msr_sys.afv2_msrAxi2Af.mst_llt.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.msrTop_1
set_reset_scenario -name sms_rst {{pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}}} -instances chipCore_inner.msrTop_1
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_inner.msrTop_1
set_reset_scenario -name pmgr_msr_reset_n { 	{pmgr_msr_reset_n {reset {@t0 0 ->t1} }} 	{pd_msr_sys.resetSync_msr.sync_reset_n[0] {reset {@t0 0 ->t2} }} 	{pd_msr_sys.resetSync_msr.sync_reset_n[1] {reset {@t0 0 ->t3} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name msr_ase_core_rst {        {pmgr_msr_ase_core_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name msr_sw_reset {        {pd_msr_sys.msrSys.msrSysCore.msrCtrl.glbl_reset_swreset {reset {@t0 1 ->t8} }}        {pd_msr_sys.msrSys.msrSysCore.msrCtrl.glbl_reset_apiodmareset {reset {@t0 1 ->t1} }}        {pd_msr_ase.msrAseWrap.msr_sw_reset_q {reset {@t0 1 ->t2} }}        {pd_msr_enc.msr_sw_reset_q {reset {@t0 1 ->t4} }}        {pd_msr_enc.msrEncWrap.msr_sw_reset_q {reset {@t0 1 ->t5} }}        {pd_msr_pipe.msrPipe.msr_sw_reset_q {reset {@t0 1 ->t6} }}        {pd_msr_rfe.msrRfe.glbl_reset_q.swreset {reset {@t0 1 ->t7} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name csw_reset {        {pd_msr_sys.msrSys.msrSysCore.msrCtxsWrap.msrCsw.csw_msr_reset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name sfifo_reset {        {pd_msr_sys.msrSys.msrSysCore.msrCtxsWrap.msrCsw.csw_shadowfifo_resetn {reset {@t0 0 ->t1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name af_link_wakeup_rst_0 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name af_link_wakeup_rst_1 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name af_link_wakeup_rst_2 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name af_link_wakeup_rst_3 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name pg_rst_0 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.clampEn {reset {@t0 1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name pg_rst_1 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.upComDataUnit.txDataLink.clampEn {reset {@t0 1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name pg_rst_2 {        {pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn {reset {@t0 1} }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_msr_sys.afv2_msrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_msr_sys.afv2_msrAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.mst_bulk.axi2af_rate_limit_0.rate_limit_enable {{pd_msr_sys.afv2_msrAxi2Af.mst_bulk.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name pd_msr_sys.afv2_msrAxi2Af.mst_llt.axi2af_rate_limit_0.rate_limit_enable {{pd_msr_sys.afv2_msrAxi2Af.mst_llt.axi2af_rate_limit_0.rate_limit_enable { reset {@t0 0 } }}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.msrTop_0
set_reset_scenario -name sms_rst {{pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_msr_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_msr_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}}} -instances chipCore_inner.msrTop_0
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_inner.msrTop_0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/apcie/design/pcieTop/pcieTop/2022-02-12_02_19_04/cfg_rdc_hier.tcl -module pcieTop
set_reset_scenario -name S_powerOn {  {pmgr_reset_n                   { reset { @t0 0 } } }  {pmgr_apcie_phy_sw_reset_n      { reset { @t0 0 } } }  {pmgr_apcie_st_reset_n          { reset { @t0 0 } } }  {pmgr_apcie_sys_st0_reset_n     { reset { @t0 0 } } }  {pmgr_apcie_sys_st1_reset_n     { reset { @t0 0 } } }  {pmgr_apcie_gp_reset_n          { reset { @t0 0 } } }  {pmgr_apcie_sys_gp_reset_n      { reset { @t0 0 } } }  {pmgr_apcie_ge_reset_n          { reset { @t0 0 } } }  {pmgr_apcie_sys_ge_reset_n      { reset { @t0 0 } } }  } -instances chipCore_outer.pcieTop
set_reset_scenario -name S_powergate_reset_st {  {pmgr_apcie_sys_st0_pwr_pgctl_uncond_ret_clk_en  { constraint { @t0      0      } } }  {pmgr_apcie_sys_st1_pwr_pgctl_uncond_ret_clk_en  { constraint { @t0      0      } } }  {pmgr_apcie_sys_st0_pwr_pgctl_uncond_ret_rst_en  { constraint { @t0      0      } } }  {pmgr_apcie_sys_st1_pwr_pgctl_uncond_ret_rst_en  { constraint { @t0      0      } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.intf_force_ansclk                                                                                   { constraint { @t0 1 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.intf_force_ansclk                                                                                   { constraint { @t0 1 } } }  {pd_pcie_st.st0_pcie_lane0_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.st0_pcie_lane1_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.st0_pcie_lane2_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.st0_pcie_lane3_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.st1_pcie_lane0_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.st1_pcie_lane1_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.st1_pcie_lane2_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.st1_pcie_lane3_pipe_clk                                                                                                              { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pmgr_apcie_sys_st0_reset_n                 { reset      { @t0+$100 0 ->t1 } } }  {pmgr_apcie_sys_st1_reset_n                 { reset      { @t1      0      } } }  } -instances chipCore_outer.pcieTop
set_reset_scenario -name S_powergate_reset_gp {  {pmgr_apcie_sys_gp_pwr_pgctl_uncond_ret_clk_en  { constraint { @t0      0      } } }  {pmgr_apcie_sys_gp_pwr_pgctl_uncond_ret_rst_en  { constraint { @t0      0      } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.intf_force_appclk                                                                                    { constraint { @t0 1 } } }  {pd_pcie_gp.gp_pcie_lane0_pipe_clk                                                                                                               { constraint { @t0 0 } } }  {pd_pcie_gp.gp_pcie_lane1_pipe_clk                                                                                                               { constraint { @t0 0 } } }  {pd_pcie_gp.gp_pcie_lane2_pipe_clk                                                                                                               { constraint { @t0 0 } } }  {pd_pcie_gp.gp_pcie_lane3_pipe_clk                                                                                                               { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pmgr_apcie_sys_gp_reset_n                  { reset      { @t0      0      } } }  } -instances chipCore_outer.pcieTop
set_reset_scenario -name S_powergate_reset_ge {  {pmgr_apcie_sys_ge_pwr_pgctl_uncond_ret_clk_en  { constraint { @t0      0      } } }  {pmgr_apcie_sys_ge_pwr_pgctl_uncond_ret_rst_en  { constraint { @t0      0      } } }  {pd_pcie_ge.apcie_sys.apcie_sys_ge.pd_pcie_ge_ge_intf_force_pmgr_pcie_app_clk_sync                                                      { constraint { @t0 1 } } }  {pd_pcie_ge.ge_pcie_lane_pipe_clk                                                                                                       { constraint { @t0 0 } } }  {pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.muxd_aux_clk_g                                       { constraint { @t0 0 } } }  {pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.app_init_rst { constraint { @t0 0 } } }  {pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_link_config.apcie_core_rc_link_config_sync.sync_header_err_enb.sync_header_err_info_core_clk.sync_header_err { constraint { @t0 0 } } }  {pmgr_apcie_sys_ge_reset_n                  { reset      { @t0      0      } } }  } -instances chipCore_outer.pcieTop
set_reset_scenario -name sms_repair_history {  {repair_history_reset_n { reset { @t0 0 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name server_reset {  {server_reset_n { reset { @t0 0 } } }     } -instances chipCore_outer.pcieTop
set_reset_scenario -name srv_sms_wrstn {  {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.srv_sms_wrstn { reset { @t0 0 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name sms_wrstn_5 {  {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.sms_wrstn[5] { reset { @t0 0 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name server_reset_n_sync {  {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.server_reset_n_sync { reset { @t0 0 } } } } -instances chipCore_outer.pcieTop
set_rdc_false_path -from_reset pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.srv_sms_wrstn -to_reset {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.sms_wrstn[0]} -instances chipCore_outer.pcieTop
set_rdc_false_path -from_reset pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.srv_sms_wrstn -to_reset {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.sms_wrstn[1]} -instances chipCore_outer.pcieTop
set_rdc_false_path -from_reset pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.srv_sms_wrstn -to_reset {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.sms_wrstn[2]} -instances chipCore_outer.pcieTop
set_rdc_false_path -from_reset pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.srv_sms_wrstn -to_reset {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.sms_wrstn[3]} -instances chipCore_outer.pcieTop
set_rdc_false_path -from_reset pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.srv_sms_wrstn -to_reset {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.sms_wrstn[4]} -instances chipCore_outer.pcieTop
set_rdc_false_path -from_reset pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.srv_sms_wrstn -to_reset {pd_pcie_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pcie_ctrl.sms_wrstn[5]} -instances chipCore_outer.pcieTop
set_rdc_false_path -from_scenario srv_sms_wrstn -to_scenario server_reset -instances chipCore_outer.pcieTop
set_rdc_false_path -from_scenario srv_sms_wrstn -to_scenario server_reset_n_sync -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.apcie_core_rc_pcieTrgt2axiRdWrResp.bulk_cplbuf_link_ctrl.channel_enable} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_0_cfg_perstn {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_0_cfg_port_en {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_0_hot_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_link0_L12_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x4.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_1_cfg_perstn {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_1_cfg_port_en {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_1_hot_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_link1_L12_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x4.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_2_cfg_perstn {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_2_cfg_port_en {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_2_hot_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_link2_L12_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x4.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_3_cfg_perstn {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_3_cfg_port_en {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_3_hot_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc_link3_L12_rst {{{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x4.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_core_rc_gp_wrap.apcie_core_rc_gp.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc_0_cfg_perstn {{{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc_0_cfg_port_en {{{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc_0_hot_rst {{{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc_link0_L12_rst {{{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x16.pcie_rc.u_x16_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_core_rc_ge_wrap.apcie_core_ge.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_0_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_0_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_0_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_link0_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_1_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_1_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_1_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_link1_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_2_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_2_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_2_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_link2_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_3_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_3_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_3_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc_link3_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_0_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_0_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_0_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_link0_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[0].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_1_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_1_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_1_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_link1_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[1].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_2_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_2_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_2_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_link2_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[2].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_3_cfg_perstn {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.perstn_ctrl.r_rst_out_n} { reset      { @t0+^3 0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_3_cfg_port_en {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_clk_en} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_ctl_active} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en_auxclk} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_auxclk_predft} { reset      { @t0+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.app_rst_rdc_clamp_en} { constraint { @t0    1 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.apcie_core_rc_app.i_apcie_link_rst.r_app_rst_n_predft[1]} { reset      { @t1+^2 0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pwr_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 ->t2 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_phy_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_retention_rst_nClk} { reset      { @t2    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t2    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t2    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_3_hot_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.hot_rst_ctrl.r_rst_out_n} { reset      { @t0+^3 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc_link3_L12_rst {{{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.G_pcie_rc_wrap_x1.pcie_rc.u_DWC_pcie_ctl.u_pm_ctrl.u_pmu.pmu_req_iso_vmain_to_vaux} { constraint { @t0    1      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.rst_clk_en_pclk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pclk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.n_clk_gated} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.core_clk} { constraint { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.r_int_en_core_clk} { reset      { @t0    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_core_rst_n_nClk} { reset      { @t0+^3 0 ->t1 } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_sticky_rst_n_nClk} { reset      { @t1    0      } }} {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_core.apcie_core_rc.links.links[3].apcie_core_rc_link.pcie_rc_top.pcie_rc_clkrst.pm_req_non_sticky_rst_n_nClk} { reset      { @t1    0      } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_sync_reset {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_ssbTear0 {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_ssbTear1 {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_ssbTear2 {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_ssbWakeup0 {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_ssbWakeup1 {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_ssbWakeup2 {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp_apcie_sys_apcie_sys_gp_afv2_pcieAxi2Af_ssbWakeup3 {  { pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_pcie_gp.apcie_sys.apcie_sys_gp.afv2_pcieAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_sync_reset {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_ssbTear0 {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_ssbTear1 {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_ssbTear2 {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_ssbWakeup0 {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_ssbWakeup1 {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_ssbWakeup2 {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge_apcie_sys_apcie_sys_ge_afv2_pciegeAxi2Af_ssbWakeup3 {  { pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_pcie_ge.apcie_sys.apcie_sys_ge.afv2_pciegeAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_debug.oclaWrap_pcie.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_ST00_debug_clksel {{pd_pcie_st.apcie_sys.apcie_sys_st0.apcie_debug.apcie_debug_clksel.glitchfreemux_reset_n { reset { @t0  0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_ST10_debug_clksel {{pd_pcie_st.apcie_sys.apcie_sys_st1.apcie_debug.apcie_debug_clksel.glitchfreemux_reset_n { reset { @t0  0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_GP0_debug_clksel {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_debug.apcie_debug_clksel.glitchfreemux_reset_n { reset { @t0  0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_GP1_debug_clksel {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_debug.apcie_debug_clksel.glitchfreemux_reset_n { reset { @t0  0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_GP2_debug_clksel {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_debug.apcie_debug_clksel.glitchfreemux_reset_n { reset { @t0  0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_GP3_debug_clksel {{pd_pcie_gp.apcie_sys.apcie_sys_gp.apcie_debug.apcie_debug_clksel.glitchfreemux_reset_n { reset { @t0  0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name S_GE0_debug_clksel {{pd_pcie_ge.apcie_sys.apcie_sys_ge.apcie_debug.apcie_debug_clksel.glitchfreemux_reset_n { reset { @t0  0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[0].st0_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[0].st0_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[1].st0_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[1].st0_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[2].st0_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[2].st0_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[3].st0_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st0_async_pipe_rst[3].st0_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[0].st1_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[0].st1_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[1].st1_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[1].st1_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[2].st1_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[2].st1_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[3].st1_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_st1_async_pipe_rst[3].st1_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_gp_async_pipe_rst[0].gp_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_gp_async_pipe_rst[0].gp_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_ge_async_pipe_rst[0].ge_async_pipe_rst.pipe_reset_n} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.gen_ge_async_pipe_rst[0].ge_async_pipe_rst.pipe_reset_n} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[0].GATEMAPPED_mux2_0.Z} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[0].GATEMAPPED_mux2_0.Z} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[1].GATEMAPPED_mux2_0.Z} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[1].GATEMAPPED_mux2_0.Z} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[2].GATEMAPPED_mux2_0.Z} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[2].GATEMAPPED_mux2_0.Z} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name {pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[3].GATEMAPPED_mux2_0.Z} {{{pd_pcie_phy.phy_top.apcie_phy_clk_rst.u_gp_ln_merge_pipe_reset_n[3].GATEMAPPED_mux2_0.Z} { reset { @t0 0 } }}} -instances chipCore_outer.pcieTop
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l}}
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l}}
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l}}
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l}}
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[0].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[1].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[2].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name aus_reset {  { apb_reset_n                                                                                                       { reset      {@t0 1} {^2  0}  {^8 1}  }}  { aus_reset_n                                                                                                       { reset      {@t0 1} {^3  0}  {^10 1} }}  { mac_phy_ln0_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln1_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln2_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { mac_phy_ln3_pipe_reset_n                                                                                          { reset      {@t0 1} {^15 0}  {^25 1} }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_big_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.aus16pll_sleep_b_sml_in                                                                       { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_big_in                                                                            { constraint {@t0 0}                  }}  { aus_sleep_ctrl_inst.cmn_sleep_b_sml_in                                                                            { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    	          { constraint {@t0 0}                  }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_deser_ctrl91_pma_rxa_deser_div20_clk_rst   	          { constraint {@t0 1}                  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name ivmon_cfga_enable {  { cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable                                               { reset      {@t0 1} {^5 0}  {^12 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name txdp_fifo_init {  { lane0.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane1.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane2.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  { lane3.lane_d.pma.pma_rx_d.auspma_rx_tx_txdp.txdp_fifo_init                                                        { reset      {@t0 1} {^40 0} {^45 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rx_byte_clk_val                     { reset      {@t0 1} {^60 0} {^65 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rxtx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_rxtx_byte_clk_val                   { reset      {@t0 1} {^70 0} {^75 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name tx_byte_rst {  { lane0.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane1.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane2.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  { lane3.lane_d.pma.cfg.auspma_cfg_regs.cfg_auspma_reset_auspma_reset_tx_byte_clk_val                     { reset      {@t0 1} {^80 0} {^85 1} }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name apb_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_val                                   { reset      {@t0 1} {^100 0} {^105 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.apb_clk_lane_rx_div20_sync_reset_n_ov                                    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name afe_div20_rst {  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_val             { reset      {@t0 1} {^110 0} {^115 1} }}  { lane0.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.cfg.regs.auspma_rxa_afe_ctrl1_clk_lane_rx_div20_sync_reset_n_ov              { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata_ov    { constraint {@t0 1}                   }}  { lane0.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane1.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane2.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  { lane3.lane_d.pma.pma_rx_d.shm.rx_shm_cfg.regs.auspma_rx_rxa_lpbk_ctrl201_pma_rxa_rxlpbkdt_txdata[19:0] { constraint {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_pma_fifo_init {  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1} {^130 0} {^135 1} }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 0}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name shm_txdp_fifo_init {  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init    { reset      {@t0 1} {^140 0} {^145 1} }}  { lane0.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane1.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane2.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane3.lane_d.txa_shm_txa_pma_fifo_init                                                                                 { reset      {@t0 1}                   }}  { lane0.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane1.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane2.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  { lane3.lane_d.pma.pma_tx_d.auspma_tx_shm.auspma_tx_shm_cfg.auspma_tx_shm_cfg_reg.txa_cfg_main_reg5_txa_pma_fifo_init_ov { reset      {@t0 1}                   }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name rx_eifilt_out {  { lane0.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane1.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane2.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  { lane3.lane_d.pma.pma_rx_d.eifilt.rx_eifilt_out_t1 { reset {@t0 1}  }}  } -instances {{chipCore_outer.pcieTop.pd_pcie_phy.phy_top.multi_phy.gen_phy_wrap[3].phy_wrap.phy.aus_4l.aus}}
set_reset_scenario -name dig_rst {{pll_dig_reset_n {reset {@t0 1 ->t1}  {$200020  0 ->t2} {$200020  1 ->t3}}}  {subcmd_exec.pllc_powerdown {reset {@t1 0}  {@t2 1} {@t3+^2 0}}}  {subcmd_gen.fd_valid_ps0 {reset {@t1 1}  {@t2 0} {@t3+^2 1}}}  {subcmd_exec.pllc_reset {reset {@t1 0}  {@t2 1} {@t3+^2 0}}} {core.core_d.vref_vreg_wrapper.loop_en_q {reset {@t1 1}  {@t2 0} {@t3+^2 1}}} {core.core_d.reset_n_fbclk_async {reset {@t1 1}  {@t2 0} {@t3+^2 1}}} } -instances chipCore_outer.pcieTop.pd_pcie_phy.pcieClkGen.pll_pcie_wrap.cio3pll_testwrapper.cio3pll_u0
set_reset_scenario -name pllc_reset {{subcmd_exec.pllc_reset {reset {@t0 0 ->t1}  {^15  1 ->t2} {^25  0 ->t3}}}} -instances chipCore_outer.pcieTop.pd_pcie_phy.pcieClkGen.pll_pcie_wrap.cio3pll_testwrapper.cio3pll_u0
set_reset_scenario -name loop_en_q {{core.core_d.vref_vreg_wrapper.loop_en_q {reset {@t0 1 ->t1}  {^15  0 ->t2} {^25  1 ->t3}}}} -instances chipCore_outer.pcieTop.pd_pcie_phy.pcieClkGen.pll_pcie_wrap.cio3pll_testwrapper.cio3pll_u0
set_reset_scenario -name fbclk_rst {{core.core_d.reset_n_fbclk_async {reset {@t0 1 ->t1}  {^15 0 ->t2} {^25 1 ->t3}}}} -instances chipCore_outer.pcieTop.pd_pcie_phy.pcieClkGen.pll_pcie_wrap.cio3pll_testwrapper.cio3pll_u0
set_reset_scenario -name apb_rst {{pll_apb_reset_n {reset {@t0 1 ->t1}  {$200020  0 ->t2} {$200020  1 ->t3}}}  {core.core_regs.cio3pll_core_regs.cio3pll_cfg_live_lock_sticky_clear {reset {@t1 1}  {@t2 0} {@t3+^2 1}}} } -instances chipCore_outer.pcieTop.pd_pcie_phy.pcieClkGen.pll_pcie_wrap.cio3pll_testwrapper.cio3pll_u0
set_reset_scenario -name clkmon_rst {{core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset {reset {@t0 0}  {^15 1} {^25 0}}}} -instances chipCore_outer.pcieTop.pd_pcie_phy.pcieClkGen.pll_pcie_wrap.cio3pll_testwrapper.cio3pll_u0
set_rdc_false_path -from_scenario S_powergate_reset_st -to_scenario S_powergate_reset_st -instances chipCore_outer.pcieTop
set_rdc_false_path -from_scenario S_powergate_reset_gp -to_scenario S_powergate_reset_gp -instances chipCore_outer.pcieTop
set_rdc_false_path -from_scenario S_powergate_reset_ge -to_scenario S_powergate_reset_ge -instances chipCore_outer.pcieTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/scodec/design/scodecTop/scodecTop/2022-02-12_01_53_31/cfg_rdc_hier.tcl -module scodecTop
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.scodecTop
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.scodecTop
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.scodecTop
set_reset_scenario -name sms_rst {{pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[6] {reset {@t0 0 ->t7}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[7] {reset {@t0 0 ->t8}}} {pd_scodec_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_scodec_ctrl.sms_wrstn_next[8] {reset {@t0 0 ->t9}}}} -instances chipCore_inner.scodecTop
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_inner.scodecTop
set_reset_scenario -name pmgr_scodec_rstn { 	{pmgr_scodec_reset_n {reset {@t0 0 ->t1} }} 	{pd_scodec_sys.scodecSys.scodecSysFabricAsc.ascWrap_scodec.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }} 	{pd_scodec_sys.scodecSys.scodecSysFabricAsc.ascWrap_scodec.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}    {pmgr_n_clk {constraint {@t0 0} {^1 X} } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pmgr_scodec_streaming_rstn { 	{pmgr_scodec_streaming_reset_n {reset {@t0 0 ->t1} }}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[0] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[1] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[2] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[3] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[4] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[5] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[6] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_atc_byteclk[7] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_rx_ls_clk[0] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_rx_ls_clk[1] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_rx_ls_clk[2] {constraint {@t0 0} {^5 X}}}	{pd_scodec_dmx.adpsc.dpsc_rx_ls_clk[3] {constraint {@t0 0} {^5 X}}}    	{pmgr_n_clk {constraint {@t0 0} {^1 X} } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pmgr_all_chip_awake_rst { 	{pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_rxcmd_fifo_rst { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_txcmd_fifo_rst { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_updata_fifo_rst { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_dndata_fifo_rst { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_cmd_clamp_rst_0 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.clampEn[0] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_cmd_clamp_rst_1 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.clampEn[1] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_cmd_clamp_rst_2 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.clampEn[2] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_cmd_clamp_rst_3 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.clampEn[3] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_updata_clamp_rst_0 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.upComDataUnit.txDataLink.clampEn[0] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_updata_clamp_rst_1 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.upComDataUnit.txDataLink.clampEn[1] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_updata_clamp_rst_2 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.upComDataUnit.txDataLink.clampEn[2] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_updata_clamp_rst_3 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.upComDataUnit.txDataLink.clampEn[3] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_dndata_clamp_rst_0 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn[0] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_dndata_clamp_rst_1 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn[1] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_dndata_clamp_rst_2 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn[2] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name scodec_af_dndata_clamp_rst_3 { 	{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn[3] {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name pmgr_ascAon_resetn { 	{pmgr_ascAon_resetn {reset {@t0 0 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_ascWrap_sblock_areset { 	{pd_scodec_sys.scodecSys.scodecSysFabricAsc.ascWrap_scodec.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name kps_aes_agg_reset_n {  {pd_scodec_dmx.pd_scodec_dmx_dftAon.kps_scodec.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name kps_aes_CAR_reset_n {  {pd_scodec_dmx.pd_scodec_dmx_dftAon.kps_scodec.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name kps_n_reset_n {  {pd_scodec_dmx.pd_scodec_dmx_dftAon.kps_scodec.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}  } -instances chipCore_inner.scodecTop
set_reset_scenario -name adpscAlRx_sw_reset {    {pd_scodec_dmx.adpsc.U_adpscAlRx.sw_reset {reset {@t0 1 ->t1}}}} -instances chipCore_inner.scodecTop
set_rdc_false_path -from_scenario pmgr_ascAon_resetn -to_scenario pmgr_scodec_rstn -instances chipCore_inner.scodecTop
set_rdc_false_path -from_scenario pmgr_ascAon_resetn -to_scenario pd_scodec_sys_ascWrap_sblock_areset -instances chipCore_inner.scodecTop
set_rdc_false_path -from_scenario pmgr_scodec_rstn -to_scenario pd_scodec_sys_ascWrap_sblock_areset -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_dmx_scodecDmx_mctlSys_scodec_dmx_m3wrap_rst_cm3 {  { pd_scodec_dmx.scodecDmx.mctlSys.scodec_dmx_m3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_scodec_dmx.scodecDmx.mctlSys.scodec_dmx_m3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_dmx_scodecDmx_mctlSys_scodec_dmx_m3wrap_cm3_sys_rst {  { pd_scodec_dmx.scodecDmx.mctlSys.scodec_dmx_m3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_sync_reset {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_n_reset {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.pmgr_n_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_ssbTear0 {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_ssbTear1 {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_ssbTear2 {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_ssbWakeup0 {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_ssbWakeup1 {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_ssbWakeup2 {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys_scodecSys_scodecSysFabricAxi2af_scodecSysAxi2af_afv2_scodecAxi2Af_ssbWakeup3 {  { pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.scodecTop
set_reset_scenario -name pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_scodec_sys.scodecSys.scodecSysFabricAxi2af.scodecSysAxi2af.afv2_scodecAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.scodecTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/asep/design/sepTop/sepTop/2022-02-12_03_16_50/cfg_rdc_hier.tcl -module sepTop
set_reset_scenario -name por_rst {        {pmgr_all_chip_awake_reset_n {reset {@t0 0 ->t1} }} 	{pd_sep_sys.sep_clk_rst.U_aon_n_CAR.pre_extended_reset_n {reset {@t0 0 ->t2} }}	{pd_sep_sys.asepFuses.uMON.uSEP_CLK_MON.mon_reset_n {reset {@t0 0 ->t3} }}	{pd_sep_sys.asepFuses.uMON.uN_CLK_MON.mon_reset_n {reset {@t0 0 ->t4} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name chip_rst {        {chip_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name sep_rst { 	{pmgr_sep_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sepTop
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sepTop
set_reset_scenario -name soc_vefuse_done_rst {{soc_vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sepTop
set_reset_scenario -name sms_rst {{pd_sep_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_sep_ctrl.sms_wrstn_next[0] {reset {@t0 0 ->t1}}} {pd_sep_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_sep_ctrl.sms_wrstn_next[1] {reset {@t0 0 ->t2}}} {pd_sep_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_sep_ctrl.sms_wrstn_next[2] {reset {@t0 0 ->t3}}} {pd_sep_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_sep_ctrl.sms_wrstn_next[3] {reset {@t0 0 ->t4}}} {pd_sep_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_sep_ctrl.sms_wrstn_next[4] {reset {@t0 0 ->t5}}} {pd_sep_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_sep_ctrl.sms_wrstn_next[5] {reset {@t0 0 ->t6}}}} -instances chipCore_outer.sepTop
set_rdc_false_path -from_scenario repair_history_rst -to_scenario server_rst -instances chipCore_outer.sepTop
set_reset_scenario -name sep_alls_rst { 	{pd_sep_sys.sep_clk_rst.sep_alls_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pre_short_sep_sync_reset_n { 	{pd_sep_sys.sep_clk_rst.U_sep_init_R.pre_short_extended_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name final_rst_awake { 	{pd_sep_sys.sep_clk_rst.final_reset_n {reset {@t0 0 ->t2} }}        {pd_sep_sys.sep_clk_rst.sep_retention.func_retn_reset_en  {constraint {@t0 1 ->t3 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name final_rst_ret { 	{pd_sep_sys.sep_clk_rst.final_reset_n {reset {@t0 0 ->t2} }}        {pd_sep_sys.sep_clk_rst.sep_retention.func_retn_reset_en  {constraint {@t0 0 ->t3 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name osc_rst { 	{pd_sep_sys.asepFuses.uMON.uRING_OSC.startup {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name n_ro_valid { 	{pd_sep_sys.asepFuses.awake_tmr.n_ro_valid {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_rdc_false_path -from_scenario por_rst -to_scenario n_ro_valid -instances chipCore_outer.sepTop
set_reset_scenario -name pre_extended_reset_n_awake {    {pd_sep_sys.sep_clk_rst.sep_retention.func_retn_reset_en  {constraint {@t0 1 ->t1 } } }     {pd_sep_sys.sep_clk_rst.U_n_init_R.pre_extended_reset_n {reset {@t0 0 ->t2} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pre_extended_reset_n_ret {    {pd_sep_sys.sep_clk_rst.sep_retention.func_retn_reset_en  {constraint {@t0 0 ->t1 } } }     {pd_sep_sys.sep_clk_rst.U_n_init_R.pre_extended_reset_n {reset {@t0 0 ->t2} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name cpu_pre_sync_reset_n {        {pd_sep_sys.sep_clk_rst.U_n_R.pre_sync_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pka_extended_rst { 	{pd_sep_sys.asep.sep_pka.pka_sep.pka.extended_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pka_s_extended_rst { 	{pd_sep_sys.asep.sep_pka.pka_sep.pka.s_extended_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name bist_rst { 	{pd_sep_sys.bist_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pka_rst { 	{pd_sep_sys.asep.regs.pka_ps_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name rom_rst { 	{pd_sep_sys.asep.regs.rom_ps_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name ram_rst { 	{pd_sep_sys.asep.regs.ram_ps_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name i2c_rst { 	{pd_sep_sys.asep.regs.si2c0_ps_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name spi_rst { 	{pd_sep_sys.asep.regs.sspi0_ps_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name dbg_rst { 	{pd_sep_sys.asep.regs.debug_rng_out_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name ahkdf_rst { 	{pd_sep_sys.asep.regs.asepRegs.ahkdf_ps_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pre_extended_rst { 	{pd_sep_sys.sep_clk_rst.U_n_R.pre_extended_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name sha2_rst { 	{pd_sep_sys.asep.sep_sha_complex.sha2_dev_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name hdcp_ctl_rst { 	{pd_sep_sys.asepFuses.uFUSE.hdcp_ctl_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pwr_low_attack_rst_running {	{pd_sep_sys.asepFuses.uMON.uMON_VM.vm_running_state {constraint {@t0 1 ->t1} }}        {pd_sep_sys.asepFuses.uMON.uMON_VM.avm.sep_mon_vm_NoScan.hsc_sepvme.pwr_low_attack_b {reset {@t0 0 ->t2} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pwr_low_attack_rst_disabled {	{pd_sep_sys.asepFuses.uMON.uMON_VM.vm_running_state {constraint {@t0 0 ->t1} }}        {pd_sep_sys.asepFuses.uMON.uMON_VM.avm.sep_mon_vm_NoScan.hsc_sepvme.pwr_low_attack_b {reset {@t0 0 ->t2} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_tmm_wrap_sep_tmm_m3wrap_rst_cm3 {  { pd_sep_sys.asep.sep_tmm_wrap.sep_tmm.m3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_sep_sys.asep.sep_tmm_wrap.sep_tmm.m3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_tmm_wrap_sep_tmm_m3wrap_cm3_sys_rst {  { pd_sep_sys.asep.sep_tmm_wrap.sep_tmm.m3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_pka_pka_sep_pka_pka_cpu_PKA_SEP_CPU_m3wrap_rst_cm3 {  { pd_sep_sys.asep.sep_pka.pka_sep.pka.pka_cpu.PKA_SEP_CPU.m3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { pd_sep_sys.asep.sep_pka.pka_sep.pka.pka_cpu.PKA_SEP_CPU.m3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_pka_pka_sep_pka_pka_cpu_PKA_SEP_CPU_m3wrap_cm3_sys_rst {  { pd_sep_sys.asep.sep_pka.pka_sep.pka.pka_cpu.PKA_SEP_CPU.m3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_sync_reset {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_ssbTear0 {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_ssbTear1 {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_ssbTear2 {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_ssbWakeup0 {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_ssbWakeup1 {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_ssbWakeup2 {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys_asep_sep_axi2af_u_axi2af_ssbWakeup3 {  { pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.sepTop
set_reset_scenario -name pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_sep_sys.asep.sep_axi2af.u_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.sepTop
set_reset_scenario -name cpu_a_rst { 	{pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t3} }} 	{pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t4} }}        {pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t5} }}        {pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t6}}}} -instances chipCore_outer.sepTop
set_reset_scenario -name ascWrap_rst1 { 	{pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name ascWrap_rst2 { 	{pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.sepTop
set_reset_scenario -name kic_soft_reset {        {pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.sepTop
set_reset_scenario -name core_warm_reset {        {pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t2}}}        {pd_sep_cpu.sep_cpu.ascWrap_sep.ascWrap.ascAxiWrap.asc.GenEcore[0].ecore.GenEcore.ecore_wrap.nex.withNEX.nexrcc.lclRstL2RSRSTFF.ff_RSTFF.q[0] {reset {@t0 1 ->t1}}}} -instances chipCore_outer.sepTop
set_rdc_false_path -from_scenario cpu_a_rst -to_scenario ascWrap_rst1 -instances chipCore_outer.sepTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/prores/design/sproTop/sproTop/2022-02-12_03_08_00/cfg_rdc_hier.tcl -module sproTop
set_reset_scenario -name prores_rst { 	{pmgr_prores_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.sproTop
set_reset_scenario -name server_rst {{server_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sproTop
set_reset_scenario -name repair_history_rst {{repair_history_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sproTop
set_reset_scenario -name vefuse_done_rst {{vefuse_done {reset {@t0 0 ->t1}}}} -instances chipCore_inner.sproTop
set_reset_scenario -name sms_rst {{pd_pro_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pro_ctrl.sms_wrstn[0] {reset {@t0 0 ->t1}}} {pd_pro_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pro_ctrl.sms_wrstn[1] {reset {@t0 0 ->t2}}} {pd_pro_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pro_ctrl.sms_wrstn[2] {reset {@t0 0 ->t3}}} {pd_pro_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pro_ctrl.sms_wrstn[3] {reset {@t0 0 ->t4}}} {pd_pro_gtw.dft_subblock.bist_srv_pegboard.U_bist_srv_pro_ctrl.sms_wrstn[4] {reset {@t0 0 ->t5}}}} -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_sync_reset {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_ssbTear0 {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_ssbTear1 {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_ssbTear2 {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_ssbWakeup0 {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_ssbWakeup1 {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_ssbWakeup2 {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys_pd_pro_sys_core_proresAxi2Af_afv2_proresAxi2Af_ssbWakeup3 {  { pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sproTop
set_reset_scenario -name pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{pd_pro_sys.pd_pro_sys_core.proresAxi2Af.afv2_proresAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.sproTop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/mcu/design/dcsvTop/dcsvTop/2022-02-15_02_44_16/cfg_rdc_hier.tcl -module dcsvTop
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_26_27.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_26_27.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_26_27.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_26_27
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_26_27.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_26_27.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_26_27.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_26_27.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_26_27
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_24_25.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_24_25.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_24_25.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_24_25
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_24_25.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_24_25.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_24_25.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_24_25.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_24_25
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_18_19.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_18_19.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_18_19.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_18_19
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_18_19.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_18_19.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_18_19.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_18_19.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_18_19
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_16_17.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_16_17.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_16_17.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_16_17
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_16_17.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_16_17.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_16_17.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_16_17.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_16_17
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_10_11.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_10_11.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_10_11.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_10_11
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_10_11.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_10_11.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_10_11.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_10_11.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_10_11
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_08_09.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_08_09.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_08_09.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_08_09
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_08_09.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_08_09.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_08_09.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_08_09.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_08_09
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_02_03.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_02_03.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_02_03.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_02_03
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_02_03.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_02_03.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_02_03.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_02_03.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_02_03
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_west.dcsvTop_00_01.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_west.dcsvTop_00_01.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_west.dcsvTop_00_01.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_west.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_west.dcsvTop_00_01
set_reset_scenario -name apb_jtag_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}    {^35  0} {^15  1} }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}    {^35  0} {^15  1} }} 	{dft_block_sms_WRSTN  {reset {@t0 1 ->t4}    {^35  0} {^15  1} }} 	{dft_block_wrstn      {reset {@t0 1 ->t5}    {^35  0} {^15  1} }} 	{amplp5_hip_wrstn     {reset {@t0 1 ->t6}    {^35  0} {^15  1} }}} -instances chipCore_side_east.dcsvTop_00_01.amplp5
set_reset_scenario -name power_on_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  {^15  0} {^15  1}}} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }}} -instances chipCore_side_east.dcsvTop_00_01.amplp5
set_reset_scenario -name pll_dig_reset { 	{amp_mreset_n         {reset {@t0 1 ->t1}  }} 	{ch0_apb_resetn       {reset {@t0 1 ->t2}  }} 	{ch1_apb_resetn       {reset {@t0 1 ->t3}  }} 	{pll_dig_reset_n      {reset {@t0 1 ->t4}  {^15  0}  {^85  1}}}} -instances chipCore_side_east.dcsvTop_00_01.amplp5
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_side_east.dcsvTop_00_01.pd_dcspll.lapll_slave_testwrapper_hip.lapll_u0
set_reset_scenario -name s2r_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name s2r_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pd_dcs_common_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en             { constraint { @t0      1 ->t6 } } }  { pd_mcxv_voltage_rail_vdd_dcs_core_pwr_pgctl_voltage_clamp_en                   { constraint { @t0      1 ->t9 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]         { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]   { reset      { @t2+^110 0 ->t7 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]   { reset      { @t2+^111 0 ->t8 } } }  } -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name dynpg_rst0 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t4 } } }  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t5 } } }  } -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name dynpg_rst1 {  { pmgr_dcs0_uncond_ret_rst_en                                               { constraint { @t0      1 ->t1 } } }  { pmgr_dcs1_uncond_ret_rst_en                                               { constraint { @t0      1 ->t10 } } }  { pmgr_dcs0_reset_n                                                               { reset      { @t1+^100 0 ->t2 } } }  { pmgr_dcs1_reset_n                                                               { reset      { @t1+^100 0 ->t20 } } }  { pd_dcs_common.spllctrl.dcs_reset_sequencer.sequenced_dcs_rstn_reg.q[0]          { reset      { @t2+^25  0 ->t3 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[0]    { reset      { @t2+^110 0 ->t6 } } }  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_rst_delay[1]    { reset      { @t2+^111 0 ->t7 } } }  } -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name dyncg_rst0 {  { pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name dyncg_rst1 {  { pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_rst_n {reset  { @t0 0 ->t1 } } }  } -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name sync_rst0 {        {pd_dcs_common.spllctrl.spllctrlcfg.spllctrlRegs.lapllreset_resetlapll {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name sync_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name sync_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_clkrst.mcu_ret_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name sync_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name sync_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxclkpwrgate.amc_amp0ca_pwrgate_rst_n {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name sync_rst3_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name sync_rst3_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcxperfcnt.mcu_clkrst0.mcu_rst_delay[0] {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name ssb_rst0_0 { 	{pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name ssb_rst0_1 { 	{pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.mcu_link_init_fsm.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name ssb_rst1_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name ssb_rst1_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.mcu_afreq.mcu_afreq_af.wakeInit_asyncFifoResetRdPtr {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name ssb_rst2_0 {        {pd_mcxv0.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name ssb_rst2_1 {        {pd_mcxv1.pd_mcxv_switchable_mcx_wrap_dcs.mcx.mcu.intf_force_dcs0_mcu_div4_clk_sync {reset {@t0 1 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name obs_div4_clk {        {pd_dcs_common.pd_dcs_common_switchable.obs_div_reset_sync.ASetRst.DoubleFlopAR.sync[0].GATEFIXED_sync2ar_0.dff0.q {reset {@t0 0 ->t1} }}} -instances chipCore_side_east.dcsvTop_00_01
set_reset_scenario -name rst_cm3 {    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.DAPRESETn      {reset {@t0+^1 0 ->t1}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.PORESETn       {reset {@t0+^1 0 ->t2}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.cpu.SYSRESETn      {reset {@t0+^1 0 ->t3}   }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampDap      {constraint {@t0 1 ->t4} }}    {pd_dcs_common.pd_dcs_common_switchable.dcs_m3wrap_v2.m3wrapRetn_v2.resetClampEn       {constraint {@t0 1 ->t5} }}} -instances chipCore_side_east.dcsvTop_00_01
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/aop/design/pd_aop/pd_aop/2022-02-12_00_16_49/cfg_rdc_hier.tcl -module pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_LeapReset {  { aop.aop_audio_complex.aop_leap.aop_leap.leap_rst_n { reset {  @t0+^15 0 } { ^35 1 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[7:0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_TXEN { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[9:0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.ic.leapW_pdm.regs_PDMCTL_FLUSHTX_sync[0][1:0] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_MadiTx {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.MADICTL_FLUSHTX { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.madiTxCfg_txEnable { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_MadiRx {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.MADICTL_FLUSHRX { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.madiRxCfg_rxEnable { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx0 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[0] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[0] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx1 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[1] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[1] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[1] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx2 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[2] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[1] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[2] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[2] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx3 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[3] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[1] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[3] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[3] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx4 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[4] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[2] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[4] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[4] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx5 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[5] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[2] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[5] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[5] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx6 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[6] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[3] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[6] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[6] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx7 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[7] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[3] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[7] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[7] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx8 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[8] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[4] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[8] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[8] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmRx9 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[9] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[4] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.leap.io_mprf.pdmInPackWe { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoOvflEn[9] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmRxFifoIrqEn_pdmRxFifoUnflEn[9] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmTx0 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHTX[0] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_TXEN[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.ic.leapW_pdm.pdm_pdmTxFifoEn[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmTxFifoIrqEn_pdmTxFifoUnflEn[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmTxFifoIrqEn_pdmTxFifoOvflEn[0] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_PdmTx1 {  { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHTX[1] { reset {  @t0+^15 1 } { ^35 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_TXEN[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.ic.leapW_pdm.pdm_pdmTxFifoEn[0] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmTxFifoIrqEn_pdmTxFifoUnflEn[1] { constraint {  @t0 0 } } } { aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.pdmTxFifoIrqEn_pdmTxFifoOvflEn[1] { constraint {  @t0 0 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_sync_leap_core_0_csr1_rstn {  { aop.aop_audio_complex.aop_leap.aop_leap.leap.CORE[0].core.mngr.leap_regs.csr1_rstn { reset {  @t0 0 ->t1 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_sync_leap_core_1_csr1_rstn {  { aop.aop_audio_complex.aop_leap.aop_leap.leap.CORE[1].core.mngr.leap_regs.csr1_rstn { reset {  @t0 0 ->t1 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_sync_leap_core_2_csr1_rstn {  { aop.aop_audio_complex.aop_leap.aop_leap.leap.CORE[2].core.mngr.leap_regs.csr1_rstn { reset {  @t0 0 ->t1 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_aop_audio_complex_aop_leap_aop_leap_sync_leap_core_3_csr1_rstn {  { aop.aop_audio_complex.aop_leap.aop_leap.leap.CORE[3].core.mngr.leap_regs.csr1_rstn { reset {  @t0 0 ->t1 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_sense_aop_sense_pdmc0_sif_wrap_pdmc0_HwReset {  { aop.sense.aop_sense_pdmc0_sif_wrap.pdmc0.RESETN { reset {  @t0 0 ->t1 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_sense_aop_sense_pdmc0_sif_wrap_pdmc0_SwReset {  { aop.sense.aop_sense_pdmc0_sif_wrap.pdmc0.pdmc_hfd.pdmc_core_in_hfd.PDMCRegs.sw_reset_sw_reset { reset {  @t0 1 ->t1 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_sense_aop_sense_pdmc0_sif_wrap_pdmc0_FifoReset {  { aop.sense.aop_sense_pdmc0_sif_wrap.pdmc0.pdmc_hfd.pdmc_core_in_hfd.PDMCRegs.fifoctl_flush_rx_fifo { reset {  @t0 1 ->t1 } } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop_chip_reset_n { 	{aop_chip_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_audio_shim_reset_n { 	{pmgr_aop_audio_shim_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_base_reset_n { 	{pmgr_aop_base_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_filter_reset_n { 	{pmgr_aop_filter_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_fr_reset_n { 	{pmgr_aop_fr_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_i2cm0_reset_n { 	{pmgr_aop_i2cm0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_i2cm1_reset_n { 	{pmgr_aop_i2cm1_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_i2cm2_reset_n { 	{pmgr_aop_i2cm2_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_leap_aop_clk_reset_n { 	{pmgr_aop_leap_aop_clk_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_leap_reset_n { 	{pmgr_aop_leap_reset_n {reset {@t0 0 ->t1} }} 	{aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_RXEN[7:0] {constraint {@t0 0} }} 	{aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCSR_TXEN {constraint {@t0 0} }} 	{aop.aop_audio_complex.aop_leap.aop_leap.misc.miscRegs.PDMCTL_FLUSHRX[9:0] {constraint {@t0 0} }} 	{aop.aop_audio_complex.aop_leap.aop_leap.ic.leapW_pdm.regs_PDMCTL_FLUSHTX_sync[0][0] {constraint {@t0 0} }} 	{aop.aop_audio_complex.aop_leap.aop_leap.ic.leapW_pdm.regs_PDMCTL_FLUSHTX_sync[0][1] {constraint {@t0 0} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_pdmc0_reset_n { 	{pmgr_aop_pdmc0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_mca0_reset_n { 	{pmgr_aop_mca0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_mca1_reset_n { 	{pmgr_aop_mca1_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_mca2_reset_n { 	{pmgr_aop_mca2_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_mca3_reset_n { 	{pmgr_aop_mca3_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_scm_reset_n { 	{pmgr_aop_scm_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_shim_reset_n { 	{pmgr_aop_shim_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_spmi0_reset_n { 	{pmgr_aop_spmi0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_spmi1_reset_n { 	{pmgr_aop_spmi1_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_adma0_reset_n { 	{pmgr_aop_adma0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_audio_adma0_reset_n { 	{pmgr_aop_audio_adma0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_spi0_reset_n { 	{pmgr_aop_spi0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_spi1_reset_n { 	{pmgr_aop_spi1_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_piodma_reset_n { 	{pmgr_aop_piodma_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_uart0_reset_n { 	{pmgr_aop_uart0_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_uart1_reset_n { 	{pmgr_aop_uart1_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_uart2_reset_n { 	{pmgr_aop_uart2_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_all_socpo_reset_n { 	{pmgr_all_socpo_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_sram_reset_n { 	{pmgr_aop_sram_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name pmgr_aop_cpu_reset_n {        {pmgr_aop_cpu_reset_n {reset {@t0 0 ->t1} }}        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {aop.cpu.ascWrap_aop.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name ascWrap_retention_reset {         {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] {reset {@t0 1 ->t2} }}        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t3} }}        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name ascWrap_sblock_areset { 	{aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name ascWrap_l2_reset {        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name kic_soft_reset {        {aop.cpu.ascWrap_aop.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name core_warm_reset {        {aop.cpu.ascWrap_aop.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t2}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca0_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca0_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca0_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca0_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca1_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca1_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca1_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca1_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca2_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca2_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca2_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca2_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca3_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca3_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca3_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca3_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca4_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca4_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca4_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca4_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca5_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca5_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca5_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca5_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca6_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[6].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca6_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[6].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca6_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[6].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca6_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[6].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca7_rxa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[7].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca7_rxb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[7].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca7_txa_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[7].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name leap_reset_mca7_txb_control_reset {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.u_mca_regs_wrap.mca_regs_inst[7].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca0_rxa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca0_rxb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca0_txa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca0_txb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca1_rxa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca1_rxb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca1_txa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca1_txb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca2_rxa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca2_rxb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca2_txa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca2_txb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca3_rxa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_rxa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca3_rxb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_rxb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca3_txa_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_txa_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_reset_mca3_txb_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_txb_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name mca0_sync_gen_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_sync_gen_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name mca0_debug_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_debug_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name mca0_clock_gen_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_clock_gen_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name mca1_sync_gen_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_sync_gen_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name mca1_debug_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_debug_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name mca1_clock_gen_control_reset {{{aop.base.aop_audio.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_clock_gen_control_reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_0_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_0_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_1_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_1_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_2_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_2_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_3_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_3_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_4_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_4_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_5_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_5_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_6_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_6_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_7_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_7_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_8_TX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_ch_8_RX_CTLSTAT_Reset {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_0_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_0_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_1_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_1_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_2_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_2_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_3_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_3_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_4_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_4_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_5_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_5_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_6_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_6_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_7_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_7_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_8_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_8_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_9_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_9_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_10_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_10_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_11_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_11_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_12_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_12_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_13_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_13_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_14_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_14_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_15_TX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_adma_ch_15_RX_CTLSTAT_Reset {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst0 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst0 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst0 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst0 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst0 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst0 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst1 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst1 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst1 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst1 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst1 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst1 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst2 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst2 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst2 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst2 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst2 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst2 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst3 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst3 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst3 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst3 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst3 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst3 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst4 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst4 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst4 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst4 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst4 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst4 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst5 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst5 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst5 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst5 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst5 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst5 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst6 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst6 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst6 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst6 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst6 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst6 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst7 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst7 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst7 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst7 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst7 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst7 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_td_fifo_rst8 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_fifo_rst8 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_tx_cs_peripheral_fifo_rst8 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_td_fifo_rst8 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_fifo_rst8 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_base_adma_rx_cs_peripheral_fifo_rst8 {{{aop.base.dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst0 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst0 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst0 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst0 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst0 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst0 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst1 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst1 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst1 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst1 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst1 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst1 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst2 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst2 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst2 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst2 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst2 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst2 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst3 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst3 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst3 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst3 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst3 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst3 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst4 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst4 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst4 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst4 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst4 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst4 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst5 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst5 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst5 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst5 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst5 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst5 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst6 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst6 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst6 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst6 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst6 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst6 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst7 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst7 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst7 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst7 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst7 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst7 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst8 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst8 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst8 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst8 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst8 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst8 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst9 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst9 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst9 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst9 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst9 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst9 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst10 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst10 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst10 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst10 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst10 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst10 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst11 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst11 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst11 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst11 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst11 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst11 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst12 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst12 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst12 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst12 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst12 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst12 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[12].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst13 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst13 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst13 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst13 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst13 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst13 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[13].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst14 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst14 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst14 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst14 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst14 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst14 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[14].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_td_fifo_rst15 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_fifo_rst15 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_tx_cs_peripheral_fifo_rst15 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_td_fifo_rst15 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_fifo_rst15 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_audio_complex_adma_rx_cs_peripheral_fifo_rst15 {{{aop.aop_audio_complex.aop_audio_dmashim.generate_adma.aop_adma.adma.u_adma_cfg.csr_ch[15].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1}}}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_resetn { { aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_resetn    { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi0.u_spmiWrap.spmi.chip_resetn { { aop.base.scm.scm_spmi0.u_spmiWrap.spmi.chip_resetn    { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmiWrap_resetn { { aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmiWrap_resetn     { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { { aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn  { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_resetn { { aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_resetn    { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi1.u_spmiWrap.spmi.chip_resetn { { aop.base.scm.scm_spmi1.u_spmiWrap.spmi.chip_resetn    { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmiWrap_resetn { { aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmiWrap_resetn     { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { { aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn  { reset { @t0 0 ->t1} } } } -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config0_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config0_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config0_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config0_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config0_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config0_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config0_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger0_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger1_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger2_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger3_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger4_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger5_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger6_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger7_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger8_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger8_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger8_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger9_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger9_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger9_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger10_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger10_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger10_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger11_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger11_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger11_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger12_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger12_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger12_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger13_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger13_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger13_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger14_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger14_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger14_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi_global_config2_trigger15_force_reset {{aop.base.scm.scm_spi.scm.scm_csr.global_csr.global_config2_trigger15_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi_global_config2_trigger15_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger0_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger1_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger2_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger3_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger4_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger5_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger6_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger7_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger8_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger8_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger8_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger9_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger9_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger9_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger10_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger10_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger10_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger11_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger11_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger11_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger12_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger12_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger12_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger13_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger13_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger13_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger14_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger14_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger14_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spi1_global_config2_trigger15_force_reset {{aop.base.scm.scm_spi1.scm.scm_csr.global_csr.global_config2_trigger15_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spi1_global_config2_trigger15_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger0_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger1_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger2_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger3_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger4_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger5_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger6_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger7_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger8_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger8_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger8_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger9_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger9_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger9_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger10_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger10_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger10_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger11_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger11_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger11_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger12_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger12_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger12_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger13_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger13_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger13_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger14_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger14_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger14_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi0_global_config2_trigger15_force_reset {{aop.base.scm.scm_spmi0.scm.scm_csr.global_csr.global_config2_trigger15_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi0_global_config2_trigger15_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger0_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger1_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger2_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger3_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger4_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger5_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger6_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger7_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger8_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger8_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger8_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger9_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger9_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger9_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger10_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger10_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger10_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger11_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger11_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger11_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger12_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger12_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger12_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger13_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger13_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger13_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger14_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger14_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger14_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_spmi1_global_config2_trigger15_force_reset {{aop.base.scm.scm_spmi1.scm.scm_csr.global_csr.global_config2_trigger15_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_spmi1_global_config2_trigger15_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger0_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger1_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger2_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger3_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger4_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger5_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger6_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger7_force_reset {{aop.base.scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger0_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger1_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger2_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger3_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger4_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger5_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger6_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm1_global_config2_trigger7_force_reset {{aop.base.scm.scm_i2cm1.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm1_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger0_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger1_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger2_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger3_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger4_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger5_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger6_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_scm_i2cm2_global_config2_trigger7_force_reset {{aop.base.scm.scm_i2cm2.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario sync_scm_i2cm2_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi0_sw_0_spmi_resetn {{aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi0_reset_n -to_scenario sync_spmi0_sw_0_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi0_sw_1_spmi_resetn {{aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi0_reset_n -to_scenario sync_spmi0_sw_1_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi0_sw_2_spmi_resetn {{aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi0_reset_n -to_scenario sync_spmi0_sw_2_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi0_sw_3_spmi_resetn {{aop.base.scm.scm_spmi0.u_spmiWrap.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi0_reset_n -to_scenario sync_spmi0_sw_3_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi1_sw_0_spmi_resetn {{aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi1_reset_n -to_scenario sync_spmi1_sw_0_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi1_sw_1_spmi_resetn {{aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi1_reset_n -to_scenario sync_spmi1_sw_1_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi1_sw_2_spmi_resetn {{aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi1_reset_n -to_scenario sync_spmi1_sw_2_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_spmi1_sw_3_spmi_resetn {{aop.base.scm.scm_spmi1.u_spmiWrap.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_spmi1_reset_n -to_scenario sync_spmi1_sw_3_spmi_resetn -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_0_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[0].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_1_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[1].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_2_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[2].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_3_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[3].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_4_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[4].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_5_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[5].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_6_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[6].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_7_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[7].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_8_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[8].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_9_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[9].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_10_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[10].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_11_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[11].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_12_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[12].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_13_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[13].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_14_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[14].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_15_tx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[15].u_mca_tx.stop_tx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_0_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[0].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_1_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[1].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_2_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[2].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_3_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[3].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_4_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[4].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_5_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[5].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_6_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[6].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_7_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[7].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_8_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[8].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_9_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[9].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_10_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[10].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_11_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[11].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_12_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[12].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_13_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[13].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_14_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[14].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name sync_mca_15_rx_soft_reset_n {{{aop.aop_audio_complex.aop_leap.audio_mca_serdes.mca_txrx_inst[15].u_mca_rx.stop_rx} { reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name base_dmashim_delayed_reset_n { 	{aop.base.dmashim.dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_base_reset_n -to_scenario base_dmashim_delayed_reset_n -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name audio_dmashim_delayed_reset_n { 	{aop.aop_audio_complex.aop_audio_dmashim.audio_dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_audio_shim_reset_n -to_scenario audio_dmashim_delayed_reset_n -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name gtimer_counter_reset_n { 	{aop.base.periph.u_gtimer.gtimer.counter_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_fr_reset_n -to_scenario gtimer_counter_reset_n -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name uart_swrst_n_0 {        {aop.base.dmashim.uart.gen_uart[0].uart.u_UART_REG.swrst  {reset {@t0 1  ->t2} }  }} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name uart_swrst_n_1 {        {aop.base.dmashim.uart.gen_uart[1].uart.u_UART_REG.swrst  {reset {@t0 1  ->t2} }  }} -instances chipCore_outer.aonMacro.pd_aop
set_reset_scenario -name uart_swrst_n_2 {        {aop.base.dmashim.uart.gen_uart[2].uart.u_UART_REG.swrst  {reset {@t0 1  ->t2} }  }} -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_pdmc0_reset_n -to_scenario aop_sense_aop_sense_pdmc0_sif_wrap_pdmc0_HwReset -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario pmgr_aop_cpu_reset_n -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_all_socpo_reset_n -to_scenario ascWrap_sblock_areset -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_cpu_reset_n -to_scenario ascWrap_sblock_areset -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario pmgr_aop_cpu_reset_n -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario pmgr_aop_leap_reset_n -to_scenario aop_aop_audio_complex_aop_leap_aop_leap_LeapReset -instances chipCore_outer.aonMacro.pd_aop
set_rdc_false_path -from_scenario aop_aop_audio_complex_aop_leap_aop_leap_LeapReset -to_scenario pmgr_aop_leap_reset_n -instances chipCore_outer.aonMacro.pd_aop
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/dbgWrap_soc/design/pd_debug/pd_debug/2022-02-11_23_58_35/cfg_rdc_hier.tcl -module pd_debug
set_reset_scenario -name pd_debug_warm_reset {        {dbgWrap.dbgWrap_control.dbgWrap_control_sm.warm_reset__clamp_enable_mux {constraint {@t0 1}} }        {dbgWrap.dbgWrap_control.dbgWrap_control_sm.dbg_ResetWarm {reset {@t0 0 } {^30 1} } }        {dbgWrap.dbgWrap_control.dbgWrap_control_sm.warm_reset__internal_reset {reset {@t0 0 } {^30 1} } }} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_debug_ps_reset_n { 	{pmgr_debug_gated_reset_n {reset {@t0 0 ->t1} } }	{dbgWrap.dbg_gated.dbg_fabric.daregs.auth_lowpower_enable {reset {@t0 1}  {^3 0} }}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_dbgwrap_reset_by_resetreq {        {dbgWrap.dbg_switch.dbg_switch_pwr_control.mac2aop_clamp_en {constraint {@t0 1}} } 	{pmgr_debug_gated_reset_n {reset {@t0 1 } {^2 0} {^10 1 ->t2 }} }	{dbgWrap.dbg_gated.dbg_fabric.daregs.auth_lowpower_enable {reset {@t0 1 } {^5 0} {^13 1 }}}  	{pmgr_debug_switch_reset_n {reset {@t0 1} {^2 0 ->t3} {^10 1} }}         {dbg_usb2phy_utmi_phy_clk {constraint {@t3 0}}}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_auth_lowpower_reset {	{dbgWrap.dbg_gated.dbg_fabric.daregs.auth_lowpower_enable {reset {@t0 1}  {^2 0}}}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_pmgr_debug_switch_reset_n {        {dbgWrap.dbg_switch.dbg_switch_pwr_control.intf_force_debug_switch_clk_aop_sync {constraint {@t0 1}} }        {dbg_usb2phy_utmi_phy_clk {constraint {@t0 0}}} 	{pmgr_debug_switch_reset_n {reset { @t0 0 } { ^100 1 ->t1}}} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.phy_rst_n {reset { @t0 0 } {@t1+^50 1}}}        {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.dbg_usb_clamp_en {constraint {@t0 1}} } } -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_minipmgr_debug_cold_reset_isolation_n { 	{minipmgr_debug_cold_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_dock_connect_de_assert {        {dbgWrap.dbg_switch.dbg_switch_pwr_control.mac2aop_clamp_en {constraint {@t0 1} }  }        {dbg_usb2phy_utmi_phy_clk {constraint {@t0 0}}} 	{pmgr_debug_switch_reset_n {reset { @t0 1 } }} 	{dbgWrap.dbg_switch.dbg_switch_pwr_control.otg_sessvalid {reset { @t0 1 } { ^10 0 ->t1} { ^10 1 ->t2}}}        {dbgWrap.dbg_switch.dbg_switch_pwr_control.dbg_switch_dock_bus_reset_gen.dock_bus_reset_n {reset {@t0 1} {@t1+^32 0 ->t3}} } 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.sessvalid_d4 {reset { @t0 1 } { @t1+^4 0} { @t2+^4 1}}} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.soft_disc_active_hw {reset { @t0 0 } { @t1+^4 1} { @t2+^10 0}}}        {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.apb_reset {reset { @t0 0 } { @t2+^11 1} { @t2+^20 0}}} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.phy_rst_n {reset { @t0 1 } { @t1+^4 0 } { @t2+^50 1}}}        {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_gtwy.usb2kis_adapter.usb2kis_rx_func.AsyncFifoFlopClamp_rxdata.core.read.multi_norm_latency_ctrl.rempty_ff.q[0] {constraint {@t0+^1 0}} }        {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_gtwy.usb2kis_adapter.rx[0].usb2kis_rx.AsyncFifoFlopClamp_rxdata.core.read.multi_norm_latency_ctrl.rempty_ff.q[0] {constraint {@t0+^1 0}} }        {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_gtwy.usb2kis_adapter.rx[1].usb2kis_rx.AsyncFifoFlopClamp_rxdata.core.read.multi_norm_latency_ctrl.rempty_ff.q[0] {constraint {@t0+^1 0}} }} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_dbg_usb_soft_rstn {        {dbg_usb2phy_utmi_phy_clk {constraint {@t0 0}}} 	{pmgr_debug_switch_reset_n {reset { @t0 1 } }} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.sessvalid_d4 {reset { @t0 1 } }} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.dbg_usb_softrst_n {reset { @t0 1 } { ^10 0 ->t1} { ^10 1 ->t2}}} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.phy_rst_n {reset { @t0 1 } { @t1 0 } { @t2+^50 1}}}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pd_debug_dbg_usb_soft_disc_case {        {dbg_usb2phy_utmi_phy_clk {constraint {@t0 0}}} 	{pmgr_debug_switch_reset_n {reset { @t0 1 } }} 	{dbgWrap.dbg_switch.dbg_switch_pwr_control.otg_sessvalid {reset { @t0 1 } }} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.sessvalid_d4 {reset { @t0 1 } }} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.dbg_usb_softrst_n {reset { @t0 1 } }} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.soft_disconnect_n {reset { @t0 1 } { ^10 0 ->t1} { ^10 1 ->t2}}} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.soft_disc_active_sw {reset { @t0 0 } { @t1+^2 1} { @t2+^2 0}}} 	{dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.phy_rst_n {reset { @t0 1 } { @t1 0 } { @t2+^50 1}}}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name dbg_rst { 	{dbgWrap.dbg_gated.dbg_fabric.daregs.debug_rng_out_reset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name pka_extended_rst {        {dbgWrap.dbg_switch.dbg_auth.pka_gen4.pka_dbg.pka.extended_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name sam1_dma_soft_rst_n {     {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_gtwy.kis_sys.sam1.dma_soft_rst_n {reset {@t0 0 ->t1} } }} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name sam2_dma_soft_rst_n {     {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_gtwy.kis_sys.sam2.dma_soft_rst_n {reset {@t0 0 ->t1} } }} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name rsm_dma_soft_rst_n {     {dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_gtwy.kis_os_func.dbg_rsm.kis2dma.dma_soft_rst_n {reset {@t0 0 ->t1} } }} -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name dbgWrap_dbg_switch_dbg_auth_pka_gen4_pka_dbg_pka_pka_cpu_PKA_DBG_CPU_m3wrap_rst_cm3 {  { dbgWrap.dbg_switch.dbg_auth.pka_gen4.pka_dbg.pka.pka_cpu.PKA_DBG_CPU.m3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { dbgWrap.dbg_switch.dbg_auth.pka_gen4.pka_dbg.pka.pka_cpu.PKA_DBG_CPU.m3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } } -instances chipCore_outer.aonMacro.pd_debug
set_reset_scenario -name dbgWrap_dbg_switch_dbg_auth_pka_gen4_pka_dbg_pka_pka_cpu_PKA_DBG_CPU_m3wrap_cm3_sys_rst {  { dbgWrap.dbg_switch.dbg_auth.pka_gen4.pka_dbg.pka.pka_cpu.PKA_DBG_CPU.m3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } } -instances chipCore_outer.aonMacro.pd_debug
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/pd_dprx/pd_dprx/2022-02-11_23_31_13/cfg_rdc_hier.tcl -module pd_dprx
set_reset_scenario -name pmgr_reset_n { 	{pmgr_dprx_reset_n {reset {@t0 0 ->t1} {^10 1}}}} -instances chipCore_outer.pd_dprx
set_reset_scenario -name apb_rst {  {reset_n              {constraint {@t0 0}                   }}  {link_phy_0_reset_n   {constraint {@t0 0}                   }}  {apb_reset_n 	        {reset      {@t0 1} {@t0+$100 0} {@t0+$200 1} }}  } -instances chipCore_outer.pd_dprx.lpdprx0
set_reset_scenario -name prim_rst {  {apb_reset_n 	        {constraint {@t0 1}                   }}  {link_phy_0_reset_n   {constraint {@t0 0}                   }}  {reset_n 	            {reset      {@t0 1} {@t0+$100 0} {@t0+$200 1} }}  } -instances chipCore_outer.pd_dprx.lpdprx0
set_reset_scenario -name lane0 {  {apb_reset_n 	                                       {constraint {@t0 1} }}  {reset_n 	                                           {constraint {@t0 1} }}  {link_phy_0_reset_n                                  {reset {@t0 1} {@t0+$30 0}  {@t0+$100 1}    }}  {lane0.dig.rx_pma.pctrl.pctrl_shm_deser_div20clk_rst {reset {@t0 0} {@t0+$30 1}  {@t0+^100 0} {@t0+^350 1}    }}  {lane0.dig.rx_pma.cdr.ctrl_fsm.deser_rst_q           {reset {@t0 0} {@t0+$30 1}  {@t0+^150 0} {@t0+^300 1}    }}  } -instances chipCore_outer.pd_dprx.lpdprx0
set_reset_scenario -name ivd_rst {  {cmn.cmn.ivmon_d_inst.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable {reset {@t0 0} {@t0+^100 1} }}  } -instances chipCore_outer.pd_dprx.lpdprx0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/chip/design/pd_dptx/pd_dptx/2022-02-11_23_37_09/cfg_rdc_hier.tcl -module pd_dptx
set_reset_scenario -name reset_n { 	{reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.pd_dptx
set_reset_scenario -name sce_func {   { lpdptx_apb_reset_n                                                                                              {reset      {@t0 x} {$1000 0 ->t1}  {$2000 1 ->t2}     } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_dig_cfg.lpdptx_cmn_dig_reg.dig_reset_cal_reset_n                  {reset      {@t1 0} {@t2+$1000 1}                      } }   { lpdptx_pll.pll_cfg.lpdptx_pll_cfg_reg.pll_pwr_ctrl_pll_reset_sw                                                 {reset      {@t1 1} {@t2+$3000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.clk_ctrl_byteclk_reset                                             {reset      {@t1 1} {@t2+$5000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.phy_fifo_ctrl_fifo_div2_reset_n                                    {reset      {@t1 0} {@t2+$5000 0}                      } }   { lpdptx.lpdptx_alpm_en                                                                                           {constraint {@t0 0}                                    } }   { lpdptx_phy.lpdptx_phy_fifo_wrap.lpdptx_phy_fifo_cfg.dp_mac_div20_clk_sel                                        {constraint {@t0 0}                                    } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_ivmond_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable       {constraint {@t0 0}                                    } }} -instances chipCore_outer.pd_dptx.lpdptx
set_reset_scenario -name sce_patgen {   { lpdptx_apb_reset_n                                                                                              {reset      {@t0 x} {$1000 0 ->t1}  {$2000 1 ->t2}     } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_dig_cfg.lpdptx_cmn_dig_reg.dig_reset_cal_reset_n                  {reset      {@t1 0} {@t2+$1000 1}                      } }   { lpdptx_pll.pll_cfg.lpdptx_pll_cfg_reg.pll_pwr_ctrl_pll_reset_sw                                                 {reset      {@t1 1} {@t2+$3000 0}                      } }   { lpdptx_phy.inst_lanes[0].lpdptx_lane.lpdptx_lane_d.lpdptx_lane_cfg.lpdptx_lane_tx_cfg_reg.test_prbs_rst         {reset      {@t1 1} {@t2+$5000 0}                      } }   { lpdptx_phy.inst_lanes[1].lpdptx_lane.lpdptx_lane_d.lpdptx_lane_cfg.lpdptx_lane_tx_cfg_reg.test_prbs_rst         {reset      {@t1 1} {@t2+$5000 0}                      } }   { lpdptx_phy.inst_lanes[2].lpdptx_lane.lpdptx_lane_d.lpdptx_lane_cfg.lpdptx_lane_tx_cfg_reg.test_prbs_rst         {reset      {@t1 1} {@t2+$5000 0}                      } }   { lpdptx_phy.inst_lanes[3].lpdptx_lane.lpdptx_lane_d.lpdptx_lane_cfg.lpdptx_lane_tx_cfg_reg.test_prbs_rst         {reset      {@t1 1} {@t2+$5000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.clk_ctrl_byteclk_reset                                             {reset      {@t1 1} {@t2+$7000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.phy_fifo_ctrl_fifo_div2_reset_n                                    {reset      {@t1 0} {@t2+$7000 0}                      } }   { lpdptx.lpdptx_alpm_en                                                                                           {constraint {@t0 0}                                    } }   { lpdptx_phy.lpdptx_phy_fifo_wrap.lpdptx_phy_fifo_cfg.dp_mac_div20_clk_sel                                        {constraint {@t0 1}                                    } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_ivmond_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable       {constraint {@t0 0}                                    } }} -instances chipCore_outer.pd_dptx.lpdptx
set_reset_scenario -name sce_alpm {   { lpdptx_apb_reset_n                                                                                              {reset      {@t0 x} {$1000 0 ->t1}  {$2000 1 ->t2}     } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_dig_cfg.lpdptx_cmn_dig_reg.dig_reset_cal_reset_n                  {reset      {@t1 0} {@t2+$1000 1}                      } }   { lpdptx_pll.pll_cfg.lpdptx_pll_cfg_reg.pll_pwr_ctrl_pll_reset_sw                                                 {reset      {@t1 1} {@t2+$3000 0}                      } }   { lpdptx_phy.gen_alpm_byteclk_reset                                                                               {reset      {@t1 1} {@t2+$5000 0}                      } }     { lpdptx.lpdptx_alpm_en                                                                                           {constraint {@t0 1}                                    } }   { lpdptx_phy.lpdptx_phy_fifo_wrap.lpdptx_phy_fifo_cfg.dp_mac_div20_clk_sel                                        {constraint {@t0 0}                                    } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_ivmond_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable       {constraint {@t0 0}                                    } }} -instances chipCore_outer.pd_dptx.lpdptx
set_reset_scenario -name sce_func2alpm {   { lpdptx_apb_reset_n                                                                                              {reset      {@t0 x} {$1000 0 ->t1}  {$2000 1 ->t2}     } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_dig_cfg.lpdptx_cmn_dig_reg.dig_reset_cal_reset_n                  {reset      {@t1 0} {@t2+$1000 1}                      } }   { lpdptx_pll.pll_cfg.lpdptx_pll_cfg_reg.pll_pwr_ctrl_pll_reset_sw                                                 {reset      {@t1 1} {@t2+$3000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.clk_ctrl_byteclk_reset                                             {reset      {@t1 1} {@t2+$5000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.phy_fifo_ctrl_fifo_div2_reset_n                                    {reset      {@t1 0} {@t2+$5000 0}                      } }   { lpdptx_phy.gen_alpm_byteclk_reset                                                                               {reset      {@t0 0} {@t2+$9000 1}   {$2000 0}          } }   { lpdptx.lpdptx_alpm_en                                                                                           {constraint {@t0 0} {@t2+$8000 1}                      } }   { lpdptx_phy.lpdptx_phy_fifo_wrap.lpdptx_phy_fifo_cfg.dp_mac_div20_clk_sel                                        {constraint {@t0 0}                                    } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_ivmond_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable       {constraint {@t0 0}                                    } }} -instances chipCore_outer.pd_dptx.lpdptx
set_reset_scenario -name sce_func2test {   { lpdptx_apb_reset_n                                                                                              {reset      {@t0 x} {$1000 0 ->t1}  {$2000 1 ->t2}     } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_dig_cfg.lpdptx_cmn_dig_reg.dig_reset_cal_reset_n                  {reset      {@t1 0} {@t2+$1000 1}                      } }   { lpdptx_pll.pll_cfg.lpdptx_pll_cfg_reg.pll_pwr_ctrl_pll_reset_sw                                                 {reset      {@t1 1} {@t2+$3000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.clk_ctrl_byteclk_reset                                             {reset      {@t1 1} {@t2+$5000 0}                      } }   { lpdptx_phy.lpdptx_phy_cfg.lpdptx_phy_cfg_reg.phy_fifo_ctrl_fifo_div2_reset_n                                    {reset      {@t1 0} {@t2+$5000 0}                      } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_dig_cfg.lpdptx_cmn_dig_reg.dig_reset_noise_reset_n                {reset      {@t0 0} {@t2+$9000 1}                      } }   { lpdptx.lpdptx_alpm_en                                                                                           {constraint {@t0 0}                                    } }   { lpdptx_phy.lpdptx_phy_fifo_wrap.lpdptx_phy_fifo_cfg.dp_mac_div20_clk_sel                                        {constraint {@t0 0}                                    } }   { lpdptx_phy.lpdptx_cmn.lpdptx_cmn_d.lpdptx_cmn_ivmond_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable       {constraint {@t0 0} {@t2+$8000 1}                      } }} -instances chipCore_outer.pd_dptx.lpdptx
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_outer.pd_dptx.clkmon_testwrapper.clkmon_u0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab1_afx/2022-02-15_02_54_08/cfg_rdc_hier.tcl -module pd_fab1_afx
set_reset_scenario -name rst_scenario_intf_teardown { { pd_fab1_afx_pwr_afi_afc_pwr_pgctl_intf_teardown { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_intf_force { { pd_fab1_afx_pwr_afi_afc_pwr_pgctl_intf_force    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_0 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_1 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_2 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_3 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_4 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_5 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_6 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_7 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_8 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_9 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_10 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[0].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_11 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_12 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_13 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_14 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[0].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_15 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_16 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_17 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_18 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[0].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_19 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_20 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_21 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_22 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[0].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_23 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_24 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_25 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_26 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[0].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_27 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_28 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_29 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_30 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[0].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_31 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_32 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_33 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_34 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.clampEn[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_35 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.clampEn[1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_36 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.clampEn[2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_37 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_38 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_39 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_40 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_41 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_42 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afx_nsAfiL4_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_43 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_44 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_45 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_46 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_47 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.cntl.ret_ff_fsm_armed.d_int[0]  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_48 { { dts_p4.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_49 { { dts_p4.g_num_ssb_src_ports_gt_0.g_ssb_src_port[1].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_50 { { dts_p4.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab6_afx
set_reset_scenario -name rst_scenario_intf_teardown { { pd_fab1_afx_pwr_afi_afc_pwr_pgctl_intf_teardown { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_intf_force { { pd_fab1_afx_pwr_afi_afc_pwr_pgctl_intf_force    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_0 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_1 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_2 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_3 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_4 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_5 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_6 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_7 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_8 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_9 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_10 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[0].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_11 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_12 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_13 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPredft  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_14 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[0].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_15 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_16 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_17 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_cmd.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_18 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[0].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_19 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_20 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_21 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_22 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[0].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_23 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_24 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_25 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_26 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[0].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_27 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_28 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_29 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_edata.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_30 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[0].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_31 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_32 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_33 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afi_ecrdt.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_34 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.clampEn[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_35 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.clampEn[1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_36 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.clampEn[2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_37 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_38 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_39 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_40 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstPreDft_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_41 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_42 { { fab1_afx_wrapper.afxAfiNsL4.afxAfiNsL4_inst.afx_nsAfiL4_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_43 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_44 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_45 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_1.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_46 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_47 { { fab1_afx_wrapper.afxAfirIoaBmL0.afxAfirIoaBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.cntl.ret_ff_fsm_armed.d_int[0]  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_48 { { dts_p4.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_49 { { dts_p4.g_num_ssb_src_ports_gt_0.g_ssb_src_port[1].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab5_afx
set_reset_scenario -name rst_scenario_50 { { dts_p4.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab5_afx
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_acc/2022-02-15_02_52_01/cfg_rdc_hier.tcl -module pd_fab0_acc
set_reset_scenario -name afc_s2r {  {  pmgr_afc_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afc_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name afc_dynpg {  { pmgr_afc_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afc_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name afi_s2r {  {  pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_0 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.cmd_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_1 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_2 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_3 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.genblk_data.txliudata.genblk_flowMsg.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_4 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.rxLiuFeCmd.rxLiuLink.genblk_pri_only.pri_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_5 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.rxLiuFeCmd.genblk_pl_credit.creditTxFcPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_6 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.genblk_data.rxLiuFeData.rxLiuLink.genblk_pri_only.pri_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_7 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.genblk_data.rxLiuFeData.genblk_pl_credit.creditTxFcPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_8 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.genblk_extCreditPhy.creditRxFcPhyDual.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_9 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_dualPhy.afx_lib_rxLiuFeDual.genblk_credit_txPhy.creditTxFcPhyDual.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_10 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                        { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_11 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_12 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_13 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.cmd_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_14 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_dualPhy.afx_lib_rxLiuFeDual.rxLiuLink.genblk_dual_pl.rxPhyDual.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_15 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_16 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_17 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_18 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_19 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_20 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_21 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_22 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_23 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_24 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_25 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_26 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_27 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_28 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_29 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][19]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_30 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_31 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][21]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_32 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][0]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_33 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.clampEn[0][19]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_34 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][20]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_36 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.clampEn[0][0]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_37 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                            { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_38 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][1]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_39 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][2]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_40 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_41 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                      { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_42 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                      { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_43 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_44 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                           { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_45 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_46 { {resetSync_pmgr_afc_reset_n.rstor2_retn_reset_mask[0].GATE_or2_0.Z                                                                                                                                                                                                                                                               { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_47 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]                                                                                                                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_48 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aces.acesregs.soft_reset_int_n_internal_n                                                                                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_49 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]                                                                                                                              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_50 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.genblk_afc_LiuInf_WakeInit_Async.genblk_internal_phy.genblk_delayWrPtrRst.asynFifoResetnWrPtr_mux_powerDomain.GATEMAPPED_mux2_0.Z         { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_51 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                                 { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_52 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                                                                                                                                                                                                             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_53 { { afxAfiAccNiL0_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_54 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[0].up_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_55 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[1].up_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_56 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[0].dn_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name acc0_57 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[1].dn_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_1
set_reset_scenario -name afc_s2r {  {  pmgr_afc_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afc_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name afc_dynpg {  { pmgr_afc_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afc_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name afi_s2r {  {  pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_0 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.cmd_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_1 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_2 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_3 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.genblk_data.txliudata.genblk_flowMsg.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_4 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.rxLiuFeCmd.rxLiuLink.genblk_pri_only.pri_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_5 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.rxLiuFeCmd.genblk_pl_credit.creditTxFcPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_6 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.genblk_data.rxLiuFeData.rxLiuLink.genblk_pri_only.pri_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_7 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.split.genblk_data.rxLiuFeData.genblk_pl_credit.creditTxFcPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_8 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.genblk_extCreditPhy.creditRxFcPhyDual.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_9 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_dualPhy.afx_lib_rxLiuFeDual.genblk_credit_txPhy.creditTxFcPhyDual.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_10 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                        { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_11 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_12 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_13 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.cmd_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_14 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_dualPhy.afx_lib_rxLiuFeDual.rxLiuLink.genblk_dual_pl.rxPhyDual.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_15 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_16 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_17 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_18 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_19 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_20 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_21 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_22 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_23 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_24 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_25 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_26 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_27 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_28 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_29 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][19]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_30 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_31 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][21]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_32 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][0]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_33 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.clampEn[0][19]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_34 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][20]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_36 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.clampEn[0][0]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_37 { {fab0_acc_wrapper.afxAfcAccNiL1.afxAfcAccNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                            { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_38 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][1]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_39 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.clampEn[0][2]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_40 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_41 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                      { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_42 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                      { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_43 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_44 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                           { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_45 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_46 { {resetSync_pmgr_afc_reset_n.rstor2_retn_reset_mask[0].GATE_or2_0.Z                                                                                                                                                                                                                                                               { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_47 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]                                                                                                                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_48 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aces.acesregs.soft_reset_int_n_internal_n                                                                                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_49 { {fab0_acc_wrapper.afxAfiAccNiL0.afxAfiAccNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]                                                                                                                              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_50 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.genblk_afc_LiuInf_WakeInit_Async.genblk_internal_phy.genblk_delayWrPtrRst.asynFifoResetnWrPtr_mux_powerDomain.GATEMAPPED_mux2_0.Z         { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_51 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                                 { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_52 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                                                                                                                                                                                                             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_53 { { afxAfiAccNiL0_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_54 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[0].up_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_55 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[1].up_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_56 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[0].dn_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
set_reset_scenario -name acc0_57 { {fab0_acc_wrapper.afxAfciAccBmL0.afxAfciAccBmL0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aft_pipe_wrap.g_pipe[1].dn_pipe.conv_32B_resetn  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab0_acc_0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_top_afx/2022-02-15_03_28_13/cfg_rdc_hier.tcl -module pd_fab0_top_afx
set_reset_scenario -name afi_s2r {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name afi_reset {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1 0 ->t2} {^6 1} } }  } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_0 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][0]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_1 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][1]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_2 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][3]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_3 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][4]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_15 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][16]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_16 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][17]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_17 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][18]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_18 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][19]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_19 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][2]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_20 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][20]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_21 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][21]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_32 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][0]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_33 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][1]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_34 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][3]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_35 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][4]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_47 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][16]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_48 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][17]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_49 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][18]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_50 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][19]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_51 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][2]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_52 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][20]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_53 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][21]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_64 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_65 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_66 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_67 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_68 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_69 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_70 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_71 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_72 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_73 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_74 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_75 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[4].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_76 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_77 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_78 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_79 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[4].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_80 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_81 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_82 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                   { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_83 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_84 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_85 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_86 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_87 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[4].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_88 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_89 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_90 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_91 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_92 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_93 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_94 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_95 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_96 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_97 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_98 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                   { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_99 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_100 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_101 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_102 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_103 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_104 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_105 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_106 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[4].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_107 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_108 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_109 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_110 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[4].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_111 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_112 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_113 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_114 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_115 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_116 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_117 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[4].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_118 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_119 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_120 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_121 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_122 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_123 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_124 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_125 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_126 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_127 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_128 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_129 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_130 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_131 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name rst_scenario_132 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name scenario_133 { { afxAfiIoaNiL0_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name scenario_134 { { afxAfiIoaNiL1_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_top_afx
set_reset_scenario -name afi_s2r {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name afi_reset {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1 0 ->t2} {^6 1} } }  } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_0 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][0]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_1 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][1]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_2 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][3]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_3 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][4]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_15 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][16]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_16 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][17]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_17 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][18]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_18 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][19]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_19 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][2]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_20 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][20]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_21 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][21]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_32 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][0]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_33 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][1]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_34 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][3]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_35 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][4]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_47 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][16]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_48 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][17]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_49 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][18]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_50 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][19]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_51 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][2]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_52 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][20]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_53 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][21]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_64 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_65 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_66 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_67 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_68 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_69 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_70 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_71 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_72 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_73 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_74 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_75 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[4].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_76 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_77 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_78 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_79 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[4].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_80 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_81 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_82 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                   { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_83 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_84 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_85 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_86 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_87 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[4].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_88 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_89 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_90 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_91 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_92 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_93 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_94 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_95 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_96 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_97 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_98 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                   { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_99 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_100 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_101 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_102 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_103 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_104 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_105 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_106 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[4].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_107 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_108 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_109 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_110 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[4].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_111 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_112 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_113 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_114 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_115 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_116 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_117 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[4].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_118 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_119 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_120 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_121 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_122 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_123 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_124 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_125 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_126 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_127 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_128 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_129 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_130 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_131 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name rst_scenario_132 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name scenario_133 { { afxAfiIoaNiL0_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name scenario_134 { { afxAfiIoaNiL1_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_top_afx
set_reset_scenario -name afi_s2r {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name afi_reset {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1 0 ->t2} {^6 1} } }  } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_0 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][0]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_1 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][1]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_2 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][3]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_3 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][4]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_15 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][16]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_16 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][17]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_17 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][18]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_18 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][19]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_19 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][2]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_20 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][20]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_21 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.clampEn[0][21]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_32 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][0]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_33 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][1]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_34 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][3]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_35 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][4]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_47 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][16]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_48 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][17]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_49 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][18]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_50 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][19]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_51 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][2]   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_52 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][20]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_53 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.clampEn[0][21]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_64 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_65 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.aces.acesregs.soft_reset_int_n_internal_n  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_66 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_67 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_68 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_69 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_70 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_71 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_72 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_73 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_74 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_75 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[4].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_76 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_77 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_78 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_79 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[4].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_80 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_81 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_82 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                   { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_83 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_84 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_85 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_86 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_87 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[4].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_88 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyWrRst.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_89 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_90 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_91 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_92 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_93 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_94 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_95 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z              { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_96 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_97 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_98 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                   { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_99 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_100 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_101 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_102 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_103 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_104 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_105 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_106 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_dataLiu[4].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_107 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_108 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_109 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_110 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niRx_ins.gen_liuPerNsPort[4].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_111 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_112 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_113 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_114 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_115 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_116 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_117 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[4].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_118 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_119 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_120 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[1].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_121 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_dataLiu[2].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_122 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_123 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[1].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_124 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niRx_ins.gen_liuPerNsPort[2].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_125 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_126 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_127 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_128 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_129 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[1].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_130 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[2].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_131 { { fab0_top_afx_wrapper.afxAfiIoaNiL0.afxAfiIoaNiL0_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name rst_scenario_132 { { fab0_top_afx_wrapper.afxAfiIoaNiL1.afxAfiIoaNiL1_inst.afx_lib_ni_aftWrap_ins.gen_ni_aft.gen_aft_wrapper_ins.aft_wrapper_ins.g_aft_ni.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name scenario_133 { { afxAfiIoaNiL0_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_top_afx
set_reset_scenario -name scenario_134 { { afxAfiIoaNiL1_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_top_afx
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab0_bot_afx/2022-02-15_02_57_40/cfg_rdc_hier.tcl -module pd_fab0_bot_afx
set_reset_scenario -name afi_s2r {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name afi_reset {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1 0 ->t2} {^6 1} } }  } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_0 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_1 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_2 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_3 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_4 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_5 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_6 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_7 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_8 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_9 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_10 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_11 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_12 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_13 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_14 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_15 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_16 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_17 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_18 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_19 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_20 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_21 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_22 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_23 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_24 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_25 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_26 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_27 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_28 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_29 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_30 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_31 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_32 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_33 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_34 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_35 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_36 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_37 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_38 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_39 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_40 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_41 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_42 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_43 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_44 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_46 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_47 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_48 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_49 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_51 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_52 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_53 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_54 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_56 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_57 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_58 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_59 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_60 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_61 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_62 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_63 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_64 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_65 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_66 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_67 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_68 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_69 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_70 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_71 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_72 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_73 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_74 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_75 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_76 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_77 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_78 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_79 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_80 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_81 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_82 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_83 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_84 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_85 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_86 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_87 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_88 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_89 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_90 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_91 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_92 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_93 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_94 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_95 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_97 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_98 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_99 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_101 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_102 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_103 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_105 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_106 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_107 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_108 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_109 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_110 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_111 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_112 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_113 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_114 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_115 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_116 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_117 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_118 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_119 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_120 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_121 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_122 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_123 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_124 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_125 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_126 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_127 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_128 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_129 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_130 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_131 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_132 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_133 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_134 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_135 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_136 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_137 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_138 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_139 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_140 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_141 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_142 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_143 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_144 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_145 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_146 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_147 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_148 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_149 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_150 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_151 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_152 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_153 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_154 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_155 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_156 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_157 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_158 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_159 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_160 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_161 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_162 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_163 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_164 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_165 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afx_nsAfiL2_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_166 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afx_nsAfiL3_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_167 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_168 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[1].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_169 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[2].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_170 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[3].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_171 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[4].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_172 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_173 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[1].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name rst_scenario_174 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[2].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab34_bot_afx
set_reset_scenario -name afi_s2r {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name afi_reset {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1 0 ->t2} {^6 1} } }  } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_0 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_1 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_2 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_3 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_4 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_5 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_6 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_7 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_8 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_9 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_10 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_11 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_12 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_13 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_14 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_15 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_16 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_17 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_18 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_19 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_20 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_21 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_22 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_23 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_24 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_25 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_26 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_27 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_28 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_29 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_30 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_31 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_32 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_33 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_34 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_35 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_36 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_37 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_38 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_39 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_40 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_41 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_42 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_43 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_44 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_46 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_47 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_48 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_49 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_51 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_52 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_53 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_54 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_56 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_57 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_58 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_59 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_60 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_61 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_62 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_63 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_64 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_65 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_66 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_67 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_68 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_69 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_70 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_71 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_72 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_73 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_74 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_75 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_76 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_77 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_78 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_79 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_80 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_81 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_82 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_83 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_84 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_85 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_86 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_87 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_88 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_89 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_90 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_91 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_92 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_93 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_94 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_95 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_97 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_98 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_99 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_101 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_102 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_103 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_105 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_106 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_107 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_108 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_109 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_110 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_111 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_112 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_113 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_114 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_115 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_116 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_117 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_118 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_119 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_120 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_121 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_122 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_123 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_124 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_125 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_126 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_127 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_128 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_129 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_130 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_131 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_132 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_133 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_134 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_135 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_136 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_137 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_138 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_139 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_140 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_141 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_142 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_143 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_144 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_145 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_146 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_147 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_148 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_149 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_150 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_151 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_152 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_153 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_154 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_155 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_156 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_157 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_158 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_159 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_160 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_161 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_162 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_163 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_164 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_165 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afx_nsAfiL2_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_166 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afx_nsAfiL3_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_167 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_168 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[1].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_169 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[2].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_170 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[3].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_171 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[4].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_172 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_173 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[1].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name rst_scenario_174 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[2].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab02_bot_afx
set_reset_scenario -name afi_s2r {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name afi_reset {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1 0 ->t2} {^6 1} } }  } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_0 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_1 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_2 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_3 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_4 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_5 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_6 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_7 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_8 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_9 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_10 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_11 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_12 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_13 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_14 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[0][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_15 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_16 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_17 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_18 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_19 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_20 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_21 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_22 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_23 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_24 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_25 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_26 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_27 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_28 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_29 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnTxPort[1][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_30 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_31 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_32 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_33 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_34 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_35 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_36 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_37 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_38 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_39 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_40 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_41 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_42 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_43 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_44 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[0][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_46 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_47 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_48 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_49 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][0][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_51 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_52 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_53 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_54 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][1][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_56 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_57 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_58 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_59 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.clampEnRxPort[1][2][4]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_60 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_61 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_62 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_63 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_64 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_65 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_66 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_67 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_68 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_69 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_70 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_71 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_72 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_73 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_74 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_75 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_76 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_77 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_78 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_79 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_80 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_81 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_82 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_83 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnTxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_84 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_85 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_86 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_87 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_88 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_89 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_90 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_91 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_92 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][0]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_93 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_94 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_95 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[0][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_97 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_98 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_99 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][0][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_101 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_102 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_103 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][1][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_105 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][1]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_106 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][2]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_107 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.clampEnRxPort[1][2][3]  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_108 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_109 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_110 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_111 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_112 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_113 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_114 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_115 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_116 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_117 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_118 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_119 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[4].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_120 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_121 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_122 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_123 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_124 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_125 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_126 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_127 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_128 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_129 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_130 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_cmd.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_131 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_132 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_133 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_134 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_135 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_edata.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_136 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_137 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_138 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_139 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[4].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_140 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afi_ecrdt.PORT[4].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_141 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_142 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_143 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_144 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_145 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_146 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_147 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_148 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_149 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_150 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_151 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_152 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_153 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_154 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_155 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_156 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_157 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_158 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_cmd.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_159 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_160 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_161 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_edata.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_162 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[0].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_163 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[1].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_164 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afi_ecrdt.PORT[3].TX_SPLIT.afx_lib_nsCoreTxPortSplit.TXLIU[2].TX_SPLIT.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.WakeInit_inst.asyncFifoResetRdPtrPrereg  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_165 { { fab0_bot_afx_wrapper.afxAfiNsL2.afxAfiNsL2_inst.afx_nsAfiL2_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_166 { { fab0_bot_afx_wrapper.afxAfiNsL3.afxAfiNsL3_inst.afx_nsAfiL3_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_167 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_168 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[1].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_169 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[2].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_170 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[3].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_171 {  { dts_p2.g_num_ssb_src_ports_gt_0.g_ssb_src_port[4].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_172 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_173 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[1].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
set_reset_scenario -name rst_scenario_174 {  { dts_p2.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[2].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab17_bot_afx
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab1_acc/2022-02-15_02_27_54/cfg_rdc_hier.tcl -module pd_fab1_acc
set_reset_scenario -name afc_s2r {  {  pmgr_afc_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afc_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab1_acc_1
set_reset_scenario -name afc_dynpg {  { pmgr_afc_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afc_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab1_acc_1
set_reset_scenario -name acc0 { {fab1_acc_wrapper.afxAfcNsL1.afxAfcNsL1_inst.afx_nsAfcL1_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab1_acc_1
set_reset_scenario -name afc_s2r {  {  pmgr_afc_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afc_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab1_acc_0
set_reset_scenario -name afc_dynpg {  { pmgr_afc_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afc_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab1_acc_0
set_reset_scenario -name acc0 { {fab1_acc_wrapper.afxAfcNsL1.afxAfcNsL1_inst.afx_nsAfcL1_regsBlast.ns_regs.perfDebugWidgetCtrl_globalCtrl_rstAll    { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab1_acc_0
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/fabric/design/fabric/pd_fab2_acc/2022-02-15_02_40_42/cfg_rdc_hier.tcl -module pd_fab2_acc
set_reset_scenario -name afc_s2r {  {  pmgr_afc_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afc_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name afc_dynpg {  { pmgr_afc_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afc_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name afi_s2r {  {  pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afi_reset_n { reset  {@t1+$10 1} {$100 0} } }  } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name afi_dynpg {  { pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_reset_n { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_0 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.cmd_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_1 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_2 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_txLiu.genblk_data.txliudata.data_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_3 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_txLiu.genblk_data.txliudata.genblk_flowMsg.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_4 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_rxLiu.split.rxLiuFeCmd.rxLiuLink.genblk_pri_only.pri_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_5 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_rxLiu.split.rxLiuFeCmd.genblk_pl_credit.creditTxFcPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_6 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_rxLiu.split.genblk_data.rxLiuFeData.rxLiuLink.genblk_pri_only.pri_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_7 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_rxLiu.split.genblk_data.rxLiuFeData.genblk_pl_credit.creditTxFcPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_8 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_txLiu.genblk_extCreditPhy.creditRxFcPhyDual.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_9 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_rxLiu.genblk_dualPhy.afx_lib_rxLiuFeDual.genblk_credit_txPhy.creditTxFcPhyDual.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_10 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                        { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_11 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_12 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.pkt_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                    { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_13 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.cmd_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                                               { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_14 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_rxLiu.genblk_dualPhy.afx_lib_rxLiuFeDual.rxLiuLink.genblk_dual_pl.rxPhyDual.wakeInit_asyncFifoResetRdPtr_clamp                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_16 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_17 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_18 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.af2e_lib_rxLiu_ins.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                           { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_19 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_20 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                          { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_21 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                         { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_22 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_23 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                     { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_24 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_25 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_26 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                            { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_27 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.rxPhyRdRst.asyncFifoRdRstClamp                                                                                                                                                                                                       { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_28 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_29 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.clampEn[0][19]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_31 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.clampEn[0][21]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_32 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.clampEn[0][0]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_34 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.clampEn[0][20]                                                                                                                                                                                                                                                                { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_38 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.clampEn[0][1]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_39 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.clampEn[0][2]                                                                                                                                                                                                                                                                 { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_40 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.gen_eCreditRxLiuPerNsPort[0].gen_ecrdtLiu.afx_lib_rxLiu_ecrdt_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_41 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.gen_liuPerNsPort[0].gen_cmd_liu.afx_lib_rxLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                      { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_42 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.gen_dataLiu[0].gen_has_dataLiu.afx_lib_rxLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                      { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_43 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.afxCmdTxLIU.afx_lib_txLiu_cmd_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                          { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_44 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niTx_ins.dataTxLiu.afx_lib_txLiu_data_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                           { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_45 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.afx_lib_txLiu_e2e_msg_ins.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                  { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_46 { {resetSync_pmgr_afc_reset_n.rstor2_retn_reset_mask[0].GATE_or2_0.Z                                                                                                                                                                                                                                                             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_47 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_1.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]                                                                                                                                   { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_48 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.aces.acesregs.soft_reset_int_n_internal_n                                                                                                                                                                                                  { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_49 { {fab2_acc_wrapper.afxAfiAccNi0.afxAfiAccNi0_inst.afx_niRx_ins.af2e_lib_txLiu_ins.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_linkFsm.state[0]                                                                                                                              { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_50 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.genblk_afc_LiuInf_WakeInit_Async.genblk_internal_phy.genblk_delayWrPtrRst.asynFifoResetnWrPtr_mux_powerDomain.GATEMAPPED_mux2_0.Z         { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_51 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.liuLink_2.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.rxPhyWrRst_0.genblk_wrReset.genblk_extendWrPtrRst.asynFifoResetnWrPtr_mux.GATEMAPPED_mux2_0.Z                                                                                                                 { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_52 { {fab2_acc_wrapper.afxAfciAccBm0.afxAfciAccBm0_inst.aftWrap_ins.gen_aft_ip_ins.u_aft.cntl.ret_ff_fsm_armed.d_int[0]                                                                                                                                                                                                             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_inner.pd_fab2_acc
set_reset_scenario -name acc2_53 { { afxAfiAccNi0_ni_aft_ssb_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_inner.pd_fab2_acc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab0_afnc/2022-02-12_00_22_15/cfg_rdc_hier.tcl -module pd_fab0_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc0_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc0_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc0_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc0_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name lw00_awake {  { pmgr_afnc0_lw00_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc0_lw00_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name lw00_cpg {  { pmgr_afnc0_lw00_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc0_lw00_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc0_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc0_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc0_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc0_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab0_afnc_core.ioa0.ioa_0.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab0_afnc_core.ioa0.ioa_0.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab0_afnc_core.ioa0.ioa_0.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab0_afnc_core.ioa0.ioa_0.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab0_afnc_core.ioa0.ioa_0.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab0_afnc_core.ioa0.ioa_0.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab0_afnc_core.ioa0.ioa_0.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab0_afnc_core.ioa0.ioa_0.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab0_afnc_core.ioa0.ioa_0.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab0_afnc_core.ioa0.ioa_0.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name tor_arbiter_6 {{ pd_fab0_afnc_core.ioa0.ioa_0.tor_arbiter.ioa_hwt.hwt_core[6].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ocla {{ pd_fab0_afnc_core.ioa0.ioa_0.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupave01 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_ave0.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupave02 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_ave0.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupave03 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_ave0.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupave04 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_ave0.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupprores1 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_prores.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupprores2 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_prores.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupprores3 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_prores.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupprores4 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_prores.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupsbr1 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_sbr.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupsbr2 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_sbr.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupsbr3 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_sbr.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbWakeupsbr4 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_sbr.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearsbr1 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_sbr.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearsbr2 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_sbr.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearsbr3 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_sbr.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearprores1 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_prores.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearprores2 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_prores.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTearprores3 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_prores.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTeargave01 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_ave0.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTeargave02 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_ave0.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name ssbTeargave03 { { pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_ave0.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncave01 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_ave0.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncave02 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_ave0.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncave03 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_ave0.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncprores1 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_prores.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncprores2 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_prores.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncprores3 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_prores.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncsbr1 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00LwMuxPipe.leg_sbr.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncsbr2 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00DnDs.dnDsPullStrDataTxDataLink_sbr.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name syncabr3 {{pd_fab0_afnc_core.afnc0.afv2_lw00Cluster.afv2_lw00BusMux.cmdLink_sbr.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name {pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name {pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab0_afnc_core.ioa0.ioa_0.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
set_reset_scenario -name pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab0_afnc_core.ioa0.ioa_0.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab0_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab1_afnc/2022-02-12_00_54_22/cfg_rdc_hier.tcl -module pd_fab1_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc1_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc1_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc1_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc1_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name lw10_awake {  { pmgr_afnc1_lw10_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc1_lw10_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name lw10_cpg {  { pmgr_afnc1_lw10_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc1_lw10_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name lw11_awake {  { pmgr_afnc1_lw11_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc1_lw11_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name lw11_cpg {  { pmgr_afnc1_lw11_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc1_lw11_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc1_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc1_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc1_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc1_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab1_afnc_core.ioa1.ioa_1.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab1_afnc_core.ioa1.ioa_1.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab1_afnc_core.ioa1.ioa_1.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab1_afnc_core.ioa1.ioa_1.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab1_afnc_core.ioa1.ioa_1.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab1_afnc_core.ioa1.ioa_1.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab1_afnc_core.ioa1.ioa_1.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab1_afnc_core.ioa1.ioa_1.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab1_afnc_core.ioa1.ioa_1.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab1_afnc_core.ioa1.ioa_1.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name tor_arbiter_4 {{ pd_fab1_afnc_core.ioa1.ioa_1.tor_arbiter.ioa_hwt.hwt_core[4].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name tor_arbiter_5 {{ pd_fab1_afnc_core.ioa1.ioa_1.tor_arbiter.ioa_hwt.hwt_core[5].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ocla {{ pd_fab1_afnc_core.ioa1.ioa_1.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupscodec1 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_scodec.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupscodec2 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_scodec.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupscodec3 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11LwMuxPipe.leg_scodec.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupscodec4 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11DnDs.dnDsPullStrDataTxDataLink_scodec.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupdispext31 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_dispext3.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupdispext32 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_dispext3.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupdispext33 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11LwMuxPipe.leg_dispext3.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupdispext34 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11DnDs.dnDsPullStrDataTxDataLink_dispext3.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupjpeg1 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_jpeg.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupjpeg2 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_jpeg.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupjpeg3 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10LwMuxPipe.leg_jpeg.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupjpeg4 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10DnDs.dnDsPullStrDataTxDataLink_jpeg.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupavd1 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_avd.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupavd2 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_avd.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupavd3 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10LwMuxPipe.leg_avd.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbWakeupavd4 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10DnDs.dnDsPullStrDataTxDataLink_avd.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTearscodec1 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_scodec.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTearscodec2 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11DnDs.dnDsPullStrDataTxDataLink_scodec.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTearscodec3 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11LwMuxPipe.leg_scodec.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeardispext31 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_dispext3.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeardispext32 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11DnDs.dnDsPullStrDataTxDataLink_dispext3.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeardispext33 { { pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11LwMuxPipe.leg_dispext3.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeargjpeg1 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_jpeg.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeargjpeg2 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10DnDs.dnDsPullStrDataTxDataLink_jpeg.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeargjpeg3 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10LwMuxPipe.leg_jpeg.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeargavd1 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_avd.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeargavd2 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10DnDs.dnDsPullStrDataTxDataLink_avd.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name ssbTeargavd3 { { pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10LwMuxPipe.leg_avd.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncscodec1 {{pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11LwMuxPipe.leg_scodec.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncscodec2 {{pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11DnDs.dnDsPullStrDataTxDataLink_scodec.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncscodec3 {{pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_scodec.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncdispext31 {{pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11LwMuxPipe.leg_dispext3.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncdispext32 {{pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11DnDs.dnDsPullStrDataTxDataLink_dispext3.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncdispext33 {{pd_fab1_afnc_core.afnc1.afv2_lw11Cluster.afv2_lw11BusMux.cmdLink_dispext3.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncjpeg1 {{pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10LwMuxPipe.leg_jpeg.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncjpeg2 {{pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10DnDs.dnDsPullStrDataTxDataLink_jpeg.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncjpeg3 {{pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_jpeg.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncavd1 {{pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10LwMuxPipe.leg_avd.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncavd2 {{pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10DnDs.dnDsPullStrDataTxDataLink_avd.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name syncavd3 {{pd_fab1_afnc_core.afnc1.afv2_lw10Cluster.afv2_lw10BusMux.cmdLink_avd.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name {pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name {pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name {pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name {pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab1_afnc_core.ioa1.ioa_1.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
set_reset_scenario -name pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab1_afnc_core.ioa1.ioa_1.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab1_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab2_afnc/2022-02-12_02_04_29/cfg_rdc_hier.tcl -module pd_fab2_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc2_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc2_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc2_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc2_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name lw20_awake {  { pmgr_afnc2_lw20_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc2_lw20_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name lw20_cpg {  { pmgr_afnc2_lw20_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc2_lw20_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name lw21_awake {  { pmgr_afnc2_lw21_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc2_lw21_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name lw21_cpg {  { pmgr_afnc2_lw21_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc2_lw21_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc2_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc2_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc2_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc2_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tc_awake {  { pmgr_trace_fab_blken { constraint { @t0 0 ->t1} { @t1+$100 1 } } }  { pmgr_trace_fab_reset_n { reset { @t1+$10 0 } } }  { trace_fab_clkdiv_reset_n { reset { @t1+$10 0 } { @t1+$50 1 } } }  } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name debug_en_scenario_1 {  { fab2_afnc_non_switchable_wrapper_inst.trace_controller.dtc_wrapper.dtc.dts_ssb_src_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name debug_en_scenario_2 {  { fab2_afnc_non_switchable_wrapper_inst.trace_controller.dtc_wrapper.dts.g_num_ssb_src_ports_gt_0.g_ssb_src_port[0].ssb_src_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name debug_en_scenario_3 {  { fab2_afnc_non_switchable_wrapper_inst.trace_controller.dtc_wrapper.dts.g_num_ssb_dst_ports_gt_0.g_ssb_dst_port[0].ssb_dst_port_slice.resetn_and_dtf_debug_en_pre_dft { reset {@t0 0} } }} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab2_afnc_core.ioa2.ioa_2.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab2_afnc_core.ioa2.ioa_2.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab2_afnc_core.ioa2.ioa_2.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab2_afnc_core.ioa2.ioa_2.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab2_afnc_core.ioa2.ioa_2.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab2_afnc_core.ioa2.ioa_2.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab2_afnc_core.ioa2.ioa_2.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab2_afnc_core.ioa2.ioa_2.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab2_afnc_core.ioa2.ioa_2.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab2_afnc_core.ioa2.ioa_2.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tor_arbiter_4 {{ pd_fab2_afnc_core.ioa2.ioa_2.tor_arbiter.ioa_hwt.hwt_core[4].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tor_arbiter_5 {{ pd_fab2_afnc_core.ioa2.ioa_2.tor_arbiter.ioa_hwt.hwt_core[5].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name tor_arbiter_6 {{ pd_fab2_afnc_core.ioa2.ioa_2.tor_arbiter.ioa_hwt.hwt_core[6].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ocla {{ pd_fab2_afnc_core.ioa2.ioa_2.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc31 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc3.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc32 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc3.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc33 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc3.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc34 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc3.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc21 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc2.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc22 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc2.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc23 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc2.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc24 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc2.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc11 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc1.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc12 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc1.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc13 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc1.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc14 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc1.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc01 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_atc0.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc02 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_atc0.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc03 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20LwMuxPipe.leg_atc0.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupatc04 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20DnDs.dnDsPullStrDataTxDataLink_atc0.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupdispext01 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_dispext0.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupdispext02 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_dispext0.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupdispext03 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20LwMuxPipe.leg_dispext0.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbWakeupdispext04 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20DnDs.dnDsPullStrDataTxDataLink_dispext0.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc31 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc3.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc32 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc3.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc33 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc3.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc11 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc1.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc12 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc1.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc13 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc1.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc21 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc2.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc22 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc2.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTearatc23 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc2.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeargatc01 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_atc0.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeargatc02 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20DnDs.dnDsPullStrDataTxDataLink_atc0.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeargatc03 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20LwMuxPipe.leg_atc0.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeargdispext01 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_dispext0.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeargdispext02 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20DnDs.dnDsPullStrDataTxDataLink_dispext0.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeargdispext03 { { pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20LwMuxPipe.leg_dispext0.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeardtc1 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_dtc.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeardtc2 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_dtc.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name ssbTeardtc3 { { pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_dtc.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc31 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc3.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc32 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc3.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc33 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc3.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc21 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc2.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc22 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc2.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc23 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc2.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc11 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21LwMuxPipe.leg_atc1.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc12 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21DnDs.dnDsPullStrDataTxDataLink_atc1.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc13 {{pd_fab2_afnc_core.afnc2.afv2_lw21Cluster.afv2_lw21BusMux.cmdLink_atc1.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc01 {{pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20LwMuxPipe.leg_atc0.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc02 {{pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20DnDs.dnDsPullStrDataTxDataLink_atc0.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncatc03 {{pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_atc0.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncdispext01 {{pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20LwMuxPipe.leg_dispext0.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncdispext02 {{pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20DnDs.dnDsPullStrDataTxDataLink_dispext0.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name syncdispext03 {{pd_fab2_afnc_core.afnc2.afv2_lw20Cluster.afv2_lw20BusMux.cmdLink_dispext0.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name {pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name {pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name {pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name {pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab2_afnc_core.ioa2.ioa_2.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
set_reset_scenario -name pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab2_afnc_core.ioa2.ioa_2.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab2_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab3_afnc/2022-02-12_02_02_33/cfg_rdc_hier.tcl -module pd_fab3_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc3_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc3_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc3_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc3_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name lw30_awake {  { pmgr_afnc3_lw30_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc3_lw30_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name lw30_cpg {  { pmgr_afnc3_lw30_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc3_lw30_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name lw31_awake {  { pmgr_afnc3_lw31_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc3_lw31_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name lw31_cpg {  { pmgr_afnc3_lw31_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc3_lw31_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc3_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc3_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc3_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc3_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab3_afnc_core.ioa3.ioa_3.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab3_afnc_core.ioa3.ioa_3.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab3_afnc_core.ioa3.ioa_3.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab3_afnc_core.ioa3.ioa_3.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab3_afnc_core.ioa3.ioa_3.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab3_afnc_core.ioa3.ioa_3.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab3_afnc_core.ioa3.ioa_3.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab3_afnc_core.ioa3.ioa_3.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab3_afnc_core.ioa3.ioa_3.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab3_afnc_core.ioa3.ioa_3.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ocla {{ pd_fab3_afnc_core.ioa3.ioa_3.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeupans1 { { pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31BusMux.cmdLink_ans.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeupans2 { { pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31BusMux.cmdLink_ans.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeupans3 { { pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31LwMuxPipe.leg_ans.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeupans4 { { pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31DnDs.dnDsPullStrDataTxDataLink_ans.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppciege1 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pciege.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppciege2 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pciege.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppciege3 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30LwMuxPipe.leg_pciege.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppciege4 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30DnDs.dnDsPullStrDataTxDataLink_pciege.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppcie1 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pcie.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppcie2 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pcie.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppcie3 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30LwMuxPipe.leg_pcie.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbWakeuppcie4 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30DnDs.dnDsPullStrDataTxDataLink_pcie.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTearans1 { { pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31BusMux.cmdLink_ans.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTearans2 { { pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31DnDs.dnDsPullStrDataTxDataLink_ans.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTearans3 { { pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31LwMuxPipe.leg_ans.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTeargpciege1 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pciege.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTeargpciege2 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30DnDs.dnDsPullStrDataTxDataLink_pciege.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTeargpciege3 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30LwMuxPipe.leg_pciege.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTeargpcie1 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pcie.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTeargpcie2 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30DnDs.dnDsPullStrDataTxDataLink_pcie.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name ssbTeargpcie3 { { pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30LwMuxPipe.leg_pcie.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncans1 {{pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31LwMuxPipe.leg_ans.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncans2 {{pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31DnDs.dnDsPullStrDataTxDataLink_ans.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncans3 {{pd_fab3_afnc_core.afnc3.afv2_lw31Cluster.afv2_lw31BusMux.cmdLink_ans.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncpciege1 {{pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30LwMuxPipe.leg_pciege.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncpciege2 {{pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30DnDs.dnDsPullStrDataTxDataLink_pciege.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncpciege3 {{pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pciege.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncpcie1 {{pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30LwMuxPipe.leg_pcie.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncpcie2 {{pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30DnDs.dnDsPullStrDataTxDataLink_pcie.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name syncpcie3 {{pd_fab3_afnc_core.afnc3.afv2_lw30Cluster.afv2_lw30BusMux.cmdLink_pcie.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name {pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name {pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name {pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name {pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[1].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab3_afnc_core.ioa3.ioa_3.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
set_reset_scenario -name pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab3_afnc_core.ioa3.ioa_3.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab3_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab4_afnc/2022-02-12_01_58_44/cfg_rdc_hier.tcl -module pd_fab4_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc4_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc4_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc4_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc4_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name lw40_awake {  { pmgr_afnc4_lw40_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc4_lw40_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name lw40_cpg {  { pmgr_afnc4_lw40_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc4_lw40_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc4_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc4_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc4_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc4_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab4_afnc_core.ioa4.ioa_4.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab4_afnc_core.ioa4.ioa_4.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab4_afnc_core.ioa4.ioa_4.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab4_afnc_core.ioa4.ioa_4.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab4_afnc_core.ioa4.ioa_4.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab4_afnc_core.ioa4.ioa_4.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab4_afnc_core.ioa4.ioa_4.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab4_afnc_core.ioa4.ioa_4.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab4_afnc_core.ioa4.ioa_4.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab4_afnc_core.ioa4.ioa_4.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name tor_arbiter_4 {{ pd_fab4_afnc_core.ioa4.ioa_4.tor_arbiter.ioa_hwt.hwt_core[4].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name tor_arbiter_5 {{ pd_fab4_afnc_core.ioa4.ioa_4.tor_arbiter.ioa_hwt.hwt_core[5].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name tor_arbiter_6 {{ pd_fab4_afnc_core.ioa4.ioa_4.tor_arbiter.ioa_hwt.hwt_core[6].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ocla {{ pd_fab4_afnc_core.ioa4.ioa_4.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupdisp1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_disp.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupdisp2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_disp.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupdisp3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_disp.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupdisp4 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_disp.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsep1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sep.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsep2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sep.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsep3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_sep.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsep4 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_sep.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsio1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sio.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsio2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sio.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsio3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_sio.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupsio4 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_sio.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupisp1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_isp.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupisp2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_isp.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupisp3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_isp.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbWakeupisp4 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_isp.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeardisp1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_disp.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeardisp2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_disp.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeardisp3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_disp.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargsep1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sep.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargsep2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_sep.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargsep3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_sep.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargsio1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sio.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargsio2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_sio.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargsio3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_sio.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargisp1 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_isp.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargisp2 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_isp.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name ssbTeargisp3 { { pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_isp.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncdisp1 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_disp.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncdisp2 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_disp.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncdisp3 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_disp.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncsep1 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_sep.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncsep2 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_sep.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncsep3 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sep.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncsio1 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_sio.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncsio2 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_sio.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncsio3 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_sio.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncisp1 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40LwMuxPipe.leg_isp.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncisp2 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40DnDs.dnDsPullStrDataTxDataLink_isp.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name syncisp3 {{pd_fab4_afnc_core.afnc4.afv2_lw40Cluster.afv2_lw40BusMux.cmdLink_isp.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name {pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name {pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab4_afnc_core.ioa4.ioa_4.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
set_reset_scenario -name pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab4_afnc_core.ioa4.ioa_4.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_fab4_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab5_afnc/2022-02-12_02_05_49/cfg_rdc_hier.tcl -module pd_fab5_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc5_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc5_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc5_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc5_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name lw50_awake {  { pmgr_afnc5_lw50_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc5_lw50_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name lw50_cpg {  { pmgr_afnc5_lw50_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc5_lw50_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc5_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc5_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc5_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc5_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab5_afnc_core.ioa5.ioa_5.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab5_afnc_core.ioa5.ioa_5.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab5_afnc_core.ioa5.ioa_5.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab5_afnc_core.ioa5.ioa_5.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab5_afnc_core.ioa5.ioa_5.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab5_afnc_core.ioa5.ioa_5.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab5_afnc_core.ioa5.ioa_5.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab5_afnc_core.ioa5.ioa_5.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab5_afnc_core.ioa5.ioa_5.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab5_afnc_core.ioa5.ioa_5.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ocla {{ pd_fab5_afnc_core.ioa5.ioa_5.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupave11 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ave1.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupave12 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ave1.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupave13 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_ave1.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupave14 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_ave1.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupmsr11 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_msr1.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupmsr12 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_msr1.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupmsr13 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_msr1.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupmsr14 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_msr1.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupane1 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ane.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupane2 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ane.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupane3 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_ane.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbWakeupane4 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_ane.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTearave11 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ave1.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTearave12 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_ave1.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTearave13 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_ave1.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTeargmsr11 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_msr1.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTeargmsr12 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_msr1.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTeargmsr13 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_msr1.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTeargane1 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ane.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTeargane2 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_ane.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name ssbTeargane3 { { pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_ane.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncave11 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_ave1.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncave12 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_ave1.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncave13 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ave1.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncmsr11 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_msr1.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncmsr12 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_msr1.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncmsr13 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_msr1.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncane1 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50LwMuxPipe.leg_ane.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncane2 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50DnDs.dnDsPullStrDataTxDataLink_ane.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name syncane3 {{pd_fab5_afnc_core.afnc5.afv2_lw50Cluster.afv2_lw50BusMux.cmdLink_ane.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name {pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name {pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab5_afnc_core.ioa5.ioa_5.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
set_reset_scenario -name pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab5_afnc_core.ioa5.ioa_5.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab5_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab6_afnc/2022-02-12_02_10_30/cfg_rdc_hier.tcl -module pd_fab6_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc6_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc6_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc6_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc6_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name lw60_awake {  { pmgr_afnc6_lw60_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc6_lw60_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name lw60_cpg {  { pmgr_afnc6_lw60_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc6_lw60_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc6_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc6_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc6_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc6_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab6_afnc_core.ioa6.ioa_6.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab6_afnc_core.ioa6.ioa_6.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab6_afnc_core.ioa6.ioa_6.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab6_afnc_core.ioa6.ioa_6.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab6_afnc_core.ioa6.ioa_6.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab6_afnc_core.ioa6.ioa_6.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab6_afnc_core.ioa6.ioa_6.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab6_afnc_core.ioa6.ioa_6.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab6_afnc_core.ioa6.ioa_6.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab6_afnc_core.ioa6.ioa_6.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ocla {{ pd_fab6_afnc_core.ioa6.ioa_6.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupgfxc1 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_gfxc.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupgfxc2 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_gfxc.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupgfxc3 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_gfxc.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupgfxc4 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_gfxc.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupmsr01 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_msr0.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupmsr02 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_msr0.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupmsr03 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_msr0.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupmsr04 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_msr0.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupanexl1 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_anexl.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupanexl2 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_anexl.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupanexl3 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_anexl.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbWakeupanexl4 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_anexl.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTeargfxc1 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_gfxc.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTeargfxc2 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_gfxc.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTeargfxc3 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_gfxc.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTeargmsr01 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_msr0.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTeargmsr02 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_msr0.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTeargmsr03 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_msr0.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTearganexl1 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_anexl.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTearganexl2 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_anexl.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name ssbTearganexl3 { { pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_anexl.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncgfxc1 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_gfxc.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncgfxc2 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_gfxc.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncgfxc3 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_gfxc.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncmsr01 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_msr0.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncmsr02 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_msr0.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncmsr03 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_msr0.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncanexl1 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60LwMuxPipe.leg_anexl.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncanexl2 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60DnDs.dnDsPullStrDataTxDataLink_anexl.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name syncanexl3 {{pd_fab6_afnc_core.afnc6.afv2_lw60Cluster.afv2_lw60BusMux.cmdLink_anexl.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name {pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name {pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab6_afnc_core.ioa6.ioa_6.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
set_reset_scenario -name pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab6_afnc_core.ioa6.ioa_6.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab6_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/afnc/design/afnc/pd_fab7_afnc/2022-02-12_02_32_26/cfg_rdc_hier.tcl -module pd_fab7_afnc
set_reset_scenario -name ls_awake {  { pmgr_afnc7_ls_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc7_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ls_cpg {  { pmgr_afnc7_ls_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc7_ls_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name lw70_awake {  { pmgr_afnc7_lw70_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc7_lw70_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name lw70_cpg {  { pmgr_afnc7_lw70_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc7_lw70_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ioa_awake {  { pmgr_afnc7_ioa_uncond_ret_rst_en { constraint { @t0 1 ->t1} } }  { pmgr_afnc7_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ioa_cpg {  { pmgr_afnc7_ioa_uncond_ret_rst_en { constraint { @t0 0 ->t1} } }  { pmgr_afnc7_ioa_reset_n { reset { @t1+$100 0 } } }  } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name chip_reset_n_awake { { chip_reset_n { reset  {@t0 0} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupIOA_1 { { pd_fab7_afnc_core.ioa7.ioa_7.afx_egress.afx_egress_tx_liu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPredft  { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupIOA_2 { { pd_fab7_afnc_core.ioa7.ioa_7.afx_ingress.afx_ingress_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPredft { reset  {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTearIOA_1 {{ pd_fab7_afnc_core.ioa7.ioa_7.ioa_crm.ioa_intf_force_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTearIOA_2 {{ pd_fab7_afnc_core.ioa7.ioa_7.ioa_crm.ioa_intf_force_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTearIOA_3 {{ pd_fab7_afnc_core.ioa7.ioa_7.ioa_crm.ioa_intf_teard_b1 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTearIOA_4 {{ pd_fab7_afnc_core.ioa7.ioa_7.ioa_crm.ioa_intf_teard_b2 {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name tor_arbiter_0 {{ pd_fab7_afnc_core.ioa7.ioa_7.tor_arbiter.ioa_hwt.hwt_core[0].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name tor_arbiter_1 {{ pd_fab7_afnc_core.ioa7.ioa_7.tor_arbiter.ioa_hwt.hwt_core[1].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name tor_arbiter_2 {{ pd_fab7_afnc_core.ioa7.ioa_7.tor_arbiter.ioa_hwt.hwt_core[2].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name tor_arbiter_3 {{ pd_fab7_afnc_core.ioa7.ioa_7.tor_arbiter.ioa_hwt.hwt_core[3].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name tor_arbiter_4 {{ pd_fab7_afnc_core.ioa7.ioa_7.tor_arbiter.ioa_hwt.hwt_core[4].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name tor_arbiter_5 {{ pd_fab7_afnc_core.ioa7.ioa_7.tor_arbiter.ioa_hwt.hwt_core[5].core_valid.ioa_hwt_core.rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ocla {{ pd_fab7_afnc_core.ioa7.ioa_7.ioa_dbg.ioa_ocla.ocla2_gen4_i.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset { @t0 1 } } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext21 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext2.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext22 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext2.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext23 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70LwMuxPipe.leg_dispext2.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext24 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70DnDs.dnDsPullStrDataTxDataLink_dispext2.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext11 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext1.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext12 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext1.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext13 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70LwMuxPipe.leg_dispext1.rxLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbWakeupdispext14 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70DnDs.dnDsPullStrDataTxDataLink_dispext1.g_extPhy.phy.wakeInit_asyncFifoReset { reset {@t0 1} } } } -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTeardispext21 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext2.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTeardispext22 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70DnDs.dnDsPullStrDataTxDataLink_dispext2.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTeardispext23 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70LwMuxPipe.leg_dispext2.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTeargdispext11 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext1.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTeargdispext12 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70DnDs.dnDsPullStrDataTxDataLink_dispext1.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name ssbTeargdispext13 { { pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70LwMuxPipe.leg_dispext1.rxLink.clampEn {reset {@t0 1}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name syncdispext21 {{pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70LwMuxPipe.leg_dispext2.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name syncdispext22 {{pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70DnDs.dnDsPullStrDataTxDataLink_dispext2.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name syncdispext23 {{pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext2.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name syncdispext11 {{pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70LwMuxPipe.leg_dispext1.rxLink.rxPrimary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name syncdispext12 {{pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70DnDs.dnDsPullStrDataTxDataLink_dispext1.rxSecondary.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name syncdispext13 {{pd_fab7_afnc_core.afnc7.afv2_lw70Cluster.afv2_lw70BusMux.cmdLink_dispext1.rxLiuFe.rxLiuLink.int_agent_rst_n {reset {@t0 0}}}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name {pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} {{{pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk {{pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_rrst_n_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name {pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} {{{pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.gen_noaccess_LW.gen_noaccess_leg_LW[0].ioa_lib_noAccess.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk} { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_lib_noAccess_LS.gen_timer.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk {{pd_fab7_afnc_core.ioa7.ioa_7.ioa_cpg.ioa_idleDep.ioa_lib_asyncTimer.pulse_fifo_sync_clk { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restart_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afnc_ingress.ioa_dbg_afncing.ioa_dbg_qprop0wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afnc_egress.ioa_dbg_afncegr.ioa_dbg_qprop1wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afx_ingress.ioa_dbg_afxing.ioa_dbg_qprop2wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.afx_egress.ioa_dbg_afxegr.ioa_dbg_qprop3wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop4wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop5wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_pipe.ioa_dbg_torpipe.ioa_dbg_qprop6wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
set_reset_scenario -name pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n {{pd_fab7_afnc_core.ioa7.ioa_7.tor.tor_ingress.ioa_dbg_toring.ioa_dbg_qprop7wrap.ioa_qpropcalc_adl.restartthrptaccmval_or_local_reset_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_fab7_afnc
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/ajpeg/design/pd_jpeg/pd_jpeg/2022-02-12_02_18_04/cfg_rdc_hier.tcl -module pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_sync_reset {  { ajpegWrap.afv2_axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_ssbTear0 {  { ajpegWrap.afv2_axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_ssbTear1 {  { ajpegWrap.afv2_axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_ssbTear2 {  { ajpegWrap.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_ssbWakeup0 {  { ajpegWrap.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_ssbWakeup1 {  { ajpegWrap.afv2_axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_ssbWakeup2 {  { ajpegWrap.afv2_axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap_afv2_axi2af_ssbWakeup3 {  { ajpegWrap.afv2_axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{ajpegWrap.afv2_axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_jpeg
set_reset_scenario -name ajpegWrap.afv2_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{ajpegWrap.afv2_axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_inner.pd_jpeg
set_reset_scenario -name jpg_rst { 	{pmgr_jpg_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_inner.pd_jpeg
set_reset_scenario -name jpg_wrap_softrst { 	{ajpegWrap.ajpeg_axi.ajpeg0.ajpeg_core.dmacnv.ajpeg_regs.jw_main_ctl_softresetn {reset {@t0 0 ->t1} }} 	{ajpegWrap.ajpeg_axi.ajpeg1.ajpeg_core.dmacnv.ajpeg_regs.jw_main_ctl_softresetn {reset {@t0 0 ->t2} }}} -instances chipCore_inner.pd_jpeg
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/mtp/design/pd_mtp/pd_mtp/2022-02-12_02_18_06/cfg_rdc_hier.tcl -module pd_mtp
set_reset_scenario -name pmgr_mtp_base_reset_n {  {pmgr_mtp_base_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_dma_reset_n {  {pmgr_mtp_dma_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_fabric_reset_n {  {pmgr_mtp_fabric_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_periph_reset_n {  {pmgr_mtp_periph_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_i2cm0_reset_n {  {pmgr_mtp_i2cm0_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_scm_fabric_reset_n {  {pmgr_mtp_scm_fabric_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_spi0_reset_n {  {pmgr_mtp_spi0_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_sram_reset_n {  {pmgr_mtp_sram_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_uart0_reset_n {  {pmgr_mtp_uart0_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_base_power_on {  {pmgr_mtp_base_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_dma_power_on {  {pmgr_mtp_dma_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_fabric_power_on {  {pmgr_mtp_fabric_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_periph_power_on {  {pmgr_mtp_periph_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_i2cm0_power_on {  {pmgr_mtp_i2cm0_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_scm_fabric_power_on {  {pmgr_mtp_scm_fabric_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_spi0_power_on {  {pmgr_mtp_spi0_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_sram_power_on {  {pmgr_mtp_sram_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_uart0_power_on {  {pmgr_mtp_uart0_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_cpu_power_on {  {pmgr_mtp_cpu_power_on {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name aop_chip_reset_n {  {aop_chip_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name pmgr_mtp_cpu_reset_n {        {pmgr_mtp_cpu_reset_n {reset {@t0 0 ->t1} }}        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name ascWrap_retention_reset {         {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] {reset {@t0 1 ->t1} }}        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] {reset {@t0 1 ->t2} }}        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0]  {reset {@t0 1 ->t3} }}        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q {reset {@t0 1 ->t4} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name ascWrap_sblock_areset { 	{mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name ascWrap_l2_reset {        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name kic_soft_reset {        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name core_warm_reset {        {mtp.mtp_cpu.ascWrap_mtp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t2}}}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_cpu_reset_n -to_scenario ascWrap_sblock_areset -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario ascWrap_retention_reset -to_scenario pmgr_mtp_cpu_reset_n -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config0_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config0_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config0_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger0_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger1_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger2_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger3_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger4_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger5_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger6_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger7_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger8_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger8_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger8_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger9_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger9_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger9_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger10_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger10_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger10_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_spi0_global_config2_trigger11_force_reset {{mtp.mtp_base.mtp_scm.scm_spi0.scm.scm_csr.global_csr.global_config2_trigger11_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_spi0_global_config2_trigger11_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger0_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger0_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger0_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger1_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger1_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger1_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger2_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger2_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger2_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger3_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger3_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger3_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger4_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger4_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger4_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger5_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger5_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger5_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger6_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger6_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger6_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name sync_scm_i2cm0_global_config2_trigger7_force_reset {{mtp.mtp_base.mtp_scm.scm_i2cm0.scm.scm_csr.global_csr.global_config2_trigger7_force_reset { reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_rdc_false_path -from_scenario pmgr_mtp_periph_reset_n -to_scenario sync_scm_i2cm0_global_config2_trigger7_force_reset -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name piodma_internal_reset_n_11 {        {mtp.mtp_dma.apiodmaWrap_mtp.u_apiodma.u_apiodmaRma_pio.u_apiodmaDmaXfrCtrl.cfifo_clear {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name piodma_internal_reset_n_12 {        {mtp.mtp_dma.apiodmaWrap_mtp.u_apiodma.u_apiodmaRma_pio.u_apiodmaDmaRdReqCtrl.reqCancelReq {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name piodma_internal_reset_n_13 {        {mtp.mtp_dma.apiodmaWrap_mtp.u_apiodma.u_apiodmaWma_dst.u_apiodmaWmaReqCtrl.reqCancelReq {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name piodma_internal_reset_n_14 {        {mtp.mtp_dma.apiodmaWrap_mtp.u_apiodma.u_apiodmaWma_dst.u_apiodmaDmaXfrCtrl.cfifo_clear {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name piodma_internal_reset_n_16 {        {mtp.mtp_dma.apiodmaWrap_mtp.u_apiodma.u_apiodmaRma_spio.u_apiodmaDmaXfrCtrl.cfifo_clear {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name piodma_internal_reset_n_17 {        {mtp.mtp_dma.apiodmaWrap_mtp.u_apiodma.u_apiodmaRma_spio.u_apiodmaDmaRdReqCtrl.reqCancelReq {reset {@t0 1 ->t1} }}} -instances chipCore_outer.aonMacro.pd_mtp
set_reset_scenario -name uart_swrst {        {mtp.mtp_base.periph.uart.u_UART_REG.swrst {reset {@t0 1  ->t2} }  }} -instances chipCore_outer.aonMacro.pd_mtp
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/asio/design/sioTop/pd_sio/2022-02-12_02_51_27/cfg_rdc_hier.tcl -module pd_sio
set_reset_scenario -name asio_axi2af_sync_reset {  { asio.axi2af.axi2af_rst_n { reset {  @t0 0 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio_axi2af_ssbTear0 {  { asio.axi2af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio_axi2af_ssbTear1 {  { asio.axi2af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio_axi2af_ssbTear2 {  { asio.axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio_axi2af_ssbWakeup0 {  { asio.axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio_axi2af_ssbWakeup1 {  { asio.axi2af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio_axi2af_ssbWakeup2 {  { asio.axi2af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio_axi2af_ssbWakeup3 {  { asio.axi2af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } } -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{asio.axi2af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{asio.axi2af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name main_reset {        {asio.fabric.asio_dart.dart_sio.dart.doRetention.reset_retn_gater_adl.sync_retn_reset_n {reset {@t0 0 ->t1} }}        {pmgr_sio_reset_n {reset {@t0 0  ->t7} }}        {pmgr_all_chip_awake_reset_n {reset {@t0 1 ->t3} {^50 0} }}        {dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 1  ->t4} {^50 0} }}        {dftAon.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n   {reset {@t0 1  ->t5} {^50 0} }}        {pmgr_sio_ascAon_resetn {reset {@t0 1 ->t6} {^100 0}  }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {  {dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {  {dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dftAon.kps.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {  {dftAon.kps.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {reset {@t0 0 ->t1} {^10 0} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name sio_rst { 	{pmgr_sio_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c0_rst { 	{pmgr_i2c0_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c1_rst { 	{pmgr_i2c1_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c2_rst { 	{pmgr_i2c2_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c3_rst { 	{pmgr_i2c3_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c4_rst { 	{pmgr_i2c4_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c5_rst { 	{pmgr_i2c5_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c6_rst { 	{pmgr_i2c6_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c7_rst { 	{pmgr_i2c7_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name i2c8_rst { 	{pmgr_i2c8_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name aes_rst { 	{pmgr_sio_aes_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spip_rst { 	{pmgr_spi_p_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spi0_rst { 	{pmgr_spi0_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spi1_rst { 	{pmgr_spi1_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spi2_rst { 	{pmgr_spi2_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spi3_rst { 	{pmgr_spi3_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spi4_rst { 	{pmgr_spi4_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spi5_rst { 	{pmgr_spi5_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name qspi_rst { 	{pmgr_qspi_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart0_swrst {{{asio.asio_uarts.asio_uarts_uarts.uarts[0].uart.u_UART_REG.swrst} { reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart1_swrst {{{asio.asio_uarts.asio_uarts_uarts.uarts[1].uart.u_UART_REG.swrst} { reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart2_swrst {{{asio.asio_uarts.asio_uarts_uarts.uarts[2].uart.u_UART_REG.swrst} { reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart3_swrst {{{asio.asio_uarts.asio_uarts_uarts.uarts[3].uart.u_UART_REG.swrst} { reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart4_swrst {{{asio.asio_uarts.asio_uarts_uarts.uarts[4].uart.u_UART_REG.swrst} { reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart5_swrst {{{asio.asio_uarts.asio_uarts_uarts.uarts[5].uart.u_UART_REG.swrst} { reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart6_swrst {{{asio.asio_uarts.asio_uarts_uarts.uarts[6].uart.u_UART_REG.swrst} { reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart0_rst { 	{pmgr_uart0_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart1_rst { 	{pmgr_uart1_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart2_rst { 	{pmgr_uart2_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart3_rst { 	{pmgr_uart3_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart4_rst { 	{pmgr_uart4_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart5_rst { 	{pmgr_uart5_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uart6_rst { 	{pmgr_uart6_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uartp_rst { 	{pmgr_uart_p_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name fpwm0_rst { 	{pmgr_fpwm0_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name fpwm1_rst { 	{pmgr_fpwm1_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name fpwm2_rst { 	{pmgr_fpwm2_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dpa0_rst { 	{pmgr_dpa0_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dpa1_rst { 	{pmgr_dpa1_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dpa2_rst { 	{pmgr_dpa2_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dpa3_rst { 	{pmgr_dpa3_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name dpa4_rst { 	{pmgr_dpa4_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name audiop_rst { 	{pmgr_audio_p_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rst { 	{pmgr_sio_adma_reset_n {reset {@t0 0  ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name ocla_clear_cfg {    {asio.asio_dbg.asio_ocla_wrap.asio_ocla.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg {reset {@t0 1 ->t1} {^10 0} }}    } -instances chipCore_outer.pd_sio
set_reset_scenario -name ocla_regs_clear_clear { 	{asio.asio_dbg.asio_ocla_wrap.asio_ocla.u_ocla2_datamux.datamux_regsRegs.datamux_regs_clear_clear {reset {@t0 1 ->t1} {^10 0} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name uarts_dma_rst {        {asio.asio_uarts.dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name spis_dma_rst {        {asio.asio_spis.dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name audio_dma_rst {        {asio.audio.dmashim.dmashim.ctl.delayed_reset_n {reset {@t0 0 ->t1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset} { reset {@t0 1 ->t2} {^10 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst0 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[0].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst1 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[1].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst2 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[2].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst3 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[3].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst4 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[4].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst5 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[5].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst6 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[6].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst7 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[7].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst8 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[8].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst9 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[9].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst10 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[10].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_td_fifo_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_cs_fifo_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_td_fifo_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Transfer_Descriptor_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_cs_fifo_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Completion_Status_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_rx_pst_fifo_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.RX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name adma_tx_pst_fifo_rst11 {{{asio.audio.audio_dma.u_asio_adma.adma.u_adma_cfg.csr_ch[11].u_adma_cfg_ch.u_adma_cfg_ch_regs.TX_CTLSTAT_Reset_Peripheral_Completion_Timestamp_FIFO} { reset {@t0 1 ->t1} {^100 0}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca0.rxa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_rxa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca0.rxb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_rxb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca0.txa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_txa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca0.txb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_txb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca1.rxa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_rxa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca1.rxb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_rxb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca1.txa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_txa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca1.txb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_txb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca2.rxa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_rxa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca2.rxb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_rxb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca2.txa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_txa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca2.txb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_txb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca3.rxa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_rxa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca3.rxb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_rxb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca3.txa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_txa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca3.txb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_txb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca4.rxa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_rxa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca4.rxb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_rxb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca4.txa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_txa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca4.txb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[4].u_mca_regs.mca_txb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca5.rxa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_rxa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca5.rxb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_rxb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca5.txa_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_txa_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca5.txb_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[5].u_mca_regs.mca_txb_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca0.sync_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_sync_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca0.debug_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_debug_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca0.clock_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[0].u_mca_regs.mca_clock_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca1.sync_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_sync_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca1.debug_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_debug_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca1.clock_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[1].u_mca_regs.mca_clock_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca2.sync_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_sync_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca2.debug_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_debug_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca2.clock_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[2].u_mca_regs.mca_clock_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca3.sync_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_sync_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca3.debug_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_debug_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.audio.audio_mca.u_asio_mcaWrap.mca3.clock_gen_control_reset {{{asio.audio.audio_mca.u_asio_mcaWrap.mcaWrap.u_mca_serdes.u_mca_regs_wrap.mca_regs_inst[3].u_mca_regs.mca_clock_gen_control_reset} { reset {@t0 0 ->t2} {^10 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name AES_control_rst { 	{asio.aesWrap.aes_dma.apbif.AES.CONTROL.RESET {reset {@t0 0  ->t2} {^10 1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name ascWrap_functional_reset {        {pmgr_sio_cpu_reset_n {reset {@t0 0 ->t1} }}        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] {reset {@t0 1 ->t2} }}        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC {reset {@t0 1 ->t3} }}        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top {reset {@t0 1 ->t4} }}        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] {reset {@t0 1 ->t5}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name ascWrap_sblock_areset {        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name ascWrap_l2_reset {        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] {reset {@t0 1 ->t1} }}} -instances chipCore_outer.pd_sio
set_reset_scenario -name kic_soft_reset {        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascWrapIC.softReset.final_resetn {reset {@t0 0 ->t1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name core_warm_reset {        {asio.asio_dma_cpu.ascWrap_sio.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] {reset {@t0 1 ->t2}}}} -instances chipCore_outer.pd_sio
set_rdc_false_path -from_scenario main_reset -to_scenario ascWrap_functional_reset -instances chipCore_outer.pd_sio
set_rdc_false_path -from_scenario main_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.pd_sio
set_rdc_false_path -from_scenario ascWrap_functional_reset -to_scenario ascWrap_sblock_areset -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.tx_flush_set_c {{asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.tx_flush_set_c {reset {@t0 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.tx_flush_set_p {{asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.tx_flush_set_p {reset {@t0 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.rx_flush_set_c {{asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.rx_flush_set_c {reset {@t0 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.rx_flush_set_p {{asio.asio_spis.asio_qspimc.qspimc.qspimc_trans.rx_flush_set_p {reset {@t0 1}}}} -instances chipCore_outer.pd_sio
set_reset_scenario -name asio.asio_spis.asio_qspimc.qspimc.qspimc_cfg_reg.qspimc_c_ctl_reg.CTL_Reset {{asio.asio_spis.asio_qspimc.qspimc.qspimc_cfg_reg.qspimc_c_ctl_reg.CTL_Reset {reset {@t0 1}}}} -instances chipCore_outer.pd_sio
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/dft/design/pd_soc_srv/pd_soc_srv/2022-02-12_02_21_16/cfg_rdc_hier.tcl -module pd_soc_srv
set_reset_scenario -name sms_rst {         {pmgr_all_full_reset_n                       { reset {@t0 0} {^10 1} }}        {bist_srv_soc_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_muxed_pre_scan_muxed { reset {@t0 0} {^10 1} }}      } -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name po_rst {{pmgr_po_reset_n { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name po_rst_2 {{bist_srv_soc_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_vefuse_done_sync { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name dr_reg_rst {         {bist_srv_soc_pegboard.U_bist_srv_ctrl.pmgr_all_full_reset_n_muxed_pre_scan_muxed { reset {@t0 0} {^10 1} }}      } -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[0]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[0]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[1]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[1]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[2]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[2]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[3]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[3]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[4]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[4]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[5]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[5]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[6]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[6]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[7]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[7]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[8]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[8]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[9]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[9]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[10]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[10]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[11]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[11]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[12]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[12]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[13]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[13]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[14]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[14]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[15]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[15]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[16]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[16]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[17]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[17]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[18]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[18]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[19]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[19]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[20]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[20]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[21]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[21]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[22]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[22]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[23]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[23]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[24]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[24]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[25]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[25]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[26]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[26]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[27]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[27]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[28]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[28]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[29]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[29]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[30]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[30]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[31]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[31]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[32]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[32]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[33]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[33]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[34]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[34]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[35]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[35]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[36]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[36]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[37]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[37]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[38]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[38]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[39]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[39]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[40]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[40]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[41]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[41]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[42]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[42]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[43]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[43]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[44]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[44]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[45]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[45]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[46]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[46]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[47]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[47]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[48]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[48]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[49]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[49]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[50]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[50]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[51]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[51]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[52]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[52]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[53]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[53]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[54]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[54]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[55]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[55]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[56]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[56]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[57]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[57]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name {sms_wrstn[58]} {{{bist_srv_soc_pegboard.U_bist_srv_ctrl.sms_wrstn[58]} { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
set_reset_scenario -name srv_sms_wrstn {{bist_srv_soc_pegboard.U_bist_srv_ctrl.srv_sms_wrstn { reset {@t0 0} {^10 1} }}} -instances chipCore_inner.pd_soc_srv
promote_rdc_block_cfg /org/seg/projects/palmad2d/all/fe/soc/meridian/segpuppet_sec/trunk/d2d/design/d2d/d2dTop/2022-02-12_03_19_27/cfg_rdc_hier.tcl -module d2dTop
set_reset_scenario -name control_bundle_reset { 	{pmgr_chip_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name afi_left_reset { 	{pmgr_d2d_afi_left_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name afi_right_reset { 	{pmgr_d2d_afi_right_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name afr_left_reset { 	{pmgr_d2d_afr_left_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name afr_right_reset { 	{pmgr_d2d_afr_right_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name afc_left_reset {    {pmgr_d2d_afc_left_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name afc_right_reset {    {pmgr_d2d_afc_right_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name power_on_reset {    {pmgr_reset_n {reset {@t0 0} }}} -instances chipCore_d2d.d2dTop.d2d_phy
set_reset_scenario -name unsw_afc0 { { d2dMacro_afc0_chip_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name unsw_afc1 { { d2dMacro_afc1_chip_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name unsw_afi0 { { d2dMacro_afi0_chip_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name unsw_afi1 { { d2dMacro_afi1_chip_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name unsw_afr0 { { d2dMacro_afr0_chip_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name unsw_afr1 { { d2dMacro_afr1_chip_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name unsw_ft { { d2dMacro_ft_chip_reset_n               { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_afc0 {  { d2dMacro_afc0_pmgr_afc_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { d2dMacro_afc0_pmgr_afc_reset_n { reset { @t1+$110 0 ->t2}  } }  { d2dMacro_afc0_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_afc0 {  { d2dMacro_afc0_pmgr_afc_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { d2dMacro_afc0_pmgr_afc_reset_n { reset { @t1+$110 0 ->t2} } }  { d2dMacro_afc0_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0}  } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_afc1 {  { d2dMacro_afc1_pmgr_afc_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { d2dMacro_afc1_pmgr_afc_reset_n { reset { @t1+$110 0 ->t2} } }   { d2dMacro_afc1_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0}  } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_afc1 {  { d2dMacro_afc1_pmgr_afc_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { d2dMacro_afc1_pmgr_afc_reset_n { reset { @t1+$110 0 ->t2} } }   { d2dMacro_afc1_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0}  } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_d2d_afc0 {  { pmgr_afc_d2d_0_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { pmgr_afc_d2d_0_reset_n { reset { @t1+$110 0 ->t2 } } }   { d2dMacro_afc0_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0 }  } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_d2d_afc0 {  { pmgr_afc_d2d_0_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afc_d2d_0_reset_n { reset { @t1+$110 0 ->t2} } }   { d2dMacro_afc0_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0 } } }   } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_d2d_afc1 {  { pmgr_afc_d2d_1_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { pmgr_afc_d2d_1_reset_n { reset { @t1+$110 0 ->t2} } }   { d2dMacro_afc1_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0 } } }   } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_d2d_afc1 {  { pmgr_afc_d2d_1_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afc_d2d_1_reset_n { reset { @t1+$110 0 ->t2} } }   { d2dMacro_afc1_pmgr_afc_clkdiv_reset_n { reset { @t2+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_afi0 {  { d2dMacro_afi0_pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { d2dMacro_afi0_pmgr_afi_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_afi0 {  { d2dMacro_afi0_pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { d2dMacro_afi0_pmgr_afi_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_afi1 {  { d2dMacro_afi1_pmgr_afi_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { d2dMacro_afi1_pmgr_afi_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_afi1 {  { d2dMacro_afi1_pmgr_afi_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { d2dMacro_afi1_pmgr_afi_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_d2d_afi0 {  { pmgr_afi_d2d_0_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { pmgr_afi_d2d_0_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_d2d_afi0 {  { pmgr_afi_d2d_0_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_d2d_0_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_d2d_afi1 {  { pmgr_afi_d2d_1_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { pmgr_afi_d2d_1_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_d2d_afi1 {  { pmgr_afi_d2d_1_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afi_d2d_1_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_d2d_afr0 {  { pmgr_afr_d2d_0_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { pmgr_afr_d2d_0_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_d2d_afr0 {  { pmgr_afr_d2d_0_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afr_d2d_0_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name s2r_d2d_afr1 {  { pmgr_afr_d2d_1_uncond_ret_rst_en { constraint { @t0 1 ->t1 } } }  { pmgr_afr_d2d_1_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_d2d_afr1 {  { pmgr_afr_d2d_1_uncond_ret_rst_en { constraint { @t0 0 ->t1 } } }  { pmgr_afr_d2d_1_reset_n { reset { @t1+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_phy_d2d_afc0 {  { d2dMacro_ft_pmgr_afc_d2d_0_reset_n             { reset  {@t0 0 ->t1}} }  { d2dMacro_afc0_pmgr_afc_clkdiv_reset_n          { reset  {@t0+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_phy_d2d_afc1 {  { d2dMacro_ft_pmgr_afc_d2d_1_reset_n             { reset  {@t0 0 ->t1}} }  { d2dMacro_afc1_pmgr_afc_clkdiv_reset_n          { reset  {@t0+$110 0 } } }  } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_phy_d2d_afi0 { { d2dMacro_ft_pmgr_afi_d2d_0_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_phy_d2d_afi1 { { d2dMacro_ft_pmgr_afi_d2d_1_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_phy_d2d_afr0 { { d2dMacro_ft_pmgr_afr_d2d_0_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name dynpg_phy_d2d_afr1 { { d2dMacro_ft_pmgr_afr_d2d_1_reset_n             { reset  {@t0 0 ->t1} {^6 1} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_0 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_1 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_2 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_3 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_4 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_5 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_6 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_7 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_8 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_9 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_10 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_11 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_12 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_13 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_14 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_15 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.af2e_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit.WakeInit_inst.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_16 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.cpg_afr.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_17 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.cpg_afr.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_18 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_cntl.cpg_cntl.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_19 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_cntl.cpg_cntl.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_20 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.cpg_afi.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_21 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.cpg_afi.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_22 { { pd_d2d_afc_0.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.cpg_afc.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_23 { { pd_d2d_afc_1.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.cpg_afc.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_24 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_25 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_26 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_27 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_28 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_29 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_30 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_31 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_32 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_33 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_34 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_35 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_36 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_37 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_38 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_39 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.linkMgrCore_txInitCntl.linkFsm_resetTx { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_40 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_41 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_42 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_43 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_44 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_45 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_46 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_47 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_48 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_49 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_50 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_51 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_52 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_53 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_54 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_55 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.af2e_lib_txLiu.txliucmd.linkInit.afv2_lib_linkMgr.gen_linkMgrCore[0].afv2_lib_linkMgrCore.gen_linkfsm.afv2_lib_wakeInit.asyncFifoResetRdPtrPrereg { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_56 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiD2dNiL0.afxAfiD2dNiL0_inst.clampEn[0][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_57 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiD2dNiL0.afxAfiD2dNiL0_inst.clampEn[0][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_61 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiD2dNiL0.afxAfiD2dNiL0_inst.clampEn[0][21] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_62 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiD2dNiL0.afxAfiD2dNiL0_inst.clampEn[0][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_63 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiD2dNiL0.afxAfiD2dNiL0_inst.clampEn[0][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_67 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiD2dNiL0.afxAfiD2dNiL0_inst.clampEn[0][21] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_68 { { pd_d2d_afc_0.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.d2d_afc_wrapper_c.afxAfcD2dNiL0.afxAfcD2dNiL0_inst.clampEn[0][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_69 { { pd_d2d_afc_0.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.d2d_afc_wrapper_c.afxAfcD2dNiL0.afxAfcD2dNiL0_inst.clampEn[0][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_73 { { pd_d2d_afc_0.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.d2d_afc_wrapper_c.afxAfcD2dNiL0.afxAfcD2dNiL0_inst.clampEn[0][21] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_74 { { pd_d2d_afc_1.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.d2d_afc_wrapper_c.afxAfcD2dNiL0.afxAfcD2dNiL0_inst.clampEn[0][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_75 { { pd_d2d_afc_1.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.d2d_afc_wrapper_c.afxAfcD2dNiL0.afxAfcD2dNiL0_inst.clampEn[0][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_79 { { pd_d2d_afc_1.d2d_afc_wrap.d2d_afc_wrap_dp.d2d_afc_dp_top.d2d_afc_wrapper_c.afxAfcD2dNiL0.afxAfcD2dNiL0_inst.clampEn[0][21] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_80 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_81 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_82 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_83 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_84 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_85 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_86 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_87 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_88 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_89 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_90 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_91 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_92 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_93 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_94 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdData.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_95 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_rx_liu_wrap_cmdOnly.clamp_en_s { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_96 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_97 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_98 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_99 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_100 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_101 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_102 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_103 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_104 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_105 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_106 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_107 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_108 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_109 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_110 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_111 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdOnly.clamp_en_s[0] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_112 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_113 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_114 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_115 { { pd_d2d_afr_0.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_116 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_0.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_117 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_1.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_118 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_2.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_119 { { pd_d2d_afr_1.d2d_gfx_wrap.d2d_gfx_dp.d2d_gfx_ni_ifc_top.d2d_afr_ni_conv_3.d2d_afr_ni_ifc.d2d_afr_tx_liu_wrap_cmdData.clamp_en_s[1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_120 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][0][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_121 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][0][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_122 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][0][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_123 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][0][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_124 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][1][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_125 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][1][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_126 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][1][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_127 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][1][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_128 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][2][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_129 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][2][1] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_130 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][2][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_131 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.clampEnRxPort[0][2][2] { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_132 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afx_nsAfiL5_regsBlast.perfDebugWidgetCtrl_regs_q.globalCtrl.rstAll { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_133 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afx_nsAfiL5_regsBlast.perfDebugWidgetCtrl_regs_q.globalCtrl.rstAll { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_134 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_135 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_136 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_137 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_138 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_139 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_140 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_141 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_142 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_143 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_144 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_145 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_146 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_147 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_148 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_149 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_150 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_151 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_pl_credit.flowMsg_rxFcPhy.pl_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_152 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_153 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_154 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_155 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_156 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_157 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.pkt_txPhy.genblk_flowControl.token_rxPhy.wakeInit_asyncFifoResetRdPtr_clamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_158 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_159 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_160 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_161 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_162 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_163 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_164 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_165 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_166 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_167 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_168 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_169 { { pd_d2d_afi_0.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_170 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_171 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_172 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_173 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_cmd.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_174 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_175 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_176 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_177 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_edata.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_178 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_179 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[1].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_180 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].RX.afx_lib_nsCoreRxPort.afx_lib_rxLiu.genblk_int_wakeInit.afx_lib_wakeInit_rx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
set_reset_scenario -name rst_scenario_181 { { pd_d2d_afi_1.d2d_afi_wrap.d2d_afi_wrap_dp.d2d_afi_dp_top.d2d_afi_ni_wrapper.afxAfiNsL5.afxAfiNsL5_inst.afi_ecrdt.PORT[2].TX.afx_lib_nsCoreTxPort.afx_lib_txLiu.genblk_int_wakeInit.afx_lib_wakeInit_tx.rxPhyRdRst.asyncFifoRdRstClamp { reset  {@t0 1 ->t1} {^6 0} } } } -instances chipCore_d2d.d2dTop
promote_rdc_block_cfg /org/seg/projects/palma/all/fe/soc/meridian/usinha/trunk/acc/design/acc/acce_p/2022-02-12_03_30_20/cfg_rdc_hier.tcl -module acce_p
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 0 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop1.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop1.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 0 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.cpmaon.cpmpwr.cpmpsm__aonColdReset_DCsH {{cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.cpmaon.cpmpwr.cpmpsm__aonColdReset_DCsH {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.dpcclkcrt.ckrivdm.ivdm_wrap.ffdoclrd.arst {{cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.dpcclkcrt.ckrivdm.ivdm_wrap.ffdoclrd.arst {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {{cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.dpcclkcrt.sblock.sblocksp.sblock_reset {{cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.dpcclkcrt.sblock.sblocksp.sblock_reset {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name {cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.rckctl.socRst_GCsH[3]} {{cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.rckctl.socRst_GCsH[3] {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpccpm.dpcl2b.acc2acc_vsrm_dpcpptcrdrx.pptcrdfiforsm__fifoReset_GCsH {{cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpccpm.dpcl2b.acc2acc_vsrm_dpcpptcrdrx.pptcrdfiforsm__fifoReset_GCsH {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpccpm.dpcl2b.ane2acc_vsrm_dpcpptcrdrx.pptcrdfiforsm__fifoReset_GCsH {{cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpccpm.dpcl2b.ane2acc_vsrm_dpcpptcrdrx.pptcrdfiforsm__fifoReset_GCsH {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name soc_acc_reset {{soc_acc_reset {reset {@t0 1 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name soc_acc_stop_clock {{soc_acc_stop_clock {reset {@t0 0 ->t1}}}} -instances accWrap_e.acc0
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_e.acc0.ecore0.GenEcore.ecore_wrap.nex.acc_build_mtrsense.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_e.acc0.ecore1.GenEcore.ecore_wrap.nex.acc_build_mtrsense.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_e.acc0.ecore2.GenEcore.ecore_wrap.nex.acc_build_mtrsense.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_e.acc0.ecore3.GenEcore.ecore_wrap.nex.acc_build_mtrsense.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_e.acc0.cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.cpmaon.dpcmtrtop.mtrSnsDpc.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_e.acc0.cpm.amxwrap.amx.amxctlwrap.amxctl.amxglobalroute.amxmtr.MTR_INST0.mtrSns0
promote_rdc_block_cfg /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/acc/design/acc/accp_c/2022-02-08_05_09_08/cfg_rdc_hier.tcl -module accp_c
set_reset_scenario -name soc_acc_reset {{soc_acc_reset {reset {@t0 0 ->t1}}}} -instances accWrap_p1.acc2
set_reset_scenario -name soc_acc_stop_clock {{soc_acc_stop_clock {reset {@t0 1 ->t1}}}} -instances accWrap_p1.acc2
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p1.acc2
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p1.acc2
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p1.acc2
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p1.acc2
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore0.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore0.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore1.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore1.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore2.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore2.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore3.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore3.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore4.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore4.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore5.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore5.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore0.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore0.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore1.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore1.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore2.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore2.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore3.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore3.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore4.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore4.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore5.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.pcore5.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.cpmaon.dpcmtrtop.mtrSnsDpc.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.cpm.amxwrap.amx.amxctlwrap.amxctl.amxglobalroute.amxmtr.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p1.acc2.cpm.amxwrap.amx.amxctlwrap.amxctl.amxglobalroute.amxmtr.MTR_INST0.mtrSns0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p1.acc2.pcore0.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p1.acc2.pcore1.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p1.acc2.pcore2.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p1.acc2.pcore3.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p1.acc2.pcore4.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p1.acc2.pcore5.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p1.acc2.cpm.llc.l2bwrap.l2b.l2baon.PCLUSER_CLKMON_GEN.l2b_clkmon.clkmon_u0
set_reset_scenario -name soc_acc_reset {{soc_acc_reset {reset {@t0 0 ->t1}}}} -instances accWrap_p0.acc1
set_reset_scenario -name soc_acc_stop_clock {{soc_acc_stop_clock {reset {@t0 1 ->t1}}}} -instances accWrap_p0.acc1
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p0.acc1
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop0.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p0.acc1
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.mtr_core0.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p0.acc1
set_reset_scenario -name cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {{cpm.dpbwrap.dpb.dpcwrap.dpc.accsoc.pblksoc.thrmsoc.mtrsoctop2.MTRTOP.mtrtop.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.seq_mtr_sense_rstn {reset {@t0 1 ->t1}}}} -instances accWrap_p0.acc1
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.pll.adclk_u0
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.accsocfix.psocfix.pllwrap.auxpll.adclk_u0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore0.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore0.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore1.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore1.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore2.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore2.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore3.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore3.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore4.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore4.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore5.nxr.nex.mtrSnsNex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore5.ixr.iex.mtrSnsIex.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore0.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore0.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore1.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore1.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore2.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore2.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore3.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore3.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore4.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore4.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore5.nxr.nex.mtrSnsNex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.pcore5.ixr.iex.mtrSnsIex.MTR_INST0.mtrSns0
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.cpm.dpbwrap.dpb.dpcwrap.dpc.dpcvcpu.dpcaon.cpmaon.dpcmtrtop.mtrSnsDpc.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.cpm.amxwrap.amx.amxctlwrap.amxctl.amxglobalroute.amxmtr.MTR_INST1.mtrSns1
set_reset_scenario -name Scenario1 {  {mtr_sense_rstn_wri			{reset {@t0    0} {^20    1  ->t1}  {^100    0}}}  } -instances accWrap_p0.acc1.cpm.amxwrap.amx.amxctlwrap.amxctl.amxglobalroute.amxmtr.MTR_INST0.mtrSns0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p0.acc1.pcore0.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p0.acc1.pcore1.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p0.acc1.pcore2.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p0.acc1.pcore3.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p0.acc1.pcore4.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p0.acc1.pcore5.lsi.dcm.dcmrcc.dcm_clkmon.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances accWrap_p0.acc1.cpm.llc.l2bwrap.l2b.l2baon.PCLUSER_CLKMON_GEN.l2b_clkmon.clkmon_u0
promote_rdc_block_cfg /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/lapll/design/lapll/lapll/latest/cfg_rdc_hier.tcl -instances {chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0}
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll4_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll5_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll6_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll7_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp0_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp1_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp2_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_disp3_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name dig_rst { {lapll.pll_powerdown {constraint {@t0 1}} }  {lapll.pll_reset {constraint {@t0 1}} }  {lapll.lock_change {constraint {@t0 0}} }  {lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n {constraint {@t0 0}} }  {pll_dig_reset_n                         {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  {lapll.lapll_core.i_lapll_core_d.pll_dig_reset_fb_sync_n {reset {@t1 0}     {@t2 0}     {@t3 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name ivmon_rst { {lapll.pll_apb_reset_n {constraint {@t0 1}} }  {lapll_core.ivmon_d.ivmon_top_cfg_regs.IVMON_TOP_ivmon_cfg_cfga_enable               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name clkmon_rst {{lapll_core.clkmon_d.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_powerdown {{lapll.pll_powerdown               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name pll_reset {{lapll.pll_reset                 {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^15 0 ->t3}    {^10 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name lock_change {{lapll.lock_change                    {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^1  0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name reset_n_fbclk_async {{lapll.lapll_core.i_lapll_core_d.pll_reset_fbclk_sync_n          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name plla_cycle_slip_rst {{lapll.lapll_core.asg_laplla_mc.plla_cycle_slip          {reset {@t0 0 ->t1}      {^10 0 ->t2}    {^10 1 ->t3}    {^20   0 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name live_lock_sticky_clear_rst { {pll_apb_reset_n {reset {@t0 0 ->t1} {@t1+$1000 1 ->t2} {@t2+$10 1 ->t3} {@t3+$2 1 ->t4} {@t4+$10 1 ->t5}}} {lapll.lapll_core.i_lapll_core_d.sticky_clear {reset {@t1 1} {@t3 0} {@t4 1}}} } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
set_reset_scenario -name apb_rst { {pll_apb_reset_n       {reset {@t0 0 ->t1}     {@t1+$1000 0 ->t2}     {@t2+$1000 1 ->t3}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_mcuref_wrap.pmgr_lapll_wrap_pll.MST_Mode.lapll_testwrapper.lapll_u0
promote_rdc_block_cfg /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/adclk/design/adclk/adclk/latest/cfg_rdc_hier.tcl -instances {chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0 chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0}
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afc_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name dig_rst {     { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_dig_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_powerdown {    { inst_cmd_exec.pllc_reset {constraint {@t0 1}} }  { i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {constraint {@t0 1}} }  { inst_cmd_exec.pllc_powerdown {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1]  {constraint {@t0 0}} }  { i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2]  {constraint {@t0 0}} }  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name apb_rst {     { pll_dig_reset_n {constraint {@t0 0}} }  { inst_cmd_exec.pllc_powerdown {constraint {@t0 1}} }  { pll_apb_reset_n {reset {@t0 1} {@t0+#40 0 ->t2} {@t2+#200 1}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name pll_reest {     {inst_cmd_exec.pllc_reset {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {i_adclk_core.adclk_core_d_inst.pll_reset_reg8 {reset {@t0 0} {@t1 1} {^100 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name sticky_clear { {i_adclk_core.adclk_core_shm_inst.core_regs.ADCLK_CORE_CFG_LIVE_LOCK_sticky_clear {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}} -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig2 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[2] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig1 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[1] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name shtrig0 { {i_adclk_core.adclk_core_d_inst.acppll_lf_inst.shtrig[0] {reset {@t0 0} {@t0+^10 1 ->t1} {^100 0}}}  {inst_cmd_exec.pllc_powerdown {constraint {@t0 0}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name lock_change { {i_adclk_core.adclk_core_d_inst.lock_wrap_inst.lock_change_n {reset {@t0 1} {@t0+^10 0 ->t1} {^100 1}}}} -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
set_reset_scenario -name clkmon_rst {{i_adclk_core.clkmon_d_inst.cfg.clkmon_sample_config_syn_reset               {reset {@t0 1 ->t1}     {^10 1 ->t2}     {^10 0 ->t3}    {^15 1 ->t4}}}  } -instances chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afi_wrap.pmgr_adclk_wrap_pll.adclk_testwrapper.adclk_u0
promote_rdc_block_cfg /org/seg/projects/palma/all/fe/soc/meridian/segpuppet_sec/trunk/clkmon/design/clkmon/clkmon/latest/cfg_rdc_hier.tcl -instances {chipCore_outer.aonMacro.pd_nub.nub.nub_aon.minipmgrClkGenWrap.minipmgrClkGen.clkmon_testwrapper.clkmon_u0 chipCore_inner.clkmon_testwrapper_hip_afc_clk.clkmon_u0}
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_outer.aonMacro.pd_nub.nub.nub_aon.minipmgrClkGenWrap.minipmgrClkGen.clkmon_testwrapper.clkmon_u0
set_reset_scenario -name apb_2_dig { { clkmon_apb_resetn { constraint { @t0 0 ->t1 } } } { clkmon_d.cfg.clkmon_sample_config_syn_reset { reset { @t1+$10 1 } { $100 0 } } }  } -instances chipCore_inner.clkmon_testwrapper_hip_afc_clk.clkmon_u0
get_all_instances pd_spm
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_ap_tmm_sbr_wrapper_pg_inst_ap_tmm_inst_u_ap_tmm_pka_wrapper_u_pka_dbg_ap_tmm_pka_rst {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.ap_tmm_sbr_wrapper_pg_inst.ap_tmm_inst.u_ap_tmm_pka_wrapper.u_pka_dbg_ap_tmm.pka_clk_reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_ap_tmm_sbr_wrapper_pg_inst_ap_tmm_inst_u_ap_tmm_pka_wrapper_u_pka_dbg_ap_tmm_pka_extended_rst {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.ap_tmm_sbr_wrapper_pg_inst.ap_tmm_inst.u_ap_tmm_pka_wrapper.u_pka_dbg_ap_tmm.pka.extended_reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_ap_tmm_sbr_wrapper_pg_inst_ap_tmm_inst_u_ap_tmm_pka_wrapper_u_pka_dbg_ap_tmm_pka_s_extended_rst {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.ap_tmm_sbr_wrapper_pg_inst.ap_tmm_inst.u_ap_tmm_pka_wrapper.u_pka_dbg_ap_tmm.pka.s_extended_reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_ap_tmm_sbr_wrapper_pg_inst_ap_tmm_inst_u_ap_tmm_pka_wrapper_u_pka_dbg_ap_tmm_pka_pka_cpu_PKA_DBG_CPU_m3wrap_rst_cm3 {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.ap_tmm_sbr_wrapper_pg_inst.ap_tmm_inst.u_ap_tmm_pka_wrapper.u_pka_dbg_ap_tmm.pka.pka_cpu.PKA_DBG_CPU.m3wrap.m3wrap.DAPRESETn_pre { reset {  @t0+^1 0 ->t1 } } } { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.ap_tmm_sbr_wrapper_pg_inst.ap_tmm_inst.u_ap_tmm_pka_wrapper.u_pka_dbg_ap_tmm.pka.pka_cpu.PKA_DBG_CPU.m3wrap.m3wrap.PORESETn_pre { reset {  @t0+^1 0 ->t2 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_ap_tmm_sbr_wrapper_pg_inst_ap_tmm_inst_u_ap_tmm_pka_wrapper_u_pka_dbg_ap_tmm_pka_pka_cpu_PKA_DBG_CPU_m3wrap_cm3_sys_rst {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.ap_tmm_sbr_wrapper_pg_inst.ap_tmm_inst.u_ap_tmm_pka_wrapper.u_pka_dbg_ap_tmm.pka.pka_cpu.PKA_DBG_CPU.m3wrap.m3wrap.SYSRESETn_pre { reset {  @t0+^1 0 ->t3 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_lft_sbr_reg_command_clear_scn2 {  { chipCore_inner.pd_spm.south_bridge.lft_sbr.lft_gen2_wrapper_v3.i_lft.reg_command_clear { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_lft_sbr_soft_reset_int_n_internal_n_scn2 {  { chipCore_inner.pd_spm.south_bridge.lft_sbr.lft_gen2_wrapper_v3.i_lft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_lft_sbr_lft_resetn_scn1 {  { chipCore_inner.pd_spm.south_bridge.lft_sbr.lft_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_lft_sbr_lft_ret_resetn_scn1 {  { chipCore_inner.pd_spm.south_bridge.lft_sbr.lft_ret_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_lft_sbr_gtb_src_rstn_scn1 {  { chipCore_inner.pd_spm.south_bridge.lft_sbr.gtb_src_rstn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_pms_fabric_dev_slave_lft_inst_reg_command_clear_scn2 {  { chipCore_inner.pd_spm.pms.pms_fabric.dev_slave_lft_inst.lft_gen2_wrapper_v3.i_lft.reg_command_clear { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_pms_fabric_dev_slave_lft_inst_soft_reset_int_n_internal_n_scn2 {  { chipCore_inner.pd_spm.pms.pms_fabric.dev_slave_lft_inst.lft_gen2_wrapper_v3.i_lft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_pms_fabric_dev_slave_lft_inst_lft_resetn_scn1 {  { chipCore_inner.pd_spm.pms.pms_fabric.dev_slave_lft_inst.lft_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_pms_fabric_dev_slave_lft_inst_lft_ret_resetn_scn1 {  { chipCore_inner.pd_spm.pms.pms_fabric.dev_slave_lft_inst.lft_ret_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_pms_fabric_dev_slave_lft_inst_gtb_src_rstn_scn1 {  { chipCore_inner.pd_spm.pms.pms_fabric.dev_slave_lft_inst.gtb_src_rstn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_kps_sbr_inst_kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.kps_sbr_inst.kps_core.kps_clk_rst_NoDump.U_aes_agg_NoDump.pre_extended_reset_n { reset {  @t0 0 ->t1 } { ^10 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_kps_sbr_inst_kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.kps_sbr_inst.kps_core.kps_clk_rst_NoDump.U_aes_CAR_NoDump.pre_extended_reset_n { reset {  @t0 0 ->t1 } { ^10 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_ap_tmm_wrap_kps_sbr_inst_kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.kps_sbr_inst.kps_core.kps_clk_rst_NoDump.U_n_CAR_NoDump.pre_extended_reset_n { reset {  @t0 0 ->t1 } { ^10 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_sync_reset {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.axi2af_rst_n { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_ssbTear0 {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.cmdLink.clampEn { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_ssbTear1 {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.upComDataUnit.txDataLink.clampEn { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_ssbTear2 {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.clampEn { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_ssbWakeup0 {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_ssbWakeup1 {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.upComDataUnit.txDataLink.g_extPhy.phy.wakeInit_asyncFifoReset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_ssbWakeup2 {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.cmdLink.g_extPhy.phy.txCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_south_bridge_afv2_sbrAxi2Af_ssbWakeup3 {  { chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.cmdLink.g_extPhy.phy.rxCmd_wakeInit_asyncFifoReset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n {{chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.gen_dnData.dnComDataUnit.rxDataLink.rxPrimary.int_agent_rst_n { reset {@t0 0 } }}}
set_reset_scenario -name chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n {{chipCore_inner.pd_spm.south_bridge.afv2_sbrAxi2Af.aiu.cmdLink.rxLiuFe.rxLiuLink.int_agent_rst_n { reset {@t0 0 } }}}
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_block_reset_afc {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.afc_reset_func { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_gpio_ps_reset {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.gpio_ps_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_main_resetn {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.reset_non_debug { reset {  @t0 0 ->t1 } { ^128 1 } } } { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.chip_reset_n_ff { reset {  @t0 0 ->t2 } { ^256 1 } } } { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pms_reset_func { reset {  @t0 0 ->t3 } { ^273 1 } } } { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.dwi_reset_func { reset {  @t0 0 ->t5 } { ^273 1 } } } { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.main_resetn_ff { reset {  @t0+^1 0 ->t6 } { ^270 1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_dft_pd_spm_sms_WRSTN {  { chipCore_inner.pd_spm.dft_pd_spm_sms_WRSTN { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_mtr_top_soc_left_mtr_sense_seq_wrstn {  { chipCore_inner.pd_spm.mtr_top_soc_left_mtr_sense_seq_wrstn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_mtr_top_soc_right_mtr_sense_seq_wrstn {  { chipCore_inner.pd_spm.mtr_top_soc_right_mtr_sense_seq_wrstn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_svm_voltage_good {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_svm.voltage_good { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_force_chip_awake_reset {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_pwrstatetrans.force_chip_awake_reset { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pmgr_soc_ocla {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pmgr_soc_ocla_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pms_fpwm4 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pms_fpwm4_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pms_fpwm3 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pms_fpwm3_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pms_fpwm2 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pms_fpwm2_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pms_fpwm1 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pms_fpwm1_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pms_fpwm0 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pms_fpwm0_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_dwi {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.dwi_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pmp {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pmp_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pms_sram {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pms_sram_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_soc_dpe {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.soc_dpe_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_aic {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.aic_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_pms_c1ppt {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.pms_c1ppt_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_ps_soft_reset_msg {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_csr.pmgr_soc_ps_csr.msg_ps_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_pwrgate_reset_pmp {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pwr_pmp_reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_pwrgate_reset_pms_sram {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pwr_pms_sram_reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_pwrgate_reset_dcs_00_01 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pwr_dcs_00_01_reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_pwrgate_reset_dcs_02_03 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pwr_dcs_02_03_reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_pwrgate_reset_dcs_08_09 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pwr_dcs_08_09_reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_pwrgate_reset_dcs_10_11 {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pwr_dcs_10_11_reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_mtr_common_debug1_soft_reset {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc.retention_disabled.mtr_topRegWrapper.mtr_common_debug1_soft_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_mtr_reset_n {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc.retention_disabled.mtr_topRegWrapper.reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_mtr_sequencer_rstn_d {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc.mtr_top_sep.mtr_core0.mtr_sequencer.rstn_d { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_mtr_sequencer_rstn_q {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc.mtr_top_sep.mtr_core0.mtr_sequencer.rstn_q { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_mtr_top_sep_enableChain_ch0 {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc.mtr_top_sep.mtr_top_ctl.enableChain_ch0 { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_mtr_top_sep_enableChain_ch1 {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc.mtr_top_sep.mtr_top_ctl.enableChain_ch1 { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_down_mtr_common_debug1_soft_reset {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc_down.retention_disabled.mtr_topRegWrapper.mtr_common_debug1_soft_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_down_mtr_reset_n {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc_down.retention_disabled.mtr_topRegWrapper.reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_down_mtr_sequencer_rstn_d {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc_down.mtr_top_sep.mtr_core0.mtr_sequencer.rstn_d { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_down_mtr_sequencer_rstn_q {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc_down.mtr_top_sep.mtr_core0.mtr_sequencer.rstn_q { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_down_mtr_top_sep_enableChain_ch0 {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc_down.mtr_top_sep.mtr_top_ctl.enableChain_ch0 { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_down_mtr_top_sep_enableChain_ch1 {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc_down.mtr_top_sep.mtr_top_ctl.enableChain_ch1 { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_top_soc_second_mtr_sequencer_rstn_d {  { chipCore_inner.pd_spm.pms.devc.mtr_top_soc.mtr_top_sep.second_mtr_core_test_wrapper_inst.mtr_core1.mtr_sequencer.rstn_d { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_c1ppt_d2d_en_static {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.ctrl.d2d_en_static { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_acc0 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_acc.pwrs_domain_acc.pwrs_domain.cluster[0].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_acc1 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_acc.pwrs_domain_acc.pwrs_domain.cluster[1].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_acc2 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_acc.pwrs_domain_acc.pwrs_domain.cluster[2].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_gpu0 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_gpu.pwrs_domain_gpu.pwrs_domain.cluster[0].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_gpu1 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_gpu.pwrs_domain_gpu.pwrs_domain.cluster[1].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_gpu2 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_gpu.pwrs_domain_gpu.pwrs_domain.cluster[2].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_gpu3 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_gpu.pwrs_domain_gpu.pwrs_domain.cluster[3].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_gpu4 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_gpu.pwrs_domain_gpu.pwrs_domain.cluster[4].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_ane {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_ane.pwrs_domain_ane.pwrs_domain.cluster[0].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_soc0 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_soc.pwrs_domain_soc.pwrs_domain.cluster[0].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pwrs_delay_fifo_reset_soc1 {  { chipCore_inner.pd_spm.pms.pms_c1ppt_pwrs_wrap.pms_c1ppt_pwrs.c1ppt_pwrs.pwrs_domain_soc.pwrs_domain_soc.pwrs_domain.cluster[1].pwrs_ssb_receiver.active_cl_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_ascWrap_functional_reset {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_pmp_reset_n { reset {  @t0 0 ->t1 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] { reset {  @t0 1 ->t2 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC { reset {  @t0 1 ->t3 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top { reset {  @t0 1 ->t4 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top_w { reset {  @t0 1 ->t5 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] { reset {  @t0 1 ->t6 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_ascWrap_retention_reset {  { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcsh.q[8] { reset {  @t0 1 ->t1 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.GenTcore.tcore[0].coredpc.ff_STG1_coldRetReset_XXaH.q[0] { reset {  @t0 1 ->t2 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] { reset {  @t0 1 ->t3 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.socRetResetXASYNCi.DATA_SYNC3.cdc_wdataSyncRcv.thisbit[0].ff_sync3.SYNC3.sync_rtgdt.Plain.TripleFlop.sync[0].GATEFIXED_sync3_0.dff0.q { reset {  @t0 1 ->t4 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_ascWrap_sblock_areset {  { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_ascWrap_l2_reset {  { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmostg.ff_OUT_dpc_l2b_reset_XXaH.q[0] { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_ssClkCountAreset {  { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpciopaon.tbasetmr.refcnt.genLclTime.glbtXSST.genSSClkCnt.sstPushCntArstXFF.q[0] { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_kic_soft_reset {  { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascWrapIC.softReset.final_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_core_warm_reset {  { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_bwrl_soft_reset {  { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfgFF.q[0] { reset {  @t0 1 ->t1 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q { reset {  @t0 1 ->t2 } } } { chipCore_inner.pd_spm.pms.pmp_cpu.ascWrap_pmp.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.lbEnableFF.q[0] { reset {  @t0 1 ->t3 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg0_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg0.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg1_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg1.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg2_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg2.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg3_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg3.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg4_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg4.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg5_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg5.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg6_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg6.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pms_gp_cfg7_fifo {  { chipCore_inner.pd_spm.pms.pms_gp_cfg7.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n_nxt { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_sync_soc_cfg_fifo_reset_n {  { chipCore_inner.pd_spm.south_bridge.ap_tmm_wrap.ap_tmm_sbr_wrapper_pg_inst.ap_tmm_inst.u_ap_tmm_soc_cfg_wrapper.u_soc_cfg.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_aic_soft_reset {  { chipCore_inner.pd_spm.pms.aicWrap.aic.aic_core.aicSoftReset.final_resetn { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_east_async_dst_handshake_3 {  { chipCore_inner.pd_spm.pmgr_east_async_dst_handshake[3] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgr_east_async_dst_handshake_1 {  { chipCore_inner.pd_spm.pmgr_east_async_dst_handshake[1] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgrclkgen_async_dst_handshake_3 {  { chipCore_inner.pd_spm.pmgrclkgen_async_dst_handshake[3] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmgrclkgen_async_dst_handshake_1 {  { chipCore_inner.pd_spm.pmgrclkgen_async_dst_handshake[1] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_glbtimer_perf {  { chipCore_inner.pd_spm.south_bridge.glbtimertop.glbtimer_perfcounters.gt_clkrst0.n_rst_delay[0] { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_0 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen0_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_1 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen1_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_2 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen2_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_3 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen3_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_4 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen4_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_5 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen5_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_6 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen6_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_7 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen7_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_8 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen8_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_9 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen9_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_10 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen10_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_11 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen11_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_12 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen12_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_13 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen13_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_14 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen14_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_15 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen15_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_16 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen16_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_17 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen17_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_18 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen18_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_19 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen19_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_20 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen20_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_21 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen21_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_22 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen22_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_23 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen23_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_24 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen24_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_25 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen25_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_26 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen26_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_27 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen27_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_28 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen28_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_29 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen29_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_30 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen30_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_31 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen31_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_32 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen32_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_33 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen33_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_34 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen34_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_35 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen35_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_36 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen36_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_37 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen37_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_38 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen38_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_msg_general_cfg_gen_reset_39 {  { chipCore_inner.pd_spm.south_bridge.msg_wrap.msg.msg_regs.g_msg_t3_e16_s40_wrap_regs.msg_t3_e16_s40_wrap_regs.sync_gen39_general_cfg_sync_gen_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmp_cpu_lft_sw_reset {  { chipCore_inner.pd_spm.pms.pmp_cpu.pmp_lft_inst.lft_gen2_wrapper_v3.i_lft.apb.lft_main_regs.global_control_lft_rw_operation_clear_command_clear_trace { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_dev_slave_lft_sw_reset {  { chipCore_inner.pd_spm.pms.pms_fabric.dev_slave_lft_inst.lft_gen2_wrapper_v3.i_lft.apb.lft_main_regs.global_control_lft_rw_operation_clear_command_clear_trace { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_pmp_lft_aces_soft_reset {  { chipCore_inner.pd_spm.pms.pmp_cpu.pmp_lft_inst.lft_gen2_wrapper_v3.i_lft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_gth_aces_soft_reset {  { chipCore_inner.pd_spm.south_bridge.sbr_gth.gth_gen2_top.gth_sequencer.u_aces1.acesregs.soft_reset_int_n_internal_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_ocla_clear_cfg {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_debug_0.pmgr_soc_debug_ocla_0.ocla2_gen4.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset {  @t0 1 ->t1 } { ^10 0 } } } }
set_reset_scenario -name chipCore_inner_pd_spm_ap_tmm_reset_n {  { chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_ap_tmm_reset_n { reset {  @t0 0 ->t1 } } } }
get_all_instances pd_nub
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pd_nub_cold_resetn {  { chipCore_outer.aonMacro.pd_nub.io2core_COLD_RESETN { reset {  @t0 0 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_xi0_0.pmgr_all_full_reset_n { reset {  @t0 0 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0 0 ->t3 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t4 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_TM_fault_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.TM_fault_reset_sync { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^1 0 ->t3 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_boot {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_boot_reset { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^1 0 ->t3 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_svm_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_svm.rstor2_apl_0.GATE_or2_0.Z { reset {  @t0 0 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_svm.aop_svm_reset { reset {  @t0+^1 1 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^2 0 ->t3 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^2 0 ->t4 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_warm_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.warm_reset_delayed { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_watchdog_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.watchdog_reset_delayed { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^1 0 ->t3 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_all_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.all_reset_delayed { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^1 0 ->t3 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_multidie_warm_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_multidie_all_warm_reset_masked { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pmgr_multidie_watchdog_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_multidie_all_watchdog_reset_masked { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^1 0 ->t3 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pmgr_s2r_entry {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.minipmgr_all_socpo_reset_n_func { reset {  @t0 0 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.minipmgr_all_pre_socpo_reset_n_func { reset {  @t0+^10 0 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_debug_gated_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.debug_gated_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi_ahb_fabric_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi_ahb_fabric_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi_a0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi_a0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi_a1_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi_a1_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi_a2_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi_a2_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spi0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spi0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_fabric_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_fabric_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_ocla_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_ocla_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc0_common_dp_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc0_common_dp_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc1_common_dp_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc1_common_dp_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc2_common_dp_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc2_common_dp_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc3_common_dp_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc3_common_dp_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi1_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi1_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc0_usb_aon_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc0_usb_aon_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc1_usb_aon_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc1_usb_aon_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc2_usb_aon_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc2_usb_aon_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc3_usb_aon_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc3_usb_aon_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi2_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi2_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi3_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi3_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi4_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi4_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_spmi5_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_spmi5_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_gpio_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_gpio_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_sram_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.nub_sram_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc0_usb_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc0_usb_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc1_usb_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc1_usb_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc2_usb_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc2_usb_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_atc3_usb_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.atc3_usb_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_gpio_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.mtp_gpio_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_filter_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_filter_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_gpio_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_gpio_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_base_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_base_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_fr_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_fr_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_leap_aop_clk_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_leap_aop_clk_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_shim_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_shim_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_adma0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_adma0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_piodma_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_piodma_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_i2cm0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_i2cm0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_i2cm1_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_i2cm1_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_i2cm2_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_i2cm2_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_scm_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_scm_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_spi0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_spi0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_spi1_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_spi1_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_spmi0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_spmi0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_spmi1_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_spmi1_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_cpu_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_cpu_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_leap_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_leap_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_audio_shim_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_audio_shim_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_audio_adma0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_audio_adma0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_uart0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_uart0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_uart1_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_uart1_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_uart2_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_uart2_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_mca0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_mca0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_mca1_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_mca1_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_mca2_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_mca2_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_mca3_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_mca3_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_pdmc0_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_pdmc0_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aop_sram_ps_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.aop_chip_reset_n_ff { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_csr.pmgr_aon_ps_csr.aop_sram_ps_reset { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_gtimer_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_aon_apb.gtimer_nosync_0.gtimer.counter_reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_ascWrap_func_reset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.socRst_ASC { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] { reset {  @t0 1 ->t2 } } } { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascWrapAscRstInitCtrl.soc_asc_reset_top_w { reset {  @t0 1 ->t4 } } } { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.cpmrcc.cpmDomRstXPF.q[0] { reset {  @t0 1 ->t5 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_ascWrap_sblock_areset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpcclkcrt.sblock.cntrl.sblock_areset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_ascWrap_retention_reset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRstdcsh.q[8] { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.cpmaon.cpmaonif.ffsocRetRstdcshcti.genRetn.raff.q[0] { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_kic_soft_reset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascWrapIC.softReset.final_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_bwrl_soft_reset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2cbifaxim.bwLimitCfg_XXM1[0] { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.l2b.l2c.l2cbif.l2csprtop.l2csprslv.l2csprreg.L2CBWLIMITCFG_BWThrottleEnXFF.q { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_ssClkCountAreset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpcaon.dpciopaon.tbasetmr.refcnt.genLclTime.glbtXSST.genSSClkCnt.sstPushCntArstXFF.q[0] { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_core_warm_reset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpurcc.cpmDomRstXPF.q[1] { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_flash_inv_reset {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_cpu.ascWrap_smc.ascWrap.ascAxiWrap.asc.cpm.dpb.dpc.dpccpm.gencore0.eccpm4.VALID_CPU.cpuifStg0.STG.DPC_CPU_L0INST.ff_STG_dpc_core_req_flashInvTlb_XXaH.q[0] { reset {  @t0 1 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_up_axi_lft_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.lft_nub_up_axi.lft_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_up_axi_lft_ret_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.lft_nub_up_axi.lft_ret_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_up_axi_gtb_src_rstn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.lft_nub_up_axi.gtb_src_rstn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_up_axi_reg_cmd_clear {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.lft_nub_up_axi.lft_gen2_wrapper_v3.i_lft.reg_command_clear { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_up_axi_soft_reset_internal_n {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.lft_nub_up_axi.lft_gen2_wrapper_v3.i_lft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_dn_axi_lft_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.nub_apb_lft_down.lft_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_dn_axi_lft_ret_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.nub_apb_lft_down.lft_ret_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_dn_axi_gtb_src_rstn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.nub_apb_lft_down.gtb_src_rstn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_dn_axi_reg_cmd_clear {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.nub_apb_lft_down.lft_gen2_wrapper_v3.i_lft.reg_command_clear { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_lft_nub_dn_axi_soft_reset_internal_n {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_fabric_lft_wrapper.nub_apb_lft_down.lft_gen2_wrapper_v3.i_lft.aces.acesregs.soft_reset_int_n_internal_n { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_pwr_smc_fabric_sm_raw_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_smc_fabric_sm.raw_ret_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_pwr_smc_cpu_sm_raw_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_smc_cpu_sm.raw_ret_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_mtp_base_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_mtp_base_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_mtp_cpu_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_mtp_cpu_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_mtp_dma_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_mtp_dma_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_mtp_fabric_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_mtp_fabric_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_aop_base_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_aop_base_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_aop_cpu_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_aop_cpu_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_aop_filter_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_aop_filter_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_aop_sense_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_aop_sense_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_aop_leap_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_aop_leap_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_smc_cpu_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_smc_cpu_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_smc_fabric_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_smc_fabric_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_nub_fabric_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_nub_fabric_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_nub_sram_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_nub_sram_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_nub_spmi_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_nub_spmi_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_debug_switch_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_debug_switch_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc0_usb_aon_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc0_usb_aon_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc1_usb_aon_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc1_usb_aon_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc2_usb_aon_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc2_usb_aon_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc3_usb_aon_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc3_usb_aon_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc0_usb_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc0_usb_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc1_usb_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc1_usb_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc2_usb_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc2_usb_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pwr_atc3_usb_sm_reset_on {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_pwrgate_wrap.pmgr_aon_pwrgate.pwr_atc3_usb_sm.reset_on { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_smc_cpu_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.smc_cpu_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_smc_fabric_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.smc_fabric_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_base_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_base_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_cpu_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_cpu_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_dma_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_dma_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_fabric_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_fabric_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_i2cm0_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_i2cm0_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_periph_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_periph_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_scm_fabric_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_scm_fabric_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_spi0_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_spi0_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_sram_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_sram_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_mtp_uart0_secure_pgseq_reset {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.mtp_uart0_secure_pgseq_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_rst_por {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.chip_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_sw_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_sw_rst_lock {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_spmi_rcs_rfifo_wflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_wclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_spmi_rcs_wfifo_flush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_spmi_enable {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_enable { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_ssc_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.ssc_det.rstn1_nor.a { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_seq_timeout {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.timeout_cnter.spmi_seq_timeout_error_set { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_spmi_rcs_rfifo_rflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.fsm.spmi_slv_rd_cmd_done_next { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_err_rst0 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[0] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_err_rst1 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[1] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_err_rst2 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[2] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_0_spmi_he_nrcs_GEN_RST_err_rst3 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[3] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_rst_por {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.chip_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_sw_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_sw_rst_lock {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_spmi_rcs_rfifo_wflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_wclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_spmi_rcs_wfifo_flush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_spmi_enable {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_enable { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_ssc_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.ssc_det.rstn1_nor.a { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_seq_timeout {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.timeout_cnter.spmi_seq_timeout_error_set { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_spmi_rcs_rfifo_rflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.fsm.spmi_slv_rd_cmd_done_next { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_err_rst0 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[0] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_err_rst1 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[1] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_err_rst2 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[2] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_spmi_complex_1_spmi_he_nrcs_GEN_RST_err_rst3 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[3] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_rst_por {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.chip_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_sw_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_sw_rst_lock {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_spmi_rcs_rfifo_wflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_wclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_spmi_rcs_wfifo_flush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_spmi_enable {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_enable { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_ssc_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.ssc_det.rstn1_nor.a { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_seq_timeout {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.timeout_cnter.spmi_seq_timeout_error_set { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_spmi_rcs_rfifo_rflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.fsm.spmi_slv_rd_cmd_done_next { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_err_rst0 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[0] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_err_rst1 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[1] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_err_rst2 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[2] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_2_spmi_he_nrcs_GEN_RST_err_rst3 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[3] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_rst_por {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.chip_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_sw_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_sw_rst_lock {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_spmi_rcs_rfifo_wflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_wclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_spmi_rcs_wfifo_flush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_spmi_enable {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_enable { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_ssc_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.ssc_det.rstn1_nor.a { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_seq_timeout {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.timeout_cnter.spmi_seq_timeout_error_set { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_spmi_rcs_rfifo_rflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.fsm.spmi_slv_rd_cmd_done_next { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_err_rst0 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[0] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_err_rst1 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[1] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_err_rst2 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[2] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_3_spmi_he_nrcs_GEN_RST_err_rst3 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[3] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_rst_por {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.chip_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_sw_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_sw_rst_lock {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_spmi_rcs_rfifo_wflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_wclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_spmi_rcs_wfifo_flush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_spmi_enable {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_enable { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_ssc_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.ssc_det.rstn1_nor.a { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_seq_timeout {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.timeout_cnter.spmi_seq_timeout_error_set { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_spmi_rcs_rfifo_rflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.fsm.spmi_slv_rd_cmd_done_next { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_err_rst0 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[0] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_err_rst1 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[1] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_err_rst2 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[2] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_4_spmi_he_nrcs_GEN_RST_err_rst3 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[3] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_rst_por {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.chip_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_sw_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.clk_rst.reg_ret_rstmux.GATEMAPPED_mux2_0.Z { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_sw_rst_lock {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.gclk_resetn { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_spmi_rcs_rfifo_wflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_rfifo_wclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_spmi_rcs_wfifo_flush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rstn_gclk_pre[2] { reset {  @t0 1 } { ^2 0 } { ^3 1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_wfifo_rclamp_enable { constraint {  @t0 1 } { ^2 1 } { ^3 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_spmi_enable {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_misc_cfg.spmi_rcs_enable { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_ssc_rst {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.ssc_det.rstn1_nor.a { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_seq_timeout {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.timeout_cnter.spmi_seq_timeout_error_set { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_spmi_rcs_rfifo_rflush {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.spmi_rcs_core.fsm.spmi_slv_rd_cmd_done_next { reset {  @t0 0 } { #100 1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_err_rst0 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[0] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_err_rst1 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[1] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_err_rst2 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[2] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_nub_nub_aon_nub_spmi_wrap_spmi_complex_5_spmi_he_nrcs_GEN_RST_err_rst3 {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.spmi_he_nrcs.spmi_rcs.clk_rst.misc_rst_n_predft[3] { reset {  @t0 1 } { #100 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a0_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a0.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a0_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a0.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a0_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a0.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a1_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a1.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a1_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a1.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a1_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a1.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a2_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a2.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a2_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a2.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi_a2_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_a2.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_sw_2_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_sw_3_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_hw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_queue_top.q_hw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_hw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_queue_top.q_hw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_q_back_spmi_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_queue_top.q_back_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi0_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_0.nub_spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_sw_2_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_sw_3_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_hw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_queue_top.q_hw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_hw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_queue_top.q_hw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_q_back_spmi_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_queue_top.q_back_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi1_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.spmi_complex_1.nub_spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_sw_2_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_sw_3_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_hw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_queue_top.q_hw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_hw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_queue_top.q_hw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_q_back_spmi_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_queue_top.q_back_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi2_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_2.nub_spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_sw_2_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_sw_3_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_hw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_queue_top.q_hw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_hw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_queue_top.q_hw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_q_back_spmi_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_queue_top.q_back_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi3_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_3.nub_spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_sw_2_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_sw_3_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_hw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_queue_top.q_hw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_hw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_queue_top.q_hw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_q_back_spmi_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_queue_top.q_back_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi4_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_4.nub_spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_sw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_queue_top.q_sw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_sw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_queue_top.q_sw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_sw_2_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_queue_top.q_sw_2_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_sw_3_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_queue_top.q_sw_3_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_hw_0_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_queue_top.q_hw_0_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_hw_1_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_queue_top.q_hw_1_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_q_back_spmi_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_queue_top.q_back_spmi_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_spmi5_discon_async_resetn {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_spmi_wrap.spmi_complex_5.nub_spmi.spmi.spmi_engine_top.clk_rst_gen.discon_async_resetn { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_soc_cfg_fifo_reset_n {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.nub_soc_cfg.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_sync_mpmgr_soc_cfg_fifo_reset_n {  { chipCore_outer.aonMacro.pd_nub.nub.nub_fabric.mpmgr_cfg.soc_cfgWrap.u.soc_cfg_proc.fifo_reset_n { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pd_nub_smc_uart0_opresetn_i {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_dev.uart0.uart.opresetn_i { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pd_nub_smc_uart0_swrst {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_dev.uart0.uart.u_UART_REG.swrst { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pd_nub_smc_uart1_opresetn_i {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_dev.uart1.uart.opresetn_i { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pd_nub_smc_uart1_swrst {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_dev.uart1.uart.u_UART_REG.swrst { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_pd_nub_smc_fabric_resetn_aclk {  { chipCore_outer.aonMacro.pd_nub.smc.u_smc_fabric.smc_fabric_resetn_aclk { reset {  @t0 0 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_dbg_pmgr_CDBGRSTREQ_USB {  { chipCore_outer.aonMacro.pd_nub.dbg_pmgr_CDBGRSTREQ_USB { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^3 0 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_dbg_pmgr_CDBGRSTREQ_JTAG {  { chipCore_outer.aonMacro.pd_nub.dbg_pmgr_CDBGRSTREQ_JTAG { reset {  @t0 1 ->t1 } } } { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.aon_debug_reset_n_ff { reset {  @t0+^3 0 ->t2 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_aon_debug_reset_n_ff {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.pmgr_aon.pmgr_aon_reset.pmgr_aon_reset_debug.dbg_reset { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_compensator_async_dst_handshake_3 {  { chipCore_outer.aonMacro.pd_nub.compensator_async_dst_handshake[3] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_compensator_async_dst_handshake_1 {  { chipCore_outer.aonMacro.pd_nub.compensator_async_dst_handshake[1] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_ocla_clear_cfg {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_aon_ocla.ocla.u_ocla2_core.u_ocla2_misc.ocla_clear_cfg { reset {  @t0 1 ->t1 } } } }
set_reset_scenario -name chipCore_outer_aonMacro_pd_nub_ocla_datamux_reg_clear {  { chipCore_outer.aonMacro.pd_nub.nub.nub_aon.nub_aon_ocla.ocla.u_ocla2_datamux.datamux_regsRegs.datamux_regs_clear_clear { reset {  @t0 1 ->t1 } } } }
get_all_instances pd_pmgrClkGen
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_afr_d2d_apb_async_dst_handshake_3 {  { chipCore_inner.pd_pmgrClkGen.pll_afr_d2d_apb_async_dst_handshake[3] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_afr_d2d_apb_async_dst_handshake_1 {  { chipCore_inner.pd_pmgrClkGen.pll_afr_d2d_apb_async_dst_handshake[1] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_fab_d2d_apb_async_dst_handshake_3 {  { chipCore_inner.pd_pmgrClkGen.pll_fab_d2d_apb_async_dst_handshake[3] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_fab_d2d_apb_async_dst_handshake_1 {  { chipCore_inner.pd_pmgrClkGen.pll_fab_d2d_apb_async_dst_handshake[1] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pmgrclkgen_async_src_handshake_3 {  { chipCore_inner.pd_pmgrClkGen.pmgrclkgen_async_src_handshake[3] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pmgrclkgen_async_src_handshake_1 {  { chipCore_inner.pd_pmgrClkGen.pmgrclkgen_async_src_handshake[1] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_compensator_async_src_handshake_3 {  { chipCore_inner.pd_pmgrClkGen.compensator_async_src_handshake[3] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_compensator_async_src_handshake_1 {  { chipCore_inner.pd_pmgrClkGen.compensator_async_src_handshake[1] { reset {  @t0 0 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll0_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll0_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll1_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll1_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll2_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll2_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll3_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll3_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll4_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll4_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll5_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll5_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll6_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll6_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll7_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll7_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_disp0_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll_disp0_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_disp1_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll_disp1_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_disp2_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll_disp2_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_disp3_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll_disp3_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_mcuref_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll_mcuref_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_afc_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll_afc_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_afi_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pmgrPllsCsr.pll_afi_ctl_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_fab_d2d_csr_ctl_pll_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_fab_d2d_csr_ctl_pll_dig_reset { reset {  @t0 1 } } } }
set_reset_scenario -name chipCore_inner_pd_pmgrClkGen_pll_afr_d2d_csr_ctl_pll_dig_reset {  { chipCore_inner.pd_pmgrClkGen.pmgrPlls.pll_afr_d2d_csr_ctl_pll_dig_reset { reset {  @t0 1 } } } }
get_all_instances pd_pmgr_east
set_reset_scenario -name chipCore_outer_pd_pmgr_east_main_resetn {  { chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.reset_non_debug { reset {  @t0 0 ->t1 } { ^128 1 } } } { chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.main_resetn_ff { reset {  @t0+^1 0 ->t2 } { ^270 1 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[3] { reset {  @t0 0 ->t3 } { ^256 1 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[1] { reset {  @t0 0 ->t4 } { ^256 1 } } } }
set_reset_scenario -name chipCore_outer_pd_pmgr_east_soc_boot_reset {  { chipCore_outer.pd_pmgr_east.minipmgr_pmgr_soc_boot_reset { reset {  @t0 1 ->t1 } { ^273 0 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[3] { reset {  @t0 0 ->t2 } { ^276 1 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[1] { reset {  @t0 0 ->t3 } { ^276 1 } } } }
set_reset_scenario -name chipCore_outer_pd_pmgr_east_soc_svm_reset {  { chipCore_outer.pd_pmgr_east.pmgr_soc_svm_reset { reset {  @t0 1 ->t1 } { ^273 0 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[3] { reset {  @t0 0 ->t2 } { ^276 1 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[1] { reset {  @t0 0 ->t3 } { ^276 1 } } } }
set_reset_scenario -name chipCore_outer_pd_pmgr_east_pmgr_error_cluster_cfg_stable {  { chipCore_outer.pd_pmgr_east.pmgr_error_cluster_cfg_stable { reset {  @t0 1 ->t1 } { ^273 0 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[3] { reset {  @t0 0 ->t2 } { ^256 1 } } } { chipCore_outer.pd_pmgr_east.pmgr_east_async_src_handshake[1] { reset {  @t0 0 ->t3 } { ^256 1 } } } }
set_shell_instances -module pd_spm
set_shell_instances -module pd_nub
set_shell_instances -module pd_dft_aop
set_shell_instances -module pd_pmgrClkGen
set_shell_instances -module pd_pmgr_east
get_all_modules sync_adl
get_all_modules resetSync_adl
get_all_modules sync2ar_apl
get_all_modules sync_adl
set_rdc_user_defined_sync_cell -force {sync_adl-1-4-0-1-1 sync_adl-7-32hf-1h1-0-1h1 sync_adl-1-3-1-0-1-DB_lpdprx_1l sync_adl-64-2-1-0-1 sync_adl-18-2-1-0-1 sync_adl-8-2-1-0-1 sync_adl-12-2-1-0-1 sync_adl-5-2-0-1-1 sync_adl-96 sync_adl-4-3-1-0-1-1 sync_adl-2-3-1-0-1-1 sync_adl-4-3-1h1-0-1h1 sync_adl-3-3-1-0-1-1 sync_adl-3-4-1-0-1 sync_adl-9-2-1h1-0-1h1 sync_adl-10-2-1h1-0-1h1 sync_adl-1-2-1h0-1-1 sync_adl-1-3-1h1-0-1h1 sync_adl-5-2-1-0-1 sync_adl-2=1h1-4=1 sync_adl-15 sync_adl-28 sync_adl-5-3-1h1-0-1h1 sync_adl-20 sync_adl-32-3 sync_adl-16-3 sync_adl-21-3 sync_adl-67-3 sync_adl-8-2-1h1-0-1h1 sync_adl-48 sync_adl-2-3-0-1-1 sync_adl-1-3-1h0-1h0-1h0 sync_adl-6-3-1h0-0-1h0 sync_adl-0=4-5=1 sync_adl-1-3-0-1-1-1 sync_adl-7-2-1-0-1 sync_adl-6-2-1-0-1 sync_adl-58-2-1-0-1 sync_adl-24 sync_adl-4-2-1-0-1 sync_adl-65-2-1-0-1 sync_adl-29 sync_adl-2-2-1-0-1 sync_adl-27 sync_adl-33 sync_adl-36 sync_adl-3-3 sync_adl-12-3 sync_adl-0=6-5=1 sync_adl-0=2-5=1 sync_adl-3-2-1h0-0-1h0 sync_adl-8-2-1h0-0-1h0 sync_adl-1-3-1-0-1-1 sync_adl-1=3-5=1 sync_adl-8h4 sync_adl-8h3 sync_adl-8-3 sync_adl-1-2-0-1-1-1 sync_adl-4-4-1-0-1 sync_adl-1-2-1-0-1-1-DB_acce_p sync_adl-3-2-1-0-1 sync_adl-8-4-1-0-1 sync_adl-2-4-1-0-1 sync_adl-1-2-1-0-1-1-DB_accp_c sync_adl-4-15-1h1-0-1h1 sync_adl-60 sync_adl-7-2-1h0-0-1h0 sync_adl-3-3-0-1-1 sync_adl-6-32hf-1h1-0-1h1 sync_adl-4-3 sync_adl-21 sync_adl-7-15-1h1-0-1h1 sync_adl-6-15-1h1-0-1h1 sync_adl-5-15-1h1-0-1h1 sync_adl-7-2-1h1-0-1h1 sync_adl-2-3-1-0-1 sync_adl-38 sync_adl-2-2-1h1-0-1h1 sync_adl-3-2-1h1-0-1h1 sync_adl-4-51-1h1-0-1h1 sync_adl-6-2-1h0-0-1h0 sync_adl-76 sync_adl-70 sync_adl-12 sync_adl-4-3-1-0-1 sync_adl-3-3-1-0-1 sync_adl-6-2-1h1-0-1h1 sync_adl-5-2-1h1-0-1h1 sync_adl-1-3-1h0-0-1h0 sync_adl-5-2-1h0-0-1h0 sync_adl-2-4 sync_adl-4-4 sync_adl-5-3-1h0-0-1h0 sync_adl-3-3-1h0-0-1h0 sync_adl-2-2-1h0-0-1h0 sync_adl-1-3-0-1-1 sync_adl-1-3 sync_adl-64 sync_adl-1-2-1h0-1h0-1h0 sync_adl-16 sync_adl-2-3 sync_adl-10 sync_adl-32-2-1-0-1 sync_adl-2-4-1-0-1-1 sync_adl-1-2-1-0-1-1 sync_adl-13 sync_adl-32 sync_adl-4-2-1h1-0-1h1 sync_adl-6 sync_adl-2=1h0-4=1h0 sync_adl-4-2-1h0-0-1h0 sync_adl-5 sync_adl-9 sync_adl-5=1 sync_adl-32h3-32h2-1h0-0-1h0 sync_adl-8 sync_adl-3=1-4=1 sync_adl-4 sync_adl-3 sync_adl-11 sync_adl-2=1h1-4=1h1 sync_adl-1-3-1-0-1 sync_adl-7 sync_adl-1-4 sync_adl-1-4-1h0-0-1h0 sync_adl-2=1-4=1 sync_adl-2 sync_adl sync_adl-1-4-1-0-1}
get_all_modules resetSync_adl
set_rdc_user_defined_sync_cell -force {resetSync_adl resetSync_adl-1-3-1-DB_lpdprx_1l resetSync_adl-6-2-1 resetSync_adl-10-2-1 resetSync_adl-33 resetSync_adl-1-3-1h1 resetSync_adl-3-2-1 resetSync_adl-8 resetSync_adl-6-3 resetSync_adl-6 resetSync_adl-10 resetSync_adl-5 resetSync_adl-1-3 resetSync_adl-5-2-1h1 resetSync_adl-1-4 resetSync_adl-2-3 resetSync_adl-5-3 resetSync_adl-3-3 resetSync_adl-2-3-1 resetSync_adl-1-4-1 resetSync_adl-108-2-1 resetSync_adl-58-2-1 resetSync_adl-23-2-1 resetSync_adl-18-2-1 resetSync_adl-3 resetSync_adl-2=1h0 resetSync_adl-14 resetSync_adl-4-2-1 resetSync_adl-2-2-1 resetSync_adl-7 resetSync_adl-4 resetSync_adl-2=1h1 resetSync_adl-2 resetSync_adl-3=1 resetSync_adl-2=1 resetSync_adl-1-3-1}
get_all_modules sync2ar_apl
set_rdc_user_defined_sync_cell -force sync2ar_apl
set_rdc_user_defined_sync_cell -force CIP_SYNC3
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[0]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[0]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[1]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[1]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[2]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[2]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[3]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[3]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[4]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[4]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[5]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[5]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[6]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[6]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[7]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[7]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[8]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[8]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[9]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[9]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[10]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[10]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[11]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[11]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[12]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[12]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[13]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[13]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[14]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[14]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[15]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[15]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[16]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[16]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[17]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[17]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[18]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[18]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[19]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[19]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[20]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[20]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[21]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[21]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[22]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[22]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[23]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[23]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[24]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[24]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[25]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[25]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[26]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[26]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[27]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[27]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[28]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[28]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[29]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[29]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[30]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[30]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[31]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[31]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[32]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[32]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[33]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[33]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[34]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[34]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[35]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[35]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[36]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[36]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[37]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[37]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[38]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[38]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[39]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[39]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[40]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[40]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[41]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[41]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[42]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[42]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[43]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[43]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[44]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[44]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[45]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[45]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[46]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[46]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[47]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[47]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[48]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[48]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[49]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[49]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[50]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[50]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[51]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[51]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[52]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[52]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[53]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[53]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[54]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[54]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[55]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[55]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[56]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[56]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[57]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[57]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[58]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[58]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[59]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[59]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[60]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[60]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[61]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[61]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[62]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[62]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[63]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[63]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[64]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[64]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[65]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[65]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[66]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[66]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[67]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[67]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[68]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[68]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name {chipCore_outer_aonMacro_pd_dft_aop_sms_wrstn[69]} {{{chipCore_outer.aonMacro.pd_dft_aop.bist_srv_aop_pegboard.U_bist_srv_ctrl.sms_wrstn[69]} { reset {@t0 0} {^10 1} }}}
set_reset_scenario -name chip_adcc_sen_trstn { {chipCore_inner.pd_spm.adcc0_sen_TRSTn { reset  {@t0  0}  {^10  1}}} }
set_reset_scenario -name chip_017 {    {chipCore_outer.aonMacro.pd_debug.dbgWrap.dbg_switch.dbg_usb_gtwy.dbg_usb.dbg_usb_ClkRst1.usb2phy_por {reset {@t0 1} {$10 0}}}}
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_pd_nub_cold_resetn
set_reset_scenario -name chipCore_side_east_mtr_soc_amcc_1 {{chipCore_side_east.mtr_soc_amcc_1.mtr_bts_core.mtr_sense_rstn_wro { reset  {@t0  0}  {^10  1}  }}}
set_reset_scenario -name chipCore_side_west_mtr_soc_amcc_1 {{chipCore_side_west.mtr_soc_amcc_1.mtr_bts_core.mtr_sense_rstn_wro { reset  {@t0  0}  {^10  1}  }}}
set_reset_scenario -name chipCore_outer_dispextTop_0_dptx_audio_pipestage_reset_n {{chipCore_outer.dispextTop_0.pd_dispext_dptx.dptx_cio_wrap.dptx_audio_pipestage_reset_n { reset  {@t0  0}  {^10  1}  }}}
set_reset_scenario -name chipCore_outer_dispextTop_1_dptx_audio_pipestage_reset_n {{chipCore_outer.dispextTop_1.pd_dispext_dptx.dptx_cio_wrap.dptx_audio_pipestage_reset_n { reset  {@t0  0}  {^10  1}  }}}
set_reset_scenario -name chipCore_outer_dispextTop_2_dptx_audio_pipestage_reset_n {{chipCore_outer.dispextTop_2.pd_dispext_dptx.dptx_cio_wrap.dptx_audio_pipestage_reset_n { reset  {@t0  0}  {^10  1}  }}}
set_reset_scenario -name chipCore_outer_dispextTop_3_dptx_audio_pipestage_reset_n {{chipCore_outer.dispextTop_3.pd_dispext_dptx.dptx_cio_wrap.dptx_audio_pipestage_reset_n { reset  {@t0  0}  {^10  1}  }}}
set_reset_scenario -name pd_spine_bist_rst_scn { { chipCore_inner.pd_pmgrClkGen.pmgrClkGen.pmgrClkGenAfcComp.csr_spine_bist_rst_n {reset {@t0 0}}} }
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_spm_aic_soft_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_spm_ps_soft_reset_aic
set_rdc_false_path -from_sig {chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afc_d2d_0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afc_d2d_1_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afc_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afi_d2d_0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afi_d2d_1_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afi_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc0_ioa_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc0_ls_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc0_lw0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_ioa_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_ls_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_lw0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_lw1_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_ioa_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_ls_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_lw0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_lw1_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc7_ioa_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc7_ls_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc7_lw0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afr_d2d_0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afr_d2d_1_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc0_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc2_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc4_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc6_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_00_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_01_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_02_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_03_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_08_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_09_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_10_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_11_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_16_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_17_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_18_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_19_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_24_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_25_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_26_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_27_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_cpu_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_fe_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_sys_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_cpu_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_fe_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_sys_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_cpu_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_fe_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_sys_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_cpu_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_fe_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_sys_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_pmp_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_scodec_streaming_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_scodec_uncond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_venc0_sys_uncond_ret_rst_en}
set_rdc_false_path -from_sig {chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afc_d2d_0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afc_d2d_1_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afc_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afi_d2d_0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afi_d2d_1_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afi_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc0_ioa_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc0_ls_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc0_lw0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_ioa_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_ls_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_lw0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc1_lw1_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_ioa_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_ls_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_lw0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc2_lw1_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc7_ioa_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc7_ls_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afnc7_lw0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afr_d2d_0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_afr_d2d_1_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc0_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc2_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc4_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_amcc6_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_00_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_01_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_02_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_03_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_08_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_09_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_10_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_11_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_16_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_17_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_18_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_19_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_24_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_25_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_26_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dcs_27_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_cpu_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_fe_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_sys_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_cpu_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_fe_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_sys_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_cpu_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_fe_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_sys_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_cpu_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_fe_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_sys_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_pmp_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_scodec_streaming_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_scodec_uncond_ret_clk_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_venc0_sys_uncond_ret_clk_en}
set_rdc_false_path -from_sig {chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_ioa_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_ls_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_lw0_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_lw1_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc4_ioa_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc4_ls_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc4_lw0_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc5_ioa_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc5_ls_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc5_lw0_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc6_ioa_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc6_ls_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc6_lw0_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc1_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc3_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc5_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc7_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_cpu_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ans_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_ge_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_gp_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_st1_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_st_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_04_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_05_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_06_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_07_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_12_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_13_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_14_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_15_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_20_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_21_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_22_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_23_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_28_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_29_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_30_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_31_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cpu_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_fe_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_sys_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_cpu_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_sys_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_msr0_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_msr1_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_sep_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_sio_uncond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_venc1_sys_uncond_ret_clk_en}
set_rdc_false_path -from_sig {chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_ioa_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_ls_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_lw0_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc3_lw1_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc4_ioa_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc4_ls_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc4_lw0_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc5_ioa_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc5_ls_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc5_lw0_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc6_ioa_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc6_ls_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_afnc6_lw0_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc1_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc3_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc5_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_amcc7_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_cpu_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ans_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_ge_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_gp_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_st1_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_apcie_sys_st_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_04_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_05_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_06_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_07_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_12_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_13_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_14_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_15_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_20_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_21_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_22_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_23_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_28_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_29_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_30_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_dcs_31_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cpu_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_fe_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_sys_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_cpu_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_sys_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_msr0_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_msr1_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_sep_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_sio_uncond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_venc1_sys_uncond_ret_rst_en}
set_rdc_false_path -from_sig {chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_base_dpe_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_cpu_archgti_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_cpu_runret_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_af_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_dpe_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_sne_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_blc_datapath_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_brc_datapath_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cmb_datapath_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cpu_archorgtiret_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cpu_runret_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_gp0_datapath_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_gp1_datapath_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_gpl_datapath_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_ppp_datapath_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_bea_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_beb_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_dmachaining_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_rast_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_tile_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_auxpyr_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_auxscl_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_bayer4_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_clrbe4_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_clrfe_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_msbe4_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_msfe4_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_qdempyr_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_rawscale_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_cpu_archgti_cond_ret_clk_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_cpu_runret_cond_ret_clk_en}
set_rdc_false_path -from_sig {chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_base_dpe_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_cpu_archgti_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_cpu_runret_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_af_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_dpe_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_ane_sys_sne_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_blc_datapath_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_brc_datapath_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cmb_datapath_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cpu_archorgtiret_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_cpu_runret_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_gp0_datapath_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_gp1_datapath_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_gpl_datapath_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_disp_ppp_datapath_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_bea_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_beb_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_dmachaining_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_rast_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_be_tile_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_auxpyr_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_auxscl_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_bayer4_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_clrbe4_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_clrfe_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_msbe4_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_msfe4_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_qdempyr_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_clr_rawscale_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_cpu_archgti_cond_ret_rst_en chipCore_outer.pd_pmgr_east.pmgr_soc_east.pmgr_reset.pmgr_isp_cpu_runret_cond_ret_rst_en}
set_rdc_false_path -from_sig {chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_cpu_archorgtiret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_cpu_runret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_gp0_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_gp1_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_gpl_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext0_ppp_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_cpu_archorgtiret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_cpu_runret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_gp0_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_gp1_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_gpl_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext1_ppp_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_cpu_archorgtiret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_cpu_runret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_gp0_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_gp1_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_gpl_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext2_ppp_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_cpu_archorgtiret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_cpu_runret_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_gp0_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_gp1_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_gpl_datapath_cond_ret_rst_en chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_reset.pmgr_dispext3_ppp_datapath_cond_ret_rst_en}
set_rdc_false_path -from_sig chipCore_inner.pd_spm.pms.pmgr_soc.pmgr_soc_pwrgate_wrap.pmgr_soc_pwrgate.pd_fab2_acc_pwr_afi_afc_pwr_pgctl_uncond_ret_mem_sd
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_spm_pmgr_block_reset_afc
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll0_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll1_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll2_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll3_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll4_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll5_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll6_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll7_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll8_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll_disp0_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll_disp1_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll_fab_csr_ctl_pll_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pll_mcuref_dig_reset
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pmgrPllsFAB_apb_async_dst_handshake_1
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pmgrPllsFAB_apb_async_dst_handshake_3
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_inner_pd_pmgrClkGen_pmgrclkgen_async_src_handshake_3
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_warm_reset -to_scenario chipCore_side_east_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_warm_reset -to_scenario chipCore_side_west_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_all_reset -to_scenario chipCore_side_east_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_all_reset -to_scenario chipCore_side_west_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_watchdog_reset -to_scenario chipCore_side_east_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_watchdog_reset -to_scenario chipCore_side_west_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_aop_svm_reset -to_scenario chipCore_side_east_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_aop_svm_reset -to_scenario chipCore_side_west_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_pmgr_s2r_entry -to_scenario chipCore_side_east_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_outer_aonMacro_pd_nub_pmgr_s2r_entry -to_scenario chipCore_side_west_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_side_east_mtr_soc_amcc_1
set_rdc_false_path -from_scenario chipCore_inner_pd_spm_main_resetn -to_scenario chipCore_side_west_mtr_soc_amcc_1
