{
   "ActiveEmotionalView":"Default View",
   "Addressing View_Layers":"/axi_ethernet_0_gtref_clk_out:false|/axi_ethernet_3_fifo_s2mm_prmry_reset_out_n:false|/axi_ethernet_0_rxuserclk_out:false|/axi_ethernet_4_fifo_mm2s_cntrl_reset_out_n:false|/axi_ethernet_1_phy_rst_n:false|/timestamp_0_timestamp_r:false|/clk_wiz_1_clk_out2:false|/axi_ethernet_4_fifo_mm2s_prmry_reset_out_n:false|/Net5:false|/rst_ps8_0_100M_peripheral_aresetn:false|/Net1:false|/axi_ethernet_0_rxuserclk2_out:false|/Net6:false|/axi_ethernet_3_fifo_mm2s_prmry_reset_out_n:false|/axi_ethernet_0_userclk_out:false|/axi_ethernet_2_fifo_s2mm_prmry_reset_out_n:false|/Net2:false|/clk_wiz_0_clk_out2:false|/axi_ethernet_2_fifo_mm2s_cntrl_reset_out_n:false|/axi_ethernet_2_phy_rst_n:false|/axi_ethernet_2_fifo_mm2s_prmry_reset_out_n:false|/zynq_ultra_ps_e_0_pl_resetn0:false|/zynq_ultra_ps_e_0_pl_clk0:false|/axi_ethernet_3_fifo_mm2s_cntrl_reset_out_n:false|/rst_sw_mac_100M_peripheral_aresetn:false|/axi_ethernet_0_pma_reset_out:false|/zynq_ultra_ps_e_0_pl_clk1:false|/clk_wiz_1_clk_out1:false|/axi_ethernet_0_userclk2_out:false|/Net4:false|/rst_sw_mac_100M_interconnect_aresetn:false|/Net3:false|/rst_ps8_0_100M_interconnect_aresetn:false|/axi_ethernet_4_fifo_s2mm_prmry_reset_out_n:false|/axi_ethernet_0_phy_rst_n:false|",
   "Addressing View_ScaleFactor":"1.43054",
   "Addressing View_TopLeft":"2213,2195",
   "Default View_Layers":"/axi_ethernet_0_gtref_clk_out:true|/axi_ethernet_3_fifo_s2mm_prmry_reset_out_n:true|/axi_ethernet_0_rxuserclk_out:true|/axi_ethernet_4_fifo_mm2s_cntrl_reset_out_n:true|/axi_ethernet_1_phy_rst_n:true|/timestamp_0_timestamp_r:true|/clk_wiz_1_clk_out2:true|/axi_ethernet_4_fifo_mm2s_prmry_reset_out_n:true|/Net5:true|/rst_ps8_0_100M_peripheral_aresetn:true|/Net1:true|/axi_ethernet_0_rxuserclk2_out:true|/Net6:true|/axi_ethernet_3_fifo_mm2s_prmry_reset_out_n:true|/axi_ethernet_0_userclk_out:true|/axi_ethernet_2_fifo_s2mm_prmry_reset_out_n:true|/Net2:true|/clk_wiz_0_clk_out2:true|/axi_ethernet_2_fifo_mm2s_cntrl_reset_out_n:true|/axi_ethernet_2_phy_rst_n:true|/axi_ethernet_2_fifo_mm2s_prmry_reset_out_n:true|/zynq_ultra_ps_e_0_pl_resetn0:true|/zynq_ultra_ps_e_0_pl_clk0:true|/axi_ethernet_3_fifo_mm2s_cntrl_reset_out_n:true|/rst_sw_mac_100M_peripheral_aresetn:true|/axi_ethernet_0_pma_reset_out:true|/zynq_ultra_ps_e_0_pl_clk1:true|/clk_wiz_1_clk_out1:true|/axi_ethernet_0_userclk2_out:true|/Net4:true|/rst_sw_mac_100M_interconnect_aresetn:true|/Net3:true|/rst_ps8_0_100M_interconnect_aresetn:true|/axi_ethernet_4_fifo_s2mm_prmry_reset_out_n:true|/axi_ethernet_0_phy_rst_n:true|",
   "Default View_ScaleFactor":"1.06066",
   "Default View_TopLeft":"2514,954",
   "Display-PortTypeClock":"true",
   "Display-PortTypeData":"true",
   "Display-PortTypeOthers":"true",
   "Display-PortTypeReset":"true",
   "ExpandedHierarchyInLayout":"",
   "PinnedPorts":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:10.0 TLS
#  -string -flagsOSRD
preplace port mdio_sw0 -pg 1 -lvl 8 -x 3640 -y 1130 -defaultsOSRD
preplace port mdio_sw1 -pg 1 -lvl 8 -x 3640 -y 180 -defaultsOSRD
preplace port mdio_sw2 -pg 1 -lvl 8 -x 3640 -y 660 -defaultsOSRD
preplace port sgmii_sw0 -pg 1 -lvl 8 -x 3640 -y 1150 -defaultsOSRD
preplace port sgmii_sw2 -pg 1 -lvl 8 -x 3640 -y 680 -defaultsOSRD
preplace port mdio_ps_enet0 -pg 1 -lvl 8 -x 3640 -y 2170 -defaultsOSRD
preplace port ps_enet0 -pg 1 -lvl 8 -x 3640 -y 2190 -defaultsOSRD
preplace port mdio_ps_enet1 -pg 1 -lvl 8 -x 3640 -y 1890 -defaultsOSRD
preplace port ps_enet1 -pg 1 -lvl 8 -x 3640 -y 1910 -defaultsOSRD
preplace port mdio_ps_enet2 -pg 1 -lvl 8 -x 3640 -y 2530 -defaultsOSRD
preplace port ps_enet2 -pg 1 -lvl 8 -x 3640 -y 2550 -defaultsOSRD
preplace port mgt_clk_sw0 -pg 1 -lvl 0 -x -50 -y 710 -defaultsOSRD
preplace port sgmii_sw1 -pg 1 -lvl 8 -x 3640 -y 200 -defaultsOSRD
preplace port GPIO -pg 1 -lvl 8 -x 3640 -y 2440 -defaultsOSRD
preplace port lin_tx_9 -pg 1 -lvl 8 -x 3640 -y 6610 -defaultsOSRD
preplace port lin_rx_9 -pg 1 -lvl 0 -x -50 -y 7700 -defaultsOSRD
preplace port lin_rx_8 -pg 1 -lvl 0 -x -50 -y 7680 -defaultsOSRD
preplace port lin_tx_8 -pg 1 -lvl 8 -x 3640 -y 6450 -defaultsOSRD
preplace port lin_tx_7 -pg 1 -lvl 8 -x 3640 -y 6290 -defaultsOSRD
preplace port lin_rx_7 -pg 1 -lvl 0 -x -50 -y 6330 -defaultsOSRD
preplace port lin_tx_6 -pg 1 -lvl 8 -x 3640 -y 6130 -defaultsOSRD
preplace port lin_rx_6 -pg 1 -lvl 0 -x -50 -y 6310 -defaultsOSRD
preplace port lin_tx_5 -pg 1 -lvl 8 -x 3640 -y 5970 -defaultsOSRD
preplace port lin_rx_5 -pg 1 -lvl 0 -x -50 -y 5640 -defaultsOSRD
preplace port lin_tx_4 -pg 1 -lvl 8 -x 3640 -y 5810 -defaultsOSRD
preplace port lin_rx_4 -pg 1 -lvl 0 -x -50 -y 5620 -defaultsOSRD
preplace port lin_tx_3 -pg 1 -lvl 8 -x 3640 -y 5650 -defaultsOSRD
preplace port lin_rx_3 -pg 1 -lvl 0 -x -50 -y 5600 -defaultsOSRD
preplace port lin_tx_2 -pg 1 -lvl 8 -x 3640 -y 5490 -defaultsOSRD
preplace port lin_rx_2 -pg 1 -lvl 0 -x -50 -y 5530 -defaultsOSRD
preplace port lin_tx_1 -pg 1 -lvl 8 -x 3640 -y 5330 -defaultsOSRD
preplace port lin_rx_1 -pg 1 -lvl 0 -x -50 -y 5390 -defaultsOSRD
preplace port lin_tx_0 -pg 1 -lvl 8 -x 3640 -y 5170 -defaultsOSRD
preplace port lin_rx_0 -pg 1 -lvl 0 -x -50 -y 5370 -defaultsOSRD
preplace port lin_tx_10 -pg 1 -lvl 8 -x 3640 -y 6930 -defaultsOSRD
preplace port lin_rx_10 -pg 1 -lvl 0 -x -50 -y 7740 -defaultsOSRD
preplace port lin_tx_11 -pg 1 -lvl 8 -x 3640 -y 6770 -defaultsOSRD
preplace port lin_rx_11 -pg 1 -lvl 0 -x -50 -y 7720 -defaultsOSRD
preplace port card1_can_tx_1 -pg 1 -lvl 8 -x 3640 -y 3020 -defaultsOSRD
preplace port card1_can_tx_2 -pg 1 -lvl 8 -x 3640 -y 3230 -defaultsOSRD
preplace port card1_can_tx_3 -pg 1 -lvl 8 -x 3640 -y 3640 -defaultsOSRD
preplace port card1_can_tx_4 -pg 1 -lvl 8 -x 3640 -y 3820 -defaultsOSRD
preplace port card1_can_tx_5 -pg 1 -lvl 8 -x 3640 -y 3430 -defaultsOSRD
preplace port card1_can_tx_6 -pg 1 -lvl 8 -x 3640 -y 4020 -defaultsOSRD
preplace port card1_can_tx_7 -pg 1 -lvl 8 -x 3640 -y 4220 -defaultsOSRD
preplace port card1_can_tx_8 -pg 1 -lvl 8 -x 3640 -y 5020 -defaultsOSRD
preplace port card1_can_tx_9 -pg 1 -lvl 8 -x 3640 -y 4620 -defaultsOSRD
preplace port card1_can_tx_10 -pg 1 -lvl 8 -x 3640 -y 4420 -defaultsOSRD
preplace port card1_can_tx_11 -pg 1 -lvl 8 -x 3640 -y 4820 -defaultsOSRD
preplace port card1_can_tx_0 -pg 1 -lvl 8 -x 3640 -y 2820 -defaultsOSRD
preplace port card1_can_rx_0 -pg 1 -lvl 0 -x -50 -y 2900 -defaultsOSRD
preplace port card1_can_rx_1 -pg 1 -lvl 0 -x -50 -y 3100 -defaultsOSRD
preplace port card1_can_rx_2 -pg 1 -lvl 0 -x -50 -y 3310 -defaultsOSRD
preplace port card1_can_rx_3 -pg 1 -lvl 0 -x -50 -y 4240 -defaultsOSRD
preplace port card1_can_rx_4 -pg 1 -lvl 0 -x -50 -y 4260 -defaultsOSRD
preplace port card1_can_rx_5 -pg 1 -lvl 0 -x -50 -y 3510 -defaultsOSRD
preplace port card1_can_rx_6 -pg 1 -lvl 0 -x -50 -y 4280 -defaultsOSRD
preplace port card1_can_rx_7 -pg 1 -lvl 0 -x -50 -y 4300 -defaultsOSRD
preplace port card1_can_rx_8 -pg 1 -lvl 0 -x -50 -y 4740 -defaultsOSRD
preplace port card1_can_rx_9 -pg 1 -lvl 0 -x -50 -y 4700 -defaultsOSRD
preplace port card1_can_rx_10 -pg 1 -lvl 0 -x -50 -y 4500 -defaultsOSRD
preplace port card1_can_rx_11 -pg 1 -lvl 0 -x -50 -y 4720 -defaultsOSRD
preplace port uart_tx_1 -pg 1 -lvl 8 -x 3640 -y 8380 -defaultsOSRD
preplace port uart_tx_2 -pg 1 -lvl 8 -x 3640 -y 7300 -defaultsOSRD
preplace port uart_tx_3 -pg 1 -lvl 8 -x 3640 -y 7480 -defaultsOSRD
preplace port uart_tx_4 -pg 1 -lvl 8 -x 3640 -y 7660 -defaultsOSRD
preplace port uart_tx_5 -pg 1 -lvl 8 -x 3640 -y 7840 -defaultsOSRD
preplace port uart_tx_6 -pg 1 -lvl 8 -x 3640 -y 8020 -defaultsOSRD
preplace port uart_tx_7 -pg 1 -lvl 8 -x 3640 -y 8200 -defaultsOSRD
preplace port uart_tx_0 -pg 1 -lvl 8 -x 3640 -y 7120 -defaultsOSRD
preplace port uart_rx_0 -pg 1 -lvl 0 -x -50 -y 7760 -defaultsOSRD
preplace port uart_rx_1 -pg 1 -lvl 0 -x -50 -y 8460 -defaultsOSRD
preplace port uart_rx_2 -pg 1 -lvl 0 -x -50 -y 7780 -defaultsOSRD
preplace port uart_rx_3 -pg 1 -lvl 0 -x -50 -y 7800 -defaultsOSRD
preplace port uart_rx_4 -pg 1 -lvl 0 -x -50 -y 7820 -defaultsOSRD
preplace port uart_rx_5 -pg 1 -lvl 0 -x -50 -y 7920 -defaultsOSRD
preplace port uart_rx_6 -pg 1 -lvl 0 -x -50 -y 8100 -defaultsOSRD
preplace port uart_rx_7 -pg 1 -lvl 0 -x -50 -y 8280 -defaultsOSRD
preplace inst CHIPDLIN_0 -pg 1 -lvl 6 -x 2970 -y 5190 -defaultsOSRD
preplace inst CHIPDLIN_1 -pg 1 -lvl 6 -x 2970 -y 5350 -defaultsOSRD
preplace inst CHIPDLIN_2 -pg 1 -lvl 6 -x 2970 -y 5510 -defaultsOSRD
preplace inst CHIPDLIN_3 -pg 1 -lvl 6 -x 2970 -y 5670 -defaultsOSRD
preplace inst CHIPDLIN_4 -pg 1 -lvl 6 -x 2970 -y 5830 -defaultsOSRD
preplace inst CHIPDLIN_5 -pg 1 -lvl 6 -x 2970 -y 5990 -defaultsOSRD
preplace inst CHIPDLIN_6 -pg 1 -lvl 6 -x 2970 -y 6150 -defaultsOSRD
preplace inst CHIPDLIN_7 -pg 1 -lvl 6 -x 2970 -y 6310 -defaultsOSRD
preplace inst axi_ethernet_sw0_fifo -pg 1 -lvl 5 -x 2120 -y 1170 -defaultsOSRD
preplace inst axi_ethernet_1 -pg 1 -lvl 6 -x 2970 -y 240 -defaultsOSRD
preplace inst axi_ethernet_sw1_fifo -pg 1 -lvl 5 -x 2120 -y 130 -defaultsOSRD
preplace inst axi_ethernet_2 -pg 1 -lvl 6 -x 2970 -y 720 -defaultsOSRD
preplace inst axi_ethernet_sw2_fifo -pg 1 -lvl 5 -x 2120 -y 650 -defaultsOSRD
preplace inst ps8_1_axi_periph -pg 1 -lvl 2 -x 580 -y 1450 -defaultsOSRD
preplace inst axi_xc_lin_ipcore -pg 1 -lvl 5 -x 2120 -y 5970 -defaultsOSRD
preplace inst axi_xc_canfd_ipcore -pg 1 -lvl 5 -x 2120 -y 3910 -defaultsOSRD
preplace inst canfd_0 -pg 1 -lvl 6 -x 2970 -y 2800 -defaultsOSRD
preplace inst canfd_1 -pg 1 -lvl 6 -x 2970 -y 3000 -defaultsOSRD
preplace inst canfd_2 -pg 1 -lvl 6 -x 2970 -y 3210 -defaultsOSRD
preplace inst canfd_5 -pg 1 -lvl 6 -x 2970 -y 3410 -defaultsOSRD
preplace inst canfd_6 -pg 1 -lvl 6 -x 2970 -y 4000 -defaultsOSRD
preplace inst canfd_7 -pg 1 -lvl 6 -x 2970 -y 4200 -defaultsOSRD
preplace inst canfd_8 -pg 1 -lvl 6 -x 2970 -y 5000 -defaultsOSRD
preplace inst canfd_9 -pg 1 -lvl 6 -x 2970 -y 4600 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 5 -x 2120 -y 1380 -defaultsOSRD
preplace inst clk_wiz_canfd -pg 1 -lvl 5 -x 2120 -y 3170 -defaultsOSRD
preplace inst gmii_to_rgmii_0 -pg 1 -lvl 6 -x 2970 -y 2270 -defaultsOSRD
preplace inst gmii_to_rgmii_1 -pg 1 -lvl 6 -x 2970 -y 1940 -defaultsOSRD
preplace inst gmii_to_rgmii_2 -pg 1 -lvl 6 -x 2970 -y 2580 -defaultsOSRD
preplace inst rst_sw_mac_100M -pg 1 -lvl 1 -x 220 -y 1410 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 2 -x 580 -y 4970 -defaultsOSRD
preplace inst rst_ps8_0_100M -pg 1 -lvl 1 -x 220 -y 4850 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 5 -x 2120 -y 2460 -defaultsOSRD
preplace inst canfd_10 -pg 1 -lvl 6 -x 2970 -y 4400 -defaultsOSRD
preplace inst canfd_11 -pg 1 -lvl 6 -x 2970 -y 4800 -defaultsOSRD
preplace inst canfd_3 -pg 1 -lvl 6 -x 2970 -y 3620 -defaultsOSRD
preplace inst canfd_4 -pg 1 -lvl 6 -x 2970 -y 3800 -defaultsOSRD
preplace inst axi_uart16550_0 -pg 1 -lvl 6 -x 2970 -y 7110 -defaultsOSRD
preplace inst axi_uart16550_1 -pg 1 -lvl 6 -x 2970 -y 8370 -defaultsOSRD
preplace inst axi_uart16550_2 -pg 1 -lvl 6 -x 2970 -y 7290 -defaultsOSRD
preplace inst axi_uart16550_3 -pg 1 -lvl 6 -x 2970 -y 7470 -defaultsOSRD
preplace inst axi_uart16550_4 -pg 1 -lvl 6 -x 2970 -y 7650 -defaultsOSRD
preplace inst axi_uart16550_5 -pg 1 -lvl 6 -x 2970 -y 7830 -defaultsOSRD
preplace inst axi_uart16550_6 -pg 1 -lvl 6 -x 2970 -y 8010 -defaultsOSRD
preplace inst axi_uart16550_7 -pg 1 -lvl 6 -x 2970 -y 8190 -defaultsOSRD
preplace inst axi_xc_uart_ipcore -pg 1 -lvl 5 -x 2120 -y 7450 -defaultsOSRD
preplace inst axi_uartlite_0 -pg 1 -lvl 3 -x 1000 -y 5130 -defaultsOSRD
preplace inst axi_uartlite_1 -pg 1 -lvl 3 -x 1000 -y 5290 -defaultsOSRD
preplace inst sgmii_signal_detect -pg 1 -lvl 4 -x 1450 -y 400 -defaultsOSRD
preplace inst timestamp_0 -pg 1 -lvl 3 -x 1000 -y 4990 -defaultsOSRD
preplace inst axi_xc_ps_clu -pg 1 -lvl 4 -x 1450 -y 4880 -defaultsOSRD
preplace inst axi_xc_ps_mac -pg 1 -lvl 4 -x 1450 -y 2040 -defaultsOSRD
preplace inst CHIPDLIN_8 -pg 1 -lvl 6 -x 2970 -y 6470 -defaultsOSRD
preplace inst CHIPDLIN_9 -pg 1 -lvl 6 -x 2970 -y 6630 -defaultsOSRD
preplace inst axi_xc_mac2_ipcore -pg 1 -lvl 4 -x 1450 -y 900 -defaultsOSRD
preplace inst axi_xc_mac0_ipcore -pg 1 -lvl 4 -x 1450 -y 1280 -defaultsOSRD
preplace inst axi_xc_mac1_ipcore -pg 1 -lvl 4 -x 1450 -y 1690 -defaultsOSRD
preplace inst axi_clu_ipcore -pg 1 -lvl 4 -x 1450 -y 5340 -defaultsOSRD
preplace inst axi_ethernet_sw2_fifo1 -pg 1 -lvl 7 -x 3440 -y 1280 -defaultsOSRD
preplace inst axi_ethernet_sw1_fifo1 -pg 1 -lvl 7 -x 3440 -y 1480 -defaultsOSRD
preplace inst axi_ethernet_sw0_fifo1 -pg 1 -lvl 7 -x 3440 -y 1680 -defaultsOSRD
preplace inst CHIPDLIN_10 -pg 1 -lvl 6 -x 2970 -y 6950 -defaultsOSRD
preplace inst CHIPDLIN_11 -pg 1 -lvl 6 -x 2970 -y 6790 -defaultsOSRD
preplace inst clu_0 -pg 1 -lvl 3 -x 1000 -y 4820 -defaultsOSRD
preplace inst mac_logger_2 -pg 1 -lvl 3 -x 1000 -y 1530 -defaultsOSRD
preplace inst mac_logger_1 -pg 1 -lvl 3 -x 1000 -y 1690 -defaultsOSRD
preplace inst mac_logger_0 -pg 1 -lvl 3 -x 1000 -y 1340 -defaultsOSRD
preplace inst axi_ethernet_0 -pg 1 -lvl 6 -x 2970 -y 1230 -defaultsOSRD
preplace inst util_ds_buf_0 -pg 1 -lvl 5 -x 2120 -y 430 -defaultsOSRD
preplace inst sgmii_signal_detect1 -pg 1 -lvl 4 -x 1450 -y 600 -defaultsOSRD
preplace inst sgmii_signal_detect2 -pg 1 -lvl 4 -x 1450 -y 500 -defaultsOSRD
preplace inst util_ds_buf_1 -pg 1 -lvl 5 -x 2120 -y 890 -defaultsOSRD
preplace netloc rst_ps8_0_100M_peripheral_aresetn 1 1 5 410 4770 750 4730 1300 4730 1710 3560 2750
preplace netloc rst_ps8_0_100M_interconnect_aresetn 1 1 1 N 4870
preplace netloc axi_ethernet_2_fifo_s2mm_prmry_reset_out_n 1 5 1 2700 1220n
preplace netloc axi_ethernet_3_fifo_mm2s_prmry_reset_out_n 1 5 1 2550 140n
preplace netloc axi_ethernet_3_fifo_mm2s_cntrl_reset_out_n 1 5 1 2540 160n
preplace netloc axi_ethernet_3_fifo_s2mm_prmry_reset_out_n 1 5 1 2530 180n
preplace netloc axi_ethernet_4_fifo_mm2s_prmry_reset_out_n 1 5 1 N 660
preplace netloc axi_ethernet_4_fifo_mm2s_cntrl_reset_out_n 1 5 1 N 680
preplace netloc axi_ethernet_4_fifo_s2mm_prmry_reset_out_n 1 5 1 2750 700n
preplace netloc Net1 1 5 1 2550 280n
preplace netloc Net2 1 1 5 400 2230 NJ 2230 NJ 2230 1610J 2190 2750
preplace netloc Net3 1 5 2 2760 2900 3150
preplace netloc Net4 1 5 2 2790 2100 3140
preplace netloc Net5 1 5 2 2780 2430 3130
preplace netloc Net6 1 5 2 2800 2090 3160
preplace netloc zynq_ultra_ps_e_0_pl_clk1 1 0 7 -30 1510 420 1230 760 1440 1300 1090 1660 250 2570 1440 3230
preplace netloc rst_sw_mac_100M_interconnect_aresetn 1 1 6 400 1220 770 1220 1290 700 1680 240 2520 1430 3250
preplace netloc rst_sw_mac_100M_peripheral_aresetn 1 1 3 410 1210 NJ 1210 1270
preplace netloc clk_wiz_0_clk_out2 1 5 1 2680 1370n
preplace netloc clk_wiz_1_clk_out2 1 5 1 2660 2790n
preplace netloc clk_wiz_1_clk_out1 1 5 2 2720 3520 3160
preplace netloc xlconstant_0_dout 1 4 2 1700 310 2730
preplace netloc gmii_to_rgmii_0_mmcm_locked_out 1 5 2 2770 2110 3130
preplace netloc timestamp_0_timestamp_r 1 2 2 790 4720 1210
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 0 6 20 2240 NJ 2240 NJ 2240 NJ 2240 1680J 2200 2520
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 6 30 4950 430 5170 780 5210 1230 5010 1700 2210 2600
preplace netloc CHIPDLIN_10_txdo 1 6 2 NJ 6610 NJ
preplace netloc lin_rx_10_1 1 0 6 10J 6620 NJ 6620 NJ 6620 NJ 6620 NJ 6620 NJ
preplace netloc lin_rx_9_1 1 0 6 0J 6460 NJ 6460 NJ 6460 NJ 6460 NJ 6460 NJ
preplace netloc CHIPDLIN_9_txdo 1 6 2 NJ 6450 NJ
preplace netloc CHIPDLIN_8_txdo 1 6 2 NJ 6290 NJ
preplace netloc lin_rx_8_1 1 0 6 NJ 6330 NJ 6330 NJ 6330 NJ 6330 NJ 6330 2800J
preplace netloc CHIPDLIN_7_txdo 1 6 2 NJ 6130 NJ
preplace netloc lin_rx_7_1 1 0 6 NJ 6310 NJ 6310 NJ 6310 NJ 6310 NJ 6310 2790J
preplace netloc CHIPDLIN_6_txdo 1 6 2 NJ 5970 NJ
preplace netloc lin_rx_6_1 1 0 6 -30J 5630 NJ 5630 NJ 5630 NJ 5630 NJ 5630 2570J
preplace netloc CHIPDLIN_5_txdo 1 6 2 NJ 5810 NJ
preplace netloc lin_rx_5_1 1 0 6 NJ 5620 NJ 5620 NJ 5620 NJ 5620 NJ 5620 2580J
preplace netloc CHIPDLIN_4_txdo 1 6 2 NJ 5650 NJ
preplace netloc lin_rx_4_1 1 0 6 NJ 5600 NJ 5600 NJ 5600 NJ 5600 NJ 5600 2590J
preplace netloc CHIPDLIN_3_txdo 1 6 2 NJ 5490 NJ
preplace netloc lin_rx_3_1 1 0 6 -30J 5540 NJ 5540 NJ 5540 NJ 5540 1730J 5500 NJ
preplace netloc CHIPDLIN_2_txdo 1 6 2 NJ 5330 NJ
preplace netloc lin_rx_2_1 1 0 6 NJ 5390 NJ 5390 NJ 5390 1240J 5530 1720J 5340 NJ
preplace netloc CHIPDLIN_1_txdo 1 6 2 NJ 5170 NJ
preplace netloc lin_rx_1_1 1 0 6 -20J 4710 NJ 4710 NJ 4710 NJ 4710 NJ 4710 2610J
preplace netloc CHIPDLIN_11_txdo 1 6 2 NJ 6930 NJ
preplace netloc lin_rx_11_1 1 0 6 30J 6940 NJ 6940 NJ 6940 NJ 6940 NJ 6940 NJ
preplace netloc CHIPDLIN_12_txdo 1 6 2 NJ 6770 NJ
preplace netloc lin_rx_12_1 1 0 6 20J 6780 NJ 6780 NJ 6780 NJ 6780 NJ 6780 NJ
preplace netloc canfd_12_can_phy_tx 1 6 2 NJ 4820 NJ
preplace netloc canfd_11_can_phy_tx 1 6 2 NJ 4420 NJ
preplace netloc canfd_10_can_phy_tx 1 6 2 NJ 4620 NJ
preplace netloc canfd_9_can_phy_tx 1 6 2 NJ 5020 NJ
preplace netloc canfd_8_can_phy_tx 1 6 2 NJ 4220 NJ
preplace netloc canfd_7_can_phy_tx 1 6 2 NJ 4020 NJ
preplace netloc canfd_6_can_phy_tx 1 6 2 NJ 3430 NJ
preplace netloc canfd_5_can_phy_tx 1 6 2 NJ 3820 NJ
preplace netloc canfd_4_can_phy_tx 1 6 2 NJ 3640 NJ
preplace netloc canfd_3_can_phy_tx 1 6 2 NJ 3230 NJ
preplace netloc canfd_2_can_phy_tx 1 6 2 NJ 3020 NJ
preplace netloc canfd_1_can_phy_tx 1 6 2 NJ 2820 NJ
preplace netloc card1_can_rx_1_1 1 0 7 NJ 2900 NJ 2900 NJ 2900 NJ 2900 NJ 2900 2710J 3100 3140
preplace netloc card1_can_rx_2_1 1 0 7 NJ 3100 NJ 3100 NJ 3100 NJ 3100 NJ 3100 2690J 3110 3130
preplace netloc card1_can_rx_3_1 1 0 7 NJ 3310 NJ 3310 NJ 3310 NJ 3310 NJ 3310 NJ 3310 3130
preplace netloc card1_can_rx_4_1 1 0 7 NJ 4240 NJ 4240 NJ 4240 NJ 4240 1610J 4300 NJ 4300 3140
preplace netloc card1_can_rx_5_1 1 0 7 -10J 4630 NJ 4630 NJ 4630 NJ 4630 NJ 4630 2630J 4700 3150
preplace netloc card1_can_rx_6_1 1 0 7 NJ 3510 NJ 3510 NJ 3510 NJ 3510 NJ 3510 NJ 3510 3130
preplace netloc card1_can_rx_7_1 1 0 7 -20J 3570 NJ 3570 NJ 3570 NJ 3570 NJ 3570 2730J 3900 3130
preplace netloc card1_can_rx_8_1 1 0 7 -30J 3550 NJ 3550 NJ 3550 NJ 3550 NJ 3550 2720J 4100 3130
preplace netloc card1_can_rx_9_1 1 0 7 -30J 4690 NJ 4690 NJ 4690 NJ 4690 NJ 4690 2620J 5100 3130
preplace netloc card1_can_rx_10_1 1 0 7 NJ 4700 NJ 4700 NJ 4700 1280J 5000 1690J 4900 NJ 4900 3130
preplace netloc card1_can_rx_11_1 1 0 7 NJ 4500 NJ 4500 NJ 4500 NJ 4500 NJ 4500 NJ 4500 3130
preplace netloc card1_can_rx_12_1 1 0 7 -10J 7180 NJ 7180 NJ 7180 NJ 7180 NJ 7180 2530J 7200 3140
preplace netloc uart_rx_1_1 1 0 7 40J 7190 NJ 7190 NJ 7190 NJ 7190 NJ 7190 2520J 7380 3130
preplace netloc uart_rx_2_1 1 0 7 NJ 8460 NJ 8460 NJ 8460 NJ 8460 NJ 8460 NJ 8460 3130
preplace netloc uart_rx_3_1 1 0 7 NJ 7780 NJ 7780 NJ 7780 NJ 7780 NJ 7780 2800J 7740 3150
preplace netloc uart_rx_4_1 1 0 7 NJ 7800 NJ 7800 NJ 7800 NJ 7800 NJ 7800 2510J 7560 3130
preplace netloc uart_rx_5_1 1 0 7 0J 8090 NJ 8090 NJ 8090 NJ 8090 NJ 8090 2520J 8100 3140
preplace netloc uart_rx_6_1 1 0 7 NJ 7920 NJ 7920 NJ 7920 NJ 7920 NJ 7920 NJ 7920 3130
preplace netloc uart_rx_7_1 1 0 7 NJ 8100 NJ 8100 NJ 8100 NJ 8100 NJ 8100 2510J 8470 3150
preplace netloc uart_rx_8_1 1 0 7 NJ 8280 NJ 8280 NJ 8280 NJ 8280 NJ 8280 NJ 8280 3130
preplace netloc axi_uart16550_8_sout 1 6 2 NJ 8200 NJ
preplace netloc axi_uart16550_7_sout 1 6 2 NJ 8020 NJ
preplace netloc axi_uart16550_6_sout 1 6 2 NJ 7840 NJ
preplace netloc axi_uart16550_5_sout 1 6 2 NJ 7660 NJ
preplace netloc axi_uart16550_4_sout 1 6 2 NJ 7480 NJ
preplace netloc axi_uart16550_3_sout 1 6 2 NJ 7300 NJ
preplace netloc axi_uart16550_2_sout 1 6 2 NJ 8380 NJ
preplace netloc axi_uart16550_1_sout 1 6 2 NJ 7120 NJ
preplace netloc axi_ethernet_sw0_fifo_mm2s_prmry_reset_out_n 1 5 1 2720 1180n
preplace netloc axi_ethernet_sw0_fifo_mm2s_cntrl_reset_out_n 1 5 1 2710 1200n
preplace netloc Net 1 5 1 2700 780n
preplace netloc sgmii_signal_detect1_dout 1 4 1 1720 480n
preplace netloc sgmii_signal_detect2_dout 1 4 1 1710 440n
preplace netloc axi_ethernet_2_rxoutclk 1 4 3 1730 1000 NJ 1000 3160
preplace netloc axi_ethernet_0_mmcm_locked_out 1 5 2 2780 970 3150
preplace netloc axi_ethernet_0_userclk_out 1 5 2 2760 990 3140
preplace netloc axi_ethernet_0_userclk2_out 1 5 2 2770 1010 3130
preplace netloc axi_ethernet_0_pma_reset_out 1 5 2 2790 980 3170
preplace netloc axi_ethernet_0_gtref_clk_out 1 5 2 2800 960 3180
preplace netloc axi_ethernet_1_rxoutclk 1 4 3 1720 320 2530J 480 3140
preplace netloc Net7 1 5 1 2540 320n
preplace netloc axi_xc_lin_ipcore_M07_AXI 1 5 1 2550 6000n
preplace netloc axi_xc_lin_ipcore_M05_AXI 1 5 1 N 5960
preplace netloc axi_ethernet_2_mdio 1 6 2 NJ 660 NJ
preplace netloc axi_xc_canfd_ipcore_M01_AXI 1 5 1 2670 2970n
preplace netloc axi_xc_lin_ipcore_M00_AXI 1 5 1 2680 5160n
preplace netloc axi_xc_lin_ipcore_M04_AXI 1 5 1 2800 5800n
preplace netloc zynq_ultra_ps_e_0_GMII_ENET0 1 5 1 2670 2250n
preplace netloc S00_AXI_1 1 1 5 430 690 NJ 690 NJ 690 1690J 760 2530
preplace netloc axi_xc_canfd_ipcore_M03_AXI 1 5 1 2690 3380n
preplace netloc zynq_ultra_ps_e_0_MDIO_ENET1 1 5 1 2640 1860n
preplace netloc axi_ethernet_1_mdio 1 6 2 NJ 180 NJ
preplace netloc zynq_ultra_ps_e_0_MDIO_ENET2 1 5 1 2690 2420n
preplace netloc gmii_to_rgmii_1_RGMII 1 6 2 NJ 1910 NJ
preplace netloc axi_xc_mac2_ipcore_M01_AXI 1 4 2 1630 540 NJ
preplace netloc axi_xc_mac1_ipcore_M02_AXI 1 4 3 1640 1480 NJ 1480 3240J
preplace netloc axi_xc_mac2_ipcore_M02_AXI 1 4 3 1650 1490 NJ 1490 3200J
preplace netloc S00_AXI_3 1 2 2 730J 1140 1200
preplace netloc axi_xc_mac0_ipcore_M00_AXI 1 4 1 1640 1140n
preplace netloc axi_ethernet_1_m_axis_rxd 1 6 1 3260 140n
preplace netloc axi_ethernet_2_m_axis_rxd 1 6 1 3230 620n
preplace netloc ps8_1_axi_periph_M05_AXI 1 2 1 N 1500
preplace netloc axi_xc_canfd_ipcore_M06_AXI 1 5 1 2650 3920n
preplace netloc mac_logger_1_m_axi_fifo_axi_full 1 3 4 1230 1500 1620J 1510 NJ 1510 3260J
preplace netloc axi_xc_uart_ipcore_M07_AXI 1 5 1 2530 7520n
preplace netloc axi_xc_mac1_ipcore_M01_AXI 1 4 2 1600J 20 2520
preplace netloc S00_AXI_6 1 2 2 740 1150 NJ
preplace netloc ps8_1_axi_periph_M03_AXI 1 2 1 750 1310n
preplace netloc mac_logger_0_m_axi_fifo_axi_full 1 3 4 1280 1490 1630J 1500 NJ 1500 3140J
preplace netloc axi_ethernet_4_fifo_AXI_STR_TXD 1 5 1 2510 560n
preplace netloc axi_xc_mac0_ipcore_M02_AXI 1 4 3 1630J 1290 2690J 1450 3210
preplace netloc S00_AXI_5 1 2 2 780J 1430 1260
preplace netloc gmii_to_rgmii_2_MDIO_PHY 1 6 2 NJ 2530 NJ
preplace netloc S01_AXI_7 1 3 1 1260 1170n
preplace netloc S01_AXI_2 1 3 1 1210 790n
preplace netloc ps8_1_axi_periph_M04_AXI 1 2 1 730 1480n
preplace netloc axi_xc_mac2_ipcore_M00_AXI 1 4 1 1650 620n
preplace netloc S01_AXI_6 1 3 1 1260 1580n
preplace netloc axi_xc_ps_mac_M00_AXI 1 4 1 1600 2040n
preplace netloc zynq_ultra_ps_e_0_GPIO_0 1 5 3 NJ 2440 NJ 2440 NJ
preplace netloc axi_xc_uart_ipcore_M01_AXI 1 5 1 2550 7400n
preplace netloc gmii_to_rgmii_0_MDIO_PHY 1 6 2 NJ 2170 NJ
preplace netloc axi_xc_uart_ipcore_M06_AXI 1 5 1 2540 7500n
preplace netloc axi_ethernet_1_sgmii 1 6 2 NJ 200 NJ
preplace netloc axi_xc_lin_ipcore_M09_AXI 1 5 1 2530 6040n
preplace netloc axi_xc_lin_ipcore_M02_AXI 1 5 1 2730 5480n
preplace netloc axi_xc_lin_ipcore_M06_AXI 1 5 1 2560 5980n
preplace netloc axi_xc_canfd_ipcore_M02_AXI 1 5 1 2680 3180n
preplace netloc axi_xc_uart_ipcore_M00_AXI 1 5 1 2510 7080n
preplace netloc axi_xc_uart_ipcore_M03_AXI 1 5 1 N 7440
preplace netloc axi_xc_canfd_ipcore_M07_AXI 1 5 1 2680 3940n
preplace netloc axi_xc_canfd_ipcore_M00_AXI 1 5 1 2650 2770n
preplace netloc axi_ethernet_2_sgmii 1 6 2 NJ 680 NJ
preplace netloc axi_xc_canfd_ipcore_M08_AXI 1 5 1 2670 3960n
preplace netloc axi_xc_lin_ipcore_M08_AXI 1 5 1 2540 6020n
preplace netloc gmii_to_rgmii_1_MDIO_PHY 1 6 2 NJ 1890 NJ
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 1 5 430 2220 NJ 2220 NJ 2220 NJ 2220 2510
preplace netloc axi_ethernet_4_fifo_AXI_STR_TXC 1 5 1 2560 580n
preplace netloc gmii_to_rgmii_2_RGMII 1 6 2 NJ 2550 NJ
preplace netloc axi_xc_lin_ipcore_M01_AXI 1 5 1 2710 5320n
preplace netloc axi_xc_canfd_ipcore_M05_AXI 1 5 1 2690 3900n
preplace netloc axi_ethernet_3_fifo_AXI_STR_TXD 1 5 1 N 80
preplace netloc axi_xc_lin_ipcore_M03_AXI 1 5 1 2790 5640n
preplace netloc zynq_ultra_ps_e_0_MDIO_ENET0 1 5 1 2660 2230n
preplace netloc axi_xc_canfd_ipcore_M11_AXI 1 5 1 2740 3770n
preplace netloc axi_xc_lin_ipcore_M10_AXI 1 5 1 2520 6060n
preplace netloc axi_xc_uart_ipcore_M05_AXI 1 5 1 2560 7480n
preplace netloc axi_ethernet_3_fifo_AXI_STR_TXC 1 5 1 N 100
preplace netloc axi_xc_canfd_ipcore_M09_AXI 1 5 1 2640 3980n
preplace netloc axi_xc_lin_ipcore_M11_AXI 1 5 1 2510 6080n
preplace netloc S01_AXI_5 1 3 1 1200 1700n
preplace netloc axi_xc_ps_clu_M00_AXI 1 4 1 1670 2330n
preplace netloc S00_AXI_4 1 4 1 1630 5360n
preplace netloc axi_clu_ipcore_M01_AXI 1 4 1 1680 5340n
preplace netloc axi_ethernet_3_sgmii 1 6 2 NJ 1150 NJ
preplace netloc S00_AXI_2 1 4 1 1680 3630n
preplace netloc axi_ethernet_3_mdio 1 6 2 NJ 1130 NJ
preplace netloc ps8_0_axi_periph_M03_AXI 1 2 1 740 4990n
preplace netloc axi_xc_mac0_ipcore_M01_AXI 1 4 2 1630J 1060 2720
preplace netloc ps8_0_axi_periph_M04_AXI 1 2 1 730 5010n
preplace netloc S01_AXI_1 1 3 1 1260 4800n
preplace netloc clu_0_m_axi_ps_ddr 1 3 1 N 4820
preplace netloc gmii_to_rgmii_0_RGMII 1 6 2 NJ 2190 NJ
preplace netloc axi_ethernet_3_m_axis_rxd 1 6 1 3220 1090n
preplace netloc axi_xc_canfd_ipcore_M04_AXI 1 5 1 2700 3880n
preplace netloc axi_xc_canfd_ipcore_M10_AXI 1 5 1 2710 3590n
preplace netloc axi_ethernet_sw0_fifo_AXI_STR_TXD 1 5 1 2700 1120n
preplace netloc mac_logger_0_m_axi_ps 1 3 1 1240 1540n
preplace netloc S02_AXI_2 1 3 1 1250 1350n
preplace netloc ps8_0_axi_periph_M00_AXI 1 2 2 770 4910 1250J
preplace netloc ps8_0_axi_periph_M02_AXI 1 2 1 N 4970
preplace netloc ps8_0_axi_periph_M01_AXI 1 2 1 760 4790n
preplace netloc zynq_ultra_ps_e_0_GMII_ENET2 1 5 1 2720 2400n
preplace netloc axi_ethernet_sw0_fifo_AXI_STR_TXC 1 5 1 2700 1140n
preplace netloc axi_xc_mac1_ipcore_M00_AXI 1 4 1 1610 100n
preplace netloc mac_logger_2_m_axi_fifo_axi_full 1 3 4 1220J 1470 NJ 1470 NJ 1470 3190
preplace netloc axi_xc_uart_ipcore_M02_AXI 1 5 1 2800 7260n
preplace netloc axi_xc_uart_ipcore_M04_AXI 1 5 1 2580 7460n
preplace netloc zynq_ultra_ps_e_0_GMII_ENET1 1 5 1 2650 1880n
preplace netloc mgt_clk_sw0_1 1 0 6 NJ 710 NJ 710 NJ 710 NJ 710 1670J 770 2710J
levelinfo -pg 1 -50 220 580 1000 1450 2120 2970 3440 3640
pagesize -pg 1 -db -bbox -sgen -220 0 3810 8480
"
}
{
   "da_aeth_cnt":"6",
   "da_axi4_cnt":"19",
   "da_board_cnt":"58",
   "da_clkrst_cnt":"190"
}
