# Eksamensoppgave i TDT4160 datamaskiner og digitalteknikk, høsten 2015

## Oppgave 1: Oppstart, litt av vhert (25%)

a.  
**ISA** - (Instruction Set Architecture)  
Formel for klokkefrekvens = 1/t.  
Ved pipelining angis klokkefrekvensen ved det tregeste steget.

Alternativ 1 uten pipeline:
- 1 / t = 1 / 40ns * 1000 = 25Mhz 

Alternativ 2 med pipeline:
- Stage 3 er tregest med 20ns.
- 1/20 * 1000 = 50Mhz

Alternativ 3 med pipeline:
- Stage 5 er tregest med 10ns.
- 1/10 * 1000 = 1000Mhz

Ved å ta hensyn til det tregeste steget, og beregne klokkeperioden ut i fra det, så vil vi se at det i alternativ 2 og alternativ 3 er mulig å øke klokkefrekvensen betraktelig i forhold til alternativ 1 der det ikke er pipeline. 

b.  
RAM aksesstid: *0.5µs.*  
Ny RAM (dobbelt så stor) aksesstid: *2µs*.  
Cache aksesstid: 0.025µs.  
Hit ratio (trefforholdstall) er 90%.

Ny gjennomsnittlig aksesstid:  

```math
Average Memory Access Time (AMAT) = Hit Latency (Cache access time) + Miss Rate (1 - hit rate) * Average Miss Penalty

= H + (1 - HR) * AMP
```

Hurtigbufferen prøver å ha data klart fra RAM. Dersom vi ikke finner dataen der (Miss rate kicker inn) så må den hente data helt fra RAM, og dette har en aksesstid på 2µs. 

c.  
En superscalar er en prosessor som lar deg utføre flere instruksjoner per klokkesyklus. Dette er da prosessorer med flere kjerner.

d.  
En SIMD-prosessor er en *Single Instruction stream Multiple Data stream*.  
Det er en parallellprosessorklasse der flere prosessorer utfører samme instruksjon på forskjellige data. Brukes ofte på arrays og grafikk.

e.  
**ILP** = Instruction Level Parallelism.  
**ISA** = Instruction Level Architecture.

ILP angir mengden instruksjoner som utføres samtidig. F.eks. pipelines med flere steg (dybde) vil få en høyere ILG enn med få steg.

ILP er *ikke* definert på ISA-nivå. ISA definerer instruksjonene logisk. En ISA kan ikke ha flere alternative mikroarkitekturer med forskjellig ytelse (med forskjellig ILP).


## Oppgave 2: Digitalt logisk nivå (25% (10 % PÅ A, 5 % PÅ B OG 10% PÅ C))

a.  
  i)
  ```
  A15 -> A0 == 16 bit address buss
  
  RAM 1:
  Dekod:
  0000 XXXX XXXX XXXX

  Høy:
  0000 1111 1111 1111 => Hex: 0FFF

  Lav:
  0000 0000 0000 0000 => Hex: 0000


  RAM 2:
  Dekod:
  1000 0XXX XXXX XXXX

  Høy:
  1000 0111 1111 1111 => Hex: 87FF

  Lav:
  1000 0000 0000 0000 => Hex: 8000

  
  ROM:
  Dekod:
  1111 XXXX XXXX XXXX

  Høy:
  1111 1111 1111 1111 => Hex: FFFF

  Lav:
  1111 0000 0000 0000 => Hex: F000

  ```

  ii)  
  Det er plass mellom RAM 1 og RAM 2.  
  Fra hex (1000 til 7FFF).

  Det er også plass mellom RAM 2 og ROM.  
  Fra hex (8800 til EFFF)

b.
