[{"categories":["半导体技术","投资分析"],"content":"作者：XiaoLuoInvest | 日期：2026年2月17日 | 分类：[半导体技术, 内存制造, 3D集成] ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:0:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"引言：揭开HBM制造的神秘面纱 当您使用ChatGPT获得即时回复，或观看AI生成的4K视频时，背后是HBM技术的高效运作。但很少有人知道，这些性能奇迹是如何从硅片变成产品的。本文将带您深入HBM制造的全过程，从晶圆到最终封装，揭示这项3D堆叠技术的每一个关键步骤。 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:1:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"第一部分：HBM制造全流程解析 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:2:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"1.1 制造流程总览 HBM的制造是一个高度复杂的多步骤过程，我们可以将其分为四个主要阶段： HBM制造四阶段： ├── 第一阶段：晶圆制备 │ ├── DRAM晶圆制造 │ ├── 逻辑晶圆制造 │ └── 中介层晶圆制造 ├── 第二阶段：TSV加工 │ ├── 深孔刻蚀 │ ├── 绝缘层沉积 │ ├── 阻挡层/种子层 │ └── 铜填充与平坦化 ├── 第三阶段：3D堆叠 │ ├── 晶圆减薄 │ ├── 微凸块形成 │ ├── 芯片键合 │ └── 堆叠对准 └── 第四阶段：封装测试 ├── 封装组装 ├── 最终测试 ├── 老化测试 └── 质量认证 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:2:1","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"1.2 关键技术步骤详解 TSV制造：在硅片中\"钻隧道\" TSV（硅通孔）是HBM技术的核心，制造过程极为精密： 步骤1：深反应离子刻蚀（DRIE） 使用Bosch工艺交替进行刻蚀和钝化 形成高深宽比的垂直孔洞 典型尺寸：直径5-10μm，深度50-100μm 步骤2：绝缘层沉积 沉积SiO₂或Si₃N₄绝缘层 防止TSV与硅衬底短路 厚度：0.5-1μm 步骤3：阻挡层/种子层 沉积Ta/TaN阻挡层防止铜扩散 沉积铜种子层用于电镀 总厚度：100-200nm 步骤4：铜电镀填充 使用电化学沉积填充铜 关键挑战：避免空洞和接缝 填充时间：数小时 步骤5：化学机械抛光（CMP） 去除表面多余铜 实现全局平坦化 表面粗糙度：\u003c1nm RMS 晶圆减薄：从775μm到50μm 传统晶圆厚度约775μm，但HBM需要减薄到： 减薄过程： 原始厚度：775μm ├── 粗磨：775μm → 200μm ├── 精磨：200μm → 100μm ├── 抛光：100μm → 75μm └── 背面处理：75μm → 50μm 技术挑战： 避免晶圆破裂（脆性增加） 控制热应力（减薄产生热量） 保持电学性能（薄化影响载流子迁移率） 微凸块形成：纳米级的\"焊接点\" 微凸块连接各层芯片，技术要求极高： 材料系统： 铜柱：高度20-40μm，直径10-25μm 焊料帽：SnAg或SnAgCu合金 UBM（凸块下金属）：Ti/Cu或TiW/Cu 制造工艺： 光刻定义：形成凸块图案 电镀生长：逐层电镀铜和焊料 回流成型：加热使焊料球化 清洗处理：去除助焊剂残留 发展趋势： 间距从40μm缩小到20μm 高度从30μm降低到15μm 材料从铅基转向无铅 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:2:2","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"第二部分：HBM架构设计原理 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:3:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"2.1 分层架构设计 HBM采用分层设计，每层都有特定功能： HBM堆叠架构： 顶层：DRAM Die 8 (如果8层堆叠) ├── 存储阵列 ├── 本地感测放大器 └── 本地行解码器 │ DRAM Die 7 ├── 存储阵列 ├── 本地感测放大器 └── 本地行解码器 │ ... (中间层) │ DRAM Die 1 ├── 存储阵列 ├── 本地感测放大器 └── 本地行解码器 │ 底层：逻辑Die ├── 内存控制器 ├── PHY接口 ├── 测试逻辑 └── 温度传感器 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:3:1","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"2.2 信号与电源分配网络 信号分配 命令/地址总线：从逻辑层到各DRAM层 数据总线：每层独立数据通道 时钟网络：低歪斜时钟分布 电源分配 VDD/VSS：核心电源，每层独立 VDDQ/VSSQ：IO电源，共享分配 去耦电容：每层集成MIM电容 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:3:2","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"2.3 热管理架构 HBM的高功率密度需要创新的热管理： 热传导路径： 芯片发热 → 硅衬底 → TIM1 → 散热盖 → TIM2 → 散热器 关键组件： TIM1（芯片级热界面材料） 材料：导热膏、相变材料、导热垫 厚度：25-100μm 热导率：3-80 W/mK 散热盖（Heat Spreader） 材料：铜或铜合金 厚度：0.5-1mm 表面处理：镀镍或镀金 TIM2（封装级热界面材料） 材料：导热膏或相变材料 厚度：50-200μm 热导率：1-5 W/mK ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:3:3","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"第三部分：性能优化技术 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:4:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"3.1 带宽优化策略 宽接口设计 HBM3：1024位数据总线 分为8个独立通道 每通道128位，运行在6.4Gbps 伪通道技术 将每个物理通道分为两个伪通道： 提高命令总线利用率 减少行激活冲突 提升随机访问性能 bank分组优化 传统：每个bank独立 HBM优化：bank分组共享资源 减少激活功耗 提高并行性 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:4:1","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"3.2 功耗优化技术 动态电压频率缩放（DVFS） 根据负载调整电压和频率 空闲时降低功耗 突发工作时全速运行 数据总线反转（DBI） 减少数据切换活动 当超过一半位需要翻转时，反转整个总线 节省IO功耗5-10% 温度感知调度 监控各层温度 热层优先调度冷命令 避免热点形成 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:4:2","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"3.3 可靠性增强技术 ECC保护 每128位数据添加8位ECC 纠正单比特错误 检测双比特错误 冗余设计 备用TSV和微凸块 故障时切换到备用路径 提高制造良率 老化监控 嵌入式传感器监控关键参数 预测性维护 延长产品寿命 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:4:3","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"第四部分：测试与验证挑战 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:5:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"4.1 测试策略演变 传统内存测试 vs HBM测试 测试方面 DDR内存测试 HBM测试 测试接入 封装引脚 TSV和微凸块 测试时间 相对较短 显著增加 测试成本 占总成本5-10% 占总成本20-30% 修复能力 有限修复 复杂修复机制 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:5:1","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"4.2 关键测试项目 晶圆级测试（Wafer Sort） TSV连续性测试 检测TSV开路和短路 测量TSV电阻 验证绝缘完整性 微凸块测试 凸块高度和共面性 焊料成分分析 结合强度测试 已知合格芯片（KGD）筛选 全功能测试 性能分级 可靠性评估 堆叠后测试 层间互连测试 垂直连接完整性 信号质量测量 延迟一致性验证 热测试 热阻测量 热循环测试 热冲击验证 系统级测试 与控制器协同测试 实际应用场景模拟 长期可靠性验证 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:5:2","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"4.3 测试技术创新 内建自测试（BIST） 集成测试电路在逻辑层 减少外部测试设备依赖 提高测试覆盖率和速度 扫描链设计 通过TSV连接各层扫描链 实现全堆叠可测试性 支持故障诊断和定位 边界扫描（JTAG） 标准化测试接口 支持生产测试和现场诊断 与系统级测试集成 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:5:3","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"第五部分：成本分析与优化 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:6:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"5.1 成本构成分析 HBM的成本远高于传统内存，根据行业分析机构Yole Développement和TechInsights的数据，主要成本构成如下： HBM成本结构详细分析（基于HBM3 80GB产品）： 成本类别 占比 金额估算 关键影响因素 晶圆制造成本 38-42% $280-320 DRAM工艺节点、晶圆尺寸、良率 - DRAM晶圆 22-26% $165-195 1α/1β nm工艺，12英寸晶圆 - 逻辑晶圆 10-12% $75-90 成熟制程，定制化设计 - 中介层晶圆 4-6% $30-45 硅中介层，TSV密度 3D加工成本 28-32% $210-240 工艺复杂度、设备投资 - TSV制造 13-16% $100-120 深宽比、填充质量、检测技术 - 晶圆减薄 4-6% $30-45 厚度控制、应力管理、碎片率 - 微凸块 9-11% $70-85 间距、高度一致性、材料成本 封装测试成本 24-28% $180-210 测试时间、设备利用率 - 封装材料 8-10% $60-75 基板、TIM、散热盖 - 测试时间 10-12% $75-90 测试覆盖率、并行测试能力 - 良率损失 4-6% $30-45 堆叠良率、最终测试良率 研发摊销 4-6% $30-45 研发投入、专利许可 总成本 100% $700-800 随产量增加逐渐下降 成本对比分析： 相比传统GDDR6内存：成本高3-4倍 相比HBM2E：成本降低15-20% 规模效应：产量每翻一番，成本下降10-15% 数据来源： Yole Développement: “Memory \u0026 3D Integration 2026” TechInsights: “HBM Cost Structure Analysis” 三星、SK海力士投资者报告 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:6:1","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"5.2 成本优化策略 制造工艺优化 TSV尺寸缩小 从10μm缩小到5μm 增加TSV密度 减少硅面积占用 晶圆级封装 在晶圆级完成部分封装步骤 减少单个芯片处理成本 提高生产效率 材料成本控制 优化贵金属使用 开发低成本替代材料 提高材料利用率 设计优化 架构简化 减少不必要的功能 优化电路设计 提高面积效率 测试优化 减少测试时间 提高测试并行度 优化测试流程 良率提升 改进制造工艺控制 增强缺陷检测 实施修复机制 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:6:2","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"第六部分：未来技术发展方向 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:7:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"6.1 技术路线图 HBM4技术展望（2026-2028） 带宽目标：1.6-2.0TB/s 堆叠层数：16-24层 接口速度：10-12Gbps/pin 关键技术： 混合键合技术 光学TSV探索 新型存储材料 HBM5技术展望（2029-2032） 带宽目标：3.0-4.0TB/s 堆叠层数：32+层 接口技术：光学互连 架构创新： 逻辑层内存内计算 3D异构集成 量子效应利用 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:7:1","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"6.2 颠覆性技术探索 混合键合技术 直接铜-铜键合 无需微凸块 提高密度和可靠性 光学互连 光TSV替代电TSV 极高带宽和低功耗 减少电磁干扰 新型存储材料 铁电存储器（FeRAM） 相变存储器（PCM） 自旋转移矩存储器（STT-MRAM） ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:7:2","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"6.3 系统级创新 存算一体架构 在内存中执行计算操作 减少数据搬运 提高能效 3D异构集成 内存、逻辑、传感器垂直集成 定制化功能组合 应用特定优化 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:7:3","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"第七部分：实践指南与学习资源 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:8:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"7.1 动手实验建议 仿真环境搭建 EDA工具选择 Cadence Innovus（3D IC设计） Synopsys 3D-IC Compiler ANSYS Icepak（热仿真） 设计流程学习 从RTL到GDS的3D流程 TSV和微凸块建模 系统级协同仿真 实际项目建议 小型HBM控制器设计 理解HBM接口协议 实现基本内存控制器 性能分析和优化 热管理方案设计 热仿真模型建立 散热方案比较 优化建议提出 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:8:1","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"7.2 专业认证与培训 行业认证 Cadence 3D-IC设计认证 Synopsys 先进封装认证 IEEE 3D集成技术证书 培训课程推荐 大学课程 斯坦福：3D集成电路设计 麻省理工：先进封装技术 清华大学：微电子制造工艺 在线课程 Coursera：VLSI物理设计 edX：半导体封装技术 国内慕课：集成电路制造 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:8:2","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"7.3 职业发展路径 技术专家路径 初级工程师（0-3年） ├── 掌握基础制造工艺 ├── 参与实际项目 └── 获得专业认证 │ 中级工程师（3-7年） ├── 负责关键技术模块 ├── 带领小型团队 └── 参与技术规划 │ 高级专家（7+年） ├── 定义技术路线 ├── 指导多个项目 └── 行业标准贡献 管理路径 技术经理：团队管理和项目交付 产品总监：产品规划和市场对接 技术总监：技术战略和研发管理 ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:8:3","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","投资分析"],"content":"结语：掌握未来的核心技术 HBM制造技术代表了半导体产业的最高水平，融合了材料科学、精密制造、电路设计和系统工程的多个学科。随着AI、高性能计算和物联网的快速发展，对HBM技术的需求只会越来越强烈。 对于从业者来说，这既是挑战也是机遇。挑战在于技术的复杂性和快速迭代，机遇在于这是定义未来计算架构的核心技术。 关键建议： 建立系统化知识体系：不要只关注单个技术点 注重实践能力培养：理论结合实践最重要 保持持续学习：技术发展日新月异 建立行业人脉：技术发展需要生态合作 无论您现在是学生、工程师还是技术管理者，深入理解HBM制造技术都将为您在半导体和计算领域的职业发展提供强大助力。 记住，我们今天看到的HBM技术只是开始。随着3D集成技术的不断成熟，未来将有更多创新等待我们去探索和实现。 技术说明：本文基于公开技术资料、行业报告和专家访谈编写，部分技术参数可能随技术发展而变化。 版权声明：本文为深度技术解析文章，欢迎技术交流，转载请注明出处。 下期预告：我们将深入探讨HBF（高带宽互连）技术，分析UCIe、BoW等互连标准的竞争格局和技术细节。敬请期待！ ","date":"2026-02-17","objectID":"/zh-cn/hbm-deep-dive-manufacturing/:9:0","tags":["HBM","AI","半导体"],"title":"HBM技术深度解析：制造工艺、架构设计与性能优化","uri":"/zh-cn/hbm-deep-dive-manufacturing/"},{"categories":["半导体技术","内存技术","AI硬件"],"content":"深入浅出解析HBM和HBF技术，理解AI时代计算架构的核心基础设施。从基础概念到实际应用，全面掌握这两项关键技术。","date":"2026-02-17","objectID":"/zh-cn/hbm-hbf-introduction-guide/","tags":["HBM","HBF","高带宽内存","芯片互连","先进封装","AI加速器"],"title":"HBM/HBF技术入门指南：AI时代的内存与互连革命","uri":"/zh-cn/hbm-hbf-introduction-guide/"},{"categories":["半导体技术","内存技术","AI硬件"],"content":"引言：为什么需要关注HBM和HBF？ 在人工智能爆炸式发展的今天，传统的计算架构正面临前所未有的挑战。当ChatGPT在几秒内生成一篇千字文章，当Stable Diffusion实时创作精美画作，背后是海量数据的快速流动和处理。这种能力依赖于两项关键技术：高带宽内存（HBM） 和 高带宽互连（HBF）。 简单来说： HBM 解决了\"数据搬运太慢\"的问题 HBF 解决了\"芯片通信太慢\"的问题 两者共同构成了现代AI加速器的\"高速公路系统\"，让数据能够以前所未有的速度在计算单元之间流动。 第一部分：HBM - 内存技术的3D革命 什么是HBM？ 高带宽内存（High Bandwidth Memory）是一种3D堆叠内存技术，它将多个DRAM芯片垂直堆叠在一起，通过硅通孔（TSV）技术实现高速连接。 传统内存 vs HBM 特性 DDR5内存 HBM3内存 架构 平面2D布局 3D垂直堆叠 带宽 约50GB/s 超过800GB/s 位宽 64位 1024位 功耗 较高 能效更高 面积 较大 紧凑，节省空间 HBM的工作原理：像摩天大楼一样堆叠 想象一下传统内存是平房，数据需要\"走很远的路\"才能到达处理器。而HBM就像摩天大楼，每层都是存储单元，通过高速电梯（TSV）垂直连接。 关键技术组件： TSV（硅通孔） 在硅片中钻孔并填充导电材料 实现芯片间的垂直电连接 减少信号传输距离和延迟 微凸块（Micro-bump） 微小的焊接点连接各层芯片 间距从40μm缩小到25μm 提高连接密度和可靠性 逻辑层（Logic Die） 位于堆叠底部的控制芯片 管理内存访问和接口协议 连接处理器和内存堆栈 HBM的技术演进：从HBM1到HBM3E 让我们通过一个详细的技术参数对比表来理解HBM的发展： 技术指标 HBM1 (2013) HBM2 (2016) HBM2E (2018) HBM3 (2022) HBM3E (2025) 带宽 128 GB/s 256 GB/s 307-410 GB/s 819 GB/s 1.0-1.2 TB/s 堆叠层数 4层DRAM 8层DRAM 8-12层 12层 12-16层 接口速度 1 Gbps/pin 2 Gbps/pin 3.2 Gbps/pin 6.4 Gbps/pin 8-9 Gbps/pin 位宽 1024位 1024位 1024位 1024位 1024位 容量 1-4 GB 4-8 GB 8-16 GB 16-24 GB 24-48 GB 能效 中等 改善20% 改善35% 改善50% 改善60%+ 关键应用 AMD R9 Fury X NVIDIA P100 NVIDIA A100 NVIDIA H100 下一代AI芯片 技术演进趋势分析： 带宽指数增长：每2-3年翻一番，满足AI计算需求 堆叠技术成熟：从4层到16层，3D集成能力大幅提升 能效持续优化：新工艺和架构设计降低功耗 成本逐渐下降：规模化生产和工艺改进降低成本 第二部分：HBF - 芯片间的\"超级高速公路\" 什么是HBF？ 高带宽互连（High Bandwidth Fabric）是一系列先进封装和互连技术的总称，它解决了多芯片系统中\"最后一厘米\"的通信瓶颈。 传统互连 vs HBF 特性 PCIe 5.0 UCIe（HBF标准） 带宽密度 约0.1TB/s/mm² 1.6TB/s/mm² 延迟 100+纳秒 \u003c2纳秒 能效 5-10pJ/bit 0.5pJ/bit 灵活性 固定标准 可定制化 HBF的核心技术：让芯片\"亲密无间\" 1. 先进封装技术 CoWoS（Chip-on-Wafer-on-Substrate） 台积电主导的2.5D封装技术 使用硅中介层连接多个芯片 就像在硅基板上建造\"芯片城市\" EMIB（嵌入式多芯片互连桥） Intel的局部互连方案 在封装基板中嵌入硅桥 成本较低，灵活性高 Foveros Intel的3D堆叠技术 逻辑芯片垂直堆叠 实现不同工艺节点的集成 2. 互连标准竞争 UCIe（通用Chiplet互连标准） 行业联盟推动的开放标准 支持厂商：Intel、AMD、ARM、台积电等 目标：建立chiplet生态系统 BoW（Bunch of Wires） 开源互连方案 设计更简单 由Open Compute Project推动 为什么HBF如此重要？ 解决\"内存墙\"问题 传统计算系统中，处理器性能每18个月翻一番（摩尔定律），但内存带宽增长缓慢，形成了\"内存墙\"。HBF通过高速互连，让处理器能够更快地访问内存和其他计算资源。 支持Chiplet设计范式 随着芯片尺寸接近光刻机极限（约800mm²），单个大芯片的良率和成本都成为问题。Chiplet（小芯片）设计将大芯片分解为多个小芯片，通过HBF高速连接。 优势： 提高良率，降低成本 混合不同工艺节点 快速迭代和组合 专业化分工 第三部分：HBM + HBF = AI加速的黄金组合 在AI加速器中的应用 训练阶段：数据洪流需要高速通道 现代大语言模型（如GPT-4）有上万亿参数，训练时需要： 快速加载海量训练数据 频繁更新模型参数 多GPU协同计算 HBM提供高带宽内存访问，HBF确保GPU间高效通信。 推理阶段：实时响应需要低延迟 AI应用如实时翻译、自动驾驶需要： 毫秒级响应时间 高效能效比 可靠性和稳定性 HBM+HBF组合提供确定性的低延迟性能。 实际案例：NVIDIA H100架构 让我们看看业界领先的AI加速器如何应用这些技术： NVIDIA H100架构： ├── HBM3内存 │ ├── 80GB容量 │ ├── 3.35TB/s带宽 │ └── 5个堆栈 ├── NVLink互连（HBF技术） │ ├── 900GB/s芯片间带宽 │ ├── 18个NVLink连接 │ └── 支持多GPU扩展 └── 先进封装 ├── CoWoS-S封装 ├── 814mm²芯片面积 └── 4nm制程工艺 性能提升： 相比前代A100，训练速度提升9倍 推理吞吐量提升30倍 能效显著改善 第四部分：技术挑战与创新解决方案 HBM的技术挑战 1. 热管理问题 3D堆叠导致热密度急剧增加： 传统风冷无法满足需求 需要液冷或浸没式冷却 热界面材料（TIM）创新 解决方案： 直接芯片冷却（D2C） 两相浸没式冷却 新型TIM材料（石墨烯、液态金属） 2. 测试与良率 复杂3D结构降低整体良率： 每层芯片都需要测试 TSV制造缺陷影响整体 修复机制有限 解决方案： 晶圆级测试技术 冗余设计和修复 已知合格芯片（KGD）筛选 HBF的技术挑战 1. 信号完整性 高速信号面临衰减和串扰： 信号衰减随频率增加 相邻信号线干扰 电源完整性挑战 解决方案： 均衡技术（CTLE、DFE） 新型编码方案（PAM4） 协同设计和仿真 2. 标准化与互操作性 不同厂商方案不兼容： 专有接口锁定用户 生态系统碎片化 开发成本高昂 解决方案： 行业联盟推动标准 开放接口规范 参考设计和验证套件 第五部分：学习路径与资源推荐 初学者学习路径 第一阶段：基础概念（1-2周） 阅读入门文章（如本文） 观看科普视频 YouTube：3D IC技术介绍 B站：半导体技术科普 理解基本术语 TSV、微凸块、中介层 带宽、延迟、能效 第二阶段：技术深入（1-2个月） 阅读技术白皮书 JEDEC HBM标准概述 台积电CoWoS技术简报 UCIe规范简介 学习相关课程 Coursera：VLSI设计 edX：半导体制造 国内慕课：集成电路设计 第三阶段：实践应用（3-6个月） 仿真工具学习 Cadence、Synopsys EDA工具 3D IC设计流程 项目实践 简单chiplet设计 互连性能分析 热仿真和优化 推荐资源 官方文档 JEDEC JESD235：HBM标准规范 UCIe 1.0规范：开放chiplet标准 台积电技术研讨会资料 技术社区 SemiWiki：半导体技术讨论 EE Times：电子工程新闻 知乎半导体话题：国内技术交流 学术资源 IEEE Transactions：权威技术论文 ISSCC会议论文：前沿技术展示 VLSI Symposium：最新研究成果 第六部分：未来展望与职业机会 技术发展趋势 短期（2026-2028） HBM3E成为AI芯片标配 UCIe生态系统初步建立 国产HBM技术突破 中期（2029-2032） HBM4带宽突破2TB/s 光学互连开始商用 3D异构集成成熟 长期（2033+） 内存计算成为主流 量子-经典混合架构 生物启发式计算 职业发展机会 技术研发岗位 架构工程师 设计HBM内存控制器 优化互连架构 系统级性能分析 封装工程师 先进封装设计 热管理和可靠性 制造工艺开发 验证工程师 信号完整性验证 电源完整性分析 系统级测试 产品与市场岗位 产品经理 技术路线规划 市场需求分析 竞品技术评估 技术市场工程师 技术方案推广 客户技术支持 生态合作建设 投资分析岗位 行业分析师 技术趋势研判 产业链分析 投资机会挖掘 技术尽职调查 初创公司评估 技术风险分析 并购技术支持 结语：站在技术变革的前沿 HBM和HBF不仅仅是两项具体的技术，它们代表了半导体产业从2D平面向3D立体的根本性转变。这种转变正在重新定义计算架构、产品设计和商业模式。 对于技术人员，这是掌握未来核心技能的机会；对于投资者，这是布局下一代计算基础设施的窗口；对于所有人，这是理解AI时代技术基础的关键。 技术的学习曲线可能陡峭，但回报也同样丰厚。无论你是工程师、学生、投资者还是技术爱好者","date":"2026-02-17","objectID":"/zh-cn/hbm-hbf-introduction-guide/:0:0","tags":["HBM","HBF","高带宽内存","芯片互连","先进封装","AI加速器"],"title":"HBM/HBF技术入门指南：AI时代的内存与互连革命","uri":"/zh-cn/hbm-hbf-introduction-guide/"},{"categories":["技术","硬件设计","未来趋势"],"content":"探讨PCIe 6.0与下一代NAND闪存接口集成的技术挑战和架构机遇，为未来存储系统提供发展方向。","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"PCIe 6.0与NAND闪存接口集成：未来发展方向 PCIe 6.0的演进带来了前所未有的带宽和延迟改进，将从根本上重塑NAND闪存接口与现代计算系统的集成方式。本文探讨这一关键交叉点的技术挑战和架构机遇。 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:0:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1. PCIe 6.0：关键技术进展 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:1:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1.1 PAM-4信号和64GT/s PCIe 6.0将数据速率从PCIe 5.0的32GT/s提升至64GT/s，采用： PAM-4（脉冲幅度调制4级）：每符号数据密度翻倍 前向纠错（FLC）：PAM-4可靠性的强制性要求 低延迟FEC：对端到端延迟影响最小 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:1:1","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1.2 增强的能效 动态电源管理：细粒度电源状态控制 链路级功率优化：基于工作负载模式的自适应 热感知操作：实时热管理 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:1:2","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1.3 改进的RAS特性 增强的错误报告：详细的错误隔离和诊断 链路级重试机制：无性能损失的可靠性改进 端到端数据保护：全面的数据完整性 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:1:3","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"2. NAND闪存接口演进 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:2:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"2.1 当前状态：ONFI 5.0及以后 ONFI 5.0：2400MT/s，具有高级信号完整性 未来路线图：ONFI 6.0目标4800MT/s 接口融合：向统一高速接口发展 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:2:1","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"2.2 集成挑战 协议开销：NAND命令协议与PCIe事务层 延迟不匹配：NAND访问延迟与PCIe往返时间 电源管理协调：同步的电源状态 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:2:2","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3. 架构集成方法 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:3:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3.1 直接PCIe连接NAND 消除协议转换：通过PCIe直接执行NAND命令 降低延迟：绕过传统存储控制器 挑战：错误处理、磨损均衡、垃圾回收 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:3:1","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3.2 计算快速链接（CXL）集成 CXL.mem for NAND：闪存的存储器语义访问 缓存一致性：与主机内存层次无缝集成 池化存储：跨多个主机的高效资源共享 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:3:2","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3.3 智能NAND控制器 原位处理：NAND封装内的计算能力 智能数据放置：AI驱动的数据组织 预测性维护：基于ML的磨损均衡和错误预测 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:3:3","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4. 技术实施挑战 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:4:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4.1 64GT/s下的信号完整性 信道损耗补偿：高级均衡技术 串扰管理：近端和远端串扰缓解 封装设计：倒装芯片和先进封装要求 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:4:1","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4.2 热管理 功率密度：管理高速接口中的热量 动态热节流：实时温度控制 冷却解决方案：数据中心部署的先进冷却 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:4:2","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4.3 安全考虑 硬件加密：性能影响最小 安全启动和认证：防止固件攻击 静态数据加密：全面的数据保护 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:4:3","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5. 性能优化策略 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:5:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5.1 延迟降低技术 命令队列优化：并行命令执行 预测性预取：AI驱动的数据访问预测 缓存层次优化：多级缓存策略 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:5:1","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5.2 带宽利用 流优化：高效的大数据传输 服务质量（QoS）：差异化服务级别 拥塞管理：智能流量整形 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:5:2","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5.3 功耗-性能权衡 动态电压/频率调节：自适应电源管理 工作负载感知优化：针对特定应用模式定制 能量比例性：功耗与利用率成比例 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:5:3","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"6. 未来方向和研究机会 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:6:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"6.1 光互连 光学PCIe：通过光信号超过100GT/s 共封装光学：集成光接口 波分复用：单光纤上的多通道 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:6:1","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"6.2 3D集成 单片3D集成：堆叠逻辑和存储器 异构集成：单封装中的混合技术节点 硅通孔（TSVs）：高密度垂直互连 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:6:2","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"6.3 AI/ML协同设计 ML优化接口：为AI工作负载设计的接口 内存计算：AI的模拟内存计算 联邦学习支持：存储设备上的分布式AI训练 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:6:3","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"7. 行业生态系统和标准 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:7:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"7.1 标准开发 PCI-SIG路线图：未来PCIe规范 JEDEC标准：NAND接口演进 NVMe规范：协议增强 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:7:1","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"7.2 开源倡议 Linux内核支持：驱动程序和子系统开发 固件生态系统：存储控制器的开源固件 开发工具：仿真和验证框架 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:7:2","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"7.3 行业合作 联盟合作：跨行业协作 学术研究：大学-产业合作伙伴关系 初创企业创新：新兴技术公司 ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:7:3","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"8. 结论 PCIe 6.0与下一代NAND闪存接口的集成代表了存储系统架构的转型机遇。关键要点： 性能飞跃：64GT/s PCIe 6.0实现新的存储性能水平 架构创新：直接PCIe连接和CXL集成提供新的设计可能性 技术挑战：信号完整性、热管理和安全需要创新解决方案 未来准备：光互连、3D集成和AI/ML协同设计指向激动人心的未来方向 随着行业向这些集成架构发展，标准组织、硬件供应商和软件生态系统之间的合作对于实现这些技术的全部潜力至关重要。 参考文献： PCI-SIG，“PCI Express 6.0规范” JEDEC，“ONFI 5.0规范” 计算快速链接联盟，“CXL 3.0规范” NVM Express，“NVMe 2.0规范” IEEE，“固态电路期刊”（多篇论文） ","date":"2026-02-16","objectID":"/zh-cn/pcie-6.0-nand-integration/:8:0","tags":["PCIe 6.0","NAND闪存","ONFI","NVMe","CXL","高速接口","存储架构"],"title":"PCIe 6.0与NAND闪存接口集成：未来发展方向","uri":"/zh-cn/pcie-6.0-nand-integration/"},{"categories":["技术","硬件设计","未来趋势"],"content":"全面分析ONFI 5.0规范、技术创新及NAND闪存接口的未来发展路线图。","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"ONFI 5.0及未来：技术演进与发展趋势 开放NAND闪存接口（ONFI）规范自推出以来已显著演进，ONFI 5.0代表了性能和能力的重大飞跃。本文探讨ONFI 5.0的技术创新，并展望NAND闪存接口技术的未来发展。 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:0:0","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1. ONFI 5.0：关键技术创新 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:1:0","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1.1 2400MT/s接口速度 ONFI 5.0将接口速度从ONFI 4.2的1200MT/s提升至2400MT/s，实现： 理论带宽：4800MB/s（使用x16接口） 降低延迟：417ps单位间隔 增强并行性：改进的多平面操作 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:1:1","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1.2 增强的电源管理 动态电压/频率调节（DVFS）：自适应电源优化 高级电源状态：L1.2、L1.3实现超低功耗 热管理：实时温度监控和节流 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:1:2","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"1.3 改进的错误校正 LDPC增强：在更高速度下更强的错误校正 软解码改进：更好地处理读取重试 端到端数据保护：增强接口间的数据完整性 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:1:3","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"2. 2400MT/s下的信号完整性挑战 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:2:0","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"2.1 高级均衡技术 决策反馈均衡（DFE）：补偿符号间干扰 连续时间线性均衡（CTLE）：高频增强 自适应均衡：基于信道条件的实时调整 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:2:1","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"2.2 时钟架构 前向时钟架构：减少时钟偏移 扩频时钟：降低EMI 锁相环：改进抖动性能 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:2:2","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"2.3 封装和PCB考虑 倒装芯片封装：减少寄生电感 先进基板材料：降低介电损耗 阻抗匹配：为高速信号优化 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:2:3","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3. 与现代系统架构的集成 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:3:0","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3.1 PCIe 5.0和NVMe 2.0集成 直接PCIe连接：减少协议开销 多流写入：改进QoS和耐久性 分区命名空间（ZNS）：为NAND特性优化 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:3:1","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3.2 计算快速链接（CXL）集成 内存池化：高效资源利用 缓存一致性：与主机内存无缝集成 低延迟访问：关键数据的近DRAM性能 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:3:2","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"3.3 安全增强 硬件加密：AES-256，性能影响最小 安全启动：防止固件攻击 篡改检测：物理安全监控 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:3:3","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4. 未来趋势：ONFI 6.0及以后 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:4:0","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4.1 预测的接口速度 ONFI 6.0（2028）：4800MT/s目标 ONFI 7.0（2032）：9600MT/s路线图 光学接口：数据中心应用超过10GT/s ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:4:1","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4.2 3D NAND演进 垂直扩展：到2028年达到500+层 沟道材料创新：替代多晶硅 多甲板架构：改进密度和性能 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:4:2","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4.3 新兴存储技术 FeRAM集成：具有DRAM性能的非易失性存储器 MRAM缓存：快速非易失性缓存层 相变存储器：存储级内存集成 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:4:3","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"4.4 AI/ML优化 内存计算：AI工作负载的模拟内存计算 近内存处理：减少数据移动 基于ML的磨损均衡：AI驱动的耐久性管理 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:4:4","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5. 下一代系统的设计考虑 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:5:0","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5.1 系统架构 异构集成：与逻辑芯片的3D堆叠 先进封装：基于小芯片的设计 热管理：高密度存储的液冷 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:5:1","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5.2 软件生态系统 开源驱动：社区驱动开发 标准化API：跨平台兼容性 虚拟化支持：云原生存储解决方案 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:5:2","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"5.3 可持续性考虑 能效：每比特功耗优化 可回收性：为拆卸和回收设计 碳足迹：生命周期分析和减少 ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:5:3","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计","未来趋势"],"content":"6. 结论 ONFI 5.0代表了NAND闪存接口技术的重要里程碑，实现了新的性能和效率水平。展望ONFI 6.0及未来，行业面临技术挑战和激动人心的机遇： 性能扩展将需要在信号完整性、封装和材料科学方面的创新 系统集成将随着存储更接近计算而变得越来越重要 可持续性将在组件和系统层面驱动设计决策 NAND闪存接口的未来在于其与更广泛计算趋势共同演进的能力，从AI/ML工作负载到云原生架构和可持续计算。 参考文献： ONFI工作组，“ONFI 5.0规范” JEDEC，“JESD230D：NAND闪存接口互操作性” PCI-SIG，“PCI Express 5.0规范” NVM Express，“NVMe 2.0规范” 计算快速链接联盟，“CXL 3.0规范” ","date":"2026-02-15","objectID":"/zh-cn/onfi-5.0-future-trends/:6:0","tags":["NAND闪存","ONFI 5.0","PCIe 5.0","NVMe 2.0","3D NAND","计算快速链接","CXL"],"title":"ONFI 5.0及未来：技术演进与发展趋势","uri":"/zh-cn/onfi-5.0-future-trends/"},{"categories":["技术","硬件设计"],"content":"在2400MT/s及更高速度下优化ONFI信号完整性的高级技术，涵盖ODT校准、抖动分析和系统级优化。","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"ONFI信号完整性优化：超越基础ODT 虽然片上终端（ODT）是高速NAND接口设计的基础，但在2400MT/s（ONFI 5.0）及更高速度下实现可靠运行需要全面的信号完整性策略。本文探讨超越基础ODT实施的高级优化技术。 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:0:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"1. 挑战：扩展到2400MT/s+ 在2400MT/s下，单位间隔（UI）约为417ps。在这个微小的时间窗口内，我们必须考虑： 控制器输出抖动：30-50ps PCB走线延迟变化：20-40ps NAND输入缓冲器建立/保持时间：50-80ps 时钟偏斜：20-30ps 电源噪声：10-20ps 实际数据传输的剩余裕量可能小于200ps，使得每个优化都至关重要。 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:1:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"2. 高级ODT校准技术 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:2:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"2.1 动态ODT调整 基础ODT使用固定电阻值，但高级控制器实现动态调整： // 基于温度的动态ODT调整伪代码 void 基于温度调整odt(int 温度_c) { if (温度_c \u003c 0) { 设置odt电阻(40); // 低温使用较低电阻 } else if (温度_c \u003e 85) { 设置odt电阻(60); // 高温使用较高电阻 } else { 设置odt电阻(50); // 标准50Ω } } ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:2:1","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"2.2 每通道ODT校准 在多芯片配置中，每个通道可能需要不同的ODT值： 通道0（最靠近控制器）：45Ω 通道1：50Ω 通道2：55Ω 通道3（最远）：60Ω 这补偿了由于不同走线长度引起的阻抗变化。 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:2:2","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"3. 抖动分析与缓解 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:3:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"3.1 抖动分量 理解抖动源对于优化至关重要： 总抖动（TJ）= 确定性抖动（DJ）+ 随机抖动（RJ）+ 周期性抖动（PJ） 其中： - DJ：有界的，模式相关的（ISI、串扰） - RJ：高斯分布，无界的（热噪声） - PJ：周期性的（电源噪声、时钟耦合） ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:3:1","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"3.2 抖动测量技术 眼图分析：信号质量的视觉表示 浴盆曲线：误码率（BER）与采样点的关系 抖动频谱分析：频域抖动分解 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:3:2","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"3.3 缓解策略 预加重：增强高频分量 去加重：衰减低频分量 均衡：补偿通道损耗 时钟数据恢复（CDR）：自适应时钟对齐 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:3:3","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"4. 电源完整性考虑 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:4:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"4.1 电源分配网络（PDN）设计 稳定的PDN对信号完整性至关重要： 关键PDN参数： - 目标阻抗：\u003c 1Ω 至 1GHz - 去耦电容策略： * 大容量电容：100μF（低频） * 陶瓷电容：1μF（中频） * MLCC电容：0.1μF（高频） - 电源平面设计：实心平面，最小分割 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:4:1","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"4.2 同时开关噪声（SSN） 当多个I/O缓冲器同时切换时，会产生地弹： SSN减少技术： 1. 交错切换：相移缓冲器激活 2. 分离电源域：分离I/O和核心电源 3. 增加去耦：本地高频电容 4. 降低转换速率：减少di/dt（以速度为代价） ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:4:2","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"5. PCB布局最佳实践 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:5:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"5.1 传输线设计 阻抗控制：保持50Ω ±10% 长度匹配：数据通道±50mil，DQS±10mil 差分对：保持DQS±的紧密耦合 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:5:1","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"5.2 布线指南 关键规则： 1. 避免90°转弯（使用45°或曲线） 2. 最小化过孔（每个过孔增加约0.5ps延迟） 3. 保持走线远离噪声源（时钟、电源） 4. 在敏感信号之间使用地屏蔽 5. 保持一致的介电环境 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:5:2","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"5.3 堆叠优化 ONFI 5.0的8层堆叠示例： 第1层：信号（微带线，受控阻抗） 第2层：地（实心平面） 第3层：信号（带状线） 第4层：电源（NAND的VCCQ） 第5层：地（实心平面） 第6层：信号（带状线） 第7层：电源（控制器的VCC） 第8层：信号（微带线） ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:5:3","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"6. 系统级优化 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:6:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"6.1 热管理 温度影响信号完整性： 电阻：增加约0.4%/°C 传播延迟：随温度变化 缓冲器特性：随温度偏移 解决方案：实现温度补偿的时序校准。 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:6:1","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"6.2 串扰缓解 串扰源： 1. 同一层上的攻击者-受害者耦合 2. 通过参考平面的垂直耦合 3. 返回路径不连续性 缓解： - 3W规则：保持走线间距为3倍宽度 - 保护走线：信号之间的地走线 - 不同布线层：分离攻击者和受害者 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:6:2","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"6.3 制造变化 考虑PCB制造公差： 阻抗：±10%典型值 介电常数：±5%变化 走线宽度：±1mil公差 层厚度：±10%变化 设计裕量：在最坏情况下目标眼图开口60%。 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:6:3","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"7. 测量与验证 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:7:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"7.1 测试设置 所需设备： 1. 高带宽示波器（≥8GHz） 2. 差分探头（首选有源） 3. BERT（误码率测试仪） 4. VNA（矢量网络分析仪） 5. 温箱 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:7:1","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"7.2 关键测量 眼图：掩模测试，眼宽/眼高 抖动：TJ、DJ、RJ、PJ分解 阻抗：TDR测量 S参数：插入损耗，回波损耗 电源完整性：PDN阻抗，噪声 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:7:2","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"7.3 与仿真的相关性 用测量验证仿真： 布局前：初始可行性研究 布局后：验证实施 制造后：最终验证 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:7:3","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"8. 未来趋势：超越2400MT/s ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:8:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"8.1 ONFI 6.0预期 目标速度：4800MT/s 新挑战： 奈奎斯特频率下通道损耗\u003e20dB UI \u003c 200ps 电源效率至关重要 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:8:1","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"8.2 新兴技术 PAM-4信令：每符号2位 前向纠错（FEC）：补偿更高的BER 机器学习：自适应均衡 3D封装：减少互连长度 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:8:2","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"8.3 设计影响 更复杂的均衡 高级编码方案 更紧密的系统集成 更高的电源效率要求 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:8:3","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["技术","硬件设计"],"content":"9. 结论 在2400MT/s及更高速度下实现可靠的ONFI运行需要对信号完整性采取整体方法： 从扎实的基础开始：正确的ODT实施 解决所有抖动源：不仅是随机的，还有确定性的 考虑整个系统：PCB、电源、热、制造 彻底验证：仿真和测量相关性 为未来规划：技术正在快速发展 随着每个速度代的提升，误差裕量不断缩小，使得信号完整性优化不仅重要，而且对于成功的高速NAND接口设计至关重要。 系列下一篇文章：我们将探讨企业级SSD应用中用于延迟减少和服务质量的ONFI协议级优化。 ","date":"2026-02-12","objectID":"/zh-cn/onfi-signal-integrity-optimization/:9:0","tags":["NAND闪存","ONFI","信号完整性","ODT","眼图","抖动"],"title":"ONFI信号完整性优化：超越基础ODT","uri":"/zh-cn/onfi-signal-integrity-optimization/"},{"categories":["Technical"],"content":"随着 NAND 接口速率迈向 2400MT/s 甚至更高（ONFI 4.0/5.0+），信号完整性（SI）成为了系统的核心瓶颈。在如此高的频率下，传输线效应（如信号反射）会彻底闭合数据眼图。ODT (On-Die Termination，片上终结) 正是为解决这一问题而设计的关键硬件机制。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-odt-mechanics/:0:0","tags":["NAND Flash","ONFI","ODT","信号完整性"],"title":"ONFI 物理层：深入理解 ODT（片上终结）工作原理","uri":"/zh-cn/onfi-odt-mechanics/"},{"categories":["Technical"],"content":"1. 反射的物理本质 当高速信号到达传输线末端（NAND 裸片）时，PCB 走线（通常为 50Ω）与高阻抗输入缓冲器之间的任何阻抗失配都会导致信号反射回源端。这会产生“振铃”和“码间干扰 (ISI)”，严重削弱 tDS (数据建立时间) 和 tDH (数据保持时间) 的余量。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-odt-mechanics/:0:1","tags":["NAND Flash","ONFI","ODT","信号完整性"],"title":"ONFI 物理层：深入理解 ODT（片上终结）工作原理","uri":"/zh-cn/onfi-odt-mechanics/"},{"categories":["Technical"],"content":"2. ODT 的工作机制 ODT 不再使用 PCB 上的外部电阻（这会引入额外的寄生电容），而是将可切换的电阻网络直接集成到 NAND 裸片内部。 终结电阻 (RTT)：用户可以通过 Set Features 命令配置 RTT。典型值包括 40Ω、60Ω 或 120Ω。 动态控制：ODT 仅在特定的窗口内（例如数据输入阶段）启用，以节省功耗。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-odt-mechanics/:0:2","tags":["NAND Flash","ONFI","ODT","信号完整性"],"title":"ONFI 物理层：深入理解 ODT（片上终结）工作原理","uri":"/zh-cn/onfi-odt-mechanics/"},{"categories":["Technical"],"content":"3. 核心优势 阻抗匹配：通过将裸片的输入阻抗与控制器输出及 PCB 走线匹配，ODT 吸收了信号能量，几乎消除了反射。 VCCQ 效率：低电压摆幅（1.2V）从 ODT 中获益显著，因为降低的噪声底噪允许更窄的有效数据窗口。 系统密度：它使得高密度多芯片封装（MDP）成为可能，因为在这种环境下信号拓扑极其复杂。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-odt-mechanics/:0:3","tags":["NAND Flash","ONFI","ODT","信号完整性"],"title":"ONFI 物理层：深入理解 ODT（片上终结）工作原理","uri":"/zh-cn/onfi-odt-mechanics/"},{"categories":["Technical"],"content":"4. 工程实践建议 对于固件工程师而言，挑战在于 ODT Lon/Loff（开启/关闭）时序。开启过晚会导致第一个字节数据损坏，关闭过早则会影响最后一个字节的完整性。在 1600MT/s 以上的速率下，必须对 ODT 启用信号相对于 DQS 选通脉冲的时序进行精确校准。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-odt-mechanics/:0:4","tags":["NAND Flash","ONFI","ODT","信号完整性"],"title":"ONFI 物理层：深入理解 ODT（片上终结）工作原理","uri":"/zh-cn/onfi-odt-mechanics/"},{"categories":["Technical"],"content":"在固件开发和底层驱动调试中，泛泛而谈的 Spec 概括往往无法解决信号完整性或偶发性的位翻转问题。本文将深入解析 ONFI 协议中两个至关重要的物理层参数：tADL 和 tWHR，并探讨其在硬件电路上的约束逻辑。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-physical-layer-timings/:0:0","tags":["NAND Flash","ONFI","Hardware","Timing"],"title":"ONFI 物理层：tADL 与 tWHR 时序约束的硬件级解析","uri":"/zh-cn/onfi-physical-layer-timings/"},{"categories":["Technical"],"content":"1. tADL (Address to Data Loading) 原理解析 tADL 是指从最后一个地址周期（Address Cycle）的上升沿到第一个数据周期（Data Cycle）的上升沿之间的最小等待时间。 硬件约束逻辑：当 NAND Controller 发送完最后一个地址周期后，NAND Flash 内部的地址锁存器（Address Latch）需要将行列地址解调并选中对应的 Page。在进入数据载入阶段前，内部的总线驱动器需要从“地址接收模式”切换到“数据缓冲模式”。 ONFI 5.0 典型值：在 NV-DDR3 模式下，tADL 通常要求不小于 100ns。 工程陷阱：如果固件过快地开始写入数据，会导致第一个 Byte 的数据在地址解调尚未稳定时进入缓冲区，直接引发 Program Failure。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-physical-layer-timings/:0:1","tags":["NAND Flash","ONFI","Hardware","Timing"],"title":"ONFI 物理层：tADL 与 tWHR 时序约束的硬件级解析","uri":"/zh-cn/onfi-physical-layer-timings/"},{"categories":["Technical"],"content":"2. tWHR (Write High to Read Busy) 时序转换 tWHR 定义了写操作结束（WE# 为高）到可以开始读取状态（RE# 为低）之间的最小周转时间。 信号翻转原理：这是物理层总线方向（Turn-around）的强制保护。在异步模式下，总线由 Host 驱动转向由 NAND Flash 驱动。 时序参数对比： ONFI Timing Mode tWHR (min) 适用场景 Mode 0 (Async) 120ns 兼容性初始化 Mode 5 (Async) 60ns 高速异步操作 NV-DDR3 80ns+ 高速同步传输 ","date":"2026-02-10","objectID":"/zh-cn/onfi-physical-layer-timings/:0:2","tags":["NAND Flash","ONFI","Hardware","Timing"],"title":"ONFI 物理层：tADL 与 tWHR 时序约束的硬件级解析","uri":"/zh-cn/onfi-physical-layer-timings/"},{"categories":["Technical"],"content":"3. ODT (On-Die Termination) 与信号完整性 在超高速率（如 2400MT/s）下，反射信号（Reflection）会淹没真实电平。ONFI 4.0+ 引入的 ODT 功能通过在芯片内部动态调节阻抗，实现了： 阻抗匹配：通常配置为 40Ω、50Ω 或 60Ω。 DQ 信号质量：显著降低眼图中的 Ringing 现象，保证高频下的 tDS (Data Setup) 余量。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-physical-layer-timings/:0:3","tags":["NAND Flash","ONFI","Hardware","Timing"],"title":"ONFI 物理层：tADL 与 tWHR 时序约束的硬件级解析","uri":"/zh-cn/onfi-physical-layer-timings/"},{"categories":["Technical"],"content":"4. 结论 深入理解这些 AC 参数不仅仅是为了满足协议，更是为了在硬件底层构建鲁棒性。在固件开发中，建议对这些参数预留 10%-15% 的 Buffer，以应对温度漂移和电压波动带来的时序偏差。 ","date":"2026-02-10","objectID":"/zh-cn/onfi-physical-layer-timings/:0:4","tags":["NAND Flash","ONFI","Hardware","Timing"],"title":"ONFI 物理层：tADL 与 tWHR 时序约束的硬件级解析","uri":"/zh-cn/onfi-physical-layer-timings/"},{"categories":null,"content":"关于 stay foolish stay hungry 欢迎来到专注于 硬件工程 (ONFI/NAND)、Web 开发 (TypeScript/Zod) 和 AI 数据工作流 的专业技术中心。 我们的使命是弥合底层硬件规范与现代软件工程模式之间的鸿沟。 由 AI 智能体与人类创造者共同打造。 ","date":"2026-02-07","objectID":"/zh-cn/about/:0:0","tags":null,"title":"关于我们","uri":"/zh-cn/about/"},{"categories":null,"content":"联系我们 如有技术咨询、合作或反馈，请通过以下方式联系我们： 邮箱: hnywolf@gmail.com GitHub: hnboy ","date":"2026-02-07","objectID":"/zh-cn/contact/:0:0","tags":null,"title":"联系我们","uri":"/zh-cn/contact/"},{"categories":["闪存存储","工程技术"],"content":"深入解析最新的 ONFI 5.1 规范，探讨高速 NV-LPDDR4 接口以及功耗效率的重大提升。","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-3/","tags":["ONFI","NAND","NV-LPDDR4","存储技术"],"title":"ONFI Spec 深度解析 (三)：ONFI 5.1 与 NV-LPDDR4 的未来","uri":"/zh-cn/onfi-spec-analysis-part-3/"},{"categories":["闪存存储","工程技术"],"content":"ONFI Spec 深度解析 (三)：ONFI 5.1 与 NV-LPDDR4 的未来 本系列的最后一部分将探讨技术的最前沿：ONFI 5.1。该版本专为需要巨大吞吐量的企业级 SSD 和需要极端功耗效率的移动设备而设计。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-3/:0:0","tags":["ONFI","NAND","NV-LPDDR4","存储技术"],"title":"ONFI Spec 深度解析 (三)：ONFI 5.1 与 NV-LPDDR4 的未来","uri":"/zh-cn/onfi-spec-analysis-part-3/"},{"categories":["闪存存储","工程技术"],"content":"1. NV-LPDDR4 接口 ONFI 5.x 最显著的飞跃是引入了 NV-LPDDR4 接口。 支持高达 2400MT/s 甚至更高的速率。 采用低电压信号传导，在保持高性能的同时显著降低发热。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-3/:1:0","tags":["ONFI","NAND","NV-LPDDR4","存储技术"],"title":"ONFI Spec 深度解析 (三)：ONFI 5.1 与 NV-LPDDR4 的未来","uri":"/zh-cn/onfi-spec-analysis-part-3/"},{"categories":["闪存存储","工程技术"],"content":"2. 命令集扩展 为了支持大容量 QLC NAND，ONFI 5.1 引入了精炼的命令集，用于： 多平面操作 (Multi-plane)：在 NAND 平面间并行化读写。 异步独立块操作：减少混合负载下的延迟。 系列完结。希望这次 ONFI 深度解析能为您的硬件工程之旅提供价值。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-3/:2:0","tags":["ONFI","NAND","NV-LPDDR4","存储技术"],"title":"ONFI Spec 深度解析 (三)：ONFI 5.1 与 NV-LPDDR4 的未来","uri":"/zh-cn/onfi-spec-analysis-part-3/"},{"categories":["闪存存储","工程技术"],"content":"探讨 NAND 数据接口从 SDR 到 NV-DDR3 的演进历程，重点关注端接电阻 (ODT) 技术与高速时序特性。","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-2/","tags":["ONFI","NAND","DDR","信号完整性"],"title":"ONFI Spec 深度解析 (二)：接口演进与 ODT 技术","uri":"/zh-cn/onfi-spec-analysis-part-2/"},{"categories":["闪存存储","工程技术"],"content":"ONFI Spec 深度解析 (二)：接口演进与 ODT 技术 在第一部分的架构概览之后，我们将深入探讨支撑现代 NAND 闪存高速性能的物理数据接口。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-2/:0:0","tags":["ONFI","NAND","DDR","信号完整性"],"title":"ONFI Spec 深度解析 (二)：接口演进与 ODT 技术","uri":"/zh-cn/onfi-spec-analysis-part-2/"},{"categories":["闪存存储","工程技术"],"content":"1. 接口的演进历程 为了满足不断增长的吞吐量需求，ONFI 经历了显著的接口演进： SDR (单倍数据速率)：经典的异步接口，简单但频率受限。 NV-DDR：引入了使用 DQS 锁存信号的源同步时钟机制。 NV-DDR2/3：增加了差分信号和更低的电压摆幅 (1.2V/1.8V)，使速率突破 400MT/s。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-2/:1:0","tags":["ONFI","NAND","DDR","信号完整性"],"title":"ONFI Spec 深度解析 (二)：接口演进与 ODT 技术","uri":"/zh-cn/onfi-spec-analysis-part-2/"},{"categories":["闪存存储","工程技术"],"content":"2. 端接电阻 (ODT) 随着频率的提高，信号反射成为主要瓶颈。ONFI 4.x 和 5.x 规范极度依赖 ODT 技术。 ODT 允许 NAND 设备内部以特定电阻（如 50Ω、75Ω）对信号线进行端接。 通过减少眼图抖动，这显著改善了信号完整性 (SI)。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-2/:2:0","tags":["ONFI","NAND","DDR","信号完整性"],"title":"ONFI Spec 深度解析 (二)：接口演进与 ODT 技术","uri":"/zh-cn/onfi-spec-analysis-part-2/"},{"categories":["闪存存储","工程技术"],"content":"3. 训练与校准 高速模式并非即插即用，控制器必须执行： ZQ 校准：调整输出驱动器的阻抗。 读写训练 (Training)：将 DQS 锁存信号与数据眼图对齐，确保可靠采样。 在第三部分中，我们将重点分析 ONFI 5.x 针对企业级性能的特定增强特性。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-2/:3:0","tags":["ONFI","NAND","DDR","信号完整性"],"title":"ONFI Spec 深度解析 (二)：接口演进与 ODT 技术","uri":"/zh-cn/onfi-spec-analysis-part-2/"},{"categories":["闪存存储","工程技术"],"content":"深入解析开放 NAND 闪存接口 (ONFI) 规范，涵盖架构定义、信号描述以及核心协议层。","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-1/","tags":["ONFI","NAND","硬件协议"],"title":"ONFI Spec 深度解析 (一)：架构与协议基础","uri":"/zh-cn/onfi-spec-analysis-part-1/"},{"categories":["闪存存储","工程技术"],"content":"ONFI Spec 深度解析 (一)：架构与协议基础 开放 NAND 闪存接口 (ONFI) 是定义 NAND 闪存芯片与控制器之间通用接口的重要行业标准。本系列将深入探讨该规范的细节。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-1/:0:0","tags":["ONFI","NAND","硬件协议"],"title":"ONFI Spec 深度解析 (一)：架构与协议基础","uri":"/zh-cn/onfi-spec-analysis-part-1/"},{"categories":["闪存存储","工程技术"],"content":"1. 为什么 ONFI 很重要 在 ONFI 出现之前，每个 NAND 厂商（Micron, SK Hynix, Intel 等）在时序和引脚定义上都有细微差别。ONFI 实现了标准化，使单个控制器设计能够支持多个厂商。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-1/:1:0","tags":["ONFI","NAND","硬件协议"],"title":"ONFI Spec 深度解析 (一)：架构与协议基础","uri":"/zh-cn/onfi-spec-analysis-part-1/"},{"categories":["闪存存储","工程技术"],"content":"2. 关键架构元素 Target (目标)：接收命令的 NAND 设备。 LUN (逻辑单元)：可以独立执行命令的最小单元。 Block \u0026 Page (块与页)：数据存储的层级结构。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-1/:2:0","tags":["ONFI","NAND","硬件协议"],"title":"ONFI Spec 深度解析 (一)：架构与协议基础","uri":"/zh-cn/onfi-spec-analysis-part-1/"},{"categories":["闪存存储","工程技术"],"content":"3. 信号定义 ONFI 使用一组特定的信号来管理数据流： ALE (地址锁存使能)：控制地址输入。 CLE (命令锁存使能)：控制命令输入。 RE#/WE#：读/写使能切换。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-1/:3:0","tags":["ONFI","NAND","硬件协议"],"title":"ONFI Spec 深度解析 (一)：架构与协议基础","uri":"/zh-cn/onfi-spec-analysis-part-1/"},{"categories":["闪存存储","工程技术"],"content":"4. 参数页 (Parameter Page) ONFI 最大的贡献之一是 参数页。它允许控制器“查询” NAND 设备，以自动获取其容量、时序模式和特性。 敬请期待第二部分：高速数据接口与 NV-DDR3 时序分析。 ","date":"2026-02-07","objectID":"/zh-cn/onfi-spec-analysis-part-1/:4:0","tags":["ONFI","NAND","硬件协议"],"title":"ONFI Spec 深度解析 (一)：架构与协议基础","uri":"/zh-cn/onfi-spec-analysis-part-1/"},{"categories":null,"content":"隐私政策 本网站尊重并保护所有使用服务用户的个人隐私权。为了给您提供更准确、更有个性化的服务，本网站会按照本隐私权政策的规定使用和披露您的个人信息。但本网站将以高度的勤勉、审慎义务对待这些信息。除本隐私权政策另有规定外，在未征得您事先许可的情况下，本网站不会将这些信息对外披露或向第三方提供。本网站会不时更新本隐私权政策。 您在同意本网站服务使用协议之时，即视为您已经同意本隐私权政策全部内容。本隐私权政策属于本网站服务使用协议不可分割的一部分。 ","date":"2025-08-11","objectID":"/zh-cn/privacy/:1:0","tags":null,"title":"隐私政策","uri":"/zh-cn/privacy/"},{"categories":null,"content":"信息的收集和使用 为了更好地运营本网站，我们可能会收集您的一些非个人身份信息，例如浏览器类型、操作系统类型、IP地址等，以便我们进行流量分析，从而改善网站服务。 当您发表评论时，我们会收集您在表单中填写的信息（如昵称、邮箱地址），这些信息将用于在页面上显示您的评论。 ","date":"2025-08-11","objectID":"/zh-cn/privacy/:1:1","tags":null,"title":"隐私政策","uri":"/zh-cn/privacy/"},{"categories":null,"content":"Cookie 本网站使用 Cookie 来提升您的用户体验。Cookie 是一个小型文本文件，当您访问网站时，它会储存在您的电脑上。我们使用 Cookie 来记住您的偏好设置，以及用于 Google AdSense 等第三方服务的分析和广告。 您可以选择禁用 Cookie，但这可能会影响您访问本网站部分功能的体验。 ","date":"2025-08-11","objectID":"/zh-cn/privacy/:1:2","tags":null,"title":"隐私政策","uri":"/zh-cn/privacy/"},{"categories":null,"content":"第三方服务 本网站使用了 Google AdSense 广告服务。Google 作为第三方供应商，会使用 Cookie 来在本网站上投放广告。Google 使用 DART Cookie，可以根据用户访问本网站及其他网站的记录来投放广告。用户可以通过访问 Google 广告和内容网络隐私政策来选择停用 DART Cookie。 ","date":"2025-08-11","objectID":"/zh-cn/privacy/:1:3","tags":null,"title":"隐私政策","uri":"/zh-cn/privacy/"},{"categories":null,"content":"信息安全 我们采取适当的安全措施来保护您的信息免遭未经授权的访问、更改、披露或销毁。 ","date":"2025-08-11","objectID":"/zh-cn/privacy/:1:4","tags":null,"title":"隐私政策","uri":"/zh-cn/privacy/"},{"categories":null,"content":"政策变更 我们可能会不时修订本隐私政策。如果我们对本政策作出任何重大变更，我们会在网站上发布通知。 ","date":"2025-08-11","objectID":"/zh-cn/privacy/:1:5","tags":null,"title":"隐私政策","uri":"/zh-cn/privacy/"},{"categories":null,"content":"联系我们 如果您对本隐私政策有任何疑问，请通过 联系我们 页面与我们联系。 ","date":"2025-08-11","objectID":"/zh-cn/privacy/:1:6","tags":null,"title":"隐私政策","uri":"/zh-cn/privacy/"},{"categories":["others"],"content":"Kroki java11 kroki plantuml wavedrom 功能介绍 使用它在 AsciiDoc、Markdown、reStructuredText 和 Textile 文档中创建图表。 Demo 使用案例 Demo [plantuml, puml, png] .... @startuml partition TestMain{ :Test; :Start; } partition Debug{ :run; :end; } @enduml .... [wavedrom, 1, svg] .... { signal : [ { name: \"clk\", wave: \"p.......\" }, { name: \"bus\", wave: \"x.3456..\", data: \"head body tail data\" }, { name: \"wire\", wave: \"0.1...x.\" }, ]} .... [plantuml, 1, svg] .... @startmindmap skinparam monochrome true + OS ++ Ubuntu +++ Linux Mint +++ Kubuntu +++ Lubuntu +++ KDE Neon ++ LMDE ++ SolydXK ++ SteamOS ++ Raspbian -- Windows 95 -- Windows 98 -- Windows NT --- Windows 8 --- Windows 10 @endmindmap .... ","date":"2023-11-25","objectID":"/zh-cn/kroki/:0:0","tags":["plantuml","web"],"title":"Kroki","uri":"/zh-cn/kroki/"},{"categories":[],"content":"Arch Linux Pip安装包的时候报错 报错信息如下 × This environment is externally managed ╰─\u003e To install Python packages system-wide, try apt install python3-xyz, where xyz is the package you are trying to install. If you wish to install a non-Debian-packaged Python package, create a virtual environment using python3 -m venv path/to/venv. Then use path/to/venv/bin/python and path/to/venv/bin/pip. Make sure you have python3-full installed. If you wish to install a non-Debian packaged Python application, it may be easiest to use pipx install xyz, which will manage a virtual environment for you. Make sure you have pipx installed. See /usr/share/doc/python3.11/README.venv for more information. 解决方法: 删除文件 /usr/lib/python3.x/EXTERNALLY-MANAGED 修改pip conf文件为如下 ~/.config/pip/pip.conf [global] index-url = https://pypi.tuna.tsinghua.edu.cn/simple break-system-packages = true [install] trusted-host = https://pypi.tuna.tsinghua.edu.cn","date":"2023-08-08","objectID":"/zh-cn/pip%E6%8A%A5%E9%94%99/:1:0","tags":[],"title":"pip安装包报错","uri":"/zh-cn/pip%E6%8A%A5%E9%94%99/"},{"categories":["kvm"],"content":"Libvirt可以通过qemu和OVMF来支持UEFI虚拟机，先安装edk2-ovmf,然后添加如下内容 /etc/libvirt/qemu.conf // /etc/libvirt/qemu.conf nvram = [ \"/usr/share/ovmf/x64/OVMF_CODE.fd:/usr/share/ovmf/x64/OVMF_VARS.fd\" ]","date":"2022-04-22","objectID":"/zh-cn/libvirt/:0:0","tags":["libvirt"],"title":"Libvirt","uri":"/zh-cn/libvirt/"},{"categories":[],"content":"炉石传说修改帧率方法： Windows系统： 直接在C:\\Users\\用户名\\AppData\\Local\\Blizzard\\Hearthstone 文件夹中的options.txt文档中分别添加就这两行命令就可以了：(AppData文件夹默认隐藏，如果没显示，请先百度“显示隐藏文件”，操作也比较简单) targetframerate=144 vsync=0 保存、重启炉石，第一次用可以用N卡自带的GeForce Experience、Fraps等软件自己看看帧数。 MacOS系统： 桌面最上面找到“前往”-“前往文件夹”，输入“/资源库”(或者输入英文“/library”)，点击前往(这个文件夹默认是隐藏的，所以一般方法进不去的) 然后进入Preferences/Blizzard/Hearthstone，应该就可以看见options.txt了，编辑添加代码： targetframerate=144 vsync=0 ","date":"2022-03-19","objectID":"/zh-cn/%E7%82%89%E7%9F%B3%E4%BC%A0%E8%AF%B4/:0:0","tags":[],"title":"炉石传说","uri":"/zh-cn/%E7%82%89%E7%9F%B3%E4%BC%A0%E8%AF%B4/"},{"categories":[],"content":"Linuax 下steam无法启动文明6,修改文明6配置文件 //路径如下： home/**/.steam/steam/steamapps/common/Sid Meier's Civilization VI //修改文件Civ6Sub 修改./gamode/Civ6Sub为 ./Civ6Sub","date":"2021-07-18","objectID":"/zh-cn/steam/:0:0","tags":[],"title":"Civid 6","uri":"/zh-cn/steam/"},{"categories":["linux"],"content":"ssh-key访问服务器","date":"2021-05-21","objectID":"/zh-cn/sshd/","tags":["linux"],"title":"sshd配置","uri":"/zh-cn/sshd/"},{"categories":["linux"],"content":"生成key MacBook-Pro:~ hnboy$ ssh-keygen Generating public/private rsa key pair. Enter file in which to save the key (/Users/hnboy/.ssh/id_rsa): /Users/hnboy/.ssh/test_rsa #询问保存路径，如果默认，则在当前用户的 ~/.ssh 目录下生成id_rsa文件。这里我们自定义一个key，取名：test_rsa Enter passphrase (empty for no passphrase): #如果你想用密码来保护你的证书，可以选择在这里输入。 Enter same passphrase again: #如果输入了密码，需要再次输入该密码 Your identification has been saved in /Users/hnboy/.ssh/test_rsa. Your public key has been saved in /Users/hnboy/.ssh/test_rsa.pub. The key fingerprint is: SHA256:V4RNi8fLUgeiCRMY6UJU8YR73SQ//JTgdSMBjyBJKws hnboy@MacBook-Pro.local The key's randomart image is: +---[RSA 2048]----+ | ...+BBo. o==. | | . +o.=.++B+oo | | .E...o.oBooB+.. | | ..oo. . *=oo | | ... S o+o | | . .. | | | | | | | +----[SHA256]-----+ 完成操作就生成一对key，再home/.ssh/路径下 ","date":"2021-05-21","objectID":"/zh-cn/sshd/:1:0","tags":["linux"],"title":"sshd配置","uri":"/zh-cn/sshd/"},{"categories":["linux"],"content":"将公钥安装到远程服务器上 使用scp或者rsync方法 rsync -av ~/.ssh/test_rsa.pub username@remote:~/.ssh/authorized_keys scp ~/.ssh/test_rsa.pub username@remote:~/.ssh/authorized_keys 使用ssh-copy-id ssh-copy-id -i ~/.ssh/test_rsa.pub username@remote","date":"2021-05-21","objectID":"/zh-cn/sshd/:2:0","tags":["linux"],"title":"sshd配置","uri":"/zh-cn/sshd/"},{"categories":["git"],"content":" git remote set-url origin \"http\"","date":"2021-05-19","objectID":"/zh-cn/git/:0:0","tags":["git"],"title":"Git","uri":"/zh-cn/git/"},{"categories":["Linux"],"content":"Gitlab安装","date":"2021-05-13","objectID":"/zh-cn/gitlab/","tags":["Linux"],"title":"Gitlab","uri":"/zh-cn/gitlab/"},{"categories":["Linux"],"content":"安装前 关闭防火墙和SELINUX ##关闭防火墙 systemctl stop firewalled ##关闭SELINUX sed -i 's/^SELINUX=.*/SELINUX=disabled/' /etc/selinux/config tip 也可以尝试让防火墙enable http/https firewall-cmd --permanent --add-service=http firewall-cmd --permanent --add-service=https ","date":"2021-05-13","objectID":"/zh-cn/gitlab/:1:0","tags":["Linux"],"title":"Gitlab","uri":"/zh-cn/gitlab/"},{"categories":["Linux"],"content":"安装 sudo EXTERNAL_URL=\"ip\" yum install -y gitlab-ee ","date":"2021-05-13","objectID":"/zh-cn/gitlab/:2:0","tags":["Linux"],"title":"Gitlab","uri":"/zh-cn/gitlab/"},{"categories":["Linux"],"content":"修改配置文件 修改配置文件 ##修改/ect/gitlab/gitlab.rb external_url \"https://gitlab.example.com\" ","date":"2021-05-13","objectID":"/zh-cn/gitlab/:3:0","tags":["Linux"],"title":"Gitlab","uri":"/zh-cn/gitlab/"},{"categories":["Linux"],"content":"启动 sudo gitlab-ctl reconfigure sudo gitlab-ctl restart","date":"2021-05-13","objectID":"/zh-cn/gitlab/:4:0","tags":["Linux"],"title":"Gitlab","uri":"/zh-cn/gitlab/"},{"categories":["ONFI"],"content":"Interface(SDR NVDDR NVDDR2/NVDDR3) IO bus 改名成DQ bus. 多了个DQS 信号，DQS为双向管脚。 DQS不能用于cmd和address cycle。在SDR mode下DQS应该被host 拉高，device ignore ， DQS沿对应data valid window。 NV-DDR interface WE_n (clk)代替clock signal. RE_n(W/R#)变成write/read 双向管脚信号. NV-DDR2/3 RE_N变成RE_t , RE_c DQS信号来做DQ data bus strobe. ","date":"2021-05-11","objectID":"/zh-cn/onfi/:1:0","tags":["ONFI"],"title":"NAND FLASH ONFI SPEC 4.0 ( 一 )","uri":"/zh-cn/onfi/"},{"categories":["ONFI"],"content":"ONFI VS Tole Tole同步模式下不用clock，写数据用DQS差分信号跳变沿触发，读数据用Host发的REN差分信号跳变沿发读request，DQS跳变沿输出数据。 ONFI2.0 增加NV-DDR，支持DDR操作，但是使用同步时钟来控制，所以边沿容易受干扰。ONFI3.0增加DDR2,ONFI4.0增加NV-DDR3,均支持DQS差分信号而不同同步时钟. ","date":"2021-05-11","objectID":"/zh-cn/onfi/:2:0","tags":["ONFI"],"title":"NAND FLASH ONFI SPEC 4.0 ( 一 )","uri":"/zh-cn/onfi/"},{"categories":["ONFI"],"content":"Sync(同步) VS Async(异步) 简单来说，需要时钟信号的就是同步NAND Flash，不需要时钟的就是异步NAND。 引脚的功能区别 同步模式下PIN8为W/R#pin, 异步模式下为RE#引脚 同步模式下PIN18为CLK引脚，异步模式下为WE#引脚 同步模式下PIN35不使用，异步模式下DQS信号. 异步模式下cmd address and data in/out ","date":"2021-05-11","objectID":"/zh-cn/onfi/:3:0","tags":["ONFI"],"title":"NAND FLASH ONFI SPEC 4.0 ( 一 )","uri":"/zh-cn/onfi/"},{"categories":["ONFI"],"content":"Data input/output Pausing host暂停data tinput/output SDR模式下将WE#和RE#置高即可暂停数据输入输出 NV-DDR模式通过将ALE/CLE置低可暂停数据输入输出 NV-DDR2/3模式可以通过保持RE#高或者低电平（即RE#不发生信号翻转即可）。也可以通过暂停DQS信号。在数据暂停阶段ODT是保持开的状态了（如果device enable 了ODT 模式） ","date":"2021-05-11","objectID":"/zh-cn/onfi/:4:0","tags":["ONFI"],"title":"NAND FLASH ONFI SPEC 4.0 ( 一 )","uri":"/zh-cn/onfi/"},{"categories":["ONFI"],"content":"Data Interface/Timing Mode转换 根据ONFI 4.0 SPEC描述为只有以下几种情况的mode可以切换 SDR to NV-DDR SDR to NV-DDR2 NV-DDR to SDR NV-DDR2 to SDR NV-DDR3无法转换到其他mode(这里只是说用户模式下，正常command无法切换，实际 上vendor是可以通过自己的测试模式进行切换，可以从NVDDR3-\u003e SDR模式)，1.2V情况默认上电即NV-DDR3 mode（有些device 1.2V情况下上电默认是DDR3 mode 0) 所有的mode切换都是通过set feature来设定。 未完待续！！！ ","date":"2021-05-11","objectID":"/zh-cn/onfi/:5:0","tags":["ONFI"],"title":"NAND FLASH ONFI SPEC 4.0 ( 一 )","uri":"/zh-cn/onfi/"},{"categories":["ONFI"],"content":"简介 在大容量NAND Package设计中，一个设计中可能存在很多个NAND Package，每个package中一般有2~8根CE# PIN。使用CE# Reduction机制可以让host的单个CE#被多个NAND pacakge复用,这样使得Host所需要的CE#引脚大大减少。 CE Reduction机制在初始化过程中，为每一个NAND指定一个Volume地址。初始化后，host可以通过volume选择命令(E1h)在选择指定的Volume。 Tips:这里要区分NAND中Package,Target,LUN的概念划分。可以参考下图 package.png 在物理连接上,通过ENo和ENI依次串联起所有的NAND Package。第一个Package的ENI不会连接，后面的Package依次连接到前一个Package的ENo信号。 在Power on的时候，ENo会被driver low。之后如果CE#被置成High状态，ENo对应为High-Z状态。如果CE#置成Low并set成对应的volume地址后，此时的ENo会被置高。 ENi状态决定了NAND package是否接受cmd。 如果CE# LOW and ENi Pin is High,那么就可以接受cmd；反之如果CE# high或者ENi low，则不能接受cmd。 ","date":"2021-05-10","objectID":"/zh-cn/onfi-ce-reduction/:0:1","tags":["ONFI"],"title":"CE Reduction","uri":"/zh-cn/onfi-ce-reduction/"},{"categories":["ONFI"],"content":"initial sequence host power on the NAND. host pulls CE# LOW. 如果resetting all NAND Parallel，host 发送Reset(FFh) command.此时Reset CMD会被所有的NAND Device接受到。 如果reseeting all NAND sequence (1). 只有ENi pin high的NAND device能接受到命令。 host发送set feature cmd 来设定Volume Configure(58h)。每个NAND target的Volume address应该都是独立的。发送set features 命令后，ENo被设置成High同时Volume is deselected，直到host发送Volume select(E1h)来选中指定的Volume。 ","date":"2021-05-10","objectID":"/zh-cn/onfi-ce-reduction/:0:2","tags":["ONFI"],"title":"CE Reduction","uri":"/zh-cn/onfi-ce-reduction/"},{"categories":["ONFI"],"content":"Volumn configure\u0026\u0026select vol_configure.png vol_select.png ","date":"2021-05-10","objectID":"/zh-cn/onfi-ce-reduction/:0:3","tags":["ONFI"],"title":"CE Reduction","uri":"/zh-cn/onfi-ce-reduction/"},{"categories":["ONFI"],"content":"常见的CE Reduction 拓扑结构 single.png two_channel.png ","date":"2021-05-10","objectID":"/zh-cn/onfi-ce-reduction/:0:4","tags":["ONFI"],"title":"CE Reduction","uri":"/zh-cn/onfi-ce-reduction/"},{"categories":["模拟电路"],"content":"比较器和误差放大器区别 输出结果的不一样 — 离散和连续的区别 ","date":"2021-05-10","objectID":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/:1:0","tags":["模拟电路"],"title":"比较器和误差放大器","uri":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/"},{"categories":["模拟电路"],"content":"比较器与放大器 运算放大器在不加负反馈的时候，从原理上来看可以用作比较器，但是由于放大器的开环增益非常高，它只能处理输入差分电压非常小的信号。而且在这种情况下，运算放大器的响应时间比比较器会慢很多，而且缺少一些特殊的功能，比如：滞回、内部基准。 比较器通常不能作为运算放大器，比较器经过调解可以提供极小的时间延迟，但是其频率响应特性会受到一定的限制，运算放大器正式利用了频响修整这个优势成为了灵活多用的器件。另外，许多比较器还有内部滞回电路，可以避免了输出震荡，但同时也让比较器不能当做当做运算放大器使用。 ","date":"2021-05-10","objectID":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/:2:0","tags":["模拟电路"],"title":"比较器和误差放大器","uri":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/"},{"categories":["模拟电路"],"content":"电源电压 传统的比较器需要$\\pm15V$的双电源或者高达36V的电源源供电。（一些运算放大器也需要双电源工作，满足输出条件，这一点个人认为并不能作为两者之间的区别） - 比较器两个输入端之间的电压在过零时候输出状态将发生改变，由于输入端通常有很小的波动电压，这些波动所产生的差模电压会导致比较器输出发生连续的变化。为了避免输出震荡，新型的比较器通常具有几mV的滞回电压。滞回电压的存在使比较器在切换点变为两个，一个用于检测上升电压，一一个用于检测下降电压。高电压门限$V_{TRIP+}$与低电压门限$V_{TRIP-}$之差等于滞回电压($V_{HYST}$),滞回比较器的失调电压$V_{OS}$是高电压门限和低电压门限的平均值。 1.png 不带滞回的比较器的输入电压切换点是输入失调电压，而不是理想比较器的零电压。失调电压(即切换电压)一般随温度、电源电压的变化而变化。通常用电源抑制比(PSRR)衡量这一影响，它表示标称电压的变化对失调电压的影响。理想的比较器的输入阻抗为无穷大，因此，理论上对输入信号不产生影响，而实际比较器的输入阻抗不可能做到无穷大，输入端有电流经过信号源内阻并流入比较器内部，从而产生额外的压差。偏置电流(IBIAS)定义为两个比较器输入电流的中值，用于衡量输入阻抗的影响。 ","date":"2021-05-10","objectID":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/:3:0","tags":["模拟电路"],"title":"比较器和误差放大器","uri":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/"},{"categories":["模拟电路"],"content":"比较器的输出 不同的输出状态。零电平或电源电压，具有满电源摆幅特性的比较器输出级为射极跟随器，这使得其输出信号与电源摆幅之间仅有极小的压差。该压差取决于比较器内部晶体管饱和状态下的集电极与发射极之间的电压。CMOS满摆幅比较器的输出电压取决于饱和状态下的MOSFET，与双极型晶体管结构相比，在轻载情况下电压更接近于电源电压。比较器属于 开环电路，比较输出端的$$u_1$$和$$u_2$$电压大小，当正输入端电压较大的时候，输出高电平(比较器属于OC输出，需要加上拉电阻，上拉几伏就输出几伏)；当负极电压较大的时候，输出低电平(GND). 输出延迟时间是选择比较器的关键参数。延迟时间包括信号通过元器件产生的传输延时和信号的上升时间与下降时间，对于高速比较器，如MAX961、MAX9010-MAX9013，其延迟时间的典型值分别达到4.5ns和5ns，上升时间为2.3ns和3ns (注意：传输延时的测量包含了上升时间)。设计时需注意不同因素对延迟时间的影响(图2)，其中包括温度、容性负载、输入过驱动等因素。对于反相输入，传输延时用tPD-表示；对于同相输入，传输延时用tPD+表示。TPD+与tPD-之差称为偏差。电源电压对传输延时也有较大影响。 ","date":"2021-05-10","objectID":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/:4:0","tags":["模拟电路"],"title":"比较器和误差放大器","uri":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/"},{"categories":["模拟电路"],"content":"实际比较器应用 第1个例子是电平转换器，可完成3V逻辑至5V逻辑的变换。 2.png 如图4所示，漏极开路输出比较器，如MAX986，提供了一个极为简捷的实现方案，同样，如果比较器供电电压允许(如MAX972)，也可实现±5V双极性逻辑至3V单极性逻辑的电平转换。具体应用时应注意输入信号不要超出电源电压的摆幅，流入输出端的电流由大阻值的上拉电阻限制(参考MAX986数据资料的Absolute Maximum Ratings)。 该电路可将双极性输入（这里为正弦波)转换为单极性的方波输出，外加的偏置电压为 3.png $$V_{OS}=\\frac{V_{CC}R_1R_2+V_2R_1R_3}{R_1R_2+R_1R_3+R_2R_3}$$ 两个阻值相同的电阻(R4)将比较器切换检测门限设置在电源电压的一半。 图6所示是利用四个比较器构成一个电流检测电路，可用于指示输入电流的四个范围，旁路电阻用于将输入电流转换为电压信号，R1-R2用于设置运算放大器的增益，并为比较器提供所需要的基准电压。R4-R7用来设置不同数字输出状态所对应的检测门限。 4.png ","date":"2021-05-10","objectID":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/:5:0","tags":["模拟电路"],"title":"比较器和误差放大器","uri":"/zh-cn/%E6%AF%94%E8%BE%83%E5%99%A8%E5%92%8C%E8%AF%AF%E5%B7%AE%E5%99%A8/"},{"categories":["模拟电路"],"content":"理想集成运放特点 开环差模电压放大倍数$A_{u0}\\rightarrow\\infty$ 输入阻抗$R_{id}\\rightarrow\\infty$ 输出阻抗$R_{o}\\rightarrow0$ 共模抑制比$K_{CMR}\\rightarrow\\infty$ 此外认为器件的频带为无限宽，没有失调现象等 **Addition：**差分式放大电路，就其功能来说就时放大两个输入信号之差。在电路完全对称的情况下，输出信号电压可以表示为$V_o=A_{uo}(V_{i1}-V_{i2})$ ","date":"2021-05-10","objectID":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/:1:0","tags":["模拟电路"],"title":"集成运算放大电路","uri":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/"},{"categories":["模拟电路"],"content":"工作在线性区的集成运放 由于理想集成运放$A_{uo}\\rightarrow\\infty$,故可以认为两个输入端之间的差模电压近似为零，即$u_{id}=u_–u_+\\approx0$即$u_-=u_+$,由于两个输入端之间的电压近似为零，而又不是短路，故称为**“虚短”** 由于理想集成运放的输入电阻$R_{id}\\rightarrow\\infty$,故可以认为两个输入端不娶电流，这样输入相当于断路，而又不是断开，所以称为**“虚断”**。 ","date":"2021-05-10","objectID":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/:1:1","tags":["模拟电路"],"title":"集成运算放大电路","uri":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/"},{"categories":["模拟电路"],"content":"基本运算电路 比例运算电路 根据虚短和虚断的特点，反向输入端与地端等电位（称为**“虚地”），因此计算可得 $$i_1=\\frac{u_1}{R_1},i_F=\\frac{u_–u_o}{R_f}=\\frac{-uo}{R_f}$$ 又因$i_-=0$,故$i_1=i_F$则可得$u_o=-\\frac{R_f}{R_1}u_1$ 式中负号表示输出电压与输入点的相位相反。 其中电压放大倍数为$$A_{uf}=\\frac{uo}{u_i}=-\\frac{R_f}{R_1}$$改变$R_f$和$R_1$的比值，即可改变其放大倍数。 图中运放的同相输入端接有电阻$R_2$,参数选择应使两输入端外界直流通路等效电阻值平衡，即$R_2=R_1//R_f$,静态时使输入级偏置电流平衡并让输入级的偏置电流在运算放大器两个输入端的外接电阻上产生相等的压降，以便消除放大器的偏置电流以及漂移的影响，故$R_2$又称为平衡电阻** 同相比例运算电路 如果输入信号从同相输入端输入，而反向输入端通过电阻接地，并引入负反馈，这种称为同比例运算电路 由虚短、虚短性质可知 $u_-=\\frac{R_1}{R_1+R_f}u_o=u_+=u_I$ $$i_F=\\frac{u_-u_0}{R} ①$$ $$i_1=-\\frac{u_-}{R_1}②$$ 可以推出$$u_o=\\left(1+\\frac{R_f}{R_1}\\right)u_1$$ 则电压放大倍数为$$A_{uf}=\\frac{u_o}{u_1}=1+\\frac{R_f}{R_1}$$ 由上式可以看出电路的与反相比例运算电路一样，输入输出也是符号比例关系，不同的是输出电压与输入电压相位相同。 如果此时去掉$R_1$是的输入和输出电压相同，起到电压跟随作用，故称为这样的电路为电压跟随器如下图所示 加法运算电路 如下图所示是对两个输入限号求和的电路，信号有反向输入端引入，同相端通过一个电阻接地,如下所示称为加法电路 由上图可以计算如下 $$i_{11}=\\frac{u_{11}}{R_1}$$ $$i_{12}=\\frac{u_{12}}{R_2}$$ $$i_{11}+i_{12}=i_f$$ 不难推出$$u_o=\\left(\\frac{u_{11}}{R_1}+\\frac{u_{12}}{R_2}\\right)-R_f$$ 当$\\begin{smallmatrix}R_1=R_2=R\\end{smallmatrix}$ 时 $$u_o=-\\frac{R_f}{R}(u_{11}+u_{12})$$ 减法运算电路 当在同相和方向输入端分别加入两个信号时候，如下所示称为差分运算电路 根据虚短、虚断原理来计算可以得: $$\\left(\\frac{u_{11}-u_-}{R_1}\\right)=\\left(\\frac{u_–u_o}{R_f}\\right)\\Rightarrow uo=\\left(1+\\frac{R_f}{R_1}\\right)u_+-\\frac{R_f}{R_1}u_{11}$$ 其中: $\\begin{smallmatrix}u_-=u_+=(\\frac{R_f}{R_1+R_f})u_{12}\\end{smallmatrix}$ 如果: $\\begin{smallmatrix}R_1=R’_{1},R_f=R’_f\\end{smallmatrix}$ 可以证明输入电压为: $$u_o=\\frac{R_{f}}{R_{1}}(u_{12}-u_{11})$$ 上式表明，适当选择电阻参数，是的输出电压与两个输入电压的差值成比例，故差值放大电路也称为加法运算电路。 归类总结 相位 种类 特点 同相 同相比例运算电路 电压跟随器 同相 减法运算电路 输出端透过一个电阻连接反向输入端 反相 反向比例运算电路 同相输入透过电阻接地 反向 加法运算电路 同相输入端透过一个电阻接地，反向输入端两个输入电压 ","date":"2021-05-10","objectID":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/:1:2","tags":["模拟电路"],"title":"集成运算放大电路","uri":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/"},{"categories":["模拟电路"],"content":"积分与微积分电路 基本积分电路 如下图是一个基本积分电路 因为$i_-=i_+=0$,故$u_-=u_+=0$流过电阻R的电流和流过电容C的电流可以认为近似相等，即$\\begin{smallmatrix}i_c=i_1=\\frac{u_1}{R}\\end{smallmatrix}$,对该电流对电容镜像充电，电容两端电压即为输入电压，故 $$u_o=-\\frac{1}{C}\\int_{t0}^ti_c,\\mathrm{d}t+uc\\mid_{t0} = -\\frac{1}{RC}\\int_{t0}^{t}u_1,\\mathrm{d}t+uc\\mid_{t0}$$其中$\\begin{smallmatrix}u_c\\mid_{t0}\\end{smallmatrix}$是$t_0$时刻电容两端的电压，即初始值。 基本微分电路 将积分电路中电阻和电容元件位置对换，便构成了基本微分电路如下图所示 ","date":"2021-05-10","objectID":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/:2:0","tags":["模拟电路"],"title":"集成运算放大电路","uri":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/"},{"categories":["模拟电路"],"content":"例题 积分电路计算 电路如下图所示 写出输入与输出关系； 若$u_1=+1V$，电容器两端初始电压$u_c=0$，求：输出电压$u_o$变为0V所需要的时间。 解：有图可知，图中$A_1$为积分器，$A_2$为反向加法器，所以可以推出： $$u_{o1}=-\\frac{1}{RC}\\int_{t0}^{t1}u_1,\\mathrm{d}t+u_c\\mid_{t0=0}$$ $$u_0=-u_{01}-u_1$$ (2) 因$\\begin{smallmatrix}u_c\\mid_{t0=0}=0,u_1=+1V\\end{smallmatrix}$则 $$u_o=\\frac{u_1}{RC}t_1-u_1=0$$ 故$$t_1=RC=10S$$ ","date":"2021-05-10","objectID":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/:3:0","tags":["模拟电路"],"title":"集成运算放大电路","uri":"/zh-cn/%E9%9B%86%E6%88%90%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E7%94%B5%E8%B7%AF/"},{"categories":["开关电源"],"content":"基本分类介绍 硬开关 当晶体管上的电压（或电流）尚未到零时，强迫开关管开端或管段，这时开关管的电压下降或上升和电流的上升和下降有一个交叠的过程，使得开关过程中管子上有损耗，这种开关方式成为硬开关 硬软开关 与硬开关相对，当晶体管开关在电压为零的时候开通，或电流为零的时候管段，从而使得开关损耗接近于零，这种开关的方式成为软开关 谐振 在理想的LC并联电路上加正弦电流源时，电路的总导纳为零，元件上的电压为无穷大，这种现象为并联谐振，电路谐振时有一下两个重要参数 （1）谐振频率：谐振时的电路频率 ω = 1/√LC （2）特征频率：谐振时，感抗等于容抗，其值为Z=√(L/C)，称为特征阻抗。当LC串联电路上突加直流电压时，电路中的电流按照正弦规律无阻尼振荡，其频率即为电路的谐振频率也称为振荡频率 准谐振 对于有开关的LC串联电路，点电流按照谐振振荡时，如果开关动作，使得电流正弦振荡只在一个周期的部分时间内发生，则电路会呈准正弦，这一现象称为准谐振。同样在LC并联电路中，借助开关动作，也可获得准谐振。 零电压开通 利用谐振现象。当开关变换器中的器件电压按照正弦规律振荡到零时，使得器件开通，称为ZVS 即零电压开通 零电流关断 同理，当开关变换器中的器件电流按正弦规律振荡到零时，使器件关断称之为 ZCS 保持时间 保持时间是指交流输入电源发生故障后，电源能保持输出电压不变的时间 拓扑结构 拓扑结构指变换器的电路结构类型。常用变换器的电路结构有反激式、正激式、半桥式、全桥式、谐振式和软开关式等。 ","date":"2021-05-10","objectID":"/zh-cn/%E5%BC%80%E5%85%B3%E7%94%B5%E6%BA%90/:1:0","tags":["开关电源"],"title":"开关电源归类","uri":"/zh-cn/%E5%BC%80%E5%85%B3%E7%94%B5%E6%BA%90/"},{"categories":["开关电源"],"content":"电路拓扑结构设计选择常见问题 占空比 输出电压和输入电压是否相差5倍以上，如果是可能就需要用变压器，计算合适的占空比，提高效率。 电源需要空载工作吗？ 如果是，建议变换器工作与电流断续模式，除非采用同步整流。 如果能够使用同步整流，不管负载大小如果，都可以使得变换器工作于电流连续模式。 输出电流大吗？ 如果有大输出电流，选用电压模式控制要比电流模式控制要好。 ","date":"2021-05-10","objectID":"/zh-cn/%E5%BC%80%E5%85%B3%E7%94%B5%E6%BA%90/:2:0","tags":["开关电源"],"title":"开关电源归类","uri":"/zh-cn/%E5%BC%80%E5%85%B3%E7%94%B5%E6%BA%90/"},{"categories":["模拟电路"],"content":"为什么要将运算放大器用作比较器？ 方便 经济 低$I_B$ 低$V_{OS}$ 比较器专门针对干净快速的切换而设计的，所有许多直流参数不如运算放大器。当电路 对直流参数有较高要求的时候可以考虑使用运算放大器。反之如果电路中速度很重要就不能使用。 ","date":"2021-05-10","objectID":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/:1:0","tags":["模拟电路"],"title":"运算放大器用作比较器","uri":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/"},{"categories":["模拟电路"],"content":"为什么大多数情况不把运算放大器用作比较器 速度 输入结构不方便 逻辑结构不方便 稳定性/迟滞 ","date":"2021-05-10","objectID":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/:2:0","tags":["模拟电路"],"title":"运算放大器用作比较器","uri":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/"},{"categories":["模拟电路"],"content":"许多比较器的速度都非常快,为什么将运算放大器用作比较器时造成低速度? 比较器设计用于大差分输入电压，而运算放大器一般用于驱动闭环系统，在负反馈的作用下，其输入电压差降至非常低.当运算放大器过载时候，有时候几毫伏也可能导致过载，其中有些放大级可能发生饱和。这种情况下，器件要相对较长的时候从饱和中恢复，如果发生饱和，其速度将慢很多。 现代运算放大器多采用轨到轨输出，其最大正电平接近正电源，最低负电平接近负电源。(老式设计所用架构的两个供电轨都具有1.5 V以上的动态余量。) 如果逻辑和运算放大器共用同一电源，轨到轨运算放大器可成功驱动CMOS和TTL逻辑系列，但是，如果运算放大器和逻辑采用不同电源，则需在两者之间另外设置接口电路。注意，这种情况采用于采用±5 V电源的运算放大器，必须用+5 V电源驱动逻辑；如果施加-5 V电源，则可能损坏逻辑。 最简单的接口电路就是变换器，可能以NPN晶体管制成，但这些元件需会基极吸取电流。更为方便的是N-沟道MOSFET晶体管。如下图所示 1.png RB设定晶体管基极电流，RL则设定集电极/漏极的电流。该电流越小，变换器速度就越快，但其功耗也越大。通常使用几千欧姆的数值。N-沟道MOS器件应采用低栅极阈值电压(\u003c2 V)和高于运算放大器最大输出电压的栅源击穿电压。一般±25 V就够了。尽管运算放大器和逻辑使用不同的电源，但必须相互连接。运算放大器正电源+VA必须比逻辑负电源-VL高至少3 V，才能提供足够电压来开启晶体管或MOSFET栅极。另外，运算放大器负电源相对于逻辑负电源不能为正，但可与其相连。当然，必须遵循全部所用器件的绝对最大额定值。 补充MOS变换器可采用一个P-沟道和一个N-沟道MOSFET。这样做的优势在于没有待机电流，但在切换过程中，两个器件同时开启时会产生大电流尖峰。在这种设计中，运算放大器正电源+VA必须等于或大于逻辑正电源+VL。另外，运算放大器负电源必须等于或小于逻辑负电源。如下图所示 2.png ","date":"2021-05-10","objectID":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/:2:1","tags":["模拟电路"],"title":"运算放大器用作比较器","uri":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/"},{"categories":["模拟电路"],"content":"注意事项 ","date":"2021-05-10","objectID":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/:3:0","tags":["模拟电路"],"title":"运算放大器用作比较器","uri":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/"},{"categories":["模拟电路"],"content":"相位反转 老式FET输入放大器，会有相位翻转的现象。如果输入超过允许的共模范围，反相和同相输入将互换角色。 ","date":"2021-05-10","objectID":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/:3:1","tags":["模拟电路"],"title":"运算放大器用作比较器","uri":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/"},{"categories":["模拟电路"],"content":"不稳定性 将运放用作比较器的时候没有负反馈，开环增益非常高。在跃迁期间即使是很小的正反馈也可能激发震荡。反馈可能来自输出与同相输入之间的电容，也可能来自共地阻抗中存在的输出电流。 ","date":"2021-05-10","objectID":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/:3:2","tags":["模拟电路"],"title":"运算放大器用作比较器","uri":"/zh-cn/%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E7%94%A8%E4%BD%9C%E6%AF%94%E8%BE%83%E5%99%A8/"}]