# 仿真

在前面的文档里，我们学习了如何使用硬件描述语言来实现数字电路。实现了电路后，为了验证数字电路是否正确地工作，需要进行仿真。

本文将会讲述如何用 Verilog 语言来编写仿真的代码。**需要注意的是，描述数字电路的 Verilog 和用来仿真的 Verilog 可以认为是两种语言，使用完全不同的编写思路和实现方法。** 前者与电路一一对应，而后者更像是 C 这种过程式的编程语言，不是描述数字电路，而是给数字电路设定好输入的信号。

下面来看一个简单的例子，采用的是前文出现过的加法器：

```verilog
module add2 (
  input wire [1:0] a,
  input wire [1:0] b,
  output wire [1:0] c
);
  assign c = a + b;
endmodule
```

把仿真器中运行上面的代码，会得到下面的波形：

<script type="WaveDrom">
{
  signal:
    [
      { name: "a", wave: "xxx"},
      { name: "b", wave: "xxx"},
      { name: "c", wave: "xxx"}
    ]
}
</script>

你会发现所有的信号都显示 `x`，因为仿真的时候，模块外部什么也没有，所以这里的 `a` 和 `b` 什么也没有连接，在仿真器中表示为 `x`，表示数值未知。那是不是代码出了问题？但其实这段代码描述了正确的加法器的数字电路，只不过缺少来自外部的输入。那么思路就明确了：接下来，我要给这个模块输入数据。为了输入数据，要人为地在外面再套一层，就好像从上帝视角，去设置模块的输入：

```verilog
module add2_tb ();

  reg [1:0] a;
  reg [1:0] b;
  reg [1:0] c;

  initial begin
    a <= 2'b01;
    b <= 2'b10;
    #1;
    $finish;
  end

  add2 inst (
    .a(a),
    .b(b),
    .c(c)
  );
endmodule
```

这段代码例化了一个 `add2` 模块，也就是要被测试的模块。
