TimeQuest Timing Analyzer report for AD9708_TEST_Code
Sun Jun 26 02:50:26 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'clk_sys_in'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 25. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 26. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'clk_sys_in'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AD9708_TEST_Code                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                    ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+------------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+------------+------------------------------------+--------------------------------------+
; clk_sys_in                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;            ;                                    ; { clk_sys_in }                       ;
; inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 2           ;        ;        ;           ;            ; false    ; clk_sys_in ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; inst|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; -2.777 ; 2.223  ; 50.00      ; 1         ; 2           ; -100.0 ;        ;           ;            ; false    ; clk_sys_in ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[1] } ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+------------+------------------------------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+-----------+-----------------+----------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                       ; Note ;
+-----------+-----------------+----------------------------------+------+
; 162.6 MHz ; 162.6 MHz       ; inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 3.850 ; 0.000         ;
+----------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.753 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 2.223  ; 0.000         ;
; clk_sys_in                       ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 3.850 ; key_con:inst5|delay_soft:key_delay_U|kh[1]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 6.186      ;
; 3.921 ; key_con:inst5|delay_soft:key_delay_U|kh[2]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 6.115      ;
; 4.203 ; key_con:inst5|delay_soft:key_delay_U|kh[3]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.833      ;
; 4.291 ; key_con:inst5|delay_soft:key_delay_U|kl[2]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.762      ;
; 4.296 ; key_con:inst5|delay_soft:key_delay_U|kl[4]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.757      ;
; 4.326 ; key_con:inst5|delay_soft:key_delay_U|kh[0]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.710      ;
; 4.594 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[30]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.459      ;
; 4.641 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.395      ;
; 4.680 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[29]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.373      ;
; 4.689 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.347      ;
; 4.727 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.309      ;
; 4.766 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[28]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.287      ;
; 4.775 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.261      ;
; 4.813 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.223      ;
; 4.814 ; key_con:inst5|delay_soft:key_delay_U|kl[5]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.239      ;
; 4.819 ; key_con:inst5|fre[2]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.217      ;
; 4.852 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[27]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.201      ;
; 4.855 ; key_con:inst5|fre[3]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.181      ;
; 4.861 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.175      ;
; 4.896 ; key_con:inst5|delay_soft:key_delay_U|kl[11] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.157      ;
; 4.899 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.137      ;
; 4.905 ; key_con:inst5|fre[2]                        ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.131      ;
; 4.915 ; key_con:inst5|delay_soft:key_delay_U|kl[12] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.138      ;
; 4.924 ; key_con:inst5|delay_soft:key_delay_U|kl[23] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 5.117      ;
; 4.938 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[26]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.115      ;
; 4.941 ; key_con:inst5|fre[3]                        ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.095      ;
; 4.946 ; key_con:inst5|fre[0]                        ; key_con:inst5|fre[30]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 5.095      ;
; 4.947 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.089      ;
; 4.952 ; add_32bit:inst1|add[0]                      ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 5.090      ;
; 4.965 ; key_con:inst5|delay_soft:key_delay_U|kh[7]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.071      ;
; 4.977 ; key_con:inst5|fre[4]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.059      ;
; 4.982 ; key_con:inst5|delay_soft:key_delay_U|kl[3]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.071      ;
; 4.985 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.051      ;
; 4.991 ; key_con:inst5|fre[2]                        ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.045      ;
; 5.007 ; key_con:inst5|delay_soft:key_delay_U|kl[24] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 5.034      ;
; 5.024 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[25]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 5.029      ;
; 5.027 ; key_con:inst5|fre[3]                        ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.009      ;
; 5.032 ; key_con:inst5|fre[0]                        ; key_con:inst5|fre[29]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 5.009      ;
; 5.033 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 5.003      ;
; 5.038 ; add_32bit:inst1|add[0]                      ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 5.004      ;
; 5.061 ; key_con:inst5|delay_soft:key_delay_U|kh[9]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.975      ;
; 5.063 ; key_con:inst5|fre[4]                        ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.973      ;
; 5.071 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[25]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.965      ;
; 5.074 ; key_con:inst5|fre[5]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.962      ;
; 5.077 ; key_con:inst5|fre[2]                        ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.959      ;
; 5.083 ; key_con:inst5|delay_soft:key_delay_U|kh[21] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 4.948      ;
; 5.087 ; key_con:inst5|delay_soft:key_delay_U|kh[5]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.949      ;
; 5.091 ; key_con:inst5|fre[6]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.945      ;
; 5.092 ; key_con:inst5|delay_soft:key_delay_U|kl[13] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.961      ;
; 5.110 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[24]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.943      ;
; 5.113 ; key_con:inst5|fre[3]                        ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.923      ;
; 5.118 ; key_con:inst5|fre[0]                        ; key_con:inst5|fre[28]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.923      ;
; 5.119 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[25]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.917      ;
; 5.124 ; add_32bit:inst1|add[0]                      ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 4.918      ;
; 5.125 ; key_con:inst5|delay_soft:key_delay_U|kh[22] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 4.906      ;
; 5.149 ; key_con:inst5|fre[4]                        ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.887      ;
; 5.157 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[24]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.879      ;
; 5.160 ; key_con:inst5|fre[5]                        ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.876      ;
; 5.163 ; key_con:inst5|fre[2]                        ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.873      ;
; 5.164 ; key_con:inst5|delay_soft:key_delay_U|kl[25] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.877      ;
; 5.177 ; key_con:inst5|delay_soft:key_delay_U|kl[7]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.876      ;
; 5.177 ; key_con:inst5|fre[6]                        ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.859      ;
; 5.196 ; key_con:inst5|delay_soft:key_delay_U|kout   ; key_con:inst5|fre[23]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.857      ;
; 5.199 ; key_con:inst5|fre[3]                        ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.837      ;
; 5.204 ; key_con:inst5|fre[0]                        ; key_con:inst5|fre[27]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.837      ;
; 5.205 ; key_con:inst5|delay_soft:key_delay_U|kl[28] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.836      ;
; 5.205 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[24]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.831      ;
; 5.210 ; add_32bit:inst1|add[0]                      ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 4.832      ;
; 5.217 ; key_con:inst5|delay_soft:key_delay_U|kh[0]  ; key_con:inst5|delay_soft:key_delay_U|kh[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 4.828      ;
; 5.222 ; key_con:inst5|delay_soft:key_delay_U|kl[29] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.819      ;
; 5.224 ; key_con:inst5|delay_soft:key_delay_U|kl[0]  ; key_con:inst5|delay_soft:key_delay_U|kl[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.012      ; 4.828      ;
; 5.226 ; key_con:inst5|delay_soft:key_delay_U|kh[12] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.810      ;
; 5.233 ; key_con:inst5|delay_soft:key_delay_U|kh[8]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.803      ;
; 5.235 ; key_con:inst5|fre[4]                        ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.801      ;
; 5.243 ; key_con:inst5|fre[0]                        ; add_32bit:inst1|add[23]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.793      ;
; 5.246 ; key_con:inst5|fre[5]                        ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.790      ;
; 5.249 ; key_con:inst5|fre[2]                        ; add_32bit:inst1|add[25]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.787      ;
; 5.262 ; key_con:inst5|delay_soft:key_delay_U|kl[10] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.791      ;
; 5.263 ; key_con:inst5|fre[6]                        ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.773      ;
; 5.285 ; key_con:inst5|fre[3]                        ; add_32bit:inst1|add[25]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.751      ;
; 5.290 ; key_con:inst5|fre[0]                        ; key_con:inst5|fre[26]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.751      ;
; 5.291 ; key_con:inst5|fre[1]                        ; add_32bit:inst1|add[23]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.745      ;
; 5.294 ; key_con:inst5|delay_soft:key_delay_U|kh[1]  ; key_con:inst5|delay_soft:key_delay_U|kh[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 4.751      ;
; 5.296 ; add_32bit:inst1|add[0]                      ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 4.746      ;
; 5.301 ; key_con:inst5|delay_soft:key_delay_U|kl[1]  ; key_con:inst5|delay_soft:key_delay_U|kl[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.012      ; 4.751      ;
; 5.303 ; key_con:inst5|delay_soft:key_delay_U|kh[0]  ; key_con:inst5|delay_soft:key_delay_U|kh[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 4.742      ;
; 5.310 ; key_con:inst5|delay_soft:key_delay_U|kl[0]  ; key_con:inst5|delay_soft:key_delay_U|kl[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.012      ; 4.742      ;
; 5.320 ; key_con:inst5|delay_soft:key_delay_U|kl[8]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.733      ;
; 5.321 ; key_con:inst5|fre[4]                        ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.715      ;
; 5.325 ; key_con:inst5|delay_soft:key_delay_U|kl[26] ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.716      ;
; 5.325 ; key_con:inst5|delay_soft:key_delay_U|kl[1]  ; key_con:inst5|delay_soft:key_delay_U|kout   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.728      ;
; 5.332 ; key_con:inst5|fre[5]                        ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.704      ;
; 5.335 ; key_con:inst5|fre[2]                        ; add_32bit:inst1|add[24]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.701      ;
; 5.349 ; key_con:inst5|fre[6]                        ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.687      ;
; 5.362 ; key_con:inst5|fre[7]                        ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.674      ;
; 5.371 ; key_con:inst5|fre[3]                        ; add_32bit:inst1|add[24]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 4.665      ;
; 5.375 ; key_con:inst5|fre[1]                        ; key_con:inst5|fre[30]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.666      ;
; 5.376 ; key_con:inst5|fre[0]                        ; key_con:inst5|fre[25]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 4.665      ;
; 5.379 ; key_con:inst5|delay_soft:key_delay_U|kh[2]  ; key_con:inst5|delay_soft:key_delay_U|kh[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 4.666      ;
; 5.380 ; key_con:inst5|delay_soft:key_delay_U|kh[1]  ; key_con:inst5|delay_soft:key_delay_U|kh[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 4.665      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.753 ; key_con:inst5|delay_soft:key_delay_U|kh[31] ; key_con:inst5|delay_soft:key_delay_U|kh[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; key_con:inst5|delay_soft:key_delay_U|kl[31] ; key_con:inst5|delay_soft:key_delay_U|kl[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; key_con:inst5|fre[30]                       ; key_con:inst5|fre[30]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.793 ; inst14                                      ; sel_wave:inst4|da_out[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.795 ; inst14                                      ; sel_wave:inst4|da_out[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.799 ; inst14                                      ; sel_wave:inst4|da_out[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.802 ; inst14                                      ; sel_wave:inst4|da_out[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.803 ; inst14                                      ; sel_wave:inst4|da_out[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.803 ; inst14                                      ; sel_wave:inst4|da_out[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.804 ; inst14                                      ; sel_wave:inst4|da_out[7]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
; 0.890 ; inst3[5]                                    ; sel_wave:inst4|da_out[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.196      ;
; 0.902 ; inst3[2]                                    ; sel_wave:inst4|da_out[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; inst3[0]                                    ; sel_wave:inst4|da_out[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.208      ;
; 0.905 ; inst3[6]                                    ; sel_wave:inst4|da_out[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.211      ;
; 1.160 ; add_32bit:inst1|add[1]                      ; add_32bit:inst1|add[1]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.160 ; add_32bit:inst1|add[17]                     ; add_32bit:inst1|add[17]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.161 ; add_32bit:inst1|add[3]                      ; add_32bit:inst1|add[3]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; add_32bit:inst1|add[13]                     ; add_32bit:inst1|add[13]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; add_32bit:inst1|add[19]                     ; add_32bit:inst1|add[19]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.165 ; add_32bit:inst1|add[8]                      ; add_32bit:inst1|add[8]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; add_32bit:inst1|add[10]                     ; add_32bit:inst1|add[10]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; key_con:inst5|delay_soft:key_delay_U|kh[16] ; key_con:inst5|delay_soft:key_delay_U|kh[16] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; key_con:inst5|delay_soft:key_delay_U|kl[16] ; key_con:inst5|delay_soft:key_delay_U|kl[16] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; key_con:inst5|fre[15]                       ; key_con:inst5|fre[15]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; key_con:inst5|delay_soft:key_delay_U|kh[0]  ; key_con:inst5|delay_soft:key_delay_U|kh[0]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; key_con:inst5|delay_soft:key_delay_U|kl[0]  ; key_con:inst5|delay_soft:key_delay_U|kl[0]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; add_32bit:inst1|add[16]                     ; add_32bit:inst1|add[16]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; add_32bit:inst1|add[29]                     ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; add_32bit:inst1|add[6]                      ; add_32bit:inst1|add[6]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; add_32bit:inst1|add[12]                     ; add_32bit:inst1|add[12]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; add_32bit:inst1|add[14]                     ; add_32bit:inst1|add[14]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.172 ; key_con:inst5|fre[8]                        ; key_con:inst5|fre[8]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; key_con:inst5|fre[10]                       ; key_con:inst5|fre[10]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; key_con:inst5|delay_soft:key_delay_U|kh[1]  ; key_con:inst5|delay_soft:key_delay_U|kh[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; key_con:inst5|delay_soft:key_delay_U|kh[17] ; key_con:inst5|delay_soft:key_delay_U|kh[17] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; key_con:inst5|delay_soft:key_delay_U|kl[1]  ; key_con:inst5|delay_soft:key_delay_U|kl[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; key_con:inst5|delay_soft:key_delay_U|kl[17] ; key_con:inst5|delay_soft:key_delay_U|kl[17] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; key_con:inst5|fre[16]                       ; key_con:inst5|fre[16]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kh[2]  ; key_con:inst5|delay_soft:key_delay_U|kh[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kh[9]  ; key_con:inst5|delay_soft:key_delay_U|kh[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kh[18] ; key_con:inst5|delay_soft:key_delay_U|kh[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kh[25] ; key_con:inst5|delay_soft:key_delay_U|kh[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kl[2]  ; key_con:inst5|delay_soft:key_delay_U|kl[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kl[9]  ; key_con:inst5|delay_soft:key_delay_U|kl[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kl[18] ; key_con:inst5|delay_soft:key_delay_U|kl[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|delay_soft:key_delay_U|kl[25] ; key_con:inst5|delay_soft:key_delay_U|kl[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|fre[1]                        ; key_con:inst5|fre[1]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|fre[17]                       ; key_con:inst5|fre[17]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; key_con:inst5|fre[24]                       ; key_con:inst5|fre[24]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[4]  ; key_con:inst5|delay_soft:key_delay_U|kh[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[7]  ; key_con:inst5|delay_soft:key_delay_U|kh[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[11] ; key_con:inst5|delay_soft:key_delay_U|kh[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[13] ; key_con:inst5|delay_soft:key_delay_U|kh[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[14] ; key_con:inst5|delay_soft:key_delay_U|kh[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[15] ; key_con:inst5|delay_soft:key_delay_U|kh[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[20] ; key_con:inst5|delay_soft:key_delay_U|kh[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[23] ; key_con:inst5|delay_soft:key_delay_U|kh[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[27] ; key_con:inst5|delay_soft:key_delay_U|kh[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[29] ; key_con:inst5|delay_soft:key_delay_U|kh[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kh[30] ; key_con:inst5|delay_soft:key_delay_U|kh[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[4]  ; key_con:inst5|delay_soft:key_delay_U|kl[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[7]  ; key_con:inst5|delay_soft:key_delay_U|kl[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[11] ; key_con:inst5|delay_soft:key_delay_U|kl[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[13] ; key_con:inst5|delay_soft:key_delay_U|kl[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[14] ; key_con:inst5|delay_soft:key_delay_U|kl[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[15] ; key_con:inst5|delay_soft:key_delay_U|kl[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[20] ; key_con:inst5|delay_soft:key_delay_U|kl[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[23] ; key_con:inst5|delay_soft:key_delay_U|kl[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[27] ; key_con:inst5|delay_soft:key_delay_U|kl[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[29] ; key_con:inst5|delay_soft:key_delay_U|kl[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|delay_soft:key_delay_U|kl[30] ; key_con:inst5|delay_soft:key_delay_U|kl[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[3]                        ; key_con:inst5|fre[3]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[6]                        ; key_con:inst5|fre[6]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[12]                       ; key_con:inst5|fre[12]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[13]                       ; key_con:inst5|fre[13]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[14]                       ; key_con:inst5|fre[14]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[19]                       ; key_con:inst5|fre[19]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[22]                       ; key_con:inst5|fre[22]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; add_32bit:inst1|add[24]                     ; add_32bit:inst1|add[24]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[26]                       ; key_con:inst5|fre[26]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[28]                       ; key_con:inst5|fre[28]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; key_con:inst5|fre[29]                       ; key_con:inst5|fre[29]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; add_32bit:inst1|add[22]                     ; add_32bit:inst1|add[22]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; add_32bit:inst1|add[26]                     ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; add_32bit:inst1|add[28]                     ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; add_32bit:inst1|add[30]                     ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.194 ; inst3[4]                                    ; sel_wave:inst4|da_out[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.213 ; key_con:inst5|fre[9]                        ; key_con:inst5|fre[9]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.215 ; inst14                                      ; sel_wave:inst4|da_out[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.521      ;
; 1.217 ; add_32bit:inst1|add[7]                      ; add_32bit:inst1|add[7]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; add_32bit:inst1|add[9]                      ; add_32bit:inst1|add[9]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; add_32bit:inst1|add[5]                      ; add_32bit:inst1|add[5]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; add_32bit:inst1|add[11]                     ; add_32bit:inst1|add[11]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; add_32bit:inst1|add[2]                      ; add_32bit:inst1|add[2]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; add_32bit:inst1|add[18]                     ; add_32bit:inst1|add[18]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; add_32bit:inst1|add[23]                     ; add_32bit:inst1|add[23]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; add_32bit:inst1|add[4]                      ; add_32bit:inst1|add[4]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; add_32bit:inst1|add[20]                     ; add_32bit:inst1|add[20]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; add_32bit:inst1|add[27]                     ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; key_con:inst5|delay_soft:key_delay_U|kh[3]  ; key_con:inst5|delay_soft:key_delay_U|kh[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7]                          ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7]                          ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ;
; 2.223 ; 5.000        ; 2.777          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ;
; 2.223 ; 5.000        ; 2.777          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[0]                                                                                       ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[0]                                                                                       ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[10]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[10]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[11]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[11]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[12]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[12]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[13]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[13]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[14]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[14]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[15]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[15]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[16]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[16]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[17]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[17]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[18]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[18]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[19]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[19]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[1]                                                                                       ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[1]                                                                                       ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[20]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[20]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[21]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[21]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[22]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[22]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[23]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[23]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[24]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[24]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[25]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[25]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[26]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[26]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[27]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[27]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[28]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[28]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[29]                                                                                      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[29]                                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_sys_in'                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; clk_sys_in|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; clk_sys_in|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 17.059 ; 20.000       ; 2.941          ; Port Rate        ; clk_sys_in ; Rise       ; clk_sys_in                         ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; key_in    ; clk_sys_in ; 3.243 ; 3.243 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; sel[*]    ; clk_sys_in ; 9.195 ; 9.195 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[0]   ; clk_sys_in ; 9.195 ; 9.195 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[1]   ; clk_sys_in ; 8.909 ; 8.909 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[2]   ; clk_sys_in ; 9.123 ; 9.123 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; key_in    ; clk_sys_in ; -2.972 ; -2.972 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; sel[*]    ; clk_sys_in ; -8.100 ; -8.100 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[0]   ; clk_sys_in ; -8.929 ; -8.929 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[1]   ; clk_sys_in ; -8.643 ; -8.643 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[2]   ; clk_sys_in ; -8.100 ; -8.100 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; dac_q[*]  ; clk_sys_in ; 5.281 ; 5.281 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[0] ; clk_sys_in ; 4.895 ; 4.895 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[1] ; clk_sys_in ; 4.892 ; 4.892 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[2] ; clk_sys_in ; 4.891 ; 4.891 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[3] ; clk_sys_in ; 4.896 ; 4.896 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[4] ; clk_sys_in ; 5.255 ; 5.255 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[5] ; clk_sys_in ; 4.892 ; 4.892 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[6] ; clk_sys_in ; 5.281 ; 5.281 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[7] ; clk_sys_in ; 5.268 ; 5.268 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; dac_clk   ; clk_sys_in ; 0.458 ;       ; Rise       ; inst|altpll_component|pll|clk[1] ;
; dac_clk   ; clk_sys_in ;       ; 0.458 ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; dac_q[*]  ; clk_sys_in ; 4.891 ; 4.891 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[0] ; clk_sys_in ; 4.895 ; 4.895 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[1] ; clk_sys_in ; 4.892 ; 4.892 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[2] ; clk_sys_in ; 4.891 ; 4.891 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[3] ; clk_sys_in ; 4.896 ; 4.896 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[4] ; clk_sys_in ; 5.255 ; 5.255 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[5] ; clk_sys_in ; 4.892 ; 4.892 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[6] ; clk_sys_in ; 5.281 ; 5.281 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[7] ; clk_sys_in ; 5.268 ; 5.268 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; dac_clk   ; clk_sys_in ; 0.458 ;       ; Rise       ; inst|altpll_component|pll|clk[1] ;
; dac_clk   ; clk_sys_in ;       ; 0.458 ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 7.989 ; 0.000         ;
+----------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.243 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 3.077  ; 0.000         ;
; clk_sys_in                       ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 7.989 ; key_con:inst5|delay_soft:key_delay_U|kout                                                                    ; key_con:inst5|fre[30]                                                               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 2.053      ;
; 8.014 ; key_con:inst5|fre[0]                                                                                         ; add_32bit:inst1|add[30]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.016      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.021 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 1.960      ;
; 8.024 ; key_con:inst5|delay_soft:key_delay_U|kout                                                                    ; key_con:inst5|fre[29]                                                               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 2.018      ;
; 8.042 ; key_con:inst5|fre[1]                                                                                         ; add_32bit:inst1|add[30]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.988      ;
; 8.049 ; key_con:inst5|fre[0]                                                                                         ; add_32bit:inst1|add[29]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.981      ;
; 8.059 ; key_con:inst5|delay_soft:key_delay_U|kout                                                                    ; key_con:inst5|fre[28]                                                               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 1.983      ;
; 8.077 ; key_con:inst5|fre[1]                                                                                         ; add_32bit:inst1|add[29]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.953      ;
; 8.084 ; key_con:inst5|fre[0]                                                                                         ; add_32bit:inst1|add[28]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.946      ;
; 8.087 ; key_con:inst5|fre[2]                                                                                         ; add_32bit:inst1|add[30]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.943      ;
; 8.094 ; key_con:inst5|delay_soft:key_delay_U|kout                                                                    ; key_con:inst5|fre[27]                                                               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 1.948      ;
; 8.104 ; key_con:inst5|fre[0]                                                                                         ; key_con:inst5|fre[30]                                                               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.929      ;
; 8.107 ; add_32bit:inst1|add[0]                                                                                       ; add_32bit:inst1|add[30]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.926      ;
; 8.109 ; key_con:inst5|fre[3]                                                                                         ; add_32bit:inst1|add[30]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.921      ;
; 8.112 ; key_con:inst5|fre[1]                                                                                         ; add_32bit:inst1|add[28]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.918      ;
; 8.113 ; key_con:inst5|delay_soft:key_delay_U|kh[2]                                                                   ; key_con:inst5|delay_soft:key_delay_U|kout                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.917      ;
; 8.119 ; key_con:inst5|fre[0]                                                                                         ; add_32bit:inst1|add[27]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.911      ;
; 8.122 ; key_con:inst5|fre[2]                                                                                         ; add_32bit:inst1|add[29]                                                             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.908      ;
; 8.126 ; key_con:inst5|delay_soft:key_delay_U|kh[1]                                                                   ; key_con:inst5|delay_soft:key_delay_U|kout                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 1.904      ;
; 8.129 ; key_con:inst5|delay_soft:key_delay_U|kout                                                                    ; key_con:inst5|fre[26]                                                               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 1.913      ;
; 8.139 ; key_con:inst5|fre[0]                                                                                         ; key_con:inst5|fre[29]                                                               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.894      ;
+-------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.243 ; key_con:inst5|delay_soft:key_delay_U|kh[31] ; key_con:inst5|delay_soft:key_delay_U|kh[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; key_con:inst5|delay_soft:key_delay_U|kl[31] ; key_con:inst5|delay_soft:key_delay_U|kl[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; key_con:inst5|fre[30]                       ; key_con:inst5|fre[30]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.263 ; inst14                                      ; sel_wave:inst4|da_out[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.266 ; inst14                                      ; sel_wave:inst4|da_out[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.269 ; inst14                                      ; sel_wave:inst4|da_out[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.421      ;
; 0.272 ; inst14                                      ; sel_wave:inst4|da_out[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.424      ;
; 0.273 ; inst14                                      ; sel_wave:inst4|da_out[7]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.425      ;
; 0.273 ; inst14                                      ; sel_wave:inst4|da_out[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.425      ;
; 0.273 ; inst14                                      ; sel_wave:inst4|da_out[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.425      ;
; 0.323 ; inst3[5]                                    ; sel_wave:inst4|da_out[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.327 ; inst3[2]                                    ; sel_wave:inst4|da_out[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; inst3[0]                                    ; sel_wave:inst4|da_out[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; inst3[6]                                    ; sel_wave:inst4|da_out[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.355 ; key_con:inst5|delay_soft:key_delay_U|kh[0]  ; key_con:inst5|delay_soft:key_delay_U|kh[0]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; key_con:inst5|delay_soft:key_delay_U|kh[16] ; key_con:inst5|delay_soft:key_delay_U|kh[16] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; key_con:inst5|delay_soft:key_delay_U|kl[0]  ; key_con:inst5|delay_soft:key_delay_U|kl[0]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; key_con:inst5|delay_soft:key_delay_U|kl[16] ; key_con:inst5|delay_soft:key_delay_U|kl[16] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; key_con:inst5|fre[15]                       ; key_con:inst5|fre[15]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; add_32bit:inst1|add[8]                      ; add_32bit:inst1|add[8]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; add_32bit:inst1|add[10]                     ; add_32bit:inst1|add[10]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; add_32bit:inst1|add[16]                     ; add_32bit:inst1|add[16]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; add_32bit:inst1|add[1]                      ; add_32bit:inst1|add[1]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; key_con:inst5|fre[8]                        ; key_con:inst5|fre[8]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; key_con:inst5|fre[10]                       ; key_con:inst5|fre[10]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; add_32bit:inst1|add[17]                     ; add_32bit:inst1|add[17]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; key_con:inst5|delay_soft:key_delay_U|kh[1]  ; key_con:inst5|delay_soft:key_delay_U|kh[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; key_con:inst5|delay_soft:key_delay_U|kh[17] ; key_con:inst5|delay_soft:key_delay_U|kh[17] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; key_con:inst5|delay_soft:key_delay_U|kl[1]  ; key_con:inst5|delay_soft:key_delay_U|kl[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; key_con:inst5|delay_soft:key_delay_U|kl[17] ; key_con:inst5|delay_soft:key_delay_U|kl[17] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; add_32bit:inst1|add[3]                      ; add_32bit:inst1|add[3]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; add_32bit:inst1|add[6]                      ; add_32bit:inst1|add[6]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; add_32bit:inst1|add[12]                     ; add_32bit:inst1|add[12]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; add_32bit:inst1|add[13]                     ; add_32bit:inst1|add[13]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; add_32bit:inst1|add[14]                     ; add_32bit:inst1|add[14]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; key_con:inst5|fre[16]                       ; key_con:inst5|fre[16]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; add_32bit:inst1|add[19]                     ; add_32bit:inst1|add[19]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kh[2]  ; key_con:inst5|delay_soft:key_delay_U|kh[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kh[9]  ; key_con:inst5|delay_soft:key_delay_U|kh[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kh[11] ; key_con:inst5|delay_soft:key_delay_U|kh[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kh[18] ; key_con:inst5|delay_soft:key_delay_U|kh[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kh[25] ; key_con:inst5|delay_soft:key_delay_U|kh[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kh[27] ; key_con:inst5|delay_soft:key_delay_U|kh[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kl[2]  ; key_con:inst5|delay_soft:key_delay_U|kl[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kl[9]  ; key_con:inst5|delay_soft:key_delay_U|kl[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kl[11] ; key_con:inst5|delay_soft:key_delay_U|kl[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kl[18] ; key_con:inst5|delay_soft:key_delay_U|kl[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kl[25] ; key_con:inst5|delay_soft:key_delay_U|kl[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|delay_soft:key_delay_U|kl[27] ; key_con:inst5|delay_soft:key_delay_U|kl[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|fre[1]                        ; key_con:inst5|fre[1]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|fre[17]                       ; key_con:inst5|fre[17]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|fre[24]                       ; key_con:inst5|fre[24]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; add_32bit:inst1|add[24]                     ; add_32bit:inst1|add[24]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; key_con:inst5|fre[26]                       ; key_con:inst5|fre[26]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; add_32bit:inst1|add[26]                     ; add_32bit:inst1|add[26]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[4]  ; key_con:inst5|delay_soft:key_delay_U|kh[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[7]  ; key_con:inst5|delay_soft:key_delay_U|kh[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[13] ; key_con:inst5|delay_soft:key_delay_U|kh[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[14] ; key_con:inst5|delay_soft:key_delay_U|kh[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[15] ; key_con:inst5|delay_soft:key_delay_U|kh[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[20] ; key_con:inst5|delay_soft:key_delay_U|kh[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[23] ; key_con:inst5|delay_soft:key_delay_U|kh[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[29] ; key_con:inst5|delay_soft:key_delay_U|kh[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kh[30] ; key_con:inst5|delay_soft:key_delay_U|kh[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[4]  ; key_con:inst5|delay_soft:key_delay_U|kl[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[7]  ; key_con:inst5|delay_soft:key_delay_U|kl[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[13] ; key_con:inst5|delay_soft:key_delay_U|kl[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[14] ; key_con:inst5|delay_soft:key_delay_U|kl[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[15] ; key_con:inst5|delay_soft:key_delay_U|kl[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[20] ; key_con:inst5|delay_soft:key_delay_U|kl[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[23] ; key_con:inst5|delay_soft:key_delay_U|kl[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[29] ; key_con:inst5|delay_soft:key_delay_U|kl[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|delay_soft:key_delay_U|kl[30] ; key_con:inst5|delay_soft:key_delay_U|kl[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[3]                        ; key_con:inst5|fre[3]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[6]                        ; key_con:inst5|fre[6]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[12]                       ; key_con:inst5|fre[12]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[13]                       ; key_con:inst5|fre[13]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[14]                       ; key_con:inst5|fre[14]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[19]                       ; key_con:inst5|fre[19]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[22]                       ; key_con:inst5|fre[22]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; add_32bit:inst1|add[22]                     ; add_32bit:inst1|add[22]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[28]                       ; key_con:inst5|fre[28]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; add_32bit:inst1|add[28]                     ; add_32bit:inst1|add[28]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; key_con:inst5|fre[29]                       ; key_con:inst5|fre[29]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; add_32bit:inst1|add[29]                     ; add_32bit:inst1|add[29]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; add_32bit:inst1|add[30]                     ; add_32bit:inst1|add[30]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; key_con:inst5|fre[9]                        ; key_con:inst5|fre[9]                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; add_32bit:inst1|add[23]                     ; add_32bit:inst1|add[23]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; add_32bit:inst1|add[2]                      ; add_32bit:inst1|add[2]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; add_32bit:inst1|add[7]                      ; add_32bit:inst1|add[7]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; add_32bit:inst1|add[9]                      ; add_32bit:inst1|add[9]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; add_32bit:inst1|add[18]                     ; add_32bit:inst1|add[18]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; add_32bit:inst1|add[27]                     ; add_32bit:inst1|add[27]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; add_32bit:inst1|add[4]                      ; add_32bit:inst1|add[4]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; add_32bit:inst1|add[5]                      ; add_32bit:inst1|add[5]                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; add_32bit:inst1|add[11]                     ; add_32bit:inst1|add[11]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; add_32bit:inst1|add[20]                     ; add_32bit:inst1|add[20]                     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; key_con:inst5|delay_soft:key_delay_U|kh[3]  ; key_con:inst5|delay_soft:key_delay_U|kh[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; key_con:inst5|delay_soft:key_delay_U|kh[8]  ; key_con:inst5|delay_soft:key_delay_U|kh[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; key_con:inst5|delay_soft:key_delay_U|kh[10] ; key_con:inst5|delay_soft:key_delay_U|kh[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[0]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[1]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[2]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[3]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[4]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[5]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[6]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7]                          ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|q_a[7]                          ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg1 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg2 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg3 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg4 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg5 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg6 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg7 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg8 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a0~porta_address_reg9 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg0 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg1 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg2 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg3 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg4 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg5 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg6 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg7 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg8 ;
; 3.077 ; 5.000        ; 1.923          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ;
; 3.077 ; 5.000        ; 1.923          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; ROM_Sin:inst2|altsyncram:altsyncram_component|altsyncram_js61:auto_generated|ram_block1a4~porta_address_reg9 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[0]                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[0]                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[10]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[10]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[11]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[11]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[12]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[12]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[13]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[13]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[14]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[14]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[15]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[15]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[16]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[16]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[17]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[17]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[18]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[18]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[19]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[19]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[1]                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[1]                                                                                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[20]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[20]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[21]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[21]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[22]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[22]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[23]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[23]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[24]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[24]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[25]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[25]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[26]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[26]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[27]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[27]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[28]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[28]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[29]                                                                                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; add_32bit:inst1|add[29]                                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_sys_in'                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; clk_sys_in|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; clk_sys_in|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_sys_in ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_sys_in ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk_sys_in ; Rise       ; clk_sys_in                         ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; key_in    ; clk_sys_in ; 1.534 ; 1.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; sel[*]    ; clk_sys_in ; 4.379 ; 4.379 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[0]   ; clk_sys_in ; 4.364 ; 4.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[1]   ; clk_sys_in ; 4.302 ; 4.302 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[2]   ; clk_sys_in ; 4.379 ; 4.379 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; key_in    ; clk_sys_in ; -1.410 ; -1.410 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; sel[*]    ; clk_sys_in ; -3.938 ; -3.938 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[0]   ; clk_sys_in ; -4.244 ; -4.244 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[1]   ; clk_sys_in ; -4.182 ; -4.182 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[2]   ; clk_sys_in ; -3.938 ; -3.938 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; dac_q[*]  ; clk_sys_in ; 2.085  ; 2.085  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[0] ; clk_sys_in ; 1.957  ; 1.957  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[1] ; clk_sys_in ; 1.955  ; 1.955  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[2] ; clk_sys_in ; 1.953  ; 1.953  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[3] ; clk_sys_in ; 1.956  ; 1.956  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[4] ; clk_sys_in ; 2.064  ; 2.064  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[5] ; clk_sys_in ; 1.954  ; 1.954  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[6] ; clk_sys_in ; 2.085  ; 2.085  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[7] ; clk_sys_in ; 2.073  ; 2.073  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; dac_clk   ; clk_sys_in ; -1.456 ;        ; Rise       ; inst|altpll_component|pll|clk[1] ;
; dac_clk   ; clk_sys_in ;        ; -1.456 ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; dac_q[*]  ; clk_sys_in ; 1.953  ; 1.953  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[0] ; clk_sys_in ; 1.957  ; 1.957  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[1] ; clk_sys_in ; 1.955  ; 1.955  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[2] ; clk_sys_in ; 1.953  ; 1.953  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[3] ; clk_sys_in ; 1.956  ; 1.956  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[4] ; clk_sys_in ; 2.064  ; 2.064  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[5] ; clk_sys_in ; 1.954  ; 1.954  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[6] ; clk_sys_in ; 2.085  ; 2.085  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[7] ; clk_sys_in ; 2.073  ; 2.073  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; dac_clk   ; clk_sys_in ; -1.456 ;        ; Rise       ; inst|altpll_component|pll|clk[1] ;
; dac_clk   ; clk_sys_in ;        ; -1.456 ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------------+-------+-------+----------+---------+---------------------+
; Clock                             ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; 3.850 ; 0.243 ; N/A      ; N/A     ; 2.223               ;
;  clk_sys_in                       ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  inst|altpll_component|pll|clk[0] ; 3.850 ; 0.243 ; N/A      ; N/A     ; 2.223               ;
; Design-wide TNS                   ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_sys_in                       ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; key_in    ; clk_sys_in ; 3.243 ; 3.243 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; sel[*]    ; clk_sys_in ; 9.195 ; 9.195 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[0]   ; clk_sys_in ; 9.195 ; 9.195 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[1]   ; clk_sys_in ; 8.909 ; 8.909 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[2]   ; clk_sys_in ; 9.123 ; 9.123 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; key_in    ; clk_sys_in ; -1.410 ; -1.410 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; sel[*]    ; clk_sys_in ; -3.938 ; -3.938 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[0]   ; clk_sys_in ; -4.244 ; -4.244 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[1]   ; clk_sys_in ; -4.182 ; -4.182 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  sel[2]   ; clk_sys_in ; -3.938 ; -3.938 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; dac_q[*]  ; clk_sys_in ; 5.281 ; 5.281 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[0] ; clk_sys_in ; 4.895 ; 4.895 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[1] ; clk_sys_in ; 4.892 ; 4.892 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[2] ; clk_sys_in ; 4.891 ; 4.891 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[3] ; clk_sys_in ; 4.896 ; 4.896 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[4] ; clk_sys_in ; 5.255 ; 5.255 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[5] ; clk_sys_in ; 4.892 ; 4.892 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[6] ; clk_sys_in ; 5.281 ; 5.281 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[7] ; clk_sys_in ; 5.268 ; 5.268 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; dac_clk   ; clk_sys_in ; 0.458 ;       ; Rise       ; inst|altpll_component|pll|clk[1] ;
; dac_clk   ; clk_sys_in ;       ; 0.458 ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; dac_q[*]  ; clk_sys_in ; 1.953  ; 1.953  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[0] ; clk_sys_in ; 1.957  ; 1.957  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[1] ; clk_sys_in ; 1.955  ; 1.955  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[2] ; clk_sys_in ; 1.953  ; 1.953  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[3] ; clk_sys_in ; 1.956  ; 1.956  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[4] ; clk_sys_in ; 2.064  ; 2.064  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[5] ; clk_sys_in ; 1.954  ; 1.954  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[6] ; clk_sys_in ; 2.085  ; 2.085  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  dac_q[7] ; clk_sys_in ; 2.073  ; 2.073  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; dac_clk   ; clk_sys_in ; -1.456 ;        ; Rise       ; inst|altpll_component|pll|clk[1] ;
; dac_clk   ; clk_sys_in ;        ; -1.456 ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 2782     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 2782     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jun 26 02:50:25 2016
Info: Command: quartus_sta AD9708_TEST_Code -c AD9708_TEST_Code
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AD9708_TEST_Code.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk_sys_in clk_sys_in
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -multiply_by 2 -phase -100.00 -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[1]} {inst|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.850
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.850         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.753         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.223         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 clk_sys_in 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 7.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.989         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.077         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 clk_sys_in 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 298 megabytes
    Info: Processing ended: Sun Jun 26 02:50:26 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


