# RISC-V на FPGA
Дано: процессор School RISC-V на Bluespec.

Темы:
1. Добавить подсистему памяти, инструкции LD/ST (см https://github.com/sangwoojun/ulx3s_bsv). 
2. Проанализировать производительность на задаче и добавить новые инструкции:
  - ускорение шифра ГОСТ (реализовать сети Фейстеля в аппаратуре),
  - парные обращения к памяти,
  - добавить инструкции и блоки для обработки звука или изображений (FFT, свёртка)
3. Микроархитектурные изменения:
  - конвейеризация,
  - добавить предсказание переходов, реализовать хэшированный перцептрон,
  - переименование регистров, проанализировать зависимость производительности от количества физ. регистров.
4. Совместное проектирование ПО и аппаратуры:
  - проанализировать зависимость производительности от количества архитектурных регистров (16 и 32).
