// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2018.2
// Copyright (C) 1986-2018 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

`timescale 1 ns / 1 ps 

module normalize_binary_tanh_array_ap_int_8_32u_config18_s (
        ap_clk,
        ap_rst,
        ap_start,
        start_full_n,
        ap_done,
        ap_continue,
        ap_idle,
        ap_ready,
        start_out,
        start_write,
        data_V_data_0_V_dout,
        data_V_data_0_V_empty_n,
        data_V_data_0_V_read,
        data_V_data_1_V_dout,
        data_V_data_1_V_empty_n,
        data_V_data_1_V_read,
        data_V_data_2_V_dout,
        data_V_data_2_V_empty_n,
        data_V_data_2_V_read,
        data_V_data_3_V_dout,
        data_V_data_3_V_empty_n,
        data_V_data_3_V_read,
        data_V_data_4_V_dout,
        data_V_data_4_V_empty_n,
        data_V_data_4_V_read,
        data_V_data_5_V_dout,
        data_V_data_5_V_empty_n,
        data_V_data_5_V_read,
        data_V_data_6_V_dout,
        data_V_data_6_V_empty_n,
        data_V_data_6_V_read,
        data_V_data_7_V_dout,
        data_V_data_7_V_empty_n,
        data_V_data_7_V_read,
        data_V_data_8_V_dout,
        data_V_data_8_V_empty_n,
        data_V_data_8_V_read,
        data_V_data_9_V_dout,
        data_V_data_9_V_empty_n,
        data_V_data_9_V_read,
        data_V_data_10_V_dout,
        data_V_data_10_V_empty_n,
        data_V_data_10_V_read,
        data_V_data_11_V_dout,
        data_V_data_11_V_empty_n,
        data_V_data_11_V_read,
        data_V_data_12_V_dout,
        data_V_data_12_V_empty_n,
        data_V_data_12_V_read,
        data_V_data_13_V_dout,
        data_V_data_13_V_empty_n,
        data_V_data_13_V_read,
        data_V_data_14_V_dout,
        data_V_data_14_V_empty_n,
        data_V_data_14_V_read,
        data_V_data_15_V_dout,
        data_V_data_15_V_empty_n,
        data_V_data_15_V_read,
        data_V_data_16_V_dout,
        data_V_data_16_V_empty_n,
        data_V_data_16_V_read,
        data_V_data_17_V_dout,
        data_V_data_17_V_empty_n,
        data_V_data_17_V_read,
        data_V_data_18_V_dout,
        data_V_data_18_V_empty_n,
        data_V_data_18_V_read,
        data_V_data_19_V_dout,
        data_V_data_19_V_empty_n,
        data_V_data_19_V_read,
        data_V_data_20_V_dout,
        data_V_data_20_V_empty_n,
        data_V_data_20_V_read,
        data_V_data_21_V_dout,
        data_V_data_21_V_empty_n,
        data_V_data_21_V_read,
        data_V_data_22_V_dout,
        data_V_data_22_V_empty_n,
        data_V_data_22_V_read,
        data_V_data_23_V_dout,
        data_V_data_23_V_empty_n,
        data_V_data_23_V_read,
        data_V_data_24_V_dout,
        data_V_data_24_V_empty_n,
        data_V_data_24_V_read,
        data_V_data_25_V_dout,
        data_V_data_25_V_empty_n,
        data_V_data_25_V_read,
        data_V_data_26_V_dout,
        data_V_data_26_V_empty_n,
        data_V_data_26_V_read,
        data_V_data_27_V_dout,
        data_V_data_27_V_empty_n,
        data_V_data_27_V_read,
        data_V_data_28_V_dout,
        data_V_data_28_V_empty_n,
        data_V_data_28_V_read,
        data_V_data_29_V_dout,
        data_V_data_29_V_empty_n,
        data_V_data_29_V_read,
        data_V_data_30_V_dout,
        data_V_data_30_V_empty_n,
        data_V_data_30_V_read,
        data_V_data_31_V_dout,
        data_V_data_31_V_empty_n,
        data_V_data_31_V_read,
        res_V_data_0_V_din,
        res_V_data_0_V_full_n,
        res_V_data_0_V_write,
        res_V_data_1_V_din,
        res_V_data_1_V_full_n,
        res_V_data_1_V_write,
        res_V_data_2_V_din,
        res_V_data_2_V_full_n,
        res_V_data_2_V_write,
        res_V_data_3_V_din,
        res_V_data_3_V_full_n,
        res_V_data_3_V_write,
        res_V_data_4_V_din,
        res_V_data_4_V_full_n,
        res_V_data_4_V_write,
        res_V_data_5_V_din,
        res_V_data_5_V_full_n,
        res_V_data_5_V_write,
        res_V_data_6_V_din,
        res_V_data_6_V_full_n,
        res_V_data_6_V_write,
        res_V_data_7_V_din,
        res_V_data_7_V_full_n,
        res_V_data_7_V_write,
        res_V_data_8_V_din,
        res_V_data_8_V_full_n,
        res_V_data_8_V_write,
        res_V_data_9_V_din,
        res_V_data_9_V_full_n,
        res_V_data_9_V_write,
        res_V_data_10_V_din,
        res_V_data_10_V_full_n,
        res_V_data_10_V_write,
        res_V_data_11_V_din,
        res_V_data_11_V_full_n,
        res_V_data_11_V_write,
        res_V_data_12_V_din,
        res_V_data_12_V_full_n,
        res_V_data_12_V_write,
        res_V_data_13_V_din,
        res_V_data_13_V_full_n,
        res_V_data_13_V_write,
        res_V_data_14_V_din,
        res_V_data_14_V_full_n,
        res_V_data_14_V_write,
        res_V_data_15_V_din,
        res_V_data_15_V_full_n,
        res_V_data_15_V_write,
        res_V_data_16_V_din,
        res_V_data_16_V_full_n,
        res_V_data_16_V_write,
        res_V_data_17_V_din,
        res_V_data_17_V_full_n,
        res_V_data_17_V_write,
        res_V_data_18_V_din,
        res_V_data_18_V_full_n,
        res_V_data_18_V_write,
        res_V_data_19_V_din,
        res_V_data_19_V_full_n,
        res_V_data_19_V_write,
        res_V_data_20_V_din,
        res_V_data_20_V_full_n,
        res_V_data_20_V_write,
        res_V_data_21_V_din,
        res_V_data_21_V_full_n,
        res_V_data_21_V_write,
        res_V_data_22_V_din,
        res_V_data_22_V_full_n,
        res_V_data_22_V_write,
        res_V_data_23_V_din,
        res_V_data_23_V_full_n,
        res_V_data_23_V_write,
        res_V_data_24_V_din,
        res_V_data_24_V_full_n,
        res_V_data_24_V_write,
        res_V_data_25_V_din,
        res_V_data_25_V_full_n,
        res_V_data_25_V_write,
        res_V_data_26_V_din,
        res_V_data_26_V_full_n,
        res_V_data_26_V_write,
        res_V_data_27_V_din,
        res_V_data_27_V_full_n,
        res_V_data_27_V_write,
        res_V_data_28_V_din,
        res_V_data_28_V_full_n,
        res_V_data_28_V_write,
        res_V_data_29_V_din,
        res_V_data_29_V_full_n,
        res_V_data_29_V_write,
        res_V_data_30_V_din,
        res_V_data_30_V_full_n,
        res_V_data_30_V_write,
        res_V_data_31_V_din,
        res_V_data_31_V_full_n,
        res_V_data_31_V_write
);

parameter    ap_ST_fsm_pp0_stage0 = 1'd1;

input   ap_clk;
input   ap_rst;
input   ap_start;
input   start_full_n;
output   ap_done;
input   ap_continue;
output   ap_idle;
output   ap_ready;
output   start_out;
output   start_write;
input  [7:0] data_V_data_0_V_dout;
input   data_V_data_0_V_empty_n;
output   data_V_data_0_V_read;
input  [7:0] data_V_data_1_V_dout;
input   data_V_data_1_V_empty_n;
output   data_V_data_1_V_read;
input  [7:0] data_V_data_2_V_dout;
input   data_V_data_2_V_empty_n;
output   data_V_data_2_V_read;
input  [7:0] data_V_data_3_V_dout;
input   data_V_data_3_V_empty_n;
output   data_V_data_3_V_read;
input  [7:0] data_V_data_4_V_dout;
input   data_V_data_4_V_empty_n;
output   data_V_data_4_V_read;
input  [7:0] data_V_data_5_V_dout;
input   data_V_data_5_V_empty_n;
output   data_V_data_5_V_read;
input  [7:0] data_V_data_6_V_dout;
input   data_V_data_6_V_empty_n;
output   data_V_data_6_V_read;
input  [7:0] data_V_data_7_V_dout;
input   data_V_data_7_V_empty_n;
output   data_V_data_7_V_read;
input  [7:0] data_V_data_8_V_dout;
input   data_V_data_8_V_empty_n;
output   data_V_data_8_V_read;
input  [7:0] data_V_data_9_V_dout;
input   data_V_data_9_V_empty_n;
output   data_V_data_9_V_read;
input  [7:0] data_V_data_10_V_dout;
input   data_V_data_10_V_empty_n;
output   data_V_data_10_V_read;
input  [7:0] data_V_data_11_V_dout;
input   data_V_data_11_V_empty_n;
output   data_V_data_11_V_read;
input  [7:0] data_V_data_12_V_dout;
input   data_V_data_12_V_empty_n;
output   data_V_data_12_V_read;
input  [7:0] data_V_data_13_V_dout;
input   data_V_data_13_V_empty_n;
output   data_V_data_13_V_read;
input  [7:0] data_V_data_14_V_dout;
input   data_V_data_14_V_empty_n;
output   data_V_data_14_V_read;
input  [7:0] data_V_data_15_V_dout;
input   data_V_data_15_V_empty_n;
output   data_V_data_15_V_read;
input  [7:0] data_V_data_16_V_dout;
input   data_V_data_16_V_empty_n;
output   data_V_data_16_V_read;
input  [7:0] data_V_data_17_V_dout;
input   data_V_data_17_V_empty_n;
output   data_V_data_17_V_read;
input  [7:0] data_V_data_18_V_dout;
input   data_V_data_18_V_empty_n;
output   data_V_data_18_V_read;
input  [7:0] data_V_data_19_V_dout;
input   data_V_data_19_V_empty_n;
output   data_V_data_19_V_read;
input  [7:0] data_V_data_20_V_dout;
input   data_V_data_20_V_empty_n;
output   data_V_data_20_V_read;
input  [7:0] data_V_data_21_V_dout;
input   data_V_data_21_V_empty_n;
output   data_V_data_21_V_read;
input  [7:0] data_V_data_22_V_dout;
input   data_V_data_22_V_empty_n;
output   data_V_data_22_V_read;
input  [7:0] data_V_data_23_V_dout;
input   data_V_data_23_V_empty_n;
output   data_V_data_23_V_read;
input  [7:0] data_V_data_24_V_dout;
input   data_V_data_24_V_empty_n;
output   data_V_data_24_V_read;
input  [7:0] data_V_data_25_V_dout;
input   data_V_data_25_V_empty_n;
output   data_V_data_25_V_read;
input  [7:0] data_V_data_26_V_dout;
input   data_V_data_26_V_empty_n;
output   data_V_data_26_V_read;
input  [7:0] data_V_data_27_V_dout;
input   data_V_data_27_V_empty_n;
output   data_V_data_27_V_read;
input  [7:0] data_V_data_28_V_dout;
input   data_V_data_28_V_empty_n;
output   data_V_data_28_V_read;
input  [7:0] data_V_data_29_V_dout;
input   data_V_data_29_V_empty_n;
output   data_V_data_29_V_read;
input  [7:0] data_V_data_30_V_dout;
input   data_V_data_30_V_empty_n;
output   data_V_data_30_V_read;
input  [7:0] data_V_data_31_V_dout;
input   data_V_data_31_V_empty_n;
output   data_V_data_31_V_read;
output  [0:0] res_V_data_0_V_din;
input   res_V_data_0_V_full_n;
output   res_V_data_0_V_write;
output  [0:0] res_V_data_1_V_din;
input   res_V_data_1_V_full_n;
output   res_V_data_1_V_write;
output  [0:0] res_V_data_2_V_din;
input   res_V_data_2_V_full_n;
output   res_V_data_2_V_write;
output  [0:0] res_V_data_3_V_din;
input   res_V_data_3_V_full_n;
output   res_V_data_3_V_write;
output  [0:0] res_V_data_4_V_din;
input   res_V_data_4_V_full_n;
output   res_V_data_4_V_write;
output  [0:0] res_V_data_5_V_din;
input   res_V_data_5_V_full_n;
output   res_V_data_5_V_write;
output  [0:0] res_V_data_6_V_din;
input   res_V_data_6_V_full_n;
output   res_V_data_6_V_write;
output  [0:0] res_V_data_7_V_din;
input   res_V_data_7_V_full_n;
output   res_V_data_7_V_write;
output  [0:0] res_V_data_8_V_din;
input   res_V_data_8_V_full_n;
output   res_V_data_8_V_write;
output  [0:0] res_V_data_9_V_din;
input   res_V_data_9_V_full_n;
output   res_V_data_9_V_write;
output  [0:0] res_V_data_10_V_din;
input   res_V_data_10_V_full_n;
output   res_V_data_10_V_write;
output  [0:0] res_V_data_11_V_din;
input   res_V_data_11_V_full_n;
output   res_V_data_11_V_write;
output  [0:0] res_V_data_12_V_din;
input   res_V_data_12_V_full_n;
output   res_V_data_12_V_write;
output  [0:0] res_V_data_13_V_din;
input   res_V_data_13_V_full_n;
output   res_V_data_13_V_write;
output  [0:0] res_V_data_14_V_din;
input   res_V_data_14_V_full_n;
output   res_V_data_14_V_write;
output  [0:0] res_V_data_15_V_din;
input   res_V_data_15_V_full_n;
output   res_V_data_15_V_write;
output  [0:0] res_V_data_16_V_din;
input   res_V_data_16_V_full_n;
output   res_V_data_16_V_write;
output  [0:0] res_V_data_17_V_din;
input   res_V_data_17_V_full_n;
output   res_V_data_17_V_write;
output  [0:0] res_V_data_18_V_din;
input   res_V_data_18_V_full_n;
output   res_V_data_18_V_write;
output  [0:0] res_V_data_19_V_din;
input   res_V_data_19_V_full_n;
output   res_V_data_19_V_write;
output  [0:0] res_V_data_20_V_din;
input   res_V_data_20_V_full_n;
output   res_V_data_20_V_write;
output  [0:0] res_V_data_21_V_din;
input   res_V_data_21_V_full_n;
output   res_V_data_21_V_write;
output  [0:0] res_V_data_22_V_din;
input   res_V_data_22_V_full_n;
output   res_V_data_22_V_write;
output  [0:0] res_V_data_23_V_din;
input   res_V_data_23_V_full_n;
output   res_V_data_23_V_write;
output  [0:0] res_V_data_24_V_din;
input   res_V_data_24_V_full_n;
output   res_V_data_24_V_write;
output  [0:0] res_V_data_25_V_din;
input   res_V_data_25_V_full_n;
output   res_V_data_25_V_write;
output  [0:0] res_V_data_26_V_din;
input   res_V_data_26_V_full_n;
output   res_V_data_26_V_write;
output  [0:0] res_V_data_27_V_din;
input   res_V_data_27_V_full_n;
output   res_V_data_27_V_write;
output  [0:0] res_V_data_28_V_din;
input   res_V_data_28_V_full_n;
output   res_V_data_28_V_write;
output  [0:0] res_V_data_29_V_din;
input   res_V_data_29_V_full_n;
output   res_V_data_29_V_write;
output  [0:0] res_V_data_30_V_din;
input   res_V_data_30_V_full_n;
output   res_V_data_30_V_write;
output  [0:0] res_V_data_31_V_din;
input   res_V_data_31_V_full_n;
output   res_V_data_31_V_write;

reg ap_done;
reg ap_idle;
reg start_write;

reg    real_start;
reg    start_once_reg;
reg    ap_done_reg;
(* fsm_encoding = "none" *) reg   [0:0] ap_CS_fsm;
wire    ap_CS_fsm_pp0_stage0;
wire    ap_enable_reg_pp0_iter0;
reg    ap_enable_reg_pp0_iter1;
reg    ap_idle_pp0;
reg    internal_ap_ready;
wire    data_V_data_1_V0_status;
reg    ap_block_state1_pp0_stage0_iter0;
wire    res_V_data_1_V1_status;
reg    ap_block_state2_pp0_stage0_iter1;
reg    ap_block_pp0_stage0_11001;
reg    data_V_data_0_V_blk_n;
wire    ap_block_pp0_stage0;
reg    data_V_data_1_V_blk_n;
reg    data_V_data_2_V_blk_n;
reg    data_V_data_3_V_blk_n;
reg    data_V_data_4_V_blk_n;
reg    data_V_data_5_V_blk_n;
reg    data_V_data_6_V_blk_n;
reg    data_V_data_7_V_blk_n;
reg    data_V_data_8_V_blk_n;
reg    data_V_data_9_V_blk_n;
reg    data_V_data_10_V_blk_n;
reg    data_V_data_11_V_blk_n;
reg    data_V_data_12_V_blk_n;
reg    data_V_data_13_V_blk_n;
reg    data_V_data_14_V_blk_n;
reg    data_V_data_15_V_blk_n;
reg    data_V_data_16_V_blk_n;
reg    data_V_data_17_V_blk_n;
reg    data_V_data_18_V_blk_n;
reg    data_V_data_19_V_blk_n;
reg    data_V_data_20_V_blk_n;
reg    data_V_data_21_V_blk_n;
reg    data_V_data_22_V_blk_n;
reg    data_V_data_23_V_blk_n;
reg    data_V_data_24_V_blk_n;
reg    data_V_data_25_V_blk_n;
reg    data_V_data_26_V_blk_n;
reg    data_V_data_27_V_blk_n;
reg    data_V_data_28_V_blk_n;
reg    data_V_data_29_V_blk_n;
reg    data_V_data_30_V_blk_n;
reg    data_V_data_31_V_blk_n;
reg    res_V_data_0_V_blk_n;
reg    res_V_data_1_V_blk_n;
reg    res_V_data_2_V_blk_n;
reg    res_V_data_3_V_blk_n;
reg    res_V_data_4_V_blk_n;
reg    res_V_data_5_V_blk_n;
reg    res_V_data_6_V_blk_n;
reg    res_V_data_7_V_blk_n;
reg    res_V_data_8_V_blk_n;
reg    res_V_data_9_V_blk_n;
reg    res_V_data_10_V_blk_n;
reg    res_V_data_11_V_blk_n;
reg    res_V_data_12_V_blk_n;
reg    res_V_data_13_V_blk_n;
reg    res_V_data_14_V_blk_n;
reg    res_V_data_15_V_blk_n;
reg    res_V_data_16_V_blk_n;
reg    res_V_data_17_V_blk_n;
reg    res_V_data_18_V_blk_n;
reg    res_V_data_19_V_blk_n;
reg    res_V_data_20_V_blk_n;
reg    res_V_data_21_V_blk_n;
reg    res_V_data_22_V_blk_n;
reg    res_V_data_23_V_blk_n;
reg    res_V_data_24_V_blk_n;
reg    res_V_data_25_V_blk_n;
reg    res_V_data_26_V_blk_n;
reg    res_V_data_27_V_blk_n;
reg    res_V_data_28_V_blk_n;
reg    res_V_data_29_V_blk_n;
reg    res_V_data_30_V_blk_n;
reg    res_V_data_31_V_blk_n;
wire   [0:0] tmp_data_0_V_fu_1280_p2;
reg   [0:0] tmp_data_0_V_reg_1538;
wire   [0:0] tmp_data_1_V_fu_1286_p2;
reg   [0:0] tmp_data_1_V_reg_1543;
wire   [0:0] tmp_data_2_V_fu_1292_p2;
reg   [0:0] tmp_data_2_V_reg_1548;
wire   [0:0] tmp_data_3_V_fu_1298_p2;
reg   [0:0] tmp_data_3_V_reg_1553;
wire   [0:0] tmp_data_4_V_fu_1314_p2;
reg   [0:0] tmp_data_4_V_reg_1558;
wire   [0:0] tmp_data_5_V_fu_1330_p2;
reg   [0:0] tmp_data_5_V_reg_1563;
wire   [0:0] tmp_data_6_V_fu_1344_p2;
reg   [0:0] tmp_data_6_V_reg_1568;
wire   [0:0] tmp_data_7_V_fu_1350_p2;
reg   [0:0] tmp_data_7_V_reg_1573;
wire   [0:0] tmp_data_8_V_fu_1356_p2;
reg   [0:0] tmp_data_8_V_reg_1578;
wire   [0:0] tmp_data_9_V_fu_1362_p2;
reg   [0:0] tmp_data_9_V_reg_1583;
wire   [0:0] tmp_data_10_V_fu_1378_p2;
reg   [0:0] tmp_data_10_V_reg_1588;
wire   [0:0] tmp_data_11_V_fu_1384_p2;
reg   [0:0] tmp_data_11_V_reg_1593;
wire   [0:0] tmp_data_12_V_fu_1390_p2;
reg   [0:0] tmp_data_12_V_reg_1598;
wire   [0:0] tmp_data_13_V_fu_1396_p2;
reg   [0:0] tmp_data_13_V_reg_1603;
wire   [0:0] tmp_data_14_V_fu_1402_p2;
reg   [0:0] tmp_data_14_V_reg_1608;
wire   [0:0] tmp_data_15_V_fu_1416_p2;
reg   [0:0] tmp_data_15_V_reg_1613;
wire   [0:0] tmp_data_16_V_fu_1422_p2;
reg   [0:0] tmp_data_16_V_reg_1618;
wire   [0:0] tmp_data_17_V_fu_1428_p2;
reg   [0:0] tmp_data_17_V_reg_1623;
wire   [0:0] tmp_data_18_V_fu_1434_p2;
reg   [0:0] tmp_data_18_V_reg_1628;
wire   [0:0] tmp_data_19_V_fu_1440_p2;
reg   [0:0] tmp_data_19_V_reg_1633;
wire   [0:0] tmp_data_20_V_fu_1446_p2;
reg   [0:0] tmp_data_20_V_reg_1638;
wire   [0:0] tmp_data_21_V_fu_1452_p2;
reg   [0:0] tmp_data_21_V_reg_1643;
wire   [0:0] tmp_data_22_V_fu_1458_p2;
reg   [0:0] tmp_data_22_V_reg_1648;
wire   [0:0] tmp_data_23_V_fu_1464_p2;
reg   [0:0] tmp_data_23_V_reg_1653;
wire   [0:0] tmp_data_24_V_fu_1470_p2;
reg   [0:0] tmp_data_24_V_reg_1658;
wire   [0:0] tmp_data_25_V_fu_1476_p2;
reg   [0:0] tmp_data_25_V_reg_1663;
wire   [0:0] tmp_data_26_V_fu_1482_p2;
reg   [0:0] tmp_data_26_V_reg_1668;
wire   [0:0] tmp_data_27_V_fu_1488_p2;
reg   [0:0] tmp_data_27_V_reg_1673;
wire   [0:0] tmp_data_28_V_fu_1504_p2;
reg   [0:0] tmp_data_28_V_reg_1678;
wire   [0:0] tmp_data_29_V_fu_1510_p2;
reg   [0:0] tmp_data_29_V_reg_1683;
wire   [0:0] tmp_data_30_V_fu_1526_p2;
reg   [0:0] tmp_data_30_V_reg_1688;
wire   [0:0] tmp_data_31_V_fu_1532_p2;
reg   [0:0] tmp_data_31_V_reg_1693;
reg    ap_block_pp0_stage0_subdone;
reg    data_V_data_1_V0_update;
reg    res_V_data_1_V1_update;
reg    ap_block_pp0_stage0_01001;
wire   [3:0] tmp_1_fu_1304_p4;
wire   [5:0] tmp_2_fu_1320_p4;
wire   [0:0] tmp_3_fu_1336_p3;
wire   [4:0] tmp_4_fu_1368_p4;
wire   [0:0] tmp_5_fu_1408_p3;
wire   [5:0] tmp_6_fu_1494_p4;
wire   [6:0] tmp_7_fu_1516_p4;
reg   [0:0] ap_NS_fsm;
reg    ap_idle_pp0_0to0;
reg    ap_reset_idle_pp0;
wire    ap_enable_pp0;

// power-on initialization
initial begin
#0 start_once_reg = 1'b0;
#0 ap_done_reg = 1'b0;
#0 ap_CS_fsm = 1'd1;
#0 ap_enable_reg_pp0_iter1 = 1'b0;
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_CS_fsm <= ap_ST_fsm_pp0_stage0;
    end else begin
        ap_CS_fsm <= ap_NS_fsm;
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_done_reg <= 1'b0;
    end else begin
        if ((ap_continue == 1'b1)) begin
            ap_done_reg <= 1'b0;
        end else if (((1'b0 == ap_block_pp0_stage0_11001) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
            ap_done_reg <= 1'b1;
        end
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_enable_reg_pp0_iter1 <= 1'b0;
    end else begin
        if (((1'b0 == ap_block_pp0_stage0_subdone) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
            ap_enable_reg_pp0_iter1 <= real_start;
        end
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        start_once_reg <= 1'b0;
    end else begin
        if (((internal_ap_ready == 1'b0) & (real_start == 1'b1))) begin
            start_once_reg <= 1'b1;
        end else if ((internal_ap_ready == 1'b1)) begin
            start_once_reg <= 1'b0;
        end
    end
end

always @ (posedge ap_clk) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        tmp_data_0_V_reg_1538 <= tmp_data_0_V_fu_1280_p2;
        tmp_data_10_V_reg_1588 <= tmp_data_10_V_fu_1378_p2;
        tmp_data_11_V_reg_1593 <= tmp_data_11_V_fu_1384_p2;
        tmp_data_12_V_reg_1598 <= tmp_data_12_V_fu_1390_p2;
        tmp_data_13_V_reg_1603 <= tmp_data_13_V_fu_1396_p2;
        tmp_data_14_V_reg_1608 <= tmp_data_14_V_fu_1402_p2;
        tmp_data_15_V_reg_1613 <= tmp_data_15_V_fu_1416_p2;
        tmp_data_16_V_reg_1618 <= tmp_data_16_V_fu_1422_p2;
        tmp_data_17_V_reg_1623 <= tmp_data_17_V_fu_1428_p2;
        tmp_data_18_V_reg_1628 <= tmp_data_18_V_fu_1434_p2;
        tmp_data_19_V_reg_1633 <= tmp_data_19_V_fu_1440_p2;
        tmp_data_1_V_reg_1543 <= tmp_data_1_V_fu_1286_p2;
        tmp_data_20_V_reg_1638 <= tmp_data_20_V_fu_1446_p2;
        tmp_data_21_V_reg_1643 <= tmp_data_21_V_fu_1452_p2;
        tmp_data_22_V_reg_1648 <= tmp_data_22_V_fu_1458_p2;
        tmp_data_23_V_reg_1653 <= tmp_data_23_V_fu_1464_p2;
        tmp_data_24_V_reg_1658 <= tmp_data_24_V_fu_1470_p2;
        tmp_data_25_V_reg_1663 <= tmp_data_25_V_fu_1476_p2;
        tmp_data_26_V_reg_1668 <= tmp_data_26_V_fu_1482_p2;
        tmp_data_27_V_reg_1673 <= tmp_data_27_V_fu_1488_p2;
        tmp_data_28_V_reg_1678 <= tmp_data_28_V_fu_1504_p2;
        tmp_data_29_V_reg_1683 <= tmp_data_29_V_fu_1510_p2;
        tmp_data_2_V_reg_1548 <= tmp_data_2_V_fu_1292_p2;
        tmp_data_30_V_reg_1688 <= tmp_data_30_V_fu_1526_p2;
        tmp_data_31_V_reg_1693 <= tmp_data_31_V_fu_1532_p2;
        tmp_data_3_V_reg_1553 <= tmp_data_3_V_fu_1298_p2;
        tmp_data_4_V_reg_1558 <= tmp_data_4_V_fu_1314_p2;
        tmp_data_5_V_reg_1563 <= tmp_data_5_V_fu_1330_p2;
        tmp_data_6_V_reg_1568 <= tmp_data_6_V_fu_1344_p2;
        tmp_data_7_V_reg_1573 <= tmp_data_7_V_fu_1350_p2;
        tmp_data_8_V_reg_1578 <= tmp_data_8_V_fu_1356_p2;
        tmp_data_9_V_reg_1583 <= tmp_data_9_V_fu_1362_p2;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        ap_done = 1'b1;
    end else begin
        ap_done = ap_done_reg;
    end
end

always @ (*) begin
    if (((real_start == 1'b0) & (ap_idle_pp0 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        ap_idle = 1'b1;
    end else begin
        ap_idle = 1'b0;
    end
end

always @ (*) begin
    if (((ap_enable_reg_pp0_iter1 == 1'b0) & (ap_enable_reg_pp0_iter0 == 1'b0))) begin
        ap_idle_pp0 = 1'b1;
    end else begin
        ap_idle_pp0 = 1'b0;
    end
end

always @ (*) begin
    if ((ap_enable_reg_pp0_iter0 == 1'b0)) begin
        ap_idle_pp0_0to0 = 1'b1;
    end else begin
        ap_idle_pp0_0to0 = 1'b0;
    end
end

always @ (*) begin
    if (((real_start == 1'b0) & (ap_idle_pp0_0to0 == 1'b1))) begin
        ap_reset_idle_pp0 = 1'b1;
    end else begin
        ap_reset_idle_pp0 = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_0_V_blk_n = data_V_data_0_V_empty_n;
    end else begin
        data_V_data_0_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_10_V_blk_n = data_V_data_10_V_empty_n;
    end else begin
        data_V_data_10_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_11_V_blk_n = data_V_data_11_V_empty_n;
    end else begin
        data_V_data_11_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_12_V_blk_n = data_V_data_12_V_empty_n;
    end else begin
        data_V_data_12_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_13_V_blk_n = data_V_data_13_V_empty_n;
    end else begin
        data_V_data_13_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_14_V_blk_n = data_V_data_14_V_empty_n;
    end else begin
        data_V_data_14_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_15_V_blk_n = data_V_data_15_V_empty_n;
    end else begin
        data_V_data_15_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_16_V_blk_n = data_V_data_16_V_empty_n;
    end else begin
        data_V_data_16_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_17_V_blk_n = data_V_data_17_V_empty_n;
    end else begin
        data_V_data_17_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_18_V_blk_n = data_V_data_18_V_empty_n;
    end else begin
        data_V_data_18_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_19_V_blk_n = data_V_data_19_V_empty_n;
    end else begin
        data_V_data_19_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_1_V0_update = 1'b1;
    end else begin
        data_V_data_1_V0_update = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_1_V_blk_n = data_V_data_1_V_empty_n;
    end else begin
        data_V_data_1_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_20_V_blk_n = data_V_data_20_V_empty_n;
    end else begin
        data_V_data_20_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_21_V_blk_n = data_V_data_21_V_empty_n;
    end else begin
        data_V_data_21_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_22_V_blk_n = data_V_data_22_V_empty_n;
    end else begin
        data_V_data_22_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_23_V_blk_n = data_V_data_23_V_empty_n;
    end else begin
        data_V_data_23_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_24_V_blk_n = data_V_data_24_V_empty_n;
    end else begin
        data_V_data_24_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_25_V_blk_n = data_V_data_25_V_empty_n;
    end else begin
        data_V_data_25_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_26_V_blk_n = data_V_data_26_V_empty_n;
    end else begin
        data_V_data_26_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_27_V_blk_n = data_V_data_27_V_empty_n;
    end else begin
        data_V_data_27_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_28_V_blk_n = data_V_data_28_V_empty_n;
    end else begin
        data_V_data_28_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_29_V_blk_n = data_V_data_29_V_empty_n;
    end else begin
        data_V_data_29_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_2_V_blk_n = data_V_data_2_V_empty_n;
    end else begin
        data_V_data_2_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_30_V_blk_n = data_V_data_30_V_empty_n;
    end else begin
        data_V_data_30_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_31_V_blk_n = data_V_data_31_V_empty_n;
    end else begin
        data_V_data_31_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_3_V_blk_n = data_V_data_3_V_empty_n;
    end else begin
        data_V_data_3_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_4_V_blk_n = data_V_data_4_V_empty_n;
    end else begin
        data_V_data_4_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_5_V_blk_n = data_V_data_5_V_empty_n;
    end else begin
        data_V_data_5_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_6_V_blk_n = data_V_data_6_V_empty_n;
    end else begin
        data_V_data_6_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_7_V_blk_n = data_V_data_7_V_empty_n;
    end else begin
        data_V_data_7_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_8_V_blk_n = data_V_data_8_V_empty_n;
    end else begin
        data_V_data_8_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b0 == ap_block_pp0_stage0) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        data_V_data_9_V_blk_n = data_V_data_9_V_empty_n;
    end else begin
        data_V_data_9_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (real_start == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        internal_ap_ready = 1'b1;
    end else begin
        internal_ap_ready = 1'b0;
    end
end

always @ (*) begin
    if (((start_full_n == 1'b0) & (start_once_reg == 1'b0))) begin
        real_start = 1'b0;
    end else begin
        real_start = ap_start;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_0_V_blk_n = res_V_data_0_V_full_n;
    end else begin
        res_V_data_0_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_10_V_blk_n = res_V_data_10_V_full_n;
    end else begin
        res_V_data_10_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_11_V_blk_n = res_V_data_11_V_full_n;
    end else begin
        res_V_data_11_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_12_V_blk_n = res_V_data_12_V_full_n;
    end else begin
        res_V_data_12_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_13_V_blk_n = res_V_data_13_V_full_n;
    end else begin
        res_V_data_13_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_14_V_blk_n = res_V_data_14_V_full_n;
    end else begin
        res_V_data_14_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_15_V_blk_n = res_V_data_15_V_full_n;
    end else begin
        res_V_data_15_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_16_V_blk_n = res_V_data_16_V_full_n;
    end else begin
        res_V_data_16_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_17_V_blk_n = res_V_data_17_V_full_n;
    end else begin
        res_V_data_17_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_18_V_blk_n = res_V_data_18_V_full_n;
    end else begin
        res_V_data_18_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_19_V_blk_n = res_V_data_19_V_full_n;
    end else begin
        res_V_data_19_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_1_V1_update = 1'b1;
    end else begin
        res_V_data_1_V1_update = 1'b0;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_1_V_blk_n = res_V_data_1_V_full_n;
    end else begin
        res_V_data_1_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_20_V_blk_n = res_V_data_20_V_full_n;
    end else begin
        res_V_data_20_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_21_V_blk_n = res_V_data_21_V_full_n;
    end else begin
        res_V_data_21_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_22_V_blk_n = res_V_data_22_V_full_n;
    end else begin
        res_V_data_22_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_23_V_blk_n = res_V_data_23_V_full_n;
    end else begin
        res_V_data_23_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_24_V_blk_n = res_V_data_24_V_full_n;
    end else begin
        res_V_data_24_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_25_V_blk_n = res_V_data_25_V_full_n;
    end else begin
        res_V_data_25_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_26_V_blk_n = res_V_data_26_V_full_n;
    end else begin
        res_V_data_26_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_27_V_blk_n = res_V_data_27_V_full_n;
    end else begin
        res_V_data_27_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_28_V_blk_n = res_V_data_28_V_full_n;
    end else begin
        res_V_data_28_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_29_V_blk_n = res_V_data_29_V_full_n;
    end else begin
        res_V_data_29_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_2_V_blk_n = res_V_data_2_V_full_n;
    end else begin
        res_V_data_2_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_30_V_blk_n = res_V_data_30_V_full_n;
    end else begin
        res_V_data_30_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_31_V_blk_n = res_V_data_31_V_full_n;
    end else begin
        res_V_data_31_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_3_V_blk_n = res_V_data_3_V_full_n;
    end else begin
        res_V_data_3_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_4_V_blk_n = res_V_data_4_V_full_n;
    end else begin
        res_V_data_4_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_5_V_blk_n = res_V_data_5_V_full_n;
    end else begin
        res_V_data_5_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_6_V_blk_n = res_V_data_6_V_full_n;
    end else begin
        res_V_data_6_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_7_V_blk_n = res_V_data_7_V_full_n;
    end else begin
        res_V_data_7_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_8_V_blk_n = res_V_data_8_V_full_n;
    end else begin
        res_V_data_8_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        res_V_data_9_V_blk_n = res_V_data_9_V_full_n;
    end else begin
        res_V_data_9_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((start_once_reg == 1'b0) & (real_start == 1'b1))) begin
        start_write = 1'b1;
    end else begin
        start_write = 1'b0;
    end
end

always @ (*) begin
    case (ap_CS_fsm)
        ap_ST_fsm_pp0_stage0 : begin
            ap_NS_fsm = ap_ST_fsm_pp0_stage0;
        end
        default : begin
            ap_NS_fsm = 'bx;
        end
    endcase
end

assign ap_CS_fsm_pp0_stage0 = ap_CS_fsm[32'd0];

assign ap_block_pp0_stage0 = ~(1'b1 == 1'b1);

always @ (*) begin
    ap_block_pp0_stage0_01001 = ((ap_done_reg == 1'b1) | ((res_V_data_1_V1_status == 1'b0) & (ap_enable_reg_pp0_iter1 == 1'b1)) | ((real_start == 1'b1) & ((real_start == 1'b0) | (data_V_data_1_V0_status == 1'b0) | (ap_done_reg == 1'b1))));
end

always @ (*) begin
    ap_block_pp0_stage0_11001 = ((ap_done_reg == 1'b1) | ((res_V_data_1_V1_status == 1'b0) & (ap_enable_reg_pp0_iter1 == 1'b1)) | ((real_start == 1'b1) & ((real_start == 1'b0) | (data_V_data_1_V0_status == 1'b0) | (ap_done_reg == 1'b1))));
end

always @ (*) begin
    ap_block_pp0_stage0_subdone = ((ap_done_reg == 1'b1) | ((res_V_data_1_V1_status == 1'b0) & (ap_enable_reg_pp0_iter1 == 1'b1)) | ((real_start == 1'b1) & ((real_start == 1'b0) | (data_V_data_1_V0_status == 1'b0) | (ap_done_reg == 1'b1))));
end

always @ (*) begin
    ap_block_state1_pp0_stage0_iter0 = ((real_start == 1'b0) | (data_V_data_1_V0_status == 1'b0) | (ap_done_reg == 1'b1));
end

always @ (*) begin
    ap_block_state2_pp0_stage0_iter1 = (res_V_data_1_V1_status == 1'b0);
end

assign ap_enable_pp0 = (ap_idle_pp0 ^ 1'b1);

assign ap_enable_reg_pp0_iter0 = real_start;

assign ap_ready = internal_ap_ready;

assign data_V_data_0_V_read = data_V_data_1_V0_update;

assign data_V_data_10_V_read = data_V_data_1_V0_update;

assign data_V_data_11_V_read = data_V_data_1_V0_update;

assign data_V_data_12_V_read = data_V_data_1_V0_update;

assign data_V_data_13_V_read = data_V_data_1_V0_update;

assign data_V_data_14_V_read = data_V_data_1_V0_update;

assign data_V_data_15_V_read = data_V_data_1_V0_update;

assign data_V_data_16_V_read = data_V_data_1_V0_update;

assign data_V_data_17_V_read = data_V_data_1_V0_update;

assign data_V_data_18_V_read = data_V_data_1_V0_update;

assign data_V_data_19_V_read = data_V_data_1_V0_update;

assign data_V_data_1_V0_status = (data_V_data_9_V_empty_n & data_V_data_8_V_empty_n & data_V_data_7_V_empty_n & data_V_data_6_V_empty_n & data_V_data_5_V_empty_n & data_V_data_4_V_empty_n & data_V_data_3_V_empty_n & data_V_data_31_V_empty_n & data_V_data_30_V_empty_n & data_V_data_2_V_empty_n & data_V_data_29_V_empty_n & data_V_data_28_V_empty_n & data_V_data_27_V_empty_n & data_V_data_26_V_empty_n & data_V_data_25_V_empty_n & data_V_data_24_V_empty_n & data_V_data_23_V_empty_n & data_V_data_22_V_empty_n & data_V_data_21_V_empty_n & data_V_data_20_V_empty_n & data_V_data_1_V_empty_n & data_V_data_19_V_empty_n & data_V_data_18_V_empty_n & data_V_data_17_V_empty_n & data_V_data_16_V_empty_n & data_V_data_15_V_empty_n & data_V_data_14_V_empty_n & data_V_data_13_V_empty_n & data_V_data_12_V_empty_n & data_V_data_11_V_empty_n & data_V_data_10_V_empty_n & data_V_data_0_V_empty_n);

assign data_V_data_1_V_read = data_V_data_1_V0_update;

assign data_V_data_20_V_read = data_V_data_1_V0_update;

assign data_V_data_21_V_read = data_V_data_1_V0_update;

assign data_V_data_22_V_read = data_V_data_1_V0_update;

assign data_V_data_23_V_read = data_V_data_1_V0_update;

assign data_V_data_24_V_read = data_V_data_1_V0_update;

assign data_V_data_25_V_read = data_V_data_1_V0_update;

assign data_V_data_26_V_read = data_V_data_1_V0_update;

assign data_V_data_27_V_read = data_V_data_1_V0_update;

assign data_V_data_28_V_read = data_V_data_1_V0_update;

assign data_V_data_29_V_read = data_V_data_1_V0_update;

assign data_V_data_2_V_read = data_V_data_1_V0_update;

assign data_V_data_30_V_read = data_V_data_1_V0_update;

assign data_V_data_31_V_read = data_V_data_1_V0_update;

assign data_V_data_3_V_read = data_V_data_1_V0_update;

assign data_V_data_4_V_read = data_V_data_1_V0_update;

assign data_V_data_5_V_read = data_V_data_1_V0_update;

assign data_V_data_6_V_read = data_V_data_1_V0_update;

assign data_V_data_7_V_read = data_V_data_1_V0_update;

assign data_V_data_8_V_read = data_V_data_1_V0_update;

assign data_V_data_9_V_read = data_V_data_1_V0_update;

assign res_V_data_0_V_din = tmp_data_0_V_reg_1538;

assign res_V_data_0_V_write = res_V_data_1_V1_update;

assign res_V_data_10_V_din = tmp_data_10_V_reg_1588;

assign res_V_data_10_V_write = res_V_data_1_V1_update;

assign res_V_data_11_V_din = tmp_data_11_V_reg_1593;

assign res_V_data_11_V_write = res_V_data_1_V1_update;

assign res_V_data_12_V_din = tmp_data_12_V_reg_1598;

assign res_V_data_12_V_write = res_V_data_1_V1_update;

assign res_V_data_13_V_din = tmp_data_13_V_reg_1603;

assign res_V_data_13_V_write = res_V_data_1_V1_update;

assign res_V_data_14_V_din = tmp_data_14_V_reg_1608;

assign res_V_data_14_V_write = res_V_data_1_V1_update;

assign res_V_data_15_V_din = tmp_data_15_V_reg_1613;

assign res_V_data_15_V_write = res_V_data_1_V1_update;

assign res_V_data_16_V_din = tmp_data_16_V_reg_1618;

assign res_V_data_16_V_write = res_V_data_1_V1_update;

assign res_V_data_17_V_din = tmp_data_17_V_reg_1623;

assign res_V_data_17_V_write = res_V_data_1_V1_update;

assign res_V_data_18_V_din = tmp_data_18_V_reg_1628;

assign res_V_data_18_V_write = res_V_data_1_V1_update;

assign res_V_data_19_V_din = tmp_data_19_V_reg_1633;

assign res_V_data_19_V_write = res_V_data_1_V1_update;

assign res_V_data_1_V1_status = (res_V_data_9_V_full_n & res_V_data_8_V_full_n & res_V_data_7_V_full_n & res_V_data_6_V_full_n & res_V_data_5_V_full_n & res_V_data_4_V_full_n & res_V_data_3_V_full_n & res_V_data_31_V_full_n & res_V_data_30_V_full_n & res_V_data_2_V_full_n & res_V_data_29_V_full_n & res_V_data_28_V_full_n & res_V_data_27_V_full_n & res_V_data_26_V_full_n & res_V_data_25_V_full_n & res_V_data_24_V_full_n & res_V_data_23_V_full_n & res_V_data_22_V_full_n & res_V_data_21_V_full_n & res_V_data_20_V_full_n & res_V_data_1_V_full_n & res_V_data_19_V_full_n & res_V_data_18_V_full_n & res_V_data_17_V_full_n & res_V_data_16_V_full_n & res_V_data_15_V_full_n & res_V_data_14_V_full_n & res_V_data_13_V_full_n & res_V_data_12_V_full_n & res_V_data_11_V_full_n & res_V_data_10_V_full_n & res_V_data_0_V_full_n);

assign res_V_data_1_V_din = tmp_data_1_V_reg_1543;

assign res_V_data_1_V_write = res_V_data_1_V1_update;

assign res_V_data_20_V_din = tmp_data_20_V_reg_1638;

assign res_V_data_20_V_write = res_V_data_1_V1_update;

assign res_V_data_21_V_din = tmp_data_21_V_reg_1643;

assign res_V_data_21_V_write = res_V_data_1_V1_update;

assign res_V_data_22_V_din = tmp_data_22_V_reg_1648;

assign res_V_data_22_V_write = res_V_data_1_V1_update;

assign res_V_data_23_V_din = tmp_data_23_V_reg_1653;

assign res_V_data_23_V_write = res_V_data_1_V1_update;

assign res_V_data_24_V_din = tmp_data_24_V_reg_1658;

assign res_V_data_24_V_write = res_V_data_1_V1_update;

assign res_V_data_25_V_din = tmp_data_25_V_reg_1663;

assign res_V_data_25_V_write = res_V_data_1_V1_update;

assign res_V_data_26_V_din = tmp_data_26_V_reg_1668;

assign res_V_data_26_V_write = res_V_data_1_V1_update;

assign res_V_data_27_V_din = tmp_data_27_V_reg_1673;

assign res_V_data_27_V_write = res_V_data_1_V1_update;

assign res_V_data_28_V_din = tmp_data_28_V_reg_1678;

assign res_V_data_28_V_write = res_V_data_1_V1_update;

assign res_V_data_29_V_din = tmp_data_29_V_reg_1683;

assign res_V_data_29_V_write = res_V_data_1_V1_update;

assign res_V_data_2_V_din = tmp_data_2_V_reg_1548;

assign res_V_data_2_V_write = res_V_data_1_V1_update;

assign res_V_data_30_V_din = tmp_data_30_V_reg_1688;

assign res_V_data_30_V_write = res_V_data_1_V1_update;

assign res_V_data_31_V_din = tmp_data_31_V_reg_1693;

assign res_V_data_31_V_write = res_V_data_1_V1_update;

assign res_V_data_3_V_din = tmp_data_3_V_reg_1553;

assign res_V_data_3_V_write = res_V_data_1_V1_update;

assign res_V_data_4_V_din = tmp_data_4_V_reg_1558;

assign res_V_data_4_V_write = res_V_data_1_V1_update;

assign res_V_data_5_V_din = tmp_data_5_V_reg_1563;

assign res_V_data_5_V_write = res_V_data_1_V1_update;

assign res_V_data_6_V_din = tmp_data_6_V_reg_1568;

assign res_V_data_6_V_write = res_V_data_1_V1_update;

assign res_V_data_7_V_din = tmp_data_7_V_reg_1573;

assign res_V_data_7_V_write = res_V_data_1_V1_update;

assign res_V_data_8_V_din = tmp_data_8_V_reg_1578;

assign res_V_data_8_V_write = res_V_data_1_V1_update;

assign res_V_data_9_V_din = tmp_data_9_V_reg_1583;

assign res_V_data_9_V_write = res_V_data_1_V1_update;

assign start_out = real_start;

assign tmp_1_fu_1304_p4 = {{data_V_data_4_V_dout[7:4]}};

assign tmp_2_fu_1320_p4 = {{data_V_data_5_V_dout[7:2]}};

assign tmp_3_fu_1336_p3 = data_V_data_6_V_dout[32'd7];

assign tmp_4_fu_1368_p4 = {{data_V_data_10_V_dout[7:3]}};

assign tmp_5_fu_1408_p3 = data_V_data_15_V_dout[32'd7];

assign tmp_6_fu_1494_p4 = {{data_V_data_28_V_dout[7:2]}};

assign tmp_7_fu_1516_p4 = {{data_V_data_30_V_dout[7:1]}};

assign tmp_data_0_V_fu_1280_p2 = (($signed(data_V_data_0_V_dout) > $signed(8'd19)) ? 1'b1 : 1'b0);

assign tmp_data_10_V_fu_1378_p2 = (($signed(tmp_4_fu_1368_p4) > $signed(5'd0)) ? 1'b1 : 1'b0);

assign tmp_data_11_V_fu_1384_p2 = (($signed(data_V_data_11_V_dout) > $signed(8'd2)) ? 1'b1 : 1'b0);

assign tmp_data_12_V_fu_1390_p2 = (($signed(data_V_data_12_V_dout) > $signed(8'd252)) ? 1'b1 : 1'b0);

assign tmp_data_13_V_fu_1396_p2 = (($signed(data_V_data_13_V_dout) > $signed(8'd9)) ? 1'b1 : 1'b0);

assign tmp_data_14_V_fu_1402_p2 = (($signed(data_V_data_14_V_dout) > $signed(8'd8)) ? 1'b1 : 1'b0);

assign tmp_data_15_V_fu_1416_p2 = (tmp_5_fu_1408_p3 ^ 1'd1);

assign tmp_data_16_V_fu_1422_p2 = (($signed(data_V_data_16_V_dout) > $signed(8'd2)) ? 1'b1 : 1'b0);

assign tmp_data_17_V_fu_1428_p2 = (($signed(data_V_data_17_V_dout) > $signed(8'd243)) ? 1'b1 : 1'b0);

assign tmp_data_18_V_fu_1434_p2 = (($signed(data_V_data_18_V_dout) > $signed(8'd2)) ? 1'b1 : 1'b0);

assign tmp_data_19_V_fu_1440_p2 = (($signed(data_V_data_19_V_dout) > $signed(8'd2)) ? 1'b1 : 1'b0);

assign tmp_data_1_V_fu_1286_p2 = (($signed(data_V_data_1_V_dout) > $signed(8'd253)) ? 1'b1 : 1'b0);

assign tmp_data_20_V_fu_1446_p2 = (($signed(data_V_data_20_V_dout) > $signed(8'd250)) ? 1'b1 : 1'b0);

assign tmp_data_21_V_fu_1452_p2 = (($signed(data_V_data_21_V_dout) > $signed(8'd247)) ? 1'b1 : 1'b0);

assign tmp_data_22_V_fu_1458_p2 = (($signed(data_V_data_22_V_dout) > $signed(8'd232)) ? 1'b1 : 1'b0);

assign tmp_data_23_V_fu_1464_p2 = (($signed(data_V_data_23_V_dout) > $signed(8'd252)) ? 1'b1 : 1'b0);

assign tmp_data_24_V_fu_1470_p2 = (($signed(data_V_data_24_V_dout) > $signed(8'd12)) ? 1'b1 : 1'b0);

assign tmp_data_25_V_fu_1476_p2 = (($signed(data_V_data_25_V_dout) > $signed(8'd238)) ? 1'b1 : 1'b0);

assign tmp_data_26_V_fu_1482_p2 = (($signed(data_V_data_26_V_dout) > $signed(8'd245)) ? 1'b1 : 1'b0);

assign tmp_data_27_V_fu_1488_p2 = (($signed(data_V_data_27_V_dout) > $signed(8'd243)) ? 1'b1 : 1'b0);

assign tmp_data_28_V_fu_1504_p2 = (($signed(tmp_6_fu_1494_p4) > $signed(6'd0)) ? 1'b1 : 1'b0);

assign tmp_data_29_V_fu_1510_p2 = (($signed(data_V_data_29_V_dout) > $signed(8'd2)) ? 1'b1 : 1'b0);

assign tmp_data_2_V_fu_1292_p2 = (($signed(data_V_data_2_V_dout) > $signed(8'd252)) ? 1'b1 : 1'b0);

assign tmp_data_30_V_fu_1526_p2 = (($signed(tmp_7_fu_1516_p4) > $signed(7'd0)) ? 1'b1 : 1'b0);

assign tmp_data_31_V_fu_1532_p2 = (($signed(data_V_data_31_V_dout) > $signed(8'd20)) ? 1'b1 : 1'b0);

assign tmp_data_3_V_fu_1298_p2 = (($signed(data_V_data_3_V_dout) > $signed(8'd21)) ? 1'b1 : 1'b0);

assign tmp_data_4_V_fu_1314_p2 = (($signed(tmp_1_fu_1304_p4) > $signed(4'd0)) ? 1'b1 : 1'b0);

assign tmp_data_5_V_fu_1330_p2 = (($signed(tmp_2_fu_1320_p4) > $signed(6'd0)) ? 1'b1 : 1'b0);

assign tmp_data_6_V_fu_1344_p2 = (tmp_3_fu_1336_p3 ^ 1'd1);

assign tmp_data_7_V_fu_1350_p2 = (($signed(data_V_data_7_V_dout) > $signed(8'd23)) ? 1'b1 : 1'b0);

assign tmp_data_8_V_fu_1356_p2 = (($signed(data_V_data_8_V_dout) > $signed(8'd9)) ? 1'b1 : 1'b0);

assign tmp_data_9_V_fu_1362_p2 = (($signed(data_V_data_9_V_dout) > $signed(8'd245)) ? 1'b1 : 1'b0);

endmodule //normalize_binary_tanh_array_ap_int_8_32u_config18_s
