Fitter report for span_cme
Mon Apr 28 15:00:42 2014
Quartus II 32-bit Version 13.1.1 Build 166 11/26/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 28 15:00:41 2014       ;
; Quartus II 32-bit Version       ; 13.1.1 Build 166 11/26/2013 SJ Full Version ;
; Revision Name                   ; span_cme                                    ;
; Top-level Entity Name           ; span_cme                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,515 / 56,480 ( 3 % )                      ;
; Total registers                 ; 1519                                        ;
; Total pins                      ; 42 / 268 ( 16 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total DSP Blocks                ; 18 / 156 ( 12 % )                           ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.53        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  53.1%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; readData[0]   ; Incomplete set of assignments ;
; readData[1]   ; Incomplete set of assignments ;
; readData[2]   ; Incomplete set of assignments ;
; readData[3]   ; Incomplete set of assignments ;
; readData[4]   ; Incomplete set of assignments ;
; readData[5]   ; Incomplete set of assignments ;
; readData[6]   ; Incomplete set of assignments ;
; readData[7]   ; Incomplete set of assignments ;
; readData[8]   ; Incomplete set of assignments ;
; readData[9]   ; Incomplete set of assignments ;
; readData[10]  ; Incomplete set of assignments ;
; readData[11]  ; Incomplete set of assignments ;
; readData[12]  ; Incomplete set of assignments ;
; readData[13]  ; Incomplete set of assignments ;
; readData[14]  ; Incomplete set of assignments ;
; readData[15]  ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; write         ; Incomplete set of assignments ;
; chipselect    ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; read          ; Incomplete set of assignments ;
; offset[4]     ; Incomplete set of assignments ;
; offset[0]     ; Incomplete set of assignments ;
; offset[1]     ; Incomplete set of assignments ;
; offset[3]     ; Incomplete set of assignments ;
; offset[2]     ; Incomplete set of assignments ;
; writeData[0]  ; Incomplete set of assignments ;
; writeData[1]  ; Incomplete set of assignments ;
; writeData[2]  ; Incomplete set of assignments ;
; writeData[3]  ; Incomplete set of assignments ;
; writeData[4]  ; Incomplete set of assignments ;
; writeData[5]  ; Incomplete set of assignments ;
; writeData[6]  ; Incomplete set of assignments ;
; writeData[7]  ; Incomplete set of assignments ;
; writeData[8]  ; Incomplete set of assignments ;
; writeData[9]  ; Incomplete set of assignments ;
; writeData[10] ; Incomplete set of assignments ;
; writeData[11] ; Incomplete set of assignments ;
; writeData[12] ; Incomplete set of assignments ;
; writeData[13] ; Incomplete set of assignments ;
; writeData[14] ; Incomplete set of assignments ;
; writeData[15] ; Incomplete set of assignments ;
+---------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------+------------------+-----------------------+
; Node                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[0]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[0]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[0]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[0]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[0]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[0]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[0]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[0]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[0]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[0]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[1]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[1]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[1]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[1]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[1]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[1]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[1]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[1]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[1]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[1]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[2]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[2]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[2]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[2]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[2]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[2]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[2]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[2]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[2]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[2]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[3]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[3]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[3]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[3]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[3]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[3]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[3]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[3]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[3]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[3]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[4]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[4]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[4]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[4]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[4]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[4]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[4]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[4]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[4]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[4]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[5]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[5]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[5]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[5]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[5]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[5]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[5]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[5]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[5]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[5]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[6]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[6]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[6]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[6]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[6]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[6]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[6]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[6]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[6]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[6]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[7]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[7]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[7]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[7]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[7]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[7]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[7]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[7]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[7]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[7]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[8]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[8]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[8]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[8]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[8]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[8]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[8]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[8]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[8]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[8]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[9]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[9]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[9]~_Duplicate_1                                       ; Q                ;                       ;
; PriceScanRange[9]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[9]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[9]~_Duplicate_1                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[9]~_Duplicate_2                                       ; Q                ;                       ;
; PriceScanRange[9]~_Duplicate_2                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[9]~_Duplicate_2                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[9]~_Duplicate_3                                       ; Q                ;                       ;
; PriceScanRange[10]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[10]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[10]~_Duplicate_1                                      ; Q                ;                       ;
; PriceScanRange[10]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[10]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[10]~_Duplicate_1                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[10]~_Duplicate_2                                      ; Q                ;                       ;
; PriceScanRange[10]~_Duplicate_2                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[10]~_Duplicate_2                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[10]~_Duplicate_3                                      ; Q                ;                       ;
; PriceScanRange[11]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[11]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[11]~_Duplicate_1                                      ; Q                ;                       ;
; PriceScanRange[11]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[11]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[11]~_Duplicate_1                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[11]~_Duplicate_2                                      ; Q                ;                       ;
; PriceScanRange[11]~_Duplicate_2                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[11]~_Duplicate_2                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[11]~_Duplicate_3                                      ; Q                ;                       ;
; PriceScanRange[12]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[12]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[12]~_Duplicate_1                                      ; Q                ;                       ;
; PriceScanRange[12]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[12]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[12]~_Duplicate_1                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[12]~_Duplicate_2                                      ; Q                ;                       ;
; PriceScanRange[12]~_Duplicate_2                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[12]~_Duplicate_2                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[12]~_Duplicate_3                                      ; Q                ;                       ;
; PriceScanRange[13]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[13]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[13]~_Duplicate_1                                      ; Q                ;                       ;
; PriceScanRange[13]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[13]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[13]~_Duplicate_1                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[13]~_Duplicate_2                                      ; Q                ;                       ;
; PriceScanRange[13]~_Duplicate_2                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[13]~_Duplicate_2                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[13]~_Duplicate_3                                      ; Q                ;                       ;
; PriceScanRange[14]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[14]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[14]~_Duplicate_1                                      ; Q                ;                       ;
; PriceScanRange[14]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[14]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[14]~_Duplicate_1                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[14]~_Duplicate_2                                      ; Q                ;                       ;
; PriceScanRange[14]~_Duplicate_2                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[14]~_Duplicate_2                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[14]~_Duplicate_3                                      ; Q                ;                       ;
; PriceScanRange[15]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult1~8                                           ; AY               ;                       ;
; PriceScanRange[15]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[15]~_Duplicate_1                                      ; Q                ;                       ;
; PriceScanRange[15]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; PriceScanRange[15]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult0~8                                           ; AY               ;                       ;
; PriceScanRange[15]~_Duplicate_1                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[15]~_Duplicate_2                                      ; Q                ;                       ;
; PriceScanRange[15]~_Duplicate_2                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; scanRisk:scanRisk0|Mult4~8                                           ; AX               ;                       ;
; PriceScanRange[15]~_Duplicate_2                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PriceScanRange[15]~_Duplicate_3                                      ; Q                ;                       ;
; SpreadCharge[0][0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][0]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][0]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][0]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][0]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[0][1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][1]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][1]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][1]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][1]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[0][2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][2]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][2]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][2]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][2]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[0][3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][3]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][3]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][3]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][3]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[0][4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][4]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][4]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][4]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][4]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[0][5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][5]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][5]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][5]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][5]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[0][6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][6]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][6]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][6]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][6]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[0][7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AX               ;                       ;
; SpreadCharge[0][7]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[0][7]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[0][7]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[0][7]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AX               ;                       ;
; SpreadCharge[1][0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][0]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][0]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][0]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][0]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[1][1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][1]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][1]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][1]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][1]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[1][2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][2]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][2]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][2]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][2]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[1][3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][3]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][3]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][3]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][3]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[1][4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][4]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][4]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][4]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][4]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[1][5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][5]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][5]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][5]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][5]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[1][6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][6]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][6]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][6]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][6]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[1][7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AX               ;                       ;
; SpreadCharge[1][7]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[1][7]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[1][7]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[1][7]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AX               ;                       ;
; SpreadCharge[2][0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][0]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][0]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][0]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][0]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[2][1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][1]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][1]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][1]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][1]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[2][2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][2]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][2]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][2]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][2]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[2][3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][3]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][3]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][3]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][3]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[2][4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][4]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][4]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][4]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][4]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[2][5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][5]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][5]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][5]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][5]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[2][6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][6]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][6]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][6]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][6]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[2][7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AX               ;                       ;
; SpreadCharge[2][7]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[2][7]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[2][7]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[2][7]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AX               ;                       ;
; SpreadCharge[3][0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][0]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][0]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][0]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][0]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[3][1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][1]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][1]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][1]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][1]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[3][2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][2]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][2]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][2]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][2]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[3][3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][3]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][3]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][3]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][3]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[3][4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][4]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][4]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][4]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][4]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[3][5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][5]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][5]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][5]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][5]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[3][6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][6]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][6]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][6]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][6]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[3][7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult7~8                           ; AX               ;                       ;
; SpreadCharge[3][7]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[3][7]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[3][7]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[3][7]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult6~8                           ; AX               ;                       ;
; SpreadCharge[4][0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][0]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][0]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][0]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][0]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[4][1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][1]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][1]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][1]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][1]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[4][2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][2]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][2]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][2]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][2]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[4][3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][3]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][3]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][3]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][3]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[4][4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][4]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][4]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][4]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][4]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[4][5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][5]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][5]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][5]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][5]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[4][6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][6]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][6]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][6]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][6]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[4][7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult9~8                           ; AX               ;                       ;
; SpreadCharge[4][7]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[4][7]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[4][7]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; SpreadCharge[4][7]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult8~8                           ; AX               ;                       ;
; SpreadCharge[5][0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][0]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][0]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][0]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; SpreadCharge[5][1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][1]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][1]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][1]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; SpreadCharge[5][2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][2]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][2]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][2]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; SpreadCharge[5][3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][3]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][3]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][3]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; SpreadCharge[5][4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][4]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][4]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][4]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; SpreadCharge[5][5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][5]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][5]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][5]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; SpreadCharge[5][6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][6]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][6]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][6]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; SpreadCharge[5][7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult10~8                          ; AX               ;                       ;
; SpreadCharge[5][7]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SpreadCharge[5][7]~_Duplicate_1                                      ; Q                ;                       ;
; SpreadCharge[5][7]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult11~8                          ; AX               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][0]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[0][0]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][0]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][1]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[0][1]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][1]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][2]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[0][2]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][2]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][3]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[0][3]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][3]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][4]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[0][4]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][4]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][5]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[0][5]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][5]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][6]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult0~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][6]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[0][6]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[0][6]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][0]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[1][0]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][0]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][1]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[1][1]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][1]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][2]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[1][2]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][2]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][3]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[1][3]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][3]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][4]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[1][4]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][4]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][5]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[1][5]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][5]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][6]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult2~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][6]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[1][6]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[1][6]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][0]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[2][0]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][0]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][1]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[2][1]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][1]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][2]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[2][2]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][2]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][3]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[2][3]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][3]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][4]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[2][4]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][4]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][5]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[2][5]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][5]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][6]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult4~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][6]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Long[2][6]~_Duplicate_1           ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Long[2][6]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[0][0]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][0]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[0][1]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][1]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[0][2]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][2]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[0][3]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][3]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[0][4]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][4]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[0][5]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][5]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult1~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[0][6]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[0][6]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[1][0]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][0]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[1][1]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][1]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[1][2]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][2]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[1][3]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][3]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[1][4]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][4]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[1][5]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][5]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult3~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[1][6]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[1][6]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][0]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][0]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[2][0]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][0]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][1]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][1]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[2][1]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][1]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][2]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][2]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[2][2]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][2]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][3]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][3]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[2][3]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][3]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][4]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][4]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[2][4]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][4]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][5]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][5]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[2][5]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][5]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][6]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Mult5~8                           ; AY               ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][6]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; interMonthSpread:interMonthSpread0|Short[2][6]~_Duplicate_1          ; Q                ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][6]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                      ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Ef[6]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|Ef[6]~DUPLICATE                   ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][3]~_Duplicate_1 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|Short[2][3]~_Duplicate_1DUPLICATE ;                  ;                       ;
; interMonthSpread:interMonthSpread0|Short[2][6]~_Duplicate_1 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|Short[2][6]~_Duplicate_1DUPLICATE ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC2Long[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC2Long[0]~DUPLICATE             ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC2Long[1]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC2Long[1]~DUPLICATE             ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC2Long[5]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC2Long[5]~DUPLICATE             ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC2Long[6]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC2Long[6]~DUPLICATE             ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC3Short[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC3Short[1]~DUPLICATE            ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC3Short[2]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC3Short[2]~DUPLICATE            ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC4Long[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC4Long[0]~DUPLICATE             ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC4Long[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC4Long[3]~DUPLICATE             ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC4Long[6]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC4Long[6]~DUPLICATE             ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC5Short[0]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC5Short[0]~DUPLICATE            ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC5Short[3]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC5Short[3]~DUPLICATE            ;                  ;                       ;
; interMonthSpread:interMonthSpread0|TSC5Short[5]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; interMonthSpread:interMonthSpread0|TSC5Short[5]~DUPLICATE            ;                  ;                       ;
; scanRisk:scanRisk0|level1[0][24]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanRisk:scanRisk0|level1[0][24]~DUPLICATE                           ;                  ;                       ;
; scanRisk:scanRisk0|level1[1][17]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanRisk:scanRisk0|level1[1][17]~DUPLICATE                           ;                  ;                       ;
; scanRisk:scanRisk0|level1[3][17]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; scanRisk:scanRisk0|level1[3][17]~DUPLICATE                           ;                  ;                       ;
+-------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3369 ) ; 0.00 % ( 0 / 3369 )        ; 0.00 % ( 0 / 3369 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3369 ) ; 0.00 % ( 0 / 3369 )        ; 0.00 % ( 0 / 3369 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3369 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/user6/spring14/vvg2111/Desktop/restart/projectfortest/output_files/span_cme.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,515 / 56,480  ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,515           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,338 / 56,480  ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 431             ;       ;
;         [b] ALMs used for LUT logic                         ; 590             ;       ;
;         [c] ALMs used for registers                         ; 317             ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 22 / 56,480     ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 199 / 56,480    ; < 1 % ;
;         [a] Due to location constrained logic               ; 1               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 165             ;       ;
;         [c] Due to LAB input limits                         ; 33              ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 181 / 5,648     ; 3 %   ;
;     -- Logic LABs                                           ; 181             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 1,815           ;       ;
;     -- 7 input functions                                    ; 0               ;       ;
;     -- 6 input functions                                    ; 359             ;       ;
;     -- 5 input functions                                    ; 122             ;       ;
;     -- 4 input functions                                    ; 111             ;       ;
;     -- <=3 input functions                                  ; 1,223           ;       ;
; Combinational ALUT usage for route-throughs                 ; 305             ;       ;
; Dedicated logic registers                                   ; 1,519           ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 1,495 / 112,960 ; 1 %   ;
;         -- Secondary logic registers                        ; 24 / 112,960    ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 1,501           ;       ;
;         -- Routing optimization registers                   ; 18              ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 42 / 268        ; 16 %  ;
;     -- Clock pins                                           ; 4 / 11          ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 23          ; 0 %   ;
;                                                             ;                 ;       ;
; Global signals                                              ; 1               ;       ;
; M10K blocks                                                 ; 0 / 686         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 7,024,640   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640   ; 0 %   ;
; Total DSP Blocks                                            ; 18 / 156        ; 12 %  ;
; Fractional PLLs                                             ; 0 / 7           ; 0 %   ;
; Global clocks                                               ; 1 / 16          ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120         ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120         ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Hard IPs                                                    ; 0 / 1           ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6           ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6           ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6           ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6           ; 0 %   ;
; Channel PLLs                                                ; 0 / 6           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20% / 18% / 24% ;       ;
; Maximum fan-out                                             ; 1540            ;       ;
; Highest non-global fan-out                                  ; 308             ;       ;
; Total fan-out                                               ; 13423           ;       ;
; Average fan-out                                             ; 3.59            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1515 / 56480 ( 3 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1515                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1338 / 56480 ( 2 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 431                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 590                   ; 0                              ;
;         [c] ALMs used for registers                         ; 317                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 22 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 199 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 165                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 33                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 181 / 5648 ( 3 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 181                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1815                  ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 359                   ; 0                              ;
;     -- 5 input functions                                    ; 122                   ; 0                              ;
;     -- 4 input functions                                    ; 111                   ; 0                              ;
;     -- <=3 input functions                                  ; 1223                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 305                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1495 / 112960 ( 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 24 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1501                  ; 0                              ;
;         -- Routing optimization registers                   ; 18                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 42                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 18 / 156 ( 11 % )     ; 0 / 156 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 13910                 ; 0                              ;
;     -- Registered Connections                               ; 3555                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 26                    ; 0                              ;
;     -- Output Ports                                         ; 16                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; chipselect    ; AA13  ; 4A       ; 52           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk           ; M16   ; 5B       ; 89           ; 35           ; 60           ; 1540                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; offset[0]     ; G10   ; 8A       ; 40           ; 81           ; 0            ; 31                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; offset[1]     ; K21   ; 5B       ; 89           ; 38           ; 37           ; 31                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; offset[2]     ; F10   ; 8A       ; 40           ; 81           ; 17           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; offset[3]     ; V13   ; 4A       ; 50           ; 0            ; 57           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; offset[4]     ; E12   ; 7A       ; 50           ; 81           ; 57           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; read          ; V14   ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset         ; L17   ; 5B       ; 89           ; 37           ; 20           ; 308                   ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; write         ; L22   ; 5B       ; 89           ; 36           ; 54           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[0]  ; G11   ; 7A       ; 56           ; 81           ; 34           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[10] ; H14   ; 7A       ; 60           ; 81           ; 0            ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[11] ; H13   ; 7A       ; 56           ; 81           ; 0            ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[12] ; G13   ; 7A       ; 56           ; 81           ; 17           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[13] ; V15   ; 4A       ; 56           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[14] ; F13   ; 7A       ; 58           ; 81           ; 57           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[15] ; J13   ; 7A       ; 60           ; 81           ; 17           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[1]  ; C11   ; 7A       ; 50           ; 81           ; 74           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[2]  ; F12   ; 7A       ; 56           ; 81           ; 51           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[3]  ; M22   ; 5B       ; 89           ; 36           ; 37           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[4]  ; M21   ; 5B       ; 89           ; 37           ; 54           ; 27                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[5]  ; L18   ; 5B       ; 89           ; 38           ; 20           ; 27                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[6]  ; D12   ; 7A       ; 50           ; 81           ; 40           ; 27                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[7]  ; K17   ; 5B       ; 89           ; 37           ; 3            ; 27                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[8]  ; AA15  ; 4A       ; 54           ; 0            ; 34           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; writeData[9]  ; B12   ; 7A       ; 54           ; 81           ; 34           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; readData[0]  ; D13   ; 7A       ; 54           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[10] ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[11] ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[12] ; H11   ; 7A       ; 52           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[13] ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[14] ; A12   ; 7A       ; 54           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[15] ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[1]  ; K9    ; 7A       ; 52           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[2]  ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[3]  ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[4]  ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[5]  ; G12   ; 7A       ; 52           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[6]  ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[7]  ; L8    ; 7A       ; 52           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[8]  ; C13   ; 7A       ; 54           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readData[9]  ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 9 / 48 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 11 / 16 ( 69 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 20 / 80 ( 25 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; readData[14]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; readData[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; chipselect                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; readData[9]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; writeData[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; readData[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; readData[11]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; writeData[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; writeData[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; readData[8]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; writeData[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; readData[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; offset[4]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; offset[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; writeData[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 435        ; 7A       ; writeData[14]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; offset[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 438        ; 7A       ; writeData[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; readData[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; writeData[12]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; readData[12]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; writeData[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; writeData[10]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; writeData[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; readData[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; writeData[7]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; offset[1]                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; readData[3]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; readData[7]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; writeData[5]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; readData[13]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; write                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; writeData[4]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; writeData[3]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; readData[10]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; readData[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; offset[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; read                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; writeData[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; readData[15]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                          ; Library Name ;
+-----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------+--------------+
; |span_cme                               ; 1515.0 (145.1)       ; 1337.5 (140.4)                   ; 20.5 (3.8)                                        ; 198.0 (8.5)                      ; 0.0 (0.0)            ; 1815 (118)          ; 1519 (262)                ; 0 (0)         ; 0                 ; 0     ; 18         ; 42   ; 0            ; |span_cme                                    ; work         ;
;    |interMonthSpread:interMonthSpread0| ; 938.4 (938.4)        ; 760.6 (760.6)                    ; 6.7 (6.7)                                         ; 184.5 (184.5)                    ; 0.0 (0.0)            ; 992 (992)           ; 1110 (1110)               ; 0 (0)         ; 0                 ; 0     ; 12         ; 0    ; 0            ; |span_cme|interMonthSpread:interMonthSpread0 ; work         ;
;    |scanRisk:scanRisk0|                 ; 431.5 (431.5)        ; 436.5 (436.5)                    ; 10.0 (10.0)                                       ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 705 (705)           ; 147 (147)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |span_cme|scanRisk:scanRisk0                 ; work         ;
+-----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; readData[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readData[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; chipselect    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; read          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; offset[4]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; offset[0]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; offset[1]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; offset[3]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; offset[2]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; writeData[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; clk                                                ;                   ;         ;
; write                                              ;                   ;         ;
;      - readData[0]~0                               ; 1                 ; 0       ;
;      - startScanRisk~0                             ; 1                 ; 0       ;
;      - startInterMonth~0                           ; 1                 ; 0       ;
;      - PriceScanRange[8]~0                         ; 1                 ; 0       ;
;      - position[3][8]~3                            ; 1                 ; 0       ;
;      - position[7][2]~8                            ; 1                 ; 0       ;
;      - SpreadCharge[0][6]~0                        ; 1                 ; 0       ;
;      - SpreadCharge[5][0]~3                        ; 1                 ; 0       ;
;      - Tier_max[0][2]~1                            ; 1                 ; 0       ;
;      - maturity[3][6]~3                            ; 1                 ; 0       ;
; chipselect                                         ;                   ;         ;
;      - readData[0]~0                               ; 0                 ; 0       ;
;      - startScanRisk~0                             ; 0                 ; 0       ;
;      - startInterMonth~0                           ; 0                 ; 0       ;
;      - PriceScanRange[8]~0                         ; 0                 ; 0       ;
;      - position[3][8]~3                            ; 0                 ; 0       ;
;      - position[7][2]~8                            ; 0                 ; 0       ;
;      - SpreadCharge[0][6]~0                        ; 0                 ; 0       ;
;      - SpreadCharge[5][0]~3                        ; 0                 ; 0       ;
;      - Tier_max[0][2]~1                            ; 0                 ; 0       ;
;      - maturity[3][6]~3                            ; 0                 ; 0       ;
; reset                                              ;                   ;         ;
;      - Outright[0][3]                              ; 0                 ; 0       ;
;      - Outright[0][6]                              ; 0                 ; 0       ;
;      - Outright[0][5]                              ; 0                 ; 0       ;
;      - Outright[0][7]                              ; 0                 ; 0       ;
;      - Outright[0][4]                              ; 0                 ; 0       ;
;      - Outright[0][2]                              ; 0                 ; 0       ;
;      - Outright[0][1]                              ; 0                 ; 0       ;
;      - Outright[0][0]                              ; 0                 ; 0       ;
;      - Outright[1][6]                              ; 0                 ; 0       ;
;      - Outright[1][5]                              ; 0                 ; 0       ;
;      - Outright[1][4]                              ; 0                 ; 0       ;
;      - Outright[1][3]                              ; 0                 ; 0       ;
;      - Outright[1][2]                              ; 0                 ; 0       ;
;      - Outright[1][7]                              ; 0                 ; 0       ;
;      - Outright[1][1]                              ; 0                 ; 0       ;
;      - Outright[1][0]                              ; 0                 ; 0       ;
;      - Outright[2][3]                              ; 0                 ; 0       ;
;      - Outright[2][2]                              ; 0                 ; 0       ;
;      - Outright[2][1]                              ; 0                 ; 0       ;
;      - Outright[2][0]                              ; 0                 ; 0       ;
;      - Outright[2][7]                              ; 0                 ; 0       ;
;      - Outright[2][6]                              ; 0                 ; 0       ;
;      - Outright[2][5]                              ; 0                 ; 0       ;
;      - Outright[2][4]                              ; 0                 ; 0       ;
;      - maturity[0][0]                              ; 0                 ; 0       ;
;      - maturity[0][1]                              ; 0                 ; 0       ;
;      - maturity[0][2]                              ; 0                 ; 0       ;
;      - maturity[0][3]                              ; 0                 ; 0       ;
;      - maturity[0][4]                              ; 0                 ; 0       ;
;      - maturity[0][5]                              ; 0                 ; 0       ;
;      - maturity[0][6]                              ; 0                 ; 0       ;
;      - maturity[0][7]                              ; 0                 ; 0       ;
;      - maturity[1][3]                              ; 0                 ; 0       ;
;      - maturity[1][2]                              ; 0                 ; 0       ;
;      - maturity[1][6]                              ; 0                 ; 0       ;
;      - maturity[1][7]                              ; 0                 ; 0       ;
;      - maturity[1][5]                              ; 0                 ; 0       ;
;      - maturity[1][1]                              ; 0                 ; 0       ;
;      - maturity[1][0]                              ; 0                 ; 0       ;
;      - maturity[1][4]                              ; 0                 ; 0       ;
;      - maturity[2][4]                              ; 0                 ; 0       ;
;      - maturity[2][3]                              ; 0                 ; 0       ;
;      - maturity[2][2]                              ; 0                 ; 0       ;
;      - maturity[2][0]                              ; 0                 ; 0       ;
;      - maturity[2][7]                              ; 0                 ; 0       ;
;      - maturity[2][6]                              ; 0                 ; 0       ;
;      - maturity[2][5]                              ; 0                 ; 0       ;
;      - maturity[2][1]                              ; 0                 ; 0       ;
;      - maturity[3][6]                              ; 0                 ; 0       ;
;      - maturity[3][2]                              ; 0                 ; 0       ;
;      - maturity[3][3]                              ; 0                 ; 0       ;
;      - maturity[3][4]                              ; 0                 ; 0       ;
;      - maturity[3][7]                              ; 0                 ; 0       ;
;      - maturity[3][1]                              ; 0                 ; 0       ;
;      - maturity[3][5]                              ; 0                 ; 0       ;
;      - maturity[3][0]                              ; 0                 ; 0       ;
;      - maturity[4][1]                              ; 0                 ; 0       ;
;      - maturity[4][0]                              ; 0                 ; 0       ;
;      - maturity[4][2]                              ; 0                 ; 0       ;
;      - maturity[4][3]                              ; 0                 ; 0       ;
;      - maturity[4][4]                              ; 0                 ; 0       ;
;      - maturity[4][5]                              ; 0                 ; 0       ;
;      - maturity[4][6]                              ; 0                 ; 0       ;
;      - maturity[4][7]                              ; 0                 ; 0       ;
;      - maturity[5][7]                              ; 0                 ; 0       ;
;      - maturity[5][6]                              ; 0                 ; 0       ;
;      - maturity[5][4]                              ; 0                 ; 0       ;
;      - maturity[5][3]                              ; 0                 ; 0       ;
;      - maturity[5][2]                              ; 0                 ; 0       ;
;      - maturity[5][1]                              ; 0                 ; 0       ;
;      - maturity[5][5]                              ; 0                 ; 0       ;
;      - maturity[5][0]                              ; 0                 ; 0       ;
;      - maturity[6][7]                              ; 0                 ; 0       ;
;      - maturity[6][6]                              ; 0                 ; 0       ;
;      - maturity[6][5]                              ; 0                 ; 0       ;
;      - maturity[6][4]                              ; 0                 ; 0       ;
;      - maturity[6][3]                              ; 0                 ; 0       ;
;      - maturity[6][2]                              ; 0                 ; 0       ;
;      - maturity[6][1]                              ; 0                 ; 0       ;
;      - maturity[6][0]                              ; 0                 ; 0       ;
;      - maturity[7][0]                              ; 0                 ; 0       ;
;      - maturity[7][7]                              ; 0                 ; 0       ;
;      - maturity[7][6]                              ; 0                 ; 0       ;
;      - maturity[7][5]                              ; 0                 ; 0       ;
;      - maturity[7][4]                              ; 0                 ; 0       ;
;      - maturity[7][3]                              ; 0                 ; 0       ;
;      - maturity[7][2]                              ; 0                 ; 0       ;
;      - maturity[7][1]                              ; 0                 ; 0       ;
;      - position[0][11]                             ; 0                 ; 0       ;
;      - position[0][8]                              ; 0                 ; 0       ;
;      - position[0][0]                              ; 0                 ; 0       ;
;      - position[0][5]                              ; 0                 ; 0       ;
;      - position[0][12]                             ; 0                 ; 0       ;
;      - position[0][6]                              ; 0                 ; 0       ;
;      - position[0][3]                              ; 0                 ; 0       ;
;      - position[0][2]                              ; 0                 ; 0       ;
;      - position[0][9]                              ; 0                 ; 0       ;
;      - position[0][4]                              ; 0                 ; 0       ;
;      - position[0][13]                             ; 0                 ; 0       ;
;      - position[0][15]                             ; 0                 ; 0       ;
;      - position[0][10]                             ; 0                 ; 0       ;
;      - position[0][1]                              ; 0                 ; 0       ;
;      - position[0][14]                             ; 0                 ; 0       ;
;      - position[0][7]                              ; 0                 ; 0       ;
;      - position[1][4]                              ; 0                 ; 0       ;
;      - position[1][3]                              ; 0                 ; 0       ;
;      - position[1][12]                             ; 0                 ; 0       ;
;      - position[1][2]                              ; 0                 ; 0       ;
;      - position[1][1]                              ; 0                 ; 0       ;
;      - position[1][13]                             ; 0                 ; 0       ;
;      - position[1][8]                              ; 0                 ; 0       ;
;      - position[1][15]                             ; 0                 ; 0       ;
;      - position[1][9]                              ; 0                 ; 0       ;
;      - position[1][10]                             ; 0                 ; 0       ;
;      - position[1][14]                             ; 0                 ; 0       ;
;      - position[1][11]                             ; 0                 ; 0       ;
;      - position[1][0]                              ; 0                 ; 0       ;
;      - position[1][5]                              ; 0                 ; 0       ;
;      - position[1][6]                              ; 0                 ; 0       ;
;      - position[1][7]                              ; 0                 ; 0       ;
;      - position[2][1]                              ; 0                 ; 0       ;
;      - position[2][13]                             ; 0                 ; 0       ;
;      - position[2][0]                              ; 0                 ; 0       ;
;      - position[2][9]                              ; 0                 ; 0       ;
;      - position[2][12]                             ; 0                 ; 0       ;
;      - position[2][6]                              ; 0                 ; 0       ;
;      - position[2][11]                             ; 0                 ; 0       ;
;      - position[2][10]                             ; 0                 ; 0       ;
;      - position[2][8]                              ; 0                 ; 0       ;
;      - position[2][7]                              ; 0                 ; 0       ;
;      - position[2][5]                              ; 0                 ; 0       ;
;      - position[2][4]                              ; 0                 ; 0       ;
;      - position[2][15]                             ; 0                 ; 0       ;
;      - position[2][3]                              ; 0                 ; 0       ;
;      - position[2][14]                             ; 0                 ; 0       ;
;      - position[2][2]                              ; 0                 ; 0       ;
;      - position[3][8]                              ; 0                 ; 0       ;
;      - position[3][3]                              ; 0                 ; 0       ;
;      - position[3][1]                              ; 0                 ; 0       ;
;      - position[3][11]                             ; 0                 ; 0       ;
;      - position[3][9]                              ; 0                 ; 0       ;
;      - position[3][10]                             ; 0                 ; 0       ;
;      - position[3][15]                             ; 0                 ; 0       ;
;      - position[3][13]                             ; 0                 ; 0       ;
;      - position[3][12]                             ; 0                 ; 0       ;
;      - position[3][14]                             ; 0                 ; 0       ;
;      - position[3][2]                              ; 0                 ; 0       ;
;      - position[3][4]                              ; 0                 ; 0       ;
;      - position[3][5]                              ; 0                 ; 0       ;
;      - position[3][6]                              ; 0                 ; 0       ;
;      - position[3][7]                              ; 0                 ; 0       ;
;      - position[3][0]                              ; 0                 ; 0       ;
;      - position[4][7]                              ; 0                 ; 0       ;
;      - position[4][9]                              ; 0                 ; 0       ;
;      - position[4][10]                             ; 0                 ; 0       ;
;      - position[4][8]                              ; 0                 ; 0       ;
;      - position[4][15]                             ; 0                 ; 0       ;
;      - position[4][14]                             ; 0                 ; 0       ;
;      - position[4][13]                             ; 0                 ; 0       ;
;      - position[4][12]                             ; 0                 ; 0       ;
;      - position[4][11]                             ; 0                 ; 0       ;
;      - position[4][0]                              ; 0                 ; 0       ;
;      - position[4][1]                              ; 0                 ; 0       ;
;      - position[4][2]                              ; 0                 ; 0       ;
;      - position[4][3]                              ; 0                 ; 0       ;
;      - position[4][4]                              ; 0                 ; 0       ;
;      - position[4][5]                              ; 0                 ; 0       ;
;      - position[4][6]                              ; 0                 ; 0       ;
;      - position[5][6]                              ; 0                 ; 0       ;
;      - position[5][5]                              ; 0                 ; 0       ;
;      - position[5][2]                              ; 0                 ; 0       ;
;      - position[5][4]                              ; 0                 ; 0       ;
;      - position[5][1]                              ; 0                 ; 0       ;
;      - position[5][0]                              ; 0                 ; 0       ;
;      - position[5][3]                              ; 0                 ; 0       ;
;      - position[5][15]                             ; 0                 ; 0       ;
;      - position[5][14]                             ; 0                 ; 0       ;
;      - position[5][13]                             ; 0                 ; 0       ;
;      - position[5][12]                             ; 0                 ; 0       ;
;      - position[5][11]                             ; 0                 ; 0       ;
;      - position[5][10]                             ; 0                 ; 0       ;
;      - position[5][8]                              ; 0                 ; 0       ;
;      - position[5][9]                              ; 0                 ; 0       ;
;      - position[5][7]                              ; 0                 ; 0       ;
;      - position[6][2]                              ; 0                 ; 0       ;
;      - position[6][10]                             ; 0                 ; 0       ;
;      - position[6][9]                              ; 0                 ; 0       ;
;      - position[6][12]                             ; 0                 ; 0       ;
;      - position[6][13]                             ; 0                 ; 0       ;
;      - position[6][8]                              ; 0                 ; 0       ;
;      - position[6][7]                              ; 0                 ; 0       ;
;      - position[6][14]                             ; 0                 ; 0       ;
;      - position[6][6]                              ; 0                 ; 0       ;
;      - position[6][15]                             ; 0                 ; 0       ;
;      - position[6][11]                             ; 0                 ; 0       ;
;      - position[6][0]                              ; 0                 ; 0       ;
;      - position[6][5]                              ; 0                 ; 0       ;
;      - position[6][4]                              ; 0                 ; 0       ;
;      - position[6][3]                              ; 0                 ; 0       ;
;      - position[6][1]                              ; 0                 ; 0       ;
;      - position[7][2]                              ; 0                 ; 0       ;
;      - position[7][1]                              ; 0                 ; 0       ;
;      - position[7][12]                             ; 0                 ; 0       ;
;      - position[7][9]                              ; 0                 ; 0       ;
;      - position[7][8]                              ; 0                 ; 0       ;
;      - position[7][7]                              ; 0                 ; 0       ;
;      - position[7][6]                              ; 0                 ; 0       ;
;      - position[7][14]                             ; 0                 ; 0       ;
;      - position[7][15]                             ; 0                 ; 0       ;
;      - position[7][5]                              ; 0                 ; 0       ;
;      - position[7][13]                             ; 0                 ; 0       ;
;      - position[7][4]                              ; 0                 ; 0       ;
;      - position[7][10]                             ; 0                 ; 0       ;
;      - position[7][3]                              ; 0                 ; 0       ;
;      - position[7][0]                              ; 0                 ; 0       ;
;      - position[7][11]                             ; 0                 ; 0       ;
;      - startScanRisk                               ; 0                 ; 0       ;
;      - startInterMonth                             ; 0                 ; 0       ;
;      - readData[0]~0                               ; 0                 ; 0       ;
;      - PriceScanRange[8]~1                         ; 0                 ; 0       ;
;      - position[0][11]~0                           ; 0                 ; 0       ;
;      - position[1][4]~1                            ; 0                 ; 0       ;
;      - position[2][1]~2                            ; 0                 ; 0       ;
;      - position[3][8]~4                            ; 0                 ; 0       ;
;      - position[4][7]~5                            ; 0                 ; 0       ;
;      - position[5][6]~6                            ; 0                 ; 0       ;
;      - position[6][2]~7                            ; 0                 ; 0       ;
;      - position[7][2]~9                            ; 0                 ; 0       ;
;      - SpreadCharge[0][6]~1                        ; 0                 ; 0       ;
;      - SpreadCharge[3][7]~2                        ; 0                 ; 0       ;
;      - SpreadCharge[4][6]~4                        ; 0                 ; 0       ;
;      - SpreadCharge[5][0]~5                        ; 0                 ; 0       ;
;      - Outright[1][6]~0                            ; 0                 ; 0       ;
;      - Outright[2][3]~1                            ; 0                 ; 0       ;
;      - Outright[0][3]~2                            ; 0                 ; 0       ;
;      - SpreadCharge[2][1]~6                        ; 0                 ; 0       ;
;      - SpreadCharge[1][5]~7                        ; 0                 ; 0       ;
;      - Tier_max~0                                  ; 0                 ; 0       ;
;      - Tier_max[0][2]~2                            ; 0                 ; 0       ;
;      - maturity[0][0]~0                            ; 0                 ; 0       ;
;      - Tier_max~3                                  ; 0                 ; 0       ;
;      - Tier_max~4                                  ; 0                 ; 0       ;
;      - Tier_max~5                                  ; 0                 ; 0       ;
;      - Tier_max[2][3]~6                            ; 0                 ; 0       ;
;      - Tier_max[1][0]~7                            ; 0                 ; 0       ;
;      - maturity[1][3]~1                            ; 0                 ; 0       ;
;      - maturity[2][4]~2                            ; 0                 ; 0       ;
;      - maturity[3][6]~4                            ; 0                 ; 0       ;
;      - maturity[4][1]~5                            ; 0                 ; 0       ;
;      - maturity[5][7]~6                            ; 0                 ; 0       ;
;      - maturity[6][7]~7                            ; 0                 ; 0       ;
;      - maturity[7][0]~8                            ; 0                 ; 0       ;
;      - PriceScanRange[0]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[1]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[2]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[3]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[4]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[5]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[6]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[7]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[8]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[9]~SCLR_LUT                  ; 0                 ; 0       ;
;      - PriceScanRange[10]~SCLR_LUT                 ; 0                 ; 0       ;
;      - PriceScanRange[11]~SCLR_LUT                 ; 0                 ; 0       ;
;      - PriceScanRange[12]~SCLR_LUT                 ; 0                 ; 0       ;
;      - PriceScanRange[13]~SCLR_LUT                 ; 0                 ; 0       ;
;      - PriceScanRange[14]~SCLR_LUT                 ; 0                 ; 0       ;
;      - PriceScanRange[15]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][2]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][3]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][4]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][6]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[0][7]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][2]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][3]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][4]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][6]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][7]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][2]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][3]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][4]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][6]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][7]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][2]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][3]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][4]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][6]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[2][7]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][2]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][3]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][4]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][6]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][7]~SCLR_LUT                 ; 0                 ; 0       ;
; read                                               ;                   ;         ;
;      - readData[0]~0                               ; 0                 ; 0       ;
; offset[4]                                          ;                   ;         ;
;      - startScanRisk~0                             ; 0                 ; 0       ;
;      - startScanRisk~1                             ; 0                 ; 0       ;
;      - startInterMonth~0                           ; 0                 ; 0       ;
;      - PriceScanRange[8]~0                         ; 0                 ; 0       ;
;      - position[3][8]~3                            ; 0                 ; 0       ;
;      - position[7][2]~8                            ; 0                 ; 0       ;
;      - SpreadCharge[0][6]~0                        ; 0                 ; 0       ;
;      - SpreadCharge[5][0]~3                        ; 0                 ; 0       ;
;      - Tier_max[0][2]~1                            ; 0                 ; 0       ;
;      - maturity[3][6]~3                            ; 0                 ; 0       ;
; offset[0]                                          ;                   ;         ;
;      - startScanRisk~1                             ; 0                 ; 0       ;
;      - startInterMonth~1                           ; 0                 ; 0       ;
;      - PriceScanRange[8]~1                         ; 0                 ; 0       ;
;      - position[0][11]~0                           ; 0                 ; 0       ;
;      - position[1][4]~1                            ; 0                 ; 0       ;
;      - position[2][1]~2                            ; 0                 ; 0       ;
;      - position[3][8]~4                            ; 0                 ; 0       ;
;      - position[4][7]~5                            ; 0                 ; 0       ;
;      - position[5][6]~6                            ; 0                 ; 0       ;
;      - position[6][2]~7                            ; 0                 ; 0       ;
;      - position[7][2]~9                            ; 0                 ; 0       ;
;      - SpreadCharge[0][6]~1                        ; 0                 ; 0       ;
;      - SpreadCharge[3][7]~2                        ; 0                 ; 0       ;
;      - SpreadCharge[4][6]~4                        ; 0                 ; 0       ;
;      - SpreadCharge[5][0]~5                        ; 0                 ; 0       ;
;      - Outright[1][6]~0                            ; 0                 ; 0       ;
;      - Outright[2][3]~1                            ; 0                 ; 0       ;
;      - Outright[0][3]~2                            ; 0                 ; 0       ;
;      - SpreadCharge[2][1]~6                        ; 0                 ; 0       ;
;      - SpreadCharge[1][5]~7                        ; 0                 ; 0       ;
;      - Tier_max[0][2]~2                            ; 0                 ; 0       ;
;      - maturity[0][0]~0                            ; 0                 ; 0       ;
;      - Tier_max[2][3]~6                            ; 0                 ; 0       ;
;      - Tier_max[1][0]~7                            ; 0                 ; 0       ;
;      - maturity[1][3]~1                            ; 0                 ; 0       ;
;      - maturity[2][4]~2                            ; 0                 ; 0       ;
;      - maturity[3][6]~4                            ; 0                 ; 0       ;
;      - maturity[4][1]~5                            ; 0                 ; 0       ;
;      - maturity[5][7]~6                            ; 0                 ; 0       ;
;      - maturity[6][7]~7                            ; 0                 ; 0       ;
;      - maturity[7][0]~8                            ; 0                 ; 0       ;
; offset[1]                                          ;                   ;         ;
;      - startScanRisk~1                             ; 1                 ; 0       ;
;      - startInterMonth~1                           ; 1                 ; 0       ;
;      - PriceScanRange[8]~1                         ; 1                 ; 0       ;
;      - position[0][11]~0                           ; 1                 ; 0       ;
;      - position[1][4]~1                            ; 1                 ; 0       ;
;      - position[2][1]~2                            ; 1                 ; 0       ;
;      - position[3][8]~4                            ; 1                 ; 0       ;
;      - position[4][7]~5                            ; 1                 ; 0       ;
;      - position[5][6]~6                            ; 1                 ; 0       ;
;      - position[6][2]~7                            ; 1                 ; 0       ;
;      - position[7][2]~9                            ; 1                 ; 0       ;
;      - SpreadCharge[0][6]~1                        ; 1                 ; 0       ;
;      - SpreadCharge[3][7]~2                        ; 1                 ; 0       ;
;      - SpreadCharge[4][6]~4                        ; 1                 ; 0       ;
;      - SpreadCharge[5][0]~5                        ; 1                 ; 0       ;
;      - Outright[1][6]~0                            ; 1                 ; 0       ;
;      - Outright[2][3]~1                            ; 1                 ; 0       ;
;      - Outright[0][3]~2                            ; 1                 ; 0       ;
;      - SpreadCharge[2][1]~6                        ; 1                 ; 0       ;
;      - SpreadCharge[1][5]~7                        ; 1                 ; 0       ;
;      - Tier_max[0][2]~2                            ; 1                 ; 0       ;
;      - maturity[0][0]~0                            ; 1                 ; 0       ;
;      - Tier_max[2][3]~6                            ; 1                 ; 0       ;
;      - Tier_max[1][0]~7                            ; 1                 ; 0       ;
;      - maturity[1][3]~1                            ; 1                 ; 0       ;
;      - maturity[2][4]~2                            ; 1                 ; 0       ;
;      - maturity[3][6]~4                            ; 1                 ; 0       ;
;      - maturity[4][1]~5                            ; 1                 ; 0       ;
;      - maturity[5][7]~6                            ; 1                 ; 0       ;
;      - maturity[6][7]~7                            ; 1                 ; 0       ;
;      - maturity[7][0]~8                            ; 1                 ; 0       ;
; offset[3]                                          ;                   ;         ;
;      - startScanRisk~0                             ; 0                 ; 0       ;
;      - startInterMonth~0                           ; 0                 ; 0       ;
;      - PriceScanRange[8]~0                         ; 0                 ; 0       ;
;      - position[3][8]~3                            ; 0                 ; 0       ;
;      - position[7][2]~8                            ; 0                 ; 0       ;
;      - SpreadCharge[0][6]~0                        ; 0                 ; 0       ;
;      - SpreadCharge[5][0]~3                        ; 0                 ; 0       ;
;      - Tier_max[0][2]~1                            ; 0                 ; 0       ;
;      - maturity[3][6]~3                            ; 0                 ; 0       ;
; offset[2]                                          ;                   ;         ;
;      - startScanRisk~0                             ; 0                 ; 0       ;
;      - startInterMonth~0                           ; 0                 ; 0       ;
;      - PriceScanRange[8]~0                         ; 0                 ; 0       ;
;      - position[3][8]~3                            ; 0                 ; 0       ;
;      - position[7][2]~8                            ; 0                 ; 0       ;
;      - SpreadCharge[0][6]~0                        ; 0                 ; 0       ;
;      - SpreadCharge[5][0]~3                        ; 0                 ; 0       ;
;      - Tier_max[0][2]~1                            ; 0                 ; 0       ;
;      - maturity[3][6]~3                            ; 0                 ; 0       ;
; writeData[0]                                       ;                   ;         ;
;      - maturity[0][0]                              ; 0                 ; 0       ;
;      - maturity[1][0]                              ; 0                 ; 0       ;
;      - maturity[2][0]                              ; 0                 ; 0       ;
;      - maturity[3][0]                              ; 0                 ; 0       ;
;      - maturity[4][0]                              ; 0                 ; 0       ;
;      - maturity[5][0]                              ; 0                 ; 0       ;
;      - maturity[6][0]                              ; 0                 ; 0       ;
;      - maturity[7][0]                              ; 0                 ; 0       ;
;      - position[0][0]                              ; 0                 ; 0       ;
;      - position[1][0]                              ; 0                 ; 0       ;
;      - position[2][0]                              ; 0                 ; 0       ;
;      - position[3][0]                              ; 0                 ; 0       ;
;      - position[4][0]                              ; 0                 ; 0       ;
;      - position[5][0]                              ; 0                 ; 0       ;
;      - position[7][0]                              ; 0                 ; 0       ;
;      - Tier_max~5                                  ; 0                 ; 0       ;
;      - PriceScanRange[0]~SCLR_LUT                  ; 0                 ; 0       ;
;      - SpreadCharge[0][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 0                 ; 0       ;
;      - SpreadCharge[2][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][0]~SCLR_LUT                 ; 0                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 0                 ; 0       ;
;      - Outright[0][0]~feeder                       ; 0                 ; 0       ;
;      - Outright[1][0]~feeder                       ; 0                 ; 0       ;
;      - Outright[2][0]~feeder                       ; 0                 ; 0       ;
;      - position[6][0]~feeder                       ; 0                 ; 0       ;
; writeData[1]                                       ;                   ;         ;
;      - maturity[0][1]                              ; 0                 ; 0       ;
;      - maturity[1][1]                              ; 0                 ; 0       ;
;      - maturity[2][1]                              ; 0                 ; 0       ;
;      - maturity[3][1]                              ; 0                 ; 0       ;
;      - maturity[4][1]                              ; 0                 ; 0       ;
;      - maturity[5][1]                              ; 0                 ; 0       ;
;      - maturity[6][1]                              ; 0                 ; 0       ;
;      - maturity[7][1]                              ; 0                 ; 0       ;
;      - position[0][1]                              ; 0                 ; 0       ;
;      - position[1][1]                              ; 0                 ; 0       ;
;      - position[2][1]                              ; 0                 ; 0       ;
;      - position[5][1]                              ; 0                 ; 0       ;
;      - position[6][1]                              ; 0                 ; 0       ;
;      - position[7][1]                              ; 0                 ; 0       ;
;      - Tier_max~4                                  ; 0                 ; 0       ;
;      - PriceScanRange[1]~SCLR_LUT                  ; 0                 ; 0       ;
;      - SpreadCharge[0][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 0                 ; 0       ;
;      - SpreadCharge[2][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][1]~SCLR_LUT                 ; 0                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 0                 ; 0       ;
;      - Outright[0][1]~feeder                       ; 0                 ; 0       ;
;      - Outright[1][1]~feeder                       ; 0                 ; 0       ;
;      - Outright[2][1]~feeder                       ; 0                 ; 0       ;
;      - position[3][1]~feeder                       ; 0                 ; 0       ;
;      - position[4][1]~feeder                       ; 0                 ; 0       ;
; writeData[2]                                       ;                   ;         ;
;      - Outright[0][2]                              ; 1                 ; 0       ;
;      - Outright[1][2]                              ; 1                 ; 0       ;
;      - Outright[2][2]                              ; 1                 ; 0       ;
;      - maturity[0][2]                              ; 1                 ; 0       ;
;      - maturity[1][2]                              ; 1                 ; 0       ;
;      - maturity[2][2]                              ; 1                 ; 0       ;
;      - maturity[3][2]                              ; 1                 ; 0       ;
;      - maturity[4][2]                              ; 1                 ; 0       ;
;      - maturity[5][2]                              ; 1                 ; 0       ;
;      - maturity[6][2]                              ; 1                 ; 0       ;
;      - maturity[7][2]                              ; 1                 ; 0       ;
;      - position[0][2]                              ; 1                 ; 0       ;
;      - position[1][2]                              ; 1                 ; 0       ;
;      - position[2][2]                              ; 1                 ; 0       ;
;      - position[3][2]                              ; 1                 ; 0       ;
;      - position[4][2]                              ; 1                 ; 0       ;
;      - position[5][2]                              ; 1                 ; 0       ;
;      - position[6][2]                              ; 1                 ; 0       ;
;      - Tier_max~3                                  ; 1                 ; 0       ;
;      - PriceScanRange[2]~SCLR_LUT                  ; 1                 ; 0       ;
;      - SpreadCharge[0][2]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[3][2]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[4][2]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 1                 ; 0       ;
;      - SpreadCharge[2][2]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[1][2]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 1                 ; 0       ;
;      - position[7][2]~feeder                       ; 1                 ; 0       ;
; writeData[3]                                       ;                   ;         ;
;      - Outright[0][3]                              ; 1                 ; 0       ;
;      - Outright[1][3]                              ; 1                 ; 0       ;
;      - maturity[0][3]                              ; 1                 ; 0       ;
;      - maturity[1][3]                              ; 1                 ; 0       ;
;      - maturity[2][3]                              ; 1                 ; 0       ;
;      - maturity[3][3]                              ; 1                 ; 0       ;
;      - maturity[5][3]                              ; 1                 ; 0       ;
;      - maturity[6][3]                              ; 1                 ; 0       ;
;      - maturity[7][3]                              ; 1                 ; 0       ;
;      - position[0][3]                              ; 1                 ; 0       ;
;      - position[2][3]                              ; 1                 ; 0       ;
;      - position[5][3]                              ; 1                 ; 0       ;
;      - position[6][3]                              ; 1                 ; 0       ;
;      - position[7][3]                              ; 1                 ; 0       ;
;      - Tier_max~0                                  ; 1                 ; 0       ;
;      - PriceScanRange[3]~SCLR_LUT                  ; 1                 ; 0       ;
;      - SpreadCharge[0][3]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[3][3]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[4][3]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 1                 ; 0       ;
;      - SpreadCharge[2][3]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[1][3]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 1                 ; 0       ;
;      - maturity[4][3]~feeder                       ; 1                 ; 0       ;
;      - Outright[2][3]~feeder                       ; 1                 ; 0       ;
;      - position[3][3]~feeder                       ; 1                 ; 0       ;
;      - position[4][3]~feeder                       ; 1                 ; 0       ;
;      - position[1][3]~feeder                       ; 1                 ; 0       ;
; writeData[4]                                       ;                   ;         ;
;      - Outright[0][4]                              ; 1                 ; 0       ;
;      - Outright[1][4]                              ; 1                 ; 0       ;
;      - Outright[2][4]                              ; 1                 ; 0       ;
;      - maturity[0][4]                              ; 1                 ; 0       ;
;      - maturity[1][4]                              ; 1                 ; 0       ;
;      - maturity[2][4]                              ; 1                 ; 0       ;
;      - maturity[3][4]                              ; 1                 ; 0       ;
;      - maturity[4][4]                              ; 1                 ; 0       ;
;      - maturity[5][4]                              ; 1                 ; 0       ;
;      - maturity[6][4]                              ; 1                 ; 0       ;
;      - maturity[7][4]                              ; 1                 ; 0       ;
;      - position[0][4]                              ; 1                 ; 0       ;
;      - position[2][4]                              ; 1                 ; 0       ;
;      - position[3][4]                              ; 1                 ; 0       ;
;      - position[4][4]                              ; 1                 ; 0       ;
;      - position[5][4]                              ; 1                 ; 0       ;
;      - position[6][4]                              ; 1                 ; 0       ;
;      - PriceScanRange[4]~SCLR_LUT                  ; 1                 ; 0       ;
;      - SpreadCharge[0][4]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[3][4]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[4][4]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 1                 ; 0       ;
;      - SpreadCharge[2][4]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[1][4]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 1                 ; 0       ;
;      - position[7][4]~feeder                       ; 1                 ; 0       ;
;      - position[1][4]~feeder                       ; 1                 ; 0       ;
; writeData[5]                                       ;                   ;         ;
;      - Outright[0][5]                              ; 0                 ; 0       ;
;      - Outright[1][5]                              ; 0                 ; 0       ;
;      - Outright[2][5]                              ; 0                 ; 0       ;
;      - maturity[0][5]                              ; 0                 ; 0       ;
;      - maturity[1][5]                              ; 0                 ; 0       ;
;      - maturity[2][5]                              ; 0                 ; 0       ;
;      - maturity[4][5]                              ; 0                 ; 0       ;
;      - maturity[5][5]                              ; 0                 ; 0       ;
;      - maturity[6][5]                              ; 0                 ; 0       ;
;      - maturity[7][5]                              ; 0                 ; 0       ;
;      - position[0][5]                              ; 0                 ; 0       ;
;      - position[2][5]                              ; 0                 ; 0       ;
;      - position[3][5]                              ; 0                 ; 0       ;
;      - position[5][5]                              ; 0                 ; 0       ;
;      - position[6][5]                              ; 0                 ; 0       ;
;      - position[7][5]                              ; 0                 ; 0       ;
;      - PriceScanRange[5]~SCLR_LUT                  ; 0                 ; 0       ;
;      - SpreadCharge[0][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[3][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[4][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 0                 ; 0       ;
;      - SpreadCharge[2][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - SpreadCharge[1][5]~SCLR_LUT                 ; 0                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 0                 ; 0       ;
;      - position[4][5]~feeder                       ; 0                 ; 0       ;
;      - position[1][5]~feeder                       ; 0                 ; 0       ;
;      - maturity[3][5]~feeder                       ; 0                 ; 0       ;
; writeData[6]                                       ;                   ;         ;
;      - Outright[0][6]                              ; 1                 ; 0       ;
;      - Outright[1][6]                              ; 1                 ; 0       ;
;      - Outright[2][6]                              ; 1                 ; 0       ;
;      - maturity[0][6]                              ; 1                 ; 0       ;
;      - maturity[1][6]                              ; 1                 ; 0       ;
;      - maturity[2][6]                              ; 1                 ; 0       ;
;      - maturity[4][6]                              ; 1                 ; 0       ;
;      - maturity[5][6]                              ; 1                 ; 0       ;
;      - maturity[6][6]                              ; 1                 ; 0       ;
;      - maturity[7][6]                              ; 1                 ; 0       ;
;      - position[0][6]                              ; 1                 ; 0       ;
;      - position[2][6]                              ; 1                 ; 0       ;
;      - position[5][6]                              ; 1                 ; 0       ;
;      - position[6][6]                              ; 1                 ; 0       ;
;      - PriceScanRange[6]~SCLR_LUT                  ; 1                 ; 0       ;
;      - SpreadCharge[0][6]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[3][6]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[4][6]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 1                 ; 0       ;
;      - SpreadCharge[2][6]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[1][6]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 1                 ; 0       ;
;      - position[3][6]~feeder                       ; 1                 ; 0       ;
;      - position[4][6]~feeder                       ; 1                 ; 0       ;
;      - position[1][6]~feeder                       ; 1                 ; 0       ;
;      - position[7][6]~feeder                       ; 1                 ; 0       ;
;      - maturity[3][6]~feeder                       ; 1                 ; 0       ;
; writeData[7]                                       ;                   ;         ;
;      - Outright[0][7]                              ; 1                 ; 0       ;
;      - Outright[2][7]                              ; 1                 ; 0       ;
;      - maturity[0][7]                              ; 1                 ; 0       ;
;      - maturity[1][7]                              ; 1                 ; 0       ;
;      - maturity[2][7]                              ; 1                 ; 0       ;
;      - maturity[3][7]                              ; 1                 ; 0       ;
;      - maturity[4][7]                              ; 1                 ; 0       ;
;      - maturity[5][7]                              ; 1                 ; 0       ;
;      - maturity[6][7]                              ; 1                 ; 0       ;
;      - maturity[7][7]                              ; 1                 ; 0       ;
;      - position[0][7]                              ; 1                 ; 0       ;
;      - position[1][7]                              ; 1                 ; 0       ;
;      - position[2][7]                              ; 1                 ; 0       ;
;      - position[3][7]                              ; 1                 ; 0       ;
;      - position[4][7]                              ; 1                 ; 0       ;
;      - position[5][7]                              ; 1                 ; 0       ;
;      - position[6][7]                              ; 1                 ; 0       ;
;      - PriceScanRange[7]~SCLR_LUT                  ; 1                 ; 0       ;
;      - SpreadCharge[0][7]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[3][7]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[4][7]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult10~8 ; 1                 ; 0       ;
;      - SpreadCharge[2][7]~SCLR_LUT                 ; 1                 ; 0       ;
;      - SpreadCharge[1][7]~SCLR_LUT                 ; 1                 ; 0       ;
;      - interMonthSpread:interMonthSpread0|Mult11~8 ; 1                 ; 0       ;
;      - Outright[1][7]~feeder                       ; 1                 ; 0       ;
;      - position[7][7]~feeder                       ; 1                 ; 0       ;
; writeData[8]                                       ;                   ;         ;
;      - position[0][8]                              ; 1                 ; 0       ;
;      - position[2][8]                              ; 1                 ; 0       ;
;      - position[3][8]                              ; 1                 ; 0       ;
;      - position[4][8]                              ; 1                 ; 0       ;
;      - position[5][8]                              ; 1                 ; 0       ;
;      - position[6][8]                              ; 1                 ; 0       ;
;      - position[7][8]                              ; 1                 ; 0       ;
;      - PriceScanRange[8]~SCLR_LUT                  ; 1                 ; 0       ;
;      - position[1][8]~feeder                       ; 1                 ; 0       ;
; writeData[9]                                       ;                   ;         ;
;      - position[0][9]                              ; 1                 ; 0       ;
;      - position[2][9]                              ; 1                 ; 0       ;
;      - position[3][9]                              ; 1                 ; 0       ;
;      - position[4][9]                              ; 1                 ; 0       ;
;      - position[5][9]                              ; 1                 ; 0       ;
;      - PriceScanRange[9]~SCLR_LUT                  ; 1                 ; 0       ;
;      - position[1][9]~feeder                       ; 1                 ; 0       ;
;      - position[6][9]~feeder                       ; 1                 ; 0       ;
;      - position[7][9]~feeder                       ; 1                 ; 0       ;
; writeData[10]                                      ;                   ;         ;
;      - position[0][10]                             ; 1                 ; 0       ;
;      - position[1][10]                             ; 1                 ; 0       ;
;      - position[2][10]                             ; 1                 ; 0       ;
;      - position[4][10]                             ; 1                 ; 0       ;
;      - PriceScanRange[10]~SCLR_LUT                 ; 1                 ; 0       ;
;      - position[3][10]~feeder                      ; 1                 ; 0       ;
;      - position[7][10]~feeder                      ; 1                 ; 0       ;
;      - position[6][10]~feeder                      ; 1                 ; 0       ;
;      - position[5][10]~feeder                      ; 1                 ; 0       ;
; writeData[11]                                      ;                   ;         ;
;      - position[2][11]                             ; 1                 ; 0       ;
;      - position[3][11]                             ; 1                 ; 0       ;
;      - position[4][11]                             ; 1                 ; 0       ;
;      - position[5][11]                             ; 1                 ; 0       ;
;      - position[6][11]                             ; 1                 ; 0       ;
;      - position[7][11]                             ; 1                 ; 0       ;
;      - PriceScanRange[11]~SCLR_LUT                 ; 1                 ; 0       ;
;      - position[1][11]~feeder                      ; 1                 ; 0       ;
;      - position[0][11]~feeder                      ; 1                 ; 0       ;
; writeData[12]                                      ;                   ;         ;
;      - position[0][12]                             ; 0                 ; 0       ;
;      - position[1][12]                             ; 0                 ; 0       ;
;      - position[2][12]                             ; 0                 ; 0       ;
;      - position[3][12]                             ; 0                 ; 0       ;
;      - position[5][12]                             ; 0                 ; 0       ;
;      - PriceScanRange[12]~SCLR_LUT                 ; 0                 ; 0       ;
;      - position[4][12]~feeder                      ; 0                 ; 0       ;
;      - position[6][12]~feeder                      ; 0                 ; 0       ;
;      - position[7][12]~feeder                      ; 0                 ; 0       ;
; writeData[13]                                      ;                   ;         ;
;      - position[1][13]                             ; 1                 ; 0       ;
;      - position[2][13]                             ; 1                 ; 0       ;
;      - position[3][13]                             ; 1                 ; 0       ;
;      - position[4][13]                             ; 1                 ; 0       ;
;      - position[5][13]                             ; 1                 ; 0       ;
;      - PriceScanRange[13]~SCLR_LUT                 ; 1                 ; 0       ;
;      - position[6][13]~feeder                      ; 1                 ; 0       ;
;      - position[7][13]~feeder                      ; 1                 ; 0       ;
;      - position[0][13]~feeder                      ; 1                 ; 0       ;
; writeData[14]                                      ;                   ;         ;
;      - position[0][14]                             ; 0                 ; 0       ;
;      - position[1][14]                             ; 0                 ; 0       ;
;      - position[2][14]                             ; 0                 ; 0       ;
;      - position[3][14]                             ; 0                 ; 0       ;
;      - position[4][14]                             ; 0                 ; 0       ;
;      - position[5][14]                             ; 0                 ; 0       ;
;      - PriceScanRange[14]~SCLR_LUT                 ; 0                 ; 0       ;
;      - position[6][14]~feeder                      ; 0                 ; 0       ;
;      - position[7][14]~feeder                      ; 0                 ; 0       ;
; writeData[15]                                      ;                   ;         ;
;      - position[0][15]                             ; 1                 ; 0       ;
;      - position[1][15]                             ; 1                 ; 0       ;
;      - position[2][15]                             ; 1                 ; 0       ;
;      - position[3][15]                             ; 1                 ; 0       ;
;      - position[4][15]                             ; 1                 ; 0       ;
;      - position[5][15]                             ; 1                 ; 0       ;
;      - PriceScanRange[15]~SCLR_LUT                 ; 1                 ; 0       ;
;      - position[6][15]~feeder                      ; 1                 ; 0       ;
;      - position[7][15]~feeder                      ; 1                 ; 0       ;
+----------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+---------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Outright[0][3]~2                                  ; LABCELL_X48_Y41_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Outright[1][6]~0                                  ; LABCELL_X48_Y41_N45  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Outright[2][3]~1                                  ; LABCELL_X48_Y47_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PriceScanRange[8]~1                               ; LABCELL_X48_Y47_N6   ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SpreadCharge[0][6]~1                              ; LABCELL_X48_Y41_N12  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SpreadCharge[1][5]~7                              ; LABCELL_X48_Y41_N27  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SpreadCharge[2][1]~6                              ; LABCELL_X48_Y41_N21  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SpreadCharge[3][7]~2                              ; LABCELL_X48_Y41_N18  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SpreadCharge[4][6]~4                              ; LABCELL_X48_Y41_N3   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SpreadCharge[5][0]~5                              ; LABCELL_X48_Y41_N42  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Tier_max[0][2]~2                                  ; MLABCELL_X47_Y46_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Tier_max[1][0]~7                                  ; LABCELL_X48_Y47_N18  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Tier_max[2][3]~6                                  ; MLABCELL_X47_Y46_N27 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                               ; PIN_M16              ; 1534    ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; interMonthSpread:interMonthSpread0|A[0][0]~5      ; LABCELL_X45_Y47_N33  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[0][0]~6      ; LABCELL_X46_Y46_N15  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[1][13]~7     ; MLABCELL_X52_Y43_N33 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[1][13]~8     ; LABCELL_X45_Y44_N33  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[2][1]~10     ; LABCELL_X55_Y42_N54  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[2][1]~9      ; LABCELL_X57_Y42_N21  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[3][3]~11     ; LABCELL_X57_Y44_N30  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[3][3]~12     ; LABCELL_X45_Y51_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[4][2]~13     ; LABCELL_X56_Y43_N39  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[4][2]~14     ; LABCELL_X56_Y43_N24  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[5][7]~18     ; LABCELL_X46_Y48_N21  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[5][7]~19     ; LABCELL_X48_Y44_N6   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[6][7]~20     ; MLABCELL_X47_Y49_N6  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[6][7]~21     ; LABCELL_X48_Y49_N6   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[7][10]~22    ; MLABCELL_X47_Y48_N42 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|A[7][10]~23    ; MLABCELL_X47_Y48_N54 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[0][11]~0     ; LABCELL_X45_Y47_N48  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[1][3]~1      ; MLABCELL_X52_Y43_N21 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[2][7]~2      ; LABCELL_X57_Y42_N51  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[3][14]~3     ; LABCELL_X57_Y44_N27  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[4][10]~4     ; LABCELL_X48_Y43_N6   ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[5][4]~5      ; LABCELL_X46_Y48_N0   ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[6][12]~6     ; MLABCELL_X47_Y49_N9  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|B[7][15]~7     ; LABCELL_X45_Y47_N45  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[0][7]~0      ; MLABCELL_X39_Y46_N36 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[1][3]~1      ; LABCELL_X45_Y44_N24  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[2][5]~2      ; LABCELL_X55_Y42_N18  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[3][0]~3      ; LABCELL_X45_Y51_N24  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[4][12]~4     ; LABCELL_X55_Y44_N54  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[5][13]~5     ; LABCELL_X48_Y44_N18  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[6][14]~6     ; LABCELL_X48_Y49_N24  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|C[7][6]~7      ; LABCELL_X48_Y46_N30  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[0][2]~0      ; MLABCELL_X39_Y46_N24 ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[0][2]~5      ; MLABCELL_X39_Y46_N42 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[1][11]~1     ; MLABCELL_X52_Y43_N39 ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[1][11]~6     ; MLABCELL_X52_Y43_N42 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[2][1]~2      ; LABCELL_X55_Y42_N42  ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[2][1]~7      ; LABCELL_X55_Y42_N24  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[3][2]~3      ; LABCELL_X56_Y48_N54  ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[3][2]~8      ; LABCELL_X45_Y51_N54  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[4][7]~4      ; LABCELL_X56_Y43_N33  ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[4][7]~9      ; LABCELL_X55_Y44_N15  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[5][8]~10     ; LABCELL_X48_Y44_N12  ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[5][8]~13     ; LABCELL_X48_Y44_N54  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[6][7]~11     ; MLABCELL_X47_Y49_N18 ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[6][7]~14     ; MLABCELL_X47_Y49_N42 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[7][11]~12    ; MLABCELL_X47_Y48_N45 ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|D[7][11]~15    ; LABCELL_X48_Y46_N45  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[0][9]~0      ; MLABCELL_X39_Y46_N18 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[1][5]~1      ; MLABCELL_X52_Y43_N12 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[2][6]~2      ; LABCELL_X55_Y42_N36  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[3][6]~3      ; LABCELL_X56_Y48_N36  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[4][5]~4      ; LABCELL_X56_Y43_N48  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[5][7]~5      ; LABCELL_X48_Y44_N24  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[6][10]~6     ; MLABCELL_X47_Y49_N54 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|E[7][12]~7     ; MLABCELL_X47_Y48_N15 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|Equal12~0      ; LABCELL_X42_Y42_N57  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|Equal13~0      ; LABCELL_X40_Y41_N15  ; 21      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|Equal14~0      ; LABCELL_X42_Y42_N51  ; 11      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[0][2]~1      ; LABCELL_X46_Y46_N0   ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[1][2]~3      ; LABCELL_X45_Y44_N9   ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[2][13]~5     ; LABCELL_X55_Y42_N48  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[3][6]~7      ; LABCELL_X45_Y51_N0   ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[4][0]~9      ; LABCELL_X56_Y46_N18  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[5][11]~11    ; LABCELL_X48_Y44_N42  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[6][1]~13     ; LABCELL_X48_Y49_N48  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|F[7][7]~15     ; LABCELL_X48_Y46_N18  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|Out3[2]~0      ; LABCELL_X50_Y40_N3   ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC1Long[6]~0  ; LABCELL_X42_Y43_N51  ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC1[3]~1      ; LABCELL_X42_Y42_N39  ; 15      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC2Long[0]~0  ; LABCELL_X42_Y41_N57  ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC2Short[3]~0 ; LABCELL_X43_Y41_N27  ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC2[12]~1     ; LABCELL_X42_Y40_N15  ; 15      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC3Short[0]~0 ; LABCELL_X45_Y41_N57  ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC3[13]~0     ; LABCELL_X40_Y41_N3   ; 111     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC3[13]~2     ; LABCELL_X45_Y41_N21  ; 15      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC4Long[0]~0  ; MLABCELL_X52_Y41_N57 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC4[8]~1      ; LABCELL_X50_Y41_N48  ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC4[8]~2      ; LABCELL_X50_Y41_N9   ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC4[8]~3      ; LABCELL_X50_Y40_N12  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC5Short[6]~0 ; LABCELL_X50_Y40_N15  ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC5[2]~1      ; LABCELL_X50_Y40_N9   ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC5[2]~2      ; LABCELL_X50_Y40_N21  ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC5[2]~3      ; LABCELL_X50_Y40_N54  ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|TSC6[5]~2      ; LABCELL_X50_Y40_N42  ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; interMonthSpread:interMonthSpread0|tsc5Done~1     ; LABCELL_X50_Y40_N27  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[0][0]~0                                  ; MLABCELL_X47_Y46_N9  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[1][3]~1                                  ; LABCELL_X48_Y47_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[2][4]~2                                  ; LABCELL_X48_Y47_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[3][6]~4                                  ; LABCELL_X45_Y51_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[4][1]~5                                  ; LABCELL_X48_Y47_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[5][7]~6                                  ; LABCELL_X48_Y44_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[6][7]~7                                  ; LABCELL_X48_Y47_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maturity[7][0]~8                                  ; LABCELL_X48_Y46_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[0][11]~0                                 ; LABCELL_X48_Y47_N9   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[1][4]~1                                  ; LABCELL_X48_Y47_N39  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[2][1]~2                                  ; LABCELL_X48_Y47_N45  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[3][8]~4                                  ; LABCELL_X48_Y41_N36  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[4][7]~5                                  ; LABCELL_X48_Y47_N24  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[5][6]~6                                  ; LABCELL_X48_Y47_N27  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[6][2]~7                                  ; LABCELL_X48_Y47_N12  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; position[7][2]~9                                  ; LABCELL_X45_Y51_N9   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; readData[0]~0                                     ; LABCELL_X53_Y42_N48  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                             ; PIN_L17              ; 308     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; scanRisk:scanRisk0|LessThan2~54                   ; LABCELL_X51_Y48_N18  ; 17      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; scanRisk:scanRisk0|scanningRisk[11]~0             ; LABCELL_X51_Y50_N27  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; startInterMonth                                   ; FF_X48_Y47_N59       ; 235     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; startScanRisk                                     ; FF_X48_Y47_N17       ; 133     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 1534    ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                ;
+----------------------------------------------------------------------+---------+
; Name                                                                 ; Fan-Out ;
+----------------------------------------------------------------------+---------+
; reset~input                                                          ; 308     ;
; startInterMonth                                                      ; 235     ;
; startScanRisk                                                        ; 133     ;
; scanRisk:scanRisk0|Add3~5                                            ; 118     ;
; scanRisk:scanRisk0|Add3~1                                            ; 117     ;
; scanRisk:scanRisk0|Equal0~2                                          ; 113     ;
; scanRisk:scanRisk0|Equal0~1                                          ; 112     ;
; interMonthSpread:interMonthSpread0|TSC3[13]~0                        ; 111     ;
; interMonthSpread:interMonthSpread0|D[7][11]~12                       ; 80      ;
; interMonthSpread:interMonthSpread0|D[6][7]~11                        ; 80      ;
; interMonthSpread:interMonthSpread0|D[5][8]~10                        ; 80      ;
; interMonthSpread:interMonthSpread0|D[4][7]~4                         ; 80      ;
; interMonthSpread:interMonthSpread0|D[3][2]~3                         ; 80      ;
; interMonthSpread:interMonthSpread0|D[2][1]~2                         ; 80      ;
; interMonthSpread:interMonthSpread0|D[1][11]~1                        ; 80      ;
; interMonthSpread:interMonthSpread0|D[0][2]~0                         ; 80      ;
; scanRisk:scanRisk0|Equal0~4                                          ; 53      ;
; scanRisk:scanRisk0|Equal0~5                                          ; 52      ;
; interMonthSpread:interMonthSpread0|TSC4[8]~3                         ; 35      ;
; scanRisk:scanRisk0|Add11~1                                           ; 32      ;
; scanRisk:scanRisk0|Add12~1                                           ; 32      ;
; scanRisk:scanRisk0|Add9~1                                            ; 32      ;
; scanRisk:scanRisk0|Add10~1                                           ; 32      ;
; offset[1]~input                                                      ; 31      ;
; offset[0]~input                                                      ; 31      ;
; scanRisk:scanRisk0|LessThan1~58                                      ; 31      ;
; scanRisk:scanRisk0|LessThan0~58                                      ; 30      ;
; writeData[3]~input                                                   ; 28      ;
; writeData[2]~input                                                   ; 28      ;
; writeData[1]~input                                                   ; 28      ;
; writeData[0]~input                                                   ; 28      ;
; writeData[7]~input                                                   ; 27      ;
; writeData[6]~input                                                   ; 27      ;
; writeData[5]~input                                                   ; 27      ;
; writeData[4]~input                                                   ; 27      ;
; scanRisk:scanRisk0|LessThan0~51                                      ; 25      ;
; scanRisk:scanRisk0|LessThan0~50                                      ; 25      ;
; scanRisk:scanRisk0|LessThan0~49                                      ; 25      ;
; interMonthSpread:interMonthSpread0|TSC6[5]~2                         ; 24      ;
; interMonthSpread:interMonthSpread0|Out3[2]~0                         ; 24      ;
; interMonthSpread:interMonthSpread0|TSC5[2]~3                         ; 24      ;
; interMonthSpread:interMonthSpread0|TSC5[2]~2                         ; 24      ;
; interMonthSpread:interMonthSpread0|TSC4[8]~2                         ; 24      ;
; scanRisk:scanRisk0|LessThan1~51                                      ; 24      ;
; scanRisk:scanRisk0|LessThan1~50                                      ; 24      ;
; scanRisk:scanRisk0|LessThan1~49                                      ; 24      ;
; scanRisk:scanRisk0|LessThan0~40                                      ; 24      ;
; scanRisk:scanRisk0|LessThan1~40                                      ; 23      ;
; interMonthSpread:interMonthSpread0|Equal13~0                         ; 21      ;
; PriceScanRange[8]~1                                                  ; 19      ;
; interMonthSpread:interMonthSpread0|LessThan25~2                      ; 17      ;
; interMonthSpread:interMonthSpread0|LessThan31~2                      ; 17      ;
; interMonthSpread:interMonthSpread0|LessThan30~2                      ; 17      ;
; interMonthSpread:interMonthSpread0|LessThan28~2                      ; 17      ;
; scanRisk:scanRisk0|LessThan2~54                                      ; 17      ;
; interMonthSpread:interMonthSpread0|A[7][10]~23                       ; 16      ;
; interMonthSpread:interMonthSpread0|A[7][10]~22                       ; 16      ;
; interMonthSpread:interMonthSpread0|A[6][7]~21                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[6][7]~20                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[5][7]~19                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[5][7]~18                        ; 16      ;
; interMonthSpread:interMonthSpread0|E[7][12]~7                        ; 16      ;
; interMonthSpread:interMonthSpread0|E[6][10]~6                        ; 16      ;
; interMonthSpread:interMonthSpread0|E[5][7]~5                         ; 16      ;
; interMonthSpread:interMonthSpread0|C[7][6]~7                         ; 16      ;
; interMonthSpread:interMonthSpread0|C[6][14]~6                        ; 16      ;
; interMonthSpread:interMonthSpread0|C[5][13]~5                        ; 16      ;
; interMonthSpread:interMonthSpread0|D[7][11]~15                       ; 16      ;
; interMonthSpread:interMonthSpread0|D[6][7]~14                        ; 16      ;
; interMonthSpread:interMonthSpread0|D[5][8]~13                        ; 16      ;
; interMonthSpread:interMonthSpread0|F[7][7]~15                        ; 16      ;
; interMonthSpread:interMonthSpread0|F[6][1]~13                        ; 16      ;
; interMonthSpread:interMonthSpread0|F[5][11]~11                       ; 16      ;
; interMonthSpread:interMonthSpread0|B[7][15]~7                        ; 16      ;
; interMonthSpread:interMonthSpread0|B[6][12]~6                        ; 16      ;
; interMonthSpread:interMonthSpread0|B[5][4]~5                         ; 16      ;
; interMonthSpread:interMonthSpread0|A[4][2]~14                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[4][2]~13                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[3][3]~12                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[3][3]~11                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[2][1]~10                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[2][1]~9                         ; 16      ;
; interMonthSpread:interMonthSpread0|A[1][13]~8                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[1][13]~7                        ; 16      ;
; interMonthSpread:interMonthSpread0|A[0][0]~6                         ; 16      ;
; interMonthSpread:interMonthSpread0|A[0][0]~5                         ; 16      ;
; interMonthSpread:interMonthSpread0|E[4][5]~4                         ; 16      ;
; interMonthSpread:interMonthSpread0|E[3][6]~3                         ; 16      ;
; interMonthSpread:interMonthSpread0|E[2][6]~2                         ; 16      ;
; interMonthSpread:interMonthSpread0|E[1][5]~1                         ; 16      ;
; interMonthSpread:interMonthSpread0|E[0][9]~0                         ; 16      ;
; interMonthSpread:interMonthSpread0|C[4][12]~4                        ; 16      ;
; interMonthSpread:interMonthSpread0|C[3][0]~3                         ; 16      ;
; interMonthSpread:interMonthSpread0|C[2][5]~2                         ; 16      ;
; interMonthSpread:interMonthSpread0|C[1][3]~1                         ; 16      ;
; interMonthSpread:interMonthSpread0|C[0][7]~0                         ; 16      ;
; interMonthSpread:interMonthSpread0|D[4][7]~9                         ; 16      ;
; interMonthSpread:interMonthSpread0|D[3][2]~8                         ; 16      ;
; interMonthSpread:interMonthSpread0|D[2][1]~7                         ; 16      ;
; interMonthSpread:interMonthSpread0|D[1][11]~6                        ; 16      ;
; interMonthSpread:interMonthSpread0|D[0][2]~5                         ; 16      ;
; interMonthSpread:interMonthSpread0|F[4][0]~9                         ; 16      ;
; interMonthSpread:interMonthSpread0|F[3][6]~7                         ; 16      ;
; interMonthSpread:interMonthSpread0|F[2][13]~5                        ; 16      ;
; interMonthSpread:interMonthSpread0|F[1][2]~3                         ; 16      ;
; interMonthSpread:interMonthSpread0|F[0][2]~1                         ; 16      ;
; interMonthSpread:interMonthSpread0|B[4][10]~4                        ; 16      ;
; interMonthSpread:interMonthSpread0|B[3][14]~3                        ; 16      ;
; interMonthSpread:interMonthSpread0|B[2][7]~2                         ; 16      ;
; interMonthSpread:interMonthSpread0|B[1][3]~1                         ; 16      ;
; interMonthSpread:interMonthSpread0|B[0][11]~0                        ; 16      ;
; interMonthSpread:interMonthSpread0|LessThan26~2                      ; 16      ;
; position[7][2]~9                                                     ; 16      ;
; position[6][2]~7                                                     ; 16      ;
; position[5][6]~6                                                     ; 16      ;
; interMonthSpread:interMonthSpread0|LessThan24~2                      ; 16      ;
; position[4][7]~5                                                     ; 16      ;
; position[3][8]~4                                                     ; 16      ;
; position[2][1]~2                                                     ; 16      ;
; position[1][4]~1                                                     ; 16      ;
; position[0][11]~0                                                    ; 16      ;
; scanRisk:scanRisk0|scanningRisk[11]~0                                ; 16      ;
; scanRisk:scanRisk0|Equal0~6                                          ; 16      ;
; readData[0]~0                                                        ; 16      ;
; position[7][15]                                                      ; 16      ;
; position[6][15]                                                      ; 16      ;
; position[5][15]                                                      ; 16      ;
; position[4][15]                                                      ; 16      ;
; position[3][15]                                                      ; 16      ;
; position[2][15]                                                      ; 16      ;
; position[1][15]                                                      ; 16      ;
; position[0][15]                                                      ; 16      ;
; interMonthSpread:interMonthSpread0|TSC2[12]~1                        ; 15      ;
; interMonthSpread:interMonthSpread0|TSC3[13]~2                        ; 15      ;
; interMonthSpread:interMonthSpread0|TSC1[3]~1                         ; 15      ;
; interMonthSpread:interMonthSpread0|TSC5[2]~1                         ; 12      ;
; interMonthSpread:interMonthSpread0|TSC4[8]~1                         ; 12      ;
; interMonthSpread:interMonthSpread0|TSC2Long[0]~0                     ; 11      ;
; interMonthSpread:interMonthSpread0|tsc5Done~1                        ; 11      ;
; interMonthSpread:interMonthSpread0|Equal14~0                         ; 11      ;
; offset[4]~input                                                      ; 10      ;
; chipselect~input                                                     ; 10      ;
; write~input                                                          ; 10      ;
; interMonthSpread:interMonthSpread0|TSC5Short[6]~0                    ; 10      ;
; interMonthSpread:interMonthSpread0|TSC4Long[0]~0                     ; 10      ;
; writeData[15]~input                                                  ; 9       ;
; writeData[14]~input                                                  ; 9       ;
; writeData[13]~input                                                  ; 9       ;
; writeData[12]~input                                                  ; 9       ;
; writeData[11]~input                                                  ; 9       ;
; writeData[10]~input                                                  ; 9       ;
; writeData[9]~input                                                   ; 9       ;
; writeData[8]~input                                                   ; 9       ;
; offset[2]~input                                                      ; 9       ;
; offset[3]~input                                                      ; 9       ;
; interMonthSpread:interMonthSpread0|TSC3Short[0]~0                    ; 9       ;
; interMonthSpread:interMonthSpread0|tsc5Done                          ; 9       ;
; interMonthSpread:interMonthSpread0|Equal12~0                         ; 9       ;
; maturity[7][0]~8                                                     ; 8       ;
; maturity[6][7]~7                                                     ; 8       ;
; maturity[5][7]~6                                                     ; 8       ;
; maturity[4][1]~5                                                     ; 8       ;
; maturity[3][6]~4                                                     ; 8       ;
; maturity[2][4]~2                                                     ; 8       ;
; maturity[1][3]~1                                                     ; 8       ;
; maturity[0][0]~0                                                     ; 8       ;
; Tier_max[1][0]                                                       ; 8       ;
; Tier_max[1][1]                                                       ; 8       ;
; Tier_max[1][2]                                                       ; 8       ;
; Tier_max[1][3]                                                       ; 8       ;
; Tier_max[2][0]                                                       ; 8       ;
; Tier_max[2][1]                                                       ; 8       ;
; Tier_max[2][2]                                                       ; 8       ;
; Tier_max[2][3]                                                       ; 8       ;
; Tier_max[0][0]                                                       ; 8       ;
; Tier_max[0][1]                                                       ; 8       ;
; Tier_max[0][2]                                                       ; 8       ;
; Tier_max[0][3]                                                       ; 8       ;
; Outright[0][3]~2                                                     ; 8       ;
; Outright[2][3]~1                                                     ; 8       ;
; Outright[1][6]~0                                                     ; 8       ;
; maturity[7][7]                                                       ; 8       ;
; maturity[6][7]                                                       ; 8       ;
; maturity[5][7]                                                       ; 8       ;
; maturity[4][7]                                                       ; 8       ;
; maturity[3][7]                                                       ; 8       ;
; maturity[2][7]                                                       ; 8       ;
; maturity[1][7]                                                       ; 8       ;
; maturity[0][7]                                                       ; 8       ;
; interMonthSpread:interMonthSpread0|TSC1Long[6]~0                     ; 7       ;
; interMonthSpread:interMonthSpread0|TSC2Short[3]~0                    ; 7       ;
; interMonthSpread:interMonthSpread0|Long[1][0]~_Duplicate_1           ; 7       ;
; interMonthSpread:interMonthSpread0|Long[1][1]~_Duplicate_1           ; 7       ;
; interMonthSpread:interMonthSpread0|Long[1][5]~_Duplicate_1           ; 7       ;
; interMonthSpread:interMonthSpread0|Long[1][6]~_Duplicate_1           ; 7       ;
; position[7][10]                                                      ; 7       ;
; position[6][10]                                                      ; 7       ;
; position[5][10]                                                      ; 7       ;
; position[7][9]                                                       ; 7       ;
; position[6][9]                                                       ; 7       ;
; position[5][9]                                                       ; 7       ;
; position[7][8]                                                       ; 7       ;
; position[6][8]                                                       ; 7       ;
; position[5][8]                                                       ; 7       ;
; position[7][7]                                                       ; 7       ;
; position[6][7]                                                       ; 7       ;
; position[5][7]                                                       ; 7       ;
; position[7][6]                                                       ; 7       ;
; position[6][6]                                                       ; 7       ;
; position[5][6]                                                       ; 7       ;
; position[7][3]                                                       ; 7       ;
; position[6][3]                                                       ; 7       ;
; position[5][3]                                                       ; 7       ;
; position[7][2]                                                       ; 7       ;
; position[6][2]                                                       ; 7       ;
; position[5][2]                                                       ; 7       ;
; position[7][1]                                                       ; 7       ;
; position[6][1]                                                       ; 7       ;
; position[5][1]                                                       ; 7       ;
; position[7][0]                                                       ; 7       ;
; position[6][0]                                                       ; 7       ;
; position[5][0]                                                       ; 7       ;
; position[7][13]                                                      ; 7       ;
; position[6][13]                                                      ; 7       ;
; position[5][13]                                                      ; 7       ;
; position[7][12]                                                      ; 7       ;
; position[6][12]                                                      ; 7       ;
; position[5][12]                                                      ; 7       ;
; position[7][11]                                                      ; 7       ;
; position[6][11]                                                      ; 7       ;
; position[5][11]                                                      ; 7       ;
; position[7][5]                                                       ; 7       ;
; position[6][5]                                                       ; 7       ;
; position[5][5]                                                       ; 7       ;
; position[7][4]                                                       ; 7       ;
; position[6][4]                                                       ; 7       ;
; position[5][4]                                                       ; 7       ;
; position[7][14]                                                      ; 7       ;
; position[6][14]                                                      ; 7       ;
; position[5][14]                                                      ; 7       ;
; position[4][10]                                                      ; 7       ;
; position[3][10]                                                      ; 7       ;
; position[2][10]                                                      ; 7       ;
; position[1][10]                                                      ; 7       ;
; position[0][10]                                                      ; 7       ;
; position[4][9]                                                       ; 7       ;
; position[3][9]                                                       ; 7       ;
; position[2][9]                                                       ; 7       ;
; position[1][9]                                                       ; 7       ;
; position[0][9]                                                       ; 7       ;
; position[4][8]                                                       ; 7       ;
; position[3][8]                                                       ; 7       ;
; position[2][8]                                                       ; 7       ;
; position[1][8]                                                       ; 7       ;
; position[0][8]                                                       ; 7       ;
; position[4][7]                                                       ; 7       ;
; position[3][7]                                                       ; 7       ;
; position[2][7]                                                       ; 7       ;
; position[1][7]                                                       ; 7       ;
; position[0][7]                                                       ; 7       ;
; position[4][6]                                                       ; 7       ;
; position[3][6]                                                       ; 7       ;
; position[2][6]                                                       ; 7       ;
; position[1][6]                                                       ; 7       ;
; position[0][6]                                                       ; 7       ;
; position[4][3]                                                       ; 7       ;
; position[3][3]                                                       ; 7       ;
; position[2][3]                                                       ; 7       ;
; position[1][3]                                                       ; 7       ;
; position[0][3]                                                       ; 7       ;
; position[4][2]                                                       ; 7       ;
; position[3][2]                                                       ; 7       ;
; position[2][2]                                                       ; 7       ;
; position[1][2]                                                       ; 7       ;
; position[0][2]                                                       ; 7       ;
; position[4][1]                                                       ; 7       ;
; position[3][1]                                                       ; 7       ;
; position[2][1]                                                       ; 7       ;
; position[1][1]                                                       ; 7       ;
; position[0][1]                                                       ; 7       ;
; position[4][0]                                                       ; 7       ;
; position[3][0]                                                       ; 7       ;
; position[2][0]                                                       ; 7       ;
; position[1][0]                                                       ; 7       ;
; position[0][0]                                                       ; 7       ;
; position[4][13]                                                      ; 7       ;
; position[3][13]                                                      ; 7       ;
; position[2][13]                                                      ; 7       ;
; position[1][13]                                                      ; 7       ;
; position[0][13]                                                      ; 7       ;
; position[4][12]                                                      ; 7       ;
; position[3][12]                                                      ; 7       ;
; position[2][12]                                                      ; 7       ;
; position[1][12]                                                      ; 7       ;
; position[0][12]                                                      ; 7       ;
; position[4][11]                                                      ; 7       ;
; position[3][11]                                                      ; 7       ;
; position[2][11]                                                      ; 7       ;
; position[1][11]                                                      ; 7       ;
; position[0][11]                                                      ; 7       ;
; position[4][5]                                                       ; 7       ;
; position[3][5]                                                       ; 7       ;
; position[2][5]                                                       ; 7       ;
; position[1][5]                                                       ; 7       ;
; position[0][5]                                                       ; 7       ;
; position[4][4]                                                       ; 7       ;
; position[3][4]                                                       ; 7       ;
; position[2][4]                                                       ; 7       ;
; position[1][4]                                                       ; 7       ;
; position[0][4]                                                       ; 7       ;
; position[4][14]                                                      ; 7       ;
; position[3][14]                                                      ; 7       ;
; position[2][14]                                                      ; 7       ;
; position[1][14]                                                      ; 7       ;
; position[0][14]                                                      ; 7       ;
; scanRisk:scanRisk0|level1~125                                        ; 6       ;
; scanRisk:scanRisk0|level1~123                                        ; 6       ;
; scanRisk:scanRisk0|level1~7                                          ; 6       ;
; scanRisk:scanRisk0|level1~5                                          ; 6       ;
; maturity[7][6]                                                       ; 6       ;
; maturity[6][6]                                                       ; 6       ;
; maturity[5][6]                                                       ; 6       ;
; maturity[4][6]                                                       ; 6       ;
; maturity[3][6]                                                       ; 6       ;
; maturity[2][6]                                                       ; 6       ;
; maturity[1][6]                                                       ; 6       ;
; maturity[0][6]                                                       ; 6       ;
; interMonthSpread:interMonthSpread0|Long[1][2]~_Duplicate_1           ; 6       ;
; interMonthSpread:interMonthSpread0|Long[1][3]~_Duplicate_1           ; 6       ;
; interMonthSpread:interMonthSpread0|Long[1][4]~_Duplicate_1           ; 6       ;
; interMonthSpread:interMonthSpread0|TSC3Short[0]                      ; 6       ;
; interMonthSpread:interMonthSpread0|TSC3Short[3]                      ; 6       ;
; interMonthSpread:interMonthSpread0|TSC3Short[5]                      ; 6       ;
; interMonthSpread:interMonthSpread0|TSC1Long[0]                       ; 6       ;
; interMonthSpread:interMonthSpread0|TSC1Long[3]                       ; 6       ;
; interMonthSpread:interMonthSpread0|TSC1Long[6]                       ; 6       ;
; interMonthSpread:interMonthSpread0|Add59~41                          ; 6       ;
; scanRisk:scanRisk0|Add3~61                                           ; 6       ;
; scanRisk:scanRisk0|Add3~57                                           ; 6       ;
; scanRisk:scanRisk0|Add3~53                                           ; 6       ;
; scanRisk:scanRisk0|Add3~49                                           ; 6       ;
; scanRisk:scanRisk0|Add3~45                                           ; 6       ;
; scanRisk:scanRisk0|Add3~41                                           ; 6       ;
; scanRisk:scanRisk0|Add3~37                                           ; 6       ;
; scanRisk:scanRisk0|Add3~33                                           ; 6       ;
; scanRisk:scanRisk0|Add3~29                                           ; 6       ;
; scanRisk:scanRisk0|Add3~25                                           ; 6       ;
; scanRisk:scanRisk0|Add3~21                                           ; 6       ;
; scanRisk:scanRisk0|Add3~17                                           ; 6       ;
; scanRisk:scanRisk0|Add3~13                                           ; 6       ;
; scanRisk:scanRisk0|Add3~9                                            ; 6       ;
; interMonthSpread:interMonthSpread0|tsc4Done                          ; 5       ;
; interMonthSpread:interMonthSpread0|comb~0                            ; 5       ;
; scanRisk:scanRisk0|level1~250                                        ; 5       ;
; scanRisk:scanRisk0|level1~248                                        ; 5       ;
; scanRisk:scanRisk0|level1~209                                        ; 5       ;
; scanRisk:scanRisk0|level1~207                                        ; 5       ;
; scanRisk:scanRisk0|level1~205                                        ; 5       ;
; scanRisk:scanRisk0|level1~203                                        ; 5       ;
; scanRisk:scanRisk0|level1~201                                        ; 5       ;
; scanRisk:scanRisk0|level1~199                                        ; 5       ;
; scanRisk:scanRisk0|level1~191                                        ; 5       ;
; scanRisk:scanRisk0|level1~189                                        ; 5       ;
; scanRisk:scanRisk0|level1~183                                        ; 5       ;
; scanRisk:scanRisk0|level1~181                                        ; 5       ;
; scanRisk:scanRisk0|level1~179                                        ; 5       ;
; scanRisk:scanRisk0|level1~177                                        ; 5       ;
; scanRisk:scanRisk0|level1~175                                        ; 5       ;
; scanRisk:scanRisk0|level1~173                                        ; 5       ;
; scanRisk:scanRisk0|level1~171                                        ; 5       ;
; scanRisk:scanRisk0|level1~170                                        ; 5       ;
; scanRisk:scanRisk0|level1~165                                        ; 5       ;
; scanRisk:scanRisk0|level1~163                                        ; 5       ;
; scanRisk:scanRisk0|level1~139                                        ; 5       ;
; scanRisk:scanRisk0|level1~137                                        ; 5       ;
; scanRisk:scanRisk0|level1~133                                        ; 5       ;
; scanRisk:scanRisk0|level1~131                                        ; 5       ;
; scanRisk:scanRisk0|level1~91                                         ; 5       ;
; scanRisk:scanRisk0|level1~89                                         ; 5       ;
; scanRisk:scanRisk0|level1~87                                         ; 5       ;
; scanRisk:scanRisk0|level1~85                                         ; 5       ;
; scanRisk:scanRisk0|level1~83                                         ; 5       ;
; scanRisk:scanRisk0|level1~81                                         ; 5       ;
; scanRisk:scanRisk0|level1~73                                         ; 5       ;
; scanRisk:scanRisk0|level1~71                                         ; 5       ;
; scanRisk:scanRisk0|level1~65                                         ; 5       ;
; scanRisk:scanRisk0|level1~63                                         ; 5       ;
; scanRisk:scanRisk0|level1~61                                         ; 5       ;
; scanRisk:scanRisk0|level1~59                                         ; 5       ;
; scanRisk:scanRisk0|level1~57                                         ; 5       ;
; scanRisk:scanRisk0|level1~55                                         ; 5       ;
; scanRisk:scanRisk0|level1~53                                         ; 5       ;
; scanRisk:scanRisk0|level1~52                                         ; 5       ;
; scanRisk:scanRisk0|level1~47                                         ; 5       ;
; scanRisk:scanRisk0|level1~45                                         ; 5       ;
; scanRisk:scanRisk0|level1~21                                         ; 5       ;
; scanRisk:scanRisk0|level1~19                                         ; 5       ;
; scanRisk:scanRisk0|level1~15                                         ; 5       ;
; scanRisk:scanRisk0|level1~13                                         ; 5       ;
; interMonthSpread:interMonthSpread0|Short[1][0]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[1][1]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[1][2]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[1][3]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[1][4]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[1][5]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[1][6]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[2][1]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|Short[2][2]~_Duplicate_1          ; 5       ;
; interMonthSpread:interMonthSpread0|TSC3Short[4]                      ; 5       ;
; interMonthSpread:interMonthSpread0|TSC3Short[6]                      ; 5       ;
; interMonthSpread:interMonthSpread0|tsc123Done                        ; 5       ;
; interMonthSpread:interMonthSpread0|TSC1Long[1]                       ; 5       ;
; interMonthSpread:interMonthSpread0|TSC1Long[2]                       ; 5       ;
; interMonthSpread:interMonthSpread0|TSC1Long[4]                       ; 5       ;
; interMonthSpread:interMonthSpread0|TSC1Long[5]                       ; 5       ;
; interMonthSpread:interMonthSpread0|Ff[4]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Ff[5]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Ff[6]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Ff[1]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Df[2]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Df[3]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Bf[2]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Ff[0]                             ; 5       ;
; interMonthSpread:interMonthSpread0|Long[0][0]~_Duplicate_1           ; 5       ;
; interMonthSpread:interMonthSpread0|Long[0][1]~_Duplicate_1           ; 5       ;
; interMonthSpread:interMonthSpread0|Long[0][2]~_Duplicate_1           ; 5       ;
; interMonthSpread:interMonthSpread0|Long[0][3]~_Duplicate_1           ; 5       ;
; interMonthSpread:interMonthSpread0|Long[0][4]~_Duplicate_1           ; 5       ;
; interMonthSpread:interMonthSpread0|Long[0][5]~_Duplicate_1           ; 5       ;
; interMonthSpread:interMonthSpread0|Long[0][6]~_Duplicate_1           ; 5       ;
; interMonthSpread:interMonthSpread0|TSC3Short[1]~DUPLICATE            ; 4       ;
; interMonthSpread:interMonthSpread0|TSC3Short[2]~DUPLICATE            ; 4       ;
; PriceScanRange[15]~SCLR_LUT                                          ; 4       ;
; PriceScanRange[14]~SCLR_LUT                                          ; 4       ;
; PriceScanRange[13]~SCLR_LUT                                          ; 4       ;
; PriceScanRange[12]~SCLR_LUT                                          ; 4       ;
; PriceScanRange[11]~SCLR_LUT                                          ; 4       ;
; PriceScanRange[10]~SCLR_LUT                                          ; 4       ;
; PriceScanRange[9]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[8]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[7]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[6]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[5]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[4]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[3]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[2]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[1]~SCLR_LUT                                           ; 4       ;
; PriceScanRange[0]~SCLR_LUT                                           ; 4       ;
; maturity[3][6]~3                                                     ; 4       ;
; Tier_max[1][0]~7                                                     ; 4       ;
; Tier_max[2][3]~6                                                     ; 4       ;
; Tier_max[0][2]~2                                                     ; 4       ;
; Tier_max[0][2]~1                                                     ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan22~3                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan21~2                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan19~3                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan18~2                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan16~3                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan15~2                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan13~3                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan12~2                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan10~3                      ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan9~2                       ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan7~3                       ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan6~2                       ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan4~3                       ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan3~2                       ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan1~3                       ; 4       ;
; interMonthSpread:interMonthSpread0|LessThan0~2                       ; 4       ;
; SpreadCharge[5][0]~3                                                 ; 4       ;
; SpreadCharge[0][6]~0                                                 ; 4       ;
; position[7][2]~8                                                     ; 4       ;
; interMonthSpread:interMonthSpread0|always0~0                         ; 4       ;
; interMonthSpread:interMonthSpread0|Long~3                            ; 4       ;
; position[3][8]~3                                                     ; 4       ;
; PriceScanRange[8]~0                                                  ; 4       ;
; scanRisk:scanRisk0|level1~253                                        ; 4       ;
; scanRisk:scanRisk0|level1~251                                        ; 4       ;
; scanRisk:scanRisk0|level1~249                                        ; 4       ;
; scanRisk:scanRisk0|level1~247                                        ; 4       ;
; scanRisk:scanRisk0|level1~246                                        ; 4       ;
; scanRisk:scanRisk0|level1~245                                        ; 4       ;
; scanRisk:scanRisk0|level1~244                                        ; 4       ;
; scanRisk:scanRisk0|level1~235                                        ; 4       ;
; scanRisk:scanRisk0|level1~233                                        ; 4       ;
; scanRisk:scanRisk0|level1~231                                        ; 4       ;
; scanRisk:scanRisk0|level1~229                                        ; 4       ;
; scanRisk:scanRisk0|level1~227                                        ; 4       ;
; scanRisk:scanRisk0|level1~225                                        ; 4       ;
; scanRisk:scanRisk0|level1~223                                        ; 4       ;
; scanRisk:scanRisk0|level1~222                                        ; 4       ;
; scanRisk:scanRisk0|level1~221                                        ; 4       ;
; scanRisk:scanRisk0|level1~220                                        ; 4       ;
; scanRisk:scanRisk0|level1~217                                        ; 4       ;
; scanRisk:scanRisk0|level1~215                                        ; 4       ;
; scanRisk:scanRisk0|level1~197                                        ; 4       ;
; scanRisk:scanRisk0|level1~196                                        ; 4       ;
; scanRisk:scanRisk0|level1~159                                        ; 4       ;
; scanRisk:scanRisk0|level1~157                                        ; 4       ;
; scanRisk:scanRisk0|level1~155                                        ; 4       ;
; scanRisk:scanRisk0|level1~153                                        ; 4       ;
; scanRisk:scanRisk0|level1~151                                        ; 4       ;
; scanRisk:scanRisk0|level1~149                                        ; 4       ;
; scanRisk:scanRisk0|level1~147                                        ; 4       ;
; scanRisk:scanRisk0|level1~146                                        ; 4       ;
; scanRisk:scanRisk0|level1~143                                        ; 4       ;
; scanRisk:scanRisk0|level1~141                                        ; 4       ;
; scanRisk:scanRisk0|level1~129                                        ; 4       ;
; scanRisk:scanRisk0|level1~127                                        ; 4       ;
; scanRisk:scanRisk0|level1~121                                        ; 4       ;
; scanRisk:scanRisk0|level1~119                                        ; 4       ;
; scanRisk:scanRisk0|level1~117                                        ; 4       ;
; scanRisk:scanRisk0|level1~115                                        ; 4       ;
; scanRisk:scanRisk0|level1~113                                        ; 4       ;
; scanRisk:scanRisk0|level1~111                                        ; 4       ;
; scanRisk:scanRisk0|level1~109                                        ; 4       ;
; scanRisk:scanRisk0|level1~107                                        ; 4       ;
; scanRisk:scanRisk0|level1~105                                        ; 4       ;
; scanRisk:scanRisk0|level1~104                                        ; 4       ;
; scanRisk:scanRisk0|level1~103                                        ; 4       ;
; scanRisk:scanRisk0|level1~102                                        ; 4       ;
; scanRisk:scanRisk0|level1~99                                         ; 4       ;
; scanRisk:scanRisk0|level1~97                                         ; 4       ;
; scanRisk:scanRisk0|level1~79                                         ; 4       ;
; scanRisk:scanRisk0|level1~78                                         ; 4       ;
; scanRisk:scanRisk0|level1~41                                         ; 4       ;
; scanRisk:scanRisk0|level1~39                                         ; 4       ;
; scanRisk:scanRisk0|level1~37                                         ; 4       ;
; scanRisk:scanRisk0|level1~35                                         ; 4       ;
; scanRisk:scanRisk0|level1~33                                         ; 4       ;
; scanRisk:scanRisk0|level1~31                                         ; 4       ;
; scanRisk:scanRisk0|level1~29                                         ; 4       ;
; scanRisk:scanRisk0|level1~28                                         ; 4       ;
; scanRisk:scanRisk0|level1~25                                         ; 4       ;
; scanRisk:scanRisk0|level1~23                                         ; 4       ;
; scanRisk:scanRisk0|level1~11                                         ; 4       ;
; scanRisk:scanRisk0|level1~9                                          ; 4       ;
; scanRisk:scanRisk0|level1~3                                          ; 4       ;
; scanRisk:scanRisk0|level1~1                                          ; 4       ;
; maturity[7][4]                                                       ; 4       ;
; maturity[7][5]                                                       ; 4       ;
; maturity[6][4]                                                       ; 4       ;
; maturity[6][5]                                                       ; 4       ;
; maturity[5][5]                                                       ; 4       ;
; maturity[5][4]                                                       ; 4       ;
; maturity[4][5]                                                       ; 4       ;
; maturity[4][4]                                                       ; 4       ;
; maturity[3][5]                                                       ; 4       ;
; maturity[3][4]                                                       ; 4       ;
; maturity[2][5]                                                       ; 4       ;
; maturity[2][4]                                                       ; 4       ;
; maturity[1][4]                                                       ; 4       ;
; maturity[1][5]                                                       ; 4       ;
; maturity[0][5]                                                       ; 4       ;
; maturity[0][4]                                                       ; 4       ;
; interMonthSpread:interMonthSpread0|Short[2][0]~_Duplicate_1          ; 4       ;
; interMonthSpread:interMonthSpread0|Long[2][0]~_Duplicate_1           ; 4       ;
; interMonthSpread:interMonthSpread0|Long[2][1]~_Duplicate_1           ; 4       ;
; interMonthSpread:interMonthSpread0|Long[2][2]~_Duplicate_1           ; 4       ;
; interMonthSpread:interMonthSpread0|Long[2][3]~_Duplicate_1           ; 4       ;
; interMonthSpread:interMonthSpread0|Short[2][4]~_Duplicate_1          ; 4       ;
; interMonthSpread:interMonthSpread0|Long[2][4]~_Duplicate_1           ; 4       ;
; interMonthSpread:interMonthSpread0|Short[2][5]~_Duplicate_1          ; 4       ;
; interMonthSpread:interMonthSpread0|Long[2][5]~_Duplicate_1           ; 4       ;
; interMonthSpread:interMonthSpread0|Long[2][6]~_Duplicate_1           ; 4       ;
; interMonthSpread:interMonthSpread0|TSC5Short[1]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Long[2]                       ; 4       ;
; interMonthSpread:interMonthSpread0|TSC5Short[2]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Long[3]                       ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Long[4]                       ; 4       ;
; interMonthSpread:interMonthSpread0|TSC5Short[4]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC5Short[6]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC4Long[1]                       ; 4       ;
; interMonthSpread:interMonthSpread0|TSC4Long[2]                       ; 4       ;
; interMonthSpread:interMonthSpread0|TSC4Long[4]                       ; 4       ;
; interMonthSpread:interMonthSpread0|TSC4Long[5]                       ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Short[0]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Short[1]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Short[2]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Short[3]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Short[4]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Short[5]                      ; 4       ;
; interMonthSpread:interMonthSpread0|TSC2Short[6]                      ; 4       ;
; interMonthSpread:interMonthSpread0|Df[0]                             ; 4       ;
; interMonthSpread:interMonthSpread0|Df[4]                             ; 4       ;
; interMonthSpread:interMonthSpread0|Bf[1]                             ; 4       ;
; interMonthSpread:interMonthSpread0|Bf[3]                             ; 4       ;
; interMonthSpread:interMonthSpread0|Bf[5]                             ; 4       ;
; interMonthSpread:interMonthSpread0|Bf[6]                             ; 4       ;
; interMonthSpread:interMonthSpread0|Bf[0]                             ; 4       ;
; interMonthSpread:interMonthSpread0|Short[2][3]~_Duplicate_1DUPLICATE ; 3       ;
; interMonthSpread:interMonthSpread0|Short[2][6]~_Duplicate_1DUPLICATE ; 3       ;
; interMonthSpread:interMonthSpread0|TSC2Long[0]~DUPLICATE             ; 3       ;
; interMonthSpread:interMonthSpread0|TSC5Short[0]~DUPLICATE            ; 3       ;
; interMonthSpread:interMonthSpread0|TSC2Long[1]~DUPLICATE             ; 3       ;
; interMonthSpread:interMonthSpread0|TSC2Long[5]~DUPLICATE             ; 3       ;
; interMonthSpread:interMonthSpread0|TSC2Long[6]~DUPLICATE             ; 3       ;
; interMonthSpread:interMonthSpread0|TSC4Long[0]~DUPLICATE             ; 3       ;
; interMonthSpread:interMonthSpread0|TSC4Long[3]~DUPLICATE             ; 3       ;
; interMonthSpread:interMonthSpread0|TSC4Long[6]~DUPLICATE             ; 3       ;
; interMonthSpread:interMonthSpread0|Short[2][6]~SCLR_LUT              ; 3       ;
; interMonthSpread:interMonthSpread0|Short[2][3]~SCLR_LUT              ; 3       ;
; Tier_max~5                                                           ; 3       ;
; Tier_max~4                                                           ; 3       ;
; Tier_max~3                                                           ; 3       ;
; Tier_max~0                                                           ; 3       ;
; interMonthSpread:interMonthSpread0|A[7][10]~17                       ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan22~2                      ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan21~1                      ; 3       ;
; interMonthSpread:interMonthSpread0|A[6][7]~16                        ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan19~2                      ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan18~1                      ; 3       ;
; interMonthSpread:interMonthSpread0|A[5][7]~15                        ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan16~2                      ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan15~1                      ; 3       ;
; interMonthSpread:interMonthSpread0|A[4][2]~4                         ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan13~2                      ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan12~1                      ; 3       ;
; interMonthSpread:interMonthSpread0|A[3][3]~3                         ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan10~2                      ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan9~1                       ; 3       ;
; interMonthSpread:interMonthSpread0|A[2][1]~2                         ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan7~2                       ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan6~1                       ; 3       ;
; interMonthSpread:interMonthSpread0|A[1][13]~1                        ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan4~2                       ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan3~1                       ; 3       ;
; interMonthSpread:interMonthSpread0|A[0][0]~0                         ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan1~2                       ; 3       ;
; interMonthSpread:interMonthSpread0|LessThan0~1                       ; 3       ;
; interMonthSpread:interMonthSpread0|Long~39                           ; 3       ;
; interMonthSpread:interMonthSpread0|Long~26                           ; 3       ;
; interMonthSpread:interMonthSpread0|comb~4                            ; 3       ;
; interMonthSpread:interMonthSpread0|Long~0                            ; 3       ;
; scanRisk:scanRisk0|level1~255                                        ; 3       ;
; scanRisk:scanRisk0|level1~254                                        ; 3       ;
; scanRisk:scanRisk0|level1~252                                        ; 3       ;
; scanRisk:scanRisk0|LessThan2~37                                      ; 3       ;
; scanRisk:scanRisk0|level2~31                                         ; 3       ;
; scanRisk:scanRisk0|level2~30                                         ; 3       ;
; scanRisk:scanRisk0|level2~29                                         ; 3       ;
; scanRisk:scanRisk0|level2~28                                         ; 3       ;
; scanRisk:scanRisk0|level2~27                                         ; 3       ;
; scanRisk:scanRisk0|level2~26                                         ; 3       ;
; scanRisk:scanRisk0|level2~25                                         ; 3       ;
; scanRisk:scanRisk0|level2~24                                         ; 3       ;
; scanRisk:scanRisk0|level1~243                                        ; 3       ;
; scanRisk:scanRisk0|level1~242                                        ; 3       ;
; scanRisk:scanRisk0|level1~241                                        ; 3       ;
; scanRisk:scanRisk0|level1~240                                        ; 3       ;
; scanRisk:scanRisk0|level2~19                                         ; 3       ;
; scanRisk:scanRisk0|level2~18                                         ; 3       ;
; scanRisk:scanRisk0|LessThan2~12                                      ; 3       ;
; scanRisk:scanRisk0|level2~17                                         ; 3       ;
; scanRisk:scanRisk0|level2~16                                         ; 3       ;
; scanRisk:scanRisk0|level2~15                                         ; 3       ;
; scanRisk:scanRisk0|level2~14                                         ; 3       ;
; scanRisk:scanRisk0|level2~13                                         ; 3       ;
; scanRisk:scanRisk0|level2~12                                         ; 3       ;
; scanRisk:scanRisk0|level1~239                                        ; 3       ;
; scanRisk:scanRisk0|level1~238                                        ; 3       ;
; scanRisk:scanRisk0|level1~237                                        ; 3       ;
; scanRisk:scanRisk0|level1~236                                        ; 3       ;
; scanRisk:scanRisk0|level2~3                                          ; 3       ;
; scanRisk:scanRisk0|level2~2                                          ; 3       ;
; scanRisk:scanRisk0|level2~1                                          ; 3       ;
; scanRisk:scanRisk0|level1~213                                        ; 3       ;
; scanRisk:scanRisk0|level1~212                                        ; 3       ;
; scanRisk:scanRisk0|level1~195                                        ; 3       ;
; scanRisk:scanRisk0|level1~194                                        ; 3       ;
; scanRisk:scanRisk0|level1~187                                        ; 3       ;
; scanRisk:scanRisk0|level1~186                                        ; 3       ;
; scanRisk:scanRisk0|level1~169                                        ; 3       ;
; scanRisk:scanRisk0|level1~168                                        ; 3       ;
; scanRisk:scanRisk0|LessThan1~9                                       ; 3       ;
; scanRisk:scanRisk0|level1~167                                        ; 3       ;
; scanRisk:scanRisk0|level1~166                                        ; 3       ;
; scanRisk:scanRisk0|LessThan1~8                                       ; 3       ;
; scanRisk:scanRisk0|LessThan1~7                                       ; 3       ;
; scanRisk:scanRisk0|LessThan1~0                                       ; 3       ;
; scanRisk:scanRisk0|level2~0                                          ; 3       ;
; scanRisk:scanRisk0|level1~95                                         ; 3       ;
; scanRisk:scanRisk0|level1~94                                         ; 3       ;
; scanRisk:scanRisk0|level1~77                                         ; 3       ;
; scanRisk:scanRisk0|level1~76                                         ; 3       ;
; scanRisk:scanRisk0|level1~69                                         ; 3       ;
; scanRisk:scanRisk0|level1~68                                         ; 3       ;
; scanRisk:scanRisk0|level1~51                                         ; 3       ;
; scanRisk:scanRisk0|level1~50                                         ; 3       ;
; scanRisk:scanRisk0|LessThan0~9                                       ; 3       ;
; scanRisk:scanRisk0|level1~49                                         ; 3       ;
; scanRisk:scanRisk0|level1~48                                         ; 3       ;
; scanRisk:scanRisk0|LessThan0~8                                       ; 3       ;
; scanRisk:scanRisk0|LessThan0~7                                       ; 3       ;
; scanRisk:scanRisk0|LessThan0~0                                       ; 3       ;
; maturity[7][0]                                                       ; 3       ;
; maturity[7][1]                                                       ; 3       ;
; maturity[7][2]                                                       ; 3       ;
; maturity[7][3]                                                       ; 3       ;
; maturity[6][0]                                                       ; 3       ;
; maturity[6][1]                                                       ; 3       ;
; maturity[6][2]                                                       ; 3       ;
; maturity[6][3]                                                       ; 3       ;
; maturity[5][0]                                                       ; 3       ;
; maturity[5][1]                                                       ; 3       ;
; maturity[5][2]                                                       ; 3       ;
; maturity[5][3]                                                       ; 3       ;
; maturity[4][0]                                                       ; 3       ;
; maturity[4][1]                                                       ; 3       ;
; maturity[4][2]                                                       ; 3       ;
; maturity[4][3]                                                       ; 3       ;
; maturity[3][0]                                                       ; 3       ;
; maturity[3][1]                                                       ; 3       ;
; maturity[3][2]                                                       ; 3       ;
; maturity[3][3]                                                       ; 3       ;
; maturity[2][0]                                                       ; 3       ;
; maturity[2][1]                                                       ; 3       ;
; maturity[2][2]                                                       ; 3       ;
; maturity[2][3]                                                       ; 3       ;
; maturity[1][0]                                                       ; 3       ;
; maturity[1][1]                                                       ; 3       ;
; maturity[1][2]                                                       ; 3       ;
; maturity[1][3]                                                       ; 3       ;
; maturity[0][0]                                                       ; 3       ;
; maturity[0][1]                                                       ; 3       ;
; maturity[0][2]                                                       ; 3       ;
; maturity[0][3]                                                       ; 3       ;
; interMonthSpread:interMonthSpread0|Out2[15]                          ; 3       ;
; interMonthSpread:interMonthSpread0|Out1[13]                          ; 3       ;
; interMonthSpread:interMonthSpread0|Out3[15]                          ; 3       ;
; interMonthSpread:interMonthSpread0|statusForTSC6                     ; 3       ;
; interMonthSpread:interMonthSpread0|TSC5Short[5]                      ; 3       ;
; interMonthSpread:interMonthSpread0|tsc6Done                          ; 3       ;
; interMonthSpread:interMonthSpread0|Ff[3]                             ; 3       ;
; interMonthSpread:interMonthSpread0|Df[1]                             ; 3       ;
; interMonthSpread:interMonthSpread0|Ff[2]                             ; 3       ;
; interMonthSpread:interMonthSpread0|Df[5]                             ; 3       ;
; interMonthSpread:interMonthSpread0|Df[6]                             ; 3       ;
; interMonthSpread:interMonthSpread0|Bf[4]                             ; 3       ;
; interMonthSpread:interMonthSpread0|Short[0][0]~_Duplicate_1          ; 3       ;
; interMonthSpread:interMonthSpread0|Short[0][1]~_Duplicate_1          ; 3       ;
; interMonthSpread:interMonthSpread0|Short[0][2]~_Duplicate_1          ; 3       ;
; interMonthSpread:interMonthSpread0|Short[0][3]~_Duplicate_1          ; 3       ;
; interMonthSpread:interMonthSpread0|Short[0][4]~_Duplicate_1          ; 3       ;
; interMonthSpread:interMonthSpread0|Short[0][5]~_Duplicate_1          ; 3       ;
; interMonthSpread:interMonthSpread0|Short[0][6]~_Duplicate_1          ; 3       ;
; PriceScanRange[0]~_Duplicate_3                                       ; 3       ;
; scanRisk:scanRisk0|level1[2][24]                                     ; 3       ;
; scanRisk:scanRisk0|level1[3][24]                                     ; 3       ;
; scanRisk:scanRisk0|level1[2][17]                                     ; 3       ;
; scanRisk:scanRisk0|level1[2][8]                                      ; 3       ;
; scanRisk:scanRisk0|level1[3][8]                                      ; 3       ;
; scanRisk:scanRisk0|level1[2][10]                                     ; 3       ;
; scanRisk:scanRisk0|level1[3][10]                                     ; 3       ;
; scanRisk:scanRisk0|level1[1][24]                                     ; 3       ;
; scanRisk:scanRisk0|level1[0][17]                                     ; 3       ;
; scanRisk:scanRisk0|level1[0][8]                                      ; 3       ;
; scanRisk:scanRisk0|level1[1][8]                                      ; 3       ;
; scanRisk:scanRisk0|level1[0][10]                                     ; 3       ;
; scanRisk:scanRisk0|level1[1][10]                                     ; 3       ;
; interMonthSpread:interMonthSpread0|TSC5Short[3]~DUPLICATE            ; 2       ;
; scanRisk:scanRisk0|level1[3][17]~DUPLICATE                           ; 2       ;
; scanRisk:scanRisk0|level1[1][17]~DUPLICATE                           ; 2       ;
; SpreadCharge[1][7]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[1][6]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[1][5]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[1][4]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[1][3]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[1][2]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[1][1]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[1][0]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][7]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][6]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][5]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][4]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][3]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][2]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][1]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[2][0]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][7]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][6]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][5]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][4]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][3]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][2]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][1]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[4][0]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][7]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][6]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][5]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][4]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][3]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][2]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][1]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[3][0]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][7]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][6]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][5]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][4]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][3]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][2]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][1]~SCLR_LUT                                          ; 2       ;
; SpreadCharge[0][0]~SCLR_LUT                                          ; 2       ;
; interMonthSpread:interMonthSpread0|Short[1][6]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[1][5]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[1][4]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[1][3]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[1][2]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[1][1]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[1][0]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[2][5]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[2][4]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[2][2]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[2][1]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[2][0]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[0][6]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[0][5]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[0][4]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[0][3]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[0][2]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[0][1]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Short[0][0]~SCLR_LUT              ; 2       ;
; interMonthSpread:interMonthSpread0|Long[1][6]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[1][5]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[1][4]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[1][3]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[1][2]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[1][1]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[1][0]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[2][6]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[2][5]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[2][4]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[2][3]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[2][2]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[2][1]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[2][0]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[0][6]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[0][5]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[0][4]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[0][3]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[0][2]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[0][1]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|Long[0][0]~SCLR_LUT               ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan22~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan23~3                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan23~2                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan23~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan19~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan20~3                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan20~2                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan20~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan16~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan17~3                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan17~2                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan17~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan13~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan14~3                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan14~2                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan14~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan10~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan11~3                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan11~2                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan11~1                      ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan7~1                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan8~3                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan8~2                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan8~1                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan4~1                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan5~3                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan5~2                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan5~1                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan1~1                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan2~3                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan2~2                       ; 2       ;
; interMonthSpread:interMonthSpread0|LessThan2~1                       ; 2       ;
; SpreadCharge[1][5]~7                                                 ; 2       ;
; SpreadCharge[2][1]~6                                                 ; 2       ;
; SpreadCharge[5][0]~5                                                 ; 2       ;
; SpreadCharge[4][6]~4                                                 ; 2       ;
; SpreadCharge[3][7]~2                                                 ; 2       ;
; SpreadCharge[0][6]~1                                                 ; 2       ;
; interMonthSpread:interMonthSpread0|Long~53                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~51                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~49                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~47                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~38                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~37                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~36                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~35                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~34                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~27                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~24                           ; 2       ;
; interMonthSpread:interMonthSpread0|Equal20~1                         ; 2       ;
; interMonthSpread:interMonthSpread0|Equal19~1                         ; 2       ;
; interMonthSpread:interMonthSpread0|Equal17~1                         ; 2       ;
; interMonthSpread:interMonthSpread0|Equal18~1                         ; 2       ;
; interMonthSpread:interMonthSpread0|Equal15~1                         ; 2       ;
; interMonthSpread:interMonthSpread0|Equal16~1                         ; 2       ;
; interMonthSpread:interMonthSpread0|comb~5                            ; 2       ;
; interMonthSpread:interMonthSpread0|Long~23                           ; 2       ;
; interMonthSpread:interMonthSpread0|comb~3                            ; 2       ;
; interMonthSpread:interMonthSpread0|comb~2                            ; 2       ;
; interMonthSpread:interMonthSpread0|Long~22                           ; 2       ;
; interMonthSpread:interMonthSpread0|Long~2                            ; 2       ;
; interMonthSpread:interMonthSpread0|comb~1                            ; 2       ;
; interMonthSpread:interMonthSpread0|Long~1                            ; 2       ;
; startInterMonth~0                                                    ; 2       ;
; scanRisk:scanRisk0|level2~45                                         ; 2       ;
; scanRisk:scanRisk0|level2~44                                         ; 2       ;
; scanRisk:scanRisk0|level2~43                                         ; 2       ;
; scanRisk:scanRisk0|level2~42                                         ; 2       ;
; scanRisk:scanRisk0|LessThan2~43                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~42                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~41                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~39                                      ; 2       ;
; scanRisk:scanRisk0|level2~41                                         ; 2       ;
; scanRisk:scanRisk0|level2~40                                         ; 2       ;
; scanRisk:scanRisk0|LessThan2~38                                      ; 2       ;
; scanRisk:scanRisk0|level2~39                                         ; 2       ;
; scanRisk:scanRisk0|level2~38                                         ; 2       ;
; scanRisk:scanRisk0|level2~37                                         ; 2       ;
; scanRisk:scanRisk0|level2~36                                         ; 2       ;
; scanRisk:scanRisk0|level2~35                                         ; 2       ;
; scanRisk:scanRisk0|level2~34                                         ; 2       ;
; scanRisk:scanRisk0|level2~33                                         ; 2       ;
; scanRisk:scanRisk0|level2~32                                         ; 2       ;
; scanRisk:scanRisk0|LessThan2~29                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~28                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~27                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~23                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~22                                      ; 2       ;
; scanRisk:scanRisk0|level2~23                                         ; 2       ;
; scanRisk:scanRisk0|level2~22                                         ; 2       ;
; scanRisk:scanRisk0|level2~21                                         ; 2       ;
; scanRisk:scanRisk0|level2~20                                         ; 2       ;
; scanRisk:scanRisk0|LessThan2~14                                      ; 2       ;
; scanRisk:scanRisk0|LessThan2~13                                      ; 2       ;
; scanRisk:scanRisk0|level2~7                                          ; 2       ;
; scanRisk:scanRisk0|level2~6                                          ; 2       ;
; scanRisk:scanRisk0|LessThan2~1                                       ; 2       ;
; scanRisk:scanRisk0|LessThan2~0                                       ; 2       ;
; scanRisk:scanRisk0|level2~5                                          ; 2       ;
; scanRisk:scanRisk0|level2~4                                          ; 2       ;
; scanRisk:scanRisk0|LessThan1~43                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~42                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~41                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~39                                      ; 2       ;
; scanRisk:scanRisk0|level1~219                                        ; 2       ;
; scanRisk:scanRisk0|level1~218                                        ; 2       ;
; scanRisk:scanRisk0|level1~216                                        ; 2       ;
; scanRisk:scanRisk0|level1~214                                        ; 2       ;
; scanRisk:scanRisk0|LessThan1~37                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~36                                      ; 2       ;
; scanRisk:scanRisk0|level1~211                                        ; 2       ;
; scanRisk:scanRisk0|level1~210                                        ; 2       ;
; scanRisk:scanRisk0|level1~208                                        ; 2       ;
; scanRisk:scanRisk0|level1~206                                        ; 2       ;
; scanRisk:scanRisk0|level1~204                                        ; 2       ;
; scanRisk:scanRisk0|level1~202                                        ; 2       ;
; scanRisk:scanRisk0|level1~200                                        ; 2       ;
; scanRisk:scanRisk0|level1~198                                        ; 2       ;
; scanRisk:scanRisk0|LessThan1~34                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~28                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~27                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~26                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~25                                      ; 2       ;
; scanRisk:scanRisk0|level1~193                                        ; 2       ;
; scanRisk:scanRisk0|level1~192                                        ; 2       ;
; scanRisk:scanRisk0|level1~190                                        ; 2       ;
; scanRisk:scanRisk0|level1~188                                        ; 2       ;
; scanRisk:scanRisk0|LessThan1~23                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~22                                      ; 2       ;
; scanRisk:scanRisk0|level1~185                                        ; 2       ;
; scanRisk:scanRisk0|level1~184                                        ; 2       ;
; scanRisk:scanRisk0|level1~182                                        ; 2       ;
; scanRisk:scanRisk0|level1~180                                        ; 2       ;
; scanRisk:scanRisk0|level1~178                                        ; 2       ;
; scanRisk:scanRisk0|level1~176                                        ; 2       ;
; scanRisk:scanRisk0|level1~174                                        ; 2       ;
; scanRisk:scanRisk0|level1~172                                        ; 2       ;
; scanRisk:scanRisk0|LessThan1~19                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~17                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~16                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~14                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~13                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~12                                      ; 2       ;
; scanRisk:scanRisk0|LessThan1~11                                      ; 2       ;
; scanRisk:scanRisk0|level1~161                                        ; 2       ;
; scanRisk:scanRisk0|level1~160                                        ; 2       ;
; scanRisk:scanRisk0|level1~158                                        ; 2       ;
; scanRisk:scanRisk0|level1~156                                        ; 2       ;
; scanRisk:scanRisk0|level1~154                                        ; 2       ;
; scanRisk:scanRisk0|level1~152                                        ; 2       ;
; scanRisk:scanRisk0|level1~150                                        ; 2       ;
; scanRisk:scanRisk0|level1~148                                        ; 2       ;
; scanRisk:scanRisk0|LessThan1~5                                       ; 2       ;
; scanRisk:scanRisk0|LessThan1~4                                       ; 2       ;
; scanRisk:scanRisk0|level1~145                                        ; 2       ;
; scanRisk:scanRisk0|level1~144                                        ; 2       ;
; scanRisk:scanRisk0|LessThan1~1                                       ; 2       ;
+----------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 9x9     ; 12          ; 3.00                ; 468               ;
; Independent 18x18   ; 2           ; 2.00                ; 312               ;
; Independent 27x27   ; 4           ; 1.00                ; 156               ;
; DSP Block           ; 18          ; --                  ; 156               ;
; DSP 18-bit Element  ; 2           ; 2.00                ; 312               ;
; DSP 27-bit Element  ; 16          ; 1.00                ; 156               ;
; Unsigned Multiplier ; 18          ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 4,774 / 374,484 ( 1 % )   ;
; C12 interconnects            ; 160 / 16,664 ( < 1 % )    ;
; C2 interconnects             ; 2,093 / 155,012 ( 1 % )   ;
; C4 interconnects             ; 1,082 / 72,600 ( 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 471 / 374,484 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 703 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 128 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 261 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 2,367 / 169,296 ( 1 % )   ;
; R6 interconnects             ; 3,091 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 4 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 42        ; 0            ; 0            ; 42        ; 42        ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 42           ; 42           ; 42           ; 42           ; 42           ; 0         ; 42           ; 42           ; 0         ; 0         ; 42           ; 26           ; 42           ; 42           ; 42           ; 42           ; 26           ; 42           ; 42           ; 42           ; 42           ; 26           ; 42           ; 42           ; 42           ; 42           ; 42           ; 42           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; readData[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readData[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; chipselect         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; offset[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; offset[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; offset[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; offset[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; offset[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writeData[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 13.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                      ;
+-------------------------------------------------------------+--------------------------------------------------+-------------------+
; Source Register                                             ; Destination Register                             ; Delay Added in ns ;
+-------------------------------------------------------------+--------------------------------------------------+-------------------+
; scanRisk:scanRisk0|level1[1][17]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.985             ;
; interMonthSpread:interMonthSpread0|Long[0][1]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[0][1]    ; 0.736             ;
; interMonthSpread:interMonthSpread0|Long[0][2]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[0][2]    ; 0.728             ;
; interMonthSpread:interMonthSpread0|Long[1][0]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[1][0]    ; 0.724             ;
; interMonthSpread:interMonthSpread0|Long[2][4]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[2][4]    ; 0.706             ;
; interMonthSpread:interMonthSpread0|Long[2][0]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[2][0]    ; 0.704             ;
; interMonthSpread:interMonthSpread0|Long[1][6]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[1][6]    ; 0.687             ;
; interMonthSpread:interMonthSpread0|Long[1][1]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[1][1]    ; 0.680             ;
; interMonthSpread:interMonthSpread0|Long[2][1]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|Long[2][1]    ; 0.668             ;
; scanRisk:scanRisk0|level1[1][21]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.652             ;
; scanRisk:scanRisk0|level1[1][19]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.502             ;
; interMonthSpread:interMonthSpread0|tsc5Done                 ; interMonthSpread:interMonthSpread0|statusForTSC6 ; 0.469             ;
; scanRisk:scanRisk0|level1[0][24]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.433             ;
; interMonthSpread:interMonthSpread0|Long[0][5]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.395             ;
; interMonthSpread:interMonthSpread0|Long[0][4]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.383             ;
; interMonthSpread:interMonthSpread0|tsc4Done                 ; interMonthSpread:interMonthSpread0|tsc5Done      ; 0.366             ;
; interMonthSpread:interMonthSpread0|Short[1][0]~_Duplicate_1 ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.363             ;
; interMonthSpread:interMonthSpread0|statusForTSC6            ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.346             ;
; interMonthSpread:interMonthSpread0|tsc6Done                 ; interMonthSpread:interMonthSpread0|statusForTSC6 ; 0.330             ;
; interMonthSpread:interMonthSpread0|TSC5Short[6]             ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.240             ;
; interMonthSpread:interMonthSpread0|TSC2Long[6]              ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC5Short[5]             ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC2Long[5]              ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC5Short[4]             ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC2Long[4]              ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC2Long[3]              ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC5Short[2]             ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC2Long[2]              ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC5Short[1]             ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC2Long[1]              ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC5Short[0]             ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC2Long[0]              ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; interMonthSpread:interMonthSpread0|TSC5Short[3]             ; interMonthSpread:interMonthSpread0|tsc6Done      ; 0.228             ;
; scanRisk:scanRisk0|level1[1][18]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.156             ;
; interMonthSpread:interMonthSpread0|Long[1][4]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|TSC2Long[6]   ; 0.088             ;
; interMonthSpread:interMonthSpread0|Long[1][2]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|TSC2Long[6]   ; 0.088             ;
; interMonthSpread:interMonthSpread0|Long[1][3]~_Duplicate_1  ; interMonthSpread:interMonthSpread0|TSC2Long[6]   ; 0.087             ;
; interMonthSpread:interMonthSpread0|tsc123Done               ; interMonthSpread:interMonthSpread0|statusForTSC6 ; 0.082             ;
; scanRisk:scanRisk0|level1[1][4]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][4]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][1]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][1]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][0]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][0]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][3]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][3]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][2]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][2]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][7]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][7]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][6]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][6]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][5]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][5]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][9]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][9]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][14]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][14]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][13]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][13]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][11]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][11]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][12]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][12]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][10]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][10]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][8]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][8]                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][16]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][16]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][21]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][20]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][20]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][18]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][19]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][17]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][15]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][15]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][23]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][23]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][28]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][28]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][27]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][27]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][25]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][25]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][26]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][26]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][24]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[1][22]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; scanRisk:scanRisk0|level1[0][22]                            ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; PriceScanRange[0]                                           ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; PriceScanRange[0]~_Duplicate_1                              ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; position[5][14]                                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; position[6][14]                                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; position[7][14]                                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; position[0][14]                                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; position[1][14]                                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; position[2][14]                                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
; position[3][14]                                             ; scanRisk:scanRisk0|scanningRisk[15]              ; 0.046             ;
+-------------------------------------------------------------+--------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "span_cme"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 42 pins of 42 total pins
    Info (169086): Pin readData[0] not assigned to an exact location on the device
    Info (169086): Pin readData[1] not assigned to an exact location on the device
    Info (169086): Pin readData[2] not assigned to an exact location on the device
    Info (169086): Pin readData[3] not assigned to an exact location on the device
    Info (169086): Pin readData[4] not assigned to an exact location on the device
    Info (169086): Pin readData[5] not assigned to an exact location on the device
    Info (169086): Pin readData[6] not assigned to an exact location on the device
    Info (169086): Pin readData[7] not assigned to an exact location on the device
    Info (169086): Pin readData[8] not assigned to an exact location on the device
    Info (169086): Pin readData[9] not assigned to an exact location on the device
    Info (169086): Pin readData[10] not assigned to an exact location on the device
    Info (169086): Pin readData[11] not assigned to an exact location on the device
    Info (169086): Pin readData[12] not assigned to an exact location on the device
    Info (169086): Pin readData[13] not assigned to an exact location on the device
    Info (169086): Pin readData[14] not assigned to an exact location on the device
    Info (169086): Pin readData[15] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin write not assigned to an exact location on the device
    Info (169086): Pin chipselect not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin read not assigned to an exact location on the device
    Info (169086): Pin offset[4] not assigned to an exact location on the device
    Info (169086): Pin offset[0] not assigned to an exact location on the device
    Info (169086): Pin offset[1] not assigned to an exact location on the device
    Info (169086): Pin offset[3] not assigned to an exact location on the device
    Info (169086): Pin offset[2] not assigned to an exact location on the device
    Info (169086): Pin writeData[0] not assigned to an exact location on the device
    Info (169086): Pin writeData[1] not assigned to an exact location on the device
    Info (169086): Pin writeData[2] not assigned to an exact location on the device
    Info (169086): Pin writeData[3] not assigned to an exact location on the device
    Info (169086): Pin writeData[4] not assigned to an exact location on the device
    Info (169086): Pin writeData[5] not assigned to an exact location on the device
    Info (169086): Pin writeData[6] not assigned to an exact location on the device
    Info (169086): Pin writeData[7] not assigned to an exact location on the device
    Info (169086): Pin writeData[8] not assigned to an exact location on the device
    Info (169086): Pin writeData[9] not assigned to an exact location on the device
    Info (169086): Pin writeData[10] not assigned to an exact location on the device
    Info (169086): Pin writeData[11] not assigned to an exact location on the device
    Info (169086): Pin writeData[12] not assigned to an exact location on the device
    Info (169086): Pin writeData[13] not assigned to an exact location on the device
    Info (169086): Pin writeData[14] not assigned to an exact location on the device
    Info (169086): Pin writeData[15] not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 1549 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:03
Critical Warning (332012): Synopsys Design Constraints File file not found: 'span_cme.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 186 registers into blocks of type DSP block
    Extra Info (176220): Created 138 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:35
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:42
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X45_Y35 to location X55_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:01:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 9.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:48
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1267 megabytes
    Info: Processing ended: Mon Apr 28 15:00:45 2014
    Info: Elapsed time: 00:04:31
    Info: Total CPU time (on all processors): 00:04:07


