<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üêù üöè üèí Verifica√ß√£o de circuitos digitais. Revis√£o üßíüèª üëêüèº üèÅ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Vou tentar falar em geral sobre a verifica√ß√£o de circuitos digitais. 


 A verifica√ß√£o nesta √°rea √© um processo importante que requer o envolvimento d...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Verifica√ß√£o de circuitos digitais. Revis√£o</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/481542/"><p><img src="https://habrastorage.org/getpro/habr/post_images/889/a75/78e/889a7578e7d0f02194ae18361e06f056.jpg" alt="imagem"></p><br><p>  Vou tentar falar em geral sobre a verifica√ß√£o de circuitos digitais. </p><br><p>  A verifica√ß√£o nesta √°rea √© um processo importante que requer o envolvimento de engenheiros experientes.  Por exemplo, um especialista em verifica√ß√£o que trabalha em sistemas com uma CPU, como regra, deve possuir linguagens de script e linguagens de shell de comando (Tcl, bash, Makefile etc.), linguagens de programa√ß√£o (C, C ++, assembler), HDL / HDVL (SystemVerilog [10, Ap√™ndice C - Hist√≥ria da linguagem] [11], Verilog, VHDL), metodologias e estruturas modernas (UVM). </p><br><p>  A propor√ß√£o de tempo gasto na verifica√ß√£o chega a 70-80% do tempo total do projeto.  Uma das principais raz√µes para essa aten√ß√£o √© que voc√™ n√£o pode liberar um "patch" para o chip depois que ele foi colocado em produ√ß√£o; voc√™ pode liberar apenas "silicon errata" (isso n√£o se aplica a projetos FPGA / FPGA). </p><br><p>  Por circuitos digitais, quero dizer: </p><br><ul><li>  blocos funcionais complexos / propriedades intelectuais (SFB / IP); </li><li>  Chips personalizados ASIC (Circuito Integrado de Aplica√ß√£o Espec√≠fica) </li><li>  circuitos l√≥gicos program√°veis ‚Äã‚Äã/ matriz de portas program√°veis ‚Äã‚Äãem campo (FPGA); </li><li>  sistemas em um chip / sistema em cristal (SoC / SoC); </li><li>  etc. </li></ul><a name="habracut"></a><br><h2 id="aktualnye-problemy-verifikacii">  Problemas reais de verifica√ß√£o </h2><br><p>  O estado atual e as tend√™ncias no campo da verifica√ß√£o podem ser julgados pelos seguintes desafios e problemas que ele enfrenta [6]: </p><br><ul><li>  O tamanho do objeto de verifica√ß√£o (OB) est√° aumentando constantemente.  Mesmo um pequeno IC tipo microcontrolador √© um conjunto de dezenas de subm√≥dulos, muitas vezes com funcionalidades complexas.  Grandes CIs s√£o complexos nos quais pode haver at√© dezenas de bilh√µes de transistores, e o esquema de gerenciamento de energia sozinho pode exceder alguns processadores em complexidade [8]; </li><li>  √© imposs√≠vel elaborar uma especifica√ß√£o para o IMS no in√≠cio do projeto e apenas segui-la no futuro, ela muda constantemente ao longo do processo de desenvolvimento (o cliente altera os requisitos, problemas t√©cnicos ou encontra solu√ß√µes mais √≥timas para reconsiderar abordagens etc.).  Com base nisso, todos os processos devem perceber a din√¢mica das altera√ß√µes nas especifica√ß√µes e ser modificados de acordo com os requisitos; </li><li>  freq√ºentemente, v√°rias equipes distantes umas das outras trabalham na verifica√ß√£o do projeto, cujo n√∫mero pode chegar a dezenas de pessoas; </li><li>  o n√∫mero de testes individuais e seus tipos atinge um n√∫mero enorme, seus resultados devem ser coletados e analisados; </li><li>  modelar at√© sistemas digitais requer muito tempo no computador; </li><li>  a completude das metas de prepara√ß√£o estabelecidas para o projeto depende em grande parte da compet√™ncia e intui√ß√£o dos especialistas em verifica√ß√£o; </li><li>  apesar da exist√™ncia de indicadores de cobertura do projeto com testes (m√©tricas), a √∫nica maneira de concluir a verifica√ß√£o √© decidir suspend√™-la, com base principalmente nas seguintes conclus√µes: o dinheiro ou o tempo gasto no est√°gio do projeto deve ser colocado em produ√ß√£o, parece que eles atingiram uma cobertura de c√≥digo de 100 %, estamos testando h√° uma semana e n√£o encontramos nenhum erro, etc. </li></ul><br><h2 id="tipy-verifikacii">  Tipos de verifica√ß√£o </h2><br><p>  A verifica√ß√£o de circuitos digitais pode ser dividida nos seguintes tipos principais: </p><br><ol><li>  <strong>funcional</strong> (verifica√ß√£o funcional) - o nome fala por si, voc√™ verifica se o seu sistema est√° executando suas fun√ß√µes corretamente; </li><li>  verifica√ß√£o formal - com essa verifica√ß√£o, √© estabelecida a equival√™ncia das representa√ß√µes do seu sistema em diferentes est√°gios da rota de design ou o cumprimento das instru√ß√µes inseridas no c√≥digo-fonte: <br><ul><li>  Verifica√ß√£o de equival√™ncia (por exemplo, RTL para RTL, RTL para porta, porta a porta); </li><li>  Verifica√ß√£o de propriedade (verifica√ß√£o de modelo) (verifica as propriedades (asser√ß√µes) especificadas no c√≥digo usando SVA (por exemplo)). </li></ul></li><li>  an√°lise de c√≥digo est√°tico - verifica√ß√£o do c√≥digo-fonte de acordo com crit√©rios formais de conformidade com as regras de uso da linguagem e de suas constru√ß√µes.  Muitas vezes, as regras de verifica√ß√£o configuradas s√£o enviadas ao RMM [4].  Os programas para essa verifica√ß√£o geralmente s√£o chamados de fiapos ou fiapos; </li><li>  <strong>verifica√ß√£o f√≠sica</strong> - basicamente implica <strong>verifica√ß√µes de</strong> DRC, LVS, PERC, etc., a representa√ß√£o f√≠sica do sistema √© verificada quanto √† conformidade com os padr√µes tecnol√≥gicos e a conformidade das representa√ß√µes f√≠sicas e l√≥gicas, etc.  A composi√ß√£o das verifica√ß√µes √© altamente dependente da tecnologia.  Normalmente, a verifica√ß√£o f√≠sica √© realizada por um engenheiro ou equipe de projeto topol√≥gico. </li><li>  <strong>prototipagem</strong> - o uso de FPGA para verifica√ß√£o funcional [18]. </li></ol><br><p>  A verifica√ß√£o funcional no escopo de todo o trabalho √© mais significativa e requer envolvimento humano direto. </p><br><p>  A an√°lise do c√≥digo est√°tico requer apenas a configura√ß√£o inicial das ferramentas, que corresponde √†s regras internas de design adotadas pela empresa; a ferramenta se dedica ao fato de fornecer ‚Äúorienta√ß√µes valiosas‚Äù aos desenvolvedores e n√£o requer supervis√£o constante. </p><br><p>  As ferramentas formais de verifica√ß√£o tamb√©m costumam ser muito independentes, requer apenas uma an√°lise cuidadosa dos relat√≥rios que eles geram.  Eles tamb√©m s√£o adequados para engenharia reversa, quando, por algum motivo, voc√™ sabe que precisa restaurar o c√≥digo da lista de circuitos. </p><br><h2 id="primery-instrumentov-verifikacii">  Exemplos de ferramentas de verifica√ß√£o </h2><br><p>  Exemplos de ferramentas de verifica√ß√£o de circuitos digitais (rota digital na parte superior): </p><br><ul><li>  ferramentas de gerenciamento de verifica√ß√£o <br><ul><li>  Mentor Graphics - Gerenciamento de verifica√ß√£o de questa </li><li>  Cad√™ncia - vManager </li><li>  Sinopse - Verdi, VC Execution Manager ("ExecMan") </li></ul></li><li>  funcional - geralmente simuladores <br><ul><li>  Mentor Graphics - ModelSim, QuestaSim </li><li>  Cad√™ncia - Incisivo, Xcelium </li><li>  Sinopse - VCS </li><li>  Software livre de desenvolvedores independentes - simuladores Verilator, Icarus [5] </li></ul></li><li>  formal <br><ul><li>  Mentor Graphics - Formal Pro, Questa Formal Verification </li><li>  Cadence - JasperGold, LEC conforme, Plataforma de verifica√ß√£o formal incisiva </li><li>  Sinopse - Formalidade, VC formal </li></ul></li><li>  an√°lise de c√≥digo est√°tico <br><ul><li>  Gr√°ficos de mentores - Questa AutoCheck </li><li>  Cad√™ncia - HAL, JasperGold </li><li>  Sinopse - SpyGlass Lint </li></ul></li><li>  verifica√ß√£o f√≠sica <br><ul><li>  Mentor Graphics - Calibre </li><li>  Cadence - Pegasus, Sistema de verifica√ß√£o f√≠sica, </li><li>  Sinopse - Hercules, Validador de IC </li></ul></li></ul><br><h2 id="metody-funkcionalnoy-verifikacii">  M√©todos de verifica√ß√£o funcional </h2><br><p>  Verifica√ß√£o funcional - √© um conjunto de testes, permitirei dividir-me condicionalmente em tr√™s grupos (n√£o √© um dogma, √© da experi√™ncia pessoal): </p><br><ol><li>  <strong>Ramos positivos</strong> - verifica√ß√£o do comportamento em situa√ß√µes normais, regulado pela especifica√ß√£o do dispositivo ou padr√£o, etc.  I.e.  Verificamos situa√ß√µes em que tudo est√° indo bem. </li><li>  <strong>Ramifica√ß√µes negativas</strong> - verifica√ß√£o de desvios de situa√ß√µes padr√£o, mas dentro da estrutura de uma especifica√ß√£o ou padr√£o, por exemplo - uma incompatibilidade da soma de verifica√ß√£o, o n√∫mero de dados recebidos etc.  I.e.  quando algo d√° errado, mas sab√≠amos que poderia ser e sabemos como trabalhar nessa situa√ß√£o. </li><li>  <strong>Situa√ß√µes fora do padr√£o</strong> - qualquer situa√ß√£o aleat√≥ria, desde viola√ß√µes de protocolos de comunica√ß√£o, a ordem dos dados, at√© colis√µes f√≠sicas em interfaces, altera√ß√µes aleat√≥rias no estado dos elementos l√≥gicos, etc.  I.e.  √© quando tudo pode acontecer e voc√™ precisa garantir que o OB sair√° depois disso para a condi√ß√£o de trabalho. </li></ol><br><p>  Os dois primeiros est√°gios podem ser automatizados usando UVC / VIP (componente de verifica√ß√£o universal / IP de verifica√ß√£o) e rapidamente voc√™ pode aumentar o volume de v√°rios testes, incluindo os gerados automaticamente.  O terceiro est√°gio √© uma "obra-prima" na verifica√ß√£o; este est√°gio requer uma abordagem e uma experi√™ncia extraordin√°rias, √© muito dif√≠cil de automatizar, porque  a maioria das situa√ß√µes √© um algoritmo separado, talvez um script para CAD ou instru√ß√µes para verifica√ß√µes "manuais". </p><br><h3 id="tipy-metrik-funkcionalnoy-verifikacii">  Tipos de m√©tricas de verifica√ß√£o funcional </h3><br><p>  M√©tricas s√£o indicadores da cobertura de teste de um projeto.  Eles s√£o necess√°rios para entender quais outros testes precisam ser desenvolvidos para verificar poss√≠veis situa√ß√µes e quanto tempo a verifica√ß√£o pode levar [16]. </p><br><p>  Infelizmente, apenas um tipo de m√©trica √© avaliado com base no c√≥digo-fonte do projeto, a defini√ß√£o de crit√©rios para os demais tipos √© o resultado do trabalho intelectual. </p><br><p>  Al√©m disso, deve-se lembrar que a obten√ß√£o dos indicadores desejados por um tipo de m√©trica n√£o significa trabalhabilidade em geral, √© sempre necess√°rio avaliar o complexo. </p><br><p>  Tipos de m√©tricas [3]: </p><br><ul><li>  <strong>revestimento funcional</strong> .  Mostra quanto a fun√ß√£o OB foi testada.  Os crit√©rios para essa cobertura podem ser determinados pelo plano de teste e pela introdu√ß√£o de constru√ß√µes especiais (covergroup [1]) no ambiente de teste e / ou OM, monitorando se uma fun√ß√£o / a√ß√£o espec√≠fica foi ou n√£o executada, se os dados foram alterados de uma certa maneira etc.  Informa√ß√µes de projetos incorporados no c√≥digo fonte podem ser coletadas automaticamente pelo CAD. </li><li>  <strong>cobertura de c√≥digo</strong> - alterando o estado das constru√ß√µes de c√≥digo-fonte durante os testes.  Ele √© coletado automaticamente pelo CAD, n√£o requer a introdu√ß√£o de nenhuma estrutura no c√≥digo-fonte.  Por exemplo: <br><ul><li>  troca de registros (Toggle Coverage); </li><li>  atividade de cada linha de c√≥digo (Cobertura de Linha); </li><li>  atividade de express√µes (Cover de declara√ß√£o), de fato - trata-se de Cover Line, mas pode rastrear express√µes que s√£o mais de uma linha no editor; </li><li>  atividade de um segmento de c√≥digo dentro de uma declara√ß√£o ou procedimento condicional (Cobertura de bloco), uma varia√ß√£o da Cobertura de declara√ß√£o; </li><li>  atividade de todos os ramos de declara√ß√µes condicionais, como se, caso, enquanto, repita, para sempre, para, loop (Cobertura de ramo); </li><li>  altera√ß√£o de todos os estados (verdadeiro, falso) das express√µes l√≥gicas do componente (Cobertura de Express√£o); </li><li>  estado da m√°quina de estado (Cobertura de m√°quina de estado finito). </li></ul></li><li>  <strong>cobertura de reivindica√ß√µes</strong> .  As declara√ß√µes s√£o constru√ß√µes de linguagem especiais que rastreiam v√°rios eventos e seq√º√™ncias e, de acordo com crit√©rios especificados, determinam a legalidade de sua ocorr√™ncia. </li></ul><br><h3 id="metody-funkcionalnoy-verifikacii-1">  M√©todos de verifica√ß√£o funcional </h3><br><h4 id="directed-tests-method-dtm">  M√©todo de Testes Direcionados (DTM) </h4><br><p>  Testes diretos e significativos.  Se esse m√©todo for adotado no projeto, o plano de verifica√ß√£o ser√° composto de testes que visam verificar o comportamento da mat√©ria org√¢nica em pontos de interesse espec√≠ficos (estados).  Verificar todas as situa√ß√µes poss√≠veis, especialmente em projetos complexos, √© quase imposs√≠vel. <br>  Ao mesmo tempo, problemas que podem surgir em situa√ß√µes n√£o cobertas por testes n√£o s√£o detectados antes que o dispositivo seja iniciado para ser usado em condi√ß√µes reais.  Normalmente, esses testes usam m√©tricas de cobertura funcional. </p><br><h4 id="coverage-driven-verification-metric-driven-verification-cdv-mdv-17">  Verifica√ß√£o orientada para cobertura, verifica√ß√£o orientada para m√©tricas (CDV, MDV) [17] </h4><br><p>  O conceito de cria√ß√£o de testes com o objetivo de obter uma certa "cobertura de teste" de subst√¢ncias org√¢nicas.  Eles contam com m√©tricas para entender quais testes precisam ser adicionados ao plano de verifica√ß√£o para atingir os objetivos de prontid√£o do projeto. <br>  Voc√™ precisa usar as ferramentas de an√°lise de cobertura para ver o que mais adicionar ao plano de verifica√ß√£o.  De fato, se come√ßarmos a ajustar o plano de verifica√ß√£o no DTM, contando com pelo menos a "cobertura de c√≥digo", j√° podemos assumir que passamos suavemente de DTM para CDV. </p><br><h4 id="constrained-random-verification-crv">  Verifica√ß√£o aleat√≥ria restrita (CRV) </h4><br><p>  Verifica√ß√£o enviando influ√™ncias aleat√≥rias.  Estes s√£o realmente testes autom√°ticos com a gera√ß√£o de efeitos aleat√≥rios no OM, mas √© dif√≠cil imagin√°-los sem simbiose com o ABV. <br>  O m√©todo √© muito caro no come√ßo, porque  Leva muito tempo para preparar as ferramentas.  Ap√≥s a conclus√£o do est√°gio inicial de prepara√ß√£o, o teste pode ser iniciado automaticamente, repetidamente com diferentes dados iniciais.  Se uma incompatibilidade de asser√ß√£o for detectada, a equipe de desenvolvimento e verifica√ß√£o come√ßar√° a analisar o erro detectado. <br>  Em um projeto real, n√£o se pode limitar-se apenas a esse m√©todo, porque  Usando esse m√©todo, voc√™ pode coletar cobertura de c√≥digo e declara√ß√£o, e eles n√£o podem dizer nada sobre a opera√ß√£o correta do sistema operacional, ou seja,  conformidade com as especifica√ß√µes.  Deve ser complementado com testes funcionais. <br>  Para implementar essa metodologia, √© necess√°rio: </p><br><ol><li>  implementar "afirma√ß√£o" em todos os pontos importantes do c√≥digo fonte do OB e do ambiente de teste; </li><li>  desenvolver geradores de efeitos aleat√≥rios e cen√°rios de seu trabalho, ou seja,  os impactos s√£o aleat√≥rios, mas t√™m limita√ß√µes de alcance (n√£o temos tempo para resolver tudo), a ordem de arquivamento etc. </li></ol><br><h4 id="assertion-based-verification9-abv">  Verifica√ß√£o baseada em asser√ß√£o [9] (ABV) </h4><br><p>  Verifica√ß√£o com declara√ß√µes.  Provavelmente, esse nem √© um m√©todo independente, mas algum componente ou componente b√°sico dos itens acima. </p><br><p>  Uma quest√£o importante com a ABV √© como distribuir asser√ß√µes, quais s√£o melhor colocadas no c√≥digo-fonte do OB, quais devem estar no ambiente de teste. </p><br><p>  Deve-se notar imediatamente que a linguagem Verilog n√£o possui asser√ß√µes em seu padr√£o (elas podem ser criadas usando as constru√ß√µes b√°sicas da linguagem, mas s√£o necess√°rias diretrizes para o sintetizador, para que n√£o lide com a convers√£o).  As asser√ß√µes aparecem apenas no padr√£o SystemVerilog e tamb√©m estavam originalmente no padr√£o de idioma VHDL e. </p><br><p>  Eu sugiro que voc√™ se familiarize com as recomenda√ß√µes de especialistas, incluindo Clifford Cummings [12, artigos sobre SVA] sobre a distribui√ß√£o de trabalhos na reda√ß√£o deles, bem como materiais sobre ABV no site da Verification Academy [13]. </p><br><h2 id="spisok-literatury">  Refer√™ncias </h2><br><ol><li>  IEEE Std 1800TM-2012.  Padr√£o IEEE para SystemVerilog - Linguagem unificada de design, especifica√ß√£o e verifica√ß√£o de hardware </li><li>  Clive Maxfield.  Projeto FPGA.  Arquitetura, ferramentas e m√©todos.  O curso do jovem lutador.  ISBN 978-5-94120-147-1 (RUS), ISBN 0-7506-7604-3 (ENG) </li><li>  <a href="https://verificationacademy.com/cookbook/coverage" rel="nofollow">Academia de verifica√ß√£o.</a>  <a href="https://verificationacademy.com/cookbook/coverage" rel="nofollow">Livro de receitas de cobertura.</a>  <a href="https://verificationacademy.com/cookbook/coverage" rel="nofollow">Cobertura de teste profissional</a> </li><li>  Michael Keating, Pierre Bricaud.  Manual de metodologia de reutiliza√ß√£o para projetos de sistema em um chip.  Imprimir ISBN 1-4020-7141-8, eBook ISBN 0-306-47640-1 </li><li>  <a href="https://en.wikipedia.org/wiki/List_of_HDL_simulators" rel="nofollow">Lista de CAD licenciado e distribu√≠do gratuitamente</a> </li><li>  <a href="https://www.mentor.com/products/fv/resources/overview/trends-in-functional-verification-a-2016-industry-study-72f652de-b0a2-4c8e-97de-b1efbf457a36" rel="nofollow">Mentor Graphics.</a>  <a href="https://www.mentor.com/products/fv/resources/overview/trends-in-functional-verification-a-2016-industry-study-72f652de-b0a2-4c8e-97de-b1efbf457a36" rel="nofollow">Um exemplo de estat√≠sticas sobre o estado atual e o escopo da verifica√ß√£o</a> </li><li>  <a href="https://en.wikichip.org/wiki/WikiChip" rel="nofollow">WikiChip.</a>  <a href="https://en.wikichip.org/wiki/WikiChip" rel="nofollow">Chips Wikipedia</a> </li><li>  <a href="https://en.wikipedia.org/wiki/Transistor_count" rel="nofollow">Wikipedia</a>  <a href="https://en.wikipedia.org/wiki/Transistor_count" rel="nofollow">Dados generalizados sobre o n√∫mero de transistores no IC</a> </li><li>  Harry Foster, Adam Krolnik, David Lacey.  Design baseado em asser√ß√£o.Print ISBN 1-4020-8027-1, eBook ISBN 1-4020-8028-X </li><li>  Stuart Sutherland, Simon Davidmann, Peter Flake.  SystemVerilog for Design.  ISBN-10: 0-387-33399-1, eBook ISBN-10: 0-387-36495-1 </li><li>  Chris Spear, Greg Tumbush.  SystemVerilog for Verification.  ISBN da impress√£o: 978-1-4614-0714-0, eBook ISBN: 978-1-4614-0715-7 </li><li>  <a href="http://www.sunburst-design.com/papers/" rel="nofollow">Projeto Sunburst.</a>  <a href="http://www.sunburst-design.com/papers/" rel="nofollow">Artigos</a> </li><li>  <a href="https://verificationacademy.com/courses/assertion-based-verification" rel="nofollow">Academia de verifica√ß√£o.</a>  <a href="https://verificationacademy.com/courses/assertion-based-verification" rel="nofollow">Curso ABV</a> </li><li>  <a href="https://www.doulos.com/" rel="nofollow">Doulos.</a>  <a href="https://www.doulos.com/" rel="nofollow">Materiais √∫teis on-line e livros de refer√™ncia</a> </li><li>  Prakash Rashinkar, Peter Paterson, Leena Singh.  Verifica√ß√£o do sistema em um chip.  metodologia e t√©cnicas.  ISBN da impress√£o: 0-792-37279-4, ISBN do eBook: 0-306-46995-2 </li><li>  <a href="https://verificationacademy.com/courses/metrics-soc-verification" rel="nofollow">Academia de verifica√ß√£o.</a>  <a href="https://verificationacademy.com/courses/metrics-soc-verification" rel="nofollow">M√©tricas na verifica√ß√£o de SoC</a> </li><li>  <a href="https://www.doulos.com/knowhow/sysverilog/uvm/easier_uvm_guidelines/coverage-driven/" rel="nofollow">Doulos.</a>  <a href="https://www.doulos.com/knowhow/sysverilog/uvm/easier_uvm_guidelines/coverage-driven/" rel="nofollow">Metodologia de verifica√ß√£o orientada a cobertura</a> </li><li>  Doug Amos, Austin Lesea, Rene Richter.  Manual de metodologia de prototipagem baseada em FPGA: Melhores pr√°ticas em Design para prototipagem (FPMM).  ISBN da impress√£o: 978-1617300042.  <a href="https://www.synopsys.com/company/resources/synopsys-press/fpga-based-prototyping-methodology-manual.html" rel="nofollow">Baixe gratuitamente no site da Synopsys</a> </li></ol></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt481542/">https://habr.com/ru/post/pt481542/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt481532/index.html">Forensics de mem√≥ria, senhas Rubber Duck e GPO. Solu√ß√£o de problemas com r0ot-mi. Parte 2</a></li>
<li><a href="../pt481534/index.html">Delphi est√° morrendo - falso</a></li>
<li><a href="../pt481536/index.html">A hist√≥ria do sistema de nomes de dom√≠nio: protocolos de "guerra"</a></li>
<li><a href="../pt481538/index.html">20 mitos do SEO para morrer em 2020</a></li>
<li><a href="../pt481540/index.html">Recarregando texturas do OpenGLESv2 via DMABUF</a></li>
<li><a href="../pt481544/index.html">Usando uma rede neural convolucional para jogar Life (on Keras)</a></li>
<li><a href="../pt481546/index.html">A hist√≥ria do microprocessador e computador pessoal: 1947-1974</a></li>
<li><a href="../pt481548/index.html">Symbol.iterator em Javascript</a></li>
<li><a href="../pt481550/index.html">Inmarsat: recebe e decodifica um sinal de sat√©lite em casa</a></li>
<li><a href="../pt481552/index.html">PGConf.Russia 2020 em breve</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>