TimeQuest Timing Analyzer report for Ex10
Thu Dec 17 15:29:02 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'clk_div:top_clk_div|clkout'
 14. Slow 1200mV 85C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'clk_div:top_clk_div|clkout'
 17. Slow 1200mV 85C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'
 36. Slow 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'
 37. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 38. Slow 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'
 39. Slow 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 56. Fast 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'
 57. Fast 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'
 58. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 59. Fast 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'
 60. Fast 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Progagation Delay
 77. Minimum Progagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Ex10                                                               ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk_div:top_clk_div|clkout   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:top_clk_div|clkout }   ;
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; spi2dac:top_spi2dac|clk_1MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi2dac:top_spi2dac|clk_1MHz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 310.56 MHz ; 250.0 MHz       ; CLOCK_50                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 358.04 MHz ; 315.06 MHz      ; clk_div:top_clk_div|clkout   ; limit due to minimum period restriction (tmin)                ;
; 478.01 MHz ; 478.01 MHz      ; spi2dac:top_spi2dac|clk_1MHz ;                                                               ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.220 ; -51.259       ;
; clk_div:top_clk_div|clkout   ; -1.793 ; -25.779       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.092 ; -13.387       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.182 ; -0.522        ;
; clk_div:top_clk_div|clkout   ; 0.313  ; 0.000         ;
; spi2dac:top_spi2dac|clk_1MHz ; 0.324  ; 0.000         ;
+------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -38.000       ;
; clk_div:top_clk_div|clkout   ; -2.174 ; -46.088       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.000 ; -21.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.220 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.154      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.215 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.149      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.204 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.771      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.146 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.080      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.111 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.678      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.104 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.038      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.095 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.029      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.091 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.025      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.981      ;
; -1.994 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.928      ;
; -1.992 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.926      ;
; -1.981 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.428     ; 2.548      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.958 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.892      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.869      ;
; -1.923 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.857      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.793 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.106     ; 2.616      ;
; -1.778 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.091     ; 2.616      ;
; -0.927 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.862      ;
; -0.924 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.859      ;
; -0.918 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.853      ;
; -0.853 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.788      ;
; -0.815 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.750      ;
; -0.811 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.746      ;
; -0.808 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.743      ;
; -0.807 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.742      ;
; -0.802 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.737      ;
; -0.801 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.736      ;
; -0.737 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.672      ;
; -0.735 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.670      ;
; -0.699 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.634      ;
; -0.695 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.630      ;
; -0.692 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.627      ;
; -0.691 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.626      ;
; -0.687 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.622      ;
; -0.686 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.621      ;
; -0.686 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.621      ;
; -0.685 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.620      ;
; -0.681 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.616      ;
; -0.621 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.556      ;
; -0.619 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.554      ;
; -0.608 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.543      ;
; -0.583 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.518      ;
; -0.582 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.517      ;
; -0.579 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.514      ;
; -0.576 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.511      ;
; -0.575 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.510      ;
; -0.571 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.506      ;
; -0.570 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.505      ;
; -0.570 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.505      ;
; -0.570 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.505      ;
; -0.569 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.504      ;
; -0.565 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.500      ;
; -0.564 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.499      ;
; -0.505 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.440      ;
; -0.503 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.438      ;
; -0.501 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.436      ;
; -0.492 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.427      ;
; -0.467 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.402      ;
; -0.466 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.401      ;
; -0.463 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.398      ;
; -0.454 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.389      ;
; -0.453 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.388      ;
; -0.343 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.055     ; 1.283      ;
; -0.248 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.533      ;
; -0.238 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.055     ; 1.178      ;
; -0.234 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.055     ; 1.174      ;
; -0.187 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.055     ; 1.127      ;
; -0.075 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.010      ;
; -0.064 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.349      ;
; -0.064 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.256      ; 1.348      ;
; -0.056 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.991      ;
; -0.055 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.990      ;
; -0.051 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.986      ;
; -0.051 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.986      ;
; -0.050 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.985      ;
; -0.049 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.984      ;
; -0.043 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.328      ;
; -0.040 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.325      ;
; -0.040 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.975      ;
; -0.038 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.323      ;
; -0.038 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.973      ;
; -0.014 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.252      ; 1.294      ;
; -0.012 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.261      ; 1.301      ;
; -0.010 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.295      ;
; 0.021  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.256      ; 1.263      ;
; 0.064  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.252      ; 1.216      ;
; 0.095  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.840      ;
; 0.096  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.839      ;
; 0.100  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.835      ;
; 0.102  ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.833      ;
; 0.230  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.252      ; 1.050      ;
; 0.234  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.701      ;
; 0.235  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.700      ;
; 0.235  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 0.700      ;
; 0.235  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.256      ; 1.049      ;
; 0.245  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.252      ; 1.035      ;
; 0.252  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.261      ; 1.037      ;
; 0.288  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.261      ; 1.001      ;
; 0.289  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.261      ; 1.000      ;
; 0.291  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.256      ; 0.993      ;
; 0.294  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.261      ; 0.995      ;
; 0.295  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.261      ; 0.994      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.092 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.025      ;
; -1.092 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.025      ;
; -1.092 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.025      ;
; -1.092 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.025      ;
; -1.092 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.025      ;
; -1.084 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.017      ;
; -1.084 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 2.017      ;
; -0.923 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.856      ;
; -0.923 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.856      ;
; -0.923 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.856      ;
; -0.923 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.856      ;
; -0.923 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.856      ;
; -0.826 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.759      ;
; -0.826 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.759      ;
; -0.826 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.759      ;
; -0.826 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.759      ;
; -0.826 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.759      ;
; -0.748 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.398     ; 1.345      ;
; -0.679 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.409     ; 1.265      ;
; -0.633 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.289      ; 1.917      ;
; -0.620 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.409     ; 1.206      ;
; -0.618 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.551      ;
; -0.618 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.551      ;
; -0.618 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.551      ;
; -0.618 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.551      ;
; -0.618 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.551      ;
; -0.582 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.514      ;
; -0.568 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.500      ;
; -0.548 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.480      ;
; -0.547 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.409     ; 1.133      ;
; -0.534 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.466      ;
; -0.509 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.442      ;
; -0.501 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.434      ;
; -0.492 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.409     ; 1.078      ;
; -0.490 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.423      ;
; -0.484 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.417      ;
; -0.476 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.409      ;
; -0.475 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.409     ; 1.061      ;
; -0.451 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.375      ;
; -0.451 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.375      ;
; -0.451 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.375      ;
; -0.451 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.375      ;
; -0.451 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.375      ;
; -0.448 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.409     ; 1.034      ;
; -0.436 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.368      ;
; -0.421 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.353      ;
; -0.419 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.351      ;
; -0.416 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.348      ;
; -0.406 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.426     ; 0.975      ;
; -0.400 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.332      ;
; -0.394 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 1.326      ;
; -0.374 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.297      ;
; -0.360 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.283      ;
; -0.359 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.282      ;
; -0.340 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.273      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.409     ; 0.924      ;
; -0.329 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.252      ;
; -0.322 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.245      ;
; -0.316 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.239      ;
; -0.315 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.248      ;
; -0.243 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.176      ;
; -0.221 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.154      ;
; -0.218 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.151      ;
; -0.185 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 1.118      ;
; -0.083 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.287      ; 1.365      ;
; -0.083 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.287      ; 1.365      ;
; -0.076 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 0.999      ;
; -0.072 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.996      ;
; -0.069 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 0.992      ;
; -0.065 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 0.988      ;
; -0.058 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 0.981      ;
; -0.055 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.076     ; 0.974      ;
; -0.054 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.988      ;
; -0.054 ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.988      ;
; -0.054 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.988      ;
; -0.052 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.986      ;
; -0.038 ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.972      ;
; -0.038 ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.972      ;
; -0.036 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 0.969      ;
; -0.032 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.062     ; 0.965      ;
; -0.020 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.288      ; 1.293      ;
; -0.019 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.288      ; 1.292      ;
; 0.004  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.059     ; 0.932      ;
; 0.032  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.059     ; 0.904      ;
; 0.107  ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.828      ;
; 0.164  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.760      ;
; 0.165  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.759      ;
; 0.247  ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.687      ;
; 0.248  ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.686      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                 ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.182 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.409      ; 2.613      ;
; -0.158 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.407      ; 2.635      ;
; -0.103 ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 2.404      ; 2.687      ;
; -0.079 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.407      ; 2.714      ;
; 0.339  ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.409      ; 2.634      ;
; 0.359  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.405  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.061      ; 0.653      ;
; 0.405  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.061      ; 0.653      ;
; 0.410  ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; -0.500       ; 2.404      ; 2.700      ;
; 0.415  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.407      ; 2.708      ;
; 0.469  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.054      ;
; 0.480  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.064      ;
; 0.481  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.065      ;
; 0.481  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.066      ;
; 0.486  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.071      ;
; 0.486  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.070      ;
; 0.490  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.407      ; 2.783      ;
; 0.505  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.723      ;
; 0.507  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.725      ;
; 0.507  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.725      ;
; 0.539  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.757      ;
; 0.543  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.776      ;
; 0.543  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.776      ;
; 0.544  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.777      ;
; 0.544  ; clk_div:top_clk_div|count[17]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.777      ;
; 0.549  ; clk_div:top_clk_div|count[20]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.782      ;
; 0.556  ; clk_div:top_clk_div|count[11]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.789      ;
; 0.558  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[14]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.779      ;
; 0.562  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.780      ;
; 0.563  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.781      ;
; 0.563  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.781      ;
; 0.564  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.782      ;
; 0.572  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[7]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.791      ;
; 0.578  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.163      ;
; 0.580  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.164      ;
; 0.585  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.803      ;
; 0.589  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[0]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.807      ;
; 0.590  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.174      ;
; 0.591  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.176      ;
; 0.592  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.176      ;
; 0.593  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.811      ;
; 0.593  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.177      ;
; 0.595  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.180      ;
; 0.598  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.182      ;
; 0.598  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.182      ;
; 0.608  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.061      ; 0.856      ;
; 0.663  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.881      ;
; 0.691  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.275      ;
; 0.692  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.277      ;
; 0.692  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.276      ;
; 0.693  ; clk_div:top_clk_div|count[9]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.926      ;
; 0.697  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|dac_start              ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.061      ; 0.945      ;
; 0.699  ; clk_div:top_clk_div|count[21]              ; clk_div:top_clk_div|count[21]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.917      ;
; 0.701  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.286      ;
; 0.703  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[13]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.921      ;
; 0.703  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.287      ;
; 0.705  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.289      ;
; 0.705  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.290      ;
; 0.708  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.292      ;
; 0.710  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.294      ;
; 0.710  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.294      ;
; 0.715  ; clk_div:top_clk_div|count[12]              ; clk_div:top_clk_div|count[12]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.933      ;
; 0.719  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.303      ;
; 0.743  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.961      ;
; 0.760  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.978      ;
; 0.775  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.993      ;
; 0.779  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.997      ;
; 0.779  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.997      ;
; 0.802  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.386      ;
; 0.803  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.387      ;
; 0.804  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.388      ;
; 0.814  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.399      ;
; 0.819  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.404      ;
; 0.820  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.404      ;
; 0.822  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.406      ;
; 0.830  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.064      ;
; 0.831  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.064      ;
; 0.831  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.427      ; 1.415      ;
; 0.833  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.418      ;
; 0.833  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.066      ;
; 0.834  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.052      ;
; 0.834  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.067      ;
; 0.835  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.053      ;
; 0.846  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.064      ;
; 0.848  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.066      ;
; 0.850  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.068      ;
; 0.850  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.068      ;
; 0.850  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.068      ;
; 0.851  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.069      ;
; 0.852  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.070      ;
; 0.859  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.077      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.313 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.380      ; 0.880      ;
; 0.314 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.380      ; 0.881      ;
; 0.316 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.380      ; 0.883      ;
; 0.320 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.380      ; 0.887      ;
; 0.322 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.401      ; 0.910      ;
; 0.330 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.375      ; 0.892      ;
; 0.337 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.401      ; 0.925      ;
; 0.350 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.380      ; 0.917      ;
; 0.378 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.375      ; 0.940      ;
; 0.383 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.600      ;
; 0.384 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.601      ;
; 0.385 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.602      ;
; 0.487 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.704      ;
; 0.488 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.705      ;
; 0.489 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.706      ;
; 0.504 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.401      ; 1.092      ;
; 0.516 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.733      ;
; 0.558 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.406      ; 1.151      ;
; 0.560 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.777      ;
; 0.561 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.778      ;
; 0.561 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.778      ;
; 0.562 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.779      ;
; 0.564 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.781      ;
; 0.565 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.782      ;
; 0.572 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.401      ; 1.160      ;
; 0.574 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.791      ;
; 0.574 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.791      ;
; 0.581 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.406      ; 1.174      ;
; 0.587 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 0.804      ;
; 0.600 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.406      ; 1.193      ;
; 0.600 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.380      ; 1.167      ;
; 0.601 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.406      ; 1.194      ;
; 0.601 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.375      ; 1.163      ;
; 0.621 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.406      ; 1.214      ;
; 0.655 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.375      ; 1.217      ;
; 0.781 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.065      ; 1.003      ;
; 0.795 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.406      ; 1.388      ;
; 0.831 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.065      ; 1.053      ;
; 0.834 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.065      ; 1.056      ;
; 0.834 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.051      ;
; 0.835 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.052      ;
; 0.836 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.053      ;
; 0.837 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.054      ;
; 0.850 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.067      ;
; 0.851 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.068      ;
; 0.853 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.070      ;
; 0.861 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.078      ;
; 0.863 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.080      ;
; 0.863 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.080      ;
; 0.865 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.082      ;
; 0.865 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.082      ;
; 0.911 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.065      ; 1.133      ;
; 0.944 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.161      ;
; 0.945 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.162      ;
; 0.946 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.163      ;
; 0.947 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.164      ;
; 0.947 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.164      ;
; 0.948 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.165      ;
; 0.949 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.166      ;
; 0.963 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.180      ;
; 0.965 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.182      ;
; 0.973 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.190      ;
; 0.975 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.192      ;
; 0.975 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.192      ;
; 0.975 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.192      ;
; 0.977 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.194      ;
; 1.057 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.274      ;
; 1.058 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.275      ;
; 1.059 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.276      ;
; 1.060 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.277      ;
; 1.061 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.278      ;
; 1.075 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.292      ;
; 1.085 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.302      ;
; 1.087 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.304      ;
; 1.087 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.304      ;
; 1.089 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.306      ;
; 1.170 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.387      ;
; 1.171 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.388      ;
; 1.173 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.390      ;
; 1.197 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.414      ;
; 1.199 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.416      ;
; 1.199 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.416      ;
; 1.283 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.500      ;
; 1.309 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.060      ; 1.526      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.314 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.041      ; 2.514      ;
; 2.329 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 2.514      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.324 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 0.649      ;
; 0.326 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 0.651      ;
; 0.373 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.591      ;
; 0.375 ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.593      ;
; 0.394 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.613      ;
; 0.396 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.501      ; 1.084      ;
; 0.397 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.501      ; 1.085      ;
; 0.487 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.184      ; 0.848      ;
; 0.511 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.184      ; 0.872      ;
; 0.515 ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.063      ; 0.735      ;
; 0.535 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 0.858      ;
; 0.539 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.076      ; 0.772      ;
; 0.543 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 0.866      ;
; 0.553 ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 0.876      ;
; 0.554 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 0.877      ;
; 0.555 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.773      ;
; 0.556 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 0.881      ;
; 0.557 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.776      ;
; 0.561 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.780      ;
; 0.563 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.782      ;
; 0.577 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.796      ;
; 0.598 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.817      ;
; 0.599 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.818      ;
; 0.626 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.425      ; 1.208      ;
; 0.627 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.425      ; 1.209      ;
; 0.744 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 0.963      ;
; 0.744 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 1.067      ;
; 0.749 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 1.072      ;
; 0.753 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 1.076      ;
; 0.757 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 1.080      ;
; 0.759 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 1.082      ;
; 0.774 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.136      ; 1.097      ;
; 0.802 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.021      ;
; 0.812 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.031      ;
; 0.833 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.054      ;
; 0.835 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.054      ;
; 0.847 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.069      ;
; 0.852 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.071      ;
; 0.869 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.181     ; 0.865      ;
; 0.904 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.289     ; 0.772      ;
; 0.914 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.133      ;
; 0.918 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 1.243      ;
; 0.918 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 1.243      ;
; 0.918 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 1.243      ;
; 0.918 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 1.243      ;
; 0.918 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.138      ; 1.243      ;
; 0.937 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.156      ;
; 0.943 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.162      ;
; 0.945 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.164      ;
; 0.951 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.181     ; 0.947      ;
; 0.959 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.178      ;
; 0.961 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.180      ;
; 0.974 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.191      ;
; 0.977 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.194      ;
; 0.977 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.181     ; 0.973      ;
; 0.985 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.202      ;
; 0.989 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.181     ; 0.985      ;
; 0.990 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.207      ;
; 0.991 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.208      ;
; 0.992 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.209      ;
; 1.055 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.272      ;
; 1.065 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.282      ;
; 1.073 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.181     ; 1.069      ;
; 1.074 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.291      ;
; 1.075 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.292      ;
; 1.075 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.294      ;
; 1.076 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.295      ;
; 1.085 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.304      ;
; 1.098 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.317      ;
; 1.099 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.318      ;
; 1.117 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.426      ; 1.700      ;
; 1.128 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.181     ; 1.124      ;
; 1.179 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.398      ;
; 1.179 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.398      ;
; 1.179 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.398      ;
; 1.179 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.398      ;
; 1.186 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.181     ; 1.182      ;
; 1.229 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.170     ; 1.236      ;
; 1.534 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.753      ;
; 1.534 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.753      ;
; 1.695 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.914      ;
; 1.696 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.915      ;
; 1.696 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.915      ;
; 1.696 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.062      ; 1.915      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[10]|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[11]|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[17]|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[20]|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[6]|clk                   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[8]|clk                   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[9]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|clk_1MHz|clk                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[0]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[1]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[2]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[3]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[4]|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|clkout|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[0]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[12]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[13]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[14]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[15]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[16]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[18]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[19]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[1]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[21]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[2]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[3]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[4]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[5]|clk                   ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'                                                                                                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.184  ; 0.414        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.186  ; 0.416        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.188  ; 0.418        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.334  ; 0.564        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.336  ; 0.566        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_rom|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[0]|clk                                                                                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[1]|clk                                                                                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[2]|clk                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[6]|clk          ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[7]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_cs|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_ld|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[0]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[1]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[2]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[3]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[4]|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 3.039 ; 3.561 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 2.926 ; 3.214 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 3.039 ; 3.561 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 3.007 ; 3.294 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 2.605 ; 3.108 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 2.983 ; 3.311 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 2.452 ; 2.950 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 2.839 ; 3.122 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 2.782 ; 3.311 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 2.769 ; 3.115 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 2.278 ; 2.734 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -1.387 ; -1.802 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -1.485 ; -1.907 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -1.726 ; -2.176 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -1.664 ; -2.099 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -1.421 ; -1.853 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -1.751 ; -2.227 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -1.387 ; -1.802 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -1.725 ; -2.157 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -1.815 ; -2.260 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -1.769 ; -2.268 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -1.756 ; -2.199 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 6.872 ; 6.783 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 6.907 ; 7.042 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 6.230 ; 6.223 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 7.671 ; 7.928 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.861 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 6.667 ; 6.585 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 6.703 ; 6.831 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 6.054 ; 6.045 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 7.367 ; 3.817 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.785 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 10.569 ; 10.541 ; 11.075 ; 11.047 ;
; SW[0]      ; HEX0_D[1]   ; 10.546 ; 10.543 ; 11.052 ; 11.049 ;
; SW[0]      ; HEX0_D[2]   ; 10.936 ; 10.848 ; 11.442 ; 11.354 ;
; SW[0]      ; HEX0_D[3]   ; 10.919 ; 10.857 ; 11.425 ; 11.363 ;
; SW[0]      ; HEX0_D[4]   ; 10.909 ; 10.843 ; 11.415 ; 11.349 ;
; SW[0]      ; HEX0_D[5]   ; 10.995 ; 10.942 ; 11.501 ; 11.448 ;
; SW[0]      ; HEX0_D[6]   ; 10.886 ; 10.916 ; 11.392 ; 11.422 ;
; SW[0]      ; HEX1_D[0]   ; 10.822 ; 10.759 ; 11.328 ; 11.265 ;
; SW[0]      ; HEX1_D[1]   ; 10.799 ; 10.781 ; 11.305 ; 11.287 ;
; SW[0]      ; HEX1_D[2]   ; 11.015 ; 10.934 ; 11.521 ; 11.440 ;
; SW[0]      ; HEX1_D[3]   ; 10.857 ; 10.789 ; 11.363 ; 11.295 ;
; SW[0]      ; HEX1_D[4]   ; 10.837 ; 10.773 ; 11.343 ; 11.279 ;
; SW[0]      ; HEX1_D[5]   ; 11.273 ; 11.199 ; 11.779 ; 11.705 ;
; SW[0]      ; HEX1_D[6]   ; 11.043 ; 11.072 ; 11.549 ; 11.578 ;
; SW[0]      ; HEX2_D[0]   ; 11.711 ; 11.644 ; 12.217 ; 12.150 ;
; SW[0]      ; HEX2_D[1]   ; 11.529 ; 11.503 ; 12.035 ; 12.009 ;
; SW[0]      ; HEX2_D[2]   ; 11.655 ; 11.622 ; 12.161 ; 12.128 ;
; SW[0]      ; HEX2_D[3]   ; 11.543 ; 11.480 ; 12.049 ; 11.986 ;
; SW[0]      ; HEX2_D[4]   ; 11.568 ; 11.503 ; 12.074 ; 12.009 ;
; SW[0]      ; HEX2_D[5]   ; 11.559 ; 11.486 ; 12.065 ; 11.992 ;
; SW[0]      ; HEX2_D[6]   ; 11.854 ; 11.924 ; 12.360 ; 12.430 ;
; SW[0]      ; HEX3_D[0]   ; 11.644 ; 11.556 ; 12.150 ; 12.062 ;
; SW[0]      ; HEX3_D[2]   ; 11.625 ; 11.553 ; 12.131 ; 12.059 ;
; SW[0]      ; HEX3_D[3]   ; 11.652 ; 11.563 ; 12.158 ; 12.069 ;
; SW[0]      ; HEX3_D[4]   ; 10.952 ; 10.877 ; 11.458 ; 11.383 ;
; SW[0]      ; HEX3_D[5]   ; 11.803 ; 11.654 ; 12.309 ; 12.160 ;
; SW[0]      ; HEX3_D[6]   ; 10.713 ; 10.878 ; 11.219 ; 11.384 ;
; SW[1]      ; HEX0_D[0]   ; 10.287 ; 10.259 ; 10.728 ; 10.700 ;
; SW[1]      ; HEX0_D[1]   ; 10.264 ; 10.261 ; 10.705 ; 10.702 ;
; SW[1]      ; HEX0_D[2]   ; 10.654 ; 10.566 ; 11.095 ; 11.007 ;
; SW[1]      ; HEX0_D[3]   ; 10.637 ; 10.575 ; 11.078 ; 11.016 ;
; SW[1]      ; HEX0_D[4]   ; 10.627 ; 10.561 ; 11.068 ; 11.002 ;
; SW[1]      ; HEX0_D[5]   ; 10.713 ; 10.660 ; 11.154 ; 11.101 ;
; SW[1]      ; HEX0_D[6]   ; 10.604 ; 10.634 ; 11.045 ; 11.075 ;
; SW[1]      ; HEX1_D[0]   ; 10.540 ; 10.477 ; 10.981 ; 10.918 ;
; SW[1]      ; HEX1_D[1]   ; 10.517 ; 10.499 ; 10.958 ; 10.940 ;
; SW[1]      ; HEX1_D[2]   ; 10.733 ; 10.652 ; 11.174 ; 11.093 ;
; SW[1]      ; HEX1_D[3]   ; 10.575 ; 10.507 ; 11.016 ; 10.948 ;
; SW[1]      ; HEX1_D[4]   ; 10.555 ; 10.491 ; 10.996 ; 10.932 ;
; SW[1]      ; HEX1_D[5]   ; 10.991 ; 10.917 ; 11.432 ; 11.358 ;
; SW[1]      ; HEX1_D[6]   ; 10.761 ; 10.790 ; 11.202 ; 11.231 ;
; SW[1]      ; HEX2_D[0]   ; 11.429 ; 11.362 ; 11.870 ; 11.803 ;
; SW[1]      ; HEX2_D[1]   ; 11.247 ; 11.221 ; 11.688 ; 11.662 ;
; SW[1]      ; HEX2_D[2]   ; 11.373 ; 11.340 ; 11.814 ; 11.781 ;
; SW[1]      ; HEX2_D[3]   ; 11.261 ; 11.198 ; 11.702 ; 11.639 ;
; SW[1]      ; HEX2_D[4]   ; 11.286 ; 11.221 ; 11.727 ; 11.662 ;
; SW[1]      ; HEX2_D[5]   ; 11.277 ; 11.204 ; 11.718 ; 11.645 ;
; SW[1]      ; HEX2_D[6]   ; 11.572 ; 11.642 ; 12.013 ; 12.083 ;
; SW[1]      ; HEX3_D[0]   ; 11.362 ; 11.274 ; 11.803 ; 11.715 ;
; SW[1]      ; HEX3_D[2]   ; 11.343 ; 11.271 ; 11.784 ; 11.712 ;
; SW[1]      ; HEX3_D[3]   ; 11.370 ; 11.281 ; 11.811 ; 11.722 ;
; SW[1]      ; HEX3_D[4]   ; 10.670 ; 10.595 ; 11.111 ; 11.036 ;
; SW[1]      ; HEX3_D[5]   ; 11.521 ; 11.372 ; 11.962 ; 11.813 ;
; SW[1]      ; HEX3_D[6]   ; 10.431 ; 10.596 ; 10.872 ; 11.037 ;
; SW[2]      ; HEX0_D[0]   ; 10.528 ; 10.500 ; 10.985 ; 10.957 ;
; SW[2]      ; HEX0_D[1]   ; 10.505 ; 10.502 ; 10.962 ; 10.959 ;
; SW[2]      ; HEX0_D[2]   ; 10.895 ; 10.807 ; 11.352 ; 11.264 ;
; SW[2]      ; HEX0_D[3]   ; 10.878 ; 10.816 ; 11.335 ; 11.273 ;
; SW[2]      ; HEX0_D[4]   ; 10.868 ; 10.802 ; 11.325 ; 11.259 ;
; SW[2]      ; HEX0_D[5]   ; 10.954 ; 10.901 ; 11.411 ; 11.358 ;
; SW[2]      ; HEX0_D[6]   ; 10.845 ; 10.875 ; 11.302 ; 11.332 ;
; SW[2]      ; HEX1_D[0]   ; 10.820 ; 10.757 ; 11.276 ; 11.213 ;
; SW[2]      ; HEX1_D[1]   ; 10.797 ; 10.779 ; 11.253 ; 11.235 ;
; SW[2]      ; HEX1_D[2]   ; 11.013 ; 10.932 ; 11.469 ; 11.388 ;
; SW[2]      ; HEX1_D[3]   ; 10.855 ; 10.787 ; 11.311 ; 11.243 ;
; SW[2]      ; HEX1_D[4]   ; 10.835 ; 10.771 ; 11.291 ; 11.227 ;
; SW[2]      ; HEX1_D[5]   ; 11.271 ; 11.197 ; 11.727 ; 11.653 ;
; SW[2]      ; HEX1_D[6]   ; 11.041 ; 11.070 ; 11.497 ; 11.526 ;
; SW[2]      ; HEX2_D[0]   ; 11.691 ; 11.632 ; 12.147 ; 12.088 ;
; SW[2]      ; HEX2_D[1]   ; 11.527 ; 11.501 ; 11.983 ; 11.957 ;
; SW[2]      ; HEX2_D[2]   ; 11.653 ; 11.620 ; 12.109 ; 12.076 ;
; SW[2]      ; HEX2_D[3]   ; 11.535 ; 11.475 ; 11.991 ; 11.931 ;
; SW[2]      ; HEX2_D[4]   ; 11.543 ; 11.494 ; 11.999 ; 11.950 ;
; SW[2]      ; HEX2_D[5]   ; 11.557 ; 11.484 ; 12.013 ; 11.940 ;
; SW[2]      ; HEX2_D[6]   ; 11.852 ; 11.922 ; 12.308 ; 12.378 ;
; SW[2]      ; HEX3_D[0]   ; 11.642 ; 11.554 ; 12.098 ; 12.010 ;
; SW[2]      ; HEX3_D[2]   ; 11.623 ; 11.551 ; 12.079 ; 12.007 ;
; SW[2]      ; HEX3_D[3]   ; 11.650 ; 11.561 ; 12.106 ; 12.017 ;
; SW[2]      ; HEX3_D[4]   ; 10.950 ; 10.875 ; 11.406 ; 11.331 ;
; SW[2]      ; HEX3_D[5]   ; 11.762 ; 11.652 ; 12.219 ; 12.108 ;
; SW[2]      ; HEX3_D[6]   ; 10.711 ; 10.837 ; 11.167 ; 11.294 ;
; SW[3]      ; HEX0_D[0]   ; 10.317 ; 10.289 ; 10.781 ; 10.753 ;
; SW[3]      ; HEX0_D[1]   ; 10.294 ; 10.291 ; 10.758 ; 10.755 ;
; SW[3]      ; HEX0_D[2]   ; 10.684 ; 10.596 ; 11.148 ; 11.060 ;
; SW[3]      ; HEX0_D[3]   ; 10.667 ; 10.605 ; 11.131 ; 11.069 ;
; SW[3]      ; HEX0_D[4]   ; 10.657 ; 10.591 ; 11.121 ; 11.055 ;
; SW[3]      ; HEX0_D[5]   ; 10.743 ; 10.690 ; 11.207 ; 11.154 ;
; SW[3]      ; HEX0_D[6]   ; 10.634 ; 10.664 ; 11.098 ; 11.128 ;
; SW[3]      ; HEX1_D[0]   ; 10.570 ; 10.507 ; 11.034 ; 10.971 ;
; SW[3]      ; HEX1_D[1]   ; 10.547 ; 10.529 ; 11.011 ; 10.993 ;
; SW[3]      ; HEX1_D[2]   ; 10.763 ; 10.682 ; 11.227 ; 11.146 ;
; SW[3]      ; HEX1_D[3]   ; 10.605 ; 10.537 ; 11.069 ; 11.001 ;
; SW[3]      ; HEX1_D[4]   ; 10.585 ; 10.521 ; 11.049 ; 10.985 ;
; SW[3]      ; HEX1_D[5]   ; 11.021 ; 10.947 ; 11.485 ; 11.411 ;
; SW[3]      ; HEX1_D[6]   ; 10.791 ; 10.820 ; 11.255 ; 11.284 ;
; SW[3]      ; HEX2_D[0]   ; 11.459 ; 11.392 ; 11.923 ; 11.856 ;
; SW[3]      ; HEX2_D[1]   ; 11.277 ; 11.251 ; 11.741 ; 11.715 ;
; SW[3]      ; HEX2_D[2]   ; 11.403 ; 11.370 ; 11.867 ; 11.834 ;
; SW[3]      ; HEX2_D[3]   ; 11.291 ; 11.228 ; 11.755 ; 11.692 ;
; SW[3]      ; HEX2_D[4]   ; 11.316 ; 11.251 ; 11.780 ; 11.715 ;
; SW[3]      ; HEX2_D[5]   ; 11.307 ; 11.234 ; 11.771 ; 11.698 ;
; SW[3]      ; HEX2_D[6]   ; 11.602 ; 11.672 ; 12.066 ; 12.136 ;
; SW[3]      ; HEX3_D[0]   ; 11.392 ; 11.304 ; 11.856 ; 11.768 ;
; SW[3]      ; HEX3_D[2]   ; 11.373 ; 11.301 ; 11.837 ; 11.765 ;
; SW[3]      ; HEX3_D[3]   ; 11.400 ; 11.311 ; 11.864 ; 11.775 ;
; SW[3]      ; HEX3_D[4]   ; 10.700 ; 10.625 ; 11.164 ; 11.089 ;
; SW[3]      ; HEX3_D[5]   ; 11.551 ; 11.402 ; 12.015 ; 11.866 ;
; SW[3]      ; HEX3_D[6]   ; 10.461 ; 10.626 ; 10.925 ; 11.090 ;
; SW[4]      ; HEX0_D[0]   ; 9.763  ; 9.735  ; 10.230 ; 10.202 ;
; SW[4]      ; HEX0_D[1]   ; 9.740  ; 9.737  ; 10.207 ; 10.204 ;
; SW[4]      ; HEX0_D[2]   ; 10.130 ; 10.042 ; 10.597 ; 10.509 ;
; SW[4]      ; HEX0_D[3]   ; 10.113 ; 10.051 ; 10.580 ; 10.518 ;
; SW[4]      ; HEX0_D[4]   ; 10.103 ; 10.037 ; 10.570 ; 10.504 ;
; SW[4]      ; HEX0_D[5]   ; 10.189 ; 10.136 ; 10.656 ; 10.603 ;
; SW[4]      ; HEX0_D[6]   ; 10.080 ; 10.110 ; 10.547 ; 10.577 ;
; SW[4]      ; HEX1_D[0]   ; 10.580 ; 10.517 ; 11.041 ; 10.978 ;
; SW[4]      ; HEX1_D[1]   ; 10.557 ; 10.539 ; 11.018 ; 11.000 ;
; SW[4]      ; HEX1_D[2]   ; 10.773 ; 10.700 ; 11.234 ; 11.161 ;
; SW[4]      ; HEX1_D[3]   ; 10.615 ; 10.547 ; 11.076 ; 11.008 ;
; SW[4]      ; HEX1_D[4]   ; 10.595 ; 10.531 ; 11.056 ; 10.992 ;
; SW[4]      ; HEX1_D[5]   ; 11.031 ; 10.957 ; 11.492 ; 11.418 ;
; SW[4]      ; HEX1_D[6]   ; 10.801 ; 10.830 ; 11.262 ; 11.291 ;
; SW[4]      ; HEX2_D[0]   ; 11.485 ; 11.418 ; 11.946 ; 11.879 ;
; SW[4]      ; HEX2_D[1]   ; 11.295 ; 11.261 ; 11.756 ; 11.722 ;
; SW[4]      ; HEX2_D[2]   ; 11.413 ; 11.380 ; 11.874 ; 11.841 ;
; SW[4]      ; HEX2_D[3]   ; 11.317 ; 11.254 ; 11.778 ; 11.715 ;
; SW[4]      ; HEX2_D[4]   ; 11.342 ; 11.277 ; 11.803 ; 11.738 ;
; SW[4]      ; HEX2_D[5]   ; 11.317 ; 11.244 ; 11.778 ; 11.705 ;
; SW[4]      ; HEX2_D[6]   ; 11.612 ; 11.687 ; 12.073 ; 12.148 ;
; SW[4]      ; HEX3_D[0]   ; 11.402 ; 11.320 ; 11.863 ; 11.781 ;
; SW[4]      ; HEX3_D[2]   ; 11.383 ; 11.311 ; 11.844 ; 11.772 ;
; SW[4]      ; HEX3_D[3]   ; 11.410 ; 11.327 ; 11.871 ; 11.788 ;
; SW[4]      ; HEX3_D[4]   ; 10.710 ; 10.635 ; 11.171 ; 11.096 ;
; SW[4]      ; HEX3_D[5]   ; 11.577 ; 11.412 ; 12.038 ; 11.873 ;
; SW[4]      ; HEX3_D[6]   ; 10.471 ; 10.652 ; 10.932 ; 11.113 ;
; SW[5]      ; HEX0_D[0]   ; 10.047 ; 10.019 ; 10.720 ; 10.692 ;
; SW[5]      ; HEX0_D[1]   ; 10.024 ; 10.021 ; 10.697 ; 10.694 ;
; SW[5]      ; HEX0_D[2]   ; 10.414 ; 10.326 ; 11.087 ; 10.999 ;
; SW[5]      ; HEX0_D[3]   ; 10.397 ; 10.335 ; 11.070 ; 11.008 ;
; SW[5]      ; HEX0_D[4]   ; 10.387 ; 10.321 ; 11.060 ; 10.994 ;
; SW[5]      ; HEX0_D[5]   ; 10.473 ; 10.420 ; 11.146 ; 11.093 ;
; SW[5]      ; HEX0_D[6]   ; 10.364 ; 10.394 ; 11.037 ; 11.067 ;
; SW[5]      ; HEX1_D[0]   ; 10.835 ; 10.772 ; 11.278 ; 11.215 ;
; SW[5]      ; HEX1_D[1]   ; 10.812 ; 10.794 ; 11.255 ; 11.237 ;
; SW[5]      ; HEX1_D[2]   ; 11.028 ; 10.955 ; 11.471 ; 11.398 ;
; SW[5]      ; HEX1_D[3]   ; 10.870 ; 10.802 ; 11.313 ; 11.245 ;
; SW[5]      ; HEX1_D[4]   ; 10.850 ; 10.786 ; 11.293 ; 11.229 ;
; SW[5]      ; HEX1_D[5]   ; 11.286 ; 11.212 ; 11.729 ; 11.655 ;
; SW[5]      ; HEX1_D[6]   ; 11.056 ; 11.085 ; 11.499 ; 11.528 ;
; SW[5]      ; HEX2_D[0]   ; 11.740 ; 11.673 ; 12.183 ; 12.116 ;
; SW[5]      ; HEX2_D[1]   ; 11.550 ; 11.516 ; 11.993 ; 11.959 ;
; SW[5]      ; HEX2_D[2]   ; 11.668 ; 11.635 ; 12.111 ; 12.078 ;
; SW[5]      ; HEX2_D[3]   ; 11.572 ; 11.509 ; 12.015 ; 11.952 ;
; SW[5]      ; HEX2_D[4]   ; 11.597 ; 11.532 ; 12.040 ; 11.975 ;
; SW[5]      ; HEX2_D[5]   ; 11.572 ; 11.499 ; 12.015 ; 11.942 ;
; SW[5]      ; HEX2_D[6]   ; 11.867 ; 11.942 ; 12.310 ; 12.385 ;
; SW[5]      ; HEX3_D[0]   ; 11.657 ; 11.575 ; 12.100 ; 12.018 ;
; SW[5]      ; HEX3_D[2]   ; 11.638 ; 11.566 ; 12.081 ; 12.009 ;
; SW[5]      ; HEX3_D[3]   ; 11.665 ; 11.582 ; 12.108 ; 12.025 ;
; SW[5]      ; HEX3_D[4]   ; 10.965 ; 10.890 ; 11.408 ; 11.333 ;
; SW[5]      ; HEX3_D[5]   ; 11.832 ; 11.667 ; 12.275 ; 12.110 ;
; SW[5]      ; HEX3_D[6]   ; 10.726 ; 10.907 ; 11.169 ; 11.350 ;
; SW[6]      ; HEX0_D[0]   ; 9.857  ; 9.829  ; 10.287 ; 10.259 ;
; SW[6]      ; HEX0_D[1]   ; 9.834  ; 9.831  ; 10.264 ; 10.261 ;
; SW[6]      ; HEX0_D[2]   ; 10.224 ; 10.136 ; 10.654 ; 10.566 ;
; SW[6]      ; HEX0_D[3]   ; 10.207 ; 10.145 ; 10.637 ; 10.575 ;
; SW[6]      ; HEX0_D[4]   ; 10.197 ; 10.131 ; 10.627 ; 10.561 ;
; SW[6]      ; HEX0_D[5]   ; 10.283 ; 10.230 ; 10.713 ; 10.660 ;
; SW[6]      ; HEX0_D[6]   ; 10.174 ; 10.204 ; 10.604 ; 10.634 ;
; SW[6]      ; HEX1_D[0]   ; 10.574 ; 10.511 ; 11.022 ; 10.959 ;
; SW[6]      ; HEX1_D[1]   ; 10.551 ; 10.533 ; 10.999 ; 10.981 ;
; SW[6]      ; HEX1_D[2]   ; 10.767 ; 10.686 ; 11.215 ; 11.134 ;
; SW[6]      ; HEX1_D[3]   ; 10.609 ; 10.541 ; 11.057 ; 10.989 ;
; SW[6]      ; HEX1_D[4]   ; 10.589 ; 10.525 ; 11.037 ; 10.973 ;
; SW[6]      ; HEX1_D[5]   ; 11.025 ; 10.951 ; 11.473 ; 11.399 ;
; SW[6]      ; HEX1_D[6]   ; 10.795 ; 10.824 ; 11.243 ; 11.272 ;
; SW[6]      ; HEX2_D[0]   ; 11.445 ; 11.386 ; 11.893 ; 11.834 ;
; SW[6]      ; HEX2_D[1]   ; 11.281 ; 11.255 ; 11.729 ; 11.703 ;
; SW[6]      ; HEX2_D[2]   ; 11.407 ; 11.374 ; 11.855 ; 11.822 ;
; SW[6]      ; HEX2_D[3]   ; 11.289 ; 11.229 ; 11.737 ; 11.677 ;
; SW[6]      ; HEX2_D[4]   ; 11.297 ; 11.248 ; 11.745 ; 11.696 ;
; SW[6]      ; HEX2_D[5]   ; 11.311 ; 11.238 ; 11.759 ; 11.686 ;
; SW[6]      ; HEX2_D[6]   ; 11.606 ; 11.676 ; 12.054 ; 12.124 ;
; SW[6]      ; HEX3_D[0]   ; 11.396 ; 11.308 ; 11.844 ; 11.756 ;
; SW[6]      ; HEX3_D[2]   ; 11.377 ; 11.305 ; 11.825 ; 11.753 ;
; SW[6]      ; HEX3_D[3]   ; 11.404 ; 11.315 ; 11.852 ; 11.763 ;
; SW[6]      ; HEX3_D[4]   ; 10.704 ; 10.629 ; 11.152 ; 11.077 ;
; SW[6]      ; HEX3_D[5]   ; 11.513 ; 11.406 ; 11.920 ; 11.854 ;
; SW[6]      ; HEX3_D[6]   ; 10.465 ; 10.588 ; 10.913 ; 10.995 ;
; SW[7]      ; HEX0_D[0]   ; 9.422  ; 9.394  ; 10.094 ; 10.066 ;
; SW[7]      ; HEX0_D[1]   ; 9.399  ; 9.396  ; 10.071 ; 10.068 ;
; SW[7]      ; HEX0_D[2]   ; 9.789  ; 9.701  ; 10.461 ; 10.373 ;
; SW[7]      ; HEX0_D[3]   ; 9.772  ; 9.710  ; 10.444 ; 10.382 ;
; SW[7]      ; HEX0_D[4]   ; 9.762  ; 9.696  ; 10.434 ; 10.368 ;
; SW[7]      ; HEX0_D[5]   ; 9.848  ; 9.795  ; 10.520 ; 10.467 ;
; SW[7]      ; HEX0_D[6]   ; 9.739  ; 9.769  ; 10.411 ; 10.441 ;
; SW[7]      ; HEX1_D[0]   ; 10.439 ; 10.388 ; 10.840 ; 10.789 ;
; SW[7]      ; HEX1_D[1]   ; 10.454 ; 10.407 ; 10.855 ; 10.808 ;
; SW[7]      ; HEX1_D[2]   ; 10.670 ; 10.608 ; 11.071 ; 11.009 ;
; SW[7]      ; HEX1_D[3]   ; 10.471 ; 10.417 ; 10.872 ; 10.818 ;
; SW[7]      ; HEX1_D[4]   ; 10.456 ; 10.390 ; 10.857 ; 10.791 ;
; SW[7]      ; HEX1_D[5]   ; 10.888 ; 10.830 ; 11.289 ; 11.231 ;
; SW[7]      ; HEX1_D[6]   ; 10.667 ; 10.714 ; 11.068 ; 11.115 ;
; SW[7]      ; HEX2_D[0]   ; 11.393 ; 11.326 ; 11.794 ; 11.727 ;
; SW[7]      ; HEX2_D[1]   ; 11.203 ; 11.169 ; 11.604 ; 11.570 ;
; SW[7]      ; HEX2_D[2]   ; 11.319 ; 11.283 ; 11.720 ; 11.684 ;
; SW[7]      ; HEX2_D[3]   ; 11.225 ; 11.162 ; 11.626 ; 11.563 ;
; SW[7]      ; HEX2_D[4]   ; 11.250 ; 11.185 ; 11.651 ; 11.586 ;
; SW[7]      ; HEX2_D[5]   ; 11.223 ; 11.147 ; 11.624 ; 11.548 ;
; SW[7]      ; HEX2_D[6]   ; 11.518 ; 11.595 ; 11.919 ; 11.996 ;
; SW[7]      ; HEX3_D[0]   ; 11.305 ; 11.228 ; 11.706 ; 11.629 ;
; SW[7]      ; HEX3_D[2]   ; 11.289 ; 11.214 ; 11.690 ; 11.615 ;
; SW[7]      ; HEX3_D[3]   ; 11.313 ; 11.235 ; 11.714 ; 11.636 ;
; SW[7]      ; HEX3_D[4]   ; 10.613 ; 10.541 ; 11.014 ; 10.942 ;
; SW[7]      ; HEX3_D[5]   ; 11.485 ; 11.315 ; 11.886 ; 11.716 ;
; SW[7]      ; HEX3_D[6]   ; 10.374 ; 10.560 ; 10.775 ; 10.961 ;
; SW[8]      ; HEX0_D[0]   ; 8.331  ; 8.303  ; 8.623  ; 8.578  ;
; SW[8]      ; HEX0_D[1]   ; 8.308  ; 8.305  ; 8.600  ; 8.597  ;
; SW[8]      ; HEX0_D[2]   ; 8.698  ; 8.610  ; 8.990  ; 8.884  ;
; SW[8]      ; HEX0_D[3]   ; 8.681  ; 8.619  ; 8.949  ; 8.911  ;
; SW[8]      ; HEX0_D[4]   ; 8.671  ; 8.605  ; 8.963  ; 8.851  ;
; SW[8]      ; HEX0_D[5]   ; 8.757  ; 8.704  ; 9.049  ; 8.950  ;
; SW[8]      ; HEX0_D[6]   ; 8.648  ; 8.678  ; 8.940  ; 8.934  ;
; SW[8]      ; HEX1_D[0]   ; 8.512  ; 8.432  ; 8.930  ; 8.867  ;
; SW[8]      ; HEX1_D[1]   ; 8.480  ; 8.471  ; 8.907  ; 8.889  ;
; SW[8]      ; HEX1_D[2]   ; 8.696  ; 8.634  ; 9.123  ; 9.042  ;
; SW[8]      ; HEX1_D[3]   ; 8.547  ; 8.462  ; 8.965  ; 8.897  ;
; SW[8]      ; HEX1_D[4]   ; 8.527  ; 8.456  ; 8.945  ; 8.881  ;
; SW[8]      ; HEX1_D[5]   ; 8.963  ; 8.872  ; 9.381  ; 9.307  ;
; SW[8]      ; HEX1_D[6]   ; 8.733  ; 8.758  ; 9.151  ; 9.180  ;
; SW[8]      ; HEX2_D[0]   ; 9.630  ; 9.571  ; 10.101 ; 10.042 ;
; SW[8]      ; HEX2_D[1]   ; 9.466  ; 9.440  ; 9.937  ; 9.911  ;
; SW[8]      ; HEX2_D[2]   ; 9.592  ; 9.559  ; 10.063 ; 10.030 ;
; SW[8]      ; HEX2_D[3]   ; 9.474  ; 9.414  ; 9.945  ; 9.885  ;
; SW[8]      ; HEX2_D[4]   ; 9.482  ; 9.433  ; 9.953  ; 9.904  ;
; SW[8]      ; HEX2_D[5]   ; 9.496  ; 9.423  ; 9.967  ; 9.894  ;
; SW[8]      ; HEX2_D[6]   ; 9.791  ; 9.861  ; 10.262 ; 10.332 ;
; SW[8]      ; HEX3_D[0]   ; 9.581  ; 9.493  ; 10.052 ; 9.964  ;
; SW[8]      ; HEX3_D[2]   ; 9.562  ; 9.490  ; 10.033 ; 9.961  ;
; SW[8]      ; HEX3_D[3]   ; 9.589  ; 9.500  ; 10.060 ; 9.971  ;
; SW[8]      ; HEX3_D[4]   ; 8.889  ; 8.814  ; 9.360  ; 9.285  ;
; SW[8]      ; HEX3_D[5]   ; 9.625  ; 9.591  ; 10.096 ; 10.062 ;
; SW[8]      ; HEX3_D[6]   ; 8.650  ; 8.648  ; 9.121  ; 9.053  ;
; SW[9]      ; HEX0_D[0]   ; 7.931  ; 7.886  ; 8.331  ; 8.359  ;
; SW[9]      ; HEX0_D[1]   ; 7.908  ; 7.905  ; 8.353  ; 8.321  ;
; SW[9]      ; HEX0_D[2]   ; 8.298  ; 8.192  ; 8.708  ; 8.666  ;
; SW[9]      ; HEX0_D[3]   ; 8.257  ; 8.219  ; 8.737  ; 8.646  ;
; SW[9]      ; HEX0_D[4]   ; 8.271  ; 8.111  ; 8.669  ; 8.661  ;
; SW[9]      ; HEX0_D[5]   ; 8.357  ; 8.249  ; 8.755  ; 8.760  ;
; SW[9]      ; HEX0_D[6]   ; 8.248  ; 8.242  ; 8.646  ; 8.734  ;
; SW[9]      ; HEX1_D[0]   ; 8.429  ; 8.349  ; 9.093  ; 9.030  ;
; SW[9]      ; HEX1_D[1]   ; 8.397  ; 8.388  ; 9.070  ; 9.052  ;
; SW[9]      ; HEX1_D[2]   ; 8.613  ; 8.551  ; 9.286  ; 9.205  ;
; SW[9]      ; HEX1_D[3]   ; 8.464  ; 8.379  ; 9.128  ; 9.060  ;
; SW[9]      ; HEX1_D[4]   ; 8.444  ; 8.373  ; 9.108  ; 9.044  ;
; SW[9]      ; HEX1_D[5]   ; 8.880  ; 8.789  ; 9.544  ; 9.470  ;
; SW[9]      ; HEX1_D[6]   ; 8.650  ; 8.675  ; 9.314  ; 9.343  ;
; SW[9]      ; HEX2_D[0]   ; 9.584  ; 9.525  ; 10.042 ; 9.983  ;
; SW[9]      ; HEX2_D[1]   ; 9.420  ; 9.394  ; 9.878  ; 9.852  ;
; SW[9]      ; HEX2_D[2]   ; 9.546  ; 9.513  ; 10.004 ; 9.971  ;
; SW[9]      ; HEX2_D[3]   ; 9.428  ; 9.368  ; 9.886  ; 9.826  ;
; SW[9]      ; HEX2_D[4]   ; 9.436  ; 9.387  ; 9.894  ; 9.845  ;
; SW[9]      ; HEX2_D[5]   ; 9.450  ; 9.377  ; 9.908  ; 9.835  ;
; SW[9]      ; HEX2_D[6]   ; 9.745  ; 9.815  ; 10.203 ; 10.273 ;
; SW[9]      ; HEX3_D[0]   ; 9.535  ; 9.447  ; 9.993  ; 9.905  ;
; SW[9]      ; HEX3_D[2]   ; 9.516  ; 9.444  ; 9.974  ; 9.902  ;
; SW[9]      ; HEX3_D[3]   ; 9.543  ; 9.454  ; 10.001 ; 9.912  ;
; SW[9]      ; HEX3_D[4]   ; 8.843  ; 8.768  ; 9.301  ; 9.226  ;
; SW[9]      ; HEX3_D[5]   ; 9.579  ; 9.545  ; 10.037 ; 10.003 ;
; SW[9]      ; HEX3_D[6]   ; 8.604  ; 8.601  ; 9.062  ; 9.033  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 8.028  ; 8.022  ; 8.482  ; 8.445  ;
; SW[0]      ; HEX0_D[1]   ; 8.059  ; 8.038  ; 8.503  ; 8.469  ;
; SW[0]      ; HEX0_D[2]   ; 8.448  ; 8.371  ; 8.867  ; 8.819  ;
; SW[0]      ; HEX0_D[3]   ; 8.410  ; 8.368  ; 8.862  ; 8.793  ;
; SW[0]      ; HEX0_D[4]   ; 8.379  ; 8.324  ; 8.828  ; 8.743  ;
; SW[0]      ; HEX0_D[5]   ; 8.438  ; 8.417  ; 8.891  ; 8.836  ;
; SW[0]      ; HEX0_D[6]   ; 8.348  ; 8.394  ; 8.778  ; 8.848  ;
; SW[0]      ; HEX1_D[0]   ; 8.685  ; 8.617  ; 9.104  ; 9.036  ;
; SW[0]      ; HEX1_D[1]   ; 8.703  ; 8.635  ; 9.122  ; 9.054  ;
; SW[0]      ; HEX1_D[2]   ; 8.909  ; 8.835  ; 9.328  ; 9.254  ;
; SW[0]      ; HEX1_D[3]   ; 8.718  ; 8.645  ; 9.137  ; 9.064  ;
; SW[0]      ; HEX1_D[4]   ; 8.724  ; 8.638  ; 9.143  ; 9.057  ;
; SW[0]      ; HEX1_D[5]   ; 9.115  ; 9.038  ; 9.534  ; 9.457  ;
; SW[0]      ; HEX1_D[6]   ; 8.887  ; 8.953  ; 9.306  ; 9.372  ;
; SW[0]      ; HEX2_D[0]   ; 9.425  ; 9.352  ; 9.954  ; 9.881  ;
; SW[0]      ; HEX2_D[1]   ; 9.281  ; 9.212  ; 9.810  ; 9.741  ;
; SW[0]      ; HEX2_D[2]   ; 9.386  ; 9.324  ; 9.898  ; 9.853  ;
; SW[0]      ; HEX2_D[3]   ; 9.262  ; 9.196  ; 9.791  ; 9.725  ;
; SW[0]      ; HEX2_D[4]   ; 9.288  ; 9.237  ; 9.817  ; 9.749  ;
; SW[0]      ; HEX2_D[5]   ; 9.270  ; 9.218  ; 9.799  ; 9.730  ;
; SW[0]      ; HEX2_D[6]   ; 9.561  ; 9.648  ; 10.090 ; 10.177 ;
; SW[0]      ; HEX3_D[0]   ; 9.908  ; 9.823  ; 10.435 ; 10.352 ;
; SW[0]      ; HEX3_D[2]   ; 9.884  ; 9.818  ; 10.413 ; 10.347 ;
; SW[0]      ; HEX3_D[3]   ; 9.916  ; 9.830  ; 10.443 ; 10.359 ;
; SW[0]      ; HEX3_D[4]   ; 9.243  ; 9.207  ; 9.772  ; 9.736  ;
; SW[0]      ; HEX3_D[5]   ; 9.946  ; 9.913  ; 10.475 ; 10.442 ;
; SW[0]      ; HEX3_D[6]   ; 9.164  ; 9.182  ; 9.664  ; 9.711  ;
; SW[1]      ; HEX0_D[0]   ; 8.157  ; 8.131  ; 8.583  ; 8.566  ;
; SW[1]      ; HEX0_D[1]   ; 8.177  ; 8.155  ; 8.603  ; 8.590  ;
; SW[1]      ; HEX0_D[2]   ; 8.553  ; 8.486  ; 8.988  ; 8.912  ;
; SW[1]      ; HEX0_D[3]   ; 8.536  ; 8.479  ; 8.962  ; 8.914  ;
; SW[1]      ; HEX0_D[4]   ; 8.495  ; 8.429  ; 8.921  ; 8.864  ;
; SW[1]      ; HEX0_D[5]   ; 8.566  ; 8.522  ; 8.992  ; 8.957  ;
; SW[1]      ; HEX0_D[6]   ; 8.464  ; 8.521  ; 8.899  ; 8.947  ;
; SW[1]      ; HEX1_D[0]   ; 8.529  ; 8.461  ; 8.967  ; 8.899  ;
; SW[1]      ; HEX1_D[1]   ; 8.547  ; 8.479  ; 8.985  ; 8.917  ;
; SW[1]      ; HEX1_D[2]   ; 8.753  ; 8.679  ; 9.191  ; 9.117  ;
; SW[1]      ; HEX1_D[3]   ; 8.562  ; 8.489  ; 9.000  ; 8.927  ;
; SW[1]      ; HEX1_D[4]   ; 8.568  ; 8.482  ; 9.006  ; 8.920  ;
; SW[1]      ; HEX1_D[5]   ; 8.959  ; 8.882  ; 9.397  ; 9.320  ;
; SW[1]      ; HEX1_D[6]   ; 8.731  ; 8.797  ; 9.169  ; 9.235  ;
; SW[1]      ; HEX2_D[0]   ; 9.430  ; 9.357  ; 9.911  ; 9.838  ;
; SW[1]      ; HEX2_D[1]   ; 9.286  ; 9.217  ; 9.767  ; 9.698  ;
; SW[1]      ; HEX2_D[2]   ; 9.391  ; 9.329  ; 9.872  ; 9.810  ;
; SW[1]      ; HEX2_D[3]   ; 9.267  ; 9.201  ; 9.748  ; 9.682  ;
; SW[1]      ; HEX2_D[4]   ; 9.293  ; 9.242  ; 9.774  ; 9.723  ;
; SW[1]      ; HEX2_D[5]   ; 9.275  ; 9.223  ; 9.756  ; 9.704  ;
; SW[1]      ; HEX2_D[6]   ; 9.566  ; 9.653  ; 10.047 ; 10.134 ;
; SW[1]      ; HEX3_D[0]   ; 9.757  ; 9.679  ; 10.182 ; 10.132 ;
; SW[1]      ; HEX3_D[2]   ; 9.740  ; 9.674  ; 10.193 ; 10.120 ;
; SW[1]      ; HEX3_D[3]   ; 9.765  ; 9.686  ; 10.190 ; 10.139 ;
; SW[1]      ; HEX3_D[4]   ; 9.099  ; 9.063  ; 9.552  ; 9.516  ;
; SW[1]      ; HEX3_D[5]   ; 9.802  ; 9.769  ; 10.255 ; 10.222 ;
; SW[1]      ; HEX3_D[6]   ; 8.986  ; 9.038  ; 9.411  ; 9.491  ;
; SW[2]      ; HEX0_D[0]   ; 8.473  ; 8.453  ; 8.901  ; 8.870  ;
; SW[2]      ; HEX0_D[1]   ; 8.493  ; 8.477  ; 8.927  ; 8.894  ;
; SW[2]      ; HEX0_D[2]   ; 8.875  ; 8.802  ; 9.292  ; 9.236  ;
; SW[2]      ; HEX0_D[3]   ; 8.852  ; 8.801  ; 9.283  ; 9.218  ;
; SW[2]      ; HEX0_D[4]   ; 8.811  ; 8.751  ; 9.245  ; 9.168  ;
; SW[2]      ; HEX0_D[5]   ; 8.882  ; 8.844  ; 9.311  ; 9.261  ;
; SW[2]      ; HEX0_D[6]   ; 8.786  ; 8.837  ; 9.203  ; 9.267  ;
; SW[2]      ; HEX1_D[0]   ; 8.810  ; 8.742  ; 9.239  ; 9.171  ;
; SW[2]      ; HEX1_D[1]   ; 8.828  ; 8.760  ; 9.257  ; 9.189  ;
; SW[2]      ; HEX1_D[2]   ; 9.034  ; 8.960  ; 9.463  ; 9.389  ;
; SW[2]      ; HEX1_D[3]   ; 8.843  ; 8.770  ; 9.272  ; 9.199  ;
; SW[2]      ; HEX1_D[4]   ; 8.849  ; 8.763  ; 9.278  ; 9.192  ;
; SW[2]      ; HEX1_D[5]   ; 9.240  ; 9.163  ; 9.669  ; 9.592  ;
; SW[2]      ; HEX1_D[6]   ; 9.012  ; 9.078  ; 9.441  ; 9.507  ;
; SW[2]      ; HEX2_D[0]   ; 9.691  ; 9.618  ; 10.182 ; 10.109 ;
; SW[2]      ; HEX2_D[1]   ; 9.547  ; 9.478  ; 10.038 ; 9.969  ;
; SW[2]      ; HEX2_D[2]   ; 9.652  ; 9.590  ; 10.146 ; 10.081 ;
; SW[2]      ; HEX2_D[3]   ; 9.528  ; 9.462  ; 10.019 ; 9.953  ;
; SW[2]      ; HEX2_D[4]   ; 9.554  ; 9.503  ; 10.045 ; 9.997  ;
; SW[2]      ; HEX2_D[5]   ; 9.536  ; 9.484  ; 10.027 ; 9.978  ;
; SW[2]      ; HEX2_D[6]   ; 9.827  ; 9.914  ; 10.318 ; 10.405 ;
; SW[2]      ; HEX3_D[0]   ; 10.018 ; 9.940  ; 10.451 ; 10.401 ;
; SW[2]      ; HEX3_D[2]   ; 10.001 ; 9.935  ; 10.462 ; 10.389 ;
; SW[2]      ; HEX3_D[3]   ; 10.026 ; 9.947  ; 10.459 ; 10.408 ;
; SW[2]      ; HEX3_D[4]   ; 9.360  ; 9.324  ; 9.821  ; 9.785  ;
; SW[2]      ; HEX3_D[5]   ; 10.063 ; 10.030 ; 10.524 ; 10.491 ;
; SW[2]      ; HEX3_D[6]   ; 9.247  ; 9.299  ; 9.680  ; 9.760  ;
; SW[3]      ; HEX0_D[0]   ; 8.269  ; 8.245  ; 8.703  ; 8.666  ;
; SW[3]      ; HEX0_D[1]   ; 8.289  ; 8.269  ; 8.723  ; 8.690  ;
; SW[3]      ; HEX0_D[2]   ; 8.667  ; 8.598  ; 9.088  ; 9.032  ;
; SW[3]      ; HEX0_D[3]   ; 8.648  ; 8.593  ; 9.082  ; 9.014  ;
; SW[3]      ; HEX0_D[4]   ; 8.607  ; 8.543  ; 9.041  ; 8.964  ;
; SW[3]      ; HEX0_D[5]   ; 8.678  ; 8.636  ; 9.112  ; 9.057  ;
; SW[3]      ; HEX0_D[6]   ; 8.578  ; 8.633  ; 8.999  ; 9.067  ;
; SW[3]      ; HEX1_D[0]   ; 8.649  ; 8.581  ; 9.071  ; 9.003  ;
; SW[3]      ; HEX1_D[1]   ; 8.667  ; 8.599  ; 9.089  ; 9.021  ;
; SW[3]      ; HEX1_D[2]   ; 8.873  ; 8.799  ; 9.295  ; 9.221  ;
; SW[3]      ; HEX1_D[3]   ; 8.682  ; 8.609  ; 9.104  ; 9.031  ;
; SW[3]      ; HEX1_D[4]   ; 8.688  ; 8.602  ; 9.110  ; 9.024  ;
; SW[3]      ; HEX1_D[5]   ; 9.079  ; 9.002  ; 9.501  ; 9.424  ;
; SW[3]      ; HEX1_D[6]   ; 8.851  ; 8.917  ; 9.273  ; 9.339  ;
; SW[3]      ; HEX2_D[0]   ; 9.545  ; 9.472  ; 10.019 ; 9.946  ;
; SW[3]      ; HEX2_D[1]   ; 9.401  ; 9.332  ; 9.875  ; 9.806  ;
; SW[3]      ; HEX2_D[2]   ; 9.506  ; 9.444  ; 9.980  ; 9.918  ;
; SW[3]      ; HEX2_D[3]   ; 9.382  ; 9.316  ; 9.856  ; 9.790  ;
; SW[3]      ; HEX2_D[4]   ; 9.408  ; 9.357  ; 9.882  ; 9.831  ;
; SW[3]      ; HEX2_D[5]   ; 9.390  ; 9.338  ; 9.864  ; 9.812  ;
; SW[3]      ; HEX2_D[6]   ; 9.681  ; 9.768  ; 10.155 ; 10.242 ;
; SW[3]      ; HEX3_D[0]   ; 9.872  ; 9.794  ; 10.322 ; 10.272 ;
; SW[3]      ; HEX3_D[2]   ; 9.855  ; 9.789  ; 10.333 ; 10.260 ;
; SW[3]      ; HEX3_D[3]   ; 9.880  ; 9.801  ; 10.330 ; 10.279 ;
; SW[3]      ; HEX3_D[4]   ; 9.214  ; 9.178  ; 9.692  ; 9.656  ;
; SW[3]      ; HEX3_D[5]   ; 9.917  ; 9.884  ; 10.395 ; 10.362 ;
; SW[3]      ; HEX3_D[6]   ; 9.101  ; 9.153  ; 9.551  ; 9.631  ;
; SW[4]      ; HEX0_D[0]   ; 8.010  ; 7.977  ; 8.458  ; 8.416  ;
; SW[4]      ; HEX0_D[1]   ; 8.029  ; 8.013  ; 8.488  ; 8.435  ;
; SW[4]      ; HEX0_D[2]   ; 8.394  ; 8.309  ; 8.843  ; 8.749  ;
; SW[4]      ; HEX0_D[3]   ; 8.388  ; 8.321  ; 8.841  ; 8.765  ;
; SW[4]      ; HEX0_D[4]   ; 8.351  ; 8.274  ; 8.797  ; 8.711  ;
; SW[4]      ; HEX0_D[5]   ; 8.418  ; 8.362  ; 8.867  ; 8.802  ;
; SW[4]      ; HEX0_D[6]   ; 8.304  ; 8.375  ; 8.747  ; 8.827  ;
; SW[4]      ; HEX1_D[0]   ; 8.506  ; 8.429  ; 8.930  ; 8.862  ;
; SW[4]      ; HEX1_D[1]   ; 8.526  ; 8.450  ; 8.948  ; 8.880  ;
; SW[4]      ; HEX1_D[2]   ; 8.732  ; 8.644  ; 9.154  ; 9.088  ;
; SW[4]      ; HEX1_D[3]   ; 8.539  ; 8.457  ; 8.963  ; 8.890  ;
; SW[4]      ; HEX1_D[4]   ; 8.533  ; 8.461  ; 8.977  ; 8.883  ;
; SW[4]      ; HEX1_D[5]   ; 8.937  ; 8.851  ; 9.360  ; 9.283  ;
; SW[4]      ; HEX1_D[6]   ; 8.702  ; 8.776  ; 9.132  ; 9.198  ;
; SW[4]      ; HEX2_D[0]   ; 9.178  ; 9.105  ; 9.610  ; 9.537  ;
; SW[4]      ; HEX2_D[1]   ; 9.034  ; 8.965  ; 9.466  ; 9.397  ;
; SW[4]      ; HEX2_D[2]   ; 9.137  ; 9.077  ; 9.560  ; 9.509  ;
; SW[4]      ; HEX2_D[3]   ; 9.015  ; 8.949  ; 9.447  ; 9.381  ;
; SW[4]      ; HEX2_D[4]   ; 9.041  ; 8.988  ; 9.473  ; 9.411  ;
; SW[4]      ; HEX2_D[5]   ; 9.023  ; 8.969  ; 9.455  ; 9.392  ;
; SW[4]      ; HEX2_D[6]   ; 9.314  ; 9.401  ; 9.746  ; 9.833  ;
; SW[4]      ; HEX3_D[0]   ; 9.580  ; 9.495  ; 10.023 ; 9.954  ;
; SW[4]      ; HEX3_D[2]   ; 9.556  ; 9.490  ; 10.015 ; 9.949  ;
; SW[4]      ; HEX3_D[3]   ; 9.588  ; 9.502  ; 10.031 ; 9.961  ;
; SW[4]      ; HEX3_D[4]   ; 8.915  ; 8.879  ; 9.374  ; 9.338  ;
; SW[4]      ; HEX3_D[5]   ; 9.618  ; 9.585  ; 10.077 ; 10.044 ;
; SW[4]      ; HEX3_D[6]   ; 8.830  ; 8.854  ; 9.252  ; 9.313  ;
; SW[5]      ; HEX0_D[0]   ; 8.497  ; 8.491  ; 8.902  ; 8.865  ;
; SW[5]      ; HEX0_D[1]   ; 8.528  ; 8.507  ; 8.923  ; 8.889  ;
; SW[5]      ; HEX0_D[2]   ; 8.917  ; 8.840  ; 9.287  ; 9.239  ;
; SW[5]      ; HEX0_D[3]   ; 8.879  ; 8.837  ; 9.282  ; 9.213  ;
; SW[5]      ; HEX0_D[4]   ; 8.848  ; 8.793  ; 9.248  ; 9.163  ;
; SW[5]      ; HEX0_D[5]   ; 8.907  ; 8.886  ; 9.311  ; 9.256  ;
; SW[5]      ; HEX0_D[6]   ; 8.817  ; 8.863  ; 9.198  ; 9.268  ;
; SW[5]      ; HEX1_D[0]   ; 8.898  ; 8.830  ; 9.318  ; 9.250  ;
; SW[5]      ; HEX1_D[1]   ; 8.916  ; 8.848  ; 9.336  ; 9.268  ;
; SW[5]      ; HEX1_D[2]   ; 9.122  ; 9.048  ; 9.542  ; 9.468  ;
; SW[5]      ; HEX1_D[3]   ; 8.931  ; 8.858  ; 9.351  ; 9.278  ;
; SW[5]      ; HEX1_D[4]   ; 8.937  ; 8.851  ; 9.357  ; 9.271  ;
; SW[5]      ; HEX1_D[5]   ; 9.328  ; 9.251  ; 9.748  ; 9.671  ;
; SW[5]      ; HEX1_D[6]   ; 9.100  ; 9.166  ; 9.520  ; 9.586  ;
; SW[5]      ; HEX2_D[0]   ; 9.564  ; 9.491  ; 9.982  ; 9.909  ;
; SW[5]      ; HEX2_D[1]   ; 9.420  ; 9.351  ; 9.838  ; 9.769  ;
; SW[5]      ; HEX2_D[2]   ; 9.521  ; 9.463  ; 9.943  ; 9.881  ;
; SW[5]      ; HEX2_D[3]   ; 9.401  ; 9.335  ; 9.819  ; 9.753  ;
; SW[5]      ; HEX2_D[4]   ; 9.427  ; 9.372  ; 9.845  ; 9.794  ;
; SW[5]      ; HEX2_D[5]   ; 9.409  ; 9.353  ; 9.827  ; 9.775  ;
; SW[5]      ; HEX2_D[6]   ; 9.700  ; 9.787  ; 10.118 ; 10.205 ;
; SW[5]      ; HEX3_D[0]   ; 10.009 ; 9.928  ; 10.446 ; 10.367 ;
; SW[5]      ; HEX3_D[2]   ; 9.989  ; 9.923  ; 10.428 ; 10.362 ;
; SW[5]      ; HEX3_D[3]   ; 10.017 ; 9.935  ; 10.454 ; 10.374 ;
; SW[5]      ; HEX3_D[4]   ; 9.348  ; 9.312  ; 9.787  ; 9.751  ;
; SW[5]      ; HEX3_D[5]   ; 10.051 ; 10.018 ; 10.490 ; 10.457 ;
; SW[5]      ; HEX3_D[6]   ; 9.238  ; 9.287  ; 9.675  ; 9.726  ;
; SW[6]      ; HEX0_D[0]   ; 8.009  ; 8.003  ; 8.435  ; 8.425  ;
; SW[6]      ; HEX0_D[1]   ; 8.040  ; 8.019  ; 8.459  ; 8.419  ;
; SW[6]      ; HEX0_D[2]   ; 8.472  ; 8.352  ; 8.860  ; 8.778  ;
; SW[6]      ; HEX0_D[3]   ; 8.391  ; 8.349  ; 8.817  ; 8.742  ;
; SW[6]      ; HEX0_D[4]   ; 8.360  ; 8.302  ; 8.786  ; 8.690  ;
; SW[6]      ; HEX0_D[5]   ; 8.419  ; 8.396  ; 8.845  ; 8.784  ;
; SW[6]      ; HEX0_D[6]   ; 8.329  ; 8.375  ; 8.753  ; 8.801  ;
; SW[6]      ; HEX1_D[0]   ; 8.820  ; 8.752  ; 9.221  ; 9.153  ;
; SW[6]      ; HEX1_D[1]   ; 8.838  ; 8.770  ; 9.239  ; 9.171  ;
; SW[6]      ; HEX1_D[2]   ; 9.044  ; 8.970  ; 9.445  ; 9.371  ;
; SW[6]      ; HEX1_D[3]   ; 8.853  ; 8.780  ; 9.254  ; 9.181  ;
; SW[6]      ; HEX1_D[4]   ; 8.859  ; 8.773  ; 9.260  ; 9.174  ;
; SW[6]      ; HEX1_D[5]   ; 9.250  ; 9.173  ; 9.651  ; 9.574  ;
; SW[6]      ; HEX1_D[6]   ; 9.022  ; 9.088  ; 9.423  ; 9.489  ;
; SW[6]      ; HEX2_D[0]   ; 9.422  ; 9.349  ; 9.853  ; 9.780  ;
; SW[6]      ; HEX2_D[1]   ; 9.278  ; 9.209  ; 9.709  ; 9.640  ;
; SW[6]      ; HEX2_D[2]   ; 9.383  ; 9.321  ; 9.807  ; 9.752  ;
; SW[6]      ; HEX2_D[3]   ; 9.259  ; 9.193  ; 9.690  ; 9.624  ;
; SW[6]      ; HEX2_D[4]   ; 9.285  ; 9.234  ; 9.716  ; 9.658  ;
; SW[6]      ; HEX2_D[5]   ; 9.267  ; 9.215  ; 9.698  ; 9.639  ;
; SW[6]      ; HEX2_D[6]   ; 9.558  ; 9.645  ; 9.989  ; 10.076 ;
; SW[6]      ; HEX3_D[0]   ; 9.725  ; 9.644  ; 10.135 ; 10.050 ;
; SW[6]      ; HEX3_D[2]   ; 9.705  ; 9.639  ; 10.111 ; 10.045 ;
; SW[6]      ; HEX3_D[3]   ; 9.733  ; 9.651  ; 10.143 ; 10.057 ;
; SW[6]      ; HEX3_D[4]   ; 9.064  ; 9.028  ; 9.470  ; 9.434  ;
; SW[6]      ; HEX3_D[5]   ; 9.767  ; 9.734  ; 10.173 ; 10.140 ;
; SW[6]      ; HEX3_D[6]   ; 8.954  ; 9.003  ; 9.380  ; 9.409  ;
; SW[7]      ; HEX0_D[0]   ; 7.657  ; 7.622  ; 8.074  ; 8.065  ;
; SW[7]      ; HEX0_D[1]   ; 7.677  ; 7.646  ; 8.094  ; 8.088  ;
; SW[7]      ; HEX0_D[2]   ; 8.044  ; 7.986  ; 8.487  ; 8.403  ;
; SW[7]      ; HEX0_D[3]   ; 8.036  ; 7.970  ; 8.453  ; 8.413  ;
; SW[7]      ; HEX0_D[4]   ; 7.995  ; 7.920  ; 8.412  ; 8.363  ;
; SW[7]      ; HEX0_D[5]   ; 8.066  ; 8.013  ; 8.483  ; 8.456  ;
; SW[7]      ; HEX0_D[6]   ; 7.955  ; 8.021  ; 8.396  ; 8.438  ;
; SW[7]      ; HEX1_D[0]   ; 8.554  ; 8.486  ; 8.923  ; 8.855  ;
; SW[7]      ; HEX1_D[1]   ; 8.572  ; 8.504  ; 8.941  ; 8.873  ;
; SW[7]      ; HEX1_D[2]   ; 8.778  ; 8.704  ; 9.147  ; 9.073  ;
; SW[7]      ; HEX1_D[3]   ; 8.587  ; 8.514  ; 8.956  ; 8.883  ;
; SW[7]      ; HEX1_D[4]   ; 8.593  ; 8.507  ; 8.962  ; 8.876  ;
; SW[7]      ; HEX1_D[5]   ; 8.984  ; 8.907  ; 9.353  ; 9.276  ;
; SW[7]      ; HEX1_D[6]   ; 8.756  ; 8.822  ; 9.125  ; 9.191  ;
; SW[7]      ; HEX2_D[0]   ; 9.103  ; 9.028  ; 9.554  ; 9.479  ;
; SW[7]      ; HEX2_D[1]   ; 8.958  ; 8.890  ; 9.409  ; 9.341  ;
; SW[7]      ; HEX2_D[2]   ; 9.036  ; 8.995  ; 9.487  ; 9.446  ;
; SW[7]      ; HEX2_D[3]   ; 8.946  ; 8.876  ; 9.397  ; 9.327  ;
; SW[7]      ; HEX2_D[4]   ; 8.982  ; 8.889  ; 9.423  ; 9.340  ;
; SW[7]      ; HEX2_D[5]   ; 8.943  ; 8.870  ; 9.394  ; 9.321  ;
; SW[7]      ; HEX2_D[6]   ; 9.234  ; 9.323  ; 9.685  ; 9.774  ;
; SW[7]      ; HEX3_D[0]   ; 9.353  ; 9.272  ; 9.777  ; 9.700  ;
; SW[7]      ; HEX3_D[2]   ; 9.333  ; 9.267  ; 9.761  ; 9.695  ;
; SW[7]      ; HEX3_D[3]   ; 9.361  ; 9.279  ; 9.785  ; 9.707  ;
; SW[7]      ; HEX3_D[4]   ; 8.692  ; 8.656  ; 9.120  ; 9.084  ;
; SW[7]      ; HEX3_D[5]   ; 9.395  ; 9.362  ; 9.823  ; 9.790  ;
; SW[7]      ; HEX3_D[6]   ; 8.582  ; 8.631  ; 9.006  ; 9.059  ;
; SW[8]      ; HEX0_D[0]   ; 7.243  ; 7.210  ; 7.685  ; 7.643  ;
; SW[8]      ; HEX0_D[1]   ; 7.262  ; 7.258  ; 7.738  ; 7.662  ;
; SW[8]      ; HEX0_D[2]   ; 7.627  ; 7.542  ; 8.070  ; 7.976  ;
; SW[8]      ; HEX0_D[3]   ; 7.621  ; 7.554  ; 8.068  ; 7.992  ;
; SW[8]      ; HEX0_D[4]   ; 7.584  ; 7.507  ; 8.024  ; 7.938  ;
; SW[8]      ; HEX0_D[5]   ; 7.651  ; 7.595  ; 8.094  ; 8.029  ;
; SW[8]      ; HEX0_D[6]   ; 7.537  ; 7.608  ; 7.974  ; 8.054  ;
; SW[8]      ; HEX1_D[0]   ; 7.571  ; 7.514  ; 8.026  ; 7.969  ;
; SW[8]      ; HEX1_D[1]   ; 7.564  ; 7.532  ; 8.019  ; 7.950  ;
; SW[8]      ; HEX1_D[2]   ; 7.756  ; 7.704  ; 8.211  ; 8.142  ;
; SW[8]      ; HEX1_D[3]   ; 7.566  ; 7.515  ; 8.021  ; 7.970  ;
; SW[8]      ; HEX1_D[4]   ; 7.624  ; 7.574  ; 8.079  ; 8.019  ;
; SW[8]      ; HEX1_D[5]   ; 8.001  ; 7.914  ; 8.440  ; 8.369  ;
; SW[8]      ; HEX1_D[6]   ; 7.774  ; 7.848  ; 8.229  ; 8.300  ;
; SW[8]      ; HEX2_D[0]   ; 8.103  ; 8.028  ; 8.552  ; 8.482  ;
; SW[8]      ; HEX2_D[1]   ; 7.958  ; 7.890  ; 8.407  ; 8.344  ;
; SW[8]      ; HEX2_D[2]   ; 8.036  ; 7.995  ; 8.481  ; 8.449  ;
; SW[8]      ; HEX2_D[3]   ; 7.946  ; 7.876  ; 8.386  ; 8.330  ;
; SW[8]      ; HEX2_D[4]   ; 7.984  ; 7.889  ; 8.410  ; 8.343  ;
; SW[8]      ; HEX2_D[5]   ; 7.943  ; 7.870  ; 8.393  ; 8.324  ;
; SW[8]      ; HEX2_D[6]   ; 8.234  ; 8.323  ; 8.688  ; 8.772  ;
; SW[8]      ; HEX3_D[0]   ; 8.355  ; 8.270  ; 8.777  ; 8.782  ;
; SW[8]      ; HEX3_D[2]   ; 8.331  ; 8.265  ; 8.851  ; 8.715  ;
; SW[8]      ; HEX3_D[3]   ; 8.363  ; 8.277  ; 8.785  ; 8.789  ;
; SW[8]      ; HEX3_D[4]   ; 7.690  ; 7.654  ; 8.195  ; 8.130  ;
; SW[8]      ; HEX3_D[5]   ; 8.393  ; 8.360  ; 8.898  ; 8.830  ;
; SW[8]      ; HEX3_D[6]   ; 8.091  ; 7.629  ; 8.006  ; 8.559  ;
; SW[9]      ; HEX0_D[0]   ; 7.531  ; 7.526  ; 7.997  ; 7.992  ;
; SW[9]      ; HEX0_D[1]   ; 7.551  ; 7.556  ; 8.017  ; 8.006  ;
; SW[9]      ; HEX0_D[2]   ; 7.915  ; 7.875  ; 8.381  ; 8.313  ;
; SW[9]      ; HEX0_D[3]   ; 7.957  ; 7.867  ; 8.404  ; 8.333  ;
; SW[9]      ; HEX0_D[4]   ; 7.925  ; 7.823  ; 8.363  ; 8.289  ;
; SW[9]      ; HEX0_D[5]   ; 7.938  ; 7.931  ; 8.404  ; 8.392  ;
; SW[9]      ; HEX0_D[6]   ; 7.849  ; 7.893  ; 8.315  ; 8.359  ;
; SW[9]      ; HEX1_D[0]   ; 7.792  ; 7.715  ; 8.207  ; 8.139  ;
; SW[9]      ; HEX1_D[1]   ; 7.813  ; 7.736  ; 8.225  ; 8.157  ;
; SW[9]      ; HEX1_D[2]   ; 8.024  ; 7.930  ; 8.431  ; 8.366  ;
; SW[9]      ; HEX1_D[3]   ; 7.825  ; 7.743  ; 8.240  ; 8.167  ;
; SW[9]      ; HEX1_D[4]   ; 7.819  ; 7.753  ; 8.255  ; 8.160  ;
; SW[9]      ; HEX1_D[5]   ; 8.223  ; 8.137  ; 8.637  ; 8.560  ;
; SW[9]      ; HEX1_D[6]   ; 7.988  ; 8.063  ; 8.409  ; 8.475  ;
; SW[9]      ; HEX2_D[0]   ; 8.349  ; 8.276  ; 8.825  ; 8.743  ;
; SW[9]      ; HEX2_D[1]   ; 8.205  ; 8.136  ; 8.680  ; 8.602  ;
; SW[9]      ; HEX2_D[2]   ; 8.309  ; 8.248  ; 8.755  ; 8.731  ;
; SW[9]      ; HEX2_D[3]   ; 8.186  ; 8.120  ; 8.660  ; 8.585  ;
; SW[9]      ; HEX2_D[4]   ; 8.212  ; 8.160  ; 8.695  ; 8.606  ;
; SW[9]      ; HEX2_D[5]   ; 8.194  ; 8.141  ; 8.677  ; 8.587  ;
; SW[9]      ; HEX2_D[6]   ; 8.485  ; 8.572  ; 8.949  ; 9.045  ;
; SW[9]      ; HEX3_D[0]   ; 8.139  ; 8.084  ; 8.603  ; 8.513  ;
; SW[9]      ; HEX3_D[2]   ; 8.153  ; 8.049  ; 8.582  ; 8.513  ;
; SW[9]      ; HEX3_D[3]   ; 8.147  ; 8.091  ; 8.611  ; 8.520  ;
; SW[9]      ; HEX3_D[4]   ; 7.474  ; 7.432  ; 7.938  ; 7.861  ;
; SW[9]      ; HEX3_D[5]   ; 8.177  ; 8.138  ; 8.641  ; 8.567  ;
; SW[9]      ; HEX3_D[6]   ; 8.159  ; 7.590  ; 7.985  ; 8.653  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 342.94 MHz ; 250.0 MHz       ; CLOCK_50                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 397.14 MHz ; 315.06 MHz      ; clk_div:top_clk_div|clkout   ; limit due to minimum period restriction (tmin)                ;
; 531.63 MHz ; 500.0 MHz       ; spi2dac:top_spi2dac|clk_1MHz ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.916 ; -43.144       ;
; clk_div:top_clk_div|clkout   ; -1.518 ; -20.455       ;
; spi2dac:top_spi2dac|clk_1MHz ; -0.881 ; -9.828        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.165 ; -0.501        ;
; clk_div:top_clk_div|clkout   ; 0.299  ; 0.000         ;
; spi2dac:top_spi2dac|clk_1MHz ; 0.339  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -38.000       ;
; clk_div:top_clk_div|clkout   ; -2.174 ; -46.088       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.000 ; -21.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.916 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.857      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.912 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.519      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.910 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.851      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.819 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.426      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.811 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.803 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.744      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.798 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.738      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.783 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.723      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.708      ;
; -1.708 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.649      ;
; -1.708 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.315      ;
; -1.706 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.647      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.684 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.625      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.610      ;
; -1.624 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.564      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.518 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.103     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -0.704 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.645      ;
; -0.699 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.640      ;
; -0.681 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.622      ;
; -0.643 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.584      ;
; -0.609 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.550      ;
; -0.604 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.545      ;
; -0.599 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.540      ;
; -0.599 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.540      ;
; -0.581 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.522      ;
; -0.581 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.522      ;
; -0.543 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.484      ;
; -0.539 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.480      ;
; -0.509 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.450      ;
; -0.504 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.445      ;
; -0.499 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.440      ;
; -0.499 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.440      ;
; -0.497 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.438      ;
; -0.494 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.435      ;
; -0.481 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.422      ;
; -0.481 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.422      ;
; -0.476 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.417      ;
; -0.443 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.384      ;
; -0.439 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.380      ;
; -0.429 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.370      ;
; -0.409 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.350      ;
; -0.408 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.349      ;
; -0.404 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.345      ;
; -0.399 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.340      ;
; -0.399 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.340      ;
; -0.397 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.338      ;
; -0.394 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.335      ;
; -0.393 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.334      ;
; -0.381 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.322      ;
; -0.381 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.322      ;
; -0.376 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.317      ;
; -0.375 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.316      ;
; -0.343 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.284      ;
; -0.339 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.280      ;
; -0.338 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.279      ;
; -0.329 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.270      ;
; -0.309 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.250      ;
; -0.308 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.249      ;
; -0.304 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.245      ;
; -0.297 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.238      ;
; -0.296 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.237      ;
; -0.192 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.050     ; 1.137      ;
; -0.147 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.225      ; 1.392      ;
; -0.096 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.050     ; 1.041      ;
; -0.091 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.050     ; 1.036      ;
; -0.047 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.050     ; 0.992      ;
; 0.024  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.225      ; 1.221      ;
; 0.031  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 1.211      ;
; 0.045  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.896      ;
; 0.046  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.225      ; 1.199      ;
; 0.048  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.225      ; 1.197      ;
; 0.058  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.883      ;
; 0.058  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.883      ;
; 0.061  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.880      ;
; 0.062  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.879      ;
; 0.066  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.875      ;
; 0.067  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.874      ;
; 0.073  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.225      ; 1.172      ;
; 0.076  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.865      ;
; 0.078  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.863      ;
; 0.081  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.227      ; 1.166      ;
; 0.082  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.220      ; 1.158      ;
; 0.093  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.225      ; 1.152      ;
; 0.112  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 1.130      ;
; 0.155  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.220      ; 1.085      ;
; 0.189  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.752      ;
; 0.191  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.750      ;
; 0.195  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.746      ;
; 0.196  ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.745      ;
; 0.298  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.944      ;
; 0.299  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.220      ; 0.941      ;
; 0.320  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.621      ;
; 0.320  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.621      ;
; 0.321  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.620      ;
; 0.322  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.220      ; 0.918      ;
; 0.322  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.227      ; 0.925      ;
; 0.347  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.895      ;
; 0.353  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.227      ; 0.894      ;
; 0.356  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.227      ; 0.891      ;
; 0.358  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.227      ; 0.889      ;
; 0.359  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.227      ; 0.888      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.881 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.822      ;
; -0.881 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.822      ;
; -0.881 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.822      ;
; -0.881 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.822      ;
; -0.881 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.822      ;
; -0.873 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.814      ;
; -0.873 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.814      ;
; -0.873 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.814      ;
; -0.873 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.814      ;
; -0.873 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.814      ;
; -0.738 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.679      ;
; -0.738 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.679      ;
; -0.738 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.679      ;
; -0.738 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.679      ;
; -0.738 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.679      ;
; -0.647 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.588      ;
; -0.647 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.588      ;
; -0.647 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.588      ;
; -0.647 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.588      ;
; -0.647 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.588      ;
; -0.583 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.369     ; 1.209      ;
; -0.513 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.381     ; 1.127      ;
; -0.467 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.381     ; 1.081      ;
; -0.459 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.400      ;
; -0.459 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.400      ;
; -0.459 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.400      ;
; -0.459 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.400      ;
; -0.459 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.400      ;
; -0.442 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.264      ; 1.701      ;
; -0.409 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.381     ; 1.023      ;
; -0.407 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.347      ;
; -0.392 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.332      ;
; -0.368 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.242      ;
; -0.368 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.242      ;
; -0.368 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.242      ;
; -0.368 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.242      ;
; -0.368 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.242      ;
; -0.365 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.305      ;
; -0.353 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.294      ;
; -0.352 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.292      ;
; -0.345 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.286      ;
; -0.342 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.381     ; 0.956      ;
; -0.329 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.381     ; 0.943      ;
; -0.323 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.264      ;
; -0.321 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.262      ;
; -0.313 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.254      ;
; -0.306 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.381     ; 0.920      ;
; -0.287 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 1.160      ;
; -0.275 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.215      ;
; -0.273 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 1.146      ;
; -0.271 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 1.144      ;
; -0.260 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.200      ;
; -0.259 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.199      ;
; -0.255 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.386     ; 0.864      ;
; -0.254 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.194      ;
; -0.250 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.190      ;
; -0.244 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 1.184      ;
; -0.244 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 1.117      ;
; -0.234 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 1.107      ;
; -0.230 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 1.103      ;
; -0.213 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.381     ; 0.827      ;
; -0.210 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.151      ;
; -0.178 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.119      ;
; -0.119 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.060      ;
; -0.090 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.031      ;
; -0.087 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.028      ;
; -0.048 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.989      ;
; -0.025 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 0.898      ;
; -0.014 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 0.887      ;
; -0.014 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 0.887      ;
; -0.012 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 0.886      ;
; -0.006 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.112     ; 0.879      ;
; 0.036  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.206      ; 1.155      ;
; 0.038  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.206      ; 1.153      ;
; 0.046  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.263      ; 1.212      ;
; 0.046  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.263      ; 1.212      ;
; 0.064  ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.068     ; 0.863      ;
; 0.065  ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.876      ;
; 0.065  ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.876      ;
; 0.066  ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.875      ;
; 0.068  ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.873      ;
; 0.078  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.863      ;
; 0.079  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.862      ;
; 0.079  ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.862      ;
; 0.080  ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.861      ;
; 0.098  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 0.834      ;
; 0.120  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.063     ; 0.812      ;
; 0.192  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 0.682      ;
; 0.201  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 0.673      ;
; 0.212  ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.053     ; 0.730      ;
; 0.332  ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.609      ;
; 0.333  ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.608      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.165 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.220      ; 2.409      ;
; -0.151 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.218      ; 2.421      ;
; -0.131 ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 2.215      ; 2.438      ;
; -0.054 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.218      ; 2.518      ;
; 0.294  ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.220      ; 2.368      ;
; 0.306  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.591      ;
; 0.306  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.591      ;
; 0.313  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.336  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.218      ; 2.408      ;
; 0.386  ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; -0.500       ; 2.215      ; 2.455      ;
; 0.401  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.218      ; 2.473      ;
; 0.415  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.947      ;
; 0.419  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.951      ;
; 0.426  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 0.957      ;
; 0.427  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 0.958      ;
; 0.428  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 0.959      ;
; 0.429  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.961      ;
; 0.444  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.642      ;
; 0.446  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.644      ;
; 0.458  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.656      ;
; 0.485  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.770      ;
; 0.485  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.683      ;
; 0.487  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.699      ;
; 0.488  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.700      ;
; 0.488  ; clk_div:top_clk_div|count[17]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.700      ;
; 0.488  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.700      ;
; 0.492  ; clk_div:top_clk_div|count[20]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.704      ;
; 0.499  ; clk_div:top_clk_div|count[11]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.711      ;
; 0.501  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.502  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[14]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.700      ;
; 0.503  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.504  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.504  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.504  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.036      ;
; 0.507  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.705      ;
; 0.512  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.043      ;
; 0.513  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[7]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.045      ;
; 0.514  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.046      ;
; 0.521  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.719      ;
; 0.522  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.054      ;
; 0.522  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.053      ;
; 0.523  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.054      ;
; 0.524  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.055      ;
; 0.524  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.055      ;
; 0.527  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[0]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.726      ;
; 0.528  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.726      ;
; 0.574  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|dac_start              ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.859      ;
; 0.602  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.799      ;
; 0.605  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.136      ;
; 0.607  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.139      ;
; 0.608  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.139      ;
; 0.610  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.142      ;
; 0.612  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.143      ;
; 0.613  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.144      ;
; 0.616  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.148      ;
; 0.619  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.150      ;
; 0.620  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.151      ;
; 0.620  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.151      ;
; 0.628  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.159      ;
; 0.632  ; clk_div:top_clk_div|count[9]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.844      ;
; 0.637  ; clk_div:top_clk_div|count[21]              ; clk_div:top_clk_div|count[21]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.835      ;
; 0.645  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[13]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.843      ;
; 0.653  ; clk_div:top_clk_div|count[12]              ; clk_div:top_clk_div|count[12]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.851      ;
; 0.674  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.871      ;
; 0.689  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.887      ;
; 0.697  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.228      ;
; 0.701  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.232      ;
; 0.703  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.901      ;
; 0.703  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.901      ;
; 0.704  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.235      ;
; 0.705  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.902      ;
; 0.707  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.239      ;
; 0.708  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.240      ;
; 0.709  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.240      ;
; 0.716  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.247      ;
; 0.724  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.255      ;
; 0.736  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.949      ;
; 0.737  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.949      ;
; 0.738  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.270      ;
; 0.743  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.955      ;
; 0.744  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.956      ;
; 0.745  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.944      ;
; 0.745  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.943      ;
; 0.748  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.947      ;
; 0.749  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.751  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.949      ;
; 0.753  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.952      ;
; 0.753  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.952      ;
; 0.756  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.954      ;
; 0.758  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.956      ;
; 0.760  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clk_div:top_clk_div|count[12]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.292      ;
; 0.760  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.959      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.299 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.341      ; 0.809      ;
; 0.301 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.341      ; 0.811      ;
; 0.303 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.341      ; 0.813      ;
; 0.306 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.341      ; 0.816      ;
; 0.312 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.362      ; 0.843      ;
; 0.320 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.362      ; 0.851      ;
; 0.320 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.337      ; 0.826      ;
; 0.334 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.341      ; 0.844      ;
; 0.346 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.544      ;
; 0.347 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.545      ;
; 0.365 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.337      ; 0.871      ;
; 0.437 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.635      ;
; 0.440 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.638      ;
; 0.441 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.639      ;
; 0.463 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.661      ;
; 0.474 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.362      ; 1.005      ;
; 0.502 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.700      ;
; 0.504 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.703      ;
; 0.507 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.705      ;
; 0.507 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.705      ;
; 0.515 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.714      ;
; 0.524 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.366      ; 1.059      ;
; 0.528 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.726      ;
; 0.540 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.362      ; 1.071      ;
; 0.548 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.366      ; 1.083      ;
; 0.561 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.337      ; 1.067      ;
; 0.563 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.366      ; 1.098      ;
; 0.564 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.366      ; 1.099      ;
; 0.570 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.341      ; 1.080      ;
; 0.582 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.366      ; 1.117      ;
; 0.622 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.337      ; 1.128      ;
; 0.714 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.059      ; 0.917      ;
; 0.745 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.943      ;
; 0.745 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.943      ;
; 0.750 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.948      ;
; 0.750 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.948      ;
; 0.753 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.366      ; 1.288      ;
; 0.755 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.059      ; 0.960      ;
; 0.763 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.961      ;
; 0.765 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.059      ; 0.968      ;
; 0.766 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.968      ;
; 0.773 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.972      ;
; 0.834 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.032      ;
; 0.834 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.032      ;
; 0.839 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.037      ;
; 0.839 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.037      ;
; 0.841 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.059      ; 1.044      ;
; 0.841 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.039      ;
; 0.846 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.044      ;
; 0.846 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.044      ;
; 0.852 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.050      ;
; 0.859 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.057      ;
; 0.859 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.057      ;
; 0.862 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.060      ;
; 0.863 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.064      ;
; 0.870 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.068      ;
; 0.930 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.128      ;
; 0.935 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.133      ;
; 0.935 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.133      ;
; 0.942 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.140      ;
; 0.942 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.140      ;
; 0.948 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.146      ;
; 0.955 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.153      ;
; 0.959 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.157      ;
; 0.962 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.160      ;
; 0.966 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.164      ;
; 1.031 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.229      ;
; 1.031 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.229      ;
; 1.038 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.236      ;
; 1.051 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.249      ;
; 1.055 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.253      ;
; 1.058 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.256      ;
; 1.127 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.325      ;
; 1.147 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.345      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.074 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.044      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.339 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.537      ;
; 0.340 ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.538      ;
; 0.342 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.581      ;
; 0.348 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.546      ;
; 0.351 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.590      ;
; 0.416 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.396      ; 0.986      ;
; 0.417 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.396      ; 0.987      ;
; 0.433 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.163      ; 0.760      ;
; 0.457 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.163      ; 0.784      ;
; 0.476 ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.055      ; 0.675      ;
; 0.484 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.068      ; 0.696      ;
; 0.497 ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.696      ;
; 0.500 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.698      ;
; 0.502 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.701      ;
; 0.505 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.703      ;
; 0.507 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.705      ;
; 0.518 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.716      ;
; 0.534 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.732      ;
; 0.535 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.733      ;
; 0.536 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.774      ;
; 0.544 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.782      ;
; 0.553 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.791      ;
; 0.560 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.798      ;
; 0.562 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.385      ; 1.091      ;
; 0.562 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.385      ; 1.091      ;
; 0.566 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.805      ;
; 0.679 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.877      ;
; 0.730 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.928      ;
; 0.733 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.971      ;
; 0.734 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.932      ;
; 0.736 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.974      ;
; 0.739 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.977      ;
; 0.742 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.980      ;
; 0.747 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.945      ;
; 0.747 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.985      ;
; 0.748 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.946      ;
; 0.750 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.948      ;
; 0.752 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.950      ;
; 0.755 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.064      ; 0.993      ;
; 0.756 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.954      ;
; 0.759 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.957      ;
; 0.763 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.961      ;
; 0.782 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.169     ; 0.777      ;
; 0.816 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.264     ; 0.696      ;
; 0.823 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.021      ;
; 0.836 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.034      ;
; 0.837 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.035      ;
; 0.843 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.041      ;
; 0.848 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.046      ;
; 0.855 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.053      ;
; 0.869 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.169     ; 0.864      ;
; 0.876 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.073      ;
; 0.886 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.083      ;
; 0.887 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.084      ;
; 0.892 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.131      ;
; 0.892 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.131      ;
; 0.892 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.131      ;
; 0.892 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.131      ;
; 0.892 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.131      ;
; 0.893 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.090      ;
; 0.893 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.090      ;
; 0.894 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.091      ;
; 0.896 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.169     ; 0.891      ;
; 0.908 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.169     ; 0.903      ;
; 0.951 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.148      ;
; 0.960 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.169     ; 0.955      ;
; 0.962 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.159      ;
; 0.969 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.167      ;
; 0.970 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.168      ;
; 0.971 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.168      ;
; 0.972 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.053      ; 1.169      ;
; 0.983 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.181      ;
; 0.984 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.182      ;
; 0.999 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.197      ;
; 1.033 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.386      ; 1.563      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.169     ; 1.030      ;
; 1.063 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.261      ;
; 1.063 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.261      ;
; 1.063 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.261      ;
; 1.063 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.261      ;
; 1.078 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.169     ; 1.073      ;
; 1.125 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.158     ; 1.131      ;
; 1.389 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.587      ;
; 1.389 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.587      ;
; 1.535 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.733      ;
; 1.535 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.733      ;
; 1.535 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.733      ;
; 1.536 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.734      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[10]|clk                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[11]|clk                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[17]|clk                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[20]|clk                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[6]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[8]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[9]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|clkout|clk                     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[0]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[12]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[13]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[14]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[15]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[16]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[18]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[19]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[1]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[21]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[2]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[3]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[4]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[5]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[7]|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|clk_1MHz|clk                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[0]|clk                     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[1]|clk                     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[2]|clk                     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[3]|clk                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.234  ; 0.464        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.236  ; 0.466        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.238  ; 0.468        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.240  ; 0.470        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.297  ; 0.527        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.299  ; 0.529        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.301  ; 0.531        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.303  ; 0.533        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; top_clk_div|clkout~clkctrl|inclk[0]                                                                        ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; top_clk_div|clkout~clkctrl|outclk                                                                          ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; top_rom|altsyncram_component|auto_generated|ram_block1a1|clk0                                              ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[0]|clk                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[6]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[7]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_cs|clk                ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_ld|clk                ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[0]|clk              ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[1]|clk              ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[2]|clk              ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[3]|clk              ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[4]|clk              ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 2.675 ; 3.099 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 2.562 ; 2.792 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 2.675 ; 3.099 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 2.645 ; 2.866 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 2.287 ; 2.695 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 2.625 ; 2.884 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 2.152 ; 2.573 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 2.502 ; 2.715 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 2.459 ; 2.885 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 2.449 ; 2.709 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 2.015 ; 2.374 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -1.211 ; -1.559 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -1.304 ; -1.641 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -1.521 ; -1.881 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -1.469 ; -1.808 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -1.245 ; -1.589 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -1.546 ; -1.921 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -1.211 ; -1.559 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -1.524 ; -1.855 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -1.602 ; -1.956 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -1.569 ; -1.963 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -1.558 ; -1.902 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 6.357 ; 6.362 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 6.466 ; 6.543 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 5.859 ; 5.775 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 7.137 ; 7.308 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.665 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 6.176 ; 6.182 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 6.282 ; 6.354 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 5.700 ; 5.618 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 6.864 ; 3.673 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.597 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 9.653  ; 9.606  ; 10.084 ; 10.037 ;
; SW[0]      ; HEX0_D[1]   ; 9.628  ; 9.605  ; 10.059 ; 10.036 ;
; SW[0]      ; HEX0_D[2]   ; 9.989  ; 9.890  ; 10.420 ; 10.321 ;
; SW[0]      ; HEX0_D[3]   ; 9.990  ; 9.888  ; 10.421 ; 10.319 ;
; SW[0]      ; HEX0_D[4]   ; 9.970  ; 9.877  ; 10.401 ; 10.308 ;
; SW[0]      ; HEX0_D[5]   ; 10.050 ; 9.965  ; 10.481 ; 10.396 ;
; SW[0]      ; HEX0_D[6]   ; 9.910  ; 9.979  ; 10.341 ; 10.410 ;
; SW[0]      ; HEX1_D[0]   ; 9.854  ; 9.786  ; 10.285 ; 10.217 ;
; SW[0]      ; HEX1_D[1]   ; 9.853  ; 9.795  ; 10.284 ; 10.226 ;
; SW[0]      ; HEX1_D[2]   ; 10.044 ; 9.935  ; 10.475 ; 10.366 ;
; SW[0]      ; HEX1_D[3]   ; 9.892  ; 9.814  ; 10.323 ; 10.245 ;
; SW[0]      ; HEX1_D[4]   ; 9.877  ; 9.802  ; 10.308 ; 10.233 ;
; SW[0]      ; HEX1_D[5]   ; 10.272 ; 10.165 ; 10.703 ; 10.596 ;
; SW[0]      ; HEX1_D[6]   ; 10.024 ; 10.104 ; 10.455 ; 10.535 ;
; SW[0]      ; HEX2_D[0]   ; 10.671 ; 10.603 ; 11.102 ; 11.034 ;
; SW[0]      ; HEX2_D[1]   ; 10.523 ; 10.437 ; 10.954 ; 10.868 ;
; SW[0]      ; HEX2_D[2]   ; 10.603 ; 10.564 ; 11.034 ; 10.995 ;
; SW[0]      ; HEX2_D[3]   ; 10.507 ; 10.458 ; 10.938 ; 10.889 ;
; SW[0]      ; HEX2_D[4]   ; 10.534 ; 10.482 ; 10.965 ; 10.913 ;
; SW[0]      ; HEX2_D[5]   ; 10.523 ; 10.453 ; 10.954 ; 10.884 ;
; SW[0]      ; HEX2_D[6]   ; 10.766 ; 10.890 ; 11.197 ; 11.321 ;
; SW[0]      ; HEX3_D[0]   ; 10.625 ; 10.526 ; 11.056 ; 10.957 ;
; SW[0]      ; HEX3_D[2]   ; 10.606 ; 10.517 ; 11.037 ; 10.948 ;
; SW[0]      ; HEX3_D[3]   ; 10.634 ; 10.532 ; 11.065 ; 10.963 ;
; SW[0]      ; HEX3_D[4]   ; 9.982  ; 9.860  ; 10.413 ; 10.291 ;
; SW[0]      ; HEX3_D[5]   ; 10.782 ; 10.567 ; 11.213 ; 10.998 ;
; SW[0]      ; HEX3_D[6]   ; 9.729  ; 9.927  ; 10.160 ; 10.358 ;
; SW[1]      ; HEX0_D[0]   ; 9.417  ; 9.370  ; 9.772  ; 9.725  ;
; SW[1]      ; HEX0_D[1]   ; 9.392  ; 9.369  ; 9.747  ; 9.724  ;
; SW[1]      ; HEX0_D[2]   ; 9.753  ; 9.654  ; 10.108 ; 10.009 ;
; SW[1]      ; HEX0_D[3]   ; 9.754  ; 9.652  ; 10.109 ; 10.007 ;
; SW[1]      ; HEX0_D[4]   ; 9.734  ; 9.641  ; 10.089 ; 9.996  ;
; SW[1]      ; HEX0_D[5]   ; 9.814  ; 9.729  ; 10.169 ; 10.084 ;
; SW[1]      ; HEX0_D[6]   ; 9.674  ; 9.743  ; 10.029 ; 10.098 ;
; SW[1]      ; HEX1_D[0]   ; 9.618  ; 9.550  ; 9.973  ; 9.905  ;
; SW[1]      ; HEX1_D[1]   ; 9.617  ; 9.559  ; 9.972  ; 9.914  ;
; SW[1]      ; HEX1_D[2]   ; 9.808  ; 9.699  ; 10.163 ; 10.054 ;
; SW[1]      ; HEX1_D[3]   ; 9.656  ; 9.578  ; 10.011 ; 9.933  ;
; SW[1]      ; HEX1_D[4]   ; 9.641  ; 9.566  ; 9.996  ; 9.921  ;
; SW[1]      ; HEX1_D[5]   ; 10.036 ; 9.929  ; 10.391 ; 10.284 ;
; SW[1]      ; HEX1_D[6]   ; 9.788  ; 9.868  ; 10.143 ; 10.223 ;
; SW[1]      ; HEX2_D[0]   ; 10.435 ; 10.367 ; 10.790 ; 10.722 ;
; SW[1]      ; HEX2_D[1]   ; 10.287 ; 10.201 ; 10.642 ; 10.556 ;
; SW[1]      ; HEX2_D[2]   ; 10.367 ; 10.328 ; 10.722 ; 10.683 ;
; SW[1]      ; HEX2_D[3]   ; 10.271 ; 10.222 ; 10.626 ; 10.577 ;
; SW[1]      ; HEX2_D[4]   ; 10.298 ; 10.246 ; 10.653 ; 10.601 ;
; SW[1]      ; HEX2_D[5]   ; 10.287 ; 10.217 ; 10.642 ; 10.572 ;
; SW[1]      ; HEX2_D[6]   ; 10.530 ; 10.654 ; 10.885 ; 11.009 ;
; SW[1]      ; HEX3_D[0]   ; 10.389 ; 10.290 ; 10.744 ; 10.645 ;
; SW[1]      ; HEX3_D[2]   ; 10.370 ; 10.281 ; 10.725 ; 10.636 ;
; SW[1]      ; HEX3_D[3]   ; 10.398 ; 10.296 ; 10.753 ; 10.651 ;
; SW[1]      ; HEX3_D[4]   ; 9.746  ; 9.624  ; 10.101 ; 9.979  ;
; SW[1]      ; HEX3_D[5]   ; 10.546 ; 10.331 ; 10.901 ; 10.686 ;
; SW[1]      ; HEX3_D[6]   ; 9.493  ; 9.691  ; 9.848  ; 10.046 ;
; SW[2]      ; HEX0_D[0]   ; 9.611  ; 9.564  ; 10.015 ; 9.968  ;
; SW[2]      ; HEX0_D[1]   ; 9.586  ; 9.563  ; 9.990  ; 9.967  ;
; SW[2]      ; HEX0_D[2]   ; 9.947  ; 9.848  ; 10.351 ; 10.252 ;
; SW[2]      ; HEX0_D[3]   ; 9.948  ; 9.846  ; 10.352 ; 10.250 ;
; SW[2]      ; HEX0_D[4]   ; 9.928  ; 9.835  ; 10.332 ; 10.239 ;
; SW[2]      ; HEX0_D[5]   ; 10.008 ; 9.923  ; 10.412 ; 10.327 ;
; SW[2]      ; HEX0_D[6]   ; 9.868  ; 9.937  ; 10.272 ; 10.341 ;
; SW[2]      ; HEX1_D[0]   ; 9.861  ; 9.793  ; 10.265 ; 10.197 ;
; SW[2]      ; HEX1_D[1]   ; 9.860  ; 9.802  ; 10.264 ; 10.206 ;
; SW[2]      ; HEX1_D[2]   ; 10.051 ; 9.941  ; 10.455 ; 10.345 ;
; SW[2]      ; HEX1_D[3]   ; 9.899  ; 9.821  ; 10.303 ; 10.225 ;
; SW[2]      ; HEX1_D[4]   ; 9.884  ; 9.809  ; 10.288 ; 10.213 ;
; SW[2]      ; HEX1_D[5]   ; 10.279 ; 10.172 ; 10.683 ; 10.576 ;
; SW[2]      ; HEX1_D[6]   ; 10.031 ; 10.111 ; 10.435 ; 10.515 ;
; SW[2]      ; HEX2_D[0]   ; 10.678 ; 10.561 ; 11.082 ; 10.965 ;
; SW[2]      ; HEX2_D[1]   ; 10.528 ; 10.441 ; 10.932 ; 10.845 ;
; SW[2]      ; HEX2_D[2]   ; 10.602 ; 10.571 ; 11.006 ; 10.975 ;
; SW[2]      ; HEX2_D[3]   ; 10.514 ; 10.450 ; 10.918 ; 10.854 ;
; SW[2]      ; HEX2_D[4]   ; 10.541 ; 10.440 ; 10.945 ; 10.844 ;
; SW[2]      ; HEX2_D[5]   ; 10.520 ; 10.460 ; 10.924 ; 10.864 ;
; SW[2]      ; HEX2_D[6]   ; 10.773 ; 10.893 ; 11.177 ; 11.297 ;
; SW[2]      ; HEX3_D[0]   ; 10.632 ; 10.484 ; 11.036 ; 10.888 ;
; SW[2]      ; HEX3_D[2]   ; 10.564 ; 10.524 ; 10.968 ; 10.928 ;
; SW[2]      ; HEX3_D[3]   ; 10.641 ; 10.490 ; 11.045 ; 10.894 ;
; SW[2]      ; HEX3_D[4]   ; 9.989  ; 9.864  ; 10.393 ; 10.268 ;
; SW[2]      ; HEX3_D[5]   ; 10.740 ; 10.574 ; 11.144 ; 10.978 ;
; SW[2]      ; HEX3_D[6]   ; 9.736  ; 9.885  ; 10.140 ; 10.289 ;
; SW[3]      ; HEX0_D[0]   ; 9.434  ; 9.387  ; 9.822  ; 9.775  ;
; SW[3]      ; HEX0_D[1]   ; 9.409  ; 9.386  ; 9.797  ; 9.774  ;
; SW[3]      ; HEX0_D[2]   ; 9.770  ; 9.671  ; 10.158 ; 10.059 ;
; SW[3]      ; HEX0_D[3]   ; 9.771  ; 9.669  ; 10.159 ; 10.057 ;
; SW[3]      ; HEX0_D[4]   ; 9.751  ; 9.658  ; 10.139 ; 10.046 ;
; SW[3]      ; HEX0_D[5]   ; 9.831  ; 9.746  ; 10.219 ; 10.134 ;
; SW[3]      ; HEX0_D[6]   ; 9.691  ; 9.760  ; 10.079 ; 10.148 ;
; SW[3]      ; HEX1_D[0]   ; 9.642  ; 9.574  ; 10.023 ; 9.955  ;
; SW[3]      ; HEX1_D[1]   ; 9.641  ; 9.583  ; 10.022 ; 9.964  ;
; SW[3]      ; HEX1_D[2]   ; 9.832  ; 9.722  ; 10.213 ; 10.104 ;
; SW[3]      ; HEX1_D[3]   ; 9.680  ; 9.602  ; 10.061 ; 9.983  ;
; SW[3]      ; HEX1_D[4]   ; 9.665  ; 9.590  ; 10.046 ; 9.971  ;
; SW[3]      ; HEX1_D[5]   ; 10.060 ; 9.953  ; 10.441 ; 10.334 ;
; SW[3]      ; HEX1_D[6]   ; 9.812  ; 9.892  ; 10.193 ; 10.273 ;
; SW[3]      ; HEX2_D[0]   ; 10.459 ; 10.384 ; 10.840 ; 10.772 ;
; SW[3]      ; HEX2_D[1]   ; 10.309 ; 10.222 ; 10.692 ; 10.606 ;
; SW[3]      ; HEX2_D[2]   ; 10.384 ; 10.352 ; 10.772 ; 10.733 ;
; SW[3]      ; HEX2_D[3]   ; 10.295 ; 10.239 ; 10.676 ; 10.627 ;
; SW[3]      ; HEX2_D[4]   ; 10.322 ; 10.263 ; 10.703 ; 10.651 ;
; SW[3]      ; HEX2_D[5]   ; 10.304 ; 10.241 ; 10.692 ; 10.622 ;
; SW[3]      ; HEX2_D[6]   ; 10.554 ; 10.674 ; 10.935 ; 11.059 ;
; SW[3]      ; HEX3_D[0]   ; 10.413 ; 10.307 ; 10.794 ; 10.695 ;
; SW[3]      ; HEX3_D[2]   ; 10.387 ; 10.305 ; 10.775 ; 10.686 ;
; SW[3]      ; HEX3_D[3]   ; 10.422 ; 10.313 ; 10.803 ; 10.701 ;
; SW[3]      ; HEX3_D[4]   ; 9.770  ; 9.645  ; 10.151 ; 10.029 ;
; SW[3]      ; HEX3_D[5]   ; 10.563 ; 10.355 ; 10.951 ; 10.736 ;
; SW[3]      ; HEX3_D[6]   ; 9.517  ; 9.708  ; 9.898  ; 10.096 ;
; SW[4]      ; HEX0_D[0]   ; 8.943  ; 8.896  ; 9.345  ; 9.298  ;
; SW[4]      ; HEX0_D[1]   ; 8.918  ; 8.895  ; 9.320  ; 9.297  ;
; SW[4]      ; HEX0_D[2]   ; 9.279  ; 9.180  ; 9.681  ; 9.582  ;
; SW[4]      ; HEX0_D[3]   ; 9.280  ; 9.178  ; 9.682  ; 9.580  ;
; SW[4]      ; HEX0_D[4]   ; 9.260  ; 9.167  ; 9.662  ; 9.569  ;
; SW[4]      ; HEX0_D[5]   ; 9.340  ; 9.255  ; 9.742  ; 9.657  ;
; SW[4]      ; HEX0_D[6]   ; 9.200  ; 9.269  ; 9.602  ; 9.671  ;
; SW[4]      ; HEX1_D[0]   ; 9.669  ; 9.598  ; 10.044 ; 9.973  ;
; SW[4]      ; HEX1_D[1]   ; 9.670  ; 9.610  ; 10.045 ; 9.985  ;
; SW[4]      ; HEX1_D[2]   ; 9.861  ; 9.762  ; 10.236 ; 10.137 ;
; SW[4]      ; HEX1_D[3]   ; 9.707  ; 9.626  ; 10.082 ; 10.001 ;
; SW[4]      ; HEX1_D[4]   ; 9.692  ; 9.614  ; 10.067 ; 9.989  ;
; SW[4]      ; HEX1_D[5]   ; 10.087 ; 9.977  ; 10.462 ; 10.352 ;
; SW[4]      ; HEX1_D[6]   ; 9.839  ; 9.916  ; 10.214 ; 10.291 ;
; SW[4]      ; HEX2_D[0]   ; 10.483 ; 10.430 ; 10.858 ; 10.805 ;
; SW[4]      ; HEX2_D[1]   ; 10.350 ; 10.264 ; 10.725 ; 10.639 ;
; SW[4]      ; HEX2_D[2]   ; 10.430 ; 10.376 ; 10.805 ; 10.751 ;
; SW[4]      ; HEX2_D[3]   ; 10.329 ; 10.285 ; 10.704 ; 10.660 ;
; SW[4]      ; HEX2_D[4]   ; 10.346 ; 10.309 ; 10.721 ; 10.684 ;
; SW[4]      ; HEX2_D[5]   ; 10.350 ; 10.265 ; 10.725 ; 10.640 ;
; SW[4]      ; HEX2_D[6]   ; 10.579 ; 10.717 ; 10.954 ; 11.092 ;
; SW[4]      ; HEX3_D[0]   ; 10.437 ; 10.353 ; 10.812 ; 10.728 ;
; SW[4]      ; HEX3_D[2]   ; 10.433 ; 10.329 ; 10.808 ; 10.704 ;
; SW[4]      ; HEX3_D[3]   ; 10.446 ; 10.359 ; 10.821 ; 10.734 ;
; SW[4]      ; HEX3_D[4]   ; 9.794  ; 9.687  ; 10.169 ; 10.062 ;
; SW[4]      ; HEX3_D[5]   ; 10.609 ; 10.379 ; 10.984 ; 10.754 ;
; SW[4]      ; HEX3_D[6]   ; 9.541  ; 9.754  ; 9.916  ; 10.129 ;
; SW[5]      ; HEX0_D[0]   ; 9.217  ; 9.170  ; 9.765  ; 9.718  ;
; SW[5]      ; HEX0_D[1]   ; 9.192  ; 9.169  ; 9.740  ; 9.717  ;
; SW[5]      ; HEX0_D[2]   ; 9.553  ; 9.454  ; 10.101 ; 10.002 ;
; SW[5]      ; HEX0_D[3]   ; 9.554  ; 9.452  ; 10.102 ; 10.000 ;
; SW[5]      ; HEX0_D[4]   ; 9.534  ; 9.441  ; 10.082 ; 9.989  ;
; SW[5]      ; HEX0_D[5]   ; 9.614  ; 9.529  ; 10.162 ; 10.077 ;
; SW[5]      ; HEX0_D[6]   ; 9.474  ; 9.543  ; 10.022 ; 10.091 ;
; SW[5]      ; HEX1_D[0]   ; 9.906  ; 9.835  ; 10.248 ; 10.177 ;
; SW[5]      ; HEX1_D[1]   ; 9.907  ; 9.847  ; 10.249 ; 10.189 ;
; SW[5]      ; HEX1_D[2]   ; 10.098 ; 9.999  ; 10.440 ; 10.341 ;
; SW[5]      ; HEX1_D[3]   ; 9.944  ; 9.863  ; 10.286 ; 10.205 ;
; SW[5]      ; HEX1_D[4]   ; 9.929  ; 9.851  ; 10.271 ; 10.193 ;
; SW[5]      ; HEX1_D[5]   ; 10.324 ; 10.214 ; 10.666 ; 10.556 ;
; SW[5]      ; HEX1_D[6]   ; 10.076 ; 10.153 ; 10.418 ; 10.495 ;
; SW[5]      ; HEX2_D[0]   ; 10.720 ; 10.667 ; 11.062 ; 11.009 ;
; SW[5]      ; HEX2_D[1]   ; 10.587 ; 10.501 ; 10.929 ; 10.843 ;
; SW[5]      ; HEX2_D[2]   ; 10.667 ; 10.613 ; 11.009 ; 10.955 ;
; SW[5]      ; HEX2_D[3]   ; 10.566 ; 10.522 ; 10.908 ; 10.864 ;
; SW[5]      ; HEX2_D[4]   ; 10.583 ; 10.546 ; 10.925 ; 10.888 ;
; SW[5]      ; HEX2_D[5]   ; 10.587 ; 10.502 ; 10.929 ; 10.844 ;
; SW[5]      ; HEX2_D[6]   ; 10.816 ; 10.954 ; 11.158 ; 11.296 ;
; SW[5]      ; HEX3_D[0]   ; 10.674 ; 10.590 ; 11.016 ; 10.932 ;
; SW[5]      ; HEX3_D[2]   ; 10.670 ; 10.566 ; 11.012 ; 10.908 ;
; SW[5]      ; HEX3_D[3]   ; 10.683 ; 10.596 ; 11.025 ; 10.938 ;
; SW[5]      ; HEX3_D[4]   ; 10.031 ; 9.924  ; 10.373 ; 10.266 ;
; SW[5]      ; HEX3_D[5]   ; 10.846 ; 10.616 ; 11.188 ; 10.958 ;
; SW[5]      ; HEX3_D[6]   ; 9.778  ; 9.991  ; 10.120 ; 10.333 ;
; SW[6]      ; HEX0_D[0]   ; 9.034  ; 8.987  ; 9.401  ; 9.354  ;
; SW[6]      ; HEX0_D[1]   ; 9.009  ; 8.986  ; 9.376  ; 9.353  ;
; SW[6]      ; HEX0_D[2]   ; 9.370  ; 9.271  ; 9.737  ; 9.638  ;
; SW[6]      ; HEX0_D[3]   ; 9.371  ; 9.269  ; 9.738  ; 9.636  ;
; SW[6]      ; HEX0_D[4]   ; 9.351  ; 9.258  ; 9.718  ; 9.625  ;
; SW[6]      ; HEX0_D[5]   ; 9.431  ; 9.346  ; 9.798  ; 9.713  ;
; SW[6]      ; HEX0_D[6]   ; 9.291  ; 9.360  ; 9.658  ; 9.727  ;
; SW[6]      ; HEX1_D[0]   ; 9.671  ; 9.603  ; 10.053 ; 9.985  ;
; SW[6]      ; HEX1_D[1]   ; 9.670  ; 9.612  ; 10.052 ; 9.994  ;
; SW[6]      ; HEX1_D[2]   ; 9.861  ; 9.751  ; 10.243 ; 10.133 ;
; SW[6]      ; HEX1_D[3]   ; 9.709  ; 9.631  ; 10.091 ; 10.013 ;
; SW[6]      ; HEX1_D[4]   ; 9.694  ; 9.619  ; 10.076 ; 10.001 ;
; SW[6]      ; HEX1_D[5]   ; 10.089 ; 9.982  ; 10.471 ; 10.364 ;
; SW[6]      ; HEX1_D[6]   ; 9.841  ; 9.921  ; 10.223 ; 10.303 ;
; SW[6]      ; HEX2_D[0]   ; 10.488 ; 10.370 ; 10.870 ; 10.752 ;
; SW[6]      ; HEX2_D[1]   ; 10.338 ; 10.251 ; 10.720 ; 10.633 ;
; SW[6]      ; HEX2_D[2]   ; 10.412 ; 10.381 ; 10.794 ; 10.763 ;
; SW[6]      ; HEX2_D[3]   ; 10.324 ; 10.260 ; 10.706 ; 10.642 ;
; SW[6]      ; HEX2_D[4]   ; 10.351 ; 10.246 ; 10.733 ; 10.628 ;
; SW[6]      ; HEX2_D[5]   ; 10.330 ; 10.270 ; 10.712 ; 10.652 ;
; SW[6]      ; HEX2_D[6]   ; 10.583 ; 10.703 ; 10.965 ; 11.085 ;
; SW[6]      ; HEX3_D[0]   ; 10.442 ; 10.283 ; 10.824 ; 10.665 ;
; SW[6]      ; HEX3_D[2]   ; 10.370 ; 10.334 ; 10.752 ; 10.716 ;
; SW[6]      ; HEX3_D[3]   ; 10.451 ; 10.289 ; 10.833 ; 10.671 ;
; SW[6]      ; HEX3_D[4]   ; 9.799  ; 9.674  ; 10.181 ; 10.056 ;
; SW[6]      ; HEX3_D[5]   ; 10.537 ; 10.384 ; 10.883 ; 10.766 ;
; SW[6]      ; HEX3_D[6]   ; 9.546  ; 9.682  ; 9.928  ; 10.028 ;
; SW[7]      ; HEX0_D[0]   ; 8.656  ; 8.609  ; 9.221  ; 9.174  ;
; SW[7]      ; HEX0_D[1]   ; 8.631  ; 8.608  ; 9.196  ; 9.173  ;
; SW[7]      ; HEX0_D[2]   ; 8.992  ; 8.893  ; 9.557  ; 9.458  ;
; SW[7]      ; HEX0_D[3]   ; 8.993  ; 8.891  ; 9.558  ; 9.456  ;
; SW[7]      ; HEX0_D[4]   ; 8.973  ; 8.880  ; 9.538  ; 9.445  ;
; SW[7]      ; HEX0_D[5]   ; 9.053  ; 8.968  ; 9.618  ; 9.533  ;
; SW[7]      ; HEX0_D[6]   ; 8.913  ; 8.982  ; 9.478  ; 9.547  ;
; SW[7]      ; HEX1_D[0]   ; 9.546  ; 9.457  ; 9.891  ; 9.802  ;
; SW[7]      ; HEX1_D[1]   ; 9.565  ; 9.472  ; 9.910  ; 9.817  ;
; SW[7]      ; HEX1_D[2]   ; 9.756  ; 9.657  ; 10.101 ; 10.002 ;
; SW[7]      ; HEX1_D[3]   ; 9.582  ; 9.485  ; 9.927  ; 9.830  ;
; SW[7]      ; HEX1_D[4]   ; 9.539  ; 9.481  ; 9.884  ; 9.826  ;
; SW[7]      ; HEX1_D[5]   ; 9.963  ; 9.839  ; 10.308 ; 10.184 ;
; SW[7]      ; HEX1_D[6]   ; 9.702  ; 9.805  ; 10.047 ; 10.150 ;
; SW[7]      ; HEX2_D[0]   ; 10.373 ; 10.325 ; 10.718 ; 10.670 ;
; SW[7]      ; HEX2_D[1]   ; 10.245 ; 10.159 ; 10.590 ; 10.504 ;
; SW[7]      ; HEX2_D[2]   ; 10.325 ; 10.266 ; 10.670 ; 10.611 ;
; SW[7]      ; HEX2_D[3]   ; 10.224 ; 10.180 ; 10.569 ; 10.525 ;
; SW[7]      ; HEX2_D[4]   ; 10.236 ; 10.204 ; 10.581 ; 10.549 ;
; SW[7]      ; HEX2_D[5]   ; 10.245 ; 10.155 ; 10.590 ; 10.500 ;
; SW[7]      ; HEX2_D[6]   ; 10.474 ; 10.612 ; 10.819 ; 10.957 ;
; SW[7]      ; HEX3_D[0]   ; 10.327 ; 10.248 ; 10.672 ; 10.593 ;
; SW[7]      ; HEX3_D[2]   ; 10.328 ; 10.219 ; 10.673 ; 10.564 ;
; SW[7]      ; HEX3_D[3]   ; 10.336 ; 10.254 ; 10.681 ; 10.599 ;
; SW[7]      ; HEX3_D[4]   ; 9.684  ; 9.582  ; 10.029 ; 9.927  ;
; SW[7]      ; HEX3_D[5]   ; 10.504 ; 10.269 ; 10.849 ; 10.614 ;
; SW[7]      ; HEX3_D[6]   ; 9.431  ; 9.649  ; 9.776  ; 9.994  ;
; SW[8]      ; HEX0_D[0]   ; 7.660  ; 7.613  ; 7.893  ; 7.828  ;
; SW[8]      ; HEX0_D[1]   ; 7.635  ; 7.612  ; 7.868  ; 7.845  ;
; SW[8]      ; HEX0_D[2]   ; 7.996  ; 7.897  ; 8.229  ; 8.107  ;
; SW[8]      ; HEX0_D[3]   ; 7.997  ; 7.895  ; 8.195  ; 8.128  ;
; SW[8]      ; HEX0_D[4]   ; 7.977  ; 7.884  ; 8.210  ; 8.077  ;
; SW[8]      ; HEX0_D[5]   ; 8.057  ; 7.972  ; 8.290  ; 8.165  ;
; SW[8]      ; HEX0_D[6]   ; 7.917  ; 7.986  ; 8.150  ; 8.179  ;
; SW[8]      ; HEX1_D[0]   ; 7.821  ; 7.727  ; 8.170  ; 8.102  ;
; SW[8]      ; HEX1_D[1]   ; 7.807  ; 7.762  ; 8.169  ; 8.111  ;
; SW[8]      ; HEX1_D[2]   ; 7.998  ; 7.901  ; 8.360  ; 8.250  ;
; SW[8]      ; HEX1_D[3]   ; 7.859  ; 7.755  ; 8.208  ; 8.130  ;
; SW[8]      ; HEX1_D[4]   ; 7.844  ; 7.750  ; 8.193  ; 8.118  ;
; SW[8]      ; HEX1_D[5]   ; 8.239  ; 8.107  ; 8.588  ; 8.481  ;
; SW[8]      ; HEX1_D[6]   ; 7.991  ; 8.053  ; 8.340  ; 8.420  ;
; SW[8]      ; HEX2_D[0]   ; 8.870  ; 8.752  ; 9.262  ; 9.144  ;
; SW[8]      ; HEX2_D[1]   ; 8.720  ; 8.633  ; 9.112  ; 9.025  ;
; SW[8]      ; HEX2_D[2]   ; 8.794  ; 8.763  ; 9.186  ; 9.155  ;
; SW[8]      ; HEX2_D[3]   ; 8.706  ; 8.642  ; 9.098  ; 9.034  ;
; SW[8]      ; HEX2_D[4]   ; 8.733  ; 8.628  ; 9.125  ; 9.020  ;
; SW[8]      ; HEX2_D[5]   ; 8.712  ; 8.652  ; 9.104  ; 9.044  ;
; SW[8]      ; HEX2_D[6]   ; 8.965  ; 9.085  ; 9.357  ; 9.477  ;
; SW[8]      ; HEX3_D[0]   ; 8.824  ; 8.665  ; 9.216  ; 9.057  ;
; SW[8]      ; HEX3_D[2]   ; 8.752  ; 8.716  ; 9.144  ; 9.108  ;
; SW[8]      ; HEX3_D[3]   ; 8.833  ; 8.671  ; 9.225  ; 9.063  ;
; SW[8]      ; HEX3_D[4]   ; 8.181  ; 8.056  ; 8.573  ; 8.448  ;
; SW[8]      ; HEX3_D[5]   ; 8.864  ; 8.766  ; 9.256  ; 9.158  ;
; SW[8]      ; HEX3_D[6]   ; 7.928  ; 7.966  ; 8.320  ; 8.303  ;
; SW[9]      ; HEX0_D[0]   ; 7.335  ; 7.270  ; 7.642  ; 7.642  ;
; SW[9]      ; HEX0_D[1]   ; 7.310  ; 7.287  ; 7.658  ; 7.606  ;
; SW[9]      ; HEX0_D[2]   ; 7.671  ; 7.549  ; 7.987  ; 7.926  ;
; SW[9]      ; HEX0_D[3]   ; 7.637  ; 7.570  ; 8.026  ; 7.910  ;
; SW[9]      ; HEX0_D[4]   ; 7.652  ; 7.474  ; 7.958  ; 7.913  ;
; SW[9]      ; HEX0_D[5]   ; 7.732  ; 7.596  ; 8.038  ; 8.001  ;
; SW[9]      ; HEX0_D[6]   ; 7.592  ; 7.614  ; 7.898  ; 8.015  ;
; SW[9]      ; HEX1_D[0]   ; 7.776  ; 7.682  ; 8.315  ; 8.247  ;
; SW[9]      ; HEX1_D[1]   ; 7.762  ; 7.717  ; 8.314  ; 8.256  ;
; SW[9]      ; HEX1_D[2]   ; 7.953  ; 7.856  ; 8.505  ; 8.395  ;
; SW[9]      ; HEX1_D[3]   ; 7.814  ; 7.710  ; 8.353  ; 8.275  ;
; SW[9]      ; HEX1_D[4]   ; 7.799  ; 7.705  ; 8.338  ; 8.263  ;
; SW[9]      ; HEX1_D[5]   ; 8.194  ; 8.062  ; 8.733  ; 8.626  ;
; SW[9]      ; HEX1_D[6]   ; 7.946  ; 8.008  ; 8.485  ; 8.565  ;
; SW[9]      ; HEX2_D[0]   ; 8.845  ; 8.727  ; 9.211  ; 9.093  ;
; SW[9]      ; HEX2_D[1]   ; 8.695  ; 8.608  ; 9.061  ; 8.974  ;
; SW[9]      ; HEX2_D[2]   ; 8.769  ; 8.738  ; 9.135  ; 9.104  ;
; SW[9]      ; HEX2_D[3]   ; 8.681  ; 8.617  ; 9.047  ; 8.983  ;
; SW[9]      ; HEX2_D[4]   ; 8.708  ; 8.603  ; 9.074  ; 8.969  ;
; SW[9]      ; HEX2_D[5]   ; 8.687  ; 8.627  ; 9.053  ; 8.993  ;
; SW[9]      ; HEX2_D[6]   ; 8.940  ; 9.060  ; 9.306  ; 9.426  ;
; SW[9]      ; HEX3_D[0]   ; 8.799  ; 8.640  ; 9.165  ; 9.006  ;
; SW[9]      ; HEX3_D[2]   ; 8.727  ; 8.691  ; 9.093  ; 9.057  ;
; SW[9]      ; HEX3_D[3]   ; 8.808  ; 8.646  ; 9.174  ; 9.012  ;
; SW[9]      ; HEX3_D[4]   ; 8.156  ; 8.031  ; 8.522  ; 8.397  ;
; SW[9]      ; HEX3_D[5]   ; 8.839  ; 8.741  ; 9.205  ; 9.107  ;
; SW[9]      ; HEX3_D[6]   ; 7.903  ; 7.939  ; 8.269  ; 8.288  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0_D[0]   ; 7.420 ; 7.390 ; 7.779 ; 7.738 ;
; SW[0]      ; HEX0_D[1]   ; 7.435 ; 7.401 ; 7.794 ; 7.756 ;
; SW[0]      ; HEX0_D[2]   ; 7.812 ; 7.695 ; 8.147 ; 8.054 ;
; SW[0]      ; HEX0_D[3]   ; 7.772 ; 7.698 ; 8.131 ; 8.053 ;
; SW[0]      ; HEX0_D[4]   ; 7.734 ; 7.644 ; 8.093 ; 8.003 ;
; SW[0]      ; HEX0_D[5]   ; 7.802 ; 7.733 ; 8.161 ; 8.089 ;
; SW[0]      ; HEX0_D[6]   ; 7.684 ; 7.751 ; 8.036 ; 8.110 ;
; SW[0]      ; HEX1_D[0]   ; 8.003 ; 7.913 ; 8.354 ; 8.270 ;
; SW[0]      ; HEX1_D[1]   ; 8.026 ; 7.933 ; 8.375 ; 8.288 ;
; SW[0]      ; HEX1_D[2]   ; 8.225 ; 8.106 ; 8.560 ; 8.464 ;
; SW[0]      ; HEX1_D[3]   ; 8.039 ; 7.940 ; 8.390 ; 8.297 ;
; SW[0]      ; HEX1_D[4]   ; 8.035 ; 7.955 ; 8.393 ; 8.290 ;
; SW[0]      ; HEX1_D[5]   ; 8.403 ; 8.278 ; 8.753 ; 8.634 ;
; SW[0]      ; HEX1_D[6]   ; 8.155 ; 8.259 ; 8.508 ; 8.606 ;
; SW[0]      ; HEX2_D[0]   ; 8.676 ; 8.570 ; 9.081 ; 8.975 ;
; SW[0]      ; HEX2_D[1]   ; 8.543 ; 8.449 ; 8.948 ; 8.854 ;
; SW[0]      ; HEX2_D[2]   ; 8.600 ; 8.578 ; 9.005 ; 9.003 ;
; SW[0]      ; HEX2_D[3]   ; 8.520 ; 8.429 ; 8.925 ; 8.834 ;
; SW[0]      ; HEX2_D[4]   ; 8.582 ; 8.450 ; 9.007 ; 8.855 ;
; SW[0]      ; HEX2_D[5]   ; 8.566 ; 8.435 ; 8.991 ; 8.840 ;
; SW[0]      ; HEX2_D[6]   ; 8.758 ; 8.881 ; 9.163 ; 9.286 ;
; SW[0]      ; HEX3_D[0]   ; 9.115 ; 9.016 ; 9.520 ; 9.445 ;
; SW[0]      ; HEX3_D[2]   ; 9.100 ; 9.028 ; 9.529 ; 9.439 ;
; SW[0]      ; HEX3_D[3]   ; 9.123 ; 9.021 ; 9.528 ; 9.450 ;
; SW[0]      ; HEX3_D[4]   ; 8.517 ; 8.429 ; 8.946 ; 8.858 ;
; SW[0]      ; HEX3_D[5]   ; 9.170 ; 9.062 ; 9.599 ; 9.491 ;
; SW[0]      ; HEX3_D[6]   ; 8.387 ; 8.451 ; 8.792 ; 8.880 ;
; SW[1]      ; HEX0_D[0]   ; 7.524 ; 7.494 ; 7.869 ; 7.839 ;
; SW[1]      ; HEX0_D[1]   ; 7.539 ; 7.509 ; 7.884 ; 7.854 ;
; SW[1]      ; HEX0_D[2]   ; 7.923 ; 7.799 ; 8.268 ; 8.144 ;
; SW[1]      ; HEX0_D[3]   ; 7.876 ; 7.808 ; 8.221 ; 8.153 ;
; SW[1]      ; HEX0_D[4]   ; 7.838 ; 7.779 ; 8.183 ; 8.124 ;
; SW[1]      ; HEX0_D[5]   ; 7.906 ; 7.844 ; 8.251 ; 8.189 ;
; SW[1]      ; HEX0_D[6]   ; 7.788 ; 7.855 ; 8.133 ; 8.200 ;
; SW[1]      ; HEX1_D[0]   ; 7.892 ; 7.802 ; 8.235 ; 8.145 ;
; SW[1]      ; HEX1_D[1]   ; 7.915 ; 7.822 ; 8.258 ; 8.165 ;
; SW[1]      ; HEX1_D[2]   ; 8.115 ; 7.995 ; 8.463 ; 8.338 ;
; SW[1]      ; HEX1_D[3]   ; 7.928 ; 7.829 ; 8.271 ; 8.172 ;
; SW[1]      ; HEX1_D[4]   ; 7.924 ; 7.845 ; 8.267 ; 8.193 ;
; SW[1]      ; HEX1_D[5]   ; 8.292 ; 8.167 ; 8.635 ; 8.510 ;
; SW[1]      ; HEX1_D[6]   ; 8.044 ; 8.148 ; 8.387 ; 8.491 ;
; SW[1]      ; HEX2_D[0]   ; 8.710 ; 8.604 ; 9.083 ; 8.977 ;
; SW[1]      ; HEX2_D[1]   ; 8.577 ; 8.483 ; 8.950 ; 8.856 ;
; SW[1]      ; HEX2_D[2]   ; 8.634 ; 8.612 ; 9.007 ; 8.989 ;
; SW[1]      ; HEX2_D[3]   ; 8.554 ; 8.463 ; 8.927 ; 8.836 ;
; SW[1]      ; HEX2_D[4]   ; 8.616 ; 8.484 ; 8.993 ; 8.857 ;
; SW[1]      ; HEX2_D[5]   ; 8.600 ; 8.469 ; 8.977 ; 8.842 ;
; SW[1]      ; HEX2_D[6]   ; 8.792 ; 8.915 ; 9.165 ; 9.288 ;
; SW[1]      ; HEX3_D[0]   ; 8.986 ; 8.910 ; 9.313 ; 9.263 ;
; SW[1]      ; HEX3_D[2]   ; 8.994 ; 8.905 ; 9.347 ; 9.232 ;
; SW[1]      ; HEX3_D[3]   ; 8.994 ; 8.915 ; 9.321 ; 9.268 ;
; SW[1]      ; HEX3_D[4]   ; 8.411 ; 8.323 ; 8.767 ; 8.676 ;
; SW[1]      ; HEX3_D[5]   ; 9.064 ; 8.956 ; 9.420 ; 9.309 ;
; SW[1]      ; HEX3_D[6]   ; 8.258 ; 8.345 ; 8.585 ; 8.701 ;
; SW[2]      ; HEX0_D[0]   ; 7.786 ; 7.756 ; 8.178 ; 8.148 ;
; SW[2]      ; HEX0_D[1]   ; 7.801 ; 7.771 ; 8.193 ; 8.163 ;
; SW[2]      ; HEX0_D[2]   ; 8.185 ; 8.061 ; 8.560 ; 8.453 ;
; SW[2]      ; HEX0_D[3]   ; 8.138 ; 8.070 ; 8.530 ; 8.462 ;
; SW[2]      ; HEX0_D[4]   ; 8.100 ; 8.017 ; 8.492 ; 8.409 ;
; SW[2]      ; HEX0_D[5]   ; 8.168 ; 8.106 ; 8.560 ; 8.498 ;
; SW[2]      ; HEX0_D[6]   ; 8.050 ; 8.117 ; 8.442 ; 8.509 ;
; SW[2]      ; HEX1_D[0]   ; 8.127 ; 8.037 ; 8.495 ; 8.405 ;
; SW[2]      ; HEX1_D[1]   ; 8.150 ; 8.057 ; 8.518 ; 8.425 ;
; SW[2]      ; HEX1_D[2]   ; 8.340 ; 8.230 ; 8.722 ; 8.598 ;
; SW[2]      ; HEX1_D[3]   ; 8.163 ; 8.064 ; 8.531 ; 8.432 ;
; SW[2]      ; HEX1_D[4]   ; 8.159 ; 8.070 ; 8.527 ; 8.452 ;
; SW[2]      ; HEX1_D[5]   ; 8.527 ; 8.402 ; 8.895 ; 8.770 ;
; SW[2]      ; HEX1_D[6]   ; 8.279 ; 8.383 ; 8.647 ; 8.751 ;
; SW[2]      ; HEX2_D[0]   ; 8.916 ; 8.810 ; 9.333 ; 9.227 ;
; SW[2]      ; HEX2_D[1]   ; 8.783 ; 8.689 ; 9.200 ; 9.106 ;
; SW[2]      ; HEX2_D[2]   ; 8.840 ; 8.818 ; 9.257 ; 9.239 ;
; SW[2]      ; HEX2_D[3]   ; 8.760 ; 8.669 ; 9.177 ; 9.086 ;
; SW[2]      ; HEX2_D[4]   ; 8.822 ; 8.690 ; 9.243 ; 9.107 ;
; SW[2]      ; HEX2_D[5]   ; 8.806 ; 8.675 ; 9.227 ; 9.092 ;
; SW[2]      ; HEX2_D[6]   ; 8.998 ; 9.121 ; 9.415 ; 9.538 ;
; SW[2]      ; HEX3_D[0]   ; 9.192 ; 9.116 ; 9.563 ; 9.513 ;
; SW[2]      ; HEX3_D[2]   ; 9.200 ; 9.111 ; 9.597 ; 9.482 ;
; SW[2]      ; HEX3_D[3]   ; 9.200 ; 9.121 ; 9.571 ; 9.518 ;
; SW[2]      ; HEX3_D[4]   ; 8.617 ; 8.529 ; 9.017 ; 8.926 ;
; SW[2]      ; HEX3_D[5]   ; 9.270 ; 9.162 ; 9.670 ; 9.559 ;
; SW[2]      ; HEX3_D[6]   ; 8.464 ; 8.551 ; 8.835 ; 8.951 ;
; SW[3]      ; HEX0_D[0]   ; 7.614 ; 7.584 ; 7.992 ; 7.958 ;
; SW[3]      ; HEX0_D[1]   ; 7.629 ; 7.599 ; 8.007 ; 7.976 ;
; SW[3]      ; HEX0_D[2]   ; 8.013 ; 7.889 ; 8.367 ; 8.267 ;
; SW[3]      ; HEX0_D[3]   ; 7.966 ; 7.898 ; 8.344 ; 8.273 ;
; SW[3]      ; HEX0_D[4]   ; 7.928 ; 7.869 ; 8.306 ; 8.223 ;
; SW[3]      ; HEX0_D[5]   ; 7.996 ; 7.934 ; 8.374 ; 8.309 ;
; SW[3]      ; HEX0_D[6]   ; 7.878 ; 7.945 ; 8.256 ; 8.323 ;
; SW[3]      ; HEX1_D[0]   ; 7.990 ; 7.900 ; 8.358 ; 8.273 ;
; SW[3]      ; HEX1_D[1]   ; 8.013 ; 7.920 ; 8.379 ; 8.292 ;
; SW[3]      ; HEX1_D[2]   ; 8.213 ; 8.093 ; 8.564 ; 8.466 ;
; SW[3]      ; HEX1_D[3]   ; 8.026 ; 7.927 ; 8.394 ; 8.300 ;
; SW[3]      ; HEX1_D[4]   ; 8.022 ; 7.943 ; 8.395 ; 8.294 ;
; SW[3]      ; HEX1_D[5]   ; 8.390 ; 8.265 ; 8.757 ; 8.638 ;
; SW[3]      ; HEX1_D[6]   ; 8.142 ; 8.246 ; 8.512 ; 8.610 ;
; SW[3]      ; HEX2_D[0]   ; 8.803 ; 8.697 ; 9.200 ; 9.094 ;
; SW[3]      ; HEX2_D[1]   ; 8.670 ; 8.576 ; 9.067 ; 8.973 ;
; SW[3]      ; HEX2_D[2]   ; 8.727 ; 8.705 ; 9.124 ; 9.102 ;
; SW[3]      ; HEX2_D[3]   ; 8.647 ; 8.556 ; 9.044 ; 8.953 ;
; SW[3]      ; HEX2_D[4]   ; 8.709 ; 8.577 ; 9.106 ; 8.974 ;
; SW[3]      ; HEX2_D[5]   ; 8.693 ; 8.562 ; 9.090 ; 8.959 ;
; SW[3]      ; HEX2_D[6]   ; 8.885 ; 9.008 ; 9.282 ; 9.405 ;
; SW[3]      ; HEX3_D[0]   ; 9.079 ; 9.003 ; 9.437 ; 9.387 ;
; SW[3]      ; HEX3_D[2]   ; 9.087 ; 8.998 ; 9.471 ; 9.356 ;
; SW[3]      ; HEX3_D[3]   ; 9.087 ; 9.008 ; 9.445 ; 9.392 ;
; SW[3]      ; HEX3_D[4]   ; 8.504 ; 8.416 ; 8.891 ; 8.800 ;
; SW[3]      ; HEX3_D[5]   ; 9.157 ; 9.049 ; 9.544 ; 9.433 ;
; SW[3]      ; HEX3_D[6]   ; 8.351 ; 8.438 ; 8.709 ; 8.825 ;
; SW[4]      ; HEX0_D[0]   ; 7.421 ; 7.359 ; 7.775 ; 7.713 ;
; SW[4]      ; HEX0_D[1]   ; 7.449 ; 7.374 ; 7.827 ; 7.728 ;
; SW[4]      ; HEX0_D[2]   ; 7.773 ; 7.664 ; 8.127 ; 8.018 ;
; SW[4]      ; HEX0_D[3]   ; 7.773 ; 7.673 ; 8.127 ; 8.027 ;
; SW[4]      ; HEX0_D[4]   ; 7.737 ; 7.624 ; 8.091 ; 7.978 ;
; SW[4]      ; HEX0_D[5]   ; 7.803 ; 7.709 ; 8.157 ; 8.063 ;
; SW[4]      ; HEX0_D[6]   ; 7.653 ; 7.752 ; 8.007 ; 8.106 ;
; SW[4]      ; HEX1_D[0]   ; 7.849 ; 7.765 ; 8.203 ; 8.119 ;
; SW[4]      ; HEX1_D[1]   ; 7.870 ; 7.783 ; 8.224 ; 8.137 ;
; SW[4]      ; HEX1_D[2]   ; 8.055 ; 7.960 ; 8.409 ; 8.315 ;
; SW[4]      ; HEX1_D[3]   ; 7.885 ; 7.792 ; 8.239 ; 8.146 ;
; SW[4]      ; HEX1_D[4]   ; 7.889 ; 7.785 ; 8.244 ; 8.139 ;
; SW[4]      ; HEX1_D[5]   ; 8.248 ; 8.129 ; 8.602 ; 8.483 ;
; SW[4]      ; HEX1_D[6]   ; 8.003 ; 8.101 ; 8.357 ; 8.455 ;
; SW[4]      ; HEX2_D[0]   ; 8.458 ; 8.352 ; 8.798 ; 8.692 ;
; SW[4]      ; HEX2_D[1]   ; 8.325 ; 8.231 ; 8.665 ; 8.571 ;
; SW[4]      ; HEX2_D[2]   ; 8.382 ; 8.380 ; 8.722 ; 8.720 ;
; SW[4]      ; HEX2_D[3]   ; 8.302 ; 8.211 ; 8.642 ; 8.551 ;
; SW[4]      ; HEX2_D[4]   ; 8.384 ; 8.232 ; 8.724 ; 8.572 ;
; SW[4]      ; HEX2_D[5]   ; 8.368 ; 8.217 ; 8.708 ; 8.557 ;
; SW[4]      ; HEX2_D[6]   ; 8.540 ; 8.663 ; 8.880 ; 9.003 ;
; SW[4]      ; HEX3_D[0]   ; 8.822 ; 8.725 ; 9.176 ; 9.112 ;
; SW[4]      ; HEX3_D[2]   ; 8.809 ; 8.737 ; 9.196 ; 9.095 ;
; SW[4]      ; HEX3_D[3]   ; 8.830 ; 8.730 ; 9.184 ; 9.117 ;
; SW[4]      ; HEX3_D[4]   ; 8.226 ; 8.138 ; 8.613 ; 8.525 ;
; SW[4]      ; HEX3_D[5]   ; 8.879 ; 8.771 ; 9.266 ; 9.158 ;
; SW[4]      ; HEX3_D[6]   ; 8.094 ; 8.160 ; 8.448 ; 8.547 ;
; SW[5]      ; HEX0_D[0]   ; 7.847 ; 7.817 ; 8.157 ; 8.116 ;
; SW[5]      ; HEX0_D[1]   ; 7.862 ; 7.828 ; 8.172 ; 8.134 ;
; SW[5]      ; HEX0_D[2]   ; 8.239 ; 8.122 ; 8.525 ; 8.432 ;
; SW[5]      ; HEX0_D[3]   ; 8.199 ; 8.125 ; 8.509 ; 8.431 ;
; SW[5]      ; HEX0_D[4]   ; 8.161 ; 8.071 ; 8.471 ; 8.381 ;
; SW[5]      ; HEX0_D[5]   ; 8.229 ; 8.160 ; 8.539 ; 8.467 ;
; SW[5]      ; HEX0_D[6]   ; 8.111 ; 8.178 ; 8.414 ; 8.488 ;
; SW[5]      ; HEX1_D[0]   ; 8.215 ; 8.125 ; 8.584 ; 8.500 ;
; SW[5]      ; HEX1_D[1]   ; 8.238 ; 8.145 ; 8.605 ; 8.518 ;
; SW[5]      ; HEX1_D[2]   ; 8.442 ; 8.318 ; 8.790 ; 8.693 ;
; SW[5]      ; HEX1_D[3]   ; 8.251 ; 8.152 ; 8.620 ; 8.527 ;
; SW[5]      ; HEX1_D[4]   ; 8.247 ; 8.172 ; 8.622 ; 8.520 ;
; SW[5]      ; HEX1_D[5]   ; 8.615 ; 8.490 ; 8.983 ; 8.864 ;
; SW[5]      ; HEX1_D[6]   ; 8.367 ; 8.471 ; 8.738 ; 8.836 ;
; SW[5]      ; HEX2_D[0]   ; 8.794 ; 8.688 ; 9.170 ; 9.064 ;
; SW[5]      ; HEX2_D[1]   ; 8.661 ; 8.567 ; 9.037 ; 8.943 ;
; SW[5]      ; HEX2_D[2]   ; 8.718 ; 8.716 ; 9.094 ; 9.083 ;
; SW[5]      ; HEX2_D[3]   ; 8.638 ; 8.547 ; 9.014 ; 8.923 ;
; SW[5]      ; HEX2_D[4]   ; 8.720 ; 8.568 ; 9.087 ; 8.944 ;
; SW[5]      ; HEX2_D[5]   ; 8.704 ; 8.553 ; 9.071 ; 8.929 ;
; SW[5]      ; HEX2_D[6]   ; 8.876 ; 8.999 ; 9.252 ; 9.375 ;
; SW[5]      ; HEX3_D[0]   ; 9.198 ; 9.148 ; 9.565 ; 9.505 ;
; SW[5]      ; HEX3_D[2]   ; 9.232 ; 9.117 ; 9.589 ; 9.484 ;
; SW[5]      ; HEX3_D[3]   ; 9.206 ; 9.153 ; 9.573 ; 9.510 ;
; SW[5]      ; HEX3_D[4]   ; 8.653 ; 8.561 ; 9.006 ; 8.918 ;
; SW[5]      ; HEX3_D[5]   ; 9.306 ; 9.194 ; 9.659 ; 9.551 ;
; SW[5]      ; HEX3_D[6]   ; 8.470 ; 8.587 ; 8.837 ; 8.940 ;
; SW[6]      ; HEX0_D[0]   ; 7.418 ; 7.389 ; 7.747 ; 7.709 ;
; SW[6]      ; HEX0_D[1]   ; 7.446 ; 7.387 ; 7.764 ; 7.704 ;
; SW[6]      ; HEX0_D[2]   ; 7.812 ; 7.703 ; 8.129 ; 8.056 ;
; SW[6]      ; HEX0_D[3]   ; 7.773 ; 7.684 ; 8.101 ; 8.001 ;
; SW[6]      ; HEX0_D[4]   ; 7.746 ; 7.630 ; 8.099 ; 7.947 ;
; SW[6]      ; HEX0_D[5]   ; 7.799 ; 7.719 ; 8.152 ; 8.036 ;
; SW[6]      ; HEX0_D[6]   ; 7.684 ; 7.750 ; 8.005 ; 8.082 ;
; SW[6]      ; HEX1_D[0]   ; 8.148 ; 8.058 ; 8.476 ; 8.392 ;
; SW[6]      ; HEX1_D[1]   ; 8.171 ; 8.078 ; 8.497 ; 8.410 ;
; SW[6]      ; HEX1_D[2]   ; 8.368 ; 8.251 ; 8.682 ; 8.586 ;
; SW[6]      ; HEX1_D[3]   ; 8.184 ; 8.085 ; 8.512 ; 8.419 ;
; SW[6]      ; HEX1_D[4]   ; 8.180 ; 8.098 ; 8.515 ; 8.412 ;
; SW[6]      ; HEX1_D[5]   ; 8.548 ; 8.423 ; 8.875 ; 8.756 ;
; SW[6]      ; HEX1_D[6]   ; 8.300 ; 8.404 ; 8.630 ; 8.728 ;
; SW[6]      ; HEX2_D[0]   ; 8.689 ; 8.583 ; 9.029 ; 8.923 ;
; SW[6]      ; HEX2_D[1]   ; 8.556 ; 8.462 ; 8.896 ; 8.802 ;
; SW[6]      ; HEX2_D[2]   ; 8.613 ; 8.603 ; 8.953 ; 8.951 ;
; SW[6]      ; HEX2_D[3]   ; 8.533 ; 8.442 ; 8.873 ; 8.782 ;
; SW[6]      ; HEX2_D[4]   ; 8.607 ; 8.463 ; 8.955 ; 8.803 ;
; SW[6]      ; HEX2_D[5]   ; 8.591 ; 8.448 ; 8.939 ; 8.788 ;
; SW[6]      ; HEX2_D[6]   ; 8.771 ; 8.894 ; 9.111 ; 9.234 ;
; SW[6]      ; HEX3_D[0]   ; 8.954 ; 8.888 ; 9.307 ; 9.216 ;
; SW[6]      ; HEX3_D[2]   ; 8.972 ; 8.873 ; 9.300 ; 9.226 ;
; SW[6]      ; HEX3_D[3]   ; 8.962 ; 8.893 ; 9.315 ; 9.221 ;
; SW[6]      ; HEX3_D[4]   ; 8.389 ; 8.301 ; 8.717 ; 8.629 ;
; SW[6]      ; HEX3_D[5]   ; 9.042 ; 8.934 ; 9.370 ; 9.262 ;
; SW[6]      ; HEX3_D[6]   ; 8.226 ; 8.323 ; 8.579 ; 8.651 ;
; SW[7]      ; HEX0_D[0]   ; 7.087 ; 7.049 ; 7.425 ; 7.395 ;
; SW[7]      ; HEX0_D[1]   ; 7.102 ; 7.067 ; 7.440 ; 7.410 ;
; SW[7]      ; HEX0_D[2]   ; 7.458 ; 7.362 ; 7.824 ; 7.700 ;
; SW[7]      ; HEX0_D[3]   ; 7.439 ; 7.364 ; 7.777 ; 7.709 ;
; SW[7]      ; HEX0_D[4]   ; 7.401 ; 7.314 ; 7.739 ; 7.680 ;
; SW[7]      ; HEX0_D[5]   ; 7.469 ; 7.400 ; 7.807 ; 7.745 ;
; SW[7]      ; HEX0_D[6]   ; 7.347 ; 7.418 ; 7.689 ; 7.756 ;
; SW[7]      ; HEX1_D[0]   ; 7.891 ; 7.801 ; 8.210 ; 8.126 ;
; SW[7]      ; HEX1_D[1]   ; 7.914 ; 7.821 ; 8.231 ; 8.144 ;
; SW[7]      ; HEX1_D[2]   ; 8.113 ; 7.994 ; 8.416 ; 8.320 ;
; SW[7]      ; HEX1_D[3]   ; 7.927 ; 7.828 ; 8.246 ; 8.153 ;
; SW[7]      ; HEX1_D[4]   ; 7.923 ; 7.843 ; 8.249 ; 8.146 ;
; SW[7]      ; HEX1_D[5]   ; 8.291 ; 8.166 ; 8.609 ; 8.490 ;
; SW[7]      ; HEX1_D[6]   ; 8.043 ; 8.147 ; 8.364 ; 8.462 ;
; SW[7]      ; HEX2_D[0]   ; 8.417 ; 8.344 ; 8.757 ; 8.684 ;
; SW[7]      ; HEX2_D[1]   ; 8.283 ; 8.221 ; 8.623 ; 8.561 ;
; SW[7]      ; HEX2_D[2]   ; 8.340 ; 8.303 ; 8.680 ; 8.643 ;
; SW[7]      ; HEX2_D[3]   ; 8.262 ; 8.202 ; 8.602 ; 8.542 ;
; SW[7]      ; HEX2_D[4]   ; 8.285 ; 8.226 ; 8.625 ; 8.575 ;
; SW[7]      ; HEX2_D[5]   ; 8.271 ; 8.209 ; 8.611 ; 8.549 ;
; SW[7]      ; HEX2_D[6]   ; 8.529 ; 8.621 ; 8.869 ; 8.961 ;
; SW[7]      ; HEX3_D[0]   ; 8.627 ; 8.560 ; 8.967 ; 8.901 ;
; SW[7]      ; HEX3_D[2]   ; 8.644 ; 8.546 ; 8.985 ; 8.886 ;
; SW[7]      ; HEX3_D[3]   ; 8.635 ; 8.565 ; 8.975 ; 8.906 ;
; SW[7]      ; HEX3_D[4]   ; 8.061 ; 7.973 ; 8.402 ; 8.314 ;
; SW[7]      ; HEX3_D[5]   ; 8.714 ; 8.606 ; 9.055 ; 8.947 ;
; SW[7]      ; HEX3_D[6]   ; 7.899 ; 7.995 ; 8.239 ; 8.336 ;
; SW[8]      ; HEX0_D[0]   ; 6.730 ; 6.674 ; 7.077 ; 7.015 ;
; SW[8]      ; HEX0_D[1]   ; 6.744 ; 6.698 ; 7.136 ; 7.030 ;
; SW[8]      ; HEX0_D[2]   ; 7.081 ; 6.978 ; 7.429 ; 7.320 ;
; SW[8]      ; HEX0_D[3]   ; 7.083 ; 6.989 ; 7.429 ; 7.329 ;
; SW[8]      ; HEX0_D[4]   ; 7.046 ; 6.939 ; 7.393 ; 7.280 ;
; SW[8]      ; HEX0_D[5]   ; 7.111 ; 7.023 ; 7.459 ; 7.365 ;
; SW[8]      ; HEX0_D[6]   ; 6.969 ; 7.062 ; 7.309 ; 7.408 ;
; SW[8]      ; HEX1_D[0]   ; 7.013 ; 6.941 ; 7.384 ; 7.315 ;
; SW[8]      ; HEX1_D[1]   ; 7.014 ; 6.950 ; 7.388 ; 7.291 ;
; SW[8]      ; HEX1_D[2]   ; 7.184 ; 7.115 ; 7.558 ; 7.464 ;
; SW[8]      ; HEX1_D[3]   ; 7.016 ; 6.948 ; 7.390 ; 7.322 ;
; SW[8]      ; HEX1_D[4]   ; 7.070 ; 6.997 ; 7.444 ; 7.353 ;
; SW[8]      ; HEX1_D[5]   ; 7.411 ; 7.288 ; 7.763 ; 7.662 ;
; SW[8]      ; HEX1_D[6]   ; 7.168 ; 7.273 ; 7.542 ; 7.636 ;
; SW[8]      ; HEX2_D[0]   ; 7.506 ; 7.416 ; 7.852 ; 7.779 ;
; SW[8]      ; HEX2_D[1]   ; 7.372 ; 7.296 ; 7.718 ; 7.656 ;
; SW[8]      ; HEX2_D[2]   ; 7.429 ; 7.382 ; 7.775 ; 7.738 ;
; SW[8]      ; HEX2_D[3]   ; 7.351 ; 7.283 ; 7.697 ; 7.637 ;
; SW[8]      ; HEX2_D[4]   ; 7.374 ; 7.295 ; 7.720 ; 7.670 ;
; SW[8]      ; HEX2_D[5]   ; 7.360 ; 7.281 ; 7.706 ; 7.644 ;
; SW[8]      ; HEX2_D[6]   ; 7.604 ; 7.710 ; 7.964 ; 8.056 ;
; SW[8]      ; HEX3_D[0]   ; 7.750 ; 7.630 ; 8.072 ; 8.022 ;
; SW[8]      ; HEX3_D[2]   ; 7.714 ; 7.642 ; 8.106 ; 7.991 ;
; SW[8]      ; HEX3_D[3]   ; 7.758 ; 7.635 ; 8.080 ; 8.027 ;
; SW[8]      ; HEX3_D[4]   ; 7.131 ; 7.043 ; 7.547 ; 7.435 ;
; SW[8]      ; HEX3_D[5]   ; 7.784 ; 7.676 ; 8.200 ; 8.068 ;
; SW[8]      ; HEX3_D[6]   ; 7.446 ; 7.065 ; 7.344 ; 7.870 ;
; SW[9]      ; HEX0_D[0]   ; 6.985 ; 6.958 ; 7.356 ; 7.329 ;
; SW[9]      ; HEX0_D[1]   ; 7.001 ; 6.980 ; 7.372 ; 7.333 ;
; SW[9]      ; HEX0_D[2]   ; 7.332 ; 7.274 ; 7.703 ; 7.616 ;
; SW[9]      ; HEX0_D[3]   ; 7.384 ; 7.271 ; 7.726 ; 7.642 ;
; SW[9]      ; HEX0_D[4]   ; 7.347 ; 7.222 ; 7.689 ; 7.593 ;
; SW[9]      ; HEX0_D[5]   ; 7.361 ; 7.318 ; 7.732 ; 7.684 ;
; SW[9]      ; HEX0_D[6]   ; 7.251 ; 7.316 ; 7.622 ; 7.687 ;
; SW[9]      ; HEX1_D[0]   ; 7.221 ; 7.131 ; 7.554 ; 7.470 ;
; SW[9]      ; HEX1_D[1]   ; 7.244 ; 7.151 ; 7.575 ; 7.488 ;
; SW[9]      ; HEX1_D[2]   ; 7.442 ; 7.324 ; 7.760 ; 7.666 ;
; SW[9]      ; HEX1_D[3]   ; 7.257 ; 7.158 ; 7.590 ; 7.497 ;
; SW[9]      ; HEX1_D[4]   ; 7.253 ; 7.172 ; 7.595 ; 7.490 ;
; SW[9]      ; HEX1_D[5]   ; 7.621 ; 7.496 ; 7.953 ; 7.834 ;
; SW[9]      ; HEX1_D[6]   ; 7.373 ; 7.477 ; 7.708 ; 7.806 ;
; SW[9]      ; HEX2_D[0]   ; 7.745 ; 7.639 ; 8.094 ; 7.988 ;
; SW[9]      ; HEX2_D[1]   ; 7.612 ; 7.518 ; 7.961 ; 7.867 ;
; SW[9]      ; HEX2_D[2]   ; 7.669 ; 7.633 ; 8.018 ; 8.015 ;
; SW[9]      ; HEX2_D[3]   ; 7.589 ; 7.498 ; 7.938 ; 7.847 ;
; SW[9]      ; HEX2_D[4]   ; 7.637 ; 7.519 ; 8.019 ; 7.868 ;
; SW[9]      ; HEX2_D[5]   ; 7.621 ; 7.504 ; 8.003 ; 7.853 ;
; SW[9]      ; HEX2_D[6]   ; 7.827 ; 7.950 ; 8.176 ; 8.299 ;
; SW[9]      ; HEX3_D[0]   ; 7.576 ; 7.454 ; 7.941 ; 7.788 ;
; SW[9]      ; HEX3_D[2]   ; 7.538 ; 7.468 ; 7.872 ; 7.833 ;
; SW[9]      ; HEX3_D[3]   ; 7.584 ; 7.459 ; 7.949 ; 7.793 ;
; SW[9]      ; HEX3_D[4]   ; 6.957 ; 6.867 ; 7.322 ; 7.201 ;
; SW[9]      ; HEX3_D[5]   ; 7.610 ; 7.500 ; 7.975 ; 7.834 ;
; SW[9]      ; HEX3_D[6]   ; 7.518 ; 7.051 ; 7.329 ; 7.951 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.775 ; -14.747       ;
; clk_div:top_clk_div|clkout   ; -0.348 ; -3.673        ;
; spi2dac:top_spi2dac|clk_1MHz ; -0.140 ; -0.782        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.200 ; -0.685        ;
; clk_div:top_clk_div|clkout   ; 0.160  ; 0.000         ;
; spi2dac:top_spi2dac|clk_1MHz ; 0.178  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -40.155       ;
; clk_div:top_clk_div|clkout   ; -1.000 ; -32.000       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.000 ; -21.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.727      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.769 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.721      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.753 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.705      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.749 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.504      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.682      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.712 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.664      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.710 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.465      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.657      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.698 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.650      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.633      ;
; -0.660 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.612      ;
; -0.653 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.605      ;
; -0.633 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.388      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.632 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.584      ;
; -0.628 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.580      ;
; -0.618 ; clk_div:top_clk_div|count[9]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.374      ;
; -0.618 ; clk_div:top_clk_div|count[5]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.570      ;
; -0.618 ; clk_div:top_clk_div|count[9]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.374      ;
; -0.618 ; clk_div:top_clk_div|count[5]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.570      ;
; -0.618 ; clk_div:top_clk_div|count[9]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.374      ;
; -0.618 ; clk_div:top_clk_div|count[5]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.570      ;
; -0.618 ; clk_div:top_clk_div|count[9]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.374      ;
; -0.618 ; clk_div:top_clk_div|count[5]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.570      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.348 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.071     ; 1.232      ;
; -0.337 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.060     ; 1.232      ;
; -0.087 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 1.039      ;
; -0.083 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 1.035      ;
; -0.078 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 1.030      ;
; -0.040 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.992      ;
; -0.019 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.971      ;
; -0.015 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.967      ;
; -0.015 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.967      ;
; -0.010 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.962      ;
; -0.010 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.962      ;
; 0.028  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.924      ;
; 0.028  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.924      ;
; 0.049  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.903      ;
; 0.049  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.903      ;
; 0.053  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.899      ;
; 0.053  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.899      ;
; 0.054  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.898      ;
; 0.058  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.894      ;
; 0.058  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.894      ;
; 0.058  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.894      ;
; 0.066  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.886      ;
; 0.096  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.856      ;
; 0.096  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.856      ;
; 0.102  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.850      ;
; 0.117  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.835      ;
; 0.117  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.835      ;
; 0.121  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.831      ;
; 0.121  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.831      ;
; 0.121  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.831      ;
; 0.122  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.830      ;
; 0.125  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.827      ;
; 0.126  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.826      ;
; 0.126  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.826      ;
; 0.126  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.826      ;
; 0.126  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.826      ;
; 0.134  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.818      ;
; 0.164  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.788      ;
; 0.164  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.788      ;
; 0.164  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.788      ;
; 0.170  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.782      ;
; 0.194  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.758      ;
; 0.194  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.758      ;
; 0.194  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.758      ;
; 0.202  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.750      ;
; 0.203  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.749      ;
; 0.208  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.942      ;
; 0.228  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.031     ; 0.728      ;
; 0.288  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.031     ; 0.668      ;
; 0.288  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.031     ; 0.668      ;
; 0.309  ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.031     ; 0.647      ;
; 0.339  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.811      ;
; 0.339  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.139      ; 0.809      ;
; 0.353  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.797      ;
; 0.353  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.797      ;
; 0.360  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.790      ;
; 0.370  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.136      ; 0.775      ;
; 0.376  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.144      ; 0.777      ;
; 0.379  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.771      ;
; 0.399  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.553      ;
; 0.401  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.139      ; 0.747      ;
; 0.406  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.546      ;
; 0.406  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.546      ;
; 0.409  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.543      ;
; 0.410  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.542      ;
; 0.414  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.538      ;
; 0.414  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.538      ;
; 0.420  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.532      ;
; 0.421  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.531      ;
; 0.438  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.136      ; 0.707      ;
; 0.494  ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.458      ;
; 0.496  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.456      ;
; 0.497  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.455      ;
; 0.500  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.452      ;
; 0.527  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.136      ; 0.618      ;
; 0.534  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.139      ; 0.614      ;
; 0.540  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.136      ; 0.605      ;
; 0.547  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.144      ; 0.606      ;
; 0.567  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.139      ; 0.581      ;
; 0.568  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.144      ; 0.585      ;
; 0.570  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.382      ;
; 0.570  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.144      ; 0.583      ;
; 0.571  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.381      ;
; 0.572  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.035     ; 0.380      ;
; 0.574  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.144      ; 0.579      ;
; 0.574  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.144      ; 0.579      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.140 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.091      ;
; -0.140 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.091      ;
; -0.140 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.091      ;
; -0.140 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.091      ;
; -0.140 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.091      ;
; -0.133 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.084      ;
; -0.133 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.084      ;
; -0.133 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.084      ;
; -0.133 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.084      ;
; -0.133 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 1.084      ;
; -0.082 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.237     ; 0.832      ;
; -0.037 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.988      ;
; 0.010  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.245     ; 0.732      ;
; 0.014  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.937      ;
; 0.024  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.245     ; 0.718      ;
; 0.027  ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.152      ; 1.112      ;
; 0.079  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.245     ; 0.663      ;
; 0.087  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.864      ;
; 0.101  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.850      ;
; 0.108  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.843      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.837      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.837      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.837      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.837      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.837      ;
; 0.120  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.831      ;
; 0.120  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.245     ; 0.622      ;
; 0.131  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.245     ; 0.611      ;
; 0.135  ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.816      ;
; 0.148  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.245     ; 0.594      ;
; 0.166  ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.785      ;
; 0.173  ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.778      ;
; 0.175  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.776      ;
; 0.176  ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.775      ;
; 0.180  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.739      ;
; 0.183  ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.768      ;
; 0.184  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.735      ;
; 0.184  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.735      ;
; 0.184  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.735      ;
; 0.184  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.735      ;
; 0.184  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.735      ;
; 0.189  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.762      ;
; 0.190  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.761      ;
; 0.192  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.727      ;
; 0.194  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.725      ;
; 0.196  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.755      ;
; 0.201  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.750      ;
; 0.206  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.245     ; 0.536      ;
; 0.208  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.711      ;
; 0.209  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.710      ;
; 0.210  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.741      ;
; 0.220  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.699      ;
; 0.224  ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.232     ; 0.531      ;
; 0.269  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.682      ;
; 0.279  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.672      ;
; 0.307  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.644      ;
; 0.320  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.631      ;
; 0.330  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.621      ;
; 0.331  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.620      ;
; 0.353  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.566      ;
; 0.355  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.564      ;
; 0.363  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.556      ;
; 0.366  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.152      ; 0.773      ;
; 0.367  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.152      ; 0.772      ;
; 0.371  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.130      ; 0.736      ;
; 0.371  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.548      ;
; 0.372  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; 0.130      ; 0.735      ;
; 0.376  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.543      ;
; 0.387  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 0.543      ;
; 0.403  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 0.527      ;
; 0.408  ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.543      ;
; 0.409  ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.542      ;
; 0.410  ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.541      ;
; 0.411  ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.540      ;
; 0.413  ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.044     ; 0.530      ;
; 0.418  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.533      ;
; 0.422  ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.529      ;
; 0.422  ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.529      ;
; 0.422  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.529      ;
; 0.494  ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.457      ;
; 0.506  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.413      ;
; 0.510  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.058     ; 0.409      ;
; 0.580  ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.371      ;
; 0.580  ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.036     ; 0.371      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.200 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 1.403      ; 1.422      ;
; -0.192 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 1.401      ; 1.428      ;
; -0.173 ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 1.401      ; 1.447      ;
; -0.120 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 1.401      ; 1.500      ;
; 0.177  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.058      ; 0.349      ;
; 0.180  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.058      ; 0.352      ;
; 0.188  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.253  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.569      ;
; 0.260  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.575      ;
; 0.260  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.575      ;
; 0.262  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.578      ;
; 0.266  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.582      ;
; 0.266  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.581      ;
; 0.273  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.392      ;
; 0.274  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.393      ;
; 0.275  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.394      ;
; 0.284  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.403      ;
; 0.291  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; clk_div:top_clk_div|count[17]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.292  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.294  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.058      ; 0.466      ;
; 0.294  ; clk_div:top_clk_div|count[20]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.421      ;
; 0.298  ; clk_div:top_clk_div|count[11]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.425      ;
; 0.299  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[14]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.302  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.421      ;
; 0.307  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[7]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.314  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.433      ;
; 0.315  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.631      ;
; 0.316  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[0]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.435      ;
; 0.318  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.633      ;
; 0.321  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.440      ;
; 0.323  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.638      ;
; 0.326  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.641      ;
; 0.326  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.641      ;
; 0.327  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.643      ;
; 0.329  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|dac_start              ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.058      ; 0.501      ;
; 0.331  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.647      ;
; 0.332  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.647      ;
; 0.332  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.647      ;
; 0.341  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.460      ;
; 0.365  ; clk_div:top_clk_div|count[9]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.492      ;
; 0.368  ; clk_div:top_clk_div|count[21]              ; clk_div:top_clk_div|count[21]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.487      ;
; 0.371  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[13]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.490      ;
; 0.376  ; clk_div:top_clk_div|count[12]              ; clk_div:top_clk_div|count[12]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.495      ;
; 0.384  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.700      ;
; 0.384  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.699      ;
; 0.384  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.699      ;
; 0.388  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.704      ;
; 0.389  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.508      ;
; 0.389  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.704      ;
; 0.392  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.707      ;
; 0.395  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.710      ;
; 0.396  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.712      ;
; 0.398  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.713      ;
; 0.398  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.713      ;
; 0.399  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.518      ;
; 0.404  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.719      ;
; 0.407  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.526      ;
; 0.410  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.529      ;
; 0.410  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.529      ;
; 0.416  ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 1.403      ; 1.538      ;
; 0.419  ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; -0.500       ; 1.401      ; 1.539      ;
; 0.447  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.762      ;
; 0.448  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.576      ;
; 0.449  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.568      ;
; 0.449  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.576      ;
; 0.450  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.765      ;
; 0.450  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.765      ;
; 0.452  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.579      ;
; 0.452  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.768      ;
; 0.453  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.580      ;
; 0.454  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.770      ;
; 0.458  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.776      ;
; 0.461  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.776      ;
; 0.461  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.779      ;
; 0.465  ; spi2dac:top_spi2dac|ctr[1]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 1.401      ; 1.586      ;
; 0.468  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.587      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.160 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.482      ;
; 0.163 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.222      ; 0.489      ;
; 0.165 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.236      ; 0.505      ;
; 0.167 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.222      ; 0.493      ;
; 0.171 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.222      ; 0.497      ;
; 0.171 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.222      ; 0.497      ;
; 0.180 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.236      ; 0.520      ;
; 0.187 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.509      ;
; 0.188 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.222      ; 0.514      ;
; 0.199 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.318      ;
; 0.201 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.320      ;
; 0.202 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.321      ;
; 0.258 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.377      ;
; 0.261 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.380      ;
; 0.261 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.380      ;
; 0.266 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.385      ;
; 0.269 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.236      ; 0.609      ;
; 0.299 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.420      ;
; 0.307 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.426      ;
; 0.312 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.240      ; 0.656      ;
; 0.312 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.634      ;
; 0.313 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.236      ; 0.654      ;
; 0.323 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.222      ; 0.649      ;
; 0.331 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.240      ; 0.675      ;
; 0.332 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.240      ; 0.676      ;
; 0.333 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.240      ; 0.677      ;
; 0.343 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.240      ; 0.687      ;
; 0.352 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.674      ;
; 0.424 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.040      ; 0.548      ;
; 0.442 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.240      ; 0.786      ;
; 0.443 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.040      ; 0.567      ;
; 0.445 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.040      ; 0.569      ;
; 0.448 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.568      ;
; 0.449 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.568      ;
; 0.458 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.578      ;
; 0.462 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.581      ;
; 0.465 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.585      ;
; 0.468 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.588      ;
; 0.492 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.040      ; 0.616      ;
; 0.511 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.630      ;
; 0.511 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.630      ;
; 0.512 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.631      ;
; 0.512 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.631      ;
; 0.514 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.633      ;
; 0.515 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.634      ;
; 0.515 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.634      ;
; 0.525 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.644      ;
; 0.528 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.647      ;
; 0.531 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.651      ;
; 0.534 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.654      ;
; 0.577 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.696      ;
; 0.578 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.697      ;
; 0.578 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.697      ;
; 0.581 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.700      ;
; 0.581 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.700      ;
; 0.591 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.710      ;
; 0.597 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.716      ;
; 0.598 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.717      ;
; 0.600 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.719      ;
; 0.601 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.720      ;
; 0.644 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.763      ;
; 0.644 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.763      ;
; 0.647 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.766      ;
; 0.663 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.782      ;
; 0.664 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.783      ;
; 0.666 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.785      ;
; 0.710 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.829      ;
; 0.729 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.035      ; 0.848      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.025 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 1.151      ;
; 1.036 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.025      ; 1.151      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.178 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.349      ;
; 0.181 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.352      ;
; 0.193 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.314      ;
; 0.207 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.327      ;
; 0.219 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.253      ; 0.586      ;
; 0.220 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.253      ; 0.587      ;
; 0.265 ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.091      ; 0.461      ;
; 0.279 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.091      ; 0.474      ;
; 0.287 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.044      ; 0.415      ;
; 0.289 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.460      ;
; 0.292 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.463      ;
; 0.295 ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.467      ;
; 0.297 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.470      ;
; 0.300 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.473      ;
; 0.308 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.428      ;
; 0.320 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.440      ;
; 0.324 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.444      ;
; 0.337 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.232      ; 0.653      ;
; 0.338 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.232      ; 0.654      ;
; 0.394 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.514      ;
; 0.407 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.578      ;
; 0.407 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.578      ;
; 0.412 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.583      ;
; 0.415 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.586      ;
; 0.417 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.588      ;
; 0.424 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.595      ;
; 0.427 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.547      ;
; 0.437 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.557      ;
; 0.448 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.569      ;
; 0.457 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.582      ;
; 0.469 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.105     ; 0.468      ;
; 0.483 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.152     ; 0.415      ;
; 0.491 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.611      ;
; 0.492 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.663      ;
; 0.492 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.663      ;
; 0.492 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.663      ;
; 0.492 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.663      ;
; 0.492 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.057      ; 0.663      ;
; 0.511 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.631      ;
; 0.514 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.634      ;
; 0.517 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.105     ; 0.516      ;
; 0.523 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.646      ;
; 0.529 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.105     ; 0.528      ;
; 0.533 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.105     ; 0.538      ;
; 0.568 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.688      ;
; 0.568 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.688      ;
; 0.570 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.690      ;
; 0.574 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.694      ;
; 0.575 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.695      ;
; 0.579 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.105     ; 0.578      ;
; 0.580 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.701      ;
; 0.597 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.718      ;
; 0.613 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.232      ; 0.929      ;
; 0.625 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.745      ;
; 0.625 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.745      ;
; 0.625 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.745      ;
; 0.625 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.745      ;
; 0.627 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.105     ; 0.626      ;
; 0.644 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.105     ; 0.643      ;
; 0.700 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.098     ; 0.706      ;
; 0.820 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.940      ;
; 0.820 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 0.940      ;
; 0.903 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 1.023      ;
; 0.903 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 1.023      ;
; 0.903 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 1.023      ;
; 0.904 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.036      ; 1.024      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[10]|clk                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[11]|clk                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[17]|clk                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[20]|clk                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[6]|clk                   ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[8]|clk                   ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[9]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[0]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[1]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[2]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[3]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[4]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[5]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[7]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_pulse_gen|pulse_out|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_pulse_gen|state.WAIT_LOW|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|clkout|clk                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[12]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[13]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[14]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[15]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[16]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[18]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[19]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[21]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|clk_1MHz|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[0]|clk                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[1]|clk                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.334  ; 0.564        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.334  ; 0.564        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[0]|clk                                                                                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[1]|clk                                                                                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[2]|clk                                                                                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[3]|clk                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[6]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[7]|clk          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_cs|clk                ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_ld|clk                ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[0]|clk              ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[1]|clk              ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[2]|clk              ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[3]|clk              ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[4]|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 1.705 ; 2.376 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 1.646 ; 2.168 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 1.705 ; 2.376 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 1.703 ; 2.231 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 1.464 ; 2.106 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 1.693 ; 2.244 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 1.374 ; 2.023 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 1.583 ; 2.126 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 1.544 ; 2.244 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 1.550 ; 2.120 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 1.318 ; 1.942 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -0.779 ; -1.372 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -0.833 ; -1.424 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -0.966 ; -1.588 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -0.946 ; -1.555 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -0.799 ; -1.394 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -1.001 ; -1.632 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -0.779 ; -1.372 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -0.961 ; -1.584 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -1.007 ; -1.649 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -0.995 ; -1.645 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -1.022 ; -1.639 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 4.141 ; 3.964 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 4.064 ; 4.287 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 3.616 ; 3.735 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 4.498 ; 4.705 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 2.395 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 4.022 ; 3.852 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 3.948 ; 4.162 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 3.518 ; 3.632 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 4.325 ; 2.234 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 2.351 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0_D[0]   ; 6.088 ; 6.101 ; 6.728 ; 6.741 ;
; SW[0]      ; HEX0_D[1]   ; 6.074 ; 6.113 ; 6.714 ; 6.753 ;
; SW[0]      ; HEX0_D[2]   ; 6.278 ; 6.302 ; 6.918 ; 6.942 ;
; SW[0]      ; HEX0_D[3]   ; 6.259 ; 6.317 ; 6.899 ; 6.957 ;
; SW[0]      ; HEX0_D[4]   ; 6.260 ; 6.255 ; 6.900 ; 6.895 ;
; SW[0]      ; HEX0_D[5]   ; 6.324 ; 6.330 ; 6.964 ; 6.970 ;
; SW[0]      ; HEX0_D[6]   ; 6.317 ; 6.235 ; 6.957 ; 6.875 ;
; SW[0]      ; HEX1_D[0]   ; 6.294 ; 6.291 ; 6.934 ; 6.931 ;
; SW[0]      ; HEX1_D[1]   ; 6.227 ; 6.315 ; 6.867 ; 6.955 ;
; SW[0]      ; HEX1_D[2]   ; 6.370 ; 6.403 ; 7.010 ; 7.043 ;
; SW[0]      ; HEX1_D[3]   ; 6.312 ; 6.308 ; 6.952 ; 6.948 ;
; SW[0]      ; HEX1_D[4]   ; 6.301 ; 6.305 ; 6.941 ; 6.945 ;
; SW[0]      ; HEX1_D[5]   ; 6.534 ; 6.557 ; 7.174 ; 7.197 ;
; SW[0]      ; HEX1_D[6]   ; 6.476 ; 6.434 ; 7.116 ; 7.074 ;
; SW[0]      ; HEX2_D[0]   ; 6.793 ; 6.821 ; 7.433 ; 7.461 ;
; SW[0]      ; HEX2_D[1]   ; 6.656 ; 6.755 ; 7.296 ; 7.395 ;
; SW[0]      ; HEX2_D[2]   ; 6.811 ; 6.823 ; 7.451 ; 7.463 ;
; SW[0]      ; HEX2_D[3]   ; 6.721 ; 6.730 ; 7.361 ; 7.370 ;
; SW[0]      ; HEX2_D[4]   ; 6.719 ; 6.757 ; 7.359 ; 7.397 ;
; SW[0]      ; HEX2_D[5]   ; 6.755 ; 6.714 ; 7.395 ; 7.354 ;
; SW[0]      ; HEX2_D[6]   ; 6.973 ; 6.928 ; 7.613 ; 7.568 ;
; SW[0]      ; HEX3_D[0]   ; 6.735 ; 6.791 ; 7.375 ; 7.431 ;
; SW[0]      ; HEX3_D[2]   ; 6.778 ; 6.753 ; 7.418 ; 7.393 ;
; SW[0]      ; HEX3_D[3]   ; 6.738 ; 6.794 ; 7.378 ; 7.434 ;
; SW[0]      ; HEX3_D[4]   ; 6.342 ; 6.390 ; 6.982 ; 7.030 ;
; SW[0]      ; HEX3_D[5]   ; 6.745 ; 6.870 ; 7.385 ; 7.510 ;
; SW[0]      ; HEX3_D[6]   ; 6.328 ; 6.258 ; 6.968 ; 6.898 ;
; SW[1]      ; HEX0_D[0]   ; 5.920 ; 5.933 ; 6.515 ; 6.528 ;
; SW[1]      ; HEX0_D[1]   ; 5.906 ; 5.945 ; 6.501 ; 6.540 ;
; SW[1]      ; HEX0_D[2]   ; 6.110 ; 6.134 ; 6.705 ; 6.729 ;
; SW[1]      ; HEX0_D[3]   ; 6.091 ; 6.149 ; 6.686 ; 6.744 ;
; SW[1]      ; HEX0_D[4]   ; 6.092 ; 6.087 ; 6.687 ; 6.682 ;
; SW[1]      ; HEX0_D[5]   ; 6.156 ; 6.162 ; 6.751 ; 6.757 ;
; SW[1]      ; HEX0_D[6]   ; 6.149 ; 6.067 ; 6.744 ; 6.662 ;
; SW[1]      ; HEX1_D[0]   ; 6.126 ; 6.123 ; 6.721 ; 6.718 ;
; SW[1]      ; HEX1_D[1]   ; 6.059 ; 6.147 ; 6.654 ; 6.742 ;
; SW[1]      ; HEX1_D[2]   ; 6.202 ; 6.235 ; 6.797 ; 6.830 ;
; SW[1]      ; HEX1_D[3]   ; 6.144 ; 6.140 ; 6.739 ; 6.735 ;
; SW[1]      ; HEX1_D[4]   ; 6.133 ; 6.137 ; 6.728 ; 6.732 ;
; SW[1]      ; HEX1_D[5]   ; 6.366 ; 6.389 ; 6.961 ; 6.984 ;
; SW[1]      ; HEX1_D[6]   ; 6.308 ; 6.266 ; 6.903 ; 6.861 ;
; SW[1]      ; HEX2_D[0]   ; 6.625 ; 6.653 ; 7.220 ; 7.248 ;
; SW[1]      ; HEX2_D[1]   ; 6.488 ; 6.587 ; 7.083 ; 7.182 ;
; SW[1]      ; HEX2_D[2]   ; 6.643 ; 6.655 ; 7.238 ; 7.250 ;
; SW[1]      ; HEX2_D[3]   ; 6.553 ; 6.562 ; 7.148 ; 7.157 ;
; SW[1]      ; HEX2_D[4]   ; 6.551 ; 6.589 ; 7.146 ; 7.184 ;
; SW[1]      ; HEX2_D[5]   ; 6.587 ; 6.546 ; 7.182 ; 7.141 ;
; SW[1]      ; HEX2_D[6]   ; 6.805 ; 6.760 ; 7.400 ; 7.355 ;
; SW[1]      ; HEX3_D[0]   ; 6.567 ; 6.623 ; 7.162 ; 7.218 ;
; SW[1]      ; HEX3_D[2]   ; 6.610 ; 6.585 ; 7.205 ; 7.180 ;
; SW[1]      ; HEX3_D[3]   ; 6.570 ; 6.626 ; 7.165 ; 7.221 ;
; SW[1]      ; HEX3_D[4]   ; 6.174 ; 6.222 ; 6.769 ; 6.817 ;
; SW[1]      ; HEX3_D[5]   ; 6.577 ; 6.702 ; 7.172 ; 7.297 ;
; SW[1]      ; HEX3_D[6]   ; 6.160 ; 6.090 ; 6.755 ; 6.685 ;
; SW[2]      ; HEX0_D[0]   ; 6.046 ; 6.059 ; 6.678 ; 6.691 ;
; SW[2]      ; HEX0_D[1]   ; 6.032 ; 6.071 ; 6.664 ; 6.703 ;
; SW[2]      ; HEX0_D[2]   ; 6.236 ; 6.260 ; 6.868 ; 6.892 ;
; SW[2]      ; HEX0_D[3]   ; 6.217 ; 6.275 ; 6.849 ; 6.907 ;
; SW[2]      ; HEX0_D[4]   ; 6.218 ; 6.213 ; 6.850 ; 6.845 ;
; SW[2]      ; HEX0_D[5]   ; 6.282 ; 6.288 ; 6.914 ; 6.920 ;
; SW[2]      ; HEX0_D[6]   ; 6.275 ; 6.193 ; 6.907 ; 6.825 ;
; SW[2]      ; HEX1_D[0]   ; 6.252 ; 6.249 ; 6.884 ; 6.881 ;
; SW[2]      ; HEX1_D[1]   ; 6.185 ; 6.273 ; 6.817 ; 6.905 ;
; SW[2]      ; HEX1_D[2]   ; 6.328 ; 6.361 ; 6.960 ; 6.993 ;
; SW[2]      ; HEX1_D[3]   ; 6.270 ; 6.266 ; 6.902 ; 6.898 ;
; SW[2]      ; HEX1_D[4]   ; 6.259 ; 6.263 ; 6.891 ; 6.895 ;
; SW[2]      ; HEX1_D[5]   ; 6.492 ; 6.515 ; 7.124 ; 7.147 ;
; SW[2]      ; HEX1_D[6]   ; 6.434 ; 6.392 ; 7.066 ; 7.024 ;
; SW[2]      ; HEX2_D[0]   ; 6.751 ; 6.779 ; 7.383 ; 7.411 ;
; SW[2]      ; HEX2_D[1]   ; 6.614 ; 6.713 ; 7.246 ; 7.345 ;
; SW[2]      ; HEX2_D[2]   ; 6.769 ; 6.781 ; 7.401 ; 7.413 ;
; SW[2]      ; HEX2_D[3]   ; 6.679 ; 6.688 ; 7.311 ; 7.320 ;
; SW[2]      ; HEX2_D[4]   ; 6.677 ; 6.715 ; 7.309 ; 7.347 ;
; SW[2]      ; HEX2_D[5]   ; 6.713 ; 6.672 ; 7.345 ; 7.304 ;
; SW[2]      ; HEX2_D[6]   ; 6.931 ; 6.886 ; 7.563 ; 7.518 ;
; SW[2]      ; HEX3_D[0]   ; 6.693 ; 6.749 ; 7.325 ; 7.381 ;
; SW[2]      ; HEX3_D[2]   ; 6.736 ; 6.711 ; 7.368 ; 7.343 ;
; SW[2]      ; HEX3_D[3]   ; 6.696 ; 6.752 ; 7.328 ; 7.384 ;
; SW[2]      ; HEX3_D[4]   ; 6.300 ; 6.348 ; 6.932 ; 6.980 ;
; SW[2]      ; HEX3_D[5]   ; 6.703 ; 6.828 ; 7.335 ; 7.460 ;
; SW[2]      ; HEX3_D[6]   ; 6.286 ; 6.216 ; 6.918 ; 6.848 ;
; SW[3]      ; HEX0_D[0]   ; 5.952 ; 5.965 ; 6.559 ; 6.572 ;
; SW[3]      ; HEX0_D[1]   ; 5.938 ; 5.977 ; 6.545 ; 6.584 ;
; SW[3]      ; HEX0_D[2]   ; 6.142 ; 6.166 ; 6.749 ; 6.773 ;
; SW[3]      ; HEX0_D[3]   ; 6.123 ; 6.181 ; 6.730 ; 6.788 ;
; SW[3]      ; HEX0_D[4]   ; 6.124 ; 6.119 ; 6.731 ; 6.726 ;
; SW[3]      ; HEX0_D[5]   ; 6.188 ; 6.194 ; 6.795 ; 6.801 ;
; SW[3]      ; HEX0_D[6]   ; 6.181 ; 6.099 ; 6.788 ; 6.706 ;
; SW[3]      ; HEX1_D[0]   ; 6.158 ; 6.155 ; 6.765 ; 6.762 ;
; SW[3]      ; HEX1_D[1]   ; 6.091 ; 6.179 ; 6.698 ; 6.786 ;
; SW[3]      ; HEX1_D[2]   ; 6.234 ; 6.267 ; 6.841 ; 6.874 ;
; SW[3]      ; HEX1_D[3]   ; 6.176 ; 6.172 ; 6.783 ; 6.779 ;
; SW[3]      ; HEX1_D[4]   ; 6.165 ; 6.169 ; 6.772 ; 6.776 ;
; SW[3]      ; HEX1_D[5]   ; 6.398 ; 6.421 ; 7.005 ; 7.028 ;
; SW[3]      ; HEX1_D[6]   ; 6.340 ; 6.298 ; 6.947 ; 6.905 ;
; SW[3]      ; HEX2_D[0]   ; 6.657 ; 6.685 ; 7.264 ; 7.292 ;
; SW[3]      ; HEX2_D[1]   ; 6.520 ; 6.619 ; 7.127 ; 7.226 ;
; SW[3]      ; HEX2_D[2]   ; 6.675 ; 6.687 ; 7.282 ; 7.294 ;
; SW[3]      ; HEX2_D[3]   ; 6.585 ; 6.594 ; 7.192 ; 7.201 ;
; SW[3]      ; HEX2_D[4]   ; 6.583 ; 6.621 ; 7.190 ; 7.228 ;
; SW[3]      ; HEX2_D[5]   ; 6.619 ; 6.578 ; 7.226 ; 7.185 ;
; SW[3]      ; HEX2_D[6]   ; 6.837 ; 6.792 ; 7.444 ; 7.399 ;
; SW[3]      ; HEX3_D[0]   ; 6.599 ; 6.655 ; 7.206 ; 7.262 ;
; SW[3]      ; HEX3_D[2]   ; 6.642 ; 6.617 ; 7.249 ; 7.224 ;
; SW[3]      ; HEX3_D[3]   ; 6.602 ; 6.658 ; 7.209 ; 7.265 ;
; SW[3]      ; HEX3_D[4]   ; 6.206 ; 6.254 ; 6.813 ; 6.861 ;
; SW[3]      ; HEX3_D[5]   ; 6.609 ; 6.734 ; 7.216 ; 7.341 ;
; SW[3]      ; HEX3_D[6]   ; 6.192 ; 6.122 ; 6.799 ; 6.729 ;
; SW[4]      ; HEX0_D[0]   ; 5.628 ; 5.641 ; 6.247 ; 6.260 ;
; SW[4]      ; HEX0_D[1]   ; 5.614 ; 5.653 ; 6.233 ; 6.272 ;
; SW[4]      ; HEX0_D[2]   ; 5.818 ; 5.842 ; 6.437 ; 6.461 ;
; SW[4]      ; HEX0_D[3]   ; 5.799 ; 5.857 ; 6.418 ; 6.476 ;
; SW[4]      ; HEX0_D[4]   ; 5.800 ; 5.795 ; 6.419 ; 6.414 ;
; SW[4]      ; HEX0_D[5]   ; 5.864 ; 5.870 ; 6.483 ; 6.489 ;
; SW[4]      ; HEX0_D[6]   ; 5.857 ; 5.775 ; 6.476 ; 6.394 ;
; SW[4]      ; HEX1_D[0]   ; 6.143 ; 6.140 ; 6.763 ; 6.760 ;
; SW[4]      ; HEX1_D[1]   ; 6.071 ; 6.164 ; 6.691 ; 6.784 ;
; SW[4]      ; HEX1_D[2]   ; 6.219 ; 6.252 ; 6.839 ; 6.872 ;
; SW[4]      ; HEX1_D[3]   ; 6.161 ; 6.157 ; 6.781 ; 6.777 ;
; SW[4]      ; HEX1_D[4]   ; 6.150 ; 6.154 ; 6.770 ; 6.774 ;
; SW[4]      ; HEX1_D[5]   ; 6.383 ; 6.406 ; 7.003 ; 7.026 ;
; SW[4]      ; HEX1_D[6]   ; 6.325 ; 6.283 ; 6.945 ; 6.903 ;
; SW[4]      ; HEX2_D[0]   ; 6.642 ; 6.670 ; 7.262 ; 7.290 ;
; SW[4]      ; HEX2_D[1]   ; 6.511 ; 6.604 ; 7.131 ; 7.224 ;
; SW[4]      ; HEX2_D[2]   ; 6.660 ; 6.672 ; 7.280 ; 7.292 ;
; SW[4]      ; HEX2_D[3]   ; 6.570 ; 6.579 ; 7.190 ; 7.199 ;
; SW[4]      ; HEX2_D[4]   ; 6.568 ; 6.606 ; 7.188 ; 7.226 ;
; SW[4]      ; HEX2_D[5]   ; 6.604 ; 6.563 ; 7.224 ; 7.183 ;
; SW[4]      ; HEX2_D[6]   ; 6.822 ; 6.777 ; 7.442 ; 7.397 ;
; SW[4]      ; HEX3_D[0]   ; 6.584 ; 6.640 ; 7.204 ; 7.260 ;
; SW[4]      ; HEX3_D[2]   ; 6.627 ; 6.602 ; 7.247 ; 7.222 ;
; SW[4]      ; HEX3_D[3]   ; 6.587 ; 6.643 ; 7.207 ; 7.263 ;
; SW[4]      ; HEX3_D[4]   ; 6.191 ; 6.239 ; 6.811 ; 6.859 ;
; SW[4]      ; HEX3_D[5]   ; 6.606 ; 6.719 ; 7.226 ; 7.339 ;
; SW[4]      ; HEX3_D[6]   ; 6.177 ; 6.119 ; 6.797 ; 6.739 ;
; SW[5]      ; HEX0_D[0]   ; 5.778 ; 5.791 ; 6.551 ; 6.564 ;
; SW[5]      ; HEX0_D[1]   ; 5.764 ; 5.803 ; 6.537 ; 6.576 ;
; SW[5]      ; HEX0_D[2]   ; 5.968 ; 5.992 ; 6.741 ; 6.765 ;
; SW[5]      ; HEX0_D[3]   ; 5.949 ; 6.007 ; 6.722 ; 6.780 ;
; SW[5]      ; HEX0_D[4]   ; 5.950 ; 5.945 ; 6.723 ; 6.718 ;
; SW[5]      ; HEX0_D[5]   ; 6.014 ; 6.020 ; 6.787 ; 6.793 ;
; SW[5]      ; HEX0_D[6]   ; 6.007 ; 5.925 ; 6.780 ; 6.698 ;
; SW[5]      ; HEX1_D[0]   ; 6.284 ; 6.281 ; 6.927 ; 6.924 ;
; SW[5]      ; HEX1_D[1]   ; 6.212 ; 6.305 ; 6.855 ; 6.948 ;
; SW[5]      ; HEX1_D[2]   ; 6.360 ; 6.393 ; 7.003 ; 7.036 ;
; SW[5]      ; HEX1_D[3]   ; 6.302 ; 6.298 ; 6.945 ; 6.941 ;
; SW[5]      ; HEX1_D[4]   ; 6.291 ; 6.295 ; 6.934 ; 6.938 ;
; SW[5]      ; HEX1_D[5]   ; 6.524 ; 6.547 ; 7.167 ; 7.190 ;
; SW[5]      ; HEX1_D[6]   ; 6.466 ; 6.424 ; 7.109 ; 7.067 ;
; SW[5]      ; HEX2_D[0]   ; 6.783 ; 6.811 ; 7.426 ; 7.454 ;
; SW[5]      ; HEX2_D[1]   ; 6.652 ; 6.745 ; 7.295 ; 7.388 ;
; SW[5]      ; HEX2_D[2]   ; 6.801 ; 6.813 ; 7.444 ; 7.456 ;
; SW[5]      ; HEX2_D[3]   ; 6.711 ; 6.720 ; 7.354 ; 7.363 ;
; SW[5]      ; HEX2_D[4]   ; 6.709 ; 6.747 ; 7.352 ; 7.390 ;
; SW[5]      ; HEX2_D[5]   ; 6.745 ; 6.704 ; 7.388 ; 7.347 ;
; SW[5]      ; HEX2_D[6]   ; 6.963 ; 6.918 ; 7.606 ; 7.561 ;
; SW[5]      ; HEX3_D[0]   ; 6.725 ; 6.781 ; 7.368 ; 7.424 ;
; SW[5]      ; HEX3_D[2]   ; 6.768 ; 6.743 ; 7.411 ; 7.386 ;
; SW[5]      ; HEX3_D[3]   ; 6.728 ; 6.784 ; 7.371 ; 7.427 ;
; SW[5]      ; HEX3_D[4]   ; 6.332 ; 6.380 ; 6.975 ; 7.023 ;
; SW[5]      ; HEX3_D[5]   ; 6.747 ; 6.860 ; 7.390 ; 7.503 ;
; SW[5]      ; HEX3_D[6]   ; 6.318 ; 6.260 ; 6.961 ; 6.903 ;
; SW[6]      ; HEX0_D[0]   ; 5.670 ; 5.683 ; 6.290 ; 6.303 ;
; SW[6]      ; HEX0_D[1]   ; 5.656 ; 5.695 ; 6.276 ; 6.315 ;
; SW[6]      ; HEX0_D[2]   ; 5.860 ; 5.884 ; 6.480 ; 6.504 ;
; SW[6]      ; HEX0_D[3]   ; 5.841 ; 5.899 ; 6.461 ; 6.519 ;
; SW[6]      ; HEX0_D[4]   ; 5.842 ; 5.837 ; 6.462 ; 6.457 ;
; SW[6]      ; HEX0_D[5]   ; 5.906 ; 5.912 ; 6.526 ; 6.532 ;
; SW[6]      ; HEX0_D[6]   ; 5.899 ; 5.817 ; 6.519 ; 6.437 ;
; SW[6]      ; HEX1_D[0]   ; 6.098 ; 6.095 ; 6.725 ; 6.722 ;
; SW[6]      ; HEX1_D[1]   ; 6.026 ; 6.119 ; 6.653 ; 6.746 ;
; SW[6]      ; HEX1_D[2]   ; 6.174 ; 6.207 ; 6.801 ; 6.834 ;
; SW[6]      ; HEX1_D[3]   ; 6.116 ; 6.112 ; 6.743 ; 6.739 ;
; SW[6]      ; HEX1_D[4]   ; 6.105 ; 6.109 ; 6.732 ; 6.736 ;
; SW[6]      ; HEX1_D[5]   ; 6.338 ; 6.361 ; 6.965 ; 6.988 ;
; SW[6]      ; HEX1_D[6]   ; 6.280 ; 6.238 ; 6.907 ; 6.865 ;
; SW[6]      ; HEX2_D[0]   ; 6.599 ; 6.627 ; 7.224 ; 7.252 ;
; SW[6]      ; HEX2_D[1]   ; 6.471 ; 6.561 ; 7.087 ; 7.186 ;
; SW[6]      ; HEX2_D[2]   ; 6.617 ; 6.629 ; 7.242 ; 7.254 ;
; SW[6]      ; HEX2_D[3]   ; 6.527 ; 6.536 ; 7.152 ; 7.161 ;
; SW[6]      ; HEX2_D[4]   ; 6.525 ; 6.563 ; 7.150 ; 7.188 ;
; SW[6]      ; HEX2_D[5]   ; 6.561 ; 6.520 ; 7.186 ; 7.145 ;
; SW[6]      ; HEX2_D[6]   ; 6.779 ; 6.734 ; 7.404 ; 7.359 ;
; SW[6]      ; HEX3_D[0]   ; 6.541 ; 6.597 ; 7.166 ; 7.222 ;
; SW[6]      ; HEX3_D[2]   ; 6.584 ; 6.559 ; 7.209 ; 7.184 ;
; SW[6]      ; HEX3_D[3]   ; 6.544 ; 6.600 ; 7.169 ; 7.225 ;
; SW[6]      ; HEX3_D[4]   ; 6.148 ; 6.196 ; 6.773 ; 6.821 ;
; SW[6]      ; HEX3_D[5]   ; 6.566 ; 6.676 ; 7.161 ; 7.301 ;
; SW[6]      ; HEX3_D[6]   ; 6.134 ; 6.079 ; 6.759 ; 6.674 ;
; SW[7]      ; HEX0_D[0]   ; 5.434 ; 5.447 ; 6.174 ; 6.187 ;
; SW[7]      ; HEX0_D[1]   ; 5.420 ; 5.459 ; 6.160 ; 6.199 ;
; SW[7]      ; HEX0_D[2]   ; 5.624 ; 5.648 ; 6.364 ; 6.388 ;
; SW[7]      ; HEX0_D[3]   ; 5.605 ; 5.663 ; 6.345 ; 6.403 ;
; SW[7]      ; HEX0_D[4]   ; 5.606 ; 5.601 ; 6.346 ; 6.341 ;
; SW[7]      ; HEX0_D[5]   ; 5.670 ; 5.676 ; 6.410 ; 6.416 ;
; SW[7]      ; HEX0_D[6]   ; 5.663 ; 5.581 ; 6.403 ; 6.321 ;
; SW[7]      ; HEX1_D[0]   ; 5.967 ; 5.997 ; 6.568 ; 6.598 ;
; SW[7]      ; HEX1_D[1]   ; 5.979 ; 6.009 ; 6.580 ; 6.610 ;
; SW[7]      ; HEX1_D[2]   ; 6.083 ; 6.121 ; 6.684 ; 6.722 ;
; SW[7]      ; HEX1_D[3]   ; 5.985 ; 6.014 ; 6.586 ; 6.615 ;
; SW[7]      ; HEX1_D[4]   ; 5.982 ; 5.960 ; 6.583 ; 6.561 ;
; SW[7]      ; HEX1_D[5]   ; 6.207 ; 6.263 ; 6.808 ; 6.864 ;
; SW[7]      ; HEX1_D[6]   ; 6.168 ; 6.125 ; 6.769 ; 6.726 ;
; SW[7]      ; HEX2_D[0]   ; 6.573 ; 6.601 ; 7.174 ; 7.202 ;
; SW[7]      ; HEX2_D[1]   ; 6.445 ; 6.535 ; 7.046 ; 7.136 ;
; SW[7]      ; HEX2_D[2]   ; 6.591 ; 6.603 ; 7.192 ; 7.204 ;
; SW[7]      ; HEX2_D[3]   ; 6.501 ; 6.510 ; 7.102 ; 7.111 ;
; SW[7]      ; HEX2_D[4]   ; 6.499 ; 6.537 ; 7.100 ; 7.138 ;
; SW[7]      ; HEX2_D[5]   ; 6.535 ; 6.494 ; 7.136 ; 7.095 ;
; SW[7]      ; HEX2_D[6]   ; 6.753 ; 6.708 ; 7.354 ; 7.309 ;
; SW[7]      ; HEX3_D[0]   ; 6.515 ; 6.571 ; 7.116 ; 7.172 ;
; SW[7]      ; HEX3_D[2]   ; 6.558 ; 6.533 ; 7.159 ; 7.134 ;
; SW[7]      ; HEX3_D[3]   ; 6.518 ; 6.574 ; 7.119 ; 7.175 ;
; SW[7]      ; HEX3_D[4]   ; 6.122 ; 6.170 ; 6.723 ; 6.771 ;
; SW[7]      ; HEX3_D[5]   ; 6.540 ; 6.650 ; 7.141 ; 7.251 ;
; SW[7]      ; HEX3_D[6]   ; 6.108 ; 6.053 ; 6.709 ; 6.654 ;
; SW[8]      ; HEX0_D[0]   ; 4.861 ; 4.874 ; 5.409 ; 5.422 ;
; SW[8]      ; HEX0_D[1]   ; 4.847 ; 4.886 ; 5.395 ; 5.434 ;
; SW[8]      ; HEX0_D[2]   ; 5.051 ; 5.075 ; 5.599 ; 5.623 ;
; SW[8]      ; HEX0_D[3]   ; 5.032 ; 5.090 ; 5.580 ; 5.638 ;
; SW[8]      ; HEX0_D[4]   ; 5.033 ; 5.028 ; 5.581 ; 5.551 ;
; SW[8]      ; HEX0_D[5]   ; 5.097 ; 5.103 ; 5.645 ; 5.651 ;
; SW[8]      ; HEX0_D[6]   ; 5.090 ; 5.008 ; 5.638 ; 5.556 ;
; SW[8]      ; HEX1_D[0]   ; 4.976 ; 4.973 ; 5.584 ; 5.581 ;
; SW[8]      ; HEX1_D[1]   ; 4.932 ; 4.997 ; 5.517 ; 5.605 ;
; SW[8]      ; HEX1_D[2]   ; 5.052 ; 5.085 ; 5.660 ; 5.693 ;
; SW[8]      ; HEX1_D[3]   ; 4.994 ; 4.990 ; 5.602 ; 5.598 ;
; SW[8]      ; HEX1_D[4]   ; 4.983 ; 4.987 ; 5.591 ; 5.595 ;
; SW[8]      ; HEX1_D[5]   ; 5.216 ; 5.239 ; 5.824 ; 5.847 ;
; SW[8]      ; HEX1_D[6]   ; 5.158 ; 5.116 ; 5.766 ; 5.724 ;
; SW[8]      ; HEX2_D[0]   ; 5.603 ; 5.631 ; 6.240 ; 6.268 ;
; SW[8]      ; HEX2_D[1]   ; 5.466 ; 5.565 ; 6.103 ; 6.202 ;
; SW[8]      ; HEX2_D[2]   ; 5.621 ; 5.633 ; 6.258 ; 6.270 ;
; SW[8]      ; HEX2_D[3]   ; 5.531 ; 5.540 ; 6.168 ; 6.177 ;
; SW[8]      ; HEX2_D[4]   ; 5.529 ; 5.567 ; 6.166 ; 6.204 ;
; SW[8]      ; HEX2_D[5]   ; 5.565 ; 5.524 ; 6.202 ; 6.161 ;
; SW[8]      ; HEX2_D[6]   ; 5.783 ; 5.738 ; 6.420 ; 6.375 ;
; SW[8]      ; HEX3_D[0]   ; 5.545 ; 5.601 ; 6.182 ; 6.238 ;
; SW[8]      ; HEX3_D[2]   ; 5.588 ; 5.563 ; 6.225 ; 6.200 ;
; SW[8]      ; HEX3_D[3]   ; 5.548 ; 5.604 ; 6.185 ; 6.241 ;
; SW[8]      ; HEX3_D[4]   ; 5.152 ; 5.200 ; 5.789 ; 5.837 ;
; SW[8]      ; HEX3_D[5]   ; 5.533 ; 5.680 ; 6.170 ; 6.317 ;
; SW[8]      ; HEX3_D[6]   ; 5.138 ; 5.018 ; 5.775 ; 5.617 ;
; SW[9]      ; HEX0_D[0]   ; 4.670 ; 4.683 ; 5.269 ; 5.287 ;
; SW[9]      ; HEX0_D[1]   ; 4.656 ; 4.695 ; 5.255 ; 5.294 ;
; SW[9]      ; HEX0_D[2]   ; 4.860 ; 4.884 ; 5.459 ; 5.485 ;
; SW[9]      ; HEX0_D[3]   ; 4.841 ; 4.899 ; 5.450 ; 5.498 ;
; SW[9]      ; HEX0_D[4]   ; 4.842 ; 4.786 ; 5.441 ; 5.473 ;
; SW[9]      ; HEX0_D[5]   ; 4.906 ; 4.912 ; 5.505 ; 5.537 ;
; SW[9]      ; HEX0_D[6]   ; 4.899 ; 4.817 ; 5.498 ; 5.433 ;
; SW[9]      ; HEX1_D[0]   ; 4.952 ; 4.949 ; 5.697 ; 5.694 ;
; SW[9]      ; HEX1_D[1]   ; 4.908 ; 4.973 ; 5.630 ; 5.718 ;
; SW[9]      ; HEX1_D[2]   ; 5.028 ; 5.061 ; 5.773 ; 5.806 ;
; SW[9]      ; HEX1_D[3]   ; 4.970 ; 4.966 ; 5.715 ; 5.711 ;
; SW[9]      ; HEX1_D[4]   ; 4.959 ; 4.963 ; 5.704 ; 5.708 ;
; SW[9]      ; HEX1_D[5]   ; 5.192 ; 5.215 ; 5.937 ; 5.960 ;
; SW[9]      ; HEX1_D[6]   ; 5.134 ; 5.092 ; 5.879 ; 5.837 ;
; SW[9]      ; HEX2_D[0]   ; 5.607 ; 5.635 ; 6.231 ; 6.259 ;
; SW[9]      ; HEX2_D[1]   ; 5.470 ; 5.569 ; 6.094 ; 6.193 ;
; SW[9]      ; HEX2_D[2]   ; 5.625 ; 5.637 ; 6.249 ; 6.261 ;
; SW[9]      ; HEX2_D[3]   ; 5.535 ; 5.544 ; 6.159 ; 6.168 ;
; SW[9]      ; HEX2_D[4]   ; 5.533 ; 5.571 ; 6.157 ; 6.195 ;
; SW[9]      ; HEX2_D[5]   ; 5.569 ; 5.528 ; 6.193 ; 6.152 ;
; SW[9]      ; HEX2_D[6]   ; 5.787 ; 5.742 ; 6.411 ; 6.366 ;
; SW[9]      ; HEX3_D[0]   ; 5.549 ; 5.605 ; 6.173 ; 6.229 ;
; SW[9]      ; HEX3_D[2]   ; 5.592 ; 5.567 ; 6.216 ; 6.191 ;
; SW[9]      ; HEX3_D[3]   ; 5.552 ; 5.608 ; 6.176 ; 6.232 ;
; SW[9]      ; HEX3_D[4]   ; 5.156 ; 5.204 ; 5.780 ; 5.828 ;
; SW[9]      ; HEX3_D[5]   ; 5.537 ; 5.684 ; 6.161 ; 6.308 ;
; SW[9]      ; HEX3_D[6]   ; 5.142 ; 5.019 ; 5.766 ; 5.631 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0_D[0]   ; 4.656 ; 4.694 ; 5.251 ; 5.276 ;
; SW[0]      ; HEX0_D[1]   ; 4.675 ; 4.707 ; 5.264 ; 5.290 ;
; SW[0]      ; HEX0_D[2]   ; 4.876 ; 4.918 ; 5.455 ; 5.557 ;
; SW[0]      ; HEX0_D[3]   ; 4.865 ; 4.918 ; 5.457 ; 5.498 ;
; SW[0]      ; HEX0_D[4]   ; 4.837 ; 4.878 ; 5.476 ; 5.457 ;
; SW[0]      ; HEX0_D[5]   ; 4.885 ; 4.939 ; 5.479 ; 5.518 ;
; SW[0]      ; HEX0_D[6]   ; 4.895 ; 4.842 ; 5.475 ; 5.434 ;
; SW[0]      ; HEX1_D[0]   ; 4.999 ; 5.014 ; 5.578 ; 5.593 ;
; SW[0]      ; HEX1_D[1]   ; 5.011 ; 5.026 ; 5.590 ; 5.605 ;
; SW[0]      ; HEX1_D[2]   ; 5.112 ; 5.179 ; 5.691 ; 5.758 ;
; SW[0]      ; HEX1_D[3]   ; 5.017 ; 5.032 ; 5.596 ; 5.611 ;
; SW[0]      ; HEX1_D[4]   ; 5.061 ; 5.026 ; 5.640 ; 5.605 ;
; SW[0]      ; HEX1_D[5]   ; 5.227 ; 5.268 ; 5.806 ; 5.847 ;
; SW[0]      ; HEX1_D[6]   ; 5.181 ; 5.153 ; 5.760 ; 5.732 ;
; SW[0]      ; HEX2_D[0]   ; 5.412 ; 5.431 ; 6.051 ; 6.070 ;
; SW[0]      ; HEX2_D[1]   ; 5.343 ; 5.359 ; 5.982 ; 5.998 ;
; SW[0]      ; HEX2_D[2]   ; 5.486 ; 5.429 ; 6.125 ; 6.068 ;
; SW[0]      ; HEX2_D[3]   ; 5.322 ; 5.341 ; 5.961 ; 5.980 ;
; SW[0]      ; HEX2_D[4]   ; 5.351 ; 5.448 ; 5.990 ; 6.087 ;
; SW[0]      ; HEX2_D[5]   ; 5.347 ; 5.442 ; 5.986 ; 6.081 ;
; SW[0]      ; HEX2_D[6]   ; 5.574 ; 5.533 ; 6.213 ; 6.172 ;
; SW[0]      ; HEX3_D[0]   ; 5.691 ; 5.726 ; 6.329 ; 6.364 ;
; SW[0]      ; HEX3_D[2]   ; 5.709 ; 5.693 ; 6.347 ; 6.331 ;
; SW[0]      ; HEX3_D[3]   ; 5.694 ; 5.729 ; 6.332 ; 6.367 ;
; SW[0]      ; HEX3_D[4]   ; 5.343 ; 5.411 ; 5.981 ; 6.049 ;
; SW[0]      ; HEX3_D[5]   ; 5.709 ; 5.813 ; 6.347 ; 6.451 ;
; SW[0]      ; HEX3_D[6]   ; 5.455 ; 5.327 ; 6.079 ; 5.965 ;
; SW[1]      ; HEX0_D[0]   ; 4.682 ; 4.707 ; 5.280 ; 5.305 ;
; SW[1]      ; HEX0_D[1]   ; 4.695 ; 4.721 ; 5.293 ; 5.319 ;
; SW[1]      ; HEX0_D[2]   ; 4.886 ; 4.969 ; 5.484 ; 5.562 ;
; SW[1]      ; HEX0_D[3]   ; 4.888 ; 4.929 ; 5.486 ; 5.527 ;
; SW[1]      ; HEX0_D[4]   ; 4.888 ; 4.888 ; 5.481 ; 5.486 ;
; SW[1]      ; HEX0_D[5]   ; 4.910 ; 4.949 ; 5.508 ; 5.547 ;
; SW[1]      ; HEX0_D[6]   ; 4.906 ; 4.865 ; 5.504 ; 5.463 ;
; SW[1]      ; HEX1_D[0]   ; 4.859 ; 4.874 ; 5.457 ; 5.472 ;
; SW[1]      ; HEX1_D[1]   ; 4.871 ; 4.886 ; 5.469 ; 5.484 ;
; SW[1]      ; HEX1_D[2]   ; 4.972 ; 5.039 ; 5.570 ; 5.637 ;
; SW[1]      ; HEX1_D[3]   ; 4.877 ; 4.892 ; 5.475 ; 5.490 ;
; SW[1]      ; HEX1_D[4]   ; 4.921 ; 4.886 ; 5.519 ; 5.484 ;
; SW[1]      ; HEX1_D[5]   ; 5.087 ; 5.128 ; 5.685 ; 5.726 ;
; SW[1]      ; HEX1_D[6]   ; 5.041 ; 5.013 ; 5.639 ; 5.611 ;
; SW[1]      ; HEX2_D[0]   ; 5.352 ; 5.371 ; 5.974 ; 5.993 ;
; SW[1]      ; HEX2_D[1]   ; 5.283 ; 5.299 ; 5.905 ; 5.921 ;
; SW[1]      ; HEX2_D[2]   ; 5.426 ; 5.369 ; 6.048 ; 5.991 ;
; SW[1]      ; HEX2_D[3]   ; 5.262 ; 5.281 ; 5.884 ; 5.903 ;
; SW[1]      ; HEX2_D[4]   ; 5.291 ; 5.388 ; 5.913 ; 6.010 ;
; SW[1]      ; HEX2_D[5]   ; 5.287 ; 5.382 ; 5.909 ; 6.004 ;
; SW[1]      ; HEX2_D[6]   ; 5.514 ; 5.473 ; 6.136 ; 6.095 ;
; SW[1]      ; HEX3_D[0]   ; 5.548 ; 5.583 ; 6.181 ; 6.216 ;
; SW[1]      ; HEX3_D[2]   ; 5.566 ; 5.550 ; 6.199 ; 6.183 ;
; SW[1]      ; HEX3_D[3]   ; 5.551 ; 5.586 ; 6.184 ; 6.219 ;
; SW[1]      ; HEX3_D[4]   ; 5.200 ; 5.268 ; 5.833 ; 5.901 ;
; SW[1]      ; HEX3_D[5]   ; 5.566 ; 5.670 ; 6.199 ; 6.303 ;
; SW[1]      ; HEX3_D[6]   ; 5.298 ; 5.184 ; 5.915 ; 5.817 ;
; SW[2]      ; HEX0_D[0]   ; 4.866 ; 4.891 ; 5.478 ; 5.503 ;
; SW[2]      ; HEX0_D[1]   ; 4.879 ; 4.905 ; 5.491 ; 5.517 ;
; SW[2]      ; HEX0_D[2]   ; 5.070 ; 5.148 ; 5.682 ; 5.743 ;
; SW[2]      ; HEX0_D[3]   ; 5.072 ; 5.113 ; 5.684 ; 5.725 ;
; SW[2]      ; HEX0_D[4]   ; 5.067 ; 5.072 ; 5.662 ; 5.684 ;
; SW[2]      ; HEX0_D[5]   ; 5.094 ; 5.133 ; 5.706 ; 5.745 ;
; SW[2]      ; HEX0_D[6]   ; 5.090 ; 5.049 ; 5.702 ; 5.661 ;
; SW[2]      ; HEX1_D[0]   ; 5.015 ; 5.030 ; 5.636 ; 5.651 ;
; SW[2]      ; HEX1_D[1]   ; 5.027 ; 5.042 ; 5.648 ; 5.663 ;
; SW[2]      ; HEX1_D[2]   ; 5.128 ; 5.195 ; 5.749 ; 5.816 ;
; SW[2]      ; HEX1_D[3]   ; 5.033 ; 5.048 ; 5.654 ; 5.669 ;
; SW[2]      ; HEX1_D[4]   ; 5.077 ; 5.042 ; 5.698 ; 5.663 ;
; SW[2]      ; HEX1_D[5]   ; 5.243 ; 5.284 ; 5.864 ; 5.905 ;
; SW[2]      ; HEX1_D[6]   ; 5.197 ; 5.169 ; 5.818 ; 5.790 ;
; SW[2]      ; HEX2_D[0]   ; 5.502 ; 5.521 ; 6.154 ; 6.173 ;
; SW[2]      ; HEX2_D[1]   ; 5.433 ; 5.449 ; 6.085 ; 6.101 ;
; SW[2]      ; HEX2_D[2]   ; 5.576 ; 5.519 ; 6.228 ; 6.171 ;
; SW[2]      ; HEX2_D[3]   ; 5.412 ; 5.431 ; 6.064 ; 6.083 ;
; SW[2]      ; HEX2_D[4]   ; 5.441 ; 5.538 ; 6.093 ; 6.190 ;
; SW[2]      ; HEX2_D[5]   ; 5.437 ; 5.532 ; 6.089 ; 6.184 ;
; SW[2]      ; HEX2_D[6]   ; 5.664 ; 5.623 ; 6.316 ; 6.275 ;
; SW[2]      ; HEX3_D[0]   ; 5.698 ; 5.733 ; 6.354 ; 6.389 ;
; SW[2]      ; HEX3_D[2]   ; 5.716 ; 5.700 ; 6.372 ; 6.356 ;
; SW[2]      ; HEX3_D[3]   ; 5.701 ; 5.736 ; 6.357 ; 6.392 ;
; SW[2]      ; HEX3_D[4]   ; 5.350 ; 5.418 ; 6.006 ; 6.074 ;
; SW[2]      ; HEX3_D[5]   ; 5.716 ; 5.820 ; 6.372 ; 6.476 ;
; SW[2]      ; HEX3_D[6]   ; 5.448 ; 5.334 ; 6.088 ; 5.990 ;
; SW[3]      ; HEX0_D[0]   ; 4.770 ; 4.795 ; 5.350 ; 5.375 ;
; SW[3]      ; HEX0_D[1]   ; 4.783 ; 4.809 ; 5.363 ; 5.389 ;
; SW[3]      ; HEX0_D[2]   ; 4.974 ; 5.083 ; 5.554 ; 5.663 ;
; SW[3]      ; HEX0_D[3]   ; 4.976 ; 5.017 ; 5.556 ; 5.597 ;
; SW[3]      ; HEX0_D[4]   ; 4.996 ; 4.976 ; 5.576 ; 5.556 ;
; SW[3]      ; HEX0_D[5]   ; 4.998 ; 5.037 ; 5.578 ; 5.617 ;
; SW[3]      ; HEX0_D[6]   ; 4.994 ; 4.953 ; 5.574 ; 5.533 ;
; SW[3]      ; HEX1_D[0]   ; 4.954 ; 4.969 ; 5.531 ; 5.546 ;
; SW[3]      ; HEX1_D[1]   ; 4.966 ; 4.981 ; 5.543 ; 5.558 ;
; SW[3]      ; HEX1_D[2]   ; 5.067 ; 5.134 ; 5.644 ; 5.711 ;
; SW[3]      ; HEX1_D[3]   ; 4.972 ; 4.987 ; 5.549 ; 5.564 ;
; SW[3]      ; HEX1_D[4]   ; 5.016 ; 4.981 ; 5.593 ; 5.558 ;
; SW[3]      ; HEX1_D[5]   ; 5.182 ; 5.223 ; 5.759 ; 5.800 ;
; SW[3]      ; HEX1_D[6]   ; 5.136 ; 5.108 ; 5.713 ; 5.685 ;
; SW[3]      ; HEX2_D[0]   ; 5.441 ; 5.460 ; 6.052 ; 6.071 ;
; SW[3]      ; HEX2_D[1]   ; 5.372 ; 5.388 ; 5.983 ; 5.999 ;
; SW[3]      ; HEX2_D[2]   ; 5.515 ; 5.458 ; 6.126 ; 6.069 ;
; SW[3]      ; HEX2_D[3]   ; 5.351 ; 5.370 ; 5.962 ; 5.981 ;
; SW[3]      ; HEX2_D[4]   ; 5.380 ; 5.477 ; 5.991 ; 6.088 ;
; SW[3]      ; HEX2_D[5]   ; 5.376 ; 5.471 ; 5.987 ; 6.082 ;
; SW[3]      ; HEX2_D[6]   ; 5.603 ; 5.562 ; 6.214 ; 6.173 ;
; SW[3]      ; HEX3_D[0]   ; 5.637 ; 5.672 ; 6.263 ; 6.298 ;
; SW[3]      ; HEX3_D[2]   ; 5.655 ; 5.639 ; 6.281 ; 6.265 ;
; SW[3]      ; HEX3_D[3]   ; 5.640 ; 5.675 ; 6.266 ; 6.301 ;
; SW[3]      ; HEX3_D[4]   ; 5.289 ; 5.357 ; 5.915 ; 5.983 ;
; SW[3]      ; HEX3_D[5]   ; 5.655 ; 5.759 ; 6.281 ; 6.385 ;
; SW[3]      ; HEX3_D[6]   ; 5.387 ; 5.273 ; 6.008 ; 5.899 ;
; SW[4]      ; HEX0_D[0]   ; 4.620 ; 4.650 ; 5.234 ; 5.264 ;
; SW[4]      ; HEX0_D[1]   ; 4.633 ; 4.697 ; 5.247 ; 5.311 ;
; SW[4]      ; HEX0_D[2]   ; 4.823 ; 4.863 ; 5.437 ; 5.477 ;
; SW[4]      ; HEX0_D[3]   ; 4.826 ; 4.872 ; 5.440 ; 5.486 ;
; SW[4]      ; HEX0_D[4]   ; 4.795 ; 4.832 ; 5.409 ; 5.446 ;
; SW[4]      ; HEX0_D[5]   ; 4.847 ; 4.890 ; 5.461 ; 5.504 ;
; SW[4]      ; HEX0_D[6]   ; 4.849 ; 4.804 ; 5.463 ; 5.418 ;
; SW[4]      ; HEX1_D[0]   ; 4.861 ; 4.876 ; 5.460 ; 5.475 ;
; SW[4]      ; HEX1_D[1]   ; 4.873 ; 4.888 ; 5.472 ; 5.487 ;
; SW[4]      ; HEX1_D[2]   ; 4.974 ; 5.041 ; 5.573 ; 5.640 ;
; SW[4]      ; HEX1_D[3]   ; 4.879 ; 4.894 ; 5.478 ; 5.493 ;
; SW[4]      ; HEX1_D[4]   ; 4.923 ; 4.888 ; 5.522 ; 5.487 ;
; SW[4]      ; HEX1_D[5]   ; 5.089 ; 5.130 ; 5.688 ; 5.729 ;
; SW[4]      ; HEX1_D[6]   ; 5.043 ; 5.015 ; 5.642 ; 5.614 ;
; SW[4]      ; HEX2_D[0]   ; 5.222 ; 5.241 ; 5.819 ; 5.838 ;
; SW[4]      ; HEX2_D[1]   ; 5.153 ; 5.169 ; 5.750 ; 5.766 ;
; SW[4]      ; HEX2_D[2]   ; 5.296 ; 5.239 ; 5.893 ; 5.836 ;
; SW[4]      ; HEX2_D[3]   ; 5.132 ; 5.151 ; 5.729 ; 5.748 ;
; SW[4]      ; HEX2_D[4]   ; 5.161 ; 5.258 ; 5.758 ; 5.855 ;
; SW[4]      ; HEX2_D[5]   ; 5.157 ; 5.252 ; 5.754 ; 5.849 ;
; SW[4]      ; HEX2_D[6]   ; 5.384 ; 5.343 ; 5.981 ; 5.940 ;
; SW[4]      ; HEX3_D[0]   ; 5.493 ; 5.528 ; 6.096 ; 6.131 ;
; SW[4]      ; HEX3_D[2]   ; 5.511 ; 5.495 ; 6.114 ; 6.098 ;
; SW[4]      ; HEX3_D[3]   ; 5.496 ; 5.531 ; 6.099 ; 6.134 ;
; SW[4]      ; HEX3_D[4]   ; 5.145 ; 5.213 ; 5.748 ; 5.816 ;
; SW[4]      ; HEX3_D[5]   ; 5.511 ; 5.615 ; 6.114 ; 6.218 ;
; SW[4]      ; HEX3_D[6]   ; 5.249 ; 5.129 ; 5.844 ; 5.732 ;
; SW[5]      ; HEX0_D[0]   ; 4.893 ; 4.931 ; 5.518 ; 5.543 ;
; SW[5]      ; HEX0_D[1]   ; 4.912 ; 4.944 ; 5.531 ; 5.557 ;
; SW[5]      ; HEX0_D[2]   ; 5.113 ; 5.155 ; 5.722 ; 5.824 ;
; SW[5]      ; HEX0_D[3]   ; 5.102 ; 5.155 ; 5.724 ; 5.765 ;
; SW[5]      ; HEX0_D[4]   ; 5.074 ; 5.115 ; 5.743 ; 5.724 ;
; SW[5]      ; HEX0_D[5]   ; 5.122 ; 5.176 ; 5.746 ; 5.785 ;
; SW[5]      ; HEX0_D[6]   ; 5.132 ; 5.079 ; 5.742 ; 5.701 ;
; SW[5]      ; HEX1_D[0]   ; 5.080 ; 5.095 ; 5.692 ; 5.707 ;
; SW[5]      ; HEX1_D[1]   ; 5.092 ; 5.107 ; 5.704 ; 5.719 ;
; SW[5]      ; HEX1_D[2]   ; 5.193 ; 5.260 ; 5.805 ; 5.872 ;
; SW[5]      ; HEX1_D[3]   ; 5.098 ; 5.113 ; 5.710 ; 5.725 ;
; SW[5]      ; HEX1_D[4]   ; 5.142 ; 5.107 ; 5.754 ; 5.719 ;
; SW[5]      ; HEX1_D[5]   ; 5.308 ; 5.349 ; 5.920 ; 5.961 ;
; SW[5]      ; HEX1_D[6]   ; 5.262 ; 5.234 ; 5.874 ; 5.846 ;
; SW[5]      ; HEX2_D[0]   ; 5.442 ; 5.461 ; 6.054 ; 6.073 ;
; SW[5]      ; HEX2_D[1]   ; 5.373 ; 5.389 ; 5.985 ; 6.001 ;
; SW[5]      ; HEX2_D[2]   ; 5.516 ; 5.459 ; 6.128 ; 6.071 ;
; SW[5]      ; HEX2_D[3]   ; 5.352 ; 5.371 ; 5.964 ; 5.983 ;
; SW[5]      ; HEX2_D[4]   ; 5.381 ; 5.478 ; 5.993 ; 6.090 ;
; SW[5]      ; HEX2_D[5]   ; 5.377 ; 5.472 ; 5.989 ; 6.084 ;
; SW[5]      ; HEX2_D[6]   ; 5.604 ; 5.563 ; 6.216 ; 6.175 ;
; SW[5]      ; HEX3_D[0]   ; 5.699 ; 5.734 ; 6.316 ; 6.351 ;
; SW[5]      ; HEX3_D[2]   ; 5.717 ; 5.701 ; 6.334 ; 6.318 ;
; SW[5]      ; HEX3_D[3]   ; 5.702 ; 5.737 ; 6.319 ; 6.354 ;
; SW[5]      ; HEX3_D[4]   ; 5.351 ; 5.419 ; 5.968 ; 6.036 ;
; SW[5]      ; HEX3_D[5]   ; 5.717 ; 5.821 ; 6.334 ; 6.438 ;
; SW[5]      ; HEX3_D[6]   ; 5.446 ; 5.335 ; 6.064 ; 5.952 ;
; SW[6]      ; HEX0_D[0]   ; 4.623 ; 4.661 ; 5.246 ; 5.284 ;
; SW[6]      ; HEX0_D[1]   ; 4.642 ; 4.674 ; 5.265 ; 5.297 ;
; SW[6]      ; HEX0_D[2]   ; 4.932 ; 4.885 ; 5.534 ; 5.508 ;
; SW[6]      ; HEX0_D[3]   ; 4.832 ; 4.885 ; 5.455 ; 5.508 ;
; SW[6]      ; HEX0_D[4]   ; 4.804 ; 4.903 ; 5.427 ; 5.507 ;
; SW[6]      ; HEX0_D[5]   ; 4.852 ; 4.966 ; 5.475 ; 5.570 ;
; SW[6]      ; HEX0_D[6]   ; 4.862 ; 4.809 ; 5.485 ; 5.432 ;
; SW[6]      ; HEX1_D[0]   ; 5.033 ; 5.048 ; 5.657 ; 5.672 ;
; SW[6]      ; HEX1_D[1]   ; 5.045 ; 5.060 ; 5.669 ; 5.684 ;
; SW[6]      ; HEX1_D[2]   ; 5.146 ; 5.193 ; 5.770 ; 5.804 ;
; SW[6]      ; HEX1_D[3]   ; 5.051 ; 5.066 ; 5.675 ; 5.690 ;
; SW[6]      ; HEX1_D[4]   ; 5.095 ; 5.060 ; 5.719 ; 5.684 ;
; SW[6]      ; HEX1_D[5]   ; 5.261 ; 5.302 ; 5.885 ; 5.926 ;
; SW[6]      ; HEX1_D[6]   ; 5.215 ; 5.187 ; 5.839 ; 5.811 ;
; SW[6]      ; HEX2_D[0]   ; 5.359 ; 5.378 ; 5.969 ; 5.988 ;
; SW[6]      ; HEX2_D[1]   ; 5.290 ; 5.306 ; 5.900 ; 5.916 ;
; SW[6]      ; HEX2_D[2]   ; 5.383 ; 5.376 ; 6.029 ; 5.986 ;
; SW[6]      ; HEX2_D[3]   ; 5.269 ; 5.288 ; 5.879 ; 5.898 ;
; SW[6]      ; HEX2_D[4]   ; 5.298 ; 5.344 ; 5.908 ; 5.997 ;
; SW[6]      ; HEX2_D[5]   ; 5.294 ; 5.338 ; 5.904 ; 5.993 ;
; SW[6]      ; HEX2_D[6]   ; 5.521 ; 5.480 ; 6.131 ; 6.090 ;
; SW[6]      ; HEX3_D[0]   ; 5.536 ; 5.571 ; 6.145 ; 6.180 ;
; SW[6]      ; HEX3_D[2]   ; 5.554 ; 5.538 ; 6.163 ; 6.147 ;
; SW[6]      ; HEX3_D[3]   ; 5.539 ; 5.574 ; 6.148 ; 6.183 ;
; SW[6]      ; HEX3_D[4]   ; 5.188 ; 5.256 ; 5.797 ; 5.865 ;
; SW[6]      ; HEX3_D[5]   ; 5.554 ; 5.658 ; 6.163 ; 6.267 ;
; SW[6]      ; HEX3_D[6]   ; 5.283 ; 5.172 ; 5.899 ; 5.781 ;
; SW[7]      ; HEX0_D[0]   ; 4.433 ; 4.458 ; 5.046 ; 5.071 ;
; SW[7]      ; HEX0_D[1]   ; 4.446 ; 4.472 ; 5.059 ; 5.085 ;
; SW[7]      ; HEX0_D[2]   ; 4.637 ; 4.744 ; 5.250 ; 5.341 ;
; SW[7]      ; HEX0_D[3]   ; 4.639 ; 4.680 ; 5.252 ; 5.293 ;
; SW[7]      ; HEX0_D[4]   ; 4.657 ; 4.639 ; 5.254 ; 5.252 ;
; SW[7]      ; HEX0_D[5]   ; 4.661 ; 4.700 ; 5.274 ; 5.313 ;
; SW[7]      ; HEX0_D[6]   ; 4.657 ; 4.616 ; 5.270 ; 5.229 ;
; SW[7]      ; HEX1_D[0]   ; 4.905 ; 4.920 ; 5.482 ; 5.497 ;
; SW[7]      ; HEX1_D[1]   ; 4.917 ; 4.932 ; 5.494 ; 5.509 ;
; SW[7]      ; HEX1_D[2]   ; 5.018 ; 5.085 ; 5.595 ; 5.662 ;
; SW[7]      ; HEX1_D[3]   ; 4.923 ; 4.938 ; 5.500 ; 5.515 ;
; SW[7]      ; HEX1_D[4]   ; 4.967 ; 4.932 ; 5.544 ; 5.509 ;
; SW[7]      ; HEX1_D[5]   ; 5.133 ; 5.174 ; 5.710 ; 5.751 ;
; SW[7]      ; HEX1_D[6]   ; 5.087 ; 5.059 ; 5.664 ; 5.636 ;
; SW[7]      ; HEX2_D[0]   ; 5.206 ; 5.220 ; 5.833 ; 5.847 ;
; SW[7]      ; HEX2_D[1]   ; 5.137 ; 5.149 ; 5.764 ; 5.776 ;
; SW[7]      ; HEX2_D[2]   ; 5.187 ; 5.212 ; 5.814 ; 5.839 ;
; SW[7]      ; HEX2_D[3]   ; 5.114 ; 5.128 ; 5.741 ; 5.755 ;
; SW[7]      ; HEX2_D[4]   ; 5.218 ; 5.148 ; 5.811 ; 5.775 ;
; SW[7]      ; HEX2_D[5]   ; 5.134 ; 5.142 ; 5.761 ; 5.769 ;
; SW[7]      ; HEX2_D[6]   ; 5.357 ; 5.321 ; 5.984 ; 5.948 ;
; SW[7]      ; HEX3_D[0]   ; 5.340 ; 5.375 ; 5.944 ; 5.979 ;
; SW[7]      ; HEX3_D[2]   ; 5.358 ; 5.342 ; 5.962 ; 5.946 ;
; SW[7]      ; HEX3_D[3]   ; 5.343 ; 5.378 ; 5.947 ; 5.982 ;
; SW[7]      ; HEX3_D[4]   ; 4.992 ; 5.060 ; 5.596 ; 5.664 ;
; SW[7]      ; HEX3_D[5]   ; 5.358 ; 5.462 ; 5.962 ; 6.066 ;
; SW[7]      ; HEX3_D[6]   ; 5.087 ; 4.976 ; 5.697 ; 5.580 ;
; SW[8]      ; HEX0_D[0]   ; 4.224 ; 4.254 ; 4.869 ; 4.892 ;
; SW[8]      ; HEX0_D[1]   ; 4.237 ; 4.302 ; 4.883 ; 4.904 ;
; SW[8]      ; HEX0_D[2]   ; 4.427 ; 4.467 ; 5.073 ; 5.107 ;
; SW[8]      ; HEX0_D[3]   ; 4.430 ; 4.476 ; 5.075 ; 5.114 ;
; SW[8]      ; HEX0_D[4]   ; 4.399 ; 4.436 ; 5.043 ; 5.073 ;
; SW[8]      ; HEX0_D[5]   ; 4.451 ; 4.494 ; 5.097 ; 5.134 ;
; SW[8]      ; HEX0_D[6]   ; 4.453 ; 4.408 ; 5.090 ; 5.052 ;
; SW[8]      ; HEX1_D[0]   ; 4.389 ; 4.404 ; 5.016 ; 5.031 ;
; SW[8]      ; HEX1_D[1]   ; 4.385 ; 4.465 ; 5.012 ; 5.074 ;
; SW[8]      ; HEX1_D[2]   ; 4.480 ; 4.508 ; 5.107 ; 5.135 ;
; SW[8]      ; HEX1_D[3]   ; 4.384 ; 4.405 ; 5.011 ; 5.032 ;
; SW[8]      ; HEX1_D[4]   ; 4.418 ; 4.439 ; 5.045 ; 5.066 ;
; SW[8]      ; HEX1_D[5]   ; 4.617 ; 4.644 ; 5.244 ; 5.271 ;
; SW[8]      ; HEX1_D[6]   ; 4.563 ; 4.547 ; 5.190 ; 5.174 ;
; SW[8]      ; HEX2_D[0]   ; 4.690 ; 4.704 ; 5.319 ; 5.333 ;
; SW[8]      ; HEX2_D[1]   ; 4.621 ; 4.633 ; 5.250 ; 5.262 ;
; SW[8]      ; HEX2_D[2]   ; 4.671 ; 4.696 ; 5.300 ; 5.325 ;
; SW[8]      ; HEX2_D[3]   ; 4.598 ; 4.612 ; 5.227 ; 5.241 ;
; SW[8]      ; HEX2_D[4]   ; 4.704 ; 4.632 ; 5.317 ; 5.261 ;
; SW[8]      ; HEX2_D[5]   ; 4.618 ; 4.626 ; 5.247 ; 5.255 ;
; SW[8]      ; HEX2_D[6]   ; 4.841 ; 4.805 ; 5.470 ; 5.434 ;
; SW[8]      ; HEX3_D[0]   ; 4.824 ; 4.859 ; 5.487 ; 5.578 ;
; SW[8]      ; HEX3_D[2]   ; 4.842 ; 4.826 ; 5.564 ; 5.489 ;
; SW[8]      ; HEX3_D[3]   ; 4.827 ; 4.862 ; 5.490 ; 5.581 ;
; SW[8]      ; HEX3_D[4]   ; 4.476 ; 4.544 ; 5.139 ; 5.192 ;
; SW[8]      ; HEX3_D[5]   ; 4.842 ; 4.946 ; 5.505 ; 5.594 ;
; SW[8]      ; HEX3_D[6]   ; 4.818 ; 4.460 ; 5.145 ; 5.340 ;
; SW[9]      ; HEX0_D[0]   ; 4.398 ; 4.436 ; 5.030 ; 5.068 ;
; SW[9]      ; HEX0_D[1]   ; 4.411 ; 4.457 ; 5.043 ; 5.089 ;
; SW[9]      ; HEX0_D[2]   ; 4.602 ; 4.667 ; 5.234 ; 5.299 ;
; SW[9]      ; HEX0_D[3]   ; 4.633 ; 4.658 ; 5.265 ; 5.290 ;
; SW[9]      ; HEX0_D[4]   ; 4.641 ; 4.618 ; 5.257 ; 5.250 ;
; SW[9]      ; HEX0_D[5]   ; 4.625 ; 4.690 ; 5.257 ; 5.322 ;
; SW[9]      ; HEX0_D[6]   ; 4.635 ; 4.583 ; 5.267 ; 5.215 ;
; SW[9]      ; HEX1_D[0]   ; 4.539 ; 4.549 ; 5.145 ; 5.160 ;
; SW[9]      ; HEX1_D[1]   ; 4.550 ; 4.560 ; 5.157 ; 5.172 ;
; SW[9]      ; HEX1_D[2]   ; 4.651 ; 4.668 ; 5.258 ; 5.291 ;
; SW[9]      ; HEX1_D[3]   ; 4.556 ; 4.566 ; 5.163 ; 5.178 ;
; SW[9]      ; HEX1_D[4]   ; 4.594 ; 4.561 ; 5.215 ; 5.172 ;
; SW[9]      ; HEX1_D[5]   ; 4.765 ; 4.801 ; 5.373 ; 5.414 ;
; SW[9]      ; HEX1_D[6]   ; 4.711 ; 4.688 ; 5.327 ; 5.299 ;
; SW[9]      ; HEX2_D[0]   ; 4.831 ; 4.850 ; 5.482 ; 5.501 ;
; SW[9]      ; HEX2_D[1]   ; 4.762 ; 4.778 ; 5.413 ; 5.429 ;
; SW[9]      ; HEX2_D[2]   ; 4.905 ; 4.848 ; 5.538 ; 5.499 ;
; SW[9]      ; HEX2_D[3]   ; 4.741 ; 4.760 ; 5.392 ; 5.411 ;
; SW[9]      ; HEX2_D[4]   ; 4.770 ; 4.867 ; 5.421 ; 5.500 ;
; SW[9]      ; HEX2_D[5]   ; 4.766 ; 4.861 ; 5.417 ; 5.494 ;
; SW[9]      ; HEX2_D[6]   ; 4.993 ; 4.952 ; 5.644 ; 5.603 ;
; SW[9]      ; HEX3_D[0]   ; 4.726 ; 4.825 ; 5.357 ; 5.439 ;
; SW[9]      ; HEX3_D[2]   ; 4.811 ; 4.728 ; 5.425 ; 5.359 ;
; SW[9]      ; HEX3_D[3]   ; 4.729 ; 4.828 ; 5.360 ; 5.442 ;
; SW[9]      ; HEX3_D[4]   ; 4.378 ; 4.439 ; 5.009 ; 5.053 ;
; SW[9]      ; HEX3_D[5]   ; 4.744 ; 4.841 ; 5.375 ; 5.455 ;
; SW[9]      ; HEX3_D[6]   ; 4.886 ; 4.457 ; 5.145 ; 5.420 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -2.220  ; -0.200 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                     ; -2.220  ; -0.200 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:top_clk_div|clkout   ; -1.793  ; 0.160  ; N/A      ; N/A     ; -2.174              ;
;  spi2dac:top_spi2dac|clk_1MHz ; -1.092  ; 0.178  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS               ; -90.425 ; -0.685 ; 0.0      ; 0.0     ; -105.088            ;
;  CLOCK_50                     ; -51.259 ; -0.685 ; N/A      ; N/A     ; -40.155             ;
;  clk_div:top_clk_div|clkout   ; -25.779 ; 0.000  ; N/A      ; N/A     ; -46.088             ;
;  spi2dac:top_spi2dac|clk_1MHz ; -13.387 ; 0.000  ; N/A      ; N/A     ; -21.000             ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 3.039 ; 3.561 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 2.926 ; 3.214 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 3.039 ; 3.561 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 3.007 ; 3.294 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 2.605 ; 3.108 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 2.983 ; 3.311 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 2.452 ; 2.950 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 2.839 ; 3.122 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 2.782 ; 3.311 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 2.769 ; 3.115 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 2.278 ; 2.734 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -0.779 ; -1.372 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -0.833 ; -1.424 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -0.966 ; -1.588 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -0.946 ; -1.555 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -0.799 ; -1.394 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -1.001 ; -1.632 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -0.779 ; -1.372 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -0.961 ; -1.584 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -1.007 ; -1.649 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -0.995 ; -1.645 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -1.022 ; -1.639 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 6.872 ; 6.783 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 6.907 ; 7.042 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 6.230 ; 6.223 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 7.671 ; 7.928 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.861 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 4.022 ; 3.852 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 3.948 ; 4.162 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 3.518 ; 3.632 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 4.325 ; 2.234 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 2.351 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 10.569 ; 10.541 ; 11.075 ; 11.047 ;
; SW[0]      ; HEX0_D[1]   ; 10.546 ; 10.543 ; 11.052 ; 11.049 ;
; SW[0]      ; HEX0_D[2]   ; 10.936 ; 10.848 ; 11.442 ; 11.354 ;
; SW[0]      ; HEX0_D[3]   ; 10.919 ; 10.857 ; 11.425 ; 11.363 ;
; SW[0]      ; HEX0_D[4]   ; 10.909 ; 10.843 ; 11.415 ; 11.349 ;
; SW[0]      ; HEX0_D[5]   ; 10.995 ; 10.942 ; 11.501 ; 11.448 ;
; SW[0]      ; HEX0_D[6]   ; 10.886 ; 10.916 ; 11.392 ; 11.422 ;
; SW[0]      ; HEX1_D[0]   ; 10.822 ; 10.759 ; 11.328 ; 11.265 ;
; SW[0]      ; HEX1_D[1]   ; 10.799 ; 10.781 ; 11.305 ; 11.287 ;
; SW[0]      ; HEX1_D[2]   ; 11.015 ; 10.934 ; 11.521 ; 11.440 ;
; SW[0]      ; HEX1_D[3]   ; 10.857 ; 10.789 ; 11.363 ; 11.295 ;
; SW[0]      ; HEX1_D[4]   ; 10.837 ; 10.773 ; 11.343 ; 11.279 ;
; SW[0]      ; HEX1_D[5]   ; 11.273 ; 11.199 ; 11.779 ; 11.705 ;
; SW[0]      ; HEX1_D[6]   ; 11.043 ; 11.072 ; 11.549 ; 11.578 ;
; SW[0]      ; HEX2_D[0]   ; 11.711 ; 11.644 ; 12.217 ; 12.150 ;
; SW[0]      ; HEX2_D[1]   ; 11.529 ; 11.503 ; 12.035 ; 12.009 ;
; SW[0]      ; HEX2_D[2]   ; 11.655 ; 11.622 ; 12.161 ; 12.128 ;
; SW[0]      ; HEX2_D[3]   ; 11.543 ; 11.480 ; 12.049 ; 11.986 ;
; SW[0]      ; HEX2_D[4]   ; 11.568 ; 11.503 ; 12.074 ; 12.009 ;
; SW[0]      ; HEX2_D[5]   ; 11.559 ; 11.486 ; 12.065 ; 11.992 ;
; SW[0]      ; HEX2_D[6]   ; 11.854 ; 11.924 ; 12.360 ; 12.430 ;
; SW[0]      ; HEX3_D[0]   ; 11.644 ; 11.556 ; 12.150 ; 12.062 ;
; SW[0]      ; HEX3_D[2]   ; 11.625 ; 11.553 ; 12.131 ; 12.059 ;
; SW[0]      ; HEX3_D[3]   ; 11.652 ; 11.563 ; 12.158 ; 12.069 ;
; SW[0]      ; HEX3_D[4]   ; 10.952 ; 10.877 ; 11.458 ; 11.383 ;
; SW[0]      ; HEX3_D[5]   ; 11.803 ; 11.654 ; 12.309 ; 12.160 ;
; SW[0]      ; HEX3_D[6]   ; 10.713 ; 10.878 ; 11.219 ; 11.384 ;
; SW[1]      ; HEX0_D[0]   ; 10.287 ; 10.259 ; 10.728 ; 10.700 ;
; SW[1]      ; HEX0_D[1]   ; 10.264 ; 10.261 ; 10.705 ; 10.702 ;
; SW[1]      ; HEX0_D[2]   ; 10.654 ; 10.566 ; 11.095 ; 11.007 ;
; SW[1]      ; HEX0_D[3]   ; 10.637 ; 10.575 ; 11.078 ; 11.016 ;
; SW[1]      ; HEX0_D[4]   ; 10.627 ; 10.561 ; 11.068 ; 11.002 ;
; SW[1]      ; HEX0_D[5]   ; 10.713 ; 10.660 ; 11.154 ; 11.101 ;
; SW[1]      ; HEX0_D[6]   ; 10.604 ; 10.634 ; 11.045 ; 11.075 ;
; SW[1]      ; HEX1_D[0]   ; 10.540 ; 10.477 ; 10.981 ; 10.918 ;
; SW[1]      ; HEX1_D[1]   ; 10.517 ; 10.499 ; 10.958 ; 10.940 ;
; SW[1]      ; HEX1_D[2]   ; 10.733 ; 10.652 ; 11.174 ; 11.093 ;
; SW[1]      ; HEX1_D[3]   ; 10.575 ; 10.507 ; 11.016 ; 10.948 ;
; SW[1]      ; HEX1_D[4]   ; 10.555 ; 10.491 ; 10.996 ; 10.932 ;
; SW[1]      ; HEX1_D[5]   ; 10.991 ; 10.917 ; 11.432 ; 11.358 ;
; SW[1]      ; HEX1_D[6]   ; 10.761 ; 10.790 ; 11.202 ; 11.231 ;
; SW[1]      ; HEX2_D[0]   ; 11.429 ; 11.362 ; 11.870 ; 11.803 ;
; SW[1]      ; HEX2_D[1]   ; 11.247 ; 11.221 ; 11.688 ; 11.662 ;
; SW[1]      ; HEX2_D[2]   ; 11.373 ; 11.340 ; 11.814 ; 11.781 ;
; SW[1]      ; HEX2_D[3]   ; 11.261 ; 11.198 ; 11.702 ; 11.639 ;
; SW[1]      ; HEX2_D[4]   ; 11.286 ; 11.221 ; 11.727 ; 11.662 ;
; SW[1]      ; HEX2_D[5]   ; 11.277 ; 11.204 ; 11.718 ; 11.645 ;
; SW[1]      ; HEX2_D[6]   ; 11.572 ; 11.642 ; 12.013 ; 12.083 ;
; SW[1]      ; HEX3_D[0]   ; 11.362 ; 11.274 ; 11.803 ; 11.715 ;
; SW[1]      ; HEX3_D[2]   ; 11.343 ; 11.271 ; 11.784 ; 11.712 ;
; SW[1]      ; HEX3_D[3]   ; 11.370 ; 11.281 ; 11.811 ; 11.722 ;
; SW[1]      ; HEX3_D[4]   ; 10.670 ; 10.595 ; 11.111 ; 11.036 ;
; SW[1]      ; HEX3_D[5]   ; 11.521 ; 11.372 ; 11.962 ; 11.813 ;
; SW[1]      ; HEX3_D[6]   ; 10.431 ; 10.596 ; 10.872 ; 11.037 ;
; SW[2]      ; HEX0_D[0]   ; 10.528 ; 10.500 ; 10.985 ; 10.957 ;
; SW[2]      ; HEX0_D[1]   ; 10.505 ; 10.502 ; 10.962 ; 10.959 ;
; SW[2]      ; HEX0_D[2]   ; 10.895 ; 10.807 ; 11.352 ; 11.264 ;
; SW[2]      ; HEX0_D[3]   ; 10.878 ; 10.816 ; 11.335 ; 11.273 ;
; SW[2]      ; HEX0_D[4]   ; 10.868 ; 10.802 ; 11.325 ; 11.259 ;
; SW[2]      ; HEX0_D[5]   ; 10.954 ; 10.901 ; 11.411 ; 11.358 ;
; SW[2]      ; HEX0_D[6]   ; 10.845 ; 10.875 ; 11.302 ; 11.332 ;
; SW[2]      ; HEX1_D[0]   ; 10.820 ; 10.757 ; 11.276 ; 11.213 ;
; SW[2]      ; HEX1_D[1]   ; 10.797 ; 10.779 ; 11.253 ; 11.235 ;
; SW[2]      ; HEX1_D[2]   ; 11.013 ; 10.932 ; 11.469 ; 11.388 ;
; SW[2]      ; HEX1_D[3]   ; 10.855 ; 10.787 ; 11.311 ; 11.243 ;
; SW[2]      ; HEX1_D[4]   ; 10.835 ; 10.771 ; 11.291 ; 11.227 ;
; SW[2]      ; HEX1_D[5]   ; 11.271 ; 11.197 ; 11.727 ; 11.653 ;
; SW[2]      ; HEX1_D[6]   ; 11.041 ; 11.070 ; 11.497 ; 11.526 ;
; SW[2]      ; HEX2_D[0]   ; 11.691 ; 11.632 ; 12.147 ; 12.088 ;
; SW[2]      ; HEX2_D[1]   ; 11.527 ; 11.501 ; 11.983 ; 11.957 ;
; SW[2]      ; HEX2_D[2]   ; 11.653 ; 11.620 ; 12.109 ; 12.076 ;
; SW[2]      ; HEX2_D[3]   ; 11.535 ; 11.475 ; 11.991 ; 11.931 ;
; SW[2]      ; HEX2_D[4]   ; 11.543 ; 11.494 ; 11.999 ; 11.950 ;
; SW[2]      ; HEX2_D[5]   ; 11.557 ; 11.484 ; 12.013 ; 11.940 ;
; SW[2]      ; HEX2_D[6]   ; 11.852 ; 11.922 ; 12.308 ; 12.378 ;
; SW[2]      ; HEX3_D[0]   ; 11.642 ; 11.554 ; 12.098 ; 12.010 ;
; SW[2]      ; HEX3_D[2]   ; 11.623 ; 11.551 ; 12.079 ; 12.007 ;
; SW[2]      ; HEX3_D[3]   ; 11.650 ; 11.561 ; 12.106 ; 12.017 ;
; SW[2]      ; HEX3_D[4]   ; 10.950 ; 10.875 ; 11.406 ; 11.331 ;
; SW[2]      ; HEX3_D[5]   ; 11.762 ; 11.652 ; 12.219 ; 12.108 ;
; SW[2]      ; HEX3_D[6]   ; 10.711 ; 10.837 ; 11.167 ; 11.294 ;
; SW[3]      ; HEX0_D[0]   ; 10.317 ; 10.289 ; 10.781 ; 10.753 ;
; SW[3]      ; HEX0_D[1]   ; 10.294 ; 10.291 ; 10.758 ; 10.755 ;
; SW[3]      ; HEX0_D[2]   ; 10.684 ; 10.596 ; 11.148 ; 11.060 ;
; SW[3]      ; HEX0_D[3]   ; 10.667 ; 10.605 ; 11.131 ; 11.069 ;
; SW[3]      ; HEX0_D[4]   ; 10.657 ; 10.591 ; 11.121 ; 11.055 ;
; SW[3]      ; HEX0_D[5]   ; 10.743 ; 10.690 ; 11.207 ; 11.154 ;
; SW[3]      ; HEX0_D[6]   ; 10.634 ; 10.664 ; 11.098 ; 11.128 ;
; SW[3]      ; HEX1_D[0]   ; 10.570 ; 10.507 ; 11.034 ; 10.971 ;
; SW[3]      ; HEX1_D[1]   ; 10.547 ; 10.529 ; 11.011 ; 10.993 ;
; SW[3]      ; HEX1_D[2]   ; 10.763 ; 10.682 ; 11.227 ; 11.146 ;
; SW[3]      ; HEX1_D[3]   ; 10.605 ; 10.537 ; 11.069 ; 11.001 ;
; SW[3]      ; HEX1_D[4]   ; 10.585 ; 10.521 ; 11.049 ; 10.985 ;
; SW[3]      ; HEX1_D[5]   ; 11.021 ; 10.947 ; 11.485 ; 11.411 ;
; SW[3]      ; HEX1_D[6]   ; 10.791 ; 10.820 ; 11.255 ; 11.284 ;
; SW[3]      ; HEX2_D[0]   ; 11.459 ; 11.392 ; 11.923 ; 11.856 ;
; SW[3]      ; HEX2_D[1]   ; 11.277 ; 11.251 ; 11.741 ; 11.715 ;
; SW[3]      ; HEX2_D[2]   ; 11.403 ; 11.370 ; 11.867 ; 11.834 ;
; SW[3]      ; HEX2_D[3]   ; 11.291 ; 11.228 ; 11.755 ; 11.692 ;
; SW[3]      ; HEX2_D[4]   ; 11.316 ; 11.251 ; 11.780 ; 11.715 ;
; SW[3]      ; HEX2_D[5]   ; 11.307 ; 11.234 ; 11.771 ; 11.698 ;
; SW[3]      ; HEX2_D[6]   ; 11.602 ; 11.672 ; 12.066 ; 12.136 ;
; SW[3]      ; HEX3_D[0]   ; 11.392 ; 11.304 ; 11.856 ; 11.768 ;
; SW[3]      ; HEX3_D[2]   ; 11.373 ; 11.301 ; 11.837 ; 11.765 ;
; SW[3]      ; HEX3_D[3]   ; 11.400 ; 11.311 ; 11.864 ; 11.775 ;
; SW[3]      ; HEX3_D[4]   ; 10.700 ; 10.625 ; 11.164 ; 11.089 ;
; SW[3]      ; HEX3_D[5]   ; 11.551 ; 11.402 ; 12.015 ; 11.866 ;
; SW[3]      ; HEX3_D[6]   ; 10.461 ; 10.626 ; 10.925 ; 11.090 ;
; SW[4]      ; HEX0_D[0]   ; 9.763  ; 9.735  ; 10.230 ; 10.202 ;
; SW[4]      ; HEX0_D[1]   ; 9.740  ; 9.737  ; 10.207 ; 10.204 ;
; SW[4]      ; HEX0_D[2]   ; 10.130 ; 10.042 ; 10.597 ; 10.509 ;
; SW[4]      ; HEX0_D[3]   ; 10.113 ; 10.051 ; 10.580 ; 10.518 ;
; SW[4]      ; HEX0_D[4]   ; 10.103 ; 10.037 ; 10.570 ; 10.504 ;
; SW[4]      ; HEX0_D[5]   ; 10.189 ; 10.136 ; 10.656 ; 10.603 ;
; SW[4]      ; HEX0_D[6]   ; 10.080 ; 10.110 ; 10.547 ; 10.577 ;
; SW[4]      ; HEX1_D[0]   ; 10.580 ; 10.517 ; 11.041 ; 10.978 ;
; SW[4]      ; HEX1_D[1]   ; 10.557 ; 10.539 ; 11.018 ; 11.000 ;
; SW[4]      ; HEX1_D[2]   ; 10.773 ; 10.700 ; 11.234 ; 11.161 ;
; SW[4]      ; HEX1_D[3]   ; 10.615 ; 10.547 ; 11.076 ; 11.008 ;
; SW[4]      ; HEX1_D[4]   ; 10.595 ; 10.531 ; 11.056 ; 10.992 ;
; SW[4]      ; HEX1_D[5]   ; 11.031 ; 10.957 ; 11.492 ; 11.418 ;
; SW[4]      ; HEX1_D[6]   ; 10.801 ; 10.830 ; 11.262 ; 11.291 ;
; SW[4]      ; HEX2_D[0]   ; 11.485 ; 11.418 ; 11.946 ; 11.879 ;
; SW[4]      ; HEX2_D[1]   ; 11.295 ; 11.261 ; 11.756 ; 11.722 ;
; SW[4]      ; HEX2_D[2]   ; 11.413 ; 11.380 ; 11.874 ; 11.841 ;
; SW[4]      ; HEX2_D[3]   ; 11.317 ; 11.254 ; 11.778 ; 11.715 ;
; SW[4]      ; HEX2_D[4]   ; 11.342 ; 11.277 ; 11.803 ; 11.738 ;
; SW[4]      ; HEX2_D[5]   ; 11.317 ; 11.244 ; 11.778 ; 11.705 ;
; SW[4]      ; HEX2_D[6]   ; 11.612 ; 11.687 ; 12.073 ; 12.148 ;
; SW[4]      ; HEX3_D[0]   ; 11.402 ; 11.320 ; 11.863 ; 11.781 ;
; SW[4]      ; HEX3_D[2]   ; 11.383 ; 11.311 ; 11.844 ; 11.772 ;
; SW[4]      ; HEX3_D[3]   ; 11.410 ; 11.327 ; 11.871 ; 11.788 ;
; SW[4]      ; HEX3_D[4]   ; 10.710 ; 10.635 ; 11.171 ; 11.096 ;
; SW[4]      ; HEX3_D[5]   ; 11.577 ; 11.412 ; 12.038 ; 11.873 ;
; SW[4]      ; HEX3_D[6]   ; 10.471 ; 10.652 ; 10.932 ; 11.113 ;
; SW[5]      ; HEX0_D[0]   ; 10.047 ; 10.019 ; 10.720 ; 10.692 ;
; SW[5]      ; HEX0_D[1]   ; 10.024 ; 10.021 ; 10.697 ; 10.694 ;
; SW[5]      ; HEX0_D[2]   ; 10.414 ; 10.326 ; 11.087 ; 10.999 ;
; SW[5]      ; HEX0_D[3]   ; 10.397 ; 10.335 ; 11.070 ; 11.008 ;
; SW[5]      ; HEX0_D[4]   ; 10.387 ; 10.321 ; 11.060 ; 10.994 ;
; SW[5]      ; HEX0_D[5]   ; 10.473 ; 10.420 ; 11.146 ; 11.093 ;
; SW[5]      ; HEX0_D[6]   ; 10.364 ; 10.394 ; 11.037 ; 11.067 ;
; SW[5]      ; HEX1_D[0]   ; 10.835 ; 10.772 ; 11.278 ; 11.215 ;
; SW[5]      ; HEX1_D[1]   ; 10.812 ; 10.794 ; 11.255 ; 11.237 ;
; SW[5]      ; HEX1_D[2]   ; 11.028 ; 10.955 ; 11.471 ; 11.398 ;
; SW[5]      ; HEX1_D[3]   ; 10.870 ; 10.802 ; 11.313 ; 11.245 ;
; SW[5]      ; HEX1_D[4]   ; 10.850 ; 10.786 ; 11.293 ; 11.229 ;
; SW[5]      ; HEX1_D[5]   ; 11.286 ; 11.212 ; 11.729 ; 11.655 ;
; SW[5]      ; HEX1_D[6]   ; 11.056 ; 11.085 ; 11.499 ; 11.528 ;
; SW[5]      ; HEX2_D[0]   ; 11.740 ; 11.673 ; 12.183 ; 12.116 ;
; SW[5]      ; HEX2_D[1]   ; 11.550 ; 11.516 ; 11.993 ; 11.959 ;
; SW[5]      ; HEX2_D[2]   ; 11.668 ; 11.635 ; 12.111 ; 12.078 ;
; SW[5]      ; HEX2_D[3]   ; 11.572 ; 11.509 ; 12.015 ; 11.952 ;
; SW[5]      ; HEX2_D[4]   ; 11.597 ; 11.532 ; 12.040 ; 11.975 ;
; SW[5]      ; HEX2_D[5]   ; 11.572 ; 11.499 ; 12.015 ; 11.942 ;
; SW[5]      ; HEX2_D[6]   ; 11.867 ; 11.942 ; 12.310 ; 12.385 ;
; SW[5]      ; HEX3_D[0]   ; 11.657 ; 11.575 ; 12.100 ; 12.018 ;
; SW[5]      ; HEX3_D[2]   ; 11.638 ; 11.566 ; 12.081 ; 12.009 ;
; SW[5]      ; HEX3_D[3]   ; 11.665 ; 11.582 ; 12.108 ; 12.025 ;
; SW[5]      ; HEX3_D[4]   ; 10.965 ; 10.890 ; 11.408 ; 11.333 ;
; SW[5]      ; HEX3_D[5]   ; 11.832 ; 11.667 ; 12.275 ; 12.110 ;
; SW[5]      ; HEX3_D[6]   ; 10.726 ; 10.907 ; 11.169 ; 11.350 ;
; SW[6]      ; HEX0_D[0]   ; 9.857  ; 9.829  ; 10.287 ; 10.259 ;
; SW[6]      ; HEX0_D[1]   ; 9.834  ; 9.831  ; 10.264 ; 10.261 ;
; SW[6]      ; HEX0_D[2]   ; 10.224 ; 10.136 ; 10.654 ; 10.566 ;
; SW[6]      ; HEX0_D[3]   ; 10.207 ; 10.145 ; 10.637 ; 10.575 ;
; SW[6]      ; HEX0_D[4]   ; 10.197 ; 10.131 ; 10.627 ; 10.561 ;
; SW[6]      ; HEX0_D[5]   ; 10.283 ; 10.230 ; 10.713 ; 10.660 ;
; SW[6]      ; HEX0_D[6]   ; 10.174 ; 10.204 ; 10.604 ; 10.634 ;
; SW[6]      ; HEX1_D[0]   ; 10.574 ; 10.511 ; 11.022 ; 10.959 ;
; SW[6]      ; HEX1_D[1]   ; 10.551 ; 10.533 ; 10.999 ; 10.981 ;
; SW[6]      ; HEX1_D[2]   ; 10.767 ; 10.686 ; 11.215 ; 11.134 ;
; SW[6]      ; HEX1_D[3]   ; 10.609 ; 10.541 ; 11.057 ; 10.989 ;
; SW[6]      ; HEX1_D[4]   ; 10.589 ; 10.525 ; 11.037 ; 10.973 ;
; SW[6]      ; HEX1_D[5]   ; 11.025 ; 10.951 ; 11.473 ; 11.399 ;
; SW[6]      ; HEX1_D[6]   ; 10.795 ; 10.824 ; 11.243 ; 11.272 ;
; SW[6]      ; HEX2_D[0]   ; 11.445 ; 11.386 ; 11.893 ; 11.834 ;
; SW[6]      ; HEX2_D[1]   ; 11.281 ; 11.255 ; 11.729 ; 11.703 ;
; SW[6]      ; HEX2_D[2]   ; 11.407 ; 11.374 ; 11.855 ; 11.822 ;
; SW[6]      ; HEX2_D[3]   ; 11.289 ; 11.229 ; 11.737 ; 11.677 ;
; SW[6]      ; HEX2_D[4]   ; 11.297 ; 11.248 ; 11.745 ; 11.696 ;
; SW[6]      ; HEX2_D[5]   ; 11.311 ; 11.238 ; 11.759 ; 11.686 ;
; SW[6]      ; HEX2_D[6]   ; 11.606 ; 11.676 ; 12.054 ; 12.124 ;
; SW[6]      ; HEX3_D[0]   ; 11.396 ; 11.308 ; 11.844 ; 11.756 ;
; SW[6]      ; HEX3_D[2]   ; 11.377 ; 11.305 ; 11.825 ; 11.753 ;
; SW[6]      ; HEX3_D[3]   ; 11.404 ; 11.315 ; 11.852 ; 11.763 ;
; SW[6]      ; HEX3_D[4]   ; 10.704 ; 10.629 ; 11.152 ; 11.077 ;
; SW[6]      ; HEX3_D[5]   ; 11.513 ; 11.406 ; 11.920 ; 11.854 ;
; SW[6]      ; HEX3_D[6]   ; 10.465 ; 10.588 ; 10.913 ; 10.995 ;
; SW[7]      ; HEX0_D[0]   ; 9.422  ; 9.394  ; 10.094 ; 10.066 ;
; SW[7]      ; HEX0_D[1]   ; 9.399  ; 9.396  ; 10.071 ; 10.068 ;
; SW[7]      ; HEX0_D[2]   ; 9.789  ; 9.701  ; 10.461 ; 10.373 ;
; SW[7]      ; HEX0_D[3]   ; 9.772  ; 9.710  ; 10.444 ; 10.382 ;
; SW[7]      ; HEX0_D[4]   ; 9.762  ; 9.696  ; 10.434 ; 10.368 ;
; SW[7]      ; HEX0_D[5]   ; 9.848  ; 9.795  ; 10.520 ; 10.467 ;
; SW[7]      ; HEX0_D[6]   ; 9.739  ; 9.769  ; 10.411 ; 10.441 ;
; SW[7]      ; HEX1_D[0]   ; 10.439 ; 10.388 ; 10.840 ; 10.789 ;
; SW[7]      ; HEX1_D[1]   ; 10.454 ; 10.407 ; 10.855 ; 10.808 ;
; SW[7]      ; HEX1_D[2]   ; 10.670 ; 10.608 ; 11.071 ; 11.009 ;
; SW[7]      ; HEX1_D[3]   ; 10.471 ; 10.417 ; 10.872 ; 10.818 ;
; SW[7]      ; HEX1_D[4]   ; 10.456 ; 10.390 ; 10.857 ; 10.791 ;
; SW[7]      ; HEX1_D[5]   ; 10.888 ; 10.830 ; 11.289 ; 11.231 ;
; SW[7]      ; HEX1_D[6]   ; 10.667 ; 10.714 ; 11.068 ; 11.115 ;
; SW[7]      ; HEX2_D[0]   ; 11.393 ; 11.326 ; 11.794 ; 11.727 ;
; SW[7]      ; HEX2_D[1]   ; 11.203 ; 11.169 ; 11.604 ; 11.570 ;
; SW[7]      ; HEX2_D[2]   ; 11.319 ; 11.283 ; 11.720 ; 11.684 ;
; SW[7]      ; HEX2_D[3]   ; 11.225 ; 11.162 ; 11.626 ; 11.563 ;
; SW[7]      ; HEX2_D[4]   ; 11.250 ; 11.185 ; 11.651 ; 11.586 ;
; SW[7]      ; HEX2_D[5]   ; 11.223 ; 11.147 ; 11.624 ; 11.548 ;
; SW[7]      ; HEX2_D[6]   ; 11.518 ; 11.595 ; 11.919 ; 11.996 ;
; SW[7]      ; HEX3_D[0]   ; 11.305 ; 11.228 ; 11.706 ; 11.629 ;
; SW[7]      ; HEX3_D[2]   ; 11.289 ; 11.214 ; 11.690 ; 11.615 ;
; SW[7]      ; HEX3_D[3]   ; 11.313 ; 11.235 ; 11.714 ; 11.636 ;
; SW[7]      ; HEX3_D[4]   ; 10.613 ; 10.541 ; 11.014 ; 10.942 ;
; SW[7]      ; HEX3_D[5]   ; 11.485 ; 11.315 ; 11.886 ; 11.716 ;
; SW[7]      ; HEX3_D[6]   ; 10.374 ; 10.560 ; 10.775 ; 10.961 ;
; SW[8]      ; HEX0_D[0]   ; 8.331  ; 8.303  ; 8.623  ; 8.578  ;
; SW[8]      ; HEX0_D[1]   ; 8.308  ; 8.305  ; 8.600  ; 8.597  ;
; SW[8]      ; HEX0_D[2]   ; 8.698  ; 8.610  ; 8.990  ; 8.884  ;
; SW[8]      ; HEX0_D[3]   ; 8.681  ; 8.619  ; 8.949  ; 8.911  ;
; SW[8]      ; HEX0_D[4]   ; 8.671  ; 8.605  ; 8.963  ; 8.851  ;
; SW[8]      ; HEX0_D[5]   ; 8.757  ; 8.704  ; 9.049  ; 8.950  ;
; SW[8]      ; HEX0_D[6]   ; 8.648  ; 8.678  ; 8.940  ; 8.934  ;
; SW[8]      ; HEX1_D[0]   ; 8.512  ; 8.432  ; 8.930  ; 8.867  ;
; SW[8]      ; HEX1_D[1]   ; 8.480  ; 8.471  ; 8.907  ; 8.889  ;
; SW[8]      ; HEX1_D[2]   ; 8.696  ; 8.634  ; 9.123  ; 9.042  ;
; SW[8]      ; HEX1_D[3]   ; 8.547  ; 8.462  ; 8.965  ; 8.897  ;
; SW[8]      ; HEX1_D[4]   ; 8.527  ; 8.456  ; 8.945  ; 8.881  ;
; SW[8]      ; HEX1_D[5]   ; 8.963  ; 8.872  ; 9.381  ; 9.307  ;
; SW[8]      ; HEX1_D[6]   ; 8.733  ; 8.758  ; 9.151  ; 9.180  ;
; SW[8]      ; HEX2_D[0]   ; 9.630  ; 9.571  ; 10.101 ; 10.042 ;
; SW[8]      ; HEX2_D[1]   ; 9.466  ; 9.440  ; 9.937  ; 9.911  ;
; SW[8]      ; HEX2_D[2]   ; 9.592  ; 9.559  ; 10.063 ; 10.030 ;
; SW[8]      ; HEX2_D[3]   ; 9.474  ; 9.414  ; 9.945  ; 9.885  ;
; SW[8]      ; HEX2_D[4]   ; 9.482  ; 9.433  ; 9.953  ; 9.904  ;
; SW[8]      ; HEX2_D[5]   ; 9.496  ; 9.423  ; 9.967  ; 9.894  ;
; SW[8]      ; HEX2_D[6]   ; 9.791  ; 9.861  ; 10.262 ; 10.332 ;
; SW[8]      ; HEX3_D[0]   ; 9.581  ; 9.493  ; 10.052 ; 9.964  ;
; SW[8]      ; HEX3_D[2]   ; 9.562  ; 9.490  ; 10.033 ; 9.961  ;
; SW[8]      ; HEX3_D[3]   ; 9.589  ; 9.500  ; 10.060 ; 9.971  ;
; SW[8]      ; HEX3_D[4]   ; 8.889  ; 8.814  ; 9.360  ; 9.285  ;
; SW[8]      ; HEX3_D[5]   ; 9.625  ; 9.591  ; 10.096 ; 10.062 ;
; SW[8]      ; HEX3_D[6]   ; 8.650  ; 8.648  ; 9.121  ; 9.053  ;
; SW[9]      ; HEX0_D[0]   ; 7.931  ; 7.886  ; 8.331  ; 8.359  ;
; SW[9]      ; HEX0_D[1]   ; 7.908  ; 7.905  ; 8.353  ; 8.321  ;
; SW[9]      ; HEX0_D[2]   ; 8.298  ; 8.192  ; 8.708  ; 8.666  ;
; SW[9]      ; HEX0_D[3]   ; 8.257  ; 8.219  ; 8.737  ; 8.646  ;
; SW[9]      ; HEX0_D[4]   ; 8.271  ; 8.111  ; 8.669  ; 8.661  ;
; SW[9]      ; HEX0_D[5]   ; 8.357  ; 8.249  ; 8.755  ; 8.760  ;
; SW[9]      ; HEX0_D[6]   ; 8.248  ; 8.242  ; 8.646  ; 8.734  ;
; SW[9]      ; HEX1_D[0]   ; 8.429  ; 8.349  ; 9.093  ; 9.030  ;
; SW[9]      ; HEX1_D[1]   ; 8.397  ; 8.388  ; 9.070  ; 9.052  ;
; SW[9]      ; HEX1_D[2]   ; 8.613  ; 8.551  ; 9.286  ; 9.205  ;
; SW[9]      ; HEX1_D[3]   ; 8.464  ; 8.379  ; 9.128  ; 9.060  ;
; SW[9]      ; HEX1_D[4]   ; 8.444  ; 8.373  ; 9.108  ; 9.044  ;
; SW[9]      ; HEX1_D[5]   ; 8.880  ; 8.789  ; 9.544  ; 9.470  ;
; SW[9]      ; HEX1_D[6]   ; 8.650  ; 8.675  ; 9.314  ; 9.343  ;
; SW[9]      ; HEX2_D[0]   ; 9.584  ; 9.525  ; 10.042 ; 9.983  ;
; SW[9]      ; HEX2_D[1]   ; 9.420  ; 9.394  ; 9.878  ; 9.852  ;
; SW[9]      ; HEX2_D[2]   ; 9.546  ; 9.513  ; 10.004 ; 9.971  ;
; SW[9]      ; HEX2_D[3]   ; 9.428  ; 9.368  ; 9.886  ; 9.826  ;
; SW[9]      ; HEX2_D[4]   ; 9.436  ; 9.387  ; 9.894  ; 9.845  ;
; SW[9]      ; HEX2_D[5]   ; 9.450  ; 9.377  ; 9.908  ; 9.835  ;
; SW[9]      ; HEX2_D[6]   ; 9.745  ; 9.815  ; 10.203 ; 10.273 ;
; SW[9]      ; HEX3_D[0]   ; 9.535  ; 9.447  ; 9.993  ; 9.905  ;
; SW[9]      ; HEX3_D[2]   ; 9.516  ; 9.444  ; 9.974  ; 9.902  ;
; SW[9]      ; HEX3_D[3]   ; 9.543  ; 9.454  ; 10.001 ; 9.912  ;
; SW[9]      ; HEX3_D[4]   ; 8.843  ; 8.768  ; 9.301  ; 9.226  ;
; SW[9]      ; HEX3_D[5]   ; 9.579  ; 9.545  ; 10.037 ; 10.003 ;
; SW[9]      ; HEX3_D[6]   ; 8.604  ; 8.601  ; 9.062  ; 9.033  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0_D[0]   ; 4.656 ; 4.694 ; 5.251 ; 5.276 ;
; SW[0]      ; HEX0_D[1]   ; 4.675 ; 4.707 ; 5.264 ; 5.290 ;
; SW[0]      ; HEX0_D[2]   ; 4.876 ; 4.918 ; 5.455 ; 5.557 ;
; SW[0]      ; HEX0_D[3]   ; 4.865 ; 4.918 ; 5.457 ; 5.498 ;
; SW[0]      ; HEX0_D[4]   ; 4.837 ; 4.878 ; 5.476 ; 5.457 ;
; SW[0]      ; HEX0_D[5]   ; 4.885 ; 4.939 ; 5.479 ; 5.518 ;
; SW[0]      ; HEX0_D[6]   ; 4.895 ; 4.842 ; 5.475 ; 5.434 ;
; SW[0]      ; HEX1_D[0]   ; 4.999 ; 5.014 ; 5.578 ; 5.593 ;
; SW[0]      ; HEX1_D[1]   ; 5.011 ; 5.026 ; 5.590 ; 5.605 ;
; SW[0]      ; HEX1_D[2]   ; 5.112 ; 5.179 ; 5.691 ; 5.758 ;
; SW[0]      ; HEX1_D[3]   ; 5.017 ; 5.032 ; 5.596 ; 5.611 ;
; SW[0]      ; HEX1_D[4]   ; 5.061 ; 5.026 ; 5.640 ; 5.605 ;
; SW[0]      ; HEX1_D[5]   ; 5.227 ; 5.268 ; 5.806 ; 5.847 ;
; SW[0]      ; HEX1_D[6]   ; 5.181 ; 5.153 ; 5.760 ; 5.732 ;
; SW[0]      ; HEX2_D[0]   ; 5.412 ; 5.431 ; 6.051 ; 6.070 ;
; SW[0]      ; HEX2_D[1]   ; 5.343 ; 5.359 ; 5.982 ; 5.998 ;
; SW[0]      ; HEX2_D[2]   ; 5.486 ; 5.429 ; 6.125 ; 6.068 ;
; SW[0]      ; HEX2_D[3]   ; 5.322 ; 5.341 ; 5.961 ; 5.980 ;
; SW[0]      ; HEX2_D[4]   ; 5.351 ; 5.448 ; 5.990 ; 6.087 ;
; SW[0]      ; HEX2_D[5]   ; 5.347 ; 5.442 ; 5.986 ; 6.081 ;
; SW[0]      ; HEX2_D[6]   ; 5.574 ; 5.533 ; 6.213 ; 6.172 ;
; SW[0]      ; HEX3_D[0]   ; 5.691 ; 5.726 ; 6.329 ; 6.364 ;
; SW[0]      ; HEX3_D[2]   ; 5.709 ; 5.693 ; 6.347 ; 6.331 ;
; SW[0]      ; HEX3_D[3]   ; 5.694 ; 5.729 ; 6.332 ; 6.367 ;
; SW[0]      ; HEX3_D[4]   ; 5.343 ; 5.411 ; 5.981 ; 6.049 ;
; SW[0]      ; HEX3_D[5]   ; 5.709 ; 5.813 ; 6.347 ; 6.451 ;
; SW[0]      ; HEX3_D[6]   ; 5.455 ; 5.327 ; 6.079 ; 5.965 ;
; SW[1]      ; HEX0_D[0]   ; 4.682 ; 4.707 ; 5.280 ; 5.305 ;
; SW[1]      ; HEX0_D[1]   ; 4.695 ; 4.721 ; 5.293 ; 5.319 ;
; SW[1]      ; HEX0_D[2]   ; 4.886 ; 4.969 ; 5.484 ; 5.562 ;
; SW[1]      ; HEX0_D[3]   ; 4.888 ; 4.929 ; 5.486 ; 5.527 ;
; SW[1]      ; HEX0_D[4]   ; 4.888 ; 4.888 ; 5.481 ; 5.486 ;
; SW[1]      ; HEX0_D[5]   ; 4.910 ; 4.949 ; 5.508 ; 5.547 ;
; SW[1]      ; HEX0_D[6]   ; 4.906 ; 4.865 ; 5.504 ; 5.463 ;
; SW[1]      ; HEX1_D[0]   ; 4.859 ; 4.874 ; 5.457 ; 5.472 ;
; SW[1]      ; HEX1_D[1]   ; 4.871 ; 4.886 ; 5.469 ; 5.484 ;
; SW[1]      ; HEX1_D[2]   ; 4.972 ; 5.039 ; 5.570 ; 5.637 ;
; SW[1]      ; HEX1_D[3]   ; 4.877 ; 4.892 ; 5.475 ; 5.490 ;
; SW[1]      ; HEX1_D[4]   ; 4.921 ; 4.886 ; 5.519 ; 5.484 ;
; SW[1]      ; HEX1_D[5]   ; 5.087 ; 5.128 ; 5.685 ; 5.726 ;
; SW[1]      ; HEX1_D[6]   ; 5.041 ; 5.013 ; 5.639 ; 5.611 ;
; SW[1]      ; HEX2_D[0]   ; 5.352 ; 5.371 ; 5.974 ; 5.993 ;
; SW[1]      ; HEX2_D[1]   ; 5.283 ; 5.299 ; 5.905 ; 5.921 ;
; SW[1]      ; HEX2_D[2]   ; 5.426 ; 5.369 ; 6.048 ; 5.991 ;
; SW[1]      ; HEX2_D[3]   ; 5.262 ; 5.281 ; 5.884 ; 5.903 ;
; SW[1]      ; HEX2_D[4]   ; 5.291 ; 5.388 ; 5.913 ; 6.010 ;
; SW[1]      ; HEX2_D[5]   ; 5.287 ; 5.382 ; 5.909 ; 6.004 ;
; SW[1]      ; HEX2_D[6]   ; 5.514 ; 5.473 ; 6.136 ; 6.095 ;
; SW[1]      ; HEX3_D[0]   ; 5.548 ; 5.583 ; 6.181 ; 6.216 ;
; SW[1]      ; HEX3_D[2]   ; 5.566 ; 5.550 ; 6.199 ; 6.183 ;
; SW[1]      ; HEX3_D[3]   ; 5.551 ; 5.586 ; 6.184 ; 6.219 ;
; SW[1]      ; HEX3_D[4]   ; 5.200 ; 5.268 ; 5.833 ; 5.901 ;
; SW[1]      ; HEX3_D[5]   ; 5.566 ; 5.670 ; 6.199 ; 6.303 ;
; SW[1]      ; HEX3_D[6]   ; 5.298 ; 5.184 ; 5.915 ; 5.817 ;
; SW[2]      ; HEX0_D[0]   ; 4.866 ; 4.891 ; 5.478 ; 5.503 ;
; SW[2]      ; HEX0_D[1]   ; 4.879 ; 4.905 ; 5.491 ; 5.517 ;
; SW[2]      ; HEX0_D[2]   ; 5.070 ; 5.148 ; 5.682 ; 5.743 ;
; SW[2]      ; HEX0_D[3]   ; 5.072 ; 5.113 ; 5.684 ; 5.725 ;
; SW[2]      ; HEX0_D[4]   ; 5.067 ; 5.072 ; 5.662 ; 5.684 ;
; SW[2]      ; HEX0_D[5]   ; 5.094 ; 5.133 ; 5.706 ; 5.745 ;
; SW[2]      ; HEX0_D[6]   ; 5.090 ; 5.049 ; 5.702 ; 5.661 ;
; SW[2]      ; HEX1_D[0]   ; 5.015 ; 5.030 ; 5.636 ; 5.651 ;
; SW[2]      ; HEX1_D[1]   ; 5.027 ; 5.042 ; 5.648 ; 5.663 ;
; SW[2]      ; HEX1_D[2]   ; 5.128 ; 5.195 ; 5.749 ; 5.816 ;
; SW[2]      ; HEX1_D[3]   ; 5.033 ; 5.048 ; 5.654 ; 5.669 ;
; SW[2]      ; HEX1_D[4]   ; 5.077 ; 5.042 ; 5.698 ; 5.663 ;
; SW[2]      ; HEX1_D[5]   ; 5.243 ; 5.284 ; 5.864 ; 5.905 ;
; SW[2]      ; HEX1_D[6]   ; 5.197 ; 5.169 ; 5.818 ; 5.790 ;
; SW[2]      ; HEX2_D[0]   ; 5.502 ; 5.521 ; 6.154 ; 6.173 ;
; SW[2]      ; HEX2_D[1]   ; 5.433 ; 5.449 ; 6.085 ; 6.101 ;
; SW[2]      ; HEX2_D[2]   ; 5.576 ; 5.519 ; 6.228 ; 6.171 ;
; SW[2]      ; HEX2_D[3]   ; 5.412 ; 5.431 ; 6.064 ; 6.083 ;
; SW[2]      ; HEX2_D[4]   ; 5.441 ; 5.538 ; 6.093 ; 6.190 ;
; SW[2]      ; HEX2_D[5]   ; 5.437 ; 5.532 ; 6.089 ; 6.184 ;
; SW[2]      ; HEX2_D[6]   ; 5.664 ; 5.623 ; 6.316 ; 6.275 ;
; SW[2]      ; HEX3_D[0]   ; 5.698 ; 5.733 ; 6.354 ; 6.389 ;
; SW[2]      ; HEX3_D[2]   ; 5.716 ; 5.700 ; 6.372 ; 6.356 ;
; SW[2]      ; HEX3_D[3]   ; 5.701 ; 5.736 ; 6.357 ; 6.392 ;
; SW[2]      ; HEX3_D[4]   ; 5.350 ; 5.418 ; 6.006 ; 6.074 ;
; SW[2]      ; HEX3_D[5]   ; 5.716 ; 5.820 ; 6.372 ; 6.476 ;
; SW[2]      ; HEX3_D[6]   ; 5.448 ; 5.334 ; 6.088 ; 5.990 ;
; SW[3]      ; HEX0_D[0]   ; 4.770 ; 4.795 ; 5.350 ; 5.375 ;
; SW[3]      ; HEX0_D[1]   ; 4.783 ; 4.809 ; 5.363 ; 5.389 ;
; SW[3]      ; HEX0_D[2]   ; 4.974 ; 5.083 ; 5.554 ; 5.663 ;
; SW[3]      ; HEX0_D[3]   ; 4.976 ; 5.017 ; 5.556 ; 5.597 ;
; SW[3]      ; HEX0_D[4]   ; 4.996 ; 4.976 ; 5.576 ; 5.556 ;
; SW[3]      ; HEX0_D[5]   ; 4.998 ; 5.037 ; 5.578 ; 5.617 ;
; SW[3]      ; HEX0_D[6]   ; 4.994 ; 4.953 ; 5.574 ; 5.533 ;
; SW[3]      ; HEX1_D[0]   ; 4.954 ; 4.969 ; 5.531 ; 5.546 ;
; SW[3]      ; HEX1_D[1]   ; 4.966 ; 4.981 ; 5.543 ; 5.558 ;
; SW[3]      ; HEX1_D[2]   ; 5.067 ; 5.134 ; 5.644 ; 5.711 ;
; SW[3]      ; HEX1_D[3]   ; 4.972 ; 4.987 ; 5.549 ; 5.564 ;
; SW[3]      ; HEX1_D[4]   ; 5.016 ; 4.981 ; 5.593 ; 5.558 ;
; SW[3]      ; HEX1_D[5]   ; 5.182 ; 5.223 ; 5.759 ; 5.800 ;
; SW[3]      ; HEX1_D[6]   ; 5.136 ; 5.108 ; 5.713 ; 5.685 ;
; SW[3]      ; HEX2_D[0]   ; 5.441 ; 5.460 ; 6.052 ; 6.071 ;
; SW[3]      ; HEX2_D[1]   ; 5.372 ; 5.388 ; 5.983 ; 5.999 ;
; SW[3]      ; HEX2_D[2]   ; 5.515 ; 5.458 ; 6.126 ; 6.069 ;
; SW[3]      ; HEX2_D[3]   ; 5.351 ; 5.370 ; 5.962 ; 5.981 ;
; SW[3]      ; HEX2_D[4]   ; 5.380 ; 5.477 ; 5.991 ; 6.088 ;
; SW[3]      ; HEX2_D[5]   ; 5.376 ; 5.471 ; 5.987 ; 6.082 ;
; SW[3]      ; HEX2_D[6]   ; 5.603 ; 5.562 ; 6.214 ; 6.173 ;
; SW[3]      ; HEX3_D[0]   ; 5.637 ; 5.672 ; 6.263 ; 6.298 ;
; SW[3]      ; HEX3_D[2]   ; 5.655 ; 5.639 ; 6.281 ; 6.265 ;
; SW[3]      ; HEX3_D[3]   ; 5.640 ; 5.675 ; 6.266 ; 6.301 ;
; SW[3]      ; HEX3_D[4]   ; 5.289 ; 5.357 ; 5.915 ; 5.983 ;
; SW[3]      ; HEX3_D[5]   ; 5.655 ; 5.759 ; 6.281 ; 6.385 ;
; SW[3]      ; HEX3_D[6]   ; 5.387 ; 5.273 ; 6.008 ; 5.899 ;
; SW[4]      ; HEX0_D[0]   ; 4.620 ; 4.650 ; 5.234 ; 5.264 ;
; SW[4]      ; HEX0_D[1]   ; 4.633 ; 4.697 ; 5.247 ; 5.311 ;
; SW[4]      ; HEX0_D[2]   ; 4.823 ; 4.863 ; 5.437 ; 5.477 ;
; SW[4]      ; HEX0_D[3]   ; 4.826 ; 4.872 ; 5.440 ; 5.486 ;
; SW[4]      ; HEX0_D[4]   ; 4.795 ; 4.832 ; 5.409 ; 5.446 ;
; SW[4]      ; HEX0_D[5]   ; 4.847 ; 4.890 ; 5.461 ; 5.504 ;
; SW[4]      ; HEX0_D[6]   ; 4.849 ; 4.804 ; 5.463 ; 5.418 ;
; SW[4]      ; HEX1_D[0]   ; 4.861 ; 4.876 ; 5.460 ; 5.475 ;
; SW[4]      ; HEX1_D[1]   ; 4.873 ; 4.888 ; 5.472 ; 5.487 ;
; SW[4]      ; HEX1_D[2]   ; 4.974 ; 5.041 ; 5.573 ; 5.640 ;
; SW[4]      ; HEX1_D[3]   ; 4.879 ; 4.894 ; 5.478 ; 5.493 ;
; SW[4]      ; HEX1_D[4]   ; 4.923 ; 4.888 ; 5.522 ; 5.487 ;
; SW[4]      ; HEX1_D[5]   ; 5.089 ; 5.130 ; 5.688 ; 5.729 ;
; SW[4]      ; HEX1_D[6]   ; 5.043 ; 5.015 ; 5.642 ; 5.614 ;
; SW[4]      ; HEX2_D[0]   ; 5.222 ; 5.241 ; 5.819 ; 5.838 ;
; SW[4]      ; HEX2_D[1]   ; 5.153 ; 5.169 ; 5.750 ; 5.766 ;
; SW[4]      ; HEX2_D[2]   ; 5.296 ; 5.239 ; 5.893 ; 5.836 ;
; SW[4]      ; HEX2_D[3]   ; 5.132 ; 5.151 ; 5.729 ; 5.748 ;
; SW[4]      ; HEX2_D[4]   ; 5.161 ; 5.258 ; 5.758 ; 5.855 ;
; SW[4]      ; HEX2_D[5]   ; 5.157 ; 5.252 ; 5.754 ; 5.849 ;
; SW[4]      ; HEX2_D[6]   ; 5.384 ; 5.343 ; 5.981 ; 5.940 ;
; SW[4]      ; HEX3_D[0]   ; 5.493 ; 5.528 ; 6.096 ; 6.131 ;
; SW[4]      ; HEX3_D[2]   ; 5.511 ; 5.495 ; 6.114 ; 6.098 ;
; SW[4]      ; HEX3_D[3]   ; 5.496 ; 5.531 ; 6.099 ; 6.134 ;
; SW[4]      ; HEX3_D[4]   ; 5.145 ; 5.213 ; 5.748 ; 5.816 ;
; SW[4]      ; HEX3_D[5]   ; 5.511 ; 5.615 ; 6.114 ; 6.218 ;
; SW[4]      ; HEX3_D[6]   ; 5.249 ; 5.129 ; 5.844 ; 5.732 ;
; SW[5]      ; HEX0_D[0]   ; 4.893 ; 4.931 ; 5.518 ; 5.543 ;
; SW[5]      ; HEX0_D[1]   ; 4.912 ; 4.944 ; 5.531 ; 5.557 ;
; SW[5]      ; HEX0_D[2]   ; 5.113 ; 5.155 ; 5.722 ; 5.824 ;
; SW[5]      ; HEX0_D[3]   ; 5.102 ; 5.155 ; 5.724 ; 5.765 ;
; SW[5]      ; HEX0_D[4]   ; 5.074 ; 5.115 ; 5.743 ; 5.724 ;
; SW[5]      ; HEX0_D[5]   ; 5.122 ; 5.176 ; 5.746 ; 5.785 ;
; SW[5]      ; HEX0_D[6]   ; 5.132 ; 5.079 ; 5.742 ; 5.701 ;
; SW[5]      ; HEX1_D[0]   ; 5.080 ; 5.095 ; 5.692 ; 5.707 ;
; SW[5]      ; HEX1_D[1]   ; 5.092 ; 5.107 ; 5.704 ; 5.719 ;
; SW[5]      ; HEX1_D[2]   ; 5.193 ; 5.260 ; 5.805 ; 5.872 ;
; SW[5]      ; HEX1_D[3]   ; 5.098 ; 5.113 ; 5.710 ; 5.725 ;
; SW[5]      ; HEX1_D[4]   ; 5.142 ; 5.107 ; 5.754 ; 5.719 ;
; SW[5]      ; HEX1_D[5]   ; 5.308 ; 5.349 ; 5.920 ; 5.961 ;
; SW[5]      ; HEX1_D[6]   ; 5.262 ; 5.234 ; 5.874 ; 5.846 ;
; SW[5]      ; HEX2_D[0]   ; 5.442 ; 5.461 ; 6.054 ; 6.073 ;
; SW[5]      ; HEX2_D[1]   ; 5.373 ; 5.389 ; 5.985 ; 6.001 ;
; SW[5]      ; HEX2_D[2]   ; 5.516 ; 5.459 ; 6.128 ; 6.071 ;
; SW[5]      ; HEX2_D[3]   ; 5.352 ; 5.371 ; 5.964 ; 5.983 ;
; SW[5]      ; HEX2_D[4]   ; 5.381 ; 5.478 ; 5.993 ; 6.090 ;
; SW[5]      ; HEX2_D[5]   ; 5.377 ; 5.472 ; 5.989 ; 6.084 ;
; SW[5]      ; HEX2_D[6]   ; 5.604 ; 5.563 ; 6.216 ; 6.175 ;
; SW[5]      ; HEX3_D[0]   ; 5.699 ; 5.734 ; 6.316 ; 6.351 ;
; SW[5]      ; HEX3_D[2]   ; 5.717 ; 5.701 ; 6.334 ; 6.318 ;
; SW[5]      ; HEX3_D[3]   ; 5.702 ; 5.737 ; 6.319 ; 6.354 ;
; SW[5]      ; HEX3_D[4]   ; 5.351 ; 5.419 ; 5.968 ; 6.036 ;
; SW[5]      ; HEX3_D[5]   ; 5.717 ; 5.821 ; 6.334 ; 6.438 ;
; SW[5]      ; HEX3_D[6]   ; 5.446 ; 5.335 ; 6.064 ; 5.952 ;
; SW[6]      ; HEX0_D[0]   ; 4.623 ; 4.661 ; 5.246 ; 5.284 ;
; SW[6]      ; HEX0_D[1]   ; 4.642 ; 4.674 ; 5.265 ; 5.297 ;
; SW[6]      ; HEX0_D[2]   ; 4.932 ; 4.885 ; 5.534 ; 5.508 ;
; SW[6]      ; HEX0_D[3]   ; 4.832 ; 4.885 ; 5.455 ; 5.508 ;
; SW[6]      ; HEX0_D[4]   ; 4.804 ; 4.903 ; 5.427 ; 5.507 ;
; SW[6]      ; HEX0_D[5]   ; 4.852 ; 4.966 ; 5.475 ; 5.570 ;
; SW[6]      ; HEX0_D[6]   ; 4.862 ; 4.809 ; 5.485 ; 5.432 ;
; SW[6]      ; HEX1_D[0]   ; 5.033 ; 5.048 ; 5.657 ; 5.672 ;
; SW[6]      ; HEX1_D[1]   ; 5.045 ; 5.060 ; 5.669 ; 5.684 ;
; SW[6]      ; HEX1_D[2]   ; 5.146 ; 5.193 ; 5.770 ; 5.804 ;
; SW[6]      ; HEX1_D[3]   ; 5.051 ; 5.066 ; 5.675 ; 5.690 ;
; SW[6]      ; HEX1_D[4]   ; 5.095 ; 5.060 ; 5.719 ; 5.684 ;
; SW[6]      ; HEX1_D[5]   ; 5.261 ; 5.302 ; 5.885 ; 5.926 ;
; SW[6]      ; HEX1_D[6]   ; 5.215 ; 5.187 ; 5.839 ; 5.811 ;
; SW[6]      ; HEX2_D[0]   ; 5.359 ; 5.378 ; 5.969 ; 5.988 ;
; SW[6]      ; HEX2_D[1]   ; 5.290 ; 5.306 ; 5.900 ; 5.916 ;
; SW[6]      ; HEX2_D[2]   ; 5.383 ; 5.376 ; 6.029 ; 5.986 ;
; SW[6]      ; HEX2_D[3]   ; 5.269 ; 5.288 ; 5.879 ; 5.898 ;
; SW[6]      ; HEX2_D[4]   ; 5.298 ; 5.344 ; 5.908 ; 5.997 ;
; SW[6]      ; HEX2_D[5]   ; 5.294 ; 5.338 ; 5.904 ; 5.993 ;
; SW[6]      ; HEX2_D[6]   ; 5.521 ; 5.480 ; 6.131 ; 6.090 ;
; SW[6]      ; HEX3_D[0]   ; 5.536 ; 5.571 ; 6.145 ; 6.180 ;
; SW[6]      ; HEX3_D[2]   ; 5.554 ; 5.538 ; 6.163 ; 6.147 ;
; SW[6]      ; HEX3_D[3]   ; 5.539 ; 5.574 ; 6.148 ; 6.183 ;
; SW[6]      ; HEX3_D[4]   ; 5.188 ; 5.256 ; 5.797 ; 5.865 ;
; SW[6]      ; HEX3_D[5]   ; 5.554 ; 5.658 ; 6.163 ; 6.267 ;
; SW[6]      ; HEX3_D[6]   ; 5.283 ; 5.172 ; 5.899 ; 5.781 ;
; SW[7]      ; HEX0_D[0]   ; 4.433 ; 4.458 ; 5.046 ; 5.071 ;
; SW[7]      ; HEX0_D[1]   ; 4.446 ; 4.472 ; 5.059 ; 5.085 ;
; SW[7]      ; HEX0_D[2]   ; 4.637 ; 4.744 ; 5.250 ; 5.341 ;
; SW[7]      ; HEX0_D[3]   ; 4.639 ; 4.680 ; 5.252 ; 5.293 ;
; SW[7]      ; HEX0_D[4]   ; 4.657 ; 4.639 ; 5.254 ; 5.252 ;
; SW[7]      ; HEX0_D[5]   ; 4.661 ; 4.700 ; 5.274 ; 5.313 ;
; SW[7]      ; HEX0_D[6]   ; 4.657 ; 4.616 ; 5.270 ; 5.229 ;
; SW[7]      ; HEX1_D[0]   ; 4.905 ; 4.920 ; 5.482 ; 5.497 ;
; SW[7]      ; HEX1_D[1]   ; 4.917 ; 4.932 ; 5.494 ; 5.509 ;
; SW[7]      ; HEX1_D[2]   ; 5.018 ; 5.085 ; 5.595 ; 5.662 ;
; SW[7]      ; HEX1_D[3]   ; 4.923 ; 4.938 ; 5.500 ; 5.515 ;
; SW[7]      ; HEX1_D[4]   ; 4.967 ; 4.932 ; 5.544 ; 5.509 ;
; SW[7]      ; HEX1_D[5]   ; 5.133 ; 5.174 ; 5.710 ; 5.751 ;
; SW[7]      ; HEX1_D[6]   ; 5.087 ; 5.059 ; 5.664 ; 5.636 ;
; SW[7]      ; HEX2_D[0]   ; 5.206 ; 5.220 ; 5.833 ; 5.847 ;
; SW[7]      ; HEX2_D[1]   ; 5.137 ; 5.149 ; 5.764 ; 5.776 ;
; SW[7]      ; HEX2_D[2]   ; 5.187 ; 5.212 ; 5.814 ; 5.839 ;
; SW[7]      ; HEX2_D[3]   ; 5.114 ; 5.128 ; 5.741 ; 5.755 ;
; SW[7]      ; HEX2_D[4]   ; 5.218 ; 5.148 ; 5.811 ; 5.775 ;
; SW[7]      ; HEX2_D[5]   ; 5.134 ; 5.142 ; 5.761 ; 5.769 ;
; SW[7]      ; HEX2_D[6]   ; 5.357 ; 5.321 ; 5.984 ; 5.948 ;
; SW[7]      ; HEX3_D[0]   ; 5.340 ; 5.375 ; 5.944 ; 5.979 ;
; SW[7]      ; HEX3_D[2]   ; 5.358 ; 5.342 ; 5.962 ; 5.946 ;
; SW[7]      ; HEX3_D[3]   ; 5.343 ; 5.378 ; 5.947 ; 5.982 ;
; SW[7]      ; HEX3_D[4]   ; 4.992 ; 5.060 ; 5.596 ; 5.664 ;
; SW[7]      ; HEX3_D[5]   ; 5.358 ; 5.462 ; 5.962 ; 6.066 ;
; SW[7]      ; HEX3_D[6]   ; 5.087 ; 4.976 ; 5.697 ; 5.580 ;
; SW[8]      ; HEX0_D[0]   ; 4.224 ; 4.254 ; 4.869 ; 4.892 ;
; SW[8]      ; HEX0_D[1]   ; 4.237 ; 4.302 ; 4.883 ; 4.904 ;
; SW[8]      ; HEX0_D[2]   ; 4.427 ; 4.467 ; 5.073 ; 5.107 ;
; SW[8]      ; HEX0_D[3]   ; 4.430 ; 4.476 ; 5.075 ; 5.114 ;
; SW[8]      ; HEX0_D[4]   ; 4.399 ; 4.436 ; 5.043 ; 5.073 ;
; SW[8]      ; HEX0_D[5]   ; 4.451 ; 4.494 ; 5.097 ; 5.134 ;
; SW[8]      ; HEX0_D[6]   ; 4.453 ; 4.408 ; 5.090 ; 5.052 ;
; SW[8]      ; HEX1_D[0]   ; 4.389 ; 4.404 ; 5.016 ; 5.031 ;
; SW[8]      ; HEX1_D[1]   ; 4.385 ; 4.465 ; 5.012 ; 5.074 ;
; SW[8]      ; HEX1_D[2]   ; 4.480 ; 4.508 ; 5.107 ; 5.135 ;
; SW[8]      ; HEX1_D[3]   ; 4.384 ; 4.405 ; 5.011 ; 5.032 ;
; SW[8]      ; HEX1_D[4]   ; 4.418 ; 4.439 ; 5.045 ; 5.066 ;
; SW[8]      ; HEX1_D[5]   ; 4.617 ; 4.644 ; 5.244 ; 5.271 ;
; SW[8]      ; HEX1_D[6]   ; 4.563 ; 4.547 ; 5.190 ; 5.174 ;
; SW[8]      ; HEX2_D[0]   ; 4.690 ; 4.704 ; 5.319 ; 5.333 ;
; SW[8]      ; HEX2_D[1]   ; 4.621 ; 4.633 ; 5.250 ; 5.262 ;
; SW[8]      ; HEX2_D[2]   ; 4.671 ; 4.696 ; 5.300 ; 5.325 ;
; SW[8]      ; HEX2_D[3]   ; 4.598 ; 4.612 ; 5.227 ; 5.241 ;
; SW[8]      ; HEX2_D[4]   ; 4.704 ; 4.632 ; 5.317 ; 5.261 ;
; SW[8]      ; HEX2_D[5]   ; 4.618 ; 4.626 ; 5.247 ; 5.255 ;
; SW[8]      ; HEX2_D[6]   ; 4.841 ; 4.805 ; 5.470 ; 5.434 ;
; SW[8]      ; HEX3_D[0]   ; 4.824 ; 4.859 ; 5.487 ; 5.578 ;
; SW[8]      ; HEX3_D[2]   ; 4.842 ; 4.826 ; 5.564 ; 5.489 ;
; SW[8]      ; HEX3_D[3]   ; 4.827 ; 4.862 ; 5.490 ; 5.581 ;
; SW[8]      ; HEX3_D[4]   ; 4.476 ; 4.544 ; 5.139 ; 5.192 ;
; SW[8]      ; HEX3_D[5]   ; 4.842 ; 4.946 ; 5.505 ; 5.594 ;
; SW[8]      ; HEX3_D[6]   ; 4.818 ; 4.460 ; 5.145 ; 5.340 ;
; SW[9]      ; HEX0_D[0]   ; 4.398 ; 4.436 ; 5.030 ; 5.068 ;
; SW[9]      ; HEX0_D[1]   ; 4.411 ; 4.457 ; 5.043 ; 5.089 ;
; SW[9]      ; HEX0_D[2]   ; 4.602 ; 4.667 ; 5.234 ; 5.299 ;
; SW[9]      ; HEX0_D[3]   ; 4.633 ; 4.658 ; 5.265 ; 5.290 ;
; SW[9]      ; HEX0_D[4]   ; 4.641 ; 4.618 ; 5.257 ; 5.250 ;
; SW[9]      ; HEX0_D[5]   ; 4.625 ; 4.690 ; 5.257 ; 5.322 ;
; SW[9]      ; HEX0_D[6]   ; 4.635 ; 4.583 ; 5.267 ; 5.215 ;
; SW[9]      ; HEX1_D[0]   ; 4.539 ; 4.549 ; 5.145 ; 5.160 ;
; SW[9]      ; HEX1_D[1]   ; 4.550 ; 4.560 ; 5.157 ; 5.172 ;
; SW[9]      ; HEX1_D[2]   ; 4.651 ; 4.668 ; 5.258 ; 5.291 ;
; SW[9]      ; HEX1_D[3]   ; 4.556 ; 4.566 ; 5.163 ; 5.178 ;
; SW[9]      ; HEX1_D[4]   ; 4.594 ; 4.561 ; 5.215 ; 5.172 ;
; SW[9]      ; HEX1_D[5]   ; 4.765 ; 4.801 ; 5.373 ; 5.414 ;
; SW[9]      ; HEX1_D[6]   ; 4.711 ; 4.688 ; 5.327 ; 5.299 ;
; SW[9]      ; HEX2_D[0]   ; 4.831 ; 4.850 ; 5.482 ; 5.501 ;
; SW[9]      ; HEX2_D[1]   ; 4.762 ; 4.778 ; 5.413 ; 5.429 ;
; SW[9]      ; HEX2_D[2]   ; 4.905 ; 4.848 ; 5.538 ; 5.499 ;
; SW[9]      ; HEX2_D[3]   ; 4.741 ; 4.760 ; 5.392 ; 5.411 ;
; SW[9]      ; HEX2_D[4]   ; 4.770 ; 4.867 ; 5.421 ; 5.500 ;
; SW[9]      ; HEX2_D[5]   ; 4.766 ; 4.861 ; 5.417 ; 5.494 ;
; SW[9]      ; HEX2_D[6]   ; 4.993 ; 4.952 ; 5.644 ; 5.603 ;
; SW[9]      ; HEX3_D[0]   ; 4.726 ; 4.825 ; 5.357 ; 5.439 ;
; SW[9]      ; HEX3_D[2]   ; 4.811 ; 4.728 ; 5.425 ; 5.359 ;
; SW[9]      ; HEX3_D[3]   ; 4.729 ; 4.828 ; 5.360 ; 5.442 ;
; SW[9]      ; HEX3_D[4]   ; 4.378 ; 4.439 ; 5.009 ; 5.053 ;
; SW[9]      ; HEX3_D[5]   ; 4.744 ; 4.841 ; 5.375 ; 5.455 ;
; SW[9]      ; HEX3_D[6]   ; 4.886 ; 4.457 ; 5.145 ; 5.420 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DAC_CS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_SDI       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_LD        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DAC_SDI       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DAC_LD        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SCK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DAC_SDI       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DAC_LD        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SCK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:top_clk_div|clkout   ; clk_div:top_clk_div|clkout   ; 95       ; 0        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; CLOCK_50                     ; 3        ; 3        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 807      ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50                     ; 5        ; 1        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 77       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:top_clk_div|clkout   ; clk_div:top_clk_div|clkout   ; 95       ; 0        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; CLOCK_50                     ; 3        ; 3        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 807      ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50                     ; 5        ; 1        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 77       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 325   ; 325  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 275   ; 275  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Dec 17 15:28:57 2015
Info: Command: quartus_sta Ex10 -c Ex10
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ex10.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi2dac:top_spi2dac|clk_1MHz spi2dac:top_spi2dac|clk_1MHz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:top_clk_div|clkout clk_div:top_clk_div|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.220
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.220       -51.259 CLOCK_50 
    Info (332119):    -1.793       -25.779 clk_div:top_clk_div|clkout 
    Info (332119):    -1.092       -13.387 spi2dac:top_spi2dac|clk_1MHz 
Info (332146): Worst-case hold slack is -0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.182        -0.522 CLOCK_50 
    Info (332119):     0.313         0.000 clk_div:top_clk_div|clkout 
    Info (332119):     0.324         0.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -2.174       -46.088 clk_div:top_clk_div|clkout 
    Info (332119):    -1.000       -21.000 spi2dac:top_spi2dac|clk_1MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.916       -43.144 CLOCK_50 
    Info (332119):    -1.518       -20.455 clk_div:top_clk_div|clkout 
    Info (332119):    -0.881        -9.828 spi2dac:top_spi2dac|clk_1MHz 
Info (332146): Worst-case hold slack is -0.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.165        -0.501 CLOCK_50 
    Info (332119):     0.299         0.000 clk_div:top_clk_div|clkout 
    Info (332119):     0.339         0.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -2.174       -46.088 clk_div:top_clk_div|clkout 
    Info (332119):    -1.000       -21.000 spi2dac:top_spi2dac|clk_1MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.775       -14.747 CLOCK_50 
    Info (332119):    -0.348        -3.673 clk_div:top_clk_div|clkout 
    Info (332119):    -0.140        -0.782 spi2dac:top_spi2dac|clk_1MHz 
Info (332146): Worst-case hold slack is -0.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.200        -0.685 CLOCK_50 
    Info (332119):     0.160         0.000 clk_div:top_clk_div|clkout 
    Info (332119):     0.178         0.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.155 CLOCK_50 
    Info (332119):    -1.000       -32.000 clk_div:top_clk_div|clkout 
    Info (332119):    -1.000       -21.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Thu Dec 17 15:29:02 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


