# Laboratório 1 - Portas Lógicas
----
### Objetivos

- Desenvolver/descrever a porta lógica `OR` em VHDL e simular usando Quartus.
- Fazer o teste da porta `AND` e simular utilizando VHDL.
- Desenvolver um código para que seja possível testar todas as propriedades,
postulados e `leis de Morgan`.
