{"patent_id": "10-2023-0131937", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0049063", "출원번호": "10-2023-0131937", "발명의 명칭": "2차원 물질을 포함하는 반도체 소자 및 그 제조 방법", "출원인": "삼성전자주식회사", "발명자": "설민수"}}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판;상기 기판에 서로 이격되게 구비되는 소스 전극 및 드레인 전극;상기 소스 전극 및 상기 드레인 전극 사이에 구비되며, 2차원 물질을 포함하는 채널; 및상기 소스 전극 및 상기 드레인 전극 사이에 구비되는 게이트 전극; 을 포함하며,상기 채널은 복수의 제1 채널층 및 복수의 제2 채널층을 포함하고, 상기 복수의 제1 채널층은 서로 이격되게 나란하게 배열되고, 상기 복수의 제2 채널층은 상기 복수의 제1 채널층 사이에 상기 복수의 제1 채널층에 수직하도록 구비되며, 상기 제2 채널층은 상기 복수의 제1 채널층의 일단과 타단에 교번하여 구비되고, 상기 게이트전극은 상기 복수의 제1 채널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비되는, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 채널과 상기 게이트 전극 사이에 게이트 절연물이 구비된, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 평행하도록 구비되는, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 수직하도록 구비되는, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 채널은 상기 복수의 제1 채널층과 이격하여 구비되는 복수의 제3 채널층, 상기 복수의 제3 채널층 사이에상기 복수의 제3 채널층에 수직한 방향으로 구비되는 제4 채널층, 및 상기 복수의 제1 채널층과 상기 복수의 제3 채널층의 상부에 구비되는 중앙 채널층을 더 포함하며, 상기 제4 채널층은 상기 복수의 제3 채널층의 일단과타단에 교번하여 구비되고, 상기 복수의 제2 채널층 및 상기 복수의 제4 채널층은 상기 중앙 채널층의 중심을기준으로 대칭적으로 구비되는, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 2차원 물질은 밴드갭(bandgap)이 0.1eV 이상인, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 2차원 물질은 MoS2, MoSe2, MoTe2, WS2, 흑린(black phosphorus) 또는 이들의 조합을 포함하는, 반도체 소자.공개특허 10-2025-0049063-3-청구항 8 제1항에 있어서,상기 소스 전극과 상기 드레인 전극 사이를 가로질러 자른 단면에서 상기 제1 채널층의 길이는 10 nm 이상 500nm 이하인, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 소스 전극과 상기 드레인 전극 사이를 가로질러 자른 단면에서 상기 제2 채널층의 길이는 5 nm 이상 50 nm이하인, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제2항에 있어서,상기 채널과 상기 게이트 절연물 사이에 스페이서가 구비되는, 반도체 소자."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "기판에 제1 희생층 및 제2 희생층을 적층하는 단계;상기 제2 희생층을 제거하는 단계;상기 제1 희생층에 2차원 물질을 포함하는 채널을 형성하는 단계;상기 제1 희생층을 제거하는 단계; 및소스 전극 및 드레인 전극 사이에 게이트 전극을 형성하는 단계; 를 포함하며, 상기 채널은 복수의 제1 채널층 및 복수의 제2 채널층을 포함하고, 상기 복수의 제1 채널층은 서로 이격되게 나란하게 배열되고, 상기 복수의 제2 채널층은 상기 복수의 제1 채널층 사이에 상기 복수의 제1 채널층에 수직하도록 구비되며, 상기 제2 채널층은 상기 복수의 제1 채널층의 일단과 타단에 교번하여 구비되고, 상기 게이트전극은 상기 복수의 제1 채널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비되는, 반도체 소자의 제조 방법."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 게이트 전극을 형성하는 단계 이전에, 상기 채널과 상기 게이트 전극 사이에 게이트 절연물을 형성하는 단계를 포함하는, 반도체 소자 제조 방법."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 평행하도록 구비되는, 반도체 소자 제조 방법."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서,상기 복수의 제1 채널층은 상기 기판의 일면과 수직하도록 구비되는, 반도체 소자 제조 방법."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서,상기 2차원 물질은 밴드갭(bandgap)이 0.1eV 이상인, 반도체 소자 제조 방법."}
{"patent_id": "10-2023-0131937", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "공개특허 10-2025-0049063-4-제11항에 있어서,상기 2차원 물질은 MoS2, MoSe2, MoTe2, WS2, 흑린(black phosphorus) 또는 이들의 조합을 포함하는, 반도체 소자 제조 방법."}
{"patent_id": "10-2023-0131937", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 소자 및 반도체 소자 제조 방법이 개시된다. 개시된 반도체 소자는, 기판에 구비된 소스 전극과, 상기 소 스 전극으로부터 이격되게 배치된 드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 연결되는 채널을 포함하 며, 상기 채널은 복수의 제1 채널층 및 복수의 제2 채널층을 포함하고, 상기 게이트 전극은 상기 복수의 제1 채 널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비된다."}
{"patent_id": "10-2023-0131937", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 2차원 물질을 포함하는 반도체 소자 및 그 제조 방법에 관한 것이다."}
{"patent_id": "10-2023-0131937", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "트랜지스터는 전기적인 스위칭 역할을 하는 반도체 소자로서 메모리, 구동 IC(Integrated Circuit), 로직 소자 등을 포함하는 다양한 집적 회로 소자에 채용되고 있다. 집적 회로 소자의 집적도를 높이기 위해, 이에 구비되 는 트랜지스터가 차지하는 공간이 급격히 축소되고 있어 트랜지스터의 크기를 줄이면서도 성능을 유지하기 위한 연구가 진행되고 있다. 트랜지스터에서 중요한 부분 중 하나가 게이트 전극이다. 게이트 전극에 전압을 가하면 게이트와 인접하고 있는 채널이 전류의 길을 열고 반대의 경우 전류를 차단한다. 반도체의 성능은 게이트 전극과 채널에서 누설 전류를 얼마나 줄이고 효율적으로 관리하느냐에 달려 있다. 트랜지스터에서 전류를 컨트롤하는 게이트 전극과 채널이 닿는 면적이 클수록 전력 효율성이 높아진다. 반도체 공정이 미세화 될수록 트랜지스터 크기가 줄고, 게이트 전극과 채널이 맞닿는 면적이 작아져 쇼트 채널 효과(short channel effect)에 의한 문제들이 야기된다. 예를 들어, 문턱 전압 변화(threshold voltage variation), 캐리어 속도 포화(carrier velocity saturation), 서브 문턱 특성 열화(deterioration of the subthreshold characteristics)와 같은 현상들이 있다. 이에 따라 이러한 효과들을 효과적으로 줄이는 방안이 모색되고 있다."}
{"patent_id": "10-2023-0131937", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "예시적인 실시 예는 게이트 전극이 채널의 전체 면을 둘러싸는 구조를 가지는 반도체 소자를 제공한다. 예시적인 실시 예는 게이트 전극이 채널의 전체 면을 둘러싸는 구조를 가지는 반도체 소자의 제조 방법을 제공 한다."}
{"patent_id": "10-2023-0131937", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "예시적인 실시 예에 따른 반도체 소자는, 기판; 상기 기판에 서로 이격되게 구비되는 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극 사이에 구비되며, 2차원 물질을 포함하는 채널; 및 상기 소스 전극 및 상기 드레인 전극 사이에 구비되는 게이트 전극; 을 포함하며, 상기 채널은 복수의 제1 채널층 및 복수의 제 2 채널층을 포함하고, 상기 복수의 제1 채널층은 서로 이격되게 나란하게 배열되고, 상기 복수의 제2 채널층은 상기 복수의 제1 채널층 사이에 상기 복수의 제1 채널층에 수직하도록 구비되며, 상기 제2 채널층은 상기 복수 의 제1 채널층의 일단과 타단에 교번하여 구비되고, 상기 게이트 전극은 상기 복수의 제1 채널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비될 수 있다. 여기서, 상기 채널과 상기 게이트 전극 사이에 게이트 절연물이 구비될 수 있다. 여기서, 상기 복수의 제1 채널층은 상기 기판의 일면과 평행하도록 구비될 수 있다. 여기서, 상기 복수의 제1 채널층은 상기 기판의 일면과 수직하도록 구비될 수 있다. 여기서, 상기 채널은 상기 복수의 제1 채널층과 이격하여 구비되는 복수의 제3 채널층, 상기 복수의 제3 채널층 사이에 상기 복수의 제3 채널층에 수직한 방향으로 구비되는 제4 채널층, 및 상기 복수의 제1 채널층과 상기 복 수의 제3 채널층의 상부에 구비되는 중앙 채널층을 더 포함하며, 상기 제4 채널층은 상기 복수의 제3 채널층의일단과 타단에 교번하여 구비되고, 상기 복수의 제2 채널층 및 상기 복수의 제4 채널층은 상기 중앙 채널층의 중심을 기준으로 대칭적으로 구비될 수 있다. 여기서, 상기 2차원 물질은 밴드갭(bandgap)이 0.1eV 이상일 수 있다. 여기서, 상기 2차원 물질은 MoS2, MoSe2, MoTe2, WS2, 흑린(black phosphorus) 또는 이들의 조합을 포함할 수 있 다. 여기서, 상기 소스 전극과 상기 드레인 전극 사이를 가로질러 자른 단면에서 상기 제1 채널층의 길이는 10 nm 이상 500 nm 이하일 수 있다. 여기서, 상기 소스 전극과 상기 드레인 전극 사이를 가로질러 자른 단면에서 상기 제2 채널층의 길이는 5 nm 이 상 50 nm 이하일 수 있다. 여기서, 상기 채널과 상기 게이트 절연물 사이에 스페이서가 구비될 수 있다. 예시적인 실시 예에 따른 반도체 소자 제조 방법은, 기판에 제1 희생층 및 제2 희생층을 적층하는 단계; 소스 전극 및 드레인 전극을 형성하는 단계; 상기 제2 희생층을 제거하는 단계; 상기 제1 희생층에 2차원 물질을 포 함하는 채널을 형성하는 단계; 상기 제1 희생층을 제거하는 단계; 및 상기 소스 전극 및 상기 드레인 전극 사이 에 게이트 전극을 형성하는 단계; 를 포함하며, 상기 채널은 복수의 제1 채널층 및 복수의 제2 채널층을 포함하 고, 상기 복수의 제1 채널층은 서로 이격되게 나란하게 배열되고, 상기 복수의 제2 채널층은 상기 복수의 제1 채널층 사이에 상기 복수의 제1 채널층에 수직하도록 구비되며, 상기 제2 채널층은 상기 복수의 제1 채널층의 일단과 타단에 교번하여 구비되고, 상기 게이트 전극은 상기 복수의 제1 채널층의 일면과 타면 및 상기 복수의 제2 채널층의 일면과 타면 모두에 구비될 수 있다. 여기서, 상기 게이트 전극을 형성하는 단계 이전에, 상기 채널과 상기 게이트 전극 사이에 게이트 절연물을 형 성하는 단계를 포함할 수 있다. 여기서, 상기 복수의 제1 채널층은 상기 기판의 일면과 평행하도록 구비될 수 있다. 여기서, 상기 복수의 제1 채널층은 상기 기판의 일면과 수직하도록 구비될 수 있다. 여기서, 상기 2차원 물질은 밴드갭이 0.1eV 이상일 수 있다. 여기서, 상기 2차원 물질은 MoS2, MoSe2, MoTe2, WS2, 흑린 또는 이들의 조합을 포함할 수 있다."}
{"patent_id": "10-2023-0131937", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "예시적인 실시 예에 따른 2차원 물질을 포함하는 반도체 소자는 2차원 물질을 포함하는 채널을 포함하여 전자 이동도를 증가시키고, 게이트 전극이 채널의 전체 면을 둘러싸는 구조를 가지므로 게이트 제어력(gate controllability)을 증가시킬 수 있다. 예시적인 실시 예에 따른 2차원 물질을 포함하는 반도체 소자 제조 방법은 얇은 두께의 채널을 용이하게 제조할 수 있는 방법을 제공한다."}
{"patent_id": "10-2023-0131937", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 다양한 실시예에 따른 반도체 소자 및 반도체 소자 제조 방법에 대해 상세히 설 명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용 될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소 로부터 구별하는 목적으로만 사용된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성 요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 도면에서 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질 층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리 고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다. 또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미 하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 본 실시예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능 적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거 나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으 로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다. 도 1은 예시적인 실시예에 따른 반도체 소자의 개략적인 구조를 보이는 사시도이다. 반도체 소자는 기판과, 기판에 배치된 소스 전극과, 소스 전극으로부터 이격되게 배 치된 드레인 전극, 및 소스 전극과 드레인 전극 사이에 연결된 채널과, 소스 전극과 드레인 전극에 절연되도록 구비된 게이트 전극을 포함한다. 채널과 게이트 전극 사이에 게 이트 절연물이 구비될 수 있다. 기판은 절연성 기판일 수 있고, 또는, 표면에 절연층이 형성된 반도체 기판일 수 있다. 반도체 기판은 예 를 들면, Si, Ge, SiGe 또는 Ⅲ-V 족 반도체 물질 등을 포함할 수 있다. 기판은 예를 들어, 표면에 실리콘 산화물이 형성된 실리콘 기판일 수 있으며, 다만, 이에 한정되는 것은 아니다. 도 2는 예시적인 실시예에 따른 반도체 소자의 채널 및 게이트 전극의 개략적인 구조를 보이는 사시도이다. 도 2를 참조하면, 기판에 채널이 구비될 수 있다. 채널은 주름진 구조를 가질 수 있다. 채널 은 복수의 제1 채널층(120A) 및 복수의 제2 채널층(120B)을 포함할 수 있다. 복수의 제1 채널층(120A)은 기판에 대하여 수직한 방향(Z 방향)으로 서로 이격되게 배치될 수 있다. 복수의 제1 채널층(120A) 각각은 예를 들어, 도 2와 같이 기판의 일면과 평행하도록 구비될 수 있다. 복수의 제2 채널층(120B)은 복수의 제1 채널층(120A) 사이에 구비될 수 있다. 복수의 제2 채널층(120B)은 복수의 제1 채널층(120A)과 수직한 방향으 로 구비될 수 있다. 복수의 제2 채널층(120B)은 복수의 제1 채널층(120A)의 일단과 타단에 교번하여 구비될 수 있다. 채널에 게이트 전극이 구비될 수 있다. 도 2에서는 채널의 구조를 나타내기 위하여 게이트 전극 의 일부만 도시되었으나, 게이트 전극은 채널을 둘러싸도록 구비될 수 있다. 즉, 게이트 전극 은 복수의 제1 채널층(120A) 및 복수의 제2 채널층(120B)으로 이루어진 채널의 전체 변을 둘러싸도록 구비될 수 있다. 본 실시 예는 이른바, GAA(Gate-All-Around) 구조를 가질 수 있다. 복수의 제1 채널층(120A)의 일면과 타면 모두가 게이트 전극에 의하여 둘러싸일 수 있고, 복수의 제2 채널층(120B)의 일면과 타면 모 두가 게이트 전극에 의하여 둘러싸일 수 있다. 예를 들어, 제1 채널층(120A)의 Z 축 방향과 그 반대 방향 모두 게이트 전극에 의하여 둘러싸일 수 있고, 제2 채널층(120B)의 Y축 방향과 그 반대 방향 모두 게이트 전극에 의하여 둘러싸일 수 있다. 도 2에는 복수의 제1 채널층(120A) 중 기판에 가장 가까운 제1 채널층(120A)이 기판과 일정 간격 이 격하여 구비되는 것으로 도시되었으나, 기판과 접촉하도록 구비될 수 있다. 이 경우, 게이트 전극은 게이트 절연물을 사이에 두고 복수의 제1 채널층(120A) 중 기판에 가장 가까운 제1 채널층(120A)의 양쪽 면 중 일면에만 구비될 수도 있다. 도 3은 도 1의 반도체 소자에 대한 Ⅰ-Ⅰ 단면도이며, 도 4 내지 도 6은 도 1의 반도체 소자에 대한 서로 다른 Ⅱ-Ⅱ 단면도이다. Ⅰ-Ⅰ 단면은 Ⅱ-Ⅱ 단면은 기판에 대해 수직한 방향(도면 상 Z 방향)으로 소스 전극 과 드레인 전극 사이를 가로질러(도면 상 Y 방향) 자른 제1 단면을 나타낼 수 있다. Ⅱ-Ⅱ 단면은 기 판에 대해 수직한 방향(도면 상 Z 방향)으로 소스 전극에서 드레인 전극으로 가로질러(도면 상 X 방향) 자른 제2 단면을 나타낼 수 있다. 여기서, 기판이 완전한 평면이 아닐 수 있으므로, 수직한 방향 은 실질적인 수직 방향뿐만 아니라 대체적인 수직 방향을 포함할 수 있다. 본 명세서에서는 제1 단면과 제2 단 면에 대해 위에서 설명한 정의를 공동으로 사용하기로 한다. 도 3을 참조하면, 도 2에서 설명한 것과 같이 채널은 주름진 구조를 가질 수 있다. 채널은 복수의 제 1 채널층(120A)과 복수의 제2 채널층(120B)을 포함할 수 있다. 복수의 제2 채널층(120B) 각각은 복수의 제1 채 널층(120A) 사이에 구비될 수 있고, 복수의 제2 채널층(120B)은 복수의 제1 채널층(120A)과 수직한 방향으로 구 비될 수 있다. 복수의 제2 채널층(120B)은 복수의 제1 채널층(120A)의 일단과 타단에 교번하여 구비될 수 있다. 제1 채널층(120A)의 길이는 제2 채널층(120B)의 길이보다 길 수 있다. 예를 들어, 제1 채널층(120A)의 길이는 대략 5 nm 이상 1000 nm 이하일 수 있다. 또는, 제1 채널층(120A)의 길이는 대략 10 nm 이상 500 nm 이하일 수 있다. 예를 들어, 제2 채널층(120B)의 길이는 대략 3 nm 이상 100 nm 이하일 수 있다. 또는, 제2 채널층(120B) 의 길이는 5 nm 이상 50 nm 이하일 수 있다. 채널은 2차원 물질을 포함할 수 있다. 2차원 물질은 그래핀, 흑린(black phosphorus), 포스포린 (phosphorene), 전이금속 디칼코게나이드(transition metal dichalcogenide) 또는 이들의 조합을 포함할 수 있 다. 전이금속 디칼코게나이드는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb으로 이루어 진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐(chalcogen) 원소를 포함할 수 있다. 예를 들어, 2차원 물질은 MoS2, MoSe2, MoTe2, WS2 또는 이들의 조합을 포함할 수 있다. 2차원 물질은 밴드갭(bandgap)이 0.1eV 이상일 수 있다. 게이트 전극이 채널의 전체 변을 둘러싸고 있어 GAA 구조를 가질 수 있다. 채널과 게이트 전극 사이에 게이트 절연물이 구비될 수 있다. 게이트 절연물에 게이트 전극이 구비될 수 있다. 게이트 전극이 게이트 절연물을 사이에 두고 제1 채널층(120A)의 양쪽 면 및 제2 채널층(120 B)의 양쪽 면 모두에 구비될 수 있다. 도 4를 참조하면, 채널은 소스 전극과 드레인 전극 사이에 연결되어 소스 전극과 드레인 전극 사이에 전류가 흐르는 통로가 될 수 있다. 채널은 소스 전극과 드레인 전극에 직접적 으로 접촉될 수 있다. 하지만, 채널이 여기에 한정되는 것은 아니고, 채널이 다른 매개체를 통해 소 스 전극과 드레인 전극에 연결되는 것도 가능하다. 제2 단면에서 제1 채널층(120A)이 기판에 대해 수직한 방향(Z 방향)으로 이격되게 배치될 수 있다. 또한, 채널은 제2 단면에서 제1 채널층(120A)의 일단에 소스 전극과 접하도록 구비되는 제3 채널층(120C)을 포함할 수 있다. 또한, 채널은 제2 단면에서 제1 채널층(120A)의 타단에 드레인 전극과 접하도록 구비되는 제4 채널층(120D)을 포함할 수 있다. 제2 단면에서 채널은 제3 방향(Z 방향)을 따라 중공의 폐쇄형 단면 구조가 연속적으로 배열된 구조일 수 있다. 채널에 게이트 절연물이 구비되고, 게이트 절연물에 게이트 전극이 구비될 수 있다. 제2 단면에서 게이트 절연물이 채널 내측에 구비되고, 게이트 절연물 내측에 게이트 전극이 구 비될 수 있다. 제2 단면에서는 채널이 게이트 전극의 전체를 둘러싸는 구조를 가질 수 있다. 따라서, 게이트 전극이 게이트 절연물을 사이에 두고 채널의 내측 전체 면에 대응하고 있다. 도 4에 도시한 바와 같이, 게이트 전극은 게이트 절연물을 사이에 두고 채널과 이격되며, 채널 을 둘러싸는 형상을 가질 수 있다. 게이트 절연물은 이와 같이 채널과 게이트 전극 사이를 절연하며, 누설 전류를 억제할 수 있다. 게이트 절연물은 게이트 전극과 소스 전극 사이 및 게 이트 전극과 드레인 전극 사이의 영역으로 연장되어 게이트 전극과 소스 전극 사이, 게이 트 전극과 드레인 전극 사이를 절연할 수 있다. 도 5를 참조하면, 채널은 제2 단면에서 단층 구조를 가질 수 있다. 제2 단면에서 제1 채널층(120A)이 기판 에 대해 수직한 방향(Z 방향)으로 이격되게 배치될 수 있다. 도 4와 비교할 때, 도 4에서 제1 채널층 (120A)의 일단과 타단 각각에 소스 전극과 드레인 전극 각각과 접하도록 구비되는 제3 채널층(120C) 및 제4 채널층(120D)을 포함하지 않을 수 있다. 즉, 게이트 절연물이 소스 전극 및 드레인 전극(16 0)과 직접 접할 수 있다. 도 6을 참조하면, 채널과 게이트 절연물 사이에 스페이서를 더 포함할 수 있다. 스페이서 는 소스 전극과 게이트 전극 사이 및 드레인 전극과 게이트 전극 사이에 구비될 수 있다. 스페이서는 소스 전극과 게이트 전극 사이 및 드레인 전극과 게이트 전극 사이를 절 연시키도록 구비될 수 있다. 스페이서는 절연 물질을 포함할 수 있다. 게이트 절연물에 의해 절연이 가능하나, 게이트 절연물의 절연성을 보완하기 위해 스페이서가 더 구비될 수 있다. 실시예에 따른 반도체 소자는 채널의 물질로 2차원 물질을 채용할 수 있다. 2차원 물질은 2차원 결정 구조를 가지는 반도체 물질을 의미하며, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다. 이러한 2차원 물질을 구성하는 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있다. 2차원 물질은 전기적 특성이 우수하며, 두께가 나노 스케일로 얇아지는 경우에도 그 특성이 크게 변하지 않고 높은 이동도(mobility)를 유지하기 때문에 다양한 소자에 응용될 수 있는 물질이다. 2차원 물질은 예를 들면, 그래핀, 흑린 및 전이금속 디칼코게나이드 중 적어도 하나를 포함할 수 있다. 그래핀은 탄소 원자들이 2차원적 으로 결합되어 육각형 벌집(hexagonal honeycomb) 구조를 가지는 물질로서 실리콘(Si)에 비해 높은 전기 이동도 및 우수한 열특성을 가지며, 화학적으로 안정하고, 표면적이 넓다는 장점을 가지고 있다. 그리고, 흑린은 검은 색의 인(phosphorous) 원자들이 2차원적으로 결합되어 있는 물질이다. TMD는 예를 들면, Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 중 하나의 전이금속과 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있다. TMD는 예컨대, MX2 로 표현될 수 있으며, 여기서, M은 전이금속을 나타내고, X는 칼코 겐 원소를 나타낸다. 예를 들면, M은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 등이 될 수 있고, X는 S, Se, Te 등이 될 수 있다. 따라서, 예를 들면 TDM는 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다. 대체적으로(alternatively), TMD는 MX2 로 표현되지 않을 수도 있다. 이 경 우 예를 들면, TMD는 전이금속인 Cu와 칼코겐 원소인 S의 화합물인 CuS을 포함할 수 있다. 한편, TMD는 비전이 금속(non-transition metal)을 포함하는 칼코게나이드 물질일 수도 있다. 비전이금속은, 예컨대, Ga, In, Sn, Ge, Pb 등을 포함할 수 있다. 이 경우, TMD는 Ga, In, Sn, Ge, Pb 등의 비전이금속과 S, Se, Te와 같은 칼코겐 원소의 화합물을 포함할 수 있다. 예를 들면, TMD는 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다. 이상과 같이, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있다. 그러나, 이상에서 언급된 물질들은 단지 예시적인 것이고, 그 밖에 다른 물질들이 TMD 물질로 사용될 수도 있다. 채널은 동일한 2차원 물질로 이루어질 수 있고 같은 두께를 가질 수 있다. 다만, 이에 한정되는 것은 아니 며, 채널은 다른 종류의 2차원 물질을 포함할 수 있고, 서로 다른 두께를 가질 수도 있다. 또는, 채널 은 단면에서는 서로 이격된 구조를 가지지만, 전체적인 입체적 구조에서는 서로 체인처럼 연결된 구조를가질 수 있다. 소스 전극 및 드레인 전극은 전기 전도성을 가지는 금속 물질을 포함할 수 있다. 예를 들어, 소스 전 극 및 드레인 전극은 마그네슘(Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 납(Pd), 은 (Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 란탄(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금 (Pt), 금(Au), 비스무스(Bi) 등과 같은 금속 또는 이들의 합금을 포함할 수 있다. 게이트 전극은 금속 물질 또는 도전성 산화물을 포함할 수 있다. 여기서, 금속 물질은 예를 들면, Au, Ti, TiN, TaN, W, Mo, WN, Pt 및 Ni로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다. 도전성 산화물은 예를 들면, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등을 포함할 수 있다. 또는, 게이트 전극은 소스 전극, 드레인 전극과 동일한 재질로 이루어질 수 있다. 게이트 절연물은 고유전율의 물질인, high-k 유전 물질을 포함할 수 있다. 게이트 절연물은 예를 들 어, 알루미늄 산화물, 하프늄 산화물, 지르코늄 하프늄 산화물, 란타늄 산화물 등을 포함할 수 있다. 다만, 이 에 한정되지는 않는다. 게이트 절연물은 강유전 물질(ferroelectric material)을 포함할 수 있다. 강유전 물질은 결정화된 물질 구조에서 단위셀(unit cell) 내 전하 분포가 non-centrosymmetric 하여 자발적인 전기 쌍극자(electric dipole)를 가지며, 즉, 자발 분극(spontaneous polarization)을 갖는다. 따라서, 강유전 물질은 외부 전기장이 없는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는다. 또한, 외부 전기장에 의해 분극의 방향이 도메인 단위로 바뀔(switching) 수 있다. 이러한 강유전 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있지만, 이는 예시적인 것이다. 또한, 필요에 따라 강 유전 물질은 도펀트를 더 포함할 수도 있다. 게이트 절연물이 강유전 물질을 포함하는 경우, 반도체 소자는 예를 들면, 로직 소자 또는 메모리 소 자 등으로 적용될 수 있다. 게이트 절연물이 강유전 물질을 포함하는 경우에는 음의 커패시턴스(negative capacitance) 효과에 의해 서브문턱 스윙(SS; subthreshold swing)을 낮출 수 있으므로, 반도체 소자의 사이즈를 줄이면서 성능을 향상시킬 수 있다. 게이트 절연물은 high-k 물질 및 강유전 물질을 포함하는 복층 구조를 가질 수도 있다. 게이트 절연물 은 실리콘 질화물 등과 같은 전하 구속 물질(charge trapping layer)을 포함함으로써 반도체 소자는 메모리 특성을 가지는 메모리 트랜지스터로 동작할 수 있다. 실시예에 따른 반도체 소자는 채널 물질로 2차원 물질을 채용하여, 채널의 두께가 수 nm 이하로 줄어 들게 되더라도 높은 전자 이동도(electron mobility)를 유지할 수 있다. 또한, 실시예에 따른 반도체 소자(10 0)는 주름진 채널 구조를 채용하여, 단위 면적 대비 채널의 유효 폭(effective width)이 클 수 있다. 또한, 실 시예에 따른 반도체 소자는 게이트 전극이 채널을 둘러싸는 GAA 구조를 가지므로, 온 커런트(on current) 가 증가하여 반도체 소자의 성능이 개선될 수 있다. 예시적인 실시 예에 따른 반도체 소자는 모바일, 인공지능(AI), 5G 통신 장비, 전장, 사물인터넷(IoT) 등 고성능과 저전력을 요구하는 다양한 전자 장치에 적용 될 수 있다. 도 7은 예시적인 다른 실시예에 따른 반도체 소자의 채널 및 게이트 전극의 개략적인 구조를 보이는 사시도이다. 도 2를 참조하여 설명한다. 이하에서 도 1 내지 도 6을 참조하여 설명한 반도체 소자의 각 구 성 요소와 동일한 이름을 가지는 구성 요소는 실질적으로 동일한 기능과 동작을 하므로, 여기서는 그 상세한 설 명을 생략하며, 차이점 위주로 설명하기로 한다. 도 7을 참조하면, 기판에 채널이 구비될 수 있다. 도 7에서도 도 2와 마찬가지로 채널은 주름진 구조를 가질 수 있으나, 그 방향이 다를 수 있다. 채널은 복수의 제1 채널층(220A) 및 복수의 제2 채널층 (220B)을 포함할 수 있다. 복수의 제1 채널층(220A)은 기판과 평행한 방향으로 서로 이격되게 배치될 수 있다. 복수의 제1 채널층(220A) 각각은 예를 들어, 도 7과 같이 기판의 일면과 수직으로 구비될 수 있다. 복수의 제2 채널층(220B)은 복수의 제1 채널층(220A) 사이에 구비될 수 있다. 복수의 제2 채널층(220B)은 복수 의 제1 채널층(220A)과 수직한 방향으로 구비될 수 있다. 복수의 제2 채널층(220B)은 복수의 제1 채널층(220A) 의 일단과 타단에 교번하여 구비될 수 있다. 채널에 게이트 전극이 구비될 수 있다. 게이트 전극은 채널을 둘러싸도록 구비될 수 있다. 즉, 게이트 전극은 복수의 제1 채널층(220A) 및 복수의 제2 채널층(220B)으로 이루어진 채널의 전체변을 둘러싸도록 구비될 수 있다. 본 실시 예 또한 이른바, GAA 구조를 가질 수 있다. 복수의 제1 채널층(220 A)의 일면과 타면 모두가 게이트 전극에 의하여 둘러싸일 수 있고, 복수의 제2 채널층(220B)의 일면과 타 면 모두가 게이트 전극에 의하여 둘러싸일 수 있다. 예를 들어, 제1 채널층(220A)의 Y 방향과 그 반대 방 향 모두 게이트 전극에 의하여 둘러싸일 수 있고, 제2 채널층(220B)의 Z 방향과 그 반대 방향 모두 게이트 전극에 의하여 둘러싸일 수 있다, 도 8은 도 7의 반도체 소자에 대한 Ⅰ'-Ⅰ' 단면도이고, 도 9 내지 도 10은 도 7의 반도체 소자에 대한 서로 다 른 Ⅱ'-Ⅱ' 단면도이며, 도 11 내지 도 12는 도 7의 반도체 소자에 대한 서로 다른 Ⅲ'-Ⅲ' 단면도이다. Ⅰ'-Ⅰ' 단면은 기판에 대해 수직한 방향(도면 상 Z 방향)으로 소스 전극과 드레인 전극 사이를 가로질러(도면 상 Y 방향) 자른 단면을 나타낼 수 있다. Ⅱ'-Ⅱ' 단면은 기판과 멀리 구비된 제2 채널층 (220B)에 대하여 기판에 대해 수직한 방향(도면 상 Z 방향)으로 소스 전극에서 드레인 전극으로 가로질러(도면 상 X 방향) 자른 단면을 나타낼 수 있다. Ⅲ'-Ⅲ' 단면은 기판과 가까이 구비된 제2 채널층 (220B)에 대하여 기판에 대해 수직한 방향(도면 상 Z 방향)으로 소스 전극에서 드레인 전극으로 가로질러(도면 상 X 방향) 자른 단면을 나타낼 수 있다. 여기서, 기판이 완전한 평면이 아닐 수 있으므로, 수직한 방향은 실질적인 수직 방향뿐만 아니라 대체적인 수직 방향을 포함할 수 있다. 이하에서는, 도 2 내지 도 5와의 차이점을 중심으로 서술한다. 도 8을 참조하면, 도 7에서 설명한 것과 같이 채널은 주름진 구조를 가질 수 있다. 복수의 제1 채널층 (220A)은 제2 방향(Y 방향)으로 이격하여 구비될 수 있고, 제1 채널층(220A) 각각은 기판에 대하여 수직한 방향(Z 방향)으로 구비될 수 있다. 복수의 제2 채널층(220B)은 복수의 제1 채널층(220A) 사이에 구비될 수 있고, 복수의 제2 채널층(220B)은 복수의 제1 채널층(220A)과 수직한 방향으로 구비될 수 있다. 복수의 제2 채 널층(220B)은 복수의 제1 채널층(220A)의 일단과 타단에 교번하여 구비될 수 있다. 채널과 게이트 전극 사이에 게이트 절연물이 구비될 수 있다. 게이트 절연물에 게이트 전 극이 구비될 수 있다. 채널에 게이트 절연물이 구비되고, 게이트 절연물에 게이트 전극 이 구비될 수 있다. 게이트 전극이 채널의 전체 변을 둘러싸고 있어 GAA 구조를 가질 수 있다. 채널과 게이트 전극 사이에 게이트 절연물이 구비될 수 있다. 게이트 절연물에 게이트 전극이 구비될 수 있다. 게이트 전극이 게이트 절연물을 사이에 두고 제1 채널층(220A)의 양쪽 면 및 제2 채널층(220 B)의 양쪽 면 모두에 구비될 수 있다. 도 9 및 도 10을 참조하면, 채널은 소스 전극과 드레인 전극 사이에 연결되어 소스 전극과 드레인 전극 사이에 전류가 흐르는 통로가 될 수 있다. 채널은 소스 전극과 드레인 전극에 직접적으로 접촉될 수 있다. 하지만, 채널이 여기에 한정되는 것은 아니고, 채널이 다른 매개체를 통 해 소스 전극과 드레인 전극에 연결되는 것도 가능하다. 제2 채널층(220B)은 기판에 대해 수직한 방향(Z 방향)으로 기판과 이격되게 구비될 수 있다. 채널 은 제2 채널층(220B)의 일단에 소스 전극과 접하도록 구비되는 제3 채널층(220C)을 포함할 수 있다. 게이트 절연물이 채널 내측에 구비되고, 게이트 절연물 내측에 게이트 전극이 구비될 수 있다. 채널은 제2 채널층(220B)의 타단에 드레인 전극과 접하도록 구비되는 제4 채널층(220D)을 포함 할 수 있다. 또한, 도 9의 제2 채널층(220B)은 도 10의 제2 채널층(220B)에 비하여 기판과 멀게 구비될 수 있고, 도 10의 제2 채널층(220B)은 도 9의 제2 채널층(220B)에 비하여 기판과 가깝게 구비될 수 있다. 도 11 및 도 12를 참조하면, 도 11의 제2 채널층(220B)은 도 12의 제2 채널층(220B)에 비하여 기판과 멀게 구비될 수 있고, 도 11의 제2 채널층(220B)은 도 12의 제2 채널층(220B)에 비하여 기판과 가깝게 구비될 수 있다. 도 11 및 도 12에서는 도 9 및 도 10과 비교할 때 제2 채널층(220B)의 일단과 타단 각각에 소스 전극 과 드레인 전극 각각과 접하도록 구비되는 제3 채널층(220C) 및 제4 채널층(220D)을 포함하지 않을 수 있다. 즉, 게이트 절연물이 소스 전극 및 드레인 전극과 직접 접할 수 있다. 도 13은 또 다른 예시적인 실시 예에 따른 반도체 소자를 도시한 도면이다. 도 2와의 차이점을 중심으로 서술한 다. 도 13을 참조하면, 채널은 주름진 구조를 가질 수 있다. 채널은 복수의 제1 채널층(320A), 복수의 제 2 채널층(320B), 복수의 제3 채널층(320C), 복수의 제4 채널층(320D), 및 중앙 채널층(320E)을 포함할 수 있다.복수의 제1 채널층(320A) 및 복수의 제3 채널층(320C)은 중앙 채널층(320E)의 중심을 기준으로 대칭적으로 구비 될 수 있다. 복수의 제1 채널층(320A) 각각은 중앙 채널층(320E)의 중심을 기준으로 제2 방향(Y 방향)을 따라 일정 간격 이격하여 구비될 수 있다. 복수의 제3 채널층(320C) 각각은 중앙 채널층(320E)의 중심을 기준으로 제 2 방향(Y 방향)의 반대 방향을 따라 일정 간격 이격하여 구비될 수 있다. 복수의 제1 채널층(320A)은 서로 제3 방향(Z 방향)을 따라 이격하여 구비될 수 있고, 복수의 제3 채널층(320C)은 서로 제3 방향(Z 방향)을 따라 이격 하여 구비될 수 있다. 복수의 제1 채널층(320A)과 복수의 제3 채널층(320C)은 제3 방향(Z 방향)에서 서로 같은 레벨에 구비될 수 있다. 복수의 제2 채널층(320B, 320D) 각각은 복수의 제1 채널층(320A) 사이에 구비될 수 있고, 복수의 제2 채널층 (320B, 320D)은 복수의 제1 채널층(320A, 320C)과 수직한 방향으로 구비될 수 있다. 복수의 제2 채널층(320B)은 복수의 제1 채널층(320A)의 일단과 타단에 교번하여 구비될 수 있고, 복수의 제4 채널층(320D)은 복수의 제3 채 널층(320C)의 일단과 타단에 교번하여 구비될 수 있다. 복수의 제2 채널층(320B)과 복수의 제4 채널층(320D)은 중앙 채널층(320E)의 중심을 기준으로 대칭적으로 구비될 수 있다. 채널은 2차원 물질을 포함할 수 있다. 2차원 물질은 그래핀, 흑린, 포스포린, 전이금속 디칼코게나이드 또 는 이들의 조합을 포함할 수 있다. 전이금속 디칼코게나이드는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb으로 이루어진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함할 수 있다. 예를 들어, 2차원 물질은 MoS2, MoSe2, MoTe2, WS2 또는 이들의 조 합을 포함할 수 있다. 2차원 물질은 밴드갭이 0.1eV 이상일 수 있다. 게이트 전극이 채널의 전체 변을 둘러싸고 있어 GAA 구조를 가질 수 있다. 채널과 게이트 전극 사이에 게이트 절연물이 구비될 수 있다. 게이트 절연물에 게이트 전극이 구비될 수 있다. 게이트 전극이 게이트 절연물을 사이에 두고 제1 채널층(320A), 제2 채널층(320B), 제3 채널층 (320C) 및 제4 채널층(320D)의 양쪽 면 모두에 구비될 수 있다. 도 13에는 복수의 제1 채널층(320A) 중 기판에 가장 가까운 제1 채널층(320A)과, 복수의 제3 채널층(320C) 중 기판에 가장 가까운 제3 채널층(320C)이 기판과 일정 간격 이격하여 구비되는 것으로 도시되었으 나, 기판과 접촉하도록 구비될 수 있다. 이 경우, 게이트 전극은 게이트 절연물을 사이에 두고 복수의 제1 채널층(320A) 중 기판에 가장 가까운 제1 채널층(320A)과, 복수의 제3 채널층(320C) 중 기판 에 가장 가까운 제3 채널층(320C)의 양쪽 면 중 일면에만 구비될 수도 있다. 도 14는 도 13의 반도체 소자에 대한 Ⅰ-Ⅰ\" 단면도이다. 도 14를 참조하면, 도 13에서 설명한 것과 같이 채널은 주름진 구조를 가질 수 있다. 채널은 복수의 제1 채널층(320A), 복수의 제2 채널층(320B), 복수의 제3 채널층(320C), 복수의 제4 채널층(320D), 및 중앙 채 널층(320E)을 포함할 수 있다. 복수의 제2 채널층(320B) 각각은 복수의 제1 채널층(320A) 사이에 구비될 수 있고, 복수의 제2 채널층(320B)은 복수의 제1 채널층(320A)과 수직한 방향으로 구비될 수 있다. 복수의 제2 채널층(320B)은 복수의 제1 채널층 (320A)의 일단과 타단에 교번하여 구비될 수 있다. 제1 채널층(320A)의 길이는 제2 채널층(320B)의 길이보다 길 수 있다. 예를 들어, 제1 채널층(320A)의 길이는 대략 2nm 이상 500 nm 이하일 수 있다.또는, 제1 채널층(320 A)의 길이는 대략 5 nm 이상 250 nm 이하일 수 있다. 예를 들어, 제2 채널층(320B)의 길이는 대략 1 nm 이상 50 nm 이하일 수 있다. 또는, 제2 채널층(320B)의 길이는 1 nm 이상 25 nm 이하일 수 있다. 복수의 제4 채널층(320D) 각각은 복수의 제3 채널층(320C) 사이에 구비될 수 있고, 복수의 제4 채널층(320D)은 복수의 제3 채널층(320C)과 수직한 방향으로 구비될 수 있다. 복수의 제4 채널층(320D)은 복수의 제3 채널층 (320C)의 일단과 타단에 교번하여 구비될 수 있다. 제3 채널층(320C)의 길이는 제2 채널층(320B)의 길이보다 길 수 있다. 예를 들어, 제3 채널층(320C)의 길이는 대략 2 nm 이상 500 nm 이하일 수 있다. 또는, 제3 채널층 (320C)의 길이는 대략 5 nm 이상 250 nm 이하일 수 있다. 예를 들어, 제4 채널층(320D)의 길이는 대략 1 nm 이 상 50 nm 이하일 수 있다. 또는, 제4 채널층(320D)의 길이는 1 nm 이상 25 nm 이하일 수 있다. 게이트 전극이 채널의 전체 변을 둘러싸고 있어 GAA 구조를 가질 수 있다. 채널과 게이트 전극 사이에 게이트 절연물이 구비될 수 있다. 게이트 절연물에 게이트 전극이 구비될 수 있다. 게이트 전극이 게이트 절연물을 사이에 두고 제1 채널층(320A), 제2 채널층(320B), 제3 채널층 (320C), 제4 채널층(320D), 및 중앙 채널층(320E)의 양쪽 면 모두에 구비될 수 있다. 도 15 내지 도 17은 도 13의 반도체 소자에 대한 서로 다른 Ⅱ-Ⅱ\" 단면도이다. 도 15를 참조하면, 도 13의 Ⅱ”-Ⅱ” 단면에서 도 15의 기판, 채널, 게이트 전극, 게이트 절연 물, 소스 전극, 및 드레인 전극은 도 4의 기판, 채널, 게이트 전극, 게이트 절 연물, 소스 전극, 및 드레인 전극과 동일 내지 유사하게 구비될 수 있다. 도 16을 참조하면, 도 13의 Ⅱ”-Ⅱ” 단면에서 도 16의 기판, 채널, 게이트 전극, 게이트 절연 물, 소스 전극, 및 드레인 전극은 도 4의 기판, 채널, 게이트 전극, 게이트 절 연물, 소스 전극, 및 드레인 전극과 동일 내지 유사하게 구비될 수 있다 도 17을 참조하면, 도 13의 Ⅱ”-Ⅱ” 단면에서 도 16의 기판, 채널, 게이트 전극, 게이트 절연 물, 소스 전극, 드레인 전극 및 스페이서는 도 4의 기판, 채널, 게이트 전극 , 게이트 절연물, 소스 전극, 드레인 전극 및 스페이서와 동일 내지 유사하게 구비될 수 있다. 다음은 예시적인 실시 예에 따른 반도체 소자 제조 방법에 대해 설명한다. 편의상 도 3을 기준으로 설명한다. 도 18을 참조하면, 기판에 제1 희생층과 제2 희생층을 교대로 적층하고 패터닝할 수 있다. 기 판은 절연성 기판일 수 있고, 또는, 표면에 절연층이 형성된 반도체 기판일 수 있다. 반도체 기판은 예를 들면, Si, Ge, SiGe 또는 Ⅲ-V 족 반도체 물질 등을 포함할 수 있다. 기판은 예를 들어, 표면에 실리콘 산 화물이 형성된 실리콘 기판일 수 있으며, 다만, 이에 한정되는 것은 아니다. 제1 희생층과 제2 희생층 은 에칭가스나 에칭액에 따라 선택적으로 제거할 수 있는 물질들로 구성될 수 있다. 제1 희생층은 질소를 포함할 수 있고, 제2 희생층은 산소를 포함할 수 있다. 도 19를 참조하면, 소스 전극과 드레인 전극을 형성한 이후에 제2 희생층만을 선택적으로 제거 하고 제1 희생층만을 남긴다. 도 20을 참조하면, 제1 희생층에 채널을 증착할 수 있다. 채널 은 CVD(Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 공정에 의해 형성될 수 있다. 채널은 복수의 제1 채널층(120A) 및 복수의 제2 채널층 (120B)을 포함하고, 복수의 제2 채널층(120B)은 복수의 제1 채널층(120A) 사이에 복수의 제1 채널층(120A)에 수 직하도록 구비될 수 있다. 제2 채널층(120B)은 복수의 제1 채널층(120A)의 일단과 타단에 교번하여 구비될 수 있다. 복수의 제1 채널층(120A)은 도 3과 같이 기판에 평행하게 구비될 수 있다. 또는, 복수의 제1 채널층 (120A)은 도 5에서처럼 기판에 수직으로 구비될 수도 있다. 채널은 예를 들어, 2차원 물질로 형성될 수 있다. 2차원 물질은 그래핀, 흑린, 포스포린, 전이금속 디칼코게나이드 또는 이들의 조합을 포함할 수 있다. 전이금속 디칼코게나이드는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb으로 이루어진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함할 수 있다. 예를 들어, 2차원 물질은 MoS2, MoSe2, MoTe2, WS2 또는 이들의 조합을 포함할 수 있다. 2차원 물질은 밴드갭이 0.1eV 이상일 수 있다. 2차원 물질은 수 나노미터의 두께를 가지고 증착될 수 있다. 채널을 2차원 물 질로 형성할 때 채널의 두께가 매우 얇아 형성하기 어려우나, 본 실시 예와 같이 제1 희생층에 채널(12 0)을 형성함으로써 용이하게 2차원 물질을 얇게 증착할 수 있다. 제1 희생층이 채널을 지지하는 역 할을 할 수 있다. 이때, 제1 희생층에 채널을 형성한 후에 도 21에서와 같이 채널의 제1 방향 (X 방향) 양단에 추가적으로 채널을 형성하고, 소스 전극과 드레인 전극을 형성할 수 있다. 또 는, 도 22에서와 같이 채널의 제1 방향(X 방향) 양단에 추가적으로 채널을 형성하지 않고 소스 전극 과 드레인 전극을 형성할 수도 있다. 도 23을 참조하면, 제1 희생층을 선택적으로 제거하고 채 널을 남긴다. 이때, 제1 희생층이 제거되더라도 채널은 소스 전극과 드레인 전극에 의하여 지지될 수 있다. 도 24를 참조하면, 채널에 게이트 절연물을 증착할 수 있다. 게이트 절연물 은 CVD, MOCVD 또는 ALD 방법에 의해 증착될 수 있다. 도 25를 참조하면, 게이트 절연물에 게이트 전 극을 증착할 수 있다. 게이트 전극은 게이트 절연물을 사이에 두고 복수의 제1 채널층(120A)의 일면과 타면 및 복수의 제2 채널층(120B)의 일면과 타면 모두에 구비될 수 있다. 예를 들어, 제1 채널층(120A) 의 Z 축 방향과 그 반대 방향 모두 게이트 전극에 의하여 둘러싸일 수 있고, 제2 채널층(120B)의 Y축 방향 과 그 반대 방향 모두 게이트 전극에 의하여 둘러싸일 수 있다. 도 26은 예시적인 일 실시예에 의한 전자소자를 보여준다. 일 예에서, 전자소자는 메모리 소자일 수 있다. 도 26을 참조하면, 전자소자는 스위칭 소자와 이에 연결된 데이터 저장부를 포함한다. 일 예 에서, 스위칭 소자는 반도체 소자를 포함할 수 있다. 일 예에서, 스위칭 소자는 상술한 예시적인 실시예들에 의한 반도체 소자들 중 하나를 포함할 수 있다. 일 예에서, 데이터 저장부는 휘발성이나 비휘 발성 메모리 소자에 사용되는 데이터 저장유닛을 포함할 수 있다. 데이터 저장부는 커패시터를 포함할 수 도 있고, 자기저항층이나 상변화층을 포함할 수도 있다. 다음에는 예시적인 실시예에 의한 전자장치(들)에 대해 설명한다. 예시적인 실시예에 의한 전자장치(들)는 앞에 서 설명한 예시적인 실시예들에 의한 반도체 소자나 전자소자를 포함할 수 있다. 도 27은 예시적인 일 실시예에 의한 전자장치로써, 디스플레이 구동 집적회로(display driver IC: DDI) 및 DDI를 구비하는 디스플레이 장치의 개략적인 블록 다이어그램이다. 도 27을 참조하면, DDI는 제어부 (controller), 파워 공급 회로부 (power supply circuit), 드라이버 블록 (driver block), 및 메모리 블록 (memory block)을 포함할 수 있다. 제어부 는 중앙 처리 장치 (main processing unit: MPU)로부터 인가되는 명령을 수신하여 디코딩하고, 상기 명령 에 따른 동작을 구현하기 위해 DDI의 각 블록들을 제어한다. 파워 공급 회로부는 제어부의 제어에 응답하여 구동 전압을 생성한다. 드라이버 블록은 제어부의 제어에 응답하여 파워 공급 회 로부에서 생성된 구동 전압을 이용하여 디스플레이 패널를 구동한다. 디스플레이 패널은 액 정 디스플레이 패널 (liquid crystal display panel) 또는 플라즈마 디스플레이 패널 (plasma display panel) 일 수 있다. 메모리 블록은 제어부로 입력되는 명령 또는 제어부로부터 출력되는 제어 신호 들을 일시적으로 저장하거나, 필요한 데이터들을 저장하는 블록으로서, 휘발성 메모리(예, RAM) 및/또는 비휘발 성 메모리를 포함할 수 있다. 일 예에서 제어부는 상술한 예시적인 일 실시예에 의한 전자소자(예, 도 26 의 전자소자)를 포함할 수 있다. 일 예에서, DDI에 포함된 상기 부들 및/또는 블록들은 스위칭 소 자를 포함할 수 있고, 상기 스위칭 소자는 상술한 예시적인 실시예들에 의한 반도체 소자들 중 하나를 포함할 수 있다. 도 28은 예시적인 다른 실시예에 따른 전자장치로써, 전자 시스템을 나타낸 블록 다이어그램이다. 도 28을 참조하면, 전자 시스템은 메모리 및 메모리 컨트롤러를 포함한다. 메모리 컨트롤러 는 호스트의 요청에 응답하여 메모리로부터의 데이터 독출 및/또는 메모리로의 데이터 기입을 위하여 메모리를 제어할 수 있다. 일 예에서, 메모리는 상술한 예시적인 실시예에 의한 전자소자(예, 도 26의 전자소자를 포함할 수 있다. 일 예에서, 전자 시스템의 메모리 및 메모리 콘트롤러는 스위칭 소자를 포함할 수 있 고, 상기 스위칭 소자는 상술한 예시적인 실시예들에 의한 반도체 소자들 중 하나를 포함할 수 있다. 도 29는 예시적인 또 다른 실시예에 따른 전자장치로써, 전자 시스템의 블록 다이어그램이다. 도 29를 참조하면, 전자 시스템은 무선 통신 장치, 또는 무선 환경 하에서 정보를 전송 및/또는 수신할 수 있는 장치를 구성할 수 있다. 전자 시스템은 컨트롤러, 입출력 장치 (I/O), 메모리 , 및 무선 인터페이스를 포함하며, 이들은 각각 버스를 통해 상호 연결되어 있다. 컨트롤러는 마이크로프로세서 (microprocessor), 디지탈 신호 프로세서, 또는 이들과 유사한 처리 장치 중 적어도 하나를 포함할 수 있다. 입출력 장치는 키패드 (keypad), 키보드 (keyboard), 또는 디스플레이 (display) 중 적어도 하나를 포함할 수 있다. 메모리는 컨트롤러에 의해 실행된 명령을 저장하는 데 사용될 수 있다. 예를 들면, 메모리는 유저 데이타(user data)를 저장하는 데 사용될 수 있다. 일 예에서, 메모리는 상술한 예시적인 실시예에 의한 전자소자(예, 도 26의 전자소자)를 포함할 수 있다. 일 예에서, 전자 시스템에 포함된 구성요소들(1910, 1920, 1930, 1940)은 스위칭 소자를 포함할 수 있고, 상기 스위칭 소자는 상술한 예시적인 실시예들에 의한 반도체 소자들 중 하나를 포함할 수 있다. 전자 시스템은 무선 커뮤니케이션 네트워크를 통해 데이터를 전송/수신하기 위하여 무선 인터페이스 를 이용할 수 있다. 무선 인터페이스는 안테나 및/또는 무선 트랜시버 (wireless transceiver)를 포함할 수 있다. 일부 실시예에서, 전자 시스템은 제3 세대 통신 시스템, 예를 들면, CDMA(code division multiple access), GSM (global system for mobile communications), NADC (north American digital cellular), E-TDMA (extended-time division multiple access), 및/또는 WCDMA (wide band code divisionmultiple access)와 같은 제3 세대 통신 시스템의 통신 인터페이스 프로토콜에 사용될 수 있다. 도 30은 예시적인 또 다른 실시예에 따른 전자장치의 개략적인 구성을 보이는 블록도이다. 도 30을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(근거리 무선 통신 네트워크 등)를 통하여 다른 전자 장치와 통신하거나, 또는 제2 네트워크(원거리 무선 통신 네트워크 등)를 통하여 또 다른 전자 장치 및/또는 서버와 통신할 수 있다. 전자 장치는 서버를 통하 여 전자 장치와 통신할 수 있다. 전자 장치는 프로세서, 메모리, 입력 장치, 음향 출력 장치, 표시 장치, 오디오 모듈, 센서 모듈, 인터페이스, 햅틱 모듈 , 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈, 및/또는 안테나 모듈을 포함할 수 있다. 전자 장치에는, 이 구성요소들 중 일부(표시 장치 등)가 생략되거나, 다른 구성요소가 추가될 수 있다. 이 구성요소들 중 일부는 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈의 지문 센서나 또는, 홍채 센서, 조도 센서 등은 표시 장치(디 스플레이 등)에 매립된(embedded) 형태로 구현될 수 있다. 프로세서는, 소프트웨어(프로그램 등)를 실행하여 프로세서에 연결된 전자 장치 중 하 나 또는 복수개의 다른 구성요소들(하드웨어, 소프트웨어 구성요소 등)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 데이터 처리 또는 연산의 일부로, 프로세서는 다른 구성요소(센서 모듈 , 통신 모듈 등)로부터 수신된 명령 및/또는 데이터를 휘발성 메모리에 로드하고, 휘발성 메 모리에 저장된 명령 및/또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 프로세서는 메인 프로세서(중앙 처리 장치, 어플리케이션 프로세서 등) 및 이와 독립적으로 또는 함께 운영 가능한 보조 프로세서(그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 커뮤니케이션 프로세서 등)를 포함할 수 있다. 보조 프로세서는 메인 프로세서보다 전력을 작게 사 용하고, 특화된 기능을 수행할 수 있다. 보조 프로세서는, 메인 프로세서가 인액티브 상태(슬립 상태)에 있는 동안 메인 프로세서를 대신하여, 또는 메인 프로세서가 액티브 상태(어플리케이션 실행 상태)에 있는 동안 메인 프로세서(222 1)와 함께, 전자 장치의 구성요소들 중 일부 구성요소(표시 장치, 센서 모듈, 통신 모듈 등)와 관련된 기능 및/또는 상태를 제어할 수 있다. 보조 프로세서(이미지 시그널 프로세서, 커뮤 니케이션 프로세서 등)는 기능적으로 관련 있는 다른 구성 요소(카메라 모듈, 통신 모듈 등)의 일 부로서 구현될 수도 있다. 메모리는, 전자 장치의 구성요소(프로세서, 센서모듈 등)가 필요로 하는 다양한 데이 터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(프로그램 등) 및, 이와 관련된 명령에 대한 입력 데이터 및/또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 및/또는 비휘발성 메모리 를 포함할 수 있다. 비휘발성 메모리는 내장 메모리과 외장 메모리을 포함할 수 있다. 일 예에서, 메모리는 상술한 예시적인 실시예에 의한 전자소자(예, 도 26의 전자소자)를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로 저장될 수 있으며, 운영 체제, 미들 웨어 및/또는 어플리케이션을 포함할 수 있다. 입력 장치는, 전자 장치의 구성요소(프로세서 등)에 사용될 명령 및/또는 데이터를 전자 장 치의 외부(사용자 등)로부터 수신할 수 있다. 입력 장치는, 마이크, 마우스, 키보드, 및/또는 디지 털 펜(스타일러스 펜 등)을 포함할 수 있다. 음향 출력 장치는 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 장치는, 스피 커 및/또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용 될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 리시버는 스피커의 일부로 결합되어 있거나 또는 독립된 별도의 장치로 구현될 수 있다. 표시 장치는 전자 장치의 외부로 정보를 시각적으로 제공할 수 있다. 표시 장치는, 디스플레 이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 표시 장치 는 터치를 감지하도록 설정된 터치 회로(Touch Circuitry), 및/또는 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(압력 센서 등)를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 오디오 모듈은, 입력 장치를 통해 소리를 획득하거나, 음향 출력 장치, 및/또는 전자 장치와 직접 또는 무선으로 연결된 다른 전자 장치(전자 장치 등)의 스피커 및/또는 헤드폰을 통해 소리를 출력 할 수 있다. 센서 모듈은 전자 장치의 작동 상태(전력, 온도 등), 또는 외부의 환경 상태(사용자 상태 등)를 감 지하고, 감지된 상태에 대응하는 전기 신호 및/또는 데이터 값을 생성할 수 있다. 센서 모듈은, 지문 센 서, 가속도 센서, 위치 센서, 3D 센서등을 포함할 수 있고, 이 외에도 홍채 센서, 자 이로 센서, 기압 센서, 마그네틱 센서, 그립 센서, 근접 센서, 컬러 센서, IR(Infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 및/또는 조도 센서를 포함할 수 있다. 3D 센서는 피사체에 소정의 광을 조사하고 피사체에서 반사된 광을 분석하여 피사체의 형상, 움직임 등을 센싱하는 것으로, 메타 광학 소자를 구비할 수 있다. 인터페이스는 전자 장치가 다른 전자 장치(전자 장치 등)와 직접 또는 무선으로 연결되기 위 해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 인터페이스는, HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus) 인터페이스, SD카드 인터페이스, 및/또는 오디 오 인터페이스를 포함할 수 있다. 연결 단자는, 전자 장치가 다른 전자 장치(전자 장치 등)와 물리적으로 연결될 수 있는 커넥 터를 포함할 수 있다. 연결 단자는, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 및/또는 오디오 커넥터 (헤드폰 커넥터 등)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(진동, 움직임 등) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈은, 모터, 압전 소자, 및/또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 카메라 모듈은 하나 이상의 렌즈를 포함하 는 렌즈 어셈블리, 이미지 센서들, 이미지 시그널 프로세서들, 및/또는 플래시들을 포함할 수 있다. 카메라 모 듈에 포함된 렌즈 어셈블리는 이미지 촬영의 대상인 피사체로부터 방출되는 빛을 수집할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 전력 관리 모듈은, PMIC(Power Management Integrated Circuit)의 일부로서 구현될 수 있다. 배터리는 전자 장치의 구성 요소에 전력을 공급할 수 있다. 배터리는, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 및/또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 다른 전자 장치(전자 장치, 전자 장치, 서버 등)간의 직접(유선) 통신 채널 및/또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있 다. 통신 모듈은 프로세서(어플리케이션 프로세서 등)와 독립적으로 운영되고, 직접 통신 및/또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 통신 모듈은 무선 통신 모 듈(셀룰러 통신 모듈, 근거리 무선 통신 모듈, GNSS(Global Navigation Satellite System 등) 통신 모듈) 및/또는 유선 통신 모듈(LAN(Local Area Network) 통신 모듈, 전력선 통신 모듈 등)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(블루투스, WiFi Direct 또는 IrDA(Infrared Data Association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(셀룰러 네트워크, 인 터넷, 또는 컴퓨터 네트워크(LAN, WAN 등)와 같은 원거리 통신 네트워크)를 통하여 다른 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(단일 칩 등)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(국제 모바일 가입자 식별자(IMSI) 등)를 이용하여 제1 네트워크 및/또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 및 인증할 수 있다. 안테나 모듈은 신호 및/또는 전력을 외부(다른 전자 장치 등)로 송신하거나 외부로부터 수신할 수 있다. 안테나는 기판(PCB 등) 위에 형성된 도전성 패턴으로 이루어진 방사체를 포함할 수 있다. 안테나 모듈은 하나 또는 복수의 안테나들을 포함할 수 있다. 복수의 안테나가 포함된 경우, 통신 모듈에 의해 복수의 안테나들 중에서 제1 네트워크 및/또는 제2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방 식에 적합한 안테나가 선택될 수 있다. 선택된 안테나를 통하여 통신 모듈과 다른 전자 장치 간에 신호 및/또는 전력이 송신되거나 수신될 수 있다. 안테나 외에 다른 부품(RFIC 등)이 안테나 모듈의 일부로 포함될 수 있다. 구성요소들 중 일부는 주변 기기들간 통신 방식(버스, GPIO(General Purpose Input and Output), SPI(Serial Peripheral Interface), MIPI(Mobile Industry Processor Interface) 등)을 통해 서로 연결되고 신호(명령, 데 이터 등)를 상호 교환할 수 있다. 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치 간에 송신 또는 수신될 수 있다. 다른 전자 장치들(2202, 2204)은 전자 장치와 동일한 또는 다른 종류의 장치일 수 있다. 전자 장치에서 실행되는 동작들의 전부 또는 일부는 다른 전자 장치들(2202, 2204, 2208) 중 하나 이상의 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스 를 수행해야 할 때, 기능 또는 서비스를 자체적으로 실행시키는 대신에 하나 이상의 다른 전자 장치들에게 그 기능 또는 그 서비스의 일부 또는 전체를 수행하라고 요청할 수 있다. 요청을 수신한 하나 이상의 다른 전자 장 치들은 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 이를 위하여, 클라우드 컴퓨팅, 분산 컴퓨팅, 및/또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 네트워크 환경에서 적어도 전자 장치는 스위칭 소자(예, 반도체 소자)를 포함할 수 있고, 상기 스 위칭 소자는 상술한 예시적인 실시예들에 의한 반도체 소자들 중 하나를 포함할 수 있다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람 직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아 니고, 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다. 예시적인 실시 예에 따른 반도체 소자는 초소형의 구조로 양호한 전기적 성능을 나타낼 수 있어 집적 회로 소자 에 적용될 수 있고, 소형화, 저전력, 고성능을 구현할 수 있다. 상술한 반도체 소자 및 반도체 소자 제조 방법은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하 다는 점을 이해할 것이다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한 정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 따라서 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2023-0131937", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 예시적인 실시 예에 따른 2차원 물질을 포함하는 반도체 소자의 사시도이다. 도 2는 예시적인 실시예에 따른 반도체 소자의 채널 및 게이트 전극의 개략적인 구조를 보이는 사시도이다. 도 3은 도 1의 Ⅰ-Ⅰ 단면도이다. 도 4 내지 도 6은 도 1의 서로 다른 Ⅱ-Ⅱ 단면도이다. 도 7은 예시적인 다른 실시예에 따른 반도체 소자의 채널 및 게이트 전극의 개략적인 구조를 보이는 사시도이다. 도 8은 도 7의 Ⅰ'-Ⅰ' 단면도이다. 도 9 및 도 11은 도 7의 Ⅱ'-Ⅱ' 단면도이다. 도 10 및 도 12는 도 7의 Ⅲ'-Ⅲ' 단면도이다.도 13은 예시적인 또 다른 실시예에 따른 반도체 소자의 채널 및 게이트 전극의 개략적인 구조를 보이는 사시도 이다. 도 14는 도 13의 Ⅰ\"-Ⅰ\" 단면도이다. 도 15 내지 도 17은 도 13의 Ⅱ\"-Ⅱ\" 단면도이다. 도 18 내지 도 25는 예시적인 실시 예에 따른 반도체 제조 방법을 도시한 것이다. 도 26은 예시적인 일 실시예에 의한 전자소자를 나타낸 블록도이다. 도 27 내지 도 30은 예시적인 실시예들에 의한 전자장치들을 나타낸 블록도이다."}
