TimeQuest Timing Analyzer report for Project_Main
Thu Jul 06 16:47:03 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'CLK_ADC:CLK_CHIA|temp'
 13. Hold: 'clk'
 14. Hold: 'CLK_ADC:CLK_CHIA|temp'
 15. Minimum Pulse Width: 'clk'
 16. Minimum Pulse Width: 'CLK_ADC:CLK_CHIA|temp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Project_Main                                       ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM240T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                   ;
; CLK_ADC:CLK_CHIA|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_ADC:CLK_CHIA|temp } ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+------------------------------------------------------------+
; Fmax Summary                                               ;
+-----------+-----------------+-----------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name            ; Note ;
+-----------+-----------------+-----------------------+------+
; 74.02 MHz ; 74.02 MHz       ; CLK_ADC:CLK_CHIA|temp ;      ;
; 82.78 MHz ; 82.78 MHz       ; clk                   ;      ;
+-----------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Setup Summary                                   ;
+-----------------------+---------+---------------+
; Clock                 ; Slack   ; End Point TNS ;
+-----------------------+---------+---------------+
; clk                   ; -16.165 ; -659.285      ;
; CLK_ADC:CLK_CHIA|temp ; -12.509 ; -354.999      ;
+-----------------------+---------+---------------+


+------------------------------------------------+
; Hold Summary                                   ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -1.175 ; -1.175        ;
; CLK_ADC:CLK_CHIA|temp ; 2.127  ; 0.000         ;
+-----------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------+
; Minimum Pulse Width Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -2.289 ; -2.289        ;
; CLK_ADC:CLK_CHIA|temp ; 0.234  ; 0.000         ;
+-----------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                ;
+---------+-------------------------------+------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                            ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -16.165 ; ADC:ADC_PORTMAP|temp_data[5]  ; UART:UART_PORTMAP|TX               ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 15.699     ;
; -15.875 ; ADC:ADC_PORTMAP|temp_data[7]  ; UART:UART_PORTMAP|TX               ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 15.409     ;
; -15.754 ; ADC:ADC_PORTMAP|temp_data[6]  ; UART:UART_PORTMAP|TX               ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 15.288     ;
; -15.249 ; ADC:ADC_PORTMAP|temp_data[4]  ; UART:UART_PORTMAP|TX               ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 14.783     ;
; -14.481 ; ADC:ADC_PORTMAP|temp_data[5]  ; LCD:LCD_PORTMAP|data_to_display[1] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 14.015     ;
; -14.360 ; ADC:ADC_PORTMAP|temp_data[7]  ; LCD:LCD_PORTMAP|data_to_display[1] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.894     ;
; -14.070 ; ADC:ADC_PORTMAP|temp_data[6]  ; LCD:LCD_PORTMAP|data_to_display[1] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.604     ;
; -14.016 ; ADC:ADC_PORTMAP|temp_data[5]  ; LCD:LCD_PORTMAP|data_to_display[3] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.550     ;
; -13.895 ; ADC:ADC_PORTMAP|temp_data[7]  ; LCD:LCD_PORTMAP|data_to_display[3] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.429     ;
; -13.756 ; ADC:ADC_PORTMAP|temp_data[5]  ; LCD:LCD_PORTMAP|data_to_display[2] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.290     ;
; -13.734 ; ADC:ADC_PORTMAP|temp_data[4]  ; LCD:LCD_PORTMAP|data_to_display[1] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.268     ;
; -13.699 ; ADC:ADC_PORTMAP|temp_data[5]  ; LCD:LCD_PORTMAP|data_to_display[0] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.233     ;
; -13.605 ; ADC:ADC_PORTMAP|temp_data[6]  ; LCD:LCD_PORTMAP|data_to_display[3] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 13.139     ;
; -13.465 ; ADC:ADC_PORTMAP|temp_data[7]  ; LCD:LCD_PORTMAP|data_to_display[2] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.999     ;
; -13.408 ; ADC:ADC_PORTMAP|temp_data[7]  ; LCD:LCD_PORTMAP|data_to_display[0] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.942     ;
; -13.345 ; ADC:ADC_PORTMAP|temp_data[6]  ; LCD:LCD_PORTMAP|data_to_display[2] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.879     ;
; -13.288 ; ADC:ADC_PORTMAP|temp_data[6]  ; LCD:LCD_PORTMAP|data_to_display[0] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.822     ;
; -13.269 ; ADC:ADC_PORTMAP|temp_data[4]  ; LCD:LCD_PORTMAP|data_to_display[3] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.803     ;
; -13.190 ; ADC:ADC_PORTMAP|temp_data[3]  ; UART:UART_PORTMAP|TX               ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.724     ;
; -12.839 ; ADC:ADC_PORTMAP|temp_data[4]  ; LCD:LCD_PORTMAP|data_to_display[2] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.373     ;
; -12.782 ; ADC:ADC_PORTMAP|temp_data[4]  ; LCD:LCD_PORTMAP|data_to_display[0] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.316     ;
; -12.492 ; ADC:ADC_PORTMAP|temp_data[2]  ; UART:UART_PORTMAP|TX               ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 12.026     ;
; -12.372 ; ADC:ADC_PORTMAP|temp_data[3]  ; LCD:LCD_PORTMAP|data_to_display[1] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 11.906     ;
; -11.907 ; ADC:ADC_PORTMAP|temp_data[3]  ; LCD:LCD_PORTMAP|data_to_display[3] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 11.441     ;
; -11.375 ; ADC:ADC_PORTMAP|temp_data[3]  ; LCD:LCD_PORTMAP|data_to_display[0] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 10.909     ;
; -11.080 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[18]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.747     ;
; -11.080 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[19]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.747     ;
; -11.080 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[16]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.747     ;
; -11.080 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[20]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.747     ;
; -11.080 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[21]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.747     ;
; -11.080 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[17]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.747     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[13]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[14]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[11]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[12]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[6]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[8]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[9]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[10]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[15]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.063 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[7]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.730     ;
; -11.038 ; ADC:ADC_PORTMAP|temp_data[1]  ; UART:UART_PORTMAP|TX               ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 10.572     ;
; -10.902 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[18]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.569     ;
; -10.902 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[19]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.569     ;
; -10.902 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[16]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.569     ;
; -10.902 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[20]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.569     ;
; -10.902 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[21]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.569     ;
; -10.902 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[17]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.569     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[13]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[14]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[11]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[12]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[6]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[8]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[9]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[10]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[15]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.885 ; LCD:LCD_PORTMAP|clk_count[13] ; LCD:LCD_PORTMAP|clk_count[7]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.552     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[18]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[18]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[19]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[19]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[16]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[16]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[20]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[20]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[21]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[21]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[17]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.714 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[17]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.381     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[13]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[13]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[14]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[14]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[11]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[11]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[12]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[12]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[6]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[6]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[8]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[8]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[9]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[9]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[10]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[10]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[15]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[15]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[2]  ; LCD:LCD_PORTMAP|clk_count[7]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.697 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[7]       ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.364     ;
; -10.622 ; ADC:ADC_PORTMAP|temp_data[3]  ; LCD:LCD_PORTMAP|data_to_display[2] ; CLK_ADC:CLK_CHIA|temp ; clk         ; 1.000        ; -1.133     ; 10.156     ;
; -10.536 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[18]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.203     ;
; -10.536 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[19]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.203     ;
; -10.536 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[16]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.203     ;
; -10.536 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[20]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.203     ;
; -10.536 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[21]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.203     ;
; -10.536 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[17]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.203     ;
; -10.519 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[13]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.186     ;
; -10.519 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[14]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.186     ;
; -10.519 ; LCD:LCD_PORTMAP|clk_count[4]  ; LCD:LCD_PORTMAP|clk_count[11]      ; clk                   ; clk         ; 1.000        ; 0.000      ; 11.186     ;
+---------+-------------------------------+------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_ADC:CLK_CHIA|temp'                                                                                                                            ;
+---------+-------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -12.509 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 13.176     ;
; -12.509 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 13.176     ;
; -12.437 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 13.104     ;
; -12.190 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|flag         ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.857     ;
; -12.160 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.827     ;
; -12.160 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.827     ;
; -12.088 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.755     ;
; -12.068 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.735     ;
; -12.068 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.735     ;
; -12.066 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.733     ;
; -12.066 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.733     ;
; -11.996 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.663     ;
; -11.994 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.661     ;
; -11.927 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[2] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.594     ;
; -11.927 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[3] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.594     ;
; -11.927 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[6] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.594     ;
; -11.927 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[7] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.594     ;
; -11.927 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[5] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.594     ;
; -11.927 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|temp_data[4] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.594     ;
; -11.913 ; ADC:ADC_PORTMAP|cnt[0]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.580     ;
; -11.913 ; ADC:ADC_PORTMAP|cnt[0]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.580     ;
; -11.899 ; ADC:ADC_PORTMAP|cnt[2]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.566     ;
; -11.899 ; ADC:ADC_PORTMAP|cnt[2]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.566     ;
; -11.860 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|start_tx     ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.527     ;
; -11.856 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[18]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.523     ;
; -11.855 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[1]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.522     ;
; -11.841 ; ADC:ADC_PORTMAP|cnt[0]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.508     ;
; -11.841 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|flag         ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.508     ;
; -11.827 ; ADC:ADC_PORTMAP|cnt[2]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.494     ;
; -11.792 ; ADC:ADC_PORTMAP|cnt[14] ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.459     ;
; -11.792 ; ADC:ADC_PORTMAP|cnt[14] ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.459     ;
; -11.785 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[9]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.452     ;
; -11.782 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[17]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.449     ;
; -11.782 ; ADC:ADC_PORTMAP|cnt[11] ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.449     ;
; -11.782 ; ADC:ADC_PORTMAP|cnt[11] ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.449     ;
; -11.780 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[16]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.447     ;
; -11.774 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[12]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.441     ;
; -11.768 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[11]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.435     ;
; -11.768 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[14]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.435     ;
; -11.767 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[13]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.434     ;
; -11.749 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|flag         ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.416     ;
; -11.747 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|flag         ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.414     ;
; -11.742 ; ADC:ADC_PORTMAP|cnt[3]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.409     ;
; -11.742 ; ADC:ADC_PORTMAP|cnt[3]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.409     ;
; -11.721 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|start_tx     ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.388     ;
; -11.720 ; ADC:ADC_PORTMAP|cnt[14] ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.387     ;
; -11.717 ; ADC:ADC_PORTMAP|cnt[5]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.384     ;
; -11.717 ; ADC:ADC_PORTMAP|cnt[5]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.384     ;
; -11.717 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[18]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.384     ;
; -11.716 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[1]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.383     ;
; -11.710 ; ADC:ADC_PORTMAP|cnt[11] ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.377     ;
; -11.670 ; ADC:ADC_PORTMAP|cnt[3]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.337     ;
; -11.662 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|start_tx     ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.329     ;
; -11.660 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|start_tx     ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.327     ;
; -11.658 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[18]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.325     ;
; -11.657 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[1]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.324     ;
; -11.656 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[18]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.323     ;
; -11.655 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[1]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.322     ;
; -11.646 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[9]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.313     ;
; -11.645 ; ADC:ADC_PORTMAP|cnt[5]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.312     ;
; -11.643 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[17]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.310     ;
; -11.641 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[16]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.308     ;
; -11.635 ; ADC:ADC_PORTMAP|cnt[1]  ; ADC:ADC_PORTMAP|cnt[15]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.302     ;
; -11.635 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[12]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.302     ;
; -11.630 ; ADC:ADC_PORTMAP|cnt[4]  ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.297     ;
; -11.630 ; ADC:ADC_PORTMAP|cnt[4]  ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.297     ;
; -11.629 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[11]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.296     ;
; -11.629 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[14]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.296     ;
; -11.628 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[13]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.295     ;
; -11.594 ; ADC:ADC_PORTMAP|cnt[0]  ; ADC:ADC_PORTMAP|flag         ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.261     ;
; -11.587 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[9]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.254     ;
; -11.585 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[9]       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.252     ;
; -11.584 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[17]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.251     ;
; -11.582 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[16]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.249     ;
; -11.582 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[17]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.249     ;
; -11.580 ; ADC:ADC_PORTMAP|cnt[2]  ; ADC:ADC_PORTMAP|flag         ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.247     ;
; -11.580 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[16]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.247     ;
; -11.578 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[2] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.245     ;
; -11.578 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[3] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.245     ;
; -11.578 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[6] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.245     ;
; -11.578 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[7] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.245     ;
; -11.578 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[5] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.245     ;
; -11.578 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|temp_data[4] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.245     ;
; -11.576 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[12]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.243     ;
; -11.574 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[12]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.241     ;
; -11.570 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[11]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.237     ;
; -11.570 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[14]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.237     ;
; -11.569 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|cnt[13]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.236     ;
; -11.568 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[11]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.235     ;
; -11.568 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[14]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.235     ;
; -11.567 ; ADC:ADC_PORTMAP|cnt[9]  ; ADC:ADC_PORTMAP|cnt[13]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.234     ;
; -11.558 ; ADC:ADC_PORTMAP|cnt[4]  ; ADC:ADC_PORTMAP|rd           ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.225     ;
; -11.536 ; ADC:ADC_PORTMAP|cnt[16] ; ADC:ADC_PORTMAP|temp_data[0] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.203     ;
; -11.536 ; ADC:ADC_PORTMAP|cnt[16] ; ADC:ADC_PORTMAP|temp_data[1] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.203     ;
; -11.496 ; ADC:ADC_PORTMAP|cnt[7]  ; ADC:ADC_PORTMAP|cnt[15]      ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.163     ;
; -11.486 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|temp_data[2] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.153     ;
; -11.486 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|temp_data[3] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.153     ;
; -11.486 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|temp_data[6] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.153     ;
; -11.486 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|temp_data[7] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.153     ;
; -11.486 ; ADC:ADC_PORTMAP|cnt[12] ; ADC:ADC_PORTMAP|temp_data[5] ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 1.000        ; 0.000      ; 12.153     ;
+---------+-------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.175 ; CLK_ADC:CLK_CHIA|temp                  ; CLK_ADC:CLK_CHIA|temp                  ; CLK_ADC:CLK_CHIA|temp ; clk         ; 0.000        ; 3.348      ; 2.770      ;
; -0.675 ; CLK_ADC:CLK_CHIA|temp                  ; CLK_ADC:CLK_CHIA|temp                  ; CLK_ADC:CLK_CHIA|temp ; clk         ; -0.500       ; 3.348      ; 2.770      ;
; 1.639  ; LCD:LCD_PORTMAP|lcd_rs                 ; LCD:LCD_PORTMAP|lcd_rs                 ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.860      ;
; 1.662  ; LCD:LCD_PORTMAP|state.lcd_display      ; LCD:LCD_PORTMAP|data_to_display[4]     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.883      ;
; 1.678  ; UART:UART_PORTMAP|index[0]             ; UART:UART_PORTMAP|index[0]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.680  ; UART:UART_PORTMAP|temp[0]              ; UART:UART_PORTMAP|temp[0]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.684  ; UART:UART_PORTMAP|index[0]             ; UART:UART_PORTMAP|index[1]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.907  ; LCD:LCD_PORTMAP|state.lcd_power_up     ; LCD:LCD_PORTMAP|state.lcd_power_up     ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.953  ; UART:UART_PORTMAP|temp[2]              ; UART:UART_PORTMAP|temp[2]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.174      ;
; 1.959  ; UART:UART_PORTMAP|temp[2]              ; UART:UART_PORTMAP|temp[0]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.965  ; UART:UART_PORTMAP|temp[2]              ; UART:UART_PORTMAP|temp[1]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.186      ;
; 2.061  ; UART:UART_PORTMAP|index[2]             ; UART:UART_PORTMAP|index[2]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 2.107  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[16]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.112  ; UART:UART_PORTMAP|state_uart.bit_stop  ; UART:UART_PORTMAP|state_uart.bit_start ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.333      ;
; 2.116  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[6]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; LCD:LCD_PORTMAP|lcd_en                 ; LCD:LCD_PORTMAP|lcd_en                 ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; LCD:LCD_PORTMAP|ptr[3]                 ; LCD:LCD_PORTMAP|ptr[3]                 ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; LCD:LCD_PORTMAP|clk_count[13]          ; LCD:LCD_PORTMAP|clk_count[13]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; LCD:LCD_PORTMAP|clk_count[3]           ; LCD:LCD_PORTMAP|clk_count[3]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.125  ; LCD:LCD_PORTMAP|ptr[2]                 ; LCD:LCD_PORTMAP|ptr[2]                 ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[8]           ; LCD:LCD_PORTMAP|clk_count[8]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[5]           ; LCD:LCD_PORTMAP|clk_count[5]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[15]          ; LCD:LCD_PORTMAP|clk_count[15]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[7]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; LCD:LCD_PORTMAP|data_to_display[6]     ; LCD:LCD_PORTMAP|data_to_display[6]     ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.128  ; LCD:LCD_PORTMAP|state.lcd_display      ; LCD:LCD_PORTMAP|state.lcd_display      ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.349      ;
; 2.159  ; LCD:LCD_PORTMAP|clk_count[18]          ; LCD:LCD_PORTMAP|clk_count[18]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.165  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[17]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.386      ;
; 2.167  ; UART:UART_PORTMAP|state_uart.stop_ok   ; UART:UART_PORTMAP|state_uart.stop_ok   ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.388      ;
; 2.174  ; UART:UART_PORTMAP|state_uart.stop_ok   ; UART:UART_PORTMAP|state_uart.bit_stop  ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.395      ;
; 2.179  ; UART:UART_PORTMAP|state_uart.stop_ok   ; UART:UART_PORTMAP|state_uart.INIT      ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.400      ;
; 2.221  ; LCD:LCD_PORTMAP|clk_count[14]          ; LCD:LCD_PORTMAP|clk_count[14]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; LCD:LCD_PORTMAP|clk_count[21]          ; LCD:LCD_PORTMAP|clk_count[21]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; LCD:LCD_PORTMAP|clk_count[9]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; LCD:LCD_PORTMAP|ptr[1]                 ; LCD:LCD_PORTMAP|ptr[1]                 ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; LCD:LCD_PORTMAP|clk_count[20]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.229  ; LCD:LCD_PORTMAP|data_to_display[7]     ; LCD:LCD_PORTMAP|data_to_display[7]     ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.450      ;
; 2.230  ; LCD:LCD_PORTMAP|clk_count[11]          ; LCD:LCD_PORTMAP|clk_count[11]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; LCD:LCD_PORTMAP|clk_count[1]           ; LCD:LCD_PORTMAP|clk_count[1]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.231  ; LCD:LCD_PORTMAP|clk_count[0]           ; LCD:LCD_PORTMAP|clk_count[0]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; LCD:LCD_PORTMAP|clk_count[12]          ; LCD:LCD_PORTMAP|clk_count[12]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; LCD:LCD_PORTMAP|clk_count[10]          ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; LCD:LCD_PORTMAP|clk_count[2]           ; LCD:LCD_PORTMAP|clk_count[2]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.232  ; LCD:LCD_PORTMAP|clk_count[4]           ; LCD:LCD_PORTMAP|clk_count[4]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.453      ;
; 2.232  ; LCD:LCD_PORTMAP|clk_count[19]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.453      ;
; 2.253  ; UART:UART_PORTMAP|temp[0]              ; UART:UART_PORTMAP|temp[2]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.474      ;
; 2.256  ; UART:UART_PORTMAP|temp[0]              ; UART:UART_PORTMAP|temp[1]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.477      ;
; 2.333  ; LCD:LCD_PORTMAP|state.lcd_display      ; LCD:LCD_PORTMAP|data_to_display[5]     ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.554      ;
; 2.746  ; LCD:LCD_PORTMAP|state.lcd_power_up     ; LCD:LCD_PORTMAP|data_to_display[7]     ; clk                   ; clk         ; 0.000        ; 0.000      ; 2.967      ;
; 2.839  ; UART:UART_PORTMAP|state_uart.bit_start ; UART:UART_PORTMAP|state_uart.bit_start ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.060      ;
; 2.846  ; ADC:ADC_PORTMAP|start_tx               ; UART:UART_PORTMAP|state_uart.INIT      ; CLK_ADC:CLK_CHIA|temp ; clk         ; 0.000        ; -1.133     ; 1.934      ;
; 2.854  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[0]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.075      ;
; 2.856  ; ADC:ADC_PORTMAP|start_tx               ; UART:UART_PORTMAP|state_uart.stop_ok   ; CLK_ADC:CLK_CHIA|temp ; clk         ; 0.000        ; -1.133     ; 1.944      ;
; 2.861  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[1]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.082      ;
; 2.939  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[17]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.160      ;
; 2.948  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[7]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.169      ;
; 2.949  ; LCD:LCD_PORTMAP|clk_count[3]           ; LCD:LCD_PORTMAP|clk_count[4]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.170      ;
; 2.949  ; LCD:LCD_PORTMAP|clk_count[13]          ; LCD:LCD_PORTMAP|clk_count[14]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.170      ;
; 2.958  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[8]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.179      ;
; 2.958  ; LCD:LCD_PORTMAP|clk_count[8]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.179      ;
; 2.963  ; UART:UART_PORTMAP|state_uart.INIT      ; UART:UART_PORTMAP|state_uart.INIT      ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.184      ;
; 2.991  ; LCD:LCD_PORTMAP|clk_count[18]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.997  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[18]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.218      ;
; 3.011  ; UART:UART_PORTMAP|state_uart.bit_start ; UART:UART_PORTMAP|state_uart.bit_data  ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.232      ;
; 3.042  ; LCD:LCD_PORTMAP|ptr[0]                 ; LCD:LCD_PORTMAP|ptr[1]                 ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.263      ;
; 3.050  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[18]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.271      ;
; 3.059  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[8]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.280      ;
; 3.060  ; LCD:LCD_PORTMAP|clk_count[3]           ; LCD:LCD_PORTMAP|clk_count[5]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.281      ;
; 3.060  ; LCD:LCD_PORTMAP|clk_count[13]          ; LCD:LCD_PORTMAP|clk_count[15]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.281      ;
; 3.063  ; LCD:LCD_PORTMAP|ptr[2]                 ; LCD:LCD_PORTMAP|data_to_display[5]     ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.284      ;
; 3.069  ; LCD:LCD_PORTMAP|clk_count[8]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.290      ;
; 3.069  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.290      ;
; 3.091  ; UART:UART_PORTMAP|index[1]             ; UART:UART_PORTMAP|index[1]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.312      ;
; 3.102  ; LCD:LCD_PORTMAP|clk_count[18]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.323      ;
; 3.108  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.329      ;
; 3.123  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[3]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.344      ;
; 3.125  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|state_uart.bit_data  ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.346      ;
; 3.126  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[2]             ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.347      ;
; 3.161  ; LCD:LCD_PORTMAP|clk_count[14]          ; LCD:LCD_PORTMAP|clk_count[15]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.382      ;
; 3.161  ; LCD:LCD_PORTMAP|clk_count[9]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.382      ;
; 3.161  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.382      ;
; 3.170  ; LCD:LCD_PORTMAP|clk_count[11]          ; LCD:LCD_PORTMAP|clk_count[12]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.391      ;
; 3.170  ; LCD:LCD_PORTMAP|clk_count[1]           ; LCD:LCD_PORTMAP|clk_count[2]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.391      ;
; 3.170  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.391      ;
; 3.171  ; LCD:LCD_PORTMAP|clk_count[12]          ; LCD:LCD_PORTMAP|clk_count[13]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.392      ;
; 3.171  ; LCD:LCD_PORTMAP|clk_count[2]           ; LCD:LCD_PORTMAP|clk_count[3]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.392      ;
; 3.172  ; LCD:LCD_PORTMAP|clk_count[4]           ; LCD:LCD_PORTMAP|clk_count[5]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.393      ;
; 3.172  ; LCD:LCD_PORTMAP|clk_count[19]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.393      ;
; 3.180  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.401      ;
; 3.212  ; LCD:LCD_PORTMAP|ptr[3]                 ; LCD:LCD_PORTMAP|data_to_display[5]     ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.433      ;
; 3.219  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.440      ;
; 3.248  ; LCD:LCD_PORTMAP|ptr[0]                 ; LCD:LCD_PORTMAP|ptr[0]                 ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.469      ;
; 3.261  ; LCD:LCD_PORTMAP|state.lcd_init         ; LCD:LCD_PORTMAP|state.lcd_init         ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.482      ;
; 3.272  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.493      ;
; 3.281  ; LCD:LCD_PORTMAP|clk_count[11]          ; LCD:LCD_PORTMAP|clk_count[13]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.502      ;
; 3.281  ; LCD:LCD_PORTMAP|clk_count[1]           ; LCD:LCD_PORTMAP|clk_count[3]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.502      ;
; 3.281  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.502      ;
; 3.282  ; LCD:LCD_PORTMAP|clk_count[2]           ; LCD:LCD_PORTMAP|clk_count[4]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.503      ;
; 3.282  ; LCD:LCD_PORTMAP|clk_count[12]          ; LCD:LCD_PORTMAP|clk_count[14]          ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.503      ;
; 3.325  ; CLK_ADC:CLK_CHIA|cnt[6]                ; CLK_ADC:CLK_CHIA|cnt[2]                ; clk                   ; clk         ; 0.000        ; 0.000      ; 3.546      ;
+--------+----------------------------------------+----------------------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_ADC:CLK_CHIA|temp'                                                                                                                        ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 2.127 ; ADC:ADC_PORTMAP|cs       ; ADC:ADC_PORTMAP|cs       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 2.348      ;
; 3.054 ; ADC:ADC_PORTMAP|start_tx ; ADC:ADC_PORTMAP|start_tx ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 3.275      ;
; 4.005 ; ADC:ADC_PORTMAP|rd       ; ADC:ADC_PORTMAP|rd       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 4.226      ;
; 4.317 ; ADC:ADC_PORTMAP|cnt[5]   ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 4.538      ;
; 4.343 ; ADC:ADC_PORTMAP|cnt[2]   ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 4.564      ;
; 4.458 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cnt[0]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 4.679      ;
; 4.531 ; ADC:ADC_PORTMAP|cnt[3]   ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 4.752      ;
; 4.575 ; ADC:ADC_PORTMAP|cnt[10]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 4.796      ;
; 4.797 ; ADC:ADC_PORTMAP|cnt[8]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.018      ;
; 4.971 ; ADC:ADC_PORTMAP|cnt[4]   ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.192      ;
; 5.074 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cs       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.295      ;
; 5.086 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.307      ;
; 5.157 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.378      ;
; 5.161 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.382      ;
; 5.177 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.398      ;
; 5.206 ; ADC:ADC_PORTMAP|cnt[6]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.427      ;
; 5.248 ; ADC:ADC_PORTMAP|cnt[7]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.469      ;
; 5.270 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|start_tx ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.491      ;
; 5.380 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.601      ;
; 5.389 ; ADC:ADC_PORTMAP|cnt[2]   ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.610      ;
; 5.435 ; ADC:ADC_PORTMAP|cnt[4]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.656      ;
; 5.467 ; ADC:ADC_PORTMAP|cnt[3]   ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.688      ;
; 5.533 ; ADC:ADC_PORTMAP|cnt[5]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.754      ;
; 5.537 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[4]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.758      ;
; 5.600 ; ADC:ADC_PORTMAP|cnt[17]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.821      ;
; 5.601 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.822      ;
; 5.610 ; ADC:ADC_PORTMAP|cnt[2]   ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.831      ;
; 5.615 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|rd       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.836      ;
; 5.620 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.841      ;
; 5.622 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.843      ;
; 5.631 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.852      ;
; 5.632 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[0]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.853      ;
; 5.634 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.855      ;
; 5.694 ; ADC:ADC_PORTMAP|cnt[1]   ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.915      ;
; 5.709 ; ADC:ADC_PORTMAP|cnt[3]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.930      ;
; 5.720 ; ADC:ADC_PORTMAP|cnt[6]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 5.941      ;
; 5.812 ; ADC:ADC_PORTMAP|cnt[8]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.033      ;
; 5.819 ; ADC:ADC_PORTMAP|cnt[1]   ; ADC:ADC_PORTMAP|cs       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.040      ;
; 5.839 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[18]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.060      ;
; 5.840 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[15]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.061      ;
; 5.843 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.064      ;
; 5.852 ; ADC:ADC_PORTMAP|cnt[2]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.073      ;
; 5.910 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[11]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.131      ;
; 5.910 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[14]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.131      ;
; 5.912 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[13]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.133      ;
; 5.916 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[12]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.137      ;
; 5.919 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[17]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.140      ;
; 5.949 ; ADC:ADC_PORTMAP|cnt[4]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.170      ;
; 5.959 ; ADC:ADC_PORTMAP|cnt[6]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.180      ;
; 5.988 ; ADC:ADC_PORTMAP|cnt[1]   ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.209      ;
; 6.047 ; ADC:ADC_PORTMAP|cnt[5]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.268      ;
; 6.075 ; ADC:ADC_PORTMAP|cnt[1]   ; ADC:ADC_PORTMAP|flag     ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.296      ;
; 6.109 ; ADC:ADC_PORTMAP|cnt[15]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.330      ;
; 6.110 ; ADC:ADC_PORTMAP|cnt[13]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.331      ;
; 6.112 ; ADC:ADC_PORTMAP|cnt[3]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.333      ;
; 6.140 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[16]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.361      ;
; 6.142 ; ADC:ADC_PORTMAP|cnt[3]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.363      ;
; 6.143 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[9]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.364      ;
; 6.150 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cnt[1]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.371      ;
; 6.150 ; ADC:ADC_PORTMAP|cnt[17]  ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.371      ;
; 6.163 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|flag     ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.384      ;
; 6.176 ; ADC:ADC_PORTMAP|cnt[17]  ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.397      ;
; 6.188 ; ADC:ADC_PORTMAP|cnt[4]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.409      ;
; 6.201 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|rd       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.422      ;
; 6.209 ; ADC:ADC_PORTMAP|cnt[1]   ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.430      ;
; 6.222 ; ADC:ADC_PORTMAP|cnt[9]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.443      ;
; 6.246 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.467      ;
; 6.255 ; ADC:ADC_PORTMAP|cnt[2]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.476      ;
; 6.259 ; ADC:ADC_PORTMAP|cnt[10]  ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.480      ;
; 6.276 ; ADC:ADC_PORTMAP|cnt[0]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.497      ;
; 6.285 ; ADC:ADC_PORTMAP|cnt[10]  ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.506      ;
; 6.285 ; ADC:ADC_PORTMAP|cnt[2]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.506      ;
; 6.286 ; ADC:ADC_PORTMAP|cnt[5]   ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.507      ;
; 6.362 ; ADC:ADC_PORTMAP|cnt[8]   ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.583      ;
; 6.385 ; ADC:ADC_PORTMAP|cnt[13]  ; ADC:ADC_PORTMAP|cnt[13]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.606      ;
; 6.388 ; ADC:ADC_PORTMAP|cnt[8]   ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.609      ;
; 6.400 ; ADC:ADC_PORTMAP|cnt[11]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.621      ;
; 6.407 ; ADC:ADC_PORTMAP|cnt[10]  ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.628      ;
; 6.411 ; ADC:ADC_PORTMAP|cnt[10]  ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.632      ;
; 6.450 ; ADC:ADC_PORTMAP|cnt[9]   ; ADC:ADC_PORTMAP|cnt[9]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.671      ;
; 6.451 ; ADC:ADC_PORTMAP|cnt[1]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.672      ;
; 6.509 ; ADC:ADC_PORTMAP|cnt[6]   ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.730      ;
; 6.510 ; ADC:ADC_PORTMAP|cnt[8]   ; ADC:ADC_PORTMAP|cnt[7]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.731      ;
; 6.514 ; ADC:ADC_PORTMAP|cnt[7]   ; ADC:ADC_PORTMAP|cnt[8]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.735      ;
; 6.514 ; ADC:ADC_PORTMAP|cnt[8]   ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.735      ;
; 6.520 ; ADC:ADC_PORTMAP|cnt[10]  ; ADC:ADC_PORTMAP|start_tx ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.741      ;
; 6.527 ; ADC:ADC_PORTMAP|cnt[15]  ; ADC:ADC_PORTMAP|cnt[15]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.748      ;
; 6.535 ; ADC:ADC_PORTMAP|cnt[6]   ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.756      ;
; 6.621 ; ADC:ADC_PORTMAP|cnt[18]  ; ADC:ADC_PORTMAP|cs       ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.842      ;
; 6.623 ; ADC:ADC_PORTMAP|cnt[8]   ; ADC:ADC_PORTMAP|start_tx ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.844      ;
; 6.654 ; ADC:ADC_PORTMAP|cnt[14]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.875      ;
; 6.659 ; ADC:ADC_PORTMAP|cnt[15]  ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.880      ;
; 6.660 ; ADC:ADC_PORTMAP|cnt[13]  ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.881      ;
; 6.661 ; ADC:ADC_PORTMAP|cnt[6]   ; ADC:ADC_PORTMAP|cnt[3]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.882      ;
; 6.667 ; ADC:ADC_PORTMAP|cnt[11]  ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.888      ;
; 6.672 ; ADC:ADC_PORTMAP|cnt[10]  ; ADC:ADC_PORTMAP|cnt[5]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.893      ;
; 6.685 ; ADC:ADC_PORTMAP|cnt[15]  ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.906      ;
; 6.686 ; ADC:ADC_PORTMAP|cnt[13]  ; ADC:ADC_PORTMAP|cnt[2]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.907      ;
; 6.692 ; ADC:ADC_PORTMAP|cnt[3]   ; ADC:ADC_PORTMAP|cnt[6]   ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.913      ;
; 6.698 ; ADC:ADC_PORTMAP|cnt[12]  ; ADC:ADC_PORTMAP|cnt[10]  ; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 0.000        ; 0.000      ; 6.919      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[0]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[0]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[1]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[1]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[2]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[2]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[3]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[3]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[4]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[4]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[5]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[5]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[6]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|cnt[6]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|temp              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; CLK_ADC:CLK_CHIA|temp              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[12]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[12]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[13]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[13]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[14]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[14]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[15]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[15]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[16]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[16]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[17]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[17]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[18]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[18]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[19]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[19]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[20]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[20]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[21]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[21]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_en             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_en             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_rs             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_rs             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[0]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[0]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[1]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[1]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[2]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[2]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[3]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[3]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_display  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_display  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_init     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_init     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_power_up ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_power_up ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UART:UART_PORTMAP|TX               ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UART:UART_PORTMAP|TX               ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UART:UART_PORTMAP|cnt[0]           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UART:UART_PORTMAP|cnt[0]           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UART:UART_PORTMAP|cnt[1]           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_ADC:CLK_CHIA|temp'                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[0]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[0]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[10]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[10]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[11]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[11]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[12]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[12]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[13]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[13]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[14]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[14]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[15]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[15]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[16]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[16]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[17]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[17]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[18]      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[18]      ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[1]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[1]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[2]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[2]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[3]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[3]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[4]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[4]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[5]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[5]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[6]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[6]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[7]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[7]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[8]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[8]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[9]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cnt[9]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cs           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|cs           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|flag         ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|flag         ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|rd           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|rd           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|start_tx     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|start_tx     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC:ADC_PORTMAP|temp_data[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_ADC:CLK_CHIA|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk       ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; data_adc[*]  ; CLK_ADC:CLK_CHIA|temp ; 2.750 ; 2.750 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[0] ; CLK_ADC:CLK_CHIA|temp ; 1.595 ; 1.595 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[1] ; CLK_ADC:CLK_CHIA|temp ; 2.179 ; 2.179 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[2] ; CLK_ADC:CLK_CHIA|temp ; 1.618 ; 1.618 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[3] ; CLK_ADC:CLK_CHIA|temp ; 2.004 ; 2.004 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[4] ; CLK_ADC:CLK_CHIA|temp ; 2.024 ; 2.024 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[5] ; CLK_ADC:CLK_CHIA|temp ; 2.213 ; 2.213 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[6] ; CLK_ADC:CLK_CHIA|temp ; 2.750 ; 2.750 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[7] ; CLK_ADC:CLK_CHIA|temp ; 2.717 ; 2.717 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; intr         ; CLK_ADC:CLK_CHIA|temp ; 5.436 ; 5.436 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
+--------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; data_adc[*]  ; CLK_ADC:CLK_CHIA|temp ; -1.041 ; -1.041 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[0] ; CLK_ADC:CLK_CHIA|temp ; -1.041 ; -1.041 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[1] ; CLK_ADC:CLK_CHIA|temp ; -1.625 ; -1.625 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[2] ; CLK_ADC:CLK_CHIA|temp ; -1.064 ; -1.064 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[3] ; CLK_ADC:CLK_CHIA|temp ; -1.450 ; -1.450 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[4] ; CLK_ADC:CLK_CHIA|temp ; -1.470 ; -1.470 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[5] ; CLK_ADC:CLK_CHIA|temp ; -1.659 ; -1.659 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[6] ; CLK_ADC:CLK_CHIA|temp ; -2.196 ; -2.196 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
;  data_adc[7] ; CLK_ADC:CLK_CHIA|temp ; -2.163 ; -2.163 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; intr         ; CLK_ADC:CLK_CHIA|temp ; -3.210 ; -3.210 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+---------------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port           ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------------+-----------------------+--------+--------+------------+-----------------------+
; clk_adc_out         ; CLK_ADC:CLK_CHIA|temp ; 4.584  ;        ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; cs                  ; CLK_ADC:CLK_CHIA|temp ; 11.712 ; 11.712 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; rd                  ; CLK_ADC:CLK_CHIA|temp ; 8.632  ; 8.632  ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; wr                  ; CLK_ADC:CLK_CHIA|temp ; 10.544 ; 10.544 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; clk_adc_out         ; CLK_ADC:CLK_CHIA|temp ;        ; 4.584  ; Fall       ; CLK_ADC:CLK_CHIA|temp ;
; TX                  ; clk                   ; 9.461  ; 9.461  ; Rise       ; clk                   ;
; data_to_display[*]  ; clk                   ; 9.333  ; 9.333  ; Rise       ; clk                   ;
;  data_to_display[0] ; clk                   ; 9.333  ; 9.333  ; Rise       ; clk                   ;
;  data_to_display[1] ; clk                   ; 6.848  ; 6.848  ; Rise       ; clk                   ;
;  data_to_display[2] ; clk                   ; 7.913  ; 7.913  ; Rise       ; clk                   ;
;  data_to_display[3] ; clk                   ; 9.059  ; 9.059  ; Rise       ; clk                   ;
;  data_to_display[4] ; clk                   ; 8.070  ; 8.070  ; Rise       ; clk                   ;
;  data_to_display[5] ; clk                   ; 8.273  ; 8.273  ; Rise       ; clk                   ;
;  data_to_display[6] ; clk                   ; 8.592  ; 8.592  ; Rise       ; clk                   ;
;  data_to_display[7] ; clk                   ; 8.234  ; 8.234  ; Rise       ; clk                   ;
; lcd_en              ; clk                   ; 9.200  ; 9.200  ; Rise       ; clk                   ;
; lcd_rs              ; clk                   ; 8.319  ; 8.319  ; Rise       ; clk                   ;
+---------------------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+---------------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port           ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------------+-----------------------+--------+--------+------------+-----------------------+
; clk_adc_out         ; CLK_ADC:CLK_CHIA|temp ; 4.584  ;        ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; cs                  ; CLK_ADC:CLK_CHIA|temp ; 11.712 ; 11.712 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; rd                  ; CLK_ADC:CLK_CHIA|temp ; 8.632  ; 8.632  ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; wr                  ; CLK_ADC:CLK_CHIA|temp ; 10.544 ; 10.544 ; Rise       ; CLK_ADC:CLK_CHIA|temp ;
; clk_adc_out         ; CLK_ADC:CLK_CHIA|temp ;        ; 4.584  ; Fall       ; CLK_ADC:CLK_CHIA|temp ;
; TX                  ; clk                   ; 9.461  ; 9.461  ; Rise       ; clk                   ;
; data_to_display[*]  ; clk                   ; 6.848  ; 6.848  ; Rise       ; clk                   ;
;  data_to_display[0] ; clk                   ; 9.333  ; 9.333  ; Rise       ; clk                   ;
;  data_to_display[1] ; clk                   ; 6.848  ; 6.848  ; Rise       ; clk                   ;
;  data_to_display[2] ; clk                   ; 7.913  ; 7.913  ; Rise       ; clk                   ;
;  data_to_display[3] ; clk                   ; 9.059  ; 9.059  ; Rise       ; clk                   ;
;  data_to_display[4] ; clk                   ; 8.070  ; 8.070  ; Rise       ; clk                   ;
;  data_to_display[5] ; clk                   ; 8.273  ; 8.273  ; Rise       ; clk                   ;
;  data_to_display[6] ; clk                   ; 8.592  ; 8.592  ; Rise       ; clk                   ;
;  data_to_display[7] ; clk                   ; 8.234  ; 8.234  ; Rise       ; clk                   ;
; lcd_en              ; clk                   ; 9.200  ; 9.200  ; Rise       ; clk                   ;
; lcd_rs              ; clk                   ; 8.319  ; 8.319  ; Rise       ; clk                   ;
+---------------------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clk                   ; clk                   ; 5235     ; 0        ; 0        ; 0        ;
; CLK_ADC:CLK_CHIA|temp ; clk                   ; 2214     ; 1        ; 0        ; 0        ;
; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 10855    ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clk                   ; clk                   ; 5235     ; 0        ; 0        ; 0        ;
; CLK_ADC:CLK_CHIA|temp ; clk                   ; 2214     ; 1        ; 0        ; 0        ;
; CLK_ADC:CLK_CHIA|temp ; CLK_ADC:CLK_CHIA|temp ; 10855    ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jul 06 16:47:02 2023
Info: Command: quartus_sta Project_Main -c Project_Main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project_Main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name CLK_ADC:CLK_CHIA|temp CLK_ADC:CLK_CHIA|temp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.165            -659.285 clk 
    Info (332119):   -12.509            -354.999 CLK_ADC:CLK_CHIA|temp 
Info (332146): Worst-case hold slack is -1.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.175              -1.175 clk 
    Info (332119):     2.127               0.000 CLK_ADC:CLK_CHIA|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):     0.234               0.000 CLK_ADC:CLK_CHIA|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Thu Jul 06 16:47:03 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


