### 2021-6-24
1. 修改pc至id的数据通路

### 2021-6-25
1. 修改id至wb的数据通路
2. 添加旁路的数据通路
3. 将项目导入vivado

### 2021-6-26
1. 开始仿真
2. 实现beq指令及相关数据通路

### 2021-6-27
1. 无工作进度

### 2021-6-28
1. 和老师协调课设、生产实习时间
2. 完成编译课设和算法课设的分组协调
3. 完成xori指令，添加第二操作数立即数零扩展的操作数选项
4. 完成store指令的地址映射
5. 加入lw指令功能
6. 当前问题：load指令暂停未加入导致后续指令的旁路引用错误

### 2021-6-29
1. 上课和验收工程实践 无项目进度

### 2021-6-30 -- 2021-7-2
1. 完成工程实践报告

### 2021-7-3
1. 修改旁路，频率达到100Mhz

### 2021-7-4
1. 添加访存暂停，防止提前使用还未取回的数据
2. 添加J BNE ADD SLTI SLTIU ADDI SUB ANDI XORI SLLV SRAV SRLV BGEZ BGTZ BLEZ BLTZ BLTZAL BGEZAL JALR
3. 修改了跳转控制的数据通路，去掉了部分无用的信号使能
4. 测试点进度1->43

### 2021-7-5
1. 添加hilo模块及其数据通路 乘法器和除法器
2. 添加div divu指令并通过测试点
3. 加入mult multu指令并通过测试点
4. 测试点进度43->58

### 2021-7-6
1. 添加lb lbu lh lhu sb sh指令
2. 测试点进度58->64

### 2021-7-7
1. 开始cp0模块

### 2021-7-8
1. 加入cp0模块
2. ex、mem段加入相应处理逻辑
3. wb段有多余逻辑需要清理
4. 测试点进度64->89 sram功能测试结束

### 2021-7-9
1. 整理文件
2. 开始添加cache和axi
3. 修复跳转延迟槽地址错误和读取数据未初始化错误

### 2021-7-12
1. 写中期报告

### 2021-7-13
1. 加入外部暂停请求，调整暂停请求优先级
2. 完成编译器后端，并可通过汇编器汇编得到可以仿真的程序

### 2021-7-15
1. 人工智能复习及考试
2. 算法ppt

### 2021-7-16
1. 编译验收
2. 算法验收
3. 搭建cache模板

### 2021-7-17
1. icache能完成读的基础功能仿真
2. 添加写功能

### 2021-7-18
1. 添加dcache

### 2021-7-19
1. 发现uncached部分无法解决，需要重构cache部分

### 2021-7-20
1. 写编译课设报告和整理编译课设资料

### 2021-7-21
1. 写算法课设报告

### 2021-7-22
1. 写算法课设报告

### 2021-7-23
1. 添加icache dcache uncache axi_control
2. 测试点0->5 读取有问题，明早用march_cpu比较一下

### 2021-7-24
1. 功能测试已经调通
2. 由于cache容量不够，且写回操作未完成，导致性能测试有异常

### 2021-7-25
1. 修复跳转和暂停同时出现是，跳转错误bug

### 2021-7-26
1. 发现cache bram控制信号没有正交
2. 经过修改可以通过大部分性能测试当前性能分30.874，第三个性能测试存在功能错误
3. 添加axi_control_v2，目的功能：使读取和写回并行，试图提高字符串拷贝测试的分数
4. axi_control_v2验证完成，性能小幅度上升，性能测试3依旧存在问题，当前分数35.062

### 2021-7-27
1. 修改cache为两路组
2. 发现时钟使用错误，分数--
3. 增加四路组相联模块，发现对于性能提升帮助有限，仅提高0.222，但对于频率可能造成较大打击
4. 当前性能分 22.346 （两路组相联） 22.568 （四路组相联）
5. 下一步开始调整频率

### 2021-7-28
1. 为dcache_tag增加流水段，现为八级流水
2. 当前已测试最高频率70M 分数30.887
3. 开始学习制作分支预测器
4. 当前关键路径可能是由于flush信号的发布不合适导致

### 2021-7-29
1. 调整flush引入进tag模块的时间，使其影响从tag模块前改到了tag模块后，缩短了中间有关于tag的关键路径
2. 准备将tag换成bram来实现，lut实现的tag面积太大了，两个tag加在一起比cpu都大
3. 发现中断异常的触发优先级有问题，已修复
4. tag使用bram实现后控制难度较大，出现意料之外的错误，暂时放弃尝试
5. 准备尝试切断乘法，改为两阶段

### 2021-7-30
1. 修改ex的控制逻辑，辅助控制mul模块分为两阶段流水
2. 发现cache里的dirty位忘记做了，如果cache里的内容不是dirty的话，就不用写回了
3. 不过现在axi是读写并行，而且只有在cache行要被替换时才做写回，感觉能够优化的空间不大
4. 当前95M 分数38.424
5. 当前提到了105M 分数42.804分
6. 发现了axi接口的漏洞，burst读的最后一条不用接受rvalid信号的控制，疑似为系统测试错误原因

### 2021-7-31
1. 写报告
2. 分析分支预测器
3. 调整cache结构，减少tag的大小，降低布线难度，以提高频率
4. axi写行为还能够优化
5. 为系统测试添加mul指令
6. 添加mul指令后系统测试通过
7. 修改tag结构后128*8->64*16后同频率下分数略微提高，且片上面基较原来有减小，但频率未得到提升

### 2021-8-1
1. 写报告
2. 优化了一下axi的burst写，发现周期数个位数变化，不影响性能分，直接放弃修改
3. 频率拉到108M 分数43.878

### 2021-8-2
1. 写了一个简易版的分支预测器
2. 效果不太对劲，得找个性能测试检查一下哪里错了，现在估计是一些错误的跳转没清空。

### 2021-8-3
1. 发现bpu里一个变量写错了，现在已经修复，可以正确运行，性能有所提升
2. 双地址槽，108M 45.626分 
3. 八地址槽，108M 47.086分
4. 提前load数据的前递位置

### 2021-8-4
1. 没能解决掉load数据前递位置修改后的bug
2. 准备提交包，直接躺平，使用的是之前双地址槽，108M 45.626分
3. 零点之前完成了提交

### 2021-8-5
1. 队友过于给力，在下午找到了bug的位置，然后我刚好还改好了
2. 频率受到了影响，但影响不大，提升效果较多，105M 50分
3. 再次提交

### 2021-8-6
1. 本项目最后一次提交
2. 之后会转移到August_CPU

### 注：
1. submit 为第一次提交的代码
2. submit2 为第二次提交的代码


