TimeQuest Timing Analyzer report for SeqShiftUnit_Demo
Tue Mar 28 18:29:38 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:ClkDivider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:ClkDivider|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SeqShiftUnit_Demo                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; ClkDividerN:ClkDivider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:ClkDivider|clkOut } ;
; CLOCK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                      ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 208.38 MHz ; 208.38 MHz      ; CLOCK_50                      ;                                                ;
; 602.77 MHz ; 437.64 MHz      ; ClkDividerN:ClkDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.799 ; -74.845       ;
; ClkDividerN:ClkDivider|clkOut ; -0.659 ; -3.306        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.449 ; 0.000         ;
; ClkDividerN:ClkDivider|clkOut ; 0.462 ; 0.000         ;
+-------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -37.695       ;
; ClkDividerN:ClkDivider|clkOut ; -1.285 ; -10.280       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.799 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.719      ;
; -3.751 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.669      ;
; -3.745 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.665      ;
; -3.718 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.636      ;
; -3.716 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.636      ;
; -3.706 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.624      ;
; -3.699 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.619      ;
; -3.664 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.584      ;
; -3.647 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.567      ;
; -3.635 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.555      ;
; -3.590 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.508      ;
; -3.581 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.499      ;
; -3.567 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.487      ;
; -3.530 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.450      ;
; -3.508 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.426      ;
; -3.439 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.357      ;
; -3.438 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.358      ;
; -3.402 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.320      ;
; -3.383 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.303      ;
; -3.378 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.298      ;
; -3.356 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.274      ;
; -3.284 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.202      ;
; -3.250 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.168      ;
; -3.232 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.150      ;
; -3.116 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.033      ;
; -2.959 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.877      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.916 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.831      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.881 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.796      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.784      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.810 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.727      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
; -2.798 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.715      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.659 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.466     ; 1.191      ;
; -0.641 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.091     ; 1.548      ;
; -0.627 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.466     ; 1.159      ;
; -0.387 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.309      ;
; -0.386 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; 0.299      ; 1.683      ;
; -0.254 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.176      ;
; -0.247 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.169      ;
; -0.247 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.169      ;
; -0.244 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.166      ;
; -0.230 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.152      ;
; -0.190 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.112      ;
; -0.185 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.107      ;
; -0.179 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 1.101      ;
; -0.149 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; 0.299      ; 1.446      ;
; 0.096  ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 0.826      ;
; 0.098  ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 0.824      ;
; 0.100  ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.076     ; 0.822      ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.449 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.716      ;
; 0.641 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.653 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.920      ;
; 0.656 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.659 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.666 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.933      ;
; 0.675 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.822 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.089      ;
; 0.836 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.103      ;
; 0.959 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.968 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.979 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.983 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.986 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.991 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.063 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.330      ;
; 1.080 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.085 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.091 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.358      ;
; 1.095 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.100 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.101 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.105 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.106 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.109 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.111 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.112 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.116 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.117 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.140 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.407      ;
; 1.163 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.430      ;
; 1.168 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.435      ;
; 1.183 ; ClkDividerN:ClkDivider|clkOut           ; ClkDividerN:ClkDivider|clkOut           ; ClkDividerN:ClkDivider|clkOut ; CLOCK_50    ; 0.000        ; 3.076      ; 4.707      ;
; 1.206 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.206 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.207 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.462 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.724      ;
; 0.464 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.726      ;
; 0.464 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.726      ;
; 0.652 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.466      ; 1.304      ;
; 0.671 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.933      ;
; 0.672 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.934      ;
; 0.673 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.935      ;
; 0.674 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.936      ;
; 0.674 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.936      ;
; 0.694 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.956      ;
; 0.715 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.977      ;
; 0.718 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 0.980      ;
; 0.883 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.466      ; 1.535      ;
; 0.887 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.076      ; 1.149      ;
; 1.075 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; -0.299     ; 0.962      ;
; 1.152 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.091      ; 1.429      ;
; 1.192 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; -0.299     ; 1.079      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 227.01 MHz ; 227.01 MHz      ; CLOCK_50                      ;                                                ;
; 672.49 MHz ; 437.64 MHz      ; ClkDividerN:ClkDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.405 ; -67.180       ;
; ClkDividerN:ClkDivider|clkOut ; -0.487 ; -2.145        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.406 ; 0.000         ;
; ClkDividerN:ClkDivider|clkOut ; 0.424 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -37.695       ;
; ClkDividerN:ClkDivider|clkOut ; -1.285 ; -10.280       ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.405 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.334      ;
; -3.380 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.309      ;
; -3.341 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.269      ;
; -3.325 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.254      ;
; -3.311 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.239      ;
; -3.310 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.239      ;
; -3.298 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.226      ;
; -3.259 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.188      ;
; -3.238 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.167      ;
; -3.225 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.154      ;
; -3.223 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.151      ;
; -3.215 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.143      ;
; -3.172 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.101      ;
; -3.139 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.067      ;
; -3.139 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.068      ;
; -3.107 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.036      ;
; -3.064 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.992      ;
; -3.064 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.992      ;
; -3.042 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.971      ;
; -3.035 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.964      ;
; -2.984 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.912      ;
; -2.952 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.880      ;
; -2.895 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.823      ;
; -2.869 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.797      ;
; -2.709 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.636      ;
; -2.646 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.574      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.627 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.525 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.451      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.448      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.503 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.430      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.489 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.416      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.485 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.412      ;
; -2.483 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.410      ;
; -2.483 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.410      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.487 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.415     ; 1.071      ;
; -0.476 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.083     ; 1.392      ;
; -0.459 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.415     ; 1.043      ;
; -0.256 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; 0.262      ; 1.517      ;
; -0.240 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 1.169      ;
; -0.127 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 1.056      ;
; -0.120 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 1.049      ;
; -0.119 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 1.048      ;
; -0.117 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 1.046      ;
; -0.107 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 1.036      ;
; -0.069 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.998      ;
; -0.064 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.993      ;
; -0.058 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.987      ;
; -0.036 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; 0.262      ; 1.297      ;
; 0.186  ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.743      ;
; 0.188  ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.741      ;
; 0.189  ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.740      ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.649      ;
; 0.585 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.592 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.598 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.608 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.851      ;
; 0.618 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.760 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.003      ;
; 0.775 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.018      ;
; 0.872 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.875 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.880 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.884 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.896 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.898 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.141      ;
; 0.899 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.957 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.200      ;
; 0.971 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.974 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.976 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.219      ;
; 0.982 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.990 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.995 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.237      ;
; 0.996 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.240      ;
; 0.999 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 1.001 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.001 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.008 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.009 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.251      ;
; 1.013 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.042 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.285      ;
; 1.046 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.289      ;
; 1.074 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.317      ;
; 1.081 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.324      ;
; 1.082 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.325      ;
; 1.085 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.424 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.665      ;
; 0.426 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.667      ;
; 0.426 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.667      ;
; 0.612 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.853      ;
; 0.613 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.854      ;
; 0.614 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.415      ; 1.200      ;
; 0.614 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.855      ;
; 0.615 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.856      ;
; 0.615 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.856      ;
; 0.634 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.875      ;
; 0.651 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.892      ;
; 0.653 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.894      ;
; 0.818 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 1.059      ;
; 0.826 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.415      ; 1.412      ;
; 0.972 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; -0.262     ; 0.881      ;
; 1.064 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.083      ; 1.318      ;
; 1.085 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; -0.262     ; 0.994      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -1.370 ; -21.874       ;
; ClkDividerN:ClkDivider|clkOut ; 0.173  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.204 ; 0.000         ;
; ClkDividerN:ClkDivider|clkOut ; 0.204 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -31.686       ;
; ClkDividerN:ClkDivider|clkOut ; -1.000 ; -8.000        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.370 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.317      ;
; -1.361 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.308      ;
; -1.360 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.307      ;
; -1.357 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.304      ;
; -1.351 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.298      ;
; -1.334 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.281      ;
; -1.323 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.270      ;
; -1.297 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.244      ;
; -1.295 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.242      ;
; -1.256 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.202      ;
; -1.251 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.197      ;
; -1.227 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.174      ;
; -1.224 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.170      ;
; -1.221 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.167      ;
; -1.216 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.213 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.160      ;
; -1.188 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.135      ;
; -1.130 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.076      ;
; -1.125 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.071      ;
; -1.113 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.059      ;
; -1.072 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.018      ;
; -1.067 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.013      ;
; -1.059 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.004      ;
; -1.016 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.962      ;
; -0.929 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.875      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.874 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.848 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.794      ;
; -0.833 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.779      ;
; -0.833 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.779      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.173 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.245     ; 0.569      ;
; 0.189 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.245     ; 0.553      ;
; 0.191 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.050     ; 0.746      ;
; 0.310 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.636      ;
; 0.338 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; 0.154      ; 0.803      ;
; 0.385 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.561      ;
; 0.386 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.560      ;
; 0.387 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.559      ;
; 0.387 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.559      ;
; 0.397 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.549      ;
; 0.410 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.536      ;
; 0.416 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.530      ;
; 0.417 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.529      ;
; 0.443 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; 0.154      ; 0.698      ;
; 0.552 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.394      ;
; 0.554 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.392      ;
; 0.557 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.041     ; 0.389      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.204 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.329      ;
; 0.292 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.300 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.306 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.309 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.323 ; ClkDividerN:ClkDivider|clkOut           ; ClkDividerN:ClkDivider|clkOut           ; ClkDividerN:ClkDivider|clkOut ; CLOCK_50    ; 0.000        ; 1.646      ; 2.188      ;
; 0.371 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.496      ;
; 0.375 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.500      ;
; 0.441 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.449 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.458 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.586      ;
; 0.462 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.473 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.598      ;
; 0.504 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.512 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.516 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.640      ;
; 0.516 ; ClkDividerN:ClkDivider|s_divCounter[15] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.518 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[14] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.645      ;
; 0.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[6]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[8]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[15] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.649      ;
; 0.525 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.652      ;
; 0.528 ; ClkDividerN:ClkDivider|s_divCounter[14] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.533 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.658      ;
; 0.536 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.661      ;
; 0.570 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[7]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.695      ;
; 0.572 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.204 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.331      ;
; 0.268 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.245      ; 0.597      ;
; 0.306 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.432      ;
; 0.307 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.432      ;
; 0.309 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.434      ;
; 0.316 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.441      ;
; 0.327 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[2] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[1] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.452      ;
; 0.328 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[4] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[3] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.453      ;
; 0.362 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.245      ; 0.691      ;
; 0.397 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[5] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.041      ; 0.522      ;
; 0.508 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.050      ; 0.642      ;
; 0.514 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[6] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; -0.154     ; 0.444      ;
; 0.556 ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[7] ; SeqShiftUnit:SeqShiftUnit|s_shiftReg[0] ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; -0.154     ; 0.486      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -3.799  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                      ; -3.799  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:ClkDivider|clkOut ; -0.659  ; 0.204 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                ; -78.151 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                      ; -74.845 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:ClkDivider|clkOut ; -3.306  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+--------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:ClkDivider|clkOut ; CLOCK_50                      ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:ClkDivider|clkOut ; CLOCK_50                      ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; CLOCK_50                      ; CLOCK_50                      ; Base ; Constrained ;
; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Tue Mar 28 18:29:35 2017
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:ClkDivider|clkOut ClkDividerN:ClkDivider|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.799             -74.845 CLOCK_50 
    Info (332119):    -0.659              -3.306 ClkDividerN:ClkDivider|clkOut 
Info (332146): Worst-case hold slack is 0.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.449               0.000 CLOCK_50 
    Info (332119):     0.462               0.000 ClkDividerN:ClkDivider|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:ClkDivider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.405             -67.180 CLOCK_50 
    Info (332119):    -0.487              -2.145 ClkDividerN:ClkDivider|clkOut 
Info (332146): Worst-case hold slack is 0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.406               0.000 CLOCK_50 
    Info (332119):     0.424               0.000 ClkDividerN:ClkDivider|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:ClkDivider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.370             -21.874 CLOCK_50 
    Info (332119):     0.173               0.000 ClkDividerN:ClkDivider|clkOut 
Info (332146): Worst-case hold slack is 0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.204               0.000 CLOCK_50 
    Info (332119):     0.204               0.000 ClkDividerN:ClkDivider|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.686 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:ClkDivider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 879 megabytes
    Info: Processing ended: Tue Mar 28 18:29:38 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


