module ScalePipe (
	clock,
	reset,
	io_in_valid,
	io_in_bits_data,
	io_in_bits_scale_bits,
	io_in_bits_id,
	io_in_bits_index,
	io_out_valid,
	io_out_bits_data,
	io_out_bits_id,
	io_out_bits_index
);
	input clock;
	input reset;
	input io_in_valid;
	input [7:0] io_in_bits_data;
	input [31:0] io_in_bits_scale_bits;
	input [1:0] io_in_bits_id;
	input [3:0] io_in_bits_index;
	output wire io_out_valid;
	output wire [7:0] io_out_bits_data;
	output wire [1:0] io_out_bits_id;
	output wire [3:0] io_out_bits_index;
	wire [7:0] _out_bits_data_rec_fn_to_in_io_out;
	wire [2:0] _out_bits_data_rec_fn_to_in_io_intExceptionFlags;
	wire [32:0] _out_bits_data_muladder_io_out;
	wire [32:0] _out_bits_data_in_to_rec_fn_io_out;
	wire out_bits_data_f_rec_rawIn_isZeroExpIn = io_in_bits_scale_bits[30:23] == 8'h00;
	wire [4:0] out_bits_data_f_rec_rawIn_normDist = (io_in_bits_scale_bits[22] ? 5'h00 : (io_in_bits_scale_bits[21] ? 5'h01 : (io_in_bits_scale_bits[20] ? 5'h02 : (io_in_bits_scale_bits[19] ? 5'h03 : (io_in_bits_scale_bits[18] ? 5'h04 : (io_in_bits_scale_bits[17] ? 5'h05 : (io_in_bits_scale_bits[16] ? 5'h06 : (io_in_bits_scale_bits[15] ? 5'h07 : (io_in_bits_scale_bits[14] ? 5'h08 : (io_in_bits_scale_bits[13] ? 5'h09 : (io_in_bits_scale_bits[12] ? 5'h0a : (io_in_bits_scale_bits[11] ? 5'h0b : (io_in_bits_scale_bits[10] ? 5'h0c : (io_in_bits_scale_bits[9] ? 5'h0d : (io_in_bits_scale_bits[8] ? 5'h0e : (io_in_bits_scale_bits[7] ? 5'h0f : (io_in_bits_scale_bits[6] ? 5'h10 : (io_in_bits_scale_bits[5] ? 5'h11 : (io_in_bits_scale_bits[4] ? 5'h12 : (io_in_bits_scale_bits[3] ? 5'h13 : (io_in_bits_scale_bits[2] ? 5'h14 : (io_in_bits_scale_bits[1] ? 5'h15 : 5'h16))))))))))))))))))))));
	wire [53:0] _out_bits_data_f_rec_rawIn_subnormFract_T = {31'h00000000, io_in_bits_scale_bits[22:0]} << out_bits_data_f_rec_rawIn_normDist;
	wire [8:0] _out_bits_data_f_rec_rawIn_adjustedExp_T_4 = (out_bits_data_f_rec_rawIn_isZeroExpIn ? {4'hf, ~out_bits_data_f_rec_rawIn_normDist} : {1'h0, io_in_bits_scale_bits[30:23]}) + {7'h20, (out_bits_data_f_rec_rawIn_isZeroExpIn ? 2'h2 : 2'h1)};
	wire [2:0] _out_bits_data_f_rec_T_1 = (out_bits_data_f_rec_rawIn_isZeroExpIn & ~(|io_in_bits_scale_bits[22:0]) ? 3'h0 : _out_bits_data_f_rec_rawIn_adjustedExp_T_4[8:6]);
	reg io_out_pipe_v;
	reg [7:0] io_out_pipe_b_data;
	reg [1:0] io_out_pipe_b_id;
	reg [3:0] io_out_pipe_b_index;
	reg io_out_pipe_pipe_v;
	reg [7:0] io_out_pipe_pipe_b_data;
	reg [1:0] io_out_pipe_pipe_b_id;
	reg [3:0] io_out_pipe_pipe_b_index;
	reg io_out_pipe_pipe_pipe_v;
	reg [7:0] io_out_pipe_pipe_pipe_b_data;
	reg [1:0] io_out_pipe_pipe_pipe_b_id;
	reg [3:0] io_out_pipe_pipe_pipe_b_index;
	reg io_out_pipe_pipe_pipe_pipe_v;
	reg [7:0] io_out_pipe_pipe_pipe_pipe_b_data;
	reg [1:0] io_out_pipe_pipe_pipe_pipe_b_id;
	reg [3:0] io_out_pipe_pipe_pipe_pipe_b_index;
	always @(posedge clock) begin
		if (reset) begin
			io_out_pipe_v <= 1'h0;
			io_out_pipe_pipe_v <= 1'h0;
			io_out_pipe_pipe_pipe_v <= 1'h0;
			io_out_pipe_pipe_pipe_pipe_v <= 1'h0;
		end
		else begin
			io_out_pipe_v <= io_in_valid;
			io_out_pipe_pipe_v <= io_out_pipe_v;
			io_out_pipe_pipe_pipe_v <= io_out_pipe_pipe_v;
			io_out_pipe_pipe_pipe_pipe_v <= io_out_pipe_pipe_pipe_v;
		end
		if (io_in_valid) begin
			io_out_pipe_b_data <= (_out_bits_data_rec_fn_to_in_io_intExceptionFlags[1] ? (_out_bits_data_muladder_io_out[32] ? 8'h80 : 8'h7f) : _out_bits_data_rec_fn_to_in_io_out);
			io_out_pipe_b_id <= io_in_bits_id;
			io_out_pipe_b_index <= io_in_bits_index;
		end
		if (io_out_pipe_v) begin
			io_out_pipe_pipe_b_data <= io_out_pipe_b_data;
			io_out_pipe_pipe_b_id <= io_out_pipe_b_id;
			io_out_pipe_pipe_b_index <= io_out_pipe_b_index;
		end
		if (io_out_pipe_pipe_v) begin
			io_out_pipe_pipe_pipe_b_data <= io_out_pipe_pipe_b_data;
			io_out_pipe_pipe_pipe_b_id <= io_out_pipe_pipe_b_id;
			io_out_pipe_pipe_pipe_b_index <= io_out_pipe_pipe_b_index;
		end
		if (io_out_pipe_pipe_pipe_v) begin
			io_out_pipe_pipe_pipe_pipe_b_data <= io_out_pipe_pipe_pipe_b_data;
			io_out_pipe_pipe_pipe_pipe_b_id <= io_out_pipe_pipe_pipe_b_id;
			io_out_pipe_pipe_pipe_pipe_b_index <= io_out_pipe_pipe_pipe_b_index;
		end
	end
	INToRecFN_i8_e8_s24 out_bits_data_in_to_rec_fn(
		.io_in(io_in_bits_data),
		.io_out(_out_bits_data_in_to_rec_fn_io_out)
	);
	MulAddRecFN_e8_s24 out_bits_data_muladder(
		.io_a(_out_bits_data_in_to_rec_fn_io_out),
		.io_b({io_in_bits_scale_bits[31], _out_bits_data_f_rec_T_1[2:1], _out_bits_data_f_rec_T_1[0] | (&_out_bits_data_f_rec_rawIn_adjustedExp_T_4[8:7] & |io_in_bits_scale_bits[22:0]), _out_bits_data_f_rec_rawIn_adjustedExp_T_4[5:0], (out_bits_data_f_rec_rawIn_isZeroExpIn ? {_out_bits_data_f_rec_rawIn_subnormFract_T[21:0], 1'h0} : io_in_bits_scale_bits[22:0])}),
		.io_out(_out_bits_data_muladder_io_out)
	);
	RecFNToIN_e8_s24_i8 out_bits_data_rec_fn_to_in(
		.io_in(_out_bits_data_muladder_io_out),
		.io_out(_out_bits_data_rec_fn_to_in_io_out),
		.io_intExceptionFlags(_out_bits_data_rec_fn_to_in_io_intExceptionFlags)
	);
	assign io_out_valid = io_out_pipe_pipe_pipe_pipe_v;
	assign io_out_bits_data = io_out_pipe_pipe_pipe_pipe_b_data;
	assign io_out_bits_id = io_out_pipe_pipe_pipe_pipe_b_id;
	assign io_out_bits_index = io_out_pipe_pipe_pipe_pipe_b_index;
endmodule
