[
{
"npc":"1",
"pc":"0",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"0",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"ori r3,r3,3",
"code1":"non inst",
"code2":"non inst",
"code3":"non inst",
"code4":"non inst",
"alu_mem":"0"
},
{
"npc":"2",
"pc":"1",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"andi r2,r3,2",
"code1":"ori r3,r3,3",
"code2":"non inst",
"code3":"non inst",
"code4":"non inst",
"alu_mem":"0"
},
{
"npc":"3",
"pc":"2",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"or r1,r3,r2",
"code1":"andi r2,r3,2",
"code2":"ori r3,r3,3",
"code3":"non inst",
"code4":"non inst",
"alu_mem":"0"
},
{
"npc":"4",
"pc":"3",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"load r4,r4,4",
"code1":"or r1,r3,r2",
"code2":"andi r2,r3,2",
"code3":"ori r3,r3,3",
"code4":"non inst",
"alu_mem":"0"
},
{
"npc":"5",
"pc":"4",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"sub  r4,r4,r2",
"code1":"load r4,r4,4",
"code2":"or r1,r3,r2",
"code3":"andi r2,r3,2",
"code4":"ori r3,r3,3",
"alu_mem":"0"
},
{
"npc":"6",
"pc":"5",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"addi r2,r4,1",
"code1":"sub  r4,r4,r2",
"code2":"load r4,r4,4",
"code3":"or r1,r3,r2",
"code4":"andi r2,r3,2",
"alu_mem":"0"
},
{
"npc":"7",
"pc":"6",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"addi r2,r4,1",
"code1":"sub  r4,r4,r2",
"code2":"sub  r4,r4,r2",
"code3":"load r4,r4,4",
"code4":"or r1,r3,r2",
"alu_mem":"0"
},
{
"npc":"8",
"pc":"7",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"branch 2",
"code1":"addi r2,r4,1",
"code2":"sub  r4,r4,r2",
"code3":"sub  r4,r4,r2",
"code4":"load r4,r4,4",
"alu_mem":"0"
},
{
"npc":"9",
"pc":"8",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"ori r5,r5,5",
"code1":"branch 2",
"code2":"addi r2,r4,1",
"code3":"sub  r4,r4,r2",
"code4":"sub  r4,r4,r2",
"alu_mem":"0"
},
{
"npc":"10",
"pc":"9",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"sub  r1,r1,r2",
"code1":"ori r5,r5,5",
"code2":"branch 2",
"code3":"addi r2,r4,1",
"code4":"sub  r4,r4,r2",
"alu_mem":"0"
},
{
"npc":"11",
"pc":"10",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"beq  2",
"code1":"sub  r1,r1,r2",
"code2":"ori r5,r5,5",
"code3":"branch 2",
"code4":"addi r2,r4,1",
"alu_mem":"0"
},
{
"npc":"12",
"pc":"11",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"ori r5,r5,5",
"code1":"beq  2",
"code2":"sub  r1,r1,r2",
"code3":"ori r5,r5,5",
"code4":"branch 2",
"alu_mem":"0"
},
{
"npc":"13",
"pc":"12",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"ori r5,r5,5",
"code1":"beq  2",
"code2":"beq  2",
"code3":"sub  r1,r1,r2",
"code4":"ori r5,r5,5",
"alu_mem":"0"
},
{
"npc":"14",
"pc":"13",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"store r2,r1,4",
"code1":"ori r5,r5,5",
"code2":"beq  2",
"code3":"beq  2",
"code4":"sub  r1,r1,r2",
"alu_mem":"0"
},
{
"npc":"15",
"pc":"14",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"undef inst",
"code1":"store r2,r1,4",
"code2":"ori r5,r5,5",
"code3":"beq  2",
"code4":"beq  2",
"alu_mem":"0"
},
{
"npc":"16",
"pc":"15",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"undef inst",
"code1":"undef inst",
"code2":"store r2,r1,4",
"code3":"ori r5,r5,5",
"code4":"beq  2",
"alu_mem":"0"
},
{
"npc":"17",
"pc":"16",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"undef inst",
"code1":"undef inst",
"code2":"undef inst",
"code3":"store r2,r1,4",
"code4":"ori r5,r5,5",
"alu_mem":"0"
},
{
"npc":"18",
"pc":"17",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"undef inst",
"code1":"undef inst",
"code2":"undef inst",
"code3":"undef inst",
"code4":"store r2,r1,4",
"alu_mem":"0"
},
{
"npc":"19",
"pc":"18",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"undef inst",
"code1":"undef inst",
"code2":"undef inst",
"code3":"undef inst",
"code4":"undef inst",
"alu_mem":"0"
},
{
"npc":"20",
"pc":"19",
"pinst":"00000000",
"pcsource":"0",
"depend":"1",
"r1":"0",
"r2":"0",
"r3":"0",
"r4":"0",
"r5":"0",
"inst":"00000000",
"rs1":"0",
"rs2":"0",
"op":"0",
"rd":"0",
"imm":"0",
"addr":"0",
"sst":"0",
"sext":"0",
"rnb":"0",
"wreg":"0",
"m2reg":"0",
"wmem":"0",
"wz":"0",
"aluc":"0",
"adepend":"0",
"bdepend":"1",
"qa":"0",
"qb":"0",
"imm":"0",
"ewreg":"0",
"em2reg":"0",
"ewmem":"0",
"ewz":"0",
"ealuc":"0",
"eadepend":"0",
"ebdepend":"1",
"erd":"0",
"eqa":"0",
"eqb":"0",
"eimm":"0",
"a":"0",
"b":"0",
"z":"1",
"r":"0",
"mwreg":"0",
"mm2reg":"0",
"mwmem":"0",
"mrd":"0",
"mz":"0",
"mr":"0",
"mqb":"0",
"md":"0",
"ram1":"4",
"wwreg":"0",
"wm2reg":"0",
"wrd":"0",
"wr":"0",
"wd":"0",
"code0":"undef inst",
"code1":"undef inst",
"code2":"undef inst",
"code3":"undef inst",
"code4":"undef inst",
"alu_mem":"0"
}
]
