# 11_OPTEE-OS_内核之 (三) 中断与异常的处理
一个完整的系统都会存在中断, ARMv7 架构扩展出了 Monitor 模式, 而 ARMv8 使用 EL 的方式对 ARM 异常运行模式进行了重新定义, 分为 EL0~EL3. 在 ARMv8 架构系统中,**OP-TEE 运行于安全侧的 EL1,bl31 运行于 EL3**. 系统运行过程中任何阶段都有可能会产生外部中断. 本章将主要介绍 FIQ 事件和 IRQ 事件在 OP-TEE,ARMv7 架构中的 Monitor 模式, ARMv8 架构中的 EL3 的处理过程.

# 1. 系统的中断处理
ARM 核处于安全世界状态 (SWS) 和正常世界状态 (NWS) 都具有独立的 VBAR 寄存器和中断向量表. 而当 ARM 核处于 Monitor 模式或者 EL3 时, ARM 核将具有独立的中断向量表和 MVBAR 寄存器. 想实现各种中断在三种状态下被处理的统一性和正确性, 就需要确保各种状态下中断向量表以及 GIC 的正确配置.**ARM 的指导手册中建议在 TEE 中使用 FIQ, 在 ROS 中使用 IRQ, 即 TEE 侧会处理由中断引起的 FIQ 事件, 而 Linux 内核端将会处理中断引起的 IRQ 事件 **. 而由于 ATF 的使用, Monitor 状态或者 EL3 下中断的处理代码将会在 ATF 中实现.(ATF 来处理更高级及跟敏感的中断)

针对 ARMv7 核, 中断与 ARM 核每种状态的关系图如图所示:

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221005204526.png)

系统中的中断主要被分为 Native Interrupt 和 Foreign Interrupt 事件, FIQ 会被 TEE 侧处理, IRQ 会被 REE 侧处理, 如果在 Monitor 模式或 EL3 阶段产生了中断, 则处于 Monitor 模式或者 EL3 的软件会使用 MVBAR 寄存器中保存的异常向量表中的处理函数对 FIQ 或者 IRQ 事件进行处理.

# 2. 中断控制器
中断控制器 (General Interruption Controller,GIC) 模块是 CPU 的外设之一, 它的作用是接收来自其他外设的中断引脚输入, 然后根据中断触发模式, 中断类型优先级等设置来控制发送不同的中断信号到 CPU.ARM 对 GIC 的架构也在不断改进, 已经从 GICv1 发展到现在的 GICv4 版本. 目前主要使用的是 GICv2 和 GICv3 架构. 本书将介绍在支持 TEE 安全扩展的 ARM 处理器平台上这两个版本的中断控制器是如何工作的.

参考:[12_ARMv8_异常处理(三)- GICv1/v2 中断处理](https://github.com/carloscn/blog/issues/51)

## 2.1 GIC 寄存器
GIC 模块中的寄存器主要分为中断控制分发寄存器 (缩写为 GICD) 以及 CPU 接口寄存器 (缩写为 GICC) 两部分. GICD 接收所有的中断源, 然后根据中断的优先级来判定是否响应中断, 以及是否将该中断信号转发到对应的 CPU.GICC 和各个 ARM 核相连. 当收到来自 GICD 的中断信号时, 由 GICC 来决定是否将中断请求发送给 ARM 核.

支持安全扩展的 GIC 模块将中断分为了两组: Group0 中断和 Group1 中断.

* 对于 ARMv7 架构, Group0 为安全中断, Group1 为非安全中断.
* 对于 ARMv8 架构, Group0 为安全中断且有最高的优先级, 而 Group1 又分安全中断 (Group1 Secure,G1S) 和非安全中断(Group1 NonSecure,G1NS).

GIC 会根据中断所在的 Group 安全类型及当前 ARM 核运行模式来决定是发送 FIQ 还是 IRQ 信号到 ARM 核. 根据 GIC 版本的不同其决定方式也不同. 关于这点将在接下来的章节分开介绍. 另外, 当 ARM 核收到 FIQ/IRQ 信号后会进入哪种模式是由 SCR 寄存器来决定的.

ARMv8 架构中, OP-TEE 根据中断要求触发的模式将中断类型分为三类, 其定义如下:
```C
#define INTR_TYPE_S_EL1      0        // 该中断应该由 Secure EL1 处理
#define INTR_TYPE_EL3        1        // 该中断应该由 EL3 处理
#define INTR_TYPE_NS         2        // 该中断应该由 Normal World 处理
```
不同版本的 GIC 对于以上三种类型的中断将会产生不同的 IRQ 或 FIQ 事件, 故需要先根据 GIC 版本来确定上述三种类型的中断所产生的是 IRQ 还是 FIQ 事件, 然后再设定 SCR 寄存器中 SCR.FIQ 和 SCR.IRQ 位来决定该中断是否会触发 ARM 核进入 EL3 阶段.

## 2.2 ARMv7 SCR 寄存器
![](https://raw.githubusercontent.com/carloscn/images/main/typora20221005205109.png)

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221005205601.png)

ARMv7 架构中, SCR 寄存器中的值是在 optee_os/core/arch/arm/sm/sm_a32.S 文件被设定, 其内容如下:
```assembly
.sm_ret_to_nsec:
	// 回到 Normal World 之前设定 SCR.NS 位
	add     r0, sp, #(SM_CTX_NSEC + SM_NSEC_CTX_R8)
	ldm     r0, {r8-r12} // 设定 SCR.NS 下 FIQ 为 1, FIQ 中断会进入 Monitor 模式
	read_scr r0
	orr     r0, r0, #(SCR_NS | SCR_FIQ)
	write_scr r0
	add     sp, sp, #(SM_CTX_NSEC + SM_NSEC_CTX_R0)
	b       .sm_exit
.smc_from_nsec: // 进入 Secure World
	sub     sp, sp, #(SM_CTX_NSEC + SM_NSEC_CTX_R0) /* 设定 SCR.FIQ 位为 0,FIQ 中断会直接通过 VBAR 进入 EL1S FIQ 异常向量 */
	bic     r1, r1, #(SCR_NS | SCR_FIQ)
	write_scr r1
	add     r0, sp, #(SM_CTX_NSEC + SM_NSEC_CTX_R8)
	stm     r0, {r8-r12}
	mov     r0, sp
	bl      sm_from_nsec
	cmp     r0, #0
	beq     .sm_ret_to_nsec
	add     sp, sp, #(SM_CTX_SEC + SM_SEC_CTX_R0)
```
## 2.3 ARMv8 SCR 寄存器的设定
首先 ATF 在 bl31/interrupt_mgmt.h 下分别定义了 Secure EL1,NonSecure 以及 EL3 模式下 Group0 和 Group1 中断的路由模式.
![](https://raw.githubusercontent.com/carloscn/images/main/typora20221005205802.png)
![](https://raw.githubusercontent.com/carloscn/images/main/typora20221005205848.png)

```C
/* 以下分别定义了在 EL3/SEL1/NS 模式下中断的路由模式, 定义名称格式如下
 * RM:   Routing Model
 * SEL1: Secure EL1 Mode(optee os)
 * NS:   Non Secure Mode
 * 0:    Routing Model 0
 * 1:    Routing Model 1
 * 值对应 SCR 寄存器中的 bit[2:0], 定义如下
 * bit[0]: SCR.NS (0: Secure, 1: Non Secure)
 * bit[1]: SCR.IRQ (0: enter IRQ mode 1: enter EL3 monitor)
 * bit[2]: SCR.FIQ (0: enter FIQ mode 1: enter EL3 monitor) */
 /* 从 NS 进入 EL3. 并在安全态的 EL1 进行处理 */
#define INTR_SEL1_VALID_RM0        0x2
/* 从 NS 或者安全态进入 EL3 */
#define INTR_SEL1_VALID_RM1        0x3
/* 从 NS 进入 EL1/EL2 并转切到安全态的 EL1 */
#define INTR_NS_VALID_RM0        0x0
/* 从 NS 到 EL1/EL2 或从安全态进入 EL3
#define INTR_NS_VALID_RM1        0x1
/* 从 NS 进入 EL3, 并进入安全态的 EL1, 最终进入 EL3 */
#define INTR_EL3_VALID_RM0        0x2
/* 从 NS 或安全态进入 EL3 */
#define INTR_EL3_VALID_RM1        0x3
/* 默认模式转移路径 */
#define INTR_DEFAULT_RM        0x0
```

为兼容 GICv2 和 GICv3 平台, 在初始化 CPU 时将 IRQ 和 FIQ 位同时设置为 1, 设置相关代码如下:
```c
/*******************************************************************************
 * Handler called when the CPU power domain is about to enter standby.
 ******************************************************************************/
void css_cpu_standby(plat_local_state_t cpu_state)
{
	unsigned int scr;
	assert(cpu_state == ARM_LOCAL_STATE_RET);
	scr = read_scr_el3();
	/*
	 * Enable the Non secure interrupt to wake the CPU.
	 * In GICv3 affinity routing mode, the non secure group1 interrupts use
	 * the PhysicalFIQ at EL3 whereas in GICv2, it uses the PhysicalIRQ.
	 * Enabling both the bits works for both GICv2 mode and GICv3 affinity
	 * routing mode.
	 */
	/* 对于非安全中断, 如果当前 CPU 运行在 EL3, 对于 GICv3 非安全 group*/
	write_scr_el3(scr | SCR_IRQ_BIT | SCR_FIQ_BIT);
	isb();
	dsb();
	// 等待非安全中断触发
	wfi();
	/*
	 * Restore SCR to the original value, synchronisation of scr_el3 is
	 * done by eret while el3_exit to save some execution cycles.
	 */
	// 恢复 SCR 寄存器的原始值
	write_scr_el3(scr);
}
```
CPU 初始化过程中会调用 register_interrupt_type_handler 来设定 Secure EL1 下的 SCR 寄存器, 其内容如下:
```C
	case TEESMC_OPTEED_RETURN_ENTRY_DONE:
		/*
		 * Stash the OPTEE entry points information. This is done
		 * only once on the primary cpu
		 */
		assert(optee_vector_table == NULL);
		optee_vector_table = (optee_vectors_t *) x1;

		if (optee_vector_table) {
			set_optee_pstate(optee_ctx->state, OPTEE_PSTATE_ON);

			/*
			 * OPTEE has been successfully initialized.
			 * Register power management hooks with PSCI
			 */
			 // optee 初始成功, 安装 psci 处理函数
			psci_register_spd_pm_hook(&opteed_pm);

			/*
			 * Register an interrupt handler for S-EL1 interrupts
			 * when generated during code executing in the
			 * non-secure state.
			 */
			 // 设置 flag 为 ON_SECURE 定义为 1
			flags = 0;
			set_interrupt_rm_flag(flags, NON_SECURE);
			rc = register_interrupt_type_handler(INTR_TYPE_S_EL1,
						opteed_sel1_interrupt_handler,
						flags);
			if (rc)
				panic();
		}

		/*
		 * OPTEE reports completion. The OPTEED must have initiated
		 * the original request through a synchronous entry into
		 * OPTEE. Jump back to the original C runtime context.
		 */
		opteed_synchronous_sp_exit(optee_ctx, x1);
		break;
```
register_interrypt_type_handler 函数会调用 set_routing_model 来定义三种不同目标的中断在 EL3 和 EL1 的 SCR 寄存器的值, 该函数内容如下:
```C
/*******************************************************************************
 * This function validates the routing model specified in the 'flags' and
 * updates internal data structures to reflect the new routing model. It also
 * updates the copy of SCR_EL3 for each security state with the new routing
 * model in the 'cpu_context' structure for this cpu.
 ******************************************************************************/
int32_t set_routing_model(uint32_t type, uint32_t flags)
{
	int32_t rc;
	/* 检查将要设定的 SCR 的值是否是之前 interrupt_mgmt.h 中预定义的有效值 */
	rc = validate_interrupt_type(type);
	if (rc != 0)
		return rc;
	/* 结构体变量 intr_type_descs 用来描述安全 / 正常模式下 SCR 的设定 */
	rc = validate_routing_model(type, flags);
	if (rc != 0)
		return rc;

	/* Update the routing model in internal data structures */
	intr_type_descs[type].flags = flags;
	/* 结构体变量 intr_type_descs 用来描述安全 / 正常模式下 SCR 的设定 */
	set_scr_el3_from_rm(type, flags, SECURE);
	/* 设置在 CPU 正常模式下 (SCR.NS=1) 的 SCR.IRQ,SCR.FIQ 位 */
	set_scr_el3_from_rm(type, flags, NON_SECURE);

	return 0;
}

```
set_routing_model 来定义三种不同目标的中断在 EL3 和 EL1 的 SCR 寄存器的值, 该函数内容如下:
```C
/*******************************************************************************
 * This function uses the 'interrupt_type_flags' parameter to obtain the value
 * of the trap bit (IRQ/FIQ) in the SCR_EL3 for a security state for this
 * interrupt type. It uses it to update the SCR_EL3 in the cpu context and the
 * 'intr_type_desc' for that security state.
 ******************************************************************************/
static void set_scr_el3_from_rm(uint32_t type,
				uint32_t interrupt_type_flags,
				uint32_t security_state)
{
	uint32_t flag, bit_pos;
	/*
	 * 这里根据 security_state 状态来获取对应 SCR 要设定的值
	 * 如果之前调用的是 set_interrupt_rm_flag(flags, NON_SECURE)
	 * 1. security_state == SECUREflag = (0xb10 >> SECURE) & 0xb1  = 0
	 * 2. security_state == NONSECURE: flag = (0xb10 >> NONSECURE) & 0xb1
	 * 如果之前调用的是 set_interrupt_rm_flag(flags, SECURE) 同理
	 * 1. security_state == SECURE: flag = 1
	 * 2. security_state == NONSECURE: flag = 0    */
	flag = get_interrupt_rm_flag(interrupt_type_flags, security_state);
	/* 这个函数根据 GIC 的版本决定设定 SCR 寄存器中 FIQ/IRQ 位 */
	bit_pos = plat_interrupt_type_to_line(type, security_state);
	intr_type_descs[type].scr_el3[security_state] = (u_register_t)flag << bit_pos;

	/*
	 * Update scr_el3 only if there is a context available. If not, it
	 * will be updated later during context initialization which will obtain
	 * the scr_el3 value to be used via get_scr_el3_from_routing_model()
	 */
/* 如果当前上下文有效则可以在这里直接更新 scr_el3 否则将要设定的 SCR 的值保存在
 * intr_type_descs 中, 之后通过 get_scr_els3_from_routing_model()函数来获取并
 * 写入 SCR 寄存器中 */
	if (cm_get_context(security_state) != NULL)
		cm_write_scr_el3_bit(security_state, bit_pos, flag);
}
```

## 2.4 GICv2 架构
GICv2 设定 **Group0 为安全中断, Group1 为非安全中断 **. 中断号属于哪个 Group 是由其在 GICD_IGROUPRn 寄存器中的值来决定的. 当 GIC 接收到中断信号后, 如果中断属于 Group0 则发送 IRQ 信号到目标 CPU, 中断属于 Group1 则发送 FIQ 信号到目标 CPU.

plat_interrupt_type_to_line(type,security_state)在 GICv2 下的实现如下:
```C
uint32_t plat_interrupt_type_to_line(uint32_t type,
                                     uint32_t security_state) {
    assert(type == INTR_TYPE_S_EL1 ||    type == INTR_TYPE_EL3 ||    type == INTR_TYPE_NS);
    /* NonSecure 中断发 IRQ 信号, 设置 SCR.IRQ = 1*/
    if (type == INTR_TYPE_NS)
        return __builtin_ctz(SCR_IRQ_BIT);
    /*    * 两种情况
     * (1) FIQ disabled: 安全中断 (Group0) 会产生 IRQ 中断信号设置 SCR.IRQ=1
     * (2) FIQ enabled:  安全中断 (Group1) 会产生 FIQ 中断信号设置 SCR.FIQ=1    */
    return ((gicv2_is_fiq_enabled()) ? __builtin_ctz(SCR_FIQ_BIT) :
                                       __builtin_ctz(SCR_IRQ_BIT));
}
```

## 2.5 GICv3 架构
与 GICv2 相比 GICv3 的主要改进有以下几点:

* 在软件中断 (SGI) 方面新增了中断目标路由模式(affinity routing),SGI 中断能支持更大范围的 CPU ID.
* GICv3 对 Group1 的中断类型进行了进一步的细分. Group0 中断和 GICv2 一样为安全中断 (以下用 G0S 表示) 且拥有最高的优先级, 而 Group1 中断又分为 Group1 非安全中断 (以下用 G1NS 表示) 和 Group1 安全中断(以下用 G1S 表示).
* GIC 的 CPU 接口寄存器 (GICC) 不再需要地址映射, 可以直接通过系统寄存器访问.
* 在 IRQ/FIQ 都使能的情况下, 属于 Group0 的中断始终会触发 FIQ 信号, 而属于 Group1 的中断则根据 CPU 当前工作模式和中断类型 (secure/nonsecure) 分别触发 FIQ 或者 IRQ 信号.

为 EL3 在 AArch64 模式下 GICv3 对不同中断的处理:

| 当前处理器模式      | Group0 | Group1 | Group1 |
| ------------------- | ------ | ------ | ---- |
|                     |        | G1S    | G1NS |
| Secure EL1/EL0      | FIQ    | **IRQ**    | FIQ  |
| Non Secure  EL1/EL0 | FIQ    | FIQ    | **IRQ**  |
| Secure EL3          | FIQ    | FIQ    | FIQ  |

当处理器接收的中断类型 (secure/non secure) 和当前处理器工作模式 (secure/non-secure) 不一致时,**GIC 会发送 FIQ 中断信号否则会发出 IRQ** 中断信号.

plat_interrupt_type_to_line(type,security_state)在 GICv3 下的内容如下:

```C
uint32_t plat_interrupt_type_to_line(uint32_t type,
                                     uint32_t security_state) {
    assert(type == INTR_TYPE_S_EL1 ||    type == INTR_TYPE_EL3 ||    type == INTR_TYPE_NS);
    assert(sec_state_is_valid(security_state));
    assert(IS_IN_EL3());
    switch (type) {
        case INTR_TYPE_S_EL1:
            /*
             * 当安全中断 G1S 在 S-EL1 发生 IRQ 中断, 设置 SCR.IRQ=1
             * 当安全中断 G1S 在 NS 发生 FIQ 中断, 设置 SCR.FIQ=1
             */
            if (security_state == SECURE)
                return __builtin_ctz(SCR_IRQ_BIT);
            else
                return __builtin_ctz(SCR_FIQ_BIT);
        case INTR_TYPE_NS:
            /*
             * 当非安全中断 G1NS 在 NS 发生 IRQ 中断, 设置 SCR.IRQ=1
             * 当非安全中断在 S-EL1 发生 FIQ 中断, 设置 SCR.FIQ=1
             */
            if (security_state == SECURE)
                return __builtin_ctz(SCR_FIQ_BIT);
            else
                return __builtin_ctz(SCR_IRQ_BIT);
        default:
            assert(0);
        case INTR_TYPE_EL3:
            /* 无论在 S-EL1 还是在 NS-EL1, 目标为 EL3 的中断都是 FIQ*/
            return __builtin_ctz(SCR_FIQ_BIT);
    }
}
```

# 3. 异常配置
REE 侧, TEE 侧以及 Monitor 模式或 EL3 都可接收中断信号. 在系统中存在两个 VBAR 寄存器和一个 MVBAR 寄存器,
* **REE 侧的 VBAR 寄存器 ** 中存放的是 Linux 内核的异常向量表基地址;
* **OP-TEE 中的 VBAR** 寄存器存放的是 OP-TEE 系统的中断向量表基地址;
* **Monitor 或者 EL3 的 MVBAR** 存放的是 Monitor 模式或 EL3 运行时的中断向量表基地址, 即在 Monitor 或者 EL3 阶段是可以接收外部中断信号的.

本节将介绍 **OP-TEE 中断的配置和 Monitor 或 EL3 阶段中断的配置 **.

EE 侧的 VBAR 寄存器中存放的是 Linux 内核的异常向量表基地址, 可以参考:[10_ARMv8_异常处理(一) - 入口与返回, 栈选择, 异常向量表](https://github.com/carloscn/blog/issues/47)

## 3.1 ARM 中的异常向量表
在介绍 OP-TEE 的异常向量表之前, 先来介绍一下 ARM 中的异常向量表如何配置的. ARMv7 是单独的 Monitor 的异常向量表, ARMv8 是在 EL3 模式下进行配置的异常向量表.

### 3.1.1 ARMv7 中 Monitor 模式的异常向量表
ARMv7 架构在 ARM 扩展出了 Monitor 模式, Monitor 模式属于安全世界状态, 用于实现 ARM 核安全世界状态与正常世界状态之间的切换, 且 ** 该模式具有独立的中断向量表 **. 使用 MVBAR 寄存器来保存该运行模式的中断向量表的基地址. 在 OPTEE 初始化过程中会调用 sm_init 函数来初始化 Monitor 模式的配置, 并将 Monitor 模式的中断向量基地址写入到 MVBAR 寄存器中, 该函数内容如下:
```assembly
FUNC sm_init , :
UNWIND( .fnstart)
    mrs r1, cpsr // 设置 Monitor 模式使用的栈
    cps #CPSR_MODE_MON
    sub sp, r0, #(SM_CTX_SIZE - SM_CTX_NSEC)
    msr cpsr, r1
    // 将 Monitor 模式的异常向量表地址保存到 r0 寄存器
    ldr r0, =sm_vect_table
    // 将 Monitor 模式的异常向量表基地址写入 MVBAR 寄存器中
    write_mvbar r0
    bx  lr // 返回
END_FUNC sm_init
```
sm_init 函数中写入 MVBAR 寄存器中的值即是 Monitor 模式下的异常向量表的基地址—— sm_vect_table, 该向量表的内容如下:
```assembly
UNWIND( .fnstart)
UNWIND( .cantunwind)
    b   .		/* 重启操作 */
    b   .		/* 未定义指令操作 */
    b   sm_smc_entry	/* smc 异常处理函数 */
    b   .	/* 执行时的 abort 操作 */
    b   .	/* 数据 abort 操作 */
    b   .	/* 预留 */
    b   .	/* IRQ 事件 */
    b   sm_fiq_entry /* FIQ 中断处理入口函数 */
UNWIND( .fnend)
END_FUNC sm_vect_table
```

从上述异常向量表中可知, 当在 Monitor 模式下接收到 FIQ 中断时, 系统将会调用 sm_fiq_entry 函数对该 FIQ 中断进行处理.

### 3.2.1 ARMv8 中 EL3 阶段的异常向量表
ARMv8 使用 ATF 中的 bl31 作为 EL3 阶段的代码, 其作用与 ARMv7 中 Monitor 模式下运行的代码作用一致. 在 ATF 的启动过程中, bl31 通过调用 el3_entrypoint_common 函数来进行 EL3 运行环境的初始化, 在初始化过程中会执行 EL3 阶段异常向量表的初始化, EL3 的异常向量表的基地址为 runtime_exception_vectors.EL3 异常向量表的内容如下:
```assembly
vector_base runtime_exceptions

	/* ---------------------------------------------------------------------
	 * Current EL with SP_EL0 : 0x0 - 0x200
	 * ---------------------------------------------------------------------
	 */
vector_entry sync_exception_sp_el0
#ifdef MONITOR_TRAPS
	stp x29, x30, [sp, #-16]!

	mrs	x30, esr_el3
	ubfx	x30, x30, #ESR_EC_SHIFT, #ESR_EC_LENGTH

	/* Check for BRK */
	cmp	x30, #EC_BRK
	b.eq	brk_handler

	ldp x29, x30, [sp], #16
#endif /* MONITOR_TRAPS */

	/* We don't expect any synchronous exceptions from EL3 */
	b	report_unhandled_exception
end_vector_entry sync_exception_sp_el0

vector_entry irq_sp_el0
	/*
	 * EL3 code is non-reentrant. Any asynchronous exception is a serious
	 * error. Loop infinitely.
	 */
	b	report_unhandled_interrupt
end_vector_entry irq_sp_el0


vector_entry fiq_sp_el0
	b	report_unhandled_interrupt
end_vector_entry fiq_sp_el0


vector_entry serror_sp_el0
	no_ret	plat_handle_el3_ea
end_vector_entry serror_sp_el0

	/* ---------------------------------------------------------------------
	 * Current EL with SP_ELx: 0x200 - 0x400
	 * ---------------------------------------------------------------------
	 */
vector_entry sync_exception_sp_elx
	/*
	 * This exception will trigger if anything went wrong during a previous
	 * exception entry or exit or while handling an earlier unexpected
	 * synchronous exception. There is a high probability that SP_EL3 is
	 * corrupted.
	 */
	b	report_unhandled_exception
end_vector_entry sync_exception_sp_elx

vector_entry irq_sp_elx
	b	report_unhandled_interrupt
end_vector_entry irq_sp_elx

vector_entry fiq_sp_elx
	b	report_unhandled_interrupt
end_vector_entry fiq_sp_elx

vector_entry serror_sp_elx
#if !RAS_EXTENSION
	check_if_serror_from_EL3
#endif
	no_ret	plat_handle_el3_ea
end_vector_entry serror_sp_elx

	/* ---------------------------------------------------------------------
	 * Lower EL using AArch64 : 0x400 - 0x600
	 * ---------------------------------------------------------------------
	 */
vector_entry sync_exception_aarch64
	/*
	 * This exception vector will be the entry point for SMCs and traps
	 * that are unhandled at lower ELs most commonly. SP_EL3 should point
	 * to a valid cpu context where the general purpose and system register
	 * state can be saved.
	 */
	apply_at_speculative_wa
	check_and_unmask_ea
	handle_sync_exception
end_vector_entry sync_exception_aarch64

vector_entry irq_aarch64
	apply_at_speculative_wa
	check_and_unmask_ea
	handle_interrupt_exception irq_aarch64
end_vector_entry irq_aarch64

vector_entry fiq_aarch64
	apply_at_speculative_wa
	check_and_unmask_ea
	handle_interrupt_exception fiq_aarch64
end_vector_entry fiq_aarch64

vector_entry serror_aarch64
	apply_at_speculative_wa
#if RAS_EXTENSION
	msr	daifclr, #DAIF_ABT_BIT
	b	enter_lower_el_async_ea
#else
	handle_async_ea
#endif
end_vector_entry serror_aarch64

	/* ---------------------------------------------------------------------
	 * Lower EL using AArch32 : 0x600 - 0x800
	 * ---------------------------------------------------------------------
	 */
vector_entry sync_exception_aarch32
	/*
	 * This exception vector will be the entry point for SMCs and traps
	 * that are unhandled at lower ELs most commonly. SP_EL3 should point
	 * to a valid cpu context where the general purpose and system register
	 * state can be saved.
	 */
	apply_at_speculative_wa
	check_and_unmask_ea
	handle_sync_exception
end_vector_entry sync_exception_aarch32

vector_entry irq_aarch32
	apply_at_speculative_wa
	check_and_unmask_ea
	handle_interrupt_exception irq_aarch32
end_vector_entry irq_aarch32

vector_entry fiq_aarch32
	apply_at_speculative_wa
	check_and_unmask_ea
	handle_interrupt_exception fiq_aarch32
end_vector_entry fiq_aarch32

vector_entry serror_aarch32
	apply_at_speculative_wa
#if RAS_EXTENSION
	msr	daifclr, #DAIF_ABT_BIT
	b	enter_lower_el_async_ea
#else
	handle_async_ea
#endif
end_vector_entry serror_aarch32
```

从异常向量表来看, ARMv8 架构中不管是 AArch32 还是 AArch64, 当在 EL3 阶段产生了 FIQ 事件或者 IRQ 事件后, bl31 将会调用 handle_interrupt_exception 宏来处理, 该宏使用的参数就是产生的异常的标签.

## 3.2 OP-TEE 异常向量的配置
在初始化阶段, OP-TEE 异常向量的加载和配置会通过执行 `thread_init_vbar` 函数来实现, 从初始化起始到配置异常向量表的整个调用过程如图所示:

<div align='center'><img src="https://raw.githubusercontent.com/carloscn/images/main/typora20221006102613.png" width="80%" /></div>

thread_init_vbar 函数在 AArch32 位系统中的定义如下:
```assembly
FUNC thread_init_vbar , :
	/* Set vector (VBAR) */
	write_vbar r0
	bx	lr
END_FUNC thread_init_vbar
DECLARE_KEEP_PAGER thread_init_vbar
```

thread_init_vbar 函数在 AArch64 位系统中的定义如下:
```assembly
FUNC thread_init_vbar , :
	msr	vbar_el1, x0
	ret
END_FUNC thread_init_vbar
DECLARE_KEEP_PAGER thread_init_vbar
```

OP-TEE 的 AArch32 异常向量表:
```assembly
FUNC thread_excp_vect , :, align=32
UNWIND(	.cantunwind)
	b	.			/* Reset			*/
	b	__thread_und_handler	/* Undefined instruction	*/
	b	__thread_svc_handler	/* System call			*/
	b	__thread_pabort_handler	/* Prefetch abort		*/
	b	__thread_dabort_handler	/* Data abort			*/
	b	.			/* Reserved			*/
	b	__thread_irq_handler	/* IRQ				*/
	b	__thread_fiq_handler	/* FIQ				*/
#ifdef CFG_CORE_WORKAROUND_SPECTRE_BP_SEC
```

AArch64 的异常向量表:
`core/arch/arm/kernel/thread_a64.S:266`
```assmebly
FUNC thread_excp_vect , : , default, 2048, nobti
	/* -----------------------------------------------------
	 * EL1 with SP0 : 0x0 - 0x180
	 * -----------------------------------------------------
	 */
	.balign	128, INV_INSN
el1_sync_sp0:
	store_xregs sp, THREAD_CORE_LOCAL_X0, 0, 3
	b	el1_sync_abort
	check_vector_size el1_sync_sp0

	.balign	128, INV_INSN
el1_irq_sp0:
	store_xregs sp, THREAD_CORE_LOCAL_X0, 0, 3
	b	elx_irq
	check_vector_size el1_irq_sp0

	.balign	128, INV_INSN
el1_fiq_sp0:
	store_xregs sp, THREAD_CORE_LOCAL_X0, 0, 3
	b	elx_fiq
	check_vector_size el1_fiq_sp0

	.balign	128, INV_INSN
el1_serror_sp0:
	b	el1_serror_sp0
	check_vector_size el1_serror_sp0

	/* -----------------------------------------------------
	 * Current EL with SP1: 0x200 - 0x380
	 * -----------------------------------------------------
	 */
	.balign	128, INV_INSN
el1_sync_sp1:
	b	el1_sync_sp1
	check_vector_size el1_sync_sp1

	.balign	128, INV_INSN
el1_irq_sp1:
	b	el1_irq_sp1
	check_vector_size el1_irq_sp1

	.balign	128, INV_INSN
el1_fiq_sp1:
	b	el1_fiq_sp1
	check_vector_size el1_fiq_sp1

	.balign	128, INV_INSN
el1_serror_sp1:
	b	el1_serror_sp1
	check_vector_size el1_serror_sp1

	/* -----------------------------------------------------
	 * Lower EL using AArch64 : 0x400 - 0x580
	 * -----------------------------------------------------
	 */
	.balign	128, INV_INSN
el0_sync_a64:
	restore_mapping
	/* PAuth will be disabled later else check_vector_size will fail */

	b	el0_sync_a64_finish
	check_vector_size el0_sync_a64

	.balign	128, INV_INSN
el0_irq_a64:
	restore_mapping
	disable_pauth x1

	b	elx_irq
	check_vector_size el0_irq_a64

	.balign	128, INV_INSN
el0_fiq_a64:
	restore_mapping
	disable_pauth x1

	b	elx_fiq
	check_vector_size el0_fiq_a64

	.balign	128, INV_INSN
el0_serror_a64:
	b   	el0_serror_a64
	check_vector_size el0_serror_a64

	/* -----------------------------------------------------
	 * Lower EL using AArch32 : 0x0 - 0x180
	 * -----------------------------------------------------
	 */
	.balign	128, INV_INSN
el0_sync_a32:
	restore_mapping

	b 	el0_sync_a32_finish
	check_vector_size el0_sync_a32

	.balign	128, INV_INSN
el0_irq_a32:
	restore_mapping

	b	elx_irq
	check_vector_size el0_irq_a32

	.balign	128, INV_INSN
el0_fiq_a32:
	restore_mapping

	b	elx_fiq
	check_vector_size el0_fiq_a32

	.balign	128, INV_INSN
el0_serror_a32:
	b	el0_serror_a32
	check_vector_size el0_serror_a32

#if defined(CFG_CORE_WORKAROUND_SPECTRE_BP_SEC)
	.macro invalidate_branch_predictor
		store_xregs sp, THREAD_CORE_LOCAL_X0, 0, 3
		mov_imm	x0, SMCCC_ARCH_WORKAROUND_1
		smc	#0
		load_xregs sp, THREAD_CORE_LOCAL_X0, 0, 3
	.endm

	.balign	2048, INV_INSN
	.global thread_excp_vect_wa_spectre_v2
thread_excp_vect_wa_spectre_v2:
	/* -----------------------------------------------------
	 * EL1 with SP0 : 0x0 - 0x180
	 * -----------------------------------------------------
	 */
	.balign	128, INV_INSN
wa_spectre_v2_el1_sync_sp0:
	b	el1_sync_sp0
	check_vector_size wa_spectre_v2_el1_sync_sp0

	.balign	128, INV_INSN
wa_spectre_v2_el1_irq_sp0:
	b	el1_irq_sp0
	check_vector_size wa_spectre_v2_el1_irq_sp0

	.balign	128, INV_INSN
wa_spectre_v2_el1_fiq_sp0:
	b	el1_fiq_sp0
	check_vector_size wa_spectre_v2_el1_fiq_sp0

	.balign	128, INV_INSN
wa_spectre_v2_el1_serror_sp0:
	b	el1_serror_sp0
	check_vector_size wa_spectre_v2_el1_serror_sp0

	/* -----------------------------------------------------
	 * Current EL with SP1: 0x200 - 0x380
	 * -----------------------------------------------------
	 */
	.balign	128, INV_INSN
wa_spectre_v2_el1_sync_sp1:
	b	wa_spectre_v2_el1_sync_sp1
	check_vector_size wa_spectre_v2_el1_sync_sp1

	.balign	128, INV_INSN
wa_spectre_v2_el1_irq_sp1:
	b	wa_spectre_v2_el1_irq_sp1
	check_vector_size wa_spectre_v2_el1_irq_sp1

	.balign	128, INV_INSN
wa_spectre_v2_el1_fiq_sp1:
	b	wa_spectre_v2_el1_fiq_sp1
	check_vector_size wa_spectre_v2_el1_fiq_sp1

	.balign	128, INV_INSN
wa_spectre_v2_el1_serror_sp1:
	b	wa_spectre_v2_el1_serror_sp1
	check_vector_size wa_spectre_v2_el1_serror_sp1
```
当系统处于 OP-TEE 中时, 系统会到 VBAR 寄存器中获取 OP-TEE 的异常向量表基地址, 然后根据异常类型获取到 FIQ 或 IRQ 事件的处理函数, 并对不同的事件进行处理. 针对不同的事件会调用线程向量表 thread_vector_table 变量中对应的处理函数来完成对该异常事件的处理.

# 4. 线程向量表
在 OP-TEE 中会定义一个用于保存各种事件处理函数的线程向量表,** 该线程向量表中的成员是 OP-TEE 对 fast smc,std smc,FIQ 事件, CPU 关闭和打开以及系统关机和重启事件的处理函数 **.

OP-TEE 的 AArch32 线程向量表:
```assembly
/*
 * Vector table supplied to ARM Trusted Firmware (ARM-TF) at
 * initialization.  Also used when compiled with the internal monitor, but
 * the cpu_*_entry and system_*_entry are not used then.
 *
 * Note that ARM-TF depends on the layout of this vector table, any change
 * in layout has to be synced with ARM-TF.
 */
FUNC thread_vector_table , : , .identity_map
UNWIND(	.cantunwind)
	b	vector_std_smc_entry
	b	vector_fast_smc_entry
	b	vector_cpu_on_entry
	b	vector_cpu_off_entry
	b	vector_cpu_resume_entry
	b	vector_cpu_suspend_entry
	b	vector_fiq_entry
	b	vector_system_off_entry
	b	vector_system_reset_entry
END_FUNC thread_vector_table
DECLARE_KEEP_PAGER thread_vector_table
#endif /*if defined(CFG_WITH_ARM_TRUSTED_FW)*/
```

AArch64 的线程向量表:
```assmebly
/*
 * Vector table supplied to ARM Trusted Firmware (ARM-TF) at
 * initialization.
 *
 * Note that ARM-TF depends on the layout of this vector table, any change
 * in layout has to be synced with ARM-TF.
 */
FUNC thread_vector_table , : , .identity_map, , nobti
	b	vector_std_smc_entry
	b	vector_fast_smc_entry
	b	vector_cpu_on_entry
	b	vector_cpu_off_entry
	b	vector_cpu_resume_entry
	b	vector_cpu_suspend_entry
	b	vector_fiq_entry
	b	vector_system_off_entry
	b	vector_system_reset_entry
END_FUNC thread_vector_table
DECLARE_KEEP_PAGER thread_vector_table
```
每一个函数中都定义了异常处理的程序:
![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006103329.png)

ARMv8 架构中, 该线程向量表的地址会被返回给 bl31, 以备 EL3 接收到安全监控模式调用或 FIQ 事件时可使用该变量中的处理函数对请求和异常事件进行进一步的处理. 在 ARMv7 架构中, 该变量会被 Monitor 模式下运行的程序使用, 用于处理安全监控模式调用和 FIQ 事件.

## 5. 全局 handle 变量的初始化

ARMv8 架构中会将 thread_vector_table 的地址返回给 ATF 的 bl31, 用于处理安全监控模式调用, FIQ 事件以及 CPU 和系统的相关操作, 而在 ARMv7 中则会被 Monitor 模式的异常向量表使用. 通过对该 thread_vector_table 的基地址进行偏移计算来获得安全监控模式调用, FIQ 事件以及 CPU 和系统的相关处理函数的实际地址, 然后调用获得的地址指向的函数来处理上述事件.

thread_vector_table 变量中的函数都是使用汇编来实现的, 当异常事件发生时会调用各自对应的处理函数对事件进行处理, 处理函数的名字类似于 thread_xxx_xxx_handler_ptr. 这些变量都是函数指针, 在 OP-TEE 启动时, 通过调用 init_handlers 函数来实现对这些全局函数指针变量进行赋值.

当在 ARMv7 或 ARMv8 中产生了 FIQ 事件后, 将会调用 main_fiq 函数来处理 FIQ 事件.

# 6. FIQ 处理

## 6.1 ARMv7 Monitor 对 FIQ 事件的处理
当在 Monitor 模式下出现了 FIQ 事件时, 系统会从 MVBAR 寄存器中获取到异常向量表的基地址, 并查找到 FIQ 事件的处理函数——sm_fiq_entry. 该函数即为 Monitor 模式下对 FIQ 事件的处理函数, Monitor 模式下对 FIQ 的处理过程如图所示[^1].

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006112709.png)

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006114054.png)

## 6.2 ARMv8 EL3 阶段对 FIQ 事件的处理
ARMv8 架构中通过查看 EL3 的异常向量可知, 在 EL3 阶段是通过调用 handle_interrupt_exception 宏对 FIQ 事件进行处理的, 最终该宏会将 FIQ 事件转发给 OP-TEE, 由 OP-TEE 来完成对 FIQ 事件的处理, 并指定 OP-TEE 提供的线程向量表中的 fiq_entry 作为处理该事件的入口函数. 在 EL3 中对 FIQ 事件的处理过程如图所示.

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006114317.png)

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006114426.png)

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006114443.png)

## 6.3 OP-TEE 对 FIQ 事件的处理
OP-TEE 启动时会调用 thread_init_vbar 函数来完成安全世界状态 (SWS) 的中断向量表的初始化, 且在 GIC 中配置 FIQ 在安全世界状态时才有效. 所以在安全世界状态中产生了 FIQ 事件时, CPU 将直接通过 VBAR 寄存器查找到中断向量表的基地址, 并命中 FIQ 的处理函数. 整个处理过程如图所示.

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006114705.png)

## 6.4 OP-TEE 对 IRQ 事件的处理
IRQ 事件的处理一般会用在 REE 侧. 但当 ARM 核处于安全世界状态时, 系统产生了 IRQ 事件, 而该事件又不能被暴力的作为无用事件而轻易丢弃, 系统还是需要响应并执行相关操作的. 针对该情况的处理方式和逻辑如图所示.

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006114824.png)

在系统初始化时, 系统会调用 thread_init_vbar 函数来初始化安全世界状态的中断向量表并将中断向量的基地址保存到 VBAR 寄存器中. 当系统在 ARM 核处于安全世界状态中产生 IRQ 事件时, 系统通过 VBAR 寄存器获取到中断向量表的基地址, 然后查找到 IRQ 对应的中断处理函数—— thread_irq_handler, 使用该函数处理 IRQ 事件, 整个处理过程的流程如图所示.

![](https://raw.githubusercontent.com/carloscn/images/main/typora20221006114913.png)

OP-TEE 接收到 IRQ 事件后, ARMv7 架构中会通过切换到 Monitor 模式将该 IRQ 事件发送到 REE 侧进行处理, ARMv8 架构中 IRQ 中断事件会通过切换到 EL3 将该 IRQ 事件发送到 REE 侧进行处理.

OP-TEE 接收 IRQ 事件后会触发安全监控模式调用 (smc), 在 ARMv7 中将会进入安全监控模式调用(smc) 的处理过程, 即进入 sm_smc_entry 函数中进行处理.

当 Monitor 模式将 IRQ 事件传递到正常世界状态后, Linux 将根据具体得到的参数执行对该 IRQ 事件的具体处理. 完成对 IRQ 事件的处理后, 会触发安全监控模式调用重新切回到 Monitor 态, 然后恢复安全世界状态中被中断的线程的状态继续执行. 对于 ARMv8, 该部分的处理逻辑类似, 在此不再赘述, 详细部分可查看 ATF 中 bl31 部分的代码.

# 7. 总结
ARMv7 架构中安全世界状态包含 Monitor 模式和 OP-TEE, 而在 ARMv8 架构中安全世界状态则包含 EL3 阶段和 OP-TEE.Monitor 模式或 EL3 阶段对 FIQ 的处理都是通过调用 OP-TEE 在初始化时赋值的处理函数来实现的. 对于 ARMv7, 该处理函数的指针最终会被 Monitor 模式下运行的代码用来处理 FIQ 中断事件, 而对于 ARMv8, 该处理函数的地址会被返回给 ATF 的 bl31, 当在 EL3 中接收到 FIQ 事件时, EL3 会使用该处理函数来处理该 FIQ 事件. FIQ 的处理都是通过调用 OP-TEE 中的 main_fiq 函数来完成的, 由于 CPU 和板级配置不同, 该函数的实现也各不相同. 在 OP-TEE 中接收到 IRQ 事件时, OP-TEE 会将 IRQ 中断事件转发给 Monitor 模式或 EL3 进行处理, Monitor 模式或者 EL3 最终会将 IRQ 事件发送到 REE 侧, REE 侧处理完该 IRQ 事件后会触发安全监控模式调用恢复到安全世界状态中继续执行.

[^1][^2]
# Ref

[^1]:[Entry and exit of secure world](https://review.trustedfirmware.org/plugins/gitiles/OP-TEE/optee_os/+/bc62d278d25b4b6386305b72bc6ce4fc9d065067/documentation/interrupt_handling.md)
[^2]:[Interrupt Management Framework](https://trustedfirmware-a.readthedocs.io/en/latest/design/interrupt-framework-design.html#interrupt-management-framework "Permalink to this headline")
