Fitter report for pcie_hip_s4gx_gen2_x4_128_example_chaining_top
Wed Apr 20 16:06:48 2011
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Fitter Netlist Optimizations
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. HardCopy Device Resource Guide
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. GXB Receiver Summary
 23. GXB Receiver Channel
 24. GXB Transmitter Summary
 25. GXB Transmitter Channel
 26. GXB Transmitter PLL
 27. GXB Central Clock Divider
 28. GXB PLL to Transmitter Skew
 29. Output Pin Default Load For Reported TCO
 30. PCI Express Hard-IP Blocks
 31. Fitter Resource Utilization by Entity
 32. Delay Chain Summary
 33. Pad To Core Delay Chain Fanout
 34. Control Signals
 35. Global & Other Fast Signals
 36. Non-Global High Fan-Out Signals
 37. Fitter RAM Summary
 38. Interconnect Usage Summary
 39. LAB Logic Elements
 40. LAB-wide Signals
 41. LAB Signals Sourced
 42. LAB Signals Sourced Out
 43. LAB Distinct Inputs
 44. I/O Rules Summary
 45. I/O Rules Details
 46. I/O Rules Matrix
 47. Fitter Device Options
 48. Operating Settings and Conditions
 49. Estimated Delay Added for Hold Timing Summary
 50. Estimated Delay Added for Hold Timing Details
 51. Fitter Messages
 52. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+-----------------------------------+------------------------------------------------+
; Fitter Status                     ; Successful - Wed Apr 20 16:06:47 2011          ;
; Quartus II Version                ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                     ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;
; Top-level Entity Name             ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;
; Family                            ; Stratix IV                                     ;
; Device                            ; EP4SGX360KF40C2                                ;
; Timing Models                     ; Final                                          ;
; Logic utilization                 ; 2 %                                            ;
;     Combinational ALUTs           ; 3,886 / 282,880 ( 1 % )                        ;
;     Memory ALUTs                  ; 53 / 141,440 ( < 1 % )                         ;
;     Dedicated logic registers     ; 5,226 / 282,880 ( 2 % )                        ;
; Total registers                   ; 5226                                           ;
; Total pins                        ; 38 / 888 ( 4 % )                               ;
; Total virtual pins                ; 0                                              ;
; Total block memory bits           ; 714,888 / 18,579,456 ( 4 % )                   ;
; DSP block 18-bit elements         ; 0 / 1,040 ( 0 % )                              ;
; Total GXB Receiver Channel PCS    ; 4 / 24 ( 17 % )                                ;
; Total GXB Receiver Channel PMA    ; 4 / 36 ( 11 % )                                ;
; Total GXB Transmitter Channel PCS ; 4 / 24 ( 17 % )                                ;
; Total GXB Transmitter Channel PMA ; 4 / 36 ( 11 % )                                ;
; Total PLLs                        ; 1 / 8 ( 13 % )                                 ;
; Total DLLs                        ; 0 / 4 ( 0 % )                                  ;
+-----------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                                ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Option                                                                     ; Setting                                                 ; Default Value                                           ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Device                                                                     ; EP4SGX360KF40C2                                         ;                                                         ;
; Fit Attempts to Skip                                                       ; 0                                                       ; 0.0                                                     ;
; Optimize Multi-Corner Timing                                               ; On                                                      ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                                      ; Off                                                     ;
; Perform Register Duplication for Performance                               ; On                                                      ; Off                                                     ;
; Perform Register Retiming for Performance                                  ; On                                                      ; Off                                                     ;
; Use smart compilation                                                      ; Off                                                     ; Off                                                     ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                                      ; On                                                      ;
; Enable compact report table                                                ; Off                                                     ; Off                                                     ;
; Use TimeQuest Timing Analyzer                                              ; On                                                      ; On                                                      ;
; Auto Merge PLLs                                                            ; On                                                      ; On                                                      ;
; Router Timing Optimization Level                                           ; Normal                                                  ; Normal                                                  ;
; Placement Effort Multiplier                                                ; 1.0                                                     ; 1.0                                                     ;
; Router Effort Multiplier                                                   ; 1.0                                                     ; 1.0                                                     ;
; Optimize Hold Timing                                                       ; All Paths                                               ; All Paths                                               ;
; Auto RAM to MLAB Conversion                                                ; On                                                      ; On                                                      ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                                    ; Auto                                                    ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                                    ; Care                                                    ;
; Programmable Power Technology Optimization                                 ; Force All Tiles with Failing Timing Paths to High Speed ; Force All Tiles with Failing Timing Paths to High Speed ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                                     ; 1.0                                                     ;
; PowerPlay Power Optimization                                               ; Normal compilation                                      ; Normal compilation                                      ;
; SSN Optimization                                                           ; Off                                                     ; Off                                                     ;
; Optimize Timing                                                            ; Normal compilation                                      ; Normal compilation                                      ;
; Optimize Timing for ECOs                                                   ; Off                                                     ; Off                                                     ;
; Regenerate full fit report during ECO compiles                             ; Off                                                     ; Off                                                     ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                                  ; Normal                                                  ;
; Limit to One Fitting Attempt                                               ; Off                                                     ; Off                                                     ;
; Final Placement Optimizations                                              ; Automatically                                           ; Automatically                                           ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                                           ; Automatically                                           ;
; Fitter Initial Placement Seed                                              ; 1                                                       ; 1                                                       ;
; Weak Pull-Up Resistor                                                      ; Off                                                     ; Off                                                     ;
; Enable Bus-Hold Circuitry                                                  ; Off                                                     ; Off                                                     ;
; Auto Packed Registers                                                      ; Auto                                                    ; Auto                                                    ;
; Auto Delay Chains                                                          ; On                                                      ; On                                                      ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                                     ; Off                                                     ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                                     ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                                     ; Off                                                     ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                                     ; Off                                                     ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                                     ; Off                                                     ;
; Fitter Effort                                                              ; Auto Fit                                                ; Auto Fit                                                ;
; Physical Synthesis Effort Level                                            ; Normal                                                  ; Normal                                                  ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                                    ; Auto                                                    ;
; Auto Register Duplication                                                  ; Auto                                                    ; Auto                                                    ;
; Auto Global Clock                                                          ; On                                                      ; On                                                      ;
; Auto Global Register Control Signals                                       ; On                                                      ; On                                                      ;
; Generate GXB Reconfig MIF                                                  ; Off                                                     ; Off                                                     ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up                   ; As input tri-stated with weak pull-up                   ;
; Stop After Congestion Map Generation                                       ; Off                                                     ; Off                                                     ;
; Synchronizer Identification                                                ; Off                                                     ; Off                                                     ;
; Enable Beneficial Skew Optimization                                        ; On                                                      ; On                                                      ;
; Optimize Design for Metastability                                          ; On                                                      ; On                                                      ;
; M144K Block Read Clock Duty Cycle Dependency                               ; Off                                                     ; Off                                                     ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                                     ; Off                                                     ;
; Clamping Diode                                                             ; Off                                                     ; Off                                                     ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                                     ; Off                                                     ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ;   5.6%      ;
;     4 processors           ;   5.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------+
; I/O Assignment Warnings                                             ;
+------------------------------+--------------------------------------+
; Pin Name                     ; Reason                               ;
+------------------------------+--------------------------------------+
; L0_led                       ; Missing drive strength and slew rate ;
; alive_led                    ; Missing drive strength and slew rate ;
; comp_led                     ; Missing drive strength and slew rate ;
; gen2_led                     ; Incomplete set of assignments        ;
; lane_active_led[0]           ; Missing drive strength and slew rate ;
; lane_active_led[1]           ; Incomplete set of assignments        ;
; lane_active_led[2]           ; Missing drive strength and slew rate ;
; lane_active_led[3]           ; Missing drive strength and slew rate ;
; free_100MHz                  ; Incomplete set of assignments        ;
; req_compliance_push_button_n ; Incomplete set of assignments        ;
+------------------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                  ;
+--------------+------------------------------------------------+--------------+----------------------+---------------+----------------+
; Name         ; Ignored Entity                                 ; Ignored From ; Ignored To           ; Ignored Value ; Ignored Source ;
+--------------+------------------------------------------------+--------------+----------------------+---------------+----------------+
; Location     ;                                                ;              ; comp_cycle           ; PIN_W32       ; QSF Assignment ;
; Location     ;                                                ;              ; rx_in4               ; PIN_AE38      ; QSF Assignment ;
; Location     ;                                                ;              ; rx_in5               ; PIN_AC38      ; QSF Assignment ;
; Location     ;                                                ;              ; rx_in6               ; PIN_U38       ; QSF Assignment ;
; Location     ;                                                ;              ; rx_in7               ; PIN_R38       ; QSF Assignment ;
; Location     ;                                                ;              ; tx_out4              ; PIN_AD36      ; QSF Assignment ;
; Location     ;                                                ;              ; tx_out5              ; PIN_AB36      ; QSF Assignment ;
; Location     ;                                                ;              ; tx_out6              ; PIN_T36       ; QSF Assignment ;
; Location     ;                                                ;              ; tx_out7              ; PIN_P36       ; QSF Assignment ;
; I/O Standard ;                                                ;              ; rx_in4               ; 1.4-V PCML    ; QSF Assignment ;
; I/O Standard ;                                                ;              ; rx_in5               ; 1.4-V PCML    ; QSF Assignment ;
; I/O Standard ;                                                ;              ; rx_in6               ; 1.4-V PCML    ; QSF Assignment ;
; I/O Standard ;                                                ;              ; rx_in7               ; 1.4-V PCML    ; QSF Assignment ;
; I/O Standard ;                                                ;              ; tx_out4              ; 1.4-V PCML    ; QSF Assignment ;
; I/O Standard ;                                                ;              ; tx_out5              ; 1.4-V PCML    ; QSF Assignment ;
; I/O Standard ;                                                ;              ; tx_out6              ; 1.4-V PCML    ; QSF Assignment ;
; I/O Standard ;                                                ;              ; tx_out7              ; 1.4-V PCML    ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; app_int_ack          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; app_int_sts          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; app_msi_ack          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; app_msi_num          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; app_msi_req          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; app_msi_tc           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; busy_altgxb_reconfig ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; cal_blk_clk          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; clk250_out           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; clk500_out           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; core_clk_out         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; cpl_err              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; cpl_pending          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; crst                 ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; derr_cor_ext_rcv0    ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; derr_cor_ext_rpl     ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; derr_rpl             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; dlup_exit            ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; fixedclk_serdes      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; gxb_powerdown        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; hotrst_exit          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; hpg_ctrler           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; ko_cpl_spc_vc0       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; l2_exit              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; lane_act             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; lmi_ack              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; lmi_addr             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; lmi_din              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; lmi_dout             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; lmi_rden             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; lmi_wren             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; ltssm                ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; npd_alloc_1cred_vc0  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; npd_cred_vio_vc0     ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; nph_alloc_1cred_vc0  ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; nph_cred_vio_vc0     ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pclk_in              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pex_msi_num          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; phystatus_ext        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pld_clk              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pll_powerdown        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pm_auxpwr            ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pm_data              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pm_event             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pme_to_cr            ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; pme_to_sr            ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; powerdown_ext        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; r2c_err0             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rate_ext             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rc_pll_locked        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rc_rx_digitalreset   ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; reconfig_clk         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; reconfig_fromgxb     ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; reconfig_togxb       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; reset_status         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_fifo_empty0       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_fifo_full0        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_bardec0        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_be0            ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_data0          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_empty0         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_eop0           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_err0           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_mask0          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_ready0         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_sop0           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rx_st_valid0         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdata0_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdata1_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdata2_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdata3_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdatak0_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdatak1_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdatak2_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxdatak3_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxelecidle0_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxelecidle1_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxelecidle2_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxelecidle3_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxpolarity0_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxpolarity1_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxpolarity2_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxpolarity3_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxstatus0_ext        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxstatus1_ext        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxstatus2_ext        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxstatus3_ext        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxvalid0_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxvalid1_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxvalid2_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; rxvalid3_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; srst                 ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; suc_spd_neg          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; test_in              ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; test_out             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tl_cfg_add           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tl_cfg_ctl           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tl_cfg_ctl_wr        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tl_cfg_sts           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tl_cfg_sts_wr        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_cred0             ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_fifo_empty0       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_fifo_full0        ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_fifo_rdptr0       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_fifo_wrptr0       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_st_data0          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_st_empty0         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_st_eop0           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_st_err0           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_st_ready0         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_st_sop0           ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; tx_st_valid0         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txcompl0_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txcompl1_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txcompl2_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txcompl3_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdata0_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdata1_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdata2_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdata3_ext          ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdatak0_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdatak1_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdatak2_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdatak3_ext         ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txdetectrx_ext       ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txelecidle0_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txelecidle1_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txelecidle2_ext      ; ON            ; QSF Assignment ;
; Virtual Pin  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_top ;              ; txelecidle3_ext      ; ON            ; QSF Assignment ;
+--------------+------------------------------------------------+--------------+----------------------+---------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                          ; Action  ; Operation ; Reason              ; Node Port    ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[0]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[1]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[2]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[3]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[4]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg4FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg4FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a1~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a2~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a3~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a4~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[0]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[1]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[2]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[3]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[4]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg4FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg4FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a1~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a2~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a3~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a4~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[45]~FITTER_CREATED_COMB_LOGIC                                                  ; Created ; Placement ; Location assignment ; COMBOUT      ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[45]~FITTER_CREATED_MLAB_CELL0                                                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[46]~FITTER_CREATED_MLAB_CELL0                                                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[47]~FITTER_CREATED_MLAB_CELL0                                                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~porta_address_reg0FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~porta_address_reg1FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~porta_address_reg2FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~porta_address_reg3FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~porta_address_reg4FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~porta_address_reg5FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~porta_datain_reg0FITTER_CREATED_FF                                   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~portb_address_reg0FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~portb_address_reg1FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~portb_address_reg2FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~portb_address_reg3FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~portb_address_reg4FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a45~portb_address_reg5FITTER_CREATED_FF                                  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a46~porta_datain_reg0FITTER_CREATED_FF                                   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ram_block1a47~porta_datain_reg0FITTER_CREATED_FF                                   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[0]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[1]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[2]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[3]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[4]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[5]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[6]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[7]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[8]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[9]~FITTER_CREATED_MLAB_CELL0                              ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[10]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[11]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[12]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[13]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[14]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[15]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[16]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[17]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[18]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[19]~FITTER_CREATED_MLAB_CELL0                             ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg4FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg4FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a1~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a2~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a3~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a4~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a5~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a6~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a7~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a8~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a9~porta_datain_reg0FITTER_CREATED_FF               ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a10~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a11~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a12~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a13~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a14~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a15~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a16~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a17~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a18~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a19~porta_datain_reg0FITTER_CREATED_FF              ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[0]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[1]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[2]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[3]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[4]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[5]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[6]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[7]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[8]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[9]~FITTER_CREATED_MLAB_CELL0                  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[10]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[11]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[12]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[13]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[14]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[15]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[16]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[17]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[18]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[19]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a1~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a2~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a3~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a4~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a5~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a6~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a7~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a8~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a9~porta_datain_reg0FITTER_CREATED_FF   ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a10~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a11~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a12~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a13~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a14~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a15~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a16~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a17~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a18~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a19~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+


+-------------------------------------------------------------+
; Incremental Compilation Preservation Summary                ;
+--------------------------------------+----------------------+
; Type                                 ; Value                ;
+--------------------------------------+----------------------+
; Placement (by node)                  ;                      ;
;     -- Requested                     ; 0 / 10092 ( 0.00 % ) ;
;     -- Achieved                      ; 0 / 10092 ( 0.00 % ) ;
;                                      ;                      ;
; Routing (by net)                     ;                      ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )     ;
;                                      ;                      ;
; Number of Tiles locked to High-Speed ; 0                    ;
+--------------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10060   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 32      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+----------------------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                                     ;
+-------------------------------+----------------------------+-------------+-------------+--------------+--------------+--------------+--------------+
; Resource                      ; Stratix IV-GX EP4SGX360    ; HC4GX15L    ; HC4GX25L    ; HC4GX25F     ; HC4GX25L     ; HC4GX35F     ; HC4GX35F     ;
+-------------------------------+----------------------------+-------------+-------------+--------------+--------------+--------------+--------------+
; Migration Compatibility       ;                            ; None        ; None        ; None         ; None         ; None         ; Medium       ;
; Primary Migration Constraint  ;                            ; Package     ; Package     ; Package      ; Package      ; Package      ; Package      ;
; Package                       ; FBGA - 1517                ; FBGA - 780  ; FBGA - 780  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1517  ;
; Logic                         ; --                         ; 1%          ; 1%          ; 1%           ; 1%           ; 1%           ; 1%           ;
;   -- Logic cells              ; 6629                       ; --          ; --          ; --           ; --           ; --           ; --           ;
;   -- DSP elements             ; 0                          ; --          ; --          ; --           ; --           ; --           ; --           ;
;   -- Memory LABs              ; 5                          ; --          ; --          ; --           ; --           ; --           ; --           ;
; Pins                          ;                            ;             ;             ;              ;              ;              ;              ;
;   -- Total                    ; 38                         ; 38 / 310    ; 38 / 382    ; 38 / 660     ; 38 / 644     ; 38 / 660     ; 38 / 888     ;
;   -- IO (HSSI)                ; 16                         ; 16 / 40     ; 16 / 80     ; 16 / 96      ; 16 / 80      ; 16 / 96      ; 16 / 144     ;
;   -- Differential Input       ; 10                         ; 10 / 143    ; 10 / 159    ; 10 / 292     ; 10 / 292     ; 10 / 292     ; 10 / 384     ;
;   -- Differential Output      ; 8                          ; 8 / 11      ; 8 / 15      ; 8 / 96       ; 8 / 96       ; 8 / 96       ; 8 / 184      ;
;   -- PCI / PCI-X              ; 0                          ; 0 / 270     ; 0 / 302     ; 0 / 564      ; 0 / 564      ; 0 / 564      ; 0 / 744      ;
;   -- DQ                       ; 0                          ; 0 / 217     ; 0 / 229     ; 0 / 468      ; 0 / 468      ; 0 / 468      ; 0 / 624      ;
;   -- DQS                      ; 0                          ; 0 / 72      ; 0 / 76      ; 0 / 156      ; 0 / 156      ; 0 / 156      ; 0 / 208      ;
; Memory                        ;                            ;             ;             ;              ;              ;              ;              ;
;   -- M144K Blocks             ; 4                          ; 4 / 24      ; 4 / 36      ; 4 / 36       ; 4 / 36       ; 4 / 64       ; 4 / 64       ;
;   -- M9K Blocks               ; 40                         ; 40 / 660    ; 40 / 936    ; 40 / 936     ; 40 / 936     ; 40 / 1280    ; 40 / 1280    ;
; PLLs                          ;                            ;             ;             ;              ;              ;              ;              ;
;   -- Enhanced                 ; 0                          ; 0 / 2       ; 0 / 4       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
;   -- Fast  *                  ; 1                          ; 1 / 0       ; 1 / 0       ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4        ;
; DLLs                          ; 0                          ; 0 / 4       ; 0 / 4       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
; SERDES                        ;                            ;             ;             ;              ;              ;              ;              ;
;   -- RX                       ; 0                          ; 0 / 3       ; 0 / 3       ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
;   -- TX                       ; 0                          ; 0 / 3       ; 0 / 3       ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
; Configuration                 ;                            ;             ;             ;              ;              ;              ;              ;
;   -- CRC                      ; 0                          ; 0 / 0       ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- ASMI                     ; 0                          ; 0 / 1       ; 0 / 1       ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ;
;   -- Remote Update            ; 0                          ; 0 / 0       ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- JTAG                     ; 0                          ; 0 / 1       ; 0 / 1       ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ;
;  Impedance Control Block      ; 0                          ; 0 / 4       ; 0 / 4       ; 0 / 6        ; 0 / 6        ; 0 / 6        ; 0 / 8        ;
;  Clock Network                ;                            ;             ;             ;              ;              ;              ;              ;
;   -- Global Clocks            ; 12                         ; 12 / 16     ; 12 / 16     ; 12 / 16      ; 12 / 16      ; 12 / 16      ; 12 / 16      ;
;   -- Quadrant Clocks          ; 0                          ; 0 / 88      ; 0 / 88      ; 0 / 88       ; 0 / 88       ; 0 / 88       ; 0 / 88       ;
;   -- Periphery Clocks         ; 0                          ; 0 / 28      ; 0 / 44      ; 0 / 44       ; 0 / 44       ; 0 / 88       ; 0 / 88       ;
; Transceiver                   ;                            ;             ;             ;              ;              ;              ;              ;
;   -- Transmitter              ;                            ;             ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 4                          ; 4 / 8       ; 4 / 16      ; 4 / 24       ; 4 / 16       ; 4 / 24       ; 4 / 36       ;
;      -- PCS                   ; 4                          ; 4 / 8       ; 4 / 16      ; 4 / 16       ; 4 / 16       ; 4 / 16       ; 4 / 24       ;
;   -- Receiver                 ;                            ;             ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 4                          ; 4 / 8       ; 4 / 16      ; 4 / 24       ; 4 / 16       ; 4 / 24       ; 4 / 36       ;
;      -- PCS                   ; 4                          ; 4 / 8       ; 4 / 16      ; 4 / 16       ; 4 / 16       ; 4 / 16       ; 4 / 24       ;
; Hard IP blocks                ; 1                          ; 1 / 1       ; 1 / 2       ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 2        ;
; ATX blocks                    ; 0                          ; 0 / 1       ; 0 / 2       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4        ;
; CMU PLL blocks                ; 1                          ; 1 / 4       ; 1 / 8       ; 1 / 8        ; 1 / 8        ; 1 / 8        ; 1 / 12       ;
+-------------------------------+----------------------------+-------------+-------------+--------------+--------------+--------------+--------------+
*  Although this PLL resource may be exceeded for a target HardCopy device, other PLL resources could possibly be used to achieve a successful fit.



+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/shep/projects/ocpi/coregen/pcie_4243_hip_s4gx_gen2_x4_128/pcie_hip_s4gx_gen2_x4_128_examples/chaining_dma/pcie_hip_s4gx_gen2_x4_128_example_chaining_top.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ALUTs Used                                                                        ; 3,939 / 282,880 ( 1 % )                                                                                                                                                                                                                                                                               ;
;     -- Combinational ALUTs                                                        ; 3,886 / 282,880 ( 1 % )                                                                                                                                                                                                                                                                               ;
;     -- Memory ALUTs                                                               ; 53 / 141,440 ( < 1 % )                                                                                                                                                                                                                                                                                ;
;     -- LUT_REGs                                                                   ; 0 / 282,880 ( 0 % )                                                                                                                                                                                                                                                                                   ;
; Dedicated logic registers                                                         ; 5,226 / 282,880 ( 2 % )                                                                                                                                                                                                                                                                               ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                                                                                                                                                                                                                                       ;
;     -- 7 input functions                                                          ; 83                                                                                                                                                                                                                                                                                                    ;
;     -- 6 input functions                                                          ; 583                                                                                                                                                                                                                                                                                                   ;
;     -- 5 input functions                                                          ; 718                                                                                                                                                                                                                                                                                                   ;
;     -- 4 input functions                                                          ; 448                                                                                                                                                                                                                                                                                                   ;
;     -- <=3 input functions                                                        ; 2054                                                                                                                                                                                                                                                                                                  ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Combinational ALUTs by mode                                                       ;                                                                                                                                                                                                                                                                                                       ;
;     -- normal mode                                                                ; 2488                                                                                                                                                                                                                                                                                                  ;
;     -- extended LUT mode                                                          ; 83                                                                                                                                                                                                                                                                                                    ;
;     -- arithmetic mode                                                            ; 1245                                                                                                                                                                                                                                                                                                  ;
;     -- shared arithmetic mode                                                     ; 70                                                                                                                                                                                                                                                                                                    ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Logic utilization                                                                 ; 6,346 / 282,880 ( 2 % )                                                                                                                                                                                                                                                                               ;
;     -- Difficulty Clustering Design                                               ; Low                                                                                                                                                                                                                                                                                                   ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 6629                                                                                                                                                                                                                                                                                                  ;
;         -- Combinational with no register                                         ; 1403                                                                                                                                                                                                                                                                                                  ;
;         -- Register only                                                          ; 2690                                                                                                                                                                                                                                                                                                  ;
;         -- Combinational with a register                                          ; 2536                                                                                                                                                                                                                                                                                                  ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -641                                                                                                                                                                                                                                                                                                  ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 358                                                                                                                                                                                                                                                                                                   ;
;         -- Unavailable due to Memory LAB use                                      ; 50                                                                                                                                                                                                                                                                                                    ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 72                                                                                                                                                                                                                                                                                                    ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 191                                                                                                                                                                                                                                                                                                   ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 45                                                                                                                                                                                                                                                                                                    ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                                                                                                                                                                                                                                                                                                     ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                                                                                                                                                                                                                                                                     ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Total registers*                                                                  ; 5226                                                                                                                                                                                                                                                                                                  ;
;     -- Dedicated logic registers                                                  ; 5,226 / 282,880 ( 2 % )                                                                                                                                                                                                                                                                               ;
;     -- I/O registers                                                              ; 0 / 4,864 ( 0 % )                                                                                                                                                                                                                                                                                     ;
;     -- LUT_REGs                                                                   ; 0                                                                                                                                                                                                                                                                                                     ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Memory LAB cells by mode                                                          ;                                                                                                                                                                                                                                                                                                       ;
;     -- 64-address deep                                                            ; 3                                                                                                                                                                                                                                                                                                     ;
;     -- 32-address deep                                                            ; 50                                                                                                                                                                                                                                                                                                    ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; ALMs:  partially or completely used                                               ; 3,566 / 141,440 ( 3 % )                                                                                                                                                                                                                                                                               ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Total LABs:  partially or completely used                                         ; 429 / 14,144 ( 3 % )                                                                                                                                                                                                                                                                                  ;
;     -- Logic LABs                                                                 ; 424 / 429 ( 99 % )                                                                                                                                                                                                                                                                                    ;
;     -- Memory LABs                                                                ; 5 / 429 ( 1 % )                                                                                                                                                                                                                                                                                       ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; User inserted logic elements                                                      ; 0                                                                                                                                                                                                                                                                                                     ;
; Virtual pins                                                                      ; 0                                                                                                                                                                                                                                                                                                     ;
; I/O pins                                                                          ; 38 / 888 ( 4 % )                                                                                                                                                                                                                                                                                      ;
;     -- Clock pins                                                                 ; 2 / 28 ( 7 % )                                                                                                                                                                                                                                                                                        ;
;     -- Dedicated input pins                                                       ; 8 / 60 ( 13 % )                                                                                                                                                                                                                                                                                       ;
; Global signals                                                                    ; 13                                                                                                                                                                                                                                                                                                    ;
; M9K blocks                                                                        ; 40 / 1,248 ( 3 % )                                                                                                                                                                                                                                                                                    ;
; M144K blocks                                                                      ; 4 / 48 ( 8 % )                                                                                                                                                                                                                                                                                        ;
; Total MLAB memory bits                                                            ; 1472                                                                                                                                                                                                                                                                                                  ;
; Total block memory bits                                                           ; 714,888 / 18,579,456 ( 4 % )                                                                                                                                                                                                                                                                          ;
; Total block memory implementation bits                                            ; 958,464 / 18,579,456 ( 5 % )                                                                                                                                                                                                                                                                          ;
; DSP block 18-bit elements                                                         ; 0 / 1,040 ( 0 % )                                                                                                                                                                                                                                                                                     ;
; PLLs                                                                              ; 1 / 8 ( 13 % )                                                                                                                                                                                                                                                                                        ;
; Global clocks                                                                     ; 12 / 16 ( 75 % )                                                                                                                                                                                                                                                                                      ;
; Quadrant clocks                                                                   ; 0 / 88 ( 0 % )                                                                                                                                                                                                                                                                                        ;
; Periphery clocks                                                                  ; 0 / 88 ( 0 % )                                                                                                                                                                                                                                                                                        ;
; SERDES transmitters                                                               ; 0 / 88 ( 0 % )                                                                                                                                                                                                                                                                                        ;
; SERDES receivers                                                                  ; 0 / 88 ( 0 % )                                                                                                                                                                                                                                                                                        ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                                                                         ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                                                                         ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                                                                         ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                                                                         ;
; GXB Receiver channel PCSs                                                         ; 4 / 24 ( 17 % )                                                                                                                                                                                                                                                                                       ;
; GXB Receiver channel PMAs                                                         ; 4 / 36 ( 11 % )                                                                                                                                                                                                                                                                                       ;
; GXB Transmitter channel PCSs                                                      ; 4 / 24 ( 17 % )                                                                                                                                                                                                                                                                                       ;
; GXB Transmitter channel PMAs                                                      ; 4 / 36 ( 11 % )                                                                                                                                                                                                                                                                                       ;
; HSSI CMU PLLs                                                                     ; 1 / 12 ( 8 % )                                                                                                                                                                                                                                                                                        ;
; HSSI ATX PLLs                                                                     ; 0 / 4 ( 0 % )                                                                                                                                                                                                                                                                                         ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )                                                                                                                                                                                                                                                                                         ;
; Average interconnect usage (total/H/V)                                            ; 1% / 1% / 0%                                                                                                                                                                                                                                                                                          ;
; Peak interconnect usage (total/H/V)                                               ; 35% / 39% / 28%                                                                                                                                                                                                                                                                                       ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Programmable power technology low-power tiles                                     ; 8,449 / 8,498 ( 99 % )                                                                                                                                                                                                                                                                                ;
;     -- low-power tiles that are used by the design                                ; 1,036 / 8,449 ( 12 % )                                                                                                                                                                                                                                                                                ;
;     -- unused tiles (low-power)                                                   ; 7,413 / 8,449 ( 88 % )                                                                                                                                                                                                                                                                                ;
; Programmable power technology high-speed tiles                                    ; 49 / 8,498 ( < 1 % )                                                                                                                                                                                                                                                                                  ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Programmable power technology low-power LAB tiles                                 ; 7,067 / 7,072 ( 100 % )                                                                                                                                                                                                                                                                               ;
;     -- low-power LAB tiles that are used by the design                            ; 1,036 / 7,067 ( 15 % )                                                                                                                                                                                                                                                                                ;
;     -- unused LAB tiles (low-power)                                               ; 6,031 / 7,067 ( 85 % )                                                                                                                                                                                                                                                                                ;
; Programmable power technology high-speed LAB tiles                                ; 5 / 7,072 ( < 1 % )                                                                                                                                                                                                                                                                                   ;
;                                                                                   ;                                                                                                                                                                                                                                                                                                       ;
; Maximum fan-out node                                                              ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|wire_cent_unit0_dprioout ;
; Maximum fan-out                                                                   ; 6356                                                                                                                                                                                                                                                                                                  ;
; Highest non-global fan-out signal                                                 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|init                                                                                                       ;
; Highest non-global fan-out                                                        ; 362                                                                                                                                                                                                                                                                                                   ;
; Total fan-out                                                                     ; 35148                                                                                                                                                                                                                                                                                                 ;
; Average fan-out                                                                   ; 3.33                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 6396 / 282880 ( 2 % ) ; 0 / 282880 ( 0 % )             ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 6629                  ; 0                              ;
;         -- Combinational with no register                                         ; 1403                  ; 0                              ;
;         -- Register only                                                          ; 2690                  ; 0                              ;
;         -- Combinational with a register                                          ; 2536                  ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -591                  ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 358                   ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 50                    ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 72                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 191                   ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 45                    ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 3939 / 282880 ( 1 % ) ; 0 / 282880 ( 0 % )             ;
;     -- Combinational ALUTs                                                        ; 3886 / 282880 ( 1 % ) ; 0 / 282880 ( 0 % )             ;
;     -- Memory ALUTs                                                               ; 53 / 141440 ( < 1 % ) ; 0 / 141440 ( 0 % )             ;
;     -- LUT_REGs                                                                   ; 0 / 282880 ( 0 % )    ; 0 / 282880 ( 0 % )             ;
; Dedicated logic registers                                                         ; 5226 / 282880 ( 1 % ) ; 0 / 282880 ( 0 % )             ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 83                    ; 0                              ;
;     -- 6 input functions                                                          ; 583                   ; 0                              ;
;     -- 5 input functions                                                          ; 718                   ; 0                              ;
;     -- 4 input functions                                                          ; 448                   ; 0                              ;
;     -- <=3 input functions                                                        ; 2054                  ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 2488                  ; 0                              ;
;     -- extended LUT mode                                                          ; 83                    ; 0                              ;
;     -- arithmetic mode                                                            ; 1245                  ; 0                              ;
;     -- shared arithmetic mode                                                     ; 70                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 5226                  ; 0                              ;
;     -- Dedicated logic registers                                                  ; 5226 / 282880 ( 1 % ) ; 0 / 282880 ( 0 % )             ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 3                     ; 0                              ;
;     -- 32-address deep                                                            ; 50                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 3566 / 141440 ( 2 % ) ; 0 / 141440 ( 0 % )             ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 429 / 14144 ( 3 % )   ; 0 / 14144 ( 0 % )              ;
;     -- Logic LABs                                                                 ; 424                   ; 0                              ;
;     -- Memory LABs                                                                ; 5                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 38                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 1040 ( 0 % )      ; 0 / 1040 ( 0 % )               ;
; Total block memory bits                                                           ; 714888                ; 0                              ;
; Total block memory implementation bits                                            ; 958464                ; 0                              ;
; PLL                                                                               ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; GXB PLL                                                                           ; 0 / 40 ( 0 % )        ; 5 / 40 ( 12 % )                ;
; M9K block                                                                         ; 40 / 1248 ( 3 % )     ; 0 / 1248 ( 0 % )               ;
; M144K block                                                                       ; 4 / 48 ( 8 % )        ; 0 / 48 ( 0 % )                 ;
; Clock enable block                                                                ; 9 / 252 ( 3 % )       ; 4 / 252 ( 1 % )                ;
; GXB Central control unit                                                          ; 0 / 10 ( 0 % )        ; 1 / 10 ( 10 % )                ;
; Calibration block                                                                 ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; GXB Receiver channel PCS                                                          ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; GXB Receiver channel PMA                                                          ; 0 / 36 ( 0 % )        ; 4 / 36 ( 11 % )                ;
; GXB Transmitter channel PCS                                                       ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; GXB Transmitter channel PMA                                                       ; 0 / 36 ( 0 % )        ; 4 / 36 ( 11 % )                ;
; PCI Express hard IP                                                               ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; GXB clock divider                                                                 ; 0 / 40 ( 0 % )        ; 1 / 40 ( 2 % )                 ;
; GXB refclk pre-divider                                                            ; 1 / 12 ( 8 % )        ; 0 / 12 ( 0 % )                 ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 5732                  ; 190                            ;
;     -- Registered Input Connections                                               ; 5469                  ; 0                              ;
;     -- Output Connections                                                         ; 190                   ; 5732                           ;
;     -- Registered Output Connections                                              ; 160                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 35759                 ; 19063                          ;
;     -- Registered Connections                                                     ; 22447                 ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 5922                           ;
;     -- hard_block:auto_generated_inst                                             ; 5922                  ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 17                    ; 190                            ;
;     -- Output Ports                                                               ; 12                    ; 478                            ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 27                             ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 239                            ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                       ;
+------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; free_100MHz                  ; AF34  ; 2C       ; 0            ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; local_rstn_ext               ; V34   ; 1C       ; 0            ; 59           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; pcie_rstn                    ; N33   ; 1C       ; 0            ; 69           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; refclk                       ; AN38  ; QL0      ; 0            ; 10           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; refclk(n)                    ; AN39  ; QL0      ; 0            ; 10           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; Fitter               ;
; req_compliance_push_button_n ; AV34  ; 2A       ; 0            ; 13           ; 93           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; rx_in0                       ; AU38  ; QL0      ; 0            ; 4            ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; rx_in0(n)                    ; AU39  ; QL0      ; 0            ; 4            ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; rx_in1                       ; AR38  ; QL0      ; 0            ; 7            ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; rx_in1(n)                    ; AR39  ; QL0      ; 0            ; 7            ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; rx_in2                       ; AJ38  ; QL0      ; 0            ; 16           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; rx_in2(n)                    ; AJ39  ; QL0      ; 0            ; 16           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; rx_in3                       ; AG38  ; QL0      ; 0            ; 19           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; rx_in3(n)                    ; AG39  ; QL0      ; 0            ; 19           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
; usr_sw[0]                    ; T27   ; 1A       ; 0            ; 77           ; 31           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; usr_sw[1]                    ; H34   ; 1A       ; 0            ; 74           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; usr_sw[2]                    ; J33   ; 1A       ; 0            ; 76           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; usr_sw[3]                    ; K32   ; 1A       ; 0            ; 76           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; usr_sw[4]                    ; L31   ; 1A       ; 0            ; 80           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; usr_sw[5]                    ; M31   ; 1A       ; 0            ; 85           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; usr_sw[6]                    ; N29   ; 1A       ; 0            ; 82           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; usr_sw[7]                    ; N30   ; 1A       ; 0            ; 83           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
+------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; L0_led             ; C34   ; 1A       ; 0            ; 91           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; alive_led          ; D33   ; 1A       ; 0            ; 85           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; comp_led           ; F34   ; 1A       ; 0            ; 79           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; gen2_led           ; M28   ; 1A       ; 0            ; 88           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; lane_active_led[0] ; D34   ; 1A       ; 0            ; 91           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; lane_active_led[1] ; AE35  ; 2C       ; 0            ; 47           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lane_active_led[2] ; E34   ; 1A       ; 0            ; 79           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; lane_active_led[3] ; R27   ; 1A       ; 0            ; 77           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out0            ; AT36  ; QL0      ; 0            ; 4            ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out0(n)         ; AT37  ; QL0      ; 0            ; 4            ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; tx_out1            ; AP36  ; QL0      ; 0            ; 7            ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out1(n)         ; AP37  ; QL0      ; 0            ; 7            ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; tx_out2            ; AH36  ; QL0      ; 0            ; 16           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out2(n)         ; AH37  ; QL0      ; 0            ; 16           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; tx_out3            ; AF36  ; QL0      ; 0            ; 19           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; tx_out3(n)         ; AF37  ; QL0      ; 0            ; 19           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                               ;
+----------+-----------------------------------------------+---------------------+------------------+---------------------------+
; Location ; Pin Name                                      ; Reserved As         ; User Signal Name ; Pin Type                  ;
+----------+-----------------------------------------------+---------------------+------------------+---------------------------+
; W30      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0    ; As input tri-stated ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; V34      ; DQ13L, DIFFIO_RX_L21p, DIFFOUT_L42p, DEV_CLRn ; Use as regular IO   ; local_rstn_ext   ; Dual Purpose Pin          ;
; AW36     ; nCONFIG                                       ; -                   ; -                ; Dedicated Programming Pin ;
; AW35     ; nSTATUS                                       ; -                   ; -                ; Dedicated Programming Pin ;
; AV35     ; CONF_DONE                                     ; -                   ; -                ; Dedicated Programming Pin ;
; AP29     ; PORSEL                                        ; -                   ; -                ; Dedicated Programming Pin ;
; AN29     ; nCE                                           ; -                   ; -                ; Dedicated Programming Pin ;
; AM11     ; nIO_PULLUP                                    ; -                   ; -                ; Dedicated Programming Pin ;
; AT11     ; nCEO                                          ; -                   ; -                ; Dedicated Programming Pin ;
; AR11     ; DCLK                                          ; -                   ; -                ; Dedicated Programming Pin ;
; AP11     ; nCSO                                          ; -                   ; -                ; Dedicated Programming Pin ;
; AN11     ; ASDO                                          ; -                   ; -                ; Dedicated Programming Pin ;
; A8       ; MSEL2                                         ; -                   ; -                ; Dedicated Programming Pin ;
; H11      ; MSEL1                                         ; -                   ; -                ; Dedicated Programming Pin ;
; J11      ; MSEL0                                         ; -                   ; -                ; Dedicated Programming Pin ;
+----------+-----------------------------------------------+---------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 1A       ; 15 / 48 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 1C       ; 3 / 42 ( 7 % )   ; 2.5V          ; --           ; 2.5V          ;
; 2C       ; 2 / 42 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
; 2A       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5C       ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6C       ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; QL11     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL2      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QL1      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QL0      ; 18 / 24 ( 75 % ) ; --            ; --           ; --            ;
; QR10     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QR0      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR1      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR2      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR11     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
+----------+------------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A8       ; 639        ; 1A       ; ^MSEL2                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A9       ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A10      ; 667        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A11      ; 668        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A13      ; 676        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A14      ; 680        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A16      ; 698        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A17      ; 752        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A18      ; 756        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A19      ; 766        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A20      ; 768        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A21      ; 769        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A22      ; 771        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A23      ; 773        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A24      ; 783        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A25      ; 782        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A26      ; 848        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A27      ; 863        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A28      ; 862        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A29      ; 871        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A31      ; 869        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A32      ; 2          ; 1A       ; #TRST                           ; input  ;              ;                ; --         ;                 ; --       ; --           ;
; A33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A34      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA1      ; 1020       ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA2      ; 1021       ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA5      ; 548        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA6      ;            ; QR1      ; VCCH_GXBR1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA7      ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCA_PLL_R3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; VCCD_PLL_R3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA12     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; DNU                             ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA26     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA27     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA28     ;            ;          ; VCCD_PLL_L3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA29     ;            ;          ; VCCA_PLL_L3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA30     ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA31     ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA33     ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA34     ;            ; QL1      ; VCCH_GXBL1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA35     ; 95         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA38     ; 942        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA39     ; 943        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB3      ; 1018       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB4      ; 1019       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB5      ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB6      ; 547        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB9      ; 532        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB10     ; 533        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB11     ; 534        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB12     ; 537        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB13     ; 538        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB14     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB26     ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AB27     ; 109        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 110        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB29     ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AB30     ; 105        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB31     ; 106        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB34     ; 96         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB35     ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB36     ; 944        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB37     ; 945        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC1      ; 1016       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC2      ; 1017       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC5      ; 545        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC6      ; 546        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC8      ; 531        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC10     ; 541        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC11     ; 542        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC26     ; 141        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC28     ; 113        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 114        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC31     ; 103        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC32     ; 104        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC34     ; 97         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC35     ; 98         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC38     ; 946        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC39     ; 947        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD3      ; 1014       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD4      ; 1015       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD5      ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD9      ; 525        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD10     ; 526        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD11     ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AD12     ; 501        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD13     ; 502        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD14     ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD15     ; 448        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4B       ; VCCPD4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD19     ; 336        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD21     ; 303        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ; 3B       ; VCCPD3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD24     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD25     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 142        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 145        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 121        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 122        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 129        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD31     ; 130        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD32     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD34     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD35     ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD36     ; 948        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD37     ; 949        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE1      ; 1012       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE2      ; 1013       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE5      ; 543        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE6      ;            ; QR0      ; VCCH_GXBR0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE9      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AE10     ; 513        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE11     ; 514        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE12     ; 497        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE13     ; 498        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE14     ; 446        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 449        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 412        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 385        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 341        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 338        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 305        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 306        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 258        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 255        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 165        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 146        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 125        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 126        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 137        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE31     ; 138        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE34     ;            ; QL0      ; VCCH_GXBL0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE35     ; 100        ; 2C       ; lane_active_led[1]              ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AE36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE38     ; 950        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE39     ; 951        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF3      ; 1010       ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF4      ; 1011       ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF5      ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF6      ; 544        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF10     ; 517        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF11     ; 518        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF13     ; 474        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF14     ; 447        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF16     ; 413        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 386        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF19     ; 339        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 304        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF22     ; 257        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 259        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF25     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 166        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF28     ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AF29     ; 133        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF34     ; 99         ; 2C       ; free_100MHz                     ; input  ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AF35     ;            ; --       ; VCCA_L                          ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AF36     ; 952        ; QL0      ; tx_out3                         ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AF37     ; 953        ; QL0      ; tx_out3(n)                      ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AF38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG1      ; 1008       ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG2      ; 1009       ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG5      ; 539        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG6      ; 540        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG7      ; 529        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG8      ; 530        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG9      ; 521        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG10     ; 522        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG11     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AG12     ; 470        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG13     ; 473        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG14     ; 444        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 445        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 389        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 387        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 340        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 337        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 302        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 307        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 256        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG24     ; 230        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG27     ; 177        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG28     ; 173        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG29     ; 157        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG31     ; 117        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG32     ; 118        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG34     ; 101        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG35     ; 102        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG38     ; 954        ; QL0      ; rx_in3                          ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AG39     ; 955        ; QL0      ; rx_in3(n)                       ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH3      ; 1006       ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH4      ; 1007       ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH5      ; 535        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH6      ; 536        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH8      ; 505        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH9      ; 506        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH10     ; 494        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH11     ; 466        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH12     ; 469        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH13     ; 440        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 442        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH16     ; 388        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 384        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 332        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 333        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 311        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH22     ; 254        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 265        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 231        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH26     ; 202        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 178        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH28     ; 174        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH29     ; 158        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 150        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH32     ; 123        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH33     ; 124        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH34     ; 111        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH35     ; 112        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH36     ; 956        ; QL0      ; tx_out2                         ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AH37     ; 957        ; QL0      ; tx_out2(n)                      ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AH38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ1      ; 1004       ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ2      ; 1005       ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ5      ; 527        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ6      ; 528        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ8      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ10     ; 493        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ11     ; 465        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ13     ; 438        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ14     ; 443        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ16     ; 380        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ17     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ19     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ20     ; 310        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ22     ; 263        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 264        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ25     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ26     ; 201        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ29     ; 185        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ31     ; 149        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ32     ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ34     ; 107        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ35     ; 108        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ38     ; 958        ; QL0      ; rx_in2                          ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AJ39     ; 959        ; QL0      ; rx_in2(n)                       ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AK1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK3      ; 1002       ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK4      ; 1003       ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK5      ; 523        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK6      ; 524        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK7      ; 509        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK8      ; 510        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK9      ; 486        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK11     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK12     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK13     ; 439        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 441        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK16     ; 382        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK17     ; 378        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK18     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK19     ;            ;          ; VCCD_PLL_B2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK20     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK21     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK22     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK23     ; 261        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 262        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK28     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK29     ; 186        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK30     ; 169        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK31     ; 161        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 153        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK34     ; 115        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK35     ; 116        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK36     ; 960        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK37     ; 961        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL1      ; 1000       ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL2      ; 1001       ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL5      ; 519        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL6      ; 520        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL8      ; 490        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL9      ; 485        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL10     ; 458        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL11     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL12     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL13     ; 434        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL14     ; 436        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL15     ; 433        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL16     ; 383        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL17     ; 379        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL18     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL19     ;            ;          ; VCCA_PLL_B2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL20     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL21     ; 294        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL22     ; 295        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL23     ; 260        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL24     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL25     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL26     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL27     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL28     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL29     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL30     ; 170        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL31     ; 162        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL32     ; 154        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL34     ; 119        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL35     ; 120        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL38     ; 962        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL39     ; 963        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AM1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM3      ; 998        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM4      ; 999        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM5      ; 511        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM6      ; 512        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM8      ; 489        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM10     ; 457        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM11     ; 450        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM13     ; 435        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM14     ; 437        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM16     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AM17     ; 381        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM19     ; 349        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AM21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM22     ; 293        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM23     ; 291        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM25     ; 242        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM26     ; 221        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM28     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM29     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM31     ; 167        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM32     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM34     ; 131        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM35     ; 132        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM36     ; 964        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM37     ; 965        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN1      ; 996        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN2      ; 997        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN5      ; 515        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN6      ; 516        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN7      ; 482        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN8      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AN9      ; 478        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN10     ; 462        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN11     ; 454        ; 1A       ; ^ASDO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN12     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN13     ; 432        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN14     ; 429        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN15     ; 410        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 392        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN17     ; 393        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN18     ; 350        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN19     ; 348        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN20     ; 328        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN21     ; 315        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN22     ; 292        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN23     ; 290        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN24     ; 245        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN25     ; 243        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN26     ; 220        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN27     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN28     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN29     ; 193        ; 1A       ; ^nCE                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN30     ; 163        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN31     ; 168        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN32     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN33     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN34     ; 127        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN35     ; 128        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN38     ; 966        ; QL0      ; refclk                          ; input  ; HCSL         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AN39     ; 967        ; QL0      ; refclk(n)                       ; input  ; HCSL         ;                ; Row I/O    ; N               ; no       ; Off          ;
; AP1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP3      ; 994        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP4      ; 995        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP5      ; 507        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP6      ; 508        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP7      ; 481        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP8      ; 484        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP9      ; 477        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP10     ; 461        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP11     ; 453        ; 1A       ; ^nCSO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP13     ; 428        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP14     ; 426        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP15     ; 411        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 394        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP17     ; 390        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP18     ; 351        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 353        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP20     ; 329        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP21     ; 314        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP22     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AP23     ; 299        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP24     ; 244        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP25     ; 246        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP26     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP27     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 225        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP29     ; 192        ; 1A       ; ^PORSEL                         ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP30     ; 164        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP31     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP32     ; 159        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP33     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP34     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP35     ; 155        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP36     ; 968        ; QL0      ; tx_out1                         ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AP37     ; 969        ; QL0      ; tx_out1(n)                      ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AP38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR1      ; 992        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR2      ; 993        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR5      ; 500        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR8      ; 483        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR11     ; 452        ; 1A       ; ^DCLK                           ; bidir  ;              ;                ; --         ;                 ; --       ; --           ;
; AR12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR13     ; 430        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR14     ; 427        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR16     ; 395        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR17     ; 391        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR19     ; 352        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR20     ; 326        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR22     ; 321        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR23     ; 298        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR25     ; 247        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR26     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR28     ; 224        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR29     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR31     ; 175        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR32     ; 160        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR34     ; 148        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR35     ; 156        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR38     ; 970        ; QL0      ; rx_in1                          ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AR39     ; 971        ; QL0      ; rx_in1(n)                       ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AT1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT3      ; 990        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT4      ; 991        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT5      ; 499        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT6      ; 492        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT7      ; 488        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT8      ; 480        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT9      ; 476        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT10     ; 468        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT11     ; 451        ; 1A       ; ^nCEO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT12     ; 424        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT13     ; 431        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT14     ; 416        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT15     ; 401        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT16     ; 397        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT17     ; 344        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT18     ; 342        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT19     ; 334        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT20     ; 327        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT21     ; 320        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT22     ; 317        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT23     ; 301        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT24     ; 297        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT25     ; 250        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT26     ; 249        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT27     ; 233        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT28     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT29     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT30     ; 176        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT31     ; 171        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT32     ; 179        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT33     ; 151        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT34     ; 147        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT35     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AT36     ; 972        ; QL0      ; tx_out0                         ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AT37     ; 973        ; QL0      ; tx_out0(n)                      ; output ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AT38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU1      ; 988        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU2      ; 989        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU5      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU6      ; 491        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU7      ; 487        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU8      ; 479        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU9      ; 475        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU10     ; 467        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU11     ; 422        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU12     ; 425        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU14     ; 417        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU15     ; 400        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU16     ; 398        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU17     ; 346        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU18     ; 343        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU19     ; 335        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU20     ; 330        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU21     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU22     ; 316        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU23     ; 300        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU24     ; 296        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU25     ; 251        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU26     ; 248        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU27     ; 232        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU28     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU29     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU30     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU31     ; 172        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU32     ; 180        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU33     ; 152        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU34     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU35     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU38     ; 974        ; QL0      ; rx_in0                          ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AU39     ; 975        ; QL0      ; rx_in0(n)                       ; input  ; 1.4-V PCML   ;                ; --         ; N               ; no       ; Off          ;
; AV1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV4      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV5      ; 496        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV7      ; 460        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV8      ; 464        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV10     ; 472        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV11     ; 423        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV13     ; 418        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV14     ; 414        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV16     ; 399        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV17     ; 347        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV19     ; 324        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV20     ; 331        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV22     ; 319        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV23     ; 313        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV25     ; 309        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV26     ; 253        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV28     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV29     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV31     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV32     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV34     ; 184        ; 2A       ; req_compliance_push_button_n    ; input  ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AV35     ; 191        ; 1A       ; ^CONF_DONE                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV36     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW2      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW4      ; 495        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW5      ; 503        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW6      ; 504        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW7      ; 459        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW8      ; 463        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW9      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW10     ; 471        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW11     ; 421        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW12     ; 420        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW13     ; 419        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW14     ; 415        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW15     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW16     ; 396        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW17     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW18     ; 345        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW19     ; 325        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW20     ; 322        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW21     ; 323        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW22     ; 318        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW23     ; 312        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW24     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW25     ; 308        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW26     ; 252        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW27     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW28     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW29     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW30     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW31     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW32     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW33     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW34     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW35     ; 190        ; 1A       ; ^nSTATUS                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW36     ; 189        ; 1A       ; ^nCONFIG                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW38     ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B3       ; 1058       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B4       ; 1059       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B10      ; 670        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B11      ; 669        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B13      ; 677        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B14      ; 681        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B16      ; 700        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B17      ; 753        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B19      ; 757        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B20      ; 767        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B22      ; 770        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B23      ; 772        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B25      ; 845        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B26      ; 847        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B28      ; 867        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B29      ; 870        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B31      ; 868        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B32      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B36      ; 904        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B37      ; 905        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C1       ; 1056       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C2       ; 1057       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C5       ; 626        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C6       ; 634        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C7       ; 614        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C8       ; 618        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C9       ; 622        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C10      ; 630        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C11      ; 666        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C12      ; 675        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C13      ; 674        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C14      ; 672        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C15      ; 696        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C16      ; 701        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C17      ; 738        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C18      ; 742        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C19      ; 760        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C20      ; 764        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C21      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C22      ; 779        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C23      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C24      ; 787        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C25      ; 844        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C26      ; 846        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C27      ; 864        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C28      ; 866        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C29      ; 872        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C30      ; 873        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C31      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C32      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C33      ; 25         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C34      ; 9          ; 1A       ; L0_led                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C35      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C38      ; 906        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C39      ; 907        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D3       ; 1054       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D4       ; 1055       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D5       ; 625        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D6       ; 633        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D7       ; 613        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D8       ; 617        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D9       ; 621        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D10      ; 629        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 671        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D13      ; 662        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D14      ; 673        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D15      ; 697        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D16      ; 699        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D17      ; 740        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D18      ; 743        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D19      ; 761        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D20      ; 765        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D21      ; 778        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D22      ; 797        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D23      ; 799        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D24      ; 786        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D25      ; 841        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D26      ; 849        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D27      ; 865        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D28      ; 876        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D29      ; 879        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D31      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D33      ; 26         ; 1A       ; alive_led                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D34      ; 10         ; 1A       ; lane_active_led[0]              ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D35      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D36      ; 908        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D37      ; 909        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E1       ; 1052       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E2       ; 1053       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E7       ; 594        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E10      ; 610        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E13      ; 660        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E14      ; 664        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E16      ; 691        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E17      ; 741        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E19      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E20      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E22      ; 796        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E23      ; 798        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E25      ; 843        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E28      ; 875        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E29      ; 878        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E31      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E32      ; 37         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E34      ; 41         ; 1A       ; lane_active_led[2]              ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; E35      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E38      ; 910        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E39      ; 911        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F3       ; 1050       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F4       ; 1051       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F5       ; 598        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 602        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 593        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F8       ; 590        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 606        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 609        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F12      ; 663        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F13      ; 661        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F14      ; 665        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F15      ; 695        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F16      ; 692        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F17      ; 739        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F18      ; 744        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F19      ; 748        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F20      ; 747        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F21      ; 775        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; F23      ; 801        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F24      ; 839        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F25      ; 842        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F26      ; 859        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F27      ; 877        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F28      ; 874        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F29      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; F30      ; 4          ; 1A       ; #TDO                            ; output ;              ;                ; --         ;                 ; --       ; --           ;
; F31      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F32      ; 38         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F33      ; 49         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F34      ; 42         ; 1A       ; comp_led                        ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F35      ; 45         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F36      ; 912        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F37      ; 913        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G1       ; 1048       ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 1049       ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G5       ; 597        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 601        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 596        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 589        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G9       ; 605        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 636        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; G13      ; 656        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G14      ; 658        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G15      ; 690        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G16      ; 693        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G17      ; 694        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G18      ; 745        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G19      ; 749        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G20      ; 746        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G21      ; 774        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G22      ; 792        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G23      ; 800        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G24      ; 838        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G25      ; 840        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G26      ; 858        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G27      ; 880        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G28      ; 883        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G29      ; 885        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G30      ; 3          ; 1A       ; #TCK                            ; input  ;              ;                ; --         ;                 ; --       ; --           ;
; G31      ; 29         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G33      ; 50         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G34      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G35      ; 46         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G38      ; 914        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G39      ; 915        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H3       ; 1046       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H4       ; 1047       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H5       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H7       ; 595        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H10      ; 635        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H11      ; 640        ; 1A       ; ^MSEL1                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H13      ; 657        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H14      ; 659        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H16      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H17      ; 712        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H19      ; 754        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H22      ; 791        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H23      ; 795        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8B       ; VREFB8BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H26      ; 881        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H28      ; 882        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H29      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H31      ; 30         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H32      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H34      ; 54         ; 1A       ; usr_sw[1]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; H35      ; 53         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H36      ; 916        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H37      ; 917        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J1       ; 1044       ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 1045       ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J5       ; 586        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 585        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 588        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 620        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 616        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 632        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J11      ; 641        ; 1A       ; ^MSEL0                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; J12      ; 655        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J13      ; 654        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J15      ; 678        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J16      ; 708        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J17      ; 713        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J18      ; 751        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ;          ; VCCA_PLL_T2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J21      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; J22      ; 790        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J23      ; 794        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J24      ; 827        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J25      ; 829        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J26      ; 884        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J27      ; 891        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J28      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J29      ; 0          ; 1A       ; #TDI                            ; input  ;              ;                ; --         ;                 ; --       ; --           ;
; J30      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J31      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J32      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J33      ; 47         ; 1A       ; usr_sw[2]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J34      ; 58         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J35      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J38      ; 918        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J39      ; 919        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K3       ; 1042       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K4       ; 1043       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K5       ; 582        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 581        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 587        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 619        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 615        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K10      ; 631        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K11      ;            ; --       ; VCCBAT                          ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; K12      ; 650        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K13      ; 648        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K14      ; 652        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K15      ; 679        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K16      ; 709        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K17      ; 710        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K18      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCD_PLL_T2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K22      ; 793        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K23      ; 831        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K24      ; 826        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K25      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K26      ; 887        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K27      ; 890        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K28      ; 889        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K29      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K31      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K32      ; 48         ; 1A       ; usr_sw[3]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K33      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K34      ; 62         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K35      ; 61         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K36      ; 920        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K37      ; 921        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L1       ; 1040       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L2       ; 1041       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L5       ; 574        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L7       ; 584        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 583        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L10      ; 612        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L11      ; 624        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L13      ; 649        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L14      ; 653        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L16      ; 711        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L17      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L19      ; 759        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L20      ; 777        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L23      ; 830        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L25      ; 888        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L26      ; 886        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L28      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L29      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L31      ; 36         ; 1A       ; usr_sw[4]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L32      ; 55         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L34      ; 74         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L35      ; 73         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L38      ; 922        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L39      ; 923        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M3       ; 1038       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M4       ; 1039       ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M6       ; 573        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 580        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 579        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M10      ; 611        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M11      ; 623        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M12      ; 628        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M13      ; 642        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M14      ; 651        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M16      ; 704        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M17      ; 707        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M18      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M19      ; 758        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M20      ; 776        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M21      ; 784        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M22      ; 789        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M23      ; 833        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M24      ; 828        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M25      ; 892        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M26      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M27      ; 897        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M28      ; 15         ; 1A       ; gen2_led                        ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M29      ; 31         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M31      ; 23         ; 1A       ; usr_sw[5]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M32      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M33      ; 70         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M34      ; 69         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M35      ;            ; --       ; VCCA_L                          ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; M36      ; 924        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M37      ; 925        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N1       ; 1036       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N2       ; 1037       ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N5       ; 570        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 569        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 578        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 577        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 567        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N10      ; 608        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N11      ; 607        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N12      ; 627        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N13      ; 643        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N14      ; 644        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N15      ; 646        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N16      ; 705        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N17      ; 706        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N19      ; 762        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N20      ; 780        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N21      ; 788        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N22      ; 832        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N23      ; 835        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N25      ; 893        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N26      ; 895        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N27      ; 1          ; 1A       ; #TMS                            ; input  ;              ;                ; --         ;                 ; --       ; --           ;
; N28      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 32         ; 1A       ; usr_sw[6]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ; 28         ; 1A       ; usr_sw[7]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N31      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N32      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; N33      ; 66         ; 1C       ; pcie_rstn                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N34      ; 65         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N35      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N38      ; 926        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N39      ; 927        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P3       ; 1034       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P4       ; 1035       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P6       ; 566        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P8       ; 568        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P10      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; P11      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P13      ; 600        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P14      ; 645        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P16      ; 702        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P17      ; 703        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P18      ; 755        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P19      ; 763        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P20      ; 781        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P22      ; 837        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P23      ; 834        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P24      ; 860        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P25      ; 896        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P26      ; 894        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P28      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P29      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P31      ; 60         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P32      ; 59         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P34      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P36      ; 928        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P37      ; 929        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R1       ; 1032       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R2       ; 1033       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R5       ; 562        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 561        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 565        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 576        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 575        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 572        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R11      ; 604        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R12      ; 603        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R13      ; 599        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R14      ; 647        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 7B       ; VCCPD7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R18      ; 750        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R19      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R20      ; 785        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R21      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R22      ; 836        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R23      ;            ; 8B       ; VCCPD8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R24      ; 861        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R25      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R27      ; 43         ; 1A       ; lane_active_led[3]              ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 39         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 76         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R31      ; 75         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R32      ; 68         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R33      ; 67         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R34      ; 86         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R35      ; 85         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R38      ; 930        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R39      ; 931        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T3       ; 1030       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T4       ; 1031       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T9       ; 560        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T10      ; 571        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T12      ; 592        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T13      ; 591        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T27      ; 44         ; 1A       ; usr_sw[0]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T28      ; 40         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T29      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T30      ; 64         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T31      ; 63         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T36      ; 932        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T37      ; 933        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U1       ; 1028       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U2       ; 1029       ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U5       ; 558        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U6       ;            ; QR2      ; VCCH_GXBR2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U10      ; 559        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U13      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U27      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U29      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U31      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U34      ;            ; QL2      ; VCCH_GXBL2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U35      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U38      ; 934        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U39      ; 935        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V3       ; 1026       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V4       ; 1027       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V6       ; 557        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V9       ; 564        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V10      ; 563        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V11      ; 556        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V12      ; 555        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V13      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V27      ; 83         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 71         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 88         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V30      ; 87         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V31      ; 77         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V34      ; 90         ; 1C       ; local_rstn_ext                  ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V36      ; 936        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V37      ; 937        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W1       ; 1024       ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 1025       ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W5       ; 550        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 549        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W7       ; 554        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 553        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W11      ; 552        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W12      ; 551        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W13      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W26      ; 84         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W27      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W28      ; 72         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 80         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 79         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; W31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W32      ; 92         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W33      ; 91         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 94         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W35      ; 93         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W38      ; 938        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W39      ; 939        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y3       ; 1022       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y4       ; 1023       ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y7       ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y26      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y29      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y33      ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y36      ; 940        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y37      ; 941        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; core|reconfig_pll|altpll_component|auto_generated|pll1                                                                                                                        ;
; PLL type                      ; Left/Right                                                                                                                                                                    ;
; PLL mode                      ; Normal                                                                                                                                                                        ;
; Compensate clock              ; clock0                                                                                                                                                                        ;
; Compensated input/output pins ; --                                                                                                                                                                            ;
; Switchover type               ; --                                                                                                                                                                            ;
; Input frequency 0             ; 100.0 MHz                                                                                                                                                                     ;
; Input frequency 1             ; --                                                                                                                                                                            ;
; Nominal PFD frequency         ; 100.0 MHz                                                                                                                                                                     ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                                                                                     ;
; VCO post scale                ; 2                                                                                                                                                                             ;
; VCO frequency control         ; Auto                                                                                                                                                                          ;
; VCO phase shift step          ; 250 ps                                                                                                                                                                        ;
; VCO multiply                  ; --                                                                                                                                                                            ;
; VCO divide                    ; --                                                                                                                                                                            ;
; DPA multiply                  ; --                                                                                                                                                                            ;
; DPA divide                    ; --                                                                                                                                                                            ;
; DPA divider counter value     ; 1                                                                                                                                                                             ;
; Freq min lock                 ; 60.02 MHz                                                                                                                                                                     ;
; Freq max lock                 ; 160.0 MHz                                                                                                                                                                     ;
; M VCO Tap                     ; 0                                                                                                                                                                             ;
; M Initial                     ; 1                                                                                                                                                                             ;
; M value                       ; 5                                                                                                                                                                             ;
; N value                       ; 1                                                                                                                                                                             ;
; Charge pump current           ; setting 1                                                                                                                                                                     ;
; Loop filter resistance        ; setting 28                                                                                                                                                                    ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                     ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                                                                                                           ;
; Bandwidth type                ; Medium                                                                                                                                                                        ;
; Real time reconfigurable      ; Off                                                                                                                                                                           ;
; Scan chain MIF file           ; --                                                                                                                                                                            ;
; Preserve PLL counter order    ; Off                                                                                                                                                                           ;
; PLL location                  ; PLL_L3                                                                                                                                                                        ;
; Inclk0 signal                 ; free_100MHz                                                                                                                                                                   ;
; Inclk1 signal                 ; --                                                                                                                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                 ;
; Inclk1 signal type            ; --                                                                                                                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; Name                                                                                                                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 50.0 MHz         ; 0 (0 ps)    ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 5    ; 4   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; GXB Receiver Summary                                                                                                                    ;
+--------------+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; Name         ; CRU Input Clock Frequency ; REFCLK Divider ; Base Data Rate ; Effective Data Rate ; Receiver Channel Location            ;
+--------------+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; rx_in0~input ; 100.0 MHz                 ; Disabled       ; 5000.0 Mbps    ; 5000.0 Mbps         ; RXPMA_X0_Y4_N137, RXPCS_X0_Y4_N139   ;
; rx_in1~input ; 100.0 MHz                 ; Disabled       ; 5000.0 Mbps    ; 5000.0 Mbps         ; RXPMA_X0_Y7_N137, RXPCS_X0_Y7_N139   ;
; rx_in2~input ; 100.0 MHz                 ; Disabled       ; 5000.0 Mbps    ; 5000.0 Mbps         ; RXPMA_X0_Y16_N137, RXPCS_X0_Y16_N139 ;
; rx_in3~input ; 100.0 MHz                 ; Disabled       ; 5000.0 Mbps    ; 5000.0 Mbps         ; RXPMA_X0_Y19_N137, RXPCS_X0_Y19_N139 ;
+--------------+---------------------------+----------------+----------------+---------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Receiver Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                            ; rx_in0~input                                                                                                                                                                                                                                                                             ; rx_in1~input                                                                                                                                                                                                                                                                             ; rx_in2~input                                                                                                                                                                                                                                                                             ; rx_in3~input                                                                                                                                                                                                                                                                             ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Protocol                        ; pcie2                                                                                                                                                                                                                                                                                    ; pcie2                                                                                                                                                                                                                                                                                    ; pcie2                                                                                                                                                                                                                                                                                    ; pcie2                                                                                                                                                                                                                                                                                    ;
; Channel Number                  ; 0                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ; 2                                                                                                                                                                                                                                                                                        ; 3                                                                                                                                                                                                                                                                                        ;
; Logical Channel Number          ; 0                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ; 2                                                                                                                                                                                                                                                                                        ; 3                                                                                                                                                                                                                                                                                        ;
; Channel Width                   ; 8                                                                                                                                                                                                                                                                                        ; 8                                                                                                                                                                                                                                                                                        ; 8                                                                                                                                                                                                                                                                                        ; 8                                                                                                                                                                                                                                                                                        ;
; Base Data Rate                  ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ;
; Effective Data Rate             ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ; 5000.0 Mbps                                                                                                                                                                                                                                                                              ;
; Run Length                      ; 40                                                                                                                                                                                                                                                                                       ; 40                                                                                                                                                                                                                                                                                       ; 40                                                                                                                                                                                                                                                                                       ; 40                                                                                                                                                                                                                                                                                       ;
; Rate Matcher                    ; Enabled                                                                                                                                                                                                                                                                                  ; Enabled                                                                                                                                                                                                                                                                                  ; Enabled                                                                                                                                                                                                                                                                                  ; Enabled                                                                                                                                                                                                                                                                                  ;
; Word Aligner Mode               ; Sync State Machine                                                                                                                                                                                                                                                                       ; Sync State Machine                                                                                                                                                                                                                                                                       ; Sync State Machine                                                                                                                                                                                                                                                                       ; Sync State Machine                                                                                                                                                                                                                                                                       ;
; Word Alignment Pattern          ; 0101111100                                                                                                                                                                                                                                                                               ; 0101111100                                                                                                                                                                                                                                                                               ; 0101111100                                                                                                                                                                                                                                                                               ; 0101111100                                                                                                                                                                                                                                                                               ;
; Bad Pattern Count for Sync Loss ; 17                                                                                                                                                                                                                                                                                       ; 17                                                                                                                                                                                                                                                                                       ; 17                                                                                                                                                                                                                                                                                       ; 17                                                                                                                                                                                                                                                                                       ;
; Patterns to Reduce Error Count  ; 16                                                                                                                                                                                                                                                                                       ; 16                                                                                                                                                                                                                                                                                       ; 16                                                                                                                                                                                                                                                                                       ; 16                                                                                                                                                                                                                                                                                       ;
; Number of Patterns Until Sync   ; 4                                                                                                                                                                                                                                                                                        ; 4                                                                                                                                                                                                                                                                                        ; 4                                                                                                                                                                                                                                                                                        ; 4                                                                                                                                                                                                                                                                                        ;
; PPM Selection                   ; 32                                                                                                                                                                                                                                                                                       ; 32                                                                                                                                                                                                                                                                                       ; 32                                                                                                                                                                                                                                                                                       ; 32                                                                                                                                                                                                                                                                                       ;
; Low Latency PCS Mode Enable     ; Off                                                                                                                                                                                                                                                                                      ; Off                                                                                                                                                                                                                                                                                      ; Off                                                                                                                                                                                                                                                                                      ; Off                                                                                                                                                                                                                                                                                      ;
; 8B10B Mode                      ; normal                                                                                                                                                                                                                                                                                   ; normal                                                                                                                                                                                                                                                                                   ; normal                                                                                                                                                                                                                                                                                   ; normal                                                                                                                                                                                                                                                                                   ;
; Byte Deserializer               ; Off                                                                                                                                                                                                                                                                                      ; Off                                                                                                                                                                                                                                                                                      ; Off                                                                                                                                                                                                                                                                                      ; Off                                                                                                                                                                                                                                                                                      ;
; Deserialization Factor          ; 10                                                                                                                                                                                                                                                                                       ; 10                                                                                                                                                                                                                                                                                       ; 10                                                                                                                                                                                                                                                                                       ; 10                                                                                                                                                                                                                                                                                       ;
; CRU Multiplication Factor       ; 25                                                                                                                                                                                                                                                                                       ; 25                                                                                                                                                                                                                                                                                       ; 25                                                                                                                                                                                                                                                                                       ; 25                                                                                                                                                                                                                                                                                       ;
; CRU VCO Post-Scale Divider      ; 1                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ;
; Multiply By                     ; 25                                                                                                                                                                                                                                                                                       ; 25                                                                                                                                                                                                                                                                                       ; 25                                                                                                                                                                                                                                                                                       ; 25                                                                                                                                                                                                                                                                                       ;
; Divide By                       ; 1                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                        ;
; CRU Input Clock Frequency       ; 100.0 MHz                                                                                                                                                                                                                                                                                ; 100.0 MHz                                                                                                                                                                                                                                                                                ; 100.0 MHz                                                                                                                                                                                                                                                                                ; 100.0 MHz                                                                                                                                                                                                                                                                                ;
; REFCLK Divider                  ; Disabled                                                                                                                                                                                                                                                                                 ; Disabled                                                                                                                                                                                                                                                                                 ; Disabled                                                                                                                                                                                                                                                                                 ; Disabled                                                                                                                                                                                                                                                                                 ;
; Byte Ordering Mode              ; none                                                                                                                                                                                                                                                                                     ; none                                                                                                                                                                                                                                                                                     ; none                                                                                                                                                                                                                                                                                     ; none                                                                                                                                                                                                                                                                                     ;
; Receiver Channel Location       ; RXPMA_X0_Y4_N137, RXPCS_X0_Y4_N139                                                                                                                                                                                                                                                       ; RXPMA_X0_Y7_N137, RXPCS_X0_Y7_N139                                                                                                                                                                                                                                                       ; RXPMA_X0_Y16_N137, RXPCS_X0_Y16_N139                                                                                                                                                                                                                                                     ; RXPMA_X0_Y19_N137, RXPCS_X0_Y19_N139                                                                                                                                                                                                                                                     ;
; CMU Location                    ; CMU_X0_Y10_N139                                                                                                                                                                                                                                                                          ; CMU_X0_Y10_N139                                                                                                                                                                                                                                                                          ; CMU_X0_Y10_N139                                                                                                                                                                                                                                                                          ; CMU_X0_Y10_N139                                                                                                                                                                                                                                                                          ;
; PCIE HIP Enable                 ; On                                                                                                                                                                                                                                                                                       ; On                                                                                                                                                                                                                                                                                       ; On                                                                                                                                                                                                                                                                                       ; On                                                                                                                                                                                                                                                                                       ;
; Channel Bonding                 ; x4                                                                                                                                                                                                                                                                                       ; x4                                                                                                                                                                                                                                                                                       ; x4                                                                                                                                                                                                                                                                                       ; x4                                                                                                                                                                                                                                                                                       ;
; Equalizer Control               ; 0                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                        ;
; Equalizer DC Gain               ; 3                                                                                                                                                                                                                                                                                        ; 3                                                                                                                                                                                                                                                                                        ; 3                                                                                                                                                                                                                                                                                        ; 3                                                                                                                                                                                                                                                                                        ;
; Adaptive Equalization Mode      ; none                                                                                                                                                                                                                                                                                     ; none                                                                                                                                                                                                                                                                                     ; none                                                                                                                                                                                                                                                                                     ; none                                                                                                                                                                                                                                                                                     ;
; Max Gradient Control            ; 0                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                        ;
; Core Clock Frequency            ; 500.0 MHz                                                                                                                                                                                                                                                                                ; 500.0 MHz                                                                                                                                                                                                                                                                                ; 500.0 MHz                                                                                                                                                                                                                                                                                ; 500.0 MHz                                                                                                                                                                                                                                                                                ;
; Core Clock Source               ;                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                          ;
; VCCA                            ; 3.0V                                                                                                                                                                                                                                                                                     ; 3.0V                                                                                                                                                                                                                                                                                     ; 3.0V                                                                                                                                                                                                                                                                                     ; 3.0V                                                                                                                                                                                                                                                                                     ;
; VCM                             ; 0.82V                                                                                                                                                                                                                                                                                    ; 0.82V                                                                                                                                                                                                                                                                                    ; 0.82V                                                                                                                                                                                                                                                                                    ; 0.82V                                                                                                                                                                                                                                                                                    ;
; PLL Bandwidth Type              ; High                                                                                                                                                                                                                                                                                     ; High                                                                                                                                                                                                                                                                                     ; High                                                                                                                                                                                                                                                                                     ; High                                                                                                                                                                                                                                                                                     ;
; PLL Name                        ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll0 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll1 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll2 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll3 ;
; PLL Type                        ; RX CDR                                                                                                                                                                                                                                                                                   ; RX CDR                                                                                                                                                                                                                                                                                   ; RX CDR                                                                                                                                                                                                                                                                                   ; RX CDR                                                                                                                                                                                                                                                                                   ;
; PLL Location                    ; HSSIPLL_X0_Y4_N135                                                                                                                                                                                                                                                                       ; HSSIPLL_X0_Y7_N135                                                                                                                                                                                                                                                                       ; HSSIPLL_X0_Y16_N135                                                                                                                                                                                                                                                                      ; HSSIPLL_X0_Y19_N135                                                                                                                                                                                                                                                                      ;
; Quad Location                   ; QUAD_X0_Y4_N135                                                                                                                                                                                                                                                                          ; QUAD_X0_Y4_N135                                                                                                                                                                                                                                                                          ; QUAD_X0_Y4_N135                                                                                                                                                                                                                                                                          ; QUAD_X0_Y4_N135                                                                                                                                                                                                                                                                          ;
; In Clock Frequency              ; 100.0 MHz                                                                                                                                                                                                                                                                                ; 100.0 MHz                                                                                                                                                                                                                                                                                ; 100.0 MHz                                                                                                                                                                                                                                                                                ; 100.0 MHz                                                                                                                                                                                                                                                                                ;
; Output Clock Frequency          ; 2500.0 MHz                                                                                                                                                                                                                                                                               ; 2500.0 MHz                                                                                                                                                                                                                                                                               ; 2500.0 MHz                                                                                                                                                                                                                                                                               ; 2500.0 MHz                                                                                                                                                                                                                                                                               ;
; PFD Feedback Source             ; internal                                                                                                                                                                                                                                                                                 ; internal                                                                                                                                                                                                                                                                                 ; internal                                                                                                                                                                                                                                                                                 ; internal                                                                                                                                                                                                                                                                                 ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                      ;
+----------------+----------------+---------------------+--------------------------------------+
; Name           ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location         ;
+----------------+----------------+---------------------+--------------------------------------+
; tx_out0~output ; 5000.0 Mbps    ; 5000.0 Mbps         ; TXPMA_X0_Y4_N138, TXPCS_X0_Y4_N140   ;
; tx_out1~output ; 5000.0 Mbps    ; 5000.0 Mbps         ; TXPMA_X0_Y7_N138, TXPCS_X0_Y7_N140   ;
; tx_out2~output ; 5000.0 Mbps    ; 5000.0 Mbps         ; TXPMA_X0_Y16_N138, TXPCS_X0_Y16_N140 ;
; tx_out3~output ; 5000.0 Mbps    ; 5000.0 Mbps         ; TXPMA_X0_Y19_N138, TXPCS_X0_Y19_N140 ;
+----------------+----------------+---------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter Channel                                                                                                                                                              ;
+------------------------------+------------------------------------+------------------------------------+--------------------------------------+--------------------------------------+
; Name                         ; tx_out0~output                     ; tx_out1~output                     ; tx_out2~output                       ; tx_out3~output                       ;
+------------------------------+------------------------------------+------------------------------------+--------------------------------------+--------------------------------------+
; Channel Number               ; 0                                  ; 1                                  ; 2                                    ; 3                                    ;
; Logical Channel Number       ; 0                                  ; 1                                  ; 2                                    ; 3                                    ;
; Channel Width                ; 8                                  ; 8                                  ; 8                                    ; 8                                    ;
; Base Data Rate               ; 5000.0 Mbps                        ; 5000.0 Mbps                        ; 5000.0 Mbps                          ; 5000.0 Mbps                          ;
; Effective Data Rate          ; 5000.0 Mbps                        ; 5000.0 Mbps                        ; 5000.0 Mbps                          ; 5000.0 Mbps                          ;
; Transmit Protocol            ; pcie2                              ; pcie2                              ; pcie2                                ; pcie2                                ;
; Voltage Output Differential  ; 3                                  ; 3                                  ; 3                                    ; 3                                    ;
; 8B10B Mode                   ; normal                             ; normal                             ; normal                               ; normal                               ;
; Byte Serializer              ; Off                                ; Off                                ; Off                                  ; Off                                  ;
; Serialization Factor         ; 10                                 ; 10                                 ; 10                                   ; 10                                   ;
; PLL Post Divider             ; 1                                  ; 1                                  ; 1                                    ; 1                                    ;
; Transmitter Channel Location ; TXPMA_X0_Y4_N138, TXPCS_X0_Y4_N140 ; TXPMA_X0_Y7_N138, TXPCS_X0_Y7_N140 ; TXPMA_X0_Y16_N138, TXPCS_X0_Y16_N140 ; TXPMA_X0_Y19_N138, TXPCS_X0_Y19_N140 ;
; CMU Location                 ; CMU_X0_Y10_N139                    ; CMU_X0_Y10_N139                    ; CMU_X0_Y10_N139                      ; CMU_X0_Y10_N139                      ;
; PCIE HIP Enable              ; On                                 ; On                                 ; On                                   ; On                                   ;
; Channel Bonding              ; x4                                 ; x4                                 ; x4                                   ; x4                                   ;
; Polarity Inversion           ; Off                                ; Off                                ; Off                                  ; Off                                  ;
; Symbol Swap                  ; Off                                ; Off                                ; Off                                  ; Off                                  ;
; Bit Reversal                 ; Off                                ; Off                                ; Off                                  ; Off                                  ;
; Preemphasis Pre Tap          ; 0                                  ; 0                                  ; 0                                    ; 0                                    ;
; Preemphasis First Post Tap   ; 0                                  ; 0                                  ; 0                                    ; 0                                    ;
; Preemphasis Second Post Tap  ; 0                                  ; 0                                  ; 0                                    ; 0                                    ;
; Core Clock Frequency         ; 500.0 MHz                          ; 500.0 MHz                          ; 500.0 MHz                            ; 500.0 MHz                            ;
; Core Clock Source            ;                                    ;                                    ;                                      ;                                      ;
; VCCA                         ; 3.0V                               ; 3.0V                               ; 3.0V                                 ; 3.0V                                 ;
; VCCEHT                       ; 1.4V                               ; 1.4V                               ; 1.4V                                 ; 1.4V                                 ;
; VCM                          ; 0.65V                              ; 0.65V                              ; 0.65V                                ; 0.65V                                ;
+------------------------------+------------------------------------+------------------------------------+--------------------------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter PLL                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+-----------------+---------------------+
; Name                                                                                                                                                                                                                                                                                 ; Output Clock Frequency ; In Clock Frequency ; Base Data Rate ; Multiply By ; Divide By ; CRU VCO Post-Scale Divider ; PLL Type ; PLL Bandwidth Type ; PLL Location        ; Quad Location   ; PFD Feedback Source ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+-----------------+---------------------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0 ; 2500.0 MHz             ; 100.0 MHz          ; 5000.0 Mbps    ; 25          ; 1         ; 1                          ; CMU      ; High               ; HSSIPLL_X0_Y10_N135 ; QUAD_X0_Y4_N135 ; internal            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+-----------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Central Clock Divider                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+
; Name                                                                                                                                                                                                                                                                                          ; Reference Clock Output Frequency ; Core Clock Output Frequency ; Divide By ; Digital Reference Clock Post Divider ; Core Clock Output Post Divider ; Quad Bonding Mode ; Location                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0 ; 500.0 MHz                        ; 500.0 MHz                   ; 5         ; Off                                  ; Off                            ; Driver            ; CLOCKDIVIDER_X0_Y10_N136 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB PLL to Transmitter Skew                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------------+---------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+
; Source PLL                                                                                                                                                                                                                                                                           ; PLL Type ; PLL Quad Location        ; PLL Location        ; Destination Transmitter Channel                                                                                                                                                                                                                                                            ; Transmitter Channel Quad Location ; Transmitter Channel Location               ; Transmitter Pin Assignment ; Delay ; Delay (UI) ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------------+---------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma0 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH0 (TXPMA_X0_Y4_N138, TXPCS_X0_Y4_N140)   ; AT36                       ; 44 ps ; 0.22       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma1 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH1 (TXPMA_X0_Y7_N138, TXPCS_X0_Y7_N140)   ; AP36                       ; 22 ps ; 0.11       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma2 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH2 (TXPMA_X0_Y16_N138, TXPCS_X0_Y16_N140) ; AH36                       ; 44 ps ; 0.22       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0 ; CMU      ; GXB_L0 (QUAD_X0_Y4_N135) ; HSSIPLL_X0_Y10_N135 ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma3 ; GXB_L0 (QUAD_X0_Y4_N135)          ; CH3 (TXPMA_X0_Y19_N138, TXPCS_X0_Y19_N140) ; AF36                       ; 67 ps ; 0.34       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+--------------------------+---------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; SSTL-15 Class I                  ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class I  ; 0 pF  ; Not Available                      ;
; SSTL-15 Class II                 ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class II ; 0 pF  ; Not Available                      ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_1R                        ; 0 pF  ; Not Available                      ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_1R                   ; 0 pF  ; Not Available                      ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; HCSL                             ; 0 pF  ; Not Available                      ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                                                                                                                                       ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y3_N134                                                                                                                                                                                                                                    ;
; Protocol Spec            ; 2.0                                                                                                                                                                                                                                                   ;
; Datarate Spec            ; 5 Gbps                                                                                                                                                                                                                                                ;
; Link Width               ; 4                                                                                                                                                                                                                                                     ;
; Max Payload Size (bytes) ; 256                                                                                                                                                                                                                                                   ;
; Virtual Channels         ; 1                                                                                                                                                                                                                                                     ;
; BAR Registers            ;                                                                                                                                                                                                                                                       ;
;  BAR0 Type               ; 32-bit Non-Prefetchable                                                                                                                                                                                                                               ;
;  BAR0 Size               ; 24 bits                                                                                                                                                                                                                                               ;
;  BAR1 Type               ; 32-bit Non-Prefetchable                                                                                                                                                                                                                               ;
;  BAR1 Size               ; 16 bits                                                                                                                                                                                                                                               ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                                                                                                                                               ;
;  BAR2 Size               ; 0 bits                                                                                                                                                                                                                                                ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                                                                                                                                               ;
;  BAR3 Size               ; 0 bits                                                                                                                                                                                                                                                ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                                                                                                                                               ;
;  BAR4 Size               ; 0 bits                                                                                                                                                                                                                                                ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                                                                                                                                               ;
;  BAR5 Size               ; 0 bits                                                                                                                                                                                                                                                ;
; BAR I/O                  ; 32BIT                                                                                                                                                                                                                                                 ;
; BAR Prefetch             ; 32                                                                                                                                                                                                                                                    ;
; Device ID                ; 0x4243                                                                                                                                                                                                                                                ;
; Subsystem ID             ; 0x7                                                                                                                                                                                                                                                   ;
; Revision ID              ; 0x11                                                                                                                                                                                                                                                  ;
; Vendor ID                ; 0x10ee                                                                                                                                                                                                                                                ;
; Subsystem Vendor ID      ; 0x10ee                                                                                                                                                                                                                                                ;
; Class Code               ; 0x50000                                                                                                                                                                                                                                               ;
; Link Port Number         ; 0x1                                                                                                                                                                                                                                                   ;
; Tags Supported           ; 32                                                                                                                                                                                                                                                    ;
; Completion Timeout       ; NONE                                                                                                                                                                                                                                                  ;
; MSI Messages             ; 4                                                                                                                                                                                                                                                     ;
; MSI-X                    ; No                                                                                                                                                                                                                                                    ;
;  MSI-X Table Size        ; 0x0                                                                                                                                                                                                                                                   ;
;  MSI-X Offset            ; 0x0                                                                                                                                                                                                                                                   ;
;  MSI-X BAR               ; 0                                                                                                                                                                                                                                                     ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                                                                                                                                   ;
;  MSI-X PBA BAR           ; 0                                                                                                                                                                                                                                                     ;
; Advanced Error Reporting ; No                                                                                                                                                                                                                                                    ;
; ECRC Check               ; No                                                                                                                                                                                                                                                    ;
; ECRC Generation          ; No                                                                                                                                                                                                                                                    ;
; ECRC Forwarding          ; No                                                                                                                                                                                                                                                    ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                                                                                                                                   ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                             ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs       ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                            ; Library Name ;
;                                                                                                                        ;                     ;              ;          ;            ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                                                                                ;              ;
+------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top                                                                        ; 3886 (33)           ; 56 (0)       ; 0 (0)    ; 3566 (18)  ; 5226 (35)                 ; 0 (0)         ; 714888            ; 40   ; 4      ; 0            ; 0       ; 0         ; 0         ; 0         ; 38   ; 0            ; 1403 (0)                       ; 2690 (2)           ; 2536 (33)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top                                                                                                                                                                                                                                                                                                                                ;              ;
;    |altpcierd_compliance_test:pcie_compliance_test_enable|                                                             ; 43 (43)             ; 0 (0)        ; 0 (0)    ; 26 (26)    ; 24 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 22 (22)                        ; 3 (3)              ; 21 (21)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|altpcierd_compliance_test:pcie_compliance_test_enable                                                                                                                                                                                                                                                                          ;              ;
;    |pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|                                                           ; 3810 (0)            ; 56 (0)       ; 0 (0)    ; 3523 (0)   ; 5167 (0)                  ; 0 (0)         ; 714888            ; 40   ; 4      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1381 (0)                       ; 2685 (0)           ; 2482 (0)                      ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core                                                                                                                                                                                                                                                                        ;              ;
;       |altpcierd_cplerr_lmi:lmi_blk|                                                                                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_cplerr_lmi:lmi_blk                                                                                                                                                                                                                                           ;              ;
;       |altpcierd_example_app_chaining:app|                                                                             ; 3079 (12)           ; 56 (0)       ; 0 (0)    ; 3026 (162) ; 4681 (320)                ; 0 (0)         ; 714888            ; 40   ; 4      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 990 (2)                        ; 2540 (308)         ; 2142 (10)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app                                                                                                                                                                                                                                     ;              ;
;          |altpcierd_cdma_app_icm:chaining_dma_arb|                                                                     ; 2199 (226)          ; 56 (0)       ; 0 (0)    ; 2238 (415) ; 3255 (534)                ; 0 (0)         ; 549448            ; 18   ; 4      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 733 (36)                       ; 1756 (499)         ; 1581 (191)                    ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb                                                                                                                                                                                             ;              ;
;             |altpcierd_dma_dt:dma_read|                                                                                ; 957 (0)             ; 10 (0)       ; 0 (0)    ; 897 (0)    ; 1140 (0)                  ; 0 (0)         ; 15232             ; 9    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 340 (0)                        ; 465 (0)            ; 683 (0)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read                                                                                                                                                                   ;              ;
;                |altpcierd_dma_descriptor:descriptor|                                                                   ; 225 (189)           ; 0 (0)        ; 0 (0)    ; 164 (142)  ; 190 (162)                 ; 0 (0)         ; 4096              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 87 (78)                        ; 32 (31)            ; 162 (135)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor                                                                                                                               ;              ;
;                   |scfifo:dt_scfifo|                                                                                   ; 36 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)     ; 28 (0)                    ; 0 (0)         ; 4096              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 1 (0)              ; 27 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo                                                                                                              ;              ;
;                      |scfifo_3441:auto_generated|                                                                      ; 36 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)     ; 28 (0)                    ; 0 (0)         ; 4096              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 1 (0)              ; 27 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated                                                                                   ;              ;
;                         |a_dpfifo_mr31:dpfifo|                                                                         ; 36 (16)             ; 0 (0)        ; 0 (0)    ; 24 (14)    ; 28 (11)                   ; 0 (0)         ; 4096              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (6)                          ; 1 (1)              ; 27 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo                                                              ;              ;
;                            |altsyncram_sud1:FIFOram|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 4096              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram                                      ;              ;
;                            |cntr_877:usedw_counter|                                                                    ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_877:usedw_counter                                       ;              ;
;                            |cntr_r6b:rd_ptr_msb|                                                                       ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_r6b:rd_ptr_msb                                          ;              ;
;                            |cntr_s6b:wr_ptr|                                                                           ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_s6b:wr_ptr                                              ;              ;
;                |altpcierd_dma_prg_reg:dma_prg|                                                                         ; 54 (54)             ; 0 (0)        ; 0 (0)    ; 125 (125)  ; 237 (237)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 185 (185)          ; 52 (52)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg                                                                                                                                     ;              ;
;                |altpcierd_read_dma_requester_128:read_requester_128|                                                   ; 678 (577)           ; 10 (0)       ; 0 (0)    ; 616 (541)  ; 713 (597)                 ; 0 (0)         ; 11136             ; 7    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 250 (225)                      ; 248 (223)          ; 470 (384)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128                                                                                                               ;              ;
;                   |altsyncram:tag_dpram|                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 768               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|altsyncram:tag_dpram                                                                                          ;              ;
;                      |altsyncram_g8t1:auto_generated|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 768               ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|altsyncram:tag_dpram|altsyncram_g8t1:auto_generated                                                           ;              ;
;                   |scfifo:rx_data_fifo|                                                                                ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)     ; 28 (0)                    ; 0 (0)         ; 10368             ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 28 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo                                                                                           ;              ;
;                      |scfifo_6441:auto_generated|                                                                      ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)     ; 28 (0)                    ; 0 (0)         ; 10368             ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 28 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated                                                                ;              ;
;                         |a_dpfifo_pr31:dpfifo|                                                                         ; 37 (17)             ; 0 (0)        ; 0 (0)    ; 24 (12)    ; 28 (11)                   ; 0 (0)         ; 10368             ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (6)                          ; 0 (0)              ; 28 (11)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo                                           ;              ;
;                            |altsyncram_2vd1:FIFOram|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 10368             ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|altsyncram_2vd1:FIFOram                   ;              ;
;                            |cntr_877:usedw_counter|                                                                    ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_877:usedw_counter                    ;              ;
;                            |cntr_r6b:rd_ptr_msb|                                                                       ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_r6b:rd_ptr_msb                       ;              ;
;                            |cntr_s6b:wr_ptr|                                                                           ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr                           ;              ;
;                   |scfifo:tag_scfifo_first_descriptor|                                                                 ; 32 (0)              ; 5 (0)        ; 0 (0)    ; 35 (0)     ; 44 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 10 (0)             ; 34 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor                                                                            ;              ;
;                      |scfifo_ie31:auto_generated|                                                                      ; 32 (0)              ; 5 (0)        ; 0 (0)    ; 35 (0)     ; 44 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 10 (0)             ; 34 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated                                                 ;              ;
;                         |a_dpfifo_5631:dpfifo|                                                                         ; 32 (15)             ; 5 (0)        ; 0 (0)    ; 35 (12)    ; 44 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (5)                          ; 10 (0)             ; 34 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo                            ;              ;
;                            |altsyncram_eod1:FIFOram|                                                                   ; 0 (0)               ; 5 (5)        ; 0 (0)    ; 19 (19)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 10 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram    ;              ;
;                            |cntr_777:usedw_counter|                                                                    ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_777:usedw_counter     ;              ;
;                            |cntr_q6b:rd_ptr_msb|                                                                       ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_q6b:rd_ptr_msb        ;              ;
;                            |cntr_r6b:wr_ptr|                                                                           ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_r6b:wr_ptr            ;              ;
;                   |scfifo:tag_scfifo_second_descriptor|                                                                ; 32 (0)              ; 5 (0)        ; 0 (0)    ; 34 (0)     ; 44 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 15 (0)             ; 29 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor                                                                           ;              ;
;                      |scfifo_ie31:auto_generated|                                                                      ; 32 (0)              ; 5 (0)        ; 0 (0)    ; 34 (0)     ; 44 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 15 (0)             ; 29 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated                                                ;              ;
;                         |a_dpfifo_5631:dpfifo|                                                                         ; 32 (15)             ; 5 (0)        ; 0 (0)    ; 34 (11)    ; 44 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (5)                          ; 15 (0)             ; 29 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo                           ;              ;
;                            |altsyncram_eod1:FIFOram|                                                                   ; 0 (0)               ; 5 (5)        ; 0 (0)    ; 18 (18)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram   ;              ;
;                            |cntr_777:usedw_counter|                                                                    ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_777:usedw_counter    ;              ;
;                            |cntr_q6b:rd_ptr_msb|                                                                       ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_q6b:rd_ptr_msb       ;              ;
;                            |cntr_r6b:wr_ptr|                                                                           ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_r6b:wr_ptr           ;              ;
;             |altpcierd_dma_dt:dma_write|                                                                               ; 701 (2)             ; 26 (0)       ; 0 (0)    ; 631 (1)    ; 832 (0)                   ; 0 (0)         ; 8064              ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 264 (2)                        ; 286 (0)            ; 548 (0)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write                                                                                                                                                                  ;              ;
;                |altpcierd_dma_descriptor:descriptor|                                                                   ; 233 (196)           ; 6 (0)        ; 0 (0)    ; 174 (144)  ; 206 (160)                 ; 0 (0)         ; 4608              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 94 (84)                        ; 35 (19)            ; 172 (142)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor                                                                                                                              ;              ;
;                   |scfifo:dt_scfifo|                                                                                   ; 37 (0)              ; 6 (0)        ; 0 (0)    ; 31 (0)     ; 46 (0)                    ; 0 (0)         ; 4608              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 16 (0)             ; 30 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo                                                                                                             ;              ;
;                      |scfifo_3441:auto_generated|                                                                      ; 37 (0)              ; 6 (0)        ; 0 (0)    ; 31 (0)     ; 46 (0)                    ; 0 (0)         ; 4608              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 16 (0)             ; 30 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated                                                                                  ;              ;
;                         |a_dpfifo_mr31:dpfifo|                                                                         ; 37 (16)             ; 6 (0)        ; 0 (0)    ; 31 (14)    ; 46 (11)                   ; 0 (0)         ; 4608              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (6)                         ; 16 (1)             ; 30 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo                                                             ;              ;
;                            |altsyncram_sud1:FIFOram|                                                                   ; 1 (1)               ; 6 (6)        ; 0 (0)    ; 15 (15)    ; 18 (18)                   ; 0 (0)         ; 4608              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 15 (15)            ; 3 (3)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram                                     ;              ;
;                            |cntr_877:usedw_counter|                                                                    ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_877:usedw_counter                                      ;              ;
;                            |cntr_r6b:rd_ptr_msb|                                                                       ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_r6b:rd_ptr_msb                                         ;              ;
;                            |cntr_s6b:wr_ptr|                                                                           ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_s6b:wr_ptr                                             ;              ;
;                |altpcierd_dma_prg_reg:dma_prg|                                                                         ; 58 (58)             ; 0 (0)        ; 0 (0)    ; 127 (127)  ; 237 (237)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 185 (185)          ; 52 (52)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg                                                                                                                                    ;              ;
;                |altpcierd_write_dma_requester_128:write_requester_128|                                                 ; 408 (373)           ; 20 (0)       ; 0 (0)    ; 336 (277)  ; 389 (315)                 ; 0 (0)         ; 3456              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 161 (150)                      ; 66 (55)            ; 325 (262)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128                                                                                                            ;              ;
;                   |scfifo:write_scfifo|                                                                                ; 35 (0)              ; 20 (0)       ; 0 (0)    ; 60 (0)     ; 74 (0)                    ; 0 (0)         ; 3456              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 11 (0)             ; 63 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo                                                                                        ;              ;
;                      |scfifo_u941:auto_generated|                                                                      ; 35 (0)              ; 20 (0)       ; 0 (0)    ; 60 (0)     ; 74 (0)                    ; 0 (0)         ; 3456              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 11 (0)             ; 63 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated                                                             ;              ;
;                         |a_dpfifo_h141:dpfifo|                                                                         ; 35 (18)             ; 20 (0)       ; 0 (0)    ; 60 (11)    ; 74 (10)                   ; 0 (0)         ; 3456              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (8)                         ; 11 (0)             ; 63 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo                                        ;              ;
;                            |altsyncram_qud1:FIFOram|                                                                   ; 0 (0)               ; 20 (20)      ; 0 (0)    ; 40 (40)    ; 50 (50)                   ; 0 (0)         ; 3456              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 39 (39)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram                ;              ;
;                            |cntr_777:usedw_counter|                                                                    ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_777:usedw_counter                 ;              ;
;                            |cntr_q6b:rd_ptr_msb|                                                                       ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_q6b:rd_ptr_msb                    ;              ;
;                            |cntr_r6b:wr_ptr|                                                                           ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr                        ;              ;
;             |altpcierd_rc_slave:altpcierd_rc_slave|                                                                    ; 315 (0)             ; 20 (0)       ; 0 (0)    ; 625 (0)    ; 749 (0)                   ; 0 (0)         ; 1864              ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 93 (0)                         ; 506 (0)            ; 256 (0)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave                                                                                                                                                       ;              ;
;                |altpcierd_reg_access:altpcierd_reg_access|                                                             ; 72 (72)             ; 0 (0)        ; 0 (0)    ; 135 (135)  ; 207 (207)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 137 (137)          ; 70 (70)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access                                                                                                             ;              ;
;                |altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|                                                ; 243 (208)           ; 20 (0)       ; 0 (0)    ; 492 (436)  ; 542 (467)                 ; 0 (0)         ; 1864              ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 91 (83)                        ; 369 (342)          ; 186 (138)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf                                                                                                ;              ;
;                   |altshift_taps:reg_wr_addr_rtl_0|                                                                    ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 6 (0)      ; 7 (0)                     ; 0 (0)         ; 136               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 7 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0                                                                ;              ;
;                      |shift_taps_kns:auto_generated|                                                                   ; 11 (5)              ; 0 (0)        ; 0 (0)    ; 6 (3)      ; 7 (3)                     ; 0 (0)         ; 136               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (2)                          ; 0 (0)              ; 7 (3)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated                                  ;              ;
;                         |altsyncram_0661:altsyncram4|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 136               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4      ;              ;
;                         |cntr_4mf:cntr1|                                                                               ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|cntr_4mf:cntr1                   ;              ;
;                         |cntr_o5h:cntr5|                                                                               ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 2 (2)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|cntr_o5h:cntr5                   ;              ;
;                   |scfifo:tx_data_fifo|                                                                                ; 24 (0)              ; 20 (0)       ; 0 (0)    ; 53 (0)     ; 68 (0)                    ; 0 (0)         ; 1728              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 27 (0)             ; 41 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo                                                                            ;              ;
;                      |scfifo_5e61:auto_generated|                                                                      ; 24 (2)              ; 20 (0)       ; 0 (0)    ; 53 (1)     ; 68 (1)                    ; 0 (0)         ; 1728              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (1)                          ; 27 (0)             ; 41 (1)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated                                                 ;              ;
;                         |a_dpfifo_m141:dpfifo|                                                                         ; 22 (11)             ; 20 (0)       ; 0 (0)    ; 52 (11)    ; 67 (8)                    ; 0 (0)         ; 1728              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 27 (0)             ; 40 (8)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo                            ;              ;
;                            |altsyncram_tud1:FIFOram|                                                                   ; 0 (0)               ; 20 (20)      ; 0 (0)    ; 35 (35)    ; 48 (48)                   ; 0 (0)         ; 1728              ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 27 (27)            ; 21 (21)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram    ;              ;
;                            |cntr_8l7:usedw_counter|                                                                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_8l7:usedw_counter     ;              ;
;                            |cntr_rkb:rd_ptr_msb|                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_rkb:rd_ptr_msb        ;              ;
;                            |cntr_skb:wr_ptr|                                                                           ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_skb:wr_ptr            ;              ;
;             |altsyncram:ep_dpram|                                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 524288            ; 0    ; 4      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram                                                                                                                                                                         ;              ;
;                |altsyncram_0212:auto_generated|                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 524288            ; 0    ; 4      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_0212:auto_generated                                                                                                                                          ;              ;
;          |altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|                                            ; 370 (310)           ; 0 (0)        ; 0 (0)    ; 342 (311)  ; 479 (436)                 ; 0 (0)         ; 156672            ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 108 (91)                       ; 200 (200)          ; 283 (240)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128                                                                                                                                                                    ;              ;
;             |scfifo:rx_data_fifo_128|                                                                                  ; 60 (0)              ; 0 (0)        ; 0 (0)    ; 35 (0)     ; 43 (0)                    ; 0 (0)         ; 156672            ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 44 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128                                                                                                                                            ;              ;
;                |scfifo_g741:auto_generated|                                                                            ; 60 (0)              ; 0 (0)        ; 0 (0)    ; 35 (0)     ; 43 (0)                    ; 0 (0)         ; 156672            ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 0 (0)              ; 44 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated                                                                                                                 ;              ;
;                   |a_dpfifo_3v31:dpfifo|                                                                               ; 60 (28)             ; 0 (0)        ; 0 (0)    ; 35 (19)    ; 43 (14)                   ; 0 (0)         ; 156672            ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (15)                        ; 0 (0)              ; 44 (14)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo                                                                                            ;              ;
;                      |altsyncram_o7e1:FIFOram|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 156672            ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram                                                                    ;              ;
;                      |cntr_78b:wr_ptr|                                                                                 ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 10 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr                                                                            ;              ;
;                      |cntr_j87:usedw_counter|                                                                          ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 6 (6)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_j87:usedw_counter                                                                     ;              ;
;                      |cntr_v6b:rd_ptr_msb|                                                                             ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)      ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 9 (9)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_v6b:rd_ptr_msb                                                                        ;              ;
;          |altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|                                            ; 351 (310)           ; 0 (0)        ; 0 (0)    ; 413 (392)  ; 459 (431)                 ; 0 (0)         ; 8448              ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 101 (87)                       ; 225 (224)          ; 295 (268)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128                                                                                                                                                                    ;              ;
;             |scfifo:tx_data_fifo_128|                                                                                  ; 41 (0)              ; 0 (0)        ; 0 (0)    ; 23 (0)     ; 28 (0)                    ; 0 (0)         ; 8448              ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 1 (0)              ; 27 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128                                                                                                                                            ;              ;
;                |scfifo_tl61:auto_generated|                                                                            ; 41 (2)              ; 0 (0)        ; 0 (0)    ; 23 (2)     ; 28 (1)                    ; 0 (0)         ; 8448              ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (2)                         ; 1 (1)              ; 27 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated                                                                                                                 ;              ;
;                   |a_dpfifo_mq31:dpfifo|                                                                               ; 39 (19)             ; 0 (0)        ; 0 (0)    ; 22 (12)    ; 27 (10)                   ; 0 (0)         ; 8448              ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (9)                         ; 0 (0)              ; 27 (10)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo                                                                                            ;              ;
;                      |altsyncram_uud1:FIFOram|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 8448              ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|altsyncram_uud1:FIFOram                                                                    ;              ;
;                      |cntr_877:usedw_counter|                                                                          ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_877:usedw_counter                                                                     ;              ;
;                      |cntr_r6b:rd_ptr_msb|                                                                             ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_r6b:rd_ptr_msb                                                                        ;              ;
;                      |cntr_s6b:wr_ptr|                                                                                 ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr                                                                            ;              ;
;          |altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|                                                         ; 147 (147)           ; 0 (0)        ; 0 (0)    ; 121 (121)  ; 168 (168)                 ; 0 (0)         ; 320               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 46 (46)                        ; 51 (51)            ; 117 (117)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i                                                                                                                                                                                 ;              ;
;             |altsyncram:rx_buffer_cpl_tagram|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 320               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram                                                                                                                                                 ;              ;
;                |altsyncram_5js1:auto_generated|                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 320               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_5js1:auto_generated                                                                                                                  ;              ;
;       |altpcierd_reconfig_clk_pll:reconfig_pll|                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll                                                                                                                                                                                                                                ;              ;
;          |altpll:altpll_component|                                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component                                                                                                                                                                                                        ;              ;
;             |altpcierd_reconfig_clk_pll_altpll:auto_generated|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated                                                                                                                                                       ;              ;
;       |altpcierd_tl_cfg_sample:cfgbus|                                                                                 ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 19 (19)    ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 27 (27)            ; 5 (5)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus                                                                                                                                                                                                                                         ;              ;
;       |pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|                                                                         ; 723 (1)             ; 0 (0)        ; 0 (0)    ; 479 (1)    ; 453 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 389 (1)                        ; 118 (0)            ; 335 (0)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus                                                                                                                                                                                                                                 ;              ;
;          |altpcie_reconfig_4sgx:reconfig|                                                                              ; 535 (0)             ; 0 (0)        ; 0 (0)    ; 358 (0)    ; 311 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 296 (0)                        ; 72 (0)             ; 239 (0)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig                                                                                                                                                                                                  ;              ;
;             |altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|        ; 535 (68)            ; 0 (0)        ; 0 (0)    ; 358 (23)   ; 311 (12)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 296 (34)                       ; 72 (0)             ; 239 (34)                      ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component                                                                                                ;              ;
;                |alt_cal:calibration|                                                                                   ; 434 (402)           ; 0 (0)        ; 0 (0)    ; 280 (261)  ; 191 (179)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 252 (233)                      ; 13 (13)            ; 182 (169)                     ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration                                                                            ;              ;
;                   |alt_cal_edge_detect:pd0_det|                                                                        ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd0_det                                                ;              ;
;                   |alt_cal_edge_detect:pd180_det|                                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd180_det                                              ;              ;
;                   |alt_cal_edge_detect:pd270_det|                                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd270_det                                              ;              ;
;                   |alt_cal_edge_detect:pd90_det|                                                                       ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd90_det                                               ;              ;
;                   |lpm_mux:alt_cal_mux_gen.testbus_mux|                                                                ; 16 (0)              ; 0 (0)        ; 0 (0)    ; 11 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (0)                         ; 0 (0)              ; 1 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux                                        ;              ;
;                      |mux_foc:auto_generated|                                                                          ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 11 (11)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (15)                        ; 0 (0)              ; 1 (1)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated                 ;              ;
;                |altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|                                                             ; 32 (23)             ; 0 (0)        ; 0 (0)    ; 70 (66)    ; 108 (102)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (7)                         ; 59 (59)            ; 49 (43)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio                                                      ;              ;
;                   |lpm_compare:pre_amble_cmpr|                                                                         ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr                           ;              ;
;                      |cmpr_b0e:auto_generated|                                                                         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr|cmpr_b0e:auto_generated   ;              ;
;                   |lpm_counter:state_mc_counter|                                                                       ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)      ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_counter:state_mc_counter                         ;              ;
;                      |cntr_52h:auto_generated|                                                                         ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_counter:state_mc_counter|cntr_52h:auto_generated ;              ;
;                   |lpm_decode:state_mc_decode|                                                                         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_decode:state_mc_decode                           ;              ;
;                      |decode_b8f:auto_generated|                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_decode:state_mc_decode|decode_b8f:auto_generated ;              ;
;                |altpcie_reconfig_4sgx_mux_46a:dprioout_mux|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_mux_46a:dprioout_mux                                                     ;              ;
;          |pcie_hip_s4gx_gen2_x4_128:epmap|                                                                             ; 165 (0)             ; 0 (0)        ; 0 (0)    ; 104 (0)    ; 116 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 89 (0)                         ; 40 (0)             ; 76 (0)                        ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap                                                                                                                                                                                                 ;              ;
;             |altpcie_rs_serdes:rs_serdes|                                                                              ; 157 (157)           ; 0 (0)        ; 0 (0)    ; 101 (101)  ; 107 (107)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 88 (88)                        ; 35 (35)            ; 73 (73)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes                                                                                                                                                                     ;              ;
;             |pcie_hip_s4gx_gen2_x4_128_core:wrapper|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper                                                                                                                                                          ;              ;
;                |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                                             ;              ;
;             |pcie_hip_s4gx_gen2_x4_128_serdes:serdes|                                                                  ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 9 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 5 (0)              ; 8 (0)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes                                                                                                                                                         ;              ;
;                |pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component| ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 10 (10)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 5 (5)              ; 8 (8)                         ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component                                                   ;              ;
;          |pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|                                                                     ; 22 (22)             ; 0 (0)        ; 0 (0)    ; 16 (16)    ; 26 (26)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 6 (6)              ; 20 (20)                       ; |pcie_hip_s4gx_gen2_x4_128_example_chaining_top|pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip                                                                                                                                                                                         ;              ;
+------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                                                         ;
+------------------------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; Name                         ; Pin Type ; D1 ; D1 Fine Delay Chain ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; D4 Fine Delay Chain ; T8_0 (DQS) ; T8_1 (NDQS) ; D5         ; D5 Fine Delay Chain ; D6         ; D6 Fine Delay Chain ; D6 OE Fine Delay Chain ; D5 OCT ; D6 OCT ; T11 (Postamble) ; T11 Fine Delay Chain ;
+------------------------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; usr_sw[1]                    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; usr_sw[2]                    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; usr_sw[3]                    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; usr_sw[4]                    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; usr_sw[5]                    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; usr_sw[6]                    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; usr_sw[7]                    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; L0_led                       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; alive_led                    ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; comp_led                     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; gen2_led                     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; lane_active_led[0]           ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; lane_active_led[1]           ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; lane_active_led[2]           ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; lane_active_led[3]           ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out0                      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out1                      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out2                      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out3                      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; pcie_rstn                    ; Input    ; -- ; --                  ; (7) 716 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; usr_sw[0]                    ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; refclk                       ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; free_100MHz                  ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in0                       ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in1                       ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in2                       ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in3                       ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; local_rstn_ext               ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; req_compliance_push_button_n ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out0(n)                   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out1(n)                   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out2(n)                   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; tx_out3(n)                   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; refclk(n)                    ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in0(n)                    ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in1(n)                    ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in2(n)                    ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; rx_in3(n)                    ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
+------------------------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; usr_sw[1]                                                                                                                                                                                                                                                                                      ;                   ;         ;
; usr_sw[2]                                                                                                                                                                                                                                                                                      ;                   ;         ;
; usr_sw[3]                                                                                                                                                                                                                                                                                      ;                   ;         ;
; usr_sw[4]                                                                                                                                                                                                                                                                                      ;                   ;         ;
; usr_sw[5]                                                                                                                                                                                                                                                                                      ;                   ;         ;
; usr_sw[6]                                                                                                                                                                                                                                                                                      ;                   ;         ;
; usr_sw[7]                                                                                                                                                                                                                                                                                      ;                   ;         ;
; pcie_rstn                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - any_rstn_rr                                                                                                                                                                                                                                                                             ; 0                 ; 7       ;
;      - any_rstn_r                                                                                                                                                                                                                                                                              ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                    ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|npor_serdes_pll_locked                                                                                                                                                                   ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|npor                                                                                                                                                                                                                              ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0 ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip                                   ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip                                   ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip                                   ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip                                   ; 0                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0 ; 0                 ; 7       ;
; usr_sw[0]                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|test_in_5_hip~0                                                                                                                                                                                                                   ; 1                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset                                                                                                               ; 1                 ; 7       ;
;      - pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip                                   ; 1                 ; 7       ;
; refclk                                                                                                                                                                                                                                                                                         ;                   ;         ;
; free_100MHz                                                                                                                                                                                                                                                                                    ;                   ;         ;
; rx_in0                                                                                                                                                                                                                                                                                         ;                   ;         ;
; rx_in1                                                                                                                                                                                                                                                                                         ;                   ;         ;
; rx_in2                                                                                                                                                                                                                                                                                         ;                   ;         ;
; rx_in3                                                                                                                                                                                                                                                                                         ;                   ;         ;
; local_rstn_ext                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|npor                                                                                                                                                                                                                              ; 0                 ; 7       ;
; req_compliance_push_button_n                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~0                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]~1                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~2                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~3                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~4                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~5                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~6                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~7                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~8                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~9                                                                                                                                                                                                                         ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~10                                                                                                                                                                                                                        ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~11                                                                                                                                                                                                                        ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~12                                                                                                                                                                                                                        ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~13                                                                                                                                                                                                                        ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~14                                                                                                                                                                                                                        ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~15                                                                                                                                                                                                                        ; 0                 ; 7       ;
;      - altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt~16                                                                                                                                                                                                                        ; 0                 ; 7       ;
; refclk(n)                                                                                                                                                                                                                                                                                      ;                   ;         ;
; rx_in0(n)                                                                                                                                                                                                                                                                                      ;                   ;         ;
; rx_in1(n)                                                                                                                                                                                                                                                                                      ;                   ;         ;
; rx_in2(n)                                                                                                                                                                                                                                                                                      ;                   ;         ;
; rx_in3(n)                                                                                                                                                                                                                                                                                      ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                   ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]~1                                                                                                                                                                                                                                                                    ; LABCELL_X10_Y9_N20        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altpcierd_compliance_test:pcie_compliance_test_enable|npor                                                                                                                                                                                                                                                                             ; MLABCELL_X13_Y55_N20      ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                                                                                                                                                                                                                                                     ; FF_X10_Y9_N23             ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; any_rstn_rr                                                                                                                                                                                                                                                                                                                            ; FF_X1_Y50_N39             ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; free_100MHz                                                                                                                                                                                                                                                                                                                            ; PIN_AF34                  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|Equal0~0                                                                                                                                                                                            ; MLABCELL_X62_Y50_N10      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|always9~0                                                                                                                             ; MLABCELL_X70_Y50_N8       ; 29      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.IDLE_ST                                                                                                                        ; FF_X70_Y50_N9             ; 65      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.TX_LENGTH                                                                                                                      ; FF_X68_Y52_N7             ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[8]~1                                                                                                                      ; MLABCELL_X68_Y53_N36      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[8]~2                                                                                                                      ; LABCELL_X69_Y53_N38       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[8]~1                                                                                                               ; LABCELL_X67_Y55_N30       ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[8]~2                                                                                                               ; MLABCELL_X68_Y52_N16      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_877:usedw_counter|_~0                                           ; LABCELL_X67_Y53_N34       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                                              ; LABCELL_X65_Y52_N28       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_s6b:wr_ptr|_~0                                                  ; MLABCELL_X62_Y55_N34      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|rd_ptr_lsb~0                                                         ; LABCELL_X65_Y52_N36       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_rreq~0                                                         ; LABCELL_X65_Y52_N8        ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_wreq~0                                                         ; MLABCELL_X68_Y52_N22      ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_desc_addr[53]~0                                                                                                                    ; LABCELL_X63_Y53_N18       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[5]~0                                                                                                                     ; MLABCELL_X70_Y55_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[8]~0                                                                                                                  ; MLABCELL_X68_Y52_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|init                                                                                                                                        ; FF_X68_Y52_N29            ; 362     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[10]~0                                                                                                                           ; MLABCELL_X64_Y56_N38      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[2]~0                                                                                                                            ; MLABCELL_X64_Y56_N34      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[24]~0                                                                                                                           ; LABCELL_X60_Y58_N30       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[22]~0                                                                                                                           ; MLABCELL_X64_Y56_N36      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|soft_dma_reset                                                                                                                              ; FF_X60_Y58_N29            ; 238     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|LessThan2~10                                                                                                          ; MLABCELL_X57_Y50_N24      ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|always8~0                                                                                                             ; LABCELL_X60_Y48_N12       ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_dt_fifo_byte[12]~0                                                                                         ; MLABCELL_X59_Y53_N14      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_mrd_ack_byte[11]~0                                                                                         ; MLABCELL_X59_Y53_N38      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[0]~1                                                                                                 ; LABCELL_X60_Y48_N16       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[0]~2                                                                                                 ; LABCELL_X60_Y48_N18       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_msi_first_descriptor~0                                                                                            ; MLABCELL_X59_Y53_N28      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_msi_second_descriptor~1                                                                                           ; MLABCELL_X59_Y53_N2       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO                                                                                                     ; FF_X59_Y50_N19            ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO_RD_QW0                                                                                              ; FF_X65_Y52_N3             ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO_RD_QW1                                                                                              ; FF_X59_Y53_N23            ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[6]~0                                                                                                       ; MLABCELL_X47_Y54_N18      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[6]~1                                                                                                       ; MLABCELL_X47_Y54_N16      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[10]~5                                                                                                     ; LABCELL_X60_Y47_N26       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|nstate_rx~0                                                                                                           ; LABCELL_X48_Y48_N24       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[3]~0                                                                                              ; MLABCELL_X59_Y50_N0       ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[3]~1                                                                                              ; MLABCELL_X47_Y54_N26      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_data[149]                                                                                                ; LABCELL_X58_Y53_N2        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|altsyncram_2vd1:FIFOram|q_b[149]                  ; M9K_X61_Y53_N0            ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_877:usedw_counter|_~0                        ; LABCELL_X58_Y53_N0        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                           ; LABCELL_X60_Y51_N38       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|_~0                               ; LABCELL_X60_Y51_N34       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|rd_ptr_lsb~0                                      ; LABCELL_X60_Y53_N16       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|valid_rreq~0                                      ; MLABCELL_X73_Y53_N30      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|valid_wreq                                        ; MLABCELL_X49_Y51_N36      ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_777:usedw_counter|_~0         ; LABCELL_X69_Y54_N18       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_q6b:rd_ptr_msb|_~0            ; MLABCELL_X66_Y54_N18      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_r6b:wr_ptr|_~0                ; LABCELL_X69_Y54_N36       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|rd_ptr_lsb~0                       ; MLABCELL_X66_Y54_N8       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_rreq                         ; MLABCELL_X66_Y54_N10      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_wreq                         ; LABCELL_X69_Y54_N16       ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_777:usedw_counter|_~0        ; MLABCELL_X73_Y54_N10      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_q6b:rd_ptr_msb|_~0           ; MLABCELL_X66_Y54_N16      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_r6b:wr_ptr|_~0               ; MLABCELL_X73_Y54_N34      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|rd_ptr_lsb~0                      ; MLABCELL_X66_Y54_N0       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_rreq                        ; MLABCELL_X66_Y54_N6       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_wreq                        ; MLABCELL_X73_Y54_N16      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[18]~0                                                                                                   ; MLABCELL_X73_Y56_N28      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[18]~1                                                                                                   ; MLABCELL_X68_Y52_N30      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_rd_cycle                                                                                                  ; FF_X71_Y56_N25            ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_wren_a~0                                                                                                       ; MLABCELL_X59_Y53_N4       ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_wren_b                                                                                                         ; FF_X73_Y53_N1             ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_addr_eplast[35]~0                                                                                                  ; MLABCELL_X59_Y53_N20      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr[32]~0                                                                                                    ; MLABCELL_X59_Y53_N24      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr_4k[7]~0                                                                                                  ; MLABCELL_X59_Y50_N10      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[5]~0                                                                                                     ; LABCELL_X60_Y48_N14       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset[3]~2                                                                                               ; LABCELL_X69_Y52_N22       ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[4]~1                                                                                      ; LABCELL_X60_Y53_N38       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_second_descriptor[4]~0                                                                                     ; LABCELL_X67_Y54_N6        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[2]~2                                                                                                   ; LABCELL_X67_Y54_N0        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|always9~0                                                                                                                            ; LABCELL_X58_Y52_N10       ; 29      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.IDLE_ST                                                                                                                       ; FF_X58_Y52_N11            ; 65      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.TX_LENGTH                                                                                                                     ; FF_X58_Y52_N9             ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[7]~1                                                                                                                     ; MLABCELL_X57_Y55_N14      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[7]~2                                                                                                                     ; MLABCELL_X57_Y55_N16      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]~1                                                                                                              ; MLABCELL_X59_Y60_N30      ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]~2                                                                                                              ; MLABCELL_X57_Y52_N38      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|nstate.MRD_TX_ACK~0                                                                                                                  ; LABCELL_X46_Y51_N32       ; 53      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[45]~FITTER_CREATED_COMB_LOGIC           ; LABCELL_X69_Y49_N10       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_877:usedw_counter|_~0                                          ; MLABCELL_X66_Y52_N14      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                                             ; LABCELL_X65_Y55_N10       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_s6b:wr_ptr|_~0                                                 ; MLABCELL_X68_Y49_N34      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|rd_ptr_lsb~0                                                        ; MLABCELL_X66_Y51_N8       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_rreq~0                                                        ; MLABCELL_X66_Y52_N26      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_wreq~0                                                        ; LABCELL_X58_Y52_N28       ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_desc_addr[53]~0                                                                                                                   ; LABCELL_X65_Y51_N34       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]~0                                                                                                                    ; MLABCELL_X57_Y52_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[5]~0                                                                                                                 ; MLABCELL_X57_Y52_N36      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                                                       ; FF_X66_Y50_N37            ; 132     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[31]~0                                                                                                                          ; MLABCELL_X66_Y56_N16      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[21]~0                                                                                                                          ; LABCELL_X67_Y56_N16       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[12]~0                                                                                                                          ; LABCELL_X67_Y56_N38       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[19]~0                                                                                                                          ; LABCELL_X67_Y56_N36       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|soft_dma_reset                                                                                                                             ; FF_X66_Y56_N19            ; 238     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|LessThan3~9                                                                                                        ; MLABCELL_X70_Y51_N38      ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|always19~0                                                                                                         ; MLABCELL_X68_Y51_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|calc_4kbnd_done_byte[9]~0                                                                                          ; LABCELL_X65_Y55_N30       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[0]~1                                                                                                 ; LABCELL_X69_Y49_N30       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO                                                                                                     ; FF_X66_Y52_N37            ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO_RD_QW0                                                                                              ; FF_X66_Y51_N15            ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO_RD_QW1                                                                                              ; FF_X66_Y51_N11            ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[8]~0                                                                                                    ; LABCELL_X65_Y55_N14       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[8]~1                                                                                                    ; LABCELL_X67_Y48_N32       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[9]~3                                                                                                   ; LABCELL_X69_Y51_N4        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[15]~0                                                                                          ; LABCELL_X58_Y52_N6        ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[15]~1                                                                                          ; LABCELL_X65_Y55_N26       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_777:usedw_counter|_~0                     ; LABCELL_X69_Y48_N10       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_q6b:rd_ptr_msb|_~0                        ; LABCELL_X67_Y48_N6        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr|_~0                            ; MLABCELL_X64_Y52_N14      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|rd_ptr_lsb~1                                   ; LABCELL_X67_Y48_N18       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_addr_eplast[35]~0                                                                                               ; MLABCELL_X66_Y50_N2       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[54]~0                                                                                                 ; MLABCELL_X66_Y50_N6       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr_4k_3dw[3]~0                                                                                           ; LABCELL_X67_Y50_N30       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[9]~0                                                                                                  ; MLABCELL_X66_Y51_N2       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_load_cycle_next                                                                                          ; FF_X66_Y51_N7             ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow_minus_one_reg[1]~0                                                                                    ; LABCELL_X65_Y55_N22       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|wr_fifo_almost_full~0                                                                                              ; MLABCELL_X66_Y50_N0       ; 94      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|wr_fifo_rdreq                                                                                                      ; LABCELL_X67_Y51_N16       ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|wrreq_d[2]                                                                                                         ; FF_X68_Y49_N19            ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[9]~0                                                                                                    ; MLABCELL_X59_Y56_N22      ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data_valid                                                                                                   ; FF_X56_Y52_N39            ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|Selector13~1                                                                                           ; LABCELL_X43_Y52_N6        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|cntr_o5h:cntr5|counter_comb_bita1~1      ; LABCELL_X58_Y58_N24       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|dffe6                                    ; FF_X58_Y58_N1             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx.RX_DESC2_ACK                                                                                 ; FF_X48_Y51_N7             ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx.RX_IDLE                                                                                      ; FF_X48_Y51_N21            ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx~11                                                                                           ; LABCELL_X48_Y51_N6        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_tx.TX_IDLE                                                                                      ; FF_X48_Y51_N37            ; 20      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_rd~0                                                                                              ; LABCELL_X43_Y54_N36       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_wr                                                                                                ; FF_X45_Y52_N7             ; 36      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_read_count[9]~1                                                                                    ; MLABCELL_X47_Y49_N6       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_start_read                                                                                          ; FF_X48_Y51_N15            ; 34      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_start_write                                                                                         ; FF_X48_Y51_N39            ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|_~3                                ; LABCELL_X50_Y54_N28       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|_~4                                ; MLABCELL_X45_Y52_N0       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|msi_sel_dmawr                                                                                                                                                                                       ; FF_X62_Y50_N25            ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|rden_b_reg                                                                                                                                                                                          ; FF_X45_Y52_N35            ; 4       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|rx_ack0                                                                                                                                                                                             ; MLABCELL_X47_Y48_N6       ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|sel_epmem_del                                                                                                                                                                                       ; FF_X57_Y47_N35            ; 174     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_req0~3                                                                                                                                                                                           ; MLABCELL_X55_Y51_N4       ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt~0                                                                                                                                                                                       ; LABCELL_X48_Y51_N4        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_stream_ready0_reg                                                                                                                                                                                ; FF_X36_Y47_N9             ; 149     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|wren_a_reg                                                                                                                                                                                          ; FF_X55_Y52_N21            ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|count_eop_in_rxfifo[9]~0                                                                                                                                                   ; LABCELL_X46_Y48_N10       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dqword[2]~2                                                                                                                                            ; LABCELL_X48_Y46_N20       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[6]~5                                                                                                                                             ; MLABCELL_X47_Y46_N12      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[6]~6                                                                                                                                             ; MLABCELL_X47_Y46_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_payload_reg~0                                                                                                                                                       ; MLABCELL_X55_Y48_N2       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0~1                                                                                                                                                                 ; MLABCELL_X47_Y47_N38      ; 128     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_sop~0                                                                                                                                                                   ; MLABCELL_X47_Y48_N18      ; 161     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_rreq~5                                                                                                                                                              ; MLABCELL_X47_Y48_N28      ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|_~0                                                                                ; MLABCELL_X38_Y48_N32      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_j87:usedw_counter|_~0                                                                         ; MLABCELL_X38_Y48_N22      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_v6b:rd_ptr_msb|_~0                                                                            ; MLABCELL_X45_Y48_N12      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|rd_ptr_lsb~1                                                                                       ; LABCELL_X43_Y48_N6        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_877:usedw_counter|_~0                                                                         ; MLABCELL_X36_Y47_N36      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                                                                            ; LABCELL_X31_Y46_N28       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|_~0                                                                                ; MLABCELL_X36_Y48_N34      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|rd_ptr_lsb~1                                                                                       ; LABCELL_X31_Y46_N18       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_ws0_r                                                                                                                                                                   ; FF_X60_Y50_N5             ; 166     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d[6]~126                                                                                                                                                            ; LABCELL_X43_Y54_N10       ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_rdreq                                                                                                                                                               ; MLABCELL_X36_Y47_N8       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_wrreq                                                                                                                                                               ; FF_X40_Y53_N3             ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Equal1~1                                                                                                                                                                                ; LABCELL_X65_Y46_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|LessThan5~4                                                                                                                                                                             ; LABCELL_X65_Y45_N2        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]~6                                                                                                                                                             ; MLABCELL_X64_Y45_N38      ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]~7                                                                                                                                                             ; MLABCELL_X64_Y46_N28      ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[0]~0                                                                                                                                                           ; LABCELL_X65_Y46_N16       ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|read_tagram[2]                                                                                                                                                                          ; FF_X63_Y46_N39            ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|read_tagram[3]                                                                                                                                                                          ; FF_X63_Y46_N13            ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_address_b[3]~1                                                                                                                                                                   ; LABCELL_X56_Y48_N8        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_wren_a                                                                                                                                                                           ; FF_X53_Y53_N29            ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_valid0_reg                                                                                                                                                                                                                        ; FF_X47_Y48_N3             ; 42      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|srst                                                                                                                                                                                                                                        ; FF_X36_Y46_N29            ; 23      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                              ; PLL_L3                    ; 301     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                              ; PLL_L3                    ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                              ; PLL_L3                    ; 141     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|always1~0                                                                                                                                                                                                                                       ; LABCELL_X2_Y51_N2         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[0]~1                                                                                                                                                                                                                                 ; MLABCELL_X9_Y43_N28       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[14]~1                                                                                                                                                                                                                                ; MLABCELL_X9_Y43_N10       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|address[0]~1                                                                       ; MLABCELL_X40_Y38_N8       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_busy~1                                                                     ; MLABCELL_X40_Y39_N30      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[0]~6                                                               ; MLABCELL_X40_Y38_N20      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd0_det|pd_xor                                                 ; LABCELL_X41_Y41_N26       ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd180_det|pd_xor                                               ; MLABCELL_X38_Y35_N24      ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd270_det|pd_xor                                               ; MLABCELL_X42_Y35_N24      ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd90_det|pd_xor                                                ; LABCELL_X34_Y37_N26       ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|channel_backup[1]~0                                                                ; MLABCELL_X40_Y38_N22      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|counter[2]~4                                                                       ; MLABCELL_X42_Y40_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|dataout[10]~7                                                                      ; MLABCELL_X40_Y38_N4       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|dataout[15]~10                                                                     ; MLABCELL_X42_Y39_N4       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|delay_oc_count[0]~1                                                                ; LABCELL_X39_Y39_N32       ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|dprio_save[5]~0                                                                    ; MLABCELL_X45_Y40_N38      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w0_n0_mux_dataout    ; LABCELL_X41_Y36_N38       ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w1_n0_mux_dataout    ; LABCELL_X39_Y39_N0        ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w2_n0_mux_dataout    ; MLABCELL_X4_Y34_N36       ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w3_n0_mux_dataout    ; MLABCELL_X4_Y34_N12       ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0[0]~0                                                                          ; LABCELL_X41_Y36_N20       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0_p[0]~0                                                                        ; MLABCELL_X42_Y40_N34      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.CH_ADV                                                                       ; FF_X43_Y38_N3             ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.DPRIO_WRITE                                                                  ; FF_X40_Y40_N21            ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.SAMPLE_TB                                                                    ; FF_X42_Y36_N25            ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|busy~0                                                       ; MLABCELL_X45_Y40_N16      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr|cmpr_b0e:auto_generated|aeb_int~1 ; MLABCELL_X45_Y38_N18      ; 71      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|rd_data_input_state~0                                        ; MLABCELL_X45_Y40_N34      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|npor_serdes_pll_locked                                                                                                                                                                                                                  ; MLABCELL_X1_Y50_N32       ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                   ; FF_X43_Y63_N31            ; 106     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                             ; FF_X1_Y25_N11             ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[19]~0                                                                                                                                                         ; LABCELL_X46_Y63_N10       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[19]~1                                                                                                                                                         ; LABCELL_X46_Y63_N32       ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~4                                                                                                                                                               ; MLABCELL_X4_Y25_N28       ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                        ; PCIEHIP_X0_Y3_N134        ; 4980    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|pllreset_in[0]                                            ; CMU_X0_Y10_N139           ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_rxcruresetout[0]                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_rxcruresetout[1]                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_rxcruresetout[2]                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_rxcruresetout[3]                                       ; CMU_X0_Y10_N139           ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|wire_central_clk_div0_coreclkout                          ; CLOCKDIVIDER_X0_Y10_N136  ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                                     ; FF_X9_Y30_N1              ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|app_rstn                                                                                                                                                                                        ; FF_X38_Y48_N23            ; 80      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|app_rstn                                                                                                                                                                                        ; FF_X38_Y48_N23            ; 1480    ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|exits_r                                                                                                                                                                                         ; FF_X9_Y30_N27             ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_rstn                                                                                                                                                                                                                                                                                                                              ; PIN_N33                   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; refclk                                                                                                                                                                                                                                                                                                                                 ; PIN_AN38                  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; refclk~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                                                                                                   ; REFCLKDIVIDER_X0_Y10_N149 ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; refclk~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                                                                                                   ; REFCLKDIVIDER_X0_Y10_N149 ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                ; Location                  ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altpcierd_compliance_test:pcie_compliance_test_enable|npor                                                                                                                                                                                                                                                                          ; MLABCELL_X13_Y55_N20      ; 3       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                           ; PLL_L3                    ; 301     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                           ; PLL_L3                    ; 4       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w0_n0_mux_dataout ; LABCELL_X41_Y36_N38       ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w1_n0_mux_dataout ; LABCELL_X39_Y39_N0        ; 2       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w2_n0_mux_dataout ; MLABCELL_X4_Y34_N36       ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w3_n0_mux_dataout ; MLABCELL_X4_Y34_N12       ; 2       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.DPRIO_WRITE                                                               ; FF_X40_Y40_N21            ; 12      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|npor_serdes_pll_locked                                                                                                                                                                                                               ; MLABCELL_X1_Y50_N32       ; 2       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                     ; PCIEHIP_X0_Y3_N134        ; 4980    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|app_rstn                                                                                                                                                                                     ; FF_X38_Y48_N23            ; 1480    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; refclk~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                                                                                                ; REFCLKDIVIDER_X0_Y10_N149 ; 24      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|init                                                                                                                                                                               ; 362     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|soft_dma_reset                                                                                                                                                                     ; 238     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|soft_dma_reset                                                                                                                                                                    ; 238     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|sel_epmem_del                                                                                                                                                                                                                              ; 174     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                                                                                               ; 168     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_ws0_r                                                                                                                                                                                                          ; 166     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_sop~0                                                                                                                                                                                                          ; 161     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_dw_addroffeset_reg[1]                                                                                                                                                                                      ; 151     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_stream_ready0_reg                                                                                                                                                                                                                       ; 149     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                     ; 141     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                                                                                              ; 132     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|~QUARTUS_CREATED_GND~I                                                                              ; 131     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data_valid                                                                                                                                          ; 129     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0~1                                                                                                                                                                                                        ; 128     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_address[3]                                                                                                                                                                                                 ; 119     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                          ; 106     ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|wr_fifo_almost_full~0                                                                                                                                     ; 94      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_data0[7]~0                                                                                                                                                                                                                              ; 86      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|app_rstn                                                                                                                                                                                                                               ; 79      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a1                                        ; 75      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a0                                        ; 75      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.TEST_INPUT                                                                                                          ; 74      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr|cmpr_b0e:auto_generated|aeb_int~1                                        ; 71      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.MRD_ACK                                                                                                                                            ; 68      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.IDLE_ST                                                                                                                                                               ; 65      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.IDLE_ST                                                                                                                                                              ; 65      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d~2                                                                                                                                                                                                        ; 63      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[126]                                                                                                          ; 61      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.CH_WAIT                                                                                                             ; 60      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                                                                                                ; 59      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_valid0_reg                                                                                                                                                                                                                                                               ; 59      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx.RX_DESC2_ACK                                                                                                                        ; 55      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|nstate.MRD_TX_ACK~0                                                                                                                                                         ; 53      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|reg_wr_addr~2                                                                                                                                 ; 44      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|reg_wr_addr~1                                                                                                                                 ; 44      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO                                                                                                                                            ; 44      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_rreq~5                                                                                                                                                                                                     ; 44      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO                                                                                                                                            ; 43      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_busy                                                                                                              ; 42      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO_RD_QW1                                                                                                                                     ; 41      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.CH_ADV                                                                                                              ; 41      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|wr_fifo_rdreq                                                                                                                                             ; 39      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|ep_lastupd_cycle                                                                                                                                          ; 39      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO_RD_QW0                                                                                                                                     ; 38      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[126]~6                                                                                                                                                                                                                            ; 38      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|rx_ack0                                                                                                                                                                                                                                    ; 38      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d[87]~4                                                                                                                                                                                                    ; 37      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d[87]~3                                                                                                                                                                                                    ; 37      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_req0~3                                                                                                                                                                                                                                  ; 37      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_dv0                                                                                                                                                                                                            ; 37      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_addr_reg[4]                                                                                                                                         ; 36      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_addr_reg[5]                                                                                                                                         ; 36      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_wr                                                                                                                                       ; 36      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO_RD_QW1                                                                                                                                     ; 36      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b[3]~4                                                                                                                                        ; 35      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b[4]~3                                                                                                                                        ; 35      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b[1]~2                                                                                                                                        ; 35      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b[0]~1                                                                                                                                        ; 35      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b[2]~0                                                                                                                                        ; 35      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_wrreq                                                                                                                                                                                                      ; 35      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|rx_done                                                                                                                   ; 35      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_start_read                                                                                                                                 ; 34      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_rd~0                                                                                                                                     ; 34      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO_RD_QW0                                                                                                                                     ; 34      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|wrreq_d[2]                                                                                                                                                ; 34      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[98]~1                                                                                                                                                                                                                             ; 34      ;
; any_rstn_rr                                                                                                                                                                                                                                                                                                                                                                   ; 34      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[98]~0                                                                                                                                                                                                                             ; 33      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[21]~0                                                                                                                                                                 ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[2]~0                                                                                                                                                                   ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[22]~0                                                                                                                                                                  ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[19]~0                                                                                                                                                                 ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[24]~0                                                                                                                                                                  ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[12]~0                                                                                                                                                                 ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_wren_a                                                                                                                                                                                                                  ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_desc_addr[53]~0                                                                                                                                                          ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_desc_addr[53]~0                                                                                                                                                           ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_addr_eplast[35]~0                                                                                                                                         ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr[32]~0                                                                                                                                           ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_addr_eplast[35]~0                                                                                                                                      ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[54]~0                                                                                                                                        ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[10]~0                                                                                                                                                                  ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[31]~0                                                                                                                                                                 ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d[6]~126                                                                                                                                                                                                   ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[98]~4                                                                                                                                                                                                                             ; 32      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|read_tagram[4]                                                                                                                                                                                                                 ; 31      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d[32]~54                                                                                                                                                                                                   ; 31      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d[32]~53                                                                                                                                                                                                   ; 31      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[97]~2                                                                                                                                                                                                                             ; 31      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|got_all_cpl_for_tag                                                                                                                                          ; 30      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|always9~0                                                                                                                                                                    ; 29      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|always9~0                                                                                                                                                                   ; 29      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.KICK_START_RD                                                                                                       ; 29      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[2]                                                                                                                                            ; 27      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_addr_reg[3]                                                                                                                                         ; 26      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_addr_reg[2]                                                                                                                                         ; 26      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|stable_sd                                                                                                                                                                                                          ; 26      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|sd_state[0]                                                                                                                                                                                                        ; 25      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Equal0~2                                                                                                                  ; 25      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr[4]                                                                                                              ; 25      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[15]~1                                                                                                                                 ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[15]~0                                                                                                                                 ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[3]~1                                                                                                                                     ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[3]~0                                                                                                                                     ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[18]~1                                                                                                                                          ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|Equal6~0                                                                                                                                                                                                           ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                                                                                                    ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                                                                            ; 24      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0~0                                                                                                                 ; 23      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|srst                                                                                                                                                                                                                                                                               ; 23      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]~7                                                                                                                                                                                                    ; 22      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|Equal8~5                                                                                                                                                                                                           ; 22      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                                                                                                    ; 22      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|w_cent_unit_dpriodisableout1w[0]                                                                 ; 22      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|valid_wreq                                                                               ; 21      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~4                                                                                                                                                                                                      ; 21      ;
; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                                                                                                                                                                                                                                                                                            ; 21      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg4FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg4FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF  ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[9]~0                                                                                                                                           ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|read_tagram[3]                                                                                                                                                                                                                 ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_tx.TX_IDLE                                                                                                                             ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_p0~0                                                                                                                                                                                                       ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|busy~0                                                                                              ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[3]                                                                                                                                            ; 20      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[19]~1                                                                                                                                                                                                ; 19      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[19]~0                                                                                                                                                                                                ; 19      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_load_cycle_next                                                                                                                                 ; 19      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.TX_LENGTH                                                                                                                                                             ; 19      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.TX_LENGTH                                                                                                                                                            ; 19      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_next                                                                                                                                                                                                       ; 19      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[125]                                                                                                                                                                                                     ; 19      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|valid_rreq~0                                                                             ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.KICK_PAUSE                                                                                                          ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_data0[93]~25                                                                                                                                                                                                                            ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.IDLE                                                                                                                ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_first_descriptor_cycle                                                                                                                                    ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[9]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[8]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[7]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[6]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[5]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[4]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[3]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[2]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[1]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[0]                                                                                                        ; 18      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.CAL_RX_WR                                                                                                           ; 18      ;
; req_compliance_push_button_n~input                                                                                                                                                                                                                                                                                                                                            ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|read_tagram[2]                                                                                                                                                                                                                 ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_rreq~0                                                                                               ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_wreq~0                                                                                               ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|delay_oc_count[0]~1                                                                                                       ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[9]~9                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[8]~8                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[7]~7                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[6]~6                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[5]~5                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[4]~4                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[3]~3                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[2]~2                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[1]~1                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|ram_read_address[0]~0                                                                                                                     ; 17      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[8]~1                                                                                                                                           ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[8]~0                                                                                                                                           ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[6]~1                                                                                                                                              ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[6]~0                                                                                                                                              ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_rreq                                                               ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[0]~2                                                                                                                                        ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[0]~1                                                                                                                                        ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|rd_data_input_state~0                                                                               ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[0]~1                                                                                                                                        ; 16      ;
; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]~1                                                                                                                                                                                                                                                                                                           ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_rd_cycle                                                                                                                                         ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|ep_lastupd_cycle                                                                                                                                             ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_int                                                                                                                                                                                                        ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|WideOr29~0                                                                                                                ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_req0                                                                                                                                                                                                           ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_dv_pulse_reg                                                                                                                                              ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.CAL_PD_WR                                                                                                           ; 16      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_rreq                                                                ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_wreq~0                                                                                                ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_dw_addroffeset[1]~1                                                                                                                                                                                        ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_dw_addroffeset[0]~0                                                                                                                                                                                        ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|ret_state~25                                                                                                              ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[2]~5                                                                                                                                                                                      ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_counter:state_mc_counter|cntr_52h:auto_generated|counter_reg_bit[5]                             ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[4]                                                                                                                                            ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[1]                                                                                                                                            ; 15      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_sop_last                                                                                                                                                                                                       ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_be0~0                                                                                                                                                                                                          ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset[3]~2                                                                                                                                      ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_start_write                                                                                                                                ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|Selector6~0                                                                                                                                                ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]~6                                                                                                                                                                                                    ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_wreq                                                               ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|valid_wreq                                                                ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|valid_rreq~0                                                                                                ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[8]~2                                                                                                                                                      ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[8]~1                                                                                                                                                      ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]~2                                                                                                                                                     ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]~1                                                                                                                                                     ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.MWR_DV                                                                                                                                             ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[0]~1                                                                                                      ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|altsyncram_2vd1:FIFOram|q_b[150]                                                         ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.SAMPLE_TB                                                                                                           ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|powerdown_done                                                                                                            ; 14      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[0]~1                                                                                                                                                                                                                                                                        ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_edge_detect:pd180_det|ff2                                                                                         ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|LessThan3~9                                                                                                                                               ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|always10~0                                                                                                                                                                                                         ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.OFFSETS_PDEN_WR                                                                                                     ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|empty_dff                                                                                                                                 ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[72]                                                                                                                                                                                                                                                          ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|exits_r                                                                                                                                                                                                                                ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr[3]                                                                                                              ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[0]                                                                                                                                            ; 13      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr_4k_3dw[3]~0                                                                                                                                  ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr_4k[7]~0                                                                                                                                         ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_data[149]                                                                                                                                       ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|data_solid[2]                                                                                                             ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|LessThan2~10                                                                                                                                                 ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_dw_addroffeset_reg[0]                                                                                                                                                                                      ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|LessThan6~1                                                                                                                                                                  ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|LessThan6~1                                                                                                                                                                 ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DONE                                                                                                                                               ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[0]~0                                                                                                                                                                                      ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_address_n[2]~0                                                                                                                                                                                             ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.MRD_REQ                                                                                                                                            ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[0]                                                                                                        ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[4]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[5]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[3]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[2]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[1]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[10]                                                                                                                          ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[11]                                                                                                                          ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[9]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[8]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[7]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[6]                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.KICK_START_WR                                                                                                       ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.MRD_TX_ACK                                                                                                                                                            ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.MRD_TX_ACK                                                                                                                                                           ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|altsyncram_2vd1:FIFOram|q_b[149]                                                         ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr[1]                                                                                                              ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr[2]                                                                                                              ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|kick_done                                                                                                                 ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|did_dprio                                                                                                                 ; 12      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|refclk_pma[0]                                                                                    ; 12      ;
; pcie_rstn~input                                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|LessThan1~1                                                                                                                                                                                                       ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|calc_4kbnd_done_byte[9]~0                                                                                                                                 ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_dt_fifo_byte[12]~0                                                                                                                                ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_mrd_ack_byte[11]~0                                                                                                                                ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|always0~4                                                                                                                 ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[9]~3                                                                                                                                          ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[10]~5                                                                                                                                            ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[4]~3                                                                                                                                             ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|Selector13~1                                                                                                                                  ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180~0                                                                                                               ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx~11                                                                                                                                  ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b_mrd_ack[2]                                                                                                                                  ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[0]~2                                                                                                                                                                                      ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                                                                                    ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Selector71~0                                                                                                              ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_rreq_reg                                                                                                                                                                                                   ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_compare:pre_amble_cmpr|cmpr_b0e:auto_generated|aeb_int~0                                        ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|msi_sel_dmawr                                                                                                                                                                                                                              ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|rx_inc                                                                                                                    ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0[3]                                                                                                                ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270[3]                                                                                                              ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180[3]                                                                                                              ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.DPRIO_WRITE                                                                                                         ; 11      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_read_count[9]~1                                                                                                                           ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|num_dw_to_read[1]                                                                                                                             ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|num_dw_to_read[0]                                                                                                                             ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|always0~5                                                                                                                 ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|always0~3                                                                                                                 ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|always0~2                                                                                                                 ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[18]~0                                                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|LessThan5~4                                                                                                                                                                                                                    ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90~0                                                                                                                ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[9]~0                                                                                                                                         ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[5]~0                                                                                                                                            ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|always8~0                                                                                                                                                    ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|_~0                                                                                                                       ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|counter[2]                                                                                                                ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|counter[1]                                                                                                                ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|counter[6]                                                                                                                ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|counter[5]                                                                                                                ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|transferring_data                                                                                                                                            ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_req~0                                                                                                                                                  ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|count_eop_in_rxfifo[9]~0                                                                                                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_dfr0                                                                                                                                                                                                           ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_j87:usedw_counter|_~0                                                                                                                ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[102]                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[103]                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[104]                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[105]                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[99]                                                                                                           ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[100]                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[101]                                                                                                          ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[2]                                                                                                        ; 10      ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|dataout[15]~10                                                                                                            ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[7]~1                                                                                                                                                            ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|always7~0                                                                                                                                                                   ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[8]~1                                                                                                                                                             ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|always7~0                                                                                                                                                                    ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_3dw_del                                                                                                                                                                                                    ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|always19~0                                                                                                                                                ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Equal1~1                                                                                                                                                                                                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxrdreq_dw[6]                                                                                                                                                                                                                         ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rcving_last_cpl_for_tag_n~2                                                                                                                                  ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|always8~1                                                                                                                                                                                                         ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_v6b:rd_ptr_msb|_~0                                                                                                                   ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_wren_b_mrd_ack                                                                                                                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b_mrd_ack[4]                                                                                                                                  ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b_mrd_ack[3]                                                                                                                                  ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_p1                                                                                                                                                                                                         ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.MWR_REQ                                                                                                                                            ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[40]                                                                                                                                                                                                      ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                    ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_inc[0]                                                                                                                ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_inc[3]                                                                                                                ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_inc[2]                                                                                                                ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_inc[1]                                                                                                                ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_empty                                                                                                                                                               ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[98]                                                                                                           ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a3                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a4                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a5                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a6                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a7                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a8                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a9                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a10                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a11                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a12                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a13                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a14                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a15                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a16                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a17                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a18                                       ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_dv                                                                                                                                                     ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[139]                                                                                                          ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|read                                                                                                                      ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit_quadresetout[0]                                                                        ; 9       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|dprio_save[5]~0                                                                                                           ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|dataout[15]~9                                                                                                             ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[6]~6                                                                                                                                                                                    ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[6]~5                                                                                                                                                                                    ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[6]~2                                                                                                                                                                                    ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[5]~0                                                                                                                                                        ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[8]~0                                                                                                                                                         ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[7]~2                                                                                                                                                            ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[8]~2                                                                                                                                                             ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[0]~0                                                                                                                                                                                                  ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0[0]~0                                                                                                                 ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0_p[0]~0                                                                                                               ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow_minus_one_reg[1]~0                                                                                                                           ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[105]                                                                                                                                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[97]                                                                                                                                                                                                      ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[98]                                                                                                                                                                                                      ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[99]                                                                                                                                                                                                      ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[100]                                                                                                                                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[101]                                                                                                                                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[102]                                                                                                                                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[103]                                                                                                                                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[104]                                                                                                                                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.GET_TAG                                                                                                                                            ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|counter[2]~4                                                                                                              ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[5]~0                                                                                                                                                            ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]~0                                                                                                                                                           ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel~3                                                                                                         ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel~2                                                                                                         ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Equal2~0                                                                                                                  ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_READ_TAGRAM_1                                                                                                            ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Equal4~3                                                                                                                                                  ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx.RX_IDLE                                                                                                                             ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[1]                                                                                                        ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.CAL_RX_RD                                                                                                           ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_rdreq                                                                                                                                                                                                      ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|startup_cntr[1]                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|startup_cntr[0]                                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[4]                                                                                                                                                                                                      ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[5]                                                                                                                                                                                                      ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr[0]                                                                                                              ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0[2]                                                                                                                ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270[2]                                                                                                              ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180[2]                                                                                                              ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90[2]                                                                                                               ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90[3]                                                                                                               ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_empty                                                                                                                                                                ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[9]                                                                                                                                                                                                        ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[8]                                                                                                                                                                                                        ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[7]                                                                                                                                                                                                        ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[6]                                                                                                                                                                                                        ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[97]                                                                                                           ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[125]                                                                                                          ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a2                                        ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a19                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a20                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a21                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a22                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a23                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a24                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a25                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a26                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a27                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a28                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a29                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a30                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a31                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a32                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ram_block7a33                                       ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[7]                                                                                                                                          ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[8]                                                                                                                                          ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[6]                                                                                                                                          ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[4]                                                                                                                                          ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[5]                                                                                                                                          ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[9]                                                                                                                                          ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[0]                                                                                                                                              ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|powerup_done                                                                                                              ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|write_reg                                                                                                                 ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|int_tx_phfifioxnptrsreset[2]                                                                     ; 8       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|dataout[15]~8                                                                                                             ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270~2                                                                                                               ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270~1                                                                                                               ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow[2]~3                                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow[2]~2                                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow[2]~0                                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr_n[35]~0                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[96]                                                                                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[9]~0                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.MWR_ACK_UPD_DT                                                                                                                                     ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[6]                                                                                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[7]                                                                                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[8]                                                                                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxrdreq_dw[7]                                                                                                                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxrdreq_dw[8]                                                                                                                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|always0~0                                                                                                                 ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0~1                                                                                                                 ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|edges[3]~0                                                                                                                ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180~1                                                                                                               ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90~1                                                                                                                ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload[2]                                                                                                                                                                                                                            ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload[1]                                                                                                                                                                                                                            ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload[0]                                                                                                                                                                                                                            ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_tx.TX_DV_PAYLD                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.START_TX                                                                                                                                                             ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt~0                                                                                                                                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.START_TX                                                                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.START_TX_UPD_DT                                                                                                                                    ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dqword[2]~2                                                                                                                                                                                   ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dqword[2]~1                                                                                                                                                                                   ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dqword[2]~0                                                                                                                                                                                   ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[121]~39                                                                                                                                                                                                                           ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~27                                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~22                                                                                                                                         ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~9                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~1                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[7]~4                                                                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.MWR_REQ_UPD_DT                                                                                                                                     ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|nstate_rx~0                                                                                                                                                  ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|Equal96~3                                                                                                                                                    ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~4                                                                                                                                                                                                 ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~5                                                                                                                                                                                                 ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rxanalogreset_r                                                                                                                                                                                                    ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|state_mc_reg[1]                                                                                     ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|startup_cntr[2]                                                                                     ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]                                                                                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0[1]                                                                                                                ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0[0]                                                                                                                ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270[1]                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270[0]                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180[1]                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180[0]                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90[1]                                                                                                               ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90[0]                                                                                                               ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[96]                                                                                                                                                                                                      ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|eplast_upd_first_descriptor                                                                                                                                  ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|cpld_rx_buffer_ready                                                                                                                                                                                                           ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[9]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[8]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[7]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[6]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[5]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[96]                                                                                                           ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[1]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[0]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[3]                                                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[9]                                                                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[7]                                                                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[6]                                                                                                                                                              ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                                                                                                             ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[6]                                                                                                                                                             ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[7]                                                                                                                                                             ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[9]                                                                                                                                                             ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.DPRIO_READ                                                                                                          ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|msi_req_state.MSI_WAIT_LATENCY                                                                                                                                                                                                                                                     ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|msi_req_state.MSI_WAIT_LOCAL_EMPTY                                                                                                                                                                                                                                                 ; 7       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[1]                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[14]~1                                                                                                                                                                                                                                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_877:usedw_counter|_~0                                                                                 ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_877:usedw_counter|_~0                                                                                  ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_s6b:wr_ptr|_~0                                                                                         ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_s6b:wr_ptr|_~0                                                                                        ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits~8                                                                                                                                                                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|_~0                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr_n[34]~1                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[9]~1                                                                                                                                          ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxrdreq_dw[5]                                                                                                                                                                                                                         ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|sd_state[1]                                                                                                                                                                                                        ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|counter[4]~2                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|always0~1                                                                                                                 ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|ram_read_address[5]~5                                                                    ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|ram_read_address[4]~4                                                                    ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|ram_read_address[3]~3                                                                    ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|ram_read_address[2]~2                                                                    ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|ram_read_address[1]~1                                                                    ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|ram_read_address[0]~0                                                                    ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.TX_LENGTH                                                                                                                                          ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.MWR_DV_UPD_DT                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|always1~0                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_ready_dmard~0                                                                                                                                                                                                                           ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[9]                                                                                                                                               ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[8]                                                                                                                                               ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[7]                                                                                                                                               ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[6]                                                                                                                                               ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[5]                                                                                                                                               ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_877:usedw_counter|_~0                                                                                                                ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[8]                                                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[9]                                                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[7]                                                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[6]                                                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[5]                                                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[4]                                                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[3]                                                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cfg_maxrdreq_dw_fifo_size[5]                                                                                                                                                 ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cfg_maxrdreq_dw_fifo_size[6]                                                                                                                                                 ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_877:usedw_counter|_~0                                                               ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_RREQ                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|in_data_shift_reg[2]                                                                                ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrena_reg                                                                                                                                                                  ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrena_reg                                                                                                                                                                 ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b_mrd_ack[1]                                                                                                                                  ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b_mrd_ack[0]                                                                                                                                  ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_msi.IDLE_MSI                                                                                                                                          ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|_~0                                                                                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.MWR_REQ_UPD_DT                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_rd_req_del                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.OFFSETS_PDEN_RD                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|Equal97~3                                                                                                                                                    ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_eop~0                                                                                                                                                                                                          ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[44]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[42]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[43]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[41]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[0]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[2]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[3]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[98]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[99]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[97]                                                                                                                                                                                                      ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[107]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[106]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[104]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[105]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[103]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[102]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[101]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[100]                                                                                                                                                                                                     ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[5]                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[4]                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[3]                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[2]                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[1]                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[0]                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|eplast_upd_second_descriptor                                                                                                                                 ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[5]                                                                                                                                                                                                        ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[10]                                                                                                                                         ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[4]                                                                                                                                          ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]                                                                                                                                                        ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[3]                                                                                                                                                        ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[2]                                                                                                                                                        ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[3]                                                                                                                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]                                                                                                                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[2]                                                                                                                                                       ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[2]                                                                                                                                          ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[9]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[0]                                                                                                                                           ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[1]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[1]                                                                                                                                           ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[2]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[3]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[4]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[5]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[6]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[7]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[8]                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[5]                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[3]                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[4]                                                                                                                                                              ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[4]                                                                                                                                                             ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                                                                                                             ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[5]                                                                                                                                                             ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[3]                                                                                                                                                             ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|wire_central_clk_div0_coreclkout                                                                 ; 6       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg4FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg4FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg4FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg3FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg4FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg3FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF  ; 5       ;
; refclk~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_address_b[3]~1                                                                                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_777:usedw_counter|_~0                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_777:usedw_counter|_~0                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|Selector6~1                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_r6b:wr_ptr|_~0                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_r6b:wr_ptr|_~0                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_777:usedw_counter|_~0                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr_l~0                                                                                                             ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr~1                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_rx_lr~0                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr|_~0                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                                                                  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_second_descriptor[4]~0                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[3]~5                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|Selector6~2                                                                                                                                                  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxrdreq[1]                                                                                                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxrdreq[0]                                                                                                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|ram_read_address[3]~3                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|ram_read_address[2]~2                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|ram_read_address[1]~1                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|ram_read_address[0]~0                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_skb:wr_ptr|counter_reg_bit[3]                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_skb:wr_ptr|counter_reg_bit[2]                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_skb:wr_ptr|counter_reg_bit[1]                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_skb:wr_ptr|counter_reg_bit[0]                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[2]~2                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[2]~0                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|always58~0                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_dfr                                                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_dfr_complete                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_req_reg                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.TX_LENGTH                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[9]                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[7]                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[6]                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[5]                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[4]                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[8]                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.START_TX_UPD_DT                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.TX_DONE_WS                                                                                                                                         ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_ready~0                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.START_TX                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_ready~0                                                                                                                                                                  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|pci_bus_master_enable                                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_ready~0                                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[10]                                                                                                                                              ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[4]                                                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[2]                                                                                                                                                                                              ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length[1]~1                                                                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length[0]~0                                                                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_is_rdreq                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_r6b:rd_ptr_msb|_~0                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_dv                                                                                                                                         ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_nopayload~0                                                                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_3dw~0                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[105]~34                                                                                                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_tx_length[0]~0                                                                                                                                                                                             ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[98]~27                                                                                                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[99]~24                                                                                                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[100]~21                                                                                                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[101]~18                                                                                                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[102]~15                                                                                                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[103]~12                                                                                                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[104]~9                                                                                                                                                                                                                            ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_address[2]                                                                                                                                                                                                 ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.MRD_TX_REQ                                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dqword[0]                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|always8~0                                                                                                                                                                                                         ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|rx_cpld_data_on_rx_req_p0                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|rx_cpld_data_on_rx_req_p0                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|always0~0                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|always26~1                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[123]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Selector20~0                                                                                                              ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_sync_r                                                                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.DONE_ST                                                                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.DONE_ST                                                                                                                                                              ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|ram_read_address[5]~5                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|ram_read_address[4]~4                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|ram_read_address[3]~3                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|ram_read_address[2]~2                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|ram_read_address[1]~1                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|ram_read_address[0]~0                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|valid_rx_dmard_cpld_next                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|app_msi_ack_reg                                                                                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|lpm_counter:state_mc_counter|cntr_52h:auto_generated|counter_reg_bit[4]                             ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|always1~0                                                                                                                                                                                                                                                                              ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[154]                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[17]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[127]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[123]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[122]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[121]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[115]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[114]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[113]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[112]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[16]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[7]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[0]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[1]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[2]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[3]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[4]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[5]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[6]                                                                                                                                                                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[8]                                                                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[7]                                                                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[5]                                                                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[4]                                                                                                                                                                                                   ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[19]                                                                                                                                                                                                  ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.DPRIO_WAIT                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[120]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[119]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[118]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[117]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[116]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[126]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[125]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[2]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[3]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[1]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[0]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[110]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[46]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[14]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[111]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[47]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[15]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[109]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[45]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[13]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[108]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[44]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[12]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[43]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[11]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[42]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[10]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[40]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[8]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[41]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[9]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[39]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[7]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[38]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[6]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[37]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[5]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[36]                                                                                                                                                                                                      ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[4]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[124]                                                                                                                                                                                                     ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr|counter_reg_bit[4]                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr|counter_reg_bit[3]                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr|counter_reg_bit[2]                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr|counter_reg_bit[1]                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_r6b:wr_ptr|counter_reg_bit[0]                                                    ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[10]                                                                                                                                                                                                       ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[3]                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[2]                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[0]                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[1]                                                                                                                                          ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|quad_done                                                                                                                 ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_done[0]                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_done[3]                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_done[2]                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_done[1]                                                                                                               ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[9]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[2]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[3]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[4]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[5]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[6]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[7]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[8]                                                                                                                                           ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[3]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[9]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[8]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[4]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[5]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[6]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[7]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[5]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[4]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[3]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[2]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[1]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_s6b:wr_ptr|counter_reg_bit[0]                                                                                                        ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|int_hiprateswtichdone[0]                                                                         ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[4]                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[3]                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[2]                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[1]                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[0]                                                                                                                                                ; 5       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~46                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~43                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~40                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~37                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~34                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~31                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~28                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~25                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|address_pres_reg[0]~22                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|WideOr26~0                                                                                                                ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|data_tail_be_mask[8]~1                                                                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|data_tail_be_mask[0]~0                                                                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|dffe_af                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[20]~2                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[20]~1                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_q6b:rd_ptr_msb|_~0                                                  ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|cntr_q6b:rd_ptr_msb|_~0                                                   ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|_~4                                                                       ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|src_pd90[3]~0                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Selector64~0                                                                                                              ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0_l~0                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0~3                                                                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd0~2                                                                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270_l~0                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180_l~0                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180~3                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd180~2                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90_l~0                                                                                                              ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90~3                                                                                                                ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd90~2                                                                                                                ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[31]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[30]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[29]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[28]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[27]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[26]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[25]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[24]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[20]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[19]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[18]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[17]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|cntr_q6b:rd_ptr_msb|_~0                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|rden_b_reg                                                                                                                                                                                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[4]~1                                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[5]                                                                                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[6]                                                                                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[7]                                                                                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[9]                                                                                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[10]                                                                                                                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[8]                                                                                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|ram_read_address[5]~5                                                                                      ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|ram_read_address[4]~4                                                                                      ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|ram_read_address[3]~3                                                                                      ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|ram_read_address[2]~2                                                                                      ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|ram_read_address[1]~1                                                                                      ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|ram_read_address[0]~0                                                                                      ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|cntr_8l7:usedw_counter|counter_reg_bit[3]                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx.RX_START_CPL                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_sd_idl_cnt[0]                                                                                                                                                                                                   ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|cal_pd270~0                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|ram_read_address[4]~4                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|ram_read_address[3]~3                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|ram_read_address[2]~2                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|ram_read_address[1]~1                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|ram_read_address[0]~0                                                                 ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|rd_ptr_lsb                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_READ_TAGRAM_2                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.CPLD                                                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[3]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[2]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[0]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[1]                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|always18~0                                                                                                                                                                  ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmawr                                                                                                                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.START_TX                                                                                                                                           ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_buffer_cpl_ready~2                                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[3]                                                                                                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[2]                                                                                                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[3]                                                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[2]                                                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[0]                                                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[1]                                                                                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmard                                                                                                                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[1]                                                                                                                                                                                              ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_SINGLE_QWORD                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_IDLE                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|always9~2                                                                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|WideOr1                                                                                                                   ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[0]                                                                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[1]                                                                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[2]                                                                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d~42                                                                                                                                                                                                       ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d~41                                                                                                                                                                                                       ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~99                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~84                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~76                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~68                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~40                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~36                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~31                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~23                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~14                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~13                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~8                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~7                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[7]                                                                                                                                  ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[6]                                                                                                                                  ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[5]                                                                                                                                  ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[4]                                                                                                                                  ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[9]                                                                                                                                  ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~3                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot~0                                                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate_msi.IDLE_MSI                                                                                                                                       ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_qword_aligned~0                                                                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_3dw_reg                                                                                                                                                                                                    ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|LessThan0~2                                                                                                                                                                                                       ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_tx_length[1]~1                                                                                                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[96]~31                                                                                                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[97]~29                                                                                                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_desc0[34]~5                                                                                                                                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.MRD_TX_REQ                                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_req~0                                                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[5]                                                                                                                                                                                    ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[8]                                                                                                                                                                                    ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|always9~1                                                                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_payload_reg                                                                                                                                                                                                ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|rd_ptr_lsb                                                                                                                                ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.WAIT_FOR_CPLD                                                                                                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.CPLD_DATA                                                                                                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Equal0~2                                                                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.WAIT_FOR_CPLD                                                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.CPLD_DATA                                                                                                                                                            ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[126]                                                                                                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[124]                                                                                                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|empty_dff                                                                                ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|interrupt_ack_int~0                                                                                                                                                                                                                        ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_busy~0                                                                                                            ; 4       ;
; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle                                                                                                                                                                                                                                                                                                    ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_msi.MWR_REQ_MSI                                                                                                                                       ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate_msi.MWR_REQ_MSI                                                                                                                                    ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_analogreset_in[3]                                                                             ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_digitalreset_reg0c[2]                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_digitalreset_reg0c[2]                                                                         ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|fixedclk_to_cmu[0]                                                                               ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|state_mc_reg[2]                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|altpcie_reconfig_4sgx_alt_dprio_2vj:dprio|state_mc_reg[0]                                                                                     ; 4       ;
; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]                                                                                                                                                                                                                                                                                                     ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_cplerr_lmi:lmi_blk|lmi_addr[2]                                                                                                                                                                                                                                                                              ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|srst                                                                                                                                                                                                                                   ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[155]                                                                                                          ; 4       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|q_b[152]                                                                                                          ; 4       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                    ; Duty Cycle Dependency ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 141          ; 64           ; 141          ; yes                    ; no                      ; yes                    ; yes                     ; 9024   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2          ; 0            ; 0          ; None ; M9K_X61_Y48_N0, M9K_X61_Y52_N0                                                                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|altsyncram:tag_dpram|altsyncram_g8t1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; True Dual Port   ; Single Clock ; 32           ; 26           ; 32           ; 26           ; yes                    ; yes                     ; yes                    ; yes                     ; 832    ; 32                          ; 24                          ; 32                          ; 24                          ; 768                 ; 2          ; 0            ; 0          ; None ; M9K_X72_Y56_N0, M9K_X72_Y52_N0                                                                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_6441:auto_generated|a_dpfifo_pr31:dpfifo|altsyncram_2vd1:FIFOram|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 162          ; 64           ; 162          ; yes                    ; no                      ; yes                    ; yes                     ; 10368  ; 64                          ; 162                         ; 64                          ; 162                         ; 10368               ; 5          ; 0            ; 0          ; None ; M9K_X61_Y53_N0, M9K_X51_Y52_N0, M9K_X51_Y50_N0, M9K_X51_Y49_N0, M9K_X61_Y51_N0                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ALTSYNCRAM  ; MLAB ; Simple Dual Port ; --           ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; yes                    ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0          ; 0            ; 5          ; None ; LAB_X68_Y54_N0                                                                                                                                                                                                                                                              ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|ALTSYNCRAM ; MLAB ; Simple Dual Port ; --           ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; yes                    ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0          ; 0            ; 5          ; None ; LAB_X70_Y54_N0                                                                                                                                                                                                                                                              ;                       ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 141          ; 64           ; 141          ; yes                    ; no                      ; yes                    ; yes                     ; 9024   ; 64                          ; 75                          ; 64                          ; 75                          ; 4800                ; 2          ; 0            ; 3          ; None ; M9K_X61_Y50_N0, M9K_X61_Y49_N0, LAB_X66_Y48_N0                                                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 3          ; 0            ; 20         ; None ; M9K_X51_Y57_N0, M9K_X51_Y53_N0, M9K_X61_Y54_N0, LAB_X52_Y57_N0                                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_kns:auto_generated|altsyncram_0661:altsyncram4|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 34           ; 4            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 136    ; 4                           ; 34                          ; 4                           ; 34                          ; 136                 ; 1          ; 0            ; 0          ; None ; M9K_X61_Y55_N0                                                                                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 128          ; 16           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 16                          ; 128                         ; 16                          ; 128                         ; 2048                ; 3          ; 0            ; 20         ; None ; M9K_X51_Y55_N0, M9K_X51_Y56_N0, M9K_X51_Y54_N0, LAB_X49_Y58_N0                                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_0212:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; True Dual Port   ; Single Clock ; 4096         ; 128          ; 4096         ; 128          ; yes                    ; yes                     ; yes                    ; yes                     ; 524288 ; 4096                        ; 128                         ; 4096                        ; 128                         ; 524288              ; 0          ; 4            ; 0          ; None ; M144K_X82_Y57_N0, M144K_X44_Y57_N0, M144K_X44_Y45_N0, M144K_X82_Y45_N0                                                                                                                                                                                                      ; off                   ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 156          ; 1024         ; 156          ; yes                    ; no                      ; yes                    ; yes                     ; 159744 ; 1024                        ; 153                         ; 1024                        ; 153                         ; 156672              ; 17         ; 0            ; 0          ; None ; M9K_X35_Y45_N0, M9K_X25_Y49_N0, M9K_X51_Y47_N0, M9K_X51_Y44_N0, M9K_X25_Y50_N0, M9K_X51_Y48_N0, M9K_X25_Y45_N0, M9K_X25_Y44_N0, M9K_X3_Y48_N0, M9K_X25_Y48_N0, M9K_X25_Y46_N0, M9K_X35_Y49_N0, M9K_X3_Y44_N0, M9K_X51_Y45_N0, M9K_X25_Y47_N0, M9K_X35_Y44_N0, M9K_X3_Y46_N0 ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|altsyncram_uud1:FIFOram|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 133          ; 64           ; 133          ; yes                    ; no                      ; yes                    ; yes                     ; 8512   ; 64                          ; 132                         ; 64                          ; 132                         ; 8448                ; 4          ; 0            ; 0          ; None ; M9K_X35_Y50_N0, M9K_X35_Y46_N0, M9K_X35_Y48_N0, M9K_X35_Y47_N0                                                                                                                                                                                                              ; on                    ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_5js1:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO ; True Dual Port   ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 320    ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 1          ; 0            ; 0          ; None ; M9K_X61_Y46_N0                                                                                                                                                                                                                                                              ; on                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------+
; Interconnect Usage Summary                                                ;
+----------------------------------------------+----------------------------+
; Interconnect Resource Type                   ; Usage                      ;
+----------------------------------------------+----------------------------+
; Block interconnects                          ; 10,359 / 964,344 ( 1 % )   ;
; C12 interconnects                            ; 271 / 36,656 ( < 1 % )     ;
; C4 interconnects                             ; 6,046 / 682,560 ( < 1 % )  ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )             ;
; DQS I/O configuration shift register outputs ; 0 / 128 ( 0 % )            ;
; DQS bus muxes                                ; 0 / 128 ( 0 % )            ;
; DQS-18 I/O buses                             ; 0 / 24 ( 0 % )             ;
; DQS-36 I/O buses                             ; 0 / 8 ( 0 % )              ;
; DQS-4 I/O buses                              ; 0 / 128 ( 0 % )            ;
; DQS-9 I/O buses                              ; 0 / 60 ( 0 % )             ;
; Direct links                                 ; 1,361 / 964,344 ( < 1 % )  ;
; GXB block output buffers                     ; 233 / 9,568 ( 2 % )        ;
; Global clocks                                ; 12 / 16 ( 75 % )           ;
; I/O clock divider clock outputs              ; 0 / 128 ( 0 % )            ;
; I/O configuration shift register outputs     ; 0 / 768 ( 0 % )            ;
; Interquad CMU TXRX PMARX outputs             ; 0 / 12 ( 0 % )             ;
; Interquad CMU TXRX PMATX outputs             ; 0 / 12 ( 0 % )             ;
; Interquad TXRX PCLK controls                 ; 0 / 134 ( 0 % )            ;
; Interquad TXRX PCSRX outputs                 ; 0 / 24 ( 0 % )             ;
; Interquad TXRX PCSTX outputs                 ; 0 / 24 ( 0 % )             ;
; Interquad TXRX PMARX outputs                 ; 0 / 28 ( 0 % )             ;
; Interquad TXRX PMATX outputs                 ; 0 / 28 ( 0 % )             ;
; Interquad TXRX clock feedbacks               ; 0 / 12 ( 0 % )             ;
; Interquad TXRX clocks                        ; 0 / 96 ( 0 % )             ;
; Interquad clock inputs                       ; 1 / 88 ( 1 % )             ;
; Interquad clock outputs                      ; 1 / 12 ( 8 % )             ;
; Interquad clocks                             ; 2 / 48 ( 4 % )             ;
; Interquad global PLL clock inputs            ; 0 / 40 ( 0 % )             ;
; Interquad global PLL clocks                  ; 0 / 12 ( 0 % )             ;
; Interquad global clock MUXs                  ; 1 / 8 ( 13 % )             ;
; Interquad quadrant clock MUXs                ; 0 / 32 ( 0 % )             ;
; Interquad reference clock outputs            ; 0 / 6 ( 0 % )              ;
; Local interconnects                          ; 2,939 / 282,880 ( 1 % )    ;
; NDQS bus muxes                               ; 0 / 128 ( 0 % )            ;
; NDQS-18 I/O buses                            ; 0 / 24 ( 0 % )             ;
; NDQS-36 I/O buses                            ; 0 / 8 ( 0 % )              ;
; NDQS-9 I/O buses                             ; 0 / 60 ( 0 % )             ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 16 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 16 ( 0 % )             ;
; Periphery clocks                             ; 0 / 176 ( 0 % )            ;
; Quadrant clocks                              ; 0 / 88 ( 0 % )             ;
; R20 interconnects                            ; 764 / 37,024 ( 2 % )       ;
; R20/C12 interconnect drivers                 ; 883 / 65,728 ( 1 % )       ;
; R4 interconnects                             ; 12,926 / 1,145,664 ( 1 % ) ;
; Spine clocks                                 ; 23 / 416 ( 6 % )           ;
+----------------------------------------------+----------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 8.31) ; Number of LABs  (Total = 429) ;
+----------------------------------+-------------------------------+
; 1                                ; 42                            ;
; 2                                ; 9                             ;
; 3                                ; 7                             ;
; 4                                ; 4                             ;
; 5                                ; 7                             ;
; 6                                ; 6                             ;
; 7                                ; 13                            ;
; 8                                ; 24                            ;
; 9                                ; 55                            ;
; 10                               ; 262                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.51) ; Number of LABs  (Total = 429) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 208                           ;
; 1 Clock                            ; 416                           ;
; 1 Clock enable                     ; 132                           ;
; 1 Sync. clear                      ; 145                           ;
; 1 Sync. load                       ; 100                           ;
; 2 Clock enables                    ; 61                            ;
; 2 Clocks                           ; 3                             ;
; 3 Clock enables                    ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.03) ; Number of LABs  (Total = 429) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 10                            ;
; 2                                            ; 33                            ;
; 3                                            ; 1                             ;
; 4                                            ; 5                             ;
; 5                                            ; 10                            ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 8                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 8                             ;
; 17                                           ; 6                             ;
; 18                                           ; 21                            ;
; 19                                           ; 12                            ;
; 20                                           ; 23                            ;
; 21                                           ; 16                            ;
; 22                                           ; 14                            ;
; 23                                           ; 15                            ;
; 24                                           ; 11                            ;
; 25                                           ; 22                            ;
; 26                                           ; 24                            ;
; 27                                           ; 21                            ;
; 28                                           ; 18                            ;
; 29                                           ; 19                            ;
; 30                                           ; 21                            ;
; 31                                           ; 16                            ;
; 32                                           ; 9                             ;
; 33                                           ; 13                            ;
; 34                                           ; 8                             ;
; 35                                           ; 8                             ;
; 36                                           ; 6                             ;
; 37                                           ; 6                             ;
; 38                                           ; 2                             ;
; 39                                           ; 1                             ;
; 40                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.24) ; Number of LABs  (Total = 429) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 7                             ;
; 1                                               ; 56                            ;
; 2                                               ; 10                            ;
; 3                                               ; 8                             ;
; 4                                               ; 17                            ;
; 5                                               ; 16                            ;
; 6                                               ; 13                            ;
; 7                                               ; 17                            ;
; 8                                               ; 34                            ;
; 9                                               ; 41                            ;
; 10                                              ; 40                            ;
; 11                                              ; 32                            ;
; 12                                              ; 29                            ;
; 13                                              ; 22                            ;
; 14                                              ; 15                            ;
; 15                                              ; 14                            ;
; 16                                              ; 11                            ;
; 17                                              ; 6                             ;
; 18                                              ; 13                            ;
; 19                                              ; 5                             ;
; 20                                              ; 21                            ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.34) ; Number of LABs  (Total = 429) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 28                            ;
; 3                                            ; 9                             ;
; 4                                            ; 12                            ;
; 5                                            ; 15                            ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 7                             ;
; 9                                            ; 8                             ;
; 10                                           ; 19                            ;
; 11                                           ; 12                            ;
; 12                                           ; 17                            ;
; 13                                           ; 16                            ;
; 14                                           ; 8                             ;
; 15                                           ; 18                            ;
; 16                                           ; 20                            ;
; 17                                           ; 12                            ;
; 18                                           ; 11                            ;
; 19                                           ; 21                            ;
; 20                                           ; 11                            ;
; 21                                           ; 18                            ;
; 22                                           ; 14                            ;
; 23                                           ; 6                             ;
; 24                                           ; 10                            ;
; 25                                           ; 10                            ;
; 26                                           ; 16                            ;
; 27                                           ; 10                            ;
; 28                                           ; 8                             ;
; 29                                           ; 14                            ;
; 30                                           ; 9                             ;
; 31                                           ; 9                             ;
; 32                                           ; 5                             ;
; 33                                           ; 8                             ;
; 34                                           ; 3                             ;
; 35                                           ; 6                             ;
; 36                                           ; 4                             ;
; 37                                           ; 4                             ;
; 38                                           ; 6                             ;
; 39                                           ; 9                             ;
; 40                                           ; 2                             ;
; 41                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                      ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                    ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                   ; 26           ; 0            ; 26           ; 0            ; 0            ; 38        ; 26           ; 0            ; 38        ; 38        ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 26           ;
; Total Unchecked              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable           ; 12           ; 38           ; 12           ; 38           ; 38           ; 0         ; 12           ; 38           ; 0         ; 0         ; 38           ; 14           ; 38           ; 38           ; 38           ; 38           ; 14           ; 38           ; 38           ; 38           ; 38           ; 14           ; 38           ; 38           ; 38           ; 38           ; 38           ; 12           ;
; Total Fail                   ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; usr_sw[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usr_sw[2]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usr_sw[3]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usr_sw[4]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usr_sw[5]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usr_sw[6]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usr_sw[7]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; L0_led                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; alive_led                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; comp_led                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; gen2_led                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; lane_active_led[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; lane_active_led[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; lane_active_led[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; lane_active_led[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_out0                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_out1                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_out2                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_out3                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; pcie_rstn                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usr_sw[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; refclk                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; free_100MHz                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rx_in0                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_in1                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_in2                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_in3                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; local_rstn_ext               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; req_compliance_push_button_n ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tx_out0(n)                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_out1(n)                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_out2(n)                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx_out3(n)                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; refclk(n)                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_in0(n)                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_in1(n)                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_in2(n)                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx_in3(n)                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                   ; Destination Clock(s)                                                                              ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 120.088           ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                       ; Destination Register                                                                                                                                                                                                                                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                                                      ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_r                                                                                                                                                                                                                                                      ; 2.312             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                                                      ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_sts_wr_r                                                                                                                                                                                                                                                      ; 2.040             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|data_a_reg[84]                                                                                                                                                     ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_0212:auto_generated|ram_block1a84~porta_datain_reg0                                                                                                                                       ; 0.280             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|data_a_reg[75]                                                                                                                                                     ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_0212:auto_generated|ram_block1a75~porta_datain_reg0                                                                                                                                       ; 0.267             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_digitalreset_reg0c[1] ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_digitalreset_reg0c[2]                                                       ; 0.199             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[30]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a126~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[30]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a126~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[28]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a124~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[28]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a124~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[27]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a123~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[27]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a123~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[29]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a125~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[29]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a125~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[24]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a120~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[24]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a120~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[26]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a122~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[26]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a122~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[8]                                                                                                                                                                                   ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a40~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[8]                                                                                                                                                                                   ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a40~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[25]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a121~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[25]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a121~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[34]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a2~porta_datain_reg0                                                                  ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[34]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a2~porta_datain_reg0                                                                  ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[43]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a75~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[43]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a75~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[12]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a108~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[12]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a108~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[44]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a76~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[44]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a76~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[13]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a109~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[13]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a109~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[45]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a77~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[45]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a77~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[15]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a111~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[15]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a111~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[43]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a11~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[43]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a11~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[44]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a12~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[44]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a12~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[45]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a13~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[45]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a13~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[67]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a131~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[67]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a131~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[66]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a130~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[66]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a130~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[31]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a127~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[31]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a127~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[63]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a95~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[63]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a95~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[31]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a63~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[31]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a63~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[17]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a113~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[17]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a113~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[17]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a49~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[17]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a49~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[16]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a48~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[16]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a48~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[18]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a114~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[18]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a114~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[18]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a50~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[18]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a50~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[19]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a115~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[19]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a115~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[19]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a51~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[19]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a51~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[52]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a84~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[52]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a84~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[52]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a20~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[52]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a20~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[20]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a116~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[20]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a116~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[20]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a52~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[20]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a52~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[53]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a85~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[53]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a85~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[53]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a21~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[53]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a21~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[21]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a117~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[21]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a117~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[21]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a53~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[21]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a53~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[25]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a57~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[25]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a57~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[26]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a58~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[26]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a58~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[27]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a59~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[27]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a59~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[62]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a30~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_1_reg[62]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a30~porta_datain_reg0                                                                 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[74]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a152~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[74]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a152~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[75]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a153~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[75]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a153~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[76]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a154~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[76]                                                                                                                                                                                  ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|altsyncram_o7e1:FIFOram|ram_block1a154~porta_datain_reg0                                                                ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[65]                                                      ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|ram_block1a65~porta_datain_reg0 ; 0.197             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_digitalreset_reg0c[0] ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_digitalreset_reg0c[1]                                                       ; 0.195             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_wrreq                                                                                                                              ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|empty_dff                                                                                                               ; 0.187             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_wrreq                                                                                                                              ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|usedw_is_1_dff                                                                                                          ; 0.187             ;
; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|cntr_877:usedw_counter|counter_reg_bit[0]                         ; pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_tl61:auto_generated|a_dpfifo_mq31:dpfifo|empty_dff                                                                                                               ; 0.187             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Apr 20 16:03:29 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pcie_hip_s4gx_gen2_x4_128_example_chaining_top -c pcie_hip_s4gx_gen2_x4_128_example_chaining_top
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP4SGX360KF40C2 for design "pcie_hip_s4gx_gen2_x4_128_example_chaining_top"
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4SGX230KF40C2 is compatible
    Info: Device EP4SGX180KF40C2 is compatible
    Info: Device EP4SGX290KF40C2 is compatible
    Info: Device EP4SGX530KH40C2 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location W30
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 9 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "tx_out0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx_out0(n)"
    Warning: Pin "tx_out1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx_out1(n)"
    Warning: Pin "tx_out2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx_out2(n)"
    Warning: Pin "tx_out3" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx_out3(n)"
    Warning: Pin "refclk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "refclk(n)"
    Warning: Pin "rx_in0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx_in0(n)"
    Warning: Pin "rx_in1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx_in1(n)"
    Warning: Pin "rx_in2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx_in2(n)"
    Warning: Pin "rx_in3" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx_in3(n)"
Critical Warning: No exact pin location assignment(s) for 3 pins of 29 total pins
    Info: Pin lane_active_led[1] not assigned to an exact location on the device
    Info: Pin free_100MHz not assigned to an exact location on the device
    Info: Pin req_compliance_push_button_n not assigned to an exact location on the device
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0" must be 125.0 MHz
Info: Implemented PLL "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|pll1" as Left/Right PLL type
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 5, clock division of 4, and phase shift of 0 degrees (0 ps) for pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[1] port
Info: GXB Quad Optimizer operation is complete
    Info: Successfully optimized the GXB associated with the "GXB Central control unit" "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0"
        Info: "GXB Receiver channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs0" on channel 0
        Info: "GXB Receiver channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs1" on channel 1
        Info: "GXB Receiver channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs2" on channel 2
        Info: "GXB Receiver channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs3" on channel 3
        Info: "GXB Receiver channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0" on channel 0
        Info: "GXB Receiver channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1" on channel 1
        Info: "GXB Receiver channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2" on channel 2
        Info: "GXB Receiver channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3" on channel 3
        Info: "GXB PLL" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll0" on channel 0
        Info: "GXB PLL" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll1" on channel 1
        Info: "GXB PLL" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll2" on channel 2
        Info: "GXB PLL" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll3" on channel 3
        Info: "GXB Transmitter channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs0" on channel 0
        Info: "GXB Transmitter channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs1" on channel 1
        Info: "GXB Transmitter channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs2" on channel 2
        Info: "GXB Transmitter channel PCS" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs3" on channel 3
        Info: "GXB Transmitter channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma0" on channel 0
        Info: "GXB Transmitter channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma1" on channel 1
        Info: "GXB Transmitter channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma2" on channel 2
        Info: "GXB Transmitter channel PMA" is associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma3" on channel 3
        Info: "GXB Central control unit" associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0" is preserved
        Info: "GXB PLL" associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0" at logical PLL location 0 is preserved
        Info: "GXB clock divider" associated with node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0" is preserved
Info: Current transceiver placement
    Info: QUAD_SIDE_LEFT
        Info: PCIEHIP_X0_Y3_N134           pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip
        Info: CALIBRATIONBLOCK_X0_Y2_N135  pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cal_blk0
        Info: CALIBRATIONBLOCK_X0_Y89_N135  
        Info: ATX LCTANK_X0_Y25_N135
            Info: CMU_X0_Y25_N137              
            Info: HSSIPLL_X0_Y25_N135          
            Info: CLOCKDIVIDER_X0_Y25_N136     
        Info: ATX LCTANK_X0_Y56_N135
            Info: CMU_X0_Y56_N137              
            Info: HSSIPLL_X0_Y56_N135          
            Info: CLOCKDIVIDER_X0_Y56_N136     
        Info: Atoms placed to IOBANK_QL0
            Info: CMU_X0_Y10_N139              pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0
            Info: Regular Channel 0
                Info: PIN_AU38                     rx_in0
                Info: RXPMA_X0_Y4_N137             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0
                Info: RXPCS_X0_Y4_N139             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs0
                Info: HSSIPLL_X0_Y4_N135           pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll0
                Info: CLOCKDIVIDER_X0_Y4_N136      
                Info: TXPCS_X0_Y4_N140             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs0
                Info: TXPMA_X0_Y4_N138             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma0
                Info: PIN_AT36                     tx_out0
            Info: Regular Channel 1
                Info: PIN_AR38                     rx_in1
                Info: RXPMA_X0_Y7_N137             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1
                Info: RXPCS_X0_Y7_N139             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs1
                Info: HSSIPLL_X0_Y7_N135           pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll1
                Info: CLOCKDIVIDER_X0_Y7_N136      
                Info: TXPCS_X0_Y7_N140             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs1
                Info: TXPMA_X0_Y7_N138             pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma1
                Info: PIN_AP36                     tx_out1
            Info: Central Channel 0
                Info: PIN_AN38                     refclk
                Info: RXPMA_X0_Y10_N137            
                Info: HSSIPLL_X0_Y10_N135          pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0
                Info: CLOCKDIVIDER_X0_Y10_N136     pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0
                Info: TXPMA_X0_Y10_N138            
                Info: PIN_AM36                     
            Info: Central Channel 1
                Info: PIN_AL38                     
                Info: RXPMA_X0_Y13_N137            
                Info: HSSIPLL_X0_Y13_N135          
                Info: CLOCKDIVIDER_X0_Y13_N136     
                Info: TXPMA_X0_Y13_N138            
                Info: PIN_AK36                     
            Info: Regular Channel 2
                Info: PIN_AJ38                     rx_in2
                Info: RXPMA_X0_Y16_N137            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2
                Info: RXPCS_X0_Y16_N139            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs2
                Info: HSSIPLL_X0_Y16_N135          pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll2
                Info: CLOCKDIVIDER_X0_Y16_N136     
                Info: TXPCS_X0_Y16_N140            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs2
                Info: TXPMA_X0_Y16_N138            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma2
                Info: PIN_AH36                     tx_out2
            Info: Regular Channel 3
                Info: PIN_AG38                     rx_in3
                Info: RXPMA_X0_Y19_N137            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3
                Info: RXPCS_X0_Y19_N139            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs3
                Info: HSSIPLL_X0_Y19_N135          pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll3
                Info: CLOCKDIVIDER_X0_Y19_N136     
                Info: TXPCS_X0_Y19_N140            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs3
                Info: TXPMA_X0_Y19_N138            pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma3
                Info: PIN_AF36                     tx_out3
        Info: Atoms placed to IOBANK_QL1
            Info: CMU_X0_Y41_N139              
            Info: Regular Channel 0
                Info: PIN_AE38                     
                Info: RXPMA_X0_Y35_N137            
                Info: RXPCS_X0_Y35_N139            
                Info: HSSIPLL_X0_Y35_N135          
                Info: CLOCKDIVIDER_X0_Y35_N136     
                Info: TXPCS_X0_Y35_N140            
                Info: TXPMA_X0_Y35_N138            
                Info: PIN_AD36                     
            Info: Regular Channel 1
                Info: PIN_AC38                     
                Info: RXPMA_X0_Y38_N137            
                Info: RXPCS_X0_Y38_N139            
                Info: HSSIPLL_X0_Y38_N135          
                Info: CLOCKDIVIDER_X0_Y38_N136     
                Info: TXPCS_X0_Y38_N140            
                Info: TXPMA_X0_Y38_N138            
                Info: PIN_AB36                     
            Info: Central Channel 0
                Info: PIN_AA38                     
                Info: RXPMA_X0_Y41_N137            
                Info: HSSIPLL_X0_Y41_N135          
                Info: CLOCKDIVIDER_X0_Y41_N136     
                Info: TXPMA_X0_Y41_N138            
                Info: PIN_Y36                      
            Info: Central Channel 1
                Info: PIN_W38                      
                Info: RXPMA_X0_Y44_N137            
                Info: HSSIPLL_X0_Y44_N135          
                Info: CLOCKDIVIDER_X0_Y44_N136     
                Info: TXPMA_X0_Y44_N138            
                Info: PIN_V36                      
            Info: Regular Channel 2
                Info: PIN_U38                      
                Info: RXPMA_X0_Y47_N137            
                Info: RXPCS_X0_Y47_N139            
                Info: HSSIPLL_X0_Y47_N135          
                Info: CLOCKDIVIDER_X0_Y47_N136     
                Info: TXPCS_X0_Y47_N140            
                Info: TXPMA_X0_Y47_N138            
                Info: PIN_T36                      
            Info: Regular Channel 3
                Info: PIN_R38                      
                Info: RXPMA_X0_Y50_N137            
                Info: RXPCS_X0_Y50_N139            
                Info: HSSIPLL_X0_Y50_N135          
                Info: CLOCKDIVIDER_X0_Y50_N136     
                Info: TXPCS_X0_Y50_N140            
                Info: TXPMA_X0_Y50_N138            
                Info: PIN_P36                      
        Info: Atoms placed to IOBANK_QL2
            Info: CMU_X0_Y66_N139              
            Info: Regular Channel 0
                Info: PIN_N38                      
                Info: RXPMA_X0_Y60_N137            
                Info: RXPCS_X0_Y60_N139            
                Info: HSSIPLL_X0_Y60_N135          
                Info: CLOCKDIVIDER_X0_Y60_N136     
                Info: TXPCS_X0_Y60_N140            
                Info: TXPMA_X0_Y60_N138            
                Info: PIN_M36                      
            Info: Regular Channel 1
                Info: PIN_L38                      
                Info: RXPMA_X0_Y63_N137            
                Info: RXPCS_X0_Y63_N139            
                Info: HSSIPLL_X0_Y63_N135          
                Info: CLOCKDIVIDER_X0_Y63_N136     
                Info: TXPCS_X0_Y63_N140            
                Info: TXPMA_X0_Y63_N138            
                Info: PIN_K36                      
            Info: Central Channel 0
                Info: PIN_J38                      
                Info: RXPMA_X0_Y66_N137            
                Info: HSSIPLL_X0_Y66_N135          
                Info: CLOCKDIVIDER_X0_Y66_N136     
                Info: TXPMA_X0_Y66_N138            
                Info: PIN_H36                      
            Info: Central Channel 1
                Info: PIN_G38                      
                Info: RXPMA_X0_Y69_N137            
                Info: HSSIPLL_X0_Y69_N135          
                Info: CLOCKDIVIDER_X0_Y69_N136     
                Info: TXPMA_X0_Y69_N138            
                Info: PIN_F36                      
            Info: Regular Channel 2
                Info: PIN_E38                      
                Info: RXPMA_X0_Y72_N137            
                Info: RXPCS_X0_Y72_N139            
                Info: HSSIPLL_X0_Y72_N135          
                Info: CLOCKDIVIDER_X0_Y72_N136     
                Info: TXPCS_X0_Y72_N140            
                Info: TXPMA_X0_Y72_N138            
                Info: PIN_D36                      
            Info: Regular Channel 3
                Info: PIN_C38                      
                Info: RXPMA_X0_Y75_N137            
                Info: RXPCS_X0_Y75_N139            
                Info: HSSIPLL_X0_Y75_N135          
                Info: CLOCKDIVIDER_X0_Y75_N136     
                Info: TXPCS_X0_Y75_N140            
                Info: TXPMA_X0_Y75_N138            
                Info: PIN_B36                      
    Info: QUAD_SIDE_RIGHT
        Info: PCIEHIP_X158_Y3_N134         
        Info: CALIBRATIONBLOCK_X158_Y2_N135  
        Info: CALIBRATIONBLOCK_X158_Y89_N135  
        Info: ATX LCTANK_X158_Y25_N135
            Info: CMU_X158_Y25_N137            
            Info: HSSIPLL_X158_Y25_N135        
            Info: CLOCKDIVIDER_X158_Y25_N136   
        Info: ATX LCTANK_X158_Y56_N135
            Info: CMU_X158_Y56_N137            
            Info: HSSIPLL_X158_Y56_N135        
            Info: CLOCKDIVIDER_X158_Y56_N136   
        Info: Atoms placed to IOBANK_QR0
            Info: CMU_X158_Y10_N139            
            Info: Regular Channel 0
                Info: PIN_AU2                      
                Info: RXPMA_X158_Y4_N137           
                Info: RXPCS_X158_Y4_N139           
                Info: HSSIPLL_X158_Y4_N135         
                Info: CLOCKDIVIDER_X158_Y4_N136    
                Info: TXPCS_X158_Y4_N140           
                Info: TXPMA_X158_Y4_N138           
                Info: PIN_AT4                      
            Info: Regular Channel 1
                Info: PIN_AR2                      
                Info: RXPMA_X158_Y7_N137           
                Info: RXPCS_X158_Y7_N139           
                Info: HSSIPLL_X158_Y7_N135         
                Info: CLOCKDIVIDER_X158_Y7_N136    
                Info: TXPCS_X158_Y7_N140           
                Info: TXPMA_X158_Y7_N138           
                Info: PIN_AP4                      
            Info: Central Channel 0
                Info: PIN_AN2                      
                Info: RXPMA_X158_Y10_N137          
                Info: HSSIPLL_X158_Y10_N135        
                Info: CLOCKDIVIDER_X158_Y10_N136   
                Info: TXPMA_X158_Y10_N138          
                Info: PIN_AM4                      
            Info: Central Channel 1
                Info: PIN_AL2                      
                Info: RXPMA_X158_Y13_N137          
                Info: HSSIPLL_X158_Y13_N135        
                Info: CLOCKDIVIDER_X158_Y13_N136   
                Info: TXPMA_X158_Y13_N138          
                Info: PIN_AK4                      
            Info: Regular Channel 2
                Info: PIN_AJ2                      
                Info: RXPMA_X158_Y16_N137          
                Info: RXPCS_X158_Y16_N139          
                Info: HSSIPLL_X158_Y16_N135        
                Info: CLOCKDIVIDER_X158_Y16_N136   
                Info: TXPCS_X158_Y16_N140          
                Info: TXPMA_X158_Y16_N138          
                Info: PIN_AH4                      
            Info: Regular Channel 3
                Info: PIN_AG2                      
                Info: RXPMA_X158_Y19_N137          
                Info: RXPCS_X158_Y19_N139          
                Info: HSSIPLL_X158_Y19_N135        
                Info: CLOCKDIVIDER_X158_Y19_N136   
                Info: TXPCS_X158_Y19_N140          
                Info: TXPMA_X158_Y19_N138          
                Info: PIN_AF4                      
        Info: Atoms placed to IOBANK_QR1
            Info: CMU_X158_Y41_N139            
            Info: Regular Channel 0
                Info: PIN_AE2                      
                Info: RXPMA_X158_Y35_N137          
                Info: RXPCS_X158_Y35_N139          
                Info: HSSIPLL_X158_Y35_N135        
                Info: CLOCKDIVIDER_X158_Y35_N136   
                Info: TXPCS_X158_Y35_N140          
                Info: TXPMA_X158_Y35_N138          
                Info: PIN_AD4                      
            Info: Regular Channel 1
                Info: PIN_AC2                      
                Info: RXPMA_X158_Y38_N137          
                Info: RXPCS_X158_Y38_N139          
                Info: HSSIPLL_X158_Y38_N135        
                Info: CLOCKDIVIDER_X158_Y38_N136   
                Info: TXPCS_X158_Y38_N140          
                Info: TXPMA_X158_Y38_N138          
                Info: PIN_AB4                      
            Info: Central Channel 0
                Info: PIN_AA2                      
                Info: RXPMA_X158_Y41_N137          
                Info: HSSIPLL_X158_Y41_N135        
                Info: CLOCKDIVIDER_X158_Y41_N136   
                Info: TXPMA_X158_Y41_N138          
                Info: PIN_Y4                       
            Info: Central Channel 1
                Info: PIN_W2                       
                Info: RXPMA_X158_Y44_N137          
                Info: HSSIPLL_X158_Y44_N135        
                Info: CLOCKDIVIDER_X158_Y44_N136   
                Info: TXPMA_X158_Y44_N138          
                Info: PIN_V4                       
            Info: Regular Channel 2
                Info: PIN_U2                       
                Info: RXPMA_X158_Y47_N137          
                Info: RXPCS_X158_Y47_N139          
                Info: HSSIPLL_X158_Y47_N135        
                Info: CLOCKDIVIDER_X158_Y47_N136   
                Info: TXPCS_X158_Y47_N140          
                Info: TXPMA_X158_Y47_N138          
                Info: PIN_T4                       
            Info: Regular Channel 3
                Info: PIN_R2                       
                Info: RXPMA_X158_Y50_N137          
                Info: RXPCS_X158_Y50_N139          
                Info: HSSIPLL_X158_Y50_N135        
                Info: CLOCKDIVIDER_X158_Y50_N136   
                Info: TXPCS_X158_Y50_N140          
                Info: TXPMA_X158_Y50_N138          
                Info: PIN_P4                       
        Info: Atoms placed to IOBANK_QR2
            Info: CMU_X158_Y66_N139            
            Info: Regular Channel 0
                Info: PIN_N2                       
                Info: RXPMA_X158_Y60_N137          
                Info: RXPCS_X158_Y60_N139          
                Info: HSSIPLL_X158_Y60_N135        
                Info: CLOCKDIVIDER_X158_Y60_N136   
                Info: TXPCS_X158_Y60_N140          
                Info: TXPMA_X158_Y60_N138          
                Info: PIN_M4                       
            Info: Regular Channel 1
                Info: PIN_L2                       
                Info: RXPMA_X158_Y63_N137          
                Info: RXPCS_X158_Y63_N139          
                Info: HSSIPLL_X158_Y63_N135        
                Info: CLOCKDIVIDER_X158_Y63_N136   
                Info: TXPCS_X158_Y63_N140          
                Info: TXPMA_X158_Y63_N138          
                Info: PIN_K4                       
            Info: Central Channel 0
                Info: PIN_J2                       
                Info: RXPMA_X158_Y66_N137          
                Info: HSSIPLL_X158_Y66_N135        
                Info: CLOCKDIVIDER_X158_Y66_N136   
                Info: TXPMA_X158_Y66_N138          
                Info: PIN_H4                       
            Info: Central Channel 1
                Info: PIN_G2                       
                Info: RXPMA_X158_Y69_N137          
                Info: HSSIPLL_X158_Y69_N135        
                Info: CLOCKDIVIDER_X158_Y69_N136   
                Info: TXPMA_X158_Y69_N138          
                Info: PIN_F4                       
            Info: Regular Channel 2
                Info: PIN_E2                       
                Info: RXPMA_X158_Y72_N137          
                Info: RXPCS_X158_Y72_N139          
                Info: HSSIPLL_X158_Y72_N135        
                Info: CLOCKDIVIDER_X158_Y72_N136   
                Info: TXPCS_X158_Y72_N140          
                Info: TXPMA_X158_Y72_N138          
                Info: PIN_D4                       
            Info: Regular Channel 3
                Info: PIN_C2                       
                Info: RXPMA_X158_Y75_N137          
                Info: RXPCS_X158_Y75_N139          
                Info: HSSIPLL_X158_Y75_N135        
                Info: CLOCKDIVIDER_X158_Y75_N136   
                Info: TXPCS_X158_Y75_N140          
                Info: TXPMA_X158_Y75_N138          
                Info: PIN_B4                       
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_cal
        Info: set_disable_timing [get_cells -compatibility_mode *|alt_cal_channel[*]] -to q 
        Info: set_disable_timing [get_cells -compatibility_mode *|alt_cal_busy] -to q 
    Info: Entity alt_cal_edge_detect
        Info: set_disable_timing [get_cells -compatibility_mode *pd*_det|alt_edge_det_ff?] -to q 
Info: Reading SDC File: '../../pcie_hip_s4gx_gen2_x4_128.sdc'
Info: Reading SDC File: 'pcie_hip_s4gx_gen2_x4_128_example.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogrefclkpulse} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogrefclkpulse}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|refclkout} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|refclkout}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|coreclkout} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|coreclkout}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogrefclkout[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogrefclkout[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]} -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogfastrefclkout[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogfastrefclkout[0]}
    Info: create_generated_clock -source {core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]} {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 4 -multiply_by 5 -duty_cycle 50.00 -name {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]} {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock} -divide_by 4 -duty_cycle 50.00 -name {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout} {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}
    Info: create_generated_clock -source {refclk~input|o} -duty_cycle 50.00 -name {refclk~input~INSERTED_REFCLK_DIVIDER|clkout} {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll0|clk[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll0|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll1|clk[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll1|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll2|clk[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll2|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll3|clk[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll3|clk[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll1|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll2|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll3|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3|deserclock[0]}
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs1~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs1~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[3] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[6] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[6] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma3~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma3~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma3~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma3~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[3] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs3~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs3~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[1] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[2] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[2] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma1~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma1~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma1~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma1~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[1] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs1~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs1~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs2~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs2~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[2] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[4] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[4] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma2~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma2~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma2~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma2~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[2] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs2~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pcs2~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[0] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[0] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_pcs_rxfound_wire[0] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma0~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma0~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma0~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|transmit_pma0~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_rxdetectvalidout[0] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs3~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pcs3~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLEDPRIORESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLEDPRIORESET }] 20.000
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0|dpclk  to: pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: Cell: core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3  from: deserclock[0]  to: clockout
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pldclk  to: pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk  to: pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK
    Info: Cell: core|reconfig_pll|altpll_component|auto_generated|pll1  from: inclk[0]  to: observablevcoout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 21 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    0.400 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogfastrefclkout[0]
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogrefclkout[0]
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|analogrefclkpulse
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|coreclkout
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|rateswitchbaseclock
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|central_clk_div0|refclkout
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma0|deserclock[0]
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma1|deserclock[0]
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma2|deserclock[0]
    Info:    2.000 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|receive_pma3|deserclock[0]
    Info:    0.400 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll0|clk[0]
    Info:    0.400 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll1|clk[0]
    Info:    0.400 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll2|clk[0]
    Info:    0.400 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|rx_cdr_pll3|clk[0]
    Info:    0.400 core|ep_plus|epmap|serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|tx_pll0|clk[0]
    Info:    8.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout
    Info:   20.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:    8.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]
    Info:   10.000  free_100MHz
    Info:   10.000       refclk
    Info:   10.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_L3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_reconfig_clk_pll:reconfig_pll|altpll:altpll_component|altpcierd_reconfig_clk_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_L3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node refclk~input (placed in PIN AN38 (REFCLK_L0p, GXB_CMURX_L0p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node refclk~input~INSERTED_REFCLK_DIVIDER
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w0_n0_mux_dataout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0~4
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_1~3
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w1_n0_mux_dataout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0~1
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_1~0
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w2_n0_mux_dataout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0~2
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_1~1
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_foc:auto_generated|l3_w3_n0_mux_dataout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_0~3
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|pd_1~2
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128_rs_hip:rs_hip|app_rstn 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[9]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[8]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[7]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[6]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[5]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[4]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[3]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[2]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[1]
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_g741:auto_generated|a_dpfifo_3v31:dpfifo|cntr_78b:wr_ptr|counter_reg_bit[0]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state.DPRIO_WRITE 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|kickstart_ch~0
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel~10
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Selector82~0
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Selector20~0
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|state~46
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Selector30~1
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|Selector72~0
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[0]~6
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel~7
        Info: Destination node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|altpcie_reconfig_4sgx:reconfig|altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1:altpcie_reconfig_4sgx_alt2gxb_reconfig_squ1_component|alt_cal:calibration|alt_cal_channel[0]~8
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node altpcierd_compliance_test:pcie_compliance_test_enable|npor 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|npor_serdes_pll_locked 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 1 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1A does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  33 pins available
        Info: I/O bank number 1C does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  39 pins available
        Info: I/O bank number 2C does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  41 pins available
        Info: I/O bank number 2A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 4C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 4B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 5C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 6C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 7C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number QL11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 18 total pin(s) used --  0 pins available
        Info: I/O bank number QR10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info: Input frequency of fixedclk for the GXB Central Control Unit "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0" must be 125.0 MHz
Info: Clock input frequency of GXB Calibration block atom "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: Input frequency of dpclk for the GXB Central Control Unit "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|pcie_hip_s4gx_gen2_x4_128_plus:ep_plus|pcie_hip_s4gx_gen2_x4_128:epmap|pcie_hip_s4gx_gen2_x4_128_serdes:serdes|pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa:pcie_hip_s4gx_gen2_x4_128_serdes_alt4gxb_svoa_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info: Starting physical synthesis optimizations for speed
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:06
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "rx_in4"
    Warning: Ignored I/O standard assignment to node "rx_in5"
    Warning: Ignored I/O standard assignment to node "rx_in6"
    Warning: Ignored I/O standard assignment to node "rx_in7"
    Warning: Ignored I/O standard assignment to node "tx_out4"
    Warning: Ignored I/O standard assignment to node "tx_out5"
    Warning: Ignored I/O standard assignment to node "tx_out6"
    Warning: Ignored I/O standard assignment to node "tx_out7"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "comp_cycle" is assigned to location or region, but does not exist in design
    Warning: Node "rx_in4" is assigned to location or region, but does not exist in design
    Warning: Node "rx_in5" is assigned to location or region, but does not exist in design
    Warning: Node "rx_in6" is assigned to location or region, but does not exist in design
    Warning: Node "rx_in7" is assigned to location or region, but does not exist in design
    Warning: Node "tx_out4" is assigned to location or region, but does not exist in design
    Warning: Node "tx_out5" is assigned to location or region, but does not exist in design
    Warning: Node "tx_out6" is assigned to location or region, but does not exist in design
    Warning: Node "tx_out7" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:55
Info: Fitter placement preparation operations beginning
Warning: Fitter has implemented the following 53 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[0]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[5]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[6]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[7]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[8]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[9]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[10]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[11]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[12]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[13]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[14]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[15]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[16]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[17]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[18]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[19]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[0]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[5]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[6]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[7]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[8]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[9]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[10]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[11]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[12]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[13]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[14]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[15]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[16]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[17]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[18]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[19]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[45]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[46]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[47]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[0]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[0]"
Info: Fitter has implemented the following 53 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[0]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[5]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[6]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[7]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[8]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[9]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[10]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[11]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[12]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[13]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[14]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[15]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[16]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[17]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[18]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_5e61:auto_generated|a_dpfifo_m141:dpfifo|altsyncram_tud1:FIFOram|q_b[19]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[0]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[5]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[6]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[7]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[8]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[9]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[10]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[11]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[12]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[13]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[14]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[15]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[16]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[17]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[18]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_u941:auto_generated|a_dpfifo_h141:dpfifo|altsyncram_qud1:FIFOram|q_b[19]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[45]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[46]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_3441:auto_generated|a_dpfifo_mr31:dpfifo|altsyncram_sud1:FIFOram|q_b[47]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[0]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[1]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[4]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[2]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[3]"
    Info: Node "pcie_hip_s4gx_gen2_x4_128_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_ie31:auto_generated|a_dpfifo_5631:dpfifo|altsyncram_eod1:FIFOram|q_b[0]"
Info: Fitter placement preparation operations ending: elapsed time is 00:00:12
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:18
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:15
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 1% of the available device resources
    Info: Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X48_Y47 to location X60_Y57
Info: Fitter routing operations ending: elapsed time is 00:00:20
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file /home/shep/projects/ocpi/coregen/pcie_4243_hip_s4gx_gen2_x4_128/pcie_hip_s4gx_gen2_x4_128_examples/chaining_dma/pcie_hip_s4gx_gen2_x4_128_example_chaining_top.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 1014 megabytes
    Info: Processing ended: Wed Apr 20 16:06:54 2011
    Info: Elapsed time: 00:03:25
    Info: Total CPU time (on all processors): 00:03:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/shep/projects/ocpi/coregen/pcie_4243_hip_s4gx_gen2_x4_128/pcie_hip_s4gx_gen2_x4_128_examples/chaining_dma/pcie_hip_s4gx_gen2_x4_128_example_chaining_top.fit.smsg.


