<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1761050289" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/toplevel.dcp">
  <File Type="PA-TCL" Name="toplevel.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="toplevel_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="toplevel_reports.tcl"/>
  <File Type="RDS-RDS" Name="toplevel.vds"/>
  <File Type="RDS-UTIL" Name="toplevel_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="toplevel_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="toplevel.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="toplevel_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="toplevel_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/mem/mem.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/clocknx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/clocknx.v"/>
        <Attr Name="ImportTime" Val="1614694644"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/cpu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/cpu.v"/>
        <Attr Name="ImportTime" Val="1614694658"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/dbgu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/dbgu.v"/>
        <Attr Name="ImportTime" Val="1614694664"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/debouncer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/debouncer.v"/>
        <Attr Name="ImportTime" Val="1614694670"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/mem/hdl/mem_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/prescaler.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/prescaler.v"/>
        <Attr Name="ImportTime" Val="1614694674"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/pulsegen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/pulsegen.v"/>
        <Attr Name="ImportTime" Val="1614694684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/uart_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/uart_tx.v"/>
        <Attr Name="ImportTime" Val="1614694694"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/toplevel.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/src/toplevel.v"/>
        <Attr Name="ImportTime" Val="1727874160"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/scs_src_2024/cpu_src/other/mem_init_start.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="toplevel"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/other/Constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/scs_src_2024/cpu_src/other/Constraints.xdc"/>
        <Attr Name="ImportTime" Val="1485897246"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/toplevel.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="mem_blk_mem_gen_0_0"/>
</GenRun>
