<h1>ProjetoSistemasDigitais_SEL0628</h1>

Repositório utilizado para a hospedagem dos arquivos e codigos utilizados no projeto final da disciplina de Sistemas Digitais (SEL0628) cursada no primeiro semestre de 2023.

<hr>

<h1>Participantes</h1>

André Jacob (13864673) <br>
Gabriela Passos de Andrade (12625142) <br>
Henrique de Oliveira Araujo (13863950) <br>
Marcus Vinicius da Silva (13833150) <br>
Rafael Cunha Bejes Learth (13676367) <br>
Rodrigo Rodrigues (13695362) <br>

<hr>

<h1>Parte 1</h1>
O projeto consiste no desenvolvimento de um Decodificador BCD para Display de 7 Segmentos, com a opção de configurar a saída para um display de ânodo comum ou cátodo comum. Serão apresentados a Tabela Verdade, os Mapas de Karnaugh, as Expressões Booleanas e o Circuito Lógico. <br> <br>
O esquemático (RTL) será implementado utilizando a linguagem de descrição de hardware (HDL) Verilog, com quatro técnicas distintas: Primitivas ou Rede de Ligações, Declarações Concorrentes com Operadores Lógicos, Declarações Concorrentes com Operador Ternário e Declaração Procedural ou Comportamental. <br><br>

O arquivo mais detalhado, com as especificações citadas se encontra em : <br>

[Relatório da Parte 1](https://github.com/RodrigoRCZ/ProjetoSistemasDigitais_SEL0628/tree/main/Parte_1)

<hr>

<h1>Parte 2</h1>
A segunda parte do trabalho consiste no desenvolvimento didático de três contadores compostos pelas estruturas clássicas (síncrona ou assíncrona) de flip-flops tipo D encadeados. Nesse sentido, cada um possui um algoritmo único, a saber: implementação modular para contagem síncrona e para assíncrona, implementação unitária com incremento e declaração procedural. Assim, será apresentado o Diagrama de Estados, a Tabela de Transição de Estados, os Mapas de Karnaugh, as Expressões Booleanas e o Circuito Lógico implementado para a criação de um contador síncrono crescente de década (BCD).<br> <br>

O esquemático (RTL) será implementado utilizando a linguagem de descrição de hardware (HDL) Verilog para implementar os seguintes contadores binários crescentes parametrizáveis de 'width' bits com 'enb', 'rst_s', 'cnt_max' e 'ck':<br> <br>
-Assíncrono, utilizando o Flip-flop Tipo-D descrito anteriormente, com generate e Rede de Ligações<br>
-Síncrono, utilizando o Flip-flop Tipo-D descrito anteriormente, com generate e Rede de Ligações<br>
-Com incremento, utilizando Declaração Procedural ou Comportamental (always if-else)<br>

O arquivo mais detalhado, com as especificações citadas se encontra em : <br>

[Relatório da Parte 2](https://github.com/RodrigoRCZ/ProjetoSistemasDigitais_SEL0628/tree/main/Parte_2)

<hr>

<h1>Parte 3</h1>

[Relatório da Parte 3](https://github.com/RodrigoRCZ/ProjetoSistemasDigitais_SEL0628/tree/main/Parte_3)

<hr>

<h1>Parte 4</h1>

[Relatório da Parte 4](https://github.com/RodrigoRCZ/ProjetoSistemasDigitais_SEL0628/tree/main/Parte_4)
