# 双稳态元件/状态记忆元件

- 上升沿/下降沿触发：三角不带/带反相圈。
- 根据触发方式分类：电平触发——锁存器；边沿触发——触发器。
  锁存器一般通过输入电平信号的改变控制其行为；触发器有专门的Clk信号，在Clk上升沿/下降沿到来时产生行为。
- SR锁存器
- D锁存器
- D触发器
- T触发器
- * JK触发器

# 同步时序逻辑的设计流程
- 需求分析
- 设计状态图/表
- 状态化简
- 状态编码
- 电路设计
- 电路分析：挂起/自启动能力、电路定时分析

## 状态编码
- 次优状态编码原则（**按优先级次序**）：
	1. 次态相同，则现态相邻
	2. 现态相同，则次态相邻
	3. 输出相同，则现态相邻
## **电路设计**
- 列出状态转移表（现态 输入 | 次态 输出）
- 输出函数（输出模块G）：根据状态转移表推导$Output=G(Q,Input)$
- 状态转移函数：根据状态转移表推导$Q^*=T_0(Q,Input)$
- 选择合适的状态记忆元件（“模块M”）
- **根据状态记忆元件的转移方程**（如JK触发器$Q^*=T(Q, J, K)$），设计次态激励模块（模块F），使得$Q^*=T(F(Q,Input))$（即：**将状态转移函数拆成两部分表示**）
- 画出最终电路图

## 电路分析
（是否存在挂起等异常；时序分析等）
### 未用状态分析
- 挂起：进入未用状态且在未用状态之间循环，导致不能正常工作
- 可自启动：**在启动后有限个时钟周期后进入正常工作循环，且没有输出错误**

==**实际解题时对未用状态的处理：**==
- 状态转移表中**未用状态的所有输出应当设为无效（例如全0，视具体问题而定）**（==不能设为任意项！==）
- 状态转移表中**未用状态的次态暂可设为任意项d**，利用任意项来化简次态激励函数
- 分析未用状态在所有输入下的状态转移情况，**若出现挂起现象，则应保留状态转移方程的未化简表达式，取消任意项化简**。
- 经以上处理就可保证电路可自启动。
### 电路定时分析
==**一个时钟周期内依次发生：**==
-  Clk边沿到来->经触发器传输（锁存）延迟（Flip-Flop Propagation Delay）$t_{ffpd}$后更新为现态$Q^*$
	- ->再经组合逻辑电路（次态激励模块）延迟$t_{comb}$后，新的输入稳定堵在触发器输入端
	- 同时，->再经输出模块延迟$t_{outpd}$后输出稳定
	  > 输出在$t_{ffpd}$之后开始变化，因此要**在$t_{ffpd}$之前在输出端采样**，才能得到上次的正确输出结果

时间容限分析：核心是考察自Clk边沿到来起多长时间触发器输入端开始变化、多长时间又能达到稳定。开始变化应当在保持时间之后，达到稳定应在建立时间之前。
- **建立时间容限**=$t_{clk}-t_{ffpd(max)}-t_{comb(max)}-t_{setup}>0$：经锁存延迟、次态激励传输延迟后新状态稳定，且**应当在建立时间开始之前稳定**（否则准备开始采样时触发器还在变化，无法保证采样到的是正确状态！）
- **保持时间容限=$t_{ffpd(min)}+t_{comb(min)}-t_{clk}>0$**：从Clk边沿到来开始，**经触发器、次态激励逻辑的最小延迟之后，触发器的输入端开始变化，而该变化必须在保持时间结束之后**（否则还没采样完触发器又开始改变，无法保证采样到的是正确的现态！）
- $t_{clk}>t_{outpd}$：在一个时钟周期内要留出可供输出端采样的时间（每个时钟周期中除去Clk边沿到来后$t_{outpd}$之外的时间输出端都处于稳定状态，可以采样，但是要注意采样得到的是本时钟周期输入后的结果还是上一周期输入后的结果！）。

### 应用：“序列检测”类电路设计
如果不要求用尽可能少的触发器，则需要检测的序列有多常，就用多少个触发器，**构成位移寄存器**，每次输入并更新寄存器后检测当前寄存器中序列是否符合要求即可。

### 应用：线性反馈移位寄存器
对于给定一个**未知功能的电路，已知其结构或状态转移规则**，可以**画状态图来分析可能的功能、缺陷**。