Fitter report for fifo_mst_top
Tue Jul 14 13:23:02 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. Other Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+-------------------------------------+---------------------------------------------+
; Fitter Status                       ; Successful - Tue Jul 14 13:23:02 2015       ;
; Quartus II 64-Bit Version           ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                       ; fifo_mst_top                                ;
; Top-level Entity Name               ; fifo_mst_top                                ;
; Family                              ; Cyclone V                                   ;
; Device                              ; 5CGTFD5C5F27C7                              ;
; Timing Models                       ; Preliminary                                 ;
; Logic utilization (in ALMs)         ; 234 / 29,080 ( < 1 % )                      ;
; Total registers                     ; 221                                         ;
; Total pins                          ; 49 / 364 ( 13 % )                           ;
; Total virtual pins                  ; 0                                           ;
; Total block memory bits             ; 131,072 / 4,567,040 ( 3 % )                 ;
; Total DSP Blocks                    ; 0 / 150 ( 0 % )                             ;
; Total HSSI RX PCSs                  ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers     ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                           ;
; Total HSSI TX PCSs                  ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers       ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX ATT Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                          ; 0 / 12 ( 0 % )                              ;
; Total DLLs                          ; 0 / 4 ( 0 % )                               ;
+-------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGTFD5C5F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Auto Delay Chains                                                          ; Off                                   ; On                                    ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.54        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  17.9%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; SIWU_N   ; Missing drive strength and slew rate ;
; RD_N     ; Missing drive strength and slew rate ;
; OE_N     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                    ;
+---------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; Node                                        ; Action          ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                  ; Destination Port ; Destination Port Name ;
+---------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                            ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                   ;                  ;                       ;
; tm_rstn~CLKENA0                             ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[0]    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[0]~output                                      ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[0]    ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[1]    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[1]~output                                      ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[1]    ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[2]    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[2]~output                                      ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[2]    ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[3]    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[3]~output                                      ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[3]    ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[0]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[0]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[0]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[1]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[1]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[1]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[2]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[2]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[2]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[3]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[3]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[3]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[4]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[4]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[4]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[5]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[5]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[5]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[6]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[6]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[6]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[7]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[7]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[7]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[8]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[8]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[8]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[9]  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[9]~output                                    ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[9]  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[10] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[10]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[10] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[11] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[11]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[11] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[12] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[12]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[12] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[13] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[13]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[13] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[14] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[14]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[14] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[15] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[15]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[15] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[16] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[16]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[16] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[17] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[17]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[17] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[18] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[18]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[18] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[19] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[19]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[19] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[20] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[20]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[20] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[21] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[21]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[21] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[22] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[22]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[22] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[23] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[23]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[23] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[24] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[24]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[24] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[25] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[25]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[25] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[26] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[26]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[26] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[27] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[27]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[27] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[28] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[28]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[28] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[29] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[29]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[29] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[30] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[30]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[30] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[31] ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[31]~output                                   ; I                ;                       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[31] ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; WR_N~output                                       ; I                ;                       ;
; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                                   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[0]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[1]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[1]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[8]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[8]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[10]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[10]~DUPLICATE  ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[3]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[3]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[5]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[5]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[7]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[7]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[8]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[8]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[1]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[1]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[0]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[1]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[1]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[2]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[2]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[4]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[4]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[5]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[5]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[7]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[7]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[0]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[3]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[3]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[0]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[5]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[5]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[7]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[7]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[8]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[8]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[0]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[1]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[1]~DUPLICATE   ;                  ;                       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[3]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[3]~DUPLICATE   ;                  ;                       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[0]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[0]~DUPLICATE ;                  ;                       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[1]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[1]~DUPLICATE ;                  ;                       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[4]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[4]~DUPLICATE   ;                  ;                       ;
+---------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 755 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 755 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 755     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/SVN/FT600/Project/trunk/fifo_masters/Altera_eval_board/MC600/AL_MC600/fifo_mst_top.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 234 / 29,080        ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 234                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 234 / 29,080        ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 68                  ;       ;
;         [b] ALMs used for LUT logic                         ; 155                 ;       ;
;         [c] ALMs used for registers                         ; 11                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 12 / 29,080         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 12 / 29,080         ; < 1 % ;
;         [a] Due to location constrained logic               ; 9                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ;       ;
;         [c] Due to LAB input limits                         ; 3                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 43 / 2,908          ; 1 %   ;
;     -- Logic LABs                                           ; 43                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 393                 ;       ;
;     -- 7 input functions                                    ; 12                  ;       ;
;     -- 6 input functions                                    ; 41                  ;       ;
;     -- 5 input functions                                    ; 69                  ;       ;
;     -- 4 input functions                                    ; 76                  ;       ;
;     -- <=3 input functions                                  ; 195                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 6                   ;       ;
; Dedicated logic registers                                   ; 184                 ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 157 / 58,160        ; < 1 % ;
;         -- Secondary logic registers                        ; 27 / 58,160         ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 157                 ;       ;
;         -- Routing optimization registers                   ; 27                  ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 49 / 364            ; 13 %  ;
;     -- Clock pins                                           ; 1 / 14              ; 7 %   ;
;     -- Dedicated input pins                                 ; 0 / 23              ; 0 %   ;
; I/O registers                                               ; 37                  ;       ;
;                                                             ;                     ;       ;
; Global signals                                              ; 2                   ;       ;
; M10K blocks                                                 ; 16 / 446            ; 4 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 131,072 / 4,567,040 ; 3 %   ;
; Total block memory implementation bits                      ; 163,840 / 4,567,040 ; 4 %   ;
; Total DSP Blocks                                            ; 0 / 150             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6               ; 0 %   ;
; Global clocks                                               ; 2 / 16              ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88              ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 12              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88              ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88              ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6               ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6               ; 0 %   ;
; Channel PLLs                                                ; 0 / 6               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 6% / 6% / 4%        ;       ;
; Maximum fan-out                                             ; 237                 ;       ;
; Highest non-global fan-out                                  ; 60                  ;       ;
; Total fan-out                                               ; 2857                ;       ;
; Average fan-out                                             ; 3.70                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 234 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 234                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 234 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 68                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 155                   ; 0                              ;
;         [c] ALMs used for registers                         ; 11                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 12 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 12 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 9                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 43 / 2908 ( 1 % )     ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 43                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 393                   ; 0                              ;
;     -- 7 input functions                                    ; 12                    ; 0                              ;
;     -- 6 input functions                                    ; 41                    ; 0                              ;
;     -- 5 input functions                                    ; 69                    ; 0                              ;
;     -- 4 input functions                                    ; 76                    ; 0                              ;
;     -- <=3 input functions                                  ; 195                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 6                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 157 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 27 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 157                   ; 0                              ;
;         -- Routing optimization registers                   ; 27                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 49                    ; 0                              ;
; I/O registers                                               ; 37                    ; 0                              ;
; Total block memory bits                                     ; 131072                ; 0                              ;
; Total block memory implementation bits                      ; 163840                ; 0                              ;
; M10K block                                                  ; 16 / 446 ( 3 % )      ; 0 / 446 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 352 ( 10 % )     ; 0 / 352 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 36                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 36                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 3097                  ; 0                              ;
;     -- Registered Connections                               ; 855                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 72                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 4                     ; 0                              ;
;     -- Output Ports                                         ; 9                     ; 0                              ;
;     -- Bidir Ports                                          ; 36                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK     ; N9    ; 8A       ; 21           ; 61           ; 0            ; 237                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RESET_N ; C23   ; 7A       ; 66           ; 61           ; 34           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RXF_N   ; F18   ; 7A       ; 51           ; 61           ; 17           ; 18                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TXE_N   ; E18   ; 7A       ; 51           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; OE_N       ; D13   ; 7A       ; 32           ; 61           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RD_N       ; E13   ; 7A       ; 32           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SIWU_N     ; F16   ; 7A       ; 40           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WR_N       ; E15   ; 7A       ; 40           ; 61           ; 57           ; yes             ; 0         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_sig  ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sys_led[0] ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sys_led[1] ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sys_led[2] ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sys_led[3] ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+---------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                              ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+---------------------------------------------------+---------------------+
; BE[0]    ; C13   ; 7A       ; 34           ; 61           ; 34           ; 5                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; BE[1]    ; C12   ; 7A       ; 34           ; 61           ; 51           ; 5                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; BE[2]    ; A8    ; 7A       ; 48           ; 61           ; 74           ; 5                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; BE[3]    ; A9    ; 7A       ; 48           ; 61           ; 91           ; 5                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[0]  ; D11   ; 7A       ; 32           ; 61           ; 74           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[10] ; B10   ; 7A       ; 42           ; 61           ; 34           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
; DATA[11] ; A11   ; 7A       ; 42           ; 61           ; 51           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
; DATA[12] ; C20   ; 7A       ; 61           ; 61           ; 34           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
; DATA[13] ; B19   ; 7A       ; 61           ; 61           ; 51           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
; DATA[14] ; B15   ; 7A       ; 50           ; 61           ; 34           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
; DATA[15] ; C15   ; 7A       ; 50           ; 61           ; 51           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
; DATA[16] ; H14   ; 7A       ; 53           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[17] ; H13   ; 7A       ; 53           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[18] ; N12   ; 7A       ; 42           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[19] ; M12   ; 7A       ; 42           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[1]  ; D12   ; 7A       ; 32           ; 61           ; 91           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[20] ; M11   ; 7A       ; 34           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[21] ; L11   ; 7A       ; 34           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[22] ; H18   ; 7A       ; 64           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[23] ; H17   ; 7A       ; 64           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[24] ; L12   ; 7A       ; 50           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[25] ; K11   ; 7A       ; 50           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[26] ; H15   ; 7A       ; 66           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[27] ; J16   ; 7A       ; 66           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[28] ; J12   ; 7A       ; 57           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[29] ; J11   ; 7A       ; 57           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[2]  ; E10   ; 7A       ; 40           ; 61           ; 74           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[30] ; G16   ; 7A       ; 61           ; 61           ; 0            ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[31] ; G17   ; 7A       ; 61           ; 61           ; 17           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[3]  ; E11   ; 7A       ; 40           ; 61           ; 91           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[4]  ; C9    ; 7A       ; 46           ; 61           ; 34           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[5]  ; B9    ; 7A       ; 46           ; 61           ; 51           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[6]  ; D10   ; 7A       ; 44           ; 61           ; 34           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[7]  ; C10   ; 7A       ; 44           ; 61           ; 51           ; 8                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n (inverted) ; -                   ;
; DATA[8]  ; A12   ; 7A       ; 36           ; 61           ; 34           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
; DATA[9]  ; B11   ; 7A       ; 36           ; 61           ; 51           ; 9                     ; 0                  ; no     ; yes             ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+---------------------------------------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 43 / 80 ( 54 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; BE[2]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 310        ; 7A       ; BE[3]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; DATA[11]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ; 332        ; 7A       ; DATA[8]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; debug_sig                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; DATA[5]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B10      ; 320        ; 7A       ; DATA[10]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 334        ; 7A       ; DATA[9]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; DATA[14]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; DATA[13]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; DATA[4]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 318        ; 7A       ; DATA[7]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; BE[1]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 336        ; 7A       ; BE[0]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; DATA[15]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; DATA[12]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESET_N                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; sys_led[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; DATA[6]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 340        ; 7A       ; DATA[0]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 342        ; 7A       ; DATA[1]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 341        ; 7A       ; OE_N                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; sys_led[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; DATA[2]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ; 326        ; 7A       ; DATA[3]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RD_N                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; WR_N                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; TXE_N                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; SIWU_N                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F17      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RXF_N                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; DATA[30]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 281        ; 7A       ; DATA[31]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; DATA[17]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 295        ; 7A       ; DATA[16]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 263        ; 7A       ; DATA[26]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; DATA[23]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H18      ; 271        ; 7A       ; DATA[22]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; DATA[29]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J12      ; 287        ; 7A       ; DATA[28]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; DATA[27]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; sys_led[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; DATA[25]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; sys_led[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; DATA[21]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L12      ; 303        ; 7A       ; DATA[24]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; DATA[20]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M12      ; 321        ; 7A       ; DATA[19]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; CLK                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; DATA[18]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                            ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |fifo_mst_top                                   ; 234.0 (44.2)         ; 233.0 (42.7)                     ; 11.0 (0.0)                                        ; 12.0 (1.5)                       ; 0.0 (0.0)            ; 393 (80)            ; 184 (0)                   ; 37 (37)       ; 131072            ; 16    ; 0          ; 49   ; 0            ; |fifo_mst_top                                                                                                                                                  ;              ;
;    |fifo_ep_mst:i_fifo_ep_mst_1|                ; 30.3 (30.3)          ; 31.3 (31.3)                      ; 3.1 (3.1)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 51 (51)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_ep_mst:i_fifo_ep_mst_1                                                                                                                      ;              ;
;    |fifo_ep_mst:i_fifo_ep_mst_2|                ; 26.0 (26.0)          ; 24.3 (24.3)                      ; 0.8 (0.8)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 40 (40)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_ep_mst:i_fifo_ep_mst_2                                                                                                                      ;              ;
;    |fifo_ep_mst:i_fifo_ep_mst_3|                ; 28.2 (28.2)          ; 26.8 (26.8)                      ; 0.9 (0.9)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 42 (42)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_ep_mst:i_fifo_ep_mst_3                                                                                                                      ;              ;
;    |fifo_ep_mst:i_fifo_ep_mst_4|                ; 25.9 (25.9)          ; 26.8 (26.8)                      ; 3.2 (3.2)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 42 (42)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_ep_mst:i_fifo_ep_mst_4                                                                                                                      ;              ;
;    |fifo_mst_arb:i_fifo_mst_arb|                ; 20.9 (20.9)          ; 22.3 (22.3)                      ; 1.7 (1.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_arb:i_fifo_mst_arb                                                                                                                      ;              ;
;    |fifo_mst_dpath:i_fifo_mst_dpath|            ; 19.5 (19.5)          ; 19.7 (19.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_dpath:i_fifo_mst_dpath                                                                                                                  ;              ;
;    |fifo_mst_fsm:i_fifo_mst_fsm|                ; 36.1 (36.1)          ; 36.7 (36.7)                      ; 1.6 (1.6)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_fsm:i_fifo_mst_fsm                                                                                                                      ;              ;
;    |fifo_mst_ram:i_fifo_mst_ram|                ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_ram:i_fifo_mst_ram                                                                                                                      ;              ;
;       |MEM_SP_xKx32:i_MEM_SP_xKx32|             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32                                                                                          ;              ;
;          |C5_SP_4Kx32:i_C5_SP_4Kx32|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32                                                                ;              ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component                                ;              ;
;                |altsyncram_tun1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fifo_mst_top|fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated ;              ;
;    |timer_cntr:i_startup_timer|                 ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fifo_mst_top|timer_cntr:i_startup_timer                                                                                                                       ;              ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; WR_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; SIWU_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; RD_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; OE_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; debug_sig  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sys_led[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sys_led[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sys_led[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sys_led[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[0]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[1]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[2]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[3]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[4]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[5]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[6]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[7]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[8]    ; Bidir    ; -- ; (0)  ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[9]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[10]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[11]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[12]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[13]   ; Bidir    ; -- ; (0)  ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[14]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[15]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[16]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[17]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[18]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[19]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[20]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[21]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[22]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[23]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[24]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[25]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[26]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[27]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[28]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[29]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[30]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[31]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[0]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[1]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[2]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[3]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; TXE_N      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RXF_N      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DATA[0]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; DATA[1]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; DATA[2]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
; DATA[3]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a2  ; 0                 ; 0       ;
; DATA[4]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
; DATA[5]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a4  ; 1                 ; 0       ;
; DATA[6]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
; DATA[7]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a6  ; 1                 ; 0       ;
; DATA[8]                                                                                                                                                               ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - DATA[8]~_wirecell                                                                                                                                              ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
; DATA[9]                                                                                                                                                               ;                   ;         ;
;      - DATA[9]~_wirecell                                                                                                                                              ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a8  ; 1                 ; 0       ;
; DATA[10]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - DATA[10]~_wirecell                                                                                                                                             ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
; DATA[11]                                                                                                                                                              ;                   ;         ;
;      - DATA[11]~_wirecell                                                                                                                                             ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
; DATA[12]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - DATA[12]~_wirecell                                                                                                                                             ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 1                 ; 0       ;
; DATA[13]                                                                                                                                                              ;                   ;         ;
;      - DATA[13]~_wirecell                                                                                                                                             ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a12 ; 0                 ; 0       ;
; DATA[14]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - DATA[14]~_wirecell                                                                                                                                             ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 1                 ; 0       ;
; DATA[15]                                                                                                                                                              ;                   ;         ;
;      - DATA[15]~_wirecell                                                                                                                                             ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a14 ; 0                 ; 0       ;
; DATA[16]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
; DATA[17]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a16 ; 0                 ; 0       ;
; DATA[18]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
; DATA[19]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a18 ; 0                 ; 0       ;
; DATA[20]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; DATA[21]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; DATA[22]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
; DATA[23]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a22 ; 0                 ; 0       ;
; DATA[24]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
; DATA[25]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a24 ; 0                 ; 0       ;
; DATA[26]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 1                 ; 0       ;
; DATA[27]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a26 ; 0                 ; 0       ;
; DATA[28]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
; DATA[29]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a28 ; 0                 ; 0       ;
; DATA[30]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 0                 ; 0       ;
; DATA[31]                                                                                                                                                              ;                   ;         ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
;      - fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ram_block1a30 ; 1                 ; 0       ;
; BE[0]                                                                                                                                                                 ;                   ;         ;
;      - fifo_ep_mst:i_fifo_ep_mst_4|last_be[0]                                                                                                                         ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_2|last_be[0]                                                                                                                         ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_1|last_be[0]                                                                                                                         ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_3|last_be[0]                                                                                                                         ; 0                 ; 0       ;
;      - comb~0                                                                                                                                                         ; 0                 ; 0       ;
; BE[1]                                                                                                                                                                 ;                   ;         ;
;      - fifo_ep_mst:i_fifo_ep_mst_1|last_be[1]                                                                                                                         ; 1                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_3|last_be[1]                                                                                                                         ; 1                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_2|last_be[1]                                                                                                                         ; 1                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_4|last_be[1]                                                                                                                         ; 1                 ; 0       ;
;      - comb~2                                                                                                                                                         ; 1                 ; 0       ;
; BE[2]                                                                                                                                                                 ;                   ;         ;
;      - fifo_ep_mst:i_fifo_ep_mst_1|last_be[2]                                                                                                                         ; 1                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_3|last_be[2]                                                                                                                         ; 1                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_2|last_be[2]                                                                                                                         ; 1                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_4|last_be[2]                                                                                                                         ; 1                 ; 0       ;
;      - comb~1                                                                                                                                                         ; 1                 ; 0       ;
; BE[3]                                                                                                                                                                 ;                   ;         ;
;      - fifo_ep_mst:i_fifo_ep_mst_1|last_be[3]                                                                                                                         ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_3|last_be[3]                                                                                                                         ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_2|last_be[3]                                                                                                                         ; 0                 ; 0       ;
;      - comb~3                                                                                                                                                         ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_4|last_be[3]~feeder                                                                                                                  ; 0                 ; 0       ;
; TXE_N                                                                                                                                                                 ;                   ;         ;
;      - debug_sig~output                                                                                                                                               ; 0                 ; 0       ;
; RESET_N                                                                                                                                                               ;                   ;         ;
;      - timer_cntr:i_startup_timer|cntr[0]                                                                                                                             ; 0                 ; 0       ;
;      - timer_cntr:i_startup_timer|cntr[1]                                                                                                                             ; 0                 ; 0       ;
;      - timer_cntr:i_startup_timer|cntr[2]                                                                                                                             ; 0                 ; 0       ;
;      - tm_rstn                                                                                                                                                        ; 0                 ; 0       ;
; RXF_N                                                                                                                                                                 ;                   ;         ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|Selector1~2                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|Selector6~2                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|Selector6~3                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|Selector6~5                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|Selector6~7                                                                                                                        ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_1|mm_wr_en                                                                                                                           ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_2|mm_wr_en                                                                                                                           ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_3|mm_wr_en                                                                                                                           ; 0                 ; 0       ;
;      - fifo_ep_mst:i_fifo_ep_mst_4|mm_wr_en                                                                                                                           ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|Selector1~0                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~4                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~6                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~7                                                                                                                        ; 0                 ; 0       ;
;      - fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[4]~0                                                                                                                      ; 0                 ; 0       ;
;      - comb~0                                                                                                                                                         ; 0                 ; 0       ;
;      - comb~1                                                                                                                                                         ; 0                 ; 0       ;
;      - comb~2                                                                                                                                                         ; 0                 ; 0       ;
;      - comb~3                                                                                                                                                         ; 0                 ; 0       ;
; CLK                                                                                                                                                                   ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+----------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                            ; PIN_N9               ; 237     ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; RESET_N                                                        ; PIN_C23              ; 4       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_1|always1~0                          ; LABCELL_X41_Y60_N36  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_rd_ptr                          ; LABCELL_X40_Y60_N54  ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_1|mm_wr_en                           ; LABCELL_X41_Y60_N51  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[6]~0                        ; LABCELL_X40_Y60_N57  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_2|always1~0                          ; MLABCELL_X42_Y58_N36 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_rd_ptr                          ; LABCELL_X43_Y59_N45  ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_2|mm_wr_en                           ; LABCELL_X45_Y59_N36  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[7]~0                        ; LABCELL_X43_Y59_N39  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_3|always1~0                          ; LABCELL_X41_Y57_N39  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_rd_ptr                          ; MLABCELL_X42_Y59_N21 ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_3|mm_wr_en                           ; MLABCELL_X42_Y59_N27 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[7]~0                        ; MLABCELL_X42_Y57_N45 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_4|always1~0                          ; LABCELL_X43_Y60_N57  ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_rd_ptr                          ; LABCELL_X45_Y60_N12  ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_4|mm_wr_en                           ; MLABCELL_X50_Y60_N48 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[7]~0                        ; LABCELL_X46_Y60_N36  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_mst_arb:i_fifo_mst_arb|always1~0                          ; LABCELL_X46_Y58_N45  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_mst_arb:i_fifo_mst_arb|grant                              ; FF_X46_Y58_N17       ; 60      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_mst_arb:i_fifo_mst_arb|oep_mst_st_r[2]~0                  ; LABCELL_X46_Y59_N33  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[4]~0                      ; LABCELL_X40_Y58_N42  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[7]                          ; FF_X40_Y59_N38       ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_mst_fsm:i_fifo_mst_fsm|load_crptr~0                       ; LABCELL_X40_Y58_N48  ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; fifo_mst_fsm:i_fifo_mst_fsm|mem_cs~4                           ; LABCELL_X45_Y59_N12  ; 17      ; Clock enable, Read enable ; no     ; --                   ; --               ; --                        ;
; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n                         ; FF_X41_Y59_N8        ; 28      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n                         ; FF_X40_Y59_N52       ; 8       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|comb~0 ; LABCELL_X45_Y59_N6   ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; tm_rstn                                                        ; LABCELL_X28_Y60_N57  ; 218     ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK15           ; --                        ;
+----------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                   ;
+---------+---------------------+---------+----------------------+------------------+---------------------------+
; Name    ; Location            ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+---------------------+---------+----------------------+------------------+---------------------------+
; CLK     ; PIN_N9              ; 237     ; Global Clock         ; GCLK12           ; --                        ;
; tm_rstn ; LABCELL_X28_Y60_N57 ; 218     ; Global Clock         ; GCLK15           ; --                        ;
+---------+---------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; fifo_mst_arb:i_fifo_mst_arb|grant                                                                                                                        ; 60      ;
; fifo_mst_fsm:i_fifo_mst_fsm|Equal0~1                                                                                                                     ; 40      ;
; Equal3~0                                                                                                                                                 ; 34      ;
; fifo_mst_fsm:i_fifo_mst_fsm|mem_cs~4                                                                                                                     ; 33      ;
; Equal1~0                                                                                                                                                 ; 33      ;
; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n                                                                                                                   ; 28      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]                                                                                                                    ; 28      ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[1]~DUPLICATE                                                                                                        ; 26      ;
; Equal0~0                                                                                                                                                 ; 24      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[1]                                                                                                                    ; 20      ;
; RXF_N~input                                                                                                                                              ; 18      ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_rd_ptr                                                                                                                    ; 18      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[6]                                                                                                                    ; 18      ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[7]~0                                                                                                                  ; 17      ;
; all_ram_adr[11]                                                                                                                                          ; 16      ;
; all_ram_adr[10]                                                                                                                                          ; 16      ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|comb~0                                                                                           ; 16      ;
; fifo_mst_arb:i_fifo_mst_arb|oep_mst_st_r[2]~0                                                                                                            ; 16      ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_rd_ptr                                                                                                                    ; 16      ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_rd_ptr                                                                                                                    ; 16      ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_rd_ptr                                                                                                                    ; 16      ;
; all_ram_adr[0]~46                                                                                                                                        ; 16      ;
; all_ram_adr[1]~42                                                                                                                                        ; 16      ;
; all_ram_adr[2]~38                                                                                                                                        ; 16      ;
; all_ram_adr[3]~34                                                                                                                                        ; 16      ;
; all_ram_adr[4]~30                                                                                                                                        ; 16      ;
; all_ram_adr[5]~26                                                                                                                                        ; 16      ;
; all_ram_adr[6]~22                                                                                                                                        ; 16      ;
; all_ram_adr[7]~18                                                                                                                                        ; 16      ;
; all_ram_adr[8]~14                                                                                                                                        ; 16      ;
; all_ram_adr[9]~10                                                                                                                                        ; 16      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[4]~DUPLICATE                                                                                                          ; 15      ;
; fifo_mst_arb:i_fifo_mst_arb|always1~0                                                                                                                    ; 15      ;
; fifo_mst_arb:i_fifo_mst_arb|m_rd_wr                                                                                                                      ; 15      ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[7]~0                                                                                                                  ; 15      ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[7]~0                                                                                                                  ; 15      ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[6]~0                                                                                                                  ; 15      ;
; fifo_ep_mst:i_fifo_ep_mst_4|always1~0                                                                                                                    ; 14      ;
; fifo_ep_mst:i_fifo_ep_mst_3|always1~0                                                                                                                    ; 13      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[3]                                                                                                                    ; 13      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[2]                                                                                                                    ; 13      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[0]                                                                                                                    ; 13      ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[0]                                                                                                                  ; 13      ;
; fifo_mst_fsm:i_fifo_mst_fsm|load_crptr~0                                                                                                                 ; 12      ;
; fifo_ep_mst:i_fifo_ep_mst_2|always1~0                                                                                                                    ; 12      ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[7]                                                                                                                    ; 12      ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[4]~0                                                                                                                ; 11      ;
; fifo_ep_mst:i_fifo_ep_mst_1|always1~0                                                                                                                    ; 11      ;
; DATA[15]~input                                                                                                                                           ; 9       ;
; DATA[14]~input                                                                                                                                           ; 9       ;
; DATA[13]~input                                                                                                                                           ; 9       ;
; DATA[12]~input                                                                                                                                           ; 9       ;
; DATA[11]~input                                                                                                                                           ; 9       ;
; DATA[10]~input                                                                                                                                           ; 9       ;
; DATA[9]~input                                                                                                                                            ; 9       ;
; DATA[8]~input                                                                                                                                            ; 9       ;
; Equal2~0                                                                                                                                                 ; 9       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[7]                                                                                                                  ; 9       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[5]                                                                                                                  ; 9       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[8]                                                                                                                  ; 9       ;
; DATA[31]~input                                                                                                                                           ; 8       ;
; DATA[30]~input                                                                                                                                           ; 8       ;
; DATA[29]~input                                                                                                                                           ; 8       ;
; DATA[28]~input                                                                                                                                           ; 8       ;
; DATA[27]~input                                                                                                                                           ; 8       ;
; DATA[26]~input                                                                                                                                           ; 8       ;
; DATA[25]~input                                                                                                                                           ; 8       ;
; DATA[24]~input                                                                                                                                           ; 8       ;
; DATA[23]~input                                                                                                                                           ; 8       ;
; DATA[22]~input                                                                                                                                           ; 8       ;
; DATA[21]~input                                                                                                                                           ; 8       ;
; DATA[20]~input                                                                                                                                           ; 8       ;
; DATA[19]~input                                                                                                                                           ; 8       ;
; DATA[18]~input                                                                                                                                           ; 8       ;
; DATA[17]~input                                                                                                                                           ; 8       ;
; DATA[16]~input                                                                                                                                           ; 8       ;
; DATA[7]~input                                                                                                                                            ; 8       ;
; DATA[6]~input                                                                                                                                            ; 8       ;
; DATA[5]~input                                                                                                                                            ; 8       ;
; DATA[4]~input                                                                                                                                            ; 8       ;
; DATA[3]~input                                                                                                                                            ; 8       ;
; DATA[2]~input                                                                                                                                            ; 8       ;
; DATA[1]~input                                                                                                                                            ; 8       ;
; DATA[0]~input                                                                                                                                            ; 8       ;
; fifo_mst_arb:i_fifo_mst_arb|always1~2                                                                                                                    ; 8       ;
; fifo_mst_fsm:i_fifo_mst_fsm|tp_dt_oe_n                                                                                                                   ; 8       ;
; Equal0~1                                                                                                                                                 ; 8       ;
; fifo_ep_mst:i_fifo_ep_mst_4|fifo_empty~0                                                                                                                 ; 8       ;
; fifo_ep_mst:i_fifo_ep_mst_3|fifo_empty~0                                                                                                                 ; 8       ;
; fifo_ep_mst:i_fifo_ep_mst_2|fifo_empty~0                                                                                                                 ; 8       ;
; fifo_ep_mst:i_fifo_ep_mst_1|fifo_empty~0                                                                                                                 ; 8       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[1]                                                                                                                  ; 8       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[3]~0                                                                                                            ; 7       ;
; fifo_mst_fsm:i_fifo_mst_fsm|u_rd_ptr~0                                                                                                                   ; 7       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[4]                                                                                                                  ; 7       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[2]                                                                                                                  ; 7       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[3]                                                                                                                  ; 7       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[10]                                                                                                                 ; 7       ;
; ld_2_empty_all                                                                                                                                           ; 6       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[2]                                                                                                                  ; 6       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[9]                                                                                                                  ; 6       ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[6]                                                                                                                  ; 6       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[0]~DUPLICATE                                                                                                        ; 5       ;
; BE[3]~input                                                                                                                                              ; 5       ;
; BE[2]~input                                                                                                                                              ; 5       ;
; BE[1]~input                                                                                                                                              ; 5       ;
; BE[0]~input                                                                                                                                              ; 5       ;
; comb~3                                                                                                                                                   ; 5       ;
; comb~2                                                                                                                                                   ; 5       ;
; comb~1                                                                                                                                                   ; 5       ;
; comb~0                                                                                                                                                   ; 5       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[1]                                                                                                              ; 5       ;
; fifo_mst_arb:i_fifo_mst_arb|always0~2                                                                                                                    ; 5       ;
; fifo_ep_mst:i_fifo_ep_mst_4|mm_wr_en                                                                                                                     ; 5       ;
; fifo_ep_mst:i_fifo_ep_mst_3|mm_wr_en                                                                                                                     ; 5       ;
; fifo_ep_mst:i_fifo_ep_mst_2|mm_wr_en                                                                                                                     ; 5       ;
; fifo_ep_mst:i_fifo_ep_mst_1|mm_wr_en                                                                                                                     ; 5       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~0                                                                                                                  ; 5       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[10]                                                                                                                   ; 5       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[10]                                                                                                                   ; 5       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[10]                                                                                                                   ; 5       ;
; RESET_N~input                                                                                                                                            ; 4       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[8]~1                                                                                                            ; 4       ;
; fifo_mst_arb:i_fifo_mst_arb|always0~6                                                                                                                    ; 4       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[8]                                                                                                              ; 4       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[2]                                                                                                              ; 4       ;
; fifo_mst_arb:i_fifo_mst_arb|always0~4                                                                                                                    ; 4       ;
; fifo_mst_arb:i_fifo_mst_arb|always0~3                                                                                                                    ; 4       ;
; fifo_mst_arb:i_fifo_mst_arb|always0~0                                                                                                                    ; 4       ;
; fifo_mst_fsm:i_fifo_mst_fsm|u_rd_ptr~1                                                                                                                   ; 4       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[7]~1                                                                                                                  ; 4       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[7]~0                                                                                                                  ; 4       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[7]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[5]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[8]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[2]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[10]                                                                                                                   ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[7]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[5]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[8]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[2]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[1]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[10]                                                                                                                   ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[7]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[5]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[8]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[2]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[0]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[3]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[10]                                                                                                                   ; 4       ;
; tm_rstn                                                                                                                                                  ; 4       ;
; timer_cntr:i_startup_timer|cntr[2]                                                                                                                       ; 4       ;
; timer_cntr:i_startup_timer|cntr[1]                                                                                                                       ; 4       ;
; timer_cntr:i_startup_timer|cntr[0]                                                                                                                       ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[7]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[5]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[8]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[2]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[0]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[3]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[1]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[10]                                                                                                                   ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~37                                                                                                                      ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~33                                                                                                                      ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~29                                                                                                                      ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~25                                                                                                                      ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~21                                                                                                                      ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~17                                                                                                                      ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~13                                                                                                                      ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~9                                                                                                                       ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~5                                                                                                                       ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~1                                                                                                                       ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[2]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[3]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[1]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[8]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[3]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[2]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[0]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[1]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[7]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[4]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[5]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[9]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[2]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[6]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[3]                                                                                                                    ; 4       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[0]~DUPLICATE                                                                                                          ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[3]~DUPLICATE                                                                                                          ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[0]~DUPLICATE                                                                                                          ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[10]~DUPLICATE                                                                                                         ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[7]                                                                                                              ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|always0~5                                                                                                                    ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num_nxt[1]~0                                                                                                            ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[4]                                                                                                              ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[3]                                                                                                              ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|always0~1                                                                                                                    ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[5]                                                                                                              ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[6]                                                                                                              ; 3       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[3]~8                                                                                                                  ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_4|fifo_full~0                                                                                                                  ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|fifo_full~0                                                                                                                  ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_2|fifo_full~0                                                                                                                  ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_1|fifo_full~0                                                                                                                  ; 3       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~10                                                                                                                 ; 3       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~3                                                                                                                  ; 3       ;
; ld_2_full_all                                                                                                                                            ; 3       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector7~0                                                                                                                  ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[1]                                                                                                                  ; 3       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~1                                                                                                                  ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[3]                                                                                                                    ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[1]                                                                                                                    ; 3       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~12                                                                                                                 ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_mst_st_r[4]                                                                                                              ; 3       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_slv_st_r[4]                                                                                                              ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~33                                                                                                                      ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~29                                                                                                                      ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~17                                                                                                                      ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~17                                                                                                                      ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~33                                                                                                                      ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~29                                                                                                                      ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[5]                                                                                                                    ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[2]                                                                                                                    ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[1]                                                                                                                    ; 3       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[0]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[1]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[7]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[5]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[8]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[7]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[4]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[0]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[7]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[5]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[8]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[3]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[8]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[0]~DUPLICATE                                                                                                          ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[1]~DUPLICATE                                                                                                          ; 2       ;
; ep_rd_ptr[7]                                                                                                                                             ; 2       ;
; ep_rd_ptr[4]                                                                                                                                             ; 2       ;
; ep_rd_ptr[5]                                                                                                                                             ; 2       ;
; ep_rd_ptr[9]                                                                                                                                             ; 2       ;
; ep_rd_ptr[8]                                                                                                                                             ; 2       ;
; ep_rd_ptr[2]                                                                                                                                             ; 2       ;
; ep_rd_ptr[6]                                                                                                                                             ; 2       ;
; ep_rd_ptr[3]                                                                                                                                             ; 2       ;
; ep_rd_ptr[1]                                                                                                                                             ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num_nxt[0]~3                                                                                                            ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|WideOr0                                                                                                                      ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num_nxt[1]~1                                                                                                            ; 2       ;
; ep_rd_ptr[0]                                                                                                                                             ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector5~1                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector4~0                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~14                                                                                                                 ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~3                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector3~1                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Equal0~0                                                                                                                     ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector7~3                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector5~0                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~9                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~6                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~4                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~2                                                                                                                  ; 2       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~2                                                                                                                  ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|WideNor2~3                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|WideNor2~1                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|WideNor2~3                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|WideNor2~1                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[0]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|WideNor2~3                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|WideNor2~1                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[1]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|WideNor2~3                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|WideNor2~1                                                                                                                   ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_mst_st_r[4]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_slv_st_r[4]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_slv_st_r[2]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_mst_st_r[2]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_slv_st_r[2]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_mst_st_r[2]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_mst_st_r[3]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_slv_st_r[3]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_mst_st_r[3]                                                                                                              ; 2       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_slv_st_r[3]                                                                                                              ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~41                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~33                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~25                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~17                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~41                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~37                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~33                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~21                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~17                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~5                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~41                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~33                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~25                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~9                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~25                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~17                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~5                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~1                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~41                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~37                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~25                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~21                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~13                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~9                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~5                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~1                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~41                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~37                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~33                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~29                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~25                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~21                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~13                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~9                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~5                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~1                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~41                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~37                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~25                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~21                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~17                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~13                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~9                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~5                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~1                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~41                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~37                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~33                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~29                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~25                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~21                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~17                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~13                                                                                                                      ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~9                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~5                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~1                                                                                                                       ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[7]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[5]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[8]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[7]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[4]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[0]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[7]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[5]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[8]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[3]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[8]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[0]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[1]                                                                                                                    ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[10]                                                                                                                   ; 2       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[3]~DUPLICATE                                                                                                          ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[1]~DUPLICATE                                                                                                          ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[5]~DUPLICATE                                                                                                          ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[2]~DUPLICATE                                                                                                          ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[1]~DUPLICATE                                                                                                          ; 1       ;
; TXE_N~input                                                                                                                                              ; 1       ;
; DATA[9]~_wirecell                                                                                                                                        ; 1       ;
; DATA[8]~_wirecell                                                                                                                                        ; 1       ;
; DATA[15]~_wirecell                                                                                                                                       ; 1       ;
; DATA[14]~_wirecell                                                                                                                                       ; 1       ;
; DATA[13]~_wirecell                                                                                                                                       ; 1       ;
; DATA[12]~_wirecell                                                                                                                                       ; 1       ;
; DATA[11]~_wirecell                                                                                                                                       ; 1       ;
; DATA[10]~_wirecell                                                                                                                                       ; 1       ;
; ld_2_full_all~2                                                                                                                                          ; 1       ;
; ld_2_full_all~1                                                                                                                                          ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_full~3                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_full~2                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_empty~5                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_empty~4                                                                                                                 ; 1       ;
; ld_2_empty_all~1                                                                                                                                         ; 1       ;
; ld_2_empty_all~0                                                                                                                                         ; 1       ;
; all_ram_adr[9]~9                                                                                                                                         ; 1       ;
; all_ram_adr[8]~8                                                                                                                                         ; 1       ;
; all_ram_adr[7]~7                                                                                                                                         ; 1       ;
; all_ram_adr[6]~6                                                                                                                                         ; 1       ;
; all_ram_adr[5]~5                                                                                                                                         ; 1       ;
; all_ram_adr[4]~4                                                                                                                                         ; 1       ;
; all_ram_adr[3]~3                                                                                                                                         ; 1       ;
; all_ram_adr[2]~2                                                                                                                                         ; 1       ;
; all_ram_adr[1]~1                                                                                                                                         ; 1       ;
; all_ram_adr[0]~0                                                                                                                                         ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|mem_cs~3                                                                                                                     ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|mem_cs~2                                                                                                                     ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|mem_cs~1                                                                                                                     ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|mem_cs~0                                                                                                                     ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be~6                                                                                                                  ; 1       ;
; all_m_wr_be[3]~5                                                                                                                                         ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|last_be[3]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|last_be[3]                                                                                                                   ; 1       ;
; all_m_wr_be[3]~4                                                                                                                                         ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|last_be[3]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|last_be[3]                                                                                                                   ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be~5                                                                                                                  ; 1       ;
; all_m_wr_be[2]~3                                                                                                                                         ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|last_be[2]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|last_be[2]                                                                                                                   ; 1       ;
; all_m_wr_be[2]~2                                                                                                                                         ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|last_be[2]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|last_be[2]                                                                                                                   ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be~4                                                                                                                  ; 1       ;
; all_m_wr_be[1]~1                                                                                                                                         ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|last_be[1]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|last_be[1]                                                                                                                   ; 1       ;
; all_m_wr_be[1]~0                                                                                                                                         ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|last_be[1]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|last_be[1]                                                                                                                   ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be~3                                                                                                                  ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be~2                                                                                                                  ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be~1                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|last_be[0]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|last_be[0]                                                                                                                   ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be~0                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|last_be[0]                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|last_be[0]                                                                                                                   ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~31                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~30                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~29                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~28                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~27                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~26                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~25                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~24                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~23                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~22                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~21                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~20                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~19                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~18                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~17                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~16                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~15                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~14                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~13                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~12                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~11                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~10                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~9                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~8                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~7                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~6                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~5                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~4                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~3                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~2                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~1                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data~0                                                                                                                ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[7]~9                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[8]~8                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[2]~7                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[1]~6                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[4]~5                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[3]~4                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[5]~3                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[6]~2                                                                                                            ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|WideNor0~0                                                                                                                   ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|always1~1                                                                                                                    ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|WideOr1~2                                                                                                                    ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|WideOr1~1                                                                                                                    ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|WideOr1~0                                                                                                                    ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|m_rd_wr_nxt~1                                                                                                                ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|m_rd_wr_nxt~0                                                                                                                ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[3]                                                                                                                 ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[2]                                                                                                                 ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[1]                                                                                                                 ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_be[0]                                                                                                                 ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[31]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[30]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[29]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[28]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[27]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[26]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[25]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[24]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[23]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[22]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[21]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[20]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[19]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[18]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[17]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[16]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[15]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[14]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[13]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[12]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[11]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[10]                                                                                                              ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[9]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[8]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[7]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[6]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[5]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[4]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[3]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[2]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[1]                                                                                                               ; 1       ;
; fifo_mst_dpath:i_fifo_mst_dpath|tp_data[0]                                                                                                               ; 1       ;
; ep_rd_ptr[7]~10                                                                                                                                          ; 1       ;
; ep_rd_ptr[4]~9                                                                                                                                           ; 1       ;
; ep_rd_ptr[5]~8                                                                                                                                           ; 1       ;
; ep_rd_ptr[9]~7                                                                                                                                           ; 1       ;
; ep_rd_ptr[8]~6                                                                                                                                           ; 1       ;
; ep_rd_ptr[2]~5                                                                                                                                           ; 1       ;
; ep_rd_ptr[6]~4                                                                                                                                           ; 1       ;
; ep_rd_ptr[3]~3                                                                                                                                           ; 1       ;
; ep_rd_ptr[1]~2                                                                                                                                           ; 1       ;
; ep_rd_ptr[10]                                                                                                                                            ; 1       ;
; ep_rd_ptr[10]~1                                                                                                                                          ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~11                                                                                                                 ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[7]~10                                                                                                                 ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num_nxt[2]~2                                                                                                            ; 1       ;
; ep_rd_ptr[0]~0                                                                                                                                           ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[3]~9                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~7                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector4~1                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~6                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~5                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]~4                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~13                                                                                                                 ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~12                                                                                                                 ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~11                                                                                                                 ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector1~1                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector1~0                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector3~0                                                                                                                  ; 1       ;
; timer_cntr:i_startup_timer|cntr[2]~2                                                                                                                     ; 1       ;
; timer_cntr:i_startup_timer|cntr[1]~1                                                                                                                     ; 1       ;
; timer_cntr:i_startup_timer|cntr[0]~0                                                                                                                     ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector7~2                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~8                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~7                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector6~5                                                                                                                  ; 1       ;
; ld_2_full_all~0                                                                                                                                          ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_full~1                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_full~0                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_full~3                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_full~2                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_full~1                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_full~0                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_full~4                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_full~3                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_full~2                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_full~1                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_full~0                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_full~4                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_full~3                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_full~2                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_full~1                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_full~0                                                                                                                  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector7~1                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_empty~3                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_empty~2                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_empty~1                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|ld_2_empty~0                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_empty~3                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_empty~2                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_empty~1                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|ld_2_empty~0                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_empty~4                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_empty~3                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_empty~2                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_empty~1                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|ld_2_empty~0                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_empty~3                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_empty~2                                                                                                                 ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_empty~1                                                                                                                 ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[0]                                                                                                                  ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|ld_2_empty~0                                                                                                                 ; 1       ;
; sys_led~3                                                                                                                                                ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|WideNor2~2                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|WideNor2~0                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[0]                                                                                                                    ; 1       ;
; sys_led~2                                                                                                                                                ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|WideNor2~2                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|WideNor2~0                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[3]                                                                                                                    ; 1       ;
; sys_led~1                                                                                                                                                ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|WideNor2~2                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|WideNor2~0                                                                                                                   ; 1       ;
; sys_led~0                                                                                                                                                ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|WideNor2~2                                                                                                                   ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|WideNor2~0                                                                                                                   ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Selector1~2                                                                                                                  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[31] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[30] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[29] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[28] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[27] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[26] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[25] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[24] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[23] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[22] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[21] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[20] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[19] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[18] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[17] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[16] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[15] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[14] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[13] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[12] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[11] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[10] ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[9]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[8]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[7]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[6]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[5]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[4]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[3]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[2]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[1]  ; 1       ;
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|q_a[0]  ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~42                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~41                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~38                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~37                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~34                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~33                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~30                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~29                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~26                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~25                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~22                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~21                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~18                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~17                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~14                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~13                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~10                                                                                                                      ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~9                                                                                                                       ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~5                                                                                                                       ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_slv_st_r[1]                                                                                                              ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|iep_mst_st_r[1]                                                                                                              ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_slv_st_r[1]                                                                                                              ; 1       ;
; fifo_mst_arb:i_fifo_mst_arb|oep_mst_st_r[1]                                                                                                              ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~2                                                                                                                       ; 1       ;
; fifo_mst_fsm:i_fifo_mst_fsm|Add0~1                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~37                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~29                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~21                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~13                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~9                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~5                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add2~1                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~29                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~25                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~13                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~9                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add2~1                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~37                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~29                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~21                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~17                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~13                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~5                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add2~1                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~41                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~37                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~33                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~29                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~21                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~13                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~9                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add2~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|Add0~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_2|Add0~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_3|Add0~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~42                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add0~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~38                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~34                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~30                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~26                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~22                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~18                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~14                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~10                                                                                                                      ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_1|Add1~6                                                                                                                       ; 1       ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[0]                                                                                                                    ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                        ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; fifo_mst_ram:i_fifo_mst_ram|MEM_SP_xKx32:i_MEM_SP_xKx32|C5_SP_4Kx32:i_C5_SP_4Kx32|altsyncram:altsyncram_component|altsyncram_tun1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0          ; None ; M10K_X39_Y57_N0, M10K_X39_Y58_N0, M10K_X44_Y57_N0, M10K_X44_Y58_N0, M10K_X39_Y56_N0, M10K_X44_Y56_N0, M10K_X44_Y60_N0, M10K_X57_Y58_N0, M10K_X57_Y57_N0, M10K_X39_Y59_N0, M10K_X39_Y60_N0, M10K_X62_Y59_N0, M10K_X44_Y59_N0, M10K_X57_Y59_N0, M10K_X57_Y60_N0, M10K_X62_Y60_N0 ; Don't care           ; Don't care      ; New data        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 1,130 / 217,884 ( < 1 % ) ;
; C12 interconnects          ; 10 / 10,080 ( < 1 % )     ;
; C2 interconnects           ; 300 / 87,208 ( < 1 % )    ;
; C4 interconnects           ; 158 / 41,360 ( < 1 % )    ;
; Local interconnects        ; 200 / 58,160 ( < 1 % )    ;
; R14 interconnects          ; 35 / 9,228 ( < 1 % )      ;
; R3 interconnects           ; 366 / 94,896 ( < 1 % )    ;
; R6 interconnects           ; 584 / 194,640 ( < 1 % )   ;
+----------------------------+---------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 21 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )          ;
; Direct links                 ; 119 / 217,884 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 37 / 15,096 ( < 1 % )   ;
; Spine clocks                 ; 2 / 180 ( 1 % )         ;
; Wire stub REs                ; 0 / 11,594 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 49        ; 37           ; 49        ; 0            ; 0            ; 49        ; 49        ; 0            ; 49        ; 49        ; 42           ; 3            ; 0            ; 0            ; 0            ; 42           ; 3            ; 0            ; 0            ; 0            ; 0            ; 3            ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 12           ; 0         ; 49           ; 49           ; 0         ; 0         ; 49           ; 0         ; 0         ; 7            ; 46           ; 49           ; 49           ; 49           ; 7            ; 46           ; 49           ; 49           ; 49           ; 49           ; 46           ; 4            ; 49           ; 49           ; 49           ; 49           ; 49           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; WR_N               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIWU_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RD_N               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OE_N               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_sig          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sys_led[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sys_led[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sys_led[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sys_led[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[0]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[1]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[2]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[3]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[4]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[5]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[6]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[7]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[8]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[9]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[10]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[11]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[12]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[13]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[14]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[15]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[16]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[17]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[18]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[19]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[20]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[21]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[22]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[23]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[24]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[25]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[26]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[27]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[28]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[29]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[30]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[31]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[0]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[1]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[2]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[3]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXE_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXF_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; fifoClk         ; fifoClk              ; 3.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                 ;
+---------------------------------------------+---------------------------------------------+-------------------+
; Source Register                             ; Destination Register                        ; Delay Added in ns ;
+---------------------------------------------+---------------------------------------------+-------------------+
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_be_oe_n      ; 0.555             ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.433             ;
; timer_cntr:i_startup_timer|cntr[0]          ; timer_cntr:i_startup_timer|cntr[1]          ; 0.229             ;
; fifo_mst_arb:i_fifo_mst_arb|not_served_r[1] ; fifo_mst_arb:i_fifo_mst_arb|not_served_r[2] ; 0.214             ;
; timer_cntr:i_startup_timer|cntr[1]          ; timer_cntr:i_startup_timer|cntr[2]          ; 0.200             ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[6]       ; 0.159             ;
; timer_cntr:i_startup_timer|cntr[2]          ; timer_cntr:i_startup_timer|cntr[1]          ; 0.131             ;
; fifo_mst_fsm:i_fifo_mst_fsm|cur_st[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.110             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[7]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[10]      ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[0]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[2]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|wr_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[7]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[10]      ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|wr_ptr[2]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[7]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[10]      ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[0]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|wr_ptr[2]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[10]      ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[10]      ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[9]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[9]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[8]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[8]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[10]      ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[10]    ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[10]      ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[0]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[2]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|wr_ptr[7]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[6]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[6]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[5]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[5]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[4]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[4]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[0]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_4|rd_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[2]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[0]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_1|rd_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[3]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[3]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[2]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[1]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[7]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_3|rd_ptr[0]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[0]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[0]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_ep_mst:i_fifo_ep_mst_2|rd_ptr[2]       ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_arb:i_fifo_mst_arb|t_ep_num[1]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
; fifo_mst_fsm:i_fifo_mst_fsm|c_rd_ptr[2]     ; fifo_mst_fsm:i_fifo_mst_fsm|tp_wr_n         ; 0.056             ;
+---------------------------------------------+---------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CGTFD5C5F27C7 for design "fifo_mst_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLK~inputCLKENA0 with 226 fanout uses global clock CLKCTRL_G12
    Info (11162): tm_rstn~CLKENA0 with 191 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'al_mc600.sdc'
Warning (332070): Port "BE[0]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "BE[0]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "BE[1]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "BE[1]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "BE[2]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "BE[2]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "BE[3]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "BE[3]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[0]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[0]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[10]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[10]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[11]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[11]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[12]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[12]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[13]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[13]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[14]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[14]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[15]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[15]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[16]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[16]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[17]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[17]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[18]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[18]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[19]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[19]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[1]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[1]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[20]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[20]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[21]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[21]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[22]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[22]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[23]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[23]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[24]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[24]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[25]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[25]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[26]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[26]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[27]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[27]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[28]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[28]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[29]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[29]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[2]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[2]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[30]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[30]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[31]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[31]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[3]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[3]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[4]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[4]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[5]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[5]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[6]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[6]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[7]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[7]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[8]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[8]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "DATA[9]" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "DATA[9]" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Warning (332070): Port "WR_N" relative to the rising edge of clock "fifoClk" does not specify a min-fall output delay
Warning (332070): Port "WR_N" relative to the rising edge of clock "fifoClk" does not specify a min-rise output delay
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000      fifoClk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 37 registers into blocks of type I/O output buffer
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X34_Y49 to location X45_Y61
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.47 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGTFD5C5F27C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGTFD5C5F27C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/SVN/FT600/Project/trunk/fifo_masters/Altera_eval_board/MC600/AL_MC600/fifo_mst_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 77 warnings
    Info: Peak virtual memory: 2424 megabytes
    Info: Processing ended: Tue Jul 14 13:23:02 2015
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/SVN/FT600/Project/trunk/fifo_masters/Altera_eval_board/MC600/AL_MC600/fifo_mst_top.fit.smsg.


