<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1732410125">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/TDP.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/TDP.v"/>
        <Attr Name="ImportTime" Val="1732027530"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Accumulator.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/Accumulator.sv"/>
        <Attr Name="ImportTime" Val="1732051364"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/BUF1.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/BUF1.sv"/>
        <Attr Name="ImportTime" Val="1732050470"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/BUF2.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/BUF2.sv"/>
        <Attr Name="ImportTime" Val="1732056452"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Bias_ROM.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/Bias_ROM.sv"/>
        <Attr Name="ImportTime" Val="1732044510"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Comparator.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/Comparator.sv"/>
        <Attr Name="ImportTime" Val="1732042408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FC_Bias_ROM.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/FC_Bias_ROM.sv"/>
        <Attr Name="ImportTime" Val="1732087449"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FC_Controller.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/FC_Controller.sv"/>
        <Attr Name="ImportTime" Val="1732403499"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FC_Layer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/FC_Layer.sv"/>
        <Attr Name="ImportTime" Val="1732269293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FIFO.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/FIFO.sv"/>
        <Attr Name="ImportTime" Val="1732043850"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MAC.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/MAC.sv"/>
        <Attr Name="ImportTime" Val="1732088457"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MaxPooling_ReLU.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/MaxPooling_ReLU.sv"/>
        <Attr Name="ImportTime" Val="1732043140"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Max_finder.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/Max_finder.sv"/>
        <Attr Name="ImportTime" Val="1732408984"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/PE.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/PE.sv"/>
        <Attr Name="ImportTime" Val="1732041056"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/PE_Array.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/PE_Array.sv"/>
        <Attr Name="ImportTime" Val="1732385188"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Sliding_Window.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/Sliding_Window.sv"/>
        <Attr Name="ImportTime" Val="1732087006"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/acc.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/acc.sv"/>
        <Attr Name="ImportTime" Val="1732040404"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/glbl_controller.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/glbl_controller.sv"/>
        <Attr Name="ImportTime" Val="1732403804"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/matmul.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/matmul.sv"/>
        <Attr Name="ImportTime" Val="1732088512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mul.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/mul.sv"/>
        <Attr Name="ImportTime" Val="1731840828"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/single_port_bram.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/single_port_bram.sv"/>
        <Attr Name="ImportTime" Val="1731899916"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MNIST_CNN_FPGA/MNIST_CNN_FPGA.srcs/sources_1/new/top.sv"/>
        <Attr Name="ImportTime" Val="1732409775"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/01_SoC/Zybo-Z7-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Zybo-Z7-Master.xdc"/>
        <Attr Name="ImportTime" Val="1729430812"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
