## 体系结构

`lab1` 设计RV32I五级流水线CPU，给出设计报告

`lab2` verilog+vivado实现RV32I五级流水线CPU

`lab3` cache设计和实现

`lab4` 分支预测设计与实现

`lab5` 学习使用提供的Tomasulo软件模拟器和多Cache一致性软件模拟器