## CPUVerilog


Realização da operação (A + B)/2 em verilog. Arquitetura da CPU contendo: memória, controle, registradores (x, y e z) e ula(apenas soma). Fizemos a entrada hard-coded para teste. Os exemplos estão no próprio código. Foi usado 6 como entrada inicial e 4 como entrada para quando o X realiza a operação load. Fizemos nosso programa ficar em loop. Fazendo essa operação várias vezes. E o nosso contador está imbutido no controle, pois do jeito que fizemos não houve necessidade de criar um arquivo especifico para ele.

  ####  Autores:
-  [Melissa Correa de Mesquita Falcão](https://github.com/mcorreafalcao)
-  [José Gabriel](https://github.com/zegabr)
-  [Lucas Mendonça](https://github.com/LucasMendoncacc)
-  [Alex Sandro](https://github.com/assaj)
-  Rafael
