DDI_CLK_SEL,FUNC_0
DDI_CLK_SEL_MASK,VAR_0
DDI_CLK_SEL_MG,VAR_1
DDI_CLK_SEL_TBT_162,VAR_2
DPLL_ID_ICL_TBTPLL,VAR_3
I915_READ,FUNC_1
ICL_DPCLKA_CFGCR0,VAR_4
ICL_DPCLKA_CFGCR0_DDI_CLK_SEL_MASK,FUNC_2
ICL_DPCLKA_CFGCR0_DDI_CLK_SEL_SHIFT,FUNC_3
ICL_PORT_DPLL_DEFAULT,VAR_5
ICL_PORT_DPLL_MG_PHY,VAR_6
WARN,FUNC_4
WARN_ON,FUNC_5
icl_set_active_port_dpll,FUNC_6
icl_tc_port_to_pll_id,FUNC_7
intel_get_shared_dpll_by_id,FUNC_8
intel_phy_is_combo,FUNC_9
intel_phy_is_tc,FUNC_10
intel_port_to_phy,FUNC_11
intel_port_to_tc,FUNC_12
icelake_get_ddi_pll,FUNC_13
dev_priv,VAR_7
port,VAR_8
pipe_config,VAR_9
phy,VAR_10
port_dpll_id,VAR_11
id,VAR_12
temp,VAR_13
clk_sel,VAR_14
