# 전체적인 설계 방향
UART로 데이터를 입력 받아서 CPU에서 Data처리를 한 후에 Serial Com으로 확인

1. Implementation Sim에서 Done신호가 여러번 나오는 문제
-> Done 신호가 WriteBack Stage에 물려있어서 그런 것 같음 -> 아닌듯
-> 뜯어보니까 MemWrite(Done) 신호가 OpcodeDecoder에서부터 잘못 나오고 있는듯
+ 아예 data도 잘못 처리되어서 나오는거같은데 이거 왜 sim이 콤비가 안나오지
+ OpcodeDecoder 문제 맞는거같고 Combinational Circuit 형태를 좀 바꿔야할듯,
Data가 제대로 안나오는 문제는 그대로임 OpcodeDecoder를 Implementation이후의 파형으로 보고싶은데,
어떻게 해야할지 다른 선배들한테 좀 물어볼까......?
-> register, memory에 있는 negedge 때문에...??
#해결 : inst의 initial문이 문제가 되었음 다른곳에 있는 for문도 수정해야할듯

2. UART 16bit filter 설계
-> 아론아..?
-> 없이 CPU부터 검증해야할지? 

3. UART를 달고 simulation 다시 검증

4. FIFO 필요할듯, 


5. RX가 먹통임 왜이럼?????????????????????????????
-> 시뮬 돌리면 앞에 몇개는 잘 보내다가 뒤에서 문제가 생김
-> 카운터가 밀리는듯??????
-> 내거로 동작 안해서 아론이꺼로 교체하기로....씨발 왜 안되냐

6. DataFilter 검증.

7. 일단....
내가 만든 놈들은 시뮬상으로 데이터가 잘 들어가긴 하는데 CPU 연산 결과가 다름..
-> 대체 왜...?? 같은 값이 들어갔는데???
그래서 학술대회 나갔던 파일들로 InstMem부분만 수정해주니까 에러없이 값이 잘 나오고 있음
-> 우선은 학술대회 나갔던 파일로 진행하는 것으로 하되 내가 만든 것들을 끼워 넣어보자
: 우선은 내 모듈들이 동작 안하는 이유를 알아보자....
DataFilter ?? CPU내부???? 아니면 데이터를 체가는 범위가 다른지 확인->동시 시뮬 분석

#############################################################
8. 완성
결론적으로 가장 큰 문제가 되었던 부분이
: InstMem의 initial문의 합성이 되지 않아 always문으로 변경
: DataFilter의 CPE_En신호가 2clk이 나오게 되어서 UART의 신호들이 2번 읽히게 되었다.
-> 0EB7이 0EFF로 나오는 부분이 있긴한데 INST 정리하면서 뭐가 맞는지 확인하기
-> 이후 코드부분 깔끔하게 수정하고 통 모듈 정리하고 PPT 발표자료 준비 및 논문 준비
-> 검증환경 설정하고 tb수정하고 ppt내용 생각
##############################################################
1. 우선 XDC 파일 수정하고 보드에 얹어보기

2. 학술대회에 나갔던 코드 instMem 수정 후에 Serial Com 검증
-> 왜인지 모르겠는데 하나가 오류 발견, 일단 보드에 올라가지니까 UART 달기

3. 학술대회 파일 우선 수정 및 정리
-> CRC 제거 및 DataFilter 교체

4. 내 모듈과 동시 분석