
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->

- [1. 可屏蔽的中断](#1-可屏蔽的中断)
  - [1.1. 自动屏蔽中断](#11-自动屏蔽中断)
  - [1.2. 当外部中断使用保留的vector时](#12-当外部中断使用保留的vector时)
- [2. 不可屏蔽的中断](#2-不可屏蔽的中断)
  - [2.1. NMI_EN寄存器](#21-nmi_en寄存器)
  - [2.2. LVT LINT1寄存器](#22-lvt-lint1寄存器)

<!-- /code_chunk_output -->

两种情形: maskable(可屏蔽的), 以及non-maskable(不可屏蔽的)

# 1. 可屏蔽的中断

由`Interrupt Controller`(**中断控制器**)管理的**硬件中断**属于**可屏蔽的中断**, 包括:

① 由**8259A PIC控制的外部中断**. 对于Intel处理器, 8259A的INTR引脚接到LINT0接口上

② 在**Local APIC里**产生的中断

③ 在**I/O APIC**里产生的中断

对于**这些中断源**, 可使用下面方法屏蔽

① **清eflags.IF标志位**: 当 `eflags.IF=0` 时, **处理器**将**不响应**这些可屏蔽的中断.

② 在**8259中断控制器**的**IMR(interrupt mask register)寄存器**里对IRQ相应的位**置1**, 将屏蔽对应的中断请求

③ **Local APIC LVT寄存器**和**I/O APIC redirection table寄存器**的mask位进行屏蔽

在Intel中还可对**LVT LINT0屏蔽**达到对**所有8259中断控制器发出的中断**请求屏蔽的需求.

在**8259A中断控制器**中, 对Master和Slave的8259A写入OCW1(operation control word, 即Interrupt mask字)**屏蔽相应的IRQ**.

对于清 `eflags.IF` 标志位, 可使用下面的方法:

① 使用**CLI指令**清 IF 标志位

② 使用**POPF指令**修改`eflags.IF`标志位

③ 使用**IRET指令**修改`eflags.IF`标志位

当使用 CLI 指令和 POPF 指令清IF标志位, 必须有足够权限. 当 `CPL<=eflags.IOPL` 时, IF 标志位允许被修改. 当 `CPL>eflags.IOPL` 时, 使用POPF指令修改IF会被忽略, 而使用 CLI 清IF标志会产生 `#GP` 异常. 关于 IF 标志修改, 更详细参考5.2节.

## 1.1. 自动屏蔽中断

当中断或异常使用**Interrupt\-gate描述符**来获得**中断服务例程时**, 处理器响应中断和异常, 进入ISR(**中断服务例程**). 处理器会**自动清IF标志位**, 在**中断/异常处理程序中屏蔽中断**的请求.

当处理器**从中断/异常处理程序中退出**时, 处理器将**从stack中eflags映射**来恢复原来的IF标志位. 

而对**Trap\-gate类型**的中断服务例程, 处理器**不会清IF标志位**.

## 1.2. 当外部中断使用保留的vector时

0到31号vector是为exception预定义或被保留的. 下面的中断触发情形:

① 通过INTR pin接到处理器的外部中断(8259中断控制器)

② 通过外部I/O APIC发送的中断消息

③ 在处理器内部的本地中断源(local APIC)

这些中断vector号使用**0 \~ 15**值将产生错误, 处理器会**拒绝执行并记录错误**. 若使用**16 \~ 31**值**不会产生错误**, 但这样做会**执行错误的异常处理程序**(见16.4节的中断vector表)

......................

# 2. 不可屏蔽的中断

一般 `non-maskable` (不可屏蔽)中断是不可屏蔽的, 但有时**必须对NMI进行屏蔽**, 典型的是在**系统初始化阶段**.

两种方式屏蔽NMI: 通过`NMI_EN`寄存器与`LVT LINT1`寄存器.

## 2.1. NMI_EN寄存器

芯片组LPC bridge的processor interface register(**处理器接口寄存器**)有个 **NMI\_EN 寄存器**, I/O端口地址是70h(实际上也是RTC的index寄存器), 对bit 7置位将屏蔽所有NMI源.

```x86asm
;; inc/CPU.inc

;------------------------------------------------
; macro: NMI_DISABLE
; description:
;                设置 NMI_EN 寄存器的 bit 7 为 1
;------------------------------------------------
%macro NMI_DISABLE 0
        in al, NMI_EN_PORT          ; port 0x70
        or al, 0x80                 ; disable all NMI source
        out NMI_EN_PORT, al
%endmacro
```

上面这个宏NMI\_DISABLE(实现在inc/CPU.inc)将对70h端的bit 7置位, 实现屏蔽NMI. 当清位可重新开启NMI的许可.

## 2.2. LVT LINT1寄存器

Intel处理器上也可通过**LVT LINT1寄存器**的屏蔽达到目的, 这是因为**NMI连接到LVT LINT1**上. AMD上不行.

```x86asm
bts DWORD [APIC_BASE + LVT_LINT1], 16      ; mask位置位
```

上代码对LVT LINT寄存器的16位(mask位)置位实现屏蔽NMI. 关于LINT1的屏蔽详情, 参考18.14.3