---
Aliases: 
Tags: Computer/Compose 
DateCreated: 2023-07-11T21:22
DateModified: 2023-07-11T21:53
---
# SRAM 和 DRAM
Top:: [[Computer Compose]]

Dynamic Random Access Memory 即动态 RAM
Static RandomAccess Memory,即静态 RAM

DRAM 用于主存、SRAM 用于 Cache

高频考点:DRAM 和 SRAM 的对比

## 栅极电容 V.S.双稳态触发器
---
![[SRAM 和 DRAM_1.png]]

- 栅极电容 (DRAM)
	- 用电容存储信息
	- 电容放电信息被破坏,是破坏性读出。读出后应有重写操作,也称 " 再生 "
		- 读取速度慢
	- 制造成本低，集成度高，功耗低
	- 需要 " 刷新 "
	- 常用作主存
- 双稳态触发器 (SRAM)
	- 用触发器存储信息
	- 读出数据,触发器状态保持稳定,是非破坏性读出,无需重写
		- 读取速度快
	- 制造成本高，集成度低，功耗大
	- 不需要 " 刷新 "
	- 常用作 Cache

> [!note] DRAM 和 SRAM 都是 " 易失 " 的
> " 易失 " 即断电后信息就消失了

## DRAM 的刷新
---
1. 多久需要刷新一次?
	- 刷新周期: 一般为 2ms
2. 每次刷新多少存储单元?
	- 以行为单位,每次刷新一行存储单元
3. 如何刷新?
	- 有硬件支持,读出一行的信息后重新写入,占用 1 个读/写周期
4. 在什么时刻刷新?
	- 假设 DRAM 内部结构排列成 128×128 的形式,读/写周期 (又称 " 存取周期 ")0.5uI
		- 共 2ms/0.5us=4000 个周期
	- 思路一（分散刷新）
		- 每次读写完都刷新一行
		- 存取周期变为 1us
	- 思路二（集中刷新）
		- 2ms 内集中安排时间全部刷新
		- 有一段时间内，无法访问存储器（即 " 访存死区 "）
	- 思路三（异步刷新）
		- 2ms 内每行刷新 1 次即可
		- 每 15.6us 内有 0.5us 的刷新时间
		- 可在译码阶段刷新

## DRAM 的地址线复用技术
---
本来行地址器跟列地址器共需要 n 个引脚
现在二者复用，只使用 $\frac{n}{2}$ 个引脚
先传送行地址到行地址缓冲器，再传送到列地址缓冲器
