Fitter report for ethernet
Fri May 26 09:40:43 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri May 26 09:40:43 2023           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; ethernet                                        ;
; Top-level Entity Name              ; ethernet                                        ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,435 / 114,480 ( 1 % )                         ;
;     Total combinational functions  ; 1,210 / 114,480 ( 1 % )                         ;
;     Dedicated logic registers      ; 859 / 114,480 ( < 1 % )                         ;
; Total registers                    ; 859                                             ;
; Total pins                         ; 37 / 529 ( 7 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 31,488 / 3,981,312 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 4 / 532 ( < 1 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.6%      ;
;     Processor 5            ;   1.5%      ;
;     Processor 6            ;   1.5%      ;
;     Processor 7            ;   1.4%      ;
;     Processor 8            ;   1.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; SW17       ; PIN_Y23       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2240 ) ; 0.00 % ( 0 / 2240 )        ; 0.00 % ( 0 / 2240 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2240 ) ; 0.00 % ( 0 / 2240 )        ; 0.00 % ( 0 / 2240 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2226 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/code-file/FPGA/Ethernet/src/EP4Ethernet/output_files/ethernet.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 1,435 / 114,480 ( 1 % )      ;
;     -- Combinational with no register       ; 576                          ;
;     -- Register only                        ; 225                          ;
;     -- Combinational with a register        ; 634                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 427                          ;
;     -- 3 input functions                    ; 254                          ;
;     -- <=2 input functions                  ; 529                          ;
;     -- Register only                        ; 225                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 747                          ;
;     -- arithmetic mode                      ; 463                          ;
;                                             ;                              ;
; Total registers*                            ; 859 / 117,053 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 859 / 114,480 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 119 / 7,155 ( 2 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 37 / 529 ( 7 % )             ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; M9Ks                                        ; 6 / 432 ( 1 % )              ;
; Total block memory bits                     ; 31,488 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 55,296 / 3,981,312 ( 1 % )   ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 5                            ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 0.5% / 0.5% / 0.5%           ;
; Peak interconnect usage (total/H/V)         ; 4.7% / 5.2% / 5.0%           ;
; Maximum fan-out                             ; 844                          ;
; Highest non-global fan-out                  ; 844                          ;
; Total fan-out                               ; 7164                         ;
; Average fan-out                             ; 3.05                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 1435 / 114480 ( 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 576                    ; 0                              ;
;     -- Register only                        ; 225                    ; 0                              ;
;     -- Combinational with a register        ; 634                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 427                    ; 0                              ;
;     -- 3 input functions                    ; 254                    ; 0                              ;
;     -- <=2 input functions                  ; 529                    ; 0                              ;
;     -- Register only                        ; 225                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 747                    ; 0                              ;
;     -- arithmetic mode                      ; 463                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 859                    ; 0                              ;
;     -- Dedicated logic registers            ; 859 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 119 / 7155 ( 2 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 37                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )      ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 31488                  ; 0                              ;
; Total RAM block bits                        ; 55296                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 6 / 432 ( 1 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )         ; 3 / 24 ( 12 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 383                    ; 1                              ;
;     -- Registered Input Connections         ; 382                    ; 0                              ;
;     -- Output Connections                   ; 1                      ; 383                            ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 7292                   ; 393                            ;
;     -- Registered Connections               ; 3384                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 384                            ;
;     -- hard_block:auto_generated_inst       ; 384                    ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 28                     ; 1                              ;
;     -- Output Ports                         ; 9                      ; 3                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; SW15           ; AA22  ; 5        ; 115          ; 6            ; 14           ; 35                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW16           ; Y24   ; 5        ; 115          ; 13           ; 0            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[0]          ; AF16  ; 4        ; 65           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[10]         ; AD22  ; 4        ; 111          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[11]         ; AF22  ; 4        ; 96           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[12]         ; AD25  ; 4        ; 100          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[13]         ; AG25  ; 4        ; 91           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[14]         ; AE25  ; 4        ; 89           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[15]         ; AH25  ; 4        ; 91           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[1]          ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[2]          ; AF15  ; 4        ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[3]          ; AD19  ; 4        ; 94           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[4]          ; AE21  ; 4        ; 85           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[5]          ; AF24  ; 4        ; 83           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[6]          ; AC22  ; 4        ; 109          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[7]          ; AF25  ; 4        ; 83           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[8]          ; AF21  ; 4        ; 87           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ad[9]          ; AE22  ; 4        ; 96           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rx_clk     ; B15   ; 7        ; 56           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rx_col     ; B22   ; 7        ; 89           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rx_crs     ; D20   ; 7        ; 85           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rx_data[0] ; B23   ; 7        ; 102          ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rx_data[1] ; C21   ; 7        ; 91           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rx_data[2] ; A23   ; 7        ; 102          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rx_data[3] ; D21   ; 7        ; 96           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; eth_rxdv       ; A22   ; 7        ; 89           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst_n          ; M21   ; 6        ; 115          ; 53           ; 14           ; 844                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sys_clk        ; Y2    ; 2        ; 0            ; 36           ; 14           ; 382                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; cnvst           ; AG23  ; 4        ; 81           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth0_rst_n      ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth1_rst_n      ; D22   ; 7        ; 111          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth_tx_clk_125m ; C23   ; 7        ; 100          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth_tx_data[0]  ; C25   ; 7        ; 105          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth_tx_data[1]  ; A26   ; 7        ; 109          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth_tx_data[2]  ; B26   ; 7        ; 113          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth_tx_data[3]  ; C26   ; 7        ; 113          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth_tx_en       ; B25   ; 7        ; 107          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0          ; Use as regular IO        ; eth_rx_col              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 17 / 71 ( 24 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 58 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 16 / 72 ( 22 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; eth_rxdv                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 412        ; 7        ; eth_rx_data[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; eth_tx_data[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; SW15                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; ad[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; ad[6]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; ad[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; ad[10]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; ad[12]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; ad[4]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; ad[9]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; ad[14]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; ad[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; ad[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; ad[8]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; ad[11]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; ad[5]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; ad[7]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; cnvst                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; ad[13]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; ad[15]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; eth_rx_clk                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; eth_rx_col                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 413        ; 7        ; eth_rx_data[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; eth_tx_en                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 401        ; 7        ; eth_tx_data[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; eth0_rst_n                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; eth_rx_data[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; eth_tx_clk_125m                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; eth_tx_data[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 400        ; 7        ; eth_tx_data[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; eth_rx_crs                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 419        ; 7        ; eth_rx_data[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7        ; eth1_rst_n                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; SW16                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                           ;
+-------------------------------+-----------------------------------------------------------------------+
; Name                          ; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------+
; SDC pin name                  ; c1|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                ;
; Compensate clock              ; clock0                                                                ;
; Compensated input/output pins ; --                                                                    ;
; Switchover type               ; --                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                              ;
; Input frequency 1             ; --                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                              ;
; Nominal VCO frequency         ; 500.0 MHz                                                             ;
; VCO post scale K counter      ; 2                                                                     ;
; VCO frequency control         ; Auto                                                                  ;
; VCO phase shift step          ; 250 ps                                                                ;
; VCO multiply                  ; --                                                                    ;
; VCO divide                    ; --                                                                    ;
; Freq min lock                 ; 30.0 MHz                                                              ;
; Freq max lock                 ; 65.02 MHz                                                             ;
; M VCO Tap                     ; 4                                                                     ;
; M Initial                     ; 1                                                                     ;
; M value                       ; 10                                                                    ;
; N value                       ; 1                                                                     ;
; Charge pump current           ; setting 1                                                             ;
; Loop filter resistance        ; setting 27                                                            ;
; Loop filter capacitance       ; setting 0                                                             ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                  ;
; Bandwidth type                ; Medium                                                                ;
; Real time reconfigurable      ; Off                                                                   ;
; Scan chain MIF file           ; --                                                                    ;
; Preserve PLL counter order    ; Off                                                                   ;
; PLL location                  ; PLL_1                                                                 ;
; Inclk0 signal                 ; sys_clk                                                               ;
; Inclk1 signal                 ; --                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                         ;
; Inclk1 signal type            ; --                                                                    ;
+-------------------------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)       ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 4       ; c1|altpll_component|auto_generated|pll1|clk[0] ;
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 5    ; 1   ; 250.0 MHz        ; -90 (-1000 ps) ; 22.50 (250 ps)   ; 50/50      ; C2      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; c1|altpll_component|auto_generated|pll1|clk[1] ;
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 5    ; 2   ; 125.0 MHz        ; 180 (4000 ps)  ; 11.25 (250 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 3       ; 4       ; c1|altpll_component|auto_generated|pll1|clk[2] ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; eth_rx_col      ; Incomplete set of assignments ;
; eth_rx_crs      ; Incomplete set of assignments ;
; eth_tx_en       ; Incomplete set of assignments ;
; eth_tx_data[0]  ; Incomplete set of assignments ;
; eth_tx_data[1]  ; Incomplete set of assignments ;
; eth_tx_data[2]  ; Incomplete set of assignments ;
; eth_tx_data[3]  ; Incomplete set of assignments ;
; eth_tx_clk_125m ; Incomplete set of assignments ;
; cnvst           ; Incomplete set of assignments ;
; eth0_rst_n      ; Incomplete set of assignments ;
; eth1_rst_n      ; Incomplete set of assignments ;
; eth_rxdv        ; Incomplete set of assignments ;
; eth_rx_clk      ; Incomplete set of assignments ;
; eth_rx_data[3]  ; Incomplete set of assignments ;
; eth_rx_data[2]  ; Incomplete set of assignments ;
; eth_rx_data[1]  ; Incomplete set of assignments ;
; eth_rx_data[0]  ; Incomplete set of assignments ;
; SW15            ; Incomplete set of assignments ;
; rst_n           ; Incomplete set of assignments ;
; SW16            ; Incomplete set of assignments ;
; sys_clk         ; Incomplete set of assignments ;
; ad[0]           ; Incomplete set of assignments ;
; ad[1]           ; Incomplete set of assignments ;
; ad[2]           ; Incomplete set of assignments ;
; ad[3]           ; Incomplete set of assignments ;
; ad[4]           ; Incomplete set of assignments ;
; ad[5]           ; Incomplete set of assignments ;
; ad[6]           ; Incomplete set of assignments ;
; ad[7]           ; Incomplete set of assignments ;
; ad[8]           ; Incomplete set of assignments ;
; ad[9]           ; Incomplete set of assignments ;
; ad[10]          ; Incomplete set of assignments ;
; ad[11]          ; Incomplete set of assignments ;
; ad[12]          ; Incomplete set of assignments ;
; ad[13]          ; Incomplete set of assignments ;
; ad[14]          ; Incomplete set of assignments ;
; ad[15]          ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node                                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                          ; Entity Name                             ; Library Name ;
+-------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; |ethernet                                                                           ; 1435 (104)  ; 859 (74)                  ; 0 (0)         ; 31488       ; 6    ; 4            ; 0       ; 2         ; 37   ; 0            ; 576 (30)     ; 225 (1)           ; 634 (74)         ; |ethernet                                                                                                                                                                                                    ; ethernet                                ; work         ;
;    |clk125m:c1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|clk125m:c1                                                                                                                                                                                         ; clk125m                                 ; work         ;
;       |altpll:altpll_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|clk125m:c1|altpll:altpll_component                                                                                                                                                                 ; altpll                                  ; work         ;
;          |clk125m_altpll:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated                                                                                                                                   ; clk125m_altpll                          ; work         ;
;    |crc32_d4:u_crc32_d4|                                                            ; 59 (59)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 32 (32)          ; |ethernet|crc32_d4:u_crc32_d4                                                                                                                                                                                ; crc32_d4                                ; work         ;
;    |data_acq:d1|                                                                    ; 784 (11)    ; 629 (7)                   ; 0 (0)         ; 31488       ; 6    ; 4            ; 0       ; 2         ; 0    ; 0            ; 154 (4)      ; 215 (0)           ; 415 (7)          ; |ethernet|data_acq:d1                                                                                                                                                                                        ; data_acq                                ; work         ;
;       |fifo_pp:fifo|                                                                ; 305 (96)    ; 260 (78)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (17)      ; 129 (31)          ; 132 (50)         ; |ethernet|data_acq:d1|fifo_pp:fifo                                                                                                                                                                           ; fifo_pp                                 ; work         ;
;          |fifo:fifo1|                                                               ; 105 (0)     ; 91 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 47 (0)            ; 45 (0)           ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1                                                                                                                                                                ; fifo                                    ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                     ; 105 (0)     ; 91 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 47 (0)            ; 45 (0)           ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                              ; dcfifo_mixed_widths                     ; work         ;
;                |dcfifo_j7k1:auto_generated|                                         ; 105 (29)    ; 91 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 47 (23)           ; 45 (6)           ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated                                                                                   ; dcfifo_j7k1                             ; work         ;
;                   |a_graycounter_pjc:wrptr_g1p|                                     ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                       ; a_graycounter_pjc                       ; work         ;
;                   |a_graycounter_s57:rdptr_g1p|                                     ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p                                                       ; a_graycounter_s57                       ; work         ;
;                   |alt_synch_pipe_0ol:rs_dgwp|                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp                                                        ; alt_synch_pipe_0ol                      ; work         ;
;                      |dffpipe_hd9:dffpipe12|                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12                                  ; dffpipe_hd9                             ; work         ;
;                   |alt_synch_pipe_1ol:ws_dgrp|                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp                                                        ; alt_synch_pipe_1ol                      ; work         ;
;                      |dffpipe_id9:dffpipe15|                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15                                  ; dffpipe_id9                             ; work         ;
;                   |altsyncram_kj31:fifo_ram|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram                                                          ; altsyncram_kj31                         ; work         ;
;                   |cmpr_f66:rdempty_eq_comp|                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cmpr_f66:rdempty_eq_comp                                                          ; cmpr_f66                                ; work         ;
;                   |cmpr_f66:wrfull_eq_comp|                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cmpr_f66:wrfull_eq_comp                                                           ; cmpr_f66                                ; work         ;
;                   |cntr_64e:cntr_b|                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cntr_64e:cntr_b                                                                   ; cntr_64e                                ; work         ;
;          |fifo:fifo2|                                                               ; 105 (0)     ; 91 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 51 (0)            ; 40 (0)           ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2                                                                                                                                                                ; fifo                                    ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                     ; 105 (0)     ; 91 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 51 (0)            ; 40 (0)           ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                              ; dcfifo_mixed_widths                     ; work         ;
;                |dcfifo_j7k1:auto_generated|                                         ; 105 (29)    ; 91 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (2)       ; 51 (24)           ; 40 (4)           ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated                                                                                   ; dcfifo_j7k1                             ; work         ;
;                   |a_graycounter_pjc:wrptr_g1p|                                     ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                       ; a_graycounter_pjc                       ; work         ;
;                   |a_graycounter_s57:rdptr_g1p|                                     ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p                                                       ; a_graycounter_s57                       ; work         ;
;                   |alt_synch_pipe_0ol:rs_dgwp|                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp                                                        ; alt_synch_pipe_0ol                      ; work         ;
;                      |dffpipe_hd9:dffpipe12|                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12                                  ; dffpipe_hd9                             ; work         ;
;                   |alt_synch_pipe_1ol:ws_dgrp|                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp                                                        ; alt_synch_pipe_1ol                      ; work         ;
;                      |dffpipe_id9:dffpipe15|                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15                                  ; dffpipe_id9                             ; work         ;
;                   |altsyncram_kj31:fifo_ram|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram                                                          ; altsyncram_kj31                         ; work         ;
;                   |cmpr_f66:rdempty_eq_comp|                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cmpr_f66:rdempty_eq_comp                                                          ; cmpr_f66                                ; work         ;
;                   |cmpr_f66:wrfull_eq_comp|                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cmpr_f66:wrfull_eq_comp                                                           ; cmpr_f66                                ; work         ;
;                   |cntr_64e:cntr_b|                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |ethernet|data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cntr_64e:cntr_b                                                                   ; cntr_64e                                ; work         ;
;       |fir:f1|                                                                      ; 468 (0)     ; 362 (0)                   ; 0 (0)         ; 15104       ; 4    ; 4            ; 0       ; 2         ; 0    ; 0            ; 106 (0)      ; 86 (0)            ; 276 (0)          ; |ethernet|data_acq:d1|fir:f1                                                                                                                                                                                 ; fir                                     ; fir          ;
;          |fir_0002:fir_inst|                                                        ; 468 (0)     ; 362 (0)                   ; 0 (0)         ; 15104       ; 4    ; 4            ; 0       ; 2         ; 0    ; 0            ; 106 (0)      ; 86 (0)            ; 276 (0)          ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst                                                                                                                                                               ; fir_0002                                ; fir          ;
;             |fir_0002_ast:fir_0002_ast_inst|                                        ; 468 (0)     ; 362 (0)                   ; 0 (0)         ; 15104       ; 4    ; 4            ; 0       ; 2         ; 0    ; 0            ; 106 (0)      ; 86 (0)            ; 276 (0)          ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst                                                                                                                                ; fir_0002_ast                            ; fir          ;
;                |auk_dspip_avalon_streaming_source_hpfir:source|                     ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                 ; auk_dspip_avalon_streaming_source_hpfir ; fir          ;
;                |auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk| ; 32 (32)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 28 (28)          ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk                                                             ; auk_dspip_roundsat_hpfir                ; fir          ;
;                |fir_0002_rtl_core:\real_passthrough:hpfircore_core|                 ; 407 (349)   ; 304 (245)                 ; 0 (0)         ; 15104       ; 4    ; 4            ; 0       ; 2         ; 0    ; 0            ; 103 (103)    ; 56 (2)            ; 248 (248)        ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core                                                                             ; fir_0002_rtl_core                       ; fir          ;
;                   |altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14080       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem                                ; altsyncram                              ; work         ;
;                      |altsyncram_bgq3:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14080       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated ; altsyncram_bgq3                         ; work         ;
;                   |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                      ; altsyncram                              ; work         ;
;                      |altsyncram_kln3:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated       ; altsyncram_kln3                         ; work         ;
;                   |altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem                                      ; altsyncram                              ; work         ;
;                      |altsyncram_kln3:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|altsyncram_kln3:auto_generated       ; altsyncram_kln3                         ; work         ;
;                   |dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13                                ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_13|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_13                                        ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_16|                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16                                        ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_17|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_17                                        ; dspba_delay                             ; fir          ;
;                   |dspba_delay:d_xIn_0_13|                                          ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 46 (46)           ; 2 (2)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                      ; dspba_delay                             ; fir          ;
;                   |dspba_delay:u0_m0_wo0_compute|                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute                                               ; dspba_delay                             ; fir          ;
;                   |dspba_delay:u0_m0_wo0_memread|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread                                               ; dspba_delay                             ; fir          ;
;                   |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                  ; lpm_mult                                ; work         ;
;                      |mult_7eu:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_7eu:auto_generated          ; mult_7eu                                ; work         ;
;                   |lpm_mult:u0_m0_wo0_mtree_mult1_1_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_1_component                                  ; lpm_mult                                ; work         ;
;                      |mult_7eu:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ethernet|data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_1_component|mult_7eu:auto_generated          ; mult_7eu                                ; work         ;
;    |eth_arp_send:arp1|                                                              ; 79 (79)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 1 (1)             ; 17 (17)          ; |ethernet|eth_arp_send:arp1                                                                                                                                                                                  ; eth_arp_send                            ; work         ;
;    |udp_send:u_udp_send|                                                            ; 412 (412)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (304)    ; 8 (8)             ; 100 (100)        ; |ethernet|udp_send:u_udp_send                                                                                                                                                                                ; udp_send                                ; work         ;
+-------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; eth_rx_col      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_rx_crs      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_tx_en       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth_tx_data[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth_tx_data[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth_tx_data[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth_tx_data[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth_tx_clk_125m ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cnvst           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_rst_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth1_rst_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth_rxdv        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_rx_clk      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_rx_data[3]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_rx_data[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_rx_data[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_rx_data[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW15            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst_n           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW16            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sys_clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ad[0]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[1]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[2]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[3]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[4]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad[5]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[6]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad[7]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[8]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad[9]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad[10]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[11]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad[12]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad[13]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad[14]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad[15]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; eth_rx_col                                                                                                                                                                                                              ;                   ;         ;
; eth_rx_crs                                                                                                                                                                                                              ;                   ;         ;
; eth_rxdv                                                                                                                                                                                                                ;                   ;         ;
; eth_rx_clk                                                                                                                                                                                                              ;                   ;         ;
; eth_rx_data[3]                                                                                                                                                                                                          ;                   ;         ;
; eth_rx_data[2]                                                                                                                                                                                                          ;                   ;         ;
; eth_rx_data[1]                                                                                                                                                                                                          ;                   ;         ;
; eth_rx_data[0]                                                                                                                                                                                                          ;                   ;         ;
; SW15                                                                                                                                                                                                                    ;                   ;         ;
;      - eth_tx_en~0                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - eth_tx_data[0]~2                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - cnt~0                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - tx_data~0                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~1                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~2                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~3                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~4                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~5                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~6                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~7                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~8                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~9                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data~10                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~11                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~12                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~13                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~14                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~15                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~16                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~17                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~18                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~19                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~20                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~21                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~22                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~23                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~24                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~25                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~26                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~27                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~28                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~29                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~30                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data~31                                                                                                                                                                                                       ; 0                 ; 6       ;
; rst_n                                                                                                                                                                                                                   ;                   ;         ;
;      - eth_tx_en~reg0                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - eth1_rst_n~reg0                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - eth0_rst_n~reg0                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - eth_arp_send:arp1|flag                                                                                                                                                                                           ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_en                                                                                                                                                                                    ; 0                 ; 6       ;
;      - data_acq:d1|acquire_en                                                                                                                                                                                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a0  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_1_component|mult_7eu:auto_generated|mac_mult1              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_1_component|mult_7eu:auto_generated|mac_out2               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_7eu:auto_generated|mac_mult1              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_7eu:auto_generated|mac_out2               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a0                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a0                                                          ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cnt[1]                                                                                                                                                                                       ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cnt[3]                                                                                                                                                                                       ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cnt[0]                                                                                                                                                                                       ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cnt[2]                                                                                                                                                                                       ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][24]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][20]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][28]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][17]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][25]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][21]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][29]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][26]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][18]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][22]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][30]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][19]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][27]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][23]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][31]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cnt[4]                                                                                                                                                                                       ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[0]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[8]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[12]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[4]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[1]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[9]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[5]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[13]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[10]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[2]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[6]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[14]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[11]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[3]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[7]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[15]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[15]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[14]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[13]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[12]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[11]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[10]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[9]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[0]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[1]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[2]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[3]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[4]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[5]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[6]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[7]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|data_cnt[8]                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[16]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|real_add_cnt[3]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|real_add_cnt[2]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|real_add_cnt[1]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|real_add_cnt[0]                                                                                                                                                                              ; 0                 ; 6       ;
;      - udp_send:u_udp_send|real_add_cnt[4]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[0]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[1]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[2]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[3]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[4]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[5]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[6]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[7]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[8]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[9]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[10]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[11]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[12]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[13]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[14]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count1[15]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[0]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[1]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[2]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[3]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[4]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[5]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[6]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[7]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[8]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[9]                                                                                                                                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[10]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[11]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[12]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[13]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[14]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|count2[15]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[0]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[8]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[16]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[24]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[4]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[12]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[20]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[1]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[9]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[17]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[25]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[5]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[13]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[21]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[2]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[10]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[18]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[26]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[6]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[14]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[22]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[3]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[11]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[19]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[27]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[7]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[15]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|data_lsb[23]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[7]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[0]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[1]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[2]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[3]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[4]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[5]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[38]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[6]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[15]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[23]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[31]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[11]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[19]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[27]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[8]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[16]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[24]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[32]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[12]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[20]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[28]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[9]                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[17]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[25]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[33]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[13]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[21]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[29]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[10]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[18]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[26]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[34]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[14]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[22]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[30]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[6]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[7]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[6]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[0]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[1]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[2]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[3]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[4]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[5]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[33]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[37]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[6]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[15]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[23]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[31]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[11]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[19]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[27]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[8]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[16]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[24]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[32]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[12]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[20]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[28]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[9]                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[17]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[25]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[13]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[21]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[29]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[10]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[18]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[26]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[14]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[22]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[30]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[5]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[5]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[36]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[2]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[3]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[4]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[2]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[3]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[4]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[35]                                                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[0]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[1]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[2]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[3]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[4]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[5]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[6]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[7]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[8]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[9]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[10]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[11]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[12]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[13]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[14]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[15]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add1_o[16]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[0]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[1]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[2]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[3]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[4]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[5]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[6]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[7]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[8]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[9]                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[10]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[11]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[12]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[13]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[14]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[15]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_sym_add0_o[16]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[6]                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[0]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[1]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[2]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[3]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[4]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[5]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[6]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[7]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[8]                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa2_i[1]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa2_i[2]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa2_i[3]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa2_i[4]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[0]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[1]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[2]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[3]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[4]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[5]                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[1]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[2]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[3]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[4]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[0]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[1]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[2]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[3]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[4]                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[1]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[2]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[3]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[4]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[2]                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[3]                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[4]                     ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[0]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[1]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[5]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[6]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[7]                                                                                                                                                                             ; 0                 ; 6       ;
;      - cnt                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[4]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[4]                                                                                                                                                                             ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[0]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_tx_data[0]~2                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[5]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[1]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[2]                                                                                                                                                                             ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[6]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[2]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_data_s[3]                                                                                                                                                                             ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[3]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_arp_send:arp1|arp_data[7]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - data_acq:d1|i[4]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|i[3]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|i[5]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|i[2]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|i[1]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|i[0]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - arp_req                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - eth_arp_send:arp1|cnt[5]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - eth_arp_send:arp1|cnt[4]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - eth_arp_send:arp1|cnt[6]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - eth_arp_send:arp1|cnt[2]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - eth_arp_send:arp1|cnt[3]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - eth_arp_send:arp1|cnt[1]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - eth_arp_send:arp1|cnt[0]                                                                                                                                                                                         ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cur_state.st_idle                                                                                                                                                                            ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cur_state.st_crc                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cur_state.st_check_sum                                                                                                                                                                       ; 0                 ; 6       ;
;      - udp_send:u_udp_send|eth_tx_en_l                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|tx_bit_sel[0]                                                                                                                                                                                ; 0                 ; 6       ;
;      - udp_send:u_udp_send|tx_bit_sel[1]                                                                                                                                                                                ; 0                 ; 6       ;
;      - udp_send:u_udp_send|tx_bit_sel[2]                                                                                                                                                                                ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[1][16]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cur_state.st_eth_head                                                                                                                                                                        ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cur_state.st_ip_head                                                                                                                                                                         ; 0                 ; 6       ;
;      - tx_data[8]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data[16]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[24]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[0]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cur_state.st_tx_data                                                                                                                                                                         ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[15]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[23]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[31]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[7]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[19]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[11]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[27]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[3]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - udp_send:u_udp_send|cur_state.st_preamble                                                                                                                                                                        ; 0                 ; 6       ;
;      - tx_data[12]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[20]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[28]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[4]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - eth_arp_send:arp1|opcode[0]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[9]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data[17]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[25]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[1]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[14]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[22]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[30]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[6]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[10]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[18]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[26]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[2]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - tx_data[13]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[21]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[29]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[5]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data[10]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[18]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[26]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[2]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[13]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[29]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[21]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[5]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[25]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[9]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[1]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[17]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - tx_data[14]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[22]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[30]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[6]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_data[19]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[11]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[27]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[3]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[12]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[20]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[28]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[4]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - tx_data[23]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[15]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[31]                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - tx_data[7]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[8]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[16]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[24]                                                                                                                                                                                   ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_q[0]                                                                                                                                                                                    ; 0                 ; 6       ;
;      - count[29]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[31]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[30]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[28]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[26]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[24]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[27]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[25]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[22]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[23]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[21]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[20]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[19]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[18]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[17]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[16]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[15]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[13]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[12]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[14]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[11]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[10]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[9]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[8]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[6]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[7]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[5]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[4]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[3]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[2]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[1]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[0]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - udp_send:u_udp_send|skip_en                                                                                                                                                                                      ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[2][12]~17                                                                                                                                                                            ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[8]                                                                                                                                                                           ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[16]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[24]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[0]                                                                                                                                                                           ; 0                 ; 6       ;
;      - udp_send:u_udp_send|crc_en                                                                                                                                                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[12]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[20]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[28]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[4]                                                                                                                                                                           ; 0                 ; 6       ;
;      - udp_send:u_udp_send|total_num[4]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - udp_send:u_udp_send|ip_head[0][2]~44                                                                                                                                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[9]                                                                                                                                                                           ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[17]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[25]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[1]                                                                                                                                                                           ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[13]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[21]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[29]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[5]                                                                                                                                                                           ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[10]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[18]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[26]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[2]                                                                                                                                                                           ; 0                 ; 6       ;
;      - udp_send:u_udp_send|total_num[10]                                                                                                                                                                                ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[14]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[22]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[30]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[6]                                                                                                                                                                           ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[19]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[11]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[27]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[3]                                                                                                                                                                           ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[23]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[15]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[31]                                                                                                                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|trans_data[7]                                                                                                                                                                           ; 0                 ; 6       ;
;      - udp_send:u_udp_send|start_en_d0                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|start_en_d1                                                                                                                                                                                  ; 0                 ; 6       ;
;      - udp_send:u_udp_send|tx_data_num[9]                                                                                                                                                                               ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[18]                                                                                                                                                                             ; 0                 ; 6       ;
;      - udp_send:u_udp_send|check_buffer[17]                                                                                                                                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|bit_sel[0]                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|bit_sel[1]                                                                                                                                                                              ; 0                 ; 6       ;
;      - eth_arp_send:arp1|crc_en~1                                                                                                                                                                                       ; 0                 ; 6       ;
;      - tx_byte_num[9]                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo1_wr_en                                                                                                                                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[8]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[6]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[7]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[4]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[5]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[2]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[3]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[0]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[1]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[1]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[8]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[6]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[7]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[4]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[5]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[2]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[3]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[0]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[24]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cntr_64e:cntr_b|counter_reg_bit[0]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cntr_64e:cntr_b|counter_reg_bit[1]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo2_wr_en                                                                                                                                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[8]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[6]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[7]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[4]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[5]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[2]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[3]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[0]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[1]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe17a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[1]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[8]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[6]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[7]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[4]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[5]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[2]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[3]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[0]                                                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cntr_64e:cntr_b|counter_reg_bit[0]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|cntr_64e:cntr_b|counter_reg_bit[1]                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|state.ping                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|state.pang                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[25]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[26]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[27]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]                                                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]                                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|state.idle                                                                                                                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|valid_lsb                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe15|dffe16a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[1]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[8]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[6]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[7]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[4]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[5]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[2]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[3]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a[0]                                     ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[1]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[8]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[6]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[7]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[4]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[5]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[2]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[3]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[0]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_gated_reg_q[0]                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a2                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[1]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[8]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[6]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[7]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[4]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[5]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[2]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[3]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|delayed_wrptr_g[0]                                                                              ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a2                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|state.start                                                                                                                                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_17|delay_signals[0][0]                                  ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[0][0]                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[1]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[0]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[1]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[0]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[1][0]                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[2][0]                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[0]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[1]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[2]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[3]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[4]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[5]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[6]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[7]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[8]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[9]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[10]                                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[11]                                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[12]                                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[15]                                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[0]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[1]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[2]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[3]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[4]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[5]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[6]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[7]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[8]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[9]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_q[15]                                                                       ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_13|delay_signals[0][0]                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[0]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[1]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[2]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[3]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[4]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_eq                                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_sticky_ena_q[0]                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[0]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[1]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[2]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[3]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[4]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[5]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[6]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[7]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[8]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_we2_seq_q[0]                                                             ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa2_i[0]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[1]                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[0]                     ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_symSuppress_1_seq_eq                                                            ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[0][0]                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][0]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_wa0_i[0]                                                                 ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][1]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][2]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][3]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][4]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][5]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][6]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][7]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][8]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][9]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][10]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][11]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][12]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][13]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][14]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][15]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[1][0]                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_cmpReg_q[0]                                                      ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_eq                                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[6]                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[5]                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[4]                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[3]                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[2]                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[1]                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[0]                           ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_we2_seq_eq                                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_i[0]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_count1_lutreg_q[0]                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_count1_lutreg_q[1]                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_count1_lutreg_q[2]                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_count1_lutreg_q[3]                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lutreg_q[4]                                                   ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[1][0]                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][0]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][1]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][2]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][3]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][4]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][5]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][6]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][7]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][8]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][9]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][10]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][11]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][12]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][13]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][14]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[1][15]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                                         ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[5]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[1]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[2]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[3]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[4]                                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[2][0]                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][0]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][1]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][2]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][3]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][4]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][5]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][6]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][7]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][8]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][9]                                                ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][10]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][11]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][12]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][13]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][14]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][15]                                               ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_q[0]                                                                        ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[4]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[3]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[2]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[1]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_eq                                                            ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[0]                                                                    ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_enableQ[0]                                                                  ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[5]                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[4]                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[3]                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[2]                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[1]                                          ; 0                 ; 6       ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[0]                                          ; 0                 ; 6       ;
; SW16                                                                                                                                                                                                                    ;                   ;         ;
;      - eth_tx_data~0                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_tx_data[0]~2                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - eth_tx_data~3                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_tx_data~5                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_tx_data~7                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - eth_tx_data~8                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - arp_req                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - cnt~0                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - count[29]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[31]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[30]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[28]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[26]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[24]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[27]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[25]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[22]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[23]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[21]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[20]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[19]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[18]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[17]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[16]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[15]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[13]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[12]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[14]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[11]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[10]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - count[9]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[8]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[6]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[7]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[5]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[4]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[3]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[2]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[1]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count[0]                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[21]~0                                                                                                                                                                                 ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[20]~1                                                                                                                                                                                 ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[7]~3                                                                                                                                                                                  ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[25]~4                                                                                                                                                                                 ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[0]~6                                                                                                                                                                                  ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[22]~7                                                                                                                                                                                 ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[17]~9                                                                                                                                                                                 ; 0                 ; 6       ;
;      - crc32_d4:u_crc32_d4|lfsr_c[25]~10                                                                                                                                                                                ; 0                 ; 6       ;
; sys_clk                                                                                                                                                                                                                 ;                   ;         ;
; ad[0]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][0]~feeder                                         ; 0                 ; 6       ;
; ad[1]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][1]~feeder                                         ; 0                 ; 6       ;
; ad[2]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][2]~feeder                                         ; 0                 ; 6       ;
; ad[3]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][3]                                                ; 0                 ; 6       ;
; ad[4]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][4]~feeder                                         ; 1                 ; 6       ;
; ad[5]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][5]                                                ; 0                 ; 6       ;
; ad[6]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][6]~feeder                                         ; 1                 ; 6       ;
; ad[7]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][7]                                                ; 0                 ; 6       ;
; ad[8]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][8]~feeder                                         ; 1                 ; 6       ;
; ad[9]                                                                                                                                                                                                                   ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][9]                                                ; 1                 ; 6       ;
; ad[10]                                                                                                                                                                                                                  ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][10]~feeder                                        ; 0                 ; 6       ;
; ad[11]                                                                                                                                                                                                                  ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][11]~feeder                                        ; 1                 ; 6       ;
; ad[12]                                                                                                                                                                                                                  ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][12]                                               ; 1                 ; 6       ;
; ad[13]                                                                                                                                                                                                                  ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][13]~feeder                                        ; 0                 ; 6       ;
; ad[14]                                                                                                                                                                                                                  ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][14]                                               ; 1                 ; 6       ;
; ad[15]                                                                                                                                                                                                                  ;                   ;         ;
;      - data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[2][15]~feeder                                        ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                           ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; SW16                                                                                                                                                                                           ; PIN_Y24             ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[0]                                                                                                              ; PLL_1               ; 345     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[1]                                                                                                              ; PLL_1               ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[2]                                                                                                              ; PLL_1               ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; crc32_d4:u_crc32_d4|lfsr_q[9]~7                                                                                                                                                                ; LCCOMB_X86_Y50_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|fifo2_wr_en                                                                                                                                                           ; FF_X80_Y50_N21      ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|_~0                                                                           ; LCCOMB_X82_Y50_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|valid_rdreq~2                                                                 ; LCCOMB_X80_Y50_N28  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|valid_wrreq~0                                                                 ; LCCOMB_X79_Y47_N24  ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|_~0                                                                           ; LCCOMB_X84_Y51_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|valid_rdreq~2                                                                 ; LCCOMB_X82_Y51_N4   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|valid_wrreq~0                                                                 ; LCCOMB_X79_Y51_N24  ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|trans_data[14]~0                                                                                                                                                      ; LCCOMB_X83_Y52_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|trans_data[22]~1                                                                                                                                                      ; LCCOMB_X83_Y49_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|trans_data[25]~2                                                                                                                                                      ; LCCOMB_X84_Y52_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fifo_pp:fifo|trans_data[6]~3                                                                                                                                                       ; LCCOMB_X83_Y50_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                  ; FF_X114_Y37_N17     ; 112     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[0]~0                           ; LCCOMB_X101_Y51_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[6]                             ; FF_X101_Y51_N29     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[0]~0                           ; LCCOMB_X92_Y48_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[1]~0                      ; LCCOMB_X101_Y48_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[0]~0 ; LCCOMB_X106_Y50_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_symSuppress_1_seq_clkproc:u0_m0_wo0_symSuppress_1_seq_c[6]   ; FF_X106_Y50_N11     ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_wi0_r0_we2_seq_clkproc:u0_m0_wo0_wi0_r0_we2_seq_c[0]~0       ; LCCOMB_X106_Y51_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[0][0]        ; FF_X103_Y46_N1      ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_13|delay_signals[0][0]                ; FF_X106_Y48_N25     ; 30      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[0][0]                ; FF_X105_Y50_N3      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_17|delay_signals[0][0]                ; FF_X95_Y50_N7       ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                       ; FF_X106_Y48_N17     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                       ; FF_X105_Y48_N21     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                       ; FF_X101_Y51_N19     ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[1]~0                                                    ; LCCOMB_X97_Y50_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                       ; FF_X92_Y48_N1       ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_gated_reg_q[0]                                           ; FF_X95_Y48_N27      ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                  ; FF_X101_Y48_N3      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_symSuppress_1_seq_eq                                          ; FF_X106_Y50_N1      ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_enaAnd_q[0]                                    ; LCCOMB_X105_Y49_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                   ; LCCOMB_X105_Y48_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~4                                ; LCCOMB_X105_Y48_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                      ; LCCOMB_X106_Y49_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_we2_seq_q[0]                                           ; FF_X106_Y51_N9      ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; eth_arp_send:arp1|flag                                                                                                                                                                         ; FF_X87_Y50_N1       ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; eth_tx_data[0]~2                                                                                                                                                                               ; LCCOMB_X86_Y50_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                          ; PIN_M21             ; 844     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                        ; PIN_Y2              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                        ; PIN_Y2              ; 377     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; udp_send:u_udp_send|Equal0~1                                                                                                                                                                   ; LCCOMB_X77_Y48_N28  ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|Selector7~0                                                                                                                                                                ; LCCOMB_X84_Y49_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|WideOr9~1                                                                                                                                                                  ; LCCOMB_X81_Y48_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|check_buffer[12]~19                                                                                                                                                        ; LCCOMB_X77_Y48_N20  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|cnt[2]~21                                                                                                                                                                  ; LCCOMB_X77_Y48_N22  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|cnt[2]~22                                                                                                                                                                  ; LCCOMB_X81_Y48_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|cur_state.st_crc                                                                                                                                                           ; FF_X80_Y48_N29      ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|data_cnt[15]~18                                                                                                                                                            ; LCCOMB_X82_Y46_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|eth_tx_data_s[7]~6                                                                                                                                                         ; LCCOMB_X85_Y48_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|ip_head[0][2]~35                                                                                                                                                           ; LCCOMB_X70_Y46_N0   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|ip_head[0][2]~44                                                                                                                                                           ; LCCOMB_X70_Y46_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|ip_head[2][12]~17                                                                                                                                                          ; LCCOMB_X77_Y49_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|real_add_cnt[4]~16                                                                                                                                                         ; LCCOMB_X82_Y46_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; udp_send:u_udp_send|skip_en                                                                                                                                                                    ; FF_X81_Y48_N29      ; 38      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[0]                                             ; PLL_1           ; 345     ; 52                                   ; Global Clock         ; GCLK3            ; --                        ;
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[1]                                             ; PLL_1           ; 6       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[2]                                             ; PLL_1           ; 32      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid ; FF_X114_Y37_N17 ; 112     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sys_clk                                                                                                                       ; PIN_Y2          ; 377     ; 4                                    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; rst_n~input ; 844               ;
+-------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X78_Y49_N0                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X78_Y51_N0                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 440          ; 32           ; 440          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 14080 ; 440                         ; 32                          ; 440                         ; 32                          ; 14080               ; 2    ; None ; M9K_X104_Y50_N0, M9K_X104_Y49_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated|ALTSYNCRAM       ; M9K  ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X104_Y46_N0                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|altsyncram_kln3:auto_generated|ALTSYNCRAM       ; M9K  ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X104_Y48_N0                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_7eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_7eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y50_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_1_component|mult_7eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_1_component|mult_7eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y49_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,945 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 77 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 835 / 209,544 ( < 1 % )   ;
; Direct links          ; 395 / 342,891 ( < 1 % )   ;
; Global clocks         ; 5 / 20 ( 25 % )           ;
; Local interconnects   ; 742 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 49 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 1,250 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.06) ; Number of LABs  (Total = 119) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 5                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 6                             ;
; 9                                           ; 9                             ;
; 10                                          ; 2                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 2                             ;
; 14                                          ; 10                            ;
; 15                                          ; 10                            ;
; 16                                          ; 53                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.18) ; Number of LABs  (Total = 119) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 98                            ;
; 1 Clock                            ; 81                            ;
; 1 Clock enable                     ; 39                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 7                             ;
; 2 Clocks                           ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.87) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 7                             ;
; 17                                           ; 3                             ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 7                             ;
; 22                                           ; 2                             ;
; 23                                           ; 10                            ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 5                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 3                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.37) ; Number of LABs  (Total = 119) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 20                            ;
; 2                                               ; 2                             ;
; 3                                               ; 3                             ;
; 4                                               ; 4                             ;
; 5                                               ; 7                             ;
; 6                                               ; 7                             ;
; 7                                               ; 9                             ;
; 8                                               ; 9                             ;
; 9                                               ; 11                            ;
; 10                                              ; 6                             ;
; 11                                              ; 7                             ;
; 12                                              ; 9                             ;
; 13                                              ; 5                             ;
; 14                                              ; 3                             ;
; 15                                              ; 2                             ;
; 16                                              ; 11                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.65) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 9                             ;
; 4                                            ; 5                             ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 6                             ;
; 8                                            ; 8                             ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 6                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 37        ; 0            ; 37        ; 0            ; 0            ; 37        ; 37        ; 0            ; 37        ; 37        ; 0            ; 9            ; 0            ; 0            ; 28           ; 0            ; 9            ; 28           ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 37        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 37           ; 0         ; 37           ; 37           ; 0         ; 0         ; 37           ; 0         ; 0         ; 37           ; 28           ; 37           ; 37           ; 9            ; 37           ; 28           ; 9            ; 37           ; 37           ; 37           ; 28           ; 37           ; 37           ; 37           ; 37           ; 37           ; 0         ; 37           ; 37           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; eth_rx_col         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_rx_crs         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_tx_en          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_tx_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_tx_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_tx_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_tx_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_tx_clk_125m    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cnvst              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_rst_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth1_rst_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_rxdv           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_rx_clk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_rx_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_rx_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_rx_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth_rx_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW15               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW16               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                              ; Destination Clock(s)                                                                                                                                                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; c1|altpll_component|auto_generated|pll1|clk[0]                                                                                                                               ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                                               ; 7.3               ;
; c1|altpll_component|auto_generated|pll1|clk[0],data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                                               ; 5.8               ;
; c1|altpll_component|auto_generated|pll1|clk[0]                                                                                                                               ; c1|altpll_component|auto_generated|pll1|clk[0],c1|altpll_component|auto_generated|pll1|clk[1],data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid ; 5.5               ;
; sys_clk                                                                                                                                                                      ; sys_clk                                                                                                                                                                                                                     ; 5.3               ;
; sys_clk                                                                                                                                                                      ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                                               ; 2.3               ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                                               ; 1.3               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[1] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 4.667             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[8] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[6] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[7] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[4] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[5] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[2] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[3] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[8]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[6]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[7]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[4]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[5]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[2]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[3]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[1] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[0]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[0] ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[1]                                                  ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|state.ping                                                                                                                                          ; data_acq:d1|fifo_pp:fifo|fifo1_rd_en                                                                                                                                                                                                ; 4.453             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[7] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 4.067             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[8] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 4.064             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[5] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 4.037             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[1]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 4.032             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[3] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 4.023             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[8]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.909             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[6]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.909             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[6] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.909             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[7]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.902             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[4]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.902             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[4] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.902             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[5]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.887             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[2]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.887             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[2] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.887             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[3]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.879             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe12|dffe14a[0] ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.879             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|rdptr_g[0]                                                  ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 3.879             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                ; data_acq:d1|fifo_pp:fifo|next_state.start                                                                                                                                                                                           ; 1.348             ;
; data_acq:d1|fifo_pp:fifo|state.pang                                                                                                                                          ; data_acq:d1|fifo_pp:fifo|fifo2_rd_en                                                                                                                                                                                                ; 1.346             ;
; data_acq:d1|fifo_pp:fifo|state.idle                                                                                                                                          ; data_acq:d1|fifo_pp:fifo|next_state.idle                                                                                                                                                                                            ; 0.475             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][14]           ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated|ram_block1a14~porta_datain_reg0        ; 0.317             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][8]            ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated|ram_block1a8~porta_datain_reg0         ; 0.317             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][6]            ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated|ram_block1a6~porta_datain_reg0         ; 0.317             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][5]            ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated|ram_block1a5~porta_datain_reg0         ; 0.317             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][3]            ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated|ram_block1a3~porta_datain_reg0         ; 0.317             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][2]            ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_kln3:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.317             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[6]                                                  ; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.245             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[4]                                                  ; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.245             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[3]                                                  ; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.245             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[1]                                                  ; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.245             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|wrptr_g[0]                                                  ; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a3~porta_address_reg0                                                          ; 0.245             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[3]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.243             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[2]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.243             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[4]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.242             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[5]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.242             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[7]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.242             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[6]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.242             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[1]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.242             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_rdcnt_i[8]                   ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~portb_address_reg0 ; 0.242             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[3]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~porta_address_reg0 ; 0.241             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[6]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a18~porta_address_reg0 ; 0.241             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[0]                     ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|altsyncram_kln3:auto_generated|ram_block1a0~portb_address_reg0        ; 0.145             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[1]                     ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|altsyncram_kln3:auto_generated|ram_block1a0~portb_address_reg0        ; 0.145             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[2]                     ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|altsyncram_kln3:auto_generated|ram_block1a0~portb_address_reg0        ; 0.145             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[3]                     ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|altsyncram_kln3:auto_generated|ram_block1a0~portb_address_reg0        ; 0.145             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra2_add_0_0_o[4]                     ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr2_dmem|altsyncram_kln3:auto_generated|ram_block1a0~portb_address_reg0        ; 0.145             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                    ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                                                                          ; 0.071             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                    ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                                                                          ; 0.070             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                    ; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                                                                          ; 0.069             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                    ; data_acq:d1|fifo_pp:fifo|fifo:fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                                                                          ; 0.068             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[3]                                    ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[7]                                                                                           ; 0.048             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a0~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[24]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a0~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a5~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a7~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a7~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a6~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a6~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a4~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a2~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[26]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a2~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a1~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[25]                                              ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|altsyncram_kj31:fifo_ram|ram_block11a1~porta_datain_reg0                                                           ; 0.039             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca1_i[4]                                    ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_cm1_q[10]                                                                                          ; 0.033             ;
; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                      ; data_acq:d1|fifo_pp:fifo|fifo:fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_j7k1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                                             ; 0.033             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[1]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a16~porta_address_reg0 ; 0.030             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[2]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a16~porta_address_reg0 ; 0.030             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[4]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a16~porta_address_reg0 ; 0.030             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[5]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a16~porta_address_reg0 ; 0.030             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[7]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a16~porta_address_reg0 ; 0.030             ;
; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_wraddr_q[8]                  ; data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|fir_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_delayr1_mem_dmem|altsyncram_bgq3:auto_generated|ram_block1a16~porta_address_reg0 ; 0.030             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 91 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "ethernet"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[0] port File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 5, clock division of 1, and phase shift of -90 degrees (-1000 ps) for clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[1] port File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 180 degrees (4000 ps) for clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[2] port File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_j7k1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ethernet.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node sys_clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/ethernet.v Line: 26
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node data_acq:d1|fir:f1|fir_0002:fir_inst|fir_0002_ast:fir_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid  File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/fir/auk_dspip_avalon_streaming_source_hpfir.vhd Line: 448
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node data_acq:d1|fifo_pp:fifo|next_state~10 File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/fifo_pp.v Line: 33
        Info (176357): Destination node data_acq:d1|fifo_pp:fifo|Selector0~0 File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/fifo_pp.v Line: 113
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "clk125m:c1|altpll:altpll_component|clk125m_altpll:auto_generated|pll1" output port clk[0] feeds output pin "eth_tx_clk_125m~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/code-file/FPGA/Ethernet/src/EP4Ethernet/db/clk125m_altpll.v Line: 43
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "SW17" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X81_Y49 to location X91_Y60
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 2.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/code-file/FPGA/Ethernet/src/EP4Ethernet/output_files/ethernet.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6077 megabytes
    Info: Processing ended: Fri May 26 09:40:44 2023
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/code-file/FPGA/Ethernet/src/EP4Ethernet/output_files/ethernet.fit.smsg.


