// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2019.1
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _sum_HH_
#define _sum_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "makeZero.h"

namespace ap_rtl {

struct sum : public sc_module {
    // Port declarations 99
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_lv<4> > mat_0_address0;
    sc_out< sc_logic > mat_0_ce0;
    sc_out< sc_logic > mat_0_we0;
    sc_out< sc_lv<32> > mat_0_d0;
    sc_in< sc_lv<32> > mat_0_q0;
    sc_out< sc_lv<4> > mat_0_address1;
    sc_out< sc_logic > mat_0_ce1;
    sc_out< sc_logic > mat_0_we1;
    sc_out< sc_lv<32> > mat_0_d1;
    sc_in< sc_lv<32> > mat_0_q1;
    sc_out< sc_lv<4> > mat_1_address0;
    sc_out< sc_logic > mat_1_ce0;
    sc_out< sc_logic > mat_1_we0;
    sc_out< sc_lv<32> > mat_1_d0;
    sc_in< sc_lv<32> > mat_1_q0;
    sc_out< sc_lv<4> > mat_1_address1;
    sc_out< sc_logic > mat_1_ce1;
    sc_out< sc_logic > mat_1_we1;
    sc_out< sc_lv<32> > mat_1_d1;
    sc_in< sc_lv<32> > mat_1_q1;
    sc_out< sc_lv<4> > mat_2_address0;
    sc_out< sc_logic > mat_2_ce0;
    sc_out< sc_logic > mat_2_we0;
    sc_out< sc_lv<32> > mat_2_d0;
    sc_in< sc_lv<32> > mat_2_q0;
    sc_out< sc_lv<4> > mat_2_address1;
    sc_out< sc_logic > mat_2_ce1;
    sc_out< sc_logic > mat_2_we1;
    sc_out< sc_lv<32> > mat_2_d1;
    sc_in< sc_lv<32> > mat_2_q1;
    sc_out< sc_lv<4> > mat_3_address0;
    sc_out< sc_logic > mat_3_ce0;
    sc_out< sc_logic > mat_3_we0;
    sc_out< sc_lv<32> > mat_3_d0;
    sc_in< sc_lv<32> > mat_3_q0;
    sc_out< sc_lv<4> > mat_3_address1;
    sc_out< sc_logic > mat_3_ce1;
    sc_out< sc_logic > mat_3_we1;
    sc_out< sc_lv<32> > mat_3_d1;
    sc_in< sc_lv<32> > mat_3_q1;
    sc_out< sc_lv<4> > mat_4_address0;
    sc_out< sc_logic > mat_4_ce0;
    sc_out< sc_logic > mat_4_we0;
    sc_out< sc_lv<32> > mat_4_d0;
    sc_in< sc_lv<32> > mat_4_q0;
    sc_out< sc_lv<4> > mat_4_address1;
    sc_out< sc_logic > mat_4_ce1;
    sc_out< sc_logic > mat_4_we1;
    sc_out< sc_lv<32> > mat_4_d1;
    sc_in< sc_lv<32> > mat_4_q1;
    sc_out< sc_lv<4> > mat_5_address0;
    sc_out< sc_logic > mat_5_ce0;
    sc_out< sc_logic > mat_5_we0;
    sc_out< sc_lv<32> > mat_5_d0;
    sc_in< sc_lv<32> > mat_5_q0;
    sc_out< sc_lv<4> > mat_5_address1;
    sc_out< sc_logic > mat_5_ce1;
    sc_out< sc_logic > mat_5_we1;
    sc_out< sc_lv<32> > mat_5_d1;
    sc_in< sc_lv<32> > mat_5_q1;
    sc_out< sc_lv<4> > mat_6_address0;
    sc_out< sc_logic > mat_6_ce0;
    sc_out< sc_logic > mat_6_we0;
    sc_out< sc_lv<32> > mat_6_d0;
    sc_in< sc_lv<32> > mat_6_q0;
    sc_out< sc_lv<4> > mat_6_address1;
    sc_out< sc_logic > mat_6_ce1;
    sc_out< sc_logic > mat_6_we1;
    sc_out< sc_lv<32> > mat_6_d1;
    sc_in< sc_lv<32> > mat_6_q1;
    sc_out< sc_lv<4> > mat_7_address0;
    sc_out< sc_logic > mat_7_ce0;
    sc_out< sc_logic > mat_7_we0;
    sc_out< sc_lv<32> > mat_7_d0;
    sc_in< sc_lv<32> > mat_7_q0;
    sc_out< sc_lv<4> > mat_7_address1;
    sc_out< sc_logic > mat_7_ce1;
    sc_out< sc_logic > mat_7_we1;
    sc_out< sc_lv<32> > mat_7_d1;
    sc_in< sc_lv<32> > mat_7_q1;
    sc_out< sc_lv<4> > mat_8_address0;
    sc_out< sc_logic > mat_8_ce0;
    sc_out< sc_logic > mat_8_we0;
    sc_out< sc_lv<32> > mat_8_d0;
    sc_in< sc_lv<32> > mat_8_q0;
    sc_out< sc_lv<4> > mat_8_address1;
    sc_out< sc_logic > mat_8_ce1;
    sc_out< sc_logic > mat_8_we1;
    sc_out< sc_lv<32> > mat_8_d1;
    sc_in< sc_lv<32> > mat_8_q1;
    sc_in< sc_lv<32> > r;
    sc_in< sc_lv<32> > c;
    sc_out< sc_lv<32> > ap_return;


    // Module declarations
    sum(sc_module_name name);
    SC_HAS_PROCESS(sum);

    ~sum();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    makeZero* grp_makeZero_fu_868;
    sc_signal< sc_lv<12> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_lv<32> > reg_892;
    sc_signal< sc_logic > ap_CS_fsm_state2;
    sc_signal< sc_logic > ap_CS_fsm_state6;
    sc_signal< sc_lv<32> > reg_896;
    sc_signal< sc_logic > ap_CS_fsm_state5;
    sc_signal< sc_lv<32> > reg_900;
    sc_signal< sc_lv<32> > reg_904;
    sc_signal< sc_lv<32> > reg_908;
    sc_signal< sc_lv<32> > reg_913;
    sc_signal< sc_lv<32> > reg_917;
    sc_signal< sc_lv<32> > reg_922;
    sc_signal< sc_lv<32> > reg_926;
    sc_signal< sc_lv<32> > reg_931;
    sc_signal< sc_lv<32> > reg_936;
    sc_signal< sc_lv<32> > reg_941;
    sc_signal< sc_lv<32> > reg_946;
    sc_signal< sc_lv<32> > reg_950;
    sc_signal< sc_lv<32> > reg_954;
    sc_signal< sc_logic > ap_CS_fsm_state3;
    sc_signal< sc_lv<32> > reg_959;
    sc_signal< sc_lv<32> > mat_0_load_reg_1470;
    sc_signal< sc_lv<32> > mat_1_load_reg_1475;
    sc_signal< sc_lv<32> > mat_6_load_reg_1485;
    sc_signal< sc_lv<32> > mat_1_load_1_reg_1500;
    sc_signal< sc_lv<32> > mat_4_load_reg_1580;
    sc_signal< sc_lv<32> > mat_8_load_reg_1585;
    sc_signal< sc_lv<32> > mat_0_load_1_reg_1590;
    sc_signal< sc_lv<32> > mat_3_load_1_reg_1595;
    sc_signal< sc_lv<32> > mat_4_load_1_reg_1600;
    sc_signal< sc_lv<32> > mat_8_load_1_reg_1605;
    sc_signal< sc_lv<32> > mat_0_load_2_reg_1610;
    sc_signal< sc_lv<32> > mat_1_load_2_reg_1615;
    sc_signal< sc_lv<32> > mat_2_load_2_reg_1620;
    sc_signal< sc_lv<32> > mat_5_load_2_reg_1625;
    sc_signal< sc_lv<32> > mat_6_load_2_reg_1630;
    sc_signal< sc_lv<32> > mat_7_load_2_reg_1635;
    sc_signal< sc_lv<32> > mat_1_load_3_reg_1650;
    sc_signal< sc_lv<32> > mat_3_load_3_reg_1660;
    sc_signal< sc_lv<32> > mat_6_load_3_reg_1675;
    sc_signal< sc_lv<32> > mat_7_load_3_reg_1680;
    sc_signal< sc_lv<32> > mat_8_load_2_reg_1750;
    sc_signal< sc_logic > ap_CS_fsm_state4;
    sc_signal< sc_lv<32> > mat_0_load_3_reg_1755;
    sc_signal< sc_lv<32> > mat_2_load_3_reg_1760;
    sc_signal< sc_lv<32> > mat_4_load_3_reg_1765;
    sc_signal< sc_lv<32> > mat_5_load_3_reg_1770;
    sc_signal< sc_lv<32> > mat_8_load_3_reg_1775;
    sc_signal< sc_lv<32> > mat_0_load_4_reg_1780;
    sc_signal< sc_lv<32> > mat_1_load_4_reg_1785;
    sc_signal< sc_lv<32> > mat_2_load_4_reg_1790;
    sc_signal< sc_lv<32> > mat_3_load_4_reg_1795;
    sc_signal< sc_lv<32> > mat_4_load_4_reg_1800;
    sc_signal< sc_lv<32> > mat_5_load_4_reg_1805;
    sc_signal< sc_lv<32> > mat_6_load_4_reg_1810;
    sc_signal< sc_lv<32> > mat_7_load_4_reg_1815;
    sc_signal< sc_lv<32> > mat_1_load_5_reg_1830;
    sc_signal< sc_lv<32> > mat_3_load_5_reg_1835;
    sc_signal< sc_lv<32> > mat_6_load_5_reg_1840;
    sc_signal< sc_lv<32> > mat_7_load_5_reg_1845;
    sc_signal< sc_lv<32> > mat_1_load_6_reg_1930;
    sc_signal< sc_lv<32> > mat_0_load_7_reg_1940;
    sc_signal< sc_lv<32> > mat_1_load_7_reg_1945;
    sc_signal< sc_lv<32> > mat_6_load_7_reg_1950;
    sc_signal< sc_lv<32> > add_ln29_18_fu_964_p2;
    sc_signal< sc_lv<32> > add_ln29_18_reg_1955;
    sc_signal< sc_lv<32> > add_ln29_22_fu_974_p2;
    sc_signal< sc_lv<32> > add_ln29_22_reg_1960;
    sc_signal< sc_lv<32> > add_ln29_25_fu_979_p2;
    sc_signal< sc_lv<32> > add_ln29_25_reg_1965;
    sc_signal< sc_lv<32> > add_ln29_26_fu_985_p2;
    sc_signal< sc_lv<32> > add_ln29_26_reg_1970;
    sc_signal< sc_lv<32> > add_ln29_31_fu_1007_p2;
    sc_signal< sc_lv<32> > add_ln29_31_reg_1975;
    sc_signal< sc_lv<32> > add_ln33_36_fu_1013_p2;
    sc_signal< sc_lv<32> > add_ln33_36_reg_2020;
    sc_signal< sc_lv<32> > add_ln33_39_fu_1025_p2;
    sc_signal< sc_lv<32> > add_ln33_39_reg_2025;
    sc_signal< sc_lv<32> > add_ln29_fu_1031_p2;
    sc_signal< sc_lv<32> > add_ln29_reg_2030;
    sc_signal< sc_lv<32> > add_ln29_1_fu_1037_p2;
    sc_signal< sc_lv<32> > add_ln29_1_reg_2035;
    sc_signal< sc_lv<32> > add_ln29_6_fu_1056_p2;
    sc_signal< sc_lv<32> > add_ln29_6_reg_2040;
    sc_signal< sc_lv<32> > add_ln29_8_fu_1062_p2;
    sc_signal< sc_lv<32> > add_ln29_8_reg_2045;
    sc_signal< sc_lv<32> > add_ln29_9_fu_1066_p2;
    sc_signal< sc_lv<32> > add_ln29_9_reg_2050;
    sc_signal< sc_lv<32> > add_ln29_14_fu_1083_p2;
    sc_signal< sc_lv<32> > add_ln29_14_reg_2055;
    sc_signal< sc_lv<32> > add_ln29_33_fu_1124_p2;
    sc_signal< sc_lv<32> > add_ln29_33_reg_2060;
    sc_signal< sc_lv<32> > add_ln33_fu_1130_p2;
    sc_signal< sc_lv<32> > add_ln33_reg_2065;
    sc_signal< sc_lv<32> > add_ln33_4_fu_1136_p2;
    sc_signal< sc_lv<32> > add_ln33_4_reg_2070;
    sc_signal< sc_lv<32> > add_ln33_7_fu_1147_p2;
    sc_signal< sc_lv<32> > add_ln33_7_reg_2075;
    sc_signal< sc_lv<32> > add_ln33_10_fu_1153_p2;
    sc_signal< sc_lv<32> > add_ln33_10_reg_2080;
    sc_signal< sc_lv<32> > add_ln33_14_fu_1158_p2;
    sc_signal< sc_lv<32> > add_ln33_14_reg_2085;
    sc_signal< sc_lv<32> > add_ln33_17_fu_1168_p2;
    sc_signal< sc_lv<32> > add_ln33_17_reg_2090;
    sc_signal< sc_lv<32> > add_ln33_23_fu_1178_p2;
    sc_signal< sc_lv<32> > add_ln33_23_reg_2095;
    sc_signal< sc_lv<32> > add_ln33_25_fu_1183_p2;
    sc_signal< sc_lv<32> > add_ln33_25_reg_2100;
    sc_signal< sc_lv<32> > add_ln33_28_fu_1191_p2;
    sc_signal< sc_lv<32> > add_ln33_28_reg_2105;
    sc_signal< sc_lv<32> > add_ln33_41_fu_1230_p2;
    sc_signal< sc_lv<32> > add_ln33_41_reg_2110;
    sc_signal< sc_lv<32> > add_ln29_34_fu_1260_p2;
    sc_signal< sc_lv<32> > add_ln29_34_reg_2115;
    sc_signal< sc_logic > ap_CS_fsm_state7;
    sc_signal< sc_lv<32> > add_ln33_9_fu_1292_p2;
    sc_signal< sc_lv<32> > add_ln33_9_reg_2122;
    sc_signal< sc_lv<32> > add_ln33_19_fu_1325_p2;
    sc_signal< sc_lv<32> > add_ln33_19_reg_2127;
    sc_signal< sc_lv<32> > add_ln33_42_fu_1355_p2;
    sc_signal< sc_lv<32> > add_ln33_42_reg_2132;
    sc_signal< sc_lv<32> > add_ln33_43_fu_1364_p2;
    sc_signal< sc_lv<32> > add_ln33_43_reg_2137;
    sc_signal< sc_logic > ap_CS_fsm_state8;
    sc_signal< sc_lv<32> > select_ln40_fu_1374_p3;
    sc_signal< sc_lv<32> > select_ln40_reg_2144;
    sc_signal< sc_logic > ap_CS_fsm_state9;
    sc_signal< sc_logic > grp_makeZero_fu_868_ap_start;
    sc_signal< sc_logic > grp_makeZero_fu_868_ap_done;
    sc_signal< sc_logic > grp_makeZero_fu_868_ap_idle;
    sc_signal< sc_logic > grp_makeZero_fu_868_ap_ready;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_0_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_0_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_0_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_0_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_0_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_0_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_0_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_0_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_1_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_1_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_1_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_1_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_1_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_1_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_1_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_1_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_2_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_2_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_2_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_2_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_2_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_2_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_2_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_2_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_3_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_3_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_3_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_3_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_3_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_3_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_3_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_3_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_4_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_4_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_4_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_4_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_4_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_4_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_4_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_4_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_5_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_5_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_5_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_5_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_5_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_5_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_5_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_5_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_6_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_6_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_6_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_6_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_6_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_6_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_6_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_6_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_7_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_7_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_7_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_7_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_7_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_7_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_7_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_7_d1;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_8_address0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_8_ce0;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_8_we0;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_8_d0;
    sc_signal< sc_lv<4> > grp_makeZero_fu_868_mat_8_address1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_8_ce1;
    sc_signal< sc_logic > grp_makeZero_fu_868_mat_8_we1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_mat_8_d1;
    sc_signal< sc_lv<32> > grp_makeZero_fu_868_lower_sum;
    sc_signal< sc_logic > grp_makeZero_fu_868_ap_start_reg;
    sc_signal< sc_lv<12> > ap_NS_fsm;
    sc_signal< sc_logic > ap_NS_fsm_state8;
    sc_signal< sc_logic > ap_CS_fsm_state10;
    sc_signal< sc_logic > ap_CS_fsm_state11;
    sc_signal< sc_logic > ap_CS_fsm_state12;
    sc_signal< sc_lv<32> > add_ln29_21_fu_969_p2;
    sc_signal< sc_lv<32> > add_ln29_29_fu_995_p2;
    sc_signal< sc_lv<32> > add_ln29_30_fu_1001_p2;
    sc_signal< sc_lv<32> > add_ln29_28_fu_990_p2;
    sc_signal< sc_lv<32> > add_ln33_38_fu_1019_p2;
    sc_signal< sc_lv<32> > add_ln29_4_fu_1046_p2;
    sc_signal< sc_lv<32> > add_ln29_5_fu_1051_p2;
    sc_signal< sc_lv<32> > add_ln29_3_fu_1042_p2;
    sc_signal< sc_lv<32> > add_ln29_12_fu_1074_p2;
    sc_signal< sc_lv<32> > add_ln29_13_fu_1078_p2;
    sc_signal< sc_lv<32> > add_ln29_11_fu_1070_p2;
    sc_signal< sc_lv<32> > add_ln29_17_fu_1089_p2;
    sc_signal< sc_lv<32> > add_ln29_20_fu_1099_p2;
    sc_signal< sc_lv<32> > add_ln29_23_fu_1104_p2;
    sc_signal< sc_lv<32> > add_ln29_19_fu_1094_p2;
    sc_signal< sc_lv<32> > add_ln29_27_fu_1115_p2;
    sc_signal< sc_lv<32> > add_ln29_32_fu_1119_p2;
    sc_signal< sc_lv<32> > add_ln29_24_fu_1109_p2;
    sc_signal< sc_lv<32> > add_ln33_6_fu_1141_p2;
    sc_signal< sc_lv<32> > add_ln33_16_fu_1162_p2;
    sc_signal< sc_lv<32> > add_ln33_22_fu_1174_p2;
    sc_signal< sc_lv<32> > add_ln33_27_fu_1187_p2;
    sc_signal< sc_lv<32> > add_ln33_31_fu_1196_p2;
    sc_signal< sc_lv<32> > add_ln33_33_fu_1205_p2;
    sc_signal< sc_lv<32> > add_ln33_34_fu_1209_p2;
    sc_signal< sc_lv<32> > add_ln33_32_fu_1200_p2;
    sc_signal< sc_lv<32> > add_ln33_37_fu_1221_p2;
    sc_signal< sc_lv<32> > add_ln33_40_fu_1225_p2;
    sc_signal< sc_lv<32> > add_ln33_35_fu_1215_p2;
    sc_signal< sc_lv<32> > add_ln29_2_fu_1236_p2;
    sc_signal< sc_lv<32> > add_ln29_10_fu_1245_p2;
    sc_signal< sc_lv<32> > add_ln29_15_fu_1249_p2;
    sc_signal< sc_lv<32> > add_ln29_7_fu_1240_p2;
    sc_signal< sc_lv<32> > add_ln29_16_fu_1254_p2;
    sc_signal< sc_lv<32> > add_ln33_1_fu_1265_p2;
    sc_signal< sc_lv<32> > add_ln33_2_fu_1271_p2;
    sc_signal< sc_lv<32> > add_ln33_5_fu_1282_p2;
    sc_signal< sc_lv<32> > add_ln33_8_fu_1287_p2;
    sc_signal< sc_lv<32> > add_ln33_3_fu_1277_p2;
    sc_signal< sc_lv<32> > add_ln33_11_fu_1298_p2;
    sc_signal< sc_lv<32> > add_ln33_12_fu_1304_p2;
    sc_signal< sc_lv<32> > add_ln33_15_fu_1315_p2;
    sc_signal< sc_lv<32> > add_ln33_18_fu_1320_p2;
    sc_signal< sc_lv<32> > add_ln33_13_fu_1310_p2;
    sc_signal< sc_lv<32> > add_ln33_21_fu_1331_p2;
    sc_signal< sc_lv<32> > add_ln33_26_fu_1340_p2;
    sc_signal< sc_lv<32> > add_ln33_29_fu_1344_p2;
    sc_signal< sc_lv<32> > add_ln33_24_fu_1335_p2;
    sc_signal< sc_lv<32> > add_ln33_30_fu_1349_p2;
    sc_signal< sc_lv<32> > add_ln33_20_fu_1360_p2;
    sc_signal< sc_lv<1> > icmp_ln40_fu_1370_p2;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<12> ap_ST_fsm_state1;
    static const sc_lv<12> ap_ST_fsm_state2;
    static const sc_lv<12> ap_ST_fsm_state3;
    static const sc_lv<12> ap_ST_fsm_state4;
    static const sc_lv<12> ap_ST_fsm_state5;
    static const sc_lv<12> ap_ST_fsm_state6;
    static const sc_lv<12> ap_ST_fsm_state7;
    static const sc_lv<12> ap_ST_fsm_state8;
    static const sc_lv<12> ap_ST_fsm_state9;
    static const sc_lv<12> ap_ST_fsm_state10;
    static const sc_lv<12> ap_ST_fsm_state11;
    static const sc_lv<12> ap_ST_fsm_state12;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<32> ap_const_lv32_7;
    static const sc_lv<32> ap_const_lv32_8;
    static const sc_lv<32> ap_const_lv32_9;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<32> ap_const_lv32_B;
    static const sc_lv<64> ap_const_lv64_0;
    static const sc_lv<64> ap_const_lv64_1;
    static const sc_lv<64> ap_const_lv64_2;
    static const sc_lv<64> ap_const_lv64_5;
    static const sc_lv<64> ap_const_lv64_6;
    static const sc_lv<64> ap_const_lv64_7;
    static const sc_lv<64> ap_const_lv64_8;
    static const sc_lv<64> ap_const_lv64_3;
    static const sc_lv<64> ap_const_lv64_4;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_add_ln29_10_fu_1245_p2();
    void thread_add_ln29_11_fu_1070_p2();
    void thread_add_ln29_12_fu_1074_p2();
    void thread_add_ln29_13_fu_1078_p2();
    void thread_add_ln29_14_fu_1083_p2();
    void thread_add_ln29_15_fu_1249_p2();
    void thread_add_ln29_16_fu_1254_p2();
    void thread_add_ln29_17_fu_1089_p2();
    void thread_add_ln29_18_fu_964_p2();
    void thread_add_ln29_19_fu_1094_p2();
    void thread_add_ln29_1_fu_1037_p2();
    void thread_add_ln29_20_fu_1099_p2();
    void thread_add_ln29_21_fu_969_p2();
    void thread_add_ln29_22_fu_974_p2();
    void thread_add_ln29_23_fu_1104_p2();
    void thread_add_ln29_24_fu_1109_p2();
    void thread_add_ln29_25_fu_979_p2();
    void thread_add_ln29_26_fu_985_p2();
    void thread_add_ln29_27_fu_1115_p2();
    void thread_add_ln29_28_fu_990_p2();
    void thread_add_ln29_29_fu_995_p2();
    void thread_add_ln29_2_fu_1236_p2();
    void thread_add_ln29_30_fu_1001_p2();
    void thread_add_ln29_31_fu_1007_p2();
    void thread_add_ln29_32_fu_1119_p2();
    void thread_add_ln29_33_fu_1124_p2();
    void thread_add_ln29_34_fu_1260_p2();
    void thread_add_ln29_3_fu_1042_p2();
    void thread_add_ln29_4_fu_1046_p2();
    void thread_add_ln29_5_fu_1051_p2();
    void thread_add_ln29_6_fu_1056_p2();
    void thread_add_ln29_7_fu_1240_p2();
    void thread_add_ln29_8_fu_1062_p2();
    void thread_add_ln29_9_fu_1066_p2();
    void thread_add_ln29_fu_1031_p2();
    void thread_add_ln33_10_fu_1153_p2();
    void thread_add_ln33_11_fu_1298_p2();
    void thread_add_ln33_12_fu_1304_p2();
    void thread_add_ln33_13_fu_1310_p2();
    void thread_add_ln33_14_fu_1158_p2();
    void thread_add_ln33_15_fu_1315_p2();
    void thread_add_ln33_16_fu_1162_p2();
    void thread_add_ln33_17_fu_1168_p2();
    void thread_add_ln33_18_fu_1320_p2();
    void thread_add_ln33_19_fu_1325_p2();
    void thread_add_ln33_1_fu_1265_p2();
    void thread_add_ln33_20_fu_1360_p2();
    void thread_add_ln33_21_fu_1331_p2();
    void thread_add_ln33_22_fu_1174_p2();
    void thread_add_ln33_23_fu_1178_p2();
    void thread_add_ln33_24_fu_1335_p2();
    void thread_add_ln33_25_fu_1183_p2();
    void thread_add_ln33_26_fu_1340_p2();
    void thread_add_ln33_27_fu_1187_p2();
    void thread_add_ln33_28_fu_1191_p2();
    void thread_add_ln33_29_fu_1344_p2();
    void thread_add_ln33_2_fu_1271_p2();
    void thread_add_ln33_30_fu_1349_p2();
    void thread_add_ln33_31_fu_1196_p2();
    void thread_add_ln33_32_fu_1200_p2();
    void thread_add_ln33_33_fu_1205_p2();
    void thread_add_ln33_34_fu_1209_p2();
    void thread_add_ln33_35_fu_1215_p2();
    void thread_add_ln33_36_fu_1013_p2();
    void thread_add_ln33_37_fu_1221_p2();
    void thread_add_ln33_38_fu_1019_p2();
    void thread_add_ln33_39_fu_1025_p2();
    void thread_add_ln33_3_fu_1277_p2();
    void thread_add_ln33_40_fu_1225_p2();
    void thread_add_ln33_41_fu_1230_p2();
    void thread_add_ln33_42_fu_1355_p2();
    void thread_add_ln33_43_fu_1364_p2();
    void thread_add_ln33_4_fu_1136_p2();
    void thread_add_ln33_5_fu_1282_p2();
    void thread_add_ln33_6_fu_1141_p2();
    void thread_add_ln33_7_fu_1147_p2();
    void thread_add_ln33_8_fu_1287_p2();
    void thread_add_ln33_9_fu_1292_p2();
    void thread_add_ln33_fu_1130_p2();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state10();
    void thread_ap_CS_fsm_state11();
    void thread_ap_CS_fsm_state12();
    void thread_ap_CS_fsm_state2();
    void thread_ap_CS_fsm_state3();
    void thread_ap_CS_fsm_state4();
    void thread_ap_CS_fsm_state5();
    void thread_ap_CS_fsm_state6();
    void thread_ap_CS_fsm_state7();
    void thread_ap_CS_fsm_state8();
    void thread_ap_CS_fsm_state9();
    void thread_ap_NS_fsm_state8();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_return();
    void thread_grp_makeZero_fu_868_ap_start();
    void thread_grp_makeZero_fu_868_lower_sum();
    void thread_icmp_ln40_fu_1370_p2();
    void thread_mat_0_address0();
    void thread_mat_0_address1();
    void thread_mat_0_ce0();
    void thread_mat_0_ce1();
    void thread_mat_0_d0();
    void thread_mat_0_d1();
    void thread_mat_0_we0();
    void thread_mat_0_we1();
    void thread_mat_1_address0();
    void thread_mat_1_address1();
    void thread_mat_1_ce0();
    void thread_mat_1_ce1();
    void thread_mat_1_d0();
    void thread_mat_1_d1();
    void thread_mat_1_we0();
    void thread_mat_1_we1();
    void thread_mat_2_address0();
    void thread_mat_2_address1();
    void thread_mat_2_ce0();
    void thread_mat_2_ce1();
    void thread_mat_2_d0();
    void thread_mat_2_d1();
    void thread_mat_2_we0();
    void thread_mat_2_we1();
    void thread_mat_3_address0();
    void thread_mat_3_address1();
    void thread_mat_3_ce0();
    void thread_mat_3_ce1();
    void thread_mat_3_d0();
    void thread_mat_3_d1();
    void thread_mat_3_we0();
    void thread_mat_3_we1();
    void thread_mat_4_address0();
    void thread_mat_4_address1();
    void thread_mat_4_ce0();
    void thread_mat_4_ce1();
    void thread_mat_4_d0();
    void thread_mat_4_d1();
    void thread_mat_4_we0();
    void thread_mat_4_we1();
    void thread_mat_5_address0();
    void thread_mat_5_address1();
    void thread_mat_5_ce0();
    void thread_mat_5_ce1();
    void thread_mat_5_d0();
    void thread_mat_5_d1();
    void thread_mat_5_we0();
    void thread_mat_5_we1();
    void thread_mat_6_address0();
    void thread_mat_6_address1();
    void thread_mat_6_ce0();
    void thread_mat_6_ce1();
    void thread_mat_6_d0();
    void thread_mat_6_d1();
    void thread_mat_6_we0();
    void thread_mat_6_we1();
    void thread_mat_7_address0();
    void thread_mat_7_address1();
    void thread_mat_7_ce0();
    void thread_mat_7_ce1();
    void thread_mat_7_d0();
    void thread_mat_7_d1();
    void thread_mat_7_we0();
    void thread_mat_7_we1();
    void thread_mat_8_address0();
    void thread_mat_8_address1();
    void thread_mat_8_ce0();
    void thread_mat_8_ce1();
    void thread_mat_8_d0();
    void thread_mat_8_d1();
    void thread_mat_8_we0();
    void thread_mat_8_we1();
    void thread_select_ln40_fu_1374_p3();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
