`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 04/03/2019 05:33:50 PM
// Design Name: 
// Module Name: mux_test
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module mux_test();
reg D1,D2,D3,D4;
reg [1:0] select;
wire dataOut;
mux test(D1,D2,D3,D4,select,dataOut);
initial
begin
    D1=1;
    D2=0;
    D3=0;
    D4=1;
    select = 2'b00;
    #50
    select = 2'b01;
    #50
    select = 2'b10;
    #50
    select = 2'b11;
    #50
$finish;
end

endmodule
