# 快速乘法器

**实现快速乘法器组合逻辑，要实现的功能如下：**

输入为两个16位有符号数，输出32位相乘结果。要求采用Booth编码和Wallace树型结构。

计算例子：

**0**110000010000000 * **1**000000000000001 = **1**1001111110000000110000010000000

(24704) * (-32767) = (-809475968)

**顶层模块名为mul_tc_16_16，输入输出功能定义：**

|   |   |   |   |
|---|---|---|---|
|**名称**|**方向**|**位宽**|**描述**|
|a|I|16|输入数据，二进制补码|
|b|I|16|输入数据，二进制补码|
|product|O|32|输出乘积a * b，二进制补码|

**设计要求：**
Verilog实现代码可综合，逻辑延迟越小越好，给出综合以及仿真结果（参考ASIC综合结果：SMIC 55nm工艺下工作时钟频率大于500 MHz）。
