Classic Timing Analyzer report for banco_registradores_8_bits
Sat Nov 05 16:24:46 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                        ;
+------------------------------+-------+---------------+-------------+------------------+-----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From             ; To              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------------+-----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.031 ns    ; regn_wr_sel[2]   ; mem_reg[1][7]   ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.430 ns   ; mem_reg[0][7]    ; regn_do_a[7]    ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 12.827 ns   ; regn_rd_sel_a[0] ; regn_do_a[7]    ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.576 ns   ; regz_di[0]       ; regz_do[0]~reg0 ; --         ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;             ;                  ;                 ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------------+-----------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------+
; tsu                                                                             ;
+-------+--------------+------------+----------------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From           ; To              ; To Clock ;
+-------+--------------+------------+----------------+-----------------+----------+
; N/A   ; None         ; 6.031 ns   ; regn_wr_sel[2] ; mem_reg[1][0]   ; clk_in   ;
; N/A   ; None         ; 6.031 ns   ; regn_wr_sel[2] ; mem_reg[1][1]   ; clk_in   ;
; N/A   ; None         ; 6.031 ns   ; regn_wr_sel[2] ; mem_reg[1][2]   ; clk_in   ;
; N/A   ; None         ; 6.031 ns   ; regn_wr_sel[2] ; mem_reg[1][3]   ; clk_in   ;
; N/A   ; None         ; 6.031 ns   ; regn_wr_sel[2] ; mem_reg[1][5]   ; clk_in   ;
; N/A   ; None         ; 6.031 ns   ; regn_wr_sel[2] ; mem_reg[1][7]   ; clk_in   ;
; N/A   ; None         ; 5.834 ns   ; regn_wr_sel[1] ; mem_reg[1][0]   ; clk_in   ;
; N/A   ; None         ; 5.834 ns   ; regn_wr_sel[1] ; mem_reg[1][1]   ; clk_in   ;
; N/A   ; None         ; 5.834 ns   ; regn_wr_sel[1] ; mem_reg[1][2]   ; clk_in   ;
; N/A   ; None         ; 5.834 ns   ; regn_wr_sel[1] ; mem_reg[1][3]   ; clk_in   ;
; N/A   ; None         ; 5.834 ns   ; regn_wr_sel[1] ; mem_reg[1][5]   ; clk_in   ;
; N/A   ; None         ; 5.834 ns   ; regn_wr_sel[1] ; mem_reg[1][7]   ; clk_in   ;
; N/A   ; None         ; 5.822 ns   ; regn_wr_sel[0] ; mem_reg[1][0]   ; clk_in   ;
; N/A   ; None         ; 5.822 ns   ; regn_wr_sel[0] ; mem_reg[1][1]   ; clk_in   ;
; N/A   ; None         ; 5.822 ns   ; regn_wr_sel[0] ; mem_reg[1][2]   ; clk_in   ;
; N/A   ; None         ; 5.822 ns   ; regn_wr_sel[0] ; mem_reg[1][3]   ; clk_in   ;
; N/A   ; None         ; 5.822 ns   ; regn_wr_sel[0] ; mem_reg[1][5]   ; clk_in   ;
; N/A   ; None         ; 5.822 ns   ; regn_wr_sel[0] ; mem_reg[1][7]   ; clk_in   ;
; N/A   ; None         ; 5.519 ns   ; regn_wr_ena    ; mem_reg[1][0]   ; clk_in   ;
; N/A   ; None         ; 5.519 ns   ; regn_wr_ena    ; mem_reg[1][1]   ; clk_in   ;
; N/A   ; None         ; 5.519 ns   ; regn_wr_ena    ; mem_reg[1][2]   ; clk_in   ;
; N/A   ; None         ; 5.519 ns   ; regn_wr_ena    ; mem_reg[1][3]   ; clk_in   ;
; N/A   ; None         ; 5.519 ns   ; regn_wr_ena    ; mem_reg[1][5]   ; clk_in   ;
; N/A   ; None         ; 5.519 ns   ; regn_wr_ena    ; mem_reg[1][7]   ; clk_in   ;
; N/A   ; None         ; 5.432 ns   ; regn_wr_sel[2] ; mem_reg[3][0]   ; clk_in   ;
; N/A   ; None         ; 5.432 ns   ; regn_wr_sel[2] ; mem_reg[3][1]   ; clk_in   ;
; N/A   ; None         ; 5.432 ns   ; regn_wr_sel[2] ; mem_reg[3][2]   ; clk_in   ;
; N/A   ; None         ; 5.432 ns   ; regn_wr_sel[2] ; mem_reg[3][3]   ; clk_in   ;
; N/A   ; None         ; 5.432 ns   ; regn_wr_sel[2] ; mem_reg[3][5]   ; clk_in   ;
; N/A   ; None         ; 5.432 ns   ; regn_wr_sel[2] ; mem_reg[3][7]   ; clk_in   ;
; N/A   ; None         ; 5.233 ns   ; regn_wr_sel[1] ; mem_reg[3][0]   ; clk_in   ;
; N/A   ; None         ; 5.233 ns   ; regn_wr_sel[1] ; mem_reg[3][1]   ; clk_in   ;
; N/A   ; None         ; 5.233 ns   ; regn_wr_sel[1] ; mem_reg[3][2]   ; clk_in   ;
; N/A   ; None         ; 5.233 ns   ; regn_wr_sel[1] ; mem_reg[3][3]   ; clk_in   ;
; N/A   ; None         ; 5.233 ns   ; regn_wr_sel[1] ; mem_reg[3][5]   ; clk_in   ;
; N/A   ; None         ; 5.233 ns   ; regn_wr_sel[1] ; mem_reg[3][7]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][0]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][1]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][2]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][3]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][4]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][5]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][6]   ; clk_in   ;
; N/A   ; None         ; 5.201 ns   ; regn_wr_sel[2] ; mem_reg[2][7]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][0]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][1]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][2]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][3]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][4]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][5]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][6]   ; clk_in   ;
; N/A   ; None         ; 5.198 ns   ; regn_wr_sel[2] ; mem_reg[0][7]   ; clk_in   ;
; N/A   ; None         ; 5.193 ns   ; regn_wr_sel[0] ; mem_reg[3][0]   ; clk_in   ;
; N/A   ; None         ; 5.193 ns   ; regn_wr_sel[0] ; mem_reg[3][1]   ; clk_in   ;
; N/A   ; None         ; 5.193 ns   ; regn_wr_sel[0] ; mem_reg[3][2]   ; clk_in   ;
; N/A   ; None         ; 5.193 ns   ; regn_wr_sel[0] ; mem_reg[3][3]   ; clk_in   ;
; N/A   ; None         ; 5.193 ns   ; regn_wr_sel[0] ; mem_reg[3][5]   ; clk_in   ;
; N/A   ; None         ; 5.193 ns   ; regn_wr_sel[0] ; mem_reg[3][7]   ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; regn_wr_sel[2] ; mem_reg[3][4]   ; clk_in   ;
; N/A   ; None         ; 5.018 ns   ; regn_wr_sel[2] ; mem_reg[3][6]   ; clk_in   ;
; N/A   ; None         ; 5.012 ns   ; regn_wr_sel[2] ; mem_reg[1][4]   ; clk_in   ;
; N/A   ; None         ; 5.012 ns   ; regn_wr_sel[2] ; mem_reg[1][6]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][0]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][1]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][2]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][3]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][4]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][5]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][6]   ; clk_in   ;
; N/A   ; None         ; 5.003 ns   ; regn_wr_sel[1] ; mem_reg[2][7]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][0]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][1]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][2]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][3]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][4]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][5]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][6]   ; clk_in   ;
; N/A   ; None         ; 5.000 ns   ; regn_wr_sel[1] ; mem_reg[0][7]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][0]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][1]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][2]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][3]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][4]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][5]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][6]   ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; regn_wr_sel[0] ; mem_reg[2][7]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][0]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][1]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][2]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][3]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][4]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][5]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][6]   ; clk_in   ;
; N/A   ; None         ; 4.944 ns   ; regn_wr_sel[0] ; mem_reg[0][7]   ; clk_in   ;
; N/A   ; None         ; 4.919 ns   ; regn_wr_ena    ; mem_reg[3][0]   ; clk_in   ;
; N/A   ; None         ; 4.919 ns   ; regn_wr_ena    ; mem_reg[3][1]   ; clk_in   ;
; N/A   ; None         ; 4.919 ns   ; regn_wr_ena    ; mem_reg[3][2]   ; clk_in   ;
; N/A   ; None         ; 4.919 ns   ; regn_wr_ena    ; mem_reg[3][3]   ; clk_in   ;
; N/A   ; None         ; 4.919 ns   ; regn_wr_ena    ; mem_reg[3][5]   ; clk_in   ;
; N/A   ; None         ; 4.919 ns   ; regn_wr_ena    ; mem_reg[3][7]   ; clk_in   ;
; N/A   ; None         ; 4.819 ns   ; regn_wr_sel[1] ; mem_reg[3][4]   ; clk_in   ;
; N/A   ; None         ; 4.819 ns   ; regn_wr_sel[1] ; mem_reg[3][6]   ; clk_in   ;
; N/A   ; None         ; 4.815 ns   ; regn_wr_sel[1] ; mem_reg[1][4]   ; clk_in   ;
; N/A   ; None         ; 4.815 ns   ; regn_wr_sel[1] ; mem_reg[1][6]   ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; regn_wr_sel[0] ; mem_reg[1][4]   ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; regn_wr_sel[0] ; mem_reg[1][6]   ; clk_in   ;
; N/A   ; None         ; 4.779 ns   ; regn_wr_sel[0] ; mem_reg[3][4]   ; clk_in   ;
; N/A   ; None         ; 4.779 ns   ; regn_wr_sel[0] ; mem_reg[3][6]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][0]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][1]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][2]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][3]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][4]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][5]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][6]   ; clk_in   ;
; N/A   ; None         ; 4.689 ns   ; regn_wr_ena    ; mem_reg[2][7]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][0]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][1]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][2]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][3]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][4]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][5]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][6]   ; clk_in   ;
; N/A   ; None         ; 4.686 ns   ; regn_wr_ena    ; mem_reg[0][7]   ; clk_in   ;
; N/A   ; None         ; 4.505 ns   ; regn_wr_ena    ; mem_reg[3][4]   ; clk_in   ;
; N/A   ; None         ; 4.505 ns   ; regn_wr_ena    ; mem_reg[3][6]   ; clk_in   ;
; N/A   ; None         ; 4.500 ns   ; regn_wr_ena    ; mem_reg[1][4]   ; clk_in   ;
; N/A   ; None         ; 4.500 ns   ; regn_wr_ena    ; mem_reg[1][6]   ; clk_in   ;
; N/A   ; None         ; 4.051 ns   ; regn_di[0]     ; mem_reg[1][0]   ; clk_in   ;
; N/A   ; None         ; 4.051 ns   ; regn_di[0]     ; mem_reg[3][0]   ; clk_in   ;
; N/A   ; None         ; 3.820 ns   ; regn_di[0]     ; mem_reg[0][0]   ; clk_in   ;
; N/A   ; None         ; 3.817 ns   ; regn_di[1]     ; mem_reg[0][1]   ; clk_in   ;
; N/A   ; None         ; 3.817 ns   ; regn_di[0]     ; mem_reg[2][0]   ; clk_in   ;
; N/A   ; None         ; 3.814 ns   ; regn_di[1]     ; mem_reg[2][1]   ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[2]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[3]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[4]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[5]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[6]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.793 ns   ; regz_wr_ena    ; regz_do[7]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.741 ns   ; regc_di[6]     ; regc_do[6]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.693 ns   ; regn_di[5]     ; mem_reg[1][5]   ; clk_in   ;
; N/A   ; None         ; 3.691 ns   ; regn_di[5]     ; mem_reg[3][5]   ; clk_in   ;
; N/A   ; None         ; 3.686 ns   ; regn_di[5]     ; mem_reg[2][5]   ; clk_in   ;
; N/A   ; None         ; 3.686 ns   ; regn_di[5]     ; mem_reg[0][5]   ; clk_in   ;
; N/A   ; None         ; 3.645 ns   ; regn_di[6]     ; mem_reg[1][6]   ; clk_in   ;
; N/A   ; None         ; 3.645 ns   ; regn_di[6]     ; mem_reg[3][6]   ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[2]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[3]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[4]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[5]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[6]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.641 ns   ; regc_wr_ena    ; regc_do[7]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.621 ns   ; regc_di[0]     ; regc_do[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.618 ns   ; regc_di[5]     ; regc_do[5]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.618 ns   ; regn_di[6]     ; mem_reg[2][6]   ; clk_in   ;
; N/A   ; None         ; 3.618 ns   ; regn_di[6]     ; mem_reg[0][6]   ; clk_in   ;
; N/A   ; None         ; 3.587 ns   ; regn_di[1]     ; mem_reg[3][1]   ; clk_in   ;
; N/A   ; None         ; 3.584 ns   ; regn_di[1]     ; mem_reg[1][1]   ; clk_in   ;
; N/A   ; None         ; 3.578 ns   ; regn_di[2]     ; mem_reg[0][2]   ; clk_in   ;
; N/A   ; None         ; 3.575 ns   ; regn_di[2]     ; mem_reg[2][2]   ; clk_in   ;
; N/A   ; None         ; 3.574 ns   ; regn_di[2]     ; mem_reg[3][2]   ; clk_in   ;
; N/A   ; None         ; 3.570 ns   ; regn_di[2]     ; mem_reg[1][2]   ; clk_in   ;
; N/A   ; None         ; 3.542 ns   ; regn_di[7]     ; mem_reg[0][7]   ; clk_in   ;
; N/A   ; None         ; 3.541 ns   ; regn_di[7]     ; mem_reg[2][7]   ; clk_in   ;
; N/A   ; None         ; 3.504 ns   ; regz_di[7]     ; regz_do[7]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.495 ns   ; regz_di[3]     ; regz_do[3]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.372 ns   ; regc_di[4]     ; regc_do[4]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.368 ns   ; regc_di[3]     ; regc_do[3]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.365 ns   ; regn_di[3]     ; mem_reg[3][3]   ; clk_in   ;
; N/A   ; None         ; 3.363 ns   ; regn_di[3]     ; mem_reg[1][3]   ; clk_in   ;
; N/A   ; None         ; 3.360 ns   ; regn_di[3]     ; mem_reg[2][3]   ; clk_in   ;
; N/A   ; None         ; 3.359 ns   ; regn_di[3]     ; mem_reg[0][3]   ; clk_in   ;
; N/A   ; None         ; 3.343 ns   ; regc_di[2]     ; regc_do[2]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.340 ns   ; regc_di[7]     ; regc_do[7]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.337 ns   ; regn_di[7]     ; mem_reg[1][7]   ; clk_in   ;
; N/A   ; None         ; 3.337 ns   ; regn_di[7]     ; mem_reg[3][7]   ; clk_in   ;
; N/A   ; None         ; 3.312 ns   ; regn_di[4]     ; mem_reg[2][4]   ; clk_in   ;
; N/A   ; None         ; 3.308 ns   ; regn_di[4]     ; mem_reg[0][4]   ; clk_in   ;
; N/A   ; None         ; 3.299 ns   ; regn_di[4]     ; mem_reg[1][4]   ; clk_in   ;
; N/A   ; None         ; 3.299 ns   ; regn_di[4]     ; mem_reg[3][4]   ; clk_in   ;
; N/A   ; None         ; 3.291 ns   ; regz_di[6]     ; regz_do[6]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.145 ns   ; regz_di[4]     ; regz_do[4]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.139 ns   ; regc_di[1]     ; regc_do[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.125 ns   ; regz_di[2]     ; regz_do[2]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.122 ns   ; regz_di[1]     ; regz_do[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 2.840 ns   ; regz_di[5]     ; regz_do[5]~reg0 ; clk_in   ;
; N/A   ; None         ; 2.806 ns   ; regz_di[0]     ; regz_do[0]~reg0 ; clk_in   ;
+-------+--------------+------------+----------------+-----------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+-----------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From            ; To           ; From Clock ;
+-------+--------------+------------+-----------------+--------------+------------+
; N/A   ; None         ; 11.430 ns  ; mem_reg[0][7]   ; regn_do_a[7] ; clk_in     ;
; N/A   ; None         ; 9.986 ns   ; mem_reg[3][7]   ; regn_do_a[7] ; clk_in     ;
; N/A   ; None         ; 9.956 ns   ; mem_reg[1][7]   ; regn_do_a[7] ; clk_in     ;
; N/A   ; None         ; 9.166 ns   ; mem_reg[0][5]   ; regn_do_a[5] ; clk_in     ;
; N/A   ; None         ; 9.112 ns   ; mem_reg[1][5]   ; regn_do_b[5] ; clk_in     ;
; N/A   ; None         ; 9.095 ns   ; mem_reg[2][7]   ; regn_do_a[7] ; clk_in     ;
; N/A   ; None         ; 8.907 ns   ; mem_reg[1][7]   ; regn_do_b[7] ; clk_in     ;
; N/A   ; None         ; 8.858 ns   ; mem_reg[0][3]   ; regn_do_a[3] ; clk_in     ;
; N/A   ; None         ; 8.673 ns   ; mem_reg[1][1]   ; regn_do_b[1] ; clk_in     ;
; N/A   ; None         ; 8.626 ns   ; mem_reg[2][4]   ; regn_do_b[4] ; clk_in     ;
; N/A   ; None         ; 8.623 ns   ; mem_reg[1][5]   ; regn_do_a[5] ; clk_in     ;
; N/A   ; None         ; 8.605 ns   ; mem_reg[2][0]   ; regn_do_b[0] ; clk_in     ;
; N/A   ; None         ; 8.575 ns   ; mem_reg[1][3]   ; regn_do_b[3] ; clk_in     ;
; N/A   ; None         ; 8.521 ns   ; mem_reg[0][1]   ; regn_do_a[1] ; clk_in     ;
; N/A   ; None         ; 8.293 ns   ; mem_reg[1][3]   ; regn_do_a[3] ; clk_in     ;
; N/A   ; None         ; 8.207 ns   ; mem_reg[0][6]   ; regn_do_a[6] ; clk_in     ;
; N/A   ; None         ; 8.076 ns   ; mem_reg[2][6]   ; regn_do_a[6] ; clk_in     ;
; N/A   ; None         ; 8.056 ns   ; mem_reg[0][7]   ; regn_do_b[7] ; clk_in     ;
; N/A   ; None         ; 8.039 ns   ; mem_reg[0][5]   ; regn_do_b[5] ; clk_in     ;
; N/A   ; None         ; 8.037 ns   ; mem_reg[3][3]   ; regn_do_a[3] ; clk_in     ;
; N/A   ; None         ; 8.034 ns   ; mem_reg[0][4]   ; regn_do_b[4] ; clk_in     ;
; N/A   ; None         ; 8.004 ns   ; mem_reg[2][2]   ; regn_do_b[2] ; clk_in     ;
; N/A   ; None         ; 7.971 ns   ; mem_reg[0][0]   ; regn_do_a[0] ; clk_in     ;
; N/A   ; None         ; 7.921 ns   ; mem_reg[0][2]   ; regn_do_a[2] ; clk_in     ;
; N/A   ; None         ; 7.865 ns   ; mem_reg[0][4]   ; regn_do_a[4] ; clk_in     ;
; N/A   ; None         ; 7.852 ns   ; mem_reg[0][1]   ; regn_do_b[1] ; clk_in     ;
; N/A   ; None         ; 7.795 ns   ; mem_reg[2][2]   ; regn_do_a[2] ; clk_in     ;
; N/A   ; None         ; 7.792 ns   ; mem_reg[0][0]   ; regn_do_b[0] ; clk_in     ;
; N/A   ; None         ; 7.774 ns   ; mem_reg[0][3]   ; regn_do_b[3] ; clk_in     ;
; N/A   ; None         ; 7.733 ns   ; mem_reg[2][4]   ; regn_do_a[4] ; clk_in     ;
; N/A   ; None         ; 7.688 ns   ; mem_reg[2][6]   ; regn_do_b[6] ; clk_in     ;
; N/A   ; None         ; 7.657 ns   ; mem_reg[2][1]   ; regn_do_b[1] ; clk_in     ;
; N/A   ; None         ; 7.598 ns   ; mem_reg[3][4]   ; regn_do_a[4] ; clk_in     ;
; N/A   ; None         ; 7.593 ns   ; mem_reg[0][2]   ; regn_do_b[2] ; clk_in     ;
; N/A   ; None         ; 7.581 ns   ; mem_reg[2][7]   ; regn_do_b[7] ; clk_in     ;
; N/A   ; None         ; 7.571 ns   ; mem_reg[1][1]   ; regn_do_a[1] ; clk_in     ;
; N/A   ; None         ; 7.565 ns   ; mem_reg[3][5]   ; regn_do_a[5] ; clk_in     ;
; N/A   ; None         ; 7.537 ns   ; mem_reg[2][0]   ; regn_do_a[0] ; clk_in     ;
; N/A   ; None         ; 7.526 ns   ; mem_reg[1][0]   ; regn_do_b[0] ; clk_in     ;
; N/A   ; None         ; 7.525 ns   ; mem_reg[2][5]   ; regn_do_b[5] ; clk_in     ;
; N/A   ; None         ; 7.451 ns   ; regc_do[3]~reg0 ; regc_do[3]   ; clk_in     ;
; N/A   ; None         ; 7.314 ns   ; mem_reg[3][6]   ; regn_do_a[6] ; clk_in     ;
; N/A   ; None         ; 7.293 ns   ; regc_do[1]~reg0 ; regc_do[1]   ; clk_in     ;
; N/A   ; None         ; 7.287 ns   ; mem_reg[0][6]   ; regn_do_b[6] ; clk_in     ;
; N/A   ; None         ; 7.279 ns   ; mem_reg[3][1]   ; regn_do_a[1] ; clk_in     ;
; N/A   ; None         ; 7.272 ns   ; mem_reg[1][4]   ; regn_do_b[4] ; clk_in     ;
; N/A   ; None         ; 7.199 ns   ; mem_reg[2][3]   ; regn_do_a[3] ; clk_in     ;
; N/A   ; None         ; 7.188 ns   ; mem_reg[1][6]   ; regn_do_a[6] ; clk_in     ;
; N/A   ; None         ; 7.158 ns   ; mem_reg[1][4]   ; regn_do_a[4] ; clk_in     ;
; N/A   ; None         ; 7.155 ns   ; mem_reg[1][6]   ; regn_do_b[6] ; clk_in     ;
; N/A   ; None         ; 7.146 ns   ; mem_reg[3][4]   ; regn_do_b[4] ; clk_in     ;
; N/A   ; None         ; 7.113 ns   ; mem_reg[1][2]   ; regn_do_b[2] ; clk_in     ;
; N/A   ; None         ; 7.107 ns   ; mem_reg[3][0]   ; regn_do_a[0] ; clk_in     ;
; N/A   ; None         ; 7.052 ns   ; mem_reg[3][2]   ; regn_do_a[2] ; clk_in     ;
; N/A   ; None         ; 7.024 ns   ; mem_reg[3][1]   ; regn_do_b[1] ; clk_in     ;
; N/A   ; None         ; 6.995 ns   ; mem_reg[2][3]   ; regn_do_b[3] ; clk_in     ;
; N/A   ; None         ; 6.982 ns   ; mem_reg[3][7]   ; regn_do_b[7] ; clk_in     ;
; N/A   ; None         ; 6.931 ns   ; mem_reg[3][5]   ; regn_do_b[5] ; clk_in     ;
; N/A   ; None         ; 6.926 ns   ; mem_reg[1][2]   ; regn_do_a[2] ; clk_in     ;
; N/A   ; None         ; 6.922 ns   ; mem_reg[2][5]   ; regn_do_a[5] ; clk_in     ;
; N/A   ; None         ; 6.714 ns   ; mem_reg[3][6]   ; regn_do_b[6] ; clk_in     ;
; N/A   ; None         ; 6.711 ns   ; mem_reg[3][2]   ; regn_do_b[2] ; clk_in     ;
; N/A   ; None         ; 6.710 ns   ; mem_reg[3][0]   ; regn_do_b[0] ; clk_in     ;
; N/A   ; None         ; 6.708 ns   ; mem_reg[2][1]   ; regn_do_a[1] ; clk_in     ;
; N/A   ; None         ; 6.678 ns   ; mem_reg[1][0]   ; regn_do_a[0] ; clk_in     ;
; N/A   ; None         ; 6.677 ns   ; mem_reg[3][3]   ; regn_do_b[3] ; clk_in     ;
; N/A   ; None         ; 6.672 ns   ; regc_do[2]~reg0 ; regc_do[2]   ; clk_in     ;
; N/A   ; None         ; 6.654 ns   ; regc_do[6]~reg0 ; regc_do[6]   ; clk_in     ;
; N/A   ; None         ; 6.643 ns   ; regc_do[4]~reg0 ; regc_do[4]   ; clk_in     ;
; N/A   ; None         ; 6.631 ns   ; regz_do[4]~reg0 ; regz_do[4]   ; clk_in     ;
; N/A   ; None         ; 6.626 ns   ; regz_do[5]~reg0 ; regz_do[5]   ; clk_in     ;
; N/A   ; None         ; 6.361 ns   ; regc_do[5]~reg0 ; regc_do[5]   ; clk_in     ;
; N/A   ; None         ; 6.360 ns   ; regc_do[7]~reg0 ; regc_do[7]   ; clk_in     ;
; N/A   ; None         ; 6.360 ns   ; regc_do[0]~reg0 ; regc_do[0]   ; clk_in     ;
; N/A   ; None         ; 6.348 ns   ; regz_do[3]~reg0 ; regz_do[3]   ; clk_in     ;
; N/A   ; None         ; 6.319 ns   ; regz_do[1]~reg0 ; regz_do[1]   ; clk_in     ;
; N/A   ; None         ; 6.291 ns   ; regz_do[2]~reg0 ; regz_do[2]   ; clk_in     ;
; N/A   ; None         ; 6.084 ns   ; regz_do[0]~reg0 ; regz_do[0]   ; clk_in     ;
; N/A   ; None         ; 6.075 ns   ; regz_do[6]~reg0 ; regz_do[6]   ; clk_in     ;
; N/A   ; None         ; 6.057 ns   ; regz_do[7]~reg0 ; regz_do[7]   ; clk_in     ;
+-------+--------------+------------+-----------------+--------------+------------+


+-------------------------------------------------------------------------------+
; tpd                                                                           ;
+-------+-------------------+-----------------+------------------+--------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From             ; To           ;
+-------+-------------------+-----------------+------------------+--------------+
; N/A   ; None              ; 12.827 ns       ; regn_rd_sel_a[0] ; regn_do_a[7] ;
; N/A   ; None              ; 12.797 ns       ; regn_rd_sel_a[1] ; regn_do_a[7] ;
; N/A   ; None              ; 11.801 ns       ; regn_rd_sel_a[0] ; regn_do_a[5] ;
; N/A   ; None              ; 11.490 ns       ; regn_rd_sel_a[1] ; regn_do_a[5] ;
; N/A   ; None              ; 11.465 ns       ; regn_rd_sel_a[0] ; regn_do_a[3] ;
; N/A   ; None              ; 11.251 ns       ; regn_rd_sel_b[1] ; regn_do_b[4] ;
; N/A   ; None              ; 11.247 ns       ; regn_rd_sel_b[1] ; regn_do_b[7] ;
; N/A   ; None              ; 11.246 ns       ; regn_rd_sel_b[1] ; regn_do_b[5] ;
; N/A   ; None              ; 11.206 ns       ; regn_rd_sel_a[0] ; regn_do_a[6] ;
; N/A   ; None              ; 11.059 ns       ; regn_rd_sel_b[1] ; regn_do_b[1] ;
; N/A   ; None              ; 11.011 ns       ; regn_rd_sel_b[1] ; regn_do_b[0] ;
; N/A   ; None              ; 10.995 ns       ; regn_rd_sel_a[1] ; regn_do_a[6] ;
; N/A   ; None              ; 10.976 ns       ; regn_rd_sel_b[1] ; regn_do_b[3] ;
; N/A   ; None              ; 10.958 ns       ; regn_rd_sel_b[0] ; regn_do_b[7] ;
; N/A   ; None              ; 10.954 ns       ; regn_rd_sel_b[0] ; regn_do_b[5] ;
; N/A   ; None              ; 10.935 ns       ; regn_rd_sel_b[0] ; regn_do_b[4] ;
; N/A   ; None              ; 10.925 ns       ; regn_rd_sel_a[0] ; regn_do_a[2] ;
; N/A   ; None              ; 10.889 ns       ; regn_rd_sel_a[1] ; regn_do_a[3] ;
; N/A   ; None              ; 10.867 ns       ; regn_rd_sel_a[0] ; regn_do_a[4] ;
; N/A   ; None              ; 10.822 ns       ; regn_rd_sel_b[1] ; regn_do_b[2] ;
; N/A   ; None              ; 10.767 ns       ; regn_rd_sel_b[0] ; regn_do_b[1] ;
; N/A   ; None              ; 10.716 ns       ; regn_rd_sel_a[1] ; regn_do_a[2] ;
; N/A   ; None              ; 10.698 ns       ; regn_rd_sel_b[0] ; regn_do_b[0] ;
; N/A   ; None              ; 10.684 ns       ; regn_rd_sel_b[0] ; regn_do_b[3] ;
; N/A   ; None              ; 10.647 ns       ; regn_rd_sel_a[1] ; regn_do_a[4] ;
; N/A   ; None              ; 10.519 ns       ; regn_rd_sel_b[1] ; regn_do_b[6] ;
; N/A   ; None              ; 10.506 ns       ; regn_rd_sel_b[0] ; regn_do_b[2] ;
; N/A   ; None              ; 10.448 ns       ; regn_rd_sel_a[1] ; regn_do_a[0] ;
; N/A   ; None              ; 10.438 ns       ; regn_rd_sel_a[0] ; regn_do_a[1] ;
; N/A   ; None              ; 10.416 ns       ; regn_rd_sel_a[1] ; regn_do_a[1] ;
; N/A   ; None              ; 10.362 ns       ; regn_rd_sel_a[0] ; regn_do_a[0] ;
; N/A   ; None              ; 10.203 ns       ; regn_rd_sel_b[0] ; regn_do_b[6] ;
+-------+-------------------+-----------------+------------------+--------------+


+---------------------------------------------------------------------------------------+
; th                                                                                    ;
+---------------+-------------+-----------+----------------+-----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From           ; To              ; To Clock ;
+---------------+-------------+-----------+----------------+-----------------+----------+
; N/A           ; None        ; -2.576 ns ; regz_di[0]     ; regz_do[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -2.610 ns ; regz_di[5]     ; regz_do[5]~reg0 ; clk_in   ;
; N/A           ; None        ; -2.892 ns ; regz_di[1]     ; regz_do[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -2.895 ns ; regz_di[2]     ; regz_do[2]~reg0 ; clk_in   ;
; N/A           ; None        ; -2.909 ns ; regc_di[1]     ; regc_do[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -2.915 ns ; regz_di[4]     ; regz_do[4]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.061 ns ; regz_di[6]     ; regz_do[6]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.069 ns ; regn_di[4]     ; mem_reg[1][4]   ; clk_in   ;
; N/A           ; None        ; -3.069 ns ; regn_di[4]     ; mem_reg[3][4]   ; clk_in   ;
; N/A           ; None        ; -3.078 ns ; regn_di[4]     ; mem_reg[0][4]   ; clk_in   ;
; N/A           ; None        ; -3.082 ns ; regn_di[4]     ; mem_reg[2][4]   ; clk_in   ;
; N/A           ; None        ; -3.107 ns ; regn_di[7]     ; mem_reg[1][7]   ; clk_in   ;
; N/A           ; None        ; -3.107 ns ; regn_di[7]     ; mem_reg[3][7]   ; clk_in   ;
; N/A           ; None        ; -3.110 ns ; regc_di[7]     ; regc_do[7]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.113 ns ; regc_di[2]     ; regc_do[2]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.129 ns ; regn_di[3]     ; mem_reg[0][3]   ; clk_in   ;
; N/A           ; None        ; -3.130 ns ; regn_di[3]     ; mem_reg[2][3]   ; clk_in   ;
; N/A           ; None        ; -3.133 ns ; regn_di[3]     ; mem_reg[1][3]   ; clk_in   ;
; N/A           ; None        ; -3.135 ns ; regn_di[3]     ; mem_reg[3][3]   ; clk_in   ;
; N/A           ; None        ; -3.138 ns ; regc_di[3]     ; regc_do[3]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.142 ns ; regc_di[4]     ; regc_do[4]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.265 ns ; regz_di[3]     ; regz_do[3]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.274 ns ; regz_di[7]     ; regz_do[7]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.311 ns ; regn_di[7]     ; mem_reg[2][7]   ; clk_in   ;
; N/A           ; None        ; -3.312 ns ; regn_di[7]     ; mem_reg[0][7]   ; clk_in   ;
; N/A           ; None        ; -3.340 ns ; regn_di[2]     ; mem_reg[1][2]   ; clk_in   ;
; N/A           ; None        ; -3.344 ns ; regn_di[2]     ; mem_reg[3][2]   ; clk_in   ;
; N/A           ; None        ; -3.345 ns ; regn_di[2]     ; mem_reg[2][2]   ; clk_in   ;
; N/A           ; None        ; -3.348 ns ; regn_di[2]     ; mem_reg[0][2]   ; clk_in   ;
; N/A           ; None        ; -3.354 ns ; regn_di[1]     ; mem_reg[1][1]   ; clk_in   ;
; N/A           ; None        ; -3.357 ns ; regn_di[1]     ; mem_reg[3][1]   ; clk_in   ;
; N/A           ; None        ; -3.388 ns ; regc_di[5]     ; regc_do[5]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.388 ns ; regn_di[6]     ; mem_reg[2][6]   ; clk_in   ;
; N/A           ; None        ; -3.388 ns ; regn_di[6]     ; mem_reg[0][6]   ; clk_in   ;
; N/A           ; None        ; -3.391 ns ; regc_di[0]     ; regc_do[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[2]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[3]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[4]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[5]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[6]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.411 ns ; regc_wr_ena    ; regc_do[7]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.415 ns ; regn_di[6]     ; mem_reg[1][6]   ; clk_in   ;
; N/A           ; None        ; -3.415 ns ; regn_di[6]     ; mem_reg[3][6]   ; clk_in   ;
; N/A           ; None        ; -3.456 ns ; regn_di[5]     ; mem_reg[2][5]   ; clk_in   ;
; N/A           ; None        ; -3.456 ns ; regn_di[5]     ; mem_reg[0][5]   ; clk_in   ;
; N/A           ; None        ; -3.461 ns ; regn_di[5]     ; mem_reg[3][5]   ; clk_in   ;
; N/A           ; None        ; -3.463 ns ; regn_di[5]     ; mem_reg[1][5]   ; clk_in   ;
; N/A           ; None        ; -3.511 ns ; regc_di[6]     ; regc_do[6]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[2]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[3]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[4]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[5]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[6]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.563 ns ; regz_wr_ena    ; regz_do[7]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.584 ns ; regn_di[1]     ; mem_reg[2][1]   ; clk_in   ;
; N/A           ; None        ; -3.587 ns ; regn_di[1]     ; mem_reg[0][1]   ; clk_in   ;
; N/A           ; None        ; -3.587 ns ; regn_di[0]     ; mem_reg[2][0]   ; clk_in   ;
; N/A           ; None        ; -3.590 ns ; regn_di[0]     ; mem_reg[0][0]   ; clk_in   ;
; N/A           ; None        ; -3.821 ns ; regn_di[0]     ; mem_reg[1][0]   ; clk_in   ;
; N/A           ; None        ; -3.821 ns ; regn_di[0]     ; mem_reg[3][0]   ; clk_in   ;
; N/A           ; None        ; -4.270 ns ; regn_wr_ena    ; mem_reg[1][4]   ; clk_in   ;
; N/A           ; None        ; -4.270 ns ; regn_wr_ena    ; mem_reg[1][6]   ; clk_in   ;
; N/A           ; None        ; -4.275 ns ; regn_wr_ena    ; mem_reg[3][4]   ; clk_in   ;
; N/A           ; None        ; -4.275 ns ; regn_wr_ena    ; mem_reg[3][6]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][0]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][1]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][2]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][3]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][4]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][5]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][6]   ; clk_in   ;
; N/A           ; None        ; -4.456 ns ; regn_wr_ena    ; mem_reg[0][7]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][0]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][1]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][2]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][3]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][4]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][5]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][6]   ; clk_in   ;
; N/A           ; None        ; -4.459 ns ; regn_wr_ena    ; mem_reg[2][7]   ; clk_in   ;
; N/A           ; None        ; -4.549 ns ; regn_wr_sel[0] ; mem_reg[3][4]   ; clk_in   ;
; N/A           ; None        ; -4.549 ns ; regn_wr_sel[0] ; mem_reg[3][6]   ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; regn_wr_sel[0] ; mem_reg[1][4]   ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; regn_wr_sel[0] ; mem_reg[1][6]   ; clk_in   ;
; N/A           ; None        ; -4.585 ns ; regn_wr_sel[1] ; mem_reg[1][4]   ; clk_in   ;
; N/A           ; None        ; -4.585 ns ; regn_wr_sel[1] ; mem_reg[1][6]   ; clk_in   ;
; N/A           ; None        ; -4.589 ns ; regn_wr_sel[1] ; mem_reg[3][4]   ; clk_in   ;
; N/A           ; None        ; -4.589 ns ; regn_wr_sel[1] ; mem_reg[3][6]   ; clk_in   ;
; N/A           ; None        ; -4.689 ns ; regn_wr_ena    ; mem_reg[3][0]   ; clk_in   ;
; N/A           ; None        ; -4.689 ns ; regn_wr_ena    ; mem_reg[3][1]   ; clk_in   ;
; N/A           ; None        ; -4.689 ns ; regn_wr_ena    ; mem_reg[3][2]   ; clk_in   ;
; N/A           ; None        ; -4.689 ns ; regn_wr_ena    ; mem_reg[3][3]   ; clk_in   ;
; N/A           ; None        ; -4.689 ns ; regn_wr_ena    ; mem_reg[3][5]   ; clk_in   ;
; N/A           ; None        ; -4.689 ns ; regn_wr_ena    ; mem_reg[3][7]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][0]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][1]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][2]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][3]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][4]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][5]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][6]   ; clk_in   ;
; N/A           ; None        ; -4.714 ns ; regn_wr_sel[0] ; mem_reg[0][7]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][0]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][1]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][2]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][3]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][4]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][5]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][6]   ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; regn_wr_sel[0] ; mem_reg[2][7]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][0]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][1]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][2]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][3]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][4]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][5]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][6]   ; clk_in   ;
; N/A           ; None        ; -4.770 ns ; regn_wr_sel[1] ; mem_reg[0][7]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][0]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][1]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][2]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][3]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][4]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][5]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][6]   ; clk_in   ;
; N/A           ; None        ; -4.773 ns ; regn_wr_sel[1] ; mem_reg[2][7]   ; clk_in   ;
; N/A           ; None        ; -4.782 ns ; regn_wr_sel[2] ; mem_reg[1][4]   ; clk_in   ;
; N/A           ; None        ; -4.782 ns ; regn_wr_sel[2] ; mem_reg[1][6]   ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; regn_wr_sel[2] ; mem_reg[3][4]   ; clk_in   ;
; N/A           ; None        ; -4.788 ns ; regn_wr_sel[2] ; mem_reg[3][6]   ; clk_in   ;
; N/A           ; None        ; -4.963 ns ; regn_wr_sel[0] ; mem_reg[3][0]   ; clk_in   ;
; N/A           ; None        ; -4.963 ns ; regn_wr_sel[0] ; mem_reg[3][1]   ; clk_in   ;
; N/A           ; None        ; -4.963 ns ; regn_wr_sel[0] ; mem_reg[3][2]   ; clk_in   ;
; N/A           ; None        ; -4.963 ns ; regn_wr_sel[0] ; mem_reg[3][3]   ; clk_in   ;
; N/A           ; None        ; -4.963 ns ; regn_wr_sel[0] ; mem_reg[3][5]   ; clk_in   ;
; N/A           ; None        ; -4.963 ns ; regn_wr_sel[0] ; mem_reg[3][7]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][0]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][1]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][2]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][3]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][4]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][5]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][6]   ; clk_in   ;
; N/A           ; None        ; -4.968 ns ; regn_wr_sel[2] ; mem_reg[0][7]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][0]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][1]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][2]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][3]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][4]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][5]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][6]   ; clk_in   ;
; N/A           ; None        ; -4.971 ns ; regn_wr_sel[2] ; mem_reg[2][7]   ; clk_in   ;
; N/A           ; None        ; -5.003 ns ; regn_wr_sel[1] ; mem_reg[3][0]   ; clk_in   ;
; N/A           ; None        ; -5.003 ns ; regn_wr_sel[1] ; mem_reg[3][1]   ; clk_in   ;
; N/A           ; None        ; -5.003 ns ; regn_wr_sel[1] ; mem_reg[3][2]   ; clk_in   ;
; N/A           ; None        ; -5.003 ns ; regn_wr_sel[1] ; mem_reg[3][3]   ; clk_in   ;
; N/A           ; None        ; -5.003 ns ; regn_wr_sel[1] ; mem_reg[3][5]   ; clk_in   ;
; N/A           ; None        ; -5.003 ns ; regn_wr_sel[1] ; mem_reg[3][7]   ; clk_in   ;
; N/A           ; None        ; -5.202 ns ; regn_wr_sel[2] ; mem_reg[3][0]   ; clk_in   ;
; N/A           ; None        ; -5.202 ns ; regn_wr_sel[2] ; mem_reg[3][1]   ; clk_in   ;
; N/A           ; None        ; -5.202 ns ; regn_wr_sel[2] ; mem_reg[3][2]   ; clk_in   ;
; N/A           ; None        ; -5.202 ns ; regn_wr_sel[2] ; mem_reg[3][3]   ; clk_in   ;
; N/A           ; None        ; -5.202 ns ; regn_wr_sel[2] ; mem_reg[3][5]   ; clk_in   ;
; N/A           ; None        ; -5.202 ns ; regn_wr_sel[2] ; mem_reg[3][7]   ; clk_in   ;
; N/A           ; None        ; -5.289 ns ; regn_wr_ena    ; mem_reg[1][0]   ; clk_in   ;
; N/A           ; None        ; -5.289 ns ; regn_wr_ena    ; mem_reg[1][1]   ; clk_in   ;
; N/A           ; None        ; -5.289 ns ; regn_wr_ena    ; mem_reg[1][2]   ; clk_in   ;
; N/A           ; None        ; -5.289 ns ; regn_wr_ena    ; mem_reg[1][3]   ; clk_in   ;
; N/A           ; None        ; -5.289 ns ; regn_wr_ena    ; mem_reg[1][5]   ; clk_in   ;
; N/A           ; None        ; -5.289 ns ; regn_wr_ena    ; mem_reg[1][7]   ; clk_in   ;
; N/A           ; None        ; -5.592 ns ; regn_wr_sel[0] ; mem_reg[1][0]   ; clk_in   ;
; N/A           ; None        ; -5.592 ns ; regn_wr_sel[0] ; mem_reg[1][1]   ; clk_in   ;
; N/A           ; None        ; -5.592 ns ; regn_wr_sel[0] ; mem_reg[1][2]   ; clk_in   ;
; N/A           ; None        ; -5.592 ns ; regn_wr_sel[0] ; mem_reg[1][3]   ; clk_in   ;
; N/A           ; None        ; -5.592 ns ; regn_wr_sel[0] ; mem_reg[1][5]   ; clk_in   ;
; N/A           ; None        ; -5.592 ns ; regn_wr_sel[0] ; mem_reg[1][7]   ; clk_in   ;
; N/A           ; None        ; -5.604 ns ; regn_wr_sel[1] ; mem_reg[1][0]   ; clk_in   ;
; N/A           ; None        ; -5.604 ns ; regn_wr_sel[1] ; mem_reg[1][1]   ; clk_in   ;
; N/A           ; None        ; -5.604 ns ; regn_wr_sel[1] ; mem_reg[1][2]   ; clk_in   ;
; N/A           ; None        ; -5.604 ns ; regn_wr_sel[1] ; mem_reg[1][3]   ; clk_in   ;
; N/A           ; None        ; -5.604 ns ; regn_wr_sel[1] ; mem_reg[1][5]   ; clk_in   ;
; N/A           ; None        ; -5.604 ns ; regn_wr_sel[1] ; mem_reg[1][7]   ; clk_in   ;
; N/A           ; None        ; -5.801 ns ; regn_wr_sel[2] ; mem_reg[1][0]   ; clk_in   ;
; N/A           ; None        ; -5.801 ns ; regn_wr_sel[2] ; mem_reg[1][1]   ; clk_in   ;
; N/A           ; None        ; -5.801 ns ; regn_wr_sel[2] ; mem_reg[1][2]   ; clk_in   ;
; N/A           ; None        ; -5.801 ns ; regn_wr_sel[2] ; mem_reg[1][3]   ; clk_in   ;
; N/A           ; None        ; -5.801 ns ; regn_wr_sel[2] ; mem_reg[1][5]   ; clk_in   ;
; N/A           ; None        ; -5.801 ns ; regn_wr_sel[2] ; mem_reg[1][7]   ; clk_in   ;
+---------------+-------------+-----------+----------------+-----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Nov 05 16:24:46 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off banco_registradores_8_bits -c banco_registradores_8_bits --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk_in"
Info: tsu for register "mem_reg[1][0]" (data pin = "regn_wr_sel[2]", clock pin = "clk_in") is 6.031 ns
    Info: + Longest pin to register delay is 8.748 ns
        Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_B11; Fanout = 4; PIN Node = 'regn_wr_sel[2]'
        Info: 2: + IC(5.592 ns) + CELL(0.398 ns) = 6.840 ns; Loc. = LCCOMB_X22_Y32_N24; Fanout = 8; COMB Node = 'Decoder0~0'
        Info: 3: + IC(1.248 ns) + CELL(0.660 ns) = 8.748 ns; Loc. = LCFF_X20_Y32_N9; Fanout = 2; REG Node = 'mem_reg[1][0]'
        Info: Total cell delay = 1.908 ns ( 21.81 % )
        Info: Total interconnect delay = 6.840 ns ( 78.19 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.681 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.027 ns) + CELL(0.537 ns) = 2.681 ns; Loc. = LCFF_X20_Y32_N9; Fanout = 2; REG Node = 'mem_reg[1][0]'
        Info: Total cell delay = 1.536 ns ( 57.29 % )
        Info: Total interconnect delay = 1.145 ns ( 42.71 % )
Info: tco from clock "clk_in" to destination pin "regn_do_a[7]" through register "mem_reg[0][7]" is 11.430 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.682 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.028 ns) + CELL(0.537 ns) = 2.682 ns; Loc. = LCFF_X21_Y32_N7; Fanout = 2; REG Node = 'mem_reg[0][7]'
        Info: Total cell delay = 1.536 ns ( 57.27 % )
        Info: Total interconnect delay = 1.146 ns ( 42.73 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 8.498 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y32_N7; Fanout = 2; REG Node = 'mem_reg[0][7]'
        Info: 2: + IC(1.358 ns) + CELL(0.438 ns) = 1.796 ns; Loc. = LCCOMB_X20_Y32_N28; Fanout = 1; COMB Node = 'Mux0~0'
        Info: 3: + IC(0.442 ns) + CELL(0.420 ns) = 2.658 ns; Loc. = LCCOMB_X21_Y32_N12; Fanout = 1; COMB Node = 'Mux0~1'
        Info: 4: + IC(3.168 ns) + CELL(2.672 ns) = 8.498 ns; Loc. = PIN_C25; Fanout = 0; PIN Node = 'regn_do_a[7]'
        Info: Total cell delay = 3.530 ns ( 41.54 % )
        Info: Total interconnect delay = 4.968 ns ( 58.46 % )
Info: Longest tpd from source pin "regn_rd_sel_a[0]" to destination pin "regn_do_a[7]" is 12.827 ns
    Info: 1: + IC(0.000 ns) + CELL(0.830 ns) = 0.830 ns; Loc. = PIN_D11; Fanout = 12; PIN Node = 'regn_rd_sel_a[0]'
    Info: 2: + IC(5.145 ns) + CELL(0.150 ns) = 6.125 ns; Loc. = LCCOMB_X20_Y32_N28; Fanout = 1; COMB Node = 'Mux0~0'
    Info: 3: + IC(0.442 ns) + CELL(0.420 ns) = 6.987 ns; Loc. = LCCOMB_X21_Y32_N12; Fanout = 1; COMB Node = 'Mux0~1'
    Info: 4: + IC(3.168 ns) + CELL(2.672 ns) = 12.827 ns; Loc. = PIN_C25; Fanout = 0; PIN Node = 'regn_do_a[7]'
    Info: Total cell delay = 4.072 ns ( 31.75 % )
    Info: Total interconnect delay = 8.755 ns ( 68.25 % )
Info: th for register "regz_do[0]~reg0" (data pin = "regz_di[0]", clock pin = "clk_in") is -2.576 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.659 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 48; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.005 ns) + CELL(0.537 ns) = 2.659 ns; Loc. = LCFF_X1_Y24_N17; Fanout = 1; REG Node = 'regz_do[0]~reg0'
        Info: Total cell delay = 1.536 ns ( 57.77 % )
        Info: Total interconnect delay = 1.123 ns ( 42.23 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 5.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_L6; Fanout = 1; PIN Node = 'regz_di[0]'
        Info: 2: + IC(4.436 ns) + CELL(0.149 ns) = 5.417 ns; Loc. = LCCOMB_X1_Y24_N16; Fanout = 1; COMB Node = 'regz_do[0]~reg0feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 5.501 ns; Loc. = LCFF_X1_Y24_N17; Fanout = 1; REG Node = 'regz_do[0]~reg0'
        Info: Total cell delay = 1.065 ns ( 19.36 % )
        Info: Total interconnect delay = 4.436 ns ( 80.64 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 174 megabytes
    Info: Processing ended: Sat Nov 05 16:24:46 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


