<?xml version="1.0" ?>
<node xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns:altera="http://www.altera.com/XMLSchema/Qsys/SystemTree">
  <instanceKey xsi:type="xs:string">interlaken_phy</instanceKey>
  <instanceData xsi:type="data">
    <parameters></parameters>
    <interconnectAssignments>
      <interconnectAssignment>
        <name>$system.qsys_mm.clockCrossingAdapter</name>
        <value>HANDSHAKE</value>
      </interconnectAssignment>
      <interconnectAssignment>
        <name>$system.qsys_mm.enableEccProtection</name>
        <value>FALSE</value>
      </interconnectAssignment>
      <interconnectAssignment>
        <name>$system.qsys_mm.insertDefaultSlave</name>
        <value>FALSE</value>
      </interconnectAssignment>
      <interconnectAssignment>
        <name>$system.qsys_mm.maxAdditionalLatency</name>
        <value>1</value>
      </interconnectAssignment>
    </interconnectAssignments>
    <className>interlaken_phy</className>
    <version>1.0</version>
    <name>interlaken_phy</name>
    <uniqueName>interlaken_phy</uniqueName>
    <nonce>0</nonce>
    <incidentConnections></incidentConnections>
  </instanceData>
  <children>
    <node>
      <instanceKey xsi:type="xs:string">clock_in</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>DERIVED_CLOCK_RATE</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;out_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectClock&lt;/key&gt;&#xa;                            &lt;value&gt;in_clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;125000000&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRateKnown&lt;/key&gt;&#xa;                            &lt;value&gt;true&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_clock_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Clock Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;DERIVED_CLOCK_RATE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;in_clk&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;in_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;in_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;out_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;out_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;125000000&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;interlaken_phy_clock_bridge_0&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_clock_bridge_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_clock_bridge_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_clock_bridge_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_clock_bridge_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_clock_bridge_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_clock_bridge_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/interlaken_phy/interlaken_phy_clock_bridge_0.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>clock_in</name>
        <uniqueName>interlaken_phy_clock_bridge_0</uniqueName>
        <fixedName>interlaken_phy_clock_bridge_0</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_data_ctrl/clk</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_cdr_refclk0</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/clock</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>reset_in/clk</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>serial_clock/pll_refclk0</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>serial_clock/reconfig_clk0</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
        </incidentConnections>
        <path>interlaken_phy.clock_in</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">phy_data_ctrl</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;csr_s0&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;csr_s0_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;8&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;csr_s0_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;csr_s0_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;32&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;csr_s0_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;csr_s0_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;csr_s0_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;32&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;csr_s0_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressAlignment&lt;/key&gt;&#xa;                            &lt;value&gt;DYNAMIC&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;1024&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;rst&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToMaster&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;printableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;transparentBridge&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_parallel_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_parallel_data&lt;/name&gt;&#xa;                        &lt;role&gt;rx_parallel_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_parallel_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_parallel_data&lt;/name&gt;&#xa;                        &lt;role&gt;tx_parallel_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_full&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_full&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_full&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_pfull&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_pfull&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_pfull&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_empty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_empty&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_empty&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_pempty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_pempty&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_pempty&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_pempty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_pempty&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_pempty&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_empty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_empty&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_empty&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_pfull&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_pfull&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_pfull&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_full&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_full&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_full&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;avm_m0&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_m0_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;32&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_m0_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_m0_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_m0_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;32&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_m0_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_m0_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_m0_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;32&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;adaptsTo&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;SYMBOLS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;rst&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dBSBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamReads&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamWrites&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isAsynchronous&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isReadable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isWriteable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxAddressWidth&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_control&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_control&lt;/name&gt;&#xa;                        &lt;role&gt;tx_control&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;3&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_control&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_control&lt;/name&gt;&#xa;                        &lt;role&gt;rx_control&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;10&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rst&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reset&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;NONE&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clock&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_ready&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_ready&lt;/name&gt;&#xa;                        &lt;role&gt;tx_ready&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_ready&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_ready&lt;/name&gt;&#xa;                        &lt;role&gt;rx_ready&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;irq_rx&lt;/name&gt;&#xa;                &lt;type&gt;interrupt&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_irq&lt;/name&gt;&#xa;                        &lt;role&gt;irq&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;rst&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;irqScheme&lt;/key&gt;&#xa;                            &lt;value&gt;NONE&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_data_valid&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_data_valid&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_data_valid&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;irq_tx&lt;/name&gt;&#xa;                &lt;type&gt;interrupt&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_irq&lt;/name&gt;&#xa;                        &lt;role&gt;irq&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;rst&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;irqScheme&lt;/key&gt;&#xa;                            &lt;value&gt;NONE&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_coreclkin&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_coreclkin&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_coreclkin&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_coreclkin&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_rd_en&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_rd_en&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_rd_en&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_err_ins&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_err_ins&lt;/name&gt;&#xa;                        &lt;role&gt;tx_err_ins&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;reset_phy&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reset_phy&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedResetSinks&lt;/key&gt;&#xa;                            &lt;value&gt;none&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_locked_out&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_locked_out&lt;/name&gt;&#xa;                        &lt;role&gt;pll_locked&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_powerdown_input&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_powerdown_input&lt;/name&gt;&#xa;                        &lt;role&gt;pll_powerdown&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;atx_pll_powerdown&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;atx_pll_powerdown&lt;/name&gt;&#xa;                        &lt;role&gt;pll_powerdown&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;atx_pll_locked&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;atx_pll_locked&lt;/name&gt;&#xa;                        &lt;role&gt;pll_locked&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_set_locktodata&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_set_locktodata&lt;/name&gt;&#xa;                        &lt;role&gt;rx_set_locktodata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_set_locktoref&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_set_locktoref&lt;/name&gt;&#xa;                        &lt;role&gt;rx_set_locktoref&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_frame_burst_en&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_frame_burst_en&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_frame_burst_en&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_frame_diag_status&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_frame_diag_status&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_frame_diag_status&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;2&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;unused_tx_control&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;unused_tx_control&lt;/name&gt;&#xa;                        &lt;role&gt;unused_tx_control&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;14&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;unused_tx_parallel_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;unused_tx_parallel_data&lt;/name&gt;&#xa;                        &lt;role&gt;unused_tx_parallel_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_seriallpbken&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_seriallpbken&lt;/name&gt;&#xa;                        &lt;role&gt;rx_seriallpbken&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_select&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_select&lt;/name&gt;&#xa;                        &lt;role&gt;pll_select&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_frame_diag_status&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_frame_diag_status&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_frame_diag_status&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;2&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;xcvr_data_flow_controller&lt;/className&gt;&#xa;        &lt;version&gt;1.0&lt;/version&gt;&#xa;        &lt;displayName&gt;Transceiver Native PHY Data Flow Controller&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors/&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;csr_s0&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;csr_s0&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;&#xa;                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='csr_s0' start='0x0' end='0x400' datawidth='32' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;&#xa;                            &lt;value&gt;10&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;interlaken_phy_xcvr_data_flow_controller_0&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_data_flow_controller_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_data_flow_controller_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_data_flow_controller_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_data_flow_controller_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_data_flow_controller_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_data_flow_controller_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/interlaken_phy/interlaken_phy_xcvr_data_flow_controller_0.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>phy_data_ctrl</name>
        <uniqueName>interlaken_phy_xcvr_data_flow_controller_0</uniqueName>
        <fixedName>interlaken_phy_xcvr_data_flow_controller_0</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_data_ctrl/clk</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>serial_clock/pll_locked</end>
            <start>phy_data_ctrl/atx_pll_locked</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/pll_powerdown</end>
            <start>phy_data_ctrl/pll_powerdown_input</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/reset</end>
            <start>phy_data_ctrl/reset_phy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_control</end>
            <start>phy_data_ctrl/rx_control</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_enh_fifo_full</end>
            <start>phy_data_ctrl/rx_enh_fifo_full</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_enh_frame_diag_status</end>
            <start>phy_data_ctrl/rx_enh_frame_diag_status</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_seriallpbken</end>
            <start>phy_data_ctrl/rx_seriallpbken</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_set_locktoref</end>
            <start>phy_data_ctrl/rx_set_locktoref</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_enh_data_valid</end>
            <start>phy_data_ctrl/tx_enh_data_valid</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_enh_burst_en</end>
            <start>phy_data_ctrl/tx_enh_frame_burst_en</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_enh_frame_diag_status</end>
            <start>phy_data_ctrl/tx_enh_frame_diag_status</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_err_ins</end>
            <start>phy_data_ctrl/tx_err_ins</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/tx_ready</end>
            <start>phy_data_ctrl/tx_ready</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/unused_tx_parallel_data</end>
            <start>phy_data_ctrl/unused_tx_parallel_data</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_coreclkin</end>
            <start>phy_interconnect/rx_clkout</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_empty</end>
            <start>phy_interconnect/rx_enh_fifo_empty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_pempty</end>
            <start>phy_interconnect/rx_enh_fifo_pempty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_pfull</end>
            <start>phy_interconnect/rx_enh_fifo_pfull</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_rd_en</end>
            <start>phy_interconnect/rx_enh_fifo_rd_en</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_parallel_data</end>
            <start>phy_interconnect/rx_parallel_data</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_set_locktodata</end>
            <start>phy_interconnect/rx_set_locktodata</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_coreclkin</end>
            <start>phy_interconnect/tx_clkout</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_control</end>
            <start>phy_interconnect/tx_control</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_empty</end>
            <start>phy_interconnect/tx_enh_fifo_empty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_full</end>
            <start>phy_interconnect/tx_enh_fifo_full</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_pempty</end>
            <start>phy_interconnect/tx_enh_fifo_pempty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_pfull</end>
            <start>phy_interconnect/tx_enh_fifo_pfull</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_parallel_data</end>
            <start>phy_interconnect/tx_parallel_data</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/unused_tx_control</end>
            <start>phy_interconnect/unused_tx_control</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/pll_locked_out</end>
            <start>phy_reset_ctrl/pll_locked</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/pll_select</end>
            <start>phy_reset_ctrl/pll_select</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_ready</end>
            <start>phy_reset_ctrl/rx_ready</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rst</end>
            <start>reset_in/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/atx_pll_powerdown</end>
            <start>serial_clock/pll_powerdown</start>
          </incidentConnection>
        </incidentConnections>
        <path>interlaken_phy.phy_data_ctrl</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">phy_interconnect</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>base_device</name>
            <value>NIGHTFURY1</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_analogreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_analogreset&lt;/name&gt;&#xa;                        &lt;role&gt;tx_analogreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_digitalreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_digitalreset&lt;/name&gt;&#xa;                        &lt;role&gt;tx_digitalreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_analogreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_analogreset&lt;/name&gt;&#xa;                        &lt;role&gt;rx_analogreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_digitalreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_digitalreset&lt;/name&gt;&#xa;                        &lt;role&gt;rx_digitalreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_cal_busy&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_cal_busy&lt;/name&gt;&#xa;                        &lt;role&gt;tx_cal_busy&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_cal_busy&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_cal_busy&lt;/name&gt;&#xa;                        &lt;role&gt;rx_cal_busy&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_serial_clk0&lt;/name&gt;&#xa;                &lt;type&gt;hssi_serial_clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_serial_clk0&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_cdr_refclk0&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_cdr_refclk0&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_serial_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_serial_data&lt;/name&gt;&#xa;                        &lt;role&gt;tx_serial_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_serial_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_serial_data&lt;/name&gt;&#xa;                        &lt;role&gt;rx_serial_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_seriallpbken&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_seriallpbken&lt;/name&gt;&#xa;                        &lt;role&gt;rx_seriallpbken&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_set_locktodata&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_set_locktodata&lt;/name&gt;&#xa;                        &lt;role&gt;rx_set_locktodata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_set_locktoref&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_set_locktoref&lt;/name&gt;&#xa;                        &lt;role&gt;rx_set_locktoref&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_is_lockedtoref&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_is_lockedtoref&lt;/name&gt;&#xa;                        &lt;role&gt;rx_is_lockedtoref&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_is_lockedtodata&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_is_lockedtodata&lt;/name&gt;&#xa;                        &lt;role&gt;rx_is_lockedtodata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_coreclkin&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_coreclkin&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_coreclkin&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_coreclkin&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_clkout&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_clkout&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRateKnown&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_clkout&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_clkout&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRateKnown&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_parallel_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_parallel_data&lt;/name&gt;&#xa;                        &lt;role&gt;tx_parallel_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_control&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_control&lt;/name&gt;&#xa;                        &lt;role&gt;tx_control&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;3&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_err_ins&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_err_ins&lt;/name&gt;&#xa;                        &lt;role&gt;tx_err_ins&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;unused_tx_parallel_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;unused_tx_parallel_data&lt;/name&gt;&#xa;                        &lt;role&gt;unused_tx_parallel_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;unused_tx_control&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;unused_tx_control&lt;/name&gt;&#xa;                        &lt;role&gt;unused_tx_control&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;14&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_parallel_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_parallel_data&lt;/name&gt;&#xa;                        &lt;role&gt;rx_parallel_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_control&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_control&lt;/name&gt;&#xa;                        &lt;role&gt;rx_control&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;10&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;unused_rx_parallel_data&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;unused_rx_parallel_data&lt;/name&gt;&#xa;                        &lt;role&gt;unused_rx_parallel_data&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;unused_rx_control&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;unused_rx_control&lt;/name&gt;&#xa;                        &lt;role&gt;unused_rx_control&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;10&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_data_valid&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_data_valid&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_data_valid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_full&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_full&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_full&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_pfull&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_pfull&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_pfull&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_empty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_empty&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_empty&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_fifo_pempty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_fifo_pempty&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_fifo_pempty&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_rd_en&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_rd_en&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_rd_en&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_full&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_full&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_full&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_pfull&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_pfull&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_pfull&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_empty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_empty&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_empty&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_fifo_pempty&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_fifo_pempty&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_fifo_pempty&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_burst_en&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_frame_burst_en&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_frame_burst_en&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_enh_frame_diag_status&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_enh_frame_diag_status&lt;/name&gt;&#xa;                        &lt;role&gt;tx_enh_frame_diag_status&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;2&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_enh_frame_diag_status&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_enh_frame_diag_status&lt;/name&gt;&#xa;                        &lt;role&gt;rx_enh_frame_diag_status&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;2&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_xcvr_native_a10&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Transceiver Native PHY Intel Arria 10/Cyclone 10 FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;nightfury5es&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;base_device&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;BASE_DEVICE&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;PART_TRAIT&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;NATIVE&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;design_environment&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DESIGN_ENVIRONMENT&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;Unknown&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;device&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;Arria 10&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;device_family&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;rx_clkout&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;rx_clkout&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;tx_clkout&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;tx_clkout&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>design_environment</name>
            <value>NATIVE</value>
          </parameter>
          <parameter>
            <name>device</name>
            <value>10CX220YF780I5G</value>
          </parameter>
          <parameter>
            <name>device_family</name>
            <value>Cyclone 10 GX</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;interlaken_phy_xcvr_native_a10_0&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_native_a10_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_native_a10_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_native_a10_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_native_a10_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_native_a10_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_native_a10_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/interlaken_phy/interlaken_phy_xcvr_native_a10_0.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>phy_interconnect</name>
        <uniqueName>interlaken_phy_xcvr_native_a10_0</uniqueName>
        <fixedName>interlaken_phy_xcvr_native_a10_0</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_cdr_refclk0</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_control</end>
            <start>phy_data_ctrl/rx_control</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_enh_fifo_full</end>
            <start>phy_data_ctrl/rx_enh_fifo_full</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_enh_frame_diag_status</end>
            <start>phy_data_ctrl/rx_enh_frame_diag_status</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_seriallpbken</end>
            <start>phy_data_ctrl/rx_seriallpbken</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_set_locktoref</end>
            <start>phy_data_ctrl/rx_set_locktoref</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_enh_data_valid</end>
            <start>phy_data_ctrl/tx_enh_data_valid</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_enh_burst_en</end>
            <start>phy_data_ctrl/tx_enh_frame_burst_en</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_enh_frame_diag_status</end>
            <start>phy_data_ctrl/tx_enh_frame_diag_status</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_err_ins</end>
            <start>phy_data_ctrl/tx_err_ins</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/unused_tx_parallel_data</end>
            <start>phy_data_ctrl/unused_tx_parallel_data</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/rx_analogreset</end>
            <start>phy_interconnect/rx_analogreset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/rx_cal_busy</end>
            <start>phy_interconnect/rx_cal_busy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_coreclkin</end>
            <start>phy_interconnect/rx_clkout</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_coreclkin</end>
            <start>phy_interconnect/rx_clkout</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_empty</end>
            <start>phy_interconnect/rx_enh_fifo_empty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_pempty</end>
            <start>phy_interconnect/rx_enh_fifo_pempty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_pfull</end>
            <start>phy_interconnect/rx_enh_fifo_pfull</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_enh_fifo_rd_en</end>
            <start>phy_interconnect/rx_enh_fifo_rd_en</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_parallel_data</end>
            <start>phy_interconnect/rx_parallel_data</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_set_locktodata</end>
            <start>phy_interconnect/rx_set_locktodata</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/tx_analogreset</end>
            <start>phy_interconnect/tx_analogreset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/tx_cal_busy</end>
            <start>phy_interconnect/tx_cal_busy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_coreclkin</end>
            <start>phy_interconnect/tx_clkout</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_coreclkin</end>
            <start>phy_interconnect/tx_clkout</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_control</end>
            <start>phy_interconnect/tx_control</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_empty</end>
            <start>phy_interconnect/tx_enh_fifo_empty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_full</end>
            <start>phy_interconnect/tx_enh_fifo_full</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_pempty</end>
            <start>phy_interconnect/tx_enh_fifo_pempty</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_enh_fifo_pfull</end>
            <start>phy_interconnect/tx_enh_fifo_pfull</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/tx_parallel_data</end>
            <start>phy_interconnect/tx_parallel_data</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/unused_tx_control</end>
            <start>phy_interconnect/unused_tx_control</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_digitalreset</end>
            <start>phy_reset_ctrl/rx_digitalreset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_is_lockedtodata</end>
            <start>phy_reset_ctrl/rx_is_lockedtodata</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_digitalreset</end>
            <start>phy_reset_ctrl/tx_digitalreset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters></parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>hssi_serial_clock</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_serial_clk0</end>
            <start>serial_clock/tx_serial_clk</start>
          </incidentConnection>
        </incidentConnections>
        <path>interlaken_phy.phy_interconnect</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">phy_reset_ctrl</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clock&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clock&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reset&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;NONE&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_powerdown&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_powerdown&lt;/name&gt;&#xa;                        &lt;role&gt;pll_powerdown&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_analogreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_analogreset&lt;/name&gt;&#xa;                        &lt;role&gt;tx_analogreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_digitalreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_digitalreset&lt;/name&gt;&#xa;                        &lt;role&gt;tx_digitalreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_ready&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_ready&lt;/name&gt;&#xa;                        &lt;role&gt;tx_ready&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_locked&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_locked&lt;/name&gt;&#xa;                        &lt;role&gt;pll_locked&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_select&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_select&lt;/name&gt;&#xa;                        &lt;role&gt;pll_select&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_cal_busy&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_cal_busy&lt;/name&gt;&#xa;                        &lt;role&gt;tx_cal_busy&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_cal_busy&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_cal_busy&lt;/name&gt;&#xa;                        &lt;role&gt;pll_cal_busy&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_analogreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_analogreset&lt;/name&gt;&#xa;                        &lt;role&gt;rx_analogreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_digitalreset&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_digitalreset&lt;/name&gt;&#xa;                        &lt;role&gt;rx_digitalreset&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_ready&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_ready&lt;/name&gt;&#xa;                        &lt;role&gt;rx_ready&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_is_lockedtodata&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_is_lockedtodata&lt;/name&gt;&#xa;                        &lt;role&gt;rx_is_lockedtodata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;rx_cal_busy&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;rx_cal_busy&lt;/name&gt;&#xa;                        &lt;role&gt;rx_cal_busy&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_xcvr_reset_control&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Transceiver PHY Reset Controller Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;Stratix V&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;device_family&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos/&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>device_family</name>
            <value>Cyclone 10 GX</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;interlaken_phy_xcvr_reset_control_0&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_reset_control_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_reset_control_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_reset_control_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_reset_control_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_reset_control_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_reset_control_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/interlaken_phy/interlaken_phy_xcvr_reset_control_0.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>phy_reset_ctrl</name>
        <uniqueName>interlaken_phy_xcvr_reset_control_0</uniqueName>
        <fixedName>interlaken_phy_xcvr_reset_control_0</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/clock</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/pll_powerdown</end>
            <start>phy_data_ctrl/pll_powerdown_input</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/reset</end>
            <start>phy_data_ctrl/reset_phy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/tx_ready</end>
            <start>phy_data_ctrl/tx_ready</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/rx_analogreset</end>
            <start>phy_interconnect/rx_analogreset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/rx_cal_busy</end>
            <start>phy_interconnect/rx_cal_busy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/tx_analogreset</end>
            <start>phy_interconnect/tx_analogreset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_reset_ctrl/tx_cal_busy</end>
            <start>phy_interconnect/tx_cal_busy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>serial_clock/pll_cal_busy</end>
            <start>phy_reset_ctrl/pll_cal_busy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/pll_locked_out</end>
            <start>phy_reset_ctrl/pll_locked</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/pll_select</end>
            <start>phy_reset_ctrl/pll_select</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_digitalreset</end>
            <start>phy_reset_ctrl/rx_digitalreset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/rx_is_lockedtodata</end>
            <start>phy_reset_ctrl/rx_is_lockedtodata</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rx_ready</end>
            <start>phy_reset_ctrl/rx_ready</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_digitalreset</end>
            <start>phy_reset_ctrl/tx_digitalreset</start>
          </incidentConnection>
        </incidentConnections>
        <path>interlaken_phy.phy_reset_ctrl</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">reset_in</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>AUTO_CLK_CLOCK_RATE</name>
            <value>125000000</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_reset&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;out_reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_reset&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectReset&lt;/key&gt;&#xa;                            &lt;value&gt;in_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedResetSinks&lt;/key&gt;&#xa;                            &lt;value&gt;in_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_reset_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Reset Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;-1&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;AUTO_CLK_CLOCK_RATE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;125000000&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;interlaken_phy_reset_bridge_0&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_reset_bridge_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_reset_bridge_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_reset_bridge_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_reset_bridge_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_reset_bridge_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_reset_bridge_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/interlaken_phy/interlaken_phy_reset_bridge_0.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>reset_in</name>
        <uniqueName>interlaken_phy_reset_bridge_0</uniqueName>
        <fixedName>interlaken_phy_reset_bridge_0</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>reset_in/clk</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>phy_data_ctrl/rst</end>
            <start>reset_in/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>serial_clock/reconfig_reset0</end>
            <start>reset_in/out_reset</start>
          </incidentConnection>
        </incidentConnections>
        <path>interlaken_phy.reset_in</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">serial_clock</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>base_device</name>
            <value>NIGHTFURY1</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_powerdown&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_powerdown&lt;/name&gt;&#xa;                        &lt;role&gt;pll_powerdown&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_refclk0&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_refclk0&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;tx_serial_clk&lt;/name&gt;&#xa;                &lt;type&gt;hssi_serial_clock&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;tx_serial_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_locked&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_locked&lt;/name&gt;&#xa;                        &lt;role&gt;pll_locked&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;reconfig_clk0&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_clk0&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;reconfig_reset0&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_reset0&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;input&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;reconfig_clk0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;reconfig_avmm0&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_write0&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_read0&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_address0&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;10&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_writedata0&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;32&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_readdata0&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;32&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reconfig_waitrequest0&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;debug.param.device_revision&lt;/key&gt;&#xa;                            &lt;value&gt;20nm1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;debug.typeName&lt;/key&gt;&#xa;                            &lt;value&gt;altera_xcvr_atx_pll_a10.slave&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressAlignment&lt;/key&gt;&#xa;                            &lt;value&gt;DYNAMIC&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;4096&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;reconfig_clk0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;reconfig_reset0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToMaster&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;printableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;transparentBridge&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;pll_cal_busy&lt;/name&gt;&#xa;                &lt;type&gt;conduit&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;pll_cal_busy&lt;/name&gt;&#xa;                        &lt;role&gt;pll_cal_busy&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ui.blockdiagram.direction&lt;/key&gt;&#xa;                            &lt;value&gt;output&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_xcvr_atx_pll_a10&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Transceiver ATX PLL Intel Arria 10/Cyclone 10 FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;nightfury5es&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;base_device&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;BASE_DEVICE&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;PART_TRAIT&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;Unknown&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;device&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;Arria VI&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;device_family&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;reconfig_avmm0&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;reconfig_avmm0&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;&#xa;                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='reconfig_avmm0' start='0x0' end='0x1000' datawidth='32' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;&#xa;                            &lt;value&gt;12&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>device</name>
            <value>10CX220YF780I5G</value>
          </parameter>
          <parameter>
            <name>device_family</name>
            <value>Cyclone 10 GX</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;interlaken_phy_xcvr_atx_pll_a10_0&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_atx_pll_a10_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_atx_pll_a10_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_atx_pll_a10_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_atx_pll_a10_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;interlaken_phy_xcvr_atx_pll_a10_0&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;interlaken_phy_xcvr_atx_pll_a10_0&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/interlaken_phy/interlaken_phy_xcvr_atx_pll_a10_0.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>serial_clock</name>
        <uniqueName>interlaken_phy_xcvr_atx_pll_a10_0</uniqueName>
        <fixedName>interlaken_phy_xcvr_atx_pll_a10_0</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>serial_clock/pll_refclk0</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>125000000</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>serial_clock/reconfig_clk0</end>
            <start>clock_in/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>serial_clock/pll_locked</end>
            <start>phy_data_ctrl/atx_pll_locked</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>serial_clock/pll_cal_busy</end>
            <start>phy_reset_ctrl/pll_cal_busy</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>serial_clock/reconfig_reset0</end>
            <start>reset_in/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>startPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>endPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>endPortLSB</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>startPort</name>
                <value></value>
              </parameter>
              <parameter>
                <name>width</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>conduit</className>
            <version>18.1</version>
            <end>phy_data_ctrl/atx_pll_powerdown</end>
            <start>serial_clock/pll_powerdown</start>
          </incidentConnection>
          <incidentConnection>
            <parameters></parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>hssi_serial_clock</className>
            <version>18.1</version>
            <end>phy_interconnect/tx_serial_clk0</end>
            <start>serial_clock/tx_serial_clk</start>
          </incidentConnection>
        </incidentConnections>
        <path>interlaken_phy.serial_clock</path>
      </instanceData>
      <children></children>
    </node>
  </children>
</node>