<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:37.3637</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0083250</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 하이브리드 기판을 적층하는 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF STACKING HYBRID SUBSTRATES</inventionTitleEng><openDate>2024.03.26</openDate><openNumber>10-2024-0039581</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 RDL 기판과 복수의 범프가 있는 하이브리드 기판을 갖는다. 하이브리드 기판은 RDL 기판에 결합된다. 캡슐화제는 캡슐화제 내에 매립된 범프를 갖는 RDL 기판 및 하이브리드 기판 주위에 증착된다. 하이브리드 기판은 코어 기판, 코어 기판의 제1 표면 위에 형성된 제1 RDL, 제1 RDL 위에 형성된 전도성 필러, 및 코어 기판의 제2 표면 위에 제2 RDL을 갖는다. 캡슐화제의 일부는 제거되어 전도성 필러를 노출시킨다. RDL 기판은 캐리어 및 캐리어의 표면 위에 형성된 RDL을 갖는다. 하이브리드 기판을 RDL 기판에 결합한 후 캐리어가 제거된다. 대안적으로, RDL 기판은 코어 기판, 코어 기판의 제1 표면 위에 형성된 제1 RDL 및 코어 기판의 제2 표면 위에 형성된 제2 RDL을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서, 재분배층(RDL) 기판;복수의 범프를 포함하고 상기 RDL 기판에 결합되는 하이브리드 기판; 및하이브리드 기판 주위에 증착된 캡슐화제 및 캡슐화제 내에 매립된 범프를 갖는 RDL 기판을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 하이브리드 기판은코어 기판;코어 기판의 제1 표면 위에 형성된 제1 RDL; 및제1 RDL 위에 형성된 복수의 전도성 필러를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 하이브리드 기판은 코어 기판의 제1 표면 반대편의 코어 기판의 제2 표면 위에 형성된 제2 RDL을 추가로 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, RDL 기판은코어 기판;코어 기판의 제1 표면 위에 형성된 제1 RDL; 및코어 기판의 제1 표면 반대편의 코어 기판의 제2 표면 위에 형성된 제2 RDL을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 하이브리드 기판 위에 배치된 전기 구성요소; 및전기 구성요소 위에 배치된 차폐 층을 추가로 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제1 기판;제1 기판에 결합되고 복수의 제1 범프를 포함하는 제2 기판; 및제1 기판 주위에 증착된 캡슐화제 및 캡슐화제 내에 매립된 제1 범프를 갖는 제2 기판을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 제2 기판은코어 기판;코어 기판의 제1 표면 위에 형성된 제1 RDL; 및제1 RDL 위에 형성된 복수의 전도성 필러를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 제2 기판은 코어 기판의 제1 표면 반대편의 코어 기판의 제2 표면 위에 형성된 제2 RDL을 추가로 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 제1 기판은 코어 기판;코어 기판의 제1 표면 위에 형성된 제1 RDL; 및코어 기판의 제1 표면 반대편의 코어 기판의 제2 표면 위에 형성된 제2 RDL을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 제2 기판 위에 배치된 전기 구성요소; 및전기 구성요소 위에 배치된 차폐 층을 추가로 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치의 제조 방법으로서,제1 기판을 제공하는 단계;복수의 제1 범프를 포함하는 제2 기판을 제공하는 단계;상기 제2 기판을 제1 기판에 결합하는 단계; 및캡슐화재 내에 매립된 제1 범프와 함께 제1 기판 및 제2 기판 주위에 캡슐화재를 증착하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 제2 기판을 제공하는 단계는:코어 기판을 제공하는 단계;코어 기판의 제1 표면 위에 제1 RDL을 형성하는 단계; 및제1 RDL 위에 복수의 전도성 필러를 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 제2 기판을 제공하는 단계는:코어 기판의 제1 표면 반대편의 코어 기판의 제2 표면 위에 제2 RDL을 형성하는 단계; 및캡슐화재의 일부를 제거하여 전도성 필러를 노출시키는 단계를 추가로 포함하는 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 전도성 필러들 중 제1 필러 위에 전기 구성요소를 배치하는 단계; 및전도성 필러들 중 제2 필러 위에 제2 범프를 형성하는 단계를 추가로 포함하는 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 제1 기판을 제공하는 단계는코어 기판을 제공하는 단계;코어 기판의 제1 표면 위에 제1 RDL을 형성하는 단계; 및코어 기판의 제1 표면 반대편의 코어 기판의 제2 표면 위에 제2 RDL을 형성하는 단계를 포함하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국, 피. 알. 지앙수 프로빈...</address><code> </code><country> </country><engName>LIN, Yaojian</engName><name>린, 야오지안</name></inventorInfo><inventorInfo><address>싱가포르, ****** #*...</address><code> </code><country> </country><engName>CHUA, Linda Pei Ee</engName><name>추안, 린다 페이 에</name></inventorInfo><inventorInfo><address>싱가포르, ****** #**...</address><code> </code><country> </country><engName>GOH, Hin Hwa</engName><name>고, 힌화</name></inventorInfo><inventorInfo><address>싱가포르, ******, ...</address><code> </code><country> </country><engName>ZUO, Jian</engName><name>주아, 지안</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.19</priorityApplicationDate><priorityApplicationNumber>17/933,149</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.28</receiptDate><receiptNumber>1-1-2023-0711034-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.07.04</receiptDate><receiptNumber>9-1-2023-9007759-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230083250.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93da4d9ba918d77a2543938f0c26fb4e0c5ea683893e9e3241756c08fe9d09fadfaa98d286b300b8bd7adf4254c554f6ef69660cc43d3e4168</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf63a93f25e925c2aa8b0adb53c60b478a14b8181b61f214f26a91484bd45962e6ef8da96a2f17e0762cbd0780f7cf6280ce7192bda53be869</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>