Design Specification
	디바이스의 추상적인 제원을 설정하는 단계

Behavioral Description
	제원, 표준규칙 준수, 다른 High-level이슈들 관점에서 디자인을 분석하기 위한 단계
	Verilog HDL로 설계됨.

RTL Description(HDL)
	RTL : Resistor-Transfer Level
	HDL로 구현한 기술들이 RTL로 변환된다.

Functional Verification and Testing
Logic Synthesis/Timing Verification

Gate-Level Netlist
	로직 합성 툴이 RTL을 gate-level netlist로 변환한다.
	GLN : 게이트로 구성된 전체 회로도

Logical Verification and Testing
Floor Planning Automatic Place and Route
Physical Layout
Layout Verification
Implementation

계층구조
	top-down & bottom-up 이해
	modules and moudle instances 차이점 이해
	behavioral, data flow, gatelavel, switch level의 추상적 개념 이해
	디지털 디자인의 시뮬레이션을 위해 요하는 요소들 설명
	Describe components required for the simulation of a digital design. Define a
	stimulus block and a design block. Explain two methods of applying stimulus.