use
crate
:
:
ir
:
:
condcodes
:
:
{
FloatCC
IntCC
}
;
use
crate
:
:
ir
:
:
types
:
:
*
;
use
crate
:
:
ir
:
:
Inst
as
IRInst
;
use
crate
:
:
ir
:
:
{
InstructionData
Opcode
Type
}
;
use
crate
:
:
machinst
:
:
lower
:
:
*
;
use
crate
:
:
machinst
:
:
*
;
use
crate
:
:
CodegenResult
;
use
crate
:
:
isa
:
:
aarch64
:
:
inst
:
:
*
;
use
crate
:
:
isa
:
:
aarch64
:
:
AArch64Backend
;
use
super
:
:
lower_inst
;
use
log
:
:
{
debug
trace
}
;
use
regalloc
:
:
{
Reg
RegClass
Writable
}
;
use
smallvec
:
:
SmallVec
;
#
[
derive
(
Clone
Debug
)
]
enum
ResultRS
{
Reg
(
Reg
)
RegShift
(
Reg
ShiftOpAndAmt
)
}
#
[
derive
(
Clone
Debug
)
]
enum
ResultRSE
{
Reg
(
Reg
)
RegShift
(
Reg
ShiftOpAndAmt
)
RegExtend
(
Reg
ExtendOp
)
}
impl
ResultRSE
{
fn
from_rs
(
rs
:
ResultRS
)
-
>
ResultRSE
{
match
rs
{
ResultRS
:
:
Reg
(
r
)
=
>
ResultRSE
:
:
Reg
(
r
)
ResultRS
:
:
RegShift
(
r
s
)
=
>
ResultRSE
:
:
RegShift
(
r
s
)
}
}
}
#
[
derive
(
Clone
Debug
)
]
pub
(
crate
)
enum
ResultRSEImm12
{
Reg
(
Reg
)
RegShift
(
Reg
ShiftOpAndAmt
)
RegExtend
(
Reg
ExtendOp
)
Imm12
(
Imm12
)
}
impl
ResultRSEImm12
{
fn
from_rse
(
rse
:
ResultRSE
)
-
>
ResultRSEImm12
{
match
rse
{
ResultRSE
:
:
Reg
(
r
)
=
>
ResultRSEImm12
:
:
Reg
(
r
)
ResultRSE
:
:
RegShift
(
r
s
)
=
>
ResultRSEImm12
:
:
RegShift
(
r
s
)
ResultRSE
:
:
RegExtend
(
r
e
)
=
>
ResultRSEImm12
:
:
RegExtend
(
r
e
)
}
}
}
#
[
derive
(
Clone
Debug
)
]
pub
(
crate
)
enum
ResultRSImmLogic
{
Reg
(
Reg
)
RegShift
(
Reg
ShiftOpAndAmt
)
ImmLogic
(
ImmLogic
)
}
impl
ResultRSImmLogic
{
fn
from_rs
(
rse
:
ResultRS
)
-
>
ResultRSImmLogic
{
match
rse
{
ResultRS
:
:
Reg
(
r
)
=
>
ResultRSImmLogic
:
:
Reg
(
r
)
ResultRS
:
:
RegShift
(
r
s
)
=
>
ResultRSImmLogic
:
:
RegShift
(
r
s
)
}
}
}
#
[
derive
(
Clone
Debug
)
]
pub
(
crate
)
enum
ResultRegImmShift
{
Reg
(
Reg
)
ImmShift
(
ImmShift
)
}
pub
(
crate
)
fn
input_to_const
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
)
-
>
Option
<
u64
>
{
let
input
=
ctx
.
get_input
(
input
.
insn
input
.
input
)
;
input
.
constant
}
pub
(
crate
)
fn
input_to_shiftimm
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
)
-
>
Option
<
ShiftOpShiftImm
>
{
input_to_const
(
ctx
input
)
.
and_then
(
ShiftOpShiftImm
:
:
maybe_from_shift
)
}
pub
(
crate
)
fn
const_param_to_u128
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
inst
:
IRInst
)
-
>
Option
<
u128
>
{
let
data
=
match
ctx
.
data
(
inst
)
{
&
InstructionData
:
:
Shuffle
{
mask
.
.
}
=
>
ctx
.
get_immediate
(
mask
)
&
InstructionData
:
:
UnaryConst
{
constant_handle
.
.
}
=
>
ctx
.
get_constant_data
(
constant_handle
)
_
=
>
return
None
}
;
let
data
=
data
.
clone
(
)
.
into_vec
(
)
;
if
data
.
len
(
)
=
=
16
{
let
mut
bytes
=
[
0u8
;
16
]
;
bytes
.
copy_from_slice
(
&
data
)
;
Some
(
u128
:
:
from_le_bytes
(
bytes
)
)
}
else
{
None
}
}
#
[
derive
(
Clone
Copy
Debug
PartialEq
Eq
)
]
pub
(
crate
)
enum
NarrowValueMode
{
None
ZeroExtend32
SignExtend32
ZeroExtend64
SignExtend64
}
impl
NarrowValueMode
{
fn
is_32bit
(
&
self
)
-
>
bool
{
match
self
{
NarrowValueMode
:
:
None
=
>
false
NarrowValueMode
:
:
ZeroExtend32
|
NarrowValueMode
:
:
SignExtend32
=
>
true
NarrowValueMode
:
:
ZeroExtend64
|
NarrowValueMode
:
:
SignExtend64
=
>
false
}
}
}
pub
(
crate
)
fn
put_input_in_reg
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
narrow_mode
:
NarrowValueMode
)
-
>
Reg
{
debug
!
(
"
put_input_in_reg
:
input
{
:
?
}
"
input
)
;
let
ty
=
ctx
.
input_ty
(
input
.
insn
input
.
input
)
;
let
from_bits
=
ty_bits
(
ty
)
as
u8
;
let
inputs
=
ctx
.
get_input
(
input
.
insn
input
.
input
)
;
let
in_reg
=
if
let
Some
(
c
)
=
inputs
.
constant
{
let
masked
=
if
from_bits
<
64
{
c
&
(
(
1u64
<
<
from_bits
)
-
1
)
}
else
{
c
}
;
let
to_reg
=
ctx
.
alloc_tmp
(
Inst
:
:
rc_for_type
(
ty
)
.
unwrap
(
)
ty
)
;
for
inst
in
Inst
:
:
gen_constant
(
to_reg
masked
ty
|
reg_class
ty
|
{
ctx
.
alloc_tmp
(
reg_class
ty
)
}
)
.
into_iter
(
)
{
ctx
.
emit
(
inst
)
;
}
to_reg
.
to_reg
(
)
}
else
{
ctx
.
use_input_reg
(
inputs
)
;
inputs
.
reg
}
;
match
(
narrow_mode
from_bits
)
{
(
NarrowValueMode
:
:
None
_
)
=
>
in_reg
(
NarrowValueMode
:
:
ZeroExtend32
n
)
if
n
<
32
=
>
{
let
tmp
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I32
)
;
ctx
.
emit
(
Inst
:
:
Extend
{
rd
:
tmp
rn
:
in_reg
signed
:
false
from_bits
to_bits
:
32
}
)
;
tmp
.
to_reg
(
)
}
(
NarrowValueMode
:
:
SignExtend32
n
)
if
n
<
32
=
>
{
let
tmp
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I32
)
;
ctx
.
emit
(
Inst
:
:
Extend
{
rd
:
tmp
rn
:
in_reg
signed
:
true
from_bits
to_bits
:
32
}
)
;
tmp
.
to_reg
(
)
}
(
NarrowValueMode
:
:
ZeroExtend32
32
)
|
(
NarrowValueMode
:
:
SignExtend32
32
)
=
>
in_reg
(
NarrowValueMode
:
:
ZeroExtend64
n
)
if
n
<
64
=
>
{
if
inputs
.
constant
.
is_some
(
)
{
in_reg
}
else
{
let
tmp
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I32
)
;
ctx
.
emit
(
Inst
:
:
Extend
{
rd
:
tmp
rn
:
in_reg
signed
:
false
from_bits
to_bits
:
64
}
)
;
tmp
.
to_reg
(
)
}
}
(
NarrowValueMode
:
:
SignExtend64
n
)
if
n
<
64
=
>
{
let
tmp
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I32
)
;
ctx
.
emit
(
Inst
:
:
Extend
{
rd
:
tmp
rn
:
in_reg
signed
:
true
from_bits
to_bits
:
64
}
)
;
tmp
.
to_reg
(
)
}
(
_
64
)
=
>
in_reg
(
_
128
)
=
>
in_reg
_
=
>
panic
!
(
"
Unsupported
input
width
:
input
ty
{
}
bits
{
}
mode
{
:
?
}
"
ty
from_bits
narrow_mode
)
}
}
fn
put_input_in_rs
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
narrow_mode
:
NarrowValueMode
)
-
>
ResultRS
{
let
inputs
=
ctx
.
get_input
(
input
.
insn
input
.
input
)
;
if
let
Some
(
(
insn
0
)
)
=
inputs
.
inst
{
let
op
=
ctx
.
data
(
insn
)
.
opcode
(
)
;
if
op
=
=
Opcode
:
:
Ishl
{
let
shiftee
=
InsnInput
{
insn
input
:
0
}
;
let
shift_amt
=
InsnInput
{
insn
input
:
1
}
;
if
let
Some
(
shiftimm
)
=
input_to_shiftimm
(
ctx
shift_amt
)
{
let
shiftee_bits
=
ty_bits
(
ctx
.
input_ty
(
insn
0
)
)
;
if
shiftee_bits
<
=
std
:
:
u8
:
:
MAX
as
usize
{
let
shiftimm
=
shiftimm
.
mask
(
shiftee_bits
as
u8
)
;
let
reg
=
put_input_in_reg
(
ctx
shiftee
narrow_mode
)
;
return
ResultRS
:
:
RegShift
(
reg
ShiftOpAndAmt
:
:
new
(
ShiftOp
:
:
LSL
shiftimm
)
)
;
}
}
}
}
ResultRS
:
:
Reg
(
put_input_in_reg
(
ctx
input
narrow_mode
)
)
}
fn
put_input_in_rse
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
narrow_mode
:
NarrowValueMode
)
-
>
ResultRSE
{
let
inputs
=
ctx
.
get_input
(
input
.
insn
input
.
input
)
;
if
let
Some
(
(
insn
0
)
)
=
inputs
.
inst
{
let
op
=
ctx
.
data
(
insn
)
.
opcode
(
)
;
let
out_ty
=
ctx
.
output_ty
(
insn
0
)
;
let
out_bits
=
ty_bits
(
out_ty
)
;
if
op
=
=
Opcode
:
:
Uextend
|
|
op
=
=
Opcode
:
:
Sextend
{
let
sign_extend
=
op
=
=
Opcode
:
:
Sextend
;
let
inner_ty
=
ctx
.
input_ty
(
insn
0
)
;
let
inner_bits
=
ty_bits
(
inner_ty
)
;
assert
!
(
inner_bits
<
out_bits
)
;
if
match
(
sign_extend
narrow_mode
)
{
(
_
NarrowValueMode
:
:
None
)
=
>
true
(
false
NarrowValueMode
:
:
ZeroExtend32
)
|
(
false
NarrowValueMode
:
:
ZeroExtend64
)
=
>
{
true
}
(
true
NarrowValueMode
:
:
SignExtend32
)
|
(
true
NarrowValueMode
:
:
SignExtend64
)
=
>
{
true
}
(
false
NarrowValueMode
:
:
SignExtend32
)
|
(
false
NarrowValueMode
:
:
SignExtend64
)
=
>
{
false
}
(
true
NarrowValueMode
:
:
ZeroExtend32
)
|
(
true
NarrowValueMode
:
:
ZeroExtend64
)
=
>
{
false
}
}
{
let
extendop
=
match
(
sign_extend
inner_bits
)
{
(
true
8
)
=
>
ExtendOp
:
:
SXTB
(
false
8
)
=
>
ExtendOp
:
:
UXTB
(
true
16
)
=
>
ExtendOp
:
:
SXTH
(
false
16
)
=
>
ExtendOp
:
:
UXTH
(
true
32
)
=
>
ExtendOp
:
:
SXTW
(
false
32
)
=
>
ExtendOp
:
:
UXTW
_
=
>
unreachable
!
(
)
}
;
let
reg
=
put_input_in_reg
(
ctx
InsnInput
{
insn
input
:
0
}
NarrowValueMode
:
:
None
)
;
return
ResultRSE
:
:
RegExtend
(
reg
extendop
)
;
}
}
if
narrow_mode
!
=
NarrowValueMode
:
:
None
&
&
(
(
narrow_mode
.
is_32bit
(
)
&
&
out_bits
<
32
)
|
|
(
!
narrow_mode
.
is_32bit
(
)
&
&
out_bits
<
64
)
)
{
let
reg
=
put_input_in_reg
(
ctx
input
NarrowValueMode
:
:
None
)
;
let
extendop
=
match
(
narrow_mode
out_bits
)
{
(
NarrowValueMode
:
:
SignExtend32
1
)
|
(
NarrowValueMode
:
:
SignExtend64
1
)
=
>
{
ExtendOp
:
:
SXTB
}
(
NarrowValueMode
:
:
ZeroExtend32
1
)
|
(
NarrowValueMode
:
:
ZeroExtend64
1
)
=
>
{
ExtendOp
:
:
UXTB
}
(
NarrowValueMode
:
:
SignExtend32
8
)
|
(
NarrowValueMode
:
:
SignExtend64
8
)
=
>
{
ExtendOp
:
:
SXTB
}
(
NarrowValueMode
:
:
ZeroExtend32
8
)
|
(
NarrowValueMode
:
:
ZeroExtend64
8
)
=
>
{
ExtendOp
:
:
UXTB
}
(
NarrowValueMode
:
:
SignExtend32
16
)
|
(
NarrowValueMode
:
:
SignExtend64
16
)
=
>
{
ExtendOp
:
:
SXTH
}
(
NarrowValueMode
:
:
ZeroExtend32
16
)
|
(
NarrowValueMode
:
:
ZeroExtend64
16
)
=
>
{
ExtendOp
:
:
UXTH
}
(
NarrowValueMode
:
:
SignExtend64
32
)
=
>
ExtendOp
:
:
SXTW
(
NarrowValueMode
:
:
ZeroExtend64
32
)
=
>
ExtendOp
:
:
UXTW
_
=
>
unreachable
!
(
)
}
;
return
ResultRSE
:
:
RegExtend
(
reg
extendop
)
;
}
}
ResultRSE
:
:
from_rs
(
put_input_in_rs
(
ctx
input
narrow_mode
)
)
}
pub
(
crate
)
fn
put_input_in_rse_imm12
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
narrow_mode
:
NarrowValueMode
)
-
>
ResultRSEImm12
{
if
let
Some
(
imm_value
)
=
input_to_const
(
ctx
input
)
{
if
let
Some
(
i
)
=
Imm12
:
:
maybe_from_u64
(
imm_value
)
{
return
ResultRSEImm12
:
:
Imm12
(
i
)
;
}
}
ResultRSEImm12
:
:
from_rse
(
put_input_in_rse
(
ctx
input
narrow_mode
)
)
}
pub
(
crate
)
fn
put_input_in_rse_imm12_maybe_negated
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
twos_complement_bits
:
usize
narrow_mode
:
NarrowValueMode
)
-
>
(
ResultRSEImm12
bool
)
{
assert
!
(
twos_complement_bits
<
=
64
)
;
if
let
Some
(
imm_value
)
=
input_to_const
(
ctx
input
)
{
if
let
Some
(
i
)
=
Imm12
:
:
maybe_from_u64
(
imm_value
)
{
return
(
ResultRSEImm12
:
:
Imm12
(
i
)
false
)
;
}
let
sign_extended
=
(
(
imm_value
as
i64
)
<
<
(
64
-
twos_complement_bits
)
)
>
>
(
64
-
twos_complement_bits
)
;
let
inverted
=
sign_extended
.
wrapping_neg
(
)
;
if
let
Some
(
i
)
=
Imm12
:
:
maybe_from_u64
(
inverted
as
u64
)
{
return
(
ResultRSEImm12
:
:
Imm12
(
i
)
true
)
;
}
}
(
ResultRSEImm12
:
:
from_rse
(
put_input_in_rse
(
ctx
input
narrow_mode
)
)
false
)
}
pub
(
crate
)
fn
put_input_in_rs_immlogic
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
narrow_mode
:
NarrowValueMode
)
-
>
ResultRSImmLogic
{
if
let
Some
(
imm_value
)
=
input_to_const
(
ctx
input
)
{
let
ty
=
ctx
.
input_ty
(
input
.
insn
input
.
input
)
;
let
ty
=
if
ty_bits
(
ty
)
<
32
{
I32
}
else
{
ty
}
;
if
let
Some
(
i
)
=
ImmLogic
:
:
maybe_from_u64
(
imm_value
ty
)
{
return
ResultRSImmLogic
:
:
ImmLogic
(
i
)
;
}
}
ResultRSImmLogic
:
:
from_rs
(
put_input_in_rs
(
ctx
input
narrow_mode
)
)
}
pub
(
crate
)
fn
put_input_in_reg_immshift
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
input
:
InsnInput
shift_width_bits
:
usize
)
-
>
ResultRegImmShift
{
if
let
Some
(
imm_value
)
=
input_to_const
(
ctx
input
)
{
let
imm_value
=
imm_value
&
(
(
shift_width_bits
-
1
)
as
u64
)
;
if
let
Some
(
immshift
)
=
ImmShift
:
:
maybe_from_u64
(
imm_value
)
{
return
ResultRegImmShift
:
:
ImmShift
(
immshift
)
;
}
}
ResultRegImmShift
:
:
Reg
(
put_input_in_reg
(
ctx
input
NarrowValueMode
:
:
None
)
)
}
pub
(
crate
)
fn
alu_inst_imm12
(
op
:
ALUOp
rd
:
Writable
<
Reg
>
rn
:
Reg
rm
:
ResultRSEImm12
)
-
>
Inst
{
match
rm
{
ResultRSEImm12
:
:
Imm12
(
imm12
)
=
>
Inst
:
:
AluRRImm12
{
alu_op
:
op
rd
rn
imm12
}
ResultRSEImm12
:
:
Reg
(
rm
)
=
>
Inst
:
:
AluRRR
{
alu_op
:
op
rd
rn
rm
}
ResultRSEImm12
:
:
RegShift
(
rm
shiftop
)
=
>
Inst
:
:
AluRRRShift
{
alu_op
:
op
rd
rn
rm
shiftop
}
ResultRSEImm12
:
:
RegExtend
(
rm
extendop
)
=
>
Inst
:
:
AluRRRExtend
{
alu_op
:
op
rd
rn
rm
extendop
}
}
}
pub
(
crate
)
fn
alu_inst_immlogic
(
op
:
ALUOp
rd
:
Writable
<
Reg
>
rn
:
Reg
rm
:
ResultRSImmLogic
)
-
>
Inst
{
match
rm
{
ResultRSImmLogic
:
:
ImmLogic
(
imml
)
=
>
Inst
:
:
AluRRImmLogic
{
alu_op
:
op
rd
rn
imml
}
ResultRSImmLogic
:
:
Reg
(
rm
)
=
>
Inst
:
:
AluRRR
{
alu_op
:
op
rd
rn
rm
}
ResultRSImmLogic
:
:
RegShift
(
rm
shiftop
)
=
>
Inst
:
:
AluRRRShift
{
alu_op
:
op
rd
rn
rm
shiftop
}
}
}
pub
(
crate
)
fn
alu_inst_immshift
(
op
:
ALUOp
rd
:
Writable
<
Reg
>
rn
:
Reg
rm
:
ResultRegImmShift
)
-
>
Inst
{
match
rm
{
ResultRegImmShift
:
:
ImmShift
(
immshift
)
=
>
Inst
:
:
AluRRImmShift
{
alu_op
:
op
rd
rn
immshift
}
ResultRegImmShift
:
:
Reg
(
rm
)
=
>
Inst
:
:
AluRRR
{
alu_op
:
op
rd
rn
rm
}
}
}
type
AddressAddend32List
=
SmallVec
<
[
(
Reg
ExtendOp
)
;
4
]
>
;
type
AddressAddend64List
=
SmallVec
<
[
Reg
;
4
]
>
;
fn
collect_address_addends
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
roots
:
&
[
InsnInput
]
)
-
>
(
AddressAddend64List
AddressAddend32List
i64
)
{
let
mut
result32
:
AddressAddend32List
=
SmallVec
:
:
new
(
)
;
let
mut
result64
:
AddressAddend64List
=
SmallVec
:
:
new
(
)
;
let
mut
offset
:
i64
=
0
;
let
mut
workqueue
:
SmallVec
<
[
InsnInput
;
4
]
>
=
roots
.
iter
(
)
.
cloned
(
)
.
collect
(
)
;
while
let
Some
(
input
)
=
workqueue
.
pop
(
)
{
debug_assert
!
(
ty_bits
(
ctx
.
input_ty
(
input
.
insn
input
.
input
)
)
=
=
64
)
;
if
let
Some
(
(
op
insn
)
)
=
maybe_input_insn_multi
(
ctx
input
&
[
Opcode
:
:
Uextend
Opcode
:
:
Sextend
Opcode
:
:
Iadd
Opcode
:
:
Iconst
]
)
{
match
op
{
Opcode
:
:
Uextend
|
Opcode
:
:
Sextend
if
ty_bits
(
ctx
.
input_ty
(
insn
0
)
)
=
=
32
=
>
{
let
extendop
=
if
op
=
=
Opcode
:
:
Uextend
{
ExtendOp
:
:
UXTW
}
else
{
ExtendOp
:
:
SXTW
}
;
let
extendee_input
=
InsnInput
{
insn
input
:
0
}
;
let
reg
=
put_input_in_reg
(
ctx
extendee_input
NarrowValueMode
:
:
None
)
;
result32
.
push
(
(
reg
extendop
)
)
;
}
Opcode
:
:
Uextend
|
Opcode
:
:
Sextend
=
>
{
let
reg
=
put_input_in_reg
(
ctx
input
NarrowValueMode
:
:
None
)
;
result64
.
push
(
reg
)
;
}
Opcode
:
:
Iadd
=
>
{
for
input
in
0
.
.
ctx
.
num_inputs
(
insn
)
{
let
addend
=
InsnInput
{
insn
input
}
;
workqueue
.
push
(
addend
)
;
}
}
Opcode
:
:
Iconst
=
>
{
let
value
:
i64
=
ctx
.
get_constant
(
insn
)
.
unwrap
(
)
as
i64
;
offset
+
=
value
;
}
_
=
>
panic
!
(
"
Unexpected
opcode
from
maybe_input_insn_multi
"
)
}
}
else
{
let
reg
=
put_input_in_reg
(
ctx
input
NarrowValueMode
:
:
ZeroExtend64
)
;
result64
.
push
(
reg
)
;
}
}
(
result64
result32
offset
)
}
pub
(
crate
)
fn
lower_address
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
elem_ty
:
Type
roots
:
&
[
InsnInput
]
offset
:
i32
)
-
>
AMode
{
let
(
mut
addends64
mut
addends32
args_offset
)
=
collect_address_addends
(
ctx
roots
)
;
let
mut
offset
=
args_offset
+
(
offset
as
i64
)
;
trace
!
(
"
lower_address
:
addends64
{
:
?
}
addends32
{
:
?
}
offset
{
}
"
addends64
addends32
offset
)
;
let
memarg
=
if
addends64
.
len
(
)
>
0
{
if
addends32
.
len
(
)
>
0
{
let
(
reg32
extendop
)
=
addends32
.
pop
(
)
.
unwrap
(
)
;
let
reg64
=
addends64
.
pop
(
)
.
unwrap
(
)
;
AMode
:
:
RegExtended
(
reg64
reg32
extendop
)
}
else
if
offset
>
0
&
&
offset
<
0x1000
{
let
reg64
=
addends64
.
pop
(
)
.
unwrap
(
)
;
let
off
=
offset
;
offset
=
0
;
AMode
:
:
RegOffset
(
reg64
off
elem_ty
)
}
else
if
addends64
.
len
(
)
>
=
2
{
let
reg1
=
addends64
.
pop
(
)
.
unwrap
(
)
;
let
reg2
=
addends64
.
pop
(
)
.
unwrap
(
)
;
AMode
:
:
RegReg
(
reg1
reg2
)
}
else
{
let
reg1
=
addends64
.
pop
(
)
.
unwrap
(
)
;
AMode
:
:
reg
(
reg1
)
}
}
else
{
if
addends32
.
len
(
)
>
0
{
let
tmp
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I64
)
;
let
(
reg1
extendop
)
=
addends32
.
pop
(
)
.
unwrap
(
)
;
let
signed
=
match
extendop
{
ExtendOp
:
:
SXTW
=
>
true
ExtendOp
:
:
UXTW
=
>
false
_
=
>
unreachable
!
(
)
}
;
ctx
.
emit
(
Inst
:
:
Extend
{
rd
:
tmp
rn
:
reg1
signed
from_bits
:
32
to_bits
:
64
}
)
;
if
let
Some
(
(
reg2
extendop
)
)
=
addends32
.
pop
(
)
{
AMode
:
:
RegExtended
(
tmp
.
to_reg
(
)
reg2
extendop
)
}
else
{
AMode
:
:
reg
(
tmp
.
to_reg
(
)
)
}
}
else
{
let
off_reg
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I64
)
;
lower_constant_u64
(
ctx
off_reg
offset
as
u64
)
;
offset
=
0
;
AMode
:
:
reg
(
off_reg
.
to_reg
(
)
)
}
}
;
if
offset
=
=
0
&
&
addends32
.
len
(
)
=
=
0
&
&
addends64
.
len
(
)
=
=
0
{
return
memarg
;
}
let
addr
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I64
)
;
let
(
reg
memarg
)
=
match
memarg
{
AMode
:
:
RegExtended
(
r1
r2
extendop
)
=
>
{
(
r1
AMode
:
:
RegExtended
(
addr
.
to_reg
(
)
r2
extendop
)
)
}
AMode
:
:
RegOffset
(
r
off
ty
)
=
>
(
r
AMode
:
:
RegOffset
(
addr
.
to_reg
(
)
off
ty
)
)
AMode
:
:
RegReg
(
r1
r2
)
=
>
(
r2
AMode
:
:
RegReg
(
addr
.
to_reg
(
)
r1
)
)
AMode
:
:
UnsignedOffset
(
r
imm
)
=
>
(
r
AMode
:
:
UnsignedOffset
(
addr
.
to_reg
(
)
imm
)
)
_
=
>
unreachable
!
(
)
}
;
if
offset
!
=
0
{
if
let
Some
(
imm12
)
=
Imm12
:
:
maybe_from_u64
(
offset
as
u64
)
{
ctx
.
emit
(
Inst
:
:
AluRRImm12
{
alu_op
:
ALUOp
:
:
Add64
rd
:
addr
rn
:
reg
imm12
}
)
;
}
else
if
let
Some
(
imm12
)
=
Imm12
:
:
maybe_from_u64
(
offset
.
wrapping_neg
(
)
as
u64
)
{
ctx
.
emit
(
Inst
:
:
AluRRImm12
{
alu_op
:
ALUOp
:
:
Sub64
rd
:
addr
rn
:
reg
imm12
}
)
;
}
else
{
lower_constant_u64
(
ctx
addr
offset
as
u64
)
;
ctx
.
emit
(
Inst
:
:
AluRRR
{
alu_op
:
ALUOp
:
:
Add64
rd
:
addr
rn
:
addr
.
to_reg
(
)
rm
:
reg
}
)
;
}
}
else
{
ctx
.
emit
(
Inst
:
:
gen_move
(
addr
reg
I64
)
)
;
}
for
reg
in
addends64
{
let
reg
=
if
reg
=
=
stack_reg
(
)
{
let
tmp
=
ctx
.
alloc_tmp
(
RegClass
:
:
I64
I64
)
;
ctx
.
emit
(
Inst
:
:
gen_move
(
tmp
stack_reg
(
)
I64
)
)
;
tmp
.
to_reg
(
)
}
else
{
reg
}
;
ctx
.
emit
(
Inst
:
:
AluRRR
{
alu_op
:
ALUOp
:
:
Add64
rd
:
addr
rn
:
addr
.
to_reg
(
)
rm
:
reg
}
)
;
}
for
(
reg
extendop
)
in
addends32
{
assert
!
(
reg
!
=
stack_reg
(
)
)
;
ctx
.
emit
(
Inst
:
:
AluRRRExtend
{
alu_op
:
ALUOp
:
:
Add64
rd
:
addr
rn
:
addr
.
to_reg
(
)
rm
:
reg
extendop
}
)
;
}
memarg
}
pub
(
crate
)
fn
lower_constant_u64
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
rd
:
Writable
<
Reg
>
value
:
u64
)
{
for
inst
in
Inst
:
:
load_constant
(
rd
value
)
{
ctx
.
emit
(
inst
)
;
}
}
pub
(
crate
)
fn
lower_constant_f32
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
rd
:
Writable
<
Reg
>
value
:
f32
)
{
ctx
.
emit
(
Inst
:
:
load_fp_constant32
(
rd
value
)
)
;
}
pub
(
crate
)
fn
lower_constant_f64
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
rd
:
Writable
<
Reg
>
value
:
f64
)
{
ctx
.
emit
(
Inst
:
:
load_fp_constant64
(
rd
value
)
)
;
}
pub
(
crate
)
fn
lower_constant_f128
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
rd
:
Writable
<
Reg
>
value
:
u128
)
{
ctx
.
emit
(
Inst
:
:
load_fp_constant128
(
rd
value
)
)
;
}
pub
(
crate
)
fn
lower_condcode
(
cc
:
IntCC
)
-
>
Cond
{
match
cc
{
IntCC
:
:
Equal
=
>
Cond
:
:
Eq
IntCC
:
:
NotEqual
=
>
Cond
:
:
Ne
IntCC
:
:
SignedGreaterThanOrEqual
=
>
Cond
:
:
Ge
IntCC
:
:
SignedGreaterThan
=
>
Cond
:
:
Gt
IntCC
:
:
SignedLessThanOrEqual
=
>
Cond
:
:
Le
IntCC
:
:
SignedLessThan
=
>
Cond
:
:
Lt
IntCC
:
:
UnsignedGreaterThanOrEqual
=
>
Cond
:
:
Hs
IntCC
:
:
UnsignedGreaterThan
=
>
Cond
:
:
Hi
IntCC
:
:
UnsignedLessThanOrEqual
=
>
Cond
:
:
Ls
IntCC
:
:
UnsignedLessThan
=
>
Cond
:
:
Lo
IntCC
:
:
Overflow
=
>
Cond
:
:
Vs
IntCC
:
:
NotOverflow
=
>
Cond
:
:
Vc
}
}
pub
(
crate
)
fn
lower_fp_condcode
(
cc
:
FloatCC
)
-
>
Cond
{
match
cc
{
FloatCC
:
:
Ordered
=
>
Cond
:
:
Vc
FloatCC
:
:
Unordered
=
>
Cond
:
:
Vs
FloatCC
:
:
Equal
=
>
Cond
:
:
Eq
FloatCC
:
:
NotEqual
=
>
Cond
:
:
Ne
FloatCC
:
:
OrderedNotEqual
=
>
unimplemented
!
(
)
FloatCC
:
:
UnorderedOrEqual
=
>
unimplemented
!
(
)
FloatCC
:
:
LessThan
=
>
Cond
:
:
Mi
FloatCC
:
:
LessThanOrEqual
=
>
Cond
:
:
Ls
FloatCC
:
:
GreaterThan
=
>
Cond
:
:
Gt
FloatCC
:
:
GreaterThanOrEqual
=
>
Cond
:
:
Ge
FloatCC
:
:
UnorderedOrLessThan
=
>
unimplemented
!
(
)
FloatCC
:
:
UnorderedOrLessThanOrEqual
=
>
unimplemented
!
(
)
FloatCC
:
:
UnorderedOrGreaterThan
=
>
unimplemented
!
(
)
FloatCC
:
:
UnorderedOrGreaterThanOrEqual
=
>
unimplemented
!
(
)
}
}
pub
(
crate
)
fn
lower_vector_compare
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
rd
:
Writable
<
Reg
>
mut
rn
:
Reg
mut
rm
:
Reg
ty
:
Type
cond
:
Cond
)
-
>
CodegenResult
<
(
)
>
{
let
is_float
=
match
ty
{
F32X4
|
F64X2
=
>
true
_
=
>
false
}
;
let
size
=
VectorSize
:
:
from_ty
(
ty
)
;
let
(
alu_op
swap
)
=
match
(
is_float
cond
)
{
(
false
Cond
:
:
Eq
)
=
>
(
VecALUOp
:
:
Cmeq
false
)
(
false
Cond
:
:
Ne
)
=
>
(
VecALUOp
:
:
Cmeq
false
)
(
false
Cond
:
:
Ge
)
=
>
(
VecALUOp
:
:
Cmge
false
)
(
false
Cond
:
:
Gt
)
=
>
(
VecALUOp
:
:
Cmgt
false
)
(
false
Cond
:
:
Le
)
=
>
(
VecALUOp
:
:
Cmge
true
)
(
false
Cond
:
:
Lt
)
=
>
(
VecALUOp
:
:
Cmgt
true
)
(
false
Cond
:
:
Hs
)
=
>
(
VecALUOp
:
:
Cmhs
false
)
(
false
Cond
:
:
Hi
)
=
>
(
VecALUOp
:
:
Cmhi
false
)
(
false
Cond
:
:
Ls
)
=
>
(
VecALUOp
:
:
Cmhs
true
)
(
false
Cond
:
:
Lo
)
=
>
(
VecALUOp
:
:
Cmhi
true
)
(
true
Cond
:
:
Eq
)
=
>
(
VecALUOp
:
:
Fcmeq
false
)
(
true
Cond
:
:
Ne
)
=
>
(
VecALUOp
:
:
Fcmeq
false
)
(
true
Cond
:
:
Mi
)
=
>
(
VecALUOp
:
:
Fcmgt
true
)
(
true
Cond
:
:
Ls
)
=
>
(
VecALUOp
:
:
Fcmge
true
)
(
true
Cond
:
:
Ge
)
=
>
(
VecALUOp
:
:
Fcmge
false
)
(
true
Cond
:
:
Gt
)
=
>
(
VecALUOp
:
:
Fcmgt
false
)
_
=
>
unreachable
!
(
)
}
;
if
swap
{
std
:
:
mem
:
:
swap
(
&
mut
rn
&
mut
rm
)
;
}
ctx
.
emit
(
Inst
:
:
VecRRR
{
alu_op
rd
rn
rm
size
}
)
;
if
cond
=
=
Cond
:
:
Ne
{
ctx
.
emit
(
Inst
:
:
VecMisc
{
op
:
VecMisc2
:
:
Not
rd
rn
:
rd
.
to_reg
(
)
size
}
)
;
}
Ok
(
(
)
)
}
pub
(
crate
)
fn
condcode_is_signed
(
cc
:
IntCC
)
-
>
bool
{
match
cc
{
IntCC
:
:
Equal
|
IntCC
:
:
UnsignedGreaterThanOrEqual
|
IntCC
:
:
UnsignedGreaterThan
|
IntCC
:
:
UnsignedLessThanOrEqual
|
IntCC
:
:
UnsignedLessThan
|
IntCC
:
:
NotEqual
=
>
false
IntCC
:
:
SignedGreaterThanOrEqual
|
IntCC
:
:
SignedGreaterThan
|
IntCC
:
:
SignedLessThanOrEqual
|
IntCC
:
:
SignedLessThan
|
IntCC
:
:
Overflow
|
IntCC
:
:
NotOverflow
=
>
true
}
}
pub
(
crate
)
fn
choose_32_64
<
T
:
Copy
>
(
ty
:
Type
op32
:
T
op64
:
T
)
-
>
T
{
let
bits
=
ty_bits
(
ty
)
;
if
bits
<
=
32
{
op32
}
else
if
bits
=
=
64
{
op64
}
else
{
panic
!
(
"
choose_32_64
on
>
64
bits
!
"
)
}
}
pub
(
crate
)
fn
maybe_input_insn
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
c
:
&
mut
C
input
:
InsnInput
op
:
Opcode
)
-
>
Option
<
IRInst
>
{
let
inputs
=
c
.
get_input
(
input
.
insn
input
.
input
)
;
debug
!
(
"
maybe_input_insn
:
input
{
:
?
}
has
options
{
:
?
}
;
looking
for
op
{
:
?
}
"
input
inputs
op
)
;
if
let
Some
(
(
src_inst
_
)
)
=
inputs
.
inst
{
let
data
=
c
.
data
(
src_inst
)
;
debug
!
(
"
-
>
input
inst
{
:
?
}
"
data
)
;
if
data
.
opcode
(
)
=
=
op
{
return
Some
(
src_inst
)
;
}
}
None
}
pub
(
crate
)
fn
maybe_input_insn_multi
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
c
:
&
mut
C
input
:
InsnInput
ops
:
&
[
Opcode
]
)
-
>
Option
<
(
Opcode
IRInst
)
>
{
for
&
op
in
ops
{
if
let
Some
(
inst
)
=
maybe_input_insn
(
c
input
op
)
{
return
Some
(
(
op
inst
)
)
;
}
}
None
}
pub
(
crate
)
fn
maybe_input_insn_via_conv
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
c
:
&
mut
C
input
:
InsnInput
op
:
Opcode
conv
:
Opcode
)
-
>
Option
<
IRInst
>
{
let
inputs
=
c
.
get_input
(
input
.
insn
input
.
input
)
;
if
let
Some
(
(
src_inst
_
)
)
=
inputs
.
inst
{
let
data
=
c
.
data
(
src_inst
)
;
if
data
.
opcode
(
)
=
=
op
{
return
Some
(
src_inst
)
;
}
if
data
.
opcode
(
)
=
=
conv
{
let
inputs
=
c
.
get_input
(
src_inst
0
)
;
if
let
Some
(
(
src_inst
_
)
)
=
inputs
.
inst
{
let
data
=
c
.
data
(
src_inst
)
;
if
data
.
opcode
(
)
=
=
op
{
return
Some
(
src_inst
)
;
}
}
}
}
None
}
pub
(
crate
)
fn
lower_icmp_or_ifcmp_to_flags
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
insn
:
IRInst
is_signed
:
bool
)
{
debug
!
(
"
lower_icmp_or_ifcmp_to_flags
:
insn
{
}
"
insn
)
;
let
ty
=
ctx
.
input_ty
(
insn
0
)
;
let
bits
=
ty_bits
(
ty
)
;
let
narrow_mode
=
match
(
bits
<
=
32
is_signed
)
{
(
true
true
)
=
>
NarrowValueMode
:
:
SignExtend32
(
true
false
)
=
>
NarrowValueMode
:
:
ZeroExtend32
(
false
true
)
=
>
NarrowValueMode
:
:
SignExtend64
(
false
false
)
=
>
NarrowValueMode
:
:
ZeroExtend64
}
;
let
inputs
=
[
InsnInput
{
insn
input
:
0
}
InsnInput
{
insn
input
:
1
}
]
;
let
ty
=
ctx
.
input_ty
(
insn
0
)
;
let
rn
=
put_input_in_reg
(
ctx
inputs
[
0
]
narrow_mode
)
;
let
rm
=
put_input_in_rse_imm12
(
ctx
inputs
[
1
]
narrow_mode
)
;
debug
!
(
"
lower_icmp_or_ifcmp_to_flags
:
rn
=
{
:
?
}
rm
=
{
:
?
}
"
rn
rm
)
;
let
alu_op
=
choose_32_64
(
ty
ALUOp
:
:
SubS32
ALUOp
:
:
SubS64
)
;
let
rd
=
writable_zero_reg
(
)
;
ctx
.
emit
(
alu_inst_imm12
(
alu_op
rd
rn
rm
)
)
;
}
pub
(
crate
)
fn
lower_fcmp_or_ffcmp_to_flags
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
insn
:
IRInst
)
{
let
ty
=
ctx
.
input_ty
(
insn
0
)
;
let
bits
=
ty_bits
(
ty
)
;
let
inputs
=
[
InsnInput
{
insn
input
:
0
}
InsnInput
{
insn
input
:
1
}
]
;
let
rn
=
put_input_in_reg
(
ctx
inputs
[
0
]
NarrowValueMode
:
:
None
)
;
let
rm
=
put_input_in_reg
(
ctx
inputs
[
1
]
NarrowValueMode
:
:
None
)
;
match
bits
{
32
=
>
{
ctx
.
emit
(
Inst
:
:
FpuCmp32
{
rn
rm
}
)
;
}
64
=
>
{
ctx
.
emit
(
Inst
:
:
FpuCmp64
{
rn
rm
}
)
;
}
_
=
>
panic
!
(
"
Unknown
float
size
"
)
}
}
pub
(
crate
)
fn
normalize_bool_result
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
ctx
:
&
mut
C
insn
:
IRInst
rd
:
Writable
<
Reg
>
)
{
if
ty_bits
(
ctx
.
output_ty
(
insn
0
)
)
>
1
{
ctx
.
emit
(
Inst
:
:
AluRRR
{
alu_op
:
ALUOp
:
:
Sub64
rd
rn
:
zero_reg
(
)
rm
:
rd
.
to_reg
(
)
}
)
;
}
}
impl
LowerBackend
for
AArch64Backend
{
type
MInst
=
Inst
;
fn
lower
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
&
self
ctx
:
&
mut
C
ir_inst
:
IRInst
)
-
>
CodegenResult
<
(
)
>
{
lower_inst
:
:
lower_insn_to_regs
(
ctx
ir_inst
)
}
fn
lower_branch_group
<
C
:
LowerCtx
<
I
=
Inst
>
>
(
&
self
ctx
:
&
mut
C
branches
:
&
[
IRInst
]
targets
:
&
[
MachLabel
]
fallthrough
:
Option
<
MachLabel
>
)
-
>
CodegenResult
<
(
)
>
{
lower_inst
:
:
lower_branch
(
ctx
branches
targets
fallthrough
)
}
fn
maybe_pinned_reg
(
&
self
)
-
>
Option
<
Reg
>
{
Some
(
xreg
(
PINNED_REG
)
)
}
}
