--- verilog_synth
+++ uhdm_synth
@@ -1,33 +1,33 @@
 /* Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC) */
 (* dynports =  1  *)
-(* top =  1  *)
 (* src = "dut.sv:4.1-72.10" *)
+(* top =  1  *)
 module asym_ram_sdp_read_wider(clkA, clkB, enaA, weA, enaB, addrA, addrB, diA, doB);
-(* src = "dut.sv:13.8-13.12" *)
+(* src = "dut.sv:4.33-4.37" *)
 input clkA;
 wire clkA;
-(* src = "dut.sv:14.8-14.12" *)
+(* src = "dut.sv:4.39-4.43" *)
 input clkB;
 wire clkB;
-(* src = "dut.sv:16.8-16.12" *)
+(* src = "dut.sv:4.45-4.49" *)
 input enaA;
 wire enaA;
-(* src = "dut.sv:15.8-15.11" *)
+(* src = "dut.sv:4.51-4.54" *)
 input weA;
 wire weA;
-(* src = "dut.sv:16.14-16.18" *)
+(* src = "dut.sv:4.56-4.60" *)
 input enaB;
 wire enaB;
-(* src = "dut.sv:17.25-17.30" *)
+(* src = "dut.sv:4.62-4.67" *)
 input [9:0] addrA;
 wire [9:0] addrA;
-(* src = "dut.sv:18.25-18.30" *)
+(* src = "dut.sv:4.69-4.74" *)
 input [7:0] addrB;
 wire [7:0] addrB;
-(* src = "dut.sv:19.21-19.24" *)
+(* src = "dut.sv:4.76-4.79" *)
 input [3:0] diA;
 wire [3:0] diA;
-(* src = "dut.sv:20.22-20.25" *)
+(* src = "dut.sv:4.81-4.84" *)
 output [15:0] doB;
 wire [15:0] doB;
 wire [15:0] _00000_;
@@ -7266,10 +7266,7 @@
 wire [3:0] \RAM[999] ;
 wire [3:0] \RAM[99] ;
 wire [3:0] \RAM[9] ;
-(* src = "dut.sv:62.11-62.12" *)
-wire [31:0] \ramread.i ;
-(* src = "dut.sv:63.23-63.30" *)
-wire [1:0] \ramread.lsbaddr ;
+(* \reg  = 32'd1 *)
 (* src = "dut.sv:50.19-50.24" *)
 wire [15:0] readB;
 \$_MUX_  _06212_ (
@@ -67061,103 +67058,85 @@
 .E(_00001_),
 .Q(\RAM[0] [3])
 );
-\$_DFFE_PP_  \doB_reg[0]  /* _16535_ */ (
+\$_DFF_P_  \doB_reg[0]  /* _16535_ */ (
 .C(clkB),
 .D(_00000_[0]),
-.E(enaB),
 .Q(doB[0])
 );
-\$_DFFE_PP_  \doB_reg[1]  /* _16536_ */ (
+\$_DFF_P_  \doB_reg[1]  /* _16536_ */ (
 .C(clkB),
 .D(_00000_[1]),
-.E(enaB),
 .Q(doB[1])
 );
-\$_DFFE_PP_  \doB_reg[2]  /* _16537_ */ (
+\$_DFF_P_  \doB_reg[2]  /* _16537_ */ (
 .C(clkB),
 .D(_00000_[2]),
-.E(enaB),
 .Q(doB[2])
 );
-\$_DFFE_PP_  \doB_reg[3]  /* _16538_ */ (
+\$_DFF_P_  \doB_reg[3]  /* _16538_ */ (
 .C(clkB),
 .D(_00000_[3]),
-.E(enaB),
 .Q(doB[3])
 );
-\$_DFFE_PP_  \doB_reg[4]  /* _16539_ */ (
+\$_DFF_P_  \doB_reg[4]  /* _16539_ */ (
 .C(clkB),
 .D(_00000_[4]),
-.E(enaB),
 .Q(doB[4])
 );
-\$_DFFE_PP_  \doB_reg[5]  /* _16540_ */ (
+\$_DFF_P_  \doB_reg[5]  /* _16540_ */ (
 .C(clkB),
 .D(_00000_[5]),
-.E(enaB),
 .Q(doB[5])
 );
-\$_DFFE_PP_  \doB_reg[6]  /* _16541_ */ (
+\$_DFF_P_  \doB_reg[6]  /* _16541_ */ (
 .C(clkB),
 .D(_00000_[6]),
-.E(enaB),
 .Q(doB[6])
 );
-\$_DFFE_PP_  \doB_reg[7]  /* _16542_ */ (
+\$_DFF_P_  \doB_reg[7]  /* _16542_ */ (
 .C(clkB),
 .D(_00000_[7]),
-.E(enaB),
 .Q(doB[7])
 );
-\$_DFFE_PP_  \doB_reg[8]  /* _16543_ */ (
+\$_DFF_P_  \doB_reg[8]  /* _16543_ */ (
 .C(clkB),
 .D(_00000_[8]),
-.E(enaB),
 .Q(doB[8])
 );
-\$_DFFE_PP_  \doB_reg[9]  /* _16544_ */ (
+\$_DFF_P_  \doB_reg[9]  /* _16544_ */ (
 .C(clkB),
 .D(_00000_[9]),
-.E(enaB),
 .Q(doB[9])
 );
-\$_DFFE_PP_  \doB_reg[10]  /* _16545_ */ (
+\$_DFF_P_  \doB_reg[10]  /* _16545_ */ (
 .C(clkB),
 .D(_00000_[10]),
-.E(enaB),
 .Q(doB[10])
 );
-\$_DFFE_PP_  \doB_reg[11]  /* _16546_ */ (
+\$_DFF_P_  \doB_reg[11]  /* _16546_ */ (
 .C(clkB),
 .D(_00000_[11]),
-.E(enaB),
 .Q(doB[11])
 );
-\$_DFFE_PP_  \doB_reg[12]  /* _16547_ */ (
+\$_DFF_P_  \doB_reg[12]  /* _16547_ */ (
 .C(clkB),
 .D(_00000_[12]),
-.E(enaB),
 .Q(doB[12])
 );
-\$_DFFE_PP_  \doB_reg[13]  /* _16548_ */ (
+\$_DFF_P_  \doB_reg[13]  /* _16548_ */ (
 .C(clkB),
 .D(_00000_[13]),
-.E(enaB),
 .Q(doB[13])
 );
-\$_DFFE_PP_  \doB_reg[14]  /* _16549_ */ (
+\$_DFF_P_  \doB_reg[14]  /* _16549_ */ (
 .C(clkB),
 .D(_00000_[14]),
-.E(enaB),
 .Q(doB[14])
 );
-\$_DFFE_PP_  \doB_reg[15]  /* _16550_ */ (
+\$_DFF_P_  \doB_reg[15]  /* _16550_ */ (
 .C(clkB),
 .D(_00000_[15]),
-.E(enaB),
 .Q(doB[15])
 );
-assign \ramread.lsbaddr  = 2'h3;
-assign \ramread.i  = 32'd4;
 assign readB = doB;
 endmodule
