Timing Analyzer report for uart_rx
Wed Aug 27 20:20:07 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_3125'
 14. Slow 1200mV 85C Model Hold: 'clk_3125'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk_3125'
 23. Slow 1200mV 0C Model Hold: 'clk_3125'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk_3125'
 31. Fast 1200mV 0C Model Hold: 'clk_3125'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_rx                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; uart_rx.out.sdc ; OK     ; Wed Aug 27 20:20:06 2025 ;
+-----------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+------------+------+------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period     ; Frequency ; Rise  ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_3125   ; Base ; 320000.000 ; 0.0 MHz   ; 0.000 ; 160000.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_3125 } ;
+------------+------+------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 301.3 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+----------+------------+---------------+
; Clock    ; Slack      ; End Point TNS ;
+----------+------------+---------------+
; clk_3125 ; 319996.681 ; 0.000         ;
+----------+------------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk_3125 ; 0.358 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+------------+---------------------------+
; Clock    ; Slack      ; End Point TNS             ;
+----------+------------+---------------------------+
; clk_3125 ; 159999.682 ; 0.000                     ;
+----------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_3125'                                                                               ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; 319996.681 ; clk_counter[2] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 3.252      ;
; 319996.821 ; clk_counter[0] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 3.112      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.840 ; clk_counter[2] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 3.092      ;
; 319996.853 ; clk_counter[2] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 3.080      ;
; 319996.909 ; clk_counter[2] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 3.024      ;
; 319996.910 ; clk_counter[2] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 3.023      ;
; 319996.921 ; clk_counter[3] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 3.012      ;
; 319996.966 ; clk_counter[3] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.967      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.982 ; clk_counter[3] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.950      ;
; 319996.990 ; clk_counter[3] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.943      ;
; 319997.012 ; clk_counter[2] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.917      ;
; 319997.014 ; clk_counter[3] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.919      ;
; 319997.111 ; clk_counter[0] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.822      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.114 ; clk_counter[0] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.818      ;
; 319997.135 ; clk_counter[0] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.798      ;
; 319997.154 ; clk_counter[3] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.775      ;
; 319997.159 ; clk_counter[0] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.774      ;
; 319997.172 ; state.S_STOP   ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.761      ;
; 319997.188 ; clk_counter[1] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.745      ;
; 319997.195 ; clk_counter[1] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.738      ;
; 319997.230 ; clk_counter[2] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.230 ; clk_counter[2] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.230 ; clk_counter[2] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.230 ; clk_counter[2] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.230 ; clk_counter[2] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.230 ; clk_counter[2] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.230 ; clk_counter[2] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.230 ; clk_counter[2] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.702      ;
; 319997.245 ; clk_counter[2] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.684      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.250 ; clk_counter[1] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.682      ;
; 319997.251 ; clk_counter[1] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.682      ;
; 319997.252 ; clk_counter[1] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.681      ;
; 319997.286 ; clk_counter[0] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.643      ;
; 319997.404 ; clk_counter[0] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.404 ; clk_counter[0] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.404 ; clk_counter[0] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.404 ; clk_counter[0] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.404 ; clk_counter[0] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.404 ; clk_counter[0] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.404 ; clk_counter[0] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.404 ; clk_counter[0] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.528      ;
; 319997.414 ; clk_counter[2] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.519      ;
; 319997.426 ; clk_counter[0] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.503      ;
; 319997.469 ; clk_counter[1] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.460      ;
; 319997.474 ; clk_counter[2] ; state.S_STOP      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.459      ;
; 319997.479 ; clk_counter[2] ; state.S_DATA      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.454      ;
; 319997.499 ; clk_counter[4] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.434      ;
; 319997.504 ; clk_counter[3] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.504 ; clk_counter[3] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.504 ; clk_counter[3] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.504 ; clk_counter[3] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.504 ; clk_counter[3] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.504 ; clk_counter[3] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.504 ; clk_counter[3] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.504 ; clk_counter[3] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.063     ; 2.428      ;
; 319997.526 ; clk_counter[3] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.403      ;
; 319997.569 ; clk_counter[2] ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.364      ;
; 319997.570 ; clk_counter[2] ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.363      ;
; 319997.571 ; clk_counter[2] ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.362      ;
; 319997.578 ; state.S_START  ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.355      ;
; 319997.598 ; clk_counter[0] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.335      ;
; 319997.624 ; clk_counter[2] ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 320000.000   ; -0.066     ; 2.305      ;
; 319997.631 ; clk_counter[4] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.302      ;
; 319997.631 ; clk_counter[3] ; state.S_DATA      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.302      ;
; 319997.634 ; state.S_START  ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.299      ;
; 319997.635 ; state.S_START  ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.298      ;
; 319997.647 ; clk_counter[0] ; state.S_STOP      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.286      ;
; 319997.655 ; clk_counter[4] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.278      ;
; 319997.675 ; clk_counter[1] ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.258      ;
; 319997.679 ; clk_counter[4] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.254      ;
; 319997.692 ; clk_counter[0] ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.241      ;
; 319997.698 ; clk_counter[3] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.062     ; 2.235      ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_3125'                                                                              ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; sampled_parity    ; sampled_parity    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.S_IDLE      ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.S_DATA      ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_counter[0]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_counter[1]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_counter[2]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.S_START     ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.374 ; sampled_parity    ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.593      ;
; 0.379 ; data_shift_reg[6] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; data_shift_reg[6] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; data_shift_reg[2] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; data_shift_reg[1] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; data_shift_reg[0] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; data_shift_reg[5] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; data_shift_reg[5] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; data_shift_reg[4] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; data_shift_reg[4] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; data_shift_reg[2] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; data_shift_reg[1] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.601      ;
; 0.383 ; data_shift_reg[0] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.602      ;
; 0.510 ; state.S_PARITY    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.729      ;
; 0.517 ; data_shift_reg[7] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.736      ;
; 0.524 ; data_shift_reg[3] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; data_shift_reg[3] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.743      ;
; 0.533 ; state.S_DATA      ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.752      ;
; 0.576 ; bit_counter[0]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.795      ;
; 0.589 ; clk_counter[4]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.808      ;
; 0.602 ; state.S_DATA      ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.821      ;
; 0.602 ; state.S_DATA      ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.821      ;
; 0.714 ; state.S_STOP      ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.933      ;
; 0.769 ; state.S_IDLE      ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.988      ;
; 0.786 ; bit_counter[2]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.005      ;
; 0.796 ; bit_counter[0]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.015      ;
; 0.811 ; clk_counter[4]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.030      ;
; 0.822 ; state.S_PARITY    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.041      ;
; 0.848 ; state.S_STOP      ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.067      ;
; 0.852 ; state.S_STOP      ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.071      ;
; 0.856 ; clk_counter[4]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.075      ;
; 0.857 ; clk_counter[4]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.076      ;
; 0.864 ; bit_counter[1]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.083      ;
; 0.871 ; clk_counter[4]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.090      ;
; 0.879 ; clk_counter[4]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.098      ;
; 0.884 ; state.S_STOP      ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.103      ;
; 0.886 ; state.S_STOP      ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.105      ;
; 0.897 ; clk_counter[0]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.116      ;
; 0.915 ; clk_counter[4]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.134      ;
; 0.924 ; clk_counter[4]    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.143      ;
; 0.940 ; clk_counter[4]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.159      ;
; 0.981 ; clk_counter[2]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.200      ;
; 0.982 ; bit_counter[2]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.201      ;
; 0.982 ; state.S_START     ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.201      ;
; 0.983 ; bit_counter[2]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.202      ;
; 1.026 ; bit_counter[2]    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.245      ;
; 1.036 ; clk_counter[4]    ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.255      ;
; 1.041 ; clk_counter[1]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.260      ;
; 1.043 ; clk_counter[1]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.262      ;
; 1.043 ; clk_counter[1]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.262      ;
; 1.044 ; clk_counter[1]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.263      ;
; 1.051 ; state.S_START     ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.270      ;
; 1.108 ; state.S_STOP      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.327      ;
; 1.142 ; clk_counter[4]    ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.058      ; 1.357      ;
; 1.146 ; clk_counter[1]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.365      ;
; 1.187 ; clk_counter[3]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.406      ;
; 1.190 ; clk_counter[1]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.409      ;
; 1.238 ; clk_counter[0]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.457      ;
; 1.246 ; state.S_START     ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.465      ;
; 1.247 ; clk_counter[3]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.466      ;
; 1.247 ; state.S_START     ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.466      ;
; 1.255 ; state.S_START     ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.474      ;
; 1.260 ; state.S_IDLE      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.479      ;
; 1.267 ; clk_counter[0]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.486      ;
; 1.269 ; clk_counter[2]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.488      ;
; 1.276 ; state.S_IDLE      ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.495      ;
; 1.276 ; state.S_IDLE      ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.495      ;
; 1.276 ; state.S_IDLE      ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.495      ;
; 1.276 ; state.S_IDLE      ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.495      ;
; 1.276 ; state.S_IDLE      ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.495      ;
; 1.305 ; clk_counter[1]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.524      ;
; 1.340 ; clk_counter[0]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.559      ;
; 1.351 ; clk_counter[1]    ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.058      ; 1.566      ;
; 1.352 ; clk_counter[3]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.571      ;
; 1.353 ; state.S_START     ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.572      ;
; 1.360 ; bit_counter[0]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.579      ;
; 1.368 ; state.S_DATA      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.587      ;
; 1.374 ; state.S_PARITY    ; sampled_parity    ; clk_3125     ; clk_3125    ; 0.000        ; 0.058      ; 1.589      ;
; 1.378 ; clk_counter[0]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.597      ;
; 1.382 ; clk_counter[3]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.601      ;
; 1.384 ; clk_counter[3]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.603      ;
; 1.390 ; state.S_START     ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.609      ;
; 1.390 ; state.S_START     ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.609      ;
; 1.412 ; clk_counter[4]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.631      ;
; 1.413 ; clk_counter[4]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.632      ;
; 1.414 ; clk_counter[4]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.633      ;
; 1.428 ; clk_counter[1]    ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.647      ;
; 1.428 ; bit_counter[1]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.647      ;
; 1.438 ; state.S_STOP      ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.058      ; 1.653      ;
; 1.447 ; clk_counter[0]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.666      ;
; 1.462 ; clk_counter[0]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.681      ;
; 1.469 ; clk_counter[1]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.688      ;
; 1.470 ; clk_counter[4]    ; sampled_parity    ; clk_3125     ; clk_3125    ; 0.000        ; 0.058      ; 1.685      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 338.52 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+----------+------------+---------------+
; Clock    ; Slack      ; End Point TNS ;
+----------+------------+---------------+
; clk_3125 ; 319997.046 ; 0.000         ;
+----------+------------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.312 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+------------+--------------------------+
; Clock    ; Slack      ; End Point TNS            ;
+----------+------------+--------------------------+
; clk_3125 ; 159999.703 ; 0.000                    ;
+----------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_3125'                                                                                ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; 319997.046 ; clk_counter[2] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.894      ;
; 319997.123 ; clk_counter[0] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.817      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.170 ; clk_counter[2] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.768      ;
; 319997.211 ; clk_counter[2] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.729      ;
; 319997.216 ; clk_counter[3] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.724      ;
; 319997.247 ; clk_counter[2] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.693      ;
; 319997.253 ; clk_counter[2] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.687      ;
; 319997.263 ; clk_counter[3] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.677      ;
; 319997.291 ; clk_counter[3] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.649      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.293 ; clk_counter[3] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.645      ;
; 319997.308 ; clk_counter[3] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.632      ;
; 319997.349 ; clk_counter[2] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.587      ;
; 319997.385 ; clk_counter[0] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.555      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.405 ; clk_counter[0] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.533      ;
; 319997.413 ; clk_counter[0] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.527      ;
; 319997.430 ; clk_counter[0] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.510      ;
; 319997.462 ; state.S_STOP   ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.478      ;
; 319997.464 ; clk_counter[1] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.476      ;
; 319997.472 ; clk_counter[3] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.464      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.489 ; clk_counter[1] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.449      ;
; 319997.508 ; clk_counter[2] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.508 ; clk_counter[2] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.508 ; clk_counter[2] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.508 ; clk_counter[2] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.508 ; clk_counter[2] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.508 ; clk_counter[2] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.508 ; clk_counter[2] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.508 ; clk_counter[2] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.430      ;
; 319997.509 ; clk_counter[1] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.431      ;
; 319997.534 ; clk_counter[2] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.402      ;
; 319997.550 ; clk_counter[1] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.390      ;
; 319997.551 ; clk_counter[1] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.389      ;
; 319997.584 ; clk_counter[0] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.352      ;
; 319997.644 ; clk_counter[0] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.644 ; clk_counter[0] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.644 ; clk_counter[0] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.644 ; clk_counter[0] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.644 ; clk_counter[0] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.644 ; clk_counter[0] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.644 ; clk_counter[0] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.644 ; clk_counter[0] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.294      ;
; 319997.657 ; clk_counter[0] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.279      ;
; 319997.681 ; clk_counter[1] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.255      ;
; 319997.691 ; clk_counter[2] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.056     ; 2.248      ;
; 319997.713 ; clk_counter[2] ; state.S_STOP      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.227      ;
; 319997.731 ; clk_counter[4] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.209      ;
; 319997.737 ; clk_counter[3] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.737 ; clk_counter[3] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.737 ; clk_counter[3] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.737 ; clk_counter[3] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.737 ; clk_counter[3] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.737 ; clk_counter[3] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.737 ; clk_counter[3] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.737 ; clk_counter[3] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 2.201      ;
; 319997.750 ; clk_counter[3] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.186      ;
; 319997.769 ; clk_counter[2] ; state.S_DATA      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.171      ;
; 319997.826 ; clk_counter[0] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.056     ; 2.113      ;
; 319997.834 ; clk_counter[2] ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.106      ;
; 319997.834 ; clk_counter[2] ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.106      ;
; 319997.839 ; clk_counter[2] ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.101      ;
; 319997.850 ; state.S_START  ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.090      ;
; 319997.852 ; clk_counter[3] ; state.S_DATA      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.088      ;
; 319997.874 ; clk_counter[4] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.066      ;
; 319997.891 ; state.S_START  ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.049      ;
; 319997.891 ; clk_counter[0] ; state.S_STOP      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.049      ;
; 319997.892 ; state.S_START  ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.048      ;
; 319997.893 ; clk_counter[2] ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 320000.000   ; -0.059     ; 2.043      ;
; 319997.902 ; clk_counter[4] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.038      ;
; 319997.919 ; clk_counter[4] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.055     ; 2.021      ;
; 319997.919 ; clk_counter[3] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.056     ; 2.020      ;
; 319997.942 ; state.S_STOP   ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 1.996      ;
; 319997.942 ; state.S_STOP   ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.057     ; 1.996      ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_3125'                                                                               ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; sampled_parity    ; sampled_parity    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.S_IDLE      ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.S_DATA      ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_counter[0]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_counter[1]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_counter[2]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.S_START     ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.339 ; sampled_parity    ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.538      ;
; 0.344 ; data_shift_reg[6] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; data_shift_reg[6] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; data_shift_reg[2] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; data_shift_reg[1] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; data_shift_reg[0] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; data_shift_reg[5] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; data_shift_reg[5] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; data_shift_reg[4] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; data_shift_reg[4] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; data_shift_reg[2] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; data_shift_reg[1] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; data_shift_reg[0] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.547      ;
; 0.459 ; state.S_PARITY    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.658      ;
; 0.466 ; data_shift_reg[7] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.665      ;
; 0.472 ; data_shift_reg[3] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; data_shift_reg[3] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.671      ;
; 0.496 ; state.S_DATA      ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.695      ;
; 0.518 ; bit_counter[0]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.717      ;
; 0.541 ; state.S_DATA      ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.740      ;
; 0.541 ; state.S_DATA      ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.740      ;
; 0.541 ; clk_counter[4]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.740      ;
; 0.636 ; state.S_STOP      ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.835      ;
; 0.698 ; state.S_IDLE      ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.898      ;
; 0.699 ; bit_counter[2]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.898      ;
; 0.716 ; bit_counter[0]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.915      ;
; 0.736 ; clk_counter[4]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.935      ;
; 0.737 ; state.S_PARITY    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.936      ;
; 0.756 ; state.S_STOP      ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; state.S_STOP      ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.959      ;
; 0.775 ; clk_counter[4]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; bit_counter[1]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.975      ;
; 0.776 ; clk_counter[4]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.975      ;
; 0.777 ; clk_counter[4]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.976      ;
; 0.783 ; state.S_STOP      ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.982      ;
; 0.784 ; state.S_STOP      ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.983      ;
; 0.802 ; clk_counter[0]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.001      ;
; 0.812 ; clk_counter[4]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.011      ;
; 0.837 ; clk_counter[4]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.036      ;
; 0.845 ; clk_counter[4]    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.044      ;
; 0.848 ; clk_counter[4]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.047      ;
; 0.872 ; state.S_START     ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.071      ;
; 0.882 ; bit_counter[2]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.081      ;
; 0.883 ; bit_counter[2]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.082      ;
; 0.884 ; clk_counter[2]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.083      ;
; 0.933 ; bit_counter[2]    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.132      ;
; 0.939 ; clk_counter[4]    ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.054      ; 1.137      ;
; 0.950 ; clk_counter[1]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.149      ;
; 0.951 ; clk_counter[1]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.150      ;
; 0.953 ; clk_counter[1]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.152      ;
; 0.953 ; clk_counter[1]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.152      ;
; 0.954 ; state.S_START     ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.054      ; 1.152      ;
; 0.999 ; state.S_STOP      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.198      ;
; 1.009 ; clk_counter[1]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.208      ;
; 1.051 ; clk_counter[4]    ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.051      ; 1.246      ;
; 1.057 ; clk_counter[1]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.256      ;
; 1.074 ; clk_counter[3]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.273      ;
; 1.120 ; clk_counter[3]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.319      ;
; 1.127 ; clk_counter[0]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.326      ;
; 1.135 ; clk_counter[0]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.334      ;
; 1.136 ; state.S_START     ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.335      ;
; 1.137 ; state.S_START     ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.336      ;
; 1.139 ; state.S_START     ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.338      ;
; 1.139 ; clk_counter[2]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.338      ;
; 1.143 ; state.S_IDLE      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 1.343      ;
; 1.161 ; state.S_IDLE      ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 1.361      ;
; 1.161 ; state.S_IDLE      ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 1.361      ;
; 1.161 ; state.S_IDLE      ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 1.361      ;
; 1.161 ; state.S_IDLE      ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 1.361      ;
; 1.161 ; state.S_IDLE      ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 1.361      ;
; 1.185 ; clk_counter[1]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.384      ;
; 1.197 ; clk_counter[1]    ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.051      ; 1.392      ;
; 1.199 ; clk_counter[0]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.398      ;
; 1.221 ; bit_counter[0]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.420      ;
; 1.226 ; clk_counter[3]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.425      ;
; 1.230 ; clk_counter[0]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.429      ;
; 1.235 ; state.S_START     ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.434      ;
; 1.247 ; state.S_DATA      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.446      ;
; 1.254 ; clk_counter[3]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.453      ;
; 1.255 ; clk_counter[3]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.454      ;
; 1.266 ; state.S_PARITY    ; sampled_parity    ; clk_3125     ; clk_3125    ; 0.000        ; 0.051      ; 1.461      ;
; 1.270 ; state.S_START     ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.469      ;
; 1.270 ; state.S_START     ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.469      ;
; 1.281 ; bit_counter[1]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.480      ;
; 1.282 ; clk_counter[4]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.481      ;
; 1.283 ; clk_counter[4]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.482      ;
; 1.284 ; clk_counter[4]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.483      ;
; 1.291 ; clk_counter[0]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.490      ;
; 1.305 ; clk_counter[3]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.504      ;
; 1.306 ; clk_counter[0]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.505      ;
; 1.307 ; clk_counter[1]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.506      ;
; 1.308 ; clk_counter[1]    ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.054      ; 1.506      ;
; 1.308 ; state.S_STOP      ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.051      ; 1.503      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+----------+------------+---------------+
; Clock    ; Slack      ; End Point TNS ;
+----------+------------+---------------+
; clk_3125 ; 319998.130 ; 0.000         ;
+----------+------------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.186 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+------------+--------------------------+
; Clock    ; Slack      ; End Point TNS            ;
+----------+------------+--------------------------+
; clk_3125 ; 159999.443 ; 0.000                    ;
+----------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_3125'                                                                                ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack      ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; 319998.130 ; clk_counter[2] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.820      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.189 ; clk_counter[2] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.760      ;
; 319998.230 ; clk_counter[2] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.720      ;
; 319998.263 ; clk_counter[2] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.687      ;
; 319998.263 ; clk_counter[2] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.687      ;
; 319998.268 ; clk_counter[0] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.682      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.269 ; clk_counter[3] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.680      ;
; 319998.293 ; clk_counter[2] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.654      ;
; 319998.323 ; clk_counter[3] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.627      ;
; 319998.337 ; clk_counter[3] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.613      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.347 ; clk_counter[0] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.602      ;
; 319998.352 ; clk_counter[3] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.598      ;
; 319998.366 ; clk_counter[3] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.584      ;
; 319998.373 ; clk_counter[3] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.574      ;
; 319998.401 ; state.S_STOP   ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.036     ; 1.550      ;
; 319998.409 ; clk_counter[0] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.541      ;
; 319998.415 ; clk_counter[2] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.415 ; clk_counter[2] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.415 ; clk_counter[2] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.415 ; clk_counter[2] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.415 ; clk_counter[2] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.415 ; clk_counter[2] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.415 ; clk_counter[2] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.415 ; clk_counter[2] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.534      ;
; 319998.425 ; clk_counter[1] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.525      ;
; 319998.434 ; clk_counter[2] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.513      ;
; 319998.442 ; clk_counter[0] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.508      ;
; 319998.442 ; clk_counter[0] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.508      ;
; 319998.451 ; clk_counter[0] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.496      ;
; 319998.454 ; clk_counter[1] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.496      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.457 ; clk_counter[1] ; data_shift_reg[0] ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.492      ;
; 319998.458 ; clk_counter[1] ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.492      ;
; 319998.458 ; clk_counter[1] ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.492      ;
; 319998.524 ; clk_counter[2] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.425      ;
; 319998.561 ; clk_counter[1] ; sampled_parity    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.386      ;
; 319998.565 ; clk_counter[0] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.565 ; clk_counter[0] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.565 ; clk_counter[0] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.565 ; clk_counter[0] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.565 ; clk_counter[0] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.565 ; clk_counter[0] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.565 ; clk_counter[0] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.565 ; clk_counter[0] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.384      ;
; 319998.578 ; clk_counter[2] ; state.S_DATA      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.372      ;
; 319998.584 ; clk_counter[0] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.363      ;
; 319998.595 ; clk_counter[4] ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.355      ;
; 319998.604 ; clk_counter[2] ; state.S_STOP      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.346      ;
; 319998.626 ; clk_counter[3] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.626 ; clk_counter[3] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.626 ; clk_counter[3] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.626 ; clk_counter[3] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.626 ; clk_counter[3] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.626 ; clk_counter[3] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.626 ; clk_counter[3] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.626 ; clk_counter[3] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.323      ;
; 319998.631 ; clk_counter[2] ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.319      ;
; 319998.633 ; clk_counter[2] ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.317      ;
; 319998.635 ; clk_counter[2] ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.315      ;
; 319998.640 ; clk_counter[2] ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.307      ;
; 319998.642 ; state.S_START  ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.036     ; 1.309      ;
; 319998.645 ; clk_counter[3] ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.040     ; 1.302      ;
; 319998.674 ; clk_counter[0] ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.038     ; 1.275      ;
; 319998.675 ; state.S_START  ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.036     ; 1.276      ;
; 319998.675 ; state.S_START  ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.036     ; 1.276      ;
; 319998.679 ; clk_counter[4] ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.271      ;
; 319998.680 ; clk_counter[0] ; state.S_STOP      ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.270      ;
; 319998.686 ; state.S_STOP   ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.264      ;
; 319998.686 ; state.S_STOP   ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.264      ;
; 319998.686 ; state.S_STOP   ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.264      ;
; 319998.686 ; state.S_STOP   ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.264      ;
; 319998.686 ; state.S_STOP   ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.264      ;
; 319998.686 ; state.S_STOP   ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 320000.000   ; -0.037     ; 1.264      ;
+------------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_3125'                                                                               ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; state.S_IDLE      ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sampled_parity    ; sampled_parity    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.S_DATA      ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_counter[0]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_counter[1]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_counter[2]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.S_START     ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; sampled_parity    ; rx_parity~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; data_shift_reg[6] ; data_shift_reg[7] ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; data_shift_reg[4] ; data_shift_reg[5] ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; data_shift_reg[2] ; data_shift_reg[3] ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; data_shift_reg[1] ; rx_msg[1]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; data_shift_reg[0] ; data_shift_reg[1] ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; data_shift_reg[5] ; data_shift_reg[6] ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; data_shift_reg[5] ; rx_msg[5]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; data_shift_reg[4] ; rx_msg[4]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; data_shift_reg[2] ; rx_msg[2]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; data_shift_reg[1] ; data_shift_reg[2] ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.318      ;
; 0.199 ; data_shift_reg[6] ; rx_msg[6]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; data_shift_reg[0] ; rx_msg[0]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.320      ;
; 0.268 ; data_shift_reg[7] ; rx_msg[7]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.389      ;
; 0.271 ; data_shift_reg[3] ; data_shift_reg[4] ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; state.S_PARITY    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; data_shift_reg[3] ; rx_msg[3]~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.393      ;
; 0.275 ; state.S_DATA      ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.395      ;
; 0.309 ; bit_counter[0]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.429      ;
; 0.313 ; clk_counter[4]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.433      ;
; 0.320 ; state.S_DATA      ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.440      ;
; 0.325 ; state.S_DATA      ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.445      ;
; 0.371 ; state.S_STOP      ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.492      ;
; 0.403 ; state.S_IDLE      ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.524      ;
; 0.426 ; bit_counter[0]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.546      ;
; 0.428 ; clk_counter[4]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.549      ;
; 0.428 ; bit_counter[2]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.548      ;
; 0.440 ; state.S_PARITY    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.560      ;
; 0.446 ; state.S_STOP      ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.567      ;
; 0.451 ; state.S_STOP      ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.572      ;
; 0.458 ; clk_counter[4]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.578      ;
; 0.462 ; clk_counter[4]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; bit_counter[1]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; clk_counter[4]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.584      ;
; 0.466 ; state.S_STOP      ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.587      ;
; 0.468 ; state.S_STOP      ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.589      ;
; 0.483 ; clk_counter[4]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.604      ;
; 0.490 ; clk_counter[0]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.611      ;
; 0.492 ; clk_counter[4]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.612      ;
; 0.496 ; clk_counter[4]    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.616      ;
; 0.501 ; clk_counter[4]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.622      ;
; 0.525 ; bit_counter[2]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.645      ;
; 0.527 ; bit_counter[2]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; clk_counter[2]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.649      ;
; 0.535 ; state.S_START     ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.655      ;
; 0.542 ; bit_counter[2]    ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.662      ;
; 0.548 ; clk_counter[1]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.669      ;
; 0.549 ; clk_counter[1]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; clk_counter[1]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.670      ;
; 0.550 ; clk_counter[1]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.671      ;
; 0.561 ; state.S_START     ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.681      ;
; 0.568 ; clk_counter[4]    ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.688      ;
; 0.598 ; clk_counter[4]    ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.033      ; 0.715      ;
; 0.598 ; state.S_STOP      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.718      ;
; 0.631 ; clk_counter[3]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.752      ;
; 0.640 ; clk_counter[1]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.760      ;
; 0.651 ; clk_counter[1]    ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.772      ;
; 0.656 ; state.S_START     ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.777      ;
; 0.657 ; state.S_START     ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.778      ;
; 0.661 ; clk_counter[0]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.781      ;
; 0.669 ; state.S_START     ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.789      ;
; 0.669 ; clk_counter[3]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.790      ;
; 0.672 ; state.S_IDLE      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.793      ;
; 0.674 ; state.S_IDLE      ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.038      ; 0.796      ;
; 0.674 ; state.S_IDLE      ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.038      ; 0.796      ;
; 0.674 ; state.S_IDLE      ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.038      ; 0.796      ;
; 0.674 ; state.S_IDLE      ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.038      ; 0.796      ;
; 0.674 ; state.S_IDLE      ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.038      ; 0.796      ;
; 0.687 ; clk_counter[2]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.808      ;
; 0.688 ; clk_counter[0]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.809      ;
; 0.690 ; clk_counter[1]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.810      ;
; 0.717 ; state.S_START     ; clk_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.838      ;
; 0.722 ; state.S_DATA      ; state.S_PARITY    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.842      ;
; 0.726 ; clk_counter[0]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.847      ;
; 0.726 ; clk_counter[3]    ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.846      ;
; 0.731 ; state.S_PARITY    ; sampled_parity    ; clk_3125     ; clk_3125    ; 0.000        ; 0.033      ; 0.848      ;
; 0.734 ; state.S_START     ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.855      ;
; 0.736 ; state.S_START     ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.857      ;
; 0.740 ; bit_counter[0]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.860      ;
; 0.744 ; clk_counter[3]    ; clk_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.865      ;
; 0.745 ; clk_counter[3]    ; clk_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.866      ;
; 0.750 ; state.S_STOP      ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.033      ; 0.867      ;
; 0.751 ; clk_counter[1]    ; state.S_IDLE      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.871      ;
; 0.752 ; clk_counter[0]    ; clk_counter[4]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.873      ;
; 0.760 ; clk_counter[4]    ; bit_counter[1]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.880      ;
; 0.761 ; clk_counter[4]    ; bit_counter[2]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.881      ;
; 0.762 ; clk_counter[4]    ; bit_counter[0]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.882      ;
; 0.766 ; clk_counter[1]    ; rx_complete~reg0  ; clk_3125     ; clk_3125    ; 0.000        ; 0.033      ; 0.883      ;
; 0.776 ; bit_counter[1]    ; state.S_DATA      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.896      ;
; 0.783 ; clk_counter[0]    ; state.S_START     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.903      ;
; 0.785 ; clk_counter[0]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.906      ;
; 0.795 ; clk_counter[2]    ; clk_counter[3]    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.916      ;
; 0.795 ; state.S_STOP      ; state.S_STOP      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.915      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; 319996.681 ; 0.186 ; N/A      ; N/A     ; 159999.443          ;
;  clk_3125        ; 319996.681 ; 0.186 ; N/A      ; N/A     ; 159999.443          ;
; Design-wide TNS  ; 0.0        ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_3125        ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_msg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_parity     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_complete   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_3125                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 373      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 373      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clk_3125 ; clk_3125 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Wed Aug 27 20:20:06 2025
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'uart_rx.out.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 319996.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 319996.681               0.000 clk_3125 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 159999.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 159999.682               0.000 clk_3125 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 319997.046
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 319997.046               0.000 clk_3125 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 159999.703
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 159999.703               0.000 clk_3125 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 319998.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 319998.130               0.000 clk_3125 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 159999.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 159999.443               0.000 clk_3125 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 562 megabytes
    Info: Processing ended: Wed Aug 27 20:20:07 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


