`begin_keywords "1800-2012"
module ixc_sampleXp ( sv, v );
parameter WIDTH = 1 ;
parameter TYPE = 3 ;
output wire logic [(WIDTH - 1) : 0] sv ;
input wire logic [(WIDTH - 1) : 0] v ;
endmodule
`end_keywords
/**portGenericDumpBegin WIDTH DUMMY3 sv v portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
