|experiment11
T1 <= D1.DB_MAX_OUTPUT_PORT_TYPE
clock => D1.CLK
clock => D4.CLK
clock => D3.CLK
clock => D2.CLK
RST => D4.ACLR
RST => D3.ACLR
RST => D2.ACLR
RST => D1.PRESET
T2 <= D2.DB_MAX_OUTPUT_PORT_TYPE
T3 <= D3.DB_MAX_OUTPUT_PORT_TYPE
T4 <= D4.DB_MAX_OUTPUT_PORT_TYPE


