TimeQuest Timing Analyzer report for game_level
Tue Nov 08 22:28:30 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'inst12'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'inst12'
 15. Slow 1200mV 85C Model Recovery: 'inst12'
 16. Slow 1200mV 85C Model Removal: 'inst12'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'inst12'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'inst12'
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'inst12'
 36. Slow 1200mV 0C Model Recovery: 'inst12'
 37. Slow 1200mV 0C Model Removal: 'inst12'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'inst12'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'inst12'
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'inst12'
 56. Fast 1200mV 0C Model Recovery: 'inst12'
 57. Fast 1200mV 0C Model Removal: 'inst12'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'inst12'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Progagation Delay
 73. Minimum Progagation Delay
 74. Board Trace Model Assignments
 75. Input Transition Times
 76. Slow Corner Signal Integrity Metrics
 77. Fast Corner Signal Integrity Metrics
 78. Setup Transfers
 79. Hold Transfers
 80. Recovery Transfers
 81. Removal Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; game_level                                                     ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16F484C6                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; inst12     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { inst12 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 160.72 MHz ; 160.72 MHz      ; inst12     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; inst12 ; -5.222 ; -511.332          ;
; clk    ; 0.105  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -0.023 ; -0.023           ;
; inst12 ; 0.307  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; inst12 ; -1.774 ; -51.554              ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; inst12 ; 1.317 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk    ; -3.000 ; -4.000                          ;
; inst12 ; -2.174 ; -309.174                        ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst12'                                                                                                                       ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.222 ; uart_to_vga:inst6|reg6:u3|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.088     ; 6.129      ;
; -5.209 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.062     ; 6.142      ;
; -5.191 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 6.131      ;
; -5.189 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 6.129      ;
; -5.174 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 6.114      ;
; -5.172 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 6.112      ;
; -5.070 ; vgasync:inst|count_h[5]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.089     ; 5.976      ;
; -5.065 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.999      ;
; -5.030 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.074     ; 5.951      ;
; -5.023 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.970      ;
; -5.008 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.942      ;
; -5.003 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.066     ; 5.932      ;
; -4.987 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.075     ; 5.907      ;
; -4.899 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.839      ;
; -4.897 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.837      ;
; -4.859 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.065     ; 5.789      ;
; -4.844 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.791      ;
; -4.841 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.069     ; 5.767      ;
; -4.839 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.069     ; 5.765      ;
; -4.838 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.062     ; 5.771      ;
; -4.835 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.769      ;
; -4.824 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.064     ; 5.755      ;
; -4.815 ; vgasync:inst|count_h[5]           ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.088     ; 5.722      ;
; -4.802 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.065     ; 5.732      ;
; -4.774 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.714      ;
; -4.772 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.712      ;
; -4.743 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.081     ; 5.657      ;
; -4.721 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 5.658      ;
; -4.719 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong6 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.666      ;
; -4.694 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.628      ;
; -4.684 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.631      ;
; -4.681 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.069     ; 5.607      ;
; -4.679 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.069     ; 5.605      ;
; -4.674 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.089     ; 5.580      ;
; -4.667 ; uart_to_vga:inst6|reg6:u3|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.095     ; 5.567      ;
; -4.665 ; uart_to_vga:inst6|reg6:u9|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.066     ; 5.594      ;
; -4.645 ; uart_to_vga:inst6|reg6:u9|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.066     ; 5.574      ;
; -4.643 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong0 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.590      ;
; -4.637 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.571      ;
; -4.629 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.065     ; 5.559      ;
; -4.625 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.559      ;
; -4.607 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong9 ; inst12       ; inst12      ; 1.000        ; -0.049     ; 5.553      ;
; -4.606 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.062     ; 5.539      ;
; -4.603 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.done   ; inst12       ; inst12      ; 1.000        ; -0.049     ; 5.549      ;
; -4.599 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.080     ; 5.514      ;
; -4.577 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 5.515      ;
; -4.577 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check7 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.524      ;
; -4.560 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.494      ;
; -4.559 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.506      ;
; -4.559 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check4 ; inst12       ; inst12      ; 1.000        ; -0.084     ; 5.470      ;
; -4.543 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.483      ;
; -4.542 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.080     ; 5.457      ;
; -4.537 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.477      ;
; -4.536 ; uart_to_vga:inst6|reg6:u8|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.062     ; 5.469      ;
; -4.531 ; uart_to_vga:inst6|reg6:u7|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.089     ; 5.437      ;
; -4.530 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.088     ; 5.437      ;
; -4.528 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.065     ; 5.458      ;
; -4.520 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 5.458      ;
; -4.517 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong3 ; inst12       ; inst12      ; 1.000        ; -0.084     ; 5.428      ;
; -4.516 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.456      ;
; -4.514 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.454      ;
; -4.505 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check3 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.452      ;
; -4.505 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong2 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.452      ;
; -4.501 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.435      ;
; -4.500 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[4]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 5.437      ;
; -4.494 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.441      ;
; -4.493 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.427      ;
; -4.488 ; uart_to_vga:inst6|reg6:u9|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.066     ; 5.417      ;
; -4.487 ; uart_to_vga:inst6|reg6:u6|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 5.424      ;
; -4.473 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.088     ; 5.380      ;
; -4.470 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.417      ;
; -4.467 ; uart_to_vga:inst6|reg6:u6|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.062     ; 5.400      ;
; -4.464 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.398      ;
; -4.462 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.396      ;
; -4.453 ; uart_to_vga:inst6|reg6:u9|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.065     ; 5.383      ;
; -4.452 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong0 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.399      ;
; -4.452 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.386      ;
; -4.449 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.383      ;
; -4.447 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.381      ;
; -4.429 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.074     ; 5.350      ;
; -4.405 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.339      ;
; -4.401 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong6 ; inst12       ; inst12      ; 1.000        ; -0.048     ; 5.348      ;
; -4.395 ; uart_to_vga:inst6|reg6:u9|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.066     ; 5.324      ;
; -4.395 ; uart_to_vga:inst6|reg6:u7|dout[4] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.089     ; 5.301      ;
; -4.392 ; uart_to_vga:inst6|reg6:u8|dout[5] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.326      ;
; -4.392 ; uart_to_vga:inst6|reg6:u8|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.065     ; 5.322      ;
; -4.387 ; uart_to_vga:inst6|reg6:u7|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.088     ; 5.294      ;
; -4.384 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.064     ; 5.315      ;
; -4.384 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.062     ; 5.317      ;
; -4.380 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.062     ; 5.313      ;
; -4.369 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.080     ; 5.284      ;
; -4.366 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check4 ; inst12       ; inst12      ; 1.000        ; -0.084     ; 5.277      ;
; -4.352 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check9 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.286      ;
; -4.347 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 5.285      ;
; -4.343 ; uart_to_vga:inst6|reg6:u6|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 5.281      ;
; -4.335 ; uart_to_vga:inst6|reg6:u8|dout[5] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.269      ;
; -4.333 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.061     ; 5.267      ;
; -4.333 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.075     ; 5.253      ;
; -4.332 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[5]         ; inst12       ; inst12      ; 1.000        ; -0.049     ; 5.278      ;
; -4.330 ; uart_to_vga:inst6|reg6:u7|dout[2] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.088     ; 5.237      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.105 ; inst12    ; inst12  ; inst12       ; clk         ; 0.500        ; 1.621      ; 2.200      ;
; 0.581 ; inst12    ; inst12  ; inst12       ; clk         ; 1.000        ; 1.621      ; 2.224      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.023 ; inst12    ; inst12  ; inst12       ; clk         ; 0.000        ; 1.674      ; 2.037      ;
; 0.483  ; inst12    ; inst12  ; inst12       ; clk         ; -0.500       ; 1.674      ; 2.043      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst12'                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; txt_state_gen:inst5|pospix_v[0]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.377      ; 0.891      ;
; 0.314 ; txt_state_gen:inst5|pospix_h[2]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.377      ; 0.898      ;
; 0.337 ; done_trans:inst24|present_state.idle                                                ; done_trans:inst24|present_state.idle                                                                                             ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; txt_state_gen:inst5|present_state.wrong9                                            ; txt_state_gen:inst5|present_state.wrong9                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; done_trans:inst24|present_state.first_letter                                        ; done_trans:inst24|present_state.first_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.577      ;
; 0.338 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait                                                      ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait                                                      ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_start ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_start                                              ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; txt_state_gen:inst5|present_state.check0                                            ; txt_state_gen:inst5|present_state.check0                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; txt_state_gen:inst5|present_state.wrong5                                            ; txt_state_gen:inst5|present_state.wrong5                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; txt_state_gen:inst5|present_state.wrong6                                            ; txt_state_gen:inst5|present_state.wrong6                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; txt_state_gen:inst5|present_state.wrong2                                            ; txt_state_gen:inst5|present_state.wrong2                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                                                                    ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; txt_state_gen:inst5|present_state.wrong4                                            ; txt_state_gen:inst5|present_state.wrong4                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; txt_state_gen:inst5|present_state.wrong1                                            ; txt_state_gen:inst5|present_state.wrong1                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                         ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                          ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                                                                       ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                            ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                                                                         ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[6]                       ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[6]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.577      ;
; 0.339 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data  ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data                                               ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_stop  ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_stop                                               ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; txt_state_gen:inst5|present_state.wrong8                                            ; txt_state_gen:inst5|present_state.wrong8                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                   ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                                                                ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                             ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                                                                          ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout_ready                      ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout_ready                                                                   ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.577      ;
; 0.350 ; done_trans:inst24|present_state.seventh_letter                                      ; done_trans:inst24|present_state.idle                                                                                             ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.590      ;
; 0.351 ; vgasync:inst|video                                                                  ; pipe:inst17|d[1]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.590      ;
; 0.354 ; vgasync:inst|count_h[2]                                                             ; txt_state_gen:inst5|pospix_h[1]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.593      ;
; 0.354 ; done_trans:inst24|present_state.sixth_letter                                        ; done_trans:inst24|present_state.seventh_letter                                                                                   ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.594      ;
; 0.354 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                            ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.593      ;
; 0.355 ; vgasync:inst|count_h[3]                                                             ; txt_state_gen:inst5|pospix_h[2]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.594      ;
; 0.355 ; vgasync:inst|count_v[2]                                                             ; txt_state_gen:inst5|pospix_v[1]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.594      ;
; 0.355 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.LOW                                                                               ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.594      ;
; 0.355 ; pipe:inst11|d[1]                                                                    ; pipe:inst11|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.593      ;
; 0.356 ; vgasync:inst|count_v[1]                                                             ; txt_state_gen:inst5|pospix_v[0]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.595      ;
; 0.356 ; vgasync:inst|count_v[3]                                                             ; txt_state_gen:inst5|pospix_v[2]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.595      ;
; 0.356 ; pipe:inst15|d[1]                                                                    ; pipe:inst15|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.594      ;
; 0.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|tcount[12]                      ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|tcount[12]                                                                   ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.596      ;
; 0.360 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                                                              ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.599      ;
; 0.361 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.test_eoc        ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count                                                  ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.599      ;
; 0.362 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_rel                     ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                                                                   ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.600      ;
; 0.364 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                                                              ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.603      ;
; 0.370 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                                                              ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.609      ;
; 0.372 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H3                                                                              ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.611      ;
; 0.373 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[6]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[5]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.611      ;
; 0.373 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext_rel                 ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[8]                                                                                   ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.611      ;
; 0.374 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[3]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[2]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.612      ;
; 0.374 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                                                              ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.613      ;
; 0.375 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[4]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[3]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.613      ;
; 0.376 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[2]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[1]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.614      ;
; 0.376 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.615      ;
; 0.378 ; done_trans:inst24|counter[11]                                                       ; done_trans:inst24|counter[11]                                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.616      ;
; 0.378 ; done_trans:inst24|present_state.fifth_letter                                        ; done_trans:inst24|present_state.sixth_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.618      ;
; 0.379 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.618      ;
; 0.380 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.update_out                                                     ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.619      ;
; 0.382 ; done_trans:inst24|present_state.idle                                                ; done_trans:inst24|present_state.first_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.622      ;
; 0.383 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[7]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.622      ;
; 0.384 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled2                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[3]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.623      ;
; 0.399 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.637      ;
; 0.401 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.639      ;
; 0.403 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data                                               ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.641      ;
; 0.459 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                         ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.cnt_shift                                                                     ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.698      ;
; 0.459 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[9]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.698      ;
; 0.466 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_chk                                                       ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.705      ;
; 0.467 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_chk                                                      ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.706      ;
; 0.467 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                     ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_make                                                                    ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.705      ;
; 0.469 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_chk                                                       ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.708      ;
; 0.473 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                           ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                                                                  ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.711      ;
; 0.476 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                      ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                                                                        ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.714      ;
; 0.477 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[0]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.716      ;
; 0.479 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[7]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.718      ;
; 0.479 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[4]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[3]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.718      ;
; 0.480 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count                                                  ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.718      ;
; 0.481 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[2]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.720      ;
; 0.486 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[2]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count                                                     ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.724      ;
; 0.487 ; vgasync:inst|count_v_int[3]                                                         ; vgasync:inst|sync_v                                                                                                              ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.726      ;
; 0.495 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled1                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[5]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.734      ;
; 0.496 ; txt_state_gen:inst5|pospix_v[1]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.377      ; 1.080      ;
; 0.496 ; txt_state_gen:inst5|char_code[1]                                                    ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.379      ; 1.082      ;
; 0.497 ; pipe:inst17|d[1]                                                                    ; pipe:inst17|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.736      ;
; 0.498 ; vgasync:inst|count_h[1]                                                             ; txt_state_gen:inst5|pospix_h[0]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.737      ;
; 0.498 ; done_trans:inst24|present_state.first_letter                                        ; done_trans:inst24|present_state.second_letter                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.738      ;
; 0.498 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled1                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[3]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.737      ;
; 0.503 ; done_trans:inst24|present_state.fourth_letter                                       ; done_trans:inst24|present_state.fifth_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.743      ;
; 0.504 ; done_trans:inst24|present_state.third_letter                                        ; done_trans:inst24|present_state.fourth_letter                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.744      ;
; 0.507 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.745      ;
; 0.510 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.748      ;
; 0.514 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout[7]                         ; uart_to_vga:inst6|reg6:u0|dout[3]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.752      ;
; 0.516 ; uart_to_vga:inst6|reg6:u3|dout[5]                                                   ; uart_to_vga:inst6|reg6:u4|dout[5]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.755      ;
; 0.517 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout[7]                         ; uart_to_vga:inst6|reg6:u0|dout[1]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.755      ;
; 0.517 ; done_trans:inst24|present_state.second_letter                                       ; done_trans:inst24|present_state.third_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.063      ; 0.757      ;
; 0.519 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[5]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[4]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.757      ;
; 0.519 ; uart_to_vga:inst6|reg6:u5|dout[3]                                                   ; uart_to_vga:inst6|reg6:u6|dout[3]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.061      ; 0.757      ;
; 0.526 ; vgasync:inst|count_v_int[3]                                                         ; vgasync:inst|count_v[3]                                                                                                          ; inst12       ; inst12      ; 0.000        ; 0.062      ; 0.765      ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst12'                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.774 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check4       ; inst12       ; inst12      ; 1.000        ; -0.098     ; 2.671      ;
; -1.774 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong3       ; inst12       ; inst12      ; 1.000        ; -0.098     ; 2.671      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.idle           ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.done         ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.seventh_letter ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.sixth_letter   ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong9       ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fifth_letter   ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fourth_letter  ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.third_letter   ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.second_letter  ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.634 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.first_letter   ; inst12       ; inst12      ; 1.000        ; -0.063     ; 2.566      ;
; -1.523 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check9       ; inst12       ; inst12      ; 1.000        ; -0.075     ; 2.443      ;
; -1.523 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong8       ; inst12       ; inst12      ; 1.000        ; -0.075     ; 2.443      ;
; -1.110 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.idle         ; inst12       ; inst12      ; 1.000        ; -0.069     ; 2.036      ;
; -1.085 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check6       ; inst12       ; inst12      ; 1.000        ; -0.069     ; 2.011      ;
; -1.085 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check5       ; inst12       ; inst12      ; 1.000        ; -0.069     ; 2.011      ;
; -1.085 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong5       ; inst12       ; inst12      ; 1.000        ; -0.069     ; 2.011      ;
; -1.085 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong4       ; inst12       ; inst12      ; 1.000        ; -0.069     ; 2.011      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[11]                  ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[2]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[3]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[1]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[0]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[8]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[10]                  ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[9]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[6]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[5]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[4]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.057 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[7]                   ; inst12       ; inst12      ; 1.000        ; -0.078     ; 1.974      ;
; -1.041 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check8       ; inst12       ; inst12      ; 1.000        ; -0.075     ; 1.961      ;
; -1.041 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong7       ; inst12       ; inst12      ; 1.000        ; -0.075     ; 1.961      ;
; -1.017 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check7       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.950      ;
; -1.017 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check3       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.950      ;
; -1.017 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong6       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.950      ;
; -1.017 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong2       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.950      ;
; -1.007 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check0       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.940      ;
; -1.007 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong0       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.940      ;
; -0.774 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check1       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.707      ;
; -0.774 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check2       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.707      ;
; -0.774 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong1       ; inst12       ; inst12      ; 1.000        ; -0.062     ; 1.707      ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst12'                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.317 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check1       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.557      ;
; 1.317 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check2       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.557      ;
; 1.317 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong1       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.557      ;
; 1.547 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check0       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.787      ;
; 1.547 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong0       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.787      ;
; 1.557 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check7       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.797      ;
; 1.557 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check3       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.797      ;
; 1.557 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong6       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.797      ;
; 1.557 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong2       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 1.797      ;
; 1.581 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check8       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 1.807      ;
; 1.581 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong7       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 1.807      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[11]                  ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[2]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[3]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[1]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[0]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[8]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[10]                  ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[9]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[6]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[5]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[4]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[7]                   ; inst12       ; inst12      ; 0.000        ; 0.046      ; 1.810      ;
; 1.627 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check6       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 1.860      ;
; 1.627 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check5       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 1.860      ;
; 1.627 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong5       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 1.860      ;
; 1.627 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong4       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 1.860      ;
; 1.628 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.idle         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 1.861      ;
; 2.058 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check9       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 2.284      ;
; 2.058 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong8       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 2.284      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.idle           ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.done         ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.seventh_letter ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.sixth_letter   ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong9       ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fifth_letter   ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fourth_letter  ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.third_letter   ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.second_letter  ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.125 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.first_letter   ; inst12       ; inst12      ; 0.000        ; 0.063      ; 2.365      ;
; 2.212 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check4       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 2.445      ;
; 2.212 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong3       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 2.445      ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inst12      ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inst12      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst12|clk  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inst12      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst12|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst12'                                                                                                                                                          ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; inst12 ; Rise       ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[10]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[11]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[8]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[9]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.fifth_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.first_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.fourth_letter                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.idle                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.second_letter                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.seventh_letter                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.sixth_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.third_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H3                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.LOW                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.chk_data                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.cnt_shift                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.last_low                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.tell_out                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.update_out                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[8]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_make                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext_rel                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_rel                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[3]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[4]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[5]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[6]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[7]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst11|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst11|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst15|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst15|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst17|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst17|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst18|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|pospix_h[0]                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KBD_CLK   ; inst12     ; 2.484 ; 2.976 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; 3.336 ; 3.853 ; Rise       ; inst12          ;
; read_dout ; inst12     ; 2.370 ; 2.801 ; Rise       ; inst12          ;
; rx        ; inst12     ; 2.815 ; 3.332 ; Rise       ; inst12          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KBD_CLK   ; inst12     ; -2.063 ; -2.511 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; -2.101 ; -2.544 ; Rise       ; inst12          ;
; read_dout ; inst12     ; -1.966 ; -2.375 ; Rise       ; inst12          ;
; rx        ; inst12     ; -2.405 ; -2.905 ; Rise       ; inst12          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; BLUE[*]    ; inst12     ; 11.593 ; 11.613 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 11.339 ; 11.359 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 11.339 ; 11.359 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 11.339 ; 11.359 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 11.593 ; 11.613 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 10.769 ; 10.809 ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 10.769 ; 10.809 ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 10.447 ; 10.464 ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 10.742 ; 10.777 ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 10.759 ; 10.799 ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 9.482  ; 9.426  ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 9.207  ; 9.233  ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 9.219  ; 9.186  ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 9.370  ; 9.357  ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 9.482  ; 9.423  ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 8.981  ; 8.981  ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 9.481  ; 9.426  ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 9.391  ; 9.329  ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 8.264  ; 8.201  ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 7.790  ; 7.842  ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 7.954  ; 7.825  ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 8.048  ; 8.055  ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 7.991  ; 7.939  ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 8.124  ; 8.070  ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 8.014  ; 8.132  ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 8.264  ; 8.201  ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 7.692  ; 7.715  ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 7.692  ; 7.715  ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 7.651  ; 7.697  ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 7.383  ; 7.417  ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 7.425  ; 7.383  ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 7.415  ; 7.299  ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 7.366  ; 7.345  ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 7.373  ; 7.349  ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 7.776  ; 7.703  ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 7.432  ; 7.561  ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 7.523  ; 7.562  ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 7.575  ; 7.607  ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 7.445  ; 7.400  ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 7.460  ; 7.328  ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 7.776  ; 7.703  ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 7.170  ; 7.166  ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 5.767  ; 5.809  ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 11.496 ; 11.504 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 11.209 ; 11.213 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 10.740 ; 10.762 ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 11.211 ; 11.225 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 11.496 ; 11.504 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 5.782  ; 5.808  ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 5.199  ; 5.208  ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 9.904  ; 9.967  ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 8.244  ; 8.352  ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 9.904  ; 9.835  ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 9.703  ; 9.967  ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 7.405  ; 7.464  ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 8.988  ; 9.007  ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 7.604  ; 7.655  ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 9.334  ; 9.458  ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 7.139  ; 7.253  ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 6.415  ; 6.389  ; Rise       ; inst12          ;
; tx         ; inst12     ; 7.492  ; 7.326  ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 6.572  ; 6.507  ; Rise       ; inst12          ;
; write      ; inst12     ; 5.981  ; 5.958  ; Rise       ; inst12          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; BLUE[*]    ; inst12     ; 6.917 ; 6.901 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 6.917 ; 6.901 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 6.917 ; 6.901 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 6.917 ; 6.901 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 7.161 ; 7.145 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 6.600 ; 6.590 ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 6.911 ; 6.922 ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 6.600 ; 6.590 ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 6.883 ; 6.890 ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 6.901 ; 6.912 ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 6.853 ; 6.879 ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 7.065 ; 7.108 ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 7.105 ; 7.066 ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 7.343 ; 7.233 ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 7.339 ; 7.266 ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 6.853 ; 6.879 ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 7.352 ; 7.275 ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 7.245 ; 7.176 ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 6.758 ; 6.806 ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 6.758 ; 6.806 ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 6.879 ; 6.844 ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 7.085 ; 6.991 ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 6.914 ; 6.887 ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 7.029 ; 7.082 ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 7.078 ; 7.140 ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 7.215 ; 7.155 ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 6.442 ; 6.439 ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 6.738 ; 6.814 ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 6.767 ; 6.772 ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 6.557 ; 6.471 ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 6.490 ; 6.459 ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 6.474 ; 6.505 ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 6.442 ; 6.491 ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 6.459 ; 6.439 ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 6.356 ; 6.283 ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 6.616 ; 6.672 ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 6.685 ; 6.674 ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 6.834 ; 6.680 ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 6.513 ; 6.501 ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 6.510 ; 6.584 ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 6.852 ; 6.804 ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 6.356 ; 6.283 ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 5.616 ; 5.656 ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 6.931 ; 6.853 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 7.382 ; 7.287 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 6.931 ; 6.853 ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 7.384 ; 7.298 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 7.658 ; 7.567 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 5.631 ; 5.655 ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 5.064 ; 5.071 ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 5.829 ; 5.850 ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 5.829 ; 5.850 ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 6.531 ; 6.494 ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 7.232 ; 7.364 ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 6.191 ; 6.177 ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 6.491 ; 6.519 ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 6.702 ; 6.719 ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 6.834 ; 6.803 ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 6.527 ; 6.597 ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 6.239 ; 6.215 ; Rise       ; inst12          ;
; tx         ; inst12     ; 7.272 ; 7.113 ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 6.390 ; 6.328 ; Rise       ; inst12          ;
; write      ; inst12     ; 5.813 ; 5.793 ; Rise       ; inst12          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; out_sel    ; out[0]      ; 8.097  ; 8.105  ; 8.607  ; 8.658  ;
; out_sel    ; out[1]      ; 8.830  ; 8.777  ; 9.340  ; 9.330  ;
; out_sel    ; out[2]      ; 9.505  ; 9.679  ; 10.064 ; 10.151 ;
; out_sel    ; out[3]      ; 8.476  ; 8.503  ; 9.033  ; 8.973  ;
; out_sel    ; out[4]      ; 8.784  ; 8.799  ; 9.297  ; 9.355  ;
; out_sel    ; out[5]      ; 9.002  ; 8.993  ; 9.485  ; 9.557  ;
; out_sel    ; out[6]      ; 8.861  ; 8.826  ; 9.360  ; 9.316  ;
; out_sel    ; out[7]      ; 8.818  ; 8.863  ; 9.303  ; 9.429  ;
; sel        ; HEX0S[0]    ; 9.070  ; 9.178  ; 9.607  ; 9.620  ;
; sel        ; HEX0S[1]    ; 9.074  ; 9.128  ; 9.617  ; 9.570  ;
; sel        ; HEX0S[2]    ; 9.248  ; 9.320  ; 9.791  ; 9.762  ;
; sel        ; HEX0S[3]    ; 9.398  ; 9.347  ; 9.867  ; 9.789  ;
; sel        ; HEX0S[4]    ; 8.934  ; 8.827  ; 9.376  ; 9.370  ;
; sel        ; HEX0S[5]    ; 9.432  ; 9.327  ; 9.874  ; 9.827  ;
; sel        ; HEX0S[6]    ; 9.298  ; 9.250  ; 9.767  ; 9.692  ;
; sel        ; HEX1S[0]    ; 8.847  ; 8.899  ; 9.370  ; 9.422  ;
; sel        ; HEX1S[1]    ; 9.011  ; 8.947  ; 9.534  ; 9.442  ;
; sel        ; HEX1S[2]    ; 9.126  ; 9.112  ; 9.628  ; 9.635  ;
; sel        ; HEX1S[3]    ; 9.048  ; 8.996  ; 9.571  ; 9.519  ;
; sel        ; HEX1S[4]    ; 9.181  ; 9.127  ; 9.704  ; 9.650  ;
; sel        ; HEX1S[5]    ; 9.157  ; 9.189  ; 9.652  ; 9.712  ;
; sel        ; HEX1S[6]    ; 9.445  ; 9.365  ; 9.889  ; 9.872  ;
; sel        ; out[0]      ; 9.013  ; 9.106  ; 9.556  ; 9.548  ;
; sel        ; out[1]      ; 9.477  ; 9.461  ; 9.968  ; 9.943  ;
; sel        ; out[2]      ; 10.385 ; 10.550 ; 10.874 ; 11.030 ;
; sel        ; out[3]      ;        ; 8.280  ; 8.776  ;        ;
; sel        ; out[4]      ; 9.632  ; 9.637  ; 10.092 ; 10.200 ;
; sel        ; out[5]      ;        ; 9.061  ; 9.515  ;        ;
; sel        ; out[6]      ; 10.494 ; 10.515 ; 10.989 ; 11.038 ;
; sel        ; out[7]      ;        ; 8.932  ; 9.331  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; out_sel    ; out[0]      ; 7.875  ; 7.882  ; 8.360  ; 8.404  ;
; out_sel    ; out[1]      ; 8.577  ; 8.526  ; 9.062  ; 9.048  ;
; out_sel    ; out[2]      ; 9.252  ; 9.406  ; 9.785  ; 9.880  ;
; out_sel    ; out[3]      ; 8.201  ; 8.277  ; 8.792  ; 8.697  ;
; out_sel    ; out[4]      ; 8.535  ; 8.549  ; 9.023  ; 9.074  ;
; out_sel    ; out[5]      ; 8.707  ; 8.747  ; 9.227  ; 9.255  ;
; out_sel    ; out[6]      ; 8.622  ; 8.587  ; 9.107  ; 9.063  ;
; out_sel    ; out[7]      ; 8.531  ; 8.624  ; 9.053  ; 9.134  ;
; sel        ; HEX0S[0]    ; 8.344  ; 8.391  ; 8.819  ; 8.863  ;
; sel        ; HEX0S[1]    ; 8.373  ; 8.332  ; 8.848  ; 8.807  ;
; sel        ; HEX0S[2]    ; 8.547  ; 8.505  ; 9.019  ; 8.980  ;
; sel        ; HEX0S[3]    ; 8.621  ; 8.546  ; 9.095  ; 9.021  ;
; sel        ; HEX0S[4]    ; 8.130  ; 8.157  ; 8.605  ; 8.629  ;
; sel        ; HEX0S[5]    ; 8.634  ; 8.595  ; 9.109  ; 9.061  ;
; sel        ; HEX0S[6]    ; 8.524  ; 8.453  ; 8.998  ; 8.928  ;
; sel        ; HEX1S[0]    ; 8.035  ; 8.109  ; 8.496  ; 8.570  ;
; sel        ; HEX1S[1]    ; 8.182  ; 8.145  ; 8.643  ; 8.668  ;
; sel        ; HEX1S[2]    ; 8.337  ; 8.299  ; 8.798  ; 8.822  ;
; sel        ; HEX1S[3]    ; 8.237  ; 8.182  ; 8.698  ; 8.643  ;
; sel        ; HEX1S[4]    ; 8.368  ; 8.309  ; 8.891  ; 8.770  ;
; sel        ; HEX1S[5]    ; 8.381  ; 8.344  ; 8.842  ; 8.805  ;
; sel        ; HEX1S[6]    ; 8.643  ; 8.573  ; 9.105  ; 9.044  ;
; sel        ; out[0]      ; 8.730  ; 8.800  ; 9.249  ; 9.246  ;
; sel        ; out[1]      ; 9.211  ; 9.193  ; 9.688  ; 9.661  ;
; sel        ; out[2]      ; 10.082 ; 10.228 ; 10.557 ; 10.694 ;
; sel        ; out[3]      ;        ; 8.062  ; 8.543  ;        ;
; sel        ; out[4]      ; 9.348  ; 9.361  ; 9.809  ; 9.884  ;
; sel        ; out[5]      ;        ; 8.809  ; 9.254  ;        ;
; sel        ; out[6]      ; 10.113 ; 10.123 ; 10.608 ; 10.612 ;
; sel        ; out[7]      ;        ; 8.687  ; 9.079  ;        ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 177.59 MHz ; 177.59 MHz      ; inst12     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; inst12 ; -4.631 ; -429.385         ;
; clk    ; 0.199  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; clk    ; -0.091 ; -0.091          ;
; inst12 ; 0.290  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; inst12 ; -1.492 ; -41.729             ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; inst12 ; 1.188 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -4.000                         ;
; inst12 ; -2.174 ; -309.174                       ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst12'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.631 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.056     ; 5.570      ;
; -4.589 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.533      ;
; -4.586 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.530      ;
; -4.551 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.495      ;
; -4.543 ; uart_to_vga:inst6|reg6:u3|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.077     ; 5.461      ;
; -4.541 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.485      ;
; -4.482 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 5.419      ;
; -4.461 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 5.413      ;
; -4.446 ; vgasync:inst|count_h[5]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.078     ; 5.363      ;
; -4.392 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.332      ;
; -4.387 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.070     ; 5.312      ;
; -4.380 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.071     ; 5.304      ;
; -4.342 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.282      ;
; -4.312 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.064     ; 5.243      ;
; -4.309 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.064     ; 5.240      ;
; -4.306 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.056     ; 5.245      ;
; -4.287 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.231      ;
; -4.277 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.221      ;
; -4.275 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 5.227      ;
; -4.245 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.072     ; 5.168      ;
; -4.243 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 5.181      ;
; -4.229 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.053     ; 5.171      ;
; -4.211 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 5.149      ;
; -4.194 ; uart_to_vga:inst6|reg6:u9|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 5.131      ;
; -4.193 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 5.131      ;
; -4.189 ; vgasync:inst|count_h[5]           ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.077     ; 5.107      ;
; -4.188 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.132      ;
; -4.185 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.125      ;
; -4.178 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 5.122      ;
; -4.178 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.064     ; 5.109      ;
; -4.177 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.078     ; 5.094      ;
; -4.176 ; uart_to_vga:inst6|reg6:u9|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 5.113      ;
; -4.175 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.064     ; 5.106      ;
; -4.166 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong6 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 5.118      ;
; -4.136 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 5.088      ;
; -4.116 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong0 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 5.068      ;
; -4.113 ; uart_to_vga:inst6|reg6:u3|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.085     ; 5.023      ;
; -4.100 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.056     ; 5.039      ;
; -4.082 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong9 ; inst12       ; inst12      ; 1.000        ; -0.044     ; 5.033      ;
; -4.069 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.done   ; inst12       ; inst12      ; 1.000        ; -0.044     ; 5.020      ;
; -4.067 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 5.007      ;
; -4.045 ; uart_to_vga:inst6|reg6:u9|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 4.982      ;
; -4.044 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 4.981      ;
; -4.040 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 4.978      ;
; -4.039 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check7 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.991      ;
; -4.035 ; uart_to_vga:inst6|reg6:u8|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.974      ;
; -4.029 ; uart_to_vga:inst6|reg6:u7|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.078     ; 4.946      ;
; -4.022 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.974      ;
; -4.020 ; uart_to_vga:inst6|reg6:u6|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.053     ; 4.962      ;
; -4.017 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.957      ;
; -4.016 ; uart_to_vga:inst6|reg6:u6|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.955      ;
; -4.006 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.071     ; 4.930      ;
; -4.005 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 4.949      ;
; -4.002 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.942      ;
; -4.002 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.954      ;
; -4.000 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 4.944      ;
; -3.997 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 4.941      ;
; -3.996 ; uart_to_vga:inst6|reg6:u9|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 4.933      ;
; -3.995 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.051     ; 4.939      ;
; -3.990 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 4.933      ;
; -3.981 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check4 ; inst12       ; inst12      ; 1.000        ; -0.075     ; 4.901      ;
; -3.980 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check3 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.932      ;
; -3.979 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong2 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.931      ;
; -3.957 ; uart_to_vga:inst6|reg6:u9|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 4.894      ;
; -3.956 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.071     ; 4.880      ;
; -3.955 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.907      ;
; -3.951 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.890      ;
; -3.951 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong3 ; inst12       ; inst12      ; 1.000        ; -0.075     ; 4.871      ;
; -3.944 ; uart_to_vga:inst6|reg6:u7|dout[4] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.078     ; 4.861      ;
; -3.940 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 4.883      ;
; -3.938 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.077     ; 4.856      ;
; -3.930 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.869      ;
; -3.913 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[4]         ; inst12       ; inst12      ; 1.000        ; -0.054     ; 4.854      ;
; -3.909 ; uart_to_vga:inst6|reg6:u8|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.058     ; 4.846      ;
; -3.906 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.845      ;
; -3.901 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.070     ; 4.826      ;
; -3.895 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong0 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.847      ;
; -3.893 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.832      ;
; -3.892 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.832      ;
; -3.888 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.077     ; 4.806      ;
; -3.885 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.824      ;
; -3.862 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.801      ;
; -3.861 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.801      ;
; -3.860 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.800      ;
; -3.859 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.798      ;
; -3.829 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong6 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.781      ;
; -3.811 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.751      ;
; -3.805 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 4.743      ;
; -3.799 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.071     ; 4.723      ;
; -3.796 ; uart_to_vga:inst6|reg6:u8|dout[5] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.736      ;
; -3.795 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check4 ; inst12       ; inst12      ; 1.000        ; -0.075     ; 4.715      ;
; -3.793 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong1 ; inst12       ; inst12      ; 1.000        ; -0.043     ; 4.745      ;
; -3.790 ; uart_to_vga:inst6|reg6:u7|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.077     ; 4.708      ;
; -3.783 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 4.726      ;
; -3.782 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[5]         ; inst12       ; inst12      ; 1.000        ; -0.041     ; 4.736      ;
; -3.782 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[4]         ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.721      ;
; -3.781 ; uart_to_vga:inst6|reg6:u6|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 4.724      ;
; -3.778 ; vgasync:inst|count_v[5]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.056     ; 4.717      ;
; -3.777 ; uart_to_vga:inst6|reg6:u6|dout[1] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 4.717      ;
; -3.774 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong3 ; inst12       ; inst12      ; 1.000        ; -0.075     ; 4.694      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.199 ; inst12    ; inst12  ; inst12       ; clk         ; 0.500        ; 1.532      ; 1.998      ;
; 0.686 ; inst12    ; inst12  ; inst12       ; clk         ; 1.000        ; 1.532      ; 2.011      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                   ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.091 ; inst12    ; inst12  ; inst12       ; clk         ; 0.000        ; 1.579      ; 1.842      ;
; 0.421  ; inst12    ; inst12  ; inst12       ; clk         ; -0.500       ; 1.579      ; 1.854      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst12'                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; done_trans:inst24|present_state.idle                                                ; done_trans:inst24|present_state.idle                                                                                             ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.511      ;
; 0.290 ; txt_state_gen:inst5|present_state.wrong9                                            ; txt_state_gen:inst5|present_state.wrong9                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.511      ;
; 0.290 ; done_trans:inst24|present_state.first_letter                                        ; done_trans:inst24|present_state.first_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_start ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_start                                              ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; txt_state_gen:inst5|present_state.check0                                            ; txt_state_gen:inst5|present_state.check0                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; txt_state_gen:inst5|present_state.wrong5                                            ; txt_state_gen:inst5|present_state.wrong5                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; txt_state_gen:inst5|present_state.wrong6                                            ; txt_state_gen:inst5|present_state.wrong6                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; txt_state_gen:inst5|present_state.wrong2                                            ; txt_state_gen:inst5|present_state.wrong2                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                   ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; txt_state_gen:inst5|present_state.wrong4                                            ; txt_state_gen:inst5|present_state.wrong4                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; txt_state_gen:inst5|present_state.wrong1                                            ; txt_state_gen:inst5|present_state.wrong1                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                             ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                                                                          ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                         ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                          ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                                                                       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                            ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                                                                         ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[6]                       ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[6]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout_ready                      ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout_ready                                                                   ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.511      ;
; 0.292 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data  ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data                                               ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_stop  ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_stop                                               ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; txt_state_gen:inst5|present_state.wrong8                                            ; txt_state_gen:inst5|present_state.wrong8                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.511      ;
; 0.302 ; txt_state_gen:inst5|pospix_v[0]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.338      ; 0.829      ;
; 0.304 ; txt_state_gen:inst5|pospix_h[2]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.338      ; 0.831      ;
; 0.309 ; done_trans:inst24|present_state.seventh_letter                                      ; done_trans:inst24|present_state.idle                                                                                             ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.530      ;
; 0.310 ; vgasync:inst|video                                                                  ; pipe:inst17|d[1]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.530      ;
; 0.313 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|tcount[12]                      ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|tcount[12]                                                                   ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.533      ;
; 0.318 ; vgasync:inst|count_h[2]                                                             ; txt_state_gen:inst5|pospix_h[1]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.538      ;
; 0.318 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                            ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.538      ;
; 0.319 ; vgasync:inst|count_v[2]                                                             ; txt_state_gen:inst5|pospix_v[1]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.539      ;
; 0.319 ; done_trans:inst24|present_state.sixth_letter                                        ; done_trans:inst24|present_state.seventh_letter                                                                                   ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.540      ;
; 0.319 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.LOW                                                                               ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.539      ;
; 0.319 ; pipe:inst11|d[1]                                                                    ; pipe:inst11|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.539      ;
; 0.319 ; pipe:inst15|d[1]                                                                    ; pipe:inst15|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.539      ;
; 0.320 ; vgasync:inst|count_h[3]                                                             ; txt_state_gen:inst5|pospix_h[2]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.540      ;
; 0.320 ; vgasync:inst|count_v[1]                                                             ; txt_state_gen:inst5|pospix_v[0]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.540      ;
; 0.320 ; vgasync:inst|count_v[3]                                                             ; txt_state_gen:inst5|pospix_v[2]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.540      ;
; 0.321 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                                                              ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.541      ;
; 0.324 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                                                              ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.544      ;
; 0.325 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.test_eoc        ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count                                                  ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.544      ;
; 0.325 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_rel                     ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                                                                   ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.545      ;
; 0.332 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H3                                                                              ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.552      ;
; 0.332 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext_rel                 ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[8]                                                                                   ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.552      ;
; 0.333 ; done_trans:inst24|counter[11]                                                       ; done_trans:inst24|counter[11]                                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.552      ;
; 0.333 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                                                              ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.553      ;
; 0.333 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.553      ;
; 0.335 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[6]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[5]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.555      ;
; 0.335 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.555      ;
; 0.336 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[3]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[2]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.556      ;
; 0.336 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                                                              ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.556      ;
; 0.337 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[4]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[3]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.557      ;
; 0.337 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[2]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[1]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.557      ;
; 0.337 ; done_trans:inst24|present_state.idle                                                ; done_trans:inst24|present_state.first_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.558      ;
; 0.340 ; done_trans:inst24|present_state.fifth_letter                                        ; done_trans:inst24|present_state.sixth_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.561      ;
; 0.342 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.update_out                                                     ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.562      ;
; 0.344 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled2                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[3]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.564      ;
; 0.345 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[7]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.565      ;
; 0.353 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.572      ;
; 0.355 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.574      ;
; 0.363 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data                                               ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.582      ;
; 0.411 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                         ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.cnt_shift                                                                     ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.631      ;
; 0.411 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[9]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.631      ;
; 0.417 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_chk                                                       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.637      ;
; 0.417 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                           ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                                                                  ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.637      ;
; 0.417 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                     ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_make                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.637      ;
; 0.419 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_chk                                                       ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.639      ;
; 0.419 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_chk                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.639      ;
; 0.419 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                      ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                                                                        ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.639      ;
; 0.422 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count                                                  ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.641      ;
; 0.427 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[2]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count                                                     ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.647      ;
; 0.428 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[0]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.648      ;
; 0.429 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[7]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.649      ;
; 0.430 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[4]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[3]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.650      ;
; 0.431 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[2]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.651      ;
; 0.434 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled1                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[5]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.654      ;
; 0.436 ; vgasync:inst|count_v_int[3]                                                         ; vgasync:inst|sync_v                                                                                                              ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.656      ;
; 0.436 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled1                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[3]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.656      ;
; 0.445 ; pipe:inst17|d[1]                                                                    ; pipe:inst17|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.665      ;
; 0.446 ; vgasync:inst|count_h[1]                                                             ; txt_state_gen:inst5|pospix_h[0]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.666      ;
; 0.446 ; done_trans:inst24|present_state.first_letter                                        ; done_trans:inst24|present_state.second_letter                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.667      ;
; 0.450 ; done_trans:inst24|present_state.third_letter                                        ; done_trans:inst24|present_state.fourth_letter                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.671      ;
; 0.451 ; done_trans:inst24|present_state.fourth_letter                                       ; done_trans:inst24|present_state.fifth_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.672      ;
; 0.462 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.682      ;
; 0.463 ; uart_to_vga:inst6|reg6:u3|dout[5]                                                   ; uart_to_vga:inst6|reg6:u4|dout[5]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.683      ;
; 0.463 ; done_trans:inst24|present_state.second_letter                                       ; done_trans:inst24|present_state.third_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.057      ; 0.684      ;
; 0.464 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[5]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[4]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.684      ;
; 0.464 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.684      ;
; 0.465 ; uart_to_vga:inst6|reg6:u5|dout[3]                                                   ; uart_to_vga:inst6|reg6:u6|dout[3]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.055      ; 0.684      ;
; 0.467 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout[7]                         ; uart_to_vga:inst6|reg6:u0|dout[3]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.687      ;
; 0.470 ; vgasync:inst|count_v_int[3]                                                         ; vgasync:inst|count_v[3]                                                                                                          ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.690      ;
; 0.471 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout[7]                         ; uart_to_vga:inst6|reg6:u0|dout[1]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.691      ;
; 0.474 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[4]                       ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[3]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.694      ;
; 0.476 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[6]                       ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[5]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.056      ; 0.696      ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst12'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.492 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check4       ; inst12       ; inst12      ; 1.000        ; -0.088     ; 2.399      ;
; -1.492 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong3       ; inst12       ; inst12      ; 1.000        ; -0.088     ; 2.399      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.idle           ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.done         ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.seventh_letter ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.sixth_letter   ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong9       ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fifth_letter   ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fourth_letter  ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.third_letter   ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.second_letter  ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.358 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.first_letter   ; inst12       ; inst12      ; 1.000        ; -0.057     ; 2.296      ;
; -1.252 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check9       ; inst12       ; inst12      ; 1.000        ; -0.068     ; 2.179      ;
; -1.252 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong8       ; inst12       ; inst12      ; 1.000        ; -0.068     ; 2.179      ;
; -0.906 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.idle         ; inst12       ; inst12      ; 1.000        ; -0.064     ; 1.837      ;
; -0.886 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check6       ; inst12       ; inst12      ; 1.000        ; -0.064     ; 1.817      ;
; -0.886 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check5       ; inst12       ; inst12      ; 1.000        ; -0.064     ; 1.817      ;
; -0.886 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong5       ; inst12       ; inst12      ; 1.000        ; -0.064     ; 1.817      ;
; -0.886 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong4       ; inst12       ; inst12      ; 1.000        ; -0.064     ; 1.817      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[11]                  ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[2]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[3]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[1]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[0]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[8]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[10]                  ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[9]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[6]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[5]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[4]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.832 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[7]                   ; inst12       ; inst12      ; 1.000        ; -0.071     ; 1.756      ;
; -0.827 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check8       ; inst12       ; inst12      ; 1.000        ; -0.069     ; 1.753      ;
; -0.827 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong7       ; inst12       ; inst12      ; 1.000        ; -0.069     ; 1.753      ;
; -0.805 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check7       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.744      ;
; -0.805 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check3       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.744      ;
; -0.805 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong6       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.744      ;
; -0.805 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong2       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.744      ;
; -0.796 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check0       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.735      ;
; -0.796 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong0       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.735      ;
; -0.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check1       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.526      ;
; -0.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check2       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.526      ;
; -0.587 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong1       ; inst12       ; inst12      ; 1.000        ; -0.056     ; 1.526      ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst12'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.188 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check1       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.409      ;
; 1.188 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check2       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.409      ;
; 1.188 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong1       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.409      ;
; 1.399 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check0       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.620      ;
; 1.399 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong0       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.620      ;
; 1.404 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check7       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.625      ;
; 1.404 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check3       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.625      ;
; 1.404 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong6       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.625      ;
; 1.404 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong2       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 1.625      ;
; 1.430 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check8       ; inst12       ; inst12      ; 0.000        ; 0.044      ; 1.638      ;
; 1.430 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong7       ; inst12       ; inst12      ; 0.000        ; 0.044      ; 1.638      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[11]                  ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[2]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[3]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[1]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[0]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[8]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[10]                  ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[9]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[6]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[5]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[4]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.438 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[7]                   ; inst12       ; inst12      ; 0.000        ; 0.041      ; 1.643      ;
; 1.468 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check6       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 1.681      ;
; 1.468 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check5       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 1.681      ;
; 1.468 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong5       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 1.681      ;
; 1.468 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong4       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 1.681      ;
; 1.470 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.idle         ; inst12       ; inst12      ; 0.000        ; 0.049      ; 1.683      ;
; 1.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check9       ; inst12       ; inst12      ; 0.000        ; 0.044      ; 2.076      ;
; 1.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong8       ; inst12       ; inst12      ; 0.000        ; 0.044      ; 2.076      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.idle           ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.done         ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.seventh_letter ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.sixth_letter   ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong9       ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fifth_letter   ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fourth_letter  ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.third_letter   ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.second_letter  ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 1.931 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.first_letter   ; inst12       ; inst12      ; 0.000        ; 0.057      ; 2.152      ;
; 2.013 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check4       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 2.226      ;
; 2.013 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong3       ; inst12       ; inst12      ; 0.000        ; 0.049      ; 2.226      ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inst12      ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inst12      ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst12|clk  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o ;
; 0.444  ; 0.660        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inst12      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst12|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst12'                                                                                                                                                           ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; inst12 ; Rise       ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[10]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[11]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[8]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[9]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.fifth_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.first_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.fourth_letter                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.idle                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.second_letter                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.seventh_letter                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.sixth_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.third_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H3                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.LOW                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.chk_data                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.cnt_shift                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.last_low                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.tell_out                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.update_out                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[8]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_make                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext_rel                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_rel                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[3]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[4]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[5]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[6]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[7]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst11|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst11|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst15|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst15|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst17|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst17|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst18|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|pospix_h[0]                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KBD_CLK   ; inst12     ; 2.224 ; 2.619 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; 3.008 ; 3.414 ; Rise       ; inst12          ;
; read_dout ; inst12     ; 2.118 ; 2.475 ; Rise       ; inst12          ;
; rx        ; inst12     ; 2.536 ; 2.932 ; Rise       ; inst12          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KBD_CLK   ; inst12     ; -1.846 ; -2.216 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; -1.883 ; -2.250 ; Rise       ; inst12          ;
; read_dout ; inst12     ; -1.758 ; -2.101 ; Rise       ; inst12          ;
; rx        ; inst12     ; -2.172 ; -2.557 ; Rise       ; inst12          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; BLUE[*]    ; inst12     ; 10.727 ; 10.641 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 10.495 ; 10.404 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 10.495 ; 10.404 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 10.495 ; 10.404 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 10.727 ; 10.641 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 9.982  ; 9.917  ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 9.982  ; 9.917  ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 9.681  ; 9.606  ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 9.955  ; 9.887  ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 9.972  ; 9.907  ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 8.753  ; 8.719  ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 8.484  ; 8.539  ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 8.537  ; 8.449  ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 8.639  ; 8.620  ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 8.735  ; 8.694  ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 8.272  ; 8.280  ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 8.753  ; 8.719  ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 8.661  ; 8.601  ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 7.704  ; 7.607  ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 7.197  ; 7.250  ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 7.348  ; 7.212  ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 7.452  ; 7.389  ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 7.386  ; 7.294  ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 7.516  ; 7.406  ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 7.447  ; 7.455  ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 7.704  ; 7.607  ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 7.143  ; 7.157  ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 7.092  ; 7.157  ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 7.143  ; 7.102  ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 6.902  ; 6.840  ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 6.889  ; 6.828  ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 6.882  ; 6.792  ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 6.843  ; 6.774  ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 6.846  ; 6.792  ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 7.193  ; 7.093  ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 6.874  ; 6.991  ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 7.022  ; 6.953  ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 7.071  ; 7.014  ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 6.892  ; 6.813  ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 6.898  ; 6.798  ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 7.193  ; 7.093  ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 6.664  ; 6.625  ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 5.433  ; 5.423  ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 10.656 ; 10.569 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 10.394 ; 10.295 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 9.958  ; 9.878  ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 10.396 ; 10.288 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 10.656 ; 10.569 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 5.446  ; 5.426  ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 4.883  ; 4.874  ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 9.219  ; 9.259  ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 7.683  ; 7.682  ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 9.219  ; 9.038  ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 9.145  ; 9.259  ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 6.960  ; 6.894  ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 8.393  ; 8.320  ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 7.132  ; 7.079  ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 8.746  ; 8.708  ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 6.716  ; 6.730  ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 5.982  ; 6.025  ; Rise       ; inst12          ;
; tx         ; inst12     ; 6.960  ; 6.869  ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 6.124  ; 6.132  ; Rise       ; inst12          ;
; write      ; inst12     ; 5.562  ; 5.598  ; Rise       ; inst12          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; BLUE[*]    ; inst12     ; 6.481 ; 6.378 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 6.481 ; 6.378 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 6.481 ; 6.378 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 6.481 ; 6.378 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 6.704 ; 6.605 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 6.207 ; 6.147 ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 6.496 ; 6.447 ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 6.207 ; 6.147 ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 6.470 ; 6.418 ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 6.486 ; 6.437 ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 6.384 ; 6.453 ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 6.583 ; 6.664 ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 6.661 ; 6.585 ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 6.821 ; 6.733 ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 6.872 ; 6.780 ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 6.384 ; 6.453 ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 6.880 ; 6.808 ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 6.795 ; 6.691 ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 6.297 ; 6.350 ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 6.297 ; 6.350 ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 6.415 ; 6.356 ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 6.621 ; 6.473 ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 6.448 ; 6.385 ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 6.564 ; 6.551 ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 6.606 ; 6.568 ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 6.752 ; 6.656 ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 6.036 ; 6.003 ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 6.264 ; 6.374 ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 6.333 ; 6.301 ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 6.142 ; 6.021 ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 6.074 ; 6.022 ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 6.061 ; 6.043 ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 6.036 ; 6.014 ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 6.053 ; 6.003 ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 5.951 ; 5.882 ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 6.171 ; 6.245 ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 6.258 ; 6.201 ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 6.365 ; 6.231 ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 6.100 ; 6.055 ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 6.093 ; 6.095 ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 6.412 ; 6.331 ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 5.951 ; 5.882 ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 5.296 ; 5.286 ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 6.490 ; 6.391 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 6.910 ; 6.792 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 6.490 ; 6.391 ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 6.912 ; 6.785 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 7.162 ; 7.056 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 5.309 ; 5.289 ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 4.762 ; 4.750 ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 5.481 ; 5.458 ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 5.481 ; 5.458 ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 6.159 ; 6.042 ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 6.874 ; 6.947 ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 5.836 ; 5.754 ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 6.102 ; 6.063 ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 6.304 ; 6.238 ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 6.446 ; 6.329 ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 6.136 ; 6.130 ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 5.823 ; 5.866 ; Rise       ; inst12          ;
; tx         ; inst12     ; 6.763 ; 6.675 ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 5.961 ; 5.970 ; Rise       ; inst12          ;
; write      ; inst12     ; 5.411 ; 5.449 ; Rise       ; inst12          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+-------+--------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+------------+-------------+-------+-------+--------+--------+
; out_sel    ; out[0]      ; 7.525 ; 7.485 ; 7.943  ; 7.949  ;
; out_sel    ; out[1]      ; 8.231 ; 8.095 ; 8.649  ; 8.559  ;
; out_sel    ; out[2]      ; 8.922 ; 9.031 ; 9.384  ; 9.419  ;
; out_sel    ; out[3]      ; 7.897 ; 7.847 ; 8.358  ; 8.234  ;
; out_sel    ; out[4]      ; 8.169 ; 8.113 ; 8.589  ; 8.579  ;
; out_sel    ; out[5]      ; 8.377 ; 8.286 ; 8.771  ; 8.755  ;
; out_sel    ; out[6]      ; 8.273 ; 8.150 ; 8.684  ; 8.553  ;
; out_sel    ; out[7]      ; 8.200 ; 8.173 ; 8.595  ; 8.643  ;
; sel        ; HEX0S[0]    ; 8.328 ; 8.446 ; 8.764  ; 8.798  ;
; sel        ; HEX0S[1]    ; 8.381 ; 8.357 ; 8.817  ; 8.709  ;
; sel        ; HEX0S[2]    ; 8.541 ; 8.528 ; 8.977  ; 8.880  ;
; sel        ; HEX0S[3]    ; 8.643 ; 8.571 ; 9.042  ; 8.948  ;
; sel        ; HEX0S[4]    ; 8.173 ; 8.148 ; 8.525  ; 8.584  ;
; sel        ; HEX0S[5]    ; 8.671 ; 8.575 ; 9.040  ; 9.002  ;
; sel        ; HEX0S[6]    ; 8.561 ; 8.476 ; 8.960  ; 8.853  ;
; sel        ; HEX1S[0]    ; 8.161 ; 8.214 ; 8.559  ; 8.612  ;
; sel        ; HEX1S[1]    ; 8.312 ; 8.232 ; 8.710  ; 8.612  ;
; sel        ; HEX1S[2]    ; 8.447 ; 8.353 ; 8.827  ; 8.751  ;
; sel        ; HEX1S[3]    ; 8.350 ; 8.258 ; 8.748  ; 8.656  ;
; sel        ; HEX1S[4]    ; 8.480 ; 8.376 ; 8.878  ; 8.768  ;
; sel        ; HEX1S[5]    ; 8.466 ; 8.419 ; 8.846  ; 8.817  ;
; sel        ; HEX1S[6]    ; 8.710 ; 8.596 ; 9.091  ; 9.038  ;
; sel        ; out[0]      ; 8.339 ; 8.356 ; 8.775  ; 8.708  ;
; sel        ; out[1]      ; 8.816 ; 8.689 ; 9.212  ; 9.077  ;
; sel        ; out[2]      ; 9.722 ; 9.792 ; 10.116 ; 10.178 ;
; sel        ; out[3]      ;       ; 7.645 ; 8.123  ;        ;
; sel        ; out[4]      ; 8.947 ; 8.883 ; 9.317  ; 9.341  ;
; sel        ; out[5]      ;       ; 8.344 ; 8.793  ;        ;
; sel        ; out[6]      ; 9.766 ; 9.672 ; 10.146 ; 10.070 ;
; sel        ; out[7]      ;       ; 8.231 ; 8.616  ;        ;
+------------+-------------+-------+-------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; out_sel    ; out[0]      ; 7.326 ; 7.297 ; 7.726 ; 7.728 ;
; out_sel    ; out[1]      ; 8.004 ; 7.881 ; 8.405 ; 8.313 ;
; out_sel    ; out[2]      ; 8.699 ; 8.790 ; 9.140 ; 9.183 ;
; out_sel    ; out[3]      ; 7.650 ; 7.651 ; 8.145 ; 7.993 ;
; out_sel    ; out[4]      ; 7.945 ; 7.900 ; 8.348 ; 8.334 ;
; out_sel    ; out[5]      ; 8.112 ; 8.072 ; 8.543 ; 8.491 ;
; out_sel    ; out[6]      ; 8.061 ; 7.942 ; 8.460 ; 8.335 ;
; out_sel    ; out[7]      ; 7.944 ; 7.964 ; 8.376 ; 8.384 ;
; sel        ; HEX0S[0]    ; 7.702 ; 7.767 ; 8.084 ; 8.143 ;
; sel        ; HEX0S[1]    ; 7.753 ; 7.695 ; 8.129 ; 8.077 ;
; sel        ; HEX0S[2]    ; 7.907 ; 7.846 ; 8.283 ; 8.227 ;
; sel        ; HEX0S[3]    ; 7.975 ; 7.899 ; 8.351 ; 8.281 ;
; sel        ; HEX0S[4]    ; 7.500 ; 7.551 ; 7.882 ; 7.927 ;
; sel        ; HEX0S[5]    ; 8.001 ; 7.938 ; 8.383 ; 8.314 ;
; sel        ; HEX0S[6]    ; 7.896 ; 7.809 ; 8.272 ; 8.191 ;
; sel        ; HEX1S[0]    ; 7.440 ; 7.520 ; 7.820 ; 7.894 ;
; sel        ; HEX1S[1]    ; 7.591 ; 7.506 ; 7.959 ; 7.928 ;
; sel        ; HEX1S[2]    ; 7.751 ; 7.621 ; 8.119 ; 8.043 ;
; sel        ; HEX1S[3]    ; 7.633 ; 7.535 ; 8.009 ; 7.917 ;
; sel        ; HEX1S[4]    ; 7.747 ; 7.657 ; 8.169 ; 8.025 ;
; sel        ; HEX1S[5]    ; 7.776 ; 7.672 ; 8.150 ; 8.052 ;
; sel        ; HEX1S[6]    ; 8.024 ; 7.922 ; 8.396 ; 8.300 ;
; sel        ; out[0]      ; 8.089 ; 8.089 ; 8.505 ; 8.447 ;
; sel        ; out[1]      ; 8.579 ; 8.456 ; 8.964 ; 8.835 ;
; sel        ; out[2]      ; 9.453 ; 9.509 ; 9.835 ; 9.885 ;
; sel        ; out[3]      ;       ; 7.455 ; 7.918 ;       ;
; sel        ; out[4]      ; 8.696 ; 8.645 ; 9.064 ; 9.067 ;
; sel        ; out[5]      ;       ; 8.126 ; 8.561 ;       ;
; sel        ; out[6]      ; 9.423 ; 9.326 ; 9.804 ; 9.696 ;
; sel        ; out[7]      ;       ; 8.018 ; 8.393 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; inst12 ; -2.600 ; -182.147         ;
; clk    ; 0.301  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; clk    ; -0.072 ; -0.072          ;
; inst12 ; 0.145  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; inst12 ; -0.672 ; -12.378             ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; inst12 ; 0.710 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -4.044                         ;
; inst12 ; -1.000 ; -308.000                       ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst12'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.600 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.557      ;
; -2.597 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.554      ;
; -2.585 ; uart_to_vga:inst6|reg6:u3|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 3.520      ;
; -2.572 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.532      ;
; -2.571 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.522      ;
; -2.558 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.515      ;
; -2.555 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.512      ;
; -2.519 ; vgasync:inst|count_h[5]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.053     ; 3.453      ;
; -2.484 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.436      ;
; -2.472 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.429      ;
; -2.470 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.044     ; 3.413      ;
; -2.469 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.426      ;
; -2.464 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.413      ;
; -2.459 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.045     ; 3.401      ;
; -2.441 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.393      ;
; -2.415 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.375      ;
; -2.388 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.037     ; 3.338      ;
; -2.375 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.332      ;
; -2.372 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.329      ;
; -2.362 ; vgasync:inst|count_h[5]           ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 3.297      ;
; -2.358 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.318      ;
; -2.351 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.302      ;
; -2.347 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.299      ;
; -2.342 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.039     ; 3.290      ;
; -2.340 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong0 ; inst12       ; inst12      ; 1.000        ; -0.026     ; 3.301      ;
; -2.339 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.039     ; 3.287      ;
; -2.312 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.046     ; 3.253      ;
; -2.309 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.037     ; 3.259      ;
; -2.309 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong6 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.269      ;
; -2.287 ; uart_to_vga:inst6|reg6:u9|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.236      ;
; -2.280 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.031     ; 3.236      ;
; -2.277 ; uart_to_vga:inst6|reg6:u9|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.226      ;
; -2.269 ; uart_to_vga:inst6|reg6:u3|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.055     ; 3.201      ;
; -2.266 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.037     ; 3.216      ;
; -2.264 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.216      ;
; -2.261 ; kbd_pack:inst4|reg8:inst1|dout[3] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.221      ;
; -2.260 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.039     ; 3.208      ;
; -2.257 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.039     ; 3.205      ;
; -2.247 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.204      ;
; -2.246 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.done   ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.206      ;
; -2.246 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong9 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.206      ;
; -2.244 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.201      ;
; -2.238 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.053     ; 3.172      ;
; -2.225 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.185      ;
; -2.222 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check7 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.182      ;
; -2.221 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.173      ;
; -2.216 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.167      ;
; -2.207 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.159      ;
; -2.207 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check5 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.164      ;
; -2.204 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.wrong4 ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.161      ;
; -2.196 ; vgasync:inst|count_h[6]           ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.044     ; 3.139      ;
; -2.191 ; uart_to_vga:inst6|reg6:u9|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.140      ;
; -2.184 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check3 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.144      ;
; -2.183 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong0 ; inst12       ; inst12      ; 1.000        ; -0.026     ; 3.144      ;
; -2.182 ; uart_to_vga:inst6|reg6:u8|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.133      ;
; -2.180 ; uart_to_vga:inst6|reg6:u6|dout[1] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.131      ;
; -2.180 ; uart_to_vga:inst6|reg6:u7|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.053     ; 3.114      ;
; -2.178 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong2 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.138      ;
; -2.176 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.127      ;
; -2.172 ; uart_to_vga:inst6|reg6:u8|dout[2] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.037     ; 3.122      ;
; -2.171 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.122      ;
; -2.171 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.131      ;
; -2.157 ; uart_to_vga:inst6|reg6:u9|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.106      ;
; -2.153 ; kbd_pack:inst4|reg8:inst1|dout[6] ; txt_state_gen:inst5|present_state.check1 ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.104      ;
; -2.148 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.045     ; 3.090      ;
; -2.144 ; vgasync:inst|count_h[4]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.034     ; 3.097      ;
; -2.143 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check4 ; inst12       ; inst12      ; 1.000        ; -0.050     ; 3.080      ;
; -2.141 ; uart_to_vga:inst6|reg6:u9|dout[5] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.090      ;
; -2.139 ; uart_to_vga:inst6|reg6:u8|dout[0] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.088      ;
; -2.138 ; uart_to_vga:inst6|reg6:u6|dout[2] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.031     ; 3.094      ;
; -2.136 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.088      ;
; -2.129 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.081      ;
; -2.129 ; kbd_pack:inst4|reg8:inst1|dout[5] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.080      ;
; -2.127 ; uart_to_vga:inst6|reg6:u7|dout[0] ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.079      ;
; -2.126 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.wrong0 ; inst12       ; inst12      ; 1.000        ; -0.026     ; 3.087      ;
; -2.124 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.081      ;
; -2.123 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 3.058      ;
; -2.117 ; uart_to_vga:inst6|reg6:u7|dout[1] ; txt_state_gen:inst5|char_code[4]         ; inst12       ; inst12      ; 1.000        ; -0.034     ; 3.070      ;
; -2.116 ; vgasync:inst|count_v[5]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.067      ;
; -2.113 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong3 ; inst12       ; inst12      ; 1.000        ; -0.050     ; 3.050      ;
; -2.107 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.058      ;
; -2.105 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.wrong6 ; inst12       ; inst12      ; 1.000        ; -0.027     ; 3.065      ;
; -2.105 ; kbd_pack:inst4|reg8:inst1|dout[2] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.056      ;
; -2.105 ; uart_to_vga:inst6|reg6:u6|dout[3] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.045     ; 3.047      ;
; -2.103 ; vgasync:inst|count_v[7]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.054      ;
; -2.097 ; uart_to_vga:inst6|reg6:u7|dout[4] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.053     ; 3.031      ;
; -2.095 ; uart_to_vga:inst6|reg6:u8|dout[5] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.047      ;
; -2.095 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.check4 ; inst12       ; inst12      ; 1.000        ; -0.050     ; 3.032      ;
; -2.093 ; uart_to_vga:inst6|reg6:u7|dout[2] ; txt_state_gen:inst5|char_code[3]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 3.028      ;
; -2.086 ; uart_to_vga:inst6|reg6:u8|dout[1] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.038      ;
; -2.082 ; vgasync:inst|count_v[6]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.033      ;
; -2.081 ; uart_to_vga:inst6|reg6:u6|dout[5] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.030     ; 3.038      ;
; -2.080 ; uart_to_vga:inst6|reg6:u8|dout[4] ; txt_state_gen:inst5|char_code[2]         ; inst12       ; inst12      ; 1.000        ; -0.052     ; 3.015      ;
; -2.079 ; kbd_pack:inst4|reg8:inst1|dout[1] ; txt_state_gen:inst5|present_state.wrong8 ; inst12       ; inst12      ; 1.000        ; -0.035     ; 3.031      ;
; -2.077 ; vgasync:inst|count_v[8]           ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.028      ;
; -2.075 ; kbd_pack:inst4|reg8:inst1|dout[7] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.045     ; 3.017      ;
; -2.075 ; kbd_pack:inst4|reg8:inst1|dout[4] ; txt_state_gen:inst5|present_state.check8 ; inst12       ; inst12      ; 1.000        ; -0.036     ; 3.026      ;
; -2.066 ; uart_to_vga:inst6|reg6:u8|dout[3] ; txt_state_gen:inst5|char_code[1]         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 3.015      ;
; -2.065 ; kbd_pack:inst4|reg8:inst1|dout[0] ; txt_state_gen:inst5|present_state.wrong3 ; inst12       ; inst12      ; 1.000        ; -0.050     ; 3.002      ;
; -2.064 ; vgasync:inst|count_h[8]           ; txt_state_gen:inst5|char_code[0]         ; inst12       ; inst12      ; 1.000        ; -0.033     ; 3.018      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.301 ; inst12    ; inst12  ; inst12       ; clk         ; 0.500        ; 0.917      ; 1.198      ;
; 0.801 ; inst12    ; inst12  ; inst12       ; clk         ; 1.000        ; 0.917      ; 1.198      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                   ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.072 ; inst12    ; inst12  ; inst12       ; clk         ; 0.000        ; 0.948      ; 1.095      ;
; 0.445  ; inst12    ; inst12  ; inst12       ; clk         ; -0.500       ; 0.948      ; 1.112      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst12'                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.145 ; txt_state_gen:inst5|pospix_v[0]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.218      ; 0.487      ;
; 0.147 ; txt_state_gen:inst5|pospix_h[2]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.218      ; 0.489      ;
; 0.167 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data  ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data                                               ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_start ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_start                                              ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_stop  ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_stop                                               ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; done_trans:inst24|present_state.idle                                                ; done_trans:inst24|present_state.idle                                                                                             ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; txt_state_gen:inst5|present_state.wrong9                                            ; txt_state_gen:inst5|present_state.wrong9                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; txt_state_gen:inst5|present_state.wrong5                                            ; txt_state_gen:inst5|present_state.wrong5                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; txt_state_gen:inst5|present_state.wrong6                                            ; txt_state_gen:inst5|present_state.wrong6                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; txt_state_gen:inst5|present_state.wrong2                                            ; txt_state_gen:inst5|present_state.wrong2                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; done_trans:inst24|present_state.first_letter                                        ; done_trans:inst24|present_state.first_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; txt_state_gen:inst5|present_state.wrong4                                            ; txt_state_gen:inst5|present_state.wrong4                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; txt_state_gen:inst5|present_state.wrong1                                            ; txt_state_gen:inst5|present_state.wrong1                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                         ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                          ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                                                                       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                            ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                                                                         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[6]                       ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[6]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout_ready                      ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout_ready                                                                   ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; txt_state_gen:inst5|present_state.check0                                            ; txt_state_gen:inst5|present_state.check0                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; txt_state_gen:inst5|present_state.wrong8                                            ; txt_state_gen:inst5|present_state.wrong8                                                                                         ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                   ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                                                                ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                                                                    ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                             ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                                                                          ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.307      ;
; 0.174 ; pipe:inst11|d[1]                                                                    ; pipe:inst11|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.314      ;
; 0.174 ; pipe:inst15|d[1]                                                                    ; pipe:inst15|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.314      ;
; 0.174 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                            ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.314      ;
; 0.175 ; vgasync:inst|count_h[2]                                                             ; txt_state_gen:inst5|pospix_h[1]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.314      ;
; 0.175 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.LOW                                                                               ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.315      ;
; 0.176 ; vgasync:inst|count_v[2]                                                             ; txt_state_gen:inst5|pospix_v[1]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.315      ;
; 0.176 ; vgasync:inst|count_v[3]                                                             ; txt_state_gen:inst5|pospix_v[2]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.316      ;
; 0.176 ; done_trans:inst24|present_state.sixth_letter                                        ; done_trans:inst24|present_state.seventh_letter                                                                                   ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.316      ;
; 0.177 ; vgasync:inst|count_h[3]                                                             ; txt_state_gen:inst5|pospix_h[2]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.316      ;
; 0.177 ; vgasync:inst|count_v[1]                                                             ; txt_state_gen:inst5|pospix_v[0]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.316      ;
; 0.178 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|tcount[12]                      ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|tcount[12]                                                                   ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.317      ;
; 0.178 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                                                              ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.318      ;
; 0.178 ; done_trans:inst24|present_state.seventh_letter                                      ; done_trans:inst24|present_state.idle                                                                                             ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.318      ;
; 0.179 ; vgasync:inst|video                                                                  ; pipe:inst17|d[1]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.319      ;
; 0.179 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.test_eoc        ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count                                                  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.319      ;
; 0.181 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_rel                     ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                                                                   ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.320      ;
; 0.185 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[6]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[5]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.324      ;
; 0.185 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                                                              ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                                                              ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                                                              ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.325      ;
; 0.186 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[3]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[2]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.325      ;
; 0.186 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[4]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[3]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.325      ;
; 0.186 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                 ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H3                                                                              ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.326      ;
; 0.187 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[2]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[1]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.326      ;
; 0.188 ; done_trans:inst24|present_state.fifth_letter                                        ; done_trans:inst24|present_state.sixth_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.328      ;
; 0.188 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext_rel                 ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[8]                                                                                   ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.327      ;
; 0.190 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.update_out                                                     ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.329      ;
; 0.190 ; done_trans:inst24|counter[11]                                                       ; done_trans:inst24|counter[11]                                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.329      ;
; 0.193 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[7]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.332      ;
; 0.193 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled2                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[3]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.333      ;
; 0.194 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.break_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.333      ;
; 0.195 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|rxs                             ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait                                                     ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.334      ;
; 0.197 ; done_trans:inst24|present_state.idle                                                ; done_trans:inst24|present_state.first_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.337      ;
; 0.200 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[1]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.340      ;
; 0.201 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.write_din_data                                               ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.341      ;
; 0.204 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                                                                  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.344      ;
; 0.233 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                         ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.cnt_shift                                                                     ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.373      ;
; 0.234 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[9]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.374      ;
; 0.239 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                     ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_make                                                                    ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.378      ;
; 0.240 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_wait        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.start_chk                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.379      ;
; 0.241 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.stop_chk                                                       ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.380      ;
; 0.242 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_wait         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_chk                                                       ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.381      ;
; 0.244 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                           ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                                                                  ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.383      ;
; 0.244 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[0]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.384      ;
; 0.245 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[4]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[3]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.385      ;
; 0.246 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[7]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.386      ;
; 0.247 ; txt_state_gen:inst5|char_code[1]                                                    ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.219      ; 0.590      ;
; 0.247 ; pipe:inst17|d[1]                                                                    ; pipe:inst17|d[0]                                                                                                                 ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.387      ;
; 0.247 ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[2]                                   ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                                                                ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.387      ;
; 0.247 ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                      ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                                                                        ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.386      ;
; 0.248 ; vgasync:inst|count_v_int[3]                                                         ; vgasync:inst|sync_v                                                                                                              ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.388      ;
; 0.249 ; txt_state_gen:inst5|pospix_v[1]                                                     ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ; inst12       ; inst12      ; 0.000        ; 0.218      ; 0.591      ;
; 0.250 ; vgasync:inst|count_h[1]                                                             ; txt_state_gen:inst5|pospix_h[0]                                                                                                  ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.389      ;
; 0.250 ; done_trans:inst24|present_state.first_letter                                        ; done_trans:inst24|present_state.second_letter                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.390      ;
; 0.251 ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dcount[0]                     ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|present_state.shift_count                                                  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.391      ;
; 0.253 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[2]                       ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count                                                     ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.392      ;
; 0.253 ; done_trans:inst24|present_state.third_letter                                        ; done_trans:inst24|present_state.fourth_letter                                                                                    ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.393      ;
; 0.254 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[0]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.393      ;
; 0.254 ; done_trans:inst24|present_state.fourth_letter                                       ; done_trans:inst24|present_state.fifth_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.394      ;
; 0.256 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.data_count        ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dcount[1]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.395      ;
; 0.256 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled1                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[5]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.396      ;
; 0.260 ; uart_to_vga:inst6|reg6:u5|dout[3]                                                   ; uart_to_vga:inst6|reg6:u6|dout[3]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.399      ;
; 0.260 ; uart_pack:inst2|uart_complete:inst1|rise:inst1|sampled1                             ; uart_pack:inst2|uart_complete:inst1|transmitter:inst9|dint[3]                                                                    ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.400      ;
; 0.261 ; uart_to_vga:inst6|reg6:u3|dout[5]                                                   ; uart_to_vga:inst6|reg6:u4|dout[5]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.401      ;
; 0.261 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[5]                         ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dint[4]                                                                      ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.400      ;
; 0.261 ; done_trans:inst24|present_state.second_letter                                       ; done_trans:inst24|present_state.third_letter                                                                                     ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.401      ;
; 0.263 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout[7]                         ; uart_to_vga:inst6|reg6:u0|dout[3]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.402      ;
; 0.266 ; vgasync:inst|count_v_int[3]                                                         ; vgasync:inst|count_v[3]                                                                                                          ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.406      ;
; 0.266 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|dout[7]                         ; uart_to_vga:inst6|reg6:u0|dout[1]                                                                                                ; inst12       ; inst12      ; 0.000        ; 0.035      ; 0.405      ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst12'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.672 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check4       ; inst12       ; inst12      ; 1.000        ; -0.059     ; 1.600      ;
; -0.672 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong3       ; inst12       ; inst12      ; 1.000        ; -0.059     ; 1.600      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.idle           ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.done         ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.seventh_letter ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.sixth_letter   ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong9       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fifth_letter   ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fourth_letter  ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.third_letter   ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.second_letter  ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.first_letter   ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.505      ;
; -0.448 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check9       ; inst12       ; inst12      ; 1.000        ; -0.044     ; 1.391      ;
; -0.448 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong8       ; inst12       ; inst12      ; 1.000        ; -0.044     ; 1.391      ;
; -0.231 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.idle         ; inst12       ; inst12      ; 1.000        ; -0.038     ; 1.180      ;
; -0.215 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check6       ; inst12       ; inst12      ; 1.000        ; -0.039     ; 1.163      ;
; -0.215 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check5       ; inst12       ; inst12      ; 1.000        ; -0.039     ; 1.163      ;
; -0.215 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong5       ; inst12       ; inst12      ; 1.000        ; -0.039     ; 1.163      ;
; -0.215 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong4       ; inst12       ; inst12      ; 1.000        ; -0.039     ; 1.163      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[11]                  ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[2]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[3]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[1]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[0]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[8]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[10]                  ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[9]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[6]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[5]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[4]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.182 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[7]                   ; inst12       ; inst12      ; 1.000        ; -0.047     ; 1.122      ;
; -0.181 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check8       ; inst12       ; inst12      ; 1.000        ; -0.045     ; 1.123      ;
; -0.181 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong7       ; inst12       ; inst12      ; 1.000        ; -0.045     ; 1.123      ;
; -0.159 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check7       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check3       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong6       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong2       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 1.110      ;
; -0.152 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check0       ; inst12       ; inst12      ; 1.000        ; -0.035     ; 1.104      ;
; -0.152 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong0       ; inst12       ; inst12      ; 1.000        ; -0.035     ; 1.104      ;
; -0.007 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check1       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check2       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong1       ; inst12       ; inst12      ; 1.000        ; -0.036     ; 0.958      ;
+--------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst12'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.710 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check1       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.850      ;
; 0.710 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check2       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.850      ;
; 0.710 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong1       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.850      ;
; 0.834 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check0       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.974      ;
; 0.834 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong0       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.974      ;
; 0.835 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check7       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.975      ;
; 0.835 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check3       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.975      ;
; 0.835 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong6       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.975      ;
; 0.835 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong2       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 0.975      ;
; 0.859 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check8       ; inst12       ; inst12      ; 0.000        ; 0.027      ; 0.990      ;
; 0.859 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong7       ; inst12       ; inst12      ; 0.000        ; 0.027      ; 0.990      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[11]                  ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[2]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[3]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[1]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[0]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[8]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[10]                  ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[9]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[6]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[5]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[4]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.868 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|counter[7]                   ; inst12       ; inst12      ; 0.000        ; 0.024      ; 0.996      ;
; 0.889 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check6       ; inst12       ; inst12      ; 0.000        ; 0.033      ; 1.026      ;
; 0.889 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check5       ; inst12       ; inst12      ; 0.000        ; 0.033      ; 1.026      ;
; 0.889 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong5       ; inst12       ; inst12      ; 0.000        ; 0.033      ; 1.026      ;
; 0.889 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong4       ; inst12       ; inst12      ; 0.000        ; 0.033      ; 1.026      ;
; 0.891 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.idle         ; inst12       ; inst12      ; 0.000        ; 0.033      ; 1.028      ;
; 1.102 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check9       ; inst12       ; inst12      ; 0.000        ; 0.027      ; 1.233      ;
; 1.102 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong8       ; inst12       ; inst12      ; 0.000        ; 0.027      ; 1.233      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.idle           ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.done         ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.seventh_letter ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.sixth_letter   ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong9       ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fifth_letter   ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.fourth_letter  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.third_letter   ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.second_letter  ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.163 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; done_trans:inst24|present_state.first_letter   ; inst12       ; inst12      ; 0.000        ; 0.036      ; 1.303      ;
; 1.259 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.check4       ; inst12       ; inst12      ; 0.000        ; 0.032      ; 1.395      ;
; 1.259 ; uart_pack:inst2|uart_complete:inst1|receiver:inst10|present_state.tell_out ; txt_state_gen:inst5|present_state.wrong3       ; inst12       ; inst12      ; 0.000        ; 0.032      ; 1.395      ;
+-------+----------------------------------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inst12      ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inst12      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst12|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i ;
; 0.643  ; 0.859        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inst12      ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst12|clk  ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst12'                                                                                                                                                           ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; chr_state_gen8:inst10|lpm_rom:r1|altrom:srom|altsyncram:rom_block|altsyncram_gb01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[10]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[11]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[8]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|counter[9]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.fifth_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.first_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.fourth_letter                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.idle                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.second_letter                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.seventh_letter                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.sixth_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; done_trans:inst24|present_state.third_letter                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.H2L2                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.HIGH                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H2                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.L2H3                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|LPF:inst|present_state.LOW                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|count[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|dout[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.chk_data                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.cnt_shift                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.high_clk                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.idle                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.last_low                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.low_clk                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.start                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.tell_out                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|present_state.update_out                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|bitrec:inst4|shift_reg[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|dout[8]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.idle                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_break                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.new_make                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_ext_rel                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_nor                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.sample_rel                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_ext_rel                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|kbd:inst|byterec:inst23|present_state.wait_rel                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[3]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[4]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[5]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[6]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; kbd_pack:inst4|reg8:inst1|dout[7]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst11|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst11|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst15|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst15|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst17|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst17|d[1]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; pipe:inst18|d[0]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|char_code[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; inst12 ; Rise       ; txt_state_gen:inst5|pospix_h[0]                                                                                                  ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KBD_CLK   ; inst12     ; 1.417 ; 2.063 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; 1.850 ; 2.557 ; Rise       ; inst12          ;
; read_dout ; inst12     ; 1.335 ; 1.966 ; Rise       ; inst12          ;
; rx        ; inst12     ; 1.587 ; 2.245 ; Rise       ; inst12          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KBD_CLK   ; inst12     ; -1.176 ; -1.789 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; -1.166 ; -1.808 ; Rise       ; inst12          ;
; read_dout ; inst12     ; -1.105 ; -1.721 ; Rise       ; inst12          ;
; rx        ; inst12     ; -1.354 ; -2.002 ; Rise       ; inst12          ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; BLUE[*]    ; inst12     ; 6.558 ; 6.819 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 6.411 ; 6.655 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 6.411 ; 6.655 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 6.411 ; 6.655 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 6.558 ; 6.819 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 6.091 ; 6.290 ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 6.091 ; 6.290 ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 5.885 ; 6.061 ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 6.069 ; 6.262 ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 6.081 ; 6.280 ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 5.572 ; 5.629 ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 5.487 ; 5.424 ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 5.424 ; 5.482 ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 5.524 ; 5.533 ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 5.564 ; 5.614 ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 5.290 ; 5.291 ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 5.572 ; 5.629 ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 5.519 ; 5.543 ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 4.894 ; 4.963 ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 4.729 ; 4.669 ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 4.723 ; 4.724 ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 4.753 ; 4.840 ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 4.742 ; 4.790 ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 4.827 ; 4.872 ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 4.745 ; 4.915 ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 4.894 ; 4.963 ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 4.683 ; 4.727 ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 4.683 ; 4.580 ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 4.482 ; 4.727 ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 4.304 ; 4.521 ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 4.407 ; 4.500 ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 4.405 ; 4.345 ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 4.388 ; 4.466 ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 4.390 ; 4.475 ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 4.635 ; 4.689 ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 4.537 ; 4.521 ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 4.385 ; 4.591 ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 4.406 ; 4.633 ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 4.489 ; 4.499 ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 4.484 ; 4.334 ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 4.635 ; 4.689 ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 4.323 ; 4.379 ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 3.455 ; 3.546 ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 6.493 ; 6.748 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 6.317 ; 6.552 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 6.050 ; 6.254 ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 6.315 ; 6.544 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 6.493 ; 6.748 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 3.494 ; 3.565 ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 3.105 ; 3.172 ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 5.812 ; 6.208 ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 4.818 ; 5.119 ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 5.812 ; 5.950 ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 5.808 ; 6.208 ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 4.361 ; 4.557 ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 5.269 ; 5.478 ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 4.495 ; 4.711 ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 5.474 ; 5.791 ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 4.309 ; 4.489 ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 3.964 ; 3.842 ; Rise       ; inst12          ;
; tx         ; inst12     ; 4.694 ; 4.463 ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 4.068 ; 3.911 ; Rise       ; inst12          ;
; write      ; inst12     ; 3.641 ; 3.542 ; Rise       ; inst12          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; BLUE[*]    ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 4.273 ; 4.400 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 3.912 ; 3.979 ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 4.111 ; 4.199 ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 3.912 ; 3.979 ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 4.088 ; 4.172 ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 4.101 ; 4.189 ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 4.051 ; 4.004 ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 4.184 ; 4.120 ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 4.136 ; 4.188 ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 4.367 ; 4.294 ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 4.247 ; 4.318 ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 4.051 ; 4.004 ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 4.262 ; 4.349 ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 4.201 ; 4.264 ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 3.988 ; 3.956 ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 4.021 ; 3.956 ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 3.988 ; 4.041 ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 4.084 ; 4.116 ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 4.009 ; 4.074 ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 4.084 ; 4.191 ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 4.119 ; 4.253 ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 4.195 ; 4.254 ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 3.776 ; 3.863 ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 4.038 ; 3.975 ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 3.983 ; 4.097 ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 3.846 ; 3.887 ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 3.785 ; 3.876 ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 3.776 ; 3.895 ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 3.776 ; 3.905 ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 3.782 ; 3.863 ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 3.755 ; 3.769 ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 3.964 ; 3.907 ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 3.925 ; 3.985 ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 4.030 ; 3.991 ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 3.844 ; 3.879 ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 3.837 ; 3.922 ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 3.994 ; 4.060 ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 3.755 ; 3.769 ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 3.369 ; 3.456 ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 4.140 ; 4.149 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 4.397 ; 4.436 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 4.140 ; 4.149 ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 4.395 ; 4.428 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 4.566 ; 4.625 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 3.407 ; 3.474 ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 3.026 ; 3.090 ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 3.505 ; 3.589 ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 3.505 ; 3.589 ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 3.892 ; 3.994 ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 4.432 ; 4.657 ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 3.703 ; 3.790 ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 3.888 ; 4.001 ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 4.009 ; 4.147 ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 4.084 ; 4.199 ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 3.961 ; 4.084 ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 3.859 ; 3.742 ; Rise       ; inst12          ;
; tx         ; inst12     ; 4.560 ; 4.338 ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 3.958 ; 3.808 ; Rise       ; inst12          ;
; write      ; inst12     ; 3.542 ; 3.447 ; Rise       ; inst12          ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; out_sel    ; out[0]      ; 4.821 ; 4.892 ; 5.493 ; 5.584 ;
; out_sel    ; out[1]      ; 5.225 ; 5.315 ; 5.896 ; 6.006 ;
; out_sel    ; out[2]      ; 5.746 ; 5.992 ; 6.448 ; 6.641 ;
; out_sel    ; out[3]      ; 5.028 ; 5.135 ; 5.728 ; 5.782 ;
; out_sel    ; out[4]      ; 5.217 ; 5.319 ; 5.891 ; 6.013 ;
; out_sel    ; out[5]      ; 5.339 ; 5.457 ; 5.995 ; 6.159 ;
; out_sel    ; out[6]      ; 5.259 ; 5.374 ; 5.919 ; 6.027 ;
; out_sel    ; out[7]      ; 5.288 ; 5.391 ; 5.944 ; 6.093 ;
; sel        ; HEX0S[0]    ; 5.417 ; 5.398 ; 6.023 ; 6.004 ;
; sel        ; HEX0S[1]    ; 5.256 ; 5.446 ; 5.925 ; 6.052 ;
; sel        ; HEX0S[2]    ; 5.361 ; 5.571 ; 6.030 ; 6.177 ;
; sel        ; HEX0S[3]    ; 5.518 ; 5.595 ; 6.124 ; 6.201 ;
; sel        ; HEX0S[4]    ; 5.314 ; 5.112 ; 5.920 ; 5.781 ;
; sel        ; HEX0S[5]    ; 5.548 ; 5.613 ; 6.154 ; 6.219 ;
; sel        ; HEX0S[6]    ; 5.458 ; 5.526 ; 6.064 ; 6.132 ;
; sel        ; HEX1S[0]    ; 5.298 ; 5.238 ; 5.973 ; 5.913 ;
; sel        ; HEX1S[1]    ; 5.292 ; 5.293 ; 5.967 ; 5.968 ;
; sel        ; HEX1S[2]    ; 5.322 ; 5.409 ; 5.997 ; 6.084 ;
; sel        ; HEX1S[3]    ; 5.311 ; 5.359 ; 5.986 ; 6.034 ;
; sel        ; HEX1S[4]    ; 5.396 ; 5.441 ; 6.071 ; 6.116 ;
; sel        ; HEX1S[5]    ; 5.330 ; 5.484 ; 5.987 ; 6.159 ;
; sel        ; HEX1S[6]    ; 5.564 ; 5.612 ; 6.126 ; 6.207 ;
; sel        ; out[0]      ; 5.283 ; 5.493 ; 5.952 ; 6.099 ;
; sel        ; out[1]      ; 5.557 ; 5.740 ; 6.189 ; 6.365 ;
; sel        ; out[2]      ; 6.220 ; 6.522 ; 6.853 ; 7.148 ;
; sel        ; out[3]      ;       ; 4.994 ; 5.560 ;       ;
; sel        ; out[4]      ; 5.664 ; 5.824 ; 6.281 ; 6.502 ;
; sel        ; out[5]      ;       ; 5.478 ; 5.997 ;       ;
; sel        ; out[6]      ; 6.155 ; 6.360 ; 6.812 ; 7.035 ;
; sel        ; out[7]      ;       ; 5.411 ; 5.946 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; out_sel    ; out[0]      ; 4.692 ; 4.758 ; 5.345 ; 5.435 ;
; out_sel    ; out[1]      ; 5.080 ; 5.164 ; 5.732 ; 5.840 ;
; out_sel    ; out[2]      ; 5.601 ; 5.831 ; 6.286 ; 6.480 ;
; out_sel    ; out[3]      ; 4.871 ; 5.000 ; 5.586 ; 5.617 ;
; out_sel    ; out[4]      ; 5.073 ; 5.168 ; 5.728 ; 5.847 ;
; out_sel    ; out[5]      ; 5.170 ; 5.311 ; 5.843 ; 5.981 ;
; out_sel    ; out[6]      ; 5.120 ; 5.231 ; 5.771 ; 5.875 ;
; out_sel    ; out[7]      ; 5.122 ; 5.248 ; 5.795 ; 5.918 ;
; sel        ; HEX0S[0]    ; 4.939 ; 4.880 ; 5.564 ; 5.505 ;
; sel        ; HEX0S[1]    ; 4.882 ; 4.929 ; 5.507 ; 5.554 ;
; sel        ; HEX0S[2]    ; 4.987 ; 5.042 ; 5.612 ; 5.667 ;
; sel        ; HEX0S[3]    ; 5.009 ; 5.075 ; 5.634 ; 5.700 ;
; sel        ; HEX0S[4]    ; 4.798 ; 4.755 ; 5.423 ; 5.380 ;
; sel        ; HEX0S[5]    ; 5.024 ; 5.186 ; 5.649 ; 5.780 ;
; sel        ; HEX0S[6]    ; 4.958 ; 5.016 ; 5.583 ; 5.641 ;
; sel        ; HEX1S[0]    ; 4.797 ; 4.742 ; 5.413 ; 5.358 ;
; sel        ; HEX1S[1]    ; 4.772 ; 4.864 ; 5.388 ; 5.519 ;
; sel        ; HEX1S[2]    ; 4.840 ; 4.939 ; 5.456 ; 5.594 ;
; sel        ; HEX1S[3]    ; 4.803 ; 4.860 ; 5.419 ; 5.476 ;
; sel        ; HEX1S[4]    ; 4.921 ; 4.938 ; 5.576 ; 5.554 ;
; sel        ; HEX1S[5]    ; 4.904 ; 4.965 ; 5.520 ; 5.581 ;
; sel        ; HEX1S[6]    ; 5.034 ; 5.097 ; 5.650 ; 5.713 ;
; sel        ; out[0]      ; 5.121 ; 5.313 ; 5.774 ; 5.922 ;
; sel        ; out[1]      ; 5.403 ; 5.580 ; 6.027 ; 6.197 ;
; sel        ; out[2]      ; 6.046 ; 6.335 ; 6.671 ; 6.953 ;
; sel        ; out[3]      ;       ; 4.864 ; 5.424 ;       ;
; sel        ; out[4]      ; 5.499 ; 5.661 ; 6.115 ; 6.316 ;
; sel        ; out[5]      ;       ; 5.329 ; 5.843 ;       ;
; sel        ; out[6]      ; 5.937 ; 6.132 ; 6.591 ; 6.786 ;
; sel        ; out[7]      ;       ; 5.265 ; 5.794 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.222   ; -0.091 ; -1.774   ; 0.710   ; -3.000              ;
;  clk             ; 0.105    ; -0.091 ; N/A      ; N/A     ; -3.000              ;
;  inst12          ; -5.222   ; 0.145  ; -1.774   ; 0.710   ; -2.174              ;
; Design-wide TNS  ; -511.332 ; -0.091 ; -51.554  ; 0.0     ; -313.174            ;
;  clk             ; 0.000    ; -0.091 ; N/A      ; N/A     ; -4.044              ;
;  inst12          ; -511.332 ; 0.000  ; -51.554  ; 0.000   ; -309.174            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KBD_CLK   ; inst12     ; 2.484 ; 2.976 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; 3.336 ; 3.853 ; Rise       ; inst12          ;
; read_dout ; inst12     ; 2.370 ; 2.801 ; Rise       ; inst12          ;
; rx        ; inst12     ; 2.815 ; 3.332 ; Rise       ; inst12          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KBD_CLK   ; inst12     ; -1.176 ; -1.789 ; Rise       ; inst12          ;
; KBD_DAT   ; inst12     ; -1.166 ; -1.808 ; Rise       ; inst12          ;
; read_dout ; inst12     ; -1.105 ; -1.721 ; Rise       ; inst12          ;
; rx        ; inst12     ; -1.354 ; -2.002 ; Rise       ; inst12          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; BLUE[*]    ; inst12     ; 11.593 ; 11.613 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 11.339 ; 11.359 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 11.339 ; 11.359 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 11.339 ; 11.359 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 11.593 ; 11.613 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 10.769 ; 10.809 ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 10.769 ; 10.809 ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 10.447 ; 10.464 ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 10.742 ; 10.777 ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 10.759 ; 10.799 ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 9.482  ; 9.426  ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 9.207  ; 9.233  ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 9.219  ; 9.186  ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 9.370  ; 9.357  ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 9.482  ; 9.423  ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 8.981  ; 8.981  ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 9.481  ; 9.426  ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 9.391  ; 9.329  ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 8.264  ; 8.201  ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 7.790  ; 7.842  ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 7.954  ; 7.825  ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 8.048  ; 8.055  ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 7.991  ; 7.939  ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 8.124  ; 8.070  ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 8.014  ; 8.132  ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 8.264  ; 8.201  ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 7.692  ; 7.715  ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 7.692  ; 7.715  ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 7.651  ; 7.697  ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 7.383  ; 7.417  ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 7.425  ; 7.383  ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 7.415  ; 7.299  ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 7.366  ; 7.345  ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 7.373  ; 7.349  ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 7.776  ; 7.703  ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 7.432  ; 7.561  ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 7.523  ; 7.562  ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 7.575  ; 7.607  ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 7.445  ; 7.400  ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 7.460  ; 7.328  ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 7.776  ; 7.703  ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 7.170  ; 7.166  ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 5.767  ; 5.809  ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 11.496 ; 11.504 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 11.209 ; 11.213 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 10.740 ; 10.762 ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 11.211 ; 11.225 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 11.496 ; 11.504 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 5.782  ; 5.808  ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 5.199  ; 5.208  ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 9.904  ; 9.967  ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 8.244  ; 8.352  ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 9.904  ; 9.835  ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 9.703  ; 9.967  ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 7.405  ; 7.464  ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 8.988  ; 9.007  ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 7.604  ; 7.655  ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 9.334  ; 9.458  ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 7.139  ; 7.253  ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 6.415  ; 6.389  ; Rise       ; inst12          ;
; tx         ; inst12     ; 7.492  ; 7.326  ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 6.572  ; 6.507  ; Rise       ; inst12          ;
; write      ; inst12     ; 5.981  ; 5.958  ; Rise       ; inst12          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; BLUE[*]    ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[0]   ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[1]   ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[2]   ; inst12     ; 4.132 ; 4.242 ; Rise       ; inst12          ;
;  BLUE[3]   ; inst12     ; 4.273 ; 4.400 ; Rise       ; inst12          ;
; GREEN[*]   ; inst12     ; 3.912 ; 3.979 ; Rise       ; inst12          ;
;  GREEN[0]  ; inst12     ; 4.111 ; 4.199 ; Rise       ; inst12          ;
;  GREEN[1]  ; inst12     ; 3.912 ; 3.979 ; Rise       ; inst12          ;
;  GREEN[2]  ; inst12     ; 4.088 ; 4.172 ; Rise       ; inst12          ;
;  GREEN[3]  ; inst12     ; 4.101 ; 4.189 ; Rise       ; inst12          ;
; HEX0S[*]   ; inst12     ; 4.051 ; 4.004 ; Rise       ; inst12          ;
;  HEX0S[0]  ; inst12     ; 4.184 ; 4.120 ; Rise       ; inst12          ;
;  HEX0S[1]  ; inst12     ; 4.136 ; 4.188 ; Rise       ; inst12          ;
;  HEX0S[2]  ; inst12     ; 4.367 ; 4.294 ; Rise       ; inst12          ;
;  HEX0S[3]  ; inst12     ; 4.247 ; 4.318 ; Rise       ; inst12          ;
;  HEX0S[4]  ; inst12     ; 4.051 ; 4.004 ; Rise       ; inst12          ;
;  HEX0S[5]  ; inst12     ; 4.262 ; 4.349 ; Rise       ; inst12          ;
;  HEX0S[6]  ; inst12     ; 4.201 ; 4.264 ; Rise       ; inst12          ;
; HEX1S[*]   ; inst12     ; 3.988 ; 3.956 ; Rise       ; inst12          ;
;  HEX1S[0]  ; inst12     ; 4.021 ; 3.956 ; Rise       ; inst12          ;
;  HEX1S[1]  ; inst12     ; 3.988 ; 4.041 ; Rise       ; inst12          ;
;  HEX1S[2]  ; inst12     ; 4.084 ; 4.116 ; Rise       ; inst12          ;
;  HEX1S[3]  ; inst12     ; 4.009 ; 4.074 ; Rise       ; inst12          ;
;  HEX1S[4]  ; inst12     ; 4.084 ; 4.191 ; Rise       ; inst12          ;
;  HEX1S[5]  ; inst12     ; 4.119 ; 4.253 ; Rise       ; inst12          ;
;  HEX1S[6]  ; inst12     ; 4.195 ; 4.254 ; Rise       ; inst12          ;
; HEX2S[*]   ; inst12     ; 3.776 ; 3.863 ; Rise       ; inst12          ;
;  HEX2S[0]  ; inst12     ; 4.038 ; 3.975 ; Rise       ; inst12          ;
;  HEX2S[1]  ; inst12     ; 3.983 ; 4.097 ; Rise       ; inst12          ;
;  HEX2S[2]  ; inst12     ; 3.846 ; 3.887 ; Rise       ; inst12          ;
;  HEX2S[3]  ; inst12     ; 3.785 ; 3.876 ; Rise       ; inst12          ;
;  HEX2S[4]  ; inst12     ; 3.776 ; 3.895 ; Rise       ; inst12          ;
;  HEX2S[5]  ; inst12     ; 3.776 ; 3.905 ; Rise       ; inst12          ;
;  HEX2S[6]  ; inst12     ; 3.782 ; 3.863 ; Rise       ; inst12          ;
; HEX3S[*]   ; inst12     ; 3.755 ; 3.769 ; Rise       ; inst12          ;
;  HEX3S[0]  ; inst12     ; 3.964 ; 3.907 ; Rise       ; inst12          ;
;  HEX3S[1]  ; inst12     ; 3.925 ; 3.985 ; Rise       ; inst12          ;
;  HEX3S[2]  ; inst12     ; 4.030 ; 3.991 ; Rise       ; inst12          ;
;  HEX3S[3]  ; inst12     ; 3.844 ; 3.879 ; Rise       ; inst12          ;
;  HEX3S[4]  ; inst12     ; 3.837 ; 3.922 ; Rise       ; inst12          ;
;  HEX3S[5]  ; inst12     ; 3.994 ; 4.060 ; Rise       ; inst12          ;
;  HEX3S[6]  ; inst12     ; 3.755 ; 3.769 ; Rise       ; inst12          ;
; HORZ_SYNC  ; inst12     ; 3.369 ; 3.456 ; Rise       ; inst12          ;
; RED[*]     ; inst12     ; 4.140 ; 4.149 ; Rise       ; inst12          ;
;  RED[0]    ; inst12     ; 4.397 ; 4.436 ; Rise       ; inst12          ;
;  RED[1]    ; inst12     ; 4.140 ; 4.149 ; Rise       ; inst12          ;
;  RED[2]    ; inst12     ; 4.395 ; 4.428 ; Rise       ; inst12          ;
;  RED[3]    ; inst12     ; 4.566 ; 4.625 ; Rise       ; inst12          ;
; VERT_SYNC  ; inst12     ; 3.407 ; 3.474 ; Rise       ; inst12          ;
; dout_ready ; inst12     ; 3.026 ; 3.090 ; Rise       ; inst12          ;
; out[*]     ; inst12     ; 3.505 ; 3.589 ; Rise       ; inst12          ;
;  out[0]    ; inst12     ; 3.505 ; 3.589 ; Rise       ; inst12          ;
;  out[1]    ; inst12     ; 3.892 ; 3.994 ; Rise       ; inst12          ;
;  out[2]    ; inst12     ; 4.432 ; 4.657 ; Rise       ; inst12          ;
;  out[3]    ; inst12     ; 3.703 ; 3.790 ; Rise       ; inst12          ;
;  out[4]    ; inst12     ; 3.888 ; 4.001 ; Rise       ; inst12          ;
;  out[5]    ; inst12     ; 4.009 ; 4.147 ; Rise       ; inst12          ;
;  out[6]    ; inst12     ; 4.084 ; 4.199 ; Rise       ; inst12          ;
;  out[7]    ; inst12     ; 3.961 ; 4.084 ; Rise       ; inst12          ;
; rx_ready   ; inst12     ; 3.859 ; 3.742 ; Rise       ; inst12          ;
; tx         ; inst12     ; 4.560 ; 4.338 ; Rise       ; inst12          ;
; tx_ready   ; inst12     ; 3.958 ; 3.808 ; Rise       ; inst12          ;
; write      ; inst12     ; 3.542 ; 3.447 ; Rise       ; inst12          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; out_sel    ; out[0]      ; 8.097  ; 8.105  ; 8.607  ; 8.658  ;
; out_sel    ; out[1]      ; 8.830  ; 8.777  ; 9.340  ; 9.330  ;
; out_sel    ; out[2]      ; 9.505  ; 9.679  ; 10.064 ; 10.151 ;
; out_sel    ; out[3]      ; 8.476  ; 8.503  ; 9.033  ; 8.973  ;
; out_sel    ; out[4]      ; 8.784  ; 8.799  ; 9.297  ; 9.355  ;
; out_sel    ; out[5]      ; 9.002  ; 8.993  ; 9.485  ; 9.557  ;
; out_sel    ; out[6]      ; 8.861  ; 8.826  ; 9.360  ; 9.316  ;
; out_sel    ; out[7]      ; 8.818  ; 8.863  ; 9.303  ; 9.429  ;
; sel        ; HEX0S[0]    ; 9.070  ; 9.178  ; 9.607  ; 9.620  ;
; sel        ; HEX0S[1]    ; 9.074  ; 9.128  ; 9.617  ; 9.570  ;
; sel        ; HEX0S[2]    ; 9.248  ; 9.320  ; 9.791  ; 9.762  ;
; sel        ; HEX0S[3]    ; 9.398  ; 9.347  ; 9.867  ; 9.789  ;
; sel        ; HEX0S[4]    ; 8.934  ; 8.827  ; 9.376  ; 9.370  ;
; sel        ; HEX0S[5]    ; 9.432  ; 9.327  ; 9.874  ; 9.827  ;
; sel        ; HEX0S[6]    ; 9.298  ; 9.250  ; 9.767  ; 9.692  ;
; sel        ; HEX1S[0]    ; 8.847  ; 8.899  ; 9.370  ; 9.422  ;
; sel        ; HEX1S[1]    ; 9.011  ; 8.947  ; 9.534  ; 9.442  ;
; sel        ; HEX1S[2]    ; 9.126  ; 9.112  ; 9.628  ; 9.635  ;
; sel        ; HEX1S[3]    ; 9.048  ; 8.996  ; 9.571  ; 9.519  ;
; sel        ; HEX1S[4]    ; 9.181  ; 9.127  ; 9.704  ; 9.650  ;
; sel        ; HEX1S[5]    ; 9.157  ; 9.189  ; 9.652  ; 9.712  ;
; sel        ; HEX1S[6]    ; 9.445  ; 9.365  ; 9.889  ; 9.872  ;
; sel        ; out[0]      ; 9.013  ; 9.106  ; 9.556  ; 9.548  ;
; sel        ; out[1]      ; 9.477  ; 9.461  ; 9.968  ; 9.943  ;
; sel        ; out[2]      ; 10.385 ; 10.550 ; 10.874 ; 11.030 ;
; sel        ; out[3]      ;        ; 8.280  ; 8.776  ;        ;
; sel        ; out[4]      ; 9.632  ; 9.637  ; 10.092 ; 10.200 ;
; sel        ; out[5]      ;        ; 9.061  ; 9.515  ;        ;
; sel        ; out[6]      ; 10.494 ; 10.515 ; 10.989 ; 11.038 ;
; sel        ; out[7]      ;        ; 8.932  ; 9.331  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; out_sel    ; out[0]      ; 4.692 ; 4.758 ; 5.345 ; 5.435 ;
; out_sel    ; out[1]      ; 5.080 ; 5.164 ; 5.732 ; 5.840 ;
; out_sel    ; out[2]      ; 5.601 ; 5.831 ; 6.286 ; 6.480 ;
; out_sel    ; out[3]      ; 4.871 ; 5.000 ; 5.586 ; 5.617 ;
; out_sel    ; out[4]      ; 5.073 ; 5.168 ; 5.728 ; 5.847 ;
; out_sel    ; out[5]      ; 5.170 ; 5.311 ; 5.843 ; 5.981 ;
; out_sel    ; out[6]      ; 5.120 ; 5.231 ; 5.771 ; 5.875 ;
; out_sel    ; out[7]      ; 5.122 ; 5.248 ; 5.795 ; 5.918 ;
; sel        ; HEX0S[0]    ; 4.939 ; 4.880 ; 5.564 ; 5.505 ;
; sel        ; HEX0S[1]    ; 4.882 ; 4.929 ; 5.507 ; 5.554 ;
; sel        ; HEX0S[2]    ; 4.987 ; 5.042 ; 5.612 ; 5.667 ;
; sel        ; HEX0S[3]    ; 5.009 ; 5.075 ; 5.634 ; 5.700 ;
; sel        ; HEX0S[4]    ; 4.798 ; 4.755 ; 5.423 ; 5.380 ;
; sel        ; HEX0S[5]    ; 5.024 ; 5.186 ; 5.649 ; 5.780 ;
; sel        ; HEX0S[6]    ; 4.958 ; 5.016 ; 5.583 ; 5.641 ;
; sel        ; HEX1S[0]    ; 4.797 ; 4.742 ; 5.413 ; 5.358 ;
; sel        ; HEX1S[1]    ; 4.772 ; 4.864 ; 5.388 ; 5.519 ;
; sel        ; HEX1S[2]    ; 4.840 ; 4.939 ; 5.456 ; 5.594 ;
; sel        ; HEX1S[3]    ; 4.803 ; 4.860 ; 5.419 ; 5.476 ;
; sel        ; HEX1S[4]    ; 4.921 ; 4.938 ; 5.576 ; 5.554 ;
; sel        ; HEX1S[5]    ; 4.904 ; 4.965 ; 5.520 ; 5.581 ;
; sel        ; HEX1S[6]    ; 5.034 ; 5.097 ; 5.650 ; 5.713 ;
; sel        ; out[0]      ; 5.121 ; 5.313 ; 5.774 ; 5.922 ;
; sel        ; out[1]      ; 5.403 ; 5.580 ; 6.027 ; 6.197 ;
; sel        ; out[2]      ; 6.046 ; 6.335 ; 6.671 ; 6.953 ;
; sel        ; out[3]      ;       ; 4.864 ; 5.424 ;       ;
; sel        ; out[4]      ; 5.499 ; 5.661 ; 6.115 ; 6.316 ;
; sel        ; out[5]      ;       ; 5.329 ; 5.843 ;       ;
; sel        ; out[6]      ; 5.937 ; 6.132 ; 6.591 ; 6.786 ;
; sel        ; out[7]      ;       ; 5.265 ; 5.794 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; HORZ_SYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; VERT_SYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; tx_ready      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rx_ready      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dout_ready    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; write         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BLUE[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BLUE[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BLUE[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BLUE[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GREEN[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GREEN[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GREEN[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GREEN[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX0S[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX0S[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX0S[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX0S[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX0S[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX0S[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX0S[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX1S[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX1S[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX1S[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX1S[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX1S[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX1S[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX1S[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX2S[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX2S[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX2S[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX2S[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX2S[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX2S[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX2S[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX3S[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX3S[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX3S[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX3S[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX3S[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX3S[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; HEX3S[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sel                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; out_sel                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetN                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read_dout               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KBD_DAT                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KBD_CLK                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HORZ_SYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; VERT_SYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; tx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; rx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; dout_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; write         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; BLUE[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; BLUE[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; BLUE[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; BLUE[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; GREEN[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; GREEN[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; GREEN[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; GREEN[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-009 s                 ; 3.41e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-009 s                ; 3.41e-009 s                ; Yes                       ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; RED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; RED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; RED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; RED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HORZ_SYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; VERT_SYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; tx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; rx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; dout_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; write         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; BLUE[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; BLUE[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; BLUE[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; BLUE[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; GREEN[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; GREEN[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; GREEN[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; GREEN[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; HEX0S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX0S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX1S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX2S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; HEX3S[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; RED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; RED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; RED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; RED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; inst12     ; clk      ; 1        ; 1        ; 0        ; 0        ;
; inst12     ; inst12   ; 7300     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; inst12     ; clk      ; 1        ; 1        ; 0        ; 0        ;
; inst12     ; inst12   ; 7300     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; inst12     ; inst12   ; 42       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; inst12     ; inst12   ; 42       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 335   ; 335  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 265   ; 265  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 08 22:28:26 2022
Info: Command: quartus_sta vhdl_type_game -c game_level
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'game_level.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name inst12 inst12
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -hold 0.030
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.222
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.222      -511.332 inst12 
    Info:     0.105         0.000 clk 
Info: Worst-case hold slack is -0.023
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.023        -0.023 clk 
    Info:     0.307         0.000 inst12 
Info: Worst-case recovery slack is -1.774
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.774       -51.554 inst12 
Info: Worst-case removal slack is 1.317
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.317         0.000 inst12 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000        -4.000 clk 
    Info:    -2.174      -309.174 inst12 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -hold 0.030
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.631
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.631      -429.385 inst12 
    Info:     0.199         0.000 clk 
Info: Worst-case hold slack is -0.091
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.091        -0.091 clk 
    Info:     0.290         0.000 inst12 
Info: Worst-case recovery slack is -1.492
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.492       -41.729 inst12 
Info: Worst-case removal slack is 1.188
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.188         0.000 inst12 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000        -4.000 clk 
    Info:    -2.174      -309.174 inst12 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {inst12}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {inst12}] -fall_to [get_clocks {clk}] -hold 0.030
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.600
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.600      -182.147 inst12 
    Info:     0.301         0.000 clk 
Info: Worst-case hold slack is -0.072
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.072        -0.072 clk 
    Info:     0.145         0.000 inst12 
Info: Worst-case recovery slack is -0.672
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.672       -12.378 inst12 
Info: Worst-case removal slack is 0.710
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.710         0.000 inst12 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000        -4.044 clk 
    Info:    -1.000      -308.000 inst12 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 241 megabytes
    Info: Processing ended: Tue Nov 08 22:28:30 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


