41 2 0
38 1
22 19 73 133 53 0 \NUL
TA: Sina Messari
22 19 113 171 93 0 \NUL
Section: T-Th 1:00-3:00
22 18 52 210 32 0 \NUL
trwbarne@ucsc.edu 1330240
22 19 32 116 12 0 \NUL
Trevor Barnes
22 19 93 167 73 0 \NUL
Due: October 18, 2015
24 173 275 222 226 1 0 0
25 27 334 134 238
24 172 411 221 362 1 0 0
24 172 320 221 271 1 0 0
24 172 365 221 316 1 0 0
10 153 244 170 227 0 0
10 136 321 153 304 0 0
10 140 327 157 310 0 0
10 130 333 147 316 0 0
10 135 303 152 286 0 0
10 154 262 171 245 0 0
10 154 306 171 289 0 0
10 154 352 171 335 0 0
10 155 398 172 381 0 0
20 289 245 348 226 0
Input3
20 289 290 348 271 0
Input2
20 289 335 348 316 0
Input1
20 289 381 348 362 0
Input0
8 138 643 187 594 1 0
11 404 212 431 114 0 1
8 137 517 186 468 1 1
22 144 601 221 581 0 \NUL
Read/Write
22 144 674 201 654 0 \NUL
Address
22 143 475 181 455 0 \NUL
Clear
8 138 716 187 667 1 0
20 239 628 298 609 0
R/W
20 235 502 294 483 0
Clear
20 233 701 292 682 0
AddSel
11 744 498 771 400 0 1
19 648 522 707 503 0
Store0
19 642 504 701 485 0
Store1
19 636 486 695 467 0
Store2
19 630 468 689 449 0
Store3
22 343 108 521 88 0 \NUL
Currently Selected Number
22 18 221 158 201 0 \NUL
Choose Number 0-15
8 137 582 186 533 1 1
22 144 541 183 521 0 \NUL
Clock
20 237 567 296 548 0
Clock
11 860 746 887 648 0 1
19 764 770 823 751 0
10
19 532 760 591 741 0
00
19 758 752 817 733 0
11
19 526 742 585 723 0
01
19 752 734 811 715 0
12
19 514 724 573 705 0
02
19 746 716 805 697 0
13
19 508 706 567 687 0
03
11 622 736 649 638 0 1
22 598 622 669 602 0 \NUL
0 Register
22 836 632 911 612 0 \NUL
1 Register 
22 660 398 858 378 0 \NUL
Number in 4 Bit Storage Latch
1 161 235 131 306
1 144 312 131 312
1 173 280 145 312
1 174 235 162 235
1 149 318 173 325
1 131 318 148 318
1 138 324 131 324
1 173 371 139 324
1 143 294 131 294
1 162 253 144 294
1 174 253 163 253
1 162 297 163 253
1 162 343 163 297
1 163 389 163 343
1 173 298 163 297
1 173 343 163 343
1 173 389 164 389
1 290 235 219 235
1 290 280 218 280
1 290 325 218 325
1 290 371 218 371
1 219 235 405 178
1 218 280 405 184
1 218 325 405 190
1 218 371 405 196
1 184 618 240 618
1 183 492 236 492
1 184 691 234 691
1 686 458 745 464
1 692 476 745 470
1 698 494 745 476
1 704 512 745 482
1 183 557 238 557
1 802 706 861 712
1 808 724 861 718
1 814 742 861 724
1 820 760 861 730
1 564 696 623 702
1 570 714 623 708
1 582 732 623 714
1 588 750 623 720
38 2
22 19 73 133 53 0 \NUL
TA: Sina Messari
22 19 113 171 93 0 \NUL
Section: T-Th 1:00-3:00
22 18 52 210 32 0 \NUL
trwbarne@ucsc.edu 1330240
22 19 32 116 12 0 \NUL
Trevor Barnes
22 19 93 167 73 0 \NUL
Due: October 18, 2015
24 268 396 317 324 1 0 1
15 238 324 287 275
19 124 372 183 353 0
AddSel
19 166 342 225 323 0
Input0
5 178 384 227 335 0
3 226 372 275 323 0 0
19 201 463 260 444 0
Clear
5 255 475 304 426 0
20 316 354 375 335 0
00
24 239 674 288 602 1 0 1
15 209 603 258 554
3 182 647 231 598 0 0
19 108 647 167 628 0
AddSel
20 294 632 353 613 0
10
19 166 743 225 724 0
Clear
19 106 618 165 599 0
Input0
5 223 756 272 707 0
19 115 434 174 415 0
R/W
19 114 411 173 392 0
AddSel
5 168 423 217 374 0
22 140 262 305 242 0 \NUL
Stores Bit in 0th spot 2^0
22 412 264 578 244 0 \NUL
Stores Bit in 1st Spot 2^1
22 652 266 822 246 0 \NUL
Stores Bit in 2nd Spot 2^2
22 940 265 1107 245 0 \NUL
Stores Bit in 3rd Spot 2^3
22 1010 246 1075 226 0 \NUL
Column 3
22 731 246 796 226 0 \NUL
Column 2
22 468 245 533 225 0 \NUL
Column 1
22 196 243 261 223 0 \NUL
Column 0
22 5 428 108 408 0 \NUL
Registry Row 0
22 1 689 104 669 0 \NUL
Registry Row 1
19 116 458 175 439 0
Clock
3 221 439 270 390 1 0
19 123 695 182 676 0
R/W
19 122 672 181 653 0
AddSel
19 124 719 183 700 0
Clock
3 192 709 241 660 1 0
24 523 400 572 328 1 0 1
15 493 328 542 279
19 379 376 438 357 0
AddSel
19 421 346 480 327 0
Input1
5 433 388 482 339 0
3 481 376 530 327 0 0
19 456 467 515 448 0
Clear
5 510 479 559 430 0
20 571 358 630 339 0
01
19 370 438 429 419 0
R/W
19 369 415 428 396 0
AddSel
5 423 427 472 378 0
19 371 462 430 443 0
Clock
3 476 443 525 394 1 0
24 777 401 826 329 1 0 1
15 747 329 796 280
19 633 377 692 358 0
AddSel
19 675 347 734 328 0
Input2
5 687 389 736 340 0
3 735 377 784 328 0 0
19 710 468 769 449 0
Clear
5 764 480 813 431 0
20 825 359 884 340 0
02
19 624 439 683 420 0
R/W
19 623 416 682 397 0
AddSel
5 677 428 726 379 0
19 625 463 684 444 0
Clock
3 730 444 779 395 1 0
24 1046 405 1095 333 1 0 1
15 1016 333 1065 284
19 902 381 961 362 0
AddSel
19 944 351 1003 332 0
Input3
5 956 393 1005 344 0
3 1004 381 1053 332 0 0
19 979 472 1038 453 0
Clear
5 1033 484 1082 435 0
20 1094 363 1153 344 0
03
19 893 443 952 424 0
R/W
19 892 420 951 401 0
AddSel
5 946 432 995 383 0
19 894 467 953 448 0
Clock
3 999 448 1048 399 1 0
24 494 667 543 595 1 0 1
15 464 596 513 547
3 437 640 486 591 0 0
19 363 640 422 621 0
AddSel
20 549 625 608 606 0
11
19 421 736 480 717 0
Clear
19 361 611 420 592 0
Input1
5 478 749 527 700 0
19 378 688 437 669 0
R/W
19 377 665 436 646 0
AddSel
19 379 712 438 693 0
Clock
3 447 702 496 653 1 0
24 751 664 800 592 1 0 1
15 721 593 770 544
3 694 637 743 588 0 0
19 620 637 679 618 0
AddSel
20 806 621 865 602 0
12
19 678 733 737 714 0
Clear
19 618 608 677 589 0
Input2
5 735 746 784 697 0
19 635 685 694 666 0
R/W
19 634 662 693 643 0
AddSel
19 636 709 695 690 0
Clock
3 704 699 753 650 1 0
24 1006 662 1055 590 1 0 1
15 976 591 1025 542
3 949 635 998 586 0 0
19 875 635 934 616 0
AddSel
20 1061 620 1120 601 0
13
19 933 731 992 712 0
Clear
19 874 606 933 587 0
Input3
5 990 744 1039 695 0
19 890 683 949 664 0
R/W
19 889 660 948 641 0
AddSel
19 891 707 950 688 0
Clock
3 959 697 1008 648 1 0
1 284 299 282 326
1 180 362 179 359
1 222 332 227 333
1 224 359 227 361
1 272 347 269 344
1 257 453 256 450
1 301 450 282 392
1 314 344 317 344
1 253 604 255 578
1 228 622 240 622
1 164 637 183 636
1 285 622 295 622
1 162 608 183 608
1 269 731 253 670
1 222 733 224 731
1 170 401 169 398
1 214 398 222 400
1 171 424 222 414
1 172 448 222 428
1 267 414 269 362
1 179 685 193 684
1 180 709 193 698
1 178 662 193 670
1 238 684 240 640
1 539 303 537 330
1 435 366 434 363
1 477 336 482 337
1 479 363 482 365
1 527 351 524 348
1 512 457 511 454
1 556 454 537 396
1 569 348 572 348
1 425 405 424 402
1 469 402 477 404
1 426 428 477 418
1 427 452 477 432
1 522 418 524 366
1 793 304 791 331
1 689 367 688 364
1 731 337 736 338
1 733 364 736 366
1 781 352 778 349
1 766 458 765 455
1 810 455 791 397
1 823 349 826 349
1 679 406 678 403
1 723 403 731 405
1 680 429 731 419
1 681 453 731 433
1 776 419 778 367
1 1062 308 1060 335
1 958 371 957 368
1 1000 341 1005 342
1 1002 368 1005 370
1 1050 356 1047 353
1 1035 462 1034 459
1 1079 459 1060 401
1 1092 353 1095 353
1 948 410 947 407
1 992 407 1000 409
1 949 433 1000 423
1 950 457 1000 437
1 1045 423 1047 371
1 508 597 510 571
1 483 615 495 615
1 419 630 438 629
1 540 615 550 615
1 417 601 438 601
1 524 724 508 663
1 477 726 479 724
1 434 678 448 677
1 435 702 448 691
1 433 655 448 663
1 493 677 495 633
1 765 594 767 568
1 740 612 752 612
1 676 627 695 626
1 797 612 807 611
1 674 598 695 598
1 781 721 765 660
1 734 723 736 721
1 691 675 705 674
1 692 699 705 688
1 690 652 705 660
1 750 674 752 630
1 1020 592 1022 566
1 995 610 1007 610
1 931 625 950 624
1 1052 610 1062 610
1 930 596 950 596
1 1036 719 1020 658
1 989 721 991 719
1 946 673 960 672
1 947 697 960 686
1 945 650 960 658
1 1005 672 1007 628
38 3
22 19 73 133 53 0 \NUL
TA: Sina Messari
22 19 113 171 93 0 \NUL
Section: T-Th 1:00-3:00
22 18 52 210 32 0 \NUL
trwbarne@ucsc.edu 1330240
22 19 32 116 12 0 \NUL
Trevor Barnes
22 19 93 167 73 0 \NUL
Due: October 18, 2015
24 402 373 451 301 1 0 1
15 371 328 420 279
19 307 434 366 415 0
Clear
5 375 409 424 360 0
20 473 331 532 312 0
Store0
31 291 333 340 248 0 2
19 199 328 258 309 0
AddSel
19 222 280 281 261 0
10
19 222 299 281 280 0
00
19 74 381 133 362 0
R/W
19 154 353 213 334 0
Clock
5 155 396 204 347 0
3 222 382 271 333 0 0
24 923 368 972 296 1 0 1
15 892 323 941 274
19 835 433 894 414 0
Clear
5 896 404 945 355 0
20 994 326 1053 307 0
Store1
31 812 328 861 243 0 2
19 720 323 779 304 0
AddSel
19 743 275 802 256 0
11
19 743 294 802 275 0
01
19 596 379 655 360 0
R/W
19 676 351 735 332 0
Clock
5 677 394 726 345 0
3 744 380 793 331 0 0
24 399 598 448 526 1 0 1
15 368 553 417 504
19 299 692 358 673 0
Clear
5 372 634 421 585 0
20 470 556 529 537 0
Store2
31 288 558 337 473 0 2
19 196 553 255 534 0
AddSel
19 219 505 278 486 0
12
19 219 524 278 505 0
02
19 65 610 124 591 0
R/W
19 145 582 204 563 0
Clock
5 146 625 195 576 0
3 213 611 262 562 0 0
24 932 596 981 524 1 0 1
15 901 551 950 502
19 840 649 899 630 0
Clear
5 905 632 954 583 0
20 1003 554 1062 535 0
Store3
31 821 556 870 471 0 2
19 729 551 788 532 0
AddSel
19 752 503 811 484 0
13
19 752 522 811 503 0
03
19 601 608 660 589 0
R/W
19 681 580 740 561 0
Clock
5 682 623 731 574 0
3 749 609 798 560 0 0
14 234 663 283 614
14 757 664 806 615
14 243 431 292 382
14 765 424 814 375
22 296 220 330 200 0 \NUL
Bit 0
22 816 204 850 184 0 \NUL
Bit 1
22 286 750 320 730 0 \NUL
Bit 2
22 824 730 858 710 0 \NUL
Bit 3
22 91 281 210 261 0 \NUL
Chooses between
22 561 131 634 111 0 \NUL
4 Bit Latch
22 91 299 211 279 0 \NUL
Registry 0 or 1 bit
22 469 289 594 269 0 \NUL
Sends bit signal to
22 468 308 596 288 0 \NUL
seven segment led
22 58 408 231 388 0 \NUL
Checks if clock is pressed
22 99 428 195 408 0 \NUL
and R/W is off
1 417 303 416 303
1 416 369 421 384
1 474 321 448 321
1 278 270 292 287
1 278 289 292 293
1 255 318 292 317
1 130 371 156 371
1 201 371 223 371
1 210 343 223 343
1 268 357 403 339
1 337 287 403 321
1 938 298 937 298
1 937 364 942 379
1 995 316 969 316
1 799 265 813 282
1 799 284 813 288
1 776 313 813 312
1 652 369 678 369
1 723 369 745 369
1 732 341 745 341
1 790 355 924 334
1 858 282 924 316
1 414 528 413 528
1 413 594 418 609
1 471 546 445 546
1 275 495 289 512
1 275 514 289 518
1 252 543 289 542
1 121 600 147 600
1 192 600 214 600
1 201 572 214 572
1 259 586 400 564
1 334 512 400 546
1 947 526 946 526
1 946 592 951 607
1 1004 544 978 544
1 808 493 822 510
1 808 512 822 516
1 785 541 822 540
1 657 598 683 598
1 728 598 750 598
1 737 570 750 570
1 795 584 933 562
1 867 510 933 544
1 822 552 803 639
1 813 324 811 399
1 289 406 292 329
1 280 638 289 554
1 896 639 906 607
1 355 682 373 609
1 891 423 897 379
1 363 424 376 384
39 16777215
47 0
40 1 6 6
50 1200 1200
51 0 100
30
System
16
700
0
0
1
2
2
34
