# Projeto-InfraHW
Implementação em verilog de um processador multiciclo baseado na arquitetura MIPS


## Arquitetura

![image](https://user-images.githubusercontent.com/92769975/184413459-1f13eb0f-2da2-4ad2-9f60-bced7df85cdd.png)

## Componentes

### Recebidos:

1. ALU
2. Registrador de Deslocamento
3. Registrador de 32 bits
4. Registrador de Instruções
5. Banco de Registradores
6. Memória

### A implementar:

1. MUX
2. Sign Extend
3. Zero Extend
4. Shift Left 2
5. Bit/Half Management
6. Multiplicador
7. Divisor
8. Controle
