[基于design compiler中power compiler的低功耗设计方法 - 知乎](https://zhuanlan.zhihu.com/p/95913984)


[安装design compiler的教程\_21岁的彭于晏的博客-CSDN博客](https://blog.csdn.net/DO_NOT_LOVE_ME/article/details/105899207)


![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20230530171146.png)

#### db 文件generate
[在工艺库文件中，db文件是由lib文件转换而来的，因此您需要先有lib文件。db文件是一个二进制文件，包含了工艺库中所有单元的信息。如果您已经有了lib文件，可以使用以下命令将其转换为db文件：`dbMaker -technology <technology> -version <version> -liberty <liberty_file> -output <db_file>`。其中，`<technology>`是工艺名称，`<version>`是工艺版本，`<liberty_file>`是lib文件的路径，`<db_file>`是要生成的db文件的路径。](https://blog.csdn.net/qq_41019681/article/details/118465237) [1](https://blog.csdn.net/qq_41019681/article/details/118465237) [2](https://zhuanlan.zhihu.com/p/243485197)

[如果您没有lib文件，可以从EDA厂商或芯片制造商处获取。](https://blog.csdn.net/qq_41019681/article/details/118465237) [1](https://blog.csdn.net/qq_41019681/article/details/118465237) [2](https://zhuanlan.zhihu.com/p/243485197)

#### spice 网表获取
```bash
v2lvs -v zoom_out_syn.v -s0 gnd -s1 vcc -s tcbn28hpcplusbwp7t30p140hvt ll0a.spi -o outl.spi
```

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20230531092718.png)

[v2lvs命令将verilog网表转为spice网表使用举例 – 芯片版图](http://www.chiplayout.net/v2lvs-commands-to-verilog-netlist-spice-netlist-to-use-for-example.html)

