<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:03.293</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7044660</applicationNumber><claimCount>36</claimCount><examinerName> </examinerName><finalDisposal>등록결정(재심사후)</finalDisposal><inventionTitle>자체 검증을 수행하기 위해 내부 펌웨어를 사용하는 NAND 메모리에서의 데이터 보호</inventionTitle><inventionTitleEng>DATA PROTECTION IN NAND MEMORY USING INTERNAL FIRMWARE TO PERFORM SELF-VERIFICATION</inventionTitleEng><openDate>2023.08.01</openDate><openNumber>10-2023-0113692</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.12.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.12.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/26</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 NAND 메모리에 대한 데이터 보호의 방법을 제공한다. 방법은 프로그래밍 데이터에 따라 NAND 플래시 메모리 디바이스의 선택된 페이지를 프로그래밍하는 것을 포함할 수 있다. 선택된 페이지의 프로그래밍은 복수의 프로그래밍 동작 및 복수의 검증 동작을 포함할 수 있는데, 복수의 검증 동작 중의 검증 동작은, 프로그래밍 데이터에 따라 선택된 페이지의 프로그래밍된 메모리 셀이 임계 전압 레벨을 갖는지의 여부를 결정하기 위해, 복수의 프로그래밍 동작 중 대응하는 동작 이후 수행된다. 방법은 통과 결과를 반환하는 복수의 검증 동작 각각에 기초하여 선택된 페이지의 프로그래밍의 완료를 결정하는 것을 또한 포함할 수 있다. 방법은, 결정 이후, 프로그래밍 데이터에 따라 선택된 페이지에 저장되는 데이터를 자체 검증하기 위해 NAND 플래시 메모리 디바이스에 의해 선택된 페이지에 대한 판독 동작을 수행하는 것을 또한 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.27</internationOpenDate><internationOpenNumber>WO2023137647</internationOpenNumber><internationalApplicationDate>2022.01.20</internationalApplicationDate><internationalApplicationNumber>PCT/CN2022/072873</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법으로서,프로그래밍 데이터에 따라 상기 NAND 플래시 메모리 디바이스의 선택된 페이지를 프로그래밍하는 단계 — 상기 선택된 페이지는 워드 라인에 대응하는 복수의 메모리 셀을 포함하고, 상기 선택된 페이지의 상기 프로그래밍은: 복수의 프로그래밍 전압을 사용하는 복수의 프로그래밍 동작; 및 복수의 검증 동작 — 상기 복수의 검증 동작 중의 동작은, 상기 프로그래밍 데이터에 따라 상기 선택된 페이지의 프로그래밍된 메모리 셀이 임계 전압 레벨을 갖는지의 여부를 결정하기 위해, 상기 복수의 프로그래밍 동작 중 대응하는 동작 이후 수행됨 — 을 포함함 — ;통과 결과(pass result)를 반환하는 상기 복수의 검증 동작 각각에 기초하여 상기 선택된 페이지의 상기 프로그래밍의 완료를 결정하는 단계; 및상기 결정하는 단계 이후, 상기 프로그래밍 데이터에 따라 상기 선택된 페이지에 저장된 데이터를 자체 검증하기 위해 상기 NAND 플래시 메모리 디바이스에 의해 상기 선택된 페이지에 대한 판독 동작을 수행하는 단계를 포함하는, NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 메모리 셀 각각은 n 비트의 상기 프로그래밍 데이터를 저장하도록 구성되고;n은 1보다 더 큰 정수이고; 그리고상기 결정하는 단계는 상기 프로그래밍 데이터의 n 번째 비트를 상기 페이지에 프로그래밍하는 것에 추가로 기초하는, NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 결정하는 단계는 상기 프로그래밍 데이터의 최종 비트가 상기 페이지에 프로그래밍되었는지의 여부를 결정하는 단계를 포함하는,NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 판독 동작으로부터 결정되는 데이터 및 상기 프로그래밍 데이터를 비교하는 단계; 및실패 비트 카운트가 임계치 미만인 경우 통과 결과를 결정하거나 또는 상기 실패 비트 카운트가 임계치를 초과하는 경우 실패 결과(fail result)를 결정하는 단계를 더 포함하는,NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,실패 결과를 생성하는 상기 판독 동작에 기초하여 상기 프로그래밍 데이터에 따라 상기 NAND 플래시 메모리 디바이스의 다른 페이지를 프로그래밍하는 단계를 더 포함하여, 상기 선택된 페이지에 저장되는 상기 데이터의 손상이 방지되는, NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 NAND 플래시 메모리 디바이스에 의해, 상기 판독 동작의 상기 수행을 조정하기 위한 입력을 수신하는 단계를 더 포함하는, NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 판독 동작의 상기 수행을, 상기 입력에 의해 명시되는 상기 NAND 플래시 메모리 디바이스의 하나 이상의 영역으로 제한하는 단계를 더 포함하되, 상기 하나 이상의 명시된 영역은: 단일 레벨 셀(single-level cell; SLC)을 위해 사용되는 영역; 다중 레벨 셀(multi-level cell; MLC)을 위해 사용되는 영역; 트리플 레벨 셀(triple-level cell; TLC)을 위해 사용되는 영역; 쿼드 레벨 셀(quad-level cell; QLC)을 위해 사용되는 영역; 페이지; 블록; 및 평면중 적어도 하나를 포함하는, NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 판독 동작의 상기 수행 이후까지 미래의 프로그래밍 데이터의 캐싱을 지연시키는 단계를 더 포함하는, NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 캐싱의 사용을 검출하는 것을 더 포함하되, 상기 지연은 상기 캐싱의 사용의 상기 검출에 기초하는,NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 검증 동작 중 대응하는 동작 이후 상기 선택된 페이지의 프로그래밍된 메모리 셀 중의 메모리 셀을 마스킹하는 단계를 더 포함하는,NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 마스킹하는 단계는 상기 NAND 플래시 메모리 디바이스의 하나 이상의 비트 라인에 금지 전압을 인가하는 단계를 포함하는, NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,실패 결과를 생성하는 상기 판독 동작에 기초하여 상기 NAND 플래시 메모리 디바이스의 하나 이상의 영역을 마스킹하는 단계를 더 포함하는,NAND 플래시 메모리 디바이스에 대한 프로그래밍 방법.</claim></claimInfo><claimInfo><claim>13. NAND 플래시 메모리 디바이스로서,복수의 페이지 — 상기 복수의 페이지 각각은 워드 라인에 대응하는 복수의 메모리 셀을 포함함 — 를 포함하는 메모리 어레이; 및상기 워드 라인을 통해 상기 복수의 페이지에 커플링된 주변 회로(peripheral circuit)를 포함하되,상기 주변 회로는:프로그래밍 데이터에 따라 상기 NAND 플래시 메모리 디바이스의 선택된 페이지를 프로그래밍하고 — 상기 선택된 페이지의 상기 프로그래밍은: 복수의 프로그래밍 전압을 사용하는 복수의 프로그래밍 동작; 및 복수의 검증 동작 — 상기 복수의 검증 동작 중의 동작은, 상기 프로그래밍 데이터에 따라 상기 선택된 페이지의 프로그래밍된 메모리 셀이 임계 전압 레벨을 갖는지의 여부를 결정하기 위해, 상기 복수의 프로그래밍 동작 중 대응하는 동작 이후 수행됨 — 을 포함함 — ;통과 결과를 반환하는 상기 복수의 검증 동작 각각에 기초하여 상기 선택된 페이지의 상기 프로그래밍의 완료를 결정하며; 그리고상기 결정 이후, 상기 프로그래밍 데이터에 따라 상기 선택된 페이지에 저장되는 데이터를 자체 검증하기 위해 상기 NAND 플래시 메모리 디바이스에 의해 상기 선택된 페이지에 대한 판독 동작을 수행하도록 구성된,NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 복수의 메모리 셀 각각은 n 비트의 상기 프로그래밍 데이터를 저장하도록 구성되고;n은 1보다 더 큰 정수이고; 그리고상기 결정은 상기 프로그래밍 데이터의 n 번째 비트를 상기 선택된 페이지에 프로그래밍하는 것에 추가로 기초하는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 결정은 상기 프로그래밍 데이터의 최종 비트가 상기 선택된 페이지에 프로그래밍되었는지의 여부를 결정하는 것을 포함하는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,상기 판독 동작은:상기 판독 동작으로부터 결정되는 데이터 및 상기 프로그래밍 데이터를 비교하는 것; 및실패 비트 카운트가 임계치 미만인 경우 통과 결과를 결정하거나 또는 상기 실패 비트 카운트가 임계치를 초과하는 경우 실패 결과를 결정하는 것을 포함하는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서,상기 주변 회로는 실패 결과를 생성하는 상기 판독 동작에 기초하여 상기 프로그래밍 데이터에 따라 상기 NAND 플래시 메모리 디바이스의 다른 페이지를 프로그래밍하도록 또한 구성되어, 상기 선택된 페이지에 저장되는 상기 데이터의 손상이 방지되는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>18. 제13항에 있어서,상기 NAND 플래시 메모리 디바이스는 상기 판독 동작의 상기 수행을 조정하기 위한 입력을 수신하도록 구성되는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 NAND 플래시 메모리 디바이스는, 상기 판독 동작의 상기 수행을, 상기 입력에 의해 명시되는 상기 NAND 플래시 메모리 디바이스의 하나 이상의 영역으로 제한하도록 또한 구성되고, 상기 하나 이상의 명시된 영역은: 단일 레벨 셀(SLC)을 위해 사용되는 영역; 다중 레벨 셀(MLC)을 위해 사용되는 영역; 트리플 레벨 셀(TLC)을 위해 사용되는 영역; 쿼드 레벨 셀(QLC)을 위해 사용되는 영역; 페이지; 블록; 및 평면적어도 하나를 포함하는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제13항에 있어서,상기 NAND 플래시 메모리 디바이스는 상기 판독 동작의 상기 수행 이후까지 미래의 프로그래밍 데이터의 캐싱을 지연시키도록 구성되는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 NAND 플래시 메모리 디바이스는 상기 캐싱의 사용을 검출하도록 또한 구성되되, 상기 지연은 상기 캐싱의 사용의 상기 검출에 기초하는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>22. 제13항에 있어서,상기 NAND 플래시 메모리 디바이스는 상기 검증 동작 중 대응하는 동작 이후 상기 선택된 페이지의 프로그래밍된 메모리 셀 중의 메모리 셀을 마스킹하도록 구성되는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 마스킹은 상기 NAND 플래시 메모리 디바이스의 하나 이상의 비트 라인에 금지 전압을 인가하는 것을 포함하는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>24. 제13항에 있어서,상기 NAND 플래시 메모리 디바이스는 실패 결과를 생성하는 상기 판독 동작에 기초하여 상기 NAND 플래시 메모리 디바이스의 하나 이상의 영역을 마스킹하도록 구성되는, NAND 플래시 메모리 디바이스.</claim></claimInfo><claimInfo><claim>25. 메모리 시스템으로서,데이터를 저장하도록 구성되는 NAND 플래시 메모리 디바이스를 포함하되, 상기 NAND 플래시 메모리 디바이스는:복수의 페이지 — 상기 복수의 페이지 각각은 워드 라인에 대응하는 복수의 메모리 셀을 포함함 — 를 포함하는 메모리 어레이;상기 워드 라인을 통해 상기 복수의 페이지에 커플링된 주변 회로 — 상기 주변 회로는:  프로그래밍 데이터에 따라 상기 NAND 플래시 메모리 디바이스의 선택된 페이지를 프로그래밍하고 — 상기 선택된 페이지의 상기 프로그래밍은:  복수의 프로그래밍 전압을 사용하는 복수의 프로그래밍 동작; 및  복수의 검증 동작 — 상기 복수의 검증 동작 중의 동작은, 상기 프로그래밍 데이터에 따라 상기 선택된 페이지의 프로그래밍된 메모리 셀이 임계 전압 레벨을 갖는지의 여부를 결정하기 위해, 상기 복수의 프로그래밍 동작 중 대응하는 동작 이후 수행됨 — 을 포함함 — ; 통과 결과를 반환하는 상기 복수의 검증 동작 각각에 기초하여 상기 선택된 페이지의 상기 프로그래밍의 완료를 결정하며; 그리고 상기 결정 이후, 상기 프로그래밍 데이터에 따라 상기 선택된 페이지에 저장되는 데이터를 자체 검증하기 위해 상기 NAND 플래시 메모리 디바이스에 의해 상기 선택된 페이지에 대한 판독 동작을 수행하도록 구성됨 —; 및상기 NAND 플래시 메모리 디바이스에 커플링되며 상기 NAND 플래시 메모리 디바이스를 제어하도록 구성되는 메모리 컨트롤러를 포함하는,메모리 시스템.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 복수의 메모리 셀 각각은 n 비트의 상기 프로그래밍 데이터를 저장하도록 구성되고;n은 1보다 더 큰 정수이고; 그리고상기 결정은 상기 프로그래밍 데이터의 n 번째 비트를 상기 선택된 페이지에 프로그래밍하는 것에 추가로 기초하는,메모리 시스템.</claim></claimInfo><claimInfo><claim>27. 제25항에 있어서,상기 결정은 상기 프로그래밍 데이터의 최종 비트가 상기 선택된 페이지에 프로그래밍되었는지의 여부를 결정하는 것을 포함하는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>28. 제25항에 있어서,상기 판독 동작은:상기 판독 동작으로부터 결정되는 데이터 및 상기 프로그래밍 데이터를 비교하는 것; 및실패 비트 카운트가 임계치 미만인 경우 통과 결과를 결정하거나 또는 상기 실패 비트 카운트가 임계치를 초과하는 경우 실패 결과를 결정하는 것을 포함하는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>29. 제25항에 있어서,상기 주변 회로는 실패 결과를 생성하는 상기 판독 동작에 기초하여 상기 프로그래밍 데이터에 따라 상기 NAND 플래시 메모리 디바이스의 다른 페이지를 프로그래밍하도록 또한 구성되어, 상기 선택된 페이지에 저장되는 상기 데이터의 손상이 방지되는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>30. 제25항에 있어서,상기 NAND 플래시 메모리 디바이스는 판독 동작의 상기 수행을 조정하기 위한 입력을 수신하도록 또한 구성되는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서,상기 NAND 플래시 메모리 디바이스는, 상기 판독 동작의 상기 수행을, 상기 입력에 의해 명시되는 상기 NAND 플래시 메모리 디바이스의 하나 이상의 영역으로 제한하도록 또한 구성되고, 상기 하나 이상의 명시된 영역은: 단일 레벨 셀(SLC)을 위해 사용되는 영역; 다중 레벨 셀(MLC)을 위해 사용되는 영역; 트리플 레벨 셀(TLC)을 위해 사용되는 영역; 쿼드 레벨 셀(QLC)을 위해 사용되는 영역; 페이지; 블록; 및 평면적어도 하나를 포함하는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>32. 제25항에 있어서,상기 NAND 플래시 메모리 디바이스는 상기 판독 동작의 상기 수행 이후까지 미래의 프로그래밍 데이터의 캐싱을 지연시키도록 또한 구성되는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서,상기 NAND 플래시 메모리 디바이스는 상기 캐싱의 사용을 검출하도록 또한 구성되되, 상기 지연은 상기 캐싱의 사용의 상기 검출에 기초하는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>34. 제25항에 있어서,상기 NAND 플래시 메모리 디바이스는 상기 검증 동작 중 대응하는 동작 이후 상기 선택된 페이지의 프로그래밍된 메모리 셀 중의 메모리 셀을 마스킹하도록 또한 구성되는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서,상기 마스킹은 상기 NAND 플래시 메모리 디바이스의 하나 이상의 비트 라인에 금지 전압을 인가하는 것을 포함하는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>36. 제25항에 있어서,상기 NAND 플래시 메모리 디바이스는 실패 결과를 생성하는 상기 판독 동작에 기초하여 상기 NAND 플래시 메모리 디바이스의 하나 이상의 영역을 마스킹하도록 또한 구성되는, 메모리 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>HE, Youxin</engName><name>헤 유신</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.12.20</receiptDate><receiptNumber>1-1-2022-1369938-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.12.23</receiptDate><receiptNumber>1-5-2022-0195183-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.07.22</receiptDate><receiptNumber>9-5-2024-0613807-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.09.19</receiptDate><receiptNumber>1-1-2024-1017490-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.09.19</receiptDate><receiptNumber>1-1-2024-1017445-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Refuse a Patent</documentEngName><documentName>거절결정서</documentName><receiptDate>2025.01.07</receiptDate><receiptNumber>9-5-2025-0025302-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.04</receiptDate><receiptNumber>1-1-2025-0381574-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인 (Acceptance of amendment) </commonCodeName><documentEngName>Amendment to Description, etc(Reexamination)</documentEngName><documentName>[명세서등 보정]보정서(재심사)</documentName><receiptDate>2025.04.04</receiptDate><receiptNumber>1-1-2025-0381541-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Grant Registration</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>9-5-2025-0941380-08</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227044660.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9377645caea41c5bfe15dc125c52127091176d16410fd5da5ede05fe822383f594d42c4502fd8fa79aec4a521a5e791304ab10df2c09d972d1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf3e946f524c211bf8c0a18bdd972e57016bde3735e60d845a98fbf8b7640885385ec29b7a17b500213e87dd887c65316d13f135d5a0219237</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>