[
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~clkSwitch2to1|clkSwitch2to1>io_clko",
    "sources":[
      "~clkSwitch2to1|clkSwitch2to1>io_clkin_1",
      "~clkSwitch2to1|clkSwitch2to1>io_clkin_0"
    ]
  }
]