TimeQuest Timing Analyzer report for svSegment
Tue Oct 31 20:00:07 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'debounce_switch:U1|keepResult'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'debounce_switch:U1|keepResult'
 16. Slow 1200mV 85C Model Recovery: 'debounce_switch:U1|keepResult'
 17. Slow 1200mV 85C Model Removal: 'debounce_switch:U1|keepResult'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'debounce_switch:U1|keepResult'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'debounce_switch:U1|keepResult'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'debounce_switch:U1|keepResult'
 35. Slow 1200mV 0C Model Recovery: 'debounce_switch:U1|keepResult'
 36. Slow 1200mV 0C Model Removal: 'debounce_switch:U1|keepResult'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'debounce_switch:U1|keepResult'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'debounce_switch:U1|keepResult'
 51. Fast 1200mV 0C Model Hold: 'clk'
 52. Fast 1200mV 0C Model Hold: 'debounce_switch:U1|keepResult'
 53. Fast 1200mV 0C Model Recovery: 'debounce_switch:U1|keepResult'
 54. Fast 1200mV 0C Model Removal: 'debounce_switch:U1|keepResult'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'debounce_switch:U1|keepResult'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Slow Corner Signal Integrity Metrics
 70. Fast Corner Signal Integrity Metrics
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; svSegment                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; debounce_switch:U1|keepResult ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { debounce_switch:U1|keepResult } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                           ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 252.21 MHz ; 250.0 MHz       ; clk                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 633.31 MHz ; 402.09 MHz      ; debounce_switch:U1|keepResult ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -2.965 ; -88.960       ;
; debounce_switch:U1|keepResult ; -0.579 ; -0.922        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clk                           ; 0.072 ; 0.000         ;
; debounce_switch:U1|keepResult ; 0.453 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; debounce_switch:U1|keepResult ; -2.071 ; -9.934        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                 ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; debounce_switch:U1|keepResult ; 1.350 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -59.506       ;
; debounce_switch:U1|keepResult ; -1.487 ; -7.435        ;
+-------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.965 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.885      ;
; -2.965 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.885      ;
; -2.965 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.885      ;
; -2.965 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.885      ;
; -2.965 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.885      ;
; -2.958 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.080     ; 3.879      ;
; -2.935 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.854      ;
; -2.935 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.854      ;
; -2.935 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.854      ;
; -2.935 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.854      ;
; -2.935 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.854      ;
; -2.935 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.854      ;
; -2.913 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.340      ;
; -2.913 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.340      ;
; -2.913 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.340      ;
; -2.913 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.340      ;
; -2.913 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.340      ;
; -2.864 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.784      ;
; -2.864 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.784      ;
; -2.864 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.784      ;
; -2.864 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.784      ;
; -2.864 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.784      ;
; -2.860 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.287      ;
; -2.860 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.287      ;
; -2.860 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.287      ;
; -2.860 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.287      ;
; -2.860 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.287      ;
; -2.860 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.284      ;
; -2.860 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.284      ;
; -2.860 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.284      ;
; -2.860 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.284      ;
; -2.860 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.284      ;
; -2.860 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.284      ;
; -2.857 ; debounce_switch:U1|count[13] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.573     ; 3.285      ;
; -2.831 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.751      ;
; -2.831 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.751      ;
; -2.831 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.751      ;
; -2.831 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.751      ;
; -2.831 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.751      ;
; -2.827 ; debounce_switch:U1|count[12] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.080     ; 3.748      ;
; -2.804 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.573     ; 3.232      ;
; -2.797 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.797 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.716      ;
; -2.788 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.080     ; 3.709      ;
; -2.772 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.199      ;
; -2.772 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.199      ;
; -2.772 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.199      ;
; -2.772 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.199      ;
; -2.772 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.199      ;
; -2.744 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.168      ;
; -2.744 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.168      ;
; -2.744 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.168      ;
; -2.744 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.168      ;
; -2.744 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.168      ;
; -2.744 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.168      ;
; -2.716 ; debounce_switch:U1|count[10] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.573     ; 3.144      ;
; -2.692 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.612      ;
; -2.692 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.612      ;
; -2.692 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.612      ;
; -2.692 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.612      ;
; -2.692 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.612      ;
; -2.691 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.691 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.691 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.691 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.691 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.691 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.677 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.104      ;
; -2.677 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.104      ;
; -2.677 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.104      ;
; -2.677 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.104      ;
; -2.677 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.104      ;
; -2.672 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.096      ;
; -2.672 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.096      ;
; -2.672 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.096      ;
; -2.672 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.096      ;
; -2.672 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.096      ;
; -2.672 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.096      ;
; -2.642 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.069      ;
; -2.642 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.069      ;
; -2.642 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.069      ;
; -2.642 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.069      ;
; -2.642 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.574     ; 3.069      ;
; -2.637 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.061      ;
; -2.637 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.061      ;
; -2.637 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.577     ; 3.061      ;
; -2.637 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.061      ;
; -2.637 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.061      ;
; -2.637 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.577     ; 3.061      ;
; -2.636 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.080     ; 3.557      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'debounce_switch:U1|keepResult'                                                                                                          ;
+--------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.579 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 1.499      ;
; -0.341 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 1.261      ;
; -0.325 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 1.245      ;
; -0.032 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 0.952      ;
; -0.018 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 0.938      ;
; -0.012 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 0.932      ;
; 0.062  ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[0] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; binary_counter:U0|tmp[3] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 0.858      ;
+--------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                            ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.072 ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; clk         ; 0.000        ; 2.683      ; 3.258      ;
; 0.439 ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; clk         ; -0.500       ; 2.683      ; 3.125      ;
; 0.452 ; debounce_switch:U2|keepResult ; debounce_switch:U2|keepResult ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.508 ; debounce_switch:U1|inff[0]    ; debounce_switch:U1|inff[1]    ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; debounce_switch:U2|inff[0]    ; debounce_switch:U2|inff[1]    ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.619 ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.408      ;
; 0.628 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.417      ;
; 0.630 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.419      ;
; 0.631 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.417      ;
; 0.632 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.418      ;
; 0.637 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.426      ;
; 0.638 ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.427      ;
; 0.640 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.426      ;
; 0.641 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.427      ;
; 0.713 ; debounce_switch:U2|inff[1]    ; debounce_switch:U2|keepResult ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.007      ;
; 0.714 ; debounce_switch:U2|count[3]   ; debounce_switch:U2|count[3]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.028      ;
; 0.715 ; debounce_switch:U2|count[1]   ; debounce_switch:U2|count[1]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.029      ;
; 0.716 ; debounce_switch:U1|count[3]   ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.028      ;
; 0.717 ; debounce_switch:U1|count[1]   ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.029      ;
; 0.718 ; debounce_switch:U2|count[2]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.720 ; debounce_switch:U1|count[2]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.032      ;
; 0.739 ; debounce_switch:U2|count[11]  ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.053      ;
; 0.740 ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[0]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.741 ; debounce_switch:U1|count[13]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.053      ;
; 0.741 ; debounce_switch:U2|count[15]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[0]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; debounce_switch:U2|count[9]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; debounce_switch:U2|count[7]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.743 ; debounce_switch:U1|count[15]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; debounce_switch:U2|count[14]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.744 ; debounce_switch:U1|count[9]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; debounce_switch:U1|count[7]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; debounce_switch:U2|count[8]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.058      ;
; 0.745 ; debounce_switch:U1|count[14]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; debounce_switch:U1|count[10]  ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; debounce_switch:U1|count[8]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.750 ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.539      ;
; 0.751 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.540      ;
; 0.753 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.539      ;
; 0.754 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.540      ;
; 0.759 ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[13]  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[11]  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[5]   ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.549      ;
; 0.761 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[5]   ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.548      ;
; 0.762 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[6]   ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[6]   ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.549      ;
; 0.763 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[4]   ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[12]  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[4]   ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[12]  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[10]  ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.768 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.557      ;
; 0.769 ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.558      ;
; 0.769 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.558      ;
; 0.771 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.557      ;
; 0.772 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.558      ;
; 0.772 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.558      ;
; 0.778 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.567      ;
; 0.779 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.568      ;
; 0.780 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.566      ;
; 0.781 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.567      ;
; 0.891 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.680      ;
; 0.893 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.679      ;
; 0.894 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.680      ;
; 0.903 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.689      ;
; 0.908 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.697      ;
; 0.909 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.698      ;
; 0.910 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.699      ;
; 0.912 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.698      ;
; 0.921 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.707      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[0]   ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 0.981 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.573      ; 1.766      ;
; 1.031 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.820      ;
; 1.049 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.838      ;
; 1.051 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.837      ;
; 1.057 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.577      ; 1.846      ;
; 1.060 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.574      ; 1.846      ;
; 1.069 ; debounce_switch:U2|count[1]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.383      ;
; 1.071 ; debounce_switch:U1|count[1]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.383      ;
; 1.078 ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[1]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.392      ;
; 1.079 ; debounce_switch:U2|count[2]   ; debounce_switch:U2|count[3]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.393      ;
; 1.080 ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.392      ;
; 1.081 ; debounce_switch:U1|count[2]   ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.393      ;
; 1.087 ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.401      ;
; 1.089 ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.401      ;
; 1.096 ; debounce_switch:U1|count[13]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.408      ;
; 1.096 ; debounce_switch:U2|count[7]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.102      ; 1.410      ;
; 1.098 ; debounce_switch:U1|count[7]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.100      ; 1.410      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'debounce_switch:U1|keepResult'                                                                                                          ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.453 ; binary_counter:U0|tmp[3] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[0] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 0.758      ;
; 0.517 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 0.810      ;
; 0.519 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 0.812      ;
; 0.526 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 0.819      ;
; 0.775 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 1.068      ;
; 0.785 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 1.078      ;
; 1.040 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 1.333      ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'debounce_switch:U1|keepResult'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -2.071 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.991      ;
; -2.071 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.991      ;
; -2.071 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.991      ;
; -2.071 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.991      ;
; -1.766 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.686      ;
; -1.766 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.686      ;
; -1.766 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.686      ;
; -1.766 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.686      ;
; -1.650 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.383      ; 3.034      ;
; -1.606 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.526      ;
; -1.606 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.526      ;
; -1.606 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.526      ;
; -1.606 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.526      ;
; -1.453 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.373      ;
; -1.453 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.373      ;
; -1.453 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.373      ;
; -1.453 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.081     ; 2.373      ;
; -1.354 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.383      ; 2.738      ;
; -1.285 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[0]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.502      ; 2.278      ;
; -1.285 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[1]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.502      ; 2.278      ;
; -1.285 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[2]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.502      ; 2.278      ;
; -1.285 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[3]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.502      ; 2.278      ;
; -1.194 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.383      ; 2.578      ;
; -1.074 ; debounce_switch:U2|keepResult ; binary_counter:U0|C~_emulated ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.966      ; 2.531      ;
; -1.032 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.383      ; 2.416      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'debounce_switch:U1|keepResult'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 1.350 ; debounce_switch:U2|keepResult ; binary_counter:U0|C~_emulated ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 1.241      ; 2.333      ;
; 1.477 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.564      ; 2.253      ;
; 1.620 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.564      ; 2.396      ;
; 1.649 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[0]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.758      ; 2.149      ;
; 1.649 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[1]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.758      ; 2.149      ;
; 1.649 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[2]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.758      ; 2.149      ;
; 1.649 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[3]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.758      ; 2.149      ;
; 1.797 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.564      ; 2.573      ;
; 1.911 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.204      ;
; 1.911 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.204      ;
; 1.911 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.204      ;
; 1.911 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.204      ;
; 2.062 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.355      ;
; 2.062 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.355      ;
; 2.062 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.355      ;
; 2.062 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.355      ;
; 2.105 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.564      ; 2.881      ;
; 2.239 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.532      ;
; 2.239 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.532      ;
; 2.239 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.532      ;
; 2.239 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.532      ;
; 2.539 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.832      ;
; 2.539 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.832      ;
; 2.539 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.832      ;
; 2.539 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.081      ; 2.832      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|inff[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|inff[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|keepResult ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|inff[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|inff[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|keepResult ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[11]  ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[12]  ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[4]   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[5]   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[6]   ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|inff[0]    ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|inff[1]    ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|keepResult ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[10]  ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[12]  ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[13]  ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[4]   ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[5]   ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[6]   ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|inff[0]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|inff[1]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|keepResult ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|inff[0]    ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|inff[1]    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'debounce_switch:U1|keepResult'                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.211  ; 0.399        ; 0.188          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.379  ; 0.599        ; 0.220          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|inclk[0] ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|outclk   ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|C~_emulated|clk             ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[0]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[1]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[2]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult|q                ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[0]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[1]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[2]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[3]|clk                  ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|C~_emulated|clk             ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLR       ; clk        ; 0.411  ; 0.607  ; Rise       ; clk             ;
; In_put    ; clk        ; -0.230 ; -0.013 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLR       ; clk        ; -0.019 ; -0.200 ; Rise       ; clk             ;
; In_put    ; clk        ; 0.577  ; 0.364  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Carry       ; clk                           ; 8.831  ; 8.485  ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 10.689 ; 10.224 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 10.260 ; 9.673  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 8.114  ; 7.855  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 10.260 ; 9.673  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 8.091  ; 7.761  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 7.808  ; 7.596  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 7.790  ; 7.622  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 8.386  ; 8.080  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 7.860  ; 8.076  ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Carry       ; clk                           ; 8.593 ; 8.257 ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 9.674 ; 9.247 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 7.323 ; 7.099 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 7.621 ; 7.340 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 9.798 ; 9.173 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 7.606 ; 7.362 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 7.323 ; 7.099 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 7.327 ; 7.101 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 7.887 ; 7.578 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 7.364 ; 7.636 ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 272.48 MHz ; 250.0 MHz       ; clk                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 692.52 MHz ; 402.09 MHz      ; debounce_switch:U1|keepResult ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -2.670 ; -79.781       ;
; debounce_switch:U1|keepResult ; -0.444 ; -0.635        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clk                           ; 0.129 ; 0.000         ;
; debounce_switch:U1|keepResult ; 0.403 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; debounce_switch:U1|keepResult ; -1.804 ; -8.658        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                  ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; debounce_switch:U1|keepResult ; 1.359 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -59.506       ;
; debounce_switch:U1|keepResult ; -1.487 ; -7.435        ;
+-------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.670 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.072     ; 3.600      ;
; -2.668 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.598      ;
; -2.668 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.598      ;
; -2.668 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.598      ;
; -2.668 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.598      ;
; -2.668 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.598      ;
; -2.659 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.587      ;
; -2.659 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.587      ;
; -2.659 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.587      ;
; -2.659 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.587      ;
; -2.659 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.587      ;
; -2.659 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.587      ;
; -2.651 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.539     ; 3.114      ;
; -2.651 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.539     ; 3.114      ;
; -2.651 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.539     ; 3.114      ;
; -2.651 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.539     ; 3.114      ;
; -2.651 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.539     ; 3.114      ;
; -2.590 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.047      ;
; -2.590 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.047      ;
; -2.590 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.047      ;
; -2.590 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.047      ;
; -2.590 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.047      ;
; -2.590 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.545     ; 3.047      ;
; -2.584 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.539     ; 3.047      ;
; -2.584 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.539     ; 3.047      ;
; -2.584 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.539     ; 3.047      ;
; -2.584 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.539     ; 3.047      ;
; -2.584 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.539     ; 3.047      ;
; -2.570 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.500      ;
; -2.570 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.500      ;
; -2.570 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.500      ;
; -2.570 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.500      ;
; -2.570 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.500      ;
; -2.563 ; debounce_switch:U1|count[13] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.539     ; 3.026      ;
; -2.535 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.465      ;
; -2.535 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.465      ;
; -2.535 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.465      ;
; -2.535 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.465      ;
; -2.535 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.465      ;
; -2.526 ; debounce_switch:U1|count[12] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.072     ; 3.456      ;
; -2.521 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.984      ;
; -2.521 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.984      ;
; -2.521 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.984      ;
; -2.521 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.539     ; 2.984      ;
; -2.521 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.539     ; 2.984      ;
; -2.520 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.539     ; 2.983      ;
; -2.513 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.072     ; 3.443      ;
; -2.513 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.513 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.513 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.513 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.513 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.513 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.441      ;
; -2.509 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.509 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.509 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.509 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.509 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.509 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.502 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.959      ;
; -2.502 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.959      ;
; -2.502 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.959      ;
; -2.502 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.959      ;
; -2.502 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.959      ;
; -2.502 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.959      ;
; -2.433 ; debounce_switch:U1|count[10] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.539     ; 2.896      ;
; -2.412 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.340      ;
; -2.412 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.340      ;
; -2.412 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.340      ;
; -2.412 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.340      ;
; -2.412 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.340      ;
; -2.412 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.340      ;
; -2.409 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.339      ;
; -2.409 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.339      ;
; -2.409 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.339      ;
; -2.409 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.339      ;
; -2.409 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.339      ;
; -2.409 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.866      ;
; -2.409 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.866      ;
; -2.409 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.866      ;
; -2.409 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.866      ;
; -2.409 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.866      ;
; -2.409 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.866      ;
; -2.407 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.870      ;
; -2.407 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.870      ;
; -2.407 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.870      ;
; -2.407 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.539     ; 2.870      ;
; -2.407 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.539     ; 2.870      ;
; -2.380 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.837      ;
; -2.380 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.837      ;
; -2.380 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.545     ; 2.837      ;
; -2.380 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.837      ;
; -2.380 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.837      ;
; -2.380 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.545     ; 2.837      ;
; -2.379 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.842      ;
; -2.379 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.842      ;
; -2.379 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.539     ; 2.842      ;
; -2.379 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.539     ; 2.842      ;
; -2.379 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.539     ; 2.842      ;
; -2.352 ; debounce_switch:U2|count[10] ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.280      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'debounce_switch:U1|keepResult'                                                                                                           ;
+--------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.444 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 1.375      ;
; -0.205 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 1.136      ;
; -0.191 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 1.122      ;
; 0.069  ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 0.862      ;
; 0.080  ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 0.851      ;
; 0.085  ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 0.846      ;
; 0.161  ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[0] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; binary_counter:U0|tmp[3] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 0.770      ;
+--------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.129 ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; clk         ; 0.000        ; 2.488      ; 3.082      ;
; 0.362 ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; clk         ; -0.500       ; 2.488      ; 2.815      ;
; 0.401 ; debounce_switch:U2|keepResult ; debounce_switch:U2|keepResult ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.477 ; debounce_switch:U2|inff[0]    ; debounce_switch:U2|inff[1]    ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; debounce_switch:U1|inff[0]    ; debounce_switch:U1|inff[1]    ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.555 ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.295      ;
; 0.555 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.295      ;
; 0.557 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.297      ;
; 0.561 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.295      ;
; 0.562 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.296      ;
; 0.570 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.310      ;
; 0.573 ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.313      ;
; 0.576 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.310      ;
; 0.579 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.313      ;
; 0.648 ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.388      ;
; 0.649 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.389      ;
; 0.655 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.389      ;
; 0.655 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.389      ;
; 0.664 ; debounce_switch:U2|count[3]   ; debounce_switch:U2|count[3]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.951      ;
; 0.664 ; debounce_switch:U2|inff[1]    ; debounce_switch:U2|keepResult ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.932      ;
; 0.666 ; debounce_switch:U1|count[3]   ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.951      ;
; 0.666 ; debounce_switch:U2|count[1]   ; debounce_switch:U2|count[1]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.953      ;
; 0.668 ; debounce_switch:U1|count[1]   ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.953      ;
; 0.669 ; debounce_switch:U2|count[2]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.956      ;
; 0.671 ; debounce_switch:U1|count[2]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.956      ;
; 0.677 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.417      ;
; 0.678 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.418      ;
; 0.678 ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.418      ;
; 0.678 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.418      ;
; 0.683 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.417      ;
; 0.684 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.418      ;
; 0.684 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.418      ;
; 0.684 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.418      ;
; 0.684 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.418      ;
; 0.687 ; debounce_switch:U2|count[11]  ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; debounce_switch:U2|count[15]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.688 ; debounce_switch:U1|count[13]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.973      ;
; 0.689 ; debounce_switch:U1|count[15]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.974      ;
; 0.690 ; debounce_switch:U2|count[9]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; debounce_switch:U2|count[7]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.691 ; debounce_switch:U2|count[14]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.978      ;
; 0.692 ; debounce_switch:U1|count[9]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.977      ;
; 0.692 ; debounce_switch:U1|count[7]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.977      ;
; 0.692 ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[0]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.693 ; debounce_switch:U1|count[14]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.978      ;
; 0.693 ; debounce_switch:U2|count[8]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 0.980      ;
; 0.694 ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[0]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.979      ;
; 0.695 ; debounce_switch:U1|count[10]  ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.980      ;
; 0.695 ; debounce_switch:U1|count[8]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 0.980      ;
; 0.695 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.435      ;
; 0.696 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.436      ;
; 0.698 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.432      ;
; 0.701 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.435      ;
; 0.704 ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[13]  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[5]   ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.707 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[5]   ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[11]  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[6]   ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.709 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[6]   ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[4]   ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[12]  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.711 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[10]  ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.980      ;
; 0.712 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[4]   ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[12]  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.771 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.511      ;
; 0.777 ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.511      ;
; 0.777 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.511      ;
; 0.799 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.539      ;
; 0.800 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.540      ;
; 0.801 ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.541      ;
; 0.806 ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.540      ;
; 0.806 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.540      ;
; 0.823 ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.557      ;
; 0.893 ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.633      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[0]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.897 ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.631      ;
; 0.922 ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.662      ;
; 0.927 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.661      ;
; 0.936 ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.545      ; 1.676      ;
; 0.942 ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.539      ; 1.676      ;
; 0.985 ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[1]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 1.272      ;
; 0.986 ; debounce_switch:U2|count[2]   ; debounce_switch:U2|count[3]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 1.273      ;
; 0.987 ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 1.272      ;
; 0.988 ; debounce_switch:U1|count[2]   ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 1.273      ;
; 0.990 ; debounce_switch:U2|count[1]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 1.277      ;
; 0.992 ; debounce_switch:U1|count[1]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 1.277      ;
; 1.002 ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 1.289      ;
; 1.004 ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.090      ; 1.289      ;
; 1.009 ; debounce_switch:U2|count[14]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.092      ; 1.296      ;
; 1.010 ; debounce_switch:U1|count[13]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.090      ; 1.295      ;
; 1.010 ; debounce_switch:U2|count[8]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.092      ; 1.297      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'debounce_switch:U1|keepResult'                                                                                                           ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.403 ; binary_counter:U0|tmp[3] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[0] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.684      ;
; 0.478 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.744      ;
; 0.481 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.747      ;
; 0.489 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.755      ;
; 0.721 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.987      ;
; 0.732 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 0.998      ;
; 0.995 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 1.261      ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'debounce_switch:U1|keepResult'                                                                                                                  ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.804 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.735      ;
; -1.804 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.735      ;
; -1.804 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.735      ;
; -1.804 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.735      ;
; -1.505 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.436      ;
; -1.505 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.436      ;
; -1.505 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.436      ;
; -1.505 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.436      ;
; -1.442 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.337      ; 2.781      ;
; -1.353 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.284      ;
; -1.353 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.284      ;
; -1.353 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.284      ;
; -1.353 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.284      ;
; -1.242 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.173      ;
; -1.242 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.173      ;
; -1.242 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.173      ;
; -1.242 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.071     ; 2.173      ;
; -1.192 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[0]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.389      ; 2.073      ;
; -1.192 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[1]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.389      ; 2.073      ;
; -1.192 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[2]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.389      ; 2.073      ;
; -1.192 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[3]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.389      ; 2.073      ;
; -1.142 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.337      ; 2.481      ;
; -1.003 ; debounce_switch:U2|keepResult ; binary_counter:U0|C~_emulated ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.797      ; 2.292      ;
; -0.991 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.337      ; 2.330      ;
; -0.879 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.337      ; 2.218      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'debounce_switch:U1|keepResult'                                                                                                                  ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 1.359 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.495      ; 2.049      ;
; 1.372 ; debounce_switch:U2|keepResult ; binary_counter:U0|C~_emulated ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 1.040      ; 2.137      ;
; 1.524 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.495      ; 2.214      ;
; 1.634 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[0]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.616      ; 1.975      ;
; 1.634 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[1]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.616      ; 1.975      ;
; 1.634 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[2]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.616      ; 1.975      ;
; 1.634 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[3]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.616      ; 1.975      ;
; 1.682 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.495      ; 2.372      ;
; 1.739 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.005      ;
; 1.739 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.005      ;
; 1.739 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.005      ;
; 1.739 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.005      ;
; 1.906 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.172      ;
; 1.906 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.172      ;
; 1.906 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.172      ;
; 1.906 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.172      ;
; 1.969 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.495      ; 2.659      ;
; 2.062 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.328      ;
; 2.062 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.328      ;
; 2.062 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.328      ;
; 2.062 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.328      ;
; 2.351 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.617      ;
; 2.351 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.617      ;
; 2.351 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.617      ;
; 2.351 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.071      ; 2.617      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|inff[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|inff[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U1|keepResult ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|inff[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|inff[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; debounce_switch:U2|keepResult ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|inff[0]    ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|inff[1]    ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|keepResult ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[11]  ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[12]  ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[4]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[5]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[6]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[10]  ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[12]  ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[13]  ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[4]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[5]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[6]   ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|inff[0]    ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|inff[1]    ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|keepResult ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[10]  ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[12]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'debounce_switch:U1|keepResult'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.099  ; 0.283        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; 0.143  ; 0.327        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; 0.143  ; 0.327        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; 0.143  ; 0.327        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; 0.143  ; 0.327        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|C~_emulated|clk             ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|inclk[0] ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|outclk   ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[0]|clk                  ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[1]|clk                  ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[2]|clk                  ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[3]|clk                  ;
; 0.449  ; 0.665        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; 0.449  ; 0.665        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; 0.449  ; 0.665        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; 0.449  ; 0.665        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.490  ; 0.706        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult|q                ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[0]|clk                  ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[1]|clk                  ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[2]|clk                  ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[3]|clk                  ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|inclk[0] ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|outclk   ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|C~_emulated|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; CLR       ; clk        ; 0.373  ; 0.695 ; Rise       ; clk             ;
; In_put    ; clk        ; -0.192 ; 0.096 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLR       ; clk        ; -0.019 ; -0.323 ; Rise       ; clk             ;
; In_put    ; clk        ; 0.505  ; 0.224  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+-------------------------------+--------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+-------+------------+-------------------------------+
; Carry       ; clk                           ; 8.454  ; 8.019 ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 10.123 ; 9.511 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 9.794  ; 9.116 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 7.659  ; 7.298 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 9.794  ; 9.116 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 7.604  ; 7.287 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 7.347  ; 7.075 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 7.354  ; 7.090 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 7.921  ; 7.518 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 7.289  ; 7.650 ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+--------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Carry       ; clk                           ; 8.232 ; 7.810 ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 9.135 ; 8.574 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 6.888 ; 6.662 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 7.195 ; 6.871 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 9.371 ; 8.706 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 7.217 ; 6.851 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 6.898 ; 6.662 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 6.899 ; 6.670 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 7.462 ; 7.075 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 6.888 ; 7.210 ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -0.673 ; -17.716       ;
; debounce_switch:U1|keepResult ; 0.298  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -0.051 ; -0.051        ;
; debounce_switch:U1|keepResult ; 0.184  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; debounce_switch:U1|keepResult ; -0.357 ; -1.583        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                  ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; debounce_switch:U1|keepResult ; 0.604 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -53.465       ;
; debounce_switch:U1|keepResult ; -1.000 ; -5.000        ;
+-------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.673 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.036     ; 1.624      ;
; -0.658 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.609      ;
; -0.658 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.609      ;
; -0.658 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.609      ;
; -0.658 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.609      ;
; -0.658 ; debounce_switch:U1|count[5]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.609      ;
; -0.650 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; debounce_switch:U2|count[5]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.615 ; debounce_switch:U1|count[12] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.610 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.036     ; 1.561      ;
; -0.607 ; debounce_switch:U1|count[13] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.235     ; 1.359      ;
; -0.601 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.235     ; 1.353      ;
; -0.600 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; debounce_switch:U1|count[12] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.551      ;
; -0.599 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.351      ;
; -0.599 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.351      ;
; -0.599 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.351      ;
; -0.599 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.351      ;
; -0.599 ; debounce_switch:U1|count[13] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.351      ;
; -0.595 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; debounce_switch:U1|count[6]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.344      ;
; -0.595 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.344      ;
; -0.595 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.344      ;
; -0.595 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.344      ;
; -0.595 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.344      ;
; -0.595 ; debounce_switch:U2|count[7]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.344      ;
; -0.586 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.338      ;
; -0.586 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.338      ;
; -0.586 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.338      ;
; -0.586 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.338      ;
; -0.586 ; debounce_switch:U1|count[7]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.338      ;
; -0.584 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; debounce_switch:U2|count[6]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.578 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; debounce_switch:U2|count[12] ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.551 ; debounce_switch:U1|count[10] ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.235     ; 1.303      ;
; -0.543 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.036     ; 1.494      ;
; -0.540 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.235     ; 1.292      ;
; -0.538 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.290      ;
; -0.538 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.290      ;
; -0.538 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.290      ;
; -0.538 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.290      ;
; -0.538 ; debounce_switch:U1|count[10] ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.290      ;
; -0.535 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.535 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.535 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.535 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.535 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.535 ; debounce_switch:U2|count[4]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.532 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.281      ;
; -0.532 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.281      ;
; -0.532 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.281      ;
; -0.532 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.281      ;
; -0.532 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.281      ;
; -0.532 ; debounce_switch:U2|count[11] ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.281      ;
; -0.529 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.278      ;
; -0.529 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.278      ;
; -0.529 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.278      ;
; -0.529 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.278      ;
; -0.529 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.278      ;
; -0.529 ; debounce_switch:U2|count[8]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.278      ;
; -0.528 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; debounce_switch:U1|count[4]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.525 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.277      ;
; -0.525 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.277      ;
; -0.525 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.277      ;
; -0.525 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[11]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.277      ;
; -0.525 ; debounce_switch:U1|count[8]  ; debounce_switch:U1|count[12]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.277      ;
; -0.524 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|keepResult ; clk          ; clk         ; 1.000        ; -0.235     ; 1.276      ;
; -0.514 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[4]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.263      ;
; -0.514 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[5]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.263      ;
; -0.514 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[6]   ; clk          ; clk         ; 1.000        ; -0.238     ; 1.263      ;
; -0.514 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[10]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.263      ;
; -0.514 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[13]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.263      ;
; -0.514 ; debounce_switch:U2|count[9]  ; debounce_switch:U2|count[12]  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.263      ;
; -0.509 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[4]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.261      ;
; -0.509 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[5]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.261      ;
; -0.509 ; debounce_switch:U1|count[9]  ; debounce_switch:U1|count[6]   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.261      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'debounce_switch:U1|keepResult'                                                                                                          ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.298 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.650      ;
; 0.407 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.541      ;
; 0.419 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.529      ;
; 0.548 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.400      ;
; 0.554 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.394      ;
; 0.559 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.389      ;
; 0.589 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[0] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.359      ;
; 0.589 ; binary_counter:U0|tmp[3] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.359      ;
; 0.589 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.359      ;
; 0.589 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 0.359      ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.051 ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; clk         ; 0.000        ; 1.134      ; 1.302      ;
; 0.186  ; debounce_switch:U2|keepResult ; debounce_switch:U2|keepResult ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.197  ; debounce_switch:U2|inff[0]    ; debounce_switch:U2|inff[1]    ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198  ; debounce_switch:U1|inff[0]    ; debounce_switch:U1|inff[1]    ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.251  ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.573      ;
; 0.262  ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.584      ;
; 0.264  ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.586      ;
; 0.265  ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.584      ;
; 0.265  ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.587      ;
; 0.266  ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.585      ;
; 0.266  ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.588      ;
; 0.268  ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.587      ;
; 0.269  ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.588      ;
; 0.275  ; debounce_switch:U2|inff[1]    ; debounce_switch:U2|keepResult ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.396      ;
; 0.284  ; debounce_switch:U2|count[1]   ; debounce_switch:U2|count[1]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.284  ; debounce_switch:U2|count[3]   ; debounce_switch:U2|count[3]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.285  ; debounce_switch:U1|count[1]   ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.285  ; debounce_switch:U1|count[3]   ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.286  ; debounce_switch:U2|count[2]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287  ; debounce_switch:U1|count[2]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.295  ; debounce_switch:U2|count[15]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296  ; debounce_switch:U1|count[15]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296  ; debounce_switch:U1|count[13]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296  ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[0]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296  ; debounce_switch:U2|count[11]  ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297  ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[0]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297  ; debounce_switch:U2|count[9]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297  ; debounce_switch:U2|count[7]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298  ; debounce_switch:U1|count[9]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; debounce_switch:U1|count[7]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; debounce_switch:U2|count[14]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298  ; debounce_switch:U2|count[8]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.299  ; debounce_switch:U1|count[8]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; debounce_switch:U1|count[14]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300  ; debounce_switch:U1|count[10]  ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.303  ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[13]  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[5]   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[5]   ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[11]  ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[6]   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[6]   ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[4]   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[12]  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[4]   ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[12]  ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[10]  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.314  ; debounce_switch:U2|count[13]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.636      ;
; 0.315  ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.637      ;
; 0.318  ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.637      ;
; 0.318  ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.637      ;
; 0.318  ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.640      ;
; 0.321  ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.640      ;
; 0.321  ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.640      ;
; 0.328  ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.650      ;
; 0.329  ; debounce_switch:U2|count[12]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.651      ;
; 0.329  ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[7]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.651      ;
; 0.331  ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.650      ;
; 0.332  ; debounce_switch:U1|count[12]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.651      ;
; 0.332  ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.651      ;
; 0.332  ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.654      ;
; 0.333  ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[14]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.655      ;
; 0.334  ; debounce_switch:U1|count[6]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.653      ;
; 0.335  ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.654      ;
; 0.381  ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.703      ;
; 0.384  ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.703      ;
; 0.384  ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.703      ;
; 0.387  ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.706      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[0]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[7]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[13]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390  ; debounce_switch:U1|inff[1]    ; debounce_switch:U1|count[15]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.394  ; debounce_switch:U2|count[6]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.716      ;
; 0.395  ; debounce_switch:U2|count[4]   ; debounce_switch:U2|count[9]   ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.717      ;
; 0.396  ; debounce_switch:U2|count[10]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.718      ;
; 0.398  ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[9]   ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.717      ;
; 0.401  ; debounce_switch:U1|count[4]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.235      ; 0.720      ;
; 0.433  ; debounce_switch:U2|count[1]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.562      ;
; 0.434  ; debounce_switch:U1|count[1]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.562      ;
; 0.443  ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[1]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.572      ;
; 0.444  ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[1]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.572      ;
; 0.444  ; debounce_switch:U2|count[2]   ; debounce_switch:U2|count[3]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.445  ; debounce_switch:U1|count[13]  ; debounce_switch:U1|count[14]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.445  ; debounce_switch:U1|count[2]   ; debounce_switch:U1|count[3]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.446  ; debounce_switch:U2|count[7]   ; debounce_switch:U2|count[8]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.575      ;
; 0.446  ; debounce_switch:U2|count[0]   ; debounce_switch:U2|count[2]   ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.575      ;
; 0.447  ; debounce_switch:U1|count[7]   ; debounce_switch:U1|count[8]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.447  ; debounce_switch:U1|count[9]   ; debounce_switch:U1|count[10]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.447  ; debounce_switch:U1|count[0]   ; debounce_switch:U1|count[2]   ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.447  ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[11]  ; clk                           ; clk         ; 0.000        ; 0.238      ; 0.769      ;
; 0.453  ; debounce_switch:U2|count[5]   ; debounce_switch:U2|count[6]   ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; debounce_switch:U1|count[5]   ; debounce_switch:U1|count[6]   ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; debounce_switch:U1|count[11]  ; debounce_switch:U1|count[12]  ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.456  ; debounce_switch:U2|count[14]  ; debounce_switch:U2|count[15]  ; clk                           ; clk         ; 0.000        ; 0.045      ; 0.585      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'debounce_switch:U1|keepResult'                                                                                                           ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.184 ; binary_counter:U0|tmp[3] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.307      ;
; 0.191 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[0] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.314      ;
; 0.206 ; binary_counter:U0|tmp[2] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.329      ;
; 0.209 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[1] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.332      ;
; 0.214 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.337      ;
; 0.308 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[2] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.431      ;
; 0.316 ; binary_counter:U0|tmp[1] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.439      ;
; 0.408 ; binary_counter:U0|tmp[0] ; binary_counter:U0|tmp[3] ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.531      ;
+-------+--------------------------+--------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'debounce_switch:U1|keepResult'                                                                                                                  ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.357 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.305      ;
; -0.357 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.305      ;
; -0.357 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.305      ;
; -0.357 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.305      ;
; -0.222 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.170      ;
; -0.222 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.170      ;
; -0.222 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.170      ;
; -0.222 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.170      ;
; -0.155 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.179      ; 1.321      ;
; -0.147 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.095      ;
; -0.147 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.095      ;
; -0.117 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[0]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.399      ; 0.993      ;
; -0.117 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[1]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.399      ; 0.993      ;
; -0.117 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[2]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.399      ; 0.993      ;
; -0.117 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[3]      ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.399      ; 0.993      ;
; -0.058 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.006      ;
; -0.058 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.006      ;
; -0.058 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.006      ;
; -0.058 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; -0.039     ; 1.006      ;
; -0.034 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.179      ; 1.200      ;
; -0.022 ; debounce_switch:U2|keepResult ; binary_counter:U0|C~_emulated ; clk                           ; debounce_switch:U1|keepResult ; 0.500        ; 0.617      ; 1.116      ;
; 0.041  ; binary_counter:U0|tmp[3]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.179      ; 1.125      ;
; 0.144  ; binary_counter:U0|tmp[2]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 1.000        ; 0.179      ; 1.022      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'debounce_switch:U1|keepResult'                                                                                                                  ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.604 ; debounce_switch:U2|keepResult ; binary_counter:U0|C~_emulated ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.749      ; 0.967      ;
; 0.625 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.266      ; 0.975      ;
; 0.647 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.266      ; 0.997      ;
; 0.722 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.266      ; 1.072      ;
; 0.751 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[0]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.522      ; 0.887      ;
; 0.751 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[1]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.522      ; 0.887      ;
; 0.751 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[2]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.522      ; 0.887      ;
; 0.751 ; debounce_switch:U2|keepResult ; binary_counter:U0|tmp[3]      ; clk                           ; debounce_switch:U1|keepResult ; -0.500       ; 0.522      ; 0.887      ;
; 0.823 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.946      ;
; 0.823 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.946      ;
; 0.823 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.946      ;
; 0.823 ; binary_counter:U0|tmp[2]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.946      ;
; 0.857 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.980      ;
; 0.857 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.980      ;
; 0.857 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.980      ;
; 0.857 ; binary_counter:U0|tmp[3]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 0.980      ;
; 0.879 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|C~_emulated ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.266      ; 1.229      ;
; 0.932 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.055      ;
; 0.932 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.055      ;
; 0.932 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.055      ;
; 0.932 ; binary_counter:U0|tmp[1]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.055      ;
; 1.077 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[3]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.200      ;
; 1.077 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[0]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.200      ;
; 1.077 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[1]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.200      ;
; 1.077 ; binary_counter:U0|tmp[0]      ; binary_counter:U0|tmp[2]      ; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0.000        ; 0.039      ; 1.200      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|inff[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|inff[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U1|keepResult ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|inff[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|inff[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce_switch:U2|keepResult ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[0]   ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[10]  ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[13]  ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[14]  ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[15]  ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[1]   ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[2]   ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[3]   ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[7]   ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[8]   ;
; -0.266 ; -0.082       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[9]   ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[0]   ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[11]  ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[14]  ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[15]  ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[1]   ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[2]   ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[3]   ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[7]   ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[8]   ;
; -0.264 ; -0.080       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[9]   ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|inff[0]    ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|inff[1]    ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|keepResult ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[11]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[12]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[4]   ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[5]   ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U1|count[6]   ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|inff[0]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|inff[1]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|keepResult ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[10]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[12]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[13]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[4]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[5]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce_switch:U2|count[6]   ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[0]|clk               ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[10]|clk              ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[13]|clk              ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[14]|clk              ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[15]|clk              ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[1]|clk               ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[2]|clk               ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[3]|clk               ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[7]|clk               ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[8]|clk               ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|count[9]|clk               ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[0]|clk               ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[11]|clk              ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[14]|clk              ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[15]|clk              ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[1]|clk               ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[2]|clk               ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[3]|clk               ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[7]|clk               ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[8]|clk               ;
; -0.084 ; -0.084       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U2|count[9]|clk               ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|inff[0]|clk                ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; U1|inff[1]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'debounce_switch:U1|keepResult'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.155  ; 0.371        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|C~_emulated|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[0]|clk                  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[1]|clk                  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[2]|clk                  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[3]|clk                  ;
; 0.413  ; 0.597        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[0]       ;
; 0.413  ; 0.597        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[1]       ;
; 0.413  ; 0.597        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[2]       ;
; 0.413  ; 0.597        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|tmp[3]       ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|outclk   ;
; 0.440  ; 0.624        ; 0.184          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Fall       ; binary_counter:U0|C~_emulated  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult|q                ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|inclk[0] ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U1|keepResult~clkctrl|outclk   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[0]|clk                  ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[1]|clk                  ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[2]|clk                  ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|tmp[3]|clk                  ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; debounce_switch:U1|keepResult ; Rise       ; U0|C~_emulated|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; CLR       ; clk        ; 0.240  ; 0.690 ; Rise       ; clk             ;
; In_put    ; clk        ; -0.110 ; 0.400 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLR       ; clk        ; -0.070 ; -0.518 ; Rise       ; clk             ;
; In_put    ; clk        ; 0.259  ; -0.253 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Carry       ; clk                           ; 4.120 ; 4.110 ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 5.089 ; 5.094 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 5.471 ; 5.213 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 3.975 ; 3.944 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 5.471 ; 5.213 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 3.962 ; 3.900 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 3.868 ; 3.832 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 3.861 ; 3.846 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 4.079 ; 4.057 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 3.963 ; 3.964 ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Carry       ; clk                           ; 4.015 ; 4.004 ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 4.630 ; 4.667 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 3.593 ; 3.555 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 3.697 ; 3.667 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 5.208 ; 4.937 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 3.682 ; 3.689 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 3.593 ; 3.557 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 3.617 ; 3.555 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 3.806 ; 3.790 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 3.682 ; 3.704 ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -2.965  ; -0.051 ; -2.071   ; 0.604   ; -3.000              ;
;  clk                           ; -2.965  ; -0.051 ; N/A      ; N/A     ; -3.000              ;
;  debounce_switch:U1|keepResult ; -0.579  ; 0.184  ; -2.071   ; 0.604   ; -1.487              ;
; Design-wide TNS                ; -89.882 ; -0.051 ; -9.934   ; 0.0     ; -66.941             ;
;  clk                           ; -88.960 ; -0.051 ; N/A      ; N/A     ; -59.506             ;
;  debounce_switch:U1|keepResult ; -0.922  ; 0.000  ; -9.934   ; 0.000   ; -7.435              ;
+--------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; CLR       ; clk        ; 0.411  ; 0.695 ; Rise       ; clk             ;
; In_put    ; clk        ; -0.110 ; 0.400 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLR       ; clk        ; -0.019 ; -0.200 ; Rise       ; clk             ;
; In_put    ; clk        ; 0.577  ; 0.364  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+
; Carry       ; clk                           ; 8.831  ; 8.485  ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 10.689 ; 10.224 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 10.260 ; 9.673  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 8.114  ; 7.855  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 10.260 ; 9.673  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 8.091  ; 7.761  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 7.808  ; 7.596  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 7.790  ; 7.622  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 8.386  ; 8.080  ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 7.860  ; 8.076  ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Carry       ; clk                           ; 4.015 ; 4.004 ; Rise       ; clk                           ;
; Carry       ; debounce_switch:U1|keepResult ; 4.630 ; 4.667 ; Fall       ; debounce_switch:U1|keepResult ;
; output2[*]  ; debounce_switch:U1|keepResult ; 3.593 ; 3.555 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[0] ; debounce_switch:U1|keepResult ; 3.697 ; 3.667 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[1] ; debounce_switch:U1|keepResult ; 5.208 ; 4.937 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[2] ; debounce_switch:U1|keepResult ; 3.682 ; 3.689 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[3] ; debounce_switch:U1|keepResult ; 3.593 ; 3.557 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[4] ; debounce_switch:U1|keepResult ; 3.617 ; 3.555 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[5] ; debounce_switch:U1|keepResult ; 3.806 ; 3.790 ; Fall       ; debounce_switch:U1|keepResult ;
;  output2[6] ; debounce_switch:U1|keepResult ; 3.682 ; 3.704 ; Fall       ; debounce_switch:U1|keepResult ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Carry         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output3[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output3[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output3[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output3[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output3[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output3[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output3[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GND           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLR                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; In_put                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Carry         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output2[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output2[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.08 V              ; -0.00526 V          ; 0.185 V                              ; 0.249 V                              ; 5.8e-09 s                   ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-07 V                  ; 3.08 V             ; -0.00526 V         ; 0.185 V                             ; 0.249 V                             ; 5.8e-09 s                  ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output2[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output2[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output2[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output2[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output3[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output3[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output3[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output3[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output3[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output3[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; output3[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; GND           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.52e-08 V                   ; 4.54 V              ; -0.903 V            ; 1.39 V                               ; 0.85 V                               ; 8.1e-11 s                   ; 1.97e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.52e-08 V                  ; 4.54 V             ; -0.903 V           ; 1.39 V                              ; 0.85 V                              ; 8.1e-11 s                  ; 1.97e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0964 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-10 s                  ; 3.99e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0964 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-10 s                 ; 3.99e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Carry         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output2[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output2[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.48 V              ; -0.0176 V           ; 0.357 V                              ; 0.323 V                              ; 3.9e-09 s                   ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.48 V             ; -0.0176 V          ; 0.357 V                             ; 0.323 V                             ; 3.9e-09 s                  ; 3.06e-09 s                 ; No                        ; No                        ;
; output2[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output2[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output2[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output2[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output2[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output3[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output3[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output3[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output3[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output3[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output3[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; output3[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; GND           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.68e-08 V                   ; 5.47 V              ; -1.05 V             ; 1.93 V                               ; 1.03 V                               ; 7.37e-11 s                  ; 1.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.68e-08 V                  ; 5.47 V             ; -1.05 V            ; 1.93 V                              ; 1.03 V                              ; 7.37e-11 s                 ; 1.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-08 V                   ; 3.65 V              ; -0.246 V            ; 0.406 V                              ; 0.305 V                              ; 1.57e-10 s                  ; 2.13e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-08 V                  ; 3.65 V             ; -0.246 V           ; 0.406 V                             ; 0.305 V                             ; 1.57e-10 s                 ; 2.13e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 817      ; 0        ; 0        ; 0        ;
; debounce_switch:U1|keepResult ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0        ; 0        ; 0        ; 10       ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 817      ; 0        ; 0        ; 0        ;
; debounce_switch:U1|keepResult ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0        ; 0        ; 0        ; 10       ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; debounce_switch:U1|keepResult ; 0        ; 0        ; 5        ; 0        ;
; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0        ; 0        ; 0        ; 20       ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                         ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; debounce_switch:U1|keepResult ; 0        ; 0        ; 5        ; 0        ;
; debounce_switch:U1|keepResult ; debounce_switch:U1|keepResult ; 0        ; 0        ; 0        ; 20       ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Oct 31 20:00:02 2017
Info: Command: quartus_sta svSegment -c svSegment
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'svSegment.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name debounce_switch:U1|keepResult debounce_switch:U1|keepResult
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.965
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.965             -88.960 clk 
    Info (332119):    -0.579              -0.922 debounce_switch:U1|keepResult 
Info (332146): Worst-case hold slack is 0.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.072               0.000 clk 
    Info (332119):     0.453               0.000 debounce_switch:U1|keepResult 
Info (332146): Worst-case recovery slack is -2.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.071              -9.934 debounce_switch:U1|keepResult 
Info (332146): Worst-case removal slack is 1.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.350               0.000 debounce_switch:U1|keepResult 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.506 clk 
    Info (332119):    -1.487              -7.435 debounce_switch:U1|keepResult 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.670
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.670             -79.781 clk 
    Info (332119):    -0.444              -0.635 debounce_switch:U1|keepResult 
Info (332146): Worst-case hold slack is 0.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.129               0.000 clk 
    Info (332119):     0.403               0.000 debounce_switch:U1|keepResult 
Info (332146): Worst-case recovery slack is -1.804
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.804              -8.658 debounce_switch:U1|keepResult 
Info (332146): Worst-case removal slack is 1.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.359               0.000 debounce_switch:U1|keepResult 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.506 clk 
    Info (332119):    -1.487              -7.435 debounce_switch:U1|keepResult 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.673             -17.716 clk 
    Info (332119):     0.298               0.000 debounce_switch:U1|keepResult 
Info (332146): Worst-case hold slack is -0.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.051              -0.051 clk 
    Info (332119):     0.184               0.000 debounce_switch:U1|keepResult 
Info (332146): Worst-case recovery slack is -0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.357              -1.583 debounce_switch:U1|keepResult 
Info (332146): Worst-case removal slack is 0.604
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.604               0.000 debounce_switch:U1|keepResult 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.465 clk 
    Info (332119):    -1.000              -5.000 debounce_switch:U1|keepResult 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Tue Oct 31 20:00:07 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


