{"patent_id": "10-2021-7015102", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0062715", "출원번호": "10-2021-7015102", "발명의 명칭": "인공 신경망", "출원인": "마이크론 테크놀로지, 인크.", "발명자": "브루어, 토니 엠."}}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인공 신경망(ANN)을 구현하기 위한 3차원 적층 집적 회로(3D SIC)에 있어서,메모리 파티션 어레이를 포함하는 메모리 다이로서, 상기 메모리 파티션 어레이의 각 파티션은 뉴런 세트의 파라미터들을 저장하도록 구성되는, 상기 메모리 다이; 및처리 로직 파티션 어레이를 포함하는 처리 로직 다이로서, 상기 처리 로직 파티션 어레이의 각 파티션은, 입력 데이터를 수신하고; 상기 뉴런 세트에 따라 상기 입력 데이터를 처리하여 출력 데이터를 생성하도록 구성되는, 상기 처리 로직 다이를 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 3D SIC는 3D SIC들의 네트워크에 속하는 네트워크로 연결된 3D SIC이고, 상기 네트워크의각 3D SIC는 ANN을 구현하기 위한 것이며,메모리 파티션 어레이를 포함하는 메모리 다이로서, 상기 메모리 파티션 어레이의 각 파티션은 뉴런 세트의 파라미터들을 저장하도록 구성되는, 상기 메모리 다이; 및처리 로직 파티션 어레이를 포함하는 처리 로직 다이로서, 상기 처리 로직 파티션 어레이의 각 파티션은, 입력 데이터를 수신하고; 상기 뉴런 세트에 따라 상기 입력 데이터를 처리하여 출력 데이터를 생성하도록 구성되는, 상기 처리 로직 다이를 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 메모리 다이 및 상기 처리 로직 다이는 기능 블록 어레이를 형성하도록 배열되며, 상기기능 블록 어레이의 제1 기능 블록 및 제2 기능 블록은 서로 옆에 있고, 상기 제1 기능 블록은 상기 제2 기능블록으로부터의 다른 뉴런 세트를 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 기능 블록 어레이의 상기 제1 기능 블록은,제1 뉴런 세트의 파라미터 세트를 저장하도록 구성된, 상기 메모리 파티션 어레이의 제1 개별 메모리 파티션;및상기 처리 로직 파티션 어세리의 제1 개별 처리 로직 파티션으로서, 제1 입력 데이터를 수신하고; 상기 제1 뉴런 세트에 따라 상기 제1 입력 데이터를 처리하여 제1 출력 데이터를 생성하도록 구성된, 상기 처리로직 파티션 어레이의 제1 개별 처리 로직 파티션을 포함하는 상기 3D SIC의 각각의 열을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 기능 블록 어레이의 상기 제2 기능 블록은,제2 뉴런 세트의 파라미터 세트를 저장하도록 구성된, 상기 메모리 파티션 어레이의 제2 개별 메모리 파티션;및상기 처리 로직 파티션 어레이의 제2 개별 처리 로직 파티션으로서, 공개특허 10-2021-0062715-3-상기 제1 기능 블록으로부터의 상기 제1 출력 데이터인, 제2 입력 데이터를 수신하고;상기 제2 뉴런 세트에 따라 상기 제2 입력 데이터를 처리하여 제2 출력 데이터를 생성하도록 구성된, 상기 처리로직 파티션 어레이의 제2 개별 처리 로직 파티션을 포함하는 상기 3D SIC의 각각의 열을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 제1 뉴런 세트 및 상기 제2 뉴런 세트의 상기 개별 파라미터 세트들은 각각 뉴런 시냅스가중치들을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서, 상기 제1 뉴런 세트 및 상기 제2 뉴런 세트의 상기 개별 파라미터 세트들은 뉴런들의 바이어스들을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제3항에 있어서, 상기 기능 블록 어레이의 기능 블록은 활성화 함수의 계산을 수행하도록 구성된 하드웨어 회로를 포함하는 개별 처리 로직 파티션을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 활성화 함수는 시그모이드 활성화 함수인, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서, 상기 활성화 함수는 방사상 기반 함수인, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제3항에 있어서, 상기 기능 블록 어레이의 기능 블록은 벡터 대수 연산들 및 행렬 대수 연산들 중 적어도 하나를 실행하도록 구성되는 인공 지능(AI) 가속기를 포함하는 개별 처리 로직 파티션을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제3항에 있어서, 상기 기능 블록 어레이의 각 기능 블록은 다중코어 프로세서의 프로세싱 코어를 포함하는 개별처리 로직 파티션을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제3항에 있어서, 상기 기능 블록 어레이의 각 기능 블록은 그래픽 처리 장치(GPU)의 일부를 포함하는 개별 처리로직 파티션을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 GPU의 일부는 고정 기능 유닛인, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제3항에 있어서, 상기 기능 블록 어레이의 각 기능 블록은 필드 프로그램 가능 게이트 어레이(FPGA)를 포함하는개별 처리 로직 파티션을 포함하는, 3D SIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제3항에 있어서, 상기 기능 블록 어레이의 각 기능 블록은 애플리케이션별 집적 회로(ASIC)를 포함하는, 3DSIC."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "시스템에 있어서,버스; 및공개특허 10-2021-0062715-4-상기 버스를 통해 서로에 연결된 복수의 3차원 적층 집적 회로들(3D SIC들)을 포함하며,상기 3D SIC들 각각은 인공 신경망(ANN)을 구현하도록 구성되는, 시스템."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서, 상기 3D SIC들 각각은,뉴런 세트의 파라미터들을 저장하도록 구성된 메모리 다이; 및 상기 뉴런 세트에 따라 입력 데이터를 처리하여 출력 데이터를 생성하도록 구성된 처리 로직 다이를 포함하는,시스템."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서, 상기 메모리 다이 및 상기 처리 로직 다이는 기능 블록 어레이를 형성하도록 배열되며, 상기기능 블록 어레이의 제1 기능 블록 및 제2 기능 블록은 서로 옆에 있고, 상기 제1 기능 블록은 상기 제2 기능블록으로부터의 다른 뉴런 세트를 포함하는, 시스템."}
{"patent_id": "10-2021-7015102", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "인공 신경망(ANN)을 구현하기 위한 3차원 적층 집적 회로(3D SIC)에 있어서,메모리 파티션 어레이를 포함하는 메모리 다이로서, 상기 메모리 파티션 어레이의 각 파티션은 뉴런 세트의 파라미터들을 저장하도록 구성되는, 상기 메모리 다이; 처리 로직 파티션 어레이를 포함하는 처리 로직 다이로서, 상기 처리 로직 파티션 어레이의 각 파티션은, 입력 데이터를 수신하고; 상기 뉴런 세트에 따라 상기 입력 데이터를 처리하여 출력 데이터를 생성하도록 구성되는, 상기 처리 로직다이; 및 상기 메모리 다이와 상기 처리 로직 다이를 상호 연결하는 복수의 관통 실리콘 비아들(TSV들)을 포함하는, 3DSIC."}
{"patent_id": "10-2021-7015102", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "인공 신경망(ANN)을 구현하기 위한 3차원 적층 집적 회로(3D SIC)(예를 들어, 100 또는 800)는 메모리 파티션(예 를 들어, 204a 내지 204i) 어레이를 갖는 메모리 다이(예를 들어, 102 또는 104)를 갖는다. 메모리 파티션 어레 이의 각 파티션은 뉴런 세트(예를 들어, 1004, 1006, 1014 및 1016)의 파라미터들을 저장하도록 구성된다. 3D SIC는 또한 처리 로직 파티션(예를 들어, 404a 내지 404i) 어레이를 갖는 처리 로직 다이(예를 들어, 또는 802)를 갖는다. 처리 로직 파티션 어레이의 각 파티션은, 입력 데이터를 수신하고, 뉴런 세트에 따라 입력 데이 터를 처리하여 출력 데이터를 생성하도록 구성된다."}
{"patent_id": "10-2021-7015102", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원들 본 출원은 2018년 10월 24일자로 출원된 \"인공 신경망(ANN) 계산을 가속화하도록 구성된 기능 블록들을 갖는 3D 적층 집적 회로\"라는 명칭의 미국 특허 출원 일련 번호 제16/169,919호의 계속 출원인, 2019년 9월 5일자로 출 원된 \"인공 신경망(ANN) 계산을 가속화하도록 구성된 기능 블록들을 갖는 3D 적층 집적 회로\"라는 명칭의 미국 특허 출원 일련 번호 제16/561,486호에 대한 우선권을 주장하며, 이는 본원에 참조로서 통합된다. 기술 분야 본원에 개시된 적어도 일부 실시예들은 일반적으로 3차원 집적 회로들(3D IC들)에 의해 구현되거나 지원되는 인 공 신경망(ANN) 기능 블록들에 관한 것이며, 보다 구체적으로는 이에 제한되는 것은 아니나 인공 신경망(ANN) 계산을 가속화하거나 구현하도록 구성된 기능 블록들을 갖는 3차원 적층 집적 회로들(3D SIC들)에 관한 것이다."}
{"patent_id": "10-2021-7015102", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 인공 신경망(ANN)은 뉴런 네트워크를 사용하여 네트워크에 대한 입력들을 처리하고 네트워크로부터 출력들을 생성할 수 있다. 네트워크의 각 뉴런(m)은 입력 세트(pk)를 수신할 수 있으며, 여기서 k = 1, 2, …, n이다. 일반적으로, 뉴런에 대한 입력들 중 일부는 네트워크에서 특정 뉴런들의 출력들일 수 있으며; 입력들 중 일부는 전체가 네트워크에 대한 입력들일 수 있다. 네트워크의 뉴런들 간의 입력/출력 관계는 네트워크의 뉴런 연결성을 나타낸다. 각 뉴런(m)은 바이어스(bm), 활성화 함수(fm) 및 그 입력들(pk)에 대한 시냅스 가중치 세트 (wmk)를 가질 수 있으며, 여기서 k = 1, 2, …, n이다. 네트워크의 다른 뉴런들은 다른 활성화 함수들을 가질 수있다. 각 뉴런(m)은 입력과 바이어스의 가중 합계(sm)을 생성할 수 있으며, 여기서 sm = bm + wm1 Х p1 + wm2 Х p2 + ... + wmn Х pn이다. 뉴런(m)의 출력(am)은 가중 합계의 활성화 함수일 수 있으며, 여기서 am = fm (sm)이 다. 일반적으로 ANN의 입력(들)과 출력(들) 간의 관계는 네트워크에서 뉴런의 연결성을 나타내는 데이터뿐만 아 니라, 각 뉴런(m)의 바이어스(bm), 활성화 함수(fm) 및 시냅스 가중치(wmk)을 포함하는 ANN 모델로 정의될 수 있 다. 주어진 ANN 모델을 사용하여, 컴퓨팅 장치는 입력 세트로부터 네트워크로의 네트워크 출력(들)을 계산할 수 있다. 3D IC는 실리콘 다이들을 적층하고 수직으로 상호 연결하여 다이들의 조합이 단일 장치가 되도록 만든 집적 회 로이다. 3D IC를 사용하면 수직 레이아웃으로 인해 장치를 통과하는 전기 경로들 단축될 수 있으며, 이는 나란 히 배열된 유사한 IC들보다 더 빠르고 더 작은 풋 프린트를 갖는 장치를 생성한다. 3D IC들은 일반적으로 관통 실리콘 비아 인터커넥트들(TSV들)로 된 적층 IC들을 지칭하는 3D SIC들 및 ITRS(International Technology Roadmap for Semiconductors)에 명시된 온-칩 와이어링 계층 구조의 로컬 레벨들에서 제조 프로세스들을 사용하 여 3D 인터커넥트들을 실현하는 모노리식 3D IC들로 그룹화될 수 있다. 제조 프로세스를 사용하여 3D 인터커넥 트들을 실현하면 장치 계층들 간에 직접 수직 인터커넥트들을 생성할 수 있다. 모노리식 3D IC들은 개별 3D IC 들로 다이싱되는 단일 웨이퍼 상에 계층들로 구축된다. 3D SIC들은 다음과 같은 알려진 세 가지 일반적인 방법들로 생성될 수 있다: 다이 대 다이, 다이 대 웨이퍼 또 는 웨이퍼 대 웨이퍼 방법. 다이 대 다이 방법에서, 전자 구성요소들은 다수의 다이들 상에 생성된다. 그런 다 음, 다이들은 정렬 및 본딩된다. 다이-다이 방법의 이점은 각 다이가 다른 다이와 정렬 및 본딩되기 전에 테스 트될 수 있다는 점이다. 다이 대 웨이퍼 방법에서, 전자 구성요소들은 다수의 웨이퍼들 상에 생성된다. 웨이퍼 들 중 하나는 다이싱된 다음 이에 따라 다른 웨이퍼의 다이 부위들에 정렬 및 본딩될 수 있다. 웨이퍼 대 웨이 퍼 방법에서, 전자 구성요소들은 다수의 웨이퍼들 상에 생성되며, 이는 그런 다음 개별 3D IC들에 정렬, 본딩 및 다이싱된다. TSV는 다이를 통과할 수 있는 수직 전기 연결부이다. TSV들은 3D 패키지 및 3D IC들에서 성능을 높이는 데 핵심 적인 부분일 수 있다. TSV들을 사용하면, 스택형 칩들을 연결하는 대안에 비해, 인터커넥트 및 장치 밀도가 상 당히 높을 수 있으며, 연결부들의 길이가 더 짧아질 수 있다."}
{"patent_id": "10-2021-7015102", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시의 적어도 일부 측면들은 3D SIC에 의해 구현되는 기능 블록들에 관한 것이다. 또한, 일반적으로, 본 개 시의 측면들은 3D IC에 의해 구현된 기능 블록들에 관한 것이다. 일반적으로, 3D IC는 실리콘 웨이퍼들 또는 다이들을 적층하고 이들을 예를 들어 TSV 또는 Cu-Cu 연결들을 사용 하여 상호 연결하여 제조된 집적 회로로서, 이들은 기존 2차원 장치들보다 감소된 전력 및 작은 풋 프린트로 성 능 향상을 달성하는 단일 장치로 작동한다. 일부 실시예들에서, TSV들이 사용될 수 있으며, 이는 3D SIC들로 간주되는 3D IC들의 실시예들을 만든다. 3D IC 들 또는 3D SIC들로서의 실시예들은 이기종이 되도록, 예를 들어 다른 메모리 유형 계층들 및/또는 하나 이상의 처리 계층들을 단일 IC 스택으로 결합하여 생성될 수 있다. 3D SIC들의 대안 실시예들은 모노리식 3D IC들을 포 함할 수 있다. 모노리식 3D IC들을 이용한 실시예들은 단일 반도체 웨이퍼 상에 계층들로 생성된 다음 3D IC들로 다이싱된다. 이러한 실시예들은 정렬, 시닝, 본딩 또는 TSV들이 필요하지 않다는 점에서 유익하다. 본원의 개시는 주로 3D SIC 실시예들에 초점이 맞춰져 있지만, 본원에 개시된 실시예들은 3D SIC 실시예들로 제한되지 않는다는 것을 이해해야 한다. 일부 실시예들은 3D SIC 대신 모노리식 3D IC일 수 있다. 이러한 예시적인 실시예들에서, 3D IC 의 전체 구조는 유사할 수 있으나; 모노리식 3D IC의 인터커넥트들은 TSV들 대신 제조된 비아들을 포함한다. 3D SIC 실시예들을 생성하기 위한 것으로, 이러한 실시예들은 다이 대 다이, 다이 대 웨이퍼 또는 웨이퍼 대 웨 이퍼 생산 방법에 의해 생성될 수 있다. 다이 대 다이 방법에서, 생산 방법에서 본딩 전후에 시닝 및 TSV 생성 이 수행될 수 있다. 다이-다이 방법들의 예시적인 이점은 각 컴포넌트 다이가 이들이 다른 다이들과 적층되기 전에 테스트될 수 있다는 점이다. 또한, 각 다이는 생산을 위해 별도로 비닝(binned)될 수 있다. 다이 대 웨이 퍼 방법에서, 웨이퍼 대 웨이퍼 방법과 유사하게, 본딩 전후에 시닝 및 TSV 생성이 수행된다. 그러나, 웨이퍼 대 웨이퍼에 비해 다이 대 웨이퍼의 장점은 추가 다이들이 다이싱 전에 스택에 추가될 수 있으며 다이는 이를 웨이퍼에 추가하기 전에 테스트될 수 있다는 점이다. 웨이퍼 대 웨이퍼에서, 각 웨이퍼는 본딩 전후에 시닝될 수 있으며, 연결들은 본딩 전에 웨이퍼들에 내장되거나 본딩 후 스택에 생성될 수 있다. 웨이퍼 대 웨이퍼 방법 을 사용하면, TSV들은 활성 계층들 사이에서 및/또는 활성 계층과 외부 본드 패드 사이에서 실리콘 기판들을 통 과할 수 있다. 웨이퍼 대 웨이퍼 방법의 단점은 하나의 칩에서 결함이 발생하면 상기 방법의 전체 스택 출력에 결함이 발생한다는 점이다. 칩 스케일링 프로세스들은 전력 밀도 제약으로 인해 부분적으로 서서히 개선되고 있으며, 인터커넥터들은 빨라 지지 않는 반면 트랜지스터들은 일반적으로 더 빨라지고 있다. 3D IC들은 2차원 다이들을 적층하고 다이들을 3 차원으로 연결함으로써 이러한 예시적인 스케일링 문제들을 모두 해결한다. 이러한 스택은 IC들의 수평 배열에 비해, 아무래도 칩들 간의 통신을 더 빠르게 만들 수 있다. 또한, 3D IC들은 수평 배열 칩들에 비해 다음과 같 은 다른 가능한 이점들을 제공할 수 있다: 더 작은 풋 프린트, 더 짧은 인터커넥트, 전력 소비 감소, 은닉을 통 한 회로 보안, 증가된 대역폭. 3D IC들은 3차원의 계층들에 기능을 추가함으로써 더 작은 2차원 공간에 더 큰 기능을 제공하고, 3D 스택으로 대형 칩을 다수의 작은 다이들로 파티셔닝 함으로써 비용을 절감할 수 있다. 다시 말해, 3D IC 제조는 IC 어레 이가 있는 칩을 생산하는 기존 프로세스들보다 더욱 모듈식일 수 있다. 또한, 3D IC들은 서로 다른 프로세스들 또는 서로 다른 유형들의 웨이퍼들로 생성된 계층들로 생성될 수 있으며, 이는 설계 옵션들을 증가시킨다. 또한, 증가된 연결성은 설계 옵션들을 확장한다. 또 다른 이점은 3D IC들이 장치 내에 신호를 유지하여 전력 소비를 줄인다는 점이다. 두 가지 다른 방향들(예를 들어, 수평 및 수직)에서의 더 짧은 전기 연결들은 예를 들어 기생 커패시턴스를 줄임으로써 전력 소비를 줄인 다. 전력 예산을 줄이면 열 발생도 줄어든다. 또한, 3D IC들은 스택형 다이 구조가 전체 회로부를 역설계하려는 시도들을 복잡하게 하기 때문에 은닉을 통한 보안을 달성할 수 있다. 또한, 민감하거나 중요한 기능들은 3D IC의 계층들 간에 분할되어 이러한 기능들을 더 숨길 수 있다. 일부 실시예들은 다른 계층들의 모니터링 또는 보안에 전용되는 계층 또는 다이를 가질 수도 있 다. 이는 3D IC의 별도 다이가 런타임에 모니터링될 다이들에 대한 하드웨어 방화벽을 제공하는 방화벽 계층과 유사하다. 이는 공격들로부터 부분들 또는 전체 칩 스택을 보호하기 위해 수행될 수 있다. 3D IC들의 기본적인 구조적 배열은 조합하면 기존 버스보다 훨씬 더 많은 대역폭을 제공할 수 있는 다이들 또는 계층들 사이에 많은 수의 비아들을 허용함으로써 대역폭을 증가시킨다. 추가로, 3D SIC의 기능 블록 세트는 네 트워크로 연결되거나 클러스터로 연결된 별도의 컴퓨터 그룹처럼 작동할 수 있다. 다른 기능 블록들은 다른 유 형의 처리 유닛들을 가질 수 있다. 그리고, 다른 유형들의 기능 블록들이 보완될 수 있다. 그리고, 기능 블록이 다른 블록과 관련이 많을수록 두 기능 블록들 서로의 옆에 위치시키는 것이 더욱 유익하다. 예를 들어, 제1 블 록은 제1 데이터 처리 동작을 제공할 수 있고 이웃하는 제2 블록은 공통 다중 동작 데이터 처리 방법에서 제2 데이터 처리 동작을 제공할 수 있다. 이러한 특징들은 컴퓨터 시스템의 컨트롤러의 부하를 크게 줄일 수 있다. 예를 들어, 이러한 특징들은 중앙 처리 장치(CPU)의 부하를 줄일 수 있다. 블록들이 3D SIC로 구현되는 실시예들에서, TSV들을 사용하면 각 기능 블록을 하나의 기능으로 줄여 TSV들의 이 점들을 완전히 실현되도록 할 수 있다. 이러한 실시예들에서, 3D IC의 기능은 단일 기능 블록이 수행할 수 있는 기능들의 수가 아니라 3D IC의 기능 블록들의 수를 늘림으로써 증가될 수 있다. 이러한 방식으로, TSV 또는 3D SIC의 다른 유형의 인터커넥트는 최대한 사용될 수 있다. TSV는 실리콘 웨이퍼 또는 다이를 완전히 통과할 수 있는 전기 연결이다. TSV들을 사용하면, 상호 연결 및 장치 밀도가 다이 간의 기존 상호 연결보다 상당히 높다. 그리고, 다이 간의 연결 길이는 기존의 상호 연결보다 짧다. 일부 실시예들은 우선 TSV 제조를 통해 3D IC 구조에 추가된 TSV들을 가질 수 있다. 이는 예를 들어, 트랜지스 터들, 커패시터들 및 저항들과 같은 구성 요소들이 웨이퍼에 패터닝되기 전에 TSV들이 제조되는 프로세스이다. 일부 실시예들은 개별 장치들이 패터닝된 후 금속 계층들이 다이 또는 다이 스택에 추가되기 전에 TSV들이 제조 되는 중간 비아 TSV 제조를 사용한다. 그리고, 일부 실시예들은 금속 계층들의 추가 이후 또는 동안 TSV들이 제 조되는 마지막 바이 TSV들을 사용한다. TSV들이 3D IC에 추가되는 방식 외에, TSV들의 레이아웃 및 설계는 본원에 설명된 실시예들 간에 다를 수 있다. 예를 들어, 3D IC의 다이들의 기능적 요소들의 파티셔닝 입도의 차이들은 TSV들의 설계 및 레이아웃에 변동을 일으킬 수 있다. 일부 실시예들은 TSV들을 사용하는 게이트 레벨 파티셔닝을 가지며 다른 실시예들은 블록 레벨 파티셔닝을 갖는다. TSV들을 사용하는 게이트 레벨 파티셔닝은 블록 레벨 파티셔닝보다 덜 실용적이며; 따라서, 더 많은 TSV들을 갖는 이점들을 높이기 위해, 기능 블록 내에서 파티셔닝된 기능적 서브 요소들은 TSV들을 통해 연결될 수 있다. 이는 타협 솔루션일 수 있다. 일부 실시예들에서, 칩 또는 다이의 스택(제 1 방향으로 적층됨)은 3D X포인트 메모리(3DXP) 및 동적 랜덤 액세 스 메모리(DRAM) IC들과 같은, 메모리 IC들 외에도, 처리 로직 집적 회로(IC)를 가질 수 있다. 처리 로직, 3DXP 및 DRAM의 유닛들은 TSV들과 같은 기능 블록을 형성하도록 연결될 수 있다. 서로 다른 기능 블록들은 필요에 따 라 다르게 구성될 수 있고/있거나 하나의 3D SIC에서 또는 일반적으로 하나의 3D IC에서 서로 실질적으로 독립 적으로 동작할 수 있다. 처리 로직은 자주 사용되는 기능들 및/또는 데이터 집약적인 기능들을 구현하므로, 처 리 로직 IC가 CPU의 처리 능력을 갖지 않더라도, 더 나은 데이터 액세스의 이점이 선택된 기능들을 구현할 때 더 나은 전체 성능을 제공할 수 있다. 여러 기능 블록들(예를 들어, 3D SIC 또는 3D IC 내의 다수의 열 기능 블 록들)은 병렬로 실행되어 CPU의 계산 부하를 줄일 수 있다. 언급된 바와 같이, 일부 실시예들에서, 처리 로직 IC 또는 다이는 전형적인 CPU가 가질 수 있는 프로세싱 코어 들의 전체 어레이를 가지고 있지 않다. 그러나, 이러한 실시예들에서, 처리 로직은 자주 사용되는 기능들 및/또 는 데이터 집약적인 기능들을 구현하며; 따라서, CPU의 중요한 처리 의무들을 덜어주고 CPU의 성능을 향상시킬 수 있는 잠재력을 가지고 있다. 이러한 실시예들에서, 기능 블록은 자체적으로 완전한 다기능 인스트럭션 세트 를 실행할 수 없다. 따라서, 기능 블록과 나머지 3D IC는 CPU에 연결될 수 있으며, CPU는 기능 블록이 수행하도록 구성된 태스크를 수행하도록 지시할 수 있다. 예를 들어, 예시적인 실시예들의 기능 블록은 그 처리 로직 IC 에 의해, 그 비휘발성 메모리 IC에 저장된 데이터를 복호화하고, CPU에 의한 추가 처리를 위해 CPU에 전달될 그 휘발성 메모리에 복호화된 데이터를 삽입하도록 구성될 수 있다. 또한, CPU는 특정 기능의 결과를 생성하도록 블록에 요청하기 위해 기능 블록의 휘발성 메모리에 요청을 제공할 수 있으며, CPU는 기능 블록으로부터 결과를 검색하기 위한 후속 요청을 제공할 수도 있다. 예를 들어, 결과 생성에 대한 요청은 기입 명령의 형태로 CPU로 부터 기능 블록으로 제공될 수 있으며, 결과를 검색하기 위한 요청은 판독 명령의 형태로 CPU로부터 기능 블록 으로 제공될 수 있다. 도 1은 본 개시의 일부 실시예들에 따른 다수의 비휘발성 메모리 다이들(102 및 104), 휘발성 메모리 다이 및 처리 로직 다이를 갖는 3D SIC의 전면도를 예시한다. 도시된 바와 같이, 다이들은 서로 평행하다. 3D SIC는 또한 기능 블록들(110, 112 및 114)(도 1에 도시됨)뿐만 아니라 다수의 비휘발성 메모리 다이들 (102 및 104), 휘발성 메모리 다이 및 처리 로직 다이를 가로지르고 그에 수직인 기능 블록들(210, 212, 214, 220, 222 및 224)(도 2-5에 도시됨)을 갖는다. 3D SIC는 또한 각각 다이들을 연결하는 TSV들 , TSV들 및 TSV들을 갖는다. TSV들은 비휘발성 메모리 다이를 비휘발성 메모리 다이 에 연결하고 그 사이에 도시된다. TSV들은 비휘발성 메모리 다이를 처리 로직 다이에 연결 하고 그 사이에 도시된다. TSV들은 처리 로직 다이를 휘발성 메모리 다이에 연결하고 그 사이에 도시된다. 본원에 설명된 모든 TSV들은 도면에서 명확하지 않을 수 있다고 생각하더라도 본원에 설명된 다이들 을 통과한다는 것을 이해해야 한다. 예를 들어, TSV들, TSV들 및 TSV들은 3D SIC의 다이 들을 통과하는 단일 TSV들의 부분들이다. 3D SIC는 또한 각각 다이들에 내장된 것으로 도시되는, 인터커넥트들, , 및 을 갖 는다. 비휘발성 메모리 다이들에 내장된 인터커넥트들이 도시된다. 비휘발성 메모리 다이들에 내장된 인터커넥트들이 도시된다. 처리 로직 다이에 내장된 인터커넥트들이 도시된다. 그리고, 휘발성 메모리 다이에 내장된 인터커넥트들이 도시된다. 인터커넥트들, , 및 은 TSV들 , 및 에 수직일 수 있다(도 1에 도시되고 도 5에 부분적으로 도시됨). 본원에 설명된 인터커넥트들, 예컨대 인터커넥트들, , 및 은 칩 또는 다이의 구성요소들 (예를 들어, 구리 또는 금속 인터커넥트들, 인터커넥트 트레이스들 등) 간의 상호 연결들을 말한다는 것을 이해 해야 한다. 인터커넥트들은 다이 또는 칩의 금속화 계층의 인터커넥트들을 포함할 수 있다. 도시된 바와 같이, 일부 실시예들에서, 3D SIC는 다수의 비휘발성 메모리 다이들을 가질 수 있다. 일부 실시예 들에서, 비휘발성 메모리 다이들은 휘발성 메모리 다이들보다 더 느리다. 특히, 비휘발성 메모리 다이들은 휘발 성 메모리 다이들보다 적은 대역폭(예를 들어, 다이가 초당 전송할 수 있는 최대 데이터 양)을 갖는다. 비휘발 성 메모리 다이들은 3DXP 다이들 또는 임의의 다른 유형의 전기적으로 어드레스된 메모리 시스템 다이, 예를 들 어 EPROM 다이, 플래시 메모리 다이, 강유전성 RAM 및 자기 저항 RAM을 포함할 수 있다. 각 비휘발성 메모리 다 이는 비휘발성 메모리 파티션 어레이를 가질 수 있다. 비휘발성 메모리 파티션 어레이의 각 파티션은 비휘발성 메모리 셀 어레이를 포함할 수 있으며 각 셀은 대응되는 어드레스를 가질 수 있다. 도 2는 본 개시의 일부 실시예들에 따른 다수의 비휘발성 메모리 파티션들(204a, 204b, 204c, 204d, 204e, 204f, 204g, 204h 및 204i)을 갖는 비휘발성 메모리 다이의 상면도를 예시한다. 파티션들은 제2 방향(즉, 3D IC의 다이들의 스택의 제1 방향에 수직)으로 배열될 수 있다. 각각의 파티션들(204a, 204b, 204c, 204d, 204e, 204f, 204g, 204h 및 204i)은 다수의 비휘발성 메모리 요소들을 갖는다. 도 2에 예시된 각각의 파티션들 은 9개의 비휘발성 메모리 요소 클러스터들을 도시한다. 그리고, 각각의 비휘발성 메모리 요소 클러스터들 은 9개의 비휘발성 메모리 요소들을 도시한다. 따라서, 도 2에 예시된 각각의 파티션들은 81개의 메 모리 요소들을 갖는다. 그러나, 81 개의 메모리 요소의 도시는 편의를 위한 것이며 일부 실시예들에서 각 파티션은 적어도 10억개의 메모리 요소들을 가질 수 있음을 이해해야 한다. 다시 말해, 비휘발성 메모리 파티션 당 메모리 요소들의 수는 엄청나고 매우 다양할 수 있다. 또한, 비휘발성 메모리 다이 및 비휘발성 메모리 다이는 구조 및 설계에 대해 유사하거나 정확히 동일하다는 것을 이해해야 한다. 3DXP IC(3D X포인트 메모리 IC라고도 함)는 트랜지스터가 없는 메모리 요소들을 사용하며, 그 각각은 메모리 셀 과 대응되는 어드레스를 갖는다(뿐만 아니라 선택적 선택기 및 셀과 선택적 선택기는 하나의 열로 함께 적층될 수 있음). 메모리 요소들을 갖는 예들에서, 메모리 요소들은 인터커넥트들의 2개의 수직 계층들을 통해 연결될 수 있으며(도 2에 도시되나 라벨링되지는 않음), 여기서 한 계층은 메모리 요소들 위에 있고 다른 계층은 메모 리 요소들 아래에 있다. 각 메모리 요소는 2개의 인터커넥트 계층들 각각에 있는 하나의 와이어의 교차점(예를들어, 도 2에 도시된 교차점 참조)에서 개별적으로 선택될 수 있다. 각 교차점은 어드레스를 갖거나 3DXP IC의 어드레스 디코더, 3D IC 또는 3D IC의 IC 그룹과 같이 어드레스를 지정하거나 선택할 수 있다. 3DXP 장치 들은 빠르고 비휘발성이며, 처리 및 저장을 위한 통합 메모리 풀(pool)로 사용될 수 있다. 언급된 바와 같이, 비휘발성 메모리 다이들 및 은 3DXP 다이들일 수 있다. 3D SIC의 비휘발성 메모리 다이로 3DXP 다이를 사용하는 몇 가지 이점들은 어드레스 디코더에 의해 비트 어드레스 지정이 가능하다 는 점이다. 본원에 설명된 실시예와 함께 사용되는 어드레스 디코더(도면들에 도시되지 않음)는 어드레스 비트 에 대한 2개 이상의 입력들 및 장치 선택 신호들에 대한 하나 이상의 출력들을 갖는 이진 디코더일 수 있다. 특 정 장치 또는 IC의 어드레스가 어드레스 입력들에 나타나면, 디코더는 해당 장치 또는 IC에 대한 선택 출력을 어서트한다. 전용 단일 출력 어드레스 디코더가 어드레스 버스의 각 장치 또는 IC에 통합되거나, 또는 단일 어 드레스 디코더가 다수의 장치들 또는 IC들에 서비스를 제공할 수 있다. 또한, 3D SIC는 휘발성 메모리 파티션 어레이를 포함하는 휘발성 메모리 다이(예컨대 DRAM 다이 또는 정적 랜덤 액세스 메모리(SRAM) 다이)를 가질 수 있다. 휘발성 메모리 파티션 어레이의 각 파티션은 휘발성 메모리 셀 어 레이를 포함할 수 있으며 각 셀은 대응되는 어드레스를 가질 수 있다. 도 3은 본 개시의 일부 실시예들에 따른 다수의 휘발성 메모리 파티션들(304a, 304b, 304c, 304d, 304e, 304f, 304g, 304h 및 304i)을 갖는 휘발성 메모리 다이의 상면도를 예시한다. 파티션들은 제2 방향(즉, 3D IC의 다이들의 스택의 방향에 수직)으로 배열될 수 있다. 각각의 파티션들(304a, 304b, 304c, 304d, 304e, 304f, 304g, 304h 및 304i)은 다수의 휘발성 메모리 요소들을 갖는다. 도 3에 예시된 각각의 파티션들은 9개의 휘발성 메모리 요소 클러스터들을 도시한다. 그리고, 각각의 휘발성 메모리 요소 클러스터들은 9개의 비휘발 성 메모리 요소들을 도시한다. 따라서, 도 3에 예시된 각각의 파티션들은 81개의 메모리 요소들을 갖 는다. 그러나, 81 개의 메모리 요소의 도시는 편의를 위한 것이며 일부 실시예들에서 각 파티션은 적어도 10억 개의 메모리 요소들을 가질 수 있음을 이해해야 한다. 다시 말해, 휘발성 메모리 파티션 당 메모리 요소들의 수 는 엄청나고 매우 다양할 수 있다. 3D SIC는 또한 처리 로직 파티션 어레이를 갖는 처리 로직 다이를 가질 수 있다. 각 파티션은 별도의 필드 프로 그램 가능 게이트 어레이(FPGA) 또는 다른 유형의 처리 로직 장치를 가질 수 있다. 처리 로직 다이는 컨트롤러 유닛 및 산술/로직 유닛을 포함할 수 있다. 예를 들어, 산술/로직 유닛은 FPGA를 포함할 수 있다. 도 4는 본 개시의 일부 실시예들에 따른 다수의 처리 로직 파티션들(404a, 404b, 404c, 404d, 404e, 404f, 404g, 404h 및 404i)을 갖는 처리 로직 다이의 상면도를 예시한다. 도 4는 별도의 FPGA를 갖는 각각 의 파티션들(404a, 404b, 404c, 404d, 404e, 404f, 404g, 404h 및 404i)을 도시한다. 도시된 바와 같이, 도 4 에 예시된 9개의 FPGA들 각각은 32개의 입력/출력 블록들 및 16개의 로직 블록들을 갖는다. 또 한, 도 4는 9개의 FPGA들 각각의 입력/출력 블록들과 로직 블록들 사이의 프로그램 가능 또는 프로그램 불가능 인터커넥트들을 도시한다. FPGA의 입력/출력 유닛들 및 로직 유닛들의 양에 대한 도 시는 편의를 위한 것이며 일부 실시예들에서 파티션의 각 FPGA는 대응되는 기능 블록의 실시예에 따라 더 많거 나 더 적은 입력/출력 유닛들 및 로직 유닛들을 가질 수 있음을 이해해야 한다. 또한, 도 4가 파티션 당 하나의 FPGA를 도시하더라도, 각 처리 로직 파티션은 3D SIC 또는 처리 로직 다이의 다른 실시예들에서 다수의 FPGA들 을 가질 수 있음을 이해해야 한다. 다시 말해, 처리 로직 다이의 특정 부분들의 수는 크게 다를 수 있다. 도 2, 3 및 4는 또한 3D SIC의 기능 블록들, , , , , , , 및 을 도시한다. 도 2는 비휘발성 메모리 다이에서 기능 블록들의 각 섹션들의 상면도를 도시한다. 도 3 은 휘발성 메모리 다이에서 기능 블록들의 각각의 섹션들의 상면도를 도시한다. 도 4는 처리 로직 다이 에서 기능 블록들의 각각의 섹션들의 상면도를 도시한다. 도 2, 3 및 4는 또한 각각 비휘발성 메모리 파티션들, 휘발성 메모리 파티션들 및 처리 로직 파티션들을 상호 연결하는 인터커넥트들, 및 을 도시한다. 따라서, 또한 3D SIC의 각 계층에서 3D SIC의 기능 블록들을 상호 연결하는 인터커넥트들 , 및 이 도시된다. 특히, 도 2에 도시된 바와 같이, 인터커넥트들은 비휘발성 메모리 다이의 비휘발성 메모리 파티션들(204a, 204b, 204c, 204d, 204e, 204f, 204g, 204h 및 204i)을 상호 연결한다. 도 3에 도시된 바와 같이, 인터커넥트들은 휘발성 메 모리 다이의 휘발성 메모리 파티션들(304a, 304b, 304c, 304d, 304e, 304f, 304g, 304h 및 304i)을 상호 연결한다. 그리고, 도 4에 도시된 바와 같이, 인터커넥트들은 처리 로직 다이의 처리 로직 파티션들 (404a, 404b, 404c, 404d, 404e, 404f, 404g, 404h 및 404i)을 상호 연결한다. 3D SIC에서, 비휘발성 메모리 다이, 휘발성 메모리 다이 및 처리 로직 다이는 제1 방향으로(예를 들어, 수직으 로) 적층되며, 처리 로직 다이는 비휘발성 메모리 다이와 휘발성 메모리 다이 사이에서 적층될 수 있다. 3D SIC 는 또한 3D SIC의 다이들로 구성된 기능 블록 어레이를 가질 수 있다. 다시 말해서, 비휘발성 메모리 다이, 휘 발성 메모리 다이 및 처리 로직 다이는 기능 블록 어레이를 형성하도록 배열된다. 기능 블록 어레이 중 적어도 두 개의 기능 블록들은 각각 컨트롤러의 계산 부하를 줄이는 - CPU의 계산 로드를 줄이는 다른 데이터 처리 기 능을 포함할 수 있다. 기능 블록 어레이의 각 기능 블록은 3D SIC의 각각의 열을 포함할 수 있다. 3D SIC의 각 각의 열은 비휘발성 메모리 파티션 어레이의 개별 비휘발성 메모리 파티션, 휘발성 메모리 파티션 어레이의 개 별 휘발성 메모리 파티션, 및 처리 로직 파티션 어레이의 개별 처리 로직 파티션을 포함할 수 있다. 각각의 처 리 로직 파티션은 각각의 비휘발성 메모리 파티션과 각각의 휘발성 메모리 파티션 사이에서 제1 방향으로 적층 될 수 있다. 도 5는 본 개시의 일부 실시예들에 따른 다수의 비휘발성 메모리 다이들(102 및 104), 휘발성 메모리 다이 및 처리 로직 다이를 갖는 도 1에 예시된 3D SIC의 사시도를 예시한다. 도 5는 비휘발성 메모리 다이 들 및 , 휘발성 메모리 다이 및 처리 로직 다이의 사시도들 및 다이들이 제1 방향으로(예 를 들어, 수직으로) 적층되는 방법 및 처리 로직 다이가 비휘발성 메모리 다이들과 휘발성 메모리 다이 사이에 서 적층될 수 있는 방법을 도시한다. 도 5는 또한 3D SIC의 모든 기능 블록들, , , , , , , 및 이 도시된다는 점에서 기능 블록 어레이를 완전히 도시한다. 3D SIC의 기능 블록들의 수는 3D SIC의 실시예에 따라 달라질 수 있음을 이해해야 한다. 도 1 내지 5에 예시된 기능 블록 어레이의 각 기능 블록은 도시된 바와 같이 3D SIC의 각각의 열을 포함할 수 있다. 그리고, 도 1 내지 5의 조합에 의해 도시된 바와 같이, 단일 기능 블록을 갖는 3D SIC의 열은 비휘발성 메모리 파티션 어레 이의 개별 비휘발성 메모리 파티션, 휘발성 메모리 파티션 어레이의 개별 휘발성 메모리 파티션 및 처리 로직 파티션 어레이의 개별 처리 로직 파티션을 포함할 수 있다. 또한, 이러한 도면들의 조합에 의해 도시된, 개별 처리 로직 파티션은 개별 비휘발성 메모리 파티션과 개별 휘발성 메모리 파티션 사이에서 제1 방향으로(예를 들 어, 수직으로) 적층될 수 있다. 일부 실시예들에서, 기능 블록 어레이의 두 인접 기능 블록들 각각은 보다 큰 특정 데이터 처리 기능을 위해 함 께 일반적으로 사용되는 서로 다른 특정 데이터 처리 기능들을 가질 수 있다. 특정 데이터 처리 기능들은 CPU의 디코드 동작의 디코딩 프로세스들과 같은 CPU의 기본 프로세스들을 포함할 수 있다. 3D IC의 실시예들 또는 일부 실시예들의 적어도 기능 블록 그룹은 CPU에 대한 인스트럭션 디코더로서 기능할 수 있다. 이러한 방식으로 CPU는 3D IC의 이러한 실시예들에 연결될 때, 페치 및 실행 동작들을 위한 리소스들을 예약할 수 있다. 특정 데이터 처리 기능들은 또한 정수 산술 및 비트별 로직 연산들과 같은 CPU의 산술 논리 장치의 기능들을 포 함할 수 있다. 이러한 방식으로 CPU는 산술 논리 유닛 연산들을 3D IC의 이러한 실시예들에 위임함으로써 리소 스들을 예약할 수 있다. 또한, 3D IC의 실시예들 또는 일부 실시예들의 적어도 기능 블록 그룹은 일반적으로 CPU에 하드 와이어링되거나 프로그래밍되는 것 외에 다른 유형의 인코더들 및/또는 디코더들로서 기능할 수 있다. 예를 들어, 3D IC의 실시 예들 또는 일부 실시예들의 적어도 기능 블록 그룹은 암호화 블록으로서 기능할 수 있으며, 여기서 3D IC 또는 적어도 기능 블록 그룹은 암호문을 생성할 수 있는 암호를 갖는다. 또한, 실시예들은 부호화 블록으로 기능할 수 있다. 일 실시예에서, 3D IC의 하나 이상의 블록들은 암호화 전용일 수 있고 동일한 3D IC의 다른 하나 이상 의 블록들은 복호화 전용일 수 있다. 또한, 3D IC의 실시예들 또는 일부 실시예들의 적어도 기능 블록 그룹은 기계 학습 유형의 데이터 집약적 동작들과 같은 하나 이상의 데이터 처리 집약적 동작들로서 기능할 수 있다. 3D SIC는 또한 3D SIC의 각각의 열(예를 들어, 도 1 및 5에 도시된 TSV들)에서 개별 비휘발성 메모리 파티 션 및 개별 처리 로직 파티션을 연결하는 제1 TSV 세트뿐만 아니라 3D SIC(예를 들어, 도 1 및 5에 도시된 바와 같은 TSV들)의 각각의 열에서 개별 휘발성 메모리 파티션 및 개별 처리 로직 파티션을 연결하는 제2 TSV 세트를 포함할 수 있다. 일부 실시예들에서, 처리 로직 다이는 제어 유닛 및 산술/로직 유닛을 포함할 수 있고, 메모리 IC 각각은 어드 레스 디코더에 의해 어드레스 가능하고/하거나 미리 정의된 어드레스들을 갖는 저장 부분들을 포함할 수 있다. 이러한 실시예들에서, 제어 유닛은 메모리 IC들의 저장 부분과 제1 방향으로(예를 들어, 수직으로) 연결되고 산 술/로직 유닛은 메모리 IC의들 저장 부분들과 제1 방향으로 연결되고/되며 IC들의 부분들은 어드레스 디코더를통해 메모리 IC들의 저장 부분들에 연결된다. 제어 유닛 및 산술/로직 유닛을 포함하는 일부 실시예들에서, 제어 유닛은 인스트럭션 시간 동안 3D IC의 휘발 성 메모리 IC로부터 인스트럭션들을 얻고 인스트럭션들을 디코딩하고 인스트럭션들의 적어도 일부에 따라 휘발 성 메모리 IC로부터 산술/로직 유닛으로 데이터를 이동되도록 지시하도록 구성된다. 그리고, 산술/로직 유닛은 실행 시간 동안 인스트럭션들의 적어도 일부를 실행하고 인스트럭션들의 적어도 일부의 실행 결과를 3D IC의 비 휘발성 메모리 IC에 저장하도록 구성될 수 있다. 이러한 실시예들에서, 산술/로직 유닛에 제어권이 주어지고 데이터에 대한 실제 연산을 수행한다. 인스트럭션 시간과 실행 시간의 조합은 3D IC의 기계 사이클일 수 있으며, 일부 실시예들에서 제어 유닛은 실행 시간 동안 휘발성 메모리 IC 및/또는 비휘발성 메모리 IC가 출력 장치 또는 장치 외부의 저장 장치로 결과를 방출하도록 지시할 수 있다. 일부 실시예들에서, 제어 및 산술/논리 유닛들과 메모리 IC들의 메모리 유닛들 간의 연결부들 은 TSV들일 수 있는 연결부들이다. 다시 말하면, 제어 유닛은 메모리 IC들의 메모리 요소들과 복수의 전기적 연 결부들에 의해 제1 방향으로(예를 들어, 수직으로) 연결될 수 있고, 산술/로직 유닛은 메모리 IC들의 메모리 요 소들과 복수의 전기 연결부들에 의해 연결된다. 3D IC의 각 IC 또는 다이의 메모리 셀들 및 로직 유닛들은 복수의 전기적 연결부에 의해 서로 연결될 수 있다. 예를 들어, 3D SIC는 또한 비휘발성 메모리 파티션 어레이의 비휘발성 메모리 파티션들을 제1 방향에 직교하는 제2 방향((예를 들어, 수평 방향))으로 연결하는 제1 인터커넥트 세트, 예를 들어 도 1 및 2에 도시된 바와 같 은 인터커넥트들, 휘발성 메모리 파티션 어레이의 휘발성 메모리 파티션들을 제2 방향으로 연결하는 제2 인터커넥트 세트, 예를 들어, 도 1 및 3에 도시된 바와 같은 인터커넥트들, 및 처리 로직 파티션 어레이의 처리 로직 파티션들을 연결하는 제3 인터커넥트 세트, 예를 들어, 도 1 및 4에 도시된 바와 같은 인터커넥트들 을 포함할 수 있다. 이러한 3개의 인터커넥트 세트들을 갖는 일부 실시예들에서, 제1 인터커넥트 세트의 인터커넥트는 비휘발성 메모리 파티션 어레이의 비휘발성 메모리 파티션을 비휘발성 메모리 파티션 바로 옆에 있는 다른 비휘발성 메모리 파티션에만 연결한다(예를 들어, 도 1 및 2에 도시된 바와 같은 인터커넥트들 참조). 또한, 이러한 실시예들에서, 제2 인터커넥트 세트의 인터커넥트는 휘발성 메모리 파티션 어레이의 휘발 성 메모리 파티션을 휘발성 메모리 파티션 바로 옆에 있는 다른 휘발성 메모리 파티션에만 연결한다(예를 들어, 도 1 및 3에 도시된 바와 같은 인터커넥트들 참조). 그리고, 제3 인터커넥트 세트의 인터커넥트는 처리 로 직 파티션 어레이의 처리 로직 파티션을 처리 로직 파티션 바로 옆에 있는 다른 처리 로직 파티션에 연결한다 (예를 들어, 도 1 및 4에 도시된 바와 같은 인터커넥트들 참조). 3D SIC의 일부 예시적인 실시예들은 처리 로직 다이가 3DXP 다이와 DRAM 다이 사이에 적층되는, 처리 로직 다이, 3DXP 다이 및 DRAM 다이를 포함한다. 이러한 예시적인 실시예들에서, TSV 세트는 처리 로직 다이, 3DXP 다이 및 DRAM 다이를 상호 접속한다. 이러한 예시적인 실시예들 또는 일부 다른 예시적인 실시예들에서, 3D SIC 는 비휘발성 메모리 파티션 어레이의 각 파티션이 비휘발성 메모리 셀 어레이를 갖는, 비휘발성 메모리 파티션 어레이를 갖는 3DXP 다이를 포함한다. 이러한 실시예들에서, 휘발성 메모리 다이는 휘발성 메모리 파티션 어레 이의 각 파티션이 휘발성 메모리 셀 어레이를 갖는, 휘발성 메모리 파티션 어레이를 갖는다. 또한, 이러한 실시 예들에서, 처리 로직 다이가 포함되며 처리 로직 파티션 어레이를 갖는다. 그리고, 3DXP 다이, 휘발성 메모리 다이 및 처리 로직 다이는 처리 로직 다이가 3DXP 다이와 휘발성 메모리 다이 사이에서 적층되는 제1 방향으로 (예를 들어, 수직으로) 적층된다. 또한, 이러한 3D SIP의 실시예들은 3D SIC의 각각의 열에서 개별 비휘발성 메 모리 파티션과 개별 처리 로직 파티션을 제1 방향으로 연결하는 제1 TSV 세트를 포함할 수 있다. 그리고, 이러 한 실시예들은 3D SIC의 각각의 열에서 개별 휘발성 메모리 파티션과 개별 처리 로직 파티션을 제1 방향으로 결 정하는 제2 TSV 세트를 포함할 수 있다. 3D SIC는 또한 (도 1 및 5에 도시된 바와 같이) 다수의 비휘발성 메모리 다이들을 가질 수 있다. 예를 들어, 3D SIC는 제2 비 휘발성 메모리 다이를 포함 할 수 있고, 제2 비휘발성 메모리 파티션 어레이를 포함할 수 있다. 제2 비휘발성 메모리 파티션 어레이의 각 파티션은 비휘발성 메모리 셀 어레이를 가질 수 있다. 3D SIC는 다수 의 비휘발성 메모리 다이들을 갖는 실시예들에서, 비휘발성 메모리 다이들(예컨대 제1 및 제2 비휘발성 메모리 다이들)은 (도 1 및 5에 도시된 바와 같이) 처리 로직 다이가 휘발성 메모리 다이와 비휘발성 메모리 다이 그룹 사이에 있도록 함께 그룹화될 수 있다. 3D SIC의 일부 실시예들에서, 3D SIC의 각 기능 블록은 각 블록이 서로 병렬로 그리고 독립적으로 동작할 수 있 도록 블록을 버스에 통신 가능하게 결합하도록 구성된 각각의 통신 인터페이스(즉, 관련 포트)를 가질 수 있다. 추가로 또는 대안으로, 3D SIC의 적어도 두 개의 기능 블록 그룹들은 각각 적어도 두 개의 기능 블록들을 버스에 통신 가능하게 연결하도록 구성된 개별 통신 인터페이스를 공유하여, 적어도 두 개의 기능 블록들의 각 그룹 은 다른 적어도 두 개의 기능 블록들의 그룹과 병렬로 독립적으로 동작할 수 있도록 한다. 추가로 또는 대안으 로, 3D SIC는 3D SIC의 기능 블록들 중 하나 또는 전부를 버스에 통신 가능하게 연결하도록 구성된 하나 이상의 범용 통신 인터페이스들(즉, 하나 이상의 범용 포트들)을 가질 수 있다. 도 6은 본 개시의 실시예들이 동작할 수 있는 예시적인 컴퓨터 시스템의 블록도를 예시한다. 도 6에 도시 된 바와 같이, 컴퓨터 시스템은 통신 인터페이스(또는 포트라고도 함)를 포함하는 3D SIC 를 포함한다. 통신 인터페이스는 컴퓨터 시스템의 버스에 통신 가능하게 결합된다. 버스는 컴퓨터 시스템의 컨트롤러(예를 들어, 시스템의 CPU)뿐만 아니라 컴퓨터 시스템의 메인 메모리 및 네트워크 인터페이스에 통신 가능하게 결합된다. 도 6에 도시된 바와 같이, 네트워크 인터페이스 는 컴퓨터 시스템을 컴퓨터 네트워크에 통신 가능하게 결합된다. 컴퓨터 시스템은 개인용 컴퓨터(PC), 태블릿 PC, 셋톱박스(STB), 개인용 디지털 보조 장치(PDA), 셀룰러 텔레폰, 웹 기기, 서버, 네트워크 라우터, 스위치 또는 브릿지, 또는 해당 컴퓨터화된 시스템에 의해 수행될 조 치들을 명시하는 인스트럭션 세트(순차적 또는 다른 방식)을 실행할 수 있는 임의의 기계일 수 있거나 포함할 수 있다. 또한, 단일 컴퓨터 시스템이 예시되어 있지만, \"컴퓨터 시스템\"이라는 용어는 컴퓨터 시스템들의 임의의 모음을 포함하는 것으로 간주되어야 한다. 버스는 다수의 버스들일 수 있거나 포함할 수 있다. 컨 트롤러는 마이크로프로세서, 중앙 처리 장치 등과 같은 하나 이상의 범용 처리 장치들을 나타낸다. 보다 구체적으로, 처리 장치는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 또는 인 스트럭션 세트들을 구현하는 프로세서, 또는 인스트럭션 세트들의 조합을 구현하는 프로세서들일 수 있다. 컨트 롤러는 또한 애플리케이션별 집적 회로(ASIC), FPGA, 디지털 신호 프로세서(DSP), 네트워크 프로세서 등과 같은 하나 이상의 특수 목적 처리 장치들일 수 있다. 메인 메모리는 읽기 전용 메모리(ROM), 플래시 메모 리, 동기식 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM)과 같은 DRAM /또는 SRAM일 수 있다. 도 1 및 6을 참조하면, 일부 실시예들에서, 포트는 휘발성 메모리 다이를 버스에 통신 가능하게 결합하도록 구성될 수 있다. 이러한 배열에서, 컨트롤러는 버스 및 휘발성 메모리 다이를 통해 데이터 처리 기능들을 3D SIC에 위임할 수 있다. 위임된 데이터 처리 기능들은 데이터 집약적 기능들이거 나 컨트롤러에서 일반적으로 사용되는 기능들일 수 있다. 언급된 바와 같이, 일부 실시예들에서, 처리 로 직 IC 또는 다이는 전형적인 CPU가 가질 수 있는 프로세싱 코어들의 전체 어레이를 가지고 있지 않다. 그러나, 이러한 실시예들에서, 처리 로직은 자주 사용되는 기능들 및/또는 데이터 집약적인 기능들을 구현할 수 있으며; 따라서, CPU의 중요한 처리 의무들을 덜어주고 CPU의 성능을 향상시킬 수 있는 잠재력을 가지고 있다. 또한, 도 시된 실시예들에서, 기능 블록은 자체적으로 완전한 다기능 인스트럭션 세트를 실행할 수 없다. 따라서, 기능 블록과 나머지 3D SIC는 컨트롤러(예컨대 CPU)에 연결될 수 있으며, 컨트롤러는 기능 블록이 수행하도록 구성된 태스크를 수행하도록 지시할 수 있다. 예를 들어, 예시적인 실시예들의 기능 블록은 그 처리 로직 파티션에 의해, 그 해당 비휘발성 메모리 파티션에 저장된 데이터를 복호화하고, 컨트롤러에 의한 추가 처리를 위해 컨트롤러에 전달될 그 해당 휘발성 파티션에 복호화된 데이터를 삽입하도록 구성될 수 있다. 또한, 일반적으로, 컨트롤러는 특정 기능의 결과를 생성하도록 블록에 요청하기 위해 기능 블록의 휘발성 메모 리에 요청을 제공할 수 있으며, 컨트롤러는 기능 블록으로부터 결과를 검색하기 위한 제2 또는 후속 요청을 제 공할 수도 있다. 예를 들어, 결과 생성에 대한 요청은 기입 명령의 형태로 컨트롤러로부터 기능 블록으로 제공 될 수 있으며, 결과를 검색하기 위한 요청은 판독 명령의 형태로 컨트롤러로부터 기능 블록으로 제공될 수 있다. 도 7은 3D SIC(예를 들어, 도 1-6의 3D SIC)의 실시예들이 버스(예를 들어, 도 6의 버스)를 통해 컨 트롤러(예를 들어, 도 6의 컨트롤러)와 상호 작용할 수 있는 예시적인 방법의 흐름도를 예시한다. 방법은 일반적으로 하드웨어(예를 들어, 처리 장치, 회로부, 전용 로직, 프로그램 가능 로직, 마이크로코 드, 장치의 하드웨어, 집적 회로 등), 소프트웨어(예를 들어, 처리 장치에서 실행되거나 수행된 인스트럭션들) 또는 이들의 조합을 포함할 수 있는 처리 로직에 의해 수행될 수 있다. 특정 시퀀스 또는 순서로 표시되고 특정 하드웨어/소프트웨어에 의해 수행되지만, 달리 지정되지 않는 한 프로세스들의 순서 및 하드웨어/소프트웨어는 수정될 수 있다. 따라서, 예시된 실시예들은 단지 예들로서 이해되어야 하고, 예시된 프로세스들은 상이한 순서 및/또는 상이한 하드웨어/소프트웨어로 수행될 수 있으며, 일부 프로세스들은 병행하여 수행될 수 있다.추가로, 하나 이상의 프로세스들은 다양한 실시예들에서 생략될 수 있다. 따라서, 모든 프로세스들이 모든 실시 예에서 필요한 것은 아니다. 다른 프로세스 흐름들도 가능하다. 특히, 방법은 적어도 비휘발성 메모리 다이 및/또는 비휘발성 메모리 다이, 처리 로직 다이 , 휘발성 메모리 다이 및 컨트롤러(도 7에 예시됨)에 의해 수행될 수 있다. 블록, 컨트롤 러는 버스를 통해 요청을 전달한다. 컨트롤러의 요청은 특정 데이터 처리 기능의 결과를 생성하도록 3D SIC에 지시하도록 구성된다. 이러한 요청은 컨트롤러의 기입 명령을 통해 3D SIC에 전달될 수 있다. 예 를 들어, 요청을 만들기 위해 컨트롤러에 의해 기입 명령이 사용되면, 요청은 휘발성 메모리 다이의 선택된 휘발성 메모리 파티션으로 전송된다. 대안으로, 실행 명령은 요청을 만들기 위해 컨트롤러에 의해 사용될 수 있고, 그러한 경우에 요청은 처리 로직 다이의 선택된 처리 로직 파티션으로 직접 전송될 수 있 다. 블록에서, 휘발성 메모리 다이는 버스를 통해 요청을 수신한다. 휘발성 메모리 다이는 컨트롤러 의 요청을 포트를 통해 버스로부터 수신하도록 구성될 수 있다. 특정 데이터 처리 기능의 결과를 생성하도 록 3D SIC에 지시하도록 구성되는 것 외에도, 요청은 특정 데이터 처리 기능의 적어도 하나의 입력 파라미터를 포함할 수 있다. 블록에서, 휘발성 메모리 다이는 요청을 저장하고 요청을 처리 로직 다이에 전 달한다. 휘발성 메모리 다이는 휘발성 메모리 다이의 적어도 하나의 휘발성 파티션에 요청을 저장하도록 구성될 수 있다. 블록에서, 저장된 요청은 처리 로직 다이에 의해 수신된다. 그리고, 블록에서, 특정 데이터 처리 기 능의 적어도 하나의 입력 파라미터는 휘발성 메모리 다이의 적어도 하나의 휘발성 파티션과 적어도 하나의 처리 로직 파티션을 연결하는 TSV를 통해 적어도 하나의 처리 로직 파티션에 의해 수신될 수 있다. 블록에서, 처리 로직 다이는 저장된 요청에 따라 결과를 생성한다. 처리 로직 다이의 적어도 하나의 처리 로직 파티션은 특정 데이터 처리 기능을 포함할 수 있고, 특정 데이터 처리 기능은 저장된 요청 및 특정 데이터 처리 기능의 적어도 하나의 입력 파라미터에 따라 결과를 생성할 수 있다. 특정 데이터 처리 기능은 처 리 로직 다이의 적어도 하나의 처리 로직 파티션에 하드 와이어링될 수 있다. 대안으로, 특정 데이터 처리 기능 은 처리 로직 다이의 적어도 하나의 처리 로직 파티션에서 컨트롤러 또는 다른 컨트롤러에 의해 일시적으 로 구성될 수 있다. 예를 들어, 특정 데이터 처리 기능은 컨트롤러 또는 다른 컨트롤러에 의해 구성 가능 한 FPGA에 의해 구현될 수 있다. 블록에서, 처리 로직 다이는 결과를 비휘발성 메모리 다이 및/또는 비휘발성 메모리 다이 에 전달한다. 처리 로직 다이는 비휘발성 메모리 다이의 적어도 하나의 비휘발성 파티션과 적어도 하나의 처리 로직 파티션을 연결하는 TSV를 통해 특정 데이터 처리 기능의 생성된 결과를 비휘발성 메모리 다이에 전달 하도록 구성될 수 있다. 블록에서, 비휘발성 메모리 다이 및/또는 비휘발성 메모리 다이는 처리 로직 다이로부터 전달되는 결과를 수신 및 저장한다. 비휘발성 메모리 다이 및/또는 비휘발성 메모리 다이는 생성된 결과를 적어도 하나의 비휘발성 파티션에 저장하고 처리 로직 다이가 저장된 결과를 요청 시 저장된 결과를 처 리 로직 다이에 전달하도록 구성될 수 있다. 저장된 결과를 요청하는 처리 로직 다이는 휘발성 메모 리 다이가 컨트롤러가 버스를 통해 저장된 결과를 요청하는 것에 응답할 수 있는 저장된 결과를 요청하는 것에 응답할 수 있다. 처리 로직 다이는 적어도 하나의 비휘발성 파티션과 적어도 하나의 처리 로직 파티션을 연결하는 TSV를 통 해 비휘발성 메모리 다이로부터 저장된 결과를 검색하도록 구성될 수 있다. 그리고, 3D SIC는 적어도 하나의 휘 발성 파티션과 적어도 하나의 처리 로직 파티션을 연결하는 TSV를 통해 검색된 결과를 휘발성 메모리 다이에 전 달하도록 구성될 수 있다. 휘발성 메모리 다이는 검색된 결과를 수신하여 적어도 하나의 휘발성 파티션에 저장 하고, 컨트롤러의 제2 요청이 특정 데이터 처리 기능에 의해 생성된 결과를 검색하도록 3D SIC에 지시하도록 구 성될 때, 포트를 통해 컨트롤러의 제2 요청에 따라 저장된 검색 결과를 버스에 전달하도록 구성될 수 있다. 일 부 예들에서, 제2 요청을 만들기 위해 컨트롤러에 의해 판독 명령이 사용되면, 제2 요청은 휘발성 메모리 다이의 선택된 휘발성 메모리 파티션으로 전송된다. 도 7과 관련하여, 블록(714a)에서, 컨트롤러는 특정 데이터 처리 기능에 의해 생성된 결과를 검색하도록 3D SIC 에 지시하도록 구성되는 제2 요청을 전달한다. 블록(714b)에서, 제2 요청은 휘발성 메모리 다이에 의해 수 신되고, 저장되고 처리 로직 다이로 전송된다. 블록(714c)에서, 제2 요청은 처리 로직 다이에 의해수신되고, 저장되고 비휘발성 메모리 다이 및/또는 비휘발성 메모리 다이로 포워딩된다. 블록에서, 블록(714c)에 응답하여, 비휘발성 메모리 다이 및/또는 비휘발성 메모리 다이는 저장 된 결과를 처리 로직 다이에 전달한다. 블록에서, 처리 로직 다이는 검색된 결과를 수신하고, 블록에서, 처리 로직 다이는 검색된 결과를 휘발성 메모리 다이에 전달한다. 처리 로직 다이 는 적어도 하나의 비휘발성 파티션과 적어도 하나의 처리 로직 파티션을 연결하는 TSV를 통해 비휘발성 메 모리 다이로부터 저장된 결과를 검색하도록 구성될 수 있다. 그리고, 처리 로직 다이는 적어도 하나의 휘 발성 파티션과 적어도 하나의 처리 로직 파티션을 연결하는 TSV를 통해 검색된 결과를 휘발성 메모리 다이로 전 달하도록 구성될 수 있다. 블록에서, 휘발성 메모리 다이는 처리 로직 다이로부터 전송된 검색된 결과를 수신 및 저장한다. 블록에서, 그런 다음 검색된 결과는 휘발성 메모리 다이에 의해 컨트롤러로 전달된다. 휘발성 메모리 다이는 검색된 결과를 수신하여 적어도 하나의 휘발성 파티션에 저장되도록 구성될 뿐 만 아니라, 특정 데이터 처리 기능에 의해 생성된 결과를 검색하도록 3D SIC에 지시하도록 구성된 컨트롤러의 제2 요청에 따라 포트를 통해 저장된 검색 결과를 버스에 전달하도록 구성될 수 있다. 블록에서, 컨트롤러는 검색된 결과를 수신한다. 검색 결과는 컨트롤러에 의해 다른 처리 단계에 사용되거나 컨트롤러에 의해 다른 장치로 출력될 수 있다. 이러한 실시예들에서, 휘발성 파티션, 비휘발성 파티션 및 처리 로직 파티션 중 적어도 두 개는 3D SIC의 동일 한 하나 이상의 열들에 있을 수 있다. 예를 들어, 함께 사용되는 휘발성 파티션, 비휘발성 파티션 및 처리 논리 파티션은 3D SIC의 동일한 하나 이상의 열들에 있을 수 있다. 또한, 일부 실시예들에서, 기능 블록 어레이의 두 인접 기능 블록들 각각은 특정 데이터 처리 기능의 서로 다른 서브 특정 데이터 처리 기능들을 가질 수 있다. 특정 데이터 처리 기능(예컨대 방법으로 설명된 특정 데이터 처리 기능)은 컨트롤러의 기본 프로세스 를 포함할 수 있다. 예를 들어, 컨트롤러가 CPU인 경우, 기본 프로세스는 CPU의 디코딩 동작의 디코딩 프 로세스일 수 있다. 처리 로직 다이는 CPU용 디코더 또는 CPU용 디코더의 적어도 공통 부분 또는 데이터 집 약적 부분으로서 프로그래밍되거나 하드 와이어링될 수 있다. 이러한 방식으로 CPU는 3D SIC에 연결될 때, 페치 및 실행 동작들을 위한 리소스들을 예약할 수 있다. 특정 데이터 처리 기능은 또한 CPU의 산술 로직 유닛의 기능의 적어도 일부를 제공하는 처리 로직을 포함할 수 있으며 이러한 기능은 처리 로직 다이에 프로그래밍되거나 하드와이어링될 수 있다. 그리고, 처리 로직 다 이의 인접 파티션들은 상이한 정수 산술 및 비트별 로직 연산들과 같은 산술 로직 유닛의 서브 연산들을 제공할 수 있다. 이러한 방식으로 CPU는 산술 로짓 유닛 연산들을 3D SIC에 위임함으로써 리소스들을 예약 할 수 있다. 또한, 처리 로직 다이는 일반적으로 CPU에 하드 와이어링되거나 프로그래밍된 것들 외에 다른 유형의 인코 더들 및/또는 디코더들로서 기능할 수 있다. 예를 들어, 3D SIC의 실시예들 또는 일부 실시예들의 적어도 기능 블록 그룹과 함께, 3D SIC는 암호화 기능을 제공할 수 있으며, 3D IC 또는 적어도 기능 블록 그룹은 처리 로직 다이에 하드 와이어링되거나 프로그래밍된 암호를 가지고 있어 다이가 암호문을 생성한 다음 암 호문이 컨트롤러에 의한 후속 검색을 위해 3D SIC의 비휘발성 메모리 다이 및/또는 비휘발성 메 모리 다이에 즉시 저장될 수 있도록 한다. 그리고, 처리 로직 다이 또는 다이의 파티션들은 복호화 알고리즘으로 기능할 수 있다. 일 실시예에서, 3D SIC의 하나 이상의 블록들은 암호화 전용일 수 있고 3D IC의 다른 하나 이상의 블록들은 복호화 전용일 수 있다. 또한, 3D SIC 또는 일부 실시예들의 적어도 기능 블록 그룹은 기계 학습 유형의 선택된 데이터 집약적 동 작들과 같은 하나 이상의 데이터 처리 집약적 동작들로서 기능할 수 있다. 그리고, 기계 학습 알고리즘 또는 다 른 유형의 복잡한 컴퓨터 알고리즘에서 서로 바로 앞이나 뒤에 오는 데이터 집약적인 동작들은 서로 인접한 3D SIC의 블록들에 의해 구현될 수 있다. 따라서, 알고리즘의 동작들 사이의 전환 시간을 단축할 뿐만 아니라 전력 소비 감소와 같은 다른 이점들을 제공한다. 일부 실시예들에서, 3D IC의 제1 메모리 IC는 장치의 전원이 켜질 때 비휘발성 저장 부분들을 제공할 수 있다. 비휘발성 저장 부분들의 각 비휘발성 저장 부분은 전력을 공급받는 동안 또는 전력을 공급받지 않는 동안 비트 를 저장한다. 또한, 3D IC의 제2 메모리 IC는 장치가 전원이 켜질 때 휘발성 저장 부분들을 제공할 수 있다. 휘 발성 저장 부분의 각 휘발성 저장 부분은 전원을 공급받는 동안에만 비트를 저장한다. 이러한 실시예들에서, 3D IC의 전기적 연결부들은 장치가 전원이 켜질 때 제1 방향에 직교하는 제2 방향(예를 들어, 수평 방향)으로, 제1메모리 IC의 제1 저장 부분들을 서로 그리고 제2 메모리 IC의 제2 저장 부분들을 서로 통신 가능하게 결합할 수 있다. 그리고, 3D IC의 제1 방향(예를 들어, 수직)의 전기 연결부들은 장치의 전원이 켜질 때, 3D IC의 처리 로 직 IC의 제어 유닛 및 산술/로직 유닛을 제1 및 제2 메모리 IC들의 저장 부분들에 통신 가능하게 결합하여 저장 부분들의 사용을 제어할 수 있다. 이러한 실시예들에서, 3D IC의 기계 사이클 동안, 제어 유닛은 기계 사이클의 인스트럭션 시간 동안 제1 메모리 IC 및/또는 제2 메모리 IC로부터 인스트럭션들을 얻을 수 있다. 그리고, 3D IC의 기계 사이클 동안, 제어 유닛 또는 제어 유닛에 의해 제어되는 디코더는 인스트럭션들을 디코딩하고 인스트럭션 시간 동안 인스트럭션들의 적 어도 일부에 따라 데이터가 제1 메모리 IC 및/또는 제2 메모리 IC로부터 산술/로직 유닛으로 이동되도록 지시할 수 있다. 또한, 기계 사이클 동안, 산술/로직 유닛은 기계 사이클의 실행 시간 동안 인스트럭션들의 적어도 일 부를 실행할 수 있으며, 실행 시간 동안 인스트럭션들의 적어도 일부의 실행 결과를 제1 메모리 IC 및/또는 제2 메모리 IC에 저장할 수 있다. 또한, 기계 사이클 동안, 제어 유닛은 제1 메모리 IC 및/또는 제2 메모리 IC가 실 행 시간 동안 출력 장치 또는 장치 외부의 저장 장치로 결과를 방출하도록 지시할 수 있다. 일부 실시예들 중 한 예시적인 시스템에서, 시스템은 제1 처리 로직 IC, 제1 메모리 IC 및 제2 메모리 IC를 포 함하는 제1 기능 블록을 포함할 수 있다. 제1 처리 로직 IC, 제1 메모리 IC 및 제2 메모리 IC는 제1 기능 블록 을 형성하기 위해 IC 스택으로서 제1 방향으로(예를 들어, 수직으로) 배열될 수 있다. 시스템은 또한 제2 처리 로직 IC, 제3 메모리 IC 및 제4 메모리 IC를 포함할 수 있는 제2 기능 블록을 포함할 수 있다. 제2 처리 로직 IC, 제3 메모리 IC 및 제4 메모리 IC는 제2 기능 블록을 형성하기 위한 IC 스택으로서 제1 방향으로 배열될 수 있다. 시스템은 또한 제1 기능 블록과 제2 기능 블록을 통신 가능하게 결합하는 적어도 하나의 버스 또는 인터 커넥트를 포함할 수 있다. 이러한 예시적인 시스템에서, 제1 및 제2 기능 블록들은 각각 다른 데이터 처리 기능들에 대해 서로 다르게 구 성된다. 데이터 처리 기능들은 자주 사용되는 다른 기능들 및/또는 데이터 집약적 기능들일 수 있으므로, 블록 의 각 처리 로직 IC가 CPU의 처리 능력을 갖지 못할 수 있더라도, 비휘발성 및 휘발성 메모리에 대한 데이터 액 세스를 개선(예를 들어, 더 면밀한)하여 선택된 기능들을 구현할 때 전반적으로 더 나은 성능을 제공할 수 있도 록 하는 이점이 있다. 제1 및 제2 기능 블록들의 각 기능 블록은 유선 및/또는 무선 버스를 통해 기능 블록들에 연결되는 컨트롤러(예를 들어, CPU)에 의해 필요에 따라 구성될 수 있다. 제1 및 제2 기능 블록들의 각 기능 블 록은 컨트롤러의 계산 로드를 줄이도록 구성될 수 있다. 제1 및 제2 기능 블록들의 각 기능 블록의 구성은 기능 블록의 개별 처리 로직 IC의 주문형 구성을 포함할 수 있다. 제1 및 제2 기능 블록의 각 기능 블록은 서로 독립 적으로 동작하도록 구성될 수 있다. 제1 및 제2 기능 블록들의 각 기능 블록은 병렬 데이터 처리를 제공하기 위 해 병렬로 동작하도록 구성된다. 하나 이상의 3D IC들의 다수의 기능 블록들에 의해 구현되는 일부 실시예들의 한 예시적인 방법에서, 다수의 기 능 블록의 기능 블록은 제1 및 제2 메모리 IC들에 대한 및 이들로부터의 데이터의 저장 및 검색을 제어하는 처 리 로직 IC를 포함하는 제1 데이터 처리 기능을 수행할 수 있다. 기능 블록은 요청 시(예컨대, CPU에 의해) 변 경될 수도 있으므로, 기능 블록이 제2 데이터 처리 기능을 수행하도록 구성된다. 기능 블록은 또한 처리 로직 IC가 제1 데이터 처리 기능 동안 제1 및 제2 메모리 IC들로 및 로부터의 데이터의 저장 및 검색을 제어하는 방 식과는 다른 방식으로 제1 및 제2 메모리 IC로 및 로부터의 데이터 저장 및 검색을 제어하는 처리 로직 IC를 포 함하는 제2 데이터 처리 기능을 수행할 수 있다. 이러한 예시적인 방법에서, 다수의 기능 블록들의 각 기능 블 록은 개별 처리 로직 IC, 개별 제1 메모리 IC 및 개별 2 메모리 IC를 포함하고, 개별 처리 로직 IC, 개별 제1 메모리 IC 및 개별 제2 메모리 IC는 기능 블록을 형성하기 위해 IC 스택으로서 제1 방향으로(예를 들어, 수직으 로) 배열된다. 본 개시의 적도 일부 측면들은 ANN 계산을 가속화하거나 구현하도록 구성된 기능 블록들을 갖는 3D SIC들에 관 한 것이다. 또한, 일반적으로, 본 개시의 측면들은 ANN 계산을 가속화하거나 구현하도록 구성된 기능 블록들을 갖는 3D IC들에 관한 것이다. 본원에 예시된 바와 같이, 제1 방향에 직교하는 제2 방향(예를 들어, 수평 방향)으로 적층된 칩들의 분명히 그 려진 블록들 또는 열들은 ANN을 지원하거나 구현하도록 구성된다. 각 블록 또는 열은 ANN을 지원하도록 구성된 별도의 ANN 영역으로 간주될 수 있다. 다시 말해, 각 블록 또는 열은 대규모 모델(예를 들어, ANN)의 데이터 일 부를 로컬로 호스팅하고 적어도 블록 또는 열의 로컬 처리 능력을 사용하여 로컬 데이터에 대한 데이터 집약적 동작들을 처리하거나 가속화하도록 적응된다. 블록/열의 스택 또는 어레이는 블록들 간의 데이터 교환을 통해 대규모 모델의 부분들 간의 상호 작용을 처리할 수 있는 통신 능력을 갖는다.다수의 적층된 칩들의 장치는 장치 내부의 그리드 네트워크를 통해 연결된 ANN 영역들의 제1 방향에 직교하는 제2 방향 (예를 들어, 수평 방향)의 분포를 갖는다. 그리드 네트워크의 연결부들을 통해 인접 ANN 영역들 간에 출력된 뉴런 세트에 빠르게 액세스할 수 있다. 네트워크는 3D 통합을 위해 제1 방향으로(예를 들어, 수직으로) 적층하여 확장될 수 있으며 2D 통합을 위해 더 큰 칩 영역을 사용할 수 있다. 또한, 다수의 장치들(예를 들어, 다수의 3D SIC들)은 대규모 ANN을 구현하거나 지원하기 위해 버스 또는 컴퓨터 네트워크를 통해 더 연결될 수 있다. 일부 실시예들에서, ANN을 지원하는 장치의 기능 블록은 기능 블록은 ANN을 지원하기 위해 특별히 하드 와이어 링된 블록 대신 일반 데이터 처리 블록이라는 점에서, 도 1-5에 예시된 기능 블록들과 유사한 기능 블록일 수 있다. 일부 다른 실시예들에서, ANN을 지원하는 장치의 기능 블록은 벡터 및/또는 행렬 대수 계산들에 사용되거 나 이를 위한 유닛들을 포함하는 특정 하드웨어 회로부와 같은 인공 지능(AI) 가속화를 위한 특정 하드웨어 회 로부를 포함할 수 있다. 기능 블록이 더 일반적이든 ANN에 특별히 적응되든, 블록의 하드웨어 회로부는 블록의 처리 로직 계층에 가산기들 및/또는 곰셈기들을 포함할 수 있다(예를 들어, 장치에 적층된 처리 로직 다이의 개 별 처리 로직 파티션은 가산기들 및/또는 곱셈기들을 포함할 수 있음). 이러한 방식으로, 처리 유닛들은 다양한 유형의 신경망 계산들 또는 신경망 계산들과 기타 유형들의 계산들의 조합을 위해 프로그래밍될 수 있다. 일부 실시예들에서, 도면들에 도시된 바와 같이, 3D SIC는 각 블록이 블록 배열에서 가장 가까운 이웃들로부터 입력을 받고 가장 가까운 이웃들로 출력하도록 기능 블록들을 배열한다. 이는 3D SIC의 속도를 높이고 3D IC의 열 출력을 줄이며 3D SIC에 대한 전력 입력을 보존하기 때문에 유익하다. 또한, 이러한 블록 배열은 중간 블록 통신들 또는 블록 간 통신들에 의해 라우팅되는 ANN 영역들 간에 적은 연결부들을 제공한다. 또한, 일부 실시예들에서, 로드 밸런싱은 3D SIC 블록들 간에 ANN 계산들을 균등하게 분배하는 데 사용될 수 있 다. 로드 밸런싱은 컴퓨터 네트워크 스케일 또는 로컬 장치 레벨에서 발생할 수 있다. 로드 밸런싱은 또한 3D SIC의 속도를 높이고 3D IC의 열 출력을 줄이며 3D SIC에 대한 전력 입력을 보존한다. 또한, 컴퓨터 네트워크와 로컬 장치 레벨들 모두에서 로드 밸런스가 유익할 수 있다. 일부 예들에서, 스택은 스택에서 상호 연결된 블록 들로 표현되는 네트워크 사이에서 서브 네트워크를 모델링하는 데 블록이 사용되는 것처럼, 상호 연결된 스택 세트 사이에서 서브 네트워크를 모델링하는 데 사용될 수 있다. 3D SIC의 각 기능 블록은 블록 경계에 있는 연결부에서 오는 뉴런 세트의 입력들과 주어진 기능 블록의 블록 경 계를 벗어나는 출력들로 뉴런 세트를 구현하거나 지원할 수 있다. 다른 블록들에서 오는 가정된 입력 세트의 경 우, 출력들은 주어진 기능 블록 내에서 정확하게 계산될 수 있다. 다른 블록들이 가정을 수정하기 위해 출력들 을 업데이트하면, 주어진 블록은 해당 출력들을 업데이트하여 결국 입력을 위해 주어진 블록에 의존하는 다른 블록들의 출력들을 수정하도록 해당 출력들을 업데이트할 수 있다. 컴퓨터 시스템의 버스 또는 컴퓨터 네트워크 를 통한 다수의 칩 확장은 유사한 원리를 기반으로 한다. 이러한 가정 수정 접근 방법의 이점은 ANN 훈련 향상이다. 또한, 이러한 접근 방법은 ANN의 예측 정확성을 향상 시킬 수 있다. 훈련 시, 3D SIC에 의해 구현된 ANN 모델은 예측된 결과들을 관찰 및/또는 측정된 결과들과 일치 하도록 조정된다. 예측 동안, 블록들은 출력들의 흐름에 따라 순차적으로 동작될 수 있어 하나 이상의 가정들이 필요하지 않을 수 있다. 특수 목적의 하드웨어 가속화은 ANN의 훈련 및 예측 단계들 모두에서 유익할 수 있다. 본원에 설명된 기능 블록 또는 기능 블록 그룹이 입력/출력 및 숨겨진 계층 뉴런들 또는 노드들의 전체 ANN 계 산과 같은 전체 ANN 계산을 수행하는 데 반드시 필요한 것은 아니라는 것을 이해해야 한다. 오히려, 기능 블록 또는 기능 블록 그룹은 전체 ANN 계산의 도우미들 또는 가속기들로 구성될 수 있다. 3D SIC의 하나 이상의 기능 블록들을 사용하여 전체 ANN 계산의 일부인 데이터 집약적 및/또는 공통 계산들을 수행하여 3D SIC의 데이터 액 세스 및/또는 특수 목적 하드웨어 가속화의 이점들을 활용하는 것이 유익하다. 또한, 본원에 설명된 기능 블록 또는 기능 블록 그룹은 입력/출력 및 숨겨진 계층 뉴런들 또는 노드들의 전체 ANN 계산과 같은 전체 ANN 계산을 수행할 수 있음을 이해해야 한다. 도 8은 본 개시의 일부 실시예들에 따른 ANN 기능 블록들(예를 들어, 기능 블록들(810, 812 및 814))을 구현하 고 비휘발성 메모리 다이들 및 , 휘발성 메모리 다이 및 ANN 처리 로직 다이를 가지는 예 시적인 3D SIC의 전면도를 예시한다. 도시된 바와 같이, 비휘발성 메모리 다이들 및 , 비휘발성 메모리 다이 및 ANN 처리 로직 다이는 기능 블록 어레이를 형성하도록 배열된다. 3D SIC는 처리 로직 다이가 뉴런들을 지원하거나 구현하도록 특별히 구성되는 것을 제외하고는, 도 1 의 3D SIC와 유사한 부분들을 갖는다는 것을 이해해야 한다. 따라서, 3D SIC의 기능 블록들은 3DSIC의 기능 블록들과 동일한 물리적 구조를 가질 수도 있고 갖지 않을 수도 있다. 이에 따라, 메모리 다이 들(예를 들어, 다이들(102, 104 및 108)), TSV들(예를 들어, TSV들(116, 118 및 120)), 인터커넥트들(예를 들 어, 인터커넥트들(122, 124, 126 및 128))은 본 개시를 단순화하기 위해 3D SIC와 3D SIC 사이에 유 사하다는 것을 이해해야 한다. 일반적으로, 3D SIC는 ANN을 구현 또는 지원할 수 있다. 그리고, 3D SIC의 각 기능 블록은 각각의 ANN 영역을 제공할 수 있다. 언급된 바와 같이, 3D SIC는 비휘발성 메모리 다이들 및 를 포함한다. 다른 실시예들은 비휘발 성 메모리 다이를 포함하거나 둘 이상의 비휘발성 메모리 다이들을 포함할 수 있다. 실시예들의 비휘발성 메모 리 다이는 3DXP 다이일 수 있거나 본원에 설명된 것과 같은 다른 유형의 비휘발성 메모리를 포함할 수 있다. 일 부 실시예들에서, 비휘발성 메모리 다이는 비휘발성 메모리 파티션 어레이(도 2의 비휘발성 메모리 파티션들 참 조)를 포함할 수 있다. 이러한 실시예들에서, 온-휘발성 메모리 파티션 어레이의 각 파티션은 뉴런 세트의 제1 파라미터들을 저장하도록 구성될 수 있다. 3D SIC는 또한 휘발성 메모리 다이를 포함한다. 다른 실시예들은 하나 이상의 휘발성 메모리 다이를 포함할 수 있다. 실시예들의 휘발성 메모리 다이는 DRAM 다이일 수 있거나 본원에 설명된 것과 같은 다른 유형 의 휘발성 메모리를 포함할 수 있다. 일부 실시예들에서, 휘발성 메모리 다이는 휘발성 메모리 파티션 어레이 (도 3의 휘발성 메모리 파티션들 참조)를 포함할 수 있다. 이러한 실시예들에서, 휘발성 메모리 파티션 어레이 의 각 파티션은 뉴런 세트의 제2 파라미터들을 저장하도록 구성될 수 있다. 3D SIC은 또한 처리 로직 다이를 포함한다. 보다 구체적으로, 3D SIC는 ANN 처리 로직 다이를 포함한 다. 다른 실시예들은 하나 이상의 ANN 처리 로직 다이와 같은 하나 이상의 처리 로직 다이를 포함할 수 있 다. 일부 실시예들에서, ANN 처리 로직 다이는 처리 로직 파티션 어레이를 포함할 수 있다. ANN 처리 로직 다이의 파티션 어레이의 각 파티션은 도 4의 초라 로직 다이에 의해 도시된 바와 같은 별도의 FPGA일 수 있다. 일반적으로, 처리 논리 파티션 어레이의 각 파티션은 입력 데이터를 수신하고 파티션의 각각의 뉴런 세트에 따라 입력 데이터를 처리하여 출력 데이터를 생성하도록 구성될 수 있다. 또한, 본원에 설명된 일부 다른 실시예들과 유사하게, 3D SIC는 비휘발성 메모리 다이들 및 , 휘발성 메모리 다이 및 도 8의 예의 ANN 처리 로직 다이인 처리 로직 다이를 상호 연결하는 TSV들 , 및 를 포함한다. 도 9는 본 개시의 일부 실시예들에 따른 ANN 기능 블록들(예를 들어, 기능 블록들(810, 812 및 814))을 구현하 고 비휘발성 메모리 다이들 및 , 휘발성 메모리 다이 및 ANN 처리 로직 다이를 가지는 도 8에 예시된 예시적인 3D SIC의 사시도를 예시한다. 구체적으로, 도 9는 3D SIC의 모든 기능 블록들을 도시하며, 즉 도 9는 기능 블록들, , , , , , , 및 를 도시한 다. 도 9에 도시된 바와 같은 3D SIC는 처리 로직 다이가 뉴런들을 지원하거나 구현하도록 특별히 구성되 는 것을 제외하고는, 도 5의 3D SIC와 유사한 부분들을 갖는다는 것을 이해해야 한다. 따라서, 3D SIC의 기능 블록들은 3D SIC의 기능 블록들과 동일한 물리적 구조를 가질 수도 있고 갖지 않을 수도 있다. 이에 따라, 메모리 다이들(예를 들어, 다이들(102, 104 및 108)), TSV들(예를 들어, TSV들(116, 118 및 120)), 인터커넥트들, 예를 들어, 인터커넥트들, , 및 은 본 개시를 단순화하기 위해 3D SIC와 3D SIC 사이에 유사하다는 것을 이해해야 한다. 그리고, 도 9에 도시된 바와 같은, 3D SIC의 기능 블록들 810), , , , , , , 및 은 도 5에 도시된 바와 같은 3D SIC의 기능 블록들, , , , , , , 및 에 대 한 구조와 유사할 수 있거나 유사하지 않을 수 있다. 3D SIC의 기능 블록 어레이의 기능 블록, 예를 들어 기능 블록, , , , , , , , 또는 은 활성화 함수의 계산을 수행하도록 구성된 하드웨어 회로를 포함하는 각각의 처리 로직 파티션을 포함할 수 있다. 활성화 함수는 시그모이드 활성화 함수 또는 방사상 기반 함수를 포함할 수 있다. 또한, 다른 유형의 활성화 함수들은 하드웨어 회로에 의해 수행될 수 있다. 활성화 함수는 스텝 함수, 선형 함수 또는 로그 시그모이드 함수일 수 있다. 복잡한 함수(예를 들어, 로그 시그모이드 함수, 시그모이드 함수 등)를 사용하는 경우, ASIC를 사용하는 것과 같이, 효율성 향상을 위해 특별히 구성된 회로로 처리 논리 파티션을 구현하는 것이 바람직할 수 있다. 그렇지 않으면, FPGA를 사용하는 것이 유익할 수 있다. 또한, 3D SIC의 기능 블록 어레이의 기능 블록, 예를 들어 기능 블록, , , , , , , 또는 은 벡터 대수 연산들을 실행하도록 구성되는 AI 가속기를 갖는 각각의 처리 로 직 파티션을 포함할 수 있다. 또한, 3D SIC의 기능 블록 어레이의 기능 블록은 행렬 대수 연산들을 실행하 도록 구성되는 AI 가속기를 갖는 각각의 처리 로직 파티션을 포함할 수 있다. 또한, 3D SIC의 기능 블록 어레이의 기능 블록은 벡터 대수 연산들 및 행렬 대수 연산들을 실행하도록 구성되는 AI 가속기를 갖는 각각의 처리 로직 파티션을 포함할 수 있다. 3D SIC의 기능 블록 어레이의 각 기능 블록, 예를 들어 기능 블록, , , , , , , 또는 은 다중코어 프로세서의 프로세싱 코어를 포함하는 각각의 처리 로직 파티션을 포함할 수 있다. 또한, 기능 블록 어레이의 각 기능 블록은 그래픽 처리 장치(GPU)의 일부를 포함하는 각각의 처리 로직 파티션을 포함할 수 있다. 이러한 예들에서, GPU의 일부는 고정 기능 유닛이거나 이를 포함할 수 있 다. 3D SIC의 기능 블록들과 유사하게, 3D SIC의 기능 블록 어레이의 각 기능 블록, 예를 들어 기능 블록 , , , , , , , 또는 은 FPGA를 갖는 각각의 처리 로직 파티션 을 포함할 수 있다. 각 파티션에 FPGA가 있는 처리 로직 파티션 어레이의 예가 도 4에 도시된다. 일부 다른 실 시예들에서, 기능 블록 어레이의 각 기능 블록은 ASIC를 갖는 각각의 처리 논리 파티션을 포함할 수 있다. 도 10은 본 개시의 일부 실시예들에 따른 도 8에 예시된 예시적인 3D SIC의 상면도를 예시한다. 도 10은 3D SIC의 기능 블록들에 의해 구현되는 일부 가상 뉴런들(예를 들어, 뉴런들(1002, 1004, 1006)) 및 뉴런 시냅스들(예를 들어, 뉴런 시냅스(1008 및 1010))를 구체적으로 도시한다. 도 10은 3D SIC의 정확한 구조가 아 닌, 블록들의 로컬 프로세싱을 위해 ANN을 부분들로의 파티셔닝을 예시한다. 뉴런들과 시냅스들은 하드웨어 요 소들 연결부들이 아닌, 거기에 저장된 데이터와 처리 로직들로 표현된다. 일부 실시예들에서, 기능 블록 어레이의 각 기능 블록, 예를 들어 기능 블록, , , , , , , 또는 은 네트워크에 대한 하나 이상의 입력들을 처리하고 네트워크로부터 하 나 이상의 출력들을 생성하기 위해 각각의 뉴런 네트워크(예컨대 입력/출력 및 숨겨진 계층 뉴런)를 사용할 수 있다. 일부 예들에서, 네트워크의 각 뉴런(m)은 입력 세트(pk)를 수신할 수 있으며, 여기서 k = 1, 2, …, n이 다. 뉴런에 대한 입력들 중 일부는 네트워크에서 특정 뉴런들의 출력들일 수 있으며; 입력들 중 일부는 전체가 네트워크에 대한 입력들일 수 있다. 네트워크의 뉴런들 간의 입력/출력 관계는 네트워크의 뉴런 연결성을 나타 낸다. 각 뉴런(m)은 바이어스(bm), 활성화 함수(fm) 및 그 입력들(pk)에 대한 시냅스 가중치 세트(wmk)를 가질 수 있으며, 여기서 k = 1, 2, …, n이다. 네트워크의 다른 뉴런들은 다른 활성화 함수들을 가질 수 있다. 각 뉴런 (m)은 입력과 바이어스의 가중 합계(sm)을 생성할 수 있으며, 여기서 sm = bm + wm1 Х p1 + wm2 Х p2 + ... + wmn Х pn이다. 뉴런(m)의 출력(am)은 가중 합계의 활성화 함수일 수 있으며, 여기서 am = fm (sm)이다. 일반적으 로 ANN의 입력(들)과 출력(들) 간의 관계는 네트워크에서 뉴런의 연결성을 나타내는 데이터뿐만 아니라, 각 뉴 런(m)의 바이어스(bm), 활성화 함수(fm) 및 시냅스 가중치(wmk)을 포함하는 ANN 모델로 정의될 수 있다. 주어진 ANN 모델을 사용하여, 컴퓨팅 장치는 입력(들)로부터 네트워크로의 네트워크 출력(들)을 계산할 수 있다. 뉴런들 및 은 이러한 뉴런들 각각이 서로 다른 기능 블록의 일부이고 뉴런들 중 하나의 출력이 다 른 뉴런에 입력된다는 점에서 상호 연결된 뉴런들이다. 뉴런 시냅스는 상호 연결 시냅스이다. 또한, 뉴런 들 및 은 일반적으로 뉴런들 중 하나가 각각의 해당 기능 블록의 입력 계층의 일부이고 다른 뉴런 이 각각의 해당 기능 블록의 출력 계층의 일부라는 점에서 에지 뉴런들 또는 입력/출력 계층 뉴런들이다. 뉴런 들 및 은 각 뉴런이 동일한 기능 블록의 일부이고 뉴런 중 하나의 출력이 다른 뉴런에 입력된다는 점에서 내부 연결 뉴런들이다. 또한 뉴런은 숨겨진 또는 중간 계층 뉴런일 수 있다. 뉴런 시냅스는 내부 연결 시냅스이다. 상호 연결 시냅스들 및/또는 내부 연결 시냅스들은 각각의 시냅스 가중치들을 가질 수 있다. 본 개시의 목적을 위해, 도 10의 뉴런들 및 뉴런들을 연결하는 뉴런 시냅스들은 이미지라는 점을 이해해야 한다. 다시 말해, 예시된 가상 뉴런들(예를 들어, 뉴런들(1002, 1004 및 1006)) 및 가상 뉴런들을 연결하는 뉴 런 시냅스들(예를 들어, 뉴런 시냅스들(1008 및 1010))은 생물학적 뉴런들 및 뉴런 시냅스들 또는 생물학적 뉴 런들과 뉴런 시냅스들에 대한 합성 물리적 대체물들이 아니다. 이러한 실제 생물학적 또는 합성 메커니즘들은 존재하지 않거나 3D SIC의 기능 블록들, , , , , , , 및 에 생성되지 않는다. 본원에 언급된 바와 같이, 뉴런들 및 뉴런 시냅스들은 뉴런들 및 뉴런 시냅스들의 기초가 소프트웨어 인스트럭션들 및/또는 데이터 처리 하드웨어 회로부의 일부라는 점에서 기능 블록들에 의해 알 고리즘적으로 구현된다. 또한, 기능 블록들, , , , , 및 의 각 생략 부 호는 블록의 뉴런 세트가 완전히 표시되지 않는다는 점을 나타낸다. 그리고, 기능 블록의 모양과 크기는 다른 블록들에 대한 상대적인 모양과 크기를 나타내지 않는다는 점을 이해해야 한다. 도 10은 또한 3D SIC의 기능 블록들, , , , , , , 및 을 둘러싸는 하우징을 도시한다. 추가로, 도 10은 서로 옆에 있는 기능 블록 어레이의 제1 기능 블록(즉, 기능 블록) 및 제2 기능 블록(즉, 기능 블록), 및 기능 블록로부터의 다른 뉴런 세트를 포함하는 기능 블록을 도시한다. 기능 블 록은 3D SIC의 각 열과 제1 뉴런 세트(예를 들어, 뉴런들(1004, 1006, 1014, 1016) 등 참조)를 포함 한다. 그리고, 기능 블록은 제1 뉴런 세트의 비휘발성 저장 파라미터 세트를 저장하도록 구성된 3D SIC의 비휘발성 메모리 파티션 어레이의 제1 개별 비휘발성 메모리 파티션을 포함한다. 기능 블록은 제1 뉴런 세트의 휘발성 저장 파라미터 세트를 저장하도록 구성된 휘발성 메모리 파티션 어레이의 제1 개별 휘 발성 메모리 파티션을 더 포함한다. 기능 블록은 또한 뉴런들 및 에서 제1 입력 데이터를 수 신하고 뉴런에서 제1 출력 데이터를 생성하기 위한 제1 뉴런 세트에 따라 제1 입력 데이터를 처리하도록 구성되는 처리 로직 파티션 어레이의 제1 개별 처리 로직 파티션을 포함한다. 기능 블록은 3D SIC의 각각의 열과 제2 뉴런 세트(예를 들어, 뉴런들(1002, 1018) 등 참조)를 포함한 다. 그리고, 기능 블록은 제1 뉴런 세트의 비휘발성 저장 파라미터 세트를 저장하도록 구성된 3D SIC(80 0)의 비휘발성 메모리 파티션 어레이의 제2 개별 비휘발성 메모리 파티션을 포함한다. 기능 블록은 제2 뉴 런 세트의 휘발성 저장 파라미터 세트를 저장하도록 구성되는 휘발성 메모리 파티션 어레이의 제2 개별 휘발성 메모리 파티션을 더 포함한다. 기능 블록은 또한 기능 블록으로부터의 제1 출력 데이터인, 뉴런들 및 에서 제2 입력 데이터를 수신하고, 하나 이상의 뉴런들(이는 도 10에 구체적으로 도시되지 않 음)에서 제2 출력 데이터를 생성하기 위해 제2 뉴런 세트에 따라 제2 입력 데이터를 처리하도록 구성되는 처리 로직 파티션 어레이의 제2 개별 처리 로직 파티션을 포함한다. 일부 실시예들에서, 제1 뉴런 세트 및 제2 뉴런 세트의 개별 휘발성 저장 파라미터 세트들은 각각 뉴런들의 시 냅스 가중치들을 포함할 수 있다. 또한, 일부 실시예들에서, 제1 뉴런 세트 및 제2 뉴런 세트의 개별 비휘발성 저장 세트들은 각각 뉴런의 바이어스들을 포함할 수 있다. 일부 실시예들에서, 3D SIC는 3D SIC들의 네트워크에 속하는 네트워크로 연결된 3D SIC이며, 이러한 실시 예들에서, 네트워크의 각 3D SIC는 ANN을 구현하거나 지원하기 위한 것이며 적어도 하나의 비휘발성 메모리 다 이, 휘발성 다이 및 처리 로직 다이를 포함한다. 네트워크로 연결된 3D SIC는 단일 컴퓨터 시스템(예컨대 도 11 에 도시됨)에서 버스를 통해 네트워크로 연결될 수 있고/있으며 네트워크로 연결된 3D SIC는 3D SIC가 컴 퓨터 네트워크(예컨대 도 12에 도시됨)를 통해 3D SIC의 컴퓨터 시스템에 연결된 다른 컴퓨터 시스템들의 3D SIC들로 네트워크로 연결되도록 컴퓨터 네트워크를 통해 네트워크로 연결될 수 있다. 도 11은 본 개시의 실시예들이 동작할 수 있는, 3D SIC들(800, 800a 및 800b)을 포함하는 3D SIC 세트를 갖는 예시적인 컴퓨터 시스템의 블록도를 예시한다. 도 11은 단일 컴퓨터 시스템에서 ANN 3D SIC들의 수를 증 가시킴으로써 ANN이 확장될 수 있는 방법을 도시한다. ANN 3D SIC들(800a, 800b 및 800)(도 8-10에 도시됨)을 포함하는, 도 11의 ANN 3D SIC들은 ANN을 구현하거나 지원하도록 구성된다. ANN 3D SIC들(800a) 및/또는 (800b)은 구조가 ANN 3D SIC와 유사할 수 있지만, 각각은 ANN 3D SIC와 다른 기능들(예컨대 다른 서 브 ANN)을 가질 수 있다는 점을 이해해야 한다. 대안으로, ANN 3D SIC들(800a) 및/또는 (800b)은 ANN 3D SIC들 (800a) 및/또는 (800b)이 ANN 3D SIC의 워크로드 분배를 제공할 수 있도록 각각 ANN 3D SIC(예컨대 유사 한 서브 ANN)와 유사한 기능들을 가질 수 있다. 도시된 바와 같이, 컴퓨터 시스템은 컴퓨터 시스템을 네트워크에 연결할 수 있는 버스, 컨트롤러, 메인 메모리 및 네트워크 인터페이스를 포함한다. 시스템의 이러한 구성요소들 은 도 6의 컴퓨터 시스템의 대응되는 구성요소들과 유사하다. 또한, 마찬가지로, 컴퓨터 시스템의 각 ANN 3D SIC는 컴퓨터 시스템의 통신 인터페이스와 유사한 대응되는 통신 인터페이스를 갖는다. 도 시된 바와 같이, 컴퓨터 시스템의 3D SIC 세트에는 9개의 ANN 3D SIC들이 있다. 그러나, 일부 실시예들은 컴퓨터 시스템 당 9개 이상의 ANN 3D SIC들 또는 9개 미만의 3D SIC들 가질 수 있으며, 예를 들어 컴퓨터 시스 템은 하나의 ANN 3D SIC일 수 있는 하나의 3D SIC만을 보여주는 것으로 도시된다는 점을 이해해야 한다.도 12는 본 개시의 실시예들이 동작할 수 있는 컴퓨터 시스템들의 예시적인 네트워크의 블록도를 예시한 다. 컴퓨터 시스템들, (1100a) 및 (1100b)을 포함하는, 도 12에 도시된 각 컴퓨터 시스템은 3D SIC 세트 를 갖는다. 그리고, 도 12의 3D SIC들은 대규모 ANN을 구형하거나 지원하도록 구성된다. 도 12는 각각 다수의 ANN 3D SIC들을 갖는 다수의 컴퓨터 시스템들을 네트워크로 연결하여 ANN 3D SIC들의 수를 증가시킴으로써 ANN 이 확장될 수 있는 방법을 도시한다. 컴퓨터 시스템들(1100a), (1100b) 및 (도 11에 도시됨)을 포함하는, 다수의 ANN 3D SIC들을 각각 갖는 도 12의 컴퓨터 시스템들은 ANN을 구현하거나 지원하도록 구성된다. ANN 3D SIC들(1100a) 및/또는 (1100b)은 구 조가 컴퓨터 시스템과 유사할 수 있지만, 컴퓨터 시스템과 다른 기능들(예컨대 다른 서브 ANN 세트 들)을 각각 가질 수 있음을 이해해야 한다. 대안으로, ANN 3D SIC들(1100a) 및/또는 (1100b)은 컴퓨터 시스템들 (1100a) 및/또는 (1100b)이 컴퓨터 시스템의 워크로드의 분배를 제공할 수 있도록 컴퓨터 시스템과 유사한 기능들(예컨대 유사한 서브 ANN)을 각각 가질 수 있다. 도시된 바와 같이, 네트워크는 네트워크 및 각각이 다수의 ANN 3D SIC들을 갖는 복수의 컴퓨터 시스 템들을 포함한다. 9개의 네트워크 컴퓨터 시스템들이 네트워크에 도시되어 있지만, 일부 실시예들은 ANN 3D SIC들을 갖는 9개 이상의 컴퓨터 시스템들 또는 ANN 3D SIC들을 갖는 9개 미만의 컴퓨터 시스템들을 가질 수 있음을 이해해야 한다. 전술한 명세서에서, 본 개시의 실시예들은 그 특정 예시적인 실시예들을 참조하여 설명되었다. 다음의 청구 범 위에 명시된 본 개시의 실시예들의 넓은 사상 및 범위를 벗어나지 않고 다양한 변형들이 이루어질 수 있음이 명 백할 것이다. 따라서, 명세서 및 도면들은 제한적인 의미보다는 예시적인 의미로 간주되어야 한다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12"}
{"patent_id": "10-2021-7015102", "section": "도면", "subsection": "도면설명", "item": 1, "content": "실시예들은 예로서 도시되며, 유사한 참조 번호들이 유사한 요소들을 나타내는 첨부 도면들의 도면들에 제한되 지 않는다. 도 1은 본 개시의 일부 실시예들에 따른 다수의 비휘발성 메모리 다이들, 휘발성 메모리 다이 및 처리 로직 다 이를 갖는 예시적인 3D SIC의 전면도를 예시한다. 도 2는 본 개시의 일부 실시예들에 따른 다수의 비휘발성 메모리 파티션들(각 파티션은 다수의 비휘발성 메모리 요소들을 가짐)을 갖는 예시적인 비휘발성 메모리 다이의 상면도를 예시한다. 도 3은 본 개시의 일부 실시예들에 따른 다수의 휘발성 메모리 파티션들(각 파티션은 다수의 휘발성 메모리 요 소들을 가짐)을 갖는 예시적인 휘발성 메모리 다이의 상면도를 예시한다. 도 4는 본 개시의 일부 실시예들에 따른 다수의 처리 로직 파티션들(각 파티션은 개별 필드 프로그램 가능 게이 트 어레이를 가짐)을 갖는 예시적인 처리 로직 다이의 상면도를 예시한다. 도 5는 본 개시의 일부 실시예들에 따른 다수의 비휘발성 메모리 다이들, 휘발성 메모리 다이 및 처리 로직 다 이를 갖는 도 1에 예시된 예시적인 3D SIC의 사시도를 예시한다. 도 6은 본 개시의 실시예들이 동작할 수 있는 예시적인 컴퓨터 시스템의 블록도를 예시한다. 도 7은 본 개시의 실시예들이 컨트롤러와 함께 수행할 수 있는 예시적인 방법의 흐름도를 예시한다. 도 8은 본 개시의 일부 실시예들에 따른 ANN 기능 블록들을 구현하는 예시적인 3D SIC(ANN 3D SIC라고도 함)의 전면도를 예시한다. 도 8은 또한 복수의 비휘발성 메모리 다이들, 휘발성 메모리 다이 및 ANN 처리 로직 다이를 갖는 예시적인 ANN 3D SIC를 예시한다.도 9는 본 개시의 일부 실시예들에 따른 ANN 기능 블록들 구현하고 다수의 비휘발성 메모리 다이들, 휘발성 메 모리 다이 및 ANN 처리 로직 다이를 갖는 도 8에 예시된 예시적인 3D SIC의 사시도를 예시한다. 도 10은 본 개시의 일부 실시예들에 따른 도 8 및 9에 예시된 예시적인 3D SIC의 상면도를 예시한다. 도 10은 또한 3D SIC의 기능 블록들에 의해 구현된 일부 가상 시냅스들 및 뉴런들을 도시한다. 도 11은 본 개시의 실시예들이 동작할 수 있는 3D SIC 세트를 갖는 에시적인 컴퓨터시스템의 블록도로서, 3D SIC들은 ANN을 구현하거나 지원하도록 구성되는, 상기 블록도를 예시한다. 도 12는 본 개시의 실시예들이 동작할 수 있는 예시적인 컴퓨터 시스템 네트워크의 블록도로서, 각 컴퓨터 시스 템은 3D SIC 세트를 가지며 3D SIC들은 ANN을 구현하거나 자원하도록 구성되는, 상기 블록도를 예시한다."}
