CONFIG_PCI,VAR_0
EIP197_CFSIZE_ADJUST,VAR_1
EIP197_CFSIZE_MASK,VAR_2
EIP197_CFSIZE_OFFSET,VAR_3
EIP197_DEFAULT_RING_SIZE,VAR_4
EIP197_DEVBRD,VAR_5
EIP197_GLOBAL,FUNC_0
EIP197_HIA_AIC,FUNC_1
EIP197_HIA_AIC_BASE,VAR_6
EIP197_HIA_MST_CTRL,VAR_7
EIP197_HIA_OPTIONS,VAR_8
EIP197_HIA_VERSION,VAR_9
EIP197_HIA_VERSION_BE,VAR_10
EIP197_HIA_VERSION_LE,VAR_11
EIP197_HWDATAW_MASK,VAR_12
EIP197_HWDATAW_OFFSET,VAR_13
EIP197_IRQ_NUMBER,FUNC_2
EIP197_MST_CTRL_BYTE_SWAP_BITS,VAR_14
EIP197_PE,FUNC_3
EIP197_PE_EIP96_OPTIONS,FUNC_4
EIP197_PE_EIP96_VERSION,FUNC_5
EIP197_REG_HI16,FUNC_6
EIP197_REG_LO16,FUNC_7
EIP197_RFSIZE_ADJUST,VAR_15
EIP197_RFSIZE_MASK,VAR_16
EIP197_RFSIZE_OFFSET,VAR_17
EIP197_VERSION,VAR_18
EIP197_VERSION_LE,VAR_19
EIP197_VERSION_MASK,FUNC_8
EIP197_VERSION_SWAP,FUNC_9
EIP96_VERSION_LE,VAR_20
EIP97_CFSIZE_MASK,VAR_21
EIP97_CFSIZE_OFFSET,VAR_22
EIP97_HIA_AIC_BASE,VAR_23
EIP97_HWDATAW_MASK,VAR_24
EIP97_RFSIZE_MASK,VAR_25
EIP97_RFSIZE_OFFSET,VAR_26
EIP97_VERSION_LE,VAR_27
ENODEV,VAR_28
ENOMEM,VAR_29
GFP_KERNEL,VAR_30
INIT_WORK,FUNC_10
IS_ENABLED,FUNC_11
PCI_IRQ_MSI,VAR_31
PCI_IRQ_MSIX,VAR_32
SAFEXCEL_HW_EIP197,VAR_33
atomic_set,FUNC_12
create_singlethread_workqueue,FUNC_13
crypto_init_queue,FUNC_14
dev_err,FUNC_15
dev_info,FUNC_16
devm_kcalloc,FUNC_17
devm_kzalloc,FUNC_18
dmam_pool_create,FUNC_19
pci_alloc_irq_vectors,FUNC_20
readl,FUNC_21
safexcel_configure,FUNC_22
safexcel_dequeue_work,VAR_34
safexcel_hw_init,FUNC_23
safexcel_init_register_offsets,FUNC_24
safexcel_init_ring_descriptors,FUNC_25
safexcel_irq_ring,VAR_35
safexcel_irq_ring_thread,VAR_36
safexcel_register_algorithms,FUNC_26
safexcel_request_ring_irq,FUNC_27
snprintf,FUNC_28
spin_lock_init,FUNC_29
writel,FUNC_30
safexcel_probe_generic,FUNC_31
pdev,VAR_37
priv,VAR_38
is_pci_dev,VAR_39
dev,VAR_40
peid,VAR_41
version,VAR_42
mask,VAR_43
val,VAR_44
hiaopt,VAR_45
i,VAR_46
ret,VAR_47
hwctg,VAR_48
pci_pdev,VAR_49
wq_name,VAR_50
irq,VAR_51
ring_irq,VAR_52
