TimeQuest Timing Analyzer report for BoardTest
Thu Apr 19 14:24:32 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Setup: 'PIC_PBUS_OK_IN'
 14. Slow Model Hold: 'PIC_PBUS_OK_IN'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'PIC_PBUS_OK_IN'
 19. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'clk'
 34. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 35. Fast Model Setup: 'PIC_PBUS_OK_IN'
 36. Fast Model Hold: 'PIC_PBUS_OK_IN'
 37. Fast Model Hold: 'clk'
 38. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 39. Fast Model Minimum Pulse Width: 'clk'
 40. Fast Model Minimum Pulse Width: 'PIC_PBUS_OK_IN'
 41. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; BoardTest                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
; PIC_PBUS_OK_IN                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PIC_PBUS_OK_IN }                  ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 12.67 MHz   ; 12.67 MHz       ; clk                             ;                                                       ;
; 1005.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -77.954 ; -4163.091     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.005   ; 0.000         ;
; PIC_PBUS_OK_IN                  ; 2.311   ; 0.000         ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; PIC_PBUS_OK_IN                  ; -2.621 ; -20.857       ;
; clk                             ; -0.337 ; -0.402        ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -605.929      ;
; PIC_PBUS_OK_IN                  ; -1.777 ; -1.777        ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                          ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -77.954 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.962     ;
; -77.879 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.887     ;
; -77.868 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.876     ;
; -77.793 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.801     ;
; -77.782 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.790     ;
; -77.737 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.745     ;
; -77.707 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.715     ;
; -77.696 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.704     ;
; -77.655 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.663     ;
; -77.651 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.659     ;
; -77.621 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.629     ;
; -77.610 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.618     ;
; -77.569 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.577     ;
; -77.565 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.573     ;
; -77.535 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.543     ;
; -77.524 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.532     ;
; -77.483 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.491     ;
; -77.479 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.487     ;
; -77.449 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.457     ;
; -77.438 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.446     ;
; -77.397 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.405     ;
; -77.393 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.401     ;
; -77.385 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.393     ;
; -77.363 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.371     ;
; -77.335 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.343     ;
; -77.311 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.319     ;
; -77.307 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.315     ;
; -77.299 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.307     ;
; -77.249 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.257     ;
; -77.225 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.233     ;
; -77.224 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.232     ;
; -77.221 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.229     ;
; -77.213 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.221     ;
; -77.163 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.171     ;
; -77.158 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.166     ;
; -77.139 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.147     ;
; -77.138 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.146     ;
; -77.127 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.135     ;
; -77.101 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.023     ; 78.118     ;
; -77.077 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.085     ;
; -77.072 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.080     ;
; -77.065 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.023     ; 78.082     ;
; -77.056 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.064     ;
; -77.052 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.060     ;
; -77.041 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 78.049     ;
; -77.015 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 78.032     ;
; -76.991 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.999     ;
; -76.987 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.995     ;
; -76.986 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.994     ;
; -76.979 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.996     ;
; -76.979 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.996     ;
; -76.966 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.974     ;
; -76.955 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.963     ;
; -76.929 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.946     ;
; -76.922 ; rangefinder:U_Ranger_Top|edgebegin[9]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.958     ;
; -76.905 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.913     ;
; -76.900 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.908     ;
; -76.893 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.910     ;
; -76.893 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.910     ;
; -76.880 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.888     ;
; -76.869 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.877     ;
; -76.864 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.872     ;
; -76.849 ; rangefinder:U_Ranger_Top|edgeend[3]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.866     ;
; -76.848 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.856     ;
; -76.843 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.860     ;
; -76.836 ; rangefinder:U_Ranger_Top|edgebegin[9]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.872     ;
; -76.822 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.830     ;
; -76.819 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.827     ;
; -76.814 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.822     ;
; -76.807 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.824     ;
; -76.807 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.824     ;
; -76.801 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.809     ;
; -76.796 ; rangefinder:U_Ranger_Top|edgebegin[11]  ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.832     ;
; -76.795 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.803     ;
; -76.794 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.802     ;
; -76.773 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.781     ;
; -76.772 ; rangefinder:U_Ranger_Top|edgebegin[10]  ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.808     ;
; -76.763 ; rangefinder:U_Ranger_Top|edgeend[3]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.780     ;
; -76.757 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.774     ;
; -76.753 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.761     ;
; -76.750 ; rangefinder:U_Ranger_Top|edgebegin[9]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.786     ;
; -76.728 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.736     ;
; -76.721 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.738     ;
; -76.721 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.738     ;
; -76.710 ; rangefinder:U_Ranger_Top|edgebegin[11]  ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.746     ;
; -76.708 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.716     ;
; -76.707 ; rangefinder:U_Ranger_Top|edgeend[4]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.724     ;
; -76.707 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.715     ;
; -76.686 ; rangefinder:U_Ranger_Top|edgebegin[10]  ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.722     ;
; -76.677 ; rangefinder:U_Ranger_Top|edgeend[3]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.694     ;
; -76.671 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.688     ;
; -76.664 ; rangefinder:U_Ranger_Top|edgebegin[9]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.700     ;
; -76.642 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.650     ;
; -76.638 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.646     ;
; -76.635 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.652     ;
; -76.635 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.652     ;
; -76.631 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.639     ;
; -76.624 ; rangefinder:U_Ranger_Top|edgebegin[11]  ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 77.660     ;
; -76.621 ; rangefinder:U_Ranger_Top|edgeend[4]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 77.638     ;
; -76.609 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.032     ; 77.617     ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.005 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.035      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PIC_PBUS_OK_IN'                                                                                                                                                   ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; 2.311 ; regmap:U_Registers|addreg:RegAdd|tmp[0] ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.782      ; 0.697      ;
; 2.363 ; regmap:U_Registers|addreg:RegAdd|tmp[1] ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.816      ; 0.697      ;
; 2.369 ; regmap:U_Registers|addreg:RegAdd|tmp[2] ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.781      ; 0.697      ;
; 2.389 ; regmap:U_Registers|addreg:RegAdd|tmp[3] ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.789      ; 0.697      ;
; 2.405 ; regmap:U_Registers|addreg:RegAdd|tmp[4] ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.815      ; 0.697      ;
; 2.410 ; regmap:U_Registers|addreg:RegAdd|tmp[7] ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.816      ; 0.697      ;
; 2.415 ; regmap:U_Registers|addreg:RegAdd|tmp[6] ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.816      ; 0.697      ;
; 2.419 ; regmap:U_Registers|addreg:RegAdd|tmp[5] ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 3.818      ; 0.697      ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PIC_PBUS_OK_IN'                                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; -2.621 ; regmap:U_Registers|addreg:RegAdd|tmp[5] ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.818      ; 0.697      ;
; -2.619 ; regmap:U_Registers|addreg:RegAdd|tmp[6] ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.816      ; 0.697      ;
; -2.619 ; regmap:U_Registers|addreg:RegAdd|tmp[7] ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.816      ; 0.697      ;
; -2.619 ; regmap:U_Registers|addreg:RegAdd|tmp[1] ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.816      ; 0.697      ;
; -2.618 ; regmap:U_Registers|addreg:RegAdd|tmp[4] ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.815      ; 0.697      ;
; -2.592 ; regmap:U_Registers|addreg:RegAdd|tmp[3] ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.789      ; 0.697      ;
; -2.585 ; regmap:U_Registers|addreg:RegAdd|tmp[0] ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.782      ; 0.697      ;
; -2.584 ; regmap:U_Registers|addreg:RegAdd|tmp[2] ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 3.781      ; 0.697      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                         ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------+-------------+--------------+------------+------------+
; -0.337 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 3.696      ; 3.665      ;
; -0.031 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 2.827      ; 3.102      ;
; -0.018 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 2.827      ; 3.115      ;
; -0.016 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 2.827      ; 3.117      ;
; 0.045  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 2.827      ; 3.178      ;
; 0.091  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 2.827      ; 3.224      ;
; 0.093  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 2.827      ; 3.226      ;
; 0.096  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 2.827      ; 3.229      ;
; 0.163  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 3.696      ; 3.665      ;
; 0.469  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 2.827      ; 3.102      ;
; 0.482  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 2.827      ; 3.115      ;
; 0.484  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 2.827      ; 3.117      ;
; 0.499  ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.545  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 2.827      ; 3.178      ;
; 0.591  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 2.827      ; 3.224      ;
; 0.593  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 2.827      ; 3.226      ;
; 0.596  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 2.827      ; 3.229      ;
; 0.743  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.748  ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.757  ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.786  ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.793  ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.894  ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk            ; clk         ; 0.000        ; 0.000      ; 1.200      ;
; 0.924  ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk            ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 1.050  ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk            ; clk         ; 0.000        ; 0.869      ; 2.225      ;
; 1.051  ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk            ; clk         ; 0.000        ; 0.001      ; 1.358      ;
; 1.088  ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.099  ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk            ; clk         ; 0.000        ; 0.000      ; 1.405      ;
; 1.136  ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.158  ; pid_altitude_controller:U_Altitude|error[4]           ; pid_altitude_controller:U_Altitude|previous_error[4]  ; clk            ; clk         ; 0.000        ; -0.002     ; 1.462      ;
; 1.163  ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166  ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.170  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_3|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.170  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_4|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.172  ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173  ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.175  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_2|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176  ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178  ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180  ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.182  ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182  ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk            ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183  ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185  ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186  ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk            ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186  ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186  ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187  ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.191  ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.192  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk            ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.194  ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.195  ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.195  ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.199  ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.200  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.212  ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.216  ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216  ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk            ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.220  ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.221  ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225  ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229  ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230  ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230  ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233  ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233  ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233  ; pid_altitude_controller:U_Altitude|error[3]           ; pid_altitude_controller:U_Altitude|previous_error[3]  ; clk            ; clk         ; 0.000        ; -0.002     ; 1.537      ;
; 1.234  ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234  ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk            ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234  ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234  ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235  ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.236  ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.239  ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.239  ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.239  ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.241  ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.241  ; pid_altitude_controller:U_Altitude|error[1]           ; pid_altitude_controller:U_Altitude|previous_error[1]  ; clk            ; clk         ; 0.000        ; -0.002     ; 1.545      ;
; 1.245  ; pid_altitude_controller:U_Altitude|error[5]           ; pid_altitude_controller:U_Altitude|previous_error[5]  ; clk            ; clk         ; 0.000        ; -0.002     ; 1.549      ;
; 1.279  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk            ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.279  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk            ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.279  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk            ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.279  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk            ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.279  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk            ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.279  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk            ; clk         ; 0.000        ; -0.001     ; 1.584      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.035      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PIC_PBUS_OK_IN'                                                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; PIC_PBUS_OK_IN ; Rise       ; PIC_PBUS_OK_IN                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; PIC_PBUS_OK_IN|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; PIC_PBUS_OK_IN|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[0]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[0]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[1]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[1]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[2]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[2]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[3]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[3]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[4]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[4]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[5]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[5]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[6]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[6]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[7]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[7]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.271 ; 6.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.271 ; 6.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 6.681 ; 6.681 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.392 ; 6.392 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 6.010 ; 6.010 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 0.362 ; 0.362 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.565 ; 5.565 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.752 ; 8.752 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.908 ; -4.908 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -4.873 ; -4.873 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -5.073 ; -5.073 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -5.115 ; -5.115 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -5.301 ; -5.301 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -5.113 ; -5.113 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -5.585 ; -5.585 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.989 ; -4.989 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -4.941 ; -4.941 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -4.873 ; -4.873 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 0.337  ; 0.337  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -4.420 ; -4.420 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -4.863 ; -4.863 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -5.180 ; -5.180 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 12.571 ; 12.571 ; Rise       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_Data[*]  ; PIC_PBUS_OK_IN                  ; 27.809 ; 27.809 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[0] ; PIC_PBUS_OK_IN                  ; 27.160 ; 27.160 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[1] ; PIC_PBUS_OK_IN                  ; 25.346 ; 25.346 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[2] ; PIC_PBUS_OK_IN                  ; 27.809 ; 27.809 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[3] ; PIC_PBUS_OK_IN                  ; 25.182 ; 25.182 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[4] ; PIC_PBUS_OK_IN                  ; 24.923 ; 24.923 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[5] ; PIC_PBUS_OK_IN                  ; 25.172 ; 25.172 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[6] ; PIC_PBUS_OK_IN                  ; 25.354 ; 25.354 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[7] ; PIC_PBUS_OK_IN                  ; 25.187 ; 25.187 ; Fall       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 12.571 ; 12.571 ; Fall       ; PIC_PBUS_OK_IN                  ;
; BLED_Blue[*]      ; clk                             ; 9.983  ; 9.983  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.624  ; 9.624  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.617  ; 9.617  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.983  ; 9.983  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.329  ; 9.329  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.558  ; 9.558  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.262  ; 9.262  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.269  ; 9.269  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.558  ; 9.558  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.762  ; 8.762  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.495  ; 8.495  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.539  ; 8.539  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.939  ; 8.939  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.881  ; 8.881  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 24.021 ; 24.021 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 23.372 ; 23.372 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 21.558 ; 21.558 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 24.021 ; 24.021 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 21.394 ; 21.394 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 21.135 ; 21.135 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 21.384 ; 21.384 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 21.566 ; 21.566 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 21.399 ; 21.399 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 10.658 ; 10.658 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 13.114 ; 13.114 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.715  ; 7.715  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.325  ; 9.325  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.013  ; 8.013  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 12.571 ; 12.571 ; Rise       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_Data[*]  ; PIC_PBUS_OK_IN                  ; 16.426 ; 16.426 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[0] ; PIC_PBUS_OK_IN                  ; 17.520 ; 17.520 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[1] ; PIC_PBUS_OK_IN                  ; 17.022 ; 17.022 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[2] ; PIC_PBUS_OK_IN                  ; 17.576 ; 17.576 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[3] ; PIC_PBUS_OK_IN                  ; 17.206 ; 17.206 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[4] ; PIC_PBUS_OK_IN                  ; 16.508 ; 16.508 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[5] ; PIC_PBUS_OK_IN                  ; 17.110 ; 17.110 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[6] ; PIC_PBUS_OK_IN                  ; 16.426 ; 16.426 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[7] ; PIC_PBUS_OK_IN                  ; 17.161 ; 17.161 ; Fall       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 12.571 ; 12.571 ; Fall       ; PIC_PBUS_OK_IN                  ;
; BLED_Blue[*]      ; clk                             ; 9.329  ; 9.329  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.624  ; 9.624  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.617  ; 9.617  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.983  ; 9.983  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.329  ; 9.329  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.762  ; 8.762  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.262  ; 9.262  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.269  ; 9.269  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.558  ; 9.558  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.762  ; 8.762  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.495  ; 8.495  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.539  ; 8.539  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.939  ; 8.939  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.881  ; 8.881  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 8.940  ; 8.940  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 10.097 ; 10.097 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 9.951  ; 9.951  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.621 ; 10.621 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 9.387  ; 9.387  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 8.940  ; 8.940  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 9.369  ; 9.369  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 9.352  ; 9.352  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 9.774  ; 9.774  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.060  ; 8.060  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 10.689 ; 10.689 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.715  ; 7.715  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.325  ; 9.325  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.013  ; 8.013  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.550 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.920 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.930 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.920 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.911 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.550 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.560 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 10.556 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 10.556 ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.397 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.767 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.777 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.767 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.758 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.397 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.407 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 10.403 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 10.403 ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.550    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.920    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.930    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.920    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.911    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.550    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.560    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 10.556    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 10.556    ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.397    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.767    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.777    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.767    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.758    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.397    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.407    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 10.403    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 10.403    ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -25.016 ; -1121.640     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.624   ; 0.000         ;
; PIC_PBUS_OK_IN                  ; 1.061   ; 0.000         ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; PIC_PBUS_OK_IN                  ; -0.442 ; -3.476        ;
; clk                             ; -0.411 ; -2.839        ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -408.380      ;
; PIC_PBUS_OK_IN                  ; -1.222 ; -1.222        ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -25.016 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 26.013     ;
; -24.981 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.978     ;
; -24.963 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.960     ;
; -24.961 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.958     ;
; -24.946 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.943     ;
; -24.929 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.926     ;
; -24.928 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.925     ;
; -24.926 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.923     ;
; -24.911 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.908     ;
; -24.894 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.891     ;
; -24.893 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.890     ;
; -24.891 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.888     ;
; -24.876 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.873     ;
; -24.859 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.856     ;
; -24.858 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.855     ;
; -24.856 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.853     ;
; -24.841 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.838     ;
; -24.834 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.831     ;
; -24.824 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.821     ;
; -24.823 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.820     ;
; -24.821 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.818     ;
; -24.809 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.806     ;
; -24.806 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.803     ;
; -24.805 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.802     ;
; -24.789 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.786     ;
; -24.788 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.785     ;
; -24.786 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.783     ;
; -24.779 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.776     ;
; -24.778 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.783     ;
; -24.776 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.773     ;
; -24.770 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.767     ;
; -24.760 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.757     ;
; -24.756 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.761     ;
; -24.754 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.751     ;
; -24.753 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.750     ;
; -24.751 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.748     ;
; -24.745 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.742     ;
; -24.744 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.741     ;
; -24.743 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.748     ;
; -24.741 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.738     ;
; -24.735 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.732     ;
; -24.735 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.732     ;
; -24.729 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.726     ;
; -24.721 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.726     ;
; -24.721 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.726     ;
; -24.720 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.717     ;
; -24.719 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.716     ;
; -24.709 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.706     ;
; -24.708 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.713     ;
; -24.706 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.703     ;
; -24.703 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.700     ;
; -24.700 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.697     ;
; -24.690 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.687     ;
; -24.686 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.691     ;
; -24.686 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.691     ;
; -24.674 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.671     ;
; -24.673 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.678     ;
; -24.671 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.668     ;
; -24.669 ; rangefinder:U_Ranger_Top|edgeend[3]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.674     ;
; -24.668 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.665     ;
; -24.665 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.662     ;
; -24.665 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.662     ;
; -24.655 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.652     ;
; -24.651 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.656     ;
; -24.651 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.656     ;
; -24.640 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.637     ;
; -24.639 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.636     ;
; -24.638 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.643     ;
; -24.636 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.633     ;
; -24.634 ; rangefinder:U_Ranger_Top|edgeend[3]     ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.639     ;
; -24.633 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.630     ;
; -24.630 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.627     ;
; -24.625 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.622     ;
; -24.616 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.621     ;
; -24.616 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.621     ;
; -24.613 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.608     ;
; -24.612 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.609     ;
; -24.604 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.601     ;
; -24.603 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.608     ;
; -24.601 ; rangefinder:U_Ranger_Top|edgebegin[9]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 25.625     ;
; -24.601 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.598     ;
; -24.600 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.597     ;
; -24.599 ; rangefinder:U_Ranger_Top|edgeend[3]     ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.604     ;
; -24.598 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.595     ;
; -24.598 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.593     ;
; -24.595 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.592     ;
; -24.594 ; rangefinder:U_Ranger_Top|edgeend[4]     ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.599     ;
; -24.593 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.588     ;
; -24.588 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.583     ;
; -24.585 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.582     ;
; -24.581 ; rangefinder:U_Ranger_Top|edgeend[2]     ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.586     ;
; -24.581 ; rangefinder:U_Ranger_Top|edgeend[1]     ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.586     ;
; -24.576 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.573     ;
; -24.573 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.568     ;
; -24.571 ; rangefinder:U_Ranger_Botom|edgebegin[8] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.028     ; 25.575     ;
; -24.569 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.566     ;
; -24.568 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 25.563     ;
; -24.568 ; rangefinder:U_Ranger_Top|edgeend[0]     ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.027     ; 25.573     ;
; -24.566 ; rangefinder:U_Ranger_Top|edgebegin[9]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 25.590     ;
; -24.566 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 25.563     ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.624 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PIC_PBUS_OK_IN'                                                                                                                                                   ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; 1.061 ; regmap:U_Registers|addreg:RegAdd|tmp[0] ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.248      ; 0.325      ;
; 1.073 ; regmap:U_Registers|addreg:RegAdd|tmp[2] ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.247      ; 0.325      ;
; 1.086 ; regmap:U_Registers|addreg:RegAdd|tmp[3] ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.253      ; 0.325      ;
; 1.089 ; regmap:U_Registers|addreg:RegAdd|tmp[1] ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.266      ; 0.325      ;
; 1.093 ; regmap:U_Registers|addreg:RegAdd|tmp[4] ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.264      ; 0.325      ;
; 1.094 ; regmap:U_Registers|addreg:RegAdd|tmp[7] ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.265      ; 0.325      ;
; 1.097 ; regmap:U_Registers|addreg:RegAdd|tmp[6] ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.266      ; 0.325      ;
; 1.100 ; regmap:U_Registers|addreg:RegAdd|tmp[5] ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ; clk          ; PIC_PBUS_OK_IN ; 0.500        ; 1.267      ; 0.325      ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PIC_PBUS_OK_IN'                                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+
; -0.442 ; regmap:U_Registers|addreg:RegAdd|tmp[5] ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.267      ; 0.325      ;
; -0.441 ; regmap:U_Registers|addreg:RegAdd|tmp[6] ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.266      ; 0.325      ;
; -0.441 ; regmap:U_Registers|addreg:RegAdd|tmp[1] ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.266      ; 0.325      ;
; -0.440 ; regmap:U_Registers|addreg:RegAdd|tmp[7] ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.265      ; 0.325      ;
; -0.439 ; regmap:U_Registers|addreg:RegAdd|tmp[4] ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.264      ; 0.325      ;
; -0.428 ; regmap:U_Registers|addreg:RegAdd|tmp[3] ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.253      ; 0.325      ;
; -0.423 ; regmap:U_Registers|addreg:RegAdd|tmp[0] ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.248      ; 0.325      ;
; -0.422 ; regmap:U_Registers|addreg:RegAdd|tmp[2] ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ; clk          ; PIC_PBUS_OK_IN ; -0.500       ; 1.247      ; 0.325      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                         ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------+-------------+--------------+------------+------------+
; -0.411 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.479      ; 1.220      ;
; -0.384 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.479      ; 1.247      ;
; -0.364 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.479      ; 1.267      ;
; -0.364 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.479      ; 1.267      ;
; -0.362 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.479      ; 1.269      ;
; -0.360 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.479      ; 1.271      ;
; -0.354 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.479      ; 1.277      ;
; -0.240 ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; PIC_PBUS_OK_IN ; clk         ; 0.000        ; 1.509      ; 1.421      ;
; 0.089  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.479      ; 1.220      ;
; 0.116  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.479      ; 1.247      ;
; 0.136  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.479      ; 1.267      ;
; 0.136  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.479      ; 1.267      ;
; 0.138  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.479      ; 1.269      ;
; 0.140  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.479      ; 1.271      ;
; 0.146  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.479      ; 1.277      ;
; 0.215  ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.244  ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.260  ; PIC_PBUS_OK_IN                                        ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; PIC_PBUS_OK_IN ; clk         ; -0.500       ; 1.509      ; 1.421      ;
; 0.263  ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.264  ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.282  ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk            ; clk         ; 0.000        ; -0.030     ; 0.404      ;
; 0.296  ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk            ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.323  ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk            ; clk         ; 0.000        ; 0.001      ; 0.476      ;
; 0.329  ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk            ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.355  ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk            ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk            ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk            ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk            ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk            ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk            ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk            ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_3|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_4|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_2|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.384  ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.392  ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.411  ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk            ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.413  ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk            ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.422  ; pid_altitude_controller:U_Altitude|error[4]           ; pid_altitude_controller:U_Altitude|previous_error[4]  ; clk            ; clk         ; 0.000        ; -0.003     ; 0.571      ;
; 0.426  ; pid_altitude_controller:U_Altitude|error[3]           ; pid_altitude_controller:U_Altitude|previous_error[3]  ; clk            ; clk         ; 0.000        ; -0.003     ; 0.575      ;
; 0.427  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_3|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.427  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_4|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.429  ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Top|edgebegin[10]                ; clk            ; clk         ; 0.000        ; -0.001     ; 0.580      ;
; 0.430  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.430  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_2|pwm                               ; clk            ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.432  ; pid_altitude_controller:U_Altitude|error[1]           ; pid_altitude_controller:U_Altitude|previous_error[1]  ; clk            ; clk         ; 0.000        ; -0.003     ; 0.581      ;
; 0.437  ; pid_altitude_controller:U_Altitude|error[5]           ; pid_altitude_controller:U_Altitude|previous_error[5]  ; clk            ; clk         ; 0.000        ; -0.003     ; 0.586      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.408      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PIC_PBUS_OK_IN'                                                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; PIC_PBUS_OK_IN ; Rise       ; PIC_PBUS_OK_IN                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; PIC_PBUS_OK_IN|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; PIC_PBUS_OK_IN|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|Selector0~2|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[0]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[0]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[1]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[1]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[2]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[2]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[3]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[3]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[4]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[4]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[5]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[5]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[6]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[6]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[7]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Rise       ; U_Registers|RegCont|localAddress[7]|datad                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PIC_PBUS_OK_IN ; Fall       ; regmap:U_Registers|reg_controller:RegCont|localAddress[7] ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.633  ; 2.633  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 3.210  ; 3.210  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.210  ; 3.210  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.718  ; 2.718  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.857  ; 2.857  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.733  ; 2.733  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.827  ; 2.827  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.707  ; 2.707  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.666  ; 2.666  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.857  ; 2.857  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -0.090 ; -0.090 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.368  ; 2.368  ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.623  ; 3.623  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.256  ; 3.256  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.197 ; -2.197 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.254 ; -2.254 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.296 ; -2.296 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.399 ; -2.399 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.302 ; -2.302 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.237 ; -2.237 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.217 ; -2.217 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 0.411  ; 0.411  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -1.963 ; -1.963 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.295 ; -2.295 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.355 ; -2.355 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 5.662 ; 5.662 ; Rise       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_Data[*]  ; PIC_PBUS_OK_IN                  ; 9.671 ; 9.671 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[0] ; PIC_PBUS_OK_IN                  ; 9.489 ; 9.489 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[1] ; PIC_PBUS_OK_IN                  ; 8.941 ; 8.941 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[2] ; PIC_PBUS_OK_IN                  ; 9.671 ; 9.671 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[3] ; PIC_PBUS_OK_IN                  ; 8.887 ; 8.887 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[4] ; PIC_PBUS_OK_IN                  ; 8.809 ; 8.809 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[5] ; PIC_PBUS_OK_IN                  ; 8.901 ; 8.901 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[6] ; PIC_PBUS_OK_IN                  ; 8.925 ; 8.925 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[7] ; PIC_PBUS_OK_IN                  ; 8.913 ; 8.913 ; Fall       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 5.662 ; 5.662 ; Fall       ; PIC_PBUS_OK_IN                  ;
; BLED_Blue[*]      ; clk                             ; 4.319 ; 4.319 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.196 ; 4.196 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.199 ; 4.199 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.319 ; 4.319 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.217 ; 4.217 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.166 ; 4.166 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.095 ; 4.095 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.094 ; 4.094 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.166 ; 4.166 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.984 ; 3.984 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.858 ; 3.858 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.880 ; 3.880 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.981 ; 3.981 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 8.502 ; 8.502 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 8.320 ; 8.320 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 7.772 ; 7.772 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.502 ; 8.502 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 7.718 ; 7.718 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.640 ; 7.640 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.732 ; 7.732 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.756 ; 7.756 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.744 ; 7.744 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.238 ; 4.238 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 5.147 ; 5.147 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.601 ; 3.601 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.111 ; 4.111 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.511 ; 3.511 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 5.662 ; 5.662 ; Rise       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_Data[*]  ; PIC_PBUS_OK_IN                  ; 6.219 ; 6.219 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[0] ; PIC_PBUS_OK_IN                  ; 6.634 ; 6.634 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[1] ; PIC_PBUS_OK_IN                  ; 6.378 ; 6.378 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[2] ; PIC_PBUS_OK_IN                  ; 6.653 ; 6.653 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[3] ; PIC_PBUS_OK_IN                  ; 6.533 ; 6.533 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[4] ; PIC_PBUS_OK_IN                  ; 6.225 ; 6.225 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[5] ; PIC_PBUS_OK_IN                  ; 6.441 ; 6.441 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[6] ; PIC_PBUS_OK_IN                  ; 6.219 ; 6.219 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[7] ; PIC_PBUS_OK_IN                  ; 6.421 ; 6.421 ; Fall       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 5.662 ; 5.662 ; Fall       ; PIC_PBUS_OK_IN                  ;
; BLED_Blue[*]      ; clk                             ; 4.196 ; 4.196 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.196 ; 4.196 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.199 ; 4.199 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.319 ; 4.319 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.217 ; 4.217 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.984 ; 3.984 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.095 ; 4.095 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.094 ; 4.094 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.166 ; 4.166 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.984 ; 3.984 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.858 ; 3.858 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.880 ; 3.880 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.981 ; 3.981 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.001 ; 4.001 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.347 ; 4.347 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.301 ; 4.301 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.497 ; 4.497 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.109 ; 4.109 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.001 ; 4.001 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.147 ; 4.147 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.134 ; 4.134 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.240 ; 4.240 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.764 ; 3.764 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.460 ; 4.460 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.601 ; 3.601 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.111 ; 4.111 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.511 ; 3.511 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.465 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.580 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.590 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.580 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.574 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.465 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.475 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.470 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.470 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.381 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.496 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.506 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.496 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.490 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.381 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.391 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.386 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.386 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.465     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.580     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.590     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.580     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.574     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.465     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.475     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.470     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.470     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.381     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.496     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.506     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.496     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.490     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.381     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.391     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.386     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.386     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -77.954   ; -2.621  ; N/A      ; N/A     ; -1.941              ;
;  PIC_PBUS_OK_IN                  ; 1.061     ; -2.621  ; N/A      ; N/A     ; -1.777              ;
;  clk                             ; -77.954   ; -0.411  ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.005     ; 0.215   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -4163.091 ; -21.259 ; 0.0      ; 0.0     ; -610.674            ;
;  PIC_PBUS_OK_IN                  ; 0.000     ; -20.857 ; N/A      ; N/A     ; -1.777              ;
;  clk                             ; -4163.091 ; -2.839  ; N/A      ; N/A     ; -605.929            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000     ; 0.000   ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.271 ; 6.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.271 ; 6.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 6.681 ; 6.681 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.392 ; 6.392 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 6.010 ; 6.010 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 0.362 ; 0.362 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.565 ; 5.565 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.752 ; 8.752 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.197 ; -2.197 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.254 ; -2.254 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.296 ; -2.296 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.399 ; -2.399 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.302 ; -2.302 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.237 ; -2.237 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.217 ; -2.217 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 0.411  ; 0.411  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -1.963 ; -1.963 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.295 ; -2.295 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.355 ; -2.355 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 12.571 ; 12.571 ; Rise       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_Data[*]  ; PIC_PBUS_OK_IN                  ; 27.809 ; 27.809 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[0] ; PIC_PBUS_OK_IN                  ; 27.160 ; 27.160 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[1] ; PIC_PBUS_OK_IN                  ; 25.346 ; 25.346 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[2] ; PIC_PBUS_OK_IN                  ; 27.809 ; 27.809 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[3] ; PIC_PBUS_OK_IN                  ; 25.182 ; 25.182 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[4] ; PIC_PBUS_OK_IN                  ; 24.923 ; 24.923 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[5] ; PIC_PBUS_OK_IN                  ; 25.172 ; 25.172 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[6] ; PIC_PBUS_OK_IN                  ; 25.354 ; 25.354 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[7] ; PIC_PBUS_OK_IN                  ; 25.187 ; 25.187 ; Fall       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 12.571 ; 12.571 ; Fall       ; PIC_PBUS_OK_IN                  ;
; BLED_Blue[*]      ; clk                             ; 9.983  ; 9.983  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.624  ; 9.624  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.617  ; 9.617  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.983  ; 9.983  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.329  ; 9.329  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.558  ; 9.558  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.262  ; 9.262  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.269  ; 9.269  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.558  ; 9.558  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.762  ; 8.762  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.495  ; 8.495  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.539  ; 8.539  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.939  ; 8.939  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.881  ; 8.881  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 24.021 ; 24.021 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 23.372 ; 23.372 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 21.558 ; 21.558 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 24.021 ; 24.021 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 21.394 ; 21.394 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 21.135 ; 21.135 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 21.384 ; 21.384 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 21.566 ; 21.566 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 21.399 ; 21.399 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 10.658 ; 10.658 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 13.114 ; 13.114 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.715  ; 7.715  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.325  ; 9.325  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.013  ; 8.013  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 5.662 ; 5.662 ; Rise       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_Data[*]  ; PIC_PBUS_OK_IN                  ; 6.219 ; 6.219 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[0] ; PIC_PBUS_OK_IN                  ; 6.634 ; 6.634 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[1] ; PIC_PBUS_OK_IN                  ; 6.378 ; 6.378 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[2] ; PIC_PBUS_OK_IN                  ; 6.653 ; 6.653 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[3] ; PIC_PBUS_OK_IN                  ; 6.533 ; 6.533 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[4] ; PIC_PBUS_OK_IN                  ; 6.225 ; 6.225 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[5] ; PIC_PBUS_OK_IN                  ; 6.441 ; 6.441 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[6] ; PIC_PBUS_OK_IN                  ; 6.219 ; 6.219 ; Fall       ; PIC_PBUS_OK_IN                  ;
;  PIC_PBUS_Data[7] ; PIC_PBUS_OK_IN                  ; 6.421 ; 6.421 ; Fall       ; PIC_PBUS_OK_IN                  ;
; PIC_PBUS_OK_OUT   ; PIC_PBUS_OK_IN                  ; 5.662 ; 5.662 ; Fall       ; PIC_PBUS_OK_IN                  ;
; BLED_Blue[*]      ; clk                             ; 4.196 ; 4.196 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.196 ; 4.196 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.199 ; 4.199 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.319 ; 4.319 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.217 ; 4.217 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.984 ; 3.984 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.095 ; 4.095 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.094 ; 4.094 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.166 ; 4.166 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.984 ; 3.984 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.858 ; 3.858 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.880 ; 3.880 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.981 ; 3.981 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.001 ; 4.001 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.347 ; 4.347 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.301 ; 4.301 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.497 ; 4.497 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.109 ; 4.109 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.001 ; 4.001 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.147 ; 4.147 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.134 ; 4.134 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.240 ; 4.240 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.764 ; 3.764 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.460 ; 4.460 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.601 ; 3.601 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.111 ; 4.111 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.511 ; 3.511 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; PIC_PBUS_OK_IN                  ; clk                             ; 9            ; 9        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
; clk                             ; PIC_PBUS_OK_IN                  ; 0            ; 0        ; 8        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; PIC_PBUS_OK_IN                  ; clk                             ; 9            ; 9        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
; clk                             ; PIC_PBUS_OK_IN                  ; 0            ; 0        ; 8        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 277   ; 277  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 189   ; 189  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 19 14:24:18 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "SPI_Slave" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SPI_Slave -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SPI_Slave -section_id "Root Region" was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "U_Registers|RegCont|localAddress[3]|combout" is a latch
    Warning (335094): Node "U_Registers|RegCont|localAddress[4]|combout" is a latch
    Warning (335094): Node "U_Registers|RegCont|localAddress[5]|combout" is a latch
    Warning (335094): Node "U_Registers|RegCont|localAddress[6]|combout" is a latch
    Warning (335094): Node "U_Registers|RegCont|localAddress[7]|combout" is a latch
    Warning (335094): Node "U_Registers|RegCont|localAddress[0]|combout" is a latch
    Warning (335094): Node "U_Registers|RegCont|localAddress[2]|combout" is a latch
    Warning (335094): Node "U_Registers|RegCont|localAddress[1]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
    Info (332105): create_clock -period 1.000 -name PIC_PBUS_OK_IN PIC_PBUS_OK_IN
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -77.954
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -77.954     -4163.091 clk 
    Info (332119):     0.005         0.000 clk_div:U_1HzClkDivider|clk_out 
    Info (332119):     2.311         0.000 PIC_PBUS_OK_IN 
Info (332146): Worst-case hold slack is -2.621
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.621       -20.857 PIC_PBUS_OK_IN 
    Info (332119):    -0.337        -0.402 clk 
    Info (332119):     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -605.929 clk 
    Info (332119):    -1.777        -1.777 PIC_PBUS_OK_IN 
    Info (332119):    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.016
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.016     -1121.640 clk 
    Info (332119):     0.624         0.000 clk_div:U_1HzClkDivider|clk_out 
    Info (332119):     1.061         0.000 PIC_PBUS_OK_IN 
Info (332146): Worst-case hold slack is -0.442
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.442        -3.476 PIC_PBUS_OK_IN 
    Info (332119):    -0.411        -2.839 clk 
    Info (332119):     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -408.380 clk 
    Info (332119):    -1.222        -1.222 PIC_PBUS_OK_IN 
    Info (332119):    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 288 megabytes
    Info: Processing ended: Thu Apr 19 14:24:32 2012
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:09


