<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:53:01.531</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0007404</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>멀티 칩 적층 방법</inventionTitle><inventionTitleEng>MULTI-TIP STACKING METHOD</inventionTitleEng><openDate>2023.07.25</openDate><openNumber>10-2023-0111484</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 복수의 칩이 적층된 집적회로 및 그 제조 방법이 개시된다. 일 실시예에 따른 집적회로는 기판, 인쇄 회로 보드 상에 적층되는 복수의 칩들-복수의 칩들 각각은 복수의 회로들을 포함함- 및 복수의 칩들 각각에 포함된 복수의 회로들 각각을 기판에 전기적으로 연결하는 복수의 인터커넥트들을 포함하고, 복수의 칩들은 서로 연결되지 않고, 복수의 칩들 각각에 복수의 인터커넥트들 각각이 연결되는 각각의 영역이 오버랩되지 않도록 적층된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판;상기 기판 상에 적층되는 복수의 칩들-상기 복수의 칩들 각각은 복수의 회로들을 포함함-; 및상기 복수의 칩들 각각에 포함된 상기 복수의 회로들 각각을 상기 기판에 전기적으로 연결하는 복수의 인터커넥트들; 를 포함하고,상기 복수의 칩들은서로 연결되지 않고, 상기 복수의 칩들 각각에 상기 복수의 인터커넥트들 각각이 연결되는 각각의 영역이 오버랩되지 않도록 적층되는, 집적회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 인터커넥트들의 수는상기 복수의 칩들의 수 및 상기 복수의 회로들의 수에 기초하여 결정되는, 집적회로.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 복수의 칩들은상기 영역이 오버랩되지 않도록 로테이트(rotate) 또는 플립(flip)되어 적층되는, 집적회로.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 인터커넥트는복수의 TSV(through silicon via)를 포함하는, 집적회로.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 복수의 칩들은동일한 단일 칩으로 구성된, 집적회로.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 복수의 칩들은복수의 다중 칩 집합들로 구성된, 집적회로.</claim></claimInfo><claimInfo><claim>7. 제1 영역 및 제2 영역을 포함하는 칩 바디; 및상기 제1 영역에 배치되고, 복수의 인터커넥트들과 연결되는 복수의 회로들을 포함하고,상기 제2 영역은 복수 개의 분할 영역으로 가상 분할되고, 상기 복수 개의 분할 영역 중 어느 하나의 영역에 해당하는 커넥팅 영역에서 상기 복수의 인터커넥트들과 상기 복수의 회로들이 연결되는, 칩.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제2 영역은복수 개의 분할 영역으로 균등 분할되는, 칩.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 칩은상기 분할 영역의 수에 대응하는 만큼 적층될 수 있는, 칩.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 복수의 인터커넥트는복수의 TSV(through silicon via)를 포함하는, 칩.</claim></claimInfo><claimInfo><claim>11. 집적회로를 제조하는 방법에 있어서,복수의 칩들을 제조하고, 상기 복수의 칩들을 기판 상에 적층하는 단계; 및복수의 인터커넥트들을 이용하여 상기 복수의 칩들 각각에 포함된 상기 복수의 회로들 각각을 상기 기판에 전기적으로 연결하는 단계를 포함하고,상기 적층하는 단계는상기 복수의 칩들 각각에 상기 복수의 인터커넥트들 각각이 연결되는 각각의 영역이 오버랩되지 않도록 상기 복수의 칩들을 적층하는 단계를 포함하고,상기 복수의 칩들은서로 연결되지 않는, 집적회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 복수의 인터커넥트들의 수는상기 복수의 칩들의 수 및 상기 복수의 회로들의 수에 기초하여 결정되는, 집적회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 적층하는 단계는상기 영역이 오버랩되지 않도록 상기 복수의 칩들 각각을 로테이트(rotate) 또는 플립(flip)하여 적층하는 단계를 포함하는, 집적회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 인터커넥트는복수의 TSV(through silicon via)를 포함하는, 집적회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서,상기 복수의 칩들은동일한 단일 칩으로 구성된, 집적회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서,상기 복수의 칩들은복수의 다중 칩 집합들로 구성된, 집적회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>17. 하드웨어와 결합되어 제11항 내지 제16항 중 어느 하나의 항의 방법을 실행시키기 위하여 매체에 저장된 컴퓨터 프로그램.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 화성...</address><code>420190300168</code><country>대한민국</country><engName>HUH, Yeunhee</engName><name>허연희</name></inventorInfo><inventorInfo><address>경기도 성남시 수정구...</address><code>420180319181</code><country>대한민국</country><engName>BAE, Chi Sung</engName><name>배치성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.01.18</receiptDate><receiptNumber>1-1-2022-0065422-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.14</receiptDate><receiptNumber>1-1-2025-0048327-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.10</receiptDate><receiptNumber>9-5-2025-0759905-08</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.11.04</receiptDate><receiptNumber>1-1-2025-1231308-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName> </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.11.04</receiptDate><receiptNumber>1-1-2025-1231309-44</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220007404.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e9fc89530da8eb8d581549bec88a8e69986ec3a6bedd7eaa24a771f34bc963f1bc12bc050af3e8eda4e64ddb37d120fb5609c833b798ec39</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe0946c51f862c63820a8cfc6c12686d0bc13eeb71cdd6d4b651763e4683379712bfe556869195e3a2f07a287b9818e61df61f1d43487ba26</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>