Fitter report for musicfail
Wed Dec 10 14:05:28 2014
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Wed Dec 10 14:05:28 2014      ;
; Quartus II 32-bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; musicfail                                  ;
; Top-level Entity Name           ; musicfail                                  ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC5C6F27C7                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 2,447 / 29,080 ( 8 % )                     ;
; Total registers                 ; 634                                        ;
; Total pins                      ; 60 / 364 ( 16 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 16,384 / 4,567,040 ( < 1 % )               ;
; Total DSP Blocks                ; 12 / 150 ( 8 % )                           ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 0 / 12 ( 0 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; AUD_DACDAT  ; Missing drive strength and slew rate ;
; AUD_XCK     ; Missing drive strength and slew rate ;
; I2C_SCL     ; Missing drive strength and slew rate ;
; LEDG[0]     ; Missing drive strength and slew rate ;
; LEDG[1]     ; Missing drive strength and slew rate ;
; LEDG[2]     ; Missing drive strength and slew rate ;
; LEDG[3]     ; Missing drive strength and slew rate ;
; LEDG[4]     ; Missing drive strength and slew rate ;
; LEDG[5]     ; Missing drive strength and slew rate ;
; LEDG[6]     ; Missing drive strength and slew rate ;
; LEDG[7]     ; Missing drive strength and slew rate ;
; LEDR[0]     ; Missing drive strength and slew rate ;
; LEDR[1]     ; Missing drive strength and slew rate ;
; LEDR[2]     ; Missing drive strength and slew rate ;
; LEDR[3]     ; Missing drive strength and slew rate ;
; LEDR[4]     ; Missing drive strength and slew rate ;
; LEDR[5]     ; Missing drive strength and slew rate ;
; LEDR[6]     ; Missing drive strength and slew rate ;
; LEDR[7]     ; Missing drive strength and slew rate ;
; LEDR[8]     ; Missing drive strength and slew rate ;
; LEDR[9]     ; Missing drive strength and slew rate ;
; HEX0[0]     ; Missing drive strength and slew rate ;
; HEX0[1]     ; Missing drive strength and slew rate ;
; HEX0[2]     ; Missing drive strength and slew rate ;
; HEX0[3]     ; Missing drive strength and slew rate ;
; HEX0[4]     ; Missing drive strength and slew rate ;
; HEX0[5]     ; Missing drive strength and slew rate ;
; HEX0[6]     ; Missing drive strength and slew rate ;
; HEX1[0]     ; Missing drive strength and slew rate ;
; HEX1[1]     ; Missing drive strength and slew rate ;
; HEX1[2]     ; Missing drive strength and slew rate ;
; HEX1[3]     ; Missing drive strength and slew rate ;
; HEX1[4]     ; Missing drive strength and slew rate ;
; HEX1[5]     ; Missing drive strength and slew rate ;
; HEX1[6]     ; Missing drive strength and slew rate ;
; HEX2[0]     ; Missing drive strength and slew rate ;
; HEX2[1]     ; Missing drive strength and slew rate ;
; HEX2[2]     ; Missing drive strength and slew rate ;
; HEX2[3]     ; Missing drive strength and slew rate ;
; HEX2[4]     ; Missing drive strength and slew rate ;
; HEX2[5]     ; Missing drive strength and slew rate ;
; HEX2[6]     ; Missing drive strength and slew rate ;
; HEX3[0]     ; Missing drive strength and slew rate ;
; HEX3[1]     ; Missing drive strength and slew rate ;
; HEX3[2]     ; Missing drive strength and slew rate ;
; HEX3[3]     ; Missing drive strength and slew rate ;
; HEX3[4]     ; Missing drive strength and slew rate ;
; HEX3[5]     ; Missing drive strength and slew rate ;
; HEX3[6]     ; Missing drive strength and slew rate ;
; AUD_ADCLRCK ; Missing drive strength and slew rate ;
; I2C_SDA     ; Missing drive strength and slew rate ;
; AUD_BCLK    ; Missing drive strength and slew rate ;
; AUD_DACLRCK ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                      ;
+---------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------+------------------+-----------------------+
; Node                      ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                ; Destination Port ; Destination Port Name ;
+---------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------+------------------+-----------------------+
; CLOCK_50_B5B~inputCLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                 ;                  ;                       ;
; note_octave[0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; note_octave[0]~DUPLICATE        ;                  ;                       ;
; note_octave[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; note_octave[1]~DUPLICATE        ;                  ;                       ;
; note_octave[2]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; note_octave[2]~DUPLICATE        ;                  ;                       ;
; note_pitch[0]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; note_pitch[0]~DUPLICATE         ;                  ;                       ;
; note_pitch[1]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; note_pitch[1]~DUPLICATE         ;                  ;                       ;
; note_pitch[3]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; note_pitch[3]~DUPLICATE         ;                  ;                       ;
; sample_ctr[2]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sample_ctr[2]~DUPLICATE         ;                  ;                       ;
; second_note_octave[2]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; second_note_octave[2]~DUPLICATE ;                  ;                       ;
; second_note_pitch[0]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; second_note_pitch[0]~DUPLICATE  ;                  ;                       ;
; second_note_pitch[1]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; second_note_pitch[1]~DUPLICATE  ;                  ;                       ;
; second_note_pitch[2]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; second_note_pitch[2]~DUPLICATE  ;                  ;                       ;
+---------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; Location     ;                ;              ; CPU_RESET_n ; PIN_AB24      ; QSF Assignment ;
; Location     ;                ;              ; KEY[0]      ; PIN_P11       ; QSF Assignment ;
; Location     ;                ;              ; KEY[1]      ; PIN_P12       ; QSF Assignment ;
; Location     ;                ;              ; KEY[2]      ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; KEY[3]      ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; SW[0]       ; PIN_AC9       ; QSF Assignment ;
; Location     ;                ;              ; SW[1]       ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; SW[2]       ; PIN_AD13      ; QSF Assignment ;
; Location     ;                ;              ; SW[3]       ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; SW[4]       ; PIN_W11       ; QSF Assignment ;
; Location     ;                ;              ; SW[5]       ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; SW[6]       ; PIN_V10       ; QSF Assignment ;
; Location     ;                ;              ; SW[7]       ; PIN_AC10      ; QSF Assignment ;
; Location     ;                ;              ; SW[8]       ; PIN_Y11       ; QSF Assignment ;
; Location     ;                ;              ; SW[9]       ; PIN_AE19      ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; CPU_RESET_n ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; KEY[0]      ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; KEY[1]      ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; KEY[2]      ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; KEY[3]      ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[0]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[1]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[2]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[3]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[4]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[5]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[6]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[7]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[8]       ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; musicfail      ;              ; SW[9]       ; 1.2 V         ; QSF Assignment ;
+--------------+----------------+--------------+-------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5191 ) ; 0.00 % ( 0 / 5191 )        ; 0.00 % ( 0 / 5191 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5191 ) ; 0.00 % ( 0 / 5191 )        ; 0.00 % ( 0 / 5191 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5191 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/MarkMusic/musicfail.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,447 / 29,080     ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 2,447              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,541 / 29,080     ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 153                ;       ;
;         [b] ALMs used for LUT logic                         ; 2,237              ;       ;
;         [c] ALMs used for registers                         ; 151                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 166 / 29,080       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 72 / 29,080        ; < 1 % ;
;         [a] Due to location constrained logic               ; 16                 ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3                  ;       ;
;         [c] Due to LAB input limits                         ; 53                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 351 / 2,908        ; 12 %  ;
;     -- Logic LABs                                           ; 351                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 4,417              ;       ;
;     -- 7 input functions                                    ; 85                 ;       ;
;     -- 6 input functions                                    ; 173                ;       ;
;     -- 5 input functions                                    ; 1,138              ;       ;
;     -- 4 input functions                                    ; 1,024              ;       ;
;     -- <=3 input functions                                  ; 1,997              ;       ;
; Combinational ALUT usage for route-throughs                 ; 118                ;       ;
; Dedicated logic registers                                   ; 634                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 608 / 58,160       ; 1 %   ;
;         -- Secondary logic registers                        ; 26 / 58,160        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 623                ;       ;
;         -- Routing optimization registers                   ; 11                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 60 / 364           ; 16 %  ;
;     -- Clock pins                                           ; 5 / 14             ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 1                  ;       ;
; M10K blocks                                                 ; 2 / 446            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 16,384 / 4,567,040 ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,567,040 ; < 1 % ;
; Total DSP Blocks                                            ; 12 / 150           ; 8 %   ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 12             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 2              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3% / 3% / 3%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 20% / 20% / 22%    ;       ;
; Maximum fan-out                                             ; 599                ;       ;
; Highest non-global fan-out                                  ; 93                 ;       ;
; Total fan-out                                               ; 19184              ;       ;
; Average fan-out                                             ; 3.61               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2447 / 29080 ( 8 % )  ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2447                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2541 / 29080 ( 9 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 153                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2237                  ; 0                              ;
;         [c] ALMs used for registers                         ; 151                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 166 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 72 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 16                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 53                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 351 / 2908 ( 12 % )   ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 351                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4417                  ; 0                              ;
;     -- 7 input functions                                    ; 85                    ; 0                              ;
;     -- 6 input functions                                    ; 173                   ; 0                              ;
;     -- 5 input functions                                    ; 1138                  ; 0                              ;
;     -- 4 input functions                                    ; 1024                  ; 0                              ;
;     -- <=3 input functions                                  ; 1997                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 118                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 608 / 58160 ( 1 % )   ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 26 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 623                   ; 0                              ;
;         -- Routing optimization registers                   ; 11                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 60                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 16384                 ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 446 ( < 1 % )     ; 0 / 446 ( 0 % )                ;
; DSP block                                                   ; 12 / 150 ( 8 % )      ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 4                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 4                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 19609                 ; 0                              ;
;     -- Registered Connections                               ; 2595                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 8                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 6                     ; 0                              ;
;     -- Output Ports                                         ; 49                    ; 0                              ;
;     -- Bidir Ports                                          ; 4                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; AUD_ADCDAT     ; D7    ; 8A       ; 17           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_125_p    ; U12   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ;
; CLOCK_125_p(n) ; V12   ; 4A       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ;
; CLOCK_50_B5B   ; R20   ; 5B       ; 68           ; 22           ; 43           ; 600                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK_50_B6A   ; N20   ; 6A       ; 68           ; 32           ; 43           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK_50_B7A   ; H12   ; 7A       ; 38           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_50_B8A   ; M10   ; 8A       ; 21           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT ; H10   ; 8A       ; 17           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK    ; D6    ; 8A       ; 18           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]    ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]    ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]    ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]    ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]    ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]    ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]    ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]    ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]    ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]    ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]    ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]    ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]    ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]    ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]    ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]    ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]    ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]    ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]    ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]    ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]    ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]    ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]    ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]    ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]    ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]    ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]    ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]    ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; I2C_SCL    ; B7    ; 8A       ; 19           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]    ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]    ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]    ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]    ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]    ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]    ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]    ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]    ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]    ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]    ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]    ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]    ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]    ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]    ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]    ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]    ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]    ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]    ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; AUD_ADCLRCK ; C7    ; 8A       ; 17           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_BCLK    ; E6    ; 8A       ; 18           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK ; G10   ; 8A       ; 17           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SDA     ; G11   ; 7A       ; 38           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 16 / 80 ( 20 % ) ; 1.2V          ; --           ; 2.5V          ;
; 5A       ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 2 / 80 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 26 / 32 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDG[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; HEX1[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; HEX1[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; HEX1[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; HEX1[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; HEX1[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; HEX1[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; HEX1[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDG[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; I2C_SCL                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; AUD_ADCLRCK                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; AUD_XCK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 356        ; 8A       ; AUD_ADCDAT                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 372        ; 8A       ; LEDG[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; AUD_BCLK                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDG[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; AUD_DACLRCK                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 329        ; 7A       ; I2C_SDA                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; LEDG[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; LEDG[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; AUD_DACDAT                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; CLOCK_50_B7A                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; LEDG[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; LEDG[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; CLOCK_50_B8A                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; CLOCK_50_B6A                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; CLOCK_50_B5B                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; CLOCK_125_p                     ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; CLOCK_125_p(n)                  ; input  ; LVDS         ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; HEX0[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; HEX0[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; HEX0[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; HEX0[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; HEX0[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; HEX0[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; HEX0[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                        ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+--------------+
; |musicfail                                ; 2447.0 (542.1)       ; 2541.0 (639.0)                   ; 165.5 (119.2)                                     ; 71.5 (22.3)                      ; 0.0 (0.0)            ; 4417 (772)          ; 634 (634)                 ; 0 (0)         ; 16384             ; 2     ; 12         ; 60   ; 0            ; |musicfail                                                                                                 ; work         ;
;    |hexDisplay:hexDisp0|                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|hexDisplay:hexDisp0                                                                             ; work         ;
;    |hexDisplay:hexDisp1|                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|hexDisplay:hexDisp1                                                                             ; work         ;
;    |hexDisplay:hexDisp2|                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|hexDisplay:hexDisp2                                                                             ; work         ;
;    |hexDisplay:hexDisp3|                  ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|hexDisplay:hexDisp3                                                                             ; work         ;
;    |lpm_divide:Div0|                      ; 318.5 (0.0)          ; 324.7 (0.0)                      ; 10.0 (0.0)                                        ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 624 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_tcm:auto_generated|     ; 318.5 (0.0)          ; 324.7 (0.0)                      ; 10.0 (0.0)                                        ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 624 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div0|lpm_divide_tcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_3nh:divider|    ; 318.5 (0.0)          ; 324.7 (0.0)                      ; 10.0 (0.0)                                        ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 624 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider                       ; work         ;
;             |alt_u_div_c2f:divider|       ; 318.5 (318.5)        ; 324.7 (324.7)                    ; 10.0 (10.0)                                       ; 3.8 (3.8)                        ; 0.0 (0.0)            ; 624 (624)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider ; work         ;
;    |lpm_divide:Div1|                      ; 630.9 (0.0)          ; 624.0 (0.0)                      ; 16.3 (0.0)                                        ; 23.3 (0.0)                       ; 0.0 (0.0)            ; 1186 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|     ; 630.9 (0.0)          ; 624.0 (0.0)                      ; 16.3 (0.0)                                        ; 23.3 (0.0)                       ; 0.0 (0.0)            ; 1186 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div1|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9nh:divider|    ; 630.9 (0.0)          ; 624.0 (0.0)                      ; 16.3 (0.0)                                        ; 23.3 (0.0)                       ; 0.0 (0.0)            ; 1186 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;             |alt_u_div_o2f:divider|       ; 630.9 (630.9)        ; 624.0 (624.0)                    ; 16.3 (16.3)                                       ; 23.3 (23.3)                      ; 0.0 (0.0)            ; 1186 (1186)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; work         ;
;    |lpm_divide:Div2|                      ; 314.1 (0.0)          ; 321.2 (0.0)                      ; 8.8 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 624 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_tcm:auto_generated|     ; 314.1 (0.0)          ; 321.2 (0.0)                      ; 8.8 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 624 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div2|lpm_divide_tcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_3nh:divider|    ; 314.1 (0.0)          ; 321.2 (0.0)                      ; 8.8 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 624 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider                       ; work         ;
;             |alt_u_div_c2f:divider|       ; 314.1 (314.1)        ; 321.2 (321.2)                    ; 8.8 (8.8)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 624 (624)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider ; work         ;
;    |lpm_divide:Div3|                      ; 627.4 (0.0)          ; 619.5 (0.0)                      ; 12.5 (0.0)                                        ; 20.4 (0.0)                       ; 0.0 (0.0)            ; 1183 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div3                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|     ; 627.4 (0.0)          ; 619.5 (0.0)                      ; 12.5 (0.0)                                        ; 20.4 (0.0)                       ; 0.0 (0.0)            ; 1183 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div3|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_9nh:divider|    ; 627.4 (0.0)          ; 619.5 (0.0)                      ; 12.5 (0.0)                                        ; 20.4 (0.0)                       ; 0.0 (0.0)            ; 1183 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;             |alt_u_div_o2f:divider|       ; 627.4 (627.4)        ; 619.5 (619.5)                    ; 12.5 (12.5)                                       ; 20.4 (20.4)                      ; 0.0 (0.0)            ; 1183 (1183)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |musicfail|lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; work         ;
;    |twovoicemem:musical|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |musicfail|twovoicemem:musical                                                                             ; work         ;
;       |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |musicfail|twovoicemem:musical|altsyncram:altsyncram_component                                             ; work         ;
;          |altsyncram_sio2:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |musicfail|twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated              ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK_125_p    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B6A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B7A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B8A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SDA        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50_B5B   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_125_p(n) ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLOCK_125_p         ;                   ;         ;
; CLOCK_50_B6A        ;                   ;         ;
; CLOCK_50_B7A        ;                   ;         ;
; CLOCK_50_B8A        ;                   ;         ;
; AUD_ADCDAT          ;                   ;         ;
; AUD_ADCLRCK         ;                   ;         ;
; I2C_SDA             ;                   ;         ;
; AUD_BCLK            ;                   ;         ;
; AUD_DACLRCK         ;                   ;         ;
; CLOCK_50_B5B        ;                   ;         ;
;      - mclk         ; 0                 ; 0       ;
; CLOCK_125_p(n)      ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50_B5B                       ; PIN_R20              ; 599     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; CLOCK_50_B5B                       ; PIN_R20              ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Equal0~6                           ; LABCELL_X67_Y23_N54  ; 26      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan0~27                       ; MLABCELL_X42_Y36_N48 ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan1~27                       ; MLABCELL_X42_Y19_N48 ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan2~24                       ; MLABCELL_X42_Y19_N36 ; 75      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LessThan3~24                       ; MLABCELL_X42_Y36_N30 ; 77      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; always2~0                          ; MLABCELL_X37_Y24_N6  ; 3       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; always3~0                          ; LABCELL_X43_Y35_N57  ; 3       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; bclk                               ; FF_X54_Y28_N14       ; 36      ; Clock        ; no     ; --                   ; --               ; --                        ;
; imm_reg~145                        ; LABCELL_X41_Y32_N18  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; imm_reg~146                        ; LABCELL_X41_Y32_N21  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; imm_reg~147                        ; LABCELL_X41_Y32_N48  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; imm_reg~148                        ; LABCELL_X41_Y32_N51  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; imm_reg~149                        ; LABCELL_X40_Y32_N24  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; imm_reg~150                        ; LABCELL_X40_Y32_N36  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; imm_reg~151                        ; LABCELL_X40_Y32_N21  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; imm_reg~152                        ; LABCELL_X41_Y32_N9   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mclk                               ; FF_X67_Y25_N44       ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; new_val[0]~0                       ; LABCELL_X41_Y28_N57  ; 10      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; pbdat~2                            ; LABCELL_X53_Y34_N36  ; 29      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~160                         ; MLABCELL_X42_Y34_N51 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~161                         ; MLABCELL_X42_Y34_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~162                         ; MLABCELL_X42_Y34_N27 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~163                         ; MLABCELL_X42_Y34_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~164                         ; LABCELL_X43_Y34_N33  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~165                         ; MLABCELL_X42_Y34_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~166                         ; MLABCELL_X42_Y34_N57 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_reg~167                         ; MLABCELL_X42_Y30_N39 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; quarter_note[9]~0                  ; LABCELL_X41_Y34_N57  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; real_sample[14]~2                  ; MLABCELL_X42_Y36_N6  ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~145                 ; MLABCELL_X37_Y24_N24 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~146                 ; MLABCELL_X37_Y24_N48 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~147                 ; MLABCELL_X37_Y24_N42 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~148                 ; MLABCELL_X37_Y24_N21 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~149                 ; MLABCELL_X37_Y24_N9  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~150                 ; MLABCELL_X37_Y24_N33 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~151                 ; LABCELL_X38_Y26_N3   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_imm_reg~152                 ; MLABCELL_X37_Y24_N39 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_new_val[0]~0                ; LABCELL_X40_Y28_N3   ; 10      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~160                  ; MLABCELL_X37_Y28_N48 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~161                  ; MLABCELL_X37_Y28_N54 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~162                  ; MLABCELL_X37_Y28_N21 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~163                  ; MLABCELL_X37_Y28_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~164                  ; MLABCELL_X37_Y28_N45 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~165                  ; MLABCELL_X37_Y28_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~166                  ; MLABCELL_X37_Y28_N9  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_pc_reg~167                  ; MLABCELL_X37_Y28_N36 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_quarter_note[9]~0           ; MLABCELL_X37_Y24_N27 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_real_sample[0]~2            ; MLABCELL_X42_Y19_N0  ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; second_sixteenth_tick_counter[2]~0 ; MLABCELL_X42_Y19_N51 ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sixteenth_tick_counter[14]~0       ; LABCELL_X40_Y36_N57  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                             ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50_B5B ; PIN_R20  ; 599     ; Global Clock         ; GCLK10           ; --                        ;
+--------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; second_note_octave[2]~DUPLICATE                                                                                           ; 93      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~1                   ; 84      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~1                   ; 83      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~1                   ; 82      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~1                   ; 80      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~1                   ; 79      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~1                   ; 79      ;
; LessThan3~24                                                                                                              ; 77      ;
; LessThan2~24                                                                                                              ; 75      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~1                   ; 75      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_23~1                   ; 73      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_23~1                   ; 73      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~1                   ; 72      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~1                   ; 72      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~1                   ; 71      ;
; ~GND                                                                                                                      ; 64      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[10]                                ; 63      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_16~1                   ; 62      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_16~1                   ; 62      ;
; note_octave[2]                                                                                                            ; 60      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[11]                                ; 60      ;
; ShiftLeft0~1                                                                                                              ; 57      ;
; ShiftLeft1~1                                                                                                              ; 57      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[10]                                ; 56      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_17~1                   ; 55      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_15~1                   ; 54      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_17~1                   ; 54      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_15~1                   ; 54      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_14~1                   ; 53      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_14~1                   ; 53      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[11]                                ; 53      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_12~1                   ; 51      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_12~1                   ; 51      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_11~1                   ; 50      ;
; quarter_note[9]                                                                                                           ; 49      ;
; second_quarter_note[9]                                                                                                    ; 49      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_11~1                   ; 49      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[9]                                 ; 45      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_10~1                   ; 43      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_10~1                   ; 43      ;
; note_octave[2]~DUPLICATE                                                                                                  ; 41      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[264]~0                ; 40      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[264]~0                ; 40      ;
; sixteenth_tick_counter[14]~0                                                                                              ; 40      ;
; second_sixteenth_tick_counter[2]~0                                                                                        ; 40      ;
; WideOr0                                                                                                                   ; 38      ;
; WideOr1                                                                                                                   ; 38      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[9]                                 ; 38      ;
; bclk                                                                                                                      ; 36      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_25~1                   ; 34      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_25~1                   ; 34      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[368]                  ; 33      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[368]                  ; 33      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[367]~1                ; 32      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[367]~1                ; 32      ;
; quarter_note[2]                                                                                                           ; 32      ;
; quarter_note[3]                                                                                                           ; 32      ;
; second_quarter_note[2]                                                                                                    ; 32      ;
; second_quarter_note[3]                                                                                                    ; 32      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_9~1                    ; 32      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_9~1                    ; 32      ;
; ShiftLeft0~30                                                                                                             ; 31      ;
; ShiftLeft0~29                                                                                                             ; 31      ;
; ShiftLeft1~30                                                                                                             ; 31      ;
; quarter_note[0]                                                                                                           ; 31      ;
; ShiftLeft1~29                                                                                                             ; 31      ;
; second_quarter_note[0]                                                                                                    ; 31      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[366]                  ; 31      ;
; quarter_note[1]                                                                                                           ; 31      ;
; second_quarter_note[1]                                                                                                    ; 31      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[366]                  ; 31      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_8~1                    ; 31      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_8~1                    ; 31      ;
; ShiftLeft0~24                                                                                                             ; 30      ;
; ShiftLeft0~21                                                                                                             ; 30      ;
; LessThan0~27                                                                                                              ; 30      ;
; ShiftLeft1~24                                                                                                             ; 30      ;
; ShiftLeft1~21                                                                                                             ; 30      ;
; LessThan1~27                                                                                                              ; 30      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_7~1                    ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~1                    ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~1                    ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~1                   ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~1                   ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~1                   ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~1                   ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~1                   ; 30      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~1                   ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~1                    ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~1                    ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~1                   ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~1                   ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~1                   ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~1                   ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~1                   ; 30      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~1                   ; 30      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_7~1                    ; 30      ;
; ShiftLeft0~25                                                                                                             ; 29      ;
; ShiftLeft0~23                                                                                                             ; 29      ;
; ShiftLeft0~19                                                                                                             ; 29      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[365]                  ; 29      ;
; ShiftLeft1~25                                                                                                             ; 29      ;
; ShiftLeft1~23                                                                                                             ; 29      ;
; ShiftLeft1~19                                                                                                             ; 29      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[365]                  ; 29      ;
; pbdat~2                                                                                                                   ; 29      ;
; quarter_note[4]                                                                                                           ; 28      ;
; quarter_note[5]                                                                                                           ; 28      ;
; quarter_note[7]                                                                                                           ; 28      ;
; second_quarter_note[4]                                                                                                    ; 28      ;
; second_quarter_note[5]                                                                                                    ; 28      ;
; second_quarter_note[7]                                                                                                    ; 28      ;
; quarter_note[6]                                                                                                           ; 27      ;
; quarter_note[8]                                                                                                           ; 27      ;
; second_quarter_note[6]                                                                                                    ; 27      ;
; second_quarter_note[8]                                                                                                    ; 27      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_30~1                   ; 27      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_8~1                    ; 27      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_30~1                   ; 27      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_8~1                    ; 27      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[364]                  ; 26      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[364]                  ; 26      ;
; Equal0~6                                                                                                                  ; 26      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_5~1                    ; 26      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_6~1                    ; 26      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_6~1                    ; 26      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_11~1                   ; 26      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_12~1                   ; 26      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_14~1                   ; 26      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_15~1                   ; 26      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_21~1                   ; 26      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_6~1                    ; 26      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_11~1                   ; 26      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_12~1                   ; 26      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_14~1                   ; 26      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_15~1                   ; 26      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_21~1                   ; 26      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_5~1                    ; 26      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_6~1                    ; 26      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[12]                                ; 25      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[13]                                ; 25      ;
; ShiftLeft0~22                                                                                                             ; 24      ;
; ShiftLeft0~17                                                                                                             ; 24      ;
; ShiftLeft1~22                                                                                                             ; 24      ;
; ShiftLeft1~17                                                                                                             ; 24      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_9~1                    ; 24      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_9~1                    ; 24      ;
; ShiftLeft0~15                                                                                                             ; 23      ;
; ShiftLeft0~13                                                                                                             ; 23      ;
; ShiftLeft0~9                                                                                                              ; 23      ;
; ShiftLeft0~6                                                                                                              ; 23      ;
; ShiftLeft1~15                                                                                                             ; 23      ;
; ShiftLeft1~13                                                                                                             ; 23      ;
; ShiftLeft1~9                                                                                                              ; 23      ;
; ShiftLeft1~6                                                                                                              ; 23      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_29~1                   ; 23      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_3~1                    ; 23      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_29~1                   ; 23      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_3~1                    ; 23      ;
; ShiftLeft0~20                                                                                                             ; 22      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[330]                  ; 22      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[363]                  ; 22      ;
; ShiftLeft1~20                                                                                                             ; 22      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[330]                  ; 22      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[363]                  ; 22      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_3~1                    ; 22      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_4~1                    ; 22      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_3~1                    ; 22      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_7~1                    ; 22      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_7~1                    ; 22      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_4~1                    ; 22      ;
; second_real_sample[0]~2                                                                                                   ; 21      ;
; real_sample[14]~2                                                                                                         ; 21      ;
; second_note_octave[1]                                                                                                     ; 20      ;
; ShiftLeft0~2                                                                                                              ; 19      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[77]                   ; 19      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[77]                   ; 19      ;
; ShiftLeft1~2                                                                                                              ; 19      ;
; second_note_octave[0]                                                                                                     ; 19      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_31~1                   ; 18      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_32~1                   ; 18      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_31~1                   ; 18      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_32~1                   ; 18      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_28~1                   ; 18      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_28~1                   ; 18      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[12]                                ; 18      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[13]                                ; 18      ;
; second_new_val[4]                                                                                                         ; 17      ;
; second_new_val[3]                                                                                                         ; 17      ;
; second_new_val[2]                                                                                                         ; 17      ;
; second_new_val[1]                                                                                                         ; 17      ;
; second_new_val[8]                                                                                                         ; 17      ;
; second_new_val[7]                                                                                                         ; 17      ;
; second_new_val[6]                                                                                                         ; 17      ;
; second_new_val[5]                                                                                                         ; 17      ;
; second_new_val[0]                                                                                                         ; 17      ;
; new_val[4]                                                                                                                ; 17      ;
; new_val[3]                                                                                                                ; 17      ;
; new_val[2]                                                                                                                ; 17      ;
; new_val[1]                                                                                                                ; 17      ;
; new_val[8]                                                                                                                ; 17      ;
; new_val[7]                                                                                                                ; 17      ;
; new_val[6]                                                                                                                ; 17      ;
; new_val[5]                                                                                                                ; 17      ;
; new_val[0]                                                                                                                ; 17      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[231]                  ; 17      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[231]                  ; 17      ;
; ShiftLeft0~11                                                                                                             ; 16      ;
; ShiftLeft0~7                                                                                                              ; 16      ;
; ShiftLeft1~11                                                                                                             ; 16      ;
; ShiftLeft1~7                                                                                                              ; 16      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_30~1                   ; 16      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_30~1                   ; 16      ;
; note_octave[0]~DUPLICATE                                                                                                  ; 15      ;
; note_pitch[2]                                                                                                             ; 15      ;
; second_note_pitch[3]                                                                                                      ; 15      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_27~1                   ; 15      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_27~1                   ; 15      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[14]                                ; 15      ;
; ShiftLeft0~26                                                                                                             ; 14      ;
; ShiftLeft1~26                                                                                                             ; 14      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[55]                   ; 14      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[66]                   ; 14      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[55]                   ; 14      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[66]                   ; 14      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[99]                   ; 13      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[165]                  ; 13      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[99]                   ; 13      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[165]                  ; 13      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_29~1                   ; 13      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_29~1                   ; 13      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_26~1                   ; 13      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_26~1                   ; 13      ;
; ShiftLeft0~28                                                                                                             ; 12      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[198]                  ; 12      ;
; ShiftLeft1~28                                                                                                             ; 12      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[198]                  ; 12      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[33]                   ; 12      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[33]                   ; 12      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_28~1                   ; 12      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_28~1                   ; 12      ;
; ShiftLeft0~27                                                                                                             ; 11      ;
; ShiftLeft1~27                                                                                                             ; 11      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[44]                   ; 11      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[44]                   ; 11      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_22~1                   ; 11      ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_25~1                   ; 11      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_22~1                   ; 11      ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_25~1                   ; 11      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[1]                                 ; 11      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[2]                                 ; 11      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[6]                                 ; 11      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[7]                                 ; 11      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[0]                                 ; 11      ;
; note_octave[1]~DUPLICATE                                                                                                  ; 10      ;
; second_pc_reg~167                                                                                                         ; 10      ;
; second_pc_reg~166                                                                                                         ; 10      ;
; second_pc_reg~165                                                                                                         ; 10      ;
; second_pc_reg~164                                                                                                         ; 10      ;
; second_new_val[0]~0                                                                                                       ; 10      ;
; pc_reg~167                                                                                                                ; 10      ;
; pc_reg~166                                                                                                                ; 10      ;
; pc_reg~165                                                                                                                ; 10      ;
; pc_reg~164                                                                                                                ; 10      ;
; new_val[0]~0                                                                                                              ; 10      ;
; ShiftLeft0~3                                                                                                              ; 10      ;
; ShiftLeft0~0                                                                                                              ; 10      ;
; note_octave[1]                                                                                                            ; 10      ;
; second_pc_reg~163                                                                                                         ; 10      ;
; second_pc_reg~162                                                                                                         ; 10      ;
; second_pc_reg~161                                                                                                         ; 10      ;
; second_pc_reg~160                                                                                                         ; 10      ;
; pc_reg~163                                                                                                                ; 10      ;
; pc_reg~162                                                                                                                ; 10      ;
; pc_reg~161                                                                                                                ; 10      ;
; pc_reg~160                                                                                                                ; 10      ;
; quarter_note[9]~0                                                                                                         ; 10      ;
; second_quarter_note[9]~0                                                                                                  ; 10      ;
; second_next_note_address[3]~2                                                                                             ; 10      ;
; second_next_note_address[3]~0                                                                                             ; 10      ;
; next_note_address[9]~2                                                                                                    ; 10      ;
; next_note_address[9]~1                                                                                                    ; 10      ;
; ShiftLeft1~3                                                                                                              ; 10      ;
; ShiftLeft1~0                                                                                                              ; 10      ;
; sample_ctr[1]                                                                                                             ; 10      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[3]                                 ; 10      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[4]                                 ; 10      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[5]                                 ; 10      ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[8]                                 ; 10      ;
; second_note_pitch[2]~DUPLICATE                                                                                            ; 9       ;
; second_new_val[9]                                                                                                         ; 9       ;
; new_val[9]                                                                                                                ; 9       ;
; second_imm_reg~152                                                                                                        ; 9       ;
; second_imm_reg~151                                                                                                        ; 9       ;
; second_imm_reg~150                                                                                                        ; 9       ;
; second_imm_reg~149                                                                                                        ; 9       ;
; imm_reg~152                                                                                                               ; 9       ;
; imm_reg~151                                                                                                               ; 9       ;
; imm_reg~150                                                                                                               ; 9       ;
; imm_reg~149                                                                                                               ; 9       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[363]              ; 9       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[561]              ; 9       ;
; second_imm_reg~148                                                                                                        ; 9       ;
; second_imm_reg~147                                                                                                        ; 9       ;
; second_imm_reg~146                                                                                                        ; 9       ;
; second_imm_reg~145                                                                                                        ; 9       ;
; imm_reg~148                                                                                                               ; 9       ;
; imm_reg~147                                                                                                               ; 9       ;
; imm_reg~146                                                                                                               ; 9       ;
; imm_reg~145                                                                                                               ; 9       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[363]              ; 9       ;
; sample_ctr[0]                                                                                                             ; 9       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_27~1                   ; 9       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_27~1                   ; 9       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_b[15]                                ; 9       ;
; note_pitch[3]~DUPLICATE                                                                                                   ; 8       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[132]                  ; 8       ;
; note_pitch[1]                                                                                                             ; 8       ;
; note_pitch[0]                                                                                                             ; 8       ;
; second_update_pc_reg~0                                                                                                    ; 8       ;
; update_pc_reg~0                                                                                                           ; 8       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[132]                  ; 8       ;
; second_note_octave[2]                                                                                                     ; 8       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_24~1                   ; 8       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_24~1                   ; 8       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_24~1                   ; 8       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_24~1                   ; 8       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[14]                                ; 8       ;
; sample_ctr[2]~DUPLICATE                                                                                                   ; 7       ;
; freqs~191                                                                                                                 ; 7       ;
; note_pitch[3]                                                                                                             ; 7       ;
; freqs~179                                                                                                                 ; 7       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[22]                   ; 7       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[22]                   ; 7       ;
; second_note_pitch[1]                                                                                                      ; 7       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[561]              ; 7       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|add_sub_2_result_int[3]~1 ; 7       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|add_sub_2_result_int[3]~1 ; 7       ;
; second_note_pitch[0]~DUPLICATE                                                                                            ; 6       ;
; freqs~190                                                                                                                 ; 6       ;
; freqs~178                                                                                                                 ; 6       ;
; second_next_note_address[3]~1                                                                                             ; 6       ;
; next_note_address[9]~0                                                                                                    ; 6       ;
; second_note_pitch[2]                                                                                                      ; 6       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[66]                   ; 5       ;
; freqs~189                                                                                                                 ; 5       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[528]              ; 5       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[429]              ; 5       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[495]              ; 5       ;
; second_update_imm_reg~0                                                                                                   ; 5       ;
; update_imm_reg~0                                                                                                          ; 5       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|sel[66]                   ; 5       ;
; freqs~177                                                                                                                 ; 5       ;
; grace_count[0]                                                                                                            ; 5       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[11]                   ; 5       ;
; second_grace_count[0]                                                                                                     ; 5       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|sel[11]                   ; 5       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[528]              ; 5       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[429]              ; 5       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[495]              ; 5       ;
; second_note_pitch[0]                                                                                                      ; 5       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_13~1                   ; 5       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_13~1                   ; 5       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_2~1                    ; 5       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_2~1                    ; 5       ;
; second_note_pitch[1]~DUPLICATE                                                                                            ; 4       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[865]~573         ; 4       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[801]~560         ; 4       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[865]~570         ; 4       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[833]~564         ; 4       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[801]~558         ; 4       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[877]~423         ; 4       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[813]~380         ; 4       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[877]~422         ; 4       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[813]~379         ; 4       ;
; freqs~188                                                                                                                 ; 4       ;
; freqs~187                                                                                                                 ; 4       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[182]~81          ; 4       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[180]~59          ; 4       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[178]~36          ; 4       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[182]~81          ; 4       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[180]~59          ; 4       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[178]~36          ; 4       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[396]              ; 4       ;
; freqs~186                                                                                                                 ; 4       ;
; freqs~185                                                                                                                 ; 4       ;
; freqs~184                                                                                                                 ; 4       ;
; freqs~183                                                                                                                 ; 4       ;
; freqs~182                                                                                                                 ; 4       ;
; freqs~180                                                                                                                 ; 4       ;
; note_octave[0]                                                                                                            ; 4       ;
; second_imm_reg~144                                                                                                        ; 4       ;
; imm_reg~144                                                                                                               ; 4       ;
; freqs~176                                                                                                                 ; 4       ;
; freqs~175                                                                                                                 ; 4       ;
; grace_count[1]                                                                                                            ; 4       ;
; second_grace_count[1]                                                                                                     ; 4       ;
; note_address[0]                                                                                                           ; 4       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[396]              ; 4       ;
; freqs~174                                                                                                                 ; 4       ;
; freqs~173                                                                                                                 ; 4       ;
; freqs~172                                                                                                                 ; 4       ;
; freqs~171                                                                                                                 ; 4       ;
; freqs~170                                                                                                                 ; 4       ;
; freqs~168                                                                                                                 ; 4       ;
; sample_ctr[3]                                                                                                             ; 4       ;
; sample_ctr[4]                                                                                                             ; 4       ;
; state.01                                                                                                                  ; 4       ;
; second_noteclk                                                                                                            ; 4       ;
; mclk                                                                                                                      ; 4       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|add_sub_1_result_int[2]~1 ; 4       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~5                   ; 4       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|add_sub_1_result_int[2]~1 ; 4       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[1]                                 ; 4       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[3]                                 ; 4       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[4]                                 ; 4       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[5]                                 ; 4       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[6]                                 ; 4       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[7]                                 ; 4       ;
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|q_a[0]                                 ; 4       ;
; note_pitch[1]~DUPLICATE                                                                                                   ; 3       ;
; note_pitch[0]~DUPLICATE                                                                                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[897]~576         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[833]~566         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[897]~573         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[867]~561         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[835]~552         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[803]~541         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[737]~540         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[867]~559         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[837]~530         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[771]~529         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[672]             ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[771]~528         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[835]~550         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[769]~549         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[871]~521         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[805]~520         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[739]~519         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[706]~516         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[739]~515         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[737]~539         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[839]~506         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[837]~529         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[771]~528         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[672]             ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[771]~527         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[873]~491         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[807]~490         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[741]~489         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[675]~488         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[708]~485         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[741]~484         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[871]~520         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[805]~519         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[739]~518         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[706]~515         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[841]~476         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[775]~475         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[742]~474         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[775]~466         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[773]~504         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[773]~499         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[809]~458         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[743]~457         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[677]~456         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[710]~449         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[743]~448         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[873]~490         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[807]~489         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[741]~488         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[675]~487         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[708]~484         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[741]~483         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[909]~444         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[777]~442         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[744]~441         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[777]~430         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[841]~475         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[775]~474         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[742]~473         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[775]~465         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[745]~421         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[712]~410         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[809]~457         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[743]~456         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[677]~455         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[710]~448         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[743]~447         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[779]~401         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[746]~400         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[779]~386         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[909]~443         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[777]~441         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[744]~440         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[777]~429         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[879]~381         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[714]~366         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[745]~420         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[712]~409         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[847]~357         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[781]~356         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[748]~355         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[779]~401         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[746]~400         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[779]~386         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[881]~332         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[815]~331         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[749]~330         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[683]~329         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[716]~316         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[879]~380         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[714]~365         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[783]~307         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[750]~306         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[847]~357         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[781]~356         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[748]~355         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[883]~283         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[817]~282         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[751]~281         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[751]~265         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[881]~332         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[815]~331         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[749]~330         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[716]~315         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[851]~255         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[752]~252         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[554]~248         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[521]~247         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[849]~307         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[783]~306         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[750]~305         ; 3       ;
; ShiftLeft0~31                                                                                                             ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[819]~228         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[753]~227         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[720]~209         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[883]~282         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[817]~281         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[751]~280         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[751]~264         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[853]~200         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[787]~199         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[754]~198         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[523]~192         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[787]~178         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[851]~254         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[752]~251         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[554]~247         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[521]~246         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[887]~169         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[821]~168         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[755]~167         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[524]~161         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[722]~149         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[755]~148         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[276]~276         ; 3       ;
; ShiftLeft1~31                                                                                                             ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[885]~227         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[819]~226         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[753]~225         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[687]~224         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[720]~208         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[276]~276         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[855]~137         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[789]~136         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[525]~131         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[789]~114         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[265]~268         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[853]~198         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[787]~197         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[754]~196         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[523]~190         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[787]~176         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[265]~268         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[889]~107         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[823]~106         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[757]~105         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[724]~82          ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[757]~81          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[278]~261         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[254]~260         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[887]~169         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[821]~168         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[755]~167         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[722]~148         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[755]~147         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[278]~261         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[254]~260         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[857]~72          ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[758]~69          ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[527]~63          ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[297]              ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[267]~252         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[243]~251         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[243]~250         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[855]~138         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[789]~137         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[789]~113         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[267]~252         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[243]~251         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[243]~250         ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[891]~39          ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[693]~34          ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[726]~5           ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[280]~241         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[256]~240         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[232]~239         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[232]~238         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[823]~105         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[757]~104         ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[724]~81          ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[757]~80          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[280]~241         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[256]~240         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[232]~239         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[232]~238         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[258]~199         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[234]~198         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[234]~194         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[269]~190         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[245]~189         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[245]~186         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[94]~160          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[116]~139         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[115]~129         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[115]~121         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[126]~117         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[114]~116         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[126]~113         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[161]~110         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[113]~108         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[113]~102         ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[160]~99          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[124]~97          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[112]~96          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[124]~95          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[160]~94          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[159]~89          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[111]~87          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[111]~86          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[171]~85          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[122]~78          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[122]~76          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[157]~68          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[169]~66          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[155]~47          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[167]~46          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[236]~17          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[236]~11          ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[247]~7           ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[247]~1           ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[857]~71          ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[791]~70          ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[758]~69          ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[527]~63          ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[791]~45          ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[297]              ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[258]~199         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[234]~198         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[234]~194         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[269]~190         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[245]~189         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[245]~186         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[94]~160          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[116]~139         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[115]~129         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[115]~121         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[126]~117         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[114]~116         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[126]~113         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[161]~110         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[113]~108         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[113]~102         ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[160]~99          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[124]~97          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[112]~96          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[124]~95          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[160]~94          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[159]~89          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[111]~87          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[111]~86          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[171]~85          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[122]~78          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[122]~76          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[157]~68          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[169]~66          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[155]~47          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[167]~46          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[236]~17          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[236]~11          ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[247]~7           ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|StageOut[247]~1           ; 3       ;
; LessThan0~26                                                                                                              ; 3       ;
; LessThan0~24                                                                                                              ; 3       ;
; LessThan0~22                                                                                                              ; 3       ;
; LessThan0~19                                                                                                              ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[462]              ; 3       ;
; freqs~181                                                                                                                 ; 3       ;
; noteclk                                                                                                                   ; 3       ;
; WideOr2                                                                                                                   ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[693]~36          ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|StageOut[726]~7           ; 3       ;
; WideOr3                                                                                                                   ; 3       ;
; second_real_sample[21]                                                                                                    ; 3       ;
; real_sample[21]                                                                                                           ; 3       ;
; grace_count[2]                                                                                                            ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[31]               ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[62]               ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[93]               ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[248]              ; 3       ;
; second_grace_count[2]                                                                                                     ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[31]               ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[62]               ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[93]               ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|selnose[248]              ; 3       ;
; Equal1~0                                                                                                                  ; 3       ;
; second_next_note_address[9]~12                                                                                            ; 3       ;
; second_next_note_address[8]~11                                                                                            ; 3       ;
; second_next_note_address[7]~10                                                                                            ; 3       ;
; second_next_note_address[6]~9                                                                                             ; 3       ;
; second_next_note_address[5]~8                                                                                             ; 3       ;
; second_next_note_address[4]~7                                                                                             ; 3       ;
; second_next_note_address[3]~6                                                                                             ; 3       ;
; second_next_note_address[2]~5                                                                                             ; 3       ;
; second_next_note_address[1]~4                                                                                             ; 3       ;
; second_next_note_address[0]~3                                                                                             ; 3       ;
; WideOr4                                                                                                                   ; 3       ;
; always2~0                                                                                                                 ; 3       ;
; next_note_address[9]~12                                                                                                   ; 3       ;
; next_note_address[8]~11                                                                                                   ; 3       ;
; next_note_address[7]~10                                                                                                   ; 3       ;
; next_note_address[6]~9                                                                                                    ; 3       ;
; next_note_address[5]~8                                                                                                    ; 3       ;
; next_note_address[4]~7                                                                                                    ; 3       ;
; next_note_address[3]~6                                                                                                    ; 3       ;
; next_note_address[2]~5                                                                                                    ; 3       ;
; next_note_address[1]~4                                                                                                    ; 3       ;
; next_note_address[0]~3                                                                                                    ; 3       ;
; WideOr7                                                                                                                   ; 3       ;
; note_duration[1]                                                                                                          ; 3       ;
; note_duration[0]                                                                                                          ; 3       ;
; note_duration[2]                                                                                                          ; 3       ;
; note_duration[3]                                                                                                          ; 3       ;
; note_duration[4]                                                                                                          ; 3       ;
; always3~0                                                                                                                 ; 3       ;
; LessThan1~26                                                                                                              ; 3       ;
; LessThan1~24                                                                                                              ; 3       ;
; LessThan1~22                                                                                                              ; 3       ;
; LessThan1~19                                                                                                              ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|selnose[462]              ; 3       ;
; freqs~169                                                                                                                 ; 3       ;
; second_note_duration[1]                                                                                                   ; 3       ;
; second_note_duration[0]                                                                                                   ; 3       ;
; second_note_duration[2]                                                                                                   ; 3       ;
; second_note_duration[3]                                                                                                   ; 3       ;
; second_note_duration[4]                                                                                                   ; 3       ;
; state.10                                                                                                                  ; 3       ;
; second_note_address[9]                                                                                                    ; 3       ;
; second_note_address[8]                                                                                                    ; 3       ;
; second_note_address[7]                                                                                                    ; 3       ;
; second_note_address[6]                                                                                                    ; 3       ;
; second_note_address[5]                                                                                                    ; 3       ;
; second_note_address[4]                                                                                                    ; 3       ;
; second_note_address[3]                                                                                                    ; 3       ;
; second_note_address[2]                                                                                                    ; 3       ;
; second_note_address[1]                                                                                                    ; 3       ;
; second_note_address[0]                                                                                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~109                 ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~101                 ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~101                 ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~109                 ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~97                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~105                 ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~93                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~93                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~93                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~93                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~101                 ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~101                 ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_16~89                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~89                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~89                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~97                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~97                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~85                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~85                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~85                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~93                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~93                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~93                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~93                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~93                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~81                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_16~89                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~89                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~89                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~77                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~77                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~77                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_17~85                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~85                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~85                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~85                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~73                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~73                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~81                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~69                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~69                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~77                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~77                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~77                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~65                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~73                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~73                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_17~61                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~61                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~61                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~69                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~69                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~57                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~65                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~53                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~53                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_17~61                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~61                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~61                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~49                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~49                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~57                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~53                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~53                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~41                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~41                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~49                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~49                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~37                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~37                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~37                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_11~33                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~33                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~41                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~41                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_17~29                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~29                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~29                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~29                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~29                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~37                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~37                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~37                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~25                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~25                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~37                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_11~33                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~33                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~37                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_10~21                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~21                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~21                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~21                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~37                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_17~29                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~29                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~29                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~29                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~37                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_11~17                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_10~17                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~17                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~17                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~29                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~37                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~45                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~25                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~25                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~29                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~37                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~45                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~13                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~13                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~13                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~29                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~37                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~21                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~21                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~21                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~29                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~37                  ; 3       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~9                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~21                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~29                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_14~45                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~37                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~17                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_19~17                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_20~21                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~29                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_14~45                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~37                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~25                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_11~45                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~33                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~17                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_12~41                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~25                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_30~37                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~33                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~33                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~25                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~25                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_8~37                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_30~9                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~17                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~37                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~17                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~9                    ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~29                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~9                    ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~21                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_7~9                    ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_8~9                    ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~13                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_9~9                    ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~13                  ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~9                   ; 3       ;
; lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~9                   ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_21~13                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_18~13                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_20~13                  ; 3       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_22~13                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_18~25                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_11~45                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~33                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_19~17                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_12~41                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~25                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_30~37                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~33                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~33                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~25                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~25                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_8~37                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_30~9                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~17                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~37                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~17                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_4~9                    ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~29                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_5~9                    ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~21                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_7~9                    ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_8~9                    ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~13                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_9~9                    ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_16~13                  ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_10~9                   ; 3       ;
; lpm_divide:Div2|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider|op_17~9                   ; 3       ;
; noteclk_counter[25]                                                                                                       ; 3       ;
; noteclk_counter[24]                                                                                                       ; 3       ;
; noteclk_counter[23]                                                                                                       ; 3       ;
; noteclk_counter[22]                                                                                                       ; 3       ;
; noteclk_counter[27]                                                                                                       ; 3       ;
; noteclk_counter[26]                                                                                                       ; 3       ;
; noteclk_counter[28]                                                                                                       ; 3       ;
; noteclk_counter[15]                                                                                                       ; 3       ;
; noteclk_counter[17]                                                                                                       ; 3       ;
; noteclk_counter[21]                                                                                                       ; 3       ;
; noteclk_counter[20]                                                                                                       ; 3       ;
; noteclk_counter[19]                                                                                                       ; 3       ;
; noteclk_counter[18]                                                                                                       ; 3       ;
; noteclk_counter[16]                                                                                                       ; 3       ;
; noteclk_counter[9]                                                                                                        ; 3       ;
; noteclk_counter[11]                                                                                                       ; 3       ;
; noteclk_counter[13]                                                                                                       ; 3       ;
; noteclk_counter[14]                                                                                                       ; 3       ;
; noteclk_counter[12]                                                                                                       ; 3       ;
; noteclk_counter[10]                                                                                                       ; 3       ;
; noteclk_counter[8]                                                                                                        ; 3       ;
; noteclk_counter[1]                                                                                                        ; 3       ;
; noteclk_counter[4]                                                                                                        ; 3       ;
; noteclk_counter[6]                                                                                                        ; 3       ;
; noteclk_counter[7]                                                                                                        ; 3       ;
; noteclk_counter[5]                                                                                                        ; 3       ;
; noteclk_counter[3]                                                                                                        ; 3       ;
; noteclk_counter[2]                                                                                                        ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------+----------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                          ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF         ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------+----------------------------------+----------------------+-----------------+-----------------+-----------------------+
; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0          ; musical.mif ; M10K_X44_Y30_N0, M10K_X44_Y28_N0 ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------+----------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 8           ; 2.00                ; 300               ;
; Independent 27x27   ; 4           ; 1.00                ; 150               ;
; DSP Block           ; 12          ; --                  ; 150               ;
; DSP 18-bit Element  ; 8           ; 2.00                ; 300               ;
; DSP 27-bit Element  ; 4           ; 1.00                ; 150               ;
; Unsigned Multiplier ; 12          ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 9,625 / 217,884 ( 4 % )   ;
; C12 interconnects            ; 140 / 10,080 ( 1 % )      ;
; C2 interconnects             ; 3,611 / 87,208 ( 4 % )    ;
; C4 interconnects             ; 1,704 / 41,360 ( 4 % )    ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 1,195 / 217,884 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 1,614 / 58,160 ( 3 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 141 / 9,228 ( 2 % )       ;
; R14/C12 interconnect drivers ; 266 / 15,096 ( 2 % )      ;
; R3 interconnects             ; 4,132 / 94,896 ( 4 % )    ;
; R6 interconnects             ; 4,769 / 194,640 ( 2 % )   ;
; Spine clocks                 ; 2 / 180 ( 1 % )           ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 59           ; 0            ; 59           ; 0            ; 0            ; 60        ; 59           ; 0            ; 60        ; 60        ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 2            ; 39           ; 0            ; 0            ; 0            ; 0            ; 0            ; 55           ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 60           ; 1            ; 60           ; 60           ; 0         ; 1            ; 60           ; 0         ; 0         ; 60           ; 21           ; 60           ; 60           ; 60           ; 60           ; 21           ; 60           ; 60           ; 60           ; 58           ; 21           ; 60           ; 60           ; 60           ; 60           ; 60           ; 5            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK_125_p        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_50_B6A       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B7A       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B8A       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_XCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SCL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCLRCK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SDA            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_BCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACLRCK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_50_B5B       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_125_p(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50_B5B    ; CLOCK_50_B5B         ; 2.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                       ;
+----------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register            ; Destination Register                                                                                               ; Delay Added in ns ;
+----------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------+
; second_grace_count[0]      ; second_grace_count[1]                                                                                              ; 0.359             ;
; note_address[0]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.330             ;
; second_grace_count[1]      ; second_grace_count[2]                                                                                              ; 0.310             ;
; pc_reg~77                  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a2~porta_address_reg0 ; 0.147             ;
; pc_reg~57                  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a2~porta_address_reg0 ; 0.120             ;
; halted                     ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.118             ;
; sixteenth_tick_counter[39] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[37] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[36] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[35] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[34] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[33] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[32] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[31] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[30] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[29] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[28] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[27] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[26] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[25] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[24] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[23] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[22] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[21] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[20] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[19] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[18] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[17] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[16] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[15] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[14] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[13] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[12] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[11] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[10] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[9]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[8]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[7]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[6]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[5]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[4]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[3]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[2]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[1]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[0]  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; sixteenth_tick_counter[38] ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; grace_count[0]             ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; grace_count[1]             ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; grace_count[2]             ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; note_duration[0]           ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; note_duration[1]           ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; note_duration[2]           ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; note_duration[3]           ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[0]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[9]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[8]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[6]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[7]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[5]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[4]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[3]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; quarter_note[2]            ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~53                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~71                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~62                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~17                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~35                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~26                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~8                  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~44                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~49                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~67                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~58                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~13                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~31                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~22                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~4                  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~47                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~65                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~56                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~11                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~29                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~20                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~2                  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~52                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~70                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~61                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~16                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~34                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~25                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~7                  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~43                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~51                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~69                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~60                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~15                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~33                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~24                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~6                  ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
; imm_reg~42                 ; twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5~porta_address_reg0 ; 0.102             ;
+----------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CGXFC5C6F27C7 for design "musicfail"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "twovoicemem:musical|altsyncram:altsyncram_component|altsyncram_sio2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "CLOCK_125_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "CLOCK_125_p(n)".
Critical Warning (12887): Too many 2.5-V SE IO in bank 4A with LVDS RX pin CLOCK_125_p. Reduce the number of 2.5-V I/Os used and re-run the analysis again.  Please refer to the guideline from the Knowledge Base solution ID: rd10102013_979 and ensure the total % of SSN for the following SE I/O pins does not exceed 100%.
    Info (12899): SE I/O HEX1[6] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[5] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[4] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[3] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[2] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[1] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[0] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[6] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[5] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[4] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[3] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[2] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[1] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[0] contributed to 22% of the SSN
Info (184020): Starting Fitter periphery placement operations
Critical Warning (12887): Too many 2.5-V SE IO in bank 4A with LVDS RX pin CLOCK_125_p. Reduce the number of 2.5-V I/Os used and re-run the analysis again.  Please refer to the guideline from the Knowledge Base solution ID: rd10102013_979 and ensure the total % of SSN for the following SE I/O pins does not exceed 100%.
    Info (12899): SE I/O HEX1[6] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[5] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[4] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[3] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[2] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[1] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[0] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[6] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[5] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[4] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[3] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[2] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[1] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[0] contributed to 22% of the SSN
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50_B5B~inputCLKENA0 with 603 fanout uses global clock CLKCTRL_G10
Critical Warning (12887): Too many 2.5-V SE IO in bank 4A with LVDS RX pin CLOCK_125_p. Reduce the number of 2.5-V I/Os used and re-run the analysis again.  Please refer to the guideline from the Knowledge Base solution ID: rd10102013_979 and ensure the total % of SSN for the following SE I/O pins does not exceed 100%.
    Info (12899): SE I/O HEX1[6] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[5] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[4] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[3] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[2] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[1] contributed to 22% of the SSN
    Info (12899): SE I/O HEX1[0] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[6] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[5] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[4] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[3] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[2] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[1] contributed to 22% of the SSN
    Info (12899): SE I/O HEX0[0] contributed to 22% of the SSN
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 22 combinational loops as latches.
Info (332104): Reading SDC File: 'musicfail.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: second_execute was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: execute was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: bclk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mclk was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 CLOCK_50_B5B
    Info (332111):   20.000 CLOCK_50_B6A
    Info (332111):   20.000 CLOCK_50_B7A
    Info (332111):   20.000 CLOCK_50_B8A
    Info (332111):    8.000  CLOCK_125_p
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CPU_RESET_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:46
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:29
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin I2C_SDA has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable
Info (144001): Generated suppressed messages file E:/MarkMusic/musicfail.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 1058 megabytes
    Info: Processing ended: Wed Dec 10 14:05:33 2014
    Info: Elapsed time: 00:02:22
    Info: Total CPU time (on all processors): 00:02:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/MarkMusic/musicfail.fit.smsg.


