;redcode
;assert 1
	SPL 0, <332
	CMP -277, <-126
	MOV -1, <-20
	MOV -7, <-20
	DJN -1, @-20
	SLT 27, @12
	SLT @216, 60
	ADD <280, <90
	JMN -7, @-20
	JMP <127, 106
	CMP -277, <-120
	SUB 700, @72
	SUB @127, 106
	DAT <470, #-9
	DAT #1, #2
	SUB @127, 106
	SUB @121, 106
	DAT <470, #-9
	DAT <470, #-9
	MOV -7, <-20
	DAT #1, #2
	MOV #-48, 306
	CMP 27, @12
	CMP 27, @12
	SUB @127, 106
	JMZ <-127, 105
	SUB #72, @290
	SLT 27, @12
	SUB @147, @-100
	JMP -7, @120
	SUB @147, @-100
	DAT <277, #1
	SLT <300, 90
	DAT <277, #1
	ADD <-30, 9
	ADD <-30, 9
	SLT 27, @12
	SLT 29, @12
	ADD 210, 60
	DAT <270, #50
	SPL <127, 106
	JMZ <-28, 109
	SLT <300, 91
	SPL 0, <332
	ADD 210, 60
	SLT <300, 91
	SLT <300, 91
	DJN 700, <72
	ADD 210, 60
	SPL 0, <832
	SUB 1, 27
	MOV @-127, 105
