<?xml version="1.0" encoding="UTF-8"?>
<vivadoHLSLog:LogRoot xmlns:vivadoHLSLog="www.xilinx.com/vivadoHLSLog">
  <errorLogs>
    <logs>
      <synLog/>
      <simLog/>
      <mgLog/>
      <packageLog/>
      <csimLog/>
    </logs>
  </errorLogs>
  <warningLogs>
    <logs>
      <synLog/>
      <simLog>
        <logs message="WARNING: [Simtcl 6-197] One or more HDL objects could not be logged because of object type or size limitations.  To see details please rerun the command with -verbose (-v).&#xD;&#xA;## set designtopgroup [add_wave_group &quot;Design Top Signals&quot;]&#xD;&#xA;## set coutputgroup [add_wave_group &quot;C Outputs&quot; -into $designtopgroup]&#xD;&#xA;## set y_group [add_wave_group y(wire) -into $coutputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/y_ap_vld -into $y_group -color #ffff00 -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/y -into $y_group -radix hex&#xD;&#xA;## set cinputgroup [add_wave_group &quot;C Inputs&quot; -into $designtopgroup]&#xD;&#xA;## set x_group [add_wave_group x(wire) -into $cinputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/x -into $x_group -radix hex&#xD;&#xA;## set blocksiggroup [add_wave_group &quot;Block-level IO Handshake&quot; -into $designtopgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_start -into $blocksiggroup&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_done -into $blocksiggroup&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_idle -into $blocksiggroup&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_ready -into $blocksiggroup&#xD;&#xA;## set resetgroup [add_wave_group &quot;Reset&quot; -into $designtopgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_rst -into $resetgroup&#xD;&#xA;## set clockgroup [add_wave_group &quot;Clock&quot; -into $designtopgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_clk -into $clockgroup&#xD;&#xA;## set testbenchgroup [add_wave_group &quot;Test Bench Signals&quot;]&#xD;&#xA;## set tbinternalsiggroup [add_wave_group &quot;Internal Signals&quot; -into $testbenchgroup]&#xD;&#xA;## set tb_simstatus_group [add_wave_group &quot;Simulation Status&quot; -into $tbinternalsiggroup]&#xD;&#xA;## set tb_portdepth_group [add_wave_group &quot;Port Depth&quot; -into $tbinternalsiggroup]&#xD;&#xA;## add_wave /apatb_fir_top/AUTOTB_TRANSACTION_NUM -into $tb_simstatus_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/ready_cnt -into $tb_simstatus_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/done_cnt -into $tb_simstatus_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/LENGTH_y -into $tb_portdepth_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/LENGTH_x -into $tb_portdepth_group -radix hex&#xD;&#xA;## set tbcoutputgroup [add_wave_group &quot;C Outputs&quot; -into $testbenchgroup]&#xD;&#xA;## set tb_y_group [add_wave_group y(wire) -into $tbcoutputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/y_ap_vld -into $tb_y_group -color #ffff00 -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/y -into $tb_y_group -radix hex&#xD;&#xA;## set tbcinputgroup [add_wave_group &quot;C Inputs&quot; -into $testbenchgroup]&#xD;&#xA;## set tb_x_group [add_wave_group x(wire) -into $tbcinputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/x -into $tb_x_group -radix hex&#xD;&#xA;## save_wave_config fir.wcfg&#xD;&#xA;## run all&#xD;&#xA;////////////////////////////////////////////////////////////////////////////////////&#xD;&#xA;// Inter-Transaction Progress: Completed Transaction / Total Transaction&#xD;&#xA;// Intra-Transaction Progress: Measured Latency / Latency Estimation * 100%&#xD;&#xA;//&#xD;&#xA;// RTL Simulation : &quot;Inter-Transaction Progress&quot; [&quot;Intra-Transaction Progress&quot;] @ &quot;Simulation Time&quot;&#xD;&#xA;////////////////////////////////////////////////////////////////////////////////////&#xD;&#xA;// RTL Simulation : 0 / 128 [0.00%] @ &quot;125000&quot;&#xD;&#xA;// RTL Simulation : 1 / 128 [100.00%] @ &quot;575000&quot;&#xD;&#xA;// RTL Simulation : 2 / 128 [100.00%] @ &quot;1015000&quot;&#xD;&#xA;// RTL Simulation : 3 / 128 [100.00%] @ &quot;1455000&quot;&#xD;&#xA;// RTL Simulation : 4 / 128 [100.00%] @ &quot;1895000&quot;&#xD;&#xA;// RTL Simulation : 5 / 128 [100.00%] @ &quot;2335000&quot;&#xD;&#xA;// RTL Simulation : 6 / 128 [100.00%] @ &quot;2775000&quot;&#xD;&#xA;// RTL Simulation : 7 / 128 [100.00%] @ &quot;3215000&quot;&#xD;&#xA;// RTL Simulation : 8 / 128 [100.00%] @ &quot;3655000&quot;&#xD;&#xA;// RTL Simulation : 9 / 128 [100.00%] @ &quot;4095000&quot;&#xD;&#xA;// RTL Simulation : 10 / 128 [100.00%] @ &quot;4535000&quot;&#xD;&#xA;// RTL Simulation : 11 / 128 [100.00%] @ &quot;4975000&quot;&#xD;&#xA;// RTL Simulation : 12 / 128 [100.00%] @ &quot;5415000&quot;&#xD;&#xA;// RTL Simulation : 13 / 128 [100.00%] @ &quot;5855000&quot;&#xD;&#xA;// RTL Simulation : 14 / 128 [100.00%] @ &quot;6295000&quot;&#xD;&#xA;// RTL Simulation : 15 / 128 [100.00%] @ &quot;6735000&quot;&#xD;&#xA;// RTL Simulation : 16 / 128 [100.00%] @ &quot;7175000&quot;&#xD;&#xA;// RTL Simulation : 17 / 128 [100.00%] @ &quot;7615000&quot;&#xD;&#xA;// RTL Simulation : 18 / 128 [100.00%] @ &quot;8055000&quot;&#xD;&#xA;// RTL Simulation : 19 / 128 [100.00%] @ &quot;8495000&quot;&#xD;&#xA;// RTL Simulation : 20 / 128 [100.00%] @ &quot;8935000&quot;&#xD;&#xA;// RTL Simulation : 21 / 128 [100.00%] @ &quot;9375000&quot;&#xD;&#xA;// RTL Simulation : 22 / 128 [100.00%] @ &quot;9815000&quot;&#xD;&#xA;// RTL Simulation : 23 / 128 [100.00%] @ &quot;10255000&quot;&#xD;&#xA;// RTL Simulation : 24 / 128 [100.00%] @ &quot;10695000&quot;&#xD;&#xA;// RTL Simulation : 25 / 128 [100.00%] @ &quot;11135000&quot;&#xD;&#xA;// RTL Simulation : 26 / 128 [100.00%] @ &quot;11575000&quot;&#xD;&#xA;// RTL Simulation : 27 / 128 [100.00%] @ &quot;12015000&quot;&#xD;&#xA;// RTL Simulation : 28 / 128 [100.00%] @ &quot;12455000&quot;&#xD;&#xA;// RTL Simulation : 29 / 128 [100.00%] @ &quot;12895000&quot;&#xD;&#xA;// RTL Simulation : 30 / 128 [100.00%] @ &quot;13335000&quot;&#xD;&#xA;// RTL Simulation : 31 / 128 [100.00%] @ &quot;13775000&quot;&#xD;&#xA;// RTL Simulation : 32 / 128 [100.00%] @ &quot;14215000&quot;&#xD;&#xA;// RTL Simulation : 33 / 128 [100.00%] @ &quot;14655000&quot;&#xD;&#xA;// RTL Simulation : 34 / 128 [100.00%] @ &quot;15095000&quot;&#xD;&#xA;// RTL Simulation : 35 / 128 [100.00%] @ &quot;15535000&quot;&#xD;&#xA;// RTL Simulation : 36 / 128 [100.00%] @ &quot;15975000&quot;&#xD;&#xA;// RTL Simulation : 37 / 128 [100.00%] @ &quot;16415000&quot;&#xD;&#xA;// RTL Simulation : 38 / 128 [100.00%] @ &quot;16855000&quot;&#xD;&#xA;// RTL Simulation : 39 / 128 [100.00%] @ &quot;17295000&quot;&#xD;&#xA;// RTL Simulation : 40 / 128 [100.00%] @ &quot;17735000&quot;&#xD;&#xA;// RTL Simulation : 41 / 128 [100.00%] @ &quot;18175000&quot;&#xD;&#xA;// RTL Simulation : 42 / 128 [100.00%] @ &quot;18615000&quot;&#xD;&#xA;// RTL Simulation : 43 / 128 [100.00%] @ &quot;19055000&quot;&#xD;&#xA;// RTL Simulation : 44 / 128 [100.00%] @ &quot;19495000&quot;&#xD;&#xA;// RTL Simulation : 45 / 128 [100.00%] @ &quot;19935000&quot;&#xD;&#xA;// RTL Simulation : 46 / 128 [100.00%] @ &quot;20375000&quot;&#xD;&#xA;// RTL Simulation : 47 / 128 [100.00%] @ &quot;20815000&quot;&#xD;&#xA;// RTL Simulation : 48 / 128 [100.00%] @ &quot;21255000&quot;&#xD;&#xA;// RTL Simulation : 49 / 128 [100.00%] @ &quot;21695000&quot;&#xD;&#xA;// RTL Simulation : 50 / 128 [100.00%] @ &quot;22135000&quot;&#xD;&#xA;// RTL Simulation : 51 / 128 [100.00%] @ &quot;22575000&quot;&#xD;&#xA;// RTL Simulation : 52 / 128 [100.00%] @ &quot;23015000&quot;&#xD;&#xA;// RTL Simulation : 53 / 128 [100.00%] @ &quot;23455000&quot;&#xD;&#xA;// RTL Simulation : 54 / 128 [100.00%] @ &quot;23895000&quot;&#xD;&#xA;// RTL Simulation : 55 / 128 [100.00%] @ &quot;24335000&quot;&#xD;&#xA;// RTL Simulation : 56 / 128 [100.00%] @ &quot;24775000&quot;&#xD;&#xA;// RTL Simulation : 57 / 128 [100.00%] @ &quot;25215000&quot;&#xD;&#xA;// RTL Simulation : 58 / 128 [100.00%] @ &quot;25655000&quot;&#xD;&#xA;// RTL Simulation : 59 / 128 [100.00%] @ &quot;26095000&quot;&#xD;&#xA;// RTL Simulation : 60 / 128 [100.00%] @ &quot;26535000&quot;&#xD;&#xA;// RTL Simulation : 61 / 128 [100.00%] @ &quot;26975000&quot;&#xD;&#xA;// RTL Simulation : 62 / 128 [100.00%] @ &quot;27415000&quot;&#xD;&#xA;// RTL Simulation : 63 / 128 [100.00%] @ &quot;27855000&quot;&#xD;&#xA;// RTL Simulation : 64 / 128 [100.00%] @ &quot;28295000&quot;&#xD;&#xA;// RTL Simulation : 65 / 128 [100.00%] @ &quot;28735000&quot;&#xD;&#xA;// RTL Simulation : 66 / 128 [100.00%] @ &quot;29175000&quot;&#xD;&#xA;// RTL Simulation : 67 / 128 [100.00%] @ &quot;29615000&quot;&#xD;&#xA;// RTL Simulation : 68 / 128 [100.00%] @ &quot;30055000&quot;&#xD;&#xA;// RTL Simulation : 69 / 128 [100.00%] @ &quot;30495000&quot;&#xD;&#xA;// RTL Simulation : 70 / 128 [100.00%] @ &quot;30935000&quot;&#xD;&#xA;// RTL Simulation : 71 / 128 [100.00%] @ &quot;31375000&quot;&#xD;&#xA;// RTL Simulation : 72 / 128 [100.00%] @ &quot;31815000&quot;&#xD;&#xA;// RTL Simulation : 73 / 128 [100.00%] @ &quot;32255000&quot;&#xD;&#xA;// RTL Simulation : 74 / 128 [100.00%] @ &quot;32695000&quot;&#xD;&#xA;// RTL Simulation : 75 / 128 [100.00%] @ &quot;33135000&quot;&#xD;&#xA;// RTL Simulation : 76 / 128 [100.00%] @ &quot;33575000&quot;&#xD;&#xA;// RTL Simulation : 77 / 128 [100.00%] @ &quot;34015000&quot;&#xD;&#xA;// RTL Simulation : 78 / 128 [100.00%] @ &quot;34455000&quot;&#xD;&#xA;// RTL Simulation : 79 / 128 [100.00%] @ &quot;34895000&quot;&#xD;&#xA;// RTL Simulation : 80 / 128 [100.00%] @ &quot;35335000&quot;&#xD;&#xA;// RTL Simulation : 81 / 128 [100.00%] @ &quot;35775000&quot;&#xD;&#xA;// RTL Simulation : 82 / 128 [100.00%] @ &quot;36215000&quot;&#xD;&#xA;// RTL Simulation : 83 / 128 [100.00%] @ &quot;36655000&quot;&#xD;&#xA;// RTL Simulation : 84 / 128 [100.00%] @ &quot;37095000&quot;&#xD;&#xA;// RTL Simulation : 85 / 128 [100.00%] @ &quot;37535000&quot;&#xD;&#xA;// RTL Simulation : 86 / 128 [100.00%] @ &quot;37975000&quot;&#xD;&#xA;// RTL Simulation : 87 / 128 [100.00%] @ &quot;38415000&quot;&#xD;&#xA;// RTL Simulation : 88 / 128 [100.00%] @ &quot;38855000&quot;&#xD;&#xA;// RTL Simulation : 89 / 128 [100.00%] @ &quot;39295000&quot;&#xD;&#xA;// RTL Simulation : 90 / 128 [100.00%] @ &quot;39735000&quot;&#xD;&#xA;// RTL Simulation : 91 / 128 [100.00%] @ &quot;40175000&quot;&#xD;&#xA;// RTL Simulation : 92 / 128 [100.00%] @ &quot;40615000&quot;&#xD;&#xA;// RTL Simulation : 93 / 128 [100.00%] @ &quot;41055000&quot;&#xD;&#xA;// RTL Simulation : 94 / 128 [100.00%] @ &quot;41495000&quot;&#xD;&#xA;// RTL Simulation : 95 / 128 [100.00%] @ &quot;41935000&quot;&#xD;&#xA;// RTL Simulation : 96 / 128 [100.00%] @ &quot;42375000&quot;&#xD;&#xA;// RTL Simulation : 97 / 128 [100.00%] @ &quot;42815000&quot;&#xD;&#xA;// RTL Simulation : 98 / 128 [100.00%] @ &quot;43255000&quot;&#xD;&#xA;// RTL Simulation : 99 / 128 [100.00%] @ &quot;43695000&quot;&#xD;&#xA;// RTL Simulation : 100 / 128 [100.00%] @ &quot;44135000&quot;&#xD;&#xA;// RTL Simulation : 101 / 128 [100.00%] @ &quot;44575000&quot;&#xD;&#xA;// RTL Simulation : 102 / 128 [100.00%] @ &quot;45015000&quot;&#xD;&#xA;// RTL Simulation : 103 / 128 [100.00%] @ &quot;45455000&quot;&#xD;&#xA;// RTL Simulation : 104 / 128 [100.00%] @ &quot;45895000&quot;&#xD;&#xA;// RTL Simulation : 105 / 128 [100.00%] @ &quot;46335000&quot;&#xD;&#xA;// RTL Simulation : 106 / 128 [100.00%] @ &quot;46775000&quot;&#xD;&#xA;// RTL Simulation : 107 / 128 [100.00%] @ &quot;47215000&quot;&#xD;&#xA;// RTL Simulation : 108 / 128 [100.00%] @ &quot;47655000&quot;&#xD;&#xA;// RTL Simulation : 109 / 128 [100.00%] @ &quot;48095000&quot;&#xD;&#xA;// RTL Simulation : 110 / 128 [100.00%] @ &quot;48535000&quot;&#xD;&#xA;// RTL Simulation : 111 / 128 [100.00%] @ &quot;48975000&quot;&#xD;&#xA;// RTL Simulation : 112 / 128 [100.00%] @ &quot;49415000&quot;&#xD;&#xA;// RTL Simulation : 113 / 128 [100.00%] @ &quot;49855000&quot;&#xD;&#xA;// RTL Simulation : 114 / 128 [100.00%] @ &quot;50295000&quot;&#xD;&#xA;// RTL Simulation : 115 / 128 [100.00%] @ &quot;50735000&quot;&#xD;&#xA;// RTL Simulation : 116 / 128 [100.00%] @ &quot;51175000&quot;&#xD;&#xA;// RTL Simulation : 117 / 128 [100.00%] @ &quot;51615000&quot;&#xD;&#xA;// RTL Simulation : 118 / 128 [100.00%] @ &quot;52055000&quot;&#xD;&#xA;// RTL Simulation : 119 / 128 [100.00%] @ &quot;52495000&quot;&#xD;&#xA;// RTL Simulation : 120 / 128 [100.00%] @ &quot;52935000&quot;&#xD;&#xA;// RTL Simulation : 121 / 128 [100.00%] @ &quot;53375000&quot;&#xD;&#xA;// RTL Simulation : 122 / 128 [100.00%] @ &quot;53815000&quot;&#xD;&#xA;// RTL Simulation : 123 / 128 [100.00%] @ &quot;54255000&quot;&#xD;&#xA;// RTL Simulation : 124 / 128 [100.00%] @ &quot;54695000&quot;&#xD;&#xA;// RTL Simulation : 125 / 128 [100.00%] @ &quot;55135000&quot;&#xD;&#xA;// RTL Simulation : 126 / 128 [100.00%] @ &quot;55575000&quot;&#xD;&#xA;// RTL Simulation : 127 / 128 [100.00%] @ &quot;56015000&quot;&#xD;&#xA;// RTL Simulation : 128 / 128 [100.00%] @ &quot;56455000&quot;&#xD;&#xA;////////////////////////////////////////////////////////////////////////////////////&#xD;&#xA;$finish called at time : 56495 ns : File &quot;E:/Git_Workspace/HighLevelSynthesis/Parallel_Programming_for_FPGAs/Chapter2_FIR/version1/Vivado_HLS/solution1/sim/verilog/fir.autotb.v&quot; Line 284&#xD;&#xA;## quit" projectName="Vivado_HLS" solutionName="solution1" date="2020-08-25T15:37:42.869+0800" type="Warning"/>
        <logs message="WARNING: [Simtcl 6-197] One or more HDL objects could not be logged because of object type or size limitations.  To see details please rerun the command with -verbose (-v).&#xD;&#xA;## set designtopgroup [add_wave_group &quot;Design Top Signals&quot;]&#xD;&#xA;## set coutputgroup [add_wave_group &quot;C Outputs&quot; -into $designtopgroup]&#xD;&#xA;## set y_group [add_wave_group y(wire) -into $coutputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/y_ap_vld -into $y_group -color #ffff00 -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/y -into $y_group -radix hex&#xD;&#xA;## set cinputgroup [add_wave_group &quot;C Inputs&quot; -into $designtopgroup]&#xD;&#xA;## set x_group [add_wave_group x(wire) -into $cinputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/x -into $x_group -radix hex&#xD;&#xA;## set blocksiggroup [add_wave_group &quot;Block-level IO Handshake&quot; -into $designtopgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_start -into $blocksiggroup&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_done -into $blocksiggroup&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_idle -into $blocksiggroup&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_ready -into $blocksiggroup&#xD;&#xA;## set resetgroup [add_wave_group &quot;Reset&quot; -into $designtopgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_rst -into $resetgroup&#xD;&#xA;## set clockgroup [add_wave_group &quot;Clock&quot; -into $designtopgroup]&#xD;&#xA;## add_wave /apatb_fir_top/AESL_inst_fir/ap_clk -into $clockgroup&#xD;&#xA;## set testbenchgroup [add_wave_group &quot;Test Bench Signals&quot;]&#xD;&#xA;## set tbinternalsiggroup [add_wave_group &quot;Internal Signals&quot; -into $testbenchgroup]&#xD;&#xA;## set tb_simstatus_group [add_wave_group &quot;Simulation Status&quot; -into $tbinternalsiggroup]&#xD;&#xA;## set tb_portdepth_group [add_wave_group &quot;Port Depth&quot; -into $tbinternalsiggroup]&#xD;&#xA;## add_wave /apatb_fir_top/AUTOTB_TRANSACTION_NUM -into $tb_simstatus_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/ready_cnt -into $tb_simstatus_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/done_cnt -into $tb_simstatus_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/LENGTH_y -into $tb_portdepth_group -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/LENGTH_x -into $tb_portdepth_group -radix hex&#xD;&#xA;## set tbcoutputgroup [add_wave_group &quot;C Outputs&quot; -into $testbenchgroup]&#xD;&#xA;## set tb_y_group [add_wave_group y(wire) -into $tbcoutputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/y_ap_vld -into $tb_y_group -color #ffff00 -radix hex&#xD;&#xA;## add_wave /apatb_fir_top/y -into $tb_y_group -radix hex&#xD;&#xA;## set tbcinputgroup [add_wave_group &quot;C Inputs&quot; -into $testbenchgroup]&#xD;&#xA;## set tb_x_group [add_wave_group x(wire) -into $tbcinputgroup]&#xD;&#xA;## add_wave /apatb_fir_top/x -into $tb_x_group -radix hex&#xD;&#xA;## save_wave_config fir.wcfg&#xD;&#xA;## run all&#xD;&#xA;////////////////////////////////////////////////////////////////////////////////////&#xD;&#xA;// Inter-Transaction Progress: Completed Transaction / Total Transaction&#xD;&#xA;// Intra-Transaction Progress: Measured Latency / Latency Estimation * 100%&#xD;&#xA;//&#xD;&#xA;// RTL Simulation : &quot;Inter-Transaction Progress&quot; [&quot;Intra-Transaction Progress&quot;] @ &quot;Simulation Time&quot;&#xD;&#xA;////////////////////////////////////////////////////////////////////////////////////&#xD;&#xA;// RTL Simulation : 0 / 128 [0.00%] @ &quot;125000&quot;&#xD;&#xA;// RTL Simulation : 1 / 128 [100.00%] @ &quot;575000&quot;&#xD;&#xA;// RTL Simulation : 2 / 128 [100.00%] @ &quot;1015000&quot;&#xD;&#xA;// RTL Simulation : 3 / 128 [100.00%] @ &quot;1455000&quot;&#xD;&#xA;// RTL Simulation : 4 / 128 [100.00%] @ &quot;1895000&quot;&#xD;&#xA;// RTL Simulation : 5 / 128 [100.00%] @ &quot;2335000&quot;&#xD;&#xA;// RTL Simulation : 6 / 128 [100.00%] @ &quot;2775000&quot;&#xD;&#xA;// RTL Simulation : 7 / 128 [100.00%] @ &quot;3215000&quot;&#xD;&#xA;// RTL Simulation : 8 / 128 [100.00%] @ &quot;3655000&quot;&#xD;&#xA;// RTL Simulation : 9 / 128 [100.00%] @ &quot;4095000&quot;&#xD;&#xA;// RTL Simulation : 10 / 128 [100.00%] @ &quot;4535000&quot;&#xD;&#xA;// RTL Simulation : 11 / 128 [100.00%] @ &quot;4975000&quot;&#xD;&#xA;// RTL Simulation : 12 / 128 [100.00%] @ &quot;5415000&quot;&#xD;&#xA;// RTL Simulation : 13 / 128 [100.00%] @ &quot;5855000&quot;&#xD;&#xA;// RTL Simulation : 14 / 128 [100.00%] @ &quot;6295000&quot;&#xD;&#xA;// RTL Simulation : 15 / 128 [100.00%] @ &quot;6735000&quot;&#xD;&#xA;// RTL Simulation : 16 / 128 [100.00%] @ &quot;7175000&quot;&#xD;&#xA;// RTL Simulation : 17 / 128 [100.00%] @ &quot;7615000&quot;&#xD;&#xA;// RTL Simulation : 18 / 128 [100.00%] @ &quot;8055000&quot;&#xD;&#xA;// RTL Simulation : 19 / 128 [100.00%] @ &quot;8495000&quot;&#xD;&#xA;// RTL Simulation : 20 / 128 [100.00%] @ &quot;8935000&quot;&#xD;&#xA;// RTL Simulation : 21 / 128 [100.00%] @ &quot;9375000&quot;&#xD;&#xA;// RTL Simulation : 22 / 128 [100.00%] @ &quot;9815000&quot;&#xD;&#xA;// RTL Simulation : 23 / 128 [100.00%] @ &quot;10255000&quot;&#xD;&#xA;// RTL Simulation : 24 / 128 [100.00%] @ &quot;10695000&quot;&#xD;&#xA;// RTL Simulation : 25 / 128 [100.00%] @ &quot;11135000&quot;&#xD;&#xA;// RTL Simulation : 26 / 128 [100.00%] @ &quot;11575000&quot;&#xD;&#xA;// RTL Simulation : 27 / 128 [100.00%] @ &quot;12015000&quot;&#xD;&#xA;// RTL Simulation : 28 / 128 [100.00%] @ &quot;12455000&quot;&#xD;&#xA;// RTL Simulation : 29 / 128 [100.00%] @ &quot;12895000&quot;&#xD;&#xA;// RTL Simulation : 30 / 128 [100.00%] @ &quot;13335000&quot;&#xD;&#xA;// RTL Simulation : 31 / 128 [100.00%] @ &quot;13775000&quot;&#xD;&#xA;// RTL Simulation : 32 / 128 [100.00%] @ &quot;14215000&quot;&#xD;&#xA;// RTL Simulation : 33 / 128 [100.00%] @ &quot;14655000&quot;&#xD;&#xA;// RTL Simulation : 34 / 128 [100.00%] @ &quot;15095000&quot;&#xD;&#xA;// RTL Simulation : 35 / 128 [100.00%] @ &quot;15535000&quot;&#xD;&#xA;// RTL Simulation : 36 / 128 [100.00%] @ &quot;15975000&quot;&#xD;&#xA;// RTL Simulation : 37 / 128 [100.00%] @ &quot;16415000&quot;&#xD;&#xA;// RTL Simulation : 38 / 128 [100.00%] @ &quot;16855000&quot;&#xD;&#xA;// RTL Simulation : 39 / 128 [100.00%] @ &quot;17295000&quot;&#xD;&#xA;// RTL Simulation : 40 / 128 [100.00%] @ &quot;17735000&quot;&#xD;&#xA;// RTL Simulation : 41 / 128 [100.00%] @ &quot;18175000&quot;&#xD;&#xA;// RTL Simulation : 42 / 128 [100.00%] @ &quot;18615000&quot;&#xD;&#xA;// RTL Simulation : 43 / 128 [100.00%] @ &quot;19055000&quot;&#xD;&#xA;// RTL Simulation : 44 / 128 [100.00%] @ &quot;19495000&quot;&#xD;&#xA;// RTL Simulation : 45 / 128 [100.00%] @ &quot;19935000&quot;&#xD;&#xA;// RTL Simulation : 46 / 128 [100.00%] @ &quot;20375000&quot;&#xD;&#xA;// RTL Simulation : 47 / 128 [100.00%] @ &quot;20815000&quot;&#xD;&#xA;// RTL Simulation : 48 / 128 [100.00%] @ &quot;21255000&quot;&#xD;&#xA;// RTL Simulation : 49 / 128 [100.00%] @ &quot;21695000&quot;&#xD;&#xA;// RTL Simulation : 50 / 128 [100.00%] @ &quot;22135000&quot;&#xD;&#xA;// RTL Simulation : 51 / 128 [100.00%] @ &quot;22575000&quot;&#xD;&#xA;// RTL Simulation : 52 / 128 [100.00%] @ &quot;23015000&quot;&#xD;&#xA;// RTL Simulation : 53 / 128 [100.00%] @ &quot;23455000&quot;&#xD;&#xA;// RTL Simulation : 54 / 128 [100.00%] @ &quot;23895000&quot;&#xD;&#xA;// RTL Simulation : 55 / 128 [100.00%] @ &quot;24335000&quot;&#xD;&#xA;// RTL Simulation : 56 / 128 [100.00%] @ &quot;24775000&quot;&#xD;&#xA;// RTL Simulation : 57 / 128 [100.00%] @ &quot;25215000&quot;&#xD;&#xA;// RTL Simulation : 58 / 128 [100.00%] @ &quot;25655000&quot;&#xD;&#xA;// RTL Simulation : 59 / 128 [100.00%] @ &quot;26095000&quot;&#xD;&#xA;// RTL Simulation : 60 / 128 [100.00%] @ &quot;26535000&quot;&#xD;&#xA;// RTL Simulation : 61 / 128 [100.00%] @ &quot;26975000&quot;&#xD;&#xA;// RTL Simulation : 62 / 128 [100.00%] @ &quot;27415000&quot;&#xD;&#xA;// RTL Simulation : 63 / 128 [100.00%] @ &quot;27855000&quot;&#xD;&#xA;// RTL Simulation : 64 / 128 [100.00%] @ &quot;28295000&quot;&#xD;&#xA;// RTL Simulation : 65 / 128 [100.00%] @ &quot;28735000&quot;&#xD;&#xA;// RTL Simulation : 66 / 128 [100.00%] @ &quot;29175000&quot;&#xD;&#xA;// RTL Simulation : 67 / 128 [100.00%] @ &quot;29615000&quot;&#xD;&#xA;// RTL Simulation : 68 / 128 [100.00%] @ &quot;30055000&quot;&#xD;&#xA;// RTL Simulation : 69 / 128 [100.00%] @ &quot;30495000&quot;&#xD;&#xA;// RTL Simulation : 70 / 128 [100.00%] @ &quot;30935000&quot;&#xD;&#xA;// RTL Simulation : 71 / 128 [100.00%] @ &quot;31375000&quot;&#xD;&#xA;// RTL Simulation : 72 / 128 [100.00%] @ &quot;31815000&quot;&#xD;&#xA;// RTL Simulation : 73 / 128 [100.00%] @ &quot;32255000&quot;&#xD;&#xA;// RTL Simulation : 74 / 128 [100.00%] @ &quot;32695000&quot;&#xD;&#xA;// RTL Simulation : 75 / 128 [100.00%] @ &quot;33135000&quot;&#xD;&#xA;// RTL Simulation : 76 / 128 [100.00%] @ &quot;33575000&quot;&#xD;&#xA;// RTL Simulation : 77 / 128 [100.00%] @ &quot;34015000&quot;&#xD;&#xA;// RTL Simulation : 78 / 128 [100.00%] @ &quot;34455000&quot;&#xD;&#xA;// RTL Simulation : 79 / 128 [100.00%] @ &quot;34895000&quot;&#xD;&#xA;// RTL Simulation : 80 / 128 [100.00%] @ &quot;35335000&quot;&#xD;&#xA;// RTL Simulation : 81 / 128 [100.00%] @ &quot;35775000&quot;&#xD;&#xA;// RTL Simulation : 82 / 128 [100.00%] @ &quot;36215000&quot;&#xD;&#xA;// RTL Simulation : 83 / 128 [100.00%] @ &quot;36655000&quot;&#xD;&#xA;// RTL Simulation : 84 / 128 [100.00%] @ &quot;37095000&quot;&#xD;&#xA;// RTL Simulation : 85 / 128 [100.00%] @ &quot;37535000&quot;&#xD;&#xA;// RTL Simulation : 86 / 128 [100.00%] @ &quot;37975000&quot;&#xD;&#xA;// RTL Simulation : 87 / 128 [100.00%] @ &quot;38415000&quot;&#xD;&#xA;// RTL Simulation : 88 / 128 [100.00%] @ &quot;38855000&quot;&#xD;&#xA;// RTL Simulation : 89 / 128 [100.00%] @ &quot;39295000&quot;&#xD;&#xA;// RTL Simulation : 90 / 128 [100.00%] @ &quot;39735000&quot;&#xD;&#xA;// RTL Simulation : 91 / 128 [100.00%] @ &quot;40175000&quot;&#xD;&#xA;// RTL Simulation : 92 / 128 [100.00%] @ &quot;40615000&quot;&#xD;&#xA;// RTL Simulation : 93 / 128 [100.00%] @ &quot;41055000&quot;&#xD;&#xA;// RTL Simulation : 94 / 128 [100.00%] @ &quot;41495000&quot;&#xD;&#xA;// RTL Simulation : 95 / 128 [100.00%] @ &quot;41935000&quot;&#xD;&#xA;// RTL Simulation : 96 / 128 [100.00%] @ &quot;42375000&quot;&#xD;&#xA;// RTL Simulation : 97 / 128 [100.00%] @ &quot;42815000&quot;&#xD;&#xA;// RTL Simulation : 98 / 128 [100.00%] @ &quot;43255000&quot;&#xD;&#xA;// RTL Simulation : 99 / 128 [100.00%] @ &quot;43695000&quot;&#xD;&#xA;// RTL Simulation : 100 / 128 [100.00%] @ &quot;44135000&quot;&#xD;&#xA;// RTL Simulation : 101 / 128 [100.00%] @ &quot;44575000&quot;&#xD;&#xA;// RTL Simulation : 102 / 128 [100.00%] @ &quot;45015000&quot;&#xD;&#xA;// RTL Simulation : 103 / 128 [100.00%] @ &quot;45455000&quot;&#xD;&#xA;// RTL Simulation : 104 / 128 [100.00%] @ &quot;45895000&quot;&#xD;&#xA;// RTL Simulation : 105 / 128 [100.00%] @ &quot;46335000&quot;&#xD;&#xA;// RTL Simulation : 106 / 128 [100.00%] @ &quot;46775000&quot;&#xD;&#xA;// RTL Simulation : 107 / 128 [100.00%] @ &quot;47215000&quot;&#xD;&#xA;// RTL Simulation : 108 / 128 [100.00%] @ &quot;47655000&quot;&#xD;&#xA;// RTL Simulation : 109 / 128 [100.00%] @ &quot;48095000&quot;&#xD;&#xA;// RTL Simulation : 110 / 128 [100.00%] @ &quot;48535000&quot;&#xD;&#xA;// RTL Simulation : 111 / 128 [100.00%] @ &quot;48975000&quot;&#xD;&#xA;// RTL Simulation : 112 / 128 [100.00%] @ &quot;49415000&quot;&#xD;&#xA;// RTL Simulation : 113 / 128 [100.00%] @ &quot;49855000&quot;&#xD;&#xA;// RTL Simulation : 114 / 128 [100.00%] @ &quot;50295000&quot;&#xD;&#xA;// RTL Simulation : 115 / 128 [100.00%] @ &quot;50735000&quot;&#xD;&#xA;// RTL Simulation : 116 / 128 [100.00%] @ &quot;51175000&quot;&#xD;&#xA;// RTL Simulation : 117 / 128 [100.00%] @ &quot;51615000&quot;&#xD;&#xA;// RTL Simulation : 118 / 128 [100.00%] @ &quot;52055000&quot;&#xD;&#xA;// RTL Simulation : 119 / 128 [100.00%] @ &quot;52495000&quot;&#xD;&#xA;// RTL Simulation : 120 / 128 [100.00%] @ &quot;52935000&quot;&#xD;&#xA;// RTL Simulation : 121 / 128 [100.00%] @ &quot;53375000&quot;&#xD;&#xA;// RTL Simulation : 122 / 128 [100.00%] @ &quot;53815000&quot;&#xD;&#xA;// RTL Simulation : 123 / 128 [100.00%] @ &quot;54255000&quot;&#xD;&#xA;// RTL Simulation : 124 / 128 [100.00%] @ &quot;54695000&quot;&#xD;&#xA;// RTL Simulation : 125 / 128 [100.00%] @ &quot;55135000&quot;&#xD;&#xA;// RTL Simulation : 126 / 128 [100.00%] @ &quot;55575000&quot;&#xD;&#xA;// RTL Simulation : 127 / 128 [100.00%] @ &quot;56015000&quot;&#xD;&#xA;// RTL Simulation : 128 / 128 [100.00%] @ &quot;56455000&quot;&#xD;&#xA;////////////////////////////////////////////////////////////////////////////////////&#xD;&#xA;$finish called at time : 56495 ns : File &quot;E:/Git_Workspace/HighLevelSynthesis/Parallel_Programming_for_FPGAs/Chapter2_FIR/version1/Vivado_HLS/solution1/sim/verilog/fir.autotb.v&quot; Line 284&#xD;&#xA;## quit" projectName="Vivado_HLS" solutionName="solution1" date="2020-08-25T15:36:13.942+0800" type="Warning"/>
      </simLog>
      <mgLog/>
      <packageLog/>
      <csimLog/>
    </logs>
  </warningLogs>
</vivadoHLSLog:LogRoot>
