# 三人表决器设计

## 实验原理
多数表决器是一种常见的组合逻辑电路，用于对多个输入信号进行投票表决。三人表决器的输出取决于三个输入信号中"1"的数量，当超过半数（即大于等于2个）输入为"1"时，输出为"1"；否则输出为"0"。

## 实验内容
设计一个三人表决器，当三个输入信号中有两个或以上为1时，输出为1；否则输出为0。

## 设计要求
1. 模块名称：`three_vote`
2. 端口定义：
   - 输入端口：
     - `a`: 第一个评委的表决信号（1表示通过，0表示不通过）
     - `b`: 第二个评委的表决信号（1表示通过，0表示不通过）
     - `c`: 第三个评委的表决信号（1表示通过，0表示不通过）
   - 输出端口：
     - `r`: 最终表决结果（1表示通过，0表示不通过）
3. 功能要求：
   - 纯组合逻辑设计
   - 使用最简与或表达式实现
   - 当且仅当两个或更多输入为1时，输出为1

## 注意事项
1. 建议先写出完整真值表
2. 使用卡诺图化简得到最简表达式
3. 代码应该简洁，预期只需一行assign语句

## 附录
### 真值表
| a | b | c | r |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |