<!-- .element: class="fragment" -->
# Arquiteturas RISC vs CISC
## Aula 04

---

## ü•ä 1. Entendendo a Batalha

A grande revolu√ß√£o do backend √©: Seu *deploy* de aplica√ß√£o na AWS/Azure precisa ser em inst√¢ncias baseadas em AMD/Intel x86 (CISC) ou inst√¢ncias AWS Graviton ARM (RISC), que normalmente s√£o mais baratas?


    **Fios de Cabelo**: Possui instru√ß√µes complexas que podem realizar tarefas gigantescas de uma vez (ex: "Leia da mem√≥ria X, mude o bit Y, grave em Z" em apenas UMA instru√ß√£o assembly).
    **Reis do peda√ßo**: Processadores Intel e AMD (x86_64).
    **Caracter√≠sticas**: Hardware muito complexo, consome mais energia para decodificar instru√ß√µes multiformes.


    **L√¢mina Fina**: Possui pouqu√≠ssimas instru√ß√µes, todas r√°pidas, simples e uniformes. Fazer "Leia da mem√≥ria X, mude o bit Y, grave em Z" leva 3 a 4 comandos curtos no assembly.
    **Reis do peda√ßo**: Arquitetura ARM (Snapdragon, Apple Silicon M1-M3, AWS Graviton).
    **Caracter√≠sticas**: Consome pouca bateria e se destaca muito em *Pipelines* agressivos.

---

---

## üñ®Ô∏è 2. Como isso afeta o Compilador C/C++?

Como programador, ao compilar nosso software, a *Target Architecture* √© o divisor de √°guas:

<div class="termy" markdown="1">

```console
$ # Compilando para a m√°quina local (digamos, x86_64 CISC)
$ gcc app.c -o app
$ # Compilando Cruzado (Cross-Compiling) de um PC x86 para rodar num Raspberry Pi (ARMv8):
$ aarch64-linux-gnu-gcc app.c -o app_arm
```

</div>

---

## üöÄ Resumo Pr√°tico

- Historicamente, servidores eram puramente CISC (Intel).
- Hoje, o mercado clama por RISC gra√ßas √† sustentabilidade t√©rmica (menos energia e calor).
- Um bom engenheiro percebe que a ISA (aula anterior) CISC vai conter milhares de comandos Assembly, requerendo compiladores muito agressivos, enquanto a ISA RISC exigir√° compiladores muito detalhistas e otimizados linearmente na aloca√ß√£o de registradores C/C++.

Caminho livre at√© aqui? Ent√£o agora vamos adentrar nas dores da "Mem√≥ria".