<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>ddr术语小结 - 菜鸟程序员博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="ddr术语小结" />
<meta property="og:description" content="{术语
芯片位宽：每个传输周期的数据量。
逻辑Bank：由行和列组成，只要指定行和列接可以找到存储单元。
RAS：Row Address Strobe 行地址选通脉冲。
CAS：Column Address Strobe 列地址选通脉冲。
DQ：Data Input/Output 数据I/O通道。
DQS：Data Strobe 与数据同步出现，数据在DQS的上升沿和下降沿出现。（与DQS_N配合使用）
DM: Input Data Mask 用于屏蔽无效的写入数据。低电平写入有效、高电平写入无效
BL：Burst Length 突发长度，
RCD:RAS to CAS Delay, 行选通到读写命令的延时，决定了行寻址和读写命令的间隔。
CL: CAS Latency, 读出命令到数据真正输出的时延。DDR的CL值一般为2、2.5和3. DDR2的CL值一般为2、3、4、5和6 DDR3的CL一般为5到16
CWL：CAS Write Latency 写入命令到数据总线输入的延时
AL: Additive Latency, 附加时延。DDR3标准中，AL可设置为0、CL-1、CL-2。
引入AL的目的在于提高总线的效率。RAS后，可以立即CAS读命令。但是需要保持AL个周期。
DDR2 SDRAM： Double Data Rate 2 SDRAM 它与上一代DDR SDRAM最大的不同就是，
虽然同是采用了在时钟的上升沿和下降沿同时进行数据传输的方式，DDR2拥有两倍于DDR的预读取能力（4bit预读取）。
DDR2每个时钟周期能以4倍外部总线的速度读写数据。
DDR3采用了8bit预读取设计，这样SDRAM内核的频率只有接口频率的1/8,例如DDR3-800的核心工作频率只有100MHz
工作电压从DDR2的1.8V降至1.5V
ACTIVE：激活指定Bank和行，在READ和WRITE命令前
PRECHARGE：读写完成后，对同一Bank中另一行操作前，需要关闭现在的工作行，才能打开新一行。该过程就是预充电，通过PRECHARGE命令控制。
REFRESH：刷新，SDRAM的存储体是电容，如果长时间没有对电容充电会导致数据丢失，通过定期刷新，对数据进行重写，保证数据不丢失。
效率
RP： 预充电的命令周期，即预充电命令经过RP时间后才允许对新行操作，决定了对同一Bank不同行之间的操作速度。
RFC：刷新时间间隔。
RAS：同一Bank中行激活到预充电（关闭行）命令的时间间隔
RRD：同一Bank中不同行激活的间隔。
WR： Write Recovery 写恢复时间，数据从数据总线DQ真正写到SDRAM中的时间。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://cainiaoprogram.github.io/posts/dcf8e70e5f9a8a69300fa08fb04be1f7/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-03-02T14:43:34+08:00" />
<meta property="article:modified_time" content="2023-03-02T14:43:34+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="菜鸟程序员博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">菜鸟程序员博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">ddr术语小结</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p> {术语</p> 
<p> 芯片位宽：每个传输周期的数据量。</p> 
<p>逻辑Bank：由行和列组成，只要指定行和列接可以找到存储单元。</p> 
<p>RAS：Row Address Strobe 行地址选通脉冲。</p> 
<p>CAS：Column Address Strobe 列地址选通脉冲。</p> 
<p>DQ：Data Input/Output 数据I/O通道。</p> 
<p>DQS：Data Strobe 与数据同步出现，数据在DQS的上升沿和下降沿出现。（与DQS_N配合使用）</p> 
<p>DM: Input Data Mask 用于屏蔽无效的写入数据。低电平写入有效、高电平写入无效</p> 
<p>BL：Burst Length 突发长度，</p> 
<p>RCD:RAS to CAS Delay, 行选通到读写命令的延时，决定了行寻址和读写命令的间隔。</p> 
<p>CL: CAS Latency, 读出命令到数据真正输出的时延。DDR的CL值一般为2、2.5和3. DDR2的CL值一般为2、3、4、5和6 DDR3的CL一般为5到16</p> 
<p></p> 
<p>CWL：CAS Write Latency 写入命令到数据总线输入的延时</p> 
<p>AL: Additive Latency, 附加时延。DDR3标准中，AL可设置为0、CL-1、CL-2。</p> 
<p>引入AL的目的在于提高总线的效率。RAS后，可以立即CAS读命令。但是需要保持AL个周期。</p> 
<p></p> 
<p>DDR2 SDRAM： Double Data Rate 2 SDRAM    它与上一代DDR SDRAM最大的不同就是，</p> 
<p>   虽然同是采用了在时钟的上升沿和下降沿同时进行数据传输的方式，DDR2拥有两倍于DDR的预读取能力（4bit预读取）。</p> 
<p>   DDR2每个时钟周期能以4倍外部总线的速度读写数据。</p> 
<p>DDR3采用了8bit预读取设计，这样SDRAM内核的频率只有接口频率的1/8,例如DDR3-800的核心工作频率只有100MHz</p> 
<p>   工作电压从DDR2的1.8V降至1.5V</p> 
<p>ACTIVE：激活指定Bank和行，在READ和WRITE命令前</p> 
<p>PRECHARGE：读写完成后，对同一Bank中另一行操作前，需要关闭现在的工作行，才能打开新一行。该过程就是预充电，通过PRECHARGE命令控制。</p> 
<p>REFRESH：刷新，SDRAM的存储体是电容，如果长时间没有对电容充电会导致数据丢失，通过定期刷新，对数据进行重写，保证数据不丢失。</p> 
<p>效率</p> 
<p>    RP： 预充电的命令周期，即预充电命令经过RP时间后才允许对新行操作，决定了对同一Bank不同行之间的操作速度。</p> 
<p>   RFC：刷新时间间隔。</p> 
<p>   RAS：同一Bank中行激活到预充电（关闭行）命令的时间间隔</p> 
<p>   RRD：同一Bank中不同行激活的间隔。</p> 
<p>    WR： Write Recovery 写恢复时间，数据从数据总线DQ真正写到SDRAM中的时间。</p> 
<p> }</p> 
<p></p> 
<p> // initial</p> 
<p> {<!-- --></p> 
<p>每次SDRAM上电后必须进行初始化操作。</p> 
<p>1, Power-up期间，保持CKE为低，DQ和DQS输出保持高阻态。</p> 
<p>2, 等到power supply和clk稳定后，SDRAM需要等待200us后才能执行NOP命令，同时将CKE拉高。</p> 
<p>3, NOP命令后需要对所有的Bank进行预充电（PRECHARGE ALL命令）</p> 
<p>4, 然后MODE REGISTERSET命令使能DLL, MODE REGISTERSET命令reset DLL,。</p> 
<p>5, DLL复位需要等待200个时钟周期，然后对所有Bank进行预充电操作,两个自刷新操作后， MODE REGISTERSET命令复位撤离。</p> 
<p> }</p> 
<p></p> 
<p> //read write</p> 
<p> {正常读写操作过程如下：</p> 
<p>1, 行选通。在对SDRAM读写前，使用ACTIVE命令打开指定Bank的行，此时行选通信号RAS、片选信号CS、Bank地址、Row地址有效。</p> 
<p>2, 列选通。列地址选通和读写命令是同时给出的。行列地址共用地址线。此时列选通信号CAS、片选信号CS、Bank地址、Column地址、WE信号有效。读命令出现后的CAS Lstency（CL）时间后数据出现。写命令 在经过DQSS时间后数据出现。</p> 
<p>3, 一次读写完成后，对同一Bank的不同行操作时，需要关闭当前行。使用PRECHARGE命令。A10控制着是否进行在读写之后对当前Bank自动进行预充电。</p> 
<p></p> 
<p>读取数据时的几种情况：</p> 
<p>1.寻址Bank的所有行都是关闭的，此时直接发送行寻址和列寻址命令，数据读取前的总耗时为tRCD+CL。这种情况称为页命中（PH，Page Hit）。</p> 
<p>2.寻址的行正好是前一个操作的工作行，即寻址行已经处于选通状态，此时可直接发送列寻址命令，数据读取前的总耗时为CL。</p> 
<p>这种情况称为页快速命中（PFH，Page Fast Hit）或者页直接命中（PDH，Page Direct Hit）。</p> 
<p>寻址行所在Bank中已经有一行处于活动状态，这种情况称为寻址冲突，此时必须要进行预充电来关闭工作行，再对寻址行发送行寻址和列寻址命令。</p> 
<p>此时读取数据总耗时为tRP+tRCD+CL，这种情况称为页错失（PM，Page Miss）。</p> 
<p>显然，PFH是最理想的寻址情况，PM则是最糟糕的寻址情况。 </p> 
<p>}</p> 
<p></p> 
<p>//fresh</p> 
<p>{<!-- --></p> 
<p>刷新操作分为两种：自动刷新（Auto Refresh，简称AR）与自刷新（Self Refresh，简称SR）两者都不需要外部行地址信息，因为是内部的自动操作。 </p> 
<p>1, 由于刷新是针对一行中的所有存储体进行，所以无需列寻址，或者说CAS在RAS之前有效。所以，AR又称CBR（CAS Before RAS，列提前于行定位）式刷新。</p> 
<p>2, SR则主要用于休眠下的数据保存，在AR命令时，将CKE置于无效状态，就进入了SR模式，此时不再依靠系统时钟，而是根据内部时钟进行刷新操作。</p> 
<p>在SR期间除了CKE之外的所有外部信号都是无效的（无需外部提供刷新指令），只有重新使CKE有效才能退出自刷新模式并进入正常操作状态。</p> 
<p>}</p> 
<p></p> 
<p>//low power</p> 
<p>{<!-- --></p> 
<p>1, 在CKE为低的情况下，SDRAM进入Power-down模式</p> 
<p>2, 如果power-down发生在所有Bank处于idle状态，这时的Power-down模式称为Precharge Power Down。</p> 
<p>3, 如果power-down发生在某一个Bank的ACTIVE状态，这时的Power-down模式称为Active Power Down。</p> 
<p>4, 在power-down模式为了节省功耗可以先disable DLL，退出power-down模式后需使能DLL。</p> 
<p>}</p> 
<p></p> 
<p>//ddr2 feature</p> 
<p>{<!-- --></p> 
<p>1, 前置CAS（Posted CAS）是为了解决DDR内存中指令冲突而设计的功能。它允许CAS信号紧随RAS发送，相对于以往的DDR等于将CAS前置了。这样，地址线可以立刻空出来，便于后面的行有效命令发出，避免造成命令冲突而被迫延后的情况发生。</p> 
<p>在这种情况下，读/写操作实际并没有因此提前，让要保证有足够的延迟/潜伏期，为此DDR2引入了附加潜伏期的概念（AL， Additive Latency ）。</p> 
<p>AL+CL为读取的潜伏期（RL，Read Latency）</p> 
<p>写入潜伏期为WL= RL-1，即AL+CL-1。 （WL，Write Latency）</p> 
<p></p> 
<p>OCD（Off-Chip Driver）：离线驱动调整</p> 
<p>DDR2通过OCD减少DQ-DQS的倾斜来提高信号完整性</p> 
<p>ODT（On Die Termination）是内建核心的终结电阻器，防止数据线终端反射信号。</p> 
<p>}</p> 
<p></p> 
<p>//lpddr feature</p> 
<p>{<!-- --></p> 
<p>Deep  Power-Down（DPD）模式</p> 
<p>在此模式下，LPDDR SDRAM内部所有的电压都将关断，并且所有的memory数据将会丢失。所有在Mode Register和Extended Mode Register的信息都会丢失。</p> 
<p>进入Deep  Power-Down模式时，除了要将CKE信号拉低还要使用BURST TERMINATE命令。</p> 
<p>在退出DPD模式时，CKE信号必须要等到clk稳定后才拉高，NOP命令需要持续200us。在200us后将进行一个完整的初始化操作序列。</p> 
<p>Clock stop模式</p> 
<p>在LPDDR空闲的周期内关断时钟能够有效的减少功耗。</p> 
<p>LPDDR在下面的情况下支持clock stop</p> 
<p>1. the last command (ACTIVE, READ, WRITE, PRECHARGE, AUTO REFRESH or MODE REGISTER SET)has executed to completion.</p> 
<p>2. the related timing conditions (tRCD, tWR, tRP, tRFC, tMRD) has been met;</p> 
<p>3. CKE is held High</p> 
<p>上述情况都满足的下，才会进入clock stop模式</p> 
<p>重新开启时钟将会退出clock stop模式。</p> 
<p>}</p> 
<p></p> 
<p>//LPDDR与DDR1/2的区别</p> 
<p>{<!-- --></p> 
<p>1.为了省功耗，LPDDR省去了DLL，DDR1/2都有DLL。</p> 
<p>2.LPDDR支持Deep power-down模式， DDR1/2不支持。</p> 
<p>3.LPDDR支持Clock stop模式， DDR1/2不支持。</p> 
<p>4. LPDDR的SUPPLY VOLTAGE为1.8V，DDR为2.5V，DDR2为1.8V。</p> 
<p>5.由于没有DLL，所以LPDDR和DDR1/2初始化过程是不一样的</p> 
<p>6.LPDDR支持PASR(Partial Array Self Refresh) 自刷新方式，DDR不支持，DDR2支持。</p> 
<p>7. LPDDR支持TCSR(temperature-compensated self refresh) 自刷新模式， DDR1/2不支持。</p> 
<p>}</p> 
<p></p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/4e05f12dc65223c4357441e0e8e53786/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">达梦数据库批量修改数据库表字段长度和大小写</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/911320ef0e68b16b552870f5f49e46e3/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">h5网页调起扫一扫最简单的方法</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 菜鸟程序员博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>