# ğŸš€ Verilog Simulation & Verification Process

## ğŸ“Œ ê°œìš”
ì´ ë¬¸ì„œëŠ” **Verilog íŒŒì¼ ìƒì„±ë¶€í„° ê²€ì¦ ë° ê²°ê³¼ ë¹„êµê¹Œì§€ì˜ ì „ì²´ í”„ë¡œì„¸ìŠ¤**ë¥¼ ì„¤ëª…í•©ë‹ˆë‹¤. 
í•´ë‹¹ ê³¼ì •ì€ ìë™í™”ë˜ì–´ ìˆìœ¼ë©°, GitHub Actions ë˜ëŠ” ë¡œì»¬ í™˜ê²½ì—ì„œ ì‹¤í–‰ ê°€ëŠ¥í•©ë‹ˆë‹¤.

## ğŸ”„ ì‹¤í–‰ ë‹¨ê³„

### 1ï¸âƒ£ **Verilog íŒŒì¼ ìƒì„±**
- **(1) Generate `adder.v`**
- **(2) `generate_vfile.py` ì‹¤í–‰** â†’ `adder_n.v` ìƒì„±
- **(3) `generate_tb.py` ì‹¤í–‰** â†’ `adder_tb.v` ìƒì„±

### 2ï¸âƒ£ **ì…ë ¥ ë°ì´í„° ìƒì„± (`input.txt`)**
- **(1) `generate_input.py` ì‹¤í–‰**
- **(2) `edge_case.py` ì‹¤í–‰** (í…ŒìŠ¤íŠ¸ ì¼€ì´ìŠ¤ í™•ì¥)
- **(3) `input.txt` ìƒì„±** (í…ŒìŠ¤íŠ¸ ë°ì´í„° í¬í•¨)

### 3ï¸âƒ£ **Verilog ì‹œë®¬ë ˆì´ì…˜ ì‹¤í–‰**
- **(1) `adder_n.v` ì‹¤í–‰**
- **(2) `adder_tb.v` ì‹¤í–‰**
- **(3) `verilog_output.txt` ìƒì„±** (Verilog ì‹œë®¬ë ˆì´ì…˜ ê²°ê³¼ ì €ì¥)

### 4ï¸âƒ£ **Python Adder ì‹¤í–‰**
- **(1) `run_python_adder.py` ì‹¤í–‰**
- **(2) `python_output.txt` ìƒì„±** (Pythonìœ¼ë¡œ Full Adder ì‹¤í–‰ ê²°ê³¼ ì €ì¥)

### 5ï¸âƒ£ **ê²°ê³¼ ë¹„êµ ë° CSV ì €ì¥**
- **(1) `compare_files.py` ì‹¤í–‰** (Verilog vs Python ê²°ê³¼ ë¹„êµ)
- **(2) `txt_to_csv.py` ì‹¤í–‰** (ë¹„êµ ê²°ê³¼ë¥¼ CSV í˜•ì‹ìœ¼ë¡œ ë³€í™˜)
- **(3) `comparison_output.csv` ì €ì¥**

### 6ï¸âƒ£ **ì„±ê³µë¥  ê³„ì‚°**
- **(1) `success_per.py` ì‹¤í–‰** (ë¹„êµ ê²°ê³¼ë¥¼ ë¶„ì„í•˜ì—¬ ì„±ê³µë¥  ê³„ì‚°)
- **(2) `success_per.txt` ìƒì„±** (ì„±ê³µë¥  ê²°ê³¼ ì €ì¥)
