void sbox(_Bool t0, _Bool t1, _Bool *y0, _Bool *y1, _Bool r0, _Bool r1, _Bool r2, _Bool r3, _Bool r4, _Bool r5, _Bool dec_0, _Bool dec_1, _Bool dec_255, _Bool dec_169, _Bool dec_129, _Bool dec_9, _Bool dec_72, _Bool dec_242, _Bool dec_243, _Bool dec_152, _Bool dec_240, _Bool dec_4, _Bool dec_15, _Bool dec_12, _Bool dec_2, _Bool dec_3, _Bool dec_16, _Bool dec_36, _Bool dec_220, _Bool dec_11, _Bool dec_158, _Bool dec_45, _Bool dec_88, _Bool dec_99)
{
  _Bool dec_99_inp;
  _Bool dec_88_inp;
  _Bool dec_45_inp;
  _Bool dec_158_inp;
  _Bool dec_11_inp;
  _Bool dec_220_inp;
  _Bool dec_36_inp;
  _Bool dec_16_inp;
  _Bool dec_3_inp;
  _Bool dec_2_inp;
  _Bool dec_12_inp;
  _Bool dec_15_inp;
  _Bool dec_4_inp;
  _Bool dec_240_inp;
  _Bool dec_152_inp;
  _Bool dec_243_inp;
  _Bool dec_242_inp;
  _Bool dec_72_inp;
  _Bool dec_9_inp;
  _Bool dec_129_inp;
  _Bool dec_169_inp;
  _Bool dec_255_inp;
  _Bool dec_1_inp;
  _Bool dec_0_inp;
  dec_99_inp = dec_99;
  dec_88_inp = dec_88;
  dec_45_inp = dec_45;
  dec_158_inp = dec_158;
  dec_11_inp = dec_11;
  dec_220_inp = dec_220;
  dec_36_inp = dec_36;
  dec_16_inp = dec_16;
  dec_3_inp = dec_3;
  dec_2_inp = dec_2;
  dec_12_inp = dec_12;
  dec_15_inp = dec_15;
  dec_4_inp = dec_4;
  dec_240_inp = dec_240;
  dec_152_inp = dec_152;
  dec_243_inp = dec_243;
  dec_242_inp = dec_242;
  dec_72_inp = dec_72;
  dec_9_inp = dec_9;
  dec_129_inp = dec_129;
  dec_169_inp = dec_169;
  dec_255_inp = dec_255;
  dec_1_inp = dec_1;
  dec_0_inp = dec_0;
  _Bool t0_inp;
  _Bool t1_inp;
  _Bool r0_inp;
  _Bool r1_inp;
  _Bool r2_inp;
  _Bool r3_inp;
  _Bool r4_inp;
  _Bool r5_inp;
  t0_inp = t0;
  t1_inp = t1;
  r0_inp = r0;
  r1_inp = r1;
  r2_inp = r2;
  r3_inp = r3;
  r4_inp = r4;
  r5_inp = r5;
  _Bool t2;
  _Bool t3;
  _Bool t4;
  _Bool t5;
  _Bool t6;
  _Bool t7;
  _Bool y_G256_newbasis0;
  _Bool cond_G256_newbasis0;
  _Bool yxorb_G256_newbasis0;
  _Bool negCond_G256_newbasis0;
  _Bool tempy_G256_newbasis0;
  _Bool tempybooloNegCond_G256_newbasis0;
  _Bool y1_G256_newbasis0;
  _Bool y2_G256_newbasis0;
  _Bool y3_G256_newbasis0;
  _Bool y4_G256_newbasis0;
  _Bool y5_G256_newbasis0;
  _Bool y6_G256_newbasis0;
  _Bool y7_G256_newbasis0;
  _Bool y8_G256_newbasis0;
  _Bool cond1_G256_newbasis0;
  _Bool cond2_G256_newbasis0;
  _Bool cond3_G256_newbasis0;
  _Bool cond4_G256_newbasis0;
  _Bool cond5_G256_newbasis0;
  _Bool cond6_G256_newbasis0;
  _Bool cond7_G256_newbasis0;
  _Bool cond8_G256_newbasis0;
  _Bool yxorb1_G256_newbasis0;
  _Bool yxorb2_G256_newbasis0;
  _Bool yxorb3_G256_newbasis0;
  _Bool yxorb4_G256_newbasis0;
  _Bool yxorb5_G256_newbasis0;
  _Bool yxorb6_G256_newbasis0;
  _Bool yxorb7_G256_newbasis0;
  _Bool yxorb8_G256_newbasis0;
  _Bool negCond1_G256_newbasis0;
  _Bool negCond2_G256_newbasis0;
  _Bool negCond3_G256_newbasis0;
  _Bool negCond4_G256_newbasis0;
  _Bool negCond5_G256_newbasis0;
  _Bool negCond6_G256_newbasis0;
  _Bool negCond7_G256_newbasis0;
  _Bool negCond8_G256_newbasis0;
  _Bool tempy1_G256_newbasis0;
  _Bool tempy2_G256_newbasis0;
  _Bool tempy3_G256_newbasis0;
  _Bool tempy4_G256_newbasis0;
  _Bool tempy5_G256_newbasis0;
  _Bool tempy6_G256_newbasis0;
  _Bool tempy7_G256_newbasis0;
  _Bool tempy8_G256_newbasis0;
  _Bool ny1_G256_newbasis0;
  _Bool ny2_G256_newbasis0;
  _Bool ny3_G256_newbasis0;
  _Bool ny4_G256_newbasis0;
  _Bool ny5_G256_newbasis0;
  _Bool ny6_G256_newbasis0;
  _Bool ny7_G256_newbasis0;
  _Bool ny8_G256_newbasis0;
  _Bool tempybooloNegCond1_G256_newbasis0;
  _Bool tempybooloNegCond2_G256_newbasis0;
  _Bool tempybooloNegCond3_G256_newbasis0;
  _Bool tempybooloNegCond4_G256_newbasis0;
  _Bool tempybooloNegCond5_G256_newbasis0;
  _Bool tempybooloNegCond6_G256_newbasis0;
  _Bool tempybooloNegCond7_G256_newbasis0;
  _Bool tempybooloNegCond8_G256_newbasis0;
  _Bool x1_G256_newbasis0;
  _Bool x2_G256_newbasis0;
  _Bool x3_G256_newbasis0;
  _Bool x4_G256_newbasis0;
  _Bool x5_G256_newbasis0;
  _Bool x6_G256_newbasis0;
  _Bool x7_G256_newbasis0;
  _Bool x8_G256_newbasis0;
  _Bool z_y_G256_newbasis0;
  _Bool z_cond_G256_newbasis0;
  _Bool z_yxorb_G256_newbasis0;
  _Bool z_negCond_G256_newbasis0;
  _Bool z_tempy_G256_newbasis0;
  _Bool z_tempybooloNegCond_G256_newbasis0;
  _Bool z_y1_G256_newbasis0;
  _Bool z_y2_G256_newbasis0;
  _Bool z_y3_G256_newbasis0;
  _Bool z_y4_G256_newbasis0;
  _Bool z_y5_G256_newbasis0;
  _Bool z_y6_G256_newbasis0;
  _Bool z_y7_G256_newbasis0;
  _Bool z_y8_G256_newbasis0;
  _Bool z_cond1_G256_newbasis0;
  _Bool z_cond2_G256_newbasis0;
  _Bool z_cond3_G256_newbasis0;
  _Bool z_cond4_G256_newbasis0;
  _Bool z_cond5_G256_newbasis0;
  _Bool z_cond6_G256_newbasis0;
  _Bool z_cond7_G256_newbasis0;
  _Bool z_cond8_G256_newbasis0;
  _Bool z_yxorb1_G256_newbasis0;
  _Bool z_yxorb2_G256_newbasis0;
  _Bool z_yxorb3_G256_newbasis0;
  _Bool z_yxorb4_G256_newbasis0;
  _Bool z_yxorb5_G256_newbasis0;
  _Bool z_yxorb6_G256_newbasis0;
  _Bool z_yxorb7_G256_newbasis0;
  _Bool z_yxorb8_G256_newbasis0;
  _Bool z_negCond1_G256_newbasis0;
  _Bool z_negCond2_G256_newbasis0;
  _Bool z_negCond3_G256_newbasis0;
  _Bool z_negCond4_G256_newbasis0;
  _Bool z_negCond5_G256_newbasis0;
  _Bool z_negCond6_G256_newbasis0;
  _Bool z_negCond7_G256_newbasis0;
  _Bool z_negCond8_G256_newbasis0;
  _Bool z_tempy1_G256_newbasis0;
  _Bool z_tempy2_G256_newbasis0;
  _Bool z_tempy3_G256_newbasis0;
  _Bool z_tempy4_G256_newbasis0;
  _Bool z_tempy5_G256_newbasis0;
  _Bool z_tempy6_G256_newbasis0;
  _Bool z_tempy7_G256_newbasis0;
  _Bool z_tempy8_G256_newbasis0;
  _Bool z_ny1_G256_newbasis0;
  _Bool z_ny2_G256_newbasis0;
  _Bool z_ny3_G256_newbasis0;
  _Bool z_ny4_G256_newbasis0;
  _Bool z_ny5_G256_newbasis0;
  _Bool z_ny6_G256_newbasis0;
  _Bool z_ny7_G256_newbasis0;
  _Bool z_ny8_G256_newbasis0;
  _Bool z_tempybooloNegCond1_G256_newbasis0;
  _Bool z_tempybooloNegCond2_G256_newbasis0;
  _Bool z_tempybooloNegCond3_G256_newbasis0;
  _Bool z_tempybooloNegCond4_G256_newbasis0;
  _Bool z_tempybooloNegCond5_G256_newbasis0;
  _Bool z_tempybooloNegCond6_G256_newbasis0;
  _Bool z_tempybooloNegCond7_G256_newbasis0;
  _Bool z_tempybooloNegCond8_G256_newbasis0;
  _Bool z_x1_G256_newbasis0;
  _Bool z_x2_G256_newbasis0;
  _Bool z_x3_G256_newbasis0;
  _Bool z_x4_G256_newbasis0;
  _Bool z_x5_G256_newbasis0;
  _Bool z_x6_G256_newbasis0;
  _Bool z_x7_G256_newbasis0;
  _Bool z_x8_G256_newbasis0;
  y_G256_newbasis0 = dec_0_inp;
  tempy1_G256_newbasis0 = y_G256_newbasis0;
  cond1_G256_newbasis0 = t0_inp & dec_1_inp;
  negCond1_G256_newbasis0 = !cond1_G256_newbasis0;
  yxorb1_G256_newbasis0 = y_G256_newbasis0 ^ dec_255_inp;
  ny1_G256_newbasis0 = cond1_G256_newbasis0 * yxorb1_G256_newbasis0;
  tempybooloNegCond1_G256_newbasis0 = tempy1_G256_newbasis0 * negCond1_G256_newbasis0;
  y1_G256_newbasis0 = ny1_G256_newbasis0 + tempybooloNegCond1_G256_newbasis0;
  x1_G256_newbasis0 = t0_inp >> dec_1_inp;
  tempy2_G256_newbasis0 = y1_G256_newbasis0;
  cond2_G256_newbasis0 = x1_G256_newbasis0 & dec_1_inp;
  negCond2_G256_newbasis0 = !cond2_G256_newbasis0;
  yxorb2_G256_newbasis0 = y1_G256_newbasis0 ^ dec_169_inp;
  ny2_G256_newbasis0 = cond2_G256_newbasis0 * yxorb2_G256_newbasis0;
  tempybooloNegCond2_G256_newbasis0 = tempy2_G256_newbasis0 * negCond2_G256_newbasis0;
  y2_G256_newbasis0 = ny2_G256_newbasis0 + tempybooloNegCond2_G256_newbasis0;
  x2_G256_newbasis0 = x1_G256_newbasis0 >> dec_1_inp;
  tempy3_G256_newbasis0 = y2_G256_newbasis0;
  cond3_G256_newbasis0 = x2_G256_newbasis0 & dec_1_inp;
  negCond3_G256_newbasis0 = !cond3_G256_newbasis0;
  yxorb3_G256_newbasis0 = y2_G256_newbasis0 ^ dec_129_inp;
  ny3_G256_newbasis0 = cond3_G256_newbasis0 * yxorb3_G256_newbasis0;
  tempybooloNegCond3_G256_newbasis0 = tempy3_G256_newbasis0 * negCond3_G256_newbasis0;
  y3_G256_newbasis0 = ny3_G256_newbasis0 + tempybooloNegCond3_G256_newbasis0;
  x3_G256_newbasis0 = x2_G256_newbasis0 >> dec_1_inp;
  tempy4_G256_newbasis0 = y3_G256_newbasis0;
  cond4_G256_newbasis0 = x3_G256_newbasis0 & dec_1_inp;
  negCond4_G256_newbasis0 = !cond4_G256_newbasis0;
  yxorb4_G256_newbasis0 = y3_G256_newbasis0 ^ dec_9_inp;
  ny4_G256_newbasis0 = cond4_G256_newbasis0 * yxorb4_G256_newbasis0;
  tempybooloNegCond4_G256_newbasis0 = tempy4_G256_newbasis0 * negCond4_G256_newbasis0;
  y4_G256_newbasis0 = ny4_G256_newbasis0 + tempybooloNegCond4_G256_newbasis0;
  x4_G256_newbasis0 = x3_G256_newbasis0 >> dec_1_inp;
  tempy5_G256_newbasis0 = y4_G256_newbasis0;
  cond5_G256_newbasis0 = x4_G256_newbasis0 & dec_1_inp;
  negCond5_G256_newbasis0 = !cond5_G256_newbasis0;
  yxorb5_G256_newbasis0 = y4_G256_newbasis0 ^ dec_72_inp;
  ny5_G256_newbasis0 = cond5_G256_newbasis0 * yxorb5_G256_newbasis0;
  tempybooloNegCond5_G256_newbasis0 = tempy5_G256_newbasis0 * negCond5_G256_newbasis0;
  y5_G256_newbasis0 = ny5_G256_newbasis0 + tempybooloNegCond5_G256_newbasis0;
  x5_G256_newbasis0 = x4_G256_newbasis0 >> dec_1_inp;
  tempy6_G256_newbasis0 = y5_G256_newbasis0;
  cond6_G256_newbasis0 = x5_G256_newbasis0 & dec_1_inp;
  negCond6_G256_newbasis0 = !cond6_G256_newbasis0;
  yxorb6_G256_newbasis0 = y5_G256_newbasis0 ^ dec_242_inp;
  ny6_G256_newbasis0 = cond6_G256_newbasis0 * yxorb6_G256_newbasis0;
  tempybooloNegCond6_G256_newbasis0 = tempy6_G256_newbasis0 * negCond6_G256_newbasis0;
  y6_G256_newbasis0 = ny6_G256_newbasis0 + tempybooloNegCond6_G256_newbasis0;
  x6_G256_newbasis0 = x5_G256_newbasis0 >> dec_1_inp;
  tempy7_G256_newbasis0 = y6_G256_newbasis0;
  cond7_G256_newbasis0 = x6_G256_newbasis0 & dec_1_inp;
  negCond7_G256_newbasis0 = !cond7_G256_newbasis0;
  yxorb7_G256_newbasis0 = y6_G256_newbasis0 ^ dec_243_inp;
  ny7_G256_newbasis0 = cond7_G256_newbasis0 * yxorb7_G256_newbasis0;
  tempybooloNegCond7_G256_newbasis0 = tempy7_G256_newbasis0 * negCond7_G256_newbasis0;
  y7_G256_newbasis0 = ny7_G256_newbasis0 + tempybooloNegCond7_G256_newbasis0;
  x7_G256_newbasis0 = x6_G256_newbasis0 >> dec_1_inp;
  tempy8_G256_newbasis0 = y7_G256_newbasis0;
  cond8_G256_newbasis0 = x7_G256_newbasis0 & dec_1_inp;
  negCond8_G256_newbasis0 = !cond8_G256_newbasis0;
  yxorb8_G256_newbasis0 = y7_G256_newbasis0 ^ dec_152_inp;
  ny8_G256_newbasis0 = cond8_G256_newbasis0 * yxorb8_G256_newbasis0;
  tempybooloNegCond8_G256_newbasis0 = tempy8_G256_newbasis0 * negCond8_G256_newbasis0;
  y8_G256_newbasis0 = ny8_G256_newbasis0 + tempybooloNegCond8_G256_newbasis0;
  x8_G256_newbasis0 = x7_G256_newbasis0 >> dec_1_inp;
  t2 = y8_G256_newbasis0;
  z_y_G256_newbasis0 = dec_0_inp;
  z_tempy1_G256_newbasis0 = z_y_G256_newbasis0;
  z_cond1_G256_newbasis0 = t1_inp & dec_1_inp;
  z_negCond1_G256_newbasis0 = !z_cond1_G256_newbasis0;
  z_yxorb1_G256_newbasis0 = z_y_G256_newbasis0 ^ dec_255_inp;
  z_ny1_G256_newbasis0 = z_cond1_G256_newbasis0 * z_yxorb1_G256_newbasis0;
  z_tempybooloNegCond1_G256_newbasis0 = z_tempy1_G256_newbasis0 * z_negCond1_G256_newbasis0;
  z_y1_G256_newbasis0 = z_ny1_G256_newbasis0 + z_tempybooloNegCond1_G256_newbasis0;
  z_x1_G256_newbasis0 = t1_inp >> dec_1_inp;
  z_tempy2_G256_newbasis0 = z_y1_G256_newbasis0;
  z_cond2_G256_newbasis0 = z_x1_G256_newbasis0 & dec_1_inp;
  z_negCond2_G256_newbasis0 = !z_cond2_G256_newbasis0;
  z_yxorb2_G256_newbasis0 = z_y1_G256_newbasis0 ^ dec_169_inp;
  z_ny2_G256_newbasis0 = z_cond2_G256_newbasis0 * z_yxorb2_G256_newbasis0;
  z_tempybooloNegCond2_G256_newbasis0 = z_tempy2_G256_newbasis0 * z_negCond2_G256_newbasis0;
  z_y2_G256_newbasis0 = z_ny2_G256_newbasis0 + z_tempybooloNegCond2_G256_newbasis0;
  z_x2_G256_newbasis0 = z_x1_G256_newbasis0 >> dec_1_inp;
  z_tempy3_G256_newbasis0 = z_y2_G256_newbasis0;
  z_cond3_G256_newbasis0 = z_x2_G256_newbasis0 & dec_1_inp;
  z_negCond3_G256_newbasis0 = !z_cond3_G256_newbasis0;
  z_yxorb3_G256_newbasis0 = z_y2_G256_newbasis0 ^ dec_129_inp;
  z_ny3_G256_newbasis0 = z_cond3_G256_newbasis0 * z_yxorb3_G256_newbasis0;
  z_tempybooloNegCond3_G256_newbasis0 = z_tempy3_G256_newbasis0 * z_negCond3_G256_newbasis0;
  z_y3_G256_newbasis0 = z_ny3_G256_newbasis0 + z_tempybooloNegCond3_G256_newbasis0;
  z_x3_G256_newbasis0 = z_x2_G256_newbasis0 >> dec_1_inp;
  z_tempy4_G256_newbasis0 = z_y3_G256_newbasis0;
  z_cond4_G256_newbasis0 = z_x3_G256_newbasis0 & dec_1_inp;
  z_negCond4_G256_newbasis0 = !z_cond4_G256_newbasis0;
  z_yxorb4_G256_newbasis0 = z_y3_G256_newbasis0 ^ dec_9_inp;
  z_ny4_G256_newbasis0 = z_cond4_G256_newbasis0 * z_yxorb4_G256_newbasis0;
  z_tempybooloNegCond4_G256_newbasis0 = z_tempy4_G256_newbasis0 * z_negCond4_G256_newbasis0;
  z_y4_G256_newbasis0 = z_ny4_G256_newbasis0 + z_tempybooloNegCond4_G256_newbasis0;
  z_x4_G256_newbasis0 = z_x3_G256_newbasis0 >> dec_1_inp;
  z_tempy5_G256_newbasis0 = z_y4_G256_newbasis0;
  z_cond5_G256_newbasis0 = z_x4_G256_newbasis0 & dec_1_inp;
  z_negCond5_G256_newbasis0 = !z_cond5_G256_newbasis0;
  z_yxorb5_G256_newbasis0 = z_y4_G256_newbasis0 ^ dec_72_inp;
  z_ny5_G256_newbasis0 = z_cond5_G256_newbasis0 * z_yxorb5_G256_newbasis0;
  z_tempybooloNegCond5_G256_newbasis0 = z_tempy5_G256_newbasis0 * z_negCond5_G256_newbasis0;
  z_y5_G256_newbasis0 = z_ny5_G256_newbasis0 + z_tempybooloNegCond5_G256_newbasis0;
  z_x5_G256_newbasis0 = z_x4_G256_newbasis0 >> dec_1_inp;
  z_tempy6_G256_newbasis0 = z_y5_G256_newbasis0;
  z_cond6_G256_newbasis0 = z_x5_G256_newbasis0 & dec_1_inp;
  z_negCond6_G256_newbasis0 = !z_cond6_G256_newbasis0;
  z_yxorb6_G256_newbasis0 = z_y5_G256_newbasis0 ^ dec_242_inp;
  z_ny6_G256_newbasis0 = z_cond6_G256_newbasis0 * z_yxorb6_G256_newbasis0;
  z_tempybooloNegCond6_G256_newbasis0 = z_tempy6_G256_newbasis0 * z_negCond6_G256_newbasis0;
  z_y6_G256_newbasis0 = z_ny6_G256_newbasis0 + z_tempybooloNegCond6_G256_newbasis0;
  z_x6_G256_newbasis0 = z_x5_G256_newbasis0 >> dec_1_inp;
  z_tempy7_G256_newbasis0 = z_y6_G256_newbasis0;
  z_cond7_G256_newbasis0 = z_x6_G256_newbasis0 & dec_1_inp;
  z_negCond7_G256_newbasis0 = !z_cond7_G256_newbasis0;
  z_yxorb7_G256_newbasis0 = z_y6_G256_newbasis0 ^ dec_243_inp;
  z_ny7_G256_newbasis0 = z_cond7_G256_newbasis0 * z_yxorb7_G256_newbasis0;
  z_tempybooloNegCond7_G256_newbasis0 = z_tempy7_G256_newbasis0 * z_negCond7_G256_newbasis0;
  z_y7_G256_newbasis0 = z_ny7_G256_newbasis0 + z_tempybooloNegCond7_G256_newbasis0;
  z_x7_G256_newbasis0 = z_x6_G256_newbasis0 >> dec_1_inp;
  z_tempy8_G256_newbasis0 = z_y7_G256_newbasis0;
  z_cond8_G256_newbasis0 = z_x7_G256_newbasis0 & dec_1_inp;
  z_negCond8_G256_newbasis0 = !z_cond8_G256_newbasis0;
  z_yxorb8_G256_newbasis0 = z_y7_G256_newbasis0 ^ dec_152_inp;
  z_ny8_G256_newbasis0 = z_cond8_G256_newbasis0 * z_yxorb8_G256_newbasis0;
  z_tempybooloNegCond8_G256_newbasis0 = z_tempy8_G256_newbasis0 * z_negCond8_G256_newbasis0;
  z_y8_G256_newbasis0 = z_ny8_G256_newbasis0 + z_tempybooloNegCond8_G256_newbasis0;
  z_x8_G256_newbasis0 = z_x7_G256_newbasis0 >> dec_1_inp;
  t3 = z_y8_G256_newbasis0;
  _Bool a0_G256_inv0;
  _Bool a1_G256_inv0;
  _Bool a0_0_G256_inv0;
  _Bool a1_0_G256_inv0;
  _Bool b0_G256_inv0;
  _Bool b1_G256_inv0;
  _Bool c0_G256_inv0;
  _Bool c1_G256_inv0;
  _Bool d0_G256_inv0;
  _Bool d1_G256_inv0;
  _Bool e0_G256_inv0;
  _Bool e1_G256_inv0;
  _Bool p0_G256_inv0;
  _Bool p1_G256_inv0;
  _Bool q0_G256_inv0;
  _Bool q1_G256_inv0;
  _Bool a0xorb0_G256_inv0;
  _Bool a1xorb1_G256_inv0;
  _Bool c0xord0_G256_inv0;
  _Bool c1xord1_G256_inv0;
  _Bool a0_G16_sq_scl0_G256_inv0;
  _Bool a1_G16_sq_scl0_G256_inv0;
  _Bool b0_G16_sq_scl0_G256_inv0;
  _Bool b1_G16_sq_scl0_G256_inv0;
  _Bool p0_0_G16_sq_scl0_G256_inv0;
  _Bool p1_0_G16_sq_scl0_G256_inv0;
  _Bool a0_0_G16_sq_scl0_G256_inv0;
  _Bool a1_0_G16_sq_scl0_G256_inv0;
  _Bool q0_0_G16_sq_scl0_G256_inv0;
  _Bool q1_0_G16_sq_scl0_G256_inv0;
  _Bool p0_G16_sq_scl0_G256_inv0;
  _Bool p1_G16_sq_scl0_G256_inv0;
  _Bool q0_G16_sq_scl0_G256_inv0;
  _Bool q1_G16_sq_scl0_G256_inv0;
  _Bool a0_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool a1_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool b0_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool b1_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool a0_0_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool a1_0_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool b0ls1_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool b1ls1_G4_sq0_G16_sq_scl0_G256_inv0;
  _Bool a0_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool a1_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool b0_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool b1_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool a0_0_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool a1_0_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool b0ls1_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool b1ls1_G4_sq1_G16_sq_scl0_G256_inv0;
  _Bool a0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool a1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool b0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool b1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool p1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool p2_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool q1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool q2_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool a0_0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool a1_0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool p0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool q0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool p0ls1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool p1ls1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  _Bool p0ls2_G16_sq_scl0_G256_inv0;
  _Bool p1ls2_G16_sq_scl0_G256_inv0;
  _Bool r00_G16_mul0_G256_inv0;
  _Bool r10_G16_mul0_G256_inv0;
  _Bool r20_G16_mul0_G256_inv0;
  _Bool r30_G16_mul0_G256_inv0;
  _Bool r40_G16_mul0_G256_inv0;
  _Bool r50_G16_mul0_G256_inv0;
  _Bool a0_G16_mul0_G256_inv0;
  _Bool a1_G16_mul0_G256_inv0;
  _Bool b0_G16_mul0_G256_inv0;
  _Bool b1_G16_mul0_G256_inv0;
  _Bool c0_G16_mul0_G256_inv0;
  _Bool c1_G16_mul0_G256_inv0;
  _Bool d0_G16_mul0_G256_inv0;
  _Bool d1_G16_mul0_G256_inv0;
  _Bool p0_G16_mul0_G256_inv0;
  _Bool p1_G16_mul0_G256_inv0;
  _Bool q0_G16_mul0_G256_inv0;
  _Bool q1_G16_mul0_G256_inv0;
  _Bool axorb_0_G16_mul0_G256_inv0;
  _Bool cxord_0_G16_mul0_G256_inv0;
  _Bool axorb_1_G16_mul0_G256_inv0;
  _Bool cxord_1_G16_mul0_G256_inv0;
  _Bool a0_0_G16_mul0_G256_inv0;
  _Bool a1_0_G16_mul0_G256_inv0;
  _Bool c0_0_G16_mul0_G256_inv0;
  _Bool c1_0_G16_mul0_G256_inv0;
  _Bool e0_G16_mul0_G256_inv0;
  _Bool e1_G16_mul0_G256_inv0;
  _Bool p0_0_G16_mul0_G256_inv0;
  _Bool p1_0_G16_mul0_G256_inv0;
  _Bool q0_0_G16_mul0_G256_inv0;
  _Bool q1_0_G16_mul0_G256_inv0;
  _Bool r00_G4_mul0_G16_mul0_G256_inv0;
  _Bool r10_G4_mul0_G16_mul0_G256_inv0;
  _Bool r20_G4_mul0_G16_mul0_G256_inv0;
  _Bool r30_G4_mul0_G16_mul0_G256_inv0;
  _Bool r40_G4_mul0_G16_mul0_G256_inv0;
  _Bool r50_G4_mul0_G16_mul0_G256_inv0;
  _Bool a0_G4_mul0_G16_mul0_G256_inv0;
  _Bool a0_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool b0_G4_mul0_G16_mul0_G256_inv0;
  _Bool c0_G4_mul0_G16_mul0_G256_inv0;
  _Bool c0_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool c1_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool d0_G4_mul0_G16_mul0_G256_inv0;
  _Bool p0_G4_mul0_G16_mul0_G256_inv0;
  _Bool q0_G4_mul0_G16_mul0_G256_inv0;
  _Bool a1_G4_mul0_G16_mul0_G256_inv0;
  _Bool a1_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool b1_G4_mul0_G16_mul0_G256_inv0;
  _Bool c1_G4_mul0_G16_mul0_G256_inv0;
  _Bool d1_G4_mul0_G16_mul0_G256_inv0;
  _Bool p1_G4_mul0_G16_mul0_G256_inv0;
  _Bool q1_G4_mul0_G16_mul0_G256_inv0;
  _Bool axorb_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool cxord_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool axorb_1_G4_mul0_G16_mul0_G256_inv0;
  _Bool cxord_1_G4_mul0_G16_mul0_G256_inv0;
  _Bool e0_G4_mul0_G16_mul0_G256_inv0;
  _Bool e1_G4_mul0_G16_mul0_G256_inv0;
  _Bool p0_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool p1_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool q0_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool q1_0_G4_mul0_G16_mul0_G256_inv0;
  _Bool r00_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool r10_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool r0_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool r1_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool r2_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool r3_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool i1_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool i2_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool p4_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool p2_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool p3_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool p1_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool i1xori2_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool i0xori3_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool m0_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool m1_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool m2_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool m3_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool i0_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool i3_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_1_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_2_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_3_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_4_comar0_G4_mul0_G16_mul0_G256_inv0;
  _Bool r00_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool r10_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool r0_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool r1_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool r2_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool r3_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool i1_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool i2_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool p4_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool p2_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool p3_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool p1_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool i1xori2_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool i0xori3_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool m0_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool m1_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool m2_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool m3_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool i0_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool i3_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_1_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_2_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_3_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_4_comar1_G4_mul0_G16_mul0_G256_inv0;
  _Bool r00_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool r10_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool r0_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool r1_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool r2_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool r3_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool i1_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool i2_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool p4_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool p2_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool p3_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool p1_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool i1xori2_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool i0xori3_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool m0_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool m1_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool m2_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool m3_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool i0_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool i3_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_1_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_2_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_3_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool y1_4_comar2_G4_mul0_G16_mul0_G256_inv0;
  _Bool p0ls1_G4_mul0_G16_mul0_G256_inv0;
  _Bool p1ls1_G4_mul0_G16_mul0_G256_inv0;
  _Bool e01_G16_mul0_G256_inv0;
  _Bool e11_G16_mul0_G256_inv0;
  _Bool a0_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool a1_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool b0_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool b1_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool p0_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool p1_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool q0_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool q1_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool a0_0_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool a1_0_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool p0ls1_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool p1ls1_G4_scl_N0_G16_mul0_G256_inv0;
  _Bool r00_G4_mul1_G16_mul0_G256_inv0;
  _Bool r10_G4_mul1_G16_mul0_G256_inv0;
  _Bool r20_G4_mul1_G16_mul0_G256_inv0;
  _Bool r30_G4_mul1_G16_mul0_G256_inv0;
  _Bool r40_G4_mul1_G16_mul0_G256_inv0;
  _Bool r50_G4_mul1_G16_mul0_G256_inv0;
  _Bool a0_G4_mul1_G16_mul0_G256_inv0;
  _Bool a0_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool b0_G4_mul1_G16_mul0_G256_inv0;
  _Bool c0_G4_mul1_G16_mul0_G256_inv0;
  _Bool c0_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool c1_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool d0_G4_mul1_G16_mul0_G256_inv0;
  _Bool p0_G4_mul1_G16_mul0_G256_inv0;
  _Bool q0_G4_mul1_G16_mul0_G256_inv0;
  _Bool a1_G4_mul1_G16_mul0_G256_inv0;
  _Bool a1_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool b1_G4_mul1_G16_mul0_G256_inv0;
  _Bool c1_G4_mul1_G16_mul0_G256_inv0;
  _Bool d1_G4_mul1_G16_mul0_G256_inv0;
  _Bool p1_G4_mul1_G16_mul0_G256_inv0;
  _Bool q1_G4_mul1_G16_mul0_G256_inv0;
  _Bool axorb_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool cxord_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool axorb_1_G4_mul1_G16_mul0_G256_inv0;
  _Bool cxord_1_G4_mul1_G16_mul0_G256_inv0;
  _Bool e0_G4_mul1_G16_mul0_G256_inv0;
  _Bool e1_G4_mul1_G16_mul0_G256_inv0;
  _Bool p0_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool p1_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool q0_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool q1_0_G4_mul1_G16_mul0_G256_inv0;
  _Bool r00_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool r10_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool r0_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool r1_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool r2_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool r3_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool i1_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool i2_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool p4_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool p2_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool p3_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool p1_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool i1xori2_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool i0xori3_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool m0_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool m1_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool m2_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool m3_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool i0_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool i3_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_1_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_2_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_3_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_4_comar0_G4_mul1_G16_mul0_G256_inv0;
  _Bool r00_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool r10_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool r0_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool r1_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool r2_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool r3_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool i1_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool i2_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool p4_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool p2_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool p3_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool p1_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool i1xori2_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool i0xori3_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool m0_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool m1_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool m2_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool m3_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool i0_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool i3_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_1_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_2_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_3_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_4_comar1_G4_mul1_G16_mul0_G256_inv0;
  _Bool r00_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool r10_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool r0_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool r1_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool r2_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool r3_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool i1_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool i2_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool p4_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool p2_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool p3_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool p1_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool i1xori2_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool i0xori3_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool m0_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool m1_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool m2_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool m3_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool i0_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool i3_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_1_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_2_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_3_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool y1_4_comar2_G4_mul1_G16_mul0_G256_inv0;
  _Bool p0ls1_G4_mul1_G16_mul0_G256_inv0;
  _Bool p1ls1_G4_mul1_G16_mul0_G256_inv0;
  _Bool r00_G4_mul2_G16_mul0_G256_inv0;
  _Bool r10_G4_mul2_G16_mul0_G256_inv0;
  _Bool r20_G4_mul2_G16_mul0_G256_inv0;
  _Bool r30_G4_mul2_G16_mul0_G256_inv0;
  _Bool r40_G4_mul2_G16_mul0_G256_inv0;
  _Bool r50_G4_mul2_G16_mul0_G256_inv0;
  _Bool a0_G4_mul2_G16_mul0_G256_inv0;
  _Bool a0_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool b0_G4_mul2_G16_mul0_G256_inv0;
  _Bool c0_G4_mul2_G16_mul0_G256_inv0;
  _Bool c0_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool c1_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool d0_G4_mul2_G16_mul0_G256_inv0;
  _Bool p0_G4_mul2_G16_mul0_G256_inv0;
  _Bool q0_G4_mul2_G16_mul0_G256_inv0;
  _Bool a1_G4_mul2_G16_mul0_G256_inv0;
  _Bool a1_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool b1_G4_mul2_G16_mul0_G256_inv0;
  _Bool c1_G4_mul2_G16_mul0_G256_inv0;
  _Bool d1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p1_G4_mul2_G16_mul0_G256_inv0;
  _Bool q1_G4_mul2_G16_mul0_G256_inv0;
  _Bool axorb_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool cxord_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool axorb_1_G4_mul2_G16_mul0_G256_inv0;
  _Bool cxord_1_G4_mul2_G16_mul0_G256_inv0;
  _Bool e0_G4_mul2_G16_mul0_G256_inv0;
  _Bool e1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p0_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool p1_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool q0_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool q1_0_G4_mul2_G16_mul0_G256_inv0;
  _Bool r00_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool r10_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool r0_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool r1_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool r2_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool r3_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool i1_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool i2_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool p4_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool p2_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool p3_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool p1_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool i1xori2_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool i0xori3_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool m0_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool m1_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool m2_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool m3_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool i0_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool i3_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_1_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_2_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_3_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_4_comar0_G4_mul2_G16_mul0_G256_inv0;
  _Bool r00_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool r10_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool r0_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool r1_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool r2_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool r3_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool i1_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool i2_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p4_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p2_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p3_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p1_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool i1xori2_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool i0xori3_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool m0_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool m1_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool m2_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool m3_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool i0_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool i3_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_1_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_2_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_3_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_4_comar1_G4_mul2_G16_mul0_G256_inv0;
  _Bool r00_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool r10_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool r0_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool r1_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool r2_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool r3_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool i1_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool i2_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool p4_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool p2_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool p3_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool p1_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool i1xori2_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool i0xori3_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool m0_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool m1_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool m2_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool m3_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool i0_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool i3_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_1_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_2_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_3_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool y1_4_comar2_G4_mul2_G16_mul0_G256_inv0;
  _Bool p0ls1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p1ls1_G4_mul2_G16_mul0_G256_inv0;
  _Bool p0ls2_G16_mul0_G256_inv0;
  _Bool p1ls2_G16_mul0_G256_inv0;
  _Bool r00_G16_inv0_G256_inv0;
  _Bool r10_G16_inv0_G256_inv0;
  _Bool r20_G16_inv0_G256_inv0;
  _Bool r30_G16_inv0_G256_inv0;
  _Bool r40_G16_inv0_G256_inv0;
  _Bool r50_G16_inv0_G256_inv0;
  _Bool a0_G16_inv0_G256_inv0;
  _Bool a1_G16_inv0_G256_inv0;
  _Bool a0_0_G16_inv0_G256_inv0;
  _Bool a1_0_G16_inv0_G256_inv0;
  _Bool b0_G16_inv0_G256_inv0;
  _Bool b1_G16_inv0_G256_inv0;
  _Bool c0_G16_inv0_G256_inv0;
  _Bool c1_G16_inv0_G256_inv0;
  _Bool c0_0_G16_inv0_G256_inv0;
  _Bool c1_0_G16_inv0_G256_inv0;
  _Bool d0_G16_inv0_G256_inv0;
  _Bool d1_G16_inv0_G256_inv0;
  _Bool e0_G16_inv0_G256_inv0;
  _Bool e1_G16_inv0_G256_inv0;
  _Bool p0_G16_inv0_G256_inv0;
  _Bool p1_G16_inv0_G256_inv0;
  _Bool q0_G16_inv0_G256_inv0;
  _Bool q1_G16_inv0_G256_inv0;
  _Bool a0xorb0_G16_inv0_G256_inv0;
  _Bool a1xorb1_G16_inv0_G256_inv0;
  _Bool c0xord0_G16_inv0_G256_inv0;
  _Bool c1xord1_G16_inv0_G256_inv0;
  _Bool a0_G4_sq2_G16_inv0_G256_inv0;
  _Bool a1_G4_sq2_G16_inv0_G256_inv0;
  _Bool b0_G4_sq2_G16_inv0_G256_inv0;
  _Bool b1_G4_sq2_G16_inv0_G256_inv0;
  _Bool a0_0_G4_sq2_G16_inv0_G256_inv0;
  _Bool a1_0_G4_sq2_G16_inv0_G256_inv0;
  _Bool b0ls1_G4_sq2_G16_inv0_G256_inv0;
  _Bool b1ls1_G4_sq2_G16_inv0_G256_inv0;
  _Bool a0_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool a1_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool b0_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool b1_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool p0_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool p1_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool q0_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool q1_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool a0_0_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool a1_0_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool p0ls1_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool p1ls1_G4_scl_N1_G16_inv0_G256_inv0;
  _Bool r00_G4_mul3_G16_inv0_G256_inv0;
  _Bool r10_G4_mul3_G16_inv0_G256_inv0;
  _Bool r20_G4_mul3_G16_inv0_G256_inv0;
  _Bool r30_G4_mul3_G16_inv0_G256_inv0;
  _Bool r40_G4_mul3_G16_inv0_G256_inv0;
  _Bool r50_G4_mul3_G16_inv0_G256_inv0;
  _Bool a0_G4_mul3_G16_inv0_G256_inv0;
  _Bool a0_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool b0_G4_mul3_G16_inv0_G256_inv0;
  _Bool c0_G4_mul3_G16_inv0_G256_inv0;
  _Bool c0_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool c1_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool d0_G4_mul3_G16_inv0_G256_inv0;
  _Bool p0_G4_mul3_G16_inv0_G256_inv0;
  _Bool q0_G4_mul3_G16_inv0_G256_inv0;
  _Bool a1_G4_mul3_G16_inv0_G256_inv0;
  _Bool a1_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool b1_G4_mul3_G16_inv0_G256_inv0;
  _Bool c1_G4_mul3_G16_inv0_G256_inv0;
  _Bool d1_G4_mul3_G16_inv0_G256_inv0;
  _Bool p1_G4_mul3_G16_inv0_G256_inv0;
  _Bool q1_G4_mul3_G16_inv0_G256_inv0;
  _Bool axorb_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool cxord_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool axorb_1_G4_mul3_G16_inv0_G256_inv0;
  _Bool cxord_1_G4_mul3_G16_inv0_G256_inv0;
  _Bool e0_G4_mul3_G16_inv0_G256_inv0;
  _Bool e1_G4_mul3_G16_inv0_G256_inv0;
  _Bool p0_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool p1_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool q0_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool q1_0_G4_mul3_G16_inv0_G256_inv0;
  _Bool r00_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool r10_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool r0_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool r1_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool r2_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool r3_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool i1_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool i2_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool p4_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool p2_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool p3_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool p1_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool i1xori2_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool i0xori3_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool m0_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool m1_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool m2_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool m3_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool i0_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool i3_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_1_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_2_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_3_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_4_comar0_G4_mul3_G16_inv0_G256_inv0;
  _Bool r00_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool r10_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool r0_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool r1_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool r2_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool r3_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool i1_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool i2_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool p4_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool p2_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool p3_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool p1_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool i1xori2_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool i0xori3_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool m0_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool m1_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool m2_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool m3_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool i0_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool i3_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_1_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_2_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_3_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_4_comar1_G4_mul3_G16_inv0_G256_inv0;
  _Bool r00_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool r10_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool r0_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool r1_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool r2_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool r3_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool i1_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool i2_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool p4_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool p2_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool p3_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool p1_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool i1xori2_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool i0xori3_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool m0_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool m1_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool m2_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool m3_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool i0_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool i3_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_1_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_2_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_3_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool y1_4_comar2_G4_mul3_G16_inv0_G256_inv0;
  _Bool p0ls1_G4_mul3_G16_inv0_G256_inv0;
  _Bool p1ls1_G4_mul3_G16_inv0_G256_inv0;
  _Bool a0_G4_sq3_G16_inv0_G256_inv0;
  _Bool a1_G4_sq3_G16_inv0_G256_inv0;
  _Bool b0_G4_sq3_G16_inv0_G256_inv0;
  _Bool b1_G4_sq3_G16_inv0_G256_inv0;
  _Bool a0_0_G4_sq3_G16_inv0_G256_inv0;
  _Bool a1_0_G4_sq3_G16_inv0_G256_inv0;
  _Bool b0ls1_G4_sq3_G16_inv0_G256_inv0;
  _Bool b1ls1_G4_sq3_G16_inv0_G256_inv0;
  _Bool r00_G4_mul4_G16_inv0_G256_inv0;
  _Bool r10_G4_mul4_G16_inv0_G256_inv0;
  _Bool r20_G4_mul4_G16_inv0_G256_inv0;
  _Bool r30_G4_mul4_G16_inv0_G256_inv0;
  _Bool r40_G4_mul4_G16_inv0_G256_inv0;
  _Bool r50_G4_mul4_G16_inv0_G256_inv0;
  _Bool a0_G4_mul4_G16_inv0_G256_inv0;
  _Bool a0_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool b0_G4_mul4_G16_inv0_G256_inv0;
  _Bool c0_G4_mul4_G16_inv0_G256_inv0;
  _Bool c0_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool c1_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool d0_G4_mul4_G16_inv0_G256_inv0;
  _Bool p0_G4_mul4_G16_inv0_G256_inv0;
  _Bool q0_G4_mul4_G16_inv0_G256_inv0;
  _Bool a1_G4_mul4_G16_inv0_G256_inv0;
  _Bool a1_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool b1_G4_mul4_G16_inv0_G256_inv0;
  _Bool c1_G4_mul4_G16_inv0_G256_inv0;
  _Bool d1_G4_mul4_G16_inv0_G256_inv0;
  _Bool p1_G4_mul4_G16_inv0_G256_inv0;
  _Bool q1_G4_mul4_G16_inv0_G256_inv0;
  _Bool axorb_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool cxord_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool axorb_1_G4_mul4_G16_inv0_G256_inv0;
  _Bool cxord_1_G4_mul4_G16_inv0_G256_inv0;
  _Bool e0_G4_mul4_G16_inv0_G256_inv0;
  _Bool e1_G4_mul4_G16_inv0_G256_inv0;
  _Bool p0_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool p1_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool q0_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool q1_0_G4_mul4_G16_inv0_G256_inv0;
  _Bool r00_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool r10_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool r0_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool r1_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool r2_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool r3_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool i1_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool i2_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool p4_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool p2_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool p3_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool p1_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool i1xori2_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool i0xori3_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool m0_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool m1_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool m2_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool m3_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool i0_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool i3_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_1_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_2_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_3_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_4_comar0_G4_mul4_G16_inv0_G256_inv0;
  _Bool r00_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool r10_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool r0_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool r1_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool r2_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool r3_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool i1_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool i2_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool p4_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool p2_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool p3_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool p1_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool i1xori2_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool i0xori3_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool m0_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool m1_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool m2_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool m3_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool i0_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool i3_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_1_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_2_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_3_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_4_comar1_G4_mul4_G16_inv0_G256_inv0;
  _Bool r00_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool r10_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool r0_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool r1_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool r2_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool r3_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool i1_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool i2_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool p4_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool p2_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool p3_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool p1_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool i1xori2_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool i0xori3_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool m0_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool m1_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool m2_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool m3_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool i0_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool i3_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_1_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_2_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_3_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool y1_4_comar2_G4_mul4_G16_inv0_G256_inv0;
  _Bool p0ls1_G4_mul4_G16_inv0_G256_inv0;
  _Bool p1ls1_G4_mul4_G16_inv0_G256_inv0;
  _Bool r00_G4_mul5_G16_inv0_G256_inv0;
  _Bool r10_G4_mul5_G16_inv0_G256_inv0;
  _Bool r20_G4_mul5_G16_inv0_G256_inv0;
  _Bool r30_G4_mul5_G16_inv0_G256_inv0;
  _Bool r40_G4_mul5_G16_inv0_G256_inv0;
  _Bool r50_G4_mul5_G16_inv0_G256_inv0;
  _Bool a0_G4_mul5_G16_inv0_G256_inv0;
  _Bool a0_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool b0_G4_mul5_G16_inv0_G256_inv0;
  _Bool c0_G4_mul5_G16_inv0_G256_inv0;
  _Bool c0_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool c1_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool d0_G4_mul5_G16_inv0_G256_inv0;
  _Bool p0_G4_mul5_G16_inv0_G256_inv0;
  _Bool q0_G4_mul5_G16_inv0_G256_inv0;
  _Bool a1_G4_mul5_G16_inv0_G256_inv0;
  _Bool a1_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool b1_G4_mul5_G16_inv0_G256_inv0;
  _Bool c1_G4_mul5_G16_inv0_G256_inv0;
  _Bool d1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p1_G4_mul5_G16_inv0_G256_inv0;
  _Bool q1_G4_mul5_G16_inv0_G256_inv0;
  _Bool axorb_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool cxord_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool axorb_1_G4_mul5_G16_inv0_G256_inv0;
  _Bool cxord_1_G4_mul5_G16_inv0_G256_inv0;
  _Bool e0_G4_mul5_G16_inv0_G256_inv0;
  _Bool e1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p0_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool p1_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool q0_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool q1_0_G4_mul5_G16_inv0_G256_inv0;
  _Bool r00_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool r10_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool r0_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool r1_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool r2_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool r3_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool i1_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool i2_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool p4_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool p2_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool p3_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool p1_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool i1xori2_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool i0xori3_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool m0_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool m1_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool m2_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool m3_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool i0_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool i3_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_1_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_2_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_3_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_4_comar0_G4_mul5_G16_inv0_G256_inv0;
  _Bool r00_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool r10_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool r0_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool r1_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool r2_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool r3_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool i1_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool i2_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p4_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p2_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p3_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p1_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool i1xori2_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool i0xori3_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool m0_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool m1_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool m2_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool m3_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool i0_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool i3_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_1_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_2_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_3_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_4_comar1_G4_mul5_G16_inv0_G256_inv0;
  _Bool r00_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool r10_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool r0_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool r1_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool r2_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool r3_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool i1_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool i2_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool p4_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool p2_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool p3_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool p1_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool i1xori2_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool i0xori3_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool m0_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool m1_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool m2_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool m3_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool i0_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool i3_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_1_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_2_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_3_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool y1_4_comar2_G4_mul5_G16_inv0_G256_inv0;
  _Bool p0ls1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p1ls1_G4_mul5_G16_inv0_G256_inv0;
  _Bool p0ls2_G16_inv0_G256_inv0;
  _Bool p1ls2_G16_inv0_G256_inv0;
  _Bool r00_G16_mul1_G256_inv0;
  _Bool r10_G16_mul1_G256_inv0;
  _Bool r20_G16_mul1_G256_inv0;
  _Bool r30_G16_mul1_G256_inv0;
  _Bool r40_G16_mul1_G256_inv0;
  _Bool r50_G16_mul1_G256_inv0;
  _Bool a0_G16_mul1_G256_inv0;
  _Bool a1_G16_mul1_G256_inv0;
  _Bool b0_G16_mul1_G256_inv0;
  _Bool b1_G16_mul1_G256_inv0;
  _Bool c0_G16_mul1_G256_inv0;
  _Bool c1_G16_mul1_G256_inv0;
  _Bool d0_G16_mul1_G256_inv0;
  _Bool d1_G16_mul1_G256_inv0;
  _Bool p0_G16_mul1_G256_inv0;
  _Bool p1_G16_mul1_G256_inv0;
  _Bool q0_G16_mul1_G256_inv0;
  _Bool q1_G16_mul1_G256_inv0;
  _Bool axorb_0_G16_mul1_G256_inv0;
  _Bool cxord_0_G16_mul1_G256_inv0;
  _Bool axorb_1_G16_mul1_G256_inv0;
  _Bool cxord_1_G16_mul1_G256_inv0;
  _Bool a0_0_G16_mul1_G256_inv0;
  _Bool a1_0_G16_mul1_G256_inv0;
  _Bool c0_0_G16_mul1_G256_inv0;
  _Bool c1_0_G16_mul1_G256_inv0;
  _Bool e0_G16_mul1_G256_inv0;
  _Bool e1_G16_mul1_G256_inv0;
  _Bool p0_0_G16_mul1_G256_inv0;
  _Bool p1_0_G16_mul1_G256_inv0;
  _Bool q0_0_G16_mul1_G256_inv0;
  _Bool q1_0_G16_mul1_G256_inv0;
  _Bool r00_G4_mul0_G16_mul1_G256_inv0;
  _Bool r10_G4_mul0_G16_mul1_G256_inv0;
  _Bool r20_G4_mul0_G16_mul1_G256_inv0;
  _Bool r30_G4_mul0_G16_mul1_G256_inv0;
  _Bool r40_G4_mul0_G16_mul1_G256_inv0;
  _Bool r50_G4_mul0_G16_mul1_G256_inv0;
  _Bool a0_G4_mul0_G16_mul1_G256_inv0;
  _Bool a0_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool b0_G4_mul0_G16_mul1_G256_inv0;
  _Bool c0_G4_mul0_G16_mul1_G256_inv0;
  _Bool c0_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool c1_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool d0_G4_mul0_G16_mul1_G256_inv0;
  _Bool p0_G4_mul0_G16_mul1_G256_inv0;
  _Bool q0_G4_mul0_G16_mul1_G256_inv0;
  _Bool a1_G4_mul0_G16_mul1_G256_inv0;
  _Bool a1_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool b1_G4_mul0_G16_mul1_G256_inv0;
  _Bool c1_G4_mul0_G16_mul1_G256_inv0;
  _Bool d1_G4_mul0_G16_mul1_G256_inv0;
  _Bool p1_G4_mul0_G16_mul1_G256_inv0;
  _Bool q1_G4_mul0_G16_mul1_G256_inv0;
  _Bool axorb_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool cxord_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool axorb_1_G4_mul0_G16_mul1_G256_inv0;
  _Bool cxord_1_G4_mul0_G16_mul1_G256_inv0;
  _Bool e0_G4_mul0_G16_mul1_G256_inv0;
  _Bool e1_G4_mul0_G16_mul1_G256_inv0;
  _Bool p0_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool p1_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool q0_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool q1_0_G4_mul0_G16_mul1_G256_inv0;
  _Bool r00_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool r10_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool r0_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool r1_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool r2_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool r3_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool i1_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool i2_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool p4_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool p2_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool p3_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool p1_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool i1xori2_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool i0xori3_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool m0_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool m1_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool m2_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool m3_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool i0_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool i3_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_1_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_2_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_3_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_4_comar0_G4_mul0_G16_mul1_G256_inv0;
  _Bool r00_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool r10_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool r0_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool r1_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool r2_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool r3_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool i1_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool i2_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool p4_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool p2_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool p3_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool p1_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool i1xori2_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool i0xori3_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool m0_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool m1_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool m2_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool m3_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool i0_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool i3_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_1_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_2_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_3_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_4_comar1_G4_mul0_G16_mul1_G256_inv0;
  _Bool r00_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool r10_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool r0_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool r1_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool r2_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool r3_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool i1_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool i2_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool p4_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool p2_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool p3_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool p1_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool i1xori2_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool i0xori3_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool m0_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool m1_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool m2_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool m3_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool i0_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool i3_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_1_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_2_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_3_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool y1_4_comar2_G4_mul0_G16_mul1_G256_inv0;
  _Bool p0ls1_G4_mul0_G16_mul1_G256_inv0;
  _Bool p1ls1_G4_mul0_G16_mul1_G256_inv0;
  _Bool e01_G16_mul1_G256_inv0;
  _Bool e11_G16_mul1_G256_inv0;
  _Bool a0_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool a1_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool b0_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool b1_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool p0_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool p1_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool q0_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool q1_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool a0_0_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool a1_0_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool p0ls1_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool p1ls1_G4_scl_N0_G16_mul1_G256_inv0;
  _Bool r00_G4_mul1_G16_mul1_G256_inv0;
  _Bool r10_G4_mul1_G16_mul1_G256_inv0;
  _Bool r20_G4_mul1_G16_mul1_G256_inv0;
  _Bool r30_G4_mul1_G16_mul1_G256_inv0;
  _Bool r40_G4_mul1_G16_mul1_G256_inv0;
  _Bool r50_G4_mul1_G16_mul1_G256_inv0;
  _Bool a0_G4_mul1_G16_mul1_G256_inv0;
  _Bool a0_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool b0_G4_mul1_G16_mul1_G256_inv0;
  _Bool c0_G4_mul1_G16_mul1_G256_inv0;
  _Bool c0_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool c1_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool d0_G4_mul1_G16_mul1_G256_inv0;
  _Bool p0_G4_mul1_G16_mul1_G256_inv0;
  _Bool q0_G4_mul1_G16_mul1_G256_inv0;
  _Bool a1_G4_mul1_G16_mul1_G256_inv0;
  _Bool a1_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool b1_G4_mul1_G16_mul1_G256_inv0;
  _Bool c1_G4_mul1_G16_mul1_G256_inv0;
  _Bool d1_G4_mul1_G16_mul1_G256_inv0;
  _Bool p1_G4_mul1_G16_mul1_G256_inv0;
  _Bool q1_G4_mul1_G16_mul1_G256_inv0;
  _Bool axorb_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool cxord_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool axorb_1_G4_mul1_G16_mul1_G256_inv0;
  _Bool cxord_1_G4_mul1_G16_mul1_G256_inv0;
  _Bool e0_G4_mul1_G16_mul1_G256_inv0;
  _Bool e1_G4_mul1_G16_mul1_G256_inv0;
  _Bool p0_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool p1_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool q0_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool q1_0_G4_mul1_G16_mul1_G256_inv0;
  _Bool r00_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool r10_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool r0_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool r1_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool r2_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool r3_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool i1_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool i2_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool p4_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool p2_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool p3_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool p1_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool i1xori2_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool i0xori3_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool m0_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool m1_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool m2_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool m3_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool i0_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool i3_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_1_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_2_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_3_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_4_comar0_G4_mul1_G16_mul1_G256_inv0;
  _Bool r00_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool r10_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool r0_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool r1_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool r2_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool r3_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool i1_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool i2_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool p4_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool p2_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool p3_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool p1_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool i1xori2_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool i0xori3_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool m0_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool m1_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool m2_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool m3_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool i0_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool i3_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_1_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_2_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_3_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_4_comar1_G4_mul1_G16_mul1_G256_inv0;
  _Bool r00_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool r10_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool r0_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool r1_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool r2_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool r3_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool i1_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool i2_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool p4_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool p2_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool p3_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool p1_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool i1xori2_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool i0xori3_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool m0_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool m1_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool m2_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool m3_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool i0_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool i3_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_1_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_2_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_3_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool y1_4_comar2_G4_mul1_G16_mul1_G256_inv0;
  _Bool p0ls1_G4_mul1_G16_mul1_G256_inv0;
  _Bool p1ls1_G4_mul1_G16_mul1_G256_inv0;
  _Bool r00_G4_mul2_G16_mul1_G256_inv0;
  _Bool r10_G4_mul2_G16_mul1_G256_inv0;
  _Bool r20_G4_mul2_G16_mul1_G256_inv0;
  _Bool r30_G4_mul2_G16_mul1_G256_inv0;
  _Bool r40_G4_mul2_G16_mul1_G256_inv0;
  _Bool r50_G4_mul2_G16_mul1_G256_inv0;
  _Bool a0_G4_mul2_G16_mul1_G256_inv0;
  _Bool a0_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool b0_G4_mul2_G16_mul1_G256_inv0;
  _Bool c0_G4_mul2_G16_mul1_G256_inv0;
  _Bool c0_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool c1_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool d0_G4_mul2_G16_mul1_G256_inv0;
  _Bool p0_G4_mul2_G16_mul1_G256_inv0;
  _Bool q0_G4_mul2_G16_mul1_G256_inv0;
  _Bool a1_G4_mul2_G16_mul1_G256_inv0;
  _Bool a1_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool b1_G4_mul2_G16_mul1_G256_inv0;
  _Bool c1_G4_mul2_G16_mul1_G256_inv0;
  _Bool d1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p1_G4_mul2_G16_mul1_G256_inv0;
  _Bool q1_G4_mul2_G16_mul1_G256_inv0;
  _Bool axorb_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool cxord_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool axorb_1_G4_mul2_G16_mul1_G256_inv0;
  _Bool cxord_1_G4_mul2_G16_mul1_G256_inv0;
  _Bool e0_G4_mul2_G16_mul1_G256_inv0;
  _Bool e1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p0_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool p1_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool q0_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool q1_0_G4_mul2_G16_mul1_G256_inv0;
  _Bool r00_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool r10_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool r0_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool r1_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool r2_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool r3_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool i1_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool i2_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool p4_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool p2_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool p3_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool p1_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool i1xori2_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool i0xori3_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool m0_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool m1_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool m2_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool m3_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool i0_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool i3_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_1_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_2_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_3_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_4_comar0_G4_mul2_G16_mul1_G256_inv0;
  _Bool r00_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool r10_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool r0_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool r1_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool r2_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool r3_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool i1_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool i2_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p4_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p2_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p3_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p1_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool i1xori2_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool i0xori3_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool m0_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool m1_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool m2_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool m3_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool i0_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool i3_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_1_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_2_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_3_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_4_comar1_G4_mul2_G16_mul1_G256_inv0;
  _Bool r00_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool r10_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool r0_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool r1_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool r2_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool r3_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool i1_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool i2_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool p4_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool p2_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool p3_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool p1_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool i1xori2_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool i0xori3_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool m0_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool m1_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool m2_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool m3_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool i0_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool i3_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_1_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_2_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_3_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool y1_4_comar2_G4_mul2_G16_mul1_G256_inv0;
  _Bool p0ls1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p1ls1_G4_mul2_G16_mul1_G256_inv0;
  _Bool p0ls2_G16_mul1_G256_inv0;
  _Bool p1ls2_G16_mul1_G256_inv0;
  _Bool r00_G16_mul2_G256_inv0;
  _Bool r10_G16_mul2_G256_inv0;
  _Bool r20_G16_mul2_G256_inv0;
  _Bool r30_G16_mul2_G256_inv0;
  _Bool r40_G16_mul2_G256_inv0;
  _Bool r50_G16_mul2_G256_inv0;
  _Bool a0_G16_mul2_G256_inv0;
  _Bool a1_G16_mul2_G256_inv0;
  _Bool b0_G16_mul2_G256_inv0;
  _Bool b1_G16_mul2_G256_inv0;
  _Bool c0_G16_mul2_G256_inv0;
  _Bool c1_G16_mul2_G256_inv0;
  _Bool d0_G16_mul2_G256_inv0;
  _Bool d1_G16_mul2_G256_inv0;
  _Bool p0_G16_mul2_G256_inv0;
  _Bool p1_G16_mul2_G256_inv0;
  _Bool q0_G16_mul2_G256_inv0;
  _Bool q1_G16_mul2_G256_inv0;
  _Bool axorb_0_G16_mul2_G256_inv0;
  _Bool cxord_0_G16_mul2_G256_inv0;
  _Bool axorb_1_G16_mul2_G256_inv0;
  _Bool cxord_1_G16_mul2_G256_inv0;
  _Bool a0_0_G16_mul2_G256_inv0;
  _Bool a1_0_G16_mul2_G256_inv0;
  _Bool c0_0_G16_mul2_G256_inv0;
  _Bool c1_0_G16_mul2_G256_inv0;
  _Bool e0_G16_mul2_G256_inv0;
  _Bool e1_G16_mul2_G256_inv0;
  _Bool p0_0_G16_mul2_G256_inv0;
  _Bool p1_0_G16_mul2_G256_inv0;
  _Bool q0_0_G16_mul2_G256_inv0;
  _Bool q1_0_G16_mul2_G256_inv0;
  _Bool r00_G4_mul0_G16_mul2_G256_inv0;
  _Bool r10_G4_mul0_G16_mul2_G256_inv0;
  _Bool r20_G4_mul0_G16_mul2_G256_inv0;
  _Bool r30_G4_mul0_G16_mul2_G256_inv0;
  _Bool r40_G4_mul0_G16_mul2_G256_inv0;
  _Bool r50_G4_mul0_G16_mul2_G256_inv0;
  _Bool a0_G4_mul0_G16_mul2_G256_inv0;
  _Bool a0_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool b0_G4_mul0_G16_mul2_G256_inv0;
  _Bool c0_G4_mul0_G16_mul2_G256_inv0;
  _Bool c0_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool c1_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool d0_G4_mul0_G16_mul2_G256_inv0;
  _Bool p0_G4_mul0_G16_mul2_G256_inv0;
  _Bool q0_G4_mul0_G16_mul2_G256_inv0;
  _Bool a1_G4_mul0_G16_mul2_G256_inv0;
  _Bool a1_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool b1_G4_mul0_G16_mul2_G256_inv0;
  _Bool c1_G4_mul0_G16_mul2_G256_inv0;
  _Bool d1_G4_mul0_G16_mul2_G256_inv0;
  _Bool p1_G4_mul0_G16_mul2_G256_inv0;
  _Bool q1_G4_mul0_G16_mul2_G256_inv0;
  _Bool axorb_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool cxord_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool axorb_1_G4_mul0_G16_mul2_G256_inv0;
  _Bool cxord_1_G4_mul0_G16_mul2_G256_inv0;
  _Bool e0_G4_mul0_G16_mul2_G256_inv0;
  _Bool e1_G4_mul0_G16_mul2_G256_inv0;
  _Bool p0_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool p1_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool q0_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool q1_0_G4_mul0_G16_mul2_G256_inv0;
  _Bool r00_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool r10_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool r0_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool r1_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool r2_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool r3_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool i1_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool i2_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool p4_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool p2_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool p3_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool p1_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool i1xori2_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool i0xori3_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool m0_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool m1_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool m2_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool m3_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool i0_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool i3_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_1_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_2_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_3_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_4_comar0_G4_mul0_G16_mul2_G256_inv0;
  _Bool r00_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool r10_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool r0_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool r1_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool r2_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool r3_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool i1_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool i2_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool p4_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool p2_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool p3_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool p1_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool i1xori2_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool i0xori3_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool m0_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool m1_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool m2_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool m3_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool i0_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool i3_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_1_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_2_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_3_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_4_comar1_G4_mul0_G16_mul2_G256_inv0;
  _Bool r00_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool r10_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool r0_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool r1_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool r2_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool r3_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool i1_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool i2_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool p4_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool p2_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool p3_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool p1_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool i1xori2_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool i0xori3_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool m0_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool m1_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool m2_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool m3_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool i0_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool i3_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_1_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_2_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_3_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool y1_4_comar2_G4_mul0_G16_mul2_G256_inv0;
  _Bool p0ls1_G4_mul0_G16_mul2_G256_inv0;
  _Bool p1ls1_G4_mul0_G16_mul2_G256_inv0;
  _Bool e01_G16_mul2_G256_inv0;
  _Bool e11_G16_mul2_G256_inv0;
  _Bool a0_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool a1_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool b0_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool b1_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool p0_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool p1_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool q0_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool q1_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool a0_0_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool a1_0_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool p0ls1_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool p1ls1_G4_scl_N0_G16_mul2_G256_inv0;
  _Bool r00_G4_mul1_G16_mul2_G256_inv0;
  _Bool r10_G4_mul1_G16_mul2_G256_inv0;
  _Bool r20_G4_mul1_G16_mul2_G256_inv0;
  _Bool r30_G4_mul1_G16_mul2_G256_inv0;
  _Bool r40_G4_mul1_G16_mul2_G256_inv0;
  _Bool r50_G4_mul1_G16_mul2_G256_inv0;
  _Bool a0_G4_mul1_G16_mul2_G256_inv0;
  _Bool a0_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool b0_G4_mul1_G16_mul2_G256_inv0;
  _Bool c0_G4_mul1_G16_mul2_G256_inv0;
  _Bool c0_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool c1_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool d0_G4_mul1_G16_mul2_G256_inv0;
  _Bool p0_G4_mul1_G16_mul2_G256_inv0;
  _Bool q0_G4_mul1_G16_mul2_G256_inv0;
  _Bool a1_G4_mul1_G16_mul2_G256_inv0;
  _Bool a1_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool b1_G4_mul1_G16_mul2_G256_inv0;
  _Bool c1_G4_mul1_G16_mul2_G256_inv0;
  _Bool d1_G4_mul1_G16_mul2_G256_inv0;
  _Bool p1_G4_mul1_G16_mul2_G256_inv0;
  _Bool q1_G4_mul1_G16_mul2_G256_inv0;
  _Bool axorb_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool cxord_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool axorb_1_G4_mul1_G16_mul2_G256_inv0;
  _Bool cxord_1_G4_mul1_G16_mul2_G256_inv0;
  _Bool e0_G4_mul1_G16_mul2_G256_inv0;
  _Bool e1_G4_mul1_G16_mul2_G256_inv0;
  _Bool p0_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool p1_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool q0_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool q1_0_G4_mul1_G16_mul2_G256_inv0;
  _Bool r00_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool r10_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool r0_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool r1_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool r2_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool r3_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool i1_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool i2_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool p4_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool p2_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool p3_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool p1_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool i1xori2_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool i0xori3_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool m0_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool m1_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool m2_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool m3_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool i0_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool i3_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_1_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_2_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_3_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_4_comar0_G4_mul1_G16_mul2_G256_inv0;
  _Bool r00_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool r10_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool r0_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool r1_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool r2_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool r3_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool i1_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool i2_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool p4_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool p2_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool p3_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool p1_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool i1xori2_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool i0xori3_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool m0_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool m1_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool m2_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool m3_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool i0_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool i3_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_1_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_2_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_3_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_4_comar1_G4_mul1_G16_mul2_G256_inv0;
  _Bool r00_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool r10_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool r0_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool r1_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool r2_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool r3_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool i1_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool i2_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool p4_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool p2_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool p3_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool p1_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool i1xori2_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool i0xori3_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool m0_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool m1_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool m2_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool m3_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool i0_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool i3_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_1_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_2_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_3_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool y1_4_comar2_G4_mul1_G16_mul2_G256_inv0;
  _Bool p0ls1_G4_mul1_G16_mul2_G256_inv0;
  _Bool p1ls1_G4_mul1_G16_mul2_G256_inv0;
  _Bool r00_G4_mul2_G16_mul2_G256_inv0;
  _Bool r10_G4_mul2_G16_mul2_G256_inv0;
  _Bool r20_G4_mul2_G16_mul2_G256_inv0;
  _Bool r30_G4_mul2_G16_mul2_G256_inv0;
  _Bool r40_G4_mul2_G16_mul2_G256_inv0;
  _Bool r50_G4_mul2_G16_mul2_G256_inv0;
  _Bool a0_G4_mul2_G16_mul2_G256_inv0;
  _Bool a0_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool b0_G4_mul2_G16_mul2_G256_inv0;
  _Bool c0_G4_mul2_G16_mul2_G256_inv0;
  _Bool c0_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool c1_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool d0_G4_mul2_G16_mul2_G256_inv0;
  _Bool p0_G4_mul2_G16_mul2_G256_inv0;
  _Bool q0_G4_mul2_G16_mul2_G256_inv0;
  _Bool a1_G4_mul2_G16_mul2_G256_inv0;
  _Bool a1_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool b1_G4_mul2_G16_mul2_G256_inv0;
  _Bool c1_G4_mul2_G16_mul2_G256_inv0;
  _Bool d1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p1_G4_mul2_G16_mul2_G256_inv0;
  _Bool q1_G4_mul2_G16_mul2_G256_inv0;
  _Bool axorb_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool cxord_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool axorb_1_G4_mul2_G16_mul2_G256_inv0;
  _Bool cxord_1_G4_mul2_G16_mul2_G256_inv0;
  _Bool e0_G4_mul2_G16_mul2_G256_inv0;
  _Bool e1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p0_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool p1_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool q0_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool q1_0_G4_mul2_G16_mul2_G256_inv0;
  _Bool r00_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool r10_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool r0_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool r1_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool r2_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool r3_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool i1_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool i2_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool p4_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool p2_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool p3_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool p1_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool i1xori2_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool i0xori3_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool m0_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool m1_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool m2_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool m3_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool i0_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool i3_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_1_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_2_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_3_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_4_comar0_G4_mul2_G16_mul2_G256_inv0;
  _Bool r00_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool r10_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool r0_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool r1_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool r2_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool r3_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool i1_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool i2_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p4_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p2_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p3_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p1_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool i1xori2_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool i0xori3_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool m0_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool m1_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool m2_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool m3_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool i0_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool i3_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_1_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_2_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_3_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_4_comar1_G4_mul2_G16_mul2_G256_inv0;
  _Bool r00_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool r10_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool r0_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool r1_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool r2_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool r3_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool i1_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool i2_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool p4_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool p2_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool p3_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool p1_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool i1xori2_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool i0xori3_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool m0_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool m1_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool m2_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool m3_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool i0_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool i3_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_1_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_2_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_3_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool y1_4_comar2_G4_mul2_G16_mul2_G256_inv0;
  _Bool p0ls1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p1ls1_G4_mul2_G16_mul2_G256_inv0;
  _Bool p0ls2_G16_mul2_G256_inv0;
  _Bool p1ls2_G16_mul2_G256_inv0;
  _Bool p0ls4_G256_inv0;
  _Bool p1ls4_G256_inv0;
  a0_0_G256_inv0 = t2 & dec_240_inp;
  a1_0_G256_inv0 = t3 & dec_240_inp;
  a0_G256_inv0 = a0_0_G256_inv0 >> dec_4_inp;
  a1_G256_inv0 = a1_0_G256_inv0 >> dec_4_inp;
  b0_G256_inv0 = t2 & dec_15_inp;
  b1_G256_inv0 = t3 & dec_15_inp;
  a0xorb0_G256_inv0 = a0_G256_inv0 ^ b0_G256_inv0;
  a1xorb1_G256_inv0 = a1_G256_inv0 ^ b1_G256_inv0;
  a0_0_G16_sq_scl0_G256_inv0 = a0xorb0_G256_inv0 & dec_12_inp;
  a1_0_G16_sq_scl0_G256_inv0 = a1xorb1_G256_inv0 & dec_12_inp;
  a0_G16_sq_scl0_G256_inv0 = a0_0_G16_sq_scl0_G256_inv0 >> dec_2_inp;
  a1_G16_sq_scl0_G256_inv0 = a1_0_G16_sq_scl0_G256_inv0 >> dec_2_inp;
  b0_G16_sq_scl0_G256_inv0 = a0xorb0_G256_inv0 & dec_3_inp;
  b1_G16_sq_scl0_G256_inv0 = a1xorb1_G256_inv0 & dec_3_inp;
  p0_0_G16_sq_scl0_G256_inv0 = a0_G16_sq_scl0_G256_inv0 ^ b0_G16_sq_scl0_G256_inv0;
  p1_0_G16_sq_scl0_G256_inv0 = a1_G16_sq_scl0_G256_inv0 ^ b1_G16_sq_scl0_G256_inv0;
  a0_0_G4_sq0_G16_sq_scl0_G256_inv0 = p0_0_G16_sq_scl0_G256_inv0 & dec_2_inp;
  a1_0_G4_sq0_G16_sq_scl0_G256_inv0 = p1_0_G16_sq_scl0_G256_inv0 & dec_2_inp;
  a0_G4_sq0_G16_sq_scl0_G256_inv0 = a0_0_G4_sq0_G16_sq_scl0_G256_inv0 >> dec_1_inp;
  a1_G4_sq0_G16_sq_scl0_G256_inv0 = a1_0_G4_sq0_G16_sq_scl0_G256_inv0 >> dec_1_inp;
  b0_G4_sq0_G16_sq_scl0_G256_inv0 = p0_0_G16_sq_scl0_G256_inv0 & dec_1_inp;
  b1_G4_sq0_G16_sq_scl0_G256_inv0 = p1_0_G16_sq_scl0_G256_inv0 & dec_1_inp;
  b0ls1_G4_sq0_G16_sq_scl0_G256_inv0 = b0_G4_sq0_G16_sq_scl0_G256_inv0 << dec_1_inp;
  b1ls1_G4_sq0_G16_sq_scl0_G256_inv0 = b1_G4_sq0_G16_sq_scl0_G256_inv0 << dec_1_inp;
  p0_G16_sq_scl0_G256_inv0 = b0ls1_G4_sq0_G16_sq_scl0_G256_inv0 | a0_G4_sq0_G16_sq_scl0_G256_inv0;
  p1_G16_sq_scl0_G256_inv0 = b1ls1_G4_sq0_G16_sq_scl0_G256_inv0 | a1_G4_sq0_G16_sq_scl0_G256_inv0;
  a0_0_G4_sq1_G16_sq_scl0_G256_inv0 = b0_G16_sq_scl0_G256_inv0 & dec_2_inp;
  a1_0_G4_sq1_G16_sq_scl0_G256_inv0 = b1_G16_sq_scl0_G256_inv0 & dec_2_inp;
  a0_G4_sq1_G16_sq_scl0_G256_inv0 = a0_0_G4_sq1_G16_sq_scl0_G256_inv0 >> dec_1_inp;
  a1_G4_sq1_G16_sq_scl0_G256_inv0 = a1_0_G4_sq1_G16_sq_scl0_G256_inv0 >> dec_1_inp;
  b0_G4_sq1_G16_sq_scl0_G256_inv0 = b0_G16_sq_scl0_G256_inv0 & dec_1_inp;
  b1_G4_sq1_G16_sq_scl0_G256_inv0 = b1_G16_sq_scl0_G256_inv0 & dec_1_inp;
  b0ls1_G4_sq1_G16_sq_scl0_G256_inv0 = b0_G4_sq1_G16_sq_scl0_G256_inv0 << dec_1_inp;
  b1ls1_G4_sq1_G16_sq_scl0_G256_inv0 = b1_G4_sq1_G16_sq_scl0_G256_inv0 << dec_1_inp;
  q0_0_G16_sq_scl0_G256_inv0 = b0ls1_G4_sq1_G16_sq_scl0_G256_inv0 | a0_G4_sq1_G16_sq_scl0_G256_inv0;
  q1_0_G16_sq_scl0_G256_inv0 = b1ls1_G4_sq1_G16_sq_scl0_G256_inv0 | a1_G4_sq1_G16_sq_scl0_G256_inv0;
  a0_0_G4_scl_N20_G16_sq_scl0_G256_inv0 = q0_0_G16_sq_scl0_G256_inv0 & dec_2_inp;
  a1_0_G4_scl_N20_G16_sq_scl0_G256_inv0 = q1_0_G16_sq_scl0_G256_inv0 & dec_2_inp;
  a0_G4_scl_N20_G16_sq_scl0_G256_inv0 = a0_0_G4_scl_N20_G16_sq_scl0_G256_inv0 >> dec_1_inp;
  a1_G4_scl_N20_G16_sq_scl0_G256_inv0 = a1_0_G4_scl_N20_G16_sq_scl0_G256_inv0 >> dec_1_inp;
  b0_G4_scl_N20_G16_sq_scl0_G256_inv0 = q0_0_G16_sq_scl0_G256_inv0 & dec_1_inp;
  b1_G4_scl_N20_G16_sq_scl0_G256_inv0 = q1_0_G16_sq_scl0_G256_inv0 & dec_1_inp;
  p0_G4_scl_N20_G16_sq_scl0_G256_inv0 = a0_G4_scl_N20_G16_sq_scl0_G256_inv0 ^ b0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  p1_G4_scl_N20_G16_sq_scl0_G256_inv0 = a1_G4_scl_N20_G16_sq_scl0_G256_inv0 ^ b1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  q0_G4_scl_N20_G16_sq_scl0_G256_inv0 = a0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  q1_G4_scl_N20_G16_sq_scl0_G256_inv0 = a1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  p1ls1_G4_scl_N20_G16_sq_scl0_G256_inv0 = p1_G4_scl_N20_G16_sq_scl0_G256_inv0 << dec_1_inp;
  p0ls1_G4_scl_N20_G16_sq_scl0_G256_inv0 = p0_G4_scl_N20_G16_sq_scl0_G256_inv0 << dec_1_inp;
  q0_G16_sq_scl0_G256_inv0 = p0ls1_G4_scl_N20_G16_sq_scl0_G256_inv0 | q0_G4_scl_N20_G16_sq_scl0_G256_inv0;
  q1_G16_sq_scl0_G256_inv0 = p1ls1_G4_scl_N20_G16_sq_scl0_G256_inv0 | q1_G4_scl_N20_G16_sq_scl0_G256_inv0;
  p0ls2_G16_sq_scl0_G256_inv0 = p0_G16_sq_scl0_G256_inv0 << dec_2_inp;
  p1ls2_G16_sq_scl0_G256_inv0 = p1_G16_sq_scl0_G256_inv0 << dec_2_inp;
  c0_G256_inv0 = p0ls2_G16_sq_scl0_G256_inv0 | q0_G16_sq_scl0_G256_inv0;
  c1_G256_inv0 = p1ls2_G16_sq_scl0_G256_inv0 | q1_G16_sq_scl0_G256_inv0;
  r00_G16_mul0_G256_inv0 = r0_inp % dec_16_inp;
  r10_G16_mul0_G256_inv0 = r1_inp % dec_16_inp;
  r20_G16_mul0_G256_inv0 = r2_inp % dec_16_inp;
  r30_G16_mul0_G256_inv0 = r3_inp % dec_16_inp;
  r40_G16_mul0_G256_inv0 = r4_inp % dec_16_inp;
  r50_G16_mul0_G256_inv0 = r5_inp % dec_16_inp;
  a0_0_G16_mul0_G256_inv0 = a0_G256_inv0 & dec_12_inp;
  a1_0_G16_mul0_G256_inv0 = a1_G256_inv0 & dec_12_inp;
  a0_G16_mul0_G256_inv0 = a0_0_G16_mul0_G256_inv0 >> dec_2_inp;
  a1_G16_mul0_G256_inv0 = a1_0_G16_mul0_G256_inv0 >> dec_2_inp;
  b0_G16_mul0_G256_inv0 = a0_G256_inv0 & dec_3_inp;
  b1_G16_mul0_G256_inv0 = a1_G256_inv0 & dec_3_inp;
  c0_0_G16_mul0_G256_inv0 = b0_G256_inv0 & dec_12_inp;
  c1_0_G16_mul0_G256_inv0 = b1_G256_inv0 & dec_12_inp;
  c0_G16_mul0_G256_inv0 = c0_0_G16_mul0_G256_inv0 >> dec_2_inp;
  c1_G16_mul0_G256_inv0 = c1_0_G16_mul0_G256_inv0 >> dec_2_inp;
  d0_G16_mul0_G256_inv0 = b0_G256_inv0 & dec_3_inp;
  d1_G16_mul0_G256_inv0 = b1_G256_inv0 & dec_3_inp;
  axorb_0_G16_mul0_G256_inv0 = a0_G16_mul0_G256_inv0 ^ b0_G16_mul0_G256_inv0;
  cxord_0_G16_mul0_G256_inv0 = c0_G16_mul0_G256_inv0 ^ d0_G16_mul0_G256_inv0;
  axorb_1_G16_mul0_G256_inv0 = a1_G16_mul0_G256_inv0 ^ b1_G16_mul0_G256_inv0;
  cxord_1_G16_mul0_G256_inv0 = c1_G16_mul0_G256_inv0 ^ d1_G16_mul0_G256_inv0;
  r00_G4_mul0_G16_mul0_G256_inv0 = r00_G16_mul0_G256_inv0 % dec_4_inp;
  r10_G4_mul0_G16_mul0_G256_inv0 = r10_G16_mul0_G256_inv0 % dec_4_inp;
  r20_G4_mul0_G16_mul0_G256_inv0 = r20_G16_mul0_G256_inv0 % dec_4_inp;
  r30_G4_mul0_G16_mul0_G256_inv0 = r30_G16_mul0_G256_inv0 % dec_4_inp;
  r40_G4_mul0_G16_mul0_G256_inv0 = r40_G16_mul0_G256_inv0 % dec_4_inp;
  r50_G4_mul0_G16_mul0_G256_inv0 = r50_G16_mul0_G256_inv0 % dec_4_inp;
  a0_0_G4_mul0_G16_mul0_G256_inv0 = axorb_0_G16_mul0_G256_inv0 & dec_2_inp;
  a1_0_G4_mul0_G16_mul0_G256_inv0 = axorb_1_G16_mul0_G256_inv0 & dec_2_inp;
  a0_G4_mul0_G16_mul0_G256_inv0 = a0_0_G4_mul0_G16_mul0_G256_inv0 >> dec_1_inp;
  a1_G4_mul0_G16_mul0_G256_inv0 = a1_0_G4_mul0_G16_mul0_G256_inv0 >> dec_1_inp;
  b0_G4_mul0_G16_mul0_G256_inv0 = axorb_0_G16_mul0_G256_inv0 & dec_1_inp;
  b1_G4_mul0_G16_mul0_G256_inv0 = axorb_1_G16_mul0_G256_inv0 & dec_1_inp;
  c0_0_G4_mul0_G16_mul0_G256_inv0 = cxord_0_G16_mul0_G256_inv0 & dec_2_inp;
  c1_0_G4_mul0_G16_mul0_G256_inv0 = cxord_1_G16_mul0_G256_inv0 & dec_2_inp;
  c0_G4_mul0_G16_mul0_G256_inv0 = c0_0_G4_mul0_G16_mul0_G256_inv0 >> dec_1_inp;
  c1_G4_mul0_G16_mul0_G256_inv0 = c1_0_G4_mul0_G16_mul0_G256_inv0 >> dec_1_inp;
  d0_G4_mul0_G16_mul0_G256_inv0 = cxord_0_G16_mul0_G256_inv0 & dec_1_inp;
  d1_G4_mul0_G16_mul0_G256_inv0 = cxord_1_G16_mul0_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul0_G16_mul0_G256_inv0 = a0_G4_mul0_G16_mul0_G256_inv0 ^ b0_G4_mul0_G16_mul0_G256_inv0;
  cxord_0_G4_mul0_G16_mul0_G256_inv0 = c0_G4_mul0_G16_mul0_G256_inv0 ^ d0_G4_mul0_G16_mul0_G256_inv0;
  axorb_1_G4_mul0_G16_mul0_G256_inv0 = a1_G4_mul0_G16_mul0_G256_inv0 ^ b1_G4_mul0_G16_mul0_G256_inv0;
  cxord_1_G4_mul0_G16_mul0_G256_inv0 = c1_G4_mul0_G16_mul0_G256_inv0 ^ d1_G4_mul0_G16_mul0_G256_inv0;
  r00_comar0_G4_mul0_G16_mul0_G256_inv0 = r00_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul0_G16_mul0_G256_inv0 = r10_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul0_G16_mul0_G256_inv0 = r20_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul0_G16_mul0_G256_inv0 = r30_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul0_G16_mul0_G256_inv0 = r40_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul0_G16_mul0_G256_inv0 = r50_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul0_G16_mul0_G256_inv0 = axorb_0_G4_mul0_G16_mul0_G256_inv0 ^ r00_comar0_G4_mul0_G16_mul0_G256_inv0;
  m1_comar0_G4_mul0_G16_mul0_G256_inv0 = cxord_1_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul0_G256_inv0;
  m2_comar0_G4_mul0_G16_mul0_G256_inv0 = cxord_0_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul0_G256_inv0;
  m3_comar0_G4_mul0_G16_mul0_G256_inv0 = axorb_1_G4_mul0_G16_mul0_G256_inv0 ^ r00_comar0_G4_mul0_G16_mul0_G256_inv0;
  p2_comar0_G4_mul0_G16_mul0_G256_inv0 = m0_comar0_G4_mul0_G16_mul0_G256_inv0 & m1_comar0_G4_mul0_G16_mul0_G256_inv0;
  p3_comar0_G4_mul0_G16_mul0_G256_inv0 = m3_comar0_G4_mul0_G16_mul0_G256_inv0 & m2_comar0_G4_mul0_G16_mul0_G256_inv0;
  p1_comar0_G4_mul0_G16_mul0_G256_inv0 = m0_comar0_G4_mul0_G16_mul0_G256_inv0 & m2_comar0_G4_mul0_G16_mul0_G256_inv0;
  p4_comar0_G4_mul0_G16_mul0_G256_inv0 = m3_comar0_G4_mul0_G16_mul0_G256_inv0 & m1_comar0_G4_mul0_G16_mul0_G256_inv0;
  i0_comar0_G4_mul0_G16_mul0_G256_inv0 = p1_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r0_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  i1_comar0_G4_mul0_G16_mul0_G256_inv0 = p2_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r1_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  i2_comar0_G4_mul0_G16_mul0_G256_inv0 = p3_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r2_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  i3_comar0_G4_mul0_G16_mul0_G256_inv0 = p4_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r3_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  i1xori2_comar0_G4_mul0_G16_mul0_G256_inv0 = i1_comar0_G4_mul0_G16_mul0_G256_inv0 ^ i2_comar0_G4_mul0_G16_mul0_G256_inv0;
  i0xori3_comar0_G4_mul0_G16_mul0_G256_inv0 = i0_comar0_G4_mul0_G16_mul0_G256_inv0 ^ i3_comar0_G4_mul0_G16_mul0_G256_inv0;
  e0_G4_mul0_G16_mul0_G256_inv0 = i1xori2_comar0_G4_mul0_G16_mul0_G256_inv0 ^ i0xori3_comar0_G4_mul0_G16_mul0_G256_inv0;
  y1_1_comar0_G4_mul0_G16_mul0_G256_inv0 = r00_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul0_G256_inv0;
  y1_2_comar0_G4_mul0_G16_mul0_G256_inv0 = y1_1_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r0_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  y1_3_comar0_G4_mul0_G16_mul0_G256_inv0 = y1_2_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r1_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  y1_4_comar0_G4_mul0_G16_mul0_G256_inv0 = y1_3_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r2_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  e1_G4_mul0_G16_mul0_G256_inv0 = y1_4_comar0_G4_mul0_G16_mul0_G256_inv0 ^ r3_10_comar0_G4_mul0_G16_mul0_G256_inv0;
  r00_comar1_G4_mul0_G16_mul0_G256_inv0 = r00_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul0_G16_mul0_G256_inv0 = r10_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul0_G16_mul0_G256_inv0 = r20_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul0_G16_mul0_G256_inv0 = r30_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul0_G16_mul0_G256_inv0 = r40_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul0_G16_mul0_G256_inv0 = r50_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul0_G16_mul0_G256_inv0 = a0_G4_mul0_G16_mul0_G256_inv0 ^ r00_comar1_G4_mul0_G16_mul0_G256_inv0;
  m1_comar1_G4_mul0_G16_mul0_G256_inv0 = c1_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul0_G256_inv0;
  m2_comar1_G4_mul0_G16_mul0_G256_inv0 = c0_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul0_G256_inv0;
  m3_comar1_G4_mul0_G16_mul0_G256_inv0 = a1_G4_mul0_G16_mul0_G256_inv0 ^ r00_comar1_G4_mul0_G16_mul0_G256_inv0;
  p2_comar1_G4_mul0_G16_mul0_G256_inv0 = m0_comar1_G4_mul0_G16_mul0_G256_inv0 & m1_comar1_G4_mul0_G16_mul0_G256_inv0;
  p3_comar1_G4_mul0_G16_mul0_G256_inv0 = m3_comar1_G4_mul0_G16_mul0_G256_inv0 & m2_comar1_G4_mul0_G16_mul0_G256_inv0;
  p1_comar1_G4_mul0_G16_mul0_G256_inv0 = m0_comar1_G4_mul0_G16_mul0_G256_inv0 & m2_comar1_G4_mul0_G16_mul0_G256_inv0;
  p4_comar1_G4_mul0_G16_mul0_G256_inv0 = m3_comar1_G4_mul0_G16_mul0_G256_inv0 & m1_comar1_G4_mul0_G16_mul0_G256_inv0;
  i0_comar1_G4_mul0_G16_mul0_G256_inv0 = p1_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r0_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  i1_comar1_G4_mul0_G16_mul0_G256_inv0 = p2_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r1_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  i2_comar1_G4_mul0_G16_mul0_G256_inv0 = p3_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r2_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  i3_comar1_G4_mul0_G16_mul0_G256_inv0 = p4_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r3_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  i1xori2_comar1_G4_mul0_G16_mul0_G256_inv0 = i1_comar1_G4_mul0_G16_mul0_G256_inv0 ^ i2_comar1_G4_mul0_G16_mul0_G256_inv0;
  i0xori3_comar1_G4_mul0_G16_mul0_G256_inv0 = i0_comar1_G4_mul0_G16_mul0_G256_inv0 ^ i3_comar1_G4_mul0_G16_mul0_G256_inv0;
  p0_0_G4_mul0_G16_mul0_G256_inv0 = i1xori2_comar1_G4_mul0_G16_mul0_G256_inv0 ^ i0xori3_comar1_G4_mul0_G16_mul0_G256_inv0;
  y1_1_comar1_G4_mul0_G16_mul0_G256_inv0 = r00_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul0_G256_inv0;
  y1_2_comar1_G4_mul0_G16_mul0_G256_inv0 = y1_1_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r0_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  y1_3_comar1_G4_mul0_G16_mul0_G256_inv0 = y1_2_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r1_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  y1_4_comar1_G4_mul0_G16_mul0_G256_inv0 = y1_3_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r2_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  p1_0_G4_mul0_G16_mul0_G256_inv0 = y1_4_comar1_G4_mul0_G16_mul0_G256_inv0 ^ r3_10_comar1_G4_mul0_G16_mul0_G256_inv0;
  p0_G4_mul0_G16_mul0_G256_inv0 = p0_0_G4_mul0_G16_mul0_G256_inv0 ^ e0_G4_mul0_G16_mul0_G256_inv0;
  p1_G4_mul0_G16_mul0_G256_inv0 = p1_0_G4_mul0_G16_mul0_G256_inv0 ^ e1_G4_mul0_G16_mul0_G256_inv0;
  r00_comar2_G4_mul0_G16_mul0_G256_inv0 = r00_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul0_G16_mul0_G256_inv0 = r10_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul0_G16_mul0_G256_inv0 = r20_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul0_G16_mul0_G256_inv0 = r30_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul0_G16_mul0_G256_inv0 = r40_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul0_G16_mul0_G256_inv0 = r50_G4_mul0_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul0_G16_mul0_G256_inv0 = b0_G4_mul0_G16_mul0_G256_inv0 ^ r00_comar2_G4_mul0_G16_mul0_G256_inv0;
  m1_comar2_G4_mul0_G16_mul0_G256_inv0 = d1_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul0_G256_inv0;
  m2_comar2_G4_mul0_G16_mul0_G256_inv0 = d0_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul0_G256_inv0;
  m3_comar2_G4_mul0_G16_mul0_G256_inv0 = b1_G4_mul0_G16_mul0_G256_inv0 ^ r00_comar2_G4_mul0_G16_mul0_G256_inv0;
  p2_comar2_G4_mul0_G16_mul0_G256_inv0 = m0_comar2_G4_mul0_G16_mul0_G256_inv0 & m1_comar2_G4_mul0_G16_mul0_G256_inv0;
  p3_comar2_G4_mul0_G16_mul0_G256_inv0 = m3_comar2_G4_mul0_G16_mul0_G256_inv0 & m2_comar2_G4_mul0_G16_mul0_G256_inv0;
  p1_comar2_G4_mul0_G16_mul0_G256_inv0 = m0_comar2_G4_mul0_G16_mul0_G256_inv0 & m2_comar2_G4_mul0_G16_mul0_G256_inv0;
  p4_comar2_G4_mul0_G16_mul0_G256_inv0 = m3_comar2_G4_mul0_G16_mul0_G256_inv0 & m1_comar2_G4_mul0_G16_mul0_G256_inv0;
  i0_comar2_G4_mul0_G16_mul0_G256_inv0 = p1_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r0_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  i1_comar2_G4_mul0_G16_mul0_G256_inv0 = p2_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r1_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  i2_comar2_G4_mul0_G16_mul0_G256_inv0 = p3_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r2_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  i3_comar2_G4_mul0_G16_mul0_G256_inv0 = p4_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r3_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  i1xori2_comar2_G4_mul0_G16_mul0_G256_inv0 = i1_comar2_G4_mul0_G16_mul0_G256_inv0 ^ i2_comar2_G4_mul0_G16_mul0_G256_inv0;
  i0xori3_comar2_G4_mul0_G16_mul0_G256_inv0 = i0_comar2_G4_mul0_G16_mul0_G256_inv0 ^ i3_comar2_G4_mul0_G16_mul0_G256_inv0;
  q0_0_G4_mul0_G16_mul0_G256_inv0 = i1xori2_comar2_G4_mul0_G16_mul0_G256_inv0 ^ i0xori3_comar2_G4_mul0_G16_mul0_G256_inv0;
  y1_1_comar2_G4_mul0_G16_mul0_G256_inv0 = r00_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul0_G256_inv0;
  y1_2_comar2_G4_mul0_G16_mul0_G256_inv0 = y1_1_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r0_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  y1_3_comar2_G4_mul0_G16_mul0_G256_inv0 = y1_2_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r1_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  y1_4_comar2_G4_mul0_G16_mul0_G256_inv0 = y1_3_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r2_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  q1_0_G4_mul0_G16_mul0_G256_inv0 = y1_4_comar2_G4_mul0_G16_mul0_G256_inv0 ^ r3_10_comar2_G4_mul0_G16_mul0_G256_inv0;
  q0_G4_mul0_G16_mul0_G256_inv0 = q0_0_G4_mul0_G16_mul0_G256_inv0 ^ e0_G4_mul0_G16_mul0_G256_inv0;
  q1_G4_mul0_G16_mul0_G256_inv0 = q1_0_G4_mul0_G16_mul0_G256_inv0 ^ e1_G4_mul0_G16_mul0_G256_inv0;
  p1ls1_G4_mul0_G16_mul0_G256_inv0 = p1_G4_mul0_G16_mul0_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul0_G16_mul0_G256_inv0 = p0_G4_mul0_G16_mul0_G256_inv0 << dec_1_inp;
  e0_G16_mul0_G256_inv0 = p1ls1_G4_mul0_G16_mul0_G256_inv0 | q1_G4_mul0_G16_mul0_G256_inv0;
  e1_G16_mul0_G256_inv0 = p0ls1_G4_mul0_G16_mul0_G256_inv0 | q0_G4_mul0_G16_mul0_G256_inv0;
  a0_0_G4_scl_N0_G16_mul0_G256_inv0 = e0_G16_mul0_G256_inv0 & dec_2_inp;
  a1_0_G4_scl_N0_G16_mul0_G256_inv0 = e1_G16_mul0_G256_inv0 & dec_2_inp;
  a0_G4_scl_N0_G16_mul0_G256_inv0 = a0_0_G4_scl_N0_G16_mul0_G256_inv0 >> dec_1_inp;
  a1_G4_scl_N0_G16_mul0_G256_inv0 = a1_0_G4_scl_N0_G16_mul0_G256_inv0 >> dec_1_inp;
  b0_G4_scl_N0_G16_mul0_G256_inv0 = e0_G16_mul0_G256_inv0 & dec_1_inp;
  b1_G4_scl_N0_G16_mul0_G256_inv0 = e1_G16_mul0_G256_inv0 & dec_1_inp;
  p0_G4_scl_N0_G16_mul0_G256_inv0 = b0_G4_scl_N0_G16_mul0_G256_inv0;
  p1_G4_scl_N0_G16_mul0_G256_inv0 = b1_G4_scl_N0_G16_mul0_G256_inv0;
  q0_G4_scl_N0_G16_mul0_G256_inv0 = a0_G4_scl_N0_G16_mul0_G256_inv0 ^ b0_G4_scl_N0_G16_mul0_G256_inv0;
  q1_G4_scl_N0_G16_mul0_G256_inv0 = a1_G4_scl_N0_G16_mul0_G256_inv0 ^ b1_G4_scl_N0_G16_mul0_G256_inv0;
  p1ls1_G4_scl_N0_G16_mul0_G256_inv0 = p1_G4_scl_N0_G16_mul0_G256_inv0 << dec_1_inp;
  p0ls1_G4_scl_N0_G16_mul0_G256_inv0 = p0_G4_scl_N0_G16_mul0_G256_inv0 << dec_1_inp;
  e01_G16_mul0_G256_inv0 = p0ls1_G4_scl_N0_G16_mul0_G256_inv0 | q0_G4_scl_N0_G16_mul0_G256_inv0;
  e11_G16_mul0_G256_inv0 = p1ls1_G4_scl_N0_G16_mul0_G256_inv0 | q1_G4_scl_N0_G16_mul0_G256_inv0;
  r00_G4_mul1_G16_mul0_G256_inv0 = r00_G16_mul0_G256_inv0 % dec_4_inp;
  r10_G4_mul1_G16_mul0_G256_inv0 = r10_G16_mul0_G256_inv0 % dec_4_inp;
  r20_G4_mul1_G16_mul0_G256_inv0 = r20_G16_mul0_G256_inv0 % dec_4_inp;
  r30_G4_mul1_G16_mul0_G256_inv0 = r30_G16_mul0_G256_inv0 % dec_4_inp;
  r40_G4_mul1_G16_mul0_G256_inv0 = r40_G16_mul0_G256_inv0 % dec_4_inp;
  r50_G4_mul1_G16_mul0_G256_inv0 = r50_G16_mul0_G256_inv0 % dec_4_inp;
  a0_0_G4_mul1_G16_mul0_G256_inv0 = a0_G16_mul0_G256_inv0 & dec_2_inp;
  a1_0_G4_mul1_G16_mul0_G256_inv0 = a1_G16_mul0_G256_inv0 & dec_2_inp;
  a0_G4_mul1_G16_mul0_G256_inv0 = a0_0_G4_mul1_G16_mul0_G256_inv0 >> dec_1_inp;
  a1_G4_mul1_G16_mul0_G256_inv0 = a1_0_G4_mul1_G16_mul0_G256_inv0 >> dec_1_inp;
  b0_G4_mul1_G16_mul0_G256_inv0 = a0_G16_mul0_G256_inv0 & dec_1_inp;
  b1_G4_mul1_G16_mul0_G256_inv0 = a1_G16_mul0_G256_inv0 & dec_1_inp;
  c0_0_G4_mul1_G16_mul0_G256_inv0 = c0_G16_mul0_G256_inv0 & dec_2_inp;
  c1_0_G4_mul1_G16_mul0_G256_inv0 = c1_G16_mul0_G256_inv0 & dec_2_inp;
  c0_G4_mul1_G16_mul0_G256_inv0 = c0_0_G4_mul1_G16_mul0_G256_inv0 >> dec_1_inp;
  c1_G4_mul1_G16_mul0_G256_inv0 = c1_0_G4_mul1_G16_mul0_G256_inv0 >> dec_1_inp;
  d0_G4_mul1_G16_mul0_G256_inv0 = c0_G16_mul0_G256_inv0 & dec_1_inp;
  d1_G4_mul1_G16_mul0_G256_inv0 = c1_G16_mul0_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul1_G16_mul0_G256_inv0 = a0_G4_mul1_G16_mul0_G256_inv0 ^ b0_G4_mul1_G16_mul0_G256_inv0;
  cxord_0_G4_mul1_G16_mul0_G256_inv0 = c0_G4_mul1_G16_mul0_G256_inv0 ^ d0_G4_mul1_G16_mul0_G256_inv0;
  axorb_1_G4_mul1_G16_mul0_G256_inv0 = a1_G4_mul1_G16_mul0_G256_inv0 ^ b1_G4_mul1_G16_mul0_G256_inv0;
  cxord_1_G4_mul1_G16_mul0_G256_inv0 = c1_G4_mul1_G16_mul0_G256_inv0 ^ d1_G4_mul1_G16_mul0_G256_inv0;
  r00_comar0_G4_mul1_G16_mul0_G256_inv0 = r00_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul1_G16_mul0_G256_inv0 = r10_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul1_G16_mul0_G256_inv0 = r20_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul1_G16_mul0_G256_inv0 = r30_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul1_G16_mul0_G256_inv0 = r40_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul1_G16_mul0_G256_inv0 = r50_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul1_G16_mul0_G256_inv0 = axorb_0_G4_mul1_G16_mul0_G256_inv0 ^ r00_comar0_G4_mul1_G16_mul0_G256_inv0;
  m1_comar0_G4_mul1_G16_mul0_G256_inv0 = cxord_1_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul0_G256_inv0;
  m2_comar0_G4_mul1_G16_mul0_G256_inv0 = cxord_0_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul0_G256_inv0;
  m3_comar0_G4_mul1_G16_mul0_G256_inv0 = axorb_1_G4_mul1_G16_mul0_G256_inv0 ^ r00_comar0_G4_mul1_G16_mul0_G256_inv0;
  p2_comar0_G4_mul1_G16_mul0_G256_inv0 = m0_comar0_G4_mul1_G16_mul0_G256_inv0 & m1_comar0_G4_mul1_G16_mul0_G256_inv0;
  p3_comar0_G4_mul1_G16_mul0_G256_inv0 = m3_comar0_G4_mul1_G16_mul0_G256_inv0 & m2_comar0_G4_mul1_G16_mul0_G256_inv0;
  p1_comar0_G4_mul1_G16_mul0_G256_inv0 = m0_comar0_G4_mul1_G16_mul0_G256_inv0 & m2_comar0_G4_mul1_G16_mul0_G256_inv0;
  p4_comar0_G4_mul1_G16_mul0_G256_inv0 = m3_comar0_G4_mul1_G16_mul0_G256_inv0 & m1_comar0_G4_mul1_G16_mul0_G256_inv0;
  i0_comar0_G4_mul1_G16_mul0_G256_inv0 = p1_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r0_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  i1_comar0_G4_mul1_G16_mul0_G256_inv0 = p2_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r1_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  i2_comar0_G4_mul1_G16_mul0_G256_inv0 = p3_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r2_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  i3_comar0_G4_mul1_G16_mul0_G256_inv0 = p4_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r3_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  i1xori2_comar0_G4_mul1_G16_mul0_G256_inv0 = i1_comar0_G4_mul1_G16_mul0_G256_inv0 ^ i2_comar0_G4_mul1_G16_mul0_G256_inv0;
  i0xori3_comar0_G4_mul1_G16_mul0_G256_inv0 = i0_comar0_G4_mul1_G16_mul0_G256_inv0 ^ i3_comar0_G4_mul1_G16_mul0_G256_inv0;
  e0_G4_mul1_G16_mul0_G256_inv0 = i1xori2_comar0_G4_mul1_G16_mul0_G256_inv0 ^ i0xori3_comar0_G4_mul1_G16_mul0_G256_inv0;
  y1_1_comar0_G4_mul1_G16_mul0_G256_inv0 = r00_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul0_G256_inv0;
  y1_2_comar0_G4_mul1_G16_mul0_G256_inv0 = y1_1_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r0_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  y1_3_comar0_G4_mul1_G16_mul0_G256_inv0 = y1_2_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r1_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  y1_4_comar0_G4_mul1_G16_mul0_G256_inv0 = y1_3_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r2_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  e1_G4_mul1_G16_mul0_G256_inv0 = y1_4_comar0_G4_mul1_G16_mul0_G256_inv0 ^ r3_10_comar0_G4_mul1_G16_mul0_G256_inv0;
  r00_comar1_G4_mul1_G16_mul0_G256_inv0 = r00_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul1_G16_mul0_G256_inv0 = r10_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul1_G16_mul0_G256_inv0 = r20_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul1_G16_mul0_G256_inv0 = r30_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul1_G16_mul0_G256_inv0 = r40_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul1_G16_mul0_G256_inv0 = r50_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul1_G16_mul0_G256_inv0 = a0_G4_mul1_G16_mul0_G256_inv0 ^ r00_comar1_G4_mul1_G16_mul0_G256_inv0;
  m1_comar1_G4_mul1_G16_mul0_G256_inv0 = c1_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul0_G256_inv0;
  m2_comar1_G4_mul1_G16_mul0_G256_inv0 = c0_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul0_G256_inv0;
  m3_comar1_G4_mul1_G16_mul0_G256_inv0 = a1_G4_mul1_G16_mul0_G256_inv0 ^ r00_comar1_G4_mul1_G16_mul0_G256_inv0;
  p2_comar1_G4_mul1_G16_mul0_G256_inv0 = m0_comar1_G4_mul1_G16_mul0_G256_inv0 & m1_comar1_G4_mul1_G16_mul0_G256_inv0;
  p3_comar1_G4_mul1_G16_mul0_G256_inv0 = m3_comar1_G4_mul1_G16_mul0_G256_inv0 & m2_comar1_G4_mul1_G16_mul0_G256_inv0;
  p1_comar1_G4_mul1_G16_mul0_G256_inv0 = m0_comar1_G4_mul1_G16_mul0_G256_inv0 & m2_comar1_G4_mul1_G16_mul0_G256_inv0;
  p4_comar1_G4_mul1_G16_mul0_G256_inv0 = m3_comar1_G4_mul1_G16_mul0_G256_inv0 & m1_comar1_G4_mul1_G16_mul0_G256_inv0;
  i0_comar1_G4_mul1_G16_mul0_G256_inv0 = p1_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r0_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  i1_comar1_G4_mul1_G16_mul0_G256_inv0 = p2_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r1_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  i2_comar1_G4_mul1_G16_mul0_G256_inv0 = p3_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r2_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  i3_comar1_G4_mul1_G16_mul0_G256_inv0 = p4_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r3_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  i1xori2_comar1_G4_mul1_G16_mul0_G256_inv0 = i1_comar1_G4_mul1_G16_mul0_G256_inv0 ^ i2_comar1_G4_mul1_G16_mul0_G256_inv0;
  i0xori3_comar1_G4_mul1_G16_mul0_G256_inv0 = i0_comar1_G4_mul1_G16_mul0_G256_inv0 ^ i3_comar1_G4_mul1_G16_mul0_G256_inv0;
  p0_0_G4_mul1_G16_mul0_G256_inv0 = i1xori2_comar1_G4_mul1_G16_mul0_G256_inv0 ^ i0xori3_comar1_G4_mul1_G16_mul0_G256_inv0;
  y1_1_comar1_G4_mul1_G16_mul0_G256_inv0 = r00_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul0_G256_inv0;
  y1_2_comar1_G4_mul1_G16_mul0_G256_inv0 = y1_1_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r0_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  y1_3_comar1_G4_mul1_G16_mul0_G256_inv0 = y1_2_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r1_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  y1_4_comar1_G4_mul1_G16_mul0_G256_inv0 = y1_3_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r2_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  p1_0_G4_mul1_G16_mul0_G256_inv0 = y1_4_comar1_G4_mul1_G16_mul0_G256_inv0 ^ r3_10_comar1_G4_mul1_G16_mul0_G256_inv0;
  p0_G4_mul1_G16_mul0_G256_inv0 = p0_0_G4_mul1_G16_mul0_G256_inv0 ^ e0_G4_mul1_G16_mul0_G256_inv0;
  p1_G4_mul1_G16_mul0_G256_inv0 = p1_0_G4_mul1_G16_mul0_G256_inv0 ^ e1_G4_mul1_G16_mul0_G256_inv0;
  r00_comar2_G4_mul1_G16_mul0_G256_inv0 = r00_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul1_G16_mul0_G256_inv0 = r10_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul1_G16_mul0_G256_inv0 = r20_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul1_G16_mul0_G256_inv0 = r30_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul1_G16_mul0_G256_inv0 = r40_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul1_G16_mul0_G256_inv0 = r50_G4_mul1_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul1_G16_mul0_G256_inv0 = b0_G4_mul1_G16_mul0_G256_inv0 ^ r00_comar2_G4_mul1_G16_mul0_G256_inv0;
  m1_comar2_G4_mul1_G16_mul0_G256_inv0 = d1_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul0_G256_inv0;
  m2_comar2_G4_mul1_G16_mul0_G256_inv0 = d0_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul0_G256_inv0;
  m3_comar2_G4_mul1_G16_mul0_G256_inv0 = b1_G4_mul1_G16_mul0_G256_inv0 ^ r00_comar2_G4_mul1_G16_mul0_G256_inv0;
  p2_comar2_G4_mul1_G16_mul0_G256_inv0 = m0_comar2_G4_mul1_G16_mul0_G256_inv0 & m1_comar2_G4_mul1_G16_mul0_G256_inv0;
  p3_comar2_G4_mul1_G16_mul0_G256_inv0 = m3_comar2_G4_mul1_G16_mul0_G256_inv0 & m2_comar2_G4_mul1_G16_mul0_G256_inv0;
  p1_comar2_G4_mul1_G16_mul0_G256_inv0 = m0_comar2_G4_mul1_G16_mul0_G256_inv0 & m2_comar2_G4_mul1_G16_mul0_G256_inv0;
  p4_comar2_G4_mul1_G16_mul0_G256_inv0 = m3_comar2_G4_mul1_G16_mul0_G256_inv0 & m1_comar2_G4_mul1_G16_mul0_G256_inv0;
  i0_comar2_G4_mul1_G16_mul0_G256_inv0 = p1_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r0_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  i1_comar2_G4_mul1_G16_mul0_G256_inv0 = p2_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r1_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  i2_comar2_G4_mul1_G16_mul0_G256_inv0 = p3_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r2_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  i3_comar2_G4_mul1_G16_mul0_G256_inv0 = p4_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r3_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  i1xori2_comar2_G4_mul1_G16_mul0_G256_inv0 = i1_comar2_G4_mul1_G16_mul0_G256_inv0 ^ i2_comar2_G4_mul1_G16_mul0_G256_inv0;
  i0xori3_comar2_G4_mul1_G16_mul0_G256_inv0 = i0_comar2_G4_mul1_G16_mul0_G256_inv0 ^ i3_comar2_G4_mul1_G16_mul0_G256_inv0;
  q0_0_G4_mul1_G16_mul0_G256_inv0 = i1xori2_comar2_G4_mul1_G16_mul0_G256_inv0 ^ i0xori3_comar2_G4_mul1_G16_mul0_G256_inv0;
  y1_1_comar2_G4_mul1_G16_mul0_G256_inv0 = r00_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul0_G256_inv0;
  y1_2_comar2_G4_mul1_G16_mul0_G256_inv0 = y1_1_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r0_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  y1_3_comar2_G4_mul1_G16_mul0_G256_inv0 = y1_2_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r1_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  y1_4_comar2_G4_mul1_G16_mul0_G256_inv0 = y1_3_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r2_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  q1_0_G4_mul1_G16_mul0_G256_inv0 = y1_4_comar2_G4_mul1_G16_mul0_G256_inv0 ^ r3_10_comar2_G4_mul1_G16_mul0_G256_inv0;
  q0_G4_mul1_G16_mul0_G256_inv0 = q0_0_G4_mul1_G16_mul0_G256_inv0 ^ e0_G4_mul1_G16_mul0_G256_inv0;
  q1_G4_mul1_G16_mul0_G256_inv0 = q1_0_G4_mul1_G16_mul0_G256_inv0 ^ e1_G4_mul1_G16_mul0_G256_inv0;
  p1ls1_G4_mul1_G16_mul0_G256_inv0 = p1_G4_mul1_G16_mul0_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul1_G16_mul0_G256_inv0 = p0_G4_mul1_G16_mul0_G256_inv0 << dec_1_inp;
  p0_0_G16_mul0_G256_inv0 = p1ls1_G4_mul1_G16_mul0_G256_inv0 | q1_G4_mul1_G16_mul0_G256_inv0;
  p1_0_G16_mul0_G256_inv0 = p0ls1_G4_mul1_G16_mul0_G256_inv0 | q0_G4_mul1_G16_mul0_G256_inv0;
  p0_G16_mul0_G256_inv0 = p0_0_G16_mul0_G256_inv0 ^ e01_G16_mul0_G256_inv0;
  p1_G16_mul0_G256_inv0 = p1_0_G16_mul0_G256_inv0 ^ e11_G16_mul0_G256_inv0;
  r00_G4_mul2_G16_mul0_G256_inv0 = r00_G16_mul0_G256_inv0 % dec_4_inp;
  r10_G4_mul2_G16_mul0_G256_inv0 = r10_G16_mul0_G256_inv0 % dec_4_inp;
  r20_G4_mul2_G16_mul0_G256_inv0 = r20_G16_mul0_G256_inv0 % dec_4_inp;
  r30_G4_mul2_G16_mul0_G256_inv0 = r30_G16_mul0_G256_inv0 % dec_4_inp;
  r40_G4_mul2_G16_mul0_G256_inv0 = r40_G16_mul0_G256_inv0 % dec_4_inp;
  r50_G4_mul2_G16_mul0_G256_inv0 = r50_G16_mul0_G256_inv0 % dec_4_inp;
  a0_0_G4_mul2_G16_mul0_G256_inv0 = b0_G16_mul0_G256_inv0 & dec_2_inp;
  a1_0_G4_mul2_G16_mul0_G256_inv0 = b1_G16_mul0_G256_inv0 & dec_2_inp;
  a0_G4_mul2_G16_mul0_G256_inv0 = a0_0_G4_mul2_G16_mul0_G256_inv0 >> dec_1_inp;
  a1_G4_mul2_G16_mul0_G256_inv0 = a1_0_G4_mul2_G16_mul0_G256_inv0 >> dec_1_inp;
  b0_G4_mul2_G16_mul0_G256_inv0 = b0_G16_mul0_G256_inv0 & dec_1_inp;
  b1_G4_mul2_G16_mul0_G256_inv0 = b1_G16_mul0_G256_inv0 & dec_1_inp;
  c0_0_G4_mul2_G16_mul0_G256_inv0 = d0_G16_mul0_G256_inv0 & dec_2_inp;
  c1_0_G4_mul2_G16_mul0_G256_inv0 = d1_G16_mul0_G256_inv0 & dec_2_inp;
  c0_G4_mul2_G16_mul0_G256_inv0 = c0_0_G4_mul2_G16_mul0_G256_inv0 >> dec_1_inp;
  c1_G4_mul2_G16_mul0_G256_inv0 = c1_0_G4_mul2_G16_mul0_G256_inv0 >> dec_1_inp;
  d0_G4_mul2_G16_mul0_G256_inv0 = d0_G16_mul0_G256_inv0 & dec_1_inp;
  d1_G4_mul2_G16_mul0_G256_inv0 = d1_G16_mul0_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul2_G16_mul0_G256_inv0 = a0_G4_mul2_G16_mul0_G256_inv0 ^ b0_G4_mul2_G16_mul0_G256_inv0;
  cxord_0_G4_mul2_G16_mul0_G256_inv0 = c0_G4_mul2_G16_mul0_G256_inv0 ^ d0_G4_mul2_G16_mul0_G256_inv0;
  axorb_1_G4_mul2_G16_mul0_G256_inv0 = a1_G4_mul2_G16_mul0_G256_inv0 ^ b1_G4_mul2_G16_mul0_G256_inv0;
  cxord_1_G4_mul2_G16_mul0_G256_inv0 = c1_G4_mul2_G16_mul0_G256_inv0 ^ d1_G4_mul2_G16_mul0_G256_inv0;
  r00_comar0_G4_mul2_G16_mul0_G256_inv0 = r00_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul2_G16_mul0_G256_inv0 = r10_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul2_G16_mul0_G256_inv0 = r20_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul2_G16_mul0_G256_inv0 = r30_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul2_G16_mul0_G256_inv0 = r40_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul2_G16_mul0_G256_inv0 = r50_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul2_G16_mul0_G256_inv0 = axorb_0_G4_mul2_G16_mul0_G256_inv0 ^ r00_comar0_G4_mul2_G16_mul0_G256_inv0;
  m1_comar0_G4_mul2_G16_mul0_G256_inv0 = cxord_1_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul0_G256_inv0;
  m2_comar0_G4_mul2_G16_mul0_G256_inv0 = cxord_0_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul0_G256_inv0;
  m3_comar0_G4_mul2_G16_mul0_G256_inv0 = axorb_1_G4_mul2_G16_mul0_G256_inv0 ^ r00_comar0_G4_mul2_G16_mul0_G256_inv0;
  p2_comar0_G4_mul2_G16_mul0_G256_inv0 = m0_comar0_G4_mul2_G16_mul0_G256_inv0 & m1_comar0_G4_mul2_G16_mul0_G256_inv0;
  p3_comar0_G4_mul2_G16_mul0_G256_inv0 = m3_comar0_G4_mul2_G16_mul0_G256_inv0 & m2_comar0_G4_mul2_G16_mul0_G256_inv0;
  p1_comar0_G4_mul2_G16_mul0_G256_inv0 = m0_comar0_G4_mul2_G16_mul0_G256_inv0 & m2_comar0_G4_mul2_G16_mul0_G256_inv0;
  p4_comar0_G4_mul2_G16_mul0_G256_inv0 = m3_comar0_G4_mul2_G16_mul0_G256_inv0 & m1_comar0_G4_mul2_G16_mul0_G256_inv0;
  i0_comar0_G4_mul2_G16_mul0_G256_inv0 = p1_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r0_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  i1_comar0_G4_mul2_G16_mul0_G256_inv0 = p2_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r1_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  i2_comar0_G4_mul2_G16_mul0_G256_inv0 = p3_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r2_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  i3_comar0_G4_mul2_G16_mul0_G256_inv0 = p4_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r3_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  i1xori2_comar0_G4_mul2_G16_mul0_G256_inv0 = i1_comar0_G4_mul2_G16_mul0_G256_inv0 ^ i2_comar0_G4_mul2_G16_mul0_G256_inv0;
  i0xori3_comar0_G4_mul2_G16_mul0_G256_inv0 = i0_comar0_G4_mul2_G16_mul0_G256_inv0 ^ i3_comar0_G4_mul2_G16_mul0_G256_inv0;
  e0_G4_mul2_G16_mul0_G256_inv0 = i1xori2_comar0_G4_mul2_G16_mul0_G256_inv0 ^ i0xori3_comar0_G4_mul2_G16_mul0_G256_inv0;
  y1_1_comar0_G4_mul2_G16_mul0_G256_inv0 = r00_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul0_G256_inv0;
  y1_2_comar0_G4_mul2_G16_mul0_G256_inv0 = y1_1_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r0_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  y1_3_comar0_G4_mul2_G16_mul0_G256_inv0 = y1_2_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r1_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  y1_4_comar0_G4_mul2_G16_mul0_G256_inv0 = y1_3_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r2_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  e1_G4_mul2_G16_mul0_G256_inv0 = y1_4_comar0_G4_mul2_G16_mul0_G256_inv0 ^ r3_10_comar0_G4_mul2_G16_mul0_G256_inv0;
  r00_comar1_G4_mul2_G16_mul0_G256_inv0 = r00_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul2_G16_mul0_G256_inv0 = r10_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul2_G16_mul0_G256_inv0 = r20_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul2_G16_mul0_G256_inv0 = r30_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul2_G16_mul0_G256_inv0 = r40_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul2_G16_mul0_G256_inv0 = r50_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul2_G16_mul0_G256_inv0 = a0_G4_mul2_G16_mul0_G256_inv0 ^ r00_comar1_G4_mul2_G16_mul0_G256_inv0;
  m1_comar1_G4_mul2_G16_mul0_G256_inv0 = c1_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul0_G256_inv0;
  m2_comar1_G4_mul2_G16_mul0_G256_inv0 = c0_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul0_G256_inv0;
  m3_comar1_G4_mul2_G16_mul0_G256_inv0 = a1_G4_mul2_G16_mul0_G256_inv0 ^ r00_comar1_G4_mul2_G16_mul0_G256_inv0;
  p2_comar1_G4_mul2_G16_mul0_G256_inv0 = m0_comar1_G4_mul2_G16_mul0_G256_inv0 & m1_comar1_G4_mul2_G16_mul0_G256_inv0;
  p3_comar1_G4_mul2_G16_mul0_G256_inv0 = m3_comar1_G4_mul2_G16_mul0_G256_inv0 & m2_comar1_G4_mul2_G16_mul0_G256_inv0;
  p1_comar1_G4_mul2_G16_mul0_G256_inv0 = m0_comar1_G4_mul2_G16_mul0_G256_inv0 & m2_comar1_G4_mul2_G16_mul0_G256_inv0;
  p4_comar1_G4_mul2_G16_mul0_G256_inv0 = m3_comar1_G4_mul2_G16_mul0_G256_inv0 & m1_comar1_G4_mul2_G16_mul0_G256_inv0;
  i0_comar1_G4_mul2_G16_mul0_G256_inv0 = p1_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r0_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  i1_comar1_G4_mul2_G16_mul0_G256_inv0 = p2_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r1_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  i2_comar1_G4_mul2_G16_mul0_G256_inv0 = p3_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r2_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  i3_comar1_G4_mul2_G16_mul0_G256_inv0 = p4_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r3_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  i1xori2_comar1_G4_mul2_G16_mul0_G256_inv0 = i1_comar1_G4_mul2_G16_mul0_G256_inv0 ^ i2_comar1_G4_mul2_G16_mul0_G256_inv0;
  i0xori3_comar1_G4_mul2_G16_mul0_G256_inv0 = i0_comar1_G4_mul2_G16_mul0_G256_inv0 ^ i3_comar1_G4_mul2_G16_mul0_G256_inv0;
  p0_0_G4_mul2_G16_mul0_G256_inv0 = i1xori2_comar1_G4_mul2_G16_mul0_G256_inv0 ^ i0xori3_comar1_G4_mul2_G16_mul0_G256_inv0;
  y1_1_comar1_G4_mul2_G16_mul0_G256_inv0 = r00_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul0_G256_inv0;
  y1_2_comar1_G4_mul2_G16_mul0_G256_inv0 = y1_1_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r0_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  y1_3_comar1_G4_mul2_G16_mul0_G256_inv0 = y1_2_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r1_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  y1_4_comar1_G4_mul2_G16_mul0_G256_inv0 = y1_3_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r2_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  p1_0_G4_mul2_G16_mul0_G256_inv0 = y1_4_comar1_G4_mul2_G16_mul0_G256_inv0 ^ r3_10_comar1_G4_mul2_G16_mul0_G256_inv0;
  p0_G4_mul2_G16_mul0_G256_inv0 = p0_0_G4_mul2_G16_mul0_G256_inv0 ^ e0_G4_mul2_G16_mul0_G256_inv0;
  p1_G4_mul2_G16_mul0_G256_inv0 = p1_0_G4_mul2_G16_mul0_G256_inv0 ^ e1_G4_mul2_G16_mul0_G256_inv0;
  r00_comar2_G4_mul2_G16_mul0_G256_inv0 = r00_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul2_G16_mul0_G256_inv0 = r10_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul2_G16_mul0_G256_inv0 = r20_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul2_G16_mul0_G256_inv0 = r30_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul2_G16_mul0_G256_inv0 = r40_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul2_G16_mul0_G256_inv0 = r50_G4_mul2_G16_mul0_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul2_G16_mul0_G256_inv0 = b0_G4_mul2_G16_mul0_G256_inv0 ^ r00_comar2_G4_mul2_G16_mul0_G256_inv0;
  m1_comar2_G4_mul2_G16_mul0_G256_inv0 = d1_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul0_G256_inv0;
  m2_comar2_G4_mul2_G16_mul0_G256_inv0 = d0_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul0_G256_inv0;
  m3_comar2_G4_mul2_G16_mul0_G256_inv0 = b1_G4_mul2_G16_mul0_G256_inv0 ^ r00_comar2_G4_mul2_G16_mul0_G256_inv0;
  p2_comar2_G4_mul2_G16_mul0_G256_inv0 = m0_comar2_G4_mul2_G16_mul0_G256_inv0 & m1_comar2_G4_mul2_G16_mul0_G256_inv0;
  p3_comar2_G4_mul2_G16_mul0_G256_inv0 = m3_comar2_G4_mul2_G16_mul0_G256_inv0 & m2_comar2_G4_mul2_G16_mul0_G256_inv0;
  p1_comar2_G4_mul2_G16_mul0_G256_inv0 = m0_comar2_G4_mul2_G16_mul0_G256_inv0 & m2_comar2_G4_mul2_G16_mul0_G256_inv0;
  p4_comar2_G4_mul2_G16_mul0_G256_inv0 = m3_comar2_G4_mul2_G16_mul0_G256_inv0 & m1_comar2_G4_mul2_G16_mul0_G256_inv0;
  i0_comar2_G4_mul2_G16_mul0_G256_inv0 = p1_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r0_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  i1_comar2_G4_mul2_G16_mul0_G256_inv0 = p2_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r1_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  i2_comar2_G4_mul2_G16_mul0_G256_inv0 = p3_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r2_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  i3_comar2_G4_mul2_G16_mul0_G256_inv0 = p4_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r3_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  i1xori2_comar2_G4_mul2_G16_mul0_G256_inv0 = i1_comar2_G4_mul2_G16_mul0_G256_inv0 ^ i2_comar2_G4_mul2_G16_mul0_G256_inv0;
  i0xori3_comar2_G4_mul2_G16_mul0_G256_inv0 = i0_comar2_G4_mul2_G16_mul0_G256_inv0 ^ i3_comar2_G4_mul2_G16_mul0_G256_inv0;
  q0_0_G4_mul2_G16_mul0_G256_inv0 = i1xori2_comar2_G4_mul2_G16_mul0_G256_inv0 ^ i0xori3_comar2_G4_mul2_G16_mul0_G256_inv0;
  y1_1_comar2_G4_mul2_G16_mul0_G256_inv0 = r00_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul0_G256_inv0;
  y1_2_comar2_G4_mul2_G16_mul0_G256_inv0 = y1_1_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r0_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  y1_3_comar2_G4_mul2_G16_mul0_G256_inv0 = y1_2_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r1_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  y1_4_comar2_G4_mul2_G16_mul0_G256_inv0 = y1_3_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r2_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  q1_0_G4_mul2_G16_mul0_G256_inv0 = y1_4_comar2_G4_mul2_G16_mul0_G256_inv0 ^ r3_10_comar2_G4_mul2_G16_mul0_G256_inv0;
  q0_G4_mul2_G16_mul0_G256_inv0 = q0_0_G4_mul2_G16_mul0_G256_inv0 ^ e0_G4_mul2_G16_mul0_G256_inv0;
  q1_G4_mul2_G16_mul0_G256_inv0 = q1_0_G4_mul2_G16_mul0_G256_inv0 ^ e1_G4_mul2_G16_mul0_G256_inv0;
  p1ls1_G4_mul2_G16_mul0_G256_inv0 = p1_G4_mul2_G16_mul0_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul2_G16_mul0_G256_inv0 = p0_G4_mul2_G16_mul0_G256_inv0 << dec_1_inp;
  q0_0_G16_mul0_G256_inv0 = p1ls1_G4_mul2_G16_mul0_G256_inv0 | q1_G4_mul2_G16_mul0_G256_inv0;
  q1_0_G16_mul0_G256_inv0 = p0ls1_G4_mul2_G16_mul0_G256_inv0 | q0_G4_mul2_G16_mul0_G256_inv0;
  q0_G16_mul0_G256_inv0 = q0_0_G16_mul0_G256_inv0 ^ e01_G16_mul0_G256_inv0;
  q1_G16_mul0_G256_inv0 = q1_0_G16_mul0_G256_inv0 ^ e11_G16_mul0_G256_inv0;
  p0ls2_G16_mul0_G256_inv0 = p0_G16_mul0_G256_inv0 << dec_2_inp;
  p1ls2_G16_mul0_G256_inv0 = p1_G16_mul0_G256_inv0 << dec_2_inp;
  d0_G256_inv0 = p0ls2_G16_mul0_G256_inv0 | q0_G16_mul0_G256_inv0;
  d1_G256_inv0 = p1ls2_G16_mul0_G256_inv0 | q1_G16_mul0_G256_inv0;
  c0xord0_G256_inv0 = c0_G256_inv0 ^ d0_G256_inv0;
  c1xord1_G256_inv0 = c1_G256_inv0 ^ d1_G256_inv0;
  r00_G16_inv0_G256_inv0 = r0_inp % dec_16_inp;
  r10_G16_inv0_G256_inv0 = r1_inp % dec_16_inp;
  r20_G16_inv0_G256_inv0 = r2_inp % dec_16_inp;
  r30_G16_inv0_G256_inv0 = r3_inp % dec_16_inp;
  r40_G16_inv0_G256_inv0 = r4_inp % dec_16_inp;
  r50_G16_inv0_G256_inv0 = r5_inp % dec_16_inp;
  a0_0_G16_inv0_G256_inv0 = c0xord0_G256_inv0 & dec_12_inp;
  a1_0_G16_inv0_G256_inv0 = c1xord1_G256_inv0 & dec_12_inp;
  a0_G16_inv0_G256_inv0 = a0_0_G16_inv0_G256_inv0 >> dec_2_inp;
  a1_G16_inv0_G256_inv0 = a1_0_G16_inv0_G256_inv0 >> dec_2_inp;
  b0_G16_inv0_G256_inv0 = c0xord0_G256_inv0 & dec_3_inp;
  b1_G16_inv0_G256_inv0 = c1xord1_G256_inv0 & dec_3_inp;
  a0xorb0_G16_inv0_G256_inv0 = a0_G16_inv0_G256_inv0 ^ b0_G16_inv0_G256_inv0;
  a1xorb1_G16_inv0_G256_inv0 = a1_G16_inv0_G256_inv0 ^ b1_G16_inv0_G256_inv0;
  a0_0_G4_sq2_G16_inv0_G256_inv0 = a0xorb0_G16_inv0_G256_inv0 & dec_2_inp;
  a1_0_G4_sq2_G16_inv0_G256_inv0 = a1xorb1_G16_inv0_G256_inv0 & dec_2_inp;
  a0_G4_sq2_G16_inv0_G256_inv0 = a0_0_G4_sq2_G16_inv0_G256_inv0 >> dec_1_inp;
  a1_G4_sq2_G16_inv0_G256_inv0 = a1_0_G4_sq2_G16_inv0_G256_inv0 >> dec_1_inp;
  b0_G4_sq2_G16_inv0_G256_inv0 = a0xorb0_G16_inv0_G256_inv0 & dec_1_inp;
  b1_G4_sq2_G16_inv0_G256_inv0 = a1xorb1_G16_inv0_G256_inv0 & dec_1_inp;
  b0ls1_G4_sq2_G16_inv0_G256_inv0 = b0_G4_sq2_G16_inv0_G256_inv0 << dec_1_inp;
  b1ls1_G4_sq2_G16_inv0_G256_inv0 = b1_G4_sq2_G16_inv0_G256_inv0 << dec_1_inp;
  c0_0_G16_inv0_G256_inv0 = b0ls1_G4_sq2_G16_inv0_G256_inv0 | a0_G4_sq2_G16_inv0_G256_inv0;
  c1_0_G16_inv0_G256_inv0 = b1ls1_G4_sq2_G16_inv0_G256_inv0 | a1_G4_sq2_G16_inv0_G256_inv0;
  a0_0_G4_scl_N1_G16_inv0_G256_inv0 = c0_0_G16_inv0_G256_inv0 & dec_2_inp;
  a1_0_G4_scl_N1_G16_inv0_G256_inv0 = c1_0_G16_inv0_G256_inv0 & dec_2_inp;
  a0_G4_scl_N1_G16_inv0_G256_inv0 = a0_0_G4_scl_N1_G16_inv0_G256_inv0 >> dec_1_inp;
  a1_G4_scl_N1_G16_inv0_G256_inv0 = a1_0_G4_scl_N1_G16_inv0_G256_inv0 >> dec_1_inp;
  b0_G4_scl_N1_G16_inv0_G256_inv0 = c0_0_G16_inv0_G256_inv0 & dec_1_inp;
  b1_G4_scl_N1_G16_inv0_G256_inv0 = c1_0_G16_inv0_G256_inv0 & dec_1_inp;
  p0_G4_scl_N1_G16_inv0_G256_inv0 = b0_G4_scl_N1_G16_inv0_G256_inv0;
  p1_G4_scl_N1_G16_inv0_G256_inv0 = b1_G4_scl_N1_G16_inv0_G256_inv0;
  q0_G4_scl_N1_G16_inv0_G256_inv0 = a0_G4_scl_N1_G16_inv0_G256_inv0 ^ b0_G4_scl_N1_G16_inv0_G256_inv0;
  q1_G4_scl_N1_G16_inv0_G256_inv0 = a1_G4_scl_N1_G16_inv0_G256_inv0 ^ b1_G4_scl_N1_G16_inv0_G256_inv0;
  p1ls1_G4_scl_N1_G16_inv0_G256_inv0 = p1_G4_scl_N1_G16_inv0_G256_inv0 << dec_1_inp;
  p0ls1_G4_scl_N1_G16_inv0_G256_inv0 = p0_G4_scl_N1_G16_inv0_G256_inv0 << dec_1_inp;
  c0_G16_inv0_G256_inv0 = p0ls1_G4_scl_N1_G16_inv0_G256_inv0 | q0_G4_scl_N1_G16_inv0_G256_inv0;
  c1_G16_inv0_G256_inv0 = p1ls1_G4_scl_N1_G16_inv0_G256_inv0 | q1_G4_scl_N1_G16_inv0_G256_inv0;
  r00_G4_mul3_G16_inv0_G256_inv0 = r00_G16_inv0_G256_inv0 % dec_4_inp;
  r10_G4_mul3_G16_inv0_G256_inv0 = r10_G16_inv0_G256_inv0 % dec_4_inp;
  r20_G4_mul3_G16_inv0_G256_inv0 = r20_G16_inv0_G256_inv0 % dec_4_inp;
  r30_G4_mul3_G16_inv0_G256_inv0 = r30_G16_inv0_G256_inv0 % dec_4_inp;
  r40_G4_mul3_G16_inv0_G256_inv0 = r40_G16_inv0_G256_inv0 % dec_4_inp;
  r50_G4_mul3_G16_inv0_G256_inv0 = r50_G16_inv0_G256_inv0 % dec_4_inp;
  a0_0_G4_mul3_G16_inv0_G256_inv0 = a0_G16_inv0_G256_inv0 & dec_2_inp;
  a1_0_G4_mul3_G16_inv0_G256_inv0 = a1_G16_inv0_G256_inv0 & dec_2_inp;
  a0_G4_mul3_G16_inv0_G256_inv0 = a0_0_G4_mul3_G16_inv0_G256_inv0 >> dec_1_inp;
  a1_G4_mul3_G16_inv0_G256_inv0 = a1_0_G4_mul3_G16_inv0_G256_inv0 >> dec_1_inp;
  b0_G4_mul3_G16_inv0_G256_inv0 = a0_G16_inv0_G256_inv0 & dec_1_inp;
  b1_G4_mul3_G16_inv0_G256_inv0 = a1_G16_inv0_G256_inv0 & dec_1_inp;
  c0_0_G4_mul3_G16_inv0_G256_inv0 = b0_G16_inv0_G256_inv0 & dec_2_inp;
  c1_0_G4_mul3_G16_inv0_G256_inv0 = b1_G16_inv0_G256_inv0 & dec_2_inp;
  c0_G4_mul3_G16_inv0_G256_inv0 = c0_0_G4_mul3_G16_inv0_G256_inv0 >> dec_1_inp;
  c1_G4_mul3_G16_inv0_G256_inv0 = c1_0_G4_mul3_G16_inv0_G256_inv0 >> dec_1_inp;
  d0_G4_mul3_G16_inv0_G256_inv0 = b0_G16_inv0_G256_inv0 & dec_1_inp;
  d1_G4_mul3_G16_inv0_G256_inv0 = b1_G16_inv0_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul3_G16_inv0_G256_inv0 = a0_G4_mul3_G16_inv0_G256_inv0 ^ b0_G4_mul3_G16_inv0_G256_inv0;
  cxord_0_G4_mul3_G16_inv0_G256_inv0 = c0_G4_mul3_G16_inv0_G256_inv0 ^ d0_G4_mul3_G16_inv0_G256_inv0;
  axorb_1_G4_mul3_G16_inv0_G256_inv0 = a1_G4_mul3_G16_inv0_G256_inv0 ^ b1_G4_mul3_G16_inv0_G256_inv0;
  cxord_1_G4_mul3_G16_inv0_G256_inv0 = c1_G4_mul3_G16_inv0_G256_inv0 ^ d1_G4_mul3_G16_inv0_G256_inv0;
  r00_comar0_G4_mul3_G16_inv0_G256_inv0 = r00_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul3_G16_inv0_G256_inv0 = r10_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul3_G16_inv0_G256_inv0 = r20_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul3_G16_inv0_G256_inv0 = r30_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul3_G16_inv0_G256_inv0 = r40_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul3_G16_inv0_G256_inv0 = r50_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul3_G16_inv0_G256_inv0 = axorb_0_G4_mul3_G16_inv0_G256_inv0 ^ r00_comar0_G4_mul3_G16_inv0_G256_inv0;
  m1_comar0_G4_mul3_G16_inv0_G256_inv0 = cxord_1_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul3_G16_inv0_G256_inv0;
  m2_comar0_G4_mul3_G16_inv0_G256_inv0 = cxord_0_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul3_G16_inv0_G256_inv0;
  m3_comar0_G4_mul3_G16_inv0_G256_inv0 = axorb_1_G4_mul3_G16_inv0_G256_inv0 ^ r00_comar0_G4_mul3_G16_inv0_G256_inv0;
  p2_comar0_G4_mul3_G16_inv0_G256_inv0 = m0_comar0_G4_mul3_G16_inv0_G256_inv0 & m1_comar0_G4_mul3_G16_inv0_G256_inv0;
  p3_comar0_G4_mul3_G16_inv0_G256_inv0 = m3_comar0_G4_mul3_G16_inv0_G256_inv0 & m2_comar0_G4_mul3_G16_inv0_G256_inv0;
  p1_comar0_G4_mul3_G16_inv0_G256_inv0 = m0_comar0_G4_mul3_G16_inv0_G256_inv0 & m2_comar0_G4_mul3_G16_inv0_G256_inv0;
  p4_comar0_G4_mul3_G16_inv0_G256_inv0 = m3_comar0_G4_mul3_G16_inv0_G256_inv0 & m1_comar0_G4_mul3_G16_inv0_G256_inv0;
  i0_comar0_G4_mul3_G16_inv0_G256_inv0 = p1_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r0_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  i1_comar0_G4_mul3_G16_inv0_G256_inv0 = p2_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r1_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  i2_comar0_G4_mul3_G16_inv0_G256_inv0 = p3_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r2_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  i3_comar0_G4_mul3_G16_inv0_G256_inv0 = p4_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r3_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  i1xori2_comar0_G4_mul3_G16_inv0_G256_inv0 = i1_comar0_G4_mul3_G16_inv0_G256_inv0 ^ i2_comar0_G4_mul3_G16_inv0_G256_inv0;
  i0xori3_comar0_G4_mul3_G16_inv0_G256_inv0 = i0_comar0_G4_mul3_G16_inv0_G256_inv0 ^ i3_comar0_G4_mul3_G16_inv0_G256_inv0;
  e0_G4_mul3_G16_inv0_G256_inv0 = i1xori2_comar0_G4_mul3_G16_inv0_G256_inv0 ^ i0xori3_comar0_G4_mul3_G16_inv0_G256_inv0;
  y1_1_comar0_G4_mul3_G16_inv0_G256_inv0 = r00_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul3_G16_inv0_G256_inv0;
  y1_2_comar0_G4_mul3_G16_inv0_G256_inv0 = y1_1_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r0_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  y1_3_comar0_G4_mul3_G16_inv0_G256_inv0 = y1_2_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r1_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  y1_4_comar0_G4_mul3_G16_inv0_G256_inv0 = y1_3_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r2_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  e1_G4_mul3_G16_inv0_G256_inv0 = y1_4_comar0_G4_mul3_G16_inv0_G256_inv0 ^ r3_10_comar0_G4_mul3_G16_inv0_G256_inv0;
  r00_comar1_G4_mul3_G16_inv0_G256_inv0 = r00_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul3_G16_inv0_G256_inv0 = r10_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul3_G16_inv0_G256_inv0 = r20_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul3_G16_inv0_G256_inv0 = r30_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul3_G16_inv0_G256_inv0 = r40_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul3_G16_inv0_G256_inv0 = r50_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul3_G16_inv0_G256_inv0 = a0_G4_mul3_G16_inv0_G256_inv0 ^ r00_comar1_G4_mul3_G16_inv0_G256_inv0;
  m1_comar1_G4_mul3_G16_inv0_G256_inv0 = c1_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul3_G16_inv0_G256_inv0;
  m2_comar1_G4_mul3_G16_inv0_G256_inv0 = c0_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul3_G16_inv0_G256_inv0;
  m3_comar1_G4_mul3_G16_inv0_G256_inv0 = a1_G4_mul3_G16_inv0_G256_inv0 ^ r00_comar1_G4_mul3_G16_inv0_G256_inv0;
  p2_comar1_G4_mul3_G16_inv0_G256_inv0 = m0_comar1_G4_mul3_G16_inv0_G256_inv0 & m1_comar1_G4_mul3_G16_inv0_G256_inv0;
  p3_comar1_G4_mul3_G16_inv0_G256_inv0 = m3_comar1_G4_mul3_G16_inv0_G256_inv0 & m2_comar1_G4_mul3_G16_inv0_G256_inv0;
  p1_comar1_G4_mul3_G16_inv0_G256_inv0 = m0_comar1_G4_mul3_G16_inv0_G256_inv0 & m2_comar1_G4_mul3_G16_inv0_G256_inv0;
  p4_comar1_G4_mul3_G16_inv0_G256_inv0 = m3_comar1_G4_mul3_G16_inv0_G256_inv0 & m1_comar1_G4_mul3_G16_inv0_G256_inv0;
  i0_comar1_G4_mul3_G16_inv0_G256_inv0 = p1_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r0_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  i1_comar1_G4_mul3_G16_inv0_G256_inv0 = p2_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r1_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  i2_comar1_G4_mul3_G16_inv0_G256_inv0 = p3_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r2_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  i3_comar1_G4_mul3_G16_inv0_G256_inv0 = p4_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r3_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  i1xori2_comar1_G4_mul3_G16_inv0_G256_inv0 = i1_comar1_G4_mul3_G16_inv0_G256_inv0 ^ i2_comar1_G4_mul3_G16_inv0_G256_inv0;
  i0xori3_comar1_G4_mul3_G16_inv0_G256_inv0 = i0_comar1_G4_mul3_G16_inv0_G256_inv0 ^ i3_comar1_G4_mul3_G16_inv0_G256_inv0;
  p0_0_G4_mul3_G16_inv0_G256_inv0 = i1xori2_comar1_G4_mul3_G16_inv0_G256_inv0 ^ i0xori3_comar1_G4_mul3_G16_inv0_G256_inv0;
  y1_1_comar1_G4_mul3_G16_inv0_G256_inv0 = r00_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul3_G16_inv0_G256_inv0;
  y1_2_comar1_G4_mul3_G16_inv0_G256_inv0 = y1_1_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r0_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  y1_3_comar1_G4_mul3_G16_inv0_G256_inv0 = y1_2_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r1_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  y1_4_comar1_G4_mul3_G16_inv0_G256_inv0 = y1_3_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r2_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  p1_0_G4_mul3_G16_inv0_G256_inv0 = y1_4_comar1_G4_mul3_G16_inv0_G256_inv0 ^ r3_10_comar1_G4_mul3_G16_inv0_G256_inv0;
  p0_G4_mul3_G16_inv0_G256_inv0 = p0_0_G4_mul3_G16_inv0_G256_inv0 ^ e0_G4_mul3_G16_inv0_G256_inv0;
  p1_G4_mul3_G16_inv0_G256_inv0 = p1_0_G4_mul3_G16_inv0_G256_inv0 ^ e1_G4_mul3_G16_inv0_G256_inv0;
  r00_comar2_G4_mul3_G16_inv0_G256_inv0 = r00_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul3_G16_inv0_G256_inv0 = r10_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul3_G16_inv0_G256_inv0 = r20_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul3_G16_inv0_G256_inv0 = r30_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul3_G16_inv0_G256_inv0 = r40_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul3_G16_inv0_G256_inv0 = r50_G4_mul3_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul3_G16_inv0_G256_inv0 = b0_G4_mul3_G16_inv0_G256_inv0 ^ r00_comar2_G4_mul3_G16_inv0_G256_inv0;
  m1_comar2_G4_mul3_G16_inv0_G256_inv0 = d1_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul3_G16_inv0_G256_inv0;
  m2_comar2_G4_mul3_G16_inv0_G256_inv0 = d0_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul3_G16_inv0_G256_inv0;
  m3_comar2_G4_mul3_G16_inv0_G256_inv0 = b1_G4_mul3_G16_inv0_G256_inv0 ^ r00_comar2_G4_mul3_G16_inv0_G256_inv0;
  p2_comar2_G4_mul3_G16_inv0_G256_inv0 = m0_comar2_G4_mul3_G16_inv0_G256_inv0 & m1_comar2_G4_mul3_G16_inv0_G256_inv0;
  p3_comar2_G4_mul3_G16_inv0_G256_inv0 = m3_comar2_G4_mul3_G16_inv0_G256_inv0 & m2_comar2_G4_mul3_G16_inv0_G256_inv0;
  p1_comar2_G4_mul3_G16_inv0_G256_inv0 = m0_comar2_G4_mul3_G16_inv0_G256_inv0 & m2_comar2_G4_mul3_G16_inv0_G256_inv0;
  p4_comar2_G4_mul3_G16_inv0_G256_inv0 = m3_comar2_G4_mul3_G16_inv0_G256_inv0 & m1_comar2_G4_mul3_G16_inv0_G256_inv0;
  i0_comar2_G4_mul3_G16_inv0_G256_inv0 = p1_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r0_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  i1_comar2_G4_mul3_G16_inv0_G256_inv0 = p2_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r1_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  i2_comar2_G4_mul3_G16_inv0_G256_inv0 = p3_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r2_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  i3_comar2_G4_mul3_G16_inv0_G256_inv0 = p4_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r3_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  i1xori2_comar2_G4_mul3_G16_inv0_G256_inv0 = i1_comar2_G4_mul3_G16_inv0_G256_inv0 ^ i2_comar2_G4_mul3_G16_inv0_G256_inv0;
  i0xori3_comar2_G4_mul3_G16_inv0_G256_inv0 = i0_comar2_G4_mul3_G16_inv0_G256_inv0 ^ i3_comar2_G4_mul3_G16_inv0_G256_inv0;
  q0_0_G4_mul3_G16_inv0_G256_inv0 = i1xori2_comar2_G4_mul3_G16_inv0_G256_inv0 ^ i0xori3_comar2_G4_mul3_G16_inv0_G256_inv0;
  y1_1_comar2_G4_mul3_G16_inv0_G256_inv0 = r00_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul3_G16_inv0_G256_inv0;
  y1_2_comar2_G4_mul3_G16_inv0_G256_inv0 = y1_1_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r0_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  y1_3_comar2_G4_mul3_G16_inv0_G256_inv0 = y1_2_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r1_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  y1_4_comar2_G4_mul3_G16_inv0_G256_inv0 = y1_3_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r2_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  q1_0_G4_mul3_G16_inv0_G256_inv0 = y1_4_comar2_G4_mul3_G16_inv0_G256_inv0 ^ r3_10_comar2_G4_mul3_G16_inv0_G256_inv0;
  q0_G4_mul3_G16_inv0_G256_inv0 = q0_0_G4_mul3_G16_inv0_G256_inv0 ^ e0_G4_mul3_G16_inv0_G256_inv0;
  q1_G4_mul3_G16_inv0_G256_inv0 = q1_0_G4_mul3_G16_inv0_G256_inv0 ^ e1_G4_mul3_G16_inv0_G256_inv0;
  p1ls1_G4_mul3_G16_inv0_G256_inv0 = p1_G4_mul3_G16_inv0_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul3_G16_inv0_G256_inv0 = p0_G4_mul3_G16_inv0_G256_inv0 << dec_1_inp;
  d0_G16_inv0_G256_inv0 = p1ls1_G4_mul3_G16_inv0_G256_inv0 | q1_G4_mul3_G16_inv0_G256_inv0;
  d1_G16_inv0_G256_inv0 = p0ls1_G4_mul3_G16_inv0_G256_inv0 | q0_G4_mul3_G16_inv0_G256_inv0;
  c0xord0_G16_inv0_G256_inv0 = c0_G16_inv0_G256_inv0 ^ d0_G16_inv0_G256_inv0;
  c1xord1_G16_inv0_G256_inv0 = c1_G16_inv0_G256_inv0 ^ d1_G16_inv0_G256_inv0;
  a0_0_G4_sq3_G16_inv0_G256_inv0 = c0xord0_G16_inv0_G256_inv0 & dec_2_inp;
  a1_0_G4_sq3_G16_inv0_G256_inv0 = c1xord1_G16_inv0_G256_inv0 & dec_2_inp;
  a0_G4_sq3_G16_inv0_G256_inv0 = a0_0_G4_sq3_G16_inv0_G256_inv0 >> dec_1_inp;
  a1_G4_sq3_G16_inv0_G256_inv0 = a1_0_G4_sq3_G16_inv0_G256_inv0 >> dec_1_inp;
  b0_G4_sq3_G16_inv0_G256_inv0 = c0xord0_G16_inv0_G256_inv0 & dec_1_inp;
  b1_G4_sq3_G16_inv0_G256_inv0 = c1xord1_G16_inv0_G256_inv0 & dec_1_inp;
  b0ls1_G4_sq3_G16_inv0_G256_inv0 = b0_G4_sq3_G16_inv0_G256_inv0 << dec_1_inp;
  b1ls1_G4_sq3_G16_inv0_G256_inv0 = b1_G4_sq3_G16_inv0_G256_inv0 << dec_1_inp;
  e0_G16_inv0_G256_inv0 = b0ls1_G4_sq3_G16_inv0_G256_inv0 | a0_G4_sq3_G16_inv0_G256_inv0;
  e1_G16_inv0_G256_inv0 = b1ls1_G4_sq3_G16_inv0_G256_inv0 | a1_G4_sq3_G16_inv0_G256_inv0;
  r00_G4_mul4_G16_inv0_G256_inv0 = r00_G16_inv0_G256_inv0 % dec_4_inp;
  r10_G4_mul4_G16_inv0_G256_inv0 = r10_G16_inv0_G256_inv0 % dec_4_inp;
  r20_G4_mul4_G16_inv0_G256_inv0 = r20_G16_inv0_G256_inv0 % dec_4_inp;
  r30_G4_mul4_G16_inv0_G256_inv0 = r30_G16_inv0_G256_inv0 % dec_4_inp;
  r40_G4_mul4_G16_inv0_G256_inv0 = r40_G16_inv0_G256_inv0 % dec_4_inp;
  r50_G4_mul4_G16_inv0_G256_inv0 = r50_G16_inv0_G256_inv0 % dec_4_inp;
  a0_0_G4_mul4_G16_inv0_G256_inv0 = e0_G16_inv0_G256_inv0 & dec_2_inp;
  a1_0_G4_mul4_G16_inv0_G256_inv0 = e1_G16_inv0_G256_inv0 & dec_2_inp;
  a0_G4_mul4_G16_inv0_G256_inv0 = a0_0_G4_mul4_G16_inv0_G256_inv0 >> dec_1_inp;
  a1_G4_mul4_G16_inv0_G256_inv0 = a1_0_G4_mul4_G16_inv0_G256_inv0 >> dec_1_inp;
  b0_G4_mul4_G16_inv0_G256_inv0 = e0_G16_inv0_G256_inv0 & dec_1_inp;
  b1_G4_mul4_G16_inv0_G256_inv0 = e1_G16_inv0_G256_inv0 & dec_1_inp;
  c0_0_G4_mul4_G16_inv0_G256_inv0 = b0_G16_inv0_G256_inv0 & dec_2_inp;
  c1_0_G4_mul4_G16_inv0_G256_inv0 = b1_G16_inv0_G256_inv0 & dec_2_inp;
  c0_G4_mul4_G16_inv0_G256_inv0 = c0_0_G4_mul4_G16_inv0_G256_inv0 >> dec_1_inp;
  c1_G4_mul4_G16_inv0_G256_inv0 = c1_0_G4_mul4_G16_inv0_G256_inv0 >> dec_1_inp;
  d0_G4_mul4_G16_inv0_G256_inv0 = b0_G16_inv0_G256_inv0 & dec_1_inp;
  d1_G4_mul4_G16_inv0_G256_inv0 = b1_G16_inv0_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul4_G16_inv0_G256_inv0 = a0_G4_mul4_G16_inv0_G256_inv0 ^ b0_G4_mul4_G16_inv0_G256_inv0;
  cxord_0_G4_mul4_G16_inv0_G256_inv0 = c0_G4_mul4_G16_inv0_G256_inv0 ^ d0_G4_mul4_G16_inv0_G256_inv0;
  axorb_1_G4_mul4_G16_inv0_G256_inv0 = a1_G4_mul4_G16_inv0_G256_inv0 ^ b1_G4_mul4_G16_inv0_G256_inv0;
  cxord_1_G4_mul4_G16_inv0_G256_inv0 = c1_G4_mul4_G16_inv0_G256_inv0 ^ d1_G4_mul4_G16_inv0_G256_inv0;
  r00_comar0_G4_mul4_G16_inv0_G256_inv0 = r00_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul4_G16_inv0_G256_inv0 = r10_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul4_G16_inv0_G256_inv0 = r20_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul4_G16_inv0_G256_inv0 = r30_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul4_G16_inv0_G256_inv0 = r40_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul4_G16_inv0_G256_inv0 = r50_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul4_G16_inv0_G256_inv0 = axorb_0_G4_mul4_G16_inv0_G256_inv0 ^ r00_comar0_G4_mul4_G16_inv0_G256_inv0;
  m1_comar0_G4_mul4_G16_inv0_G256_inv0 = cxord_1_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul4_G16_inv0_G256_inv0;
  m2_comar0_G4_mul4_G16_inv0_G256_inv0 = cxord_0_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul4_G16_inv0_G256_inv0;
  m3_comar0_G4_mul4_G16_inv0_G256_inv0 = axorb_1_G4_mul4_G16_inv0_G256_inv0 ^ r00_comar0_G4_mul4_G16_inv0_G256_inv0;
  p2_comar0_G4_mul4_G16_inv0_G256_inv0 = m0_comar0_G4_mul4_G16_inv0_G256_inv0 & m1_comar0_G4_mul4_G16_inv0_G256_inv0;
  p3_comar0_G4_mul4_G16_inv0_G256_inv0 = m3_comar0_G4_mul4_G16_inv0_G256_inv0 & m2_comar0_G4_mul4_G16_inv0_G256_inv0;
  p1_comar0_G4_mul4_G16_inv0_G256_inv0 = m0_comar0_G4_mul4_G16_inv0_G256_inv0 & m2_comar0_G4_mul4_G16_inv0_G256_inv0;
  p4_comar0_G4_mul4_G16_inv0_G256_inv0 = m3_comar0_G4_mul4_G16_inv0_G256_inv0 & m1_comar0_G4_mul4_G16_inv0_G256_inv0;
  i0_comar0_G4_mul4_G16_inv0_G256_inv0 = p1_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r0_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  i1_comar0_G4_mul4_G16_inv0_G256_inv0 = p2_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r1_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  i2_comar0_G4_mul4_G16_inv0_G256_inv0 = p3_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r2_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  i3_comar0_G4_mul4_G16_inv0_G256_inv0 = p4_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r3_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  i1xori2_comar0_G4_mul4_G16_inv0_G256_inv0 = i1_comar0_G4_mul4_G16_inv0_G256_inv0 ^ i2_comar0_G4_mul4_G16_inv0_G256_inv0;
  i0xori3_comar0_G4_mul4_G16_inv0_G256_inv0 = i0_comar0_G4_mul4_G16_inv0_G256_inv0 ^ i3_comar0_G4_mul4_G16_inv0_G256_inv0;
  e0_G4_mul4_G16_inv0_G256_inv0 = i1xori2_comar0_G4_mul4_G16_inv0_G256_inv0 ^ i0xori3_comar0_G4_mul4_G16_inv0_G256_inv0;
  y1_1_comar0_G4_mul4_G16_inv0_G256_inv0 = r00_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul4_G16_inv0_G256_inv0;
  y1_2_comar0_G4_mul4_G16_inv0_G256_inv0 = y1_1_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r0_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  y1_3_comar0_G4_mul4_G16_inv0_G256_inv0 = y1_2_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r1_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  y1_4_comar0_G4_mul4_G16_inv0_G256_inv0 = y1_3_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r2_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  e1_G4_mul4_G16_inv0_G256_inv0 = y1_4_comar0_G4_mul4_G16_inv0_G256_inv0 ^ r3_10_comar0_G4_mul4_G16_inv0_G256_inv0;
  r00_comar1_G4_mul4_G16_inv0_G256_inv0 = r00_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul4_G16_inv0_G256_inv0 = r10_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul4_G16_inv0_G256_inv0 = r20_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul4_G16_inv0_G256_inv0 = r30_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul4_G16_inv0_G256_inv0 = r40_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul4_G16_inv0_G256_inv0 = r50_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul4_G16_inv0_G256_inv0 = a0_G4_mul4_G16_inv0_G256_inv0 ^ r00_comar1_G4_mul4_G16_inv0_G256_inv0;
  m1_comar1_G4_mul4_G16_inv0_G256_inv0 = c1_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul4_G16_inv0_G256_inv0;
  m2_comar1_G4_mul4_G16_inv0_G256_inv0 = c0_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul4_G16_inv0_G256_inv0;
  m3_comar1_G4_mul4_G16_inv0_G256_inv0 = a1_G4_mul4_G16_inv0_G256_inv0 ^ r00_comar1_G4_mul4_G16_inv0_G256_inv0;
  p2_comar1_G4_mul4_G16_inv0_G256_inv0 = m0_comar1_G4_mul4_G16_inv0_G256_inv0 & m1_comar1_G4_mul4_G16_inv0_G256_inv0;
  p3_comar1_G4_mul4_G16_inv0_G256_inv0 = m3_comar1_G4_mul4_G16_inv0_G256_inv0 & m2_comar1_G4_mul4_G16_inv0_G256_inv0;
  p1_comar1_G4_mul4_G16_inv0_G256_inv0 = m0_comar1_G4_mul4_G16_inv0_G256_inv0 & m2_comar1_G4_mul4_G16_inv0_G256_inv0;
  p4_comar1_G4_mul4_G16_inv0_G256_inv0 = m3_comar1_G4_mul4_G16_inv0_G256_inv0 & m1_comar1_G4_mul4_G16_inv0_G256_inv0;
  i0_comar1_G4_mul4_G16_inv0_G256_inv0 = p1_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r0_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  i1_comar1_G4_mul4_G16_inv0_G256_inv0 = p2_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r1_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  i2_comar1_G4_mul4_G16_inv0_G256_inv0 = p3_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r2_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  i3_comar1_G4_mul4_G16_inv0_G256_inv0 = p4_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r3_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  i1xori2_comar1_G4_mul4_G16_inv0_G256_inv0 = i1_comar1_G4_mul4_G16_inv0_G256_inv0 ^ i2_comar1_G4_mul4_G16_inv0_G256_inv0;
  i0xori3_comar1_G4_mul4_G16_inv0_G256_inv0 = i0_comar1_G4_mul4_G16_inv0_G256_inv0 ^ i3_comar1_G4_mul4_G16_inv0_G256_inv0;
  p0_0_G4_mul4_G16_inv0_G256_inv0 = i1xori2_comar1_G4_mul4_G16_inv0_G256_inv0 ^ i0xori3_comar1_G4_mul4_G16_inv0_G256_inv0;
  y1_1_comar1_G4_mul4_G16_inv0_G256_inv0 = r00_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul4_G16_inv0_G256_inv0;
  y1_2_comar1_G4_mul4_G16_inv0_G256_inv0 = y1_1_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r0_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  y1_3_comar1_G4_mul4_G16_inv0_G256_inv0 = y1_2_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r1_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  y1_4_comar1_G4_mul4_G16_inv0_G256_inv0 = y1_3_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r2_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  p1_0_G4_mul4_G16_inv0_G256_inv0 = y1_4_comar1_G4_mul4_G16_inv0_G256_inv0 ^ r3_10_comar1_G4_mul4_G16_inv0_G256_inv0;
  p0_G4_mul4_G16_inv0_G256_inv0 = p0_0_G4_mul4_G16_inv0_G256_inv0 ^ e0_G4_mul4_G16_inv0_G256_inv0;
  p1_G4_mul4_G16_inv0_G256_inv0 = p1_0_G4_mul4_G16_inv0_G256_inv0 ^ e1_G4_mul4_G16_inv0_G256_inv0;
  r00_comar2_G4_mul4_G16_inv0_G256_inv0 = r00_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul4_G16_inv0_G256_inv0 = r10_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul4_G16_inv0_G256_inv0 = r20_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul4_G16_inv0_G256_inv0 = r30_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul4_G16_inv0_G256_inv0 = r40_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul4_G16_inv0_G256_inv0 = r50_G4_mul4_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul4_G16_inv0_G256_inv0 = b0_G4_mul4_G16_inv0_G256_inv0 ^ r00_comar2_G4_mul4_G16_inv0_G256_inv0;
  m1_comar2_G4_mul4_G16_inv0_G256_inv0 = d1_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul4_G16_inv0_G256_inv0;
  m2_comar2_G4_mul4_G16_inv0_G256_inv0 = d0_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul4_G16_inv0_G256_inv0;
  m3_comar2_G4_mul4_G16_inv0_G256_inv0 = b1_G4_mul4_G16_inv0_G256_inv0 ^ r00_comar2_G4_mul4_G16_inv0_G256_inv0;
  p2_comar2_G4_mul4_G16_inv0_G256_inv0 = m0_comar2_G4_mul4_G16_inv0_G256_inv0 & m1_comar2_G4_mul4_G16_inv0_G256_inv0;
  p3_comar2_G4_mul4_G16_inv0_G256_inv0 = m3_comar2_G4_mul4_G16_inv0_G256_inv0 & m2_comar2_G4_mul4_G16_inv0_G256_inv0;
  p1_comar2_G4_mul4_G16_inv0_G256_inv0 = m0_comar2_G4_mul4_G16_inv0_G256_inv0 & m2_comar2_G4_mul4_G16_inv0_G256_inv0;
  p4_comar2_G4_mul4_G16_inv0_G256_inv0 = m3_comar2_G4_mul4_G16_inv0_G256_inv0 & m1_comar2_G4_mul4_G16_inv0_G256_inv0;
  i0_comar2_G4_mul4_G16_inv0_G256_inv0 = p1_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r0_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  i1_comar2_G4_mul4_G16_inv0_G256_inv0 = p2_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r1_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  i2_comar2_G4_mul4_G16_inv0_G256_inv0 = p3_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r2_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  i3_comar2_G4_mul4_G16_inv0_G256_inv0 = p4_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r3_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  i1xori2_comar2_G4_mul4_G16_inv0_G256_inv0 = i1_comar2_G4_mul4_G16_inv0_G256_inv0 ^ i2_comar2_G4_mul4_G16_inv0_G256_inv0;
  i0xori3_comar2_G4_mul4_G16_inv0_G256_inv0 = i0_comar2_G4_mul4_G16_inv0_G256_inv0 ^ i3_comar2_G4_mul4_G16_inv0_G256_inv0;
  q0_0_G4_mul4_G16_inv0_G256_inv0 = i1xori2_comar2_G4_mul4_G16_inv0_G256_inv0 ^ i0xori3_comar2_G4_mul4_G16_inv0_G256_inv0;
  y1_1_comar2_G4_mul4_G16_inv0_G256_inv0 = r00_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul4_G16_inv0_G256_inv0;
  y1_2_comar2_G4_mul4_G16_inv0_G256_inv0 = y1_1_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r0_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  y1_3_comar2_G4_mul4_G16_inv0_G256_inv0 = y1_2_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r1_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  y1_4_comar2_G4_mul4_G16_inv0_G256_inv0 = y1_3_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r2_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  q1_0_G4_mul4_G16_inv0_G256_inv0 = y1_4_comar2_G4_mul4_G16_inv0_G256_inv0 ^ r3_10_comar2_G4_mul4_G16_inv0_G256_inv0;
  q0_G4_mul4_G16_inv0_G256_inv0 = q0_0_G4_mul4_G16_inv0_G256_inv0 ^ e0_G4_mul4_G16_inv0_G256_inv0;
  q1_G4_mul4_G16_inv0_G256_inv0 = q1_0_G4_mul4_G16_inv0_G256_inv0 ^ e1_G4_mul4_G16_inv0_G256_inv0;
  p1ls1_G4_mul4_G16_inv0_G256_inv0 = p1_G4_mul4_G16_inv0_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul4_G16_inv0_G256_inv0 = p0_G4_mul4_G16_inv0_G256_inv0 << dec_1_inp;
  p0_G16_inv0_G256_inv0 = p1ls1_G4_mul4_G16_inv0_G256_inv0 | q1_G4_mul4_G16_inv0_G256_inv0;
  p1_G16_inv0_G256_inv0 = p0ls1_G4_mul4_G16_inv0_G256_inv0 | q0_G4_mul4_G16_inv0_G256_inv0;
  r00_G4_mul5_G16_inv0_G256_inv0 = r00_G16_inv0_G256_inv0 % dec_4_inp;
  r10_G4_mul5_G16_inv0_G256_inv0 = r10_G16_inv0_G256_inv0 % dec_4_inp;
  r20_G4_mul5_G16_inv0_G256_inv0 = r20_G16_inv0_G256_inv0 % dec_4_inp;
  r30_G4_mul5_G16_inv0_G256_inv0 = r30_G16_inv0_G256_inv0 % dec_4_inp;
  r40_G4_mul5_G16_inv0_G256_inv0 = r40_G16_inv0_G256_inv0 % dec_4_inp;
  r50_G4_mul5_G16_inv0_G256_inv0 = r50_G16_inv0_G256_inv0 % dec_4_inp;
  a0_0_G4_mul5_G16_inv0_G256_inv0 = e0_G16_inv0_G256_inv0 & dec_2_inp;
  a1_0_G4_mul5_G16_inv0_G256_inv0 = e1_G16_inv0_G256_inv0 & dec_2_inp;
  a0_G4_mul5_G16_inv0_G256_inv0 = a0_0_G4_mul5_G16_inv0_G256_inv0 >> dec_1_inp;
  a1_G4_mul5_G16_inv0_G256_inv0 = a1_0_G4_mul5_G16_inv0_G256_inv0 >> dec_1_inp;
  b0_G4_mul5_G16_inv0_G256_inv0 = e0_G16_inv0_G256_inv0 & dec_1_inp;
  b1_G4_mul5_G16_inv0_G256_inv0 = e1_G16_inv0_G256_inv0 & dec_1_inp;
  c0_0_G4_mul5_G16_inv0_G256_inv0 = a0_G16_inv0_G256_inv0 & dec_2_inp;
  c1_0_G4_mul5_G16_inv0_G256_inv0 = a1_G16_inv0_G256_inv0 & dec_2_inp;
  c0_G4_mul5_G16_inv0_G256_inv0 = c0_0_G4_mul5_G16_inv0_G256_inv0 >> dec_1_inp;
  c1_G4_mul5_G16_inv0_G256_inv0 = c1_0_G4_mul5_G16_inv0_G256_inv0 >> dec_1_inp;
  d0_G4_mul5_G16_inv0_G256_inv0 = a0_G16_inv0_G256_inv0 & dec_1_inp;
  d1_G4_mul5_G16_inv0_G256_inv0 = a1_G16_inv0_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul5_G16_inv0_G256_inv0 = a0_G4_mul5_G16_inv0_G256_inv0 ^ b0_G4_mul5_G16_inv0_G256_inv0;
  cxord_0_G4_mul5_G16_inv0_G256_inv0 = c0_G4_mul5_G16_inv0_G256_inv0 ^ d0_G4_mul5_G16_inv0_G256_inv0;
  axorb_1_G4_mul5_G16_inv0_G256_inv0 = a1_G4_mul5_G16_inv0_G256_inv0 ^ b1_G4_mul5_G16_inv0_G256_inv0;
  cxord_1_G4_mul5_G16_inv0_G256_inv0 = c1_G4_mul5_G16_inv0_G256_inv0 ^ d1_G4_mul5_G16_inv0_G256_inv0;
  r00_comar0_G4_mul5_G16_inv0_G256_inv0 = r00_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul5_G16_inv0_G256_inv0 = r10_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul5_G16_inv0_G256_inv0 = r20_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul5_G16_inv0_G256_inv0 = r30_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul5_G16_inv0_G256_inv0 = r40_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul5_G16_inv0_G256_inv0 = r50_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul5_G16_inv0_G256_inv0 = axorb_0_G4_mul5_G16_inv0_G256_inv0 ^ r00_comar0_G4_mul5_G16_inv0_G256_inv0;
  m1_comar0_G4_mul5_G16_inv0_G256_inv0 = cxord_1_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul5_G16_inv0_G256_inv0;
  m2_comar0_G4_mul5_G16_inv0_G256_inv0 = cxord_0_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul5_G16_inv0_G256_inv0;
  m3_comar0_G4_mul5_G16_inv0_G256_inv0 = axorb_1_G4_mul5_G16_inv0_G256_inv0 ^ r00_comar0_G4_mul5_G16_inv0_G256_inv0;
  p2_comar0_G4_mul5_G16_inv0_G256_inv0 = m0_comar0_G4_mul5_G16_inv0_G256_inv0 & m1_comar0_G4_mul5_G16_inv0_G256_inv0;
  p3_comar0_G4_mul5_G16_inv0_G256_inv0 = m3_comar0_G4_mul5_G16_inv0_G256_inv0 & m2_comar0_G4_mul5_G16_inv0_G256_inv0;
  p1_comar0_G4_mul5_G16_inv0_G256_inv0 = m0_comar0_G4_mul5_G16_inv0_G256_inv0 & m2_comar0_G4_mul5_G16_inv0_G256_inv0;
  p4_comar0_G4_mul5_G16_inv0_G256_inv0 = m3_comar0_G4_mul5_G16_inv0_G256_inv0 & m1_comar0_G4_mul5_G16_inv0_G256_inv0;
  i0_comar0_G4_mul5_G16_inv0_G256_inv0 = p1_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r0_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  i1_comar0_G4_mul5_G16_inv0_G256_inv0 = p2_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r1_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  i2_comar0_G4_mul5_G16_inv0_G256_inv0 = p3_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r2_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  i3_comar0_G4_mul5_G16_inv0_G256_inv0 = p4_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r3_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  i1xori2_comar0_G4_mul5_G16_inv0_G256_inv0 = i1_comar0_G4_mul5_G16_inv0_G256_inv0 ^ i2_comar0_G4_mul5_G16_inv0_G256_inv0;
  i0xori3_comar0_G4_mul5_G16_inv0_G256_inv0 = i0_comar0_G4_mul5_G16_inv0_G256_inv0 ^ i3_comar0_G4_mul5_G16_inv0_G256_inv0;
  e0_G4_mul5_G16_inv0_G256_inv0 = i1xori2_comar0_G4_mul5_G16_inv0_G256_inv0 ^ i0xori3_comar0_G4_mul5_G16_inv0_G256_inv0;
  y1_1_comar0_G4_mul5_G16_inv0_G256_inv0 = r00_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar0_G4_mul5_G16_inv0_G256_inv0;
  y1_2_comar0_G4_mul5_G16_inv0_G256_inv0 = y1_1_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r0_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  y1_3_comar0_G4_mul5_G16_inv0_G256_inv0 = y1_2_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r1_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  y1_4_comar0_G4_mul5_G16_inv0_G256_inv0 = y1_3_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r2_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  e1_G4_mul5_G16_inv0_G256_inv0 = y1_4_comar0_G4_mul5_G16_inv0_G256_inv0 ^ r3_10_comar0_G4_mul5_G16_inv0_G256_inv0;
  r00_comar1_G4_mul5_G16_inv0_G256_inv0 = r00_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul5_G16_inv0_G256_inv0 = r10_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul5_G16_inv0_G256_inv0 = r20_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul5_G16_inv0_G256_inv0 = r30_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul5_G16_inv0_G256_inv0 = r40_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul5_G16_inv0_G256_inv0 = r50_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul5_G16_inv0_G256_inv0 = a0_G4_mul5_G16_inv0_G256_inv0 ^ r00_comar1_G4_mul5_G16_inv0_G256_inv0;
  m1_comar1_G4_mul5_G16_inv0_G256_inv0 = c1_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul5_G16_inv0_G256_inv0;
  m2_comar1_G4_mul5_G16_inv0_G256_inv0 = c0_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul5_G16_inv0_G256_inv0;
  m3_comar1_G4_mul5_G16_inv0_G256_inv0 = a1_G4_mul5_G16_inv0_G256_inv0 ^ r00_comar1_G4_mul5_G16_inv0_G256_inv0;
  p2_comar1_G4_mul5_G16_inv0_G256_inv0 = m0_comar1_G4_mul5_G16_inv0_G256_inv0 & m1_comar1_G4_mul5_G16_inv0_G256_inv0;
  p3_comar1_G4_mul5_G16_inv0_G256_inv0 = m3_comar1_G4_mul5_G16_inv0_G256_inv0 & m2_comar1_G4_mul5_G16_inv0_G256_inv0;
  p1_comar1_G4_mul5_G16_inv0_G256_inv0 = m0_comar1_G4_mul5_G16_inv0_G256_inv0 & m2_comar1_G4_mul5_G16_inv0_G256_inv0;
  p4_comar1_G4_mul5_G16_inv0_G256_inv0 = m3_comar1_G4_mul5_G16_inv0_G256_inv0 & m1_comar1_G4_mul5_G16_inv0_G256_inv0;
  i0_comar1_G4_mul5_G16_inv0_G256_inv0 = p1_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r0_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  i1_comar1_G4_mul5_G16_inv0_G256_inv0 = p2_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r1_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  i2_comar1_G4_mul5_G16_inv0_G256_inv0 = p3_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r2_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  i3_comar1_G4_mul5_G16_inv0_G256_inv0 = p4_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r3_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  i1xori2_comar1_G4_mul5_G16_inv0_G256_inv0 = i1_comar1_G4_mul5_G16_inv0_G256_inv0 ^ i2_comar1_G4_mul5_G16_inv0_G256_inv0;
  i0xori3_comar1_G4_mul5_G16_inv0_G256_inv0 = i0_comar1_G4_mul5_G16_inv0_G256_inv0 ^ i3_comar1_G4_mul5_G16_inv0_G256_inv0;
  p0_0_G4_mul5_G16_inv0_G256_inv0 = i1xori2_comar1_G4_mul5_G16_inv0_G256_inv0 ^ i0xori3_comar1_G4_mul5_G16_inv0_G256_inv0;
  y1_1_comar1_G4_mul5_G16_inv0_G256_inv0 = r00_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar1_G4_mul5_G16_inv0_G256_inv0;
  y1_2_comar1_G4_mul5_G16_inv0_G256_inv0 = y1_1_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r0_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  y1_3_comar1_G4_mul5_G16_inv0_G256_inv0 = y1_2_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r1_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  y1_4_comar1_G4_mul5_G16_inv0_G256_inv0 = y1_3_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r2_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  p1_0_G4_mul5_G16_inv0_G256_inv0 = y1_4_comar1_G4_mul5_G16_inv0_G256_inv0 ^ r3_10_comar1_G4_mul5_G16_inv0_G256_inv0;
  p0_G4_mul5_G16_inv0_G256_inv0 = p0_0_G4_mul5_G16_inv0_G256_inv0 ^ e0_G4_mul5_G16_inv0_G256_inv0;
  p1_G4_mul5_G16_inv0_G256_inv0 = p1_0_G4_mul5_G16_inv0_G256_inv0 ^ e1_G4_mul5_G16_inv0_G256_inv0;
  r00_comar2_G4_mul5_G16_inv0_G256_inv0 = r00_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul5_G16_inv0_G256_inv0 = r10_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul5_G16_inv0_G256_inv0 = r20_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul5_G16_inv0_G256_inv0 = r30_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul5_G16_inv0_G256_inv0 = r40_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul5_G16_inv0_G256_inv0 = r50_G4_mul5_G16_inv0_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul5_G16_inv0_G256_inv0 = b0_G4_mul5_G16_inv0_G256_inv0 ^ r00_comar2_G4_mul5_G16_inv0_G256_inv0;
  m1_comar2_G4_mul5_G16_inv0_G256_inv0 = d1_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul5_G16_inv0_G256_inv0;
  m2_comar2_G4_mul5_G16_inv0_G256_inv0 = d0_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul5_G16_inv0_G256_inv0;
  m3_comar2_G4_mul5_G16_inv0_G256_inv0 = b1_G4_mul5_G16_inv0_G256_inv0 ^ r00_comar2_G4_mul5_G16_inv0_G256_inv0;
  p2_comar2_G4_mul5_G16_inv0_G256_inv0 = m0_comar2_G4_mul5_G16_inv0_G256_inv0 & m1_comar2_G4_mul5_G16_inv0_G256_inv0;
  p3_comar2_G4_mul5_G16_inv0_G256_inv0 = m3_comar2_G4_mul5_G16_inv0_G256_inv0 & m2_comar2_G4_mul5_G16_inv0_G256_inv0;
  p1_comar2_G4_mul5_G16_inv0_G256_inv0 = m0_comar2_G4_mul5_G16_inv0_G256_inv0 & m2_comar2_G4_mul5_G16_inv0_G256_inv0;
  p4_comar2_G4_mul5_G16_inv0_G256_inv0 = m3_comar2_G4_mul5_G16_inv0_G256_inv0 & m1_comar2_G4_mul5_G16_inv0_G256_inv0;
  i0_comar2_G4_mul5_G16_inv0_G256_inv0 = p1_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r0_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  i1_comar2_G4_mul5_G16_inv0_G256_inv0 = p2_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r1_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  i2_comar2_G4_mul5_G16_inv0_G256_inv0 = p3_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r2_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  i3_comar2_G4_mul5_G16_inv0_G256_inv0 = p4_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r3_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  i1xori2_comar2_G4_mul5_G16_inv0_G256_inv0 = i1_comar2_G4_mul5_G16_inv0_G256_inv0 ^ i2_comar2_G4_mul5_G16_inv0_G256_inv0;
  i0xori3_comar2_G4_mul5_G16_inv0_G256_inv0 = i0_comar2_G4_mul5_G16_inv0_G256_inv0 ^ i3_comar2_G4_mul5_G16_inv0_G256_inv0;
  q0_0_G4_mul5_G16_inv0_G256_inv0 = i1xori2_comar2_G4_mul5_G16_inv0_G256_inv0 ^ i0xori3_comar2_G4_mul5_G16_inv0_G256_inv0;
  y1_1_comar2_G4_mul5_G16_inv0_G256_inv0 = r00_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r10_comar2_G4_mul5_G16_inv0_G256_inv0;
  y1_2_comar2_G4_mul5_G16_inv0_G256_inv0 = y1_1_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r0_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  y1_3_comar2_G4_mul5_G16_inv0_G256_inv0 = y1_2_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r1_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  y1_4_comar2_G4_mul5_G16_inv0_G256_inv0 = y1_3_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r2_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  q1_0_G4_mul5_G16_inv0_G256_inv0 = y1_4_comar2_G4_mul5_G16_inv0_G256_inv0 ^ r3_10_comar2_G4_mul5_G16_inv0_G256_inv0;
  q0_G4_mul5_G16_inv0_G256_inv0 = q0_0_G4_mul5_G16_inv0_G256_inv0 ^ e0_G4_mul5_G16_inv0_G256_inv0;
  q1_G4_mul5_G16_inv0_G256_inv0 = q1_0_G4_mul5_G16_inv0_G256_inv0 ^ e1_G4_mul5_G16_inv0_G256_inv0;
  p1ls1_G4_mul5_G16_inv0_G256_inv0 = p1_G4_mul5_G16_inv0_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul5_G16_inv0_G256_inv0 = p0_G4_mul5_G16_inv0_G256_inv0 << dec_1_inp;
  q0_G16_inv0_G256_inv0 = p1ls1_G4_mul5_G16_inv0_G256_inv0 | q1_G4_mul5_G16_inv0_G256_inv0;
  q1_G16_inv0_G256_inv0 = p0ls1_G4_mul5_G16_inv0_G256_inv0 | q0_G4_mul5_G16_inv0_G256_inv0;
  p0ls2_G16_inv0_G256_inv0 = p0_G16_inv0_G256_inv0 << dec_2_inp;
  p1ls2_G16_inv0_G256_inv0 = p1_G16_inv0_G256_inv0 << dec_2_inp;
  e0_G256_inv0 = p0ls2_G16_inv0_G256_inv0 | q0_G16_inv0_G256_inv0;
  e1_G256_inv0 = p1ls2_G16_inv0_G256_inv0 | q1_G16_inv0_G256_inv0;
  r00_G16_mul1_G256_inv0 = r0_inp % dec_16_inp;
  r10_G16_mul1_G256_inv0 = r1_inp % dec_16_inp;
  r20_G16_mul1_G256_inv0 = r2_inp % dec_16_inp;
  r30_G16_mul1_G256_inv0 = r3_inp % dec_16_inp;
  r40_G16_mul1_G256_inv0 = r4_inp % dec_16_inp;
  r50_G16_mul1_G256_inv0 = r5_inp % dec_16_inp;
  a0_0_G16_mul1_G256_inv0 = e0_G256_inv0 & dec_12_inp;
  a1_0_G16_mul1_G256_inv0 = e1_G256_inv0 & dec_12_inp;
  a0_G16_mul1_G256_inv0 = a0_0_G16_mul1_G256_inv0 >> dec_2_inp;
  a1_G16_mul1_G256_inv0 = a1_0_G16_mul1_G256_inv0 >> dec_2_inp;
  b0_G16_mul1_G256_inv0 = e0_G256_inv0 & dec_3_inp;
  b1_G16_mul1_G256_inv0 = e1_G256_inv0 & dec_3_inp;
  c0_0_G16_mul1_G256_inv0 = b0_G256_inv0 & dec_12_inp;
  c1_0_G16_mul1_G256_inv0 = b1_G256_inv0 & dec_12_inp;
  c0_G16_mul1_G256_inv0 = c0_0_G16_mul1_G256_inv0 >> dec_2_inp;
  c1_G16_mul1_G256_inv0 = c1_0_G16_mul1_G256_inv0 >> dec_2_inp;
  d0_G16_mul1_G256_inv0 = b0_G256_inv0 & dec_3_inp;
  d1_G16_mul1_G256_inv0 = b1_G256_inv0 & dec_3_inp;
  axorb_0_G16_mul1_G256_inv0 = a0_G16_mul1_G256_inv0 ^ b0_G16_mul1_G256_inv0;
  cxord_0_G16_mul1_G256_inv0 = c0_G16_mul1_G256_inv0 ^ d0_G16_mul1_G256_inv0;
  axorb_1_G16_mul1_G256_inv0 = a1_G16_mul1_G256_inv0 ^ b1_G16_mul1_G256_inv0;
  cxord_1_G16_mul1_G256_inv0 = c1_G16_mul1_G256_inv0 ^ d1_G16_mul1_G256_inv0;
  r00_G4_mul0_G16_mul1_G256_inv0 = r00_G16_mul1_G256_inv0 % dec_4_inp;
  r10_G4_mul0_G16_mul1_G256_inv0 = r10_G16_mul1_G256_inv0 % dec_4_inp;
  r20_G4_mul0_G16_mul1_G256_inv0 = r20_G16_mul1_G256_inv0 % dec_4_inp;
  r30_G4_mul0_G16_mul1_G256_inv0 = r30_G16_mul1_G256_inv0 % dec_4_inp;
  r40_G4_mul0_G16_mul1_G256_inv0 = r40_G16_mul1_G256_inv0 % dec_4_inp;
  r50_G4_mul0_G16_mul1_G256_inv0 = r50_G16_mul1_G256_inv0 % dec_4_inp;
  a0_0_G4_mul0_G16_mul1_G256_inv0 = axorb_0_G16_mul1_G256_inv0 & dec_2_inp;
  a1_0_G4_mul0_G16_mul1_G256_inv0 = axorb_1_G16_mul1_G256_inv0 & dec_2_inp;
  a0_G4_mul0_G16_mul1_G256_inv0 = a0_0_G4_mul0_G16_mul1_G256_inv0 >> dec_1_inp;
  a1_G4_mul0_G16_mul1_G256_inv0 = a1_0_G4_mul0_G16_mul1_G256_inv0 >> dec_1_inp;
  b0_G4_mul0_G16_mul1_G256_inv0 = axorb_0_G16_mul1_G256_inv0 & dec_1_inp;
  b1_G4_mul0_G16_mul1_G256_inv0 = axorb_1_G16_mul1_G256_inv0 & dec_1_inp;
  c0_0_G4_mul0_G16_mul1_G256_inv0 = cxord_0_G16_mul1_G256_inv0 & dec_2_inp;
  c1_0_G4_mul0_G16_mul1_G256_inv0 = cxord_1_G16_mul1_G256_inv0 & dec_2_inp;
  c0_G4_mul0_G16_mul1_G256_inv0 = c0_0_G4_mul0_G16_mul1_G256_inv0 >> dec_1_inp;
  c1_G4_mul0_G16_mul1_G256_inv0 = c1_0_G4_mul0_G16_mul1_G256_inv0 >> dec_1_inp;
  d0_G4_mul0_G16_mul1_G256_inv0 = cxord_0_G16_mul1_G256_inv0 & dec_1_inp;
  d1_G4_mul0_G16_mul1_G256_inv0 = cxord_1_G16_mul1_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul0_G16_mul1_G256_inv0 = a0_G4_mul0_G16_mul1_G256_inv0 ^ b0_G4_mul0_G16_mul1_G256_inv0;
  cxord_0_G4_mul0_G16_mul1_G256_inv0 = c0_G4_mul0_G16_mul1_G256_inv0 ^ d0_G4_mul0_G16_mul1_G256_inv0;
  axorb_1_G4_mul0_G16_mul1_G256_inv0 = a1_G4_mul0_G16_mul1_G256_inv0 ^ b1_G4_mul0_G16_mul1_G256_inv0;
  cxord_1_G4_mul0_G16_mul1_G256_inv0 = c1_G4_mul0_G16_mul1_G256_inv0 ^ d1_G4_mul0_G16_mul1_G256_inv0;
  r00_comar0_G4_mul0_G16_mul1_G256_inv0 = r00_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul0_G16_mul1_G256_inv0 = r10_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul0_G16_mul1_G256_inv0 = r20_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul0_G16_mul1_G256_inv0 = r30_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul0_G16_mul1_G256_inv0 = r40_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul0_G16_mul1_G256_inv0 = r50_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul0_G16_mul1_G256_inv0 = axorb_0_G4_mul0_G16_mul1_G256_inv0 ^ r00_comar0_G4_mul0_G16_mul1_G256_inv0;
  m1_comar0_G4_mul0_G16_mul1_G256_inv0 = cxord_1_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul1_G256_inv0;
  m2_comar0_G4_mul0_G16_mul1_G256_inv0 = cxord_0_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul1_G256_inv0;
  m3_comar0_G4_mul0_G16_mul1_G256_inv0 = axorb_1_G4_mul0_G16_mul1_G256_inv0 ^ r00_comar0_G4_mul0_G16_mul1_G256_inv0;
  p2_comar0_G4_mul0_G16_mul1_G256_inv0 = m0_comar0_G4_mul0_G16_mul1_G256_inv0 & m1_comar0_G4_mul0_G16_mul1_G256_inv0;
  p3_comar0_G4_mul0_G16_mul1_G256_inv0 = m3_comar0_G4_mul0_G16_mul1_G256_inv0 & m2_comar0_G4_mul0_G16_mul1_G256_inv0;
  p1_comar0_G4_mul0_G16_mul1_G256_inv0 = m0_comar0_G4_mul0_G16_mul1_G256_inv0 & m2_comar0_G4_mul0_G16_mul1_G256_inv0;
  p4_comar0_G4_mul0_G16_mul1_G256_inv0 = m3_comar0_G4_mul0_G16_mul1_G256_inv0 & m1_comar0_G4_mul0_G16_mul1_G256_inv0;
  i0_comar0_G4_mul0_G16_mul1_G256_inv0 = p1_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r0_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  i1_comar0_G4_mul0_G16_mul1_G256_inv0 = p2_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r1_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  i2_comar0_G4_mul0_G16_mul1_G256_inv0 = p3_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r2_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  i3_comar0_G4_mul0_G16_mul1_G256_inv0 = p4_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r3_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  i1xori2_comar0_G4_mul0_G16_mul1_G256_inv0 = i1_comar0_G4_mul0_G16_mul1_G256_inv0 ^ i2_comar0_G4_mul0_G16_mul1_G256_inv0;
  i0xori3_comar0_G4_mul0_G16_mul1_G256_inv0 = i0_comar0_G4_mul0_G16_mul1_G256_inv0 ^ i3_comar0_G4_mul0_G16_mul1_G256_inv0;
  e0_G4_mul0_G16_mul1_G256_inv0 = i1xori2_comar0_G4_mul0_G16_mul1_G256_inv0 ^ i0xori3_comar0_G4_mul0_G16_mul1_G256_inv0;
  y1_1_comar0_G4_mul0_G16_mul1_G256_inv0 = r00_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul1_G256_inv0;
  y1_2_comar0_G4_mul0_G16_mul1_G256_inv0 = y1_1_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r0_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  y1_3_comar0_G4_mul0_G16_mul1_G256_inv0 = y1_2_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r1_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  y1_4_comar0_G4_mul0_G16_mul1_G256_inv0 = y1_3_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r2_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  e1_G4_mul0_G16_mul1_G256_inv0 = y1_4_comar0_G4_mul0_G16_mul1_G256_inv0 ^ r3_10_comar0_G4_mul0_G16_mul1_G256_inv0;
  r00_comar1_G4_mul0_G16_mul1_G256_inv0 = r00_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul0_G16_mul1_G256_inv0 = r10_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul0_G16_mul1_G256_inv0 = r20_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul0_G16_mul1_G256_inv0 = r30_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul0_G16_mul1_G256_inv0 = r40_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul0_G16_mul1_G256_inv0 = r50_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul0_G16_mul1_G256_inv0 = a0_G4_mul0_G16_mul1_G256_inv0 ^ r00_comar1_G4_mul0_G16_mul1_G256_inv0;
  m1_comar1_G4_mul0_G16_mul1_G256_inv0 = c1_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul1_G256_inv0;
  m2_comar1_G4_mul0_G16_mul1_G256_inv0 = c0_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul1_G256_inv0;
  m3_comar1_G4_mul0_G16_mul1_G256_inv0 = a1_G4_mul0_G16_mul1_G256_inv0 ^ r00_comar1_G4_mul0_G16_mul1_G256_inv0;
  p2_comar1_G4_mul0_G16_mul1_G256_inv0 = m0_comar1_G4_mul0_G16_mul1_G256_inv0 & m1_comar1_G4_mul0_G16_mul1_G256_inv0;
  p3_comar1_G4_mul0_G16_mul1_G256_inv0 = m3_comar1_G4_mul0_G16_mul1_G256_inv0 & m2_comar1_G4_mul0_G16_mul1_G256_inv0;
  p1_comar1_G4_mul0_G16_mul1_G256_inv0 = m0_comar1_G4_mul0_G16_mul1_G256_inv0 & m2_comar1_G4_mul0_G16_mul1_G256_inv0;
  p4_comar1_G4_mul0_G16_mul1_G256_inv0 = m3_comar1_G4_mul0_G16_mul1_G256_inv0 & m1_comar1_G4_mul0_G16_mul1_G256_inv0;
  i0_comar1_G4_mul0_G16_mul1_G256_inv0 = p1_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r0_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  i1_comar1_G4_mul0_G16_mul1_G256_inv0 = p2_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r1_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  i2_comar1_G4_mul0_G16_mul1_G256_inv0 = p3_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r2_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  i3_comar1_G4_mul0_G16_mul1_G256_inv0 = p4_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r3_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  i1xori2_comar1_G4_mul0_G16_mul1_G256_inv0 = i1_comar1_G4_mul0_G16_mul1_G256_inv0 ^ i2_comar1_G4_mul0_G16_mul1_G256_inv0;
  i0xori3_comar1_G4_mul0_G16_mul1_G256_inv0 = i0_comar1_G4_mul0_G16_mul1_G256_inv0 ^ i3_comar1_G4_mul0_G16_mul1_G256_inv0;
  p0_0_G4_mul0_G16_mul1_G256_inv0 = i1xori2_comar1_G4_mul0_G16_mul1_G256_inv0 ^ i0xori3_comar1_G4_mul0_G16_mul1_G256_inv0;
  y1_1_comar1_G4_mul0_G16_mul1_G256_inv0 = r00_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul1_G256_inv0;
  y1_2_comar1_G4_mul0_G16_mul1_G256_inv0 = y1_1_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r0_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  y1_3_comar1_G4_mul0_G16_mul1_G256_inv0 = y1_2_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r1_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  y1_4_comar1_G4_mul0_G16_mul1_G256_inv0 = y1_3_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r2_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  p1_0_G4_mul0_G16_mul1_G256_inv0 = y1_4_comar1_G4_mul0_G16_mul1_G256_inv0 ^ r3_10_comar1_G4_mul0_G16_mul1_G256_inv0;
  p0_G4_mul0_G16_mul1_G256_inv0 = p0_0_G4_mul0_G16_mul1_G256_inv0 ^ e0_G4_mul0_G16_mul1_G256_inv0;
  p1_G4_mul0_G16_mul1_G256_inv0 = p1_0_G4_mul0_G16_mul1_G256_inv0 ^ e1_G4_mul0_G16_mul1_G256_inv0;
  r00_comar2_G4_mul0_G16_mul1_G256_inv0 = r00_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul0_G16_mul1_G256_inv0 = r10_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul0_G16_mul1_G256_inv0 = r20_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul0_G16_mul1_G256_inv0 = r30_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul0_G16_mul1_G256_inv0 = r40_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul0_G16_mul1_G256_inv0 = r50_G4_mul0_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul0_G16_mul1_G256_inv0 = b0_G4_mul0_G16_mul1_G256_inv0 ^ r00_comar2_G4_mul0_G16_mul1_G256_inv0;
  m1_comar2_G4_mul0_G16_mul1_G256_inv0 = d1_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul1_G256_inv0;
  m2_comar2_G4_mul0_G16_mul1_G256_inv0 = d0_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul1_G256_inv0;
  m3_comar2_G4_mul0_G16_mul1_G256_inv0 = b1_G4_mul0_G16_mul1_G256_inv0 ^ r00_comar2_G4_mul0_G16_mul1_G256_inv0;
  p2_comar2_G4_mul0_G16_mul1_G256_inv0 = m0_comar2_G4_mul0_G16_mul1_G256_inv0 & m1_comar2_G4_mul0_G16_mul1_G256_inv0;
  p3_comar2_G4_mul0_G16_mul1_G256_inv0 = m3_comar2_G4_mul0_G16_mul1_G256_inv0 & m2_comar2_G4_mul0_G16_mul1_G256_inv0;
  p1_comar2_G4_mul0_G16_mul1_G256_inv0 = m0_comar2_G4_mul0_G16_mul1_G256_inv0 & m2_comar2_G4_mul0_G16_mul1_G256_inv0;
  p4_comar2_G4_mul0_G16_mul1_G256_inv0 = m3_comar2_G4_mul0_G16_mul1_G256_inv0 & m1_comar2_G4_mul0_G16_mul1_G256_inv0;
  i0_comar2_G4_mul0_G16_mul1_G256_inv0 = p1_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r0_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  i1_comar2_G4_mul0_G16_mul1_G256_inv0 = p2_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r1_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  i2_comar2_G4_mul0_G16_mul1_G256_inv0 = p3_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r2_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  i3_comar2_G4_mul0_G16_mul1_G256_inv0 = p4_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r3_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  i1xori2_comar2_G4_mul0_G16_mul1_G256_inv0 = i1_comar2_G4_mul0_G16_mul1_G256_inv0 ^ i2_comar2_G4_mul0_G16_mul1_G256_inv0;
  i0xori3_comar2_G4_mul0_G16_mul1_G256_inv0 = i0_comar2_G4_mul0_G16_mul1_G256_inv0 ^ i3_comar2_G4_mul0_G16_mul1_G256_inv0;
  q0_0_G4_mul0_G16_mul1_G256_inv0 = i1xori2_comar2_G4_mul0_G16_mul1_G256_inv0 ^ i0xori3_comar2_G4_mul0_G16_mul1_G256_inv0;
  y1_1_comar2_G4_mul0_G16_mul1_G256_inv0 = r00_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul1_G256_inv0;
  y1_2_comar2_G4_mul0_G16_mul1_G256_inv0 = y1_1_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r0_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  y1_3_comar2_G4_mul0_G16_mul1_G256_inv0 = y1_2_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r1_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  y1_4_comar2_G4_mul0_G16_mul1_G256_inv0 = y1_3_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r2_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  q1_0_G4_mul0_G16_mul1_G256_inv0 = y1_4_comar2_G4_mul0_G16_mul1_G256_inv0 ^ r3_10_comar2_G4_mul0_G16_mul1_G256_inv0;
  q0_G4_mul0_G16_mul1_G256_inv0 = q0_0_G4_mul0_G16_mul1_G256_inv0 ^ e0_G4_mul0_G16_mul1_G256_inv0;
  q1_G4_mul0_G16_mul1_G256_inv0 = q1_0_G4_mul0_G16_mul1_G256_inv0 ^ e1_G4_mul0_G16_mul1_G256_inv0;
  p1ls1_G4_mul0_G16_mul1_G256_inv0 = p1_G4_mul0_G16_mul1_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul0_G16_mul1_G256_inv0 = p0_G4_mul0_G16_mul1_G256_inv0 << dec_1_inp;
  e0_G16_mul1_G256_inv0 = p1ls1_G4_mul0_G16_mul1_G256_inv0 | q1_G4_mul0_G16_mul1_G256_inv0;
  e1_G16_mul1_G256_inv0 = p0ls1_G4_mul0_G16_mul1_G256_inv0 | q0_G4_mul0_G16_mul1_G256_inv0;
  a0_0_G4_scl_N0_G16_mul1_G256_inv0 = e0_G16_mul1_G256_inv0 & dec_2_inp;
  a1_0_G4_scl_N0_G16_mul1_G256_inv0 = e1_G16_mul1_G256_inv0 & dec_2_inp;
  a0_G4_scl_N0_G16_mul1_G256_inv0 = a0_0_G4_scl_N0_G16_mul1_G256_inv0 >> dec_1_inp;
  a1_G4_scl_N0_G16_mul1_G256_inv0 = a1_0_G4_scl_N0_G16_mul1_G256_inv0 >> dec_1_inp;
  b0_G4_scl_N0_G16_mul1_G256_inv0 = e0_G16_mul1_G256_inv0 & dec_1_inp;
  b1_G4_scl_N0_G16_mul1_G256_inv0 = e1_G16_mul1_G256_inv0 & dec_1_inp;
  p0_G4_scl_N0_G16_mul1_G256_inv0 = b0_G4_scl_N0_G16_mul1_G256_inv0;
  p1_G4_scl_N0_G16_mul1_G256_inv0 = b1_G4_scl_N0_G16_mul1_G256_inv0;
  q0_G4_scl_N0_G16_mul1_G256_inv0 = a0_G4_scl_N0_G16_mul1_G256_inv0 ^ b0_G4_scl_N0_G16_mul1_G256_inv0;
  q1_G4_scl_N0_G16_mul1_G256_inv0 = a1_G4_scl_N0_G16_mul1_G256_inv0 ^ b1_G4_scl_N0_G16_mul1_G256_inv0;
  p1ls1_G4_scl_N0_G16_mul1_G256_inv0 = p1_G4_scl_N0_G16_mul1_G256_inv0 << dec_1_inp;
  p0ls1_G4_scl_N0_G16_mul1_G256_inv0 = p0_G4_scl_N0_G16_mul1_G256_inv0 << dec_1_inp;
  e01_G16_mul1_G256_inv0 = p0ls1_G4_scl_N0_G16_mul1_G256_inv0 | q0_G4_scl_N0_G16_mul1_G256_inv0;
  e11_G16_mul1_G256_inv0 = p1ls1_G4_scl_N0_G16_mul1_G256_inv0 | q1_G4_scl_N0_G16_mul1_G256_inv0;
  r00_G4_mul1_G16_mul1_G256_inv0 = r00_G16_mul1_G256_inv0 % dec_4_inp;
  r10_G4_mul1_G16_mul1_G256_inv0 = r10_G16_mul1_G256_inv0 % dec_4_inp;
  r20_G4_mul1_G16_mul1_G256_inv0 = r20_G16_mul1_G256_inv0 % dec_4_inp;
  r30_G4_mul1_G16_mul1_G256_inv0 = r30_G16_mul1_G256_inv0 % dec_4_inp;
  r40_G4_mul1_G16_mul1_G256_inv0 = r40_G16_mul1_G256_inv0 % dec_4_inp;
  r50_G4_mul1_G16_mul1_G256_inv0 = r50_G16_mul1_G256_inv0 % dec_4_inp;
  a0_0_G4_mul1_G16_mul1_G256_inv0 = a0_G16_mul1_G256_inv0 & dec_2_inp;
  a1_0_G4_mul1_G16_mul1_G256_inv0 = a1_G16_mul1_G256_inv0 & dec_2_inp;
  a0_G4_mul1_G16_mul1_G256_inv0 = a0_0_G4_mul1_G16_mul1_G256_inv0 >> dec_1_inp;
  a1_G4_mul1_G16_mul1_G256_inv0 = a1_0_G4_mul1_G16_mul1_G256_inv0 >> dec_1_inp;
  b0_G4_mul1_G16_mul1_G256_inv0 = a0_G16_mul1_G256_inv0 & dec_1_inp;
  b1_G4_mul1_G16_mul1_G256_inv0 = a1_G16_mul1_G256_inv0 & dec_1_inp;
  c0_0_G4_mul1_G16_mul1_G256_inv0 = c0_G16_mul1_G256_inv0 & dec_2_inp;
  c1_0_G4_mul1_G16_mul1_G256_inv0 = c1_G16_mul1_G256_inv0 & dec_2_inp;
  c0_G4_mul1_G16_mul1_G256_inv0 = c0_0_G4_mul1_G16_mul1_G256_inv0 >> dec_1_inp;
  c1_G4_mul1_G16_mul1_G256_inv0 = c1_0_G4_mul1_G16_mul1_G256_inv0 >> dec_1_inp;
  d0_G4_mul1_G16_mul1_G256_inv0 = c0_G16_mul1_G256_inv0 & dec_1_inp;
  d1_G4_mul1_G16_mul1_G256_inv0 = c1_G16_mul1_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul1_G16_mul1_G256_inv0 = a0_G4_mul1_G16_mul1_G256_inv0 ^ b0_G4_mul1_G16_mul1_G256_inv0;
  cxord_0_G4_mul1_G16_mul1_G256_inv0 = c0_G4_mul1_G16_mul1_G256_inv0 ^ d0_G4_mul1_G16_mul1_G256_inv0;
  axorb_1_G4_mul1_G16_mul1_G256_inv0 = a1_G4_mul1_G16_mul1_G256_inv0 ^ b1_G4_mul1_G16_mul1_G256_inv0;
  cxord_1_G4_mul1_G16_mul1_G256_inv0 = c1_G4_mul1_G16_mul1_G256_inv0 ^ d1_G4_mul1_G16_mul1_G256_inv0;
  r00_comar0_G4_mul1_G16_mul1_G256_inv0 = r00_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul1_G16_mul1_G256_inv0 = r10_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul1_G16_mul1_G256_inv0 = r20_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul1_G16_mul1_G256_inv0 = r30_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul1_G16_mul1_G256_inv0 = r40_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul1_G16_mul1_G256_inv0 = r50_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul1_G16_mul1_G256_inv0 = axorb_0_G4_mul1_G16_mul1_G256_inv0 ^ r00_comar0_G4_mul1_G16_mul1_G256_inv0;
  m1_comar0_G4_mul1_G16_mul1_G256_inv0 = cxord_1_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul1_G256_inv0;
  m2_comar0_G4_mul1_G16_mul1_G256_inv0 = cxord_0_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul1_G256_inv0;
  m3_comar0_G4_mul1_G16_mul1_G256_inv0 = axorb_1_G4_mul1_G16_mul1_G256_inv0 ^ r00_comar0_G4_mul1_G16_mul1_G256_inv0;
  p2_comar0_G4_mul1_G16_mul1_G256_inv0 = m0_comar0_G4_mul1_G16_mul1_G256_inv0 & m1_comar0_G4_mul1_G16_mul1_G256_inv0;
  p3_comar0_G4_mul1_G16_mul1_G256_inv0 = m3_comar0_G4_mul1_G16_mul1_G256_inv0 & m2_comar0_G4_mul1_G16_mul1_G256_inv0;
  p1_comar0_G4_mul1_G16_mul1_G256_inv0 = m0_comar0_G4_mul1_G16_mul1_G256_inv0 & m2_comar0_G4_mul1_G16_mul1_G256_inv0;
  p4_comar0_G4_mul1_G16_mul1_G256_inv0 = m3_comar0_G4_mul1_G16_mul1_G256_inv0 & m1_comar0_G4_mul1_G16_mul1_G256_inv0;
  i0_comar0_G4_mul1_G16_mul1_G256_inv0 = p1_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r0_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  i1_comar0_G4_mul1_G16_mul1_G256_inv0 = p2_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r1_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  i2_comar0_G4_mul1_G16_mul1_G256_inv0 = p3_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r2_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  i3_comar0_G4_mul1_G16_mul1_G256_inv0 = p4_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r3_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  i1xori2_comar0_G4_mul1_G16_mul1_G256_inv0 = i1_comar0_G4_mul1_G16_mul1_G256_inv0 ^ i2_comar0_G4_mul1_G16_mul1_G256_inv0;
  i0xori3_comar0_G4_mul1_G16_mul1_G256_inv0 = i0_comar0_G4_mul1_G16_mul1_G256_inv0 ^ i3_comar0_G4_mul1_G16_mul1_G256_inv0;
  e0_G4_mul1_G16_mul1_G256_inv0 = i1xori2_comar0_G4_mul1_G16_mul1_G256_inv0 ^ i0xori3_comar0_G4_mul1_G16_mul1_G256_inv0;
  y1_1_comar0_G4_mul1_G16_mul1_G256_inv0 = r00_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul1_G256_inv0;
  y1_2_comar0_G4_mul1_G16_mul1_G256_inv0 = y1_1_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r0_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  y1_3_comar0_G4_mul1_G16_mul1_G256_inv0 = y1_2_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r1_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  y1_4_comar0_G4_mul1_G16_mul1_G256_inv0 = y1_3_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r2_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  e1_G4_mul1_G16_mul1_G256_inv0 = y1_4_comar0_G4_mul1_G16_mul1_G256_inv0 ^ r3_10_comar0_G4_mul1_G16_mul1_G256_inv0;
  r00_comar1_G4_mul1_G16_mul1_G256_inv0 = r00_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul1_G16_mul1_G256_inv0 = r10_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul1_G16_mul1_G256_inv0 = r20_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul1_G16_mul1_G256_inv0 = r30_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul1_G16_mul1_G256_inv0 = r40_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul1_G16_mul1_G256_inv0 = r50_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul1_G16_mul1_G256_inv0 = a0_G4_mul1_G16_mul1_G256_inv0 ^ r00_comar1_G4_mul1_G16_mul1_G256_inv0;
  m1_comar1_G4_mul1_G16_mul1_G256_inv0 = c1_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul1_G256_inv0;
  m2_comar1_G4_mul1_G16_mul1_G256_inv0 = c0_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul1_G256_inv0;
  m3_comar1_G4_mul1_G16_mul1_G256_inv0 = a1_G4_mul1_G16_mul1_G256_inv0 ^ r00_comar1_G4_mul1_G16_mul1_G256_inv0;
  p2_comar1_G4_mul1_G16_mul1_G256_inv0 = m0_comar1_G4_mul1_G16_mul1_G256_inv0 & m1_comar1_G4_mul1_G16_mul1_G256_inv0;
  p3_comar1_G4_mul1_G16_mul1_G256_inv0 = m3_comar1_G4_mul1_G16_mul1_G256_inv0 & m2_comar1_G4_mul1_G16_mul1_G256_inv0;
  p1_comar1_G4_mul1_G16_mul1_G256_inv0 = m0_comar1_G4_mul1_G16_mul1_G256_inv0 & m2_comar1_G4_mul1_G16_mul1_G256_inv0;
  p4_comar1_G4_mul1_G16_mul1_G256_inv0 = m3_comar1_G4_mul1_G16_mul1_G256_inv0 & m1_comar1_G4_mul1_G16_mul1_G256_inv0;
  i0_comar1_G4_mul1_G16_mul1_G256_inv0 = p1_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r0_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  i1_comar1_G4_mul1_G16_mul1_G256_inv0 = p2_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r1_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  i2_comar1_G4_mul1_G16_mul1_G256_inv0 = p3_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r2_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  i3_comar1_G4_mul1_G16_mul1_G256_inv0 = p4_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r3_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  i1xori2_comar1_G4_mul1_G16_mul1_G256_inv0 = i1_comar1_G4_mul1_G16_mul1_G256_inv0 ^ i2_comar1_G4_mul1_G16_mul1_G256_inv0;
  i0xori3_comar1_G4_mul1_G16_mul1_G256_inv0 = i0_comar1_G4_mul1_G16_mul1_G256_inv0 ^ i3_comar1_G4_mul1_G16_mul1_G256_inv0;
  p0_0_G4_mul1_G16_mul1_G256_inv0 = i1xori2_comar1_G4_mul1_G16_mul1_G256_inv0 ^ i0xori3_comar1_G4_mul1_G16_mul1_G256_inv0;
  y1_1_comar1_G4_mul1_G16_mul1_G256_inv0 = r00_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul1_G256_inv0;
  y1_2_comar1_G4_mul1_G16_mul1_G256_inv0 = y1_1_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r0_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  y1_3_comar1_G4_mul1_G16_mul1_G256_inv0 = y1_2_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r1_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  y1_4_comar1_G4_mul1_G16_mul1_G256_inv0 = y1_3_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r2_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  p1_0_G4_mul1_G16_mul1_G256_inv0 = y1_4_comar1_G4_mul1_G16_mul1_G256_inv0 ^ r3_10_comar1_G4_mul1_G16_mul1_G256_inv0;
  p0_G4_mul1_G16_mul1_G256_inv0 = p0_0_G4_mul1_G16_mul1_G256_inv0 ^ e0_G4_mul1_G16_mul1_G256_inv0;
  p1_G4_mul1_G16_mul1_G256_inv0 = p1_0_G4_mul1_G16_mul1_G256_inv0 ^ e1_G4_mul1_G16_mul1_G256_inv0;
  r00_comar2_G4_mul1_G16_mul1_G256_inv0 = r00_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul1_G16_mul1_G256_inv0 = r10_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul1_G16_mul1_G256_inv0 = r20_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul1_G16_mul1_G256_inv0 = r30_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul1_G16_mul1_G256_inv0 = r40_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul1_G16_mul1_G256_inv0 = r50_G4_mul1_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul1_G16_mul1_G256_inv0 = b0_G4_mul1_G16_mul1_G256_inv0 ^ r00_comar2_G4_mul1_G16_mul1_G256_inv0;
  m1_comar2_G4_mul1_G16_mul1_G256_inv0 = d1_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul1_G256_inv0;
  m2_comar2_G4_mul1_G16_mul1_G256_inv0 = d0_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul1_G256_inv0;
  m3_comar2_G4_mul1_G16_mul1_G256_inv0 = b1_G4_mul1_G16_mul1_G256_inv0 ^ r00_comar2_G4_mul1_G16_mul1_G256_inv0;
  p2_comar2_G4_mul1_G16_mul1_G256_inv0 = m0_comar2_G4_mul1_G16_mul1_G256_inv0 & m1_comar2_G4_mul1_G16_mul1_G256_inv0;
  p3_comar2_G4_mul1_G16_mul1_G256_inv0 = m3_comar2_G4_mul1_G16_mul1_G256_inv0 & m2_comar2_G4_mul1_G16_mul1_G256_inv0;
  p1_comar2_G4_mul1_G16_mul1_G256_inv0 = m0_comar2_G4_mul1_G16_mul1_G256_inv0 & m2_comar2_G4_mul1_G16_mul1_G256_inv0;
  p4_comar2_G4_mul1_G16_mul1_G256_inv0 = m3_comar2_G4_mul1_G16_mul1_G256_inv0 & m1_comar2_G4_mul1_G16_mul1_G256_inv0;
  i0_comar2_G4_mul1_G16_mul1_G256_inv0 = p1_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r0_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  i1_comar2_G4_mul1_G16_mul1_G256_inv0 = p2_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r1_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  i2_comar2_G4_mul1_G16_mul1_G256_inv0 = p3_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r2_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  i3_comar2_G4_mul1_G16_mul1_G256_inv0 = p4_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r3_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  i1xori2_comar2_G4_mul1_G16_mul1_G256_inv0 = i1_comar2_G4_mul1_G16_mul1_G256_inv0 ^ i2_comar2_G4_mul1_G16_mul1_G256_inv0;
  i0xori3_comar2_G4_mul1_G16_mul1_G256_inv0 = i0_comar2_G4_mul1_G16_mul1_G256_inv0 ^ i3_comar2_G4_mul1_G16_mul1_G256_inv0;
  q0_0_G4_mul1_G16_mul1_G256_inv0 = i1xori2_comar2_G4_mul1_G16_mul1_G256_inv0 ^ i0xori3_comar2_G4_mul1_G16_mul1_G256_inv0;
  y1_1_comar2_G4_mul1_G16_mul1_G256_inv0 = r00_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul1_G256_inv0;
  y1_2_comar2_G4_mul1_G16_mul1_G256_inv0 = y1_1_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r0_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  y1_3_comar2_G4_mul1_G16_mul1_G256_inv0 = y1_2_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r1_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  y1_4_comar2_G4_mul1_G16_mul1_G256_inv0 = y1_3_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r2_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  q1_0_G4_mul1_G16_mul1_G256_inv0 = y1_4_comar2_G4_mul1_G16_mul1_G256_inv0 ^ r3_10_comar2_G4_mul1_G16_mul1_G256_inv0;
  q0_G4_mul1_G16_mul1_G256_inv0 = q0_0_G4_mul1_G16_mul1_G256_inv0 ^ e0_G4_mul1_G16_mul1_G256_inv0;
  q1_G4_mul1_G16_mul1_G256_inv0 = q1_0_G4_mul1_G16_mul1_G256_inv0 ^ e1_G4_mul1_G16_mul1_G256_inv0;
  p1ls1_G4_mul1_G16_mul1_G256_inv0 = p1_G4_mul1_G16_mul1_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul1_G16_mul1_G256_inv0 = p0_G4_mul1_G16_mul1_G256_inv0 << dec_1_inp;
  p0_0_G16_mul1_G256_inv0 = p1ls1_G4_mul1_G16_mul1_G256_inv0 | q1_G4_mul1_G16_mul1_G256_inv0;
  p1_0_G16_mul1_G256_inv0 = p0ls1_G4_mul1_G16_mul1_G256_inv0 | q0_G4_mul1_G16_mul1_G256_inv0;
  p0_G16_mul1_G256_inv0 = p0_0_G16_mul1_G256_inv0 ^ e01_G16_mul1_G256_inv0;
  p1_G16_mul1_G256_inv0 = p1_0_G16_mul1_G256_inv0 ^ e11_G16_mul1_G256_inv0;
  r00_G4_mul2_G16_mul1_G256_inv0 = r00_G16_mul1_G256_inv0 % dec_4_inp;
  r10_G4_mul2_G16_mul1_G256_inv0 = r10_G16_mul1_G256_inv0 % dec_4_inp;
  r20_G4_mul2_G16_mul1_G256_inv0 = r20_G16_mul1_G256_inv0 % dec_4_inp;
  r30_G4_mul2_G16_mul1_G256_inv0 = r30_G16_mul1_G256_inv0 % dec_4_inp;
  r40_G4_mul2_G16_mul1_G256_inv0 = r40_G16_mul1_G256_inv0 % dec_4_inp;
  r50_G4_mul2_G16_mul1_G256_inv0 = r50_G16_mul1_G256_inv0 % dec_4_inp;
  a0_0_G4_mul2_G16_mul1_G256_inv0 = b0_G16_mul1_G256_inv0 & dec_2_inp;
  a1_0_G4_mul2_G16_mul1_G256_inv0 = b1_G16_mul1_G256_inv0 & dec_2_inp;
  a0_G4_mul2_G16_mul1_G256_inv0 = a0_0_G4_mul2_G16_mul1_G256_inv0 >> dec_1_inp;
  a1_G4_mul2_G16_mul1_G256_inv0 = a1_0_G4_mul2_G16_mul1_G256_inv0 >> dec_1_inp;
  b0_G4_mul2_G16_mul1_G256_inv0 = b0_G16_mul1_G256_inv0 & dec_1_inp;
  b1_G4_mul2_G16_mul1_G256_inv0 = b1_G16_mul1_G256_inv0 & dec_1_inp;
  c0_0_G4_mul2_G16_mul1_G256_inv0 = d0_G16_mul1_G256_inv0 & dec_2_inp;
  c1_0_G4_mul2_G16_mul1_G256_inv0 = d1_G16_mul1_G256_inv0 & dec_2_inp;
  c0_G4_mul2_G16_mul1_G256_inv0 = c0_0_G4_mul2_G16_mul1_G256_inv0 >> dec_1_inp;
  c1_G4_mul2_G16_mul1_G256_inv0 = c1_0_G4_mul2_G16_mul1_G256_inv0 >> dec_1_inp;
  d0_G4_mul2_G16_mul1_G256_inv0 = d0_G16_mul1_G256_inv0 & dec_1_inp;
  d1_G4_mul2_G16_mul1_G256_inv0 = d1_G16_mul1_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul2_G16_mul1_G256_inv0 = a0_G4_mul2_G16_mul1_G256_inv0 ^ b0_G4_mul2_G16_mul1_G256_inv0;
  cxord_0_G4_mul2_G16_mul1_G256_inv0 = c0_G4_mul2_G16_mul1_G256_inv0 ^ d0_G4_mul2_G16_mul1_G256_inv0;
  axorb_1_G4_mul2_G16_mul1_G256_inv0 = a1_G4_mul2_G16_mul1_G256_inv0 ^ b1_G4_mul2_G16_mul1_G256_inv0;
  cxord_1_G4_mul2_G16_mul1_G256_inv0 = c1_G4_mul2_G16_mul1_G256_inv0 ^ d1_G4_mul2_G16_mul1_G256_inv0;
  r00_comar0_G4_mul2_G16_mul1_G256_inv0 = r00_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul2_G16_mul1_G256_inv0 = r10_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul2_G16_mul1_G256_inv0 = r20_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul2_G16_mul1_G256_inv0 = r30_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul2_G16_mul1_G256_inv0 = r40_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul2_G16_mul1_G256_inv0 = r50_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul2_G16_mul1_G256_inv0 = axorb_0_G4_mul2_G16_mul1_G256_inv0 ^ r00_comar0_G4_mul2_G16_mul1_G256_inv0;
  m1_comar0_G4_mul2_G16_mul1_G256_inv0 = cxord_1_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul1_G256_inv0;
  m2_comar0_G4_mul2_G16_mul1_G256_inv0 = cxord_0_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul1_G256_inv0;
  m3_comar0_G4_mul2_G16_mul1_G256_inv0 = axorb_1_G4_mul2_G16_mul1_G256_inv0 ^ r00_comar0_G4_mul2_G16_mul1_G256_inv0;
  p2_comar0_G4_mul2_G16_mul1_G256_inv0 = m0_comar0_G4_mul2_G16_mul1_G256_inv0 & m1_comar0_G4_mul2_G16_mul1_G256_inv0;
  p3_comar0_G4_mul2_G16_mul1_G256_inv0 = m3_comar0_G4_mul2_G16_mul1_G256_inv0 & m2_comar0_G4_mul2_G16_mul1_G256_inv0;
  p1_comar0_G4_mul2_G16_mul1_G256_inv0 = m0_comar0_G4_mul2_G16_mul1_G256_inv0 & m2_comar0_G4_mul2_G16_mul1_G256_inv0;
  p4_comar0_G4_mul2_G16_mul1_G256_inv0 = m3_comar0_G4_mul2_G16_mul1_G256_inv0 & m1_comar0_G4_mul2_G16_mul1_G256_inv0;
  i0_comar0_G4_mul2_G16_mul1_G256_inv0 = p1_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r0_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  i1_comar0_G4_mul2_G16_mul1_G256_inv0 = p2_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r1_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  i2_comar0_G4_mul2_G16_mul1_G256_inv0 = p3_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r2_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  i3_comar0_G4_mul2_G16_mul1_G256_inv0 = p4_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r3_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  i1xori2_comar0_G4_mul2_G16_mul1_G256_inv0 = i1_comar0_G4_mul2_G16_mul1_G256_inv0 ^ i2_comar0_G4_mul2_G16_mul1_G256_inv0;
  i0xori3_comar0_G4_mul2_G16_mul1_G256_inv0 = i0_comar0_G4_mul2_G16_mul1_G256_inv0 ^ i3_comar0_G4_mul2_G16_mul1_G256_inv0;
  e0_G4_mul2_G16_mul1_G256_inv0 = i1xori2_comar0_G4_mul2_G16_mul1_G256_inv0 ^ i0xori3_comar0_G4_mul2_G16_mul1_G256_inv0;
  y1_1_comar0_G4_mul2_G16_mul1_G256_inv0 = r00_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul1_G256_inv0;
  y1_2_comar0_G4_mul2_G16_mul1_G256_inv0 = y1_1_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r0_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  y1_3_comar0_G4_mul2_G16_mul1_G256_inv0 = y1_2_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r1_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  y1_4_comar0_G4_mul2_G16_mul1_G256_inv0 = y1_3_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r2_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  e1_G4_mul2_G16_mul1_G256_inv0 = y1_4_comar0_G4_mul2_G16_mul1_G256_inv0 ^ r3_10_comar0_G4_mul2_G16_mul1_G256_inv0;
  r00_comar1_G4_mul2_G16_mul1_G256_inv0 = r00_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul2_G16_mul1_G256_inv0 = r10_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul2_G16_mul1_G256_inv0 = r20_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul2_G16_mul1_G256_inv0 = r30_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul2_G16_mul1_G256_inv0 = r40_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul2_G16_mul1_G256_inv0 = r50_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul2_G16_mul1_G256_inv0 = a0_G4_mul2_G16_mul1_G256_inv0 ^ r00_comar1_G4_mul2_G16_mul1_G256_inv0;
  m1_comar1_G4_mul2_G16_mul1_G256_inv0 = c1_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul1_G256_inv0;
  m2_comar1_G4_mul2_G16_mul1_G256_inv0 = c0_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul1_G256_inv0;
  m3_comar1_G4_mul2_G16_mul1_G256_inv0 = a1_G4_mul2_G16_mul1_G256_inv0 ^ r00_comar1_G4_mul2_G16_mul1_G256_inv0;
  p2_comar1_G4_mul2_G16_mul1_G256_inv0 = m0_comar1_G4_mul2_G16_mul1_G256_inv0 & m1_comar1_G4_mul2_G16_mul1_G256_inv0;
  p3_comar1_G4_mul2_G16_mul1_G256_inv0 = m3_comar1_G4_mul2_G16_mul1_G256_inv0 & m2_comar1_G4_mul2_G16_mul1_G256_inv0;
  p1_comar1_G4_mul2_G16_mul1_G256_inv0 = m0_comar1_G4_mul2_G16_mul1_G256_inv0 & m2_comar1_G4_mul2_G16_mul1_G256_inv0;
  p4_comar1_G4_mul2_G16_mul1_G256_inv0 = m3_comar1_G4_mul2_G16_mul1_G256_inv0 & m1_comar1_G4_mul2_G16_mul1_G256_inv0;
  i0_comar1_G4_mul2_G16_mul1_G256_inv0 = p1_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r0_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  i1_comar1_G4_mul2_G16_mul1_G256_inv0 = p2_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r1_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  i2_comar1_G4_mul2_G16_mul1_G256_inv0 = p3_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r2_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  i3_comar1_G4_mul2_G16_mul1_G256_inv0 = p4_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r3_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  i1xori2_comar1_G4_mul2_G16_mul1_G256_inv0 = i1_comar1_G4_mul2_G16_mul1_G256_inv0 ^ i2_comar1_G4_mul2_G16_mul1_G256_inv0;
  i0xori3_comar1_G4_mul2_G16_mul1_G256_inv0 = i0_comar1_G4_mul2_G16_mul1_G256_inv0 ^ i3_comar1_G4_mul2_G16_mul1_G256_inv0;
  p0_0_G4_mul2_G16_mul1_G256_inv0 = i1xori2_comar1_G4_mul2_G16_mul1_G256_inv0 ^ i0xori3_comar1_G4_mul2_G16_mul1_G256_inv0;
  y1_1_comar1_G4_mul2_G16_mul1_G256_inv0 = r00_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul1_G256_inv0;
  y1_2_comar1_G4_mul2_G16_mul1_G256_inv0 = y1_1_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r0_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  y1_3_comar1_G4_mul2_G16_mul1_G256_inv0 = y1_2_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r1_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  y1_4_comar1_G4_mul2_G16_mul1_G256_inv0 = y1_3_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r2_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  p1_0_G4_mul2_G16_mul1_G256_inv0 = y1_4_comar1_G4_mul2_G16_mul1_G256_inv0 ^ r3_10_comar1_G4_mul2_G16_mul1_G256_inv0;
  p0_G4_mul2_G16_mul1_G256_inv0 = p0_0_G4_mul2_G16_mul1_G256_inv0 ^ e0_G4_mul2_G16_mul1_G256_inv0;
  p1_G4_mul2_G16_mul1_G256_inv0 = p1_0_G4_mul2_G16_mul1_G256_inv0 ^ e1_G4_mul2_G16_mul1_G256_inv0;
  r00_comar2_G4_mul2_G16_mul1_G256_inv0 = r00_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul2_G16_mul1_G256_inv0 = r10_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul2_G16_mul1_G256_inv0 = r20_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul2_G16_mul1_G256_inv0 = r30_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul2_G16_mul1_G256_inv0 = r40_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul2_G16_mul1_G256_inv0 = r50_G4_mul2_G16_mul1_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul2_G16_mul1_G256_inv0 = b0_G4_mul2_G16_mul1_G256_inv0 ^ r00_comar2_G4_mul2_G16_mul1_G256_inv0;
  m1_comar2_G4_mul2_G16_mul1_G256_inv0 = d1_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul1_G256_inv0;
  m2_comar2_G4_mul2_G16_mul1_G256_inv0 = d0_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul1_G256_inv0;
  m3_comar2_G4_mul2_G16_mul1_G256_inv0 = b1_G4_mul2_G16_mul1_G256_inv0 ^ r00_comar2_G4_mul2_G16_mul1_G256_inv0;
  p2_comar2_G4_mul2_G16_mul1_G256_inv0 = m0_comar2_G4_mul2_G16_mul1_G256_inv0 & m1_comar2_G4_mul2_G16_mul1_G256_inv0;
  p3_comar2_G4_mul2_G16_mul1_G256_inv0 = m3_comar2_G4_mul2_G16_mul1_G256_inv0 & m2_comar2_G4_mul2_G16_mul1_G256_inv0;
  p1_comar2_G4_mul2_G16_mul1_G256_inv0 = m0_comar2_G4_mul2_G16_mul1_G256_inv0 & m2_comar2_G4_mul2_G16_mul1_G256_inv0;
  p4_comar2_G4_mul2_G16_mul1_G256_inv0 = m3_comar2_G4_mul2_G16_mul1_G256_inv0 & m1_comar2_G4_mul2_G16_mul1_G256_inv0;
  i0_comar2_G4_mul2_G16_mul1_G256_inv0 = p1_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r0_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  i1_comar2_G4_mul2_G16_mul1_G256_inv0 = p2_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r1_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  i2_comar2_G4_mul2_G16_mul1_G256_inv0 = p3_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r2_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  i3_comar2_G4_mul2_G16_mul1_G256_inv0 = p4_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r3_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  i1xori2_comar2_G4_mul2_G16_mul1_G256_inv0 = i1_comar2_G4_mul2_G16_mul1_G256_inv0 ^ i2_comar2_G4_mul2_G16_mul1_G256_inv0;
  i0xori3_comar2_G4_mul2_G16_mul1_G256_inv0 = i0_comar2_G4_mul2_G16_mul1_G256_inv0 ^ i3_comar2_G4_mul2_G16_mul1_G256_inv0;
  q0_0_G4_mul2_G16_mul1_G256_inv0 = i1xori2_comar2_G4_mul2_G16_mul1_G256_inv0 ^ i0xori3_comar2_G4_mul2_G16_mul1_G256_inv0;
  y1_1_comar2_G4_mul2_G16_mul1_G256_inv0 = r00_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul1_G256_inv0;
  y1_2_comar2_G4_mul2_G16_mul1_G256_inv0 = y1_1_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r0_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  y1_3_comar2_G4_mul2_G16_mul1_G256_inv0 = y1_2_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r1_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  y1_4_comar2_G4_mul2_G16_mul1_G256_inv0 = y1_3_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r2_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  q1_0_G4_mul2_G16_mul1_G256_inv0 = y1_4_comar2_G4_mul2_G16_mul1_G256_inv0 ^ r3_10_comar2_G4_mul2_G16_mul1_G256_inv0;
  q0_G4_mul2_G16_mul1_G256_inv0 = q0_0_G4_mul2_G16_mul1_G256_inv0 ^ e0_G4_mul2_G16_mul1_G256_inv0;
  q1_G4_mul2_G16_mul1_G256_inv0 = q1_0_G4_mul2_G16_mul1_G256_inv0 ^ e1_G4_mul2_G16_mul1_G256_inv0;
  p1ls1_G4_mul2_G16_mul1_G256_inv0 = p1_G4_mul2_G16_mul1_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul2_G16_mul1_G256_inv0 = p0_G4_mul2_G16_mul1_G256_inv0 << dec_1_inp;
  q0_0_G16_mul1_G256_inv0 = p1ls1_G4_mul2_G16_mul1_G256_inv0 | q1_G4_mul2_G16_mul1_G256_inv0;
  q1_0_G16_mul1_G256_inv0 = p0ls1_G4_mul2_G16_mul1_G256_inv0 | q0_G4_mul2_G16_mul1_G256_inv0;
  q0_G16_mul1_G256_inv0 = q0_0_G16_mul1_G256_inv0 ^ e01_G16_mul1_G256_inv0;
  q1_G16_mul1_G256_inv0 = q1_0_G16_mul1_G256_inv0 ^ e11_G16_mul1_G256_inv0;
  p0ls2_G16_mul1_G256_inv0 = p0_G16_mul1_G256_inv0 << dec_2_inp;
  p1ls2_G16_mul1_G256_inv0 = p1_G16_mul1_G256_inv0 << dec_2_inp;
  p0_G256_inv0 = p0ls2_G16_mul1_G256_inv0 | q0_G16_mul1_G256_inv0;
  p1_G256_inv0 = p1ls2_G16_mul1_G256_inv0 | q1_G16_mul1_G256_inv0;
  r00_G16_mul2_G256_inv0 = r0_inp % dec_16_inp;
  r10_G16_mul2_G256_inv0 = r1_inp % dec_16_inp;
  r20_G16_mul2_G256_inv0 = r2_inp % dec_16_inp;
  r30_G16_mul2_G256_inv0 = r3_inp % dec_16_inp;
  r40_G16_mul2_G256_inv0 = r4_inp % dec_16_inp;
  r50_G16_mul2_G256_inv0 = r5_inp % dec_16_inp;
  a0_0_G16_mul2_G256_inv0 = e0_G256_inv0 & dec_12_inp;
  a1_0_G16_mul2_G256_inv0 = e1_G256_inv0 & dec_12_inp;
  a0_G16_mul2_G256_inv0 = a0_0_G16_mul2_G256_inv0 >> dec_2_inp;
  a1_G16_mul2_G256_inv0 = a1_0_G16_mul2_G256_inv0 >> dec_2_inp;
  b0_G16_mul2_G256_inv0 = e0_G256_inv0 & dec_3_inp;
  b1_G16_mul2_G256_inv0 = e1_G256_inv0 & dec_3_inp;
  c0_0_G16_mul2_G256_inv0 = a0_G256_inv0 & dec_12_inp;
  c1_0_G16_mul2_G256_inv0 = a1_G256_inv0 & dec_12_inp;
  c0_G16_mul2_G256_inv0 = c0_0_G16_mul2_G256_inv0 >> dec_2_inp;
  c1_G16_mul2_G256_inv0 = c1_0_G16_mul2_G256_inv0 >> dec_2_inp;
  d0_G16_mul2_G256_inv0 = a0_G256_inv0 & dec_3_inp;
  d1_G16_mul2_G256_inv0 = a1_G256_inv0 & dec_3_inp;
  axorb_0_G16_mul2_G256_inv0 = a0_G16_mul2_G256_inv0 ^ b0_G16_mul2_G256_inv0;
  cxord_0_G16_mul2_G256_inv0 = c0_G16_mul2_G256_inv0 ^ d0_G16_mul2_G256_inv0;
  axorb_1_G16_mul2_G256_inv0 = a1_G16_mul2_G256_inv0 ^ b1_G16_mul2_G256_inv0;
  cxord_1_G16_mul2_G256_inv0 = c1_G16_mul2_G256_inv0 ^ d1_G16_mul2_G256_inv0;
  r00_G4_mul0_G16_mul2_G256_inv0 = r00_G16_mul2_G256_inv0 % dec_4_inp;
  r10_G4_mul0_G16_mul2_G256_inv0 = r10_G16_mul2_G256_inv0 % dec_4_inp;
  r20_G4_mul0_G16_mul2_G256_inv0 = r20_G16_mul2_G256_inv0 % dec_4_inp;
  r30_G4_mul0_G16_mul2_G256_inv0 = r30_G16_mul2_G256_inv0 % dec_4_inp;
  r40_G4_mul0_G16_mul2_G256_inv0 = r40_G16_mul2_G256_inv0 % dec_4_inp;
  r50_G4_mul0_G16_mul2_G256_inv0 = r50_G16_mul2_G256_inv0 % dec_4_inp;
  a0_0_G4_mul0_G16_mul2_G256_inv0 = axorb_0_G16_mul2_G256_inv0 & dec_2_inp;
  a1_0_G4_mul0_G16_mul2_G256_inv0 = axorb_1_G16_mul2_G256_inv0 & dec_2_inp;
  a0_G4_mul0_G16_mul2_G256_inv0 = a0_0_G4_mul0_G16_mul2_G256_inv0 >> dec_1_inp;
  a1_G4_mul0_G16_mul2_G256_inv0 = a1_0_G4_mul0_G16_mul2_G256_inv0 >> dec_1_inp;
  b0_G4_mul0_G16_mul2_G256_inv0 = axorb_0_G16_mul2_G256_inv0 & dec_1_inp;
  b1_G4_mul0_G16_mul2_G256_inv0 = axorb_1_G16_mul2_G256_inv0 & dec_1_inp;
  c0_0_G4_mul0_G16_mul2_G256_inv0 = cxord_0_G16_mul2_G256_inv0 & dec_2_inp;
  c1_0_G4_mul0_G16_mul2_G256_inv0 = cxord_1_G16_mul2_G256_inv0 & dec_2_inp;
  c0_G4_mul0_G16_mul2_G256_inv0 = c0_0_G4_mul0_G16_mul2_G256_inv0 >> dec_1_inp;
  c1_G4_mul0_G16_mul2_G256_inv0 = c1_0_G4_mul0_G16_mul2_G256_inv0 >> dec_1_inp;
  d0_G4_mul0_G16_mul2_G256_inv0 = cxord_0_G16_mul2_G256_inv0 & dec_1_inp;
  d1_G4_mul0_G16_mul2_G256_inv0 = cxord_1_G16_mul2_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul0_G16_mul2_G256_inv0 = a0_G4_mul0_G16_mul2_G256_inv0 ^ b0_G4_mul0_G16_mul2_G256_inv0;
  cxord_0_G4_mul0_G16_mul2_G256_inv0 = c0_G4_mul0_G16_mul2_G256_inv0 ^ d0_G4_mul0_G16_mul2_G256_inv0;
  axorb_1_G4_mul0_G16_mul2_G256_inv0 = a1_G4_mul0_G16_mul2_G256_inv0 ^ b1_G4_mul0_G16_mul2_G256_inv0;
  cxord_1_G4_mul0_G16_mul2_G256_inv0 = c1_G4_mul0_G16_mul2_G256_inv0 ^ d1_G4_mul0_G16_mul2_G256_inv0;
  r00_comar0_G4_mul0_G16_mul2_G256_inv0 = r00_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul0_G16_mul2_G256_inv0 = r10_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul0_G16_mul2_G256_inv0 = r20_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul0_G16_mul2_G256_inv0 = r30_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul0_G16_mul2_G256_inv0 = r40_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul0_G16_mul2_G256_inv0 = r50_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul0_G16_mul2_G256_inv0 = axorb_0_G4_mul0_G16_mul2_G256_inv0 ^ r00_comar0_G4_mul0_G16_mul2_G256_inv0;
  m1_comar0_G4_mul0_G16_mul2_G256_inv0 = cxord_1_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul2_G256_inv0;
  m2_comar0_G4_mul0_G16_mul2_G256_inv0 = cxord_0_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul2_G256_inv0;
  m3_comar0_G4_mul0_G16_mul2_G256_inv0 = axorb_1_G4_mul0_G16_mul2_G256_inv0 ^ r00_comar0_G4_mul0_G16_mul2_G256_inv0;
  p2_comar0_G4_mul0_G16_mul2_G256_inv0 = m0_comar0_G4_mul0_G16_mul2_G256_inv0 & m1_comar0_G4_mul0_G16_mul2_G256_inv0;
  p3_comar0_G4_mul0_G16_mul2_G256_inv0 = m3_comar0_G4_mul0_G16_mul2_G256_inv0 & m2_comar0_G4_mul0_G16_mul2_G256_inv0;
  p1_comar0_G4_mul0_G16_mul2_G256_inv0 = m0_comar0_G4_mul0_G16_mul2_G256_inv0 & m2_comar0_G4_mul0_G16_mul2_G256_inv0;
  p4_comar0_G4_mul0_G16_mul2_G256_inv0 = m3_comar0_G4_mul0_G16_mul2_G256_inv0 & m1_comar0_G4_mul0_G16_mul2_G256_inv0;
  i0_comar0_G4_mul0_G16_mul2_G256_inv0 = p1_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r0_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  i1_comar0_G4_mul0_G16_mul2_G256_inv0 = p2_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r1_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  i2_comar0_G4_mul0_G16_mul2_G256_inv0 = p3_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r2_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  i3_comar0_G4_mul0_G16_mul2_G256_inv0 = p4_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r3_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  i1xori2_comar0_G4_mul0_G16_mul2_G256_inv0 = i1_comar0_G4_mul0_G16_mul2_G256_inv0 ^ i2_comar0_G4_mul0_G16_mul2_G256_inv0;
  i0xori3_comar0_G4_mul0_G16_mul2_G256_inv0 = i0_comar0_G4_mul0_G16_mul2_G256_inv0 ^ i3_comar0_G4_mul0_G16_mul2_G256_inv0;
  e0_G4_mul0_G16_mul2_G256_inv0 = i1xori2_comar0_G4_mul0_G16_mul2_G256_inv0 ^ i0xori3_comar0_G4_mul0_G16_mul2_G256_inv0;
  y1_1_comar0_G4_mul0_G16_mul2_G256_inv0 = r00_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul0_G16_mul2_G256_inv0;
  y1_2_comar0_G4_mul0_G16_mul2_G256_inv0 = y1_1_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r0_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  y1_3_comar0_G4_mul0_G16_mul2_G256_inv0 = y1_2_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r1_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  y1_4_comar0_G4_mul0_G16_mul2_G256_inv0 = y1_3_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r2_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  e1_G4_mul0_G16_mul2_G256_inv0 = y1_4_comar0_G4_mul0_G16_mul2_G256_inv0 ^ r3_10_comar0_G4_mul0_G16_mul2_G256_inv0;
  r00_comar1_G4_mul0_G16_mul2_G256_inv0 = r00_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul0_G16_mul2_G256_inv0 = r10_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul0_G16_mul2_G256_inv0 = r20_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul0_G16_mul2_G256_inv0 = r30_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul0_G16_mul2_G256_inv0 = r40_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul0_G16_mul2_G256_inv0 = r50_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul0_G16_mul2_G256_inv0 = a0_G4_mul0_G16_mul2_G256_inv0 ^ r00_comar1_G4_mul0_G16_mul2_G256_inv0;
  m1_comar1_G4_mul0_G16_mul2_G256_inv0 = c1_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul2_G256_inv0;
  m2_comar1_G4_mul0_G16_mul2_G256_inv0 = c0_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul2_G256_inv0;
  m3_comar1_G4_mul0_G16_mul2_G256_inv0 = a1_G4_mul0_G16_mul2_G256_inv0 ^ r00_comar1_G4_mul0_G16_mul2_G256_inv0;
  p2_comar1_G4_mul0_G16_mul2_G256_inv0 = m0_comar1_G4_mul0_G16_mul2_G256_inv0 & m1_comar1_G4_mul0_G16_mul2_G256_inv0;
  p3_comar1_G4_mul0_G16_mul2_G256_inv0 = m3_comar1_G4_mul0_G16_mul2_G256_inv0 & m2_comar1_G4_mul0_G16_mul2_G256_inv0;
  p1_comar1_G4_mul0_G16_mul2_G256_inv0 = m0_comar1_G4_mul0_G16_mul2_G256_inv0 & m2_comar1_G4_mul0_G16_mul2_G256_inv0;
  p4_comar1_G4_mul0_G16_mul2_G256_inv0 = m3_comar1_G4_mul0_G16_mul2_G256_inv0 & m1_comar1_G4_mul0_G16_mul2_G256_inv0;
  i0_comar1_G4_mul0_G16_mul2_G256_inv0 = p1_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r0_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  i1_comar1_G4_mul0_G16_mul2_G256_inv0 = p2_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r1_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  i2_comar1_G4_mul0_G16_mul2_G256_inv0 = p3_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r2_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  i3_comar1_G4_mul0_G16_mul2_G256_inv0 = p4_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r3_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  i1xori2_comar1_G4_mul0_G16_mul2_G256_inv0 = i1_comar1_G4_mul0_G16_mul2_G256_inv0 ^ i2_comar1_G4_mul0_G16_mul2_G256_inv0;
  i0xori3_comar1_G4_mul0_G16_mul2_G256_inv0 = i0_comar1_G4_mul0_G16_mul2_G256_inv0 ^ i3_comar1_G4_mul0_G16_mul2_G256_inv0;
  p0_0_G4_mul0_G16_mul2_G256_inv0 = i1xori2_comar1_G4_mul0_G16_mul2_G256_inv0 ^ i0xori3_comar1_G4_mul0_G16_mul2_G256_inv0;
  y1_1_comar1_G4_mul0_G16_mul2_G256_inv0 = r00_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul0_G16_mul2_G256_inv0;
  y1_2_comar1_G4_mul0_G16_mul2_G256_inv0 = y1_1_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r0_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  y1_3_comar1_G4_mul0_G16_mul2_G256_inv0 = y1_2_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r1_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  y1_4_comar1_G4_mul0_G16_mul2_G256_inv0 = y1_3_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r2_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  p1_0_G4_mul0_G16_mul2_G256_inv0 = y1_4_comar1_G4_mul0_G16_mul2_G256_inv0 ^ r3_10_comar1_G4_mul0_G16_mul2_G256_inv0;
  p0_G4_mul0_G16_mul2_G256_inv0 = p0_0_G4_mul0_G16_mul2_G256_inv0 ^ e0_G4_mul0_G16_mul2_G256_inv0;
  p1_G4_mul0_G16_mul2_G256_inv0 = p1_0_G4_mul0_G16_mul2_G256_inv0 ^ e1_G4_mul0_G16_mul2_G256_inv0;
  r00_comar2_G4_mul0_G16_mul2_G256_inv0 = r00_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul0_G16_mul2_G256_inv0 = r10_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul0_G16_mul2_G256_inv0 = r20_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul0_G16_mul2_G256_inv0 = r30_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul0_G16_mul2_G256_inv0 = r40_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul0_G16_mul2_G256_inv0 = r50_G4_mul0_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul0_G16_mul2_G256_inv0 = b0_G4_mul0_G16_mul2_G256_inv0 ^ r00_comar2_G4_mul0_G16_mul2_G256_inv0;
  m1_comar2_G4_mul0_G16_mul2_G256_inv0 = d1_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul2_G256_inv0;
  m2_comar2_G4_mul0_G16_mul2_G256_inv0 = d0_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul2_G256_inv0;
  m3_comar2_G4_mul0_G16_mul2_G256_inv0 = b1_G4_mul0_G16_mul2_G256_inv0 ^ r00_comar2_G4_mul0_G16_mul2_G256_inv0;
  p2_comar2_G4_mul0_G16_mul2_G256_inv0 = m0_comar2_G4_mul0_G16_mul2_G256_inv0 & m1_comar2_G4_mul0_G16_mul2_G256_inv0;
  p3_comar2_G4_mul0_G16_mul2_G256_inv0 = m3_comar2_G4_mul0_G16_mul2_G256_inv0 & m2_comar2_G4_mul0_G16_mul2_G256_inv0;
  p1_comar2_G4_mul0_G16_mul2_G256_inv0 = m0_comar2_G4_mul0_G16_mul2_G256_inv0 & m2_comar2_G4_mul0_G16_mul2_G256_inv0;
  p4_comar2_G4_mul0_G16_mul2_G256_inv0 = m3_comar2_G4_mul0_G16_mul2_G256_inv0 & m1_comar2_G4_mul0_G16_mul2_G256_inv0;
  i0_comar2_G4_mul0_G16_mul2_G256_inv0 = p1_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r0_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  i1_comar2_G4_mul0_G16_mul2_G256_inv0 = p2_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r1_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  i2_comar2_G4_mul0_G16_mul2_G256_inv0 = p3_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r2_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  i3_comar2_G4_mul0_G16_mul2_G256_inv0 = p4_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r3_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  i1xori2_comar2_G4_mul0_G16_mul2_G256_inv0 = i1_comar2_G4_mul0_G16_mul2_G256_inv0 ^ i2_comar2_G4_mul0_G16_mul2_G256_inv0;
  i0xori3_comar2_G4_mul0_G16_mul2_G256_inv0 = i0_comar2_G4_mul0_G16_mul2_G256_inv0 ^ i3_comar2_G4_mul0_G16_mul2_G256_inv0;
  q0_0_G4_mul0_G16_mul2_G256_inv0 = i1xori2_comar2_G4_mul0_G16_mul2_G256_inv0 ^ i0xori3_comar2_G4_mul0_G16_mul2_G256_inv0;
  y1_1_comar2_G4_mul0_G16_mul2_G256_inv0 = r00_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul0_G16_mul2_G256_inv0;
  y1_2_comar2_G4_mul0_G16_mul2_G256_inv0 = y1_1_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r0_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  y1_3_comar2_G4_mul0_G16_mul2_G256_inv0 = y1_2_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r1_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  y1_4_comar2_G4_mul0_G16_mul2_G256_inv0 = y1_3_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r2_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  q1_0_G4_mul0_G16_mul2_G256_inv0 = y1_4_comar2_G4_mul0_G16_mul2_G256_inv0 ^ r3_10_comar2_G4_mul0_G16_mul2_G256_inv0;
  q0_G4_mul0_G16_mul2_G256_inv0 = q0_0_G4_mul0_G16_mul2_G256_inv0 ^ e0_G4_mul0_G16_mul2_G256_inv0;
  q1_G4_mul0_G16_mul2_G256_inv0 = q1_0_G4_mul0_G16_mul2_G256_inv0 ^ e1_G4_mul0_G16_mul2_G256_inv0;
  p1ls1_G4_mul0_G16_mul2_G256_inv0 = p1_G4_mul0_G16_mul2_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul0_G16_mul2_G256_inv0 = p0_G4_mul0_G16_mul2_G256_inv0 << dec_1_inp;
  e0_G16_mul2_G256_inv0 = p1ls1_G4_mul0_G16_mul2_G256_inv0 | q1_G4_mul0_G16_mul2_G256_inv0;
  e1_G16_mul2_G256_inv0 = p0ls1_G4_mul0_G16_mul2_G256_inv0 | q0_G4_mul0_G16_mul2_G256_inv0;
  a0_0_G4_scl_N0_G16_mul2_G256_inv0 = e0_G16_mul2_G256_inv0 & dec_2_inp;
  a1_0_G4_scl_N0_G16_mul2_G256_inv0 = e1_G16_mul2_G256_inv0 & dec_2_inp;
  a0_G4_scl_N0_G16_mul2_G256_inv0 = a0_0_G4_scl_N0_G16_mul2_G256_inv0 >> dec_1_inp;
  a1_G4_scl_N0_G16_mul2_G256_inv0 = a1_0_G4_scl_N0_G16_mul2_G256_inv0 >> dec_1_inp;
  b0_G4_scl_N0_G16_mul2_G256_inv0 = e0_G16_mul2_G256_inv0 & dec_1_inp;
  b1_G4_scl_N0_G16_mul2_G256_inv0 = e1_G16_mul2_G256_inv0 & dec_1_inp;
  p0_G4_scl_N0_G16_mul2_G256_inv0 = b0_G4_scl_N0_G16_mul2_G256_inv0;
  p1_G4_scl_N0_G16_mul2_G256_inv0 = b1_G4_scl_N0_G16_mul2_G256_inv0;
  q0_G4_scl_N0_G16_mul2_G256_inv0 = a0_G4_scl_N0_G16_mul2_G256_inv0 ^ b0_G4_scl_N0_G16_mul2_G256_inv0;
  q1_G4_scl_N0_G16_mul2_G256_inv0 = a1_G4_scl_N0_G16_mul2_G256_inv0 ^ b1_G4_scl_N0_G16_mul2_G256_inv0;
  p1ls1_G4_scl_N0_G16_mul2_G256_inv0 = p1_G4_scl_N0_G16_mul2_G256_inv0 << dec_1_inp;
  p0ls1_G4_scl_N0_G16_mul2_G256_inv0 = p0_G4_scl_N0_G16_mul2_G256_inv0 << dec_1_inp;
  e01_G16_mul2_G256_inv0 = p0ls1_G4_scl_N0_G16_mul2_G256_inv0 | q0_G4_scl_N0_G16_mul2_G256_inv0;
  e11_G16_mul2_G256_inv0 = p1ls1_G4_scl_N0_G16_mul2_G256_inv0 | q1_G4_scl_N0_G16_mul2_G256_inv0;
  r00_G4_mul1_G16_mul2_G256_inv0 = r00_G16_mul2_G256_inv0 % dec_4_inp;
  r10_G4_mul1_G16_mul2_G256_inv0 = r10_G16_mul2_G256_inv0 % dec_4_inp;
  r20_G4_mul1_G16_mul2_G256_inv0 = r20_G16_mul2_G256_inv0 % dec_4_inp;
  r30_G4_mul1_G16_mul2_G256_inv0 = r30_G16_mul2_G256_inv0 % dec_4_inp;
  r40_G4_mul1_G16_mul2_G256_inv0 = r40_G16_mul2_G256_inv0 % dec_4_inp;
  r50_G4_mul1_G16_mul2_G256_inv0 = r50_G16_mul2_G256_inv0 % dec_4_inp;
  a0_0_G4_mul1_G16_mul2_G256_inv0 = a0_G16_mul2_G256_inv0 & dec_2_inp;
  a1_0_G4_mul1_G16_mul2_G256_inv0 = a1_G16_mul2_G256_inv0 & dec_2_inp;
  a0_G4_mul1_G16_mul2_G256_inv0 = a0_0_G4_mul1_G16_mul2_G256_inv0 >> dec_1_inp;
  a1_G4_mul1_G16_mul2_G256_inv0 = a1_0_G4_mul1_G16_mul2_G256_inv0 >> dec_1_inp;
  b0_G4_mul1_G16_mul2_G256_inv0 = a0_G16_mul2_G256_inv0 & dec_1_inp;
  b1_G4_mul1_G16_mul2_G256_inv0 = a1_G16_mul2_G256_inv0 & dec_1_inp;
  c0_0_G4_mul1_G16_mul2_G256_inv0 = c0_G16_mul2_G256_inv0 & dec_2_inp;
  c1_0_G4_mul1_G16_mul2_G256_inv0 = c1_G16_mul2_G256_inv0 & dec_2_inp;
  c0_G4_mul1_G16_mul2_G256_inv0 = c0_0_G4_mul1_G16_mul2_G256_inv0 >> dec_1_inp;
  c1_G4_mul1_G16_mul2_G256_inv0 = c1_0_G4_mul1_G16_mul2_G256_inv0 >> dec_1_inp;
  d0_G4_mul1_G16_mul2_G256_inv0 = c0_G16_mul2_G256_inv0 & dec_1_inp;
  d1_G4_mul1_G16_mul2_G256_inv0 = c1_G16_mul2_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul1_G16_mul2_G256_inv0 = a0_G4_mul1_G16_mul2_G256_inv0 ^ b0_G4_mul1_G16_mul2_G256_inv0;
  cxord_0_G4_mul1_G16_mul2_G256_inv0 = c0_G4_mul1_G16_mul2_G256_inv0 ^ d0_G4_mul1_G16_mul2_G256_inv0;
  axorb_1_G4_mul1_G16_mul2_G256_inv0 = a1_G4_mul1_G16_mul2_G256_inv0 ^ b1_G4_mul1_G16_mul2_G256_inv0;
  cxord_1_G4_mul1_G16_mul2_G256_inv0 = c1_G4_mul1_G16_mul2_G256_inv0 ^ d1_G4_mul1_G16_mul2_G256_inv0;
  r00_comar0_G4_mul1_G16_mul2_G256_inv0 = r00_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul1_G16_mul2_G256_inv0 = r10_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul1_G16_mul2_G256_inv0 = r20_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul1_G16_mul2_G256_inv0 = r30_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul1_G16_mul2_G256_inv0 = r40_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul1_G16_mul2_G256_inv0 = r50_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul1_G16_mul2_G256_inv0 = axorb_0_G4_mul1_G16_mul2_G256_inv0 ^ r00_comar0_G4_mul1_G16_mul2_G256_inv0;
  m1_comar0_G4_mul1_G16_mul2_G256_inv0 = cxord_1_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul2_G256_inv0;
  m2_comar0_G4_mul1_G16_mul2_G256_inv0 = cxord_0_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul2_G256_inv0;
  m3_comar0_G4_mul1_G16_mul2_G256_inv0 = axorb_1_G4_mul1_G16_mul2_G256_inv0 ^ r00_comar0_G4_mul1_G16_mul2_G256_inv0;
  p2_comar0_G4_mul1_G16_mul2_G256_inv0 = m0_comar0_G4_mul1_G16_mul2_G256_inv0 & m1_comar0_G4_mul1_G16_mul2_G256_inv0;
  p3_comar0_G4_mul1_G16_mul2_G256_inv0 = m3_comar0_G4_mul1_G16_mul2_G256_inv0 & m2_comar0_G4_mul1_G16_mul2_G256_inv0;
  p1_comar0_G4_mul1_G16_mul2_G256_inv0 = m0_comar0_G4_mul1_G16_mul2_G256_inv0 & m2_comar0_G4_mul1_G16_mul2_G256_inv0;
  p4_comar0_G4_mul1_G16_mul2_G256_inv0 = m3_comar0_G4_mul1_G16_mul2_G256_inv0 & m1_comar0_G4_mul1_G16_mul2_G256_inv0;
  i0_comar0_G4_mul1_G16_mul2_G256_inv0 = p1_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r0_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  i1_comar0_G4_mul1_G16_mul2_G256_inv0 = p2_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r1_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  i2_comar0_G4_mul1_G16_mul2_G256_inv0 = p3_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r2_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  i3_comar0_G4_mul1_G16_mul2_G256_inv0 = p4_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r3_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  i1xori2_comar0_G4_mul1_G16_mul2_G256_inv0 = i1_comar0_G4_mul1_G16_mul2_G256_inv0 ^ i2_comar0_G4_mul1_G16_mul2_G256_inv0;
  i0xori3_comar0_G4_mul1_G16_mul2_G256_inv0 = i0_comar0_G4_mul1_G16_mul2_G256_inv0 ^ i3_comar0_G4_mul1_G16_mul2_G256_inv0;
  e0_G4_mul1_G16_mul2_G256_inv0 = i1xori2_comar0_G4_mul1_G16_mul2_G256_inv0 ^ i0xori3_comar0_G4_mul1_G16_mul2_G256_inv0;
  y1_1_comar0_G4_mul1_G16_mul2_G256_inv0 = r00_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul1_G16_mul2_G256_inv0;
  y1_2_comar0_G4_mul1_G16_mul2_G256_inv0 = y1_1_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r0_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  y1_3_comar0_G4_mul1_G16_mul2_G256_inv0 = y1_2_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r1_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  y1_4_comar0_G4_mul1_G16_mul2_G256_inv0 = y1_3_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r2_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  e1_G4_mul1_G16_mul2_G256_inv0 = y1_4_comar0_G4_mul1_G16_mul2_G256_inv0 ^ r3_10_comar0_G4_mul1_G16_mul2_G256_inv0;
  r00_comar1_G4_mul1_G16_mul2_G256_inv0 = r00_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul1_G16_mul2_G256_inv0 = r10_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul1_G16_mul2_G256_inv0 = r20_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul1_G16_mul2_G256_inv0 = r30_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul1_G16_mul2_G256_inv0 = r40_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul1_G16_mul2_G256_inv0 = r50_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul1_G16_mul2_G256_inv0 = a0_G4_mul1_G16_mul2_G256_inv0 ^ r00_comar1_G4_mul1_G16_mul2_G256_inv0;
  m1_comar1_G4_mul1_G16_mul2_G256_inv0 = c1_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul2_G256_inv0;
  m2_comar1_G4_mul1_G16_mul2_G256_inv0 = c0_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul2_G256_inv0;
  m3_comar1_G4_mul1_G16_mul2_G256_inv0 = a1_G4_mul1_G16_mul2_G256_inv0 ^ r00_comar1_G4_mul1_G16_mul2_G256_inv0;
  p2_comar1_G4_mul1_G16_mul2_G256_inv0 = m0_comar1_G4_mul1_G16_mul2_G256_inv0 & m1_comar1_G4_mul1_G16_mul2_G256_inv0;
  p3_comar1_G4_mul1_G16_mul2_G256_inv0 = m3_comar1_G4_mul1_G16_mul2_G256_inv0 & m2_comar1_G4_mul1_G16_mul2_G256_inv0;
  p1_comar1_G4_mul1_G16_mul2_G256_inv0 = m0_comar1_G4_mul1_G16_mul2_G256_inv0 & m2_comar1_G4_mul1_G16_mul2_G256_inv0;
  p4_comar1_G4_mul1_G16_mul2_G256_inv0 = m3_comar1_G4_mul1_G16_mul2_G256_inv0 & m1_comar1_G4_mul1_G16_mul2_G256_inv0;
  i0_comar1_G4_mul1_G16_mul2_G256_inv0 = p1_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r0_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  i1_comar1_G4_mul1_G16_mul2_G256_inv0 = p2_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r1_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  i2_comar1_G4_mul1_G16_mul2_G256_inv0 = p3_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r2_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  i3_comar1_G4_mul1_G16_mul2_G256_inv0 = p4_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r3_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  i1xori2_comar1_G4_mul1_G16_mul2_G256_inv0 = i1_comar1_G4_mul1_G16_mul2_G256_inv0 ^ i2_comar1_G4_mul1_G16_mul2_G256_inv0;
  i0xori3_comar1_G4_mul1_G16_mul2_G256_inv0 = i0_comar1_G4_mul1_G16_mul2_G256_inv0 ^ i3_comar1_G4_mul1_G16_mul2_G256_inv0;
  p0_0_G4_mul1_G16_mul2_G256_inv0 = i1xori2_comar1_G4_mul1_G16_mul2_G256_inv0 ^ i0xori3_comar1_G4_mul1_G16_mul2_G256_inv0;
  y1_1_comar1_G4_mul1_G16_mul2_G256_inv0 = r00_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul1_G16_mul2_G256_inv0;
  y1_2_comar1_G4_mul1_G16_mul2_G256_inv0 = y1_1_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r0_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  y1_3_comar1_G4_mul1_G16_mul2_G256_inv0 = y1_2_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r1_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  y1_4_comar1_G4_mul1_G16_mul2_G256_inv0 = y1_3_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r2_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  p1_0_G4_mul1_G16_mul2_G256_inv0 = y1_4_comar1_G4_mul1_G16_mul2_G256_inv0 ^ r3_10_comar1_G4_mul1_G16_mul2_G256_inv0;
  p0_G4_mul1_G16_mul2_G256_inv0 = p0_0_G4_mul1_G16_mul2_G256_inv0 ^ e0_G4_mul1_G16_mul2_G256_inv0;
  p1_G4_mul1_G16_mul2_G256_inv0 = p1_0_G4_mul1_G16_mul2_G256_inv0 ^ e1_G4_mul1_G16_mul2_G256_inv0;
  r00_comar2_G4_mul1_G16_mul2_G256_inv0 = r00_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul1_G16_mul2_G256_inv0 = r10_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul1_G16_mul2_G256_inv0 = r20_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul1_G16_mul2_G256_inv0 = r30_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul1_G16_mul2_G256_inv0 = r40_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul1_G16_mul2_G256_inv0 = r50_G4_mul1_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul1_G16_mul2_G256_inv0 = b0_G4_mul1_G16_mul2_G256_inv0 ^ r00_comar2_G4_mul1_G16_mul2_G256_inv0;
  m1_comar2_G4_mul1_G16_mul2_G256_inv0 = d1_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul2_G256_inv0;
  m2_comar2_G4_mul1_G16_mul2_G256_inv0 = d0_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul2_G256_inv0;
  m3_comar2_G4_mul1_G16_mul2_G256_inv0 = b1_G4_mul1_G16_mul2_G256_inv0 ^ r00_comar2_G4_mul1_G16_mul2_G256_inv0;
  p2_comar2_G4_mul1_G16_mul2_G256_inv0 = m0_comar2_G4_mul1_G16_mul2_G256_inv0 & m1_comar2_G4_mul1_G16_mul2_G256_inv0;
  p3_comar2_G4_mul1_G16_mul2_G256_inv0 = m3_comar2_G4_mul1_G16_mul2_G256_inv0 & m2_comar2_G4_mul1_G16_mul2_G256_inv0;
  p1_comar2_G4_mul1_G16_mul2_G256_inv0 = m0_comar2_G4_mul1_G16_mul2_G256_inv0 & m2_comar2_G4_mul1_G16_mul2_G256_inv0;
  p4_comar2_G4_mul1_G16_mul2_G256_inv0 = m3_comar2_G4_mul1_G16_mul2_G256_inv0 & m1_comar2_G4_mul1_G16_mul2_G256_inv0;
  i0_comar2_G4_mul1_G16_mul2_G256_inv0 = p1_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r0_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  i1_comar2_G4_mul1_G16_mul2_G256_inv0 = p2_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r1_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  i2_comar2_G4_mul1_G16_mul2_G256_inv0 = p3_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r2_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  i3_comar2_G4_mul1_G16_mul2_G256_inv0 = p4_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r3_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  i1xori2_comar2_G4_mul1_G16_mul2_G256_inv0 = i1_comar2_G4_mul1_G16_mul2_G256_inv0 ^ i2_comar2_G4_mul1_G16_mul2_G256_inv0;
  i0xori3_comar2_G4_mul1_G16_mul2_G256_inv0 = i0_comar2_G4_mul1_G16_mul2_G256_inv0 ^ i3_comar2_G4_mul1_G16_mul2_G256_inv0;
  q0_0_G4_mul1_G16_mul2_G256_inv0 = i1xori2_comar2_G4_mul1_G16_mul2_G256_inv0 ^ i0xori3_comar2_G4_mul1_G16_mul2_G256_inv0;
  y1_1_comar2_G4_mul1_G16_mul2_G256_inv0 = r00_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul1_G16_mul2_G256_inv0;
  y1_2_comar2_G4_mul1_G16_mul2_G256_inv0 = y1_1_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r0_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  y1_3_comar2_G4_mul1_G16_mul2_G256_inv0 = y1_2_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r1_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  y1_4_comar2_G4_mul1_G16_mul2_G256_inv0 = y1_3_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r2_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  q1_0_G4_mul1_G16_mul2_G256_inv0 = y1_4_comar2_G4_mul1_G16_mul2_G256_inv0 ^ r3_10_comar2_G4_mul1_G16_mul2_G256_inv0;
  q0_G4_mul1_G16_mul2_G256_inv0 = q0_0_G4_mul1_G16_mul2_G256_inv0 ^ e0_G4_mul1_G16_mul2_G256_inv0;
  q1_G4_mul1_G16_mul2_G256_inv0 = q1_0_G4_mul1_G16_mul2_G256_inv0 ^ e1_G4_mul1_G16_mul2_G256_inv0;
  p1ls1_G4_mul1_G16_mul2_G256_inv0 = p1_G4_mul1_G16_mul2_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul1_G16_mul2_G256_inv0 = p0_G4_mul1_G16_mul2_G256_inv0 << dec_1_inp;
  p0_0_G16_mul2_G256_inv0 = p1ls1_G4_mul1_G16_mul2_G256_inv0 | q1_G4_mul1_G16_mul2_G256_inv0;
  p1_0_G16_mul2_G256_inv0 = p0ls1_G4_mul1_G16_mul2_G256_inv0 | q0_G4_mul1_G16_mul2_G256_inv0;
  p0_G16_mul2_G256_inv0 = p0_0_G16_mul2_G256_inv0 ^ e01_G16_mul2_G256_inv0;
  p1_G16_mul2_G256_inv0 = p1_0_G16_mul2_G256_inv0 ^ e11_G16_mul2_G256_inv0;
  r00_G4_mul2_G16_mul2_G256_inv0 = r00_G16_mul2_G256_inv0 % dec_4_inp;
  r10_G4_mul2_G16_mul2_G256_inv0 = r10_G16_mul2_G256_inv0 % dec_4_inp;
  r20_G4_mul2_G16_mul2_G256_inv0 = r20_G16_mul2_G256_inv0 % dec_4_inp;
  r30_G4_mul2_G16_mul2_G256_inv0 = r30_G16_mul2_G256_inv0 % dec_4_inp;
  r40_G4_mul2_G16_mul2_G256_inv0 = r40_G16_mul2_G256_inv0 % dec_4_inp;
  r50_G4_mul2_G16_mul2_G256_inv0 = r50_G16_mul2_G256_inv0 % dec_4_inp;
  a0_0_G4_mul2_G16_mul2_G256_inv0 = b0_G16_mul2_G256_inv0 & dec_2_inp;
  a1_0_G4_mul2_G16_mul2_G256_inv0 = b1_G16_mul2_G256_inv0 & dec_2_inp;
  a0_G4_mul2_G16_mul2_G256_inv0 = a0_0_G4_mul2_G16_mul2_G256_inv0 >> dec_1_inp;
  a1_G4_mul2_G16_mul2_G256_inv0 = a1_0_G4_mul2_G16_mul2_G256_inv0 >> dec_1_inp;
  b0_G4_mul2_G16_mul2_G256_inv0 = b0_G16_mul2_G256_inv0 & dec_1_inp;
  b1_G4_mul2_G16_mul2_G256_inv0 = b1_G16_mul2_G256_inv0 & dec_1_inp;
  c0_0_G4_mul2_G16_mul2_G256_inv0 = d0_G16_mul2_G256_inv0 & dec_2_inp;
  c1_0_G4_mul2_G16_mul2_G256_inv0 = d1_G16_mul2_G256_inv0 & dec_2_inp;
  c0_G4_mul2_G16_mul2_G256_inv0 = c0_0_G4_mul2_G16_mul2_G256_inv0 >> dec_1_inp;
  c1_G4_mul2_G16_mul2_G256_inv0 = c1_0_G4_mul2_G16_mul2_G256_inv0 >> dec_1_inp;
  d0_G4_mul2_G16_mul2_G256_inv0 = d0_G16_mul2_G256_inv0 & dec_1_inp;
  d1_G4_mul2_G16_mul2_G256_inv0 = d1_G16_mul2_G256_inv0 & dec_1_inp;
  axorb_0_G4_mul2_G16_mul2_G256_inv0 = a0_G4_mul2_G16_mul2_G256_inv0 ^ b0_G4_mul2_G16_mul2_G256_inv0;
  cxord_0_G4_mul2_G16_mul2_G256_inv0 = c0_G4_mul2_G16_mul2_G256_inv0 ^ d0_G4_mul2_G16_mul2_G256_inv0;
  axorb_1_G4_mul2_G16_mul2_G256_inv0 = a1_G4_mul2_G16_mul2_G256_inv0 ^ b1_G4_mul2_G16_mul2_G256_inv0;
  cxord_1_G4_mul2_G16_mul2_G256_inv0 = c1_G4_mul2_G16_mul2_G256_inv0 ^ d1_G4_mul2_G16_mul2_G256_inv0;
  r00_comar0_G4_mul2_G16_mul2_G256_inv0 = r00_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar0_G4_mul2_G16_mul2_G256_inv0 = r10_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar0_G4_mul2_G16_mul2_G256_inv0 = r20_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar0_G4_mul2_G16_mul2_G256_inv0 = r30_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar0_G4_mul2_G16_mul2_G256_inv0 = r40_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar0_G4_mul2_G16_mul2_G256_inv0 = r50_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar0_G4_mul2_G16_mul2_G256_inv0 = axorb_0_G4_mul2_G16_mul2_G256_inv0 ^ r00_comar0_G4_mul2_G16_mul2_G256_inv0;
  m1_comar0_G4_mul2_G16_mul2_G256_inv0 = cxord_1_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul2_G256_inv0;
  m2_comar0_G4_mul2_G16_mul2_G256_inv0 = cxord_0_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul2_G256_inv0;
  m3_comar0_G4_mul2_G16_mul2_G256_inv0 = axorb_1_G4_mul2_G16_mul2_G256_inv0 ^ r00_comar0_G4_mul2_G16_mul2_G256_inv0;
  p2_comar0_G4_mul2_G16_mul2_G256_inv0 = m0_comar0_G4_mul2_G16_mul2_G256_inv0 & m1_comar0_G4_mul2_G16_mul2_G256_inv0;
  p3_comar0_G4_mul2_G16_mul2_G256_inv0 = m3_comar0_G4_mul2_G16_mul2_G256_inv0 & m2_comar0_G4_mul2_G16_mul2_G256_inv0;
  p1_comar0_G4_mul2_G16_mul2_G256_inv0 = m0_comar0_G4_mul2_G16_mul2_G256_inv0 & m2_comar0_G4_mul2_G16_mul2_G256_inv0;
  p4_comar0_G4_mul2_G16_mul2_G256_inv0 = m3_comar0_G4_mul2_G16_mul2_G256_inv0 & m1_comar0_G4_mul2_G16_mul2_G256_inv0;
  i0_comar0_G4_mul2_G16_mul2_G256_inv0 = p1_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r0_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  i1_comar0_G4_mul2_G16_mul2_G256_inv0 = p2_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r1_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  i2_comar0_G4_mul2_G16_mul2_G256_inv0 = p3_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r2_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  i3_comar0_G4_mul2_G16_mul2_G256_inv0 = p4_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r3_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  i1xori2_comar0_G4_mul2_G16_mul2_G256_inv0 = i1_comar0_G4_mul2_G16_mul2_G256_inv0 ^ i2_comar0_G4_mul2_G16_mul2_G256_inv0;
  i0xori3_comar0_G4_mul2_G16_mul2_G256_inv0 = i0_comar0_G4_mul2_G16_mul2_G256_inv0 ^ i3_comar0_G4_mul2_G16_mul2_G256_inv0;
  e0_G4_mul2_G16_mul2_G256_inv0 = i1xori2_comar0_G4_mul2_G16_mul2_G256_inv0 ^ i0xori3_comar0_G4_mul2_G16_mul2_G256_inv0;
  y1_1_comar0_G4_mul2_G16_mul2_G256_inv0 = r00_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar0_G4_mul2_G16_mul2_G256_inv0;
  y1_2_comar0_G4_mul2_G16_mul2_G256_inv0 = y1_1_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r0_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  y1_3_comar0_G4_mul2_G16_mul2_G256_inv0 = y1_2_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r1_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  y1_4_comar0_G4_mul2_G16_mul2_G256_inv0 = y1_3_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r2_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  e1_G4_mul2_G16_mul2_G256_inv0 = y1_4_comar0_G4_mul2_G16_mul2_G256_inv0 ^ r3_10_comar0_G4_mul2_G16_mul2_G256_inv0;
  r00_comar1_G4_mul2_G16_mul2_G256_inv0 = r00_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar1_G4_mul2_G16_mul2_G256_inv0 = r10_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar1_G4_mul2_G16_mul2_G256_inv0 = r20_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar1_G4_mul2_G16_mul2_G256_inv0 = r30_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar1_G4_mul2_G16_mul2_G256_inv0 = r40_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar1_G4_mul2_G16_mul2_G256_inv0 = r50_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar1_G4_mul2_G16_mul2_G256_inv0 = a0_G4_mul2_G16_mul2_G256_inv0 ^ r00_comar1_G4_mul2_G16_mul2_G256_inv0;
  m1_comar1_G4_mul2_G16_mul2_G256_inv0 = c1_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul2_G256_inv0;
  m2_comar1_G4_mul2_G16_mul2_G256_inv0 = c0_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul2_G256_inv0;
  m3_comar1_G4_mul2_G16_mul2_G256_inv0 = a1_G4_mul2_G16_mul2_G256_inv0 ^ r00_comar1_G4_mul2_G16_mul2_G256_inv0;
  p2_comar1_G4_mul2_G16_mul2_G256_inv0 = m0_comar1_G4_mul2_G16_mul2_G256_inv0 & m1_comar1_G4_mul2_G16_mul2_G256_inv0;
  p3_comar1_G4_mul2_G16_mul2_G256_inv0 = m3_comar1_G4_mul2_G16_mul2_G256_inv0 & m2_comar1_G4_mul2_G16_mul2_G256_inv0;
  p1_comar1_G4_mul2_G16_mul2_G256_inv0 = m0_comar1_G4_mul2_G16_mul2_G256_inv0 & m2_comar1_G4_mul2_G16_mul2_G256_inv0;
  p4_comar1_G4_mul2_G16_mul2_G256_inv0 = m3_comar1_G4_mul2_G16_mul2_G256_inv0 & m1_comar1_G4_mul2_G16_mul2_G256_inv0;
  i0_comar1_G4_mul2_G16_mul2_G256_inv0 = p1_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r0_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  i1_comar1_G4_mul2_G16_mul2_G256_inv0 = p2_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r1_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  i2_comar1_G4_mul2_G16_mul2_G256_inv0 = p3_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r2_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  i3_comar1_G4_mul2_G16_mul2_G256_inv0 = p4_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r3_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  i1xori2_comar1_G4_mul2_G16_mul2_G256_inv0 = i1_comar1_G4_mul2_G16_mul2_G256_inv0 ^ i2_comar1_G4_mul2_G16_mul2_G256_inv0;
  i0xori3_comar1_G4_mul2_G16_mul2_G256_inv0 = i0_comar1_G4_mul2_G16_mul2_G256_inv0 ^ i3_comar1_G4_mul2_G16_mul2_G256_inv0;
  p0_0_G4_mul2_G16_mul2_G256_inv0 = i1xori2_comar1_G4_mul2_G16_mul2_G256_inv0 ^ i0xori3_comar1_G4_mul2_G16_mul2_G256_inv0;
  y1_1_comar1_G4_mul2_G16_mul2_G256_inv0 = r00_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar1_G4_mul2_G16_mul2_G256_inv0;
  y1_2_comar1_G4_mul2_G16_mul2_G256_inv0 = y1_1_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r0_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  y1_3_comar1_G4_mul2_G16_mul2_G256_inv0 = y1_2_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r1_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  y1_4_comar1_G4_mul2_G16_mul2_G256_inv0 = y1_3_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r2_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  p1_0_G4_mul2_G16_mul2_G256_inv0 = y1_4_comar1_G4_mul2_G16_mul2_G256_inv0 ^ r3_10_comar1_G4_mul2_G16_mul2_G256_inv0;
  p0_G4_mul2_G16_mul2_G256_inv0 = p0_0_G4_mul2_G16_mul2_G256_inv0 ^ e0_G4_mul2_G16_mul2_G256_inv0;
  p1_G4_mul2_G16_mul2_G256_inv0 = p1_0_G4_mul2_G16_mul2_G256_inv0 ^ e1_G4_mul2_G16_mul2_G256_inv0;
  r00_comar2_G4_mul2_G16_mul2_G256_inv0 = r00_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r10_comar2_G4_mul2_G16_mul2_G256_inv0 = r10_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r0_10_comar2_G4_mul2_G16_mul2_G256_inv0 = r20_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r1_10_comar2_G4_mul2_G16_mul2_G256_inv0 = r30_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r2_10_comar2_G4_mul2_G16_mul2_G256_inv0 = r40_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  r3_10_comar2_G4_mul2_G16_mul2_G256_inv0 = r50_G4_mul2_G16_mul2_G256_inv0 % dec_2_inp;
  m0_comar2_G4_mul2_G16_mul2_G256_inv0 = b0_G4_mul2_G16_mul2_G256_inv0 ^ r00_comar2_G4_mul2_G16_mul2_G256_inv0;
  m1_comar2_G4_mul2_G16_mul2_G256_inv0 = d1_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul2_G256_inv0;
  m2_comar2_G4_mul2_G16_mul2_G256_inv0 = d0_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul2_G256_inv0;
  m3_comar2_G4_mul2_G16_mul2_G256_inv0 = b1_G4_mul2_G16_mul2_G256_inv0 ^ r00_comar2_G4_mul2_G16_mul2_G256_inv0;
  p2_comar2_G4_mul2_G16_mul2_G256_inv0 = m0_comar2_G4_mul2_G16_mul2_G256_inv0 & m1_comar2_G4_mul2_G16_mul2_G256_inv0;
  p3_comar2_G4_mul2_G16_mul2_G256_inv0 = m3_comar2_G4_mul2_G16_mul2_G256_inv0 & m2_comar2_G4_mul2_G16_mul2_G256_inv0;
  p1_comar2_G4_mul2_G16_mul2_G256_inv0 = m0_comar2_G4_mul2_G16_mul2_G256_inv0 & m2_comar2_G4_mul2_G16_mul2_G256_inv0;
  p4_comar2_G4_mul2_G16_mul2_G256_inv0 = m3_comar2_G4_mul2_G16_mul2_G256_inv0 & m1_comar2_G4_mul2_G16_mul2_G256_inv0;
  i0_comar2_G4_mul2_G16_mul2_G256_inv0 = p1_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r0_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  i1_comar2_G4_mul2_G16_mul2_G256_inv0 = p2_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r1_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  i2_comar2_G4_mul2_G16_mul2_G256_inv0 = p3_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r2_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  i3_comar2_G4_mul2_G16_mul2_G256_inv0 = p4_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r3_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  i1xori2_comar2_G4_mul2_G16_mul2_G256_inv0 = i1_comar2_G4_mul2_G16_mul2_G256_inv0 ^ i2_comar2_G4_mul2_G16_mul2_G256_inv0;
  i0xori3_comar2_G4_mul2_G16_mul2_G256_inv0 = i0_comar2_G4_mul2_G16_mul2_G256_inv0 ^ i3_comar2_G4_mul2_G16_mul2_G256_inv0;
  q0_0_G4_mul2_G16_mul2_G256_inv0 = i1xori2_comar2_G4_mul2_G16_mul2_G256_inv0 ^ i0xori3_comar2_G4_mul2_G16_mul2_G256_inv0;
  y1_1_comar2_G4_mul2_G16_mul2_G256_inv0 = r00_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r10_comar2_G4_mul2_G16_mul2_G256_inv0;
  y1_2_comar2_G4_mul2_G16_mul2_G256_inv0 = y1_1_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r0_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  y1_3_comar2_G4_mul2_G16_mul2_G256_inv0 = y1_2_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r1_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  y1_4_comar2_G4_mul2_G16_mul2_G256_inv0 = y1_3_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r2_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  q1_0_G4_mul2_G16_mul2_G256_inv0 = y1_4_comar2_G4_mul2_G16_mul2_G256_inv0 ^ r3_10_comar2_G4_mul2_G16_mul2_G256_inv0;
  q0_G4_mul2_G16_mul2_G256_inv0 = q0_0_G4_mul2_G16_mul2_G256_inv0 ^ e0_G4_mul2_G16_mul2_G256_inv0;
  q1_G4_mul2_G16_mul2_G256_inv0 = q1_0_G4_mul2_G16_mul2_G256_inv0 ^ e1_G4_mul2_G16_mul2_G256_inv0;
  p1ls1_G4_mul2_G16_mul2_G256_inv0 = p1_G4_mul2_G16_mul2_G256_inv0 << dec_1_inp;
  p0ls1_G4_mul2_G16_mul2_G256_inv0 = p0_G4_mul2_G16_mul2_G256_inv0 << dec_1_inp;
  q0_0_G16_mul2_G256_inv0 = p1ls1_G4_mul2_G16_mul2_G256_inv0 | q1_G4_mul2_G16_mul2_G256_inv0;
  q1_0_G16_mul2_G256_inv0 = p0ls1_G4_mul2_G16_mul2_G256_inv0 | q0_G4_mul2_G16_mul2_G256_inv0;
  q0_G16_mul2_G256_inv0 = q0_0_G16_mul2_G256_inv0 ^ e01_G16_mul2_G256_inv0;
  q1_G16_mul2_G256_inv0 = q1_0_G16_mul2_G256_inv0 ^ e11_G16_mul2_G256_inv0;
  p0ls2_G16_mul2_G256_inv0 = p0_G16_mul2_G256_inv0 << dec_2_inp;
  p1ls2_G16_mul2_G256_inv0 = p1_G16_mul2_G256_inv0 << dec_2_inp;
  q0_G256_inv0 = p0ls2_G16_mul2_G256_inv0 | q0_G16_mul2_G256_inv0;
  q1_G256_inv0 = p1ls2_G16_mul2_G256_inv0 | q1_G16_mul2_G256_inv0;
  p0ls4_G256_inv0 = p0_G256_inv0 << dec_4_inp;
  p1ls4_G256_inv0 = p1_G256_inv0 << dec_4_inp;
  t4 = p0ls4_G256_inv0 | q0_G256_inv0;
  t5 = p1ls4_G256_inv0 | q1_G256_inv0;
  _Bool y_G256_newbasis1;
  _Bool cond_G256_newbasis1;
  _Bool yxorb_G256_newbasis1;
  _Bool negCond_G256_newbasis1;
  _Bool tempy_G256_newbasis1;
  _Bool tempybooloNegCond_G256_newbasis1;
  _Bool y1_G256_newbasis1;
  _Bool y2_G256_newbasis1;
  _Bool y3_G256_newbasis1;
  _Bool y4_G256_newbasis1;
  _Bool y5_G256_newbasis1;
  _Bool y6_G256_newbasis1;
  _Bool y7_G256_newbasis1;
  _Bool y8_G256_newbasis1;
  _Bool cond1_G256_newbasis1;
  _Bool cond2_G256_newbasis1;
  _Bool cond3_G256_newbasis1;
  _Bool cond4_G256_newbasis1;
  _Bool cond5_G256_newbasis1;
  _Bool cond6_G256_newbasis1;
  _Bool cond7_G256_newbasis1;
  _Bool cond8_G256_newbasis1;
  _Bool yxorb1_G256_newbasis1;
  _Bool yxorb2_G256_newbasis1;
  _Bool yxorb3_G256_newbasis1;
  _Bool yxorb4_G256_newbasis1;
  _Bool yxorb5_G256_newbasis1;
  _Bool yxorb6_G256_newbasis1;
  _Bool yxorb7_G256_newbasis1;
  _Bool yxorb8_G256_newbasis1;
  _Bool negCond1_G256_newbasis1;
  _Bool negCond2_G256_newbasis1;
  _Bool negCond3_G256_newbasis1;
  _Bool negCond4_G256_newbasis1;
  _Bool negCond5_G256_newbasis1;
  _Bool negCond6_G256_newbasis1;
  _Bool negCond7_G256_newbasis1;
  _Bool negCond8_G256_newbasis1;
  _Bool tempy1_G256_newbasis1;
  _Bool tempy2_G256_newbasis1;
  _Bool tempy3_G256_newbasis1;
  _Bool tempy4_G256_newbasis1;
  _Bool tempy5_G256_newbasis1;
  _Bool tempy6_G256_newbasis1;
  _Bool tempy7_G256_newbasis1;
  _Bool tempy8_G256_newbasis1;
  _Bool ny1_G256_newbasis1;
  _Bool ny2_G256_newbasis1;
  _Bool ny3_G256_newbasis1;
  _Bool ny4_G256_newbasis1;
  _Bool ny5_G256_newbasis1;
  _Bool ny6_G256_newbasis1;
  _Bool ny7_G256_newbasis1;
  _Bool ny8_G256_newbasis1;
  _Bool tempybooloNegCond1_G256_newbasis1;
  _Bool tempybooloNegCond2_G256_newbasis1;
  _Bool tempybooloNegCond3_G256_newbasis1;
  _Bool tempybooloNegCond4_G256_newbasis1;
  _Bool tempybooloNegCond5_G256_newbasis1;
  _Bool tempybooloNegCond6_G256_newbasis1;
  _Bool tempybooloNegCond7_G256_newbasis1;
  _Bool tempybooloNegCond8_G256_newbasis1;
  _Bool x1_G256_newbasis1;
  _Bool x2_G256_newbasis1;
  _Bool x3_G256_newbasis1;
  _Bool x4_G256_newbasis1;
  _Bool x5_G256_newbasis1;
  _Bool x6_G256_newbasis1;
  _Bool x7_G256_newbasis1;
  _Bool x8_G256_newbasis1;
  _Bool z_y_G256_newbasis1;
  _Bool z_cond_G256_newbasis1;
  _Bool z_yxorb_G256_newbasis1;
  _Bool z_negCond_G256_newbasis1;
  _Bool z_tempy_G256_newbasis1;
  _Bool z_tempybooloNegCond_G256_newbasis1;
  _Bool z_y1_G256_newbasis1;
  _Bool z_y2_G256_newbasis1;
  _Bool z_y3_G256_newbasis1;
  _Bool z_y4_G256_newbasis1;
  _Bool z_y5_G256_newbasis1;
  _Bool z_y6_G256_newbasis1;
  _Bool z_y7_G256_newbasis1;
  _Bool z_y8_G256_newbasis1;
  _Bool z_cond1_G256_newbasis1;
  _Bool z_cond2_G256_newbasis1;
  _Bool z_cond3_G256_newbasis1;
  _Bool z_cond4_G256_newbasis1;
  _Bool z_cond5_G256_newbasis1;
  _Bool z_cond6_G256_newbasis1;
  _Bool z_cond7_G256_newbasis1;
  _Bool z_cond8_G256_newbasis1;
  _Bool z_yxorb1_G256_newbasis1;
  _Bool z_yxorb2_G256_newbasis1;
  _Bool z_yxorb3_G256_newbasis1;
  _Bool z_yxorb4_G256_newbasis1;
  _Bool z_yxorb5_G256_newbasis1;
  _Bool z_yxorb6_G256_newbasis1;
  _Bool z_yxorb7_G256_newbasis1;
  _Bool z_yxorb8_G256_newbasis1;
  _Bool z_negCond1_G256_newbasis1;
  _Bool z_negCond2_G256_newbasis1;
  _Bool z_negCond3_G256_newbasis1;
  _Bool z_negCond4_G256_newbasis1;
  _Bool z_negCond5_G256_newbasis1;
  _Bool z_negCond6_G256_newbasis1;
  _Bool z_negCond7_G256_newbasis1;
  _Bool z_negCond8_G256_newbasis1;
  _Bool z_tempy1_G256_newbasis1;
  _Bool z_tempy2_G256_newbasis1;
  _Bool z_tempy3_G256_newbasis1;
  _Bool z_tempy4_G256_newbasis1;
  _Bool z_tempy5_G256_newbasis1;
  _Bool z_tempy6_G256_newbasis1;
  _Bool z_tempy7_G256_newbasis1;
  _Bool z_tempy8_G256_newbasis1;
  _Bool z_ny1_G256_newbasis1;
  _Bool z_ny2_G256_newbasis1;
  _Bool z_ny3_G256_newbasis1;
  _Bool z_ny4_G256_newbasis1;
  _Bool z_ny5_G256_newbasis1;
  _Bool z_ny6_G256_newbasis1;
  _Bool z_ny7_G256_newbasis1;
  _Bool z_ny8_G256_newbasis1;
  _Bool z_tempybooloNegCond1_G256_newbasis1;
  _Bool z_tempybooloNegCond2_G256_newbasis1;
  _Bool z_tempybooloNegCond3_G256_newbasis1;
  _Bool z_tempybooloNegCond4_G256_newbasis1;
  _Bool z_tempybooloNegCond5_G256_newbasis1;
  _Bool z_tempybooloNegCond6_G256_newbasis1;
  _Bool z_tempybooloNegCond7_G256_newbasis1;
  _Bool z_tempybooloNegCond8_G256_newbasis1;
  _Bool z_x1_G256_newbasis1;
  _Bool z_x2_G256_newbasis1;
  _Bool z_x3_G256_newbasis1;
  _Bool z_x4_G256_newbasis1;
  _Bool z_x5_G256_newbasis1;
  _Bool z_x6_G256_newbasis1;
  _Bool z_x7_G256_newbasis1;
  _Bool z_x8_G256_newbasis1;
  y_G256_newbasis1 = dec_0_inp;
  tempy1_G256_newbasis1 = y_G256_newbasis1;
  cond1_G256_newbasis1 = t4 & dec_1_inp;
  negCond1_G256_newbasis1 = !cond1_G256_newbasis1;
  yxorb1_G256_newbasis1 = y_G256_newbasis1 ^ dec_36_inp;
  ny1_G256_newbasis1 = cond1_G256_newbasis1 * yxorb1_G256_newbasis1;
  tempybooloNegCond1_G256_newbasis1 = tempy1_G256_newbasis1 * negCond1_G256_newbasis1;
  y1_G256_newbasis1 = ny1_G256_newbasis1 + tempybooloNegCond1_G256_newbasis1;
  x1_G256_newbasis1 = t4 >> dec_1_inp;
  tempy2_G256_newbasis1 = y1_G256_newbasis1;
  cond2_G256_newbasis1 = x1_G256_newbasis1 & dec_1_inp;
  negCond2_G256_newbasis1 = !cond2_G256_newbasis1;
  yxorb2_G256_newbasis1 = y1_G256_newbasis1 ^ dec_3_inp;
  ny2_G256_newbasis1 = cond2_G256_newbasis1 * yxorb2_G256_newbasis1;
  tempybooloNegCond2_G256_newbasis1 = tempy2_G256_newbasis1 * negCond2_G256_newbasis1;
  y2_G256_newbasis1 = ny2_G256_newbasis1 + tempybooloNegCond2_G256_newbasis1;
  x2_G256_newbasis1 = x1_G256_newbasis1 >> dec_1_inp;
  tempy3_G256_newbasis1 = y2_G256_newbasis1;
  cond3_G256_newbasis1 = x2_G256_newbasis1 & dec_1_inp;
  negCond3_G256_newbasis1 = !cond3_G256_newbasis1;
  yxorb3_G256_newbasis1 = y2_G256_newbasis1 ^ dec_4_inp;
  ny3_G256_newbasis1 = cond3_G256_newbasis1 * yxorb3_G256_newbasis1;
  tempybooloNegCond3_G256_newbasis1 = tempy3_G256_newbasis1 * negCond3_G256_newbasis1;
  y3_G256_newbasis1 = ny3_G256_newbasis1 + tempybooloNegCond3_G256_newbasis1;
  x3_G256_newbasis1 = x2_G256_newbasis1 >> dec_1_inp;
  tempy4_G256_newbasis1 = y3_G256_newbasis1;
  cond4_G256_newbasis1 = x3_G256_newbasis1 & dec_1_inp;
  negCond4_G256_newbasis1 = !cond4_G256_newbasis1;
  yxorb4_G256_newbasis1 = y3_G256_newbasis1 ^ dec_220_inp;
  ny4_G256_newbasis1 = cond4_G256_newbasis1 * yxorb4_G256_newbasis1;
  tempybooloNegCond4_G256_newbasis1 = tempy4_G256_newbasis1 * negCond4_G256_newbasis1;
  y4_G256_newbasis1 = ny4_G256_newbasis1 + tempybooloNegCond4_G256_newbasis1;
  x4_G256_newbasis1 = x3_G256_newbasis1 >> dec_1_inp;
  tempy5_G256_newbasis1 = y4_G256_newbasis1;
  cond5_G256_newbasis1 = x4_G256_newbasis1 & dec_1_inp;
  negCond5_G256_newbasis1 = !cond5_G256_newbasis1;
  yxorb5_G256_newbasis1 = y4_G256_newbasis1 ^ dec_11_inp;
  ny5_G256_newbasis1 = cond5_G256_newbasis1 * yxorb5_G256_newbasis1;
  tempybooloNegCond5_G256_newbasis1 = tempy5_G256_newbasis1 * negCond5_G256_newbasis1;
  y5_G256_newbasis1 = ny5_G256_newbasis1 + tempybooloNegCond5_G256_newbasis1;
  x5_G256_newbasis1 = x4_G256_newbasis1 >> dec_1_inp;
  tempy6_G256_newbasis1 = y5_G256_newbasis1;
  cond6_G256_newbasis1 = x5_G256_newbasis1 & dec_1_inp;
  negCond6_G256_newbasis1 = !cond6_G256_newbasis1;
  yxorb6_G256_newbasis1 = y5_G256_newbasis1 ^ dec_158_inp;
  ny6_G256_newbasis1 = cond6_G256_newbasis1 * yxorb6_G256_newbasis1;
  tempybooloNegCond6_G256_newbasis1 = tempy6_G256_newbasis1 * negCond6_G256_newbasis1;
  y6_G256_newbasis1 = ny6_G256_newbasis1 + tempybooloNegCond6_G256_newbasis1;
  x6_G256_newbasis1 = x5_G256_newbasis1 >> dec_1_inp;
  tempy7_G256_newbasis1 = y6_G256_newbasis1;
  cond7_G256_newbasis1 = x6_G256_newbasis1 & dec_1_inp;
  negCond7_G256_newbasis1 = !cond7_G256_newbasis1;
  yxorb7_G256_newbasis1 = y6_G256_newbasis1 ^ dec_45_inp;
  ny7_G256_newbasis1 = cond7_G256_newbasis1 * yxorb7_G256_newbasis1;
  tempybooloNegCond7_G256_newbasis1 = tempy7_G256_newbasis1 * negCond7_G256_newbasis1;
  y7_G256_newbasis1 = ny7_G256_newbasis1 + tempybooloNegCond7_G256_newbasis1;
  x7_G256_newbasis1 = x6_G256_newbasis1 >> dec_1_inp;
  tempy8_G256_newbasis1 = y7_G256_newbasis1;
  cond8_G256_newbasis1 = x7_G256_newbasis1 & dec_1_inp;
  negCond8_G256_newbasis1 = !cond8_G256_newbasis1;
  yxorb8_G256_newbasis1 = y7_G256_newbasis1 ^ dec_88_inp;
  ny8_G256_newbasis1 = cond8_G256_newbasis1 * yxorb8_G256_newbasis1;
  tempybooloNegCond8_G256_newbasis1 = tempy8_G256_newbasis1 * negCond8_G256_newbasis1;
  y8_G256_newbasis1 = ny8_G256_newbasis1 + tempybooloNegCond8_G256_newbasis1;
  x8_G256_newbasis1 = x7_G256_newbasis1 >> dec_1_inp;
  t6 = y8_G256_newbasis1;
  z_y_G256_newbasis1 = dec_0_inp;
  z_tempy1_G256_newbasis1 = z_y_G256_newbasis1;
  z_cond1_G256_newbasis1 = t5 & dec_1_inp;
  z_negCond1_G256_newbasis1 = !z_cond1_G256_newbasis1;
  z_yxorb1_G256_newbasis1 = z_y_G256_newbasis1 ^ dec_36_inp;
  z_ny1_G256_newbasis1 = z_cond1_G256_newbasis1 * z_yxorb1_G256_newbasis1;
  z_tempybooloNegCond1_G256_newbasis1 = z_tempy1_G256_newbasis1 * z_negCond1_G256_newbasis1;
  z_y1_G256_newbasis1 = z_ny1_G256_newbasis1 + z_tempybooloNegCond1_G256_newbasis1;
  z_x1_G256_newbasis1 = t5 >> dec_1_inp;
  z_tempy2_G256_newbasis1 = z_y1_G256_newbasis1;
  z_cond2_G256_newbasis1 = z_x1_G256_newbasis1 & dec_1_inp;
  z_negCond2_G256_newbasis1 = !z_cond2_G256_newbasis1;
  z_yxorb2_G256_newbasis1 = z_y1_G256_newbasis1 ^ dec_3_inp;
  z_ny2_G256_newbasis1 = z_cond2_G256_newbasis1 * z_yxorb2_G256_newbasis1;
  z_tempybooloNegCond2_G256_newbasis1 = z_tempy2_G256_newbasis1 * z_negCond2_G256_newbasis1;
  z_y2_G256_newbasis1 = z_ny2_G256_newbasis1 + z_tempybooloNegCond2_G256_newbasis1;
  z_x2_G256_newbasis1 = z_x1_G256_newbasis1 >> dec_1_inp;
  z_tempy3_G256_newbasis1 = z_y2_G256_newbasis1;
  z_cond3_G256_newbasis1 = z_x2_G256_newbasis1 & dec_1_inp;
  z_negCond3_G256_newbasis1 = !z_cond3_G256_newbasis1;
  z_yxorb3_G256_newbasis1 = z_y2_G256_newbasis1 ^ dec_4_inp;
  z_ny3_G256_newbasis1 = z_cond3_G256_newbasis1 * z_yxorb3_G256_newbasis1;
  z_tempybooloNegCond3_G256_newbasis1 = z_tempy3_G256_newbasis1 * z_negCond3_G256_newbasis1;
  z_y3_G256_newbasis1 = z_ny3_G256_newbasis1 + z_tempybooloNegCond3_G256_newbasis1;
  z_x3_G256_newbasis1 = z_x2_G256_newbasis1 >> dec_1_inp;
  z_tempy4_G256_newbasis1 = z_y3_G256_newbasis1;
  z_cond4_G256_newbasis1 = z_x3_G256_newbasis1 & dec_1_inp;
  z_negCond4_G256_newbasis1 = !z_cond4_G256_newbasis1;
  z_yxorb4_G256_newbasis1 = z_y3_G256_newbasis1 ^ dec_220_inp;
  z_ny4_G256_newbasis1 = z_cond4_G256_newbasis1 * z_yxorb4_G256_newbasis1;
  z_tempybooloNegCond4_G256_newbasis1 = z_tempy4_G256_newbasis1 * z_negCond4_G256_newbasis1;
  z_y4_G256_newbasis1 = z_ny4_G256_newbasis1 + z_tempybooloNegCond4_G256_newbasis1;
  z_x4_G256_newbasis1 = z_x3_G256_newbasis1 >> dec_1_inp;
  z_tempy5_G256_newbasis1 = z_y4_G256_newbasis1;
  z_cond5_G256_newbasis1 = z_x4_G256_newbasis1 & dec_1_inp;
  z_negCond5_G256_newbasis1 = !z_cond5_G256_newbasis1;
  z_yxorb5_G256_newbasis1 = z_y4_G256_newbasis1 ^ dec_11_inp;
  z_ny5_G256_newbasis1 = z_cond5_G256_newbasis1 * z_yxorb5_G256_newbasis1;
  z_tempybooloNegCond5_G256_newbasis1 = z_tempy5_G256_newbasis1 * z_negCond5_G256_newbasis1;
  z_y5_G256_newbasis1 = z_ny5_G256_newbasis1 + z_tempybooloNegCond5_G256_newbasis1;
  z_x5_G256_newbasis1 = z_x4_G256_newbasis1 >> dec_1_inp;
  z_tempy6_G256_newbasis1 = z_y5_G256_newbasis1;
  z_cond6_G256_newbasis1 = z_x5_G256_newbasis1 & dec_1_inp;
  z_negCond6_G256_newbasis1 = !z_cond6_G256_newbasis1;
  z_yxorb6_G256_newbasis1 = z_y5_G256_newbasis1 ^ dec_158_inp;
  z_ny6_G256_newbasis1 = z_cond6_G256_newbasis1 * z_yxorb6_G256_newbasis1;
  z_tempybooloNegCond6_G256_newbasis1 = z_tempy6_G256_newbasis1 * z_negCond6_G256_newbasis1;
  z_y6_G256_newbasis1 = z_ny6_G256_newbasis1 + z_tempybooloNegCond6_G256_newbasis1;
  z_x6_G256_newbasis1 = z_x5_G256_newbasis1 >> dec_1_inp;
  z_tempy7_G256_newbasis1 = z_y6_G256_newbasis1;
  z_cond7_G256_newbasis1 = z_x6_G256_newbasis1 & dec_1_inp;
  z_negCond7_G256_newbasis1 = !z_cond7_G256_newbasis1;
  z_yxorb7_G256_newbasis1 = z_y6_G256_newbasis1 ^ dec_45_inp;
  z_ny7_G256_newbasis1 = z_cond7_G256_newbasis1 * z_yxorb7_G256_newbasis1;
  z_tempybooloNegCond7_G256_newbasis1 = z_tempy7_G256_newbasis1 * z_negCond7_G256_newbasis1;
  z_y7_G256_newbasis1 = z_ny7_G256_newbasis1 + z_tempybooloNegCond7_G256_newbasis1;
  z_x7_G256_newbasis1 = z_x6_G256_newbasis1 >> dec_1_inp;
  z_tempy8_G256_newbasis1 = z_y7_G256_newbasis1;
  z_cond8_G256_newbasis1 = z_x7_G256_newbasis1 & dec_1_inp;
  z_negCond8_G256_newbasis1 = !z_cond8_G256_newbasis1;
  z_yxorb8_G256_newbasis1 = z_y7_G256_newbasis1 ^ dec_88_inp;
  z_ny8_G256_newbasis1 = z_cond8_G256_newbasis1 * z_yxorb8_G256_newbasis1;
  z_tempybooloNegCond8_G256_newbasis1 = z_tempy8_G256_newbasis1 * z_negCond8_G256_newbasis1;
  z_y8_G256_newbasis1 = z_ny8_G256_newbasis1 + z_tempybooloNegCond8_G256_newbasis1;
  z_x8_G256_newbasis1 = z_x7_G256_newbasis1 >> dec_1_inp;
  t7 = z_y8_G256_newbasis1;
  *y0 = t6 ^ dec_99_inp;
  *y1 = t7;
}


