Fitter report for cpu_prj
Sat Aug 12 21:55:13 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sat Aug 12 21:55:13 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; cpu_prj                                          ;
; Top-level Entity Name              ; RISCV_SOC_TOP                                    ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE10F17C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 6,722 / 10,320 ( 65 % )                          ;
;     Total combinational functions  ; 5,627 / 10,320 ( 55 % )                          ;
;     Dedicated logic registers      ; 2,564 / 10,320 ( 25 % )                          ;
; Total registers                    ; 2564                                             ;
; Total pins                         ; 9 / 180 ( 5 % )                                  ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 327,680 / 423,936 ( 77 % )                       ;
; Embedded Multiplier 9-bit elements ; 8 / 46 ( 17 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 4.88        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  44.0%      ;
;     Processors 5-8         ;  28.0%      ;
;     Processors 9-14        ;  24.0%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; uart_tx      ; Missing drive strength and slew rate ;
; gpio_pins[0] ; Missing drive strength and slew rate ;
; gpio_pins[1] ; Missing drive strength and slew rate ;
; gpio_pins[2] ; Missing drive strength and slew rate ;
; gpio_pins[3] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 8326 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 8326 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 8316    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/cpu_prj.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,722 / 10,320 ( 65 % )    ;
;     -- Combinational with no register       ; 4158                       ;
;     -- Register only                        ; 1095                       ;
;     -- Combinational with a register        ; 1469                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3772                       ;
;     -- 3 input functions                    ; 1135                       ;
;     -- <=2 input functions                  ; 720                        ;
;     -- Register only                        ; 1095                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4801                       ;
;     -- arithmetic mode                      ; 826                        ;
;                                             ;                            ;
; Total registers*                            ; 2,564 / 11,172 ( 23 % )    ;
;     -- Dedicated logic registers            ; 2,564 / 10,320 ( 25 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 552 / 645 ( 86 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 9 / 180 ( 5 % )            ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M9Ks                                        ; 40 / 46 ( 87 % )           ;
; Total block memory bits                     ; 327,680 / 423,936 ( 77 % ) ;
; Total block memory implementation bits      ; 368,640 / 423,936 ( 87 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 46 ( 17 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 2 / 10 ( 20 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 34% / 33% / 37%            ;
; Peak interconnect usage (total/H/V)         ; 57% / 56% / 59%            ;
; Maximum fan-out                             ; 2644                       ;
; Highest non-global fan-out                  ; 242                        ;
; Total fan-out                               ; 30791                      ;
; Average fan-out                             ; 3.30                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6722 / 10320 ( 65 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 4158                  ; 0                              ;
;     -- Register only                        ; 1095                  ; 0                              ;
;     -- Combinational with a register        ; 1469                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3772                  ; 0                              ;
;     -- 3 input functions                    ; 1135                  ; 0                              ;
;     -- <=2 input functions                  ; 720                   ; 0                              ;
;     -- Register only                        ; 1095                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4801                  ; 0                              ;
;     -- arithmetic mode                      ; 826                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2564                  ; 0                              ;
;     -- Dedicated logic registers            ; 2564 / 10320 ( 25 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 552 / 645 ( 86 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 9                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 46 ( 17 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 327680                ; 0                              ;
; Total RAM block bits                        ; 368640                ; 0                              ;
; M9K                                         ; 40 / 46 ( 86 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 31006                 ; 5                              ;
;     -- Registered Connections               ; 6652                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 0                              ;
;     -- Output Ports                         ; 5                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk            ; E1    ; 1        ; 0            ; 11           ; 7            ; 2644                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n          ; M15   ; 5        ; 34           ; 12           ; 14           ; 1256                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; uart_debug_pin ; M2    ; 2        ; 0            ; 11           ; 14           ; 88                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; uart_rx        ; N6    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; gpio_pins[0] ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_pins[1] ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_pins[2] ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_pins[3] ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_tx      ; N5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % )  ; 2.5V          ; --           ;
; 3        ; 6 / 26 ( 23 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; gpio_pins[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; uart_debug_pin                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; gpio_pins[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; gpio_pins[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; uart_tx                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; uart_rx                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; gpio_pins[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; |RISCV_SOC_TOP                            ; 6722 (0)    ; 2564 (0)                  ; 0 (0)         ; 327680      ; 40   ; 8            ; 0       ; 4         ; 9    ; 0            ; 4158 (0)     ; 1095 (0)          ; 1469 (0)         ; |RISCV_SOC_TOP                                                                                     ; work         ;
;    |RISCV:u_RISCV|                        ; 5368 (0)    ; 1860 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 3485 (0)     ; 896 (0)           ; 987 (0)          ; |RISCV_SOC_TOP|RISCV:u_RISCV                                                                       ; work         ;
;       |EX_UNIT:INST_EX_UNIT|              ; 2021 (25)   ; 167 (20)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1801 (3)     ; 6 (2)             ; 214 (20)         ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT                                                  ; work         ;
;          |alu:u_alu|                      ; 717 (717)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 716 (716)    ; 0 (0)             ; 1 (1)            ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu                                        ; work         ;
;          |cu:u_cu|                        ; 665 (665)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 617 (617)    ; 0 (0)             ; 48 (48)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu                                          ; work         ;
;          |div:u_div|                      ; 348 (348)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 4 (4)             ; 143 (143)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div                                        ; work         ;
;          |mul:u_mul|                      ; 273 (194)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 264 (185)    ; 0 (0)             ; 9 (9)            ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul                                        ; work         ;
;             |lpm_mult:Mult0|              ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0                         ; work         ;
;                |mult_7dt:auto_generated|  ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated ; work         ;
;       |ID_UNIT:INST_ID_UNIT|              ; 596 (0)     ; 199 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (0)      ; 1 (0)             ; 333 (0)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT                                                  ; work         ;
;          |id:u_id|                        ; 167 (167)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (158)    ; 0 (0)             ; 9 (9)            ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id                                          ; work         ;
;          |id_ex:u_id_ex|                  ; 430 (430)   ; 199 (199)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 1 (1)             ; 325 (325)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex                                    ; work         ;
;       |IF_UNIT:INST_IF_UNIT|              ; 207 (0)     ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 80 (0)           ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT                                                  ; work         ;
;          |if_id:u_if_id|                  ; 76 (76)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 48 (48)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id                                    ; work         ;
;          |pc:u_pc|                        ; 131 (131)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 32 (32)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc                                          ; work         ;
;       |RF_UNIT:INST_RF_UNIT|              ; 2544 (0)    ; 1282 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1261 (0)     ; 850 (0)           ; 433 (0)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT                                                  ; work         ;
;          |csr:u_csr|                      ; 330 (330)   ; 258 (258)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 74 (74)           ; 185 (185)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr                                        ; work         ;
;          |gpr:u_gpr|                      ; 2214 (2214) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1190 (1190)  ; 776 (776)         ; 248 (248)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr                                        ; work         ;
;       |clint:u_clint|                     ; 179 (179)   ; 145 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 39 (39)           ; 106 (106)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|clint:u_clint                                                         ; work         ;
;    |gpio:u_gpio|                          ; 137 (137)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 3 (3)             ; 93 (93)          ; |RISCV_SOC_TOP|gpio:u_gpio                                                                         ; work         ;
;    |ram:u_ram|                            ; 57 (57)     ; 55 (55)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 48 (48)          ; |RISCV_SOC_TOP|ram:u_ram                                                                           ; work         ;
;       |altsyncram:_ram_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|ram:u_ram|altsyncram:_ram_rtl_0                                                     ; work         ;
;          |altsyncram_2mc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated                      ; work         ;
;    |rib:u_rib|                            ; 470 (470)   ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 354 (354)    ; 5 (5)             ; 111 (111)        ; |RISCV_SOC_TOP|rib:u_rib                                                                           ; work         ;
;    |rom:u_rom|                            ; 117 (117)   ; 114 (114)                 ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 35 (35)           ; 79 (79)          ; |RISCV_SOC_TOP|rom:u_rom                                                                           ; work         ;
;       |altsyncram:_rom_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_0                                                     ; work         ;
;          |altsyncram_emc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated                      ; work         ;
;       |altsyncram:_rom_rtl_1|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_1                                                     ; work         ;
;          |altsyncram_emc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISCV_SOC_TOP|rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated                      ; work         ;
;    |timer:u_timer|                        ; 296 (296)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (165)    ; 59 (59)           ; 72 (72)          ; |RISCV_SOC_TOP|timer:u_timer                                                                       ; work         ;
;    |uart:u_uart|                          ; 262 (258)   ; 177 (173)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 65 (61)           ; 112 (112)        ; |RISCV_SOC_TOP|uart:u_uart                                                                         ; work         ;
;       |delay_buffer:u_delay_buffer|       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |RISCV_SOC_TOP|uart:u_uart|delay_buffer:u_delay_buffer                                             ; work         ;
;    |uart_debug:u_uart_debug|              ; 151 (151)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 25 (25)           ; 103 (103)        ; |RISCV_SOC_TOP|uart_debug:u_uart_debug                                                             ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; uart_debug_pin ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; uart_rx        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; clk                                                         ;                   ;         ;
; rst_n                                                       ;                   ;         ;
; uart_debug_pin                                              ;                   ;         ;
; uart_rx                                                     ;                   ;         ;
;      - uart:u_uart|delay_buffer:u_delay_buffer|buffer[0][0] ; 0                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector163~7              ; LCCOMB_X25_Y7_N12  ; 38      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|LessThan0~62             ; LCCOMB_X22_Y1_N30  ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[31]~38         ; LCCOMB_X23_Y4_N28  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_reg_wr_addr_o[4]~0   ; LCCOMB_X25_Y3_N0   ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY           ; FF_X25_Y3_N27      ; 74      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|hold_flag_o[1]                     ; LCCOMB_X25_Y7_N24  ; 50      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2]~32 ; LCCOMB_X25_Y7_N0   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[14]~13              ; LCCOMB_X25_Y7_N14  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal0~4                 ; LCCOMB_X30_Y16_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal3~1                 ; LCCOMB_X30_Y16_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mcause[12]~1             ; LCCOMB_X28_Y15_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mepc[24]~1               ; LCCOMB_X30_Y15_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch[5]~2            ; LCCOMB_X30_Y15_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mstatus[17]~2            ; LCCOMB_X30_Y15_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|always1~2                ; LCCOMB_X14_Y10_N12 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1985                ; LCCOMB_X10_Y12_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1987                ; LCCOMB_X11_Y12_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1989                ; LCCOMB_X10_Y12_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1991                ; LCCOMB_X11_Y12_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1993                ; LCCOMB_X11_Y11_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1995                ; LCCOMB_X11_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1997                ; LCCOMB_X11_Y12_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1999                ; LCCOMB_X11_Y13_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2001                ; LCCOMB_X10_Y18_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2003                ; LCCOMB_X11_Y12_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2005                ; LCCOMB_X10_Y12_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2007                ; LCCOMB_X11_Y17_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2009                ; LCCOMB_X11_Y11_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2011                ; LCCOMB_X11_Y13_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2013                ; LCCOMB_X10_Y12_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2015                ; LCCOMB_X11_Y12_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2016                ; LCCOMB_X11_Y12_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2017                ; LCCOMB_X11_Y12_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2018                ; LCCOMB_X11_Y13_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2019                ; LCCOMB_X11_Y13_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2020                ; LCCOMB_X11_Y12_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2021                ; LCCOMB_X11_Y11_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2022                ; LCCOMB_X11_Y12_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2023                ; LCCOMB_X11_Y11_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2024                ; LCCOMB_X11_Y12_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2025                ; LCCOMB_X10_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2026                ; LCCOMB_X10_Y12_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2027                ; LCCOMB_X10_Y12_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2028                ; LCCOMB_X11_Y12_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2029                ; LCCOMB_X11_Y11_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2030                ; LCCOMB_X11_Y13_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2031                ; LCCOMB_X11_Y12_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|Equal0~2                                  ; LCCOMB_X28_Y12_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|cause[31]~3                               ; LCCOMB_X26_Y16_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE                        ; FF_X28_Y12_N19     ; 165     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_MSTATUS_MRET                ; FF_X26_Y13_N27     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|ins_addr[3]~3                             ; LCCOMB_X25_Y7_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|wr_addr_o~0                               ; LCCOMB_X29_Y14_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|wr_data_o~4                               ; LCCOMB_X33_Y19_N8  ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o                         ; FF_X30_Y19_N17     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                   ; PIN_E1             ; 2604    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rib:u_rib|Selector183~5                                               ; LCCOMB_X19_Y12_N2  ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rib:u_rib|Selector230~2                                               ; LCCOMB_X19_Y12_N24 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rib:u_rib|s2_rd_addr_o~3                                              ; LCCOMB_X12_Y8_N30  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rib:u_rib|s4_rd_addr_o~0                                              ; LCCOMB_X12_Y8_N8   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                 ; PIN_M15            ; 1158    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; rst_n                                                                 ; PIN_M15            ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timer:u_timer|always1~0                                               ; LCCOMB_X8_Y2_N26   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; timer:u_timer|rd_data_o[30]~33                                        ; LCCOMB_X12_Y8_N26  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|Mux29~0                                                   ; LCCOMB_X12_Y8_N14  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|always0~5                                                 ; LCCOMB_X2_Y9_N16   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|always2~1                                                 ; LCCOMB_X3_Y3_N2    ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|always5~1                                                 ; LCCOMB_X2_Y9_N24   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|rd_data_o[12]~34                                          ; LCCOMB_X12_Y8_N22  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|rd_data_o[18]~57                                          ; LCCOMB_X11_Y8_N20  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|rx_bit_cnt[3]~0                                           ; LCCOMB_X1_Y7_N24   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|uart_ctrl~2                                               ; LCCOMB_X6_Y4_N30   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|uart_tx_data_buf~0                                        ; LCCOMB_X7_Y4_N16   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|baud_cnt[10]~15                               ; LCCOMB_X2_Y8_N6    ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|bit_cnt[2]~1                                  ; LCCOMB_X3_Y9_N8    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|byte_data[6]~4                                ; LCCOMB_X2_Y8_N24   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|mem_wr_data_o[13]~1                           ; LCCOMB_X2_Y5_N28   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug:u_uart_debug|wr_data_reg[31]~0                             ; LCCOMB_X2_Y10_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_debug_pin                                                        ; PIN_M2             ; 88      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_E1   ; 2604    ; 217                                  ; Global Clock         ; GCLK2            ; --                        ;
; rst_n ; PIN_M15  ; 1158    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[0]~12              ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[1]~11              ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector1~0                       ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector2~0                       ; 242     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[2]~14              ; 241     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[3]~13              ; 241     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector3~0                       ; 241     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector4~2                       ; 241     ;
; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE                               ; 165     ;
; RISCV:u_RISCV|clint:u_clint|int_state.INT_IDLE~1                             ; 156     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|hold_flag_o[1]~0                          ; 152     ;
; uart_debug:u_uart_debug|mem_wr_en_o                                          ; 138     ;
; rst_n~input                                                                  ; 98      ;
; rom:u_rom|_rom~15                                                            ; 91      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector156~0                     ; 90      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector157~0                     ; 90      ;
; uart_debug_pin~input                                                         ; 88      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector155~0                     ; 87      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[2]                 ; 82      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector158~1                     ; 78      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~4                      ; 76      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY                  ; 74      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[29]~40        ; 72      ;
; rib:u_rib|Selector183~5                                                      ; 66      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[31]~38                ; 64      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|hold_flag_reg[1]            ; 64      ;
; rib:u_rib|Selector121~1                                                      ; 64      ;
; rib:u_rib|m0_rd_addr_i_reg[14]                                               ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder3~8                        ; 63      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector95~0                      ; 58      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|always0~3                       ; 57      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~5                         ; 55      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector27~2                      ; 55      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[1]                 ; 54      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_addr_o[3]~4                ; 53      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr8                           ; 52      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~12                        ; 51      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|hold_flag_o[1]                            ; 50      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_o[3]~0                  ; 48      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector162~4                     ; 48      ;
; rib:u_rib|m0_rd_addr_i_reg[28]                                               ; 48      ;
; rib:u_rib|m0_rd_addr_i_reg[29]                                               ; 48      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                 ; 47      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_o[3]~4                  ; 46      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[28]~41        ; 45      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[14]~5                      ; 45      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                 ; 45      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[14]~6                      ; 44      ;
; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_MCAUSE                             ; 44      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~6                      ; 44      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[0]                 ; 44      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_reg_wr_addr_o[4]~0          ; 42      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~3                      ; 42      ;
; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_MSTATUS_MRET                       ; 40      ;
; rib:u_rib|s3_rd_addr_o~4                                                     ; 40      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector163~7                     ; 38      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal12~2                         ; 38      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[0]~7                ; 37      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                 ; 37      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[7]~3                ; 35      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~2                      ; 35      ;
; rib:u_rib|Selector194~3                                                      ; 34      ;
; rib:u_rib|Selector184~0                                                      ; 34      ;
; rib:u_rib|Selector185~0                                                      ; 34      ;
; rib:u_rib|Selector186~0                                                      ; 34      ;
; rib:u_rib|Selector187~0                                                      ; 34      ;
; rib:u_rib|Selector188~0                                                      ; 34      ;
; rib:u_rib|Selector189~0                                                      ; 34      ;
; rib:u_rib|Selector190~0                                                      ; 34      ;
; rib:u_rib|Selector191~0                                                      ; 34      ;
; rib:u_rib|Selector192~0                                                      ; 34      ;
; rib:u_rib|Selector193~0                                                      ; 34      ;
; rib:u_rib|Selector195~0                                                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector63~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector64~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector93~7                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector92~7                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector91~7                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector90~7                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector89~7                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector88~9                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector87~18                     ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector86~6                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector85~6                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector84~6                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector83~6                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector82~9                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~17                     ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector80~6                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector79~19                     ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector78~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector77~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector76~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector75~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector74~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector73~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector72~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector71~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector70~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector69~8                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector68~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector67~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector66~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector65~5                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|reg_wr_addr_o[4]~4                ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector62~6                      ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector94~7                      ; 34      ;
; rib:u_rib|Selector182~1                                                      ; 34      ;
; rib:u_rib|m0_rd_addr_i_reg[30]                                               ; 34      ;
; rib:u_rib|m0_rd_addr_i_reg[31]                                               ; 34      ;
; uart:u_uart|uart_ctrl~2                                                      ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector151~1                     ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|LessThan0~62                    ; 33      ;
; timer:u_timer|timer_ctrl~39                                                  ; 32      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4]~15              ; 32      ;
; RISCV:u_RISCV|clint:u_clint|Equal0~2                                         ; 32      ;
; RISCV:u_RISCV|clint:u_clint|ins_addr[3]~3                                    ; 32      ;
; RISCV:u_RISCV|clint:u_clint|ins_addr[12]~1                                   ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mcause[12]~1                    ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch[5]~2                   ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mepc[24]~1                      ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal3~1                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal0~4                        ; 32      ;
; uart_debug:u_uart_debug|wr_data_reg[31]~0                                    ; 32      ;
; timer:u_timer|always1~0                                                      ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mstatus[17]~2                   ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|always3~7                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal16~1                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal13~2                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal20~0                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal17~1                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal19~0                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal15~3                       ; 32      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_o[3]~1                  ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2031                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2030                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2029                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2028                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2027                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2026                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2025                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2024                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2023                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2022                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2021                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2020                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2019                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2018                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2017                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2016                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2015                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2013                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2011                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2009                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2007                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2005                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2003                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~2001                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1999                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1997                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1995                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1993                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1991                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1989                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1987                       ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|regs~1985                       ; 32      ;
; uart_debug:u_uart_debug|mem_wr_data_o[13]~1                                  ; 32      ;
; rib:u_rib|s4_rd_addr_o~0                                                     ; 32      ;
; timer:u_timer|rd_data_o[30]~33                                               ; 32      ;
; timer:u_timer|timer_evalue~1                                                 ; 32      ;
; rib:u_rib|Selector276~1                                                      ; 32      ;
; rib:u_rib|Selector229~4                                                      ; 32      ;
; gpio:u_gpio|Equal3~1                                                         ; 32      ;
; rib:u_rib|s3_rd_addr_o~2                                                     ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|Equal0~1                        ; 32      ;
; gpio:u_gpio|gpio_ctrl~64                                                     ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|always1~2                       ; 32      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2]~32        ; 32      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector158~0                     ; 32      ;
; uart:u_uart|uart_tx_data_buf~0                                               ; 32      ;
; gpio:u_gpio|gpio_data~66                                                     ; 32      ;
; rib:u_rib|m0_rd_addr_i_reg[15]                                               ; 32      ;
; ram:u_ram|_ram~7                                                             ; 32      ;
; rom:u_rom|_rom~7                                                             ; 32      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[6]~6                  ; 31      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2~1                     ; 30      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1~41                    ; 30      ;
; RISCV:u_RISCV|clint:u_clint|wr_data_o~4                                      ; 30      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|mul_data2[30]~0                 ; 30      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|Mux1~0                          ; 30      ;
; timer:u_timer|timer_ctrl~6                                                   ; 30      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector124~4                     ; 30      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector117~2                     ; 30      ;
; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_MEPC                               ; 29      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[14]~13                     ; 29      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[14]~11                     ; 29      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector69~1                      ; 29      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector0~4                       ; 29      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector69~0                      ; 29      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[24]~17              ; 28      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                 ; 28      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[24]~15              ; 27      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[24]~14              ; 27      ;
; timer:u_timer|timer_evalue~0                                                 ; 27      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_ready_o                 ; 27      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector154~0                     ; 27      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[2]~2                  ; 27      ;
; rib:u_rib|s2_rd_addr_o~1                                                     ; 26      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector69~2                      ; 24      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector159~2                     ; 24      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~28                     ; 24      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|csr_zimm_o~0                ; 23      ;
; uart:u_uart|Mux29~0                                                          ; 23      ;
; rib:u_rib|s3_rd_addr_o~3                                                     ; 23      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|mem_rd_flag_o~0                   ; 23      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[31]~13                ; 21      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                 ; 21      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~28                        ; 19      ;
; uart:u_uart|uart_rx_delay                                                    ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[13]                        ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[12]                        ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[11]                        ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[10]                        ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[9]                         ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[8]                         ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[7]                         ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[6]                         ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[5]                         ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[4]                         ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[3]                         ; 19      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[2]                         ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|reg_wr_addr_o[3]~3                ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|reg_wr_addr_o[2]~2                ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|reg_wr_addr_o[1]~1                ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|reg_wr_addr_o[0]~0                ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~11                        ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~7                         ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~6                         ; 19      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector160~4                     ; 19      ;
; uart:u_uart|uart_ctrl~1                                                      ; 19      ;
; rib:u_rib|Selector148~0                                                      ; 19      ;
; uart:u_uart|rx_bit_cnt[3]                                                    ; 18      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector10~4                      ; 18      ;
; rib:u_rib|Selector230~2                                                      ; 17      ;
; rib:u_rib|s0_rd_addr_o~23                                                    ; 17      ;
; rib:u_rib|s0_rd_addr_o~21                                                    ; 17      ;
; rib:u_rib|s0_rd_addr_o~19                                                    ; 17      ;
; rib:u_rib|s0_rd_addr_o~17                                                    ; 17      ;
; rib:u_rib|s0_rd_addr_o~15                                                    ; 17      ;
; rib:u_rib|s0_rd_addr_o~13                                                    ; 17      ;
; rib:u_rib|s0_rd_addr_o~11                                                    ; 17      ;
; rib:u_rib|s0_rd_addr_o~9                                                     ; 17      ;
; rib:u_rib|s0_rd_addr_o~7                                                     ; 17      ;
; rib:u_rib|s0_rd_addr_o~5                                                     ; 17      ;
; rib:u_rib|s0_rd_addr_o~3                                                     ; 17      ;
; rib:u_rib|s0_rd_addr_o~1                                                     ; 17      ;
; uart:u_uart|always0~5                                                        ; 16      ;
; uart:u_uart|rd_data_o[18]~57                                                 ; 16      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|gpr:u_gpr|always2~0                       ; 16      ;
; rib:u_rib|s2_rd_addr_o~3                                                     ; 16      ;
; uart:u_uart|rd_data_o[12]~34                                                 ; 16      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux78~2                           ; 16      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector41~0                      ; 15      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~15                   ; 15      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector96~0                      ; 15      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~14                        ; 14      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~14                   ; 14      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder3~5                        ; 14      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[15]~45        ; 13      ;
; uart_debug:u_uart_debug|baud_cnt[10]~15                                      ; 13      ;
; uart:u_uart|always5~1                                                        ; 13      ;
; rib:u_rib|Selector183~4                                                      ; 13      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector10~10                     ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux4~0                          ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~13                        ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~8                         ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux0~8                          ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector164~0                     ; 13      ;
; uart:u_uart|always2~1                                                        ; 13      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~30                     ; 13      ;
; uart:u_uart|rx_bit_cnt[0]                                                    ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[25]~6               ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[25]~5               ; 12      ;
; rib:u_rib|Selector230~1                                                      ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~7                      ; 12      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector22~2                      ; 12      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector10~5                      ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector110~0                     ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector99~0                      ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector98~0                      ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector97~0                      ; 12      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[31]          ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector111~0                     ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector124~5                     ; 12      ;
; uart:u_uart|rx_bit_cnt[1]                                                    ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~10                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~9                      ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~8                      ; 11      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector11~2                      ; 11      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector0~3                       ; 11      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[5]~37                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector88~0                      ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector109~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector108~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector107~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector106~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector105~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector104~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector103~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector102~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector101~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector100~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector118~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector117~3                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector116~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector115~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector114~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector113~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector112~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector123~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector122~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector121~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector120~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector119~0                     ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder3~7                        ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[0]                            ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[1]                            ; 11      ;
; uart:u_uart|Equal6~3                                                         ; 11      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[31]          ; 11      ;
; uart:u_uart|rx_bit_cnt[2]                                                    ; 10      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[6]~36                 ; 10      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[14]~28                ; 10      ;
; RISCV:u_RISCV|clint:u_clint|Equal4~0                                         ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~9                         ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux0~0                          ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector88~1                      ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector160~3                     ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector125~8                     ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector126~1                     ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector117~0                     ; 10      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[3]~3                  ; 10      ;
; rib:u_rib|Selector241~2                                                      ; 9       ;
; rib:u_rib|Selector29~0                                                       ; 9       ;
; rib:u_rib|s1_rd_addr_o~21                                                    ; 9       ;
; rib:u_rib|s1_rd_addr_o~19                                                    ; 9       ;
; rib:u_rib|s1_rd_addr_o~17                                                    ; 9       ;
; rib:u_rib|s1_rd_addr_o~15                                                    ; 9       ;
; rib:u_rib|s1_rd_addr_o~13                                                    ; 9       ;
; rib:u_rib|s1_rd_addr_o~11                                                    ; 9       ;
; rib:u_rib|s1_rd_addr_o~9                                                     ; 9       ;
; rib:u_rib|s1_rd_addr_o~7                                                     ; 9       ;
; rib:u_rib|s1_rd_addr_o~5                                                     ; 9       ;
; rib:u_rib|s1_rd_addr_o~3                                                     ; 9       ;
; rib:u_rib|s1_rd_addr_o~1                                                     ; 9       ;
; rib:u_rib|Selector232~0                                                      ; 9       ;
; rib:u_rib|Selector233~0                                                      ; 9       ;
; rib:u_rib|Selector234~0                                                      ; 9       ;
; rib:u_rib|Selector235~0                                                      ; 9       ;
; rib:u_rib|Selector236~0                                                      ; 9       ;
; rib:u_rib|Selector237~0                                                      ; 9       ;
; rib:u_rib|Selector238~0                                                      ; 9       ;
; rib:u_rib|Selector239~0                                                      ; 9       ;
; rib:u_rib|Selector240~0                                                      ; 9       ;
; rib:u_rib|Selector242~0                                                      ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector37~3                      ; 9       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[2]~35                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~16                  ; 9       ;
; RISCV:u_RISCV|clint:u_clint|int_assert_o                                     ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder3~6                        ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal3~0                          ; 9       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[5]~1                  ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder3~4                        ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[28]                           ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0]           ; 9       ;
; uart_debug:u_uart_debug|byte_data[6]~4                                       ; 8       ;
; uart:u_uart|Decoder0~2                                                       ; 8       ;
; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_MSTATUS                            ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[16]~23              ; 8       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[19]~23                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux29~0                         ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux10~2                         ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr0~3                         ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector153~0                     ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector152~0                     ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector151~3                     ; 8       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[24]~10                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[11]~4               ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[11]~2               ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[7]~0                ; 8       ;
; uart:u_uart|tx_bit_cnt[3]                                                    ; 8       ;
; uart:u_uart|tx_bit_cnt[2]                                                    ; 8       ;
; uart_debug:u_uart_debug|baud_cnt[0]                                          ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~62                     ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~60                     ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[7]           ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4]           ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5]           ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6]           ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3]           ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2]           ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1]           ; 8       ;
; uart_debug:u_uart_debug|mem_wr_addr_o[29]                                    ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector28~8                      ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector22~7                      ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector10~32                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux10~13                        ; 7       ;
; uart:u_uart|Equal7~2                                                         ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|csr_rw_addr_o[0]            ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[6]~6                ; 7       ;
; rib:u_rib|Selector213~2                                                      ; 7       ;
; rib:u_rib|Selector212~2                                                      ; 7       ;
; rib:u_rib|Selector211~2                                                      ; 7       ;
; rib:u_rib|Selector210~2                                                      ; 7       ;
; rib:u_rib|Selector209~2                                                      ; 7       ;
; rib:u_rib|Selector208~2                                                      ; 7       ;
; rib:u_rib|Selector207~2                                                      ; 7       ;
; rib:u_rib|Selector206~2                                                      ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector33~2                      ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector4~3                       ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux78~3                           ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|WideOr1~0                         ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[25]~14                ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|jump_addr_o~10                    ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux8~4                          ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux10~4                         ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux10~3                         ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~16                        ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector150~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector149~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector148~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector147~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector146~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector145~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector144~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector143~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~10                   ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector142~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector141~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector140~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector139~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector138~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector137~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector136~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector135~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector134~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector133~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector132~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector131~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector130~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector129~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector128~0                     ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector127~0                     ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0]           ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal4~0                          ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[23]~8                 ; 7       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[20]~7                 ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4]~10              ; 7       ;
; rib:u_rib|Selector214~2                                                      ; 7       ;
; rib:u_rib|Selector218~2                                                      ; 7       ;
; rib:u_rib|Selector217~2                                                      ; 7       ;
; rib:u_rib|Selector216~2                                                      ; 7       ;
; rib:u_rib|Selector220~2                                                      ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[11]~3               ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[7]~1                ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[0]                 ; 7       ;
; uart:u_uart|uart_tx_state.TX_BYTE                                            ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~6                      ; 7       ;
; uart_debug:u_uart_debug|mem_wr_addr_o[2]                                     ; 7       ;
; uart_debug:u_uart_debug|Equal0~1                                             ; 6       ;
; uart_debug:u_uart_debug|byte_cnt[0]                                          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[1]~5                ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[2]~0                ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector33~3                      ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector162~5                     ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector22~3                      ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector10~11                     ; 6       ;
; rom:u_rom|_rom_rtl_1_bypass[53]                                              ; 6       ;
; rom:u_rom|_rom_rtl_1_bypass[54]                                              ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[7]~29                 ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[13]~26                ; 6       ;
; rom:u_rom|_rom_rtl_1_bypass[51]                                              ; 6       ;
; rom:u_rom|_rom_rtl_1_bypass[52]                                              ; 6       ;
; rom:u_rom|_rom_rtl_1_bypass[55]                                              ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~25                        ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~17                        ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux4~2                          ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux4~1                          ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~15                        ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~35                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr0~2                         ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[16]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[17]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[18]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[19]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[20]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[21]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[22]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[23]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[24]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[25]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[26]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[27]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[28]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[29]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[30]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[8]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[9]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[10]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[11]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[12]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[13]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[14]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[15]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[5]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[6]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[1]                 ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[5]                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal3~1                          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[0]                 ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[22]~9                 ; 6       ;
; rib:u_rib|Selector183~1                                                      ; 6       ;
; rib:u_rib|Selector228~1                                                      ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[2]                            ; 6       ;
; rib:u_rib|Selector229~1                                                      ; 6       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a29 ; 6       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28 ; 6       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a27 ; 6       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26 ; 6       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a30 ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[15]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[11]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[12]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[8]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[13]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[9]           ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[14]          ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[10]          ; 6       ;
; uart_debug:u_uart_debug|mem_wr_addr_o[3]                                     ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector11~5                      ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder3~9                        ; 5       ;
; RISCV:u_RISCV|clint:u_clint|cause[31]~3                                      ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|div_op_code_o[2]~2                ; 5       ;
; uart:u_uart|uart_rx_state.RX_BYTE                                            ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|csr_rw_addr_o[2]            ; 5       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[4]~38                 ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|mem_rd_flag_o~1                   ; 5       ;
; RISCV:u_RISCV|clint:u_clint|cause[0]~0                                       ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector164~1                     ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux30~6                         ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~36                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~34                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~16                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~14                  ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~8                   ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[0]               ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[1]               ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector125~6                     ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector125~4                     ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2]           ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3]           ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4]           ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[3]                            ; 5       ;
; uart:u_uart|tx_bit_cnt[0]                                                    ; 5       ;
; uart:u_uart|tx_bit_cnt[1]                                                    ; 5       ;
; uart_debug:u_uart_debug|baud_cnt[1]                                          ; 5       ;
; uart_debug:u_uart_debug|byte_cnt[1]                                          ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[31]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[62]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[33]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[34]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[35]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[36]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[37]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[38]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[39]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[40]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[41]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[42]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[43]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[44]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[45]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[46]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[47]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[48]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[49]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[50]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[51]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[52]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[53]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[54]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[55]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[56]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[57]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[58]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[59]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[60]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[61]                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[32]                   ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[16]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[17]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[18]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[19]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[20]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[21]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[22]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[23]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[24]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[25]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[26]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[27]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[28]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[29]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[30]          ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[30]~43        ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|mem_rd_addr_o[31]~42        ; 4       ;
; rib:u_rib|Mux1~4                                                             ; 4       ;
; rib:u_rib|Mux6~4                                                             ; 4       ;
; rib:u_rib|Mux5~4                                                             ; 4       ;
; rib:u_rib|Mux4~4                                                             ; 4       ;
; rib:u_rib|Mux3~4                                                             ; 4       ;
; rib:u_rib|Mux2~4                                                             ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|div_req_o~4                       ; 4       ;
; rib:u_rib|Mux7~4                                                             ; 4       ;
; uart_debug:u_uart_debug|bit_cnt[2]~1                                         ; 4       ;
; uart_debug:u_uart_debug|always8~1                                            ; 4       ;
; uart_debug:u_uart_debug|bit_cnt[0]                                           ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~32                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~31                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~30                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~29                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~28                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~27                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~26                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~25                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~24                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~23                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~22                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~21                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~20                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~19                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~18                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~17                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~16                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~15                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~14                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~13                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~12                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~11                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~10                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~9                      ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~8                      ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~7                      ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~6                      ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~5                      ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~4                      ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~3                      ; 4       ;
; RISCV:u_RISCV|clint:u_clint|ins_addr[3]~0                                    ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mscratch~0                      ; 4       ;
; uart_debug:u_uart_debug|always3~1                                            ; 4       ;
; uart_debug:u_uart_debug|byte_cnt[2]                                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[1]~97               ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[2]~95               ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[4]~93               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o~10            ; 4       ;
; RISCV:u_RISCV|clint:u_clint|wr_en_o                                          ; 4       ;
; RISCV:u_RISCV|clint:u_clint|wr_addr_o[1]                                     ; 4       ;
; RISCV:u_RISCV|clint:u_clint|wr_addr_o[6]                                     ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mstatus~0                       ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[3]~13               ; 4       ;
; rib:u_rib|Selector201~1                                                      ; 4       ;
; rib:u_rib|Selector200~1                                                      ; 4       ;
; rib:u_rib|Selector210~3                                                      ; 4       ;
; rib:u_rib|Selector211~3                                                      ; 4       ;
; rib:u_rib|Selector212~3                                                      ; 4       ;
; rib:u_rib|Selector203~1                                                      ; 4       ;
; rib:u_rib|Selector202~1                                                      ; 4       ;
; rib:u_rib|Selector199~1                                                      ; 4       ;
; rib:u_rib|Selector204~1                                                      ; 4       ;
; rib:u_rib|Selector198~1                                                      ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|csr_rw_addr_o[1]            ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal15~2                       ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[10]~4               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[9]~2                ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|csr_rw_addr_o[8]~1                ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[0]~11               ; 4       ;
; rib:u_rib|Selector213~3                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|Equal0~1                        ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]                    ; 4       ;
; rib:u_rib|Selector205~1                                                      ; 4       ;
; rib:u_rib|Selector207~3                                                      ; 4       ;
; rib:u_rib|Selector206~3                                                      ; 4       ;
; rib:u_rib|Selector209~3                                                      ; 4       ;
; rib:u_rib|Selector208~3                                                      ; 4       ;
; rib:u_rib|Selector214~3                                                      ; 4       ;
; rib:u_rib|Selector218~3                                                      ; 4       ;
; rib:u_rib|Selector222~2                                                      ; 4       ;
; rib:u_rib|Selector217~3                                                      ; 4       ;
; rib:u_rib|Selector225~2                                                      ; 4       ;
; rib:u_rib|Selector221~3                                                      ; 4       ;
; rib:u_rib|Selector216~3                                                      ; 4       ;
; rib:u_rib|Selector224~2                                                      ; 4       ;
; rib:u_rib|Selector220~3                                                      ; 4       ;
; rib:u_rib|Selector215~3                                                      ; 4       ;
; rib:u_rib|Selector219~3                                                      ; 4       ;
; rib:u_rib|Selector223~2                                                      ; 4       ;
; rib:u_rib|Selector226~2                                                      ; 4       ;
; rib:u_rib|Selector227~2                                                      ; 4       ;
; rib:u_rib|Selector228~2                                                      ; 4       ;
; rib:u_rib|Selector225~1                                                      ; 4       ;
; rib:u_rib|Selector224~1                                                      ; 4       ;
; rib:u_rib|Selector223~1                                                      ; 4       ;
; rib:u_rib|Selector222~1                                                      ; 4       ;
; rib:u_rib|Selector221~2                                                      ; 4       ;
; rib:u_rib|Selector219~2                                                      ; 4       ;
; rib:u_rib|Selector215~2                                                      ; 4       ;
; rib:u_rib|Selector205~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[24]~22              ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[24]                                    ; 4       ;
; rib:u_rib|Selector204~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[25]~20              ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[25]                                    ; 4       ;
; rib:u_rib|Selector203~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[26]~18              ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[26]                                    ; 4       ;
; rib:u_rib|Selector202~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[27]~16              ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[27]                                    ; 4       ;
; rib:u_rib|Selector201~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[28]~14              ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[28]                                    ; 4       ;
; rib:u_rib|Selector200~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[29]~12              ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[29]                                    ; 4       ;
; rib:u_rib|Selector199~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[30]~10              ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[30]                                    ; 4       ;
; timer:u_timer|timer_ctrl~3                                                   ; 4       ;
; rib:u_rib|Selector198~0                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mem_wr_data_o[31]~8               ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[31]                                    ; 4       ;
; rib:u_rib|Selector229~5                                                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[14]                           ; 4       ;
; rib:u_rib|Selector183~2                                                      ; 4       ;
; uart:u_uart|uart_rx_state.END                                                ; 4       ;
; uart:u_uart|Equal3~2                                                         ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector37~7                      ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector37~5                      ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|csr_rd_data_o[7]            ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|reg_wr_data_o~1                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|reg_wr_data_o~0                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux70~1                           ; 4       ;
; RISCV:u_RISCV|clint:u_clint|always1~0                                        ; 4       ;
; RISCV:u_RISCV|clint:u_clint|Equal5~0                                         ; 4       ;
; RISCV:u_RISCV|clint:u_clint|Equal4~9                                         ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[28]~31                ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[29]~30                ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[15]~27                ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[16]~25                ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[12]~24                ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[3]~11                 ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o                      ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~7                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~27                        ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux16~8                         ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux4~9                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux4~5                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~35                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux0~9                          ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~19                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~17                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~52                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~19                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mul_op_code_o~5                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~11                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~10                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector81~2                      ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[0]~4                  ; 4       ;
; rom:u_rom|_rom_rtl_1_bypass[27]                                              ; 4       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[21]~0                 ; 4       ;
; rib:u_rib|Selector167~0                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[7]                                     ; 4       ;
; rib:u_rib|Selector222~0                                                      ; 4       ;
; rib:u_rib|Selector178~0                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[4]                                     ; 4       ;
; rib:u_rib|Selector225~0                                                      ; 4       ;
; rib:u_rib|Selector174~0                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[8]                                     ; 4       ;
; rib:u_rib|Selector221~1                                                      ; 4       ;
; rib:u_rib|Selector169~0                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[5]                                     ; 4       ;
; rib:u_rib|Selector224~0                                                      ; 4       ;
; rib:u_rib|Selector173~0                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[14]                                    ; 4       ;
; rib:u_rib|Selector215~1                                                      ; 4       ;
; rib:u_rib|Selector180~0                                                      ; 4       ;
; rib:u_rib|Selector172~0                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[10]                                    ; 4       ;
; rib:u_rib|Selector219~1                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[6]                                     ; 4       ;
; rib:u_rib|Selector223~0                                                      ; 4       ;
; rib:u_rib|Selector182~0                                                      ; 4       ;
; rib:u_rib|Selector226~1                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[3]                                     ; 4       ;
; rib:u_rib|Selector226~0                                                      ; 4       ;
; rib:u_rib|Selector227~1                                                      ; 4       ;
; uart_debug:u_uart_debug|mem_wr_data_o[2]                                     ; 4       ;
; rib:u_rib|Selector227~0                                                      ; 4       ;
; rib:u_rib|Selector194~2                                                      ; 4       ;
; rib:u_rib|Selector183~0                                                      ; 4       ;
; rib:u_rib|Mux27~2                                                            ; 4       ;
; uart:u_uart|uart_tx_state.IDLE                                               ; 4       ;
; uart:u_uart|uart_tx_state.END                                                ; 4       ;
; uart_debug:u_uart_debug|uart_state.SEND_BYTE                                 ; 4       ;
; timer:u_timer|timer_count[0]                                                 ; 4       ;
; timer:u_timer|timer_count[1]                                                 ; 4       ;
; timer:u_timer|timer_count[2]                                                 ; 4       ;
; timer:u_timer|timer_count[3]                                                 ; 4       ;
; timer:u_timer|timer_count[4]                                                 ; 4       ;
; timer:u_timer|timer_count[5]                                                 ; 4       ;
; timer:u_timer|timer_count[6]                                                 ; 4       ;
; timer:u_timer|timer_count[7]                                                 ; 4       ;
; timer:u_timer|timer_count[8]                                                 ; 4       ;
; timer:u_timer|timer_count[9]                                                 ; 4       ;
; timer:u_timer|timer_count[10]                                                ; 4       ;
; timer:u_timer|timer_count[11]                                                ; 4       ;
; timer:u_timer|timer_count[12]                                                ; 4       ;
; timer:u_timer|timer_count[13]                                                ; 4       ;
; timer:u_timer|timer_count[14]                                                ; 4       ;
; timer:u_timer|timer_count[15]                                                ; 4       ;
; timer:u_timer|timer_count[16]                                                ; 4       ;
; timer:u_timer|timer_count[17]                                                ; 4       ;
; timer:u_timer|timer_count[18]                                                ; 4       ;
; timer:u_timer|timer_count[19]                                                ; 4       ;
; timer:u_timer|timer_count[20]                                                ; 4       ;
; timer:u_timer|timer_count[21]                                                ; 4       ;
; timer:u_timer|timer_count[22]                                                ; 4       ;
; timer:u_timer|timer_count[23]                                                ; 4       ;
; timer:u_timer|timer_count[24]                                                ; 4       ;
; timer:u_timer|timer_count[25]                                                ; 4       ;
; timer:u_timer|timer_count[26]                                                ; 4       ;
; timer:u_timer|timer_count[27]                                                ; 4       ;
; timer:u_timer|timer_count[28]                                                ; 4       ;
; timer:u_timer|timer_count[29]                                                ; 4       ;
; timer:u_timer|timer_count[30]                                                ; 4       ;
; timer:u_timer|timer_count[31]                                                ; 4       ;
; uart:u_uart|rx_baud_cnt[11]                                                  ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~56                     ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|Add0~0                      ; 4       ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1~135                   ; 3       ;
; gpio:u_gpio|gpio_ctrl~96                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~95                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~94                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~93                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~92                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~91                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~90                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~89                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~88                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~87                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~86                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~85                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~84                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~83                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~82                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~81                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~80                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~79                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~78                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~77                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~76                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~75                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~74                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~73                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~72                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~71                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~70                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~69                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~68                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~67                                                     ; 3       ;
; gpio:u_gpio|gpio_ctrl~66                                                     ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector27~6                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal12~3                         ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mul_op_code_o[0]~7                ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|mul_op_code_o[1]~6                ; 3       ;
; rib:u_rib|Mux14~4                                                            ; 3       ;
; rib:u_rib|Mux13~4                                                            ; 3       ;
; rib:u_rib|Mux12~4                                                            ; 3       ;
; rib:u_rib|Mux11~4                                                            ; 3       ;
; rib:u_rib|Mux10~4                                                            ; 3       ;
; rib:u_rib|Mux9~4                                                             ; 3       ;
; rib:u_rib|Mux0~4                                                             ; 3       ;
; rib:u_rib|Mux8~4                                                             ; 3       ;
; gpio:u_gpio|gpio_ctrl~65                                                     ; 3       ;
; rib:u_rib|Mux15~4                                                            ; 3       ;
; rib:u_rib|Mux20~4                                                            ; 3       ;
; rib:u_rib|Mux24~4                                                            ; 3       ;
; rib:u_rib|Mux19~4                                                            ; 3       ;
; rib:u_rib|Mux18~4                                                            ; 3       ;
; rib:u_rib|Mux22~4                                                            ; 3       ;
; uart_debug:u_uart_debug|bit_cnt[1]                                           ; 3       ;
; uart_debug:u_uart_debug|uart_state.IDLE                                      ; 3       ;
; uart:u_uart|rx_bit_cnt[3]~0                                                  ; 3       ;
; uart:u_uart|Selector6~0                                                      ; 3       ;
; uart:u_uart|delay_buffer:u_delay_buffer|buffer[3][0]                         ; 3       ;
; RISCV:u_RISCV|clint:u_clint|wr_addr_o~0                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|div_op_code_o~1                   ; 3       ;
; uart_debug:u_uart_debug|Equal7~2                                             ; 3       ;
; uart_debug:u_uart_debug|Equal7~1                                             ; 3       ;
; uart:u_uart|uart_rx_state.IDLE                                               ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[31]~103             ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[30]~100             ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[5]~91               ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[6]~88               ; 3       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mstatus[7]                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[7]~85               ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[8]~82               ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[9]~79               ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[10]~76              ; 3       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mstatus[11]                     ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[11]~73              ; 3       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mstatus[12]                     ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[12]~70              ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[13]~67              ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[14]~64              ; 3       ;
; timer:u_timer|timer_ctrl~38                                                  ; 3       ;
; rib:u_rib|Selector152~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[15]~61              ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[16]~58              ; 3       ;
; timer:u_timer|timer_ctrl~37                                                  ; 3       ;
; rib:u_rib|Selector165~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[17]~55              ; 3       ;
; timer:u_timer|timer_ctrl~36                                                  ; 3       ;
; rib:u_rib|Selector164~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[18]~52              ; 3       ;
; timer:u_timer|timer_ctrl~35                                                  ; 3       ;
; rib:u_rib|Selector163~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[19]~49              ; 3       ;
; timer:u_timer|timer_ctrl~34                                                  ; 3       ;
; rib:u_rib|Selector162~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[20]~46              ; 3       ;
; timer:u_timer|timer_ctrl~33                                                  ; 3       ;
; rib:u_rib|Selector161~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[21]~43              ; 3       ;
; timer:u_timer|timer_ctrl~32                                                  ; 3       ;
; rib:u_rib|Selector160~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[22]~40              ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[23]~37              ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[24]~34              ; 3       ;
; timer:u_timer|timer_ctrl~31                                                  ; 3       ;
; rib:u_rib|Selector157~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[25]~31              ; 3       ;
; timer:u_timer|timer_ctrl~30                                                  ; 3       ;
; rib:u_rib|Selector156~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[26]~28              ; 3       ;
; timer:u_timer|timer_ctrl~29                                                  ; 3       ;
; rib:u_rib|Selector155~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[27]~25              ; 3       ;
; timer:u_timer|timer_ctrl~28                                                  ; 3       ;
; rib:u_rib|Selector154~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[28]~22              ; 3       ;
; timer:u_timer|timer_ctrl~27                                                  ; 3       ;
; rib:u_rib|Selector159~0                                                      ; 3       ;
; timer:u_timer|timer_ctrl~26                                                  ; 3       ;
; rib:u_rib|Selector151~0                                                      ; 3       ;
; timer:u_timer|timer_ctrl~25                                                  ; 3       ;
; rib:u_rib|Selector153~0                                                      ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|csr_wr_data_o[29]~19              ; 3       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|Equal0~3                        ; 3       ;
; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o                                ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|csr_rw_addr_o[6]            ; 3       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|cycle[0]                        ; 3       ;
; timer:u_timer|timer_ctrl~24                                                  ; 3       ;
; rib:u_rib|Selector158~0                                                      ; 3       ;
; timer:u_timer|timer_ctrl~23                                                  ; 3       ;
; rib:u_rib|Selector166~0                                                      ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[16]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[17]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[18]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[19]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[20]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[21]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[22]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[23]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[24]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[25]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[26]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[27]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[28]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[29]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[30]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[31]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[8]               ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[9]               ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[10]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[11]              ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[12]              ; 3       ;
+------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                      ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X15_Y7_N0, M9K_X15_Y9_N0, M9K_X15_Y4_N0, M9K_X15_Y6_N0, M9K_X15_Y1_N0, M9K_X15_Y8_N0, M9K_X15_Y11_N0, M9K_X15_Y5_N0                                                                                                                                    ; Don't care           ; Old data        ; Old data        ;
; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X15_Y3_N0, M9K_X15_Y13_N0, M9K_X15_Y15_N0, M9K_X27_Y8_N0, M9K_X15_Y16_N0, M9K_X15_Y17_N0, M9K_X15_Y20_N0, M9K_X15_Y2_N0, M9K_X15_Y19_N0, M9K_X27_Y12_N0, M9K_X15_Y10_N0, M9K_X15_Y12_N0, M9K_X15_Y14_N0, M9K_X27_Y9_N0, M9K_X15_Y18_N0, M9K_X15_Y21_N0 ; Don't care           ; Old data        ; Old data        ;
; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X27_Y16_N0, M9K_X27_Y15_N0, M9K_X27_Y14_N0, M9K_X27_Y13_N0, M9K_X27_Y10_N0, M9K_X27_Y7_N0, M9K_X27_Y21_N0, M9K_X27_Y20_N0, M9K_X27_Y5_N0, M9K_X27_Y6_N0, M9K_X27_Y3_N0, M9K_X27_Y19_N0, M9K_X27_Y18_N0, M9K_X27_Y17_N0, M9K_X27_Y11_N0, M9K_X27_Y4_N0  ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                             ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y8_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y5_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y9_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mul:u_mul|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X20_Y7_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 12,393 / 32,401 ( 38 % ) ;
; C16 interconnects           ; 244 / 1,326 ( 18 % )     ;
; C4 interconnects            ; 7,775 / 21,816 ( 36 % )  ;
; Direct links                ; 1,196 / 32,401 ( 4 % )   ;
; Global clocks               ; 2 / 10 ( 20 % )          ;
; Local interconnects         ; 3,225 / 10,320 ( 31 % )  ;
; R24 interconnects           ; 253 / 1,289 ( 20 % )     ;
; R4 interconnects            ; 8,809 / 28,186 ( 31 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.18) ; Number of LABs  (Total = 552) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 18                            ;
; 3                                           ; 7                             ;
; 4                                           ; 15                            ;
; 5                                           ; 16                            ;
; 6                                           ; 17                            ;
; 7                                           ; 19                            ;
; 8                                           ; 17                            ;
; 9                                           ; 18                            ;
; 10                                          ; 12                            ;
; 11                                          ; 32                            ;
; 12                                          ; 32                            ;
; 13                                          ; 33                            ;
; 14                                          ; 41                            ;
; 15                                          ; 57                            ;
; 16                                          ; 204                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 552) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 226                           ;
; 1 Clock                            ; 460                           ;
; 1 Clock enable                     ; 130                           ;
; 1 Sync. clear                      ; 39                            ;
; 1 Sync. load                       ; 35                            ;
; 2 Clock enables                    ; 205                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.46) ; Number of LABs  (Total = 552) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 5                             ;
; 2                                            ; 18                            ;
; 3                                            ; 9                             ;
; 4                                            ; 10                            ;
; 5                                            ; 9                             ;
; 6                                            ; 8                             ;
; 7                                            ; 11                            ;
; 8                                            ; 10                            ;
; 9                                            ; 14                            ;
; 10                                           ; 12                            ;
; 11                                           ; 12                            ;
; 12                                           ; 16                            ;
; 13                                           ; 20                            ;
; 14                                           ; 25                            ;
; 15                                           ; 30                            ;
; 16                                           ; 73                            ;
; 17                                           ; 36                            ;
; 18                                           ; 32                            ;
; 19                                           ; 29                            ;
; 20                                           ; 26                            ;
; 21                                           ; 16                            ;
; 22                                           ; 17                            ;
; 23                                           ; 22                            ;
; 24                                           ; 12                            ;
; 25                                           ; 6                             ;
; 26                                           ; 18                            ;
; 27                                           ; 13                            ;
; 28                                           ; 11                            ;
; 29                                           ; 4                             ;
; 30                                           ; 11                            ;
; 31                                           ; 5                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.43) ; Number of LABs  (Total = 552) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 22                            ;
; 2                                               ; 22                            ;
; 3                                               ; 23                            ;
; 4                                               ; 42                            ;
; 5                                               ; 51                            ;
; 6                                               ; 54                            ;
; 7                                               ; 49                            ;
; 8                                               ; 57                            ;
; 9                                               ; 36                            ;
; 10                                              ; 30                            ;
; 11                                              ; 21                            ;
; 12                                              ; 25                            ;
; 13                                              ; 21                            ;
; 14                                              ; 17                            ;
; 15                                              ; 18                            ;
; 16                                              ; 42                            ;
; 17                                              ; 8                             ;
; 18                                              ; 5                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.36) ; Number of LABs  (Total = 552) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 12                            ;
; 4                                            ; 8                             ;
; 5                                            ; 11                            ;
; 6                                            ; 12                            ;
; 7                                            ; 11                            ;
; 8                                            ; 9                             ;
; 9                                            ; 10                            ;
; 10                                           ; 12                            ;
; 11                                           ; 5                             ;
; 12                                           ; 12                            ;
; 13                                           ; 14                            ;
; 14                                           ; 17                            ;
; 15                                           ; 18                            ;
; 16                                           ; 23                            ;
; 17                                           ; 30                            ;
; 18                                           ; 35                            ;
; 19                                           ; 22                            ;
; 20                                           ; 20                            ;
; 21                                           ; 21                            ;
; 22                                           ; 19                            ;
; 23                                           ; 16                            ;
; 24                                           ; 28                            ;
; 25                                           ; 23                            ;
; 26                                           ; 15                            ;
; 27                                           ; 17                            ;
; 28                                           ; 14                            ;
; 29                                           ; 15                            ;
; 30                                           ; 17                            ;
; 31                                           ; 13                            ;
; 32                                           ; 24                            ;
; 33                                           ; 37                            ;
; 34                                           ; 8                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 9         ; 0            ; 9         ; 0            ; 0            ; 9         ; 9         ; 0            ; 9         ; 9         ; 0            ; 5            ; 0            ; 0            ; 4            ; 0            ; 5            ; 4            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 9         ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 9            ; 0         ; 9            ; 9            ; 0         ; 0         ; 9            ; 0         ; 0         ; 9            ; 4            ; 9            ; 9            ; 5            ; 9            ; 4            ; 5            ; 9            ; 9            ; 9            ; 4            ; 9            ; 9            ; 9            ; 9            ; 9            ; 0         ; 9            ; 9            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_debug_pin     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 2.9               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                    ;
+------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                            ; Destination Register                                                                            ; Delay Added in ns ;
+------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[4]       ; rom:u_rom|_rom_rtl_1_bypass[3]                                                                  ; 0.216             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[2]       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; 0.216             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[7]       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.198             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[8]       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.198             ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mtvec[10]     ; RISCV:u_RISCV|clint:u_clint|int_addr_o[10]                                                      ; 0.102             ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mtvec[30]     ; RISCV:u_RISCV|clint:u_clint|int_addr_o[30]                                                      ; 0.102             ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mtvec[3]      ; RISCV:u_RISCV|clint:u_clint|int_addr_o[3]                                                       ; 0.102             ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_o[13] ; gpio:u_gpio|rd_data_o[2]                                                                        ; 0.099             ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_o[14] ; gpio:u_gpio|rd_data_o[2]                                                                        ; 0.099             ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_o[12] ; gpio:u_gpio|rd_data_o[2]                                                                        ; 0.099             ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mepc[15]      ; RISCV:u_RISCV|clint:u_clint|int_addr_o[15]                                                      ; 0.086             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[1]                ; RISCV:u_RISCV|clint:u_clint|ins_addr[1]                                                         ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[0]                ; RISCV:u_RISCV|clint:u_clint|ins_addr[0]                                                         ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[28]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[28]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[27]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[27]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[26]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[26]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[29]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[29]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[24]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[24]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[19]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[19]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[22]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[22]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[21]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[21]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[18]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[18]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[16]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[16]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[11]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[11]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[14]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[14]                                                        ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[9]                ; RISCV:u_RISCV|clint:u_clint|ins_addr[9]                                                         ; 0.052             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[13]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[13]                                                        ; 0.048             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[15]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[15]                                                        ; 0.048             ;
; RISCV:u_RISCV|clint:u_clint|div_ins_addr[25]               ; RISCV:u_RISCV|clint:u_clint|ins_addr[25]                                                        ; 0.048             ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mtvec[13]     ; RISCV:u_RISCV|clint:u_clint|int_addr_o[13]                                                      ; 0.047             ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mtvec[26]     ; RISCV:u_RISCV|clint:u_clint|int_addr_o[26]                                                      ; 0.047             ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|csr:u_csr|mstatus[17]   ; RISCV:u_RISCV|clint:u_clint|wr_data_o[17]                                                       ; 0.047             ;
; uart_debug:u_uart_debug|wr_data_reg[3]                     ; uart_debug:u_uart_debug|mem_wr_data_o[3]                                                        ; 0.044             ;
; uart_debug:u_uart_debug|wr_data_reg[7]                     ; uart_debug:u_uart_debug|mem_wr_data_o[7]                                                        ; 0.044             ;
; uart_debug:u_uart_debug|wr_data_reg[6]                     ; uart_debug:u_uart_debug|mem_wr_data_o[6]                                                        ; 0.044             ;
; uart_debug:u_uart_debug|wr_data_reg[5]                     ; uart_debug:u_uart_debug|mem_wr_data_o[5]                                                        ; 0.044             ;
; uart_debug:u_uart_debug|wr_data_reg[4]                     ; uart_debug:u_uart_debug|mem_wr_data_o[4]                                                        ; 0.044             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[27]      ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[27]                                 ; 0.031             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[26]      ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[26]                                 ; 0.031             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[25]      ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[25]                                 ; 0.031             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[16]      ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[16]                                 ; 0.031             ;
+------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 41 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "cpu_prj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_prj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst_n~input (placed in PIN M15 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u_uart|rd_data_o[0]
        Info (176357): Destination node timer:u_timer|rd_data_o[0]
        Info (176357): Destination node uart:u_uart|rd_data_o[1]
        Info (176357): Destination node timer:u_timer|rd_data_o[1]
        Info (176357): Destination node uart:u_uart|rd_data_o[2]
        Info (176357): Destination node timer:u_timer|rd_data_o[2]
        Info (176357): Destination node uart:u_uart|rd_data_o[3]
        Info (176357): Destination node timer:u_timer|rd_data_o[3]
        Info (176357): Destination node uart:u_uart|rd_data_o[4]
        Info (176357): Destination node timer:u_timer|rd_data_o[4]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 29% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 48% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/cpu_prj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5953 megabytes
    Info: Processing ended: Sat Aug 12 21:55:14 2023
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/cpu_prj.fit.smsg.


