Fitter report for orpsoc_top
Sat Feb 27 18:23:22 2016
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sat Feb 27 18:23:22 2016      ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                      ; orpsoc_top                                 ;
; Top-level Entity Name              ; orpsoc_top                                 ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX150DF31C7                            ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 35,461 / 149,760 ( 24 % )                  ;
;     Total combinational functions  ; 32,685 / 149,760 ( 22 % )                  ;
;     Dedicated logic registers      ; 10,578 / 149,760 ( 7 % )                   ;
; Total registers                    ; 10578                                      ;
; Total pins                         ; 53 / 508 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 1,471,104 / 6,635,520 ( 22 % )             ;
; Embedded Multiplier 9-bit elements ; 10 / 720 ( 1 % )                           ;
; Total GXB Receiver Channel PCS     ; 0 / 8 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 8 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 8 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 8 ( 0 % )                              ;
; Total PLLs                         ; 1 / 8 ( 13 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  35.8%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; sdram_ba_pad_o[0]   ; Missing drive strength               ;
; sdram_ba_pad_o[1]   ; Missing drive strength               ;
; sdram_a_pad_o[0]    ; Missing drive strength               ;
; sdram_a_pad_o[1]    ; Missing drive strength               ;
; sdram_a_pad_o[2]    ; Missing drive strength               ;
; sdram_a_pad_o[3]    ; Missing drive strength               ;
; sdram_a_pad_o[4]    ; Missing drive strength               ;
; sdram_a_pad_o[5]    ; Missing drive strength               ;
; sdram_a_pad_o[6]    ; Missing drive strength               ;
; sdram_a_pad_o[7]    ; Missing drive strength               ;
; sdram_a_pad_o[8]    ; Missing drive strength               ;
; sdram_a_pad_o[9]    ; Missing drive strength               ;
; sdram_a_pad_o[10]   ; Missing drive strength               ;
; sdram_a_pad_o[11]   ; Missing drive strength               ;
; sdram_a_pad_o[12]   ; Missing drive strength               ;
; sdram_cs_n_pad_o    ; Missing drive strength               ;
; sdram_ras_pad_o     ; Missing drive strength               ;
; sdram_cas_pad_o     ; Missing drive strength               ;
; sdram_we_pad_o      ; Missing drive strength               ;
; sdram_dqm_pad_o[0]  ; Missing drive strength               ;
; sdram_dqm_pad_o[1]  ; Missing drive strength               ;
; sdram_cke_pad_o     ; Missing drive strength               ;
; sdram_clk_pad_o     ; Missing drive strength               ;
; uart0_stx_pad_o     ; Missing drive strength               ;
; spi0_sck_o          ; Missing drive strength and slew rate ;
; spi0_mosi_o         ; Missing drive strength and slew rate ;
; spi0_ss_o[0]        ; Missing drive strength and slew rate ;
; sdc_clk_pad_o       ; Missing drive strength               ;
; sdram_dq_pad_io[0]  ; Missing drive strength               ;
; sdram_dq_pad_io[1]  ; Missing drive strength               ;
; sdram_dq_pad_io[2]  ; Missing drive strength               ;
; sdram_dq_pad_io[3]  ; Missing drive strength               ;
; sdram_dq_pad_io[4]  ; Missing drive strength               ;
; sdram_dq_pad_io[5]  ; Missing drive strength               ;
; sdram_dq_pad_io[6]  ; Missing drive strength               ;
; sdram_dq_pad_io[7]  ; Missing drive strength               ;
; sdram_dq_pad_io[8]  ; Missing drive strength               ;
; sdram_dq_pad_io[9]  ; Missing drive strength               ;
; sdram_dq_pad_io[10] ; Missing drive strength               ;
; sdram_dq_pad_io[11] ; Missing drive strength               ;
; sdram_dq_pad_io[12] ; Missing drive strength               ;
; sdram_dq_pad_io[13] ; Missing drive strength               ;
; sdram_dq_pad_io[14] ; Missing drive strength               ;
; sdram_dq_pad_io[15] ; Missing drive strength               ;
; sdc_cmd_pad_io      ; Missing drive strength               ;
; sdc_dat_pad_io[0]   ; Missing drive strength               ;
; sdc_dat_pad_io[1]   ; Missing drive strength               ;
; sdc_dat_pad_io[2]   ; Missing drive strength               ;
; sdc_dat_pad_io[3]   ; Missing drive strength               ;
+---------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                            ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|lpm_mult:Mult0|mult_sgt:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]  ; DATAOUT          ;                       ;
+---------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                      ;
+--------------+----------------+--------------+--------------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To               ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+--------------------------+---------------+----------------+
; Location     ;                ;              ; aes_key_load             ; PIN_AE25      ; QSF Assignment ;
; Location     ;                ;              ; eth0_md_pad_io           ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; eth0_mdc_pad_o           ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; eth0_rx_clk              ; PIN_L15       ; QSF Assignment ;
; Location     ;                ;              ; eth0_rx_data[0]          ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; eth0_rx_data[1]          ; PIN_E13       ; QSF Assignment ;
; Location     ;                ;              ; eth0_rx_data[2]          ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; eth0_rx_data[3]          ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; eth0_rx_er               ; PIN_D11       ; QSF Assignment ;
; Location     ;                ;              ; eth0_tx_clk              ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; eth0_tx_data[0]          ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; eth0_tx_data[1]          ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; eth0_tx_data[2]          ; PIN_C13       ; QSF Assignment ;
; Location     ;                ;              ; eth0_tx_data[3]          ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; eth0_tx_en               ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; eth0_tx_er               ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[0]              ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[1]              ; PIN_F17       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[2]              ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[3]              ; PIN_F18       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[4]              ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[5]              ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[6]              ; PIN_F19       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[7]              ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[0]  ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[10] ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[11] ; PIN_AK7       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[12] ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[13] ; PIN_AK6       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[14] ; PIN_AJ6       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[15] ; PIN_AK5       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[1]  ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[2]  ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[3]  ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[4]  ; PIN_AH13      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[5]  ; PIN_AG13      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[6]  ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[7]  ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[8]  ; PIN_AH9       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dq_pad_io[9]  ; PIN_AK8       ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dqm_pad_o[0]  ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; seed_sdram_dqm_pad_o[1]  ; PIN_AH10      ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[0]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[1]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[2]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[3]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[4]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[5]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[6]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; gpio0_io[7]              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[13] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[14] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[15] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dq_pad_io[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dqm_pad_o[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; orpsoc_top     ;              ; seed_sdram_dqm_pad_o[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+--------------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 43978 ) ; 0.00 % ( 0 / 43978 )       ; 0.00 % ( 0 / 43978 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 43978 ) ; 0.00 % ( 0 / 43978 )       ; 0.00 % ( 0 / 43978 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 43776 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 189 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/bony/PhD/CypherDB-FPGA/altera/de2i-150/cypherdb/implementation/run/output_files/orpsoc_top.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 35,461 / 149,760 ( 24 % )      ;
;     -- Combinational with no register       ; 24883                          ;
;     -- Register only                        ; 2776                           ;
;     -- Combinational with a register        ; 7802                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 25501                          ;
;     -- 3 input functions                    ; 3818                           ;
;     -- <=2 input functions                  ; 3366                           ;
;     -- Register only                        ; 2776                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 30856                          ;
;     -- arithmetic mode                      ; 1829                           ;
;                                             ;                                ;
; Total registers*                            ; 10,578 / 152,165 ( 7 % )       ;
;     -- Dedicated logic registers            ; 10,578 / 149,760 ( 7 % )       ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 2,617 / 9,360 ( 28 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 53 / 508 ( 10 % )              ;
;     -- Clock pins                           ; 1 / 10 ( 10 % )                ;
;     -- Dedicated input pins                 ; 3 / 25 ( 12 % )                ;
;                                             ;                                ;
; Global signals                              ; 11                             ;
; M9Ks                                        ; 196 / 720 ( 27 % )             ;
; Total block memory bits                     ; 1,471,104 / 6,635,520 ( 22 % ) ;
; Total block memory implementation bits      ; 1,806,336 / 6,635,520 ( 27 % ) ;
; Embedded Multiplier 9-bit elements          ; 10 / 720 ( 1 % )               ;
; PLLs                                        ; 1 / 8 ( 13 % )                 ;
; Global clocks                               ; 11 / 30 ( 37 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                   ; 0 / 8 ( 0 % )                  ;
; GXB Receiver channel PMAs                   ; 0 / 8 ( 0 % )                  ;
; GXB Transmitter channel PCSs                ; 0 / 8 ( 0 % )                  ;
; GXB Transmitter channel PMAs                ; 0 / 8 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 8.3% / 8.0% / 8.9%             ;
; Peak interconnect usage (total/H/V)         ; 60.8% / 59.7% / 62.4%          ;
; Maximum fan-out                             ; 6399                           ;
; Highest non-global fan-out                  ; 337                            ;
; Total fan-out                               ; 161174                         ;
; Average fan-out                             ; 3.51                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                     ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ;
;                                             ;                         ;                        ;                                ;
; Total logic elements                        ; 35332 / 149760 ( 24 % ) ; 129 / 149760 ( < 1 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 24832                   ; 51                     ; 0                              ;
;     -- Register only                        ; 2757                    ; 19                     ; 0                              ;
;     -- Combinational with a register        ; 7743                    ; 59                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;
;     -- 4 input functions                    ; 25455                   ; 46                     ; 0                              ;
;     -- 3 input functions                    ; 3792                    ; 26                     ; 0                              ;
;     -- <=2 input functions                  ; 3328                    ; 38                     ; 0                              ;
;     -- Register only                        ; 2757                    ; 19                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;
;     -- normal mode                          ; 30754                   ; 102                    ; 0                              ;
;     -- arithmetic mode                      ; 1821                    ; 8                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Total registers                             ; 10500                   ; 78                     ; 0                              ;
;     -- Dedicated logic registers            ; 10500 / 149760 ( 7 % )  ; 78 / 149760 ( < 1 % )  ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2605 / 9360 ( 28 % )    ; 13 / 9360 ( < 1 % )    ; 0 / 9360 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ;
; I/O pins                                    ; 53                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 10 / 720 ( 1 % )        ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 1471104                 ; 0                      ; 0                              ;
; Total RAM block bits                        ; 1806336                 ; 0                      ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; M9K                                         ; 196 / 720 ( 27 % )      ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 7 / 38 ( 18 % )         ; 1 / 38 ( 2 % )         ; 4 / 38 ( 10 % )                ;
;                                             ;                         ;                        ;                                ;
; Connections                                 ;                         ;                        ;                                ;
;     -- Input Connections                    ; 10251                   ; 115                    ; 2                              ;
;     -- Registered Input Connections         ; 9812                    ; 88                     ; 0                              ;
;     -- Output Connections                   ; 646                     ; 494                    ; 9228                           ;
;     -- Registered Output Connections        ; 0                       ; 26                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;
;     -- Total Connections                    ; 163655                  ; 1096                   ; 9239                           ;
;     -- Registered Connections               ; 89868                   ; 417                    ; 0                              ;
;                                             ;                         ;                        ;                                ;
; External Connections                        ;                         ;                        ;                                ;
;     -- Top                                  ; 1066                    ; 601                    ; 9230                           ;
;     -- sld_hub:auto_hub                     ; 601                     ; 8                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 9230                    ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;
;     -- Input Ports                          ; 33                      ; 15                     ; 2                              ;
;     -- Output Ports                         ; 34                      ; 33                     ; 4                              ;
;     -- Bidir Ports                          ; 21                      ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;
;     -- Registered Input Ports               ; 0                       ; 4                      ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 22                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 20                     ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; rst_n_pad_i     ; AA26  ; 5        ; 117          ; 14           ; 0            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; spi0_miso_i     ; AG15  ; 3        ; 48           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; sys_clk_pad_i   ; AJ16  ; 4        ; 57           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; uart0_srx_pad_i ; B27   ; 7        ; 101          ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; sdc_clk_pad_o      ; AH25  ; 4        ; 97           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[0]   ; AG7   ; 3        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[10]  ; AH6   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[11]  ; AE11  ; 3        ; 15           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[12]  ; AE10  ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[1]   ; AJ7   ; 3        ; 41           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[2]   ; AG8   ; 3        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[3]   ; AH8   ; 3        ; 37           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[4]   ; AE16  ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[5]   ; AF16  ; 4        ; 61           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[6]   ; AE14  ; 3        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[7]   ; AE15  ; 3        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[8]   ; AE13  ; 3        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[9]   ; AE12  ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba_pad_o[0]  ; AH5   ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba_pad_o[1]  ; AG6   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_pad_o    ; AJ4   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke_pad_o    ; AD6   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk_pad_o    ; AE6   ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n_pad_o   ; AG5   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm_pad_o[0] ; AF10  ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm_pad_o[1] ; AB14  ; 3        ; 46           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_pad_o    ; AK4   ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_pad_o     ; AK3   ; 3        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi0_mosi_o        ; V27   ; 5        ; 117          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; spi0_sck_o         ; W27   ; 5        ; 117          ; 38           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; spi0_ss_o[0]       ; A11   ; 8        ; 44           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; uart0_stx_pad_o    ; H24   ; 7        ; 111          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------+
; sdc_cmd_pad_io      ; AF18  ; 4        ; 66           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|cmd_oe_o                 ;
; sdc_dat_pad_io[0]   ; AH27  ; 4        ; 111          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted) ;
; sdc_dat_pad_io[1]   ; AJ28  ; 4        ; 104          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted) ;
; sdc_dat_pad_io[2]   ; AD24  ; 4        ; 115          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted) ;
; sdc_dat_pad_io[3]   ; AE18  ; 4        ; 70           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o (inverted) ;
; sdram_dq_pad_io[0]  ; AD10  ; 3        ; 15           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[10] ; AF12  ; 3        ; 26           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[11] ; AG9   ; 3        ; 26           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[12] ; AA13  ; 3        ; 37           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[13] ; AB11  ; 3        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[14] ; AA12  ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[15] ; AA15  ; 3        ; 46           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[1]  ; AD9   ; 3        ; 15           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[2]  ; AE9   ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[3]  ; AE8   ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[4]  ; AE7   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[5]  ; AF7   ; 3        ; 3            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[6]  ; AF6   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[7]  ; AF9   ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[8]  ; AB13  ; 3        ; 37           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
; sdram_dq_pad_io[9]  ; AF13  ; 3        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AE8      ; INIT_DONE             ; Use as regular IO        ; sdram_dq_pad_io[3]  ; Dual Purpose Pin          ;
; AD6      ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; sdram_cke_pad_o     ; Dual Purpose Pin          ;
; AE7      ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; sdram_dq_pad_io[4]  ; Dual Purpose Pin          ;
; AE10     ; DIFFIO_B3p, DATA7     ; Use as regular IO        ; sdram_a_pad_o[12]   ; Dual Purpose Pin          ;
; A3       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
; E2       ; TDI                   ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; F2       ; TCK                   ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; E1       ; TMS                   ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; F1       ; TDO                   ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 38 / 82 ( 46 % ) ; 3.3V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 4        ; 9 / 82 ( 11 % )  ; 3.3V          ; --           ; --               ;
; 5        ; 3 / 66 ( 5 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 0 / 69 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 2 / 80 ( 3 % )   ; 3.3V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 1 / 81 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; spi0_ss_o[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A28      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; sdram_dq_pad_io[14]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 95         ; 3        ; sdram_dq_pad_io[12]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; sdram_dq_pad_io[15]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 223        ; 5        ; rst_n_pad_i                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 28         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; sdram_dq_pad_io[13]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; sdram_dq_pad_io[8]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 110        ; 3        ; sdram_dqm_pad_o[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB29     ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC2      ; 30         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; sdram_cke_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; sdram_dq_pad_io[1]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 63         ; 3        ; sdram_dq_pad_io[0]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 206        ; 4        ; sdc_dat_pad_io[2]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 45         ; 3        ; sdram_clk_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 40         ; 3        ; sdram_dq_pad_io[4]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; sdram_dq_pad_io[3]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 49         ; 3        ; sdram_dq_pad_io[2]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 53         ; 3        ; sdram_a_pad_o[12]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 61         ; 3        ; sdram_a_pad_o[11]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 76         ; 3        ; sdram_a_pad_o[9]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 80         ; 3        ; sdram_a_pad_o[8]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 111        ; 3        ; sdram_a_pad_o[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 112        ; 3        ; sdram_a_pad_o[7]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 135        ; 4        ; sdram_a_pad_o[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 147        ; 4        ; sdc_dat_pad_io[3]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; sdram_dq_pad_io[6]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 47         ; 3        ; sdram_dq_pad_io[5]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; sdram_dq_pad_io[7]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 54         ; 3        ; sdram_dqm_pad_o[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; sdram_dq_pad_io[10]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 81         ; 3        ; sdram_dq_pad_io[9]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 130        ; 4        ; sdram_a_pad_o[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; sdc_cmd_pad_io                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ; 68         ; 3        ; sdram_cs_n_pad_o                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 48         ; 3        ; sdram_ba_pad_o[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 97         ; 3        ; sdram_a_pad_o[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 93         ; 3        ; sdram_a_pad_o[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 78         ; 3        ; sdram_dq_pad_io[11]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG12     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG14     ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 114        ; 3        ; spi0_miso_i                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG16     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 69         ; 3        ; sdram_ba_pad_o[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ; 72         ; 3        ; sdram_a_pad_o[10]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 94         ; 3        ; sdram_a_pad_o[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; sdc_clk_pad_o                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; sdc_dat_pad_io[0]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ4      ; 67         ; 3        ; sdram_cas_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; sdram_a_pad_o[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 126        ; 4        ; sys_clk_pad_i                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ19     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 189        ; 4        ; sdc_dat_pad_io[1]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; sdram_we_pad_o                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ; 71         ; 3        ; sdram_ras_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK5      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK6      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK7      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK8      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK9      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK11     ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK12     ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AK17     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK18     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; uart0_srx_pad_i                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C9       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 447        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D28      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; altera_reserved_tms                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E2       ; 516        ; 9        ; altera_reserved_tdi                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; altera_reserved_tdo                                   ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F2       ; 517        ; 9        ; altera_reserved_tck                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F26      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G24      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G26      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; uart0_stx_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K22      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 271        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 270        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 264        ; 5        ; spi0_mosi_o                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V28      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V30      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 260        ; 5        ; spi0_sck_o                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W28      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                    ;
+-------------------------------+--------------------------------------------------------------------------------+
; Name                          ; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------+
; SDC pin name                  ; clkgen0|pll0|altpll_component|auto_generated|pll1                              ;
; PLL type                      ; GPLL                                                                           ;
; PLL mode                      ; Normal                                                                         ;
; Compensate clock              ; clock1                                                                         ;
; Compensated input/output pins ; --                                                                             ;
; Switchover type               ; --                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                       ;
; Input frequency 1             ; --                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                       ;
; Nominal VCO frequency         ; 700.0 MHz                                                                      ;
; VCO post scale K counter      ; 2                                                                              ;
; VCO frequency control         ; Auto                                                                           ;
; VCO phase shift step          ; 178 ps                                                                         ;
; VCO multiply                  ; --                                                                             ;
; VCO divide                    ; --                                                                             ;
; DPA multiply                  ; --                                                                             ;
; DPA divide                    ; --                                                                             ;
; DPA divider counter value     ; 1                                                                              ;
; Freq min lock                 ; 21.43 MHz                                                                      ;
; Freq max lock                 ; 57.14 MHz                                                                      ;
; M VCO Tap                     ; 2                                                                              ;
; M Initial                     ; 2                                                                              ;
; M value                       ; 14                                                                             ;
; N value                       ; 1                                                                              ;
; Charge pump current           ; setting 1                                                                      ;
; Loop filter resistance        ; setting 27                                                                     ;
; Loop filter capacitance       ; setting 0                                                                      ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                             ;
; Bandwidth type                ; Medium                                                                         ;
; Real time reconfigurable      ; Off                                                                            ;
; Scan chain MIF file           ; --                                                                             ;
; Preserve PLL counter order    ; Off                                                                            ;
; PLL location                  ; PLL_1                                                                          ;
; Inclk0 signal                 ; sys_clk_pad_i                                                                  ;
; Inclk1 signal                 ; --                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                  ;
; Inclk1 signal type            ; --                                                                             ;
+-------------------------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -64 (-1786 ps) ; 6.43 (178 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0] ;
; wb_clk                                                                                     ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.21 (178 ps)    ; 50/50      ; C2      ; 14            ; 7/7 Even   ; --            ; 2       ; 2       ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1] ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.21 (178 ps)    ; 50/50      ; C1      ; 14            ; 7/7 Even   ; --            ; 2       ; 2       ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[2] ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                ; Library Name ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |orpsoc_top                                                               ; 35461 (2)   ; 10578 (0)                 ; 0 (0)         ; 1471104     ; 196  ; 10           ; 0       ; 5         ; 0         ; 53   ; 0            ; 24883 (2)    ; 2776 (0)          ; 7802 (0)         ; |orpsoc_top                                                                                                                                                                                                                                                        ; work         ;
;    |adv_dbg_if:dbg_if0|                                                   ; 780 (78)    ; 582 (55)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 198 (24)     ; 152 (25)          ; 430 (28)         ; |orpsoc_top|adv_dbg_if:dbg_if0                                                                                                                                                                                                                                     ; work         ;
;       |adbg_or1k_module:i_dbg_cpu_or1k|                                   ; 320 (165)   ; 244 (98)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (65)      ; 60 (0)            ; 185 (102)        ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k                                                                                                                                                                                                     ; work         ;
;          |adbg_crc32:or1k_crc_i|                                          ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i                                                                                                                                                                               ; work         ;
;          |adbg_or1k_biu:or1k_biu_i|                                       ; 114 (114)   ; 107 (107)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 57 (57)           ; 50 (50)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i                                                                                                                                                                            ; work         ;
;          |adbg_or1k_status_reg:or1k_statusreg_i|                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_status_reg:or1k_statusreg_i                                                                                                                                                               ; work         ;
;       |adbg_wb_module:i_dbg_wb|                                           ; 384 (207)   ; 283 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 99 (70)      ; 67 (34)           ; 218 (105)        ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb                                                                                                                                                                                                             ; work         ;
;          |adbg_crc32:wb_crc_i|                                            ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i                                                                                                                                                                                         ; work         ;
;          |adbg_wb_biu:wb_biu_i|                                           ; 142 (142)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 33 (33)           ; 83 (83)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i                                                                                                                                                                                        ; work         ;
;    |altera_virtual_jtag:jtag_tap0|                                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0                                                                                                                                                                                                                          ; work         ;
;       |sld_virtual_jtag:sld_virtual_jtag_component|                       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component                                                                                                                                                                              ; work         ;
;          |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                                                                                           ; work         ;
;    |arbiter_bytebus:arbiter_bytebus0|                                     ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 9 (9)            ; |orpsoc_top|arbiter_bytebus:arbiter_bytebus0                                                                                                                                                                                                                       ; work         ;
;    |arbiter_dbus:arbiter_dbus0|                                           ; 235 (235)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 200 (200)    ; 3 (3)             ; 32 (32)          ; |orpsoc_top|arbiter_dbus:arbiter_dbus0                                                                                                                                                                                                                             ; work         ;
;    |arbiter_ibus:arbiter_ibus0|                                           ; 77 (77)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 1 (1)             ; 19 (19)          ; |orpsoc_top|arbiter_ibus:arbiter_ibus0                                                                                                                                                                                                                             ; work         ;
;    |clkgen:clkgen0|                                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |orpsoc_top|clkgen:clkgen0                                                                                                                                                                                                                                         ; work         ;
;       |pll:pll0|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0                                                                                                                                                                                                                                ; work         ;
;          |altpll:altpll_component|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0|altpll:altpll_component                                                                                                                                                                                                        ; work         ;
;             |pll_altpll:auto_generated|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                              ; work         ;
;    |or1200_top:or1200_top0|                                               ; 26935 (11)  ; 5311 (0)                  ; 0 (0)         ; 1469056     ; 186  ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 21574 (11)   ; 1090 (0)          ; 4271 (23)        ; |orpsoc_top|or1200_top:or1200_top0                                                                                                                                                                                                                                 ; work         ;
;       |or1200_cpu:or1200_cpu|                                             ; 15867 (72)  ; 3166 (65)                 ; 0 (0)         ; 2048        ; 2    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 12567 (6)    ; 627 (0)           ; 2673 (67)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu                                                                                                                                                                                                           ; work         ;
;          |or1200_ack_fsm:or1200_ack_load|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ack_fsm:or1200_ack_load                                                                                                                                                                            ; work         ;
;          |or1200_ack_fsm:or1200_ack_store|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ack_fsm:or1200_ack_store                                                                                                                                                                           ; work         ;
;          |or1200_alu:or1200_alu|                                          ; 705 (640)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 705 (640)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu                                                                                                                                                                                     ; work         ;
;             |lpm_add_sub:Add0|                                            ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|lpm_add_sub:Add0                                                                                                                                                                    ; work         ;
;                |add_sub_j3j:auto_generated|                               ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|lpm_add_sub:Add0|add_sub_j3j:auto_generated                                                                                                                                         ; work         ;
;          |or1200_cfgr:or1200_cfgr|                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_cfgr:or1200_cfgr                                                                                                                                                                                   ; work         ;
;          |or1200_ctrl:or1200_ctrl|                                        ; 325 (302)   ; 149 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 162 (159)    ; 0 (0)             ; 163 (144)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl                                                                                                                                                                                   ; work         ;
;             |cypherdb_start_pulse_gen:delayed_start_pulse|                ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|cypherdb_start_pulse_gen:delayed_start_pulse                                                                                                                                      ; work         ;
;             |or1200_pulse_gen:or1200_secure_end_pulse|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|or1200_pulse_gen:or1200_secure_end_pulse                                                                                                                                          ; work         ;
;             |or1200_pulse_gen:or1200_secure_start_pulse|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|or1200_pulse_gen:or1200_secure_start_pulse                                                                                                                                        ; work         ;
;          |or1200_cypherdb_start:or1200_cypherdb_secure_exec|              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_cypherdb_start:or1200_cypherdb_secure_exec                                                                                                                                                         ; work         ;
;          |or1200_enc_fsm_top:or1200_enc_fsm_top|                          ; 11558 (27)  ; 2056 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9497 (27)    ; 469 (0)           ; 1592 (13)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top                                                                                                                                                                     ; work         ;
;             |or1200_enc_pad_shift:or1200_shift_load|                      ; 502 (502)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 285 (285)    ; 0 (0)             ; 217 (217)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load                                                                                                                              ; work         ;
;             |or1200_enc_pad_shift:or1200_shift_store|                     ; 490 (490)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 296 (296)    ; 0 (0)             ; 194 (194)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store                                                                                                                             ; work         ;
;             |or1200_encryption_fsm:or1200_enc_load_fsm|                   ; 5332 (106)  ; 890 (90)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4442 (16)    ; 216 (49)          ; 674 (168)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm                                                                                                                           ; work         ;
;                |aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq| ; 5222 (271)  ; 796 (264)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4426 (7)     ; 166 (36)          ; 630 (228)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq                                                                  ; work         ;
;                   |aes_cipher_top:aes_cipher_top|                         ; 4949 (643)  ; 530 (390)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4419 (253)   ; 129 (123)         ; 401 (267)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top                                    ; work         ;
;                      |aes_key_expand_128:u0|                              ; 978 (134)   ; 140 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 838 (6)      ; 6 (6)             ; 134 (122)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0              ; work         ;
;                         |aes_rcon:r0|                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_rcon:r0  ; work         ;
;                         |aes_sbox:u0|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u0  ; work         ;
;                         |aes_sbox:u1|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u1  ; work         ;
;                         |aes_sbox:u2|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u2  ; work         ;
;                         |aes_sbox:u3|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u3  ; work         ;
;                      |aes_sbox:us00|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us00                      ; work         ;
;                      |aes_sbox:us01|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us01                      ; work         ;
;                      |aes_sbox:us02|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us02                      ; work         ;
;                      |aes_sbox:us03|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us03                      ; work         ;
;                      |aes_sbox:us10|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us10                      ; work         ;
;                      |aes_sbox:us11|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us11                      ; work         ;
;                      |aes_sbox:us12|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us12                      ; work         ;
;                      |aes_sbox:us13|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us13                      ; work         ;
;                      |aes_sbox:us20|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us20                      ; work         ;
;                      |aes_sbox:us21|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us21                      ; work         ;
;                      |aes_sbox:us22|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us22                      ; work         ;
;                      |aes_sbox:us23|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us23                      ; work         ;
;                      |aes_sbox:us30|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us30                      ; work         ;
;                      |aes_sbox:us31|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us31                      ; work         ;
;                      |aes_sbox:us32|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us32                      ; work         ;
;                      |aes_sbox:us33|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us33                      ; work         ;
;                   |or1200_pulse_gen:done_pulse_gen|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|or1200_pulse_gen:done_pulse_gen                                  ; work         ;
;                |or1200_pulse_gen:or1200_ofb_pulse_gen|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|or1200_pulse_gen:or1200_ofb_pulse_gen                                                                                     ; work         ;
;                |or1200_pulse_gen:or1200_start_pulse_gen|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|or1200_pulse_gen:or1200_start_pulse_gen                                                                                   ; work         ;
;             |or1200_encryption_fsm:or1200_enc_store_fsm|                  ; 5341 (111)  ; 890 (90)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4447 (17)    ; 253 (66)          ; 641 (156)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm                                                                                                                          ; work         ;
;                |aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq| ; 5226 (272)  ; 796 (264)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4430 (8)     ; 186 (53)          ; 610 (211)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq                                                                 ; work         ;
;                   |aes_cipher_top:aes_cipher_top|                         ; 4952 (646)  ; 530 (390)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4422 (256)   ; 132 (126)         ; 398 (264)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top                                   ; work         ;
;                      |aes_key_expand_128:u0|                              ; 978 (134)   ; 140 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 838 (6)      ; 6 (6)             ; 134 (122)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0             ; work         ;
;                         |aes_rcon:r0|                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_rcon:r0 ; work         ;
;                         |aes_sbox:u0|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u0 ; work         ;
;                         |aes_sbox:u1|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u1 ; work         ;
;                         |aes_sbox:u2|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u2 ; work         ;
;                         |aes_sbox:u3|                                     ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u3 ; work         ;
;                      |aes_sbox:us00|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us00                     ; work         ;
;                      |aes_sbox:us01|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us01                     ; work         ;
;                      |aes_sbox:us02|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us02                     ; work         ;
;                      |aes_sbox:us03|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us03                     ; work         ;
;                      |aes_sbox:us10|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us10                     ; work         ;
;                      |aes_sbox:us11|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us11                     ; work         ;
;                      |aes_sbox:us12|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us12                     ; work         ;
;                      |aes_sbox:us13|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us13                     ; work         ;
;                      |aes_sbox:us20|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us20                     ; work         ;
;                      |aes_sbox:us21|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us21                     ; work         ;
;                      |aes_sbox:us22|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us22                     ; work         ;
;                      |aes_sbox:us23|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us23                     ; work         ;
;                      |aes_sbox:us30|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us30                     ; work         ;
;                      |aes_sbox:us31|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us31                     ; work         ;
;                      |aes_sbox:us32|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us32                     ; work         ;
;                      |aes_sbox:us33|                                      ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_sbox:us33                     ; work         ;
;                   |or1200_pulse_gen:done_pulse_gen|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|or1200_pulse_gen:done_pulse_gen                                 ; work         ;
;                |or1200_pulse_gen:or1200_ofb_pulse_gen|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|or1200_pulse_gen:or1200_ofb_pulse_gen                                                                                    ; work         ;
;                |or1200_pulse_gen:or1200_start_pulse_gen|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|or1200_pulse_gen:or1200_start_pulse_gen                                                                                  ; work         ;
;             |or1200_first_enc_pad_detector:or1200_detect_new_seed_load|   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_first_enc_pad_detector:or1200_detect_new_seed_load                                                                                                           ; work         ;
;             |or1200_first_enc_pad_detector:or1200_detect_new_seed_store|  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_first_enc_pad_detector:or1200_detect_new_seed_store                                                                                                          ; work         ;
;          |or1200_except:or1200_except|                                    ; 560 (560)   ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 307 (307)    ; 44 (44)           ; 209 (209)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except                                                                                                                                                                               ; work         ;
;          |or1200_freeze:or1200_freeze|                                    ; 24 (24)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 7 (7)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze                                                                                                                                                                               ; work         ;
;          |or1200_genpc:or1200_genpc|                                      ; 224 (224)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 166 (166)    ; 0 (0)             ; 58 (58)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc                                                                                                                                                                                 ; work         ;
;          |or1200_if:or1200_if|                                            ; 162 (162)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 105 (105)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if                                                                                                                                                                                       ; work         ;
;          |or1200_lsu:or1200_lsu|                                          ; 363 (79)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 312 (55)     ; 0 (0)             ; 51 (24)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu                                                                                                                                                                                     ; work         ;
;             |or1200_lsu_encEngine:or1200_lsu_load_enc|                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 8 (8)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_lsu_encEngine:or1200_lsu_load_enc                                                                                                                                            ; work         ;
;             |or1200_lsu_encEngine:or1200_lsu_store_enc|                   ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 8 (8)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_lsu_encEngine:or1200_lsu_store_enc                                                                                                                                           ; work         ;
;             |or1200_mem2reg:or1200_mem2reg|                               ; 118 (118)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 114 (114)    ; 0 (0)             ; 4 (4)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg                                                                                                                                                       ; work         ;
;             |or1200_reg2mem:or1200_reg2mem|                               ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 7 (7)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_reg2mem:or1200_reg2mem                                                                                                                                                       ; work         ;
;          |or1200_mult_mac:or1200_mult_mac|                                ; 700 (532)   ; 340 (212)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 360 (314)    ; 96 (20)           ; 244 (198)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac                                                                                                                                                                           ; work         ;
;             |or1200_gmultp2_32x32:or1200_gmultp2_32x32|                   ; 174 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 46 (0)       ; 76 (76)           ; 52 (52)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32                                                                                                                                 ; work         ;
;                |lpm_mult:Mult0|                                           ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0                                                                                                                  ; work         ;
;                   |mult_u9t:auto_generated|                               ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated                                                                                          ; work         ;
;          |or1200_operandmuxes:or1200_operandmuxes|                        ; 131 (131)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 56 (56)      ; 2 (2)             ; 73 (73)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes                                                                                                                                                                   ; work         ;
;          |or1200_rf:or1200_rf|                                            ; 158 (36)    ; 93 (7)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (28)      ; 15 (1)            ; 92 (47)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf                                                                                                                                                                                       ; work         ;
;             |or1200_dpram:rf_a|                                           ; 67 (67)     ; 43 (43)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 12 (12)           ; 44 (44)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a                                                                                                                                                                     ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0                                                                                                                                                ; work         ;
;                   |altsyncram_nvd1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated                                                                                                                 ; work         ;
;             |or1200_dpram:rf_b|                                           ; 61 (61)     ; 43 (43)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 2 (2)             ; 47 (47)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b                                                                                                                                                                     ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0                                                                                                                                                ; work         ;
;                   |altsyncram_nvd1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated                                                                                                                 ; work         ;
;          |or1200_sprs:or1200_sprs|                                        ; 522 (522)   ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 394 (394)    ; 0 (0)             ; 128 (128)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs                                                                                                                                                                                   ; work         ;
;          |or1200_wbmux:or1200_wbmux|                                      ; 507 (507)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 468 (468)    ; 0 (0)             ; 39 (39)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux                                                                                                                                                                                 ; work         ;
;       |or1200_dc_top:or1200_dc_top|                                       ; 10031 (239) ; 1493 (36)                 ; 0 (0)         ; 903168      ; 111  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8524 (206)   ; 360 (2)           ; 1147 (255)       ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top                                                                                                                                                                                                     ; work         ;
;          |or1200_cl_enc_top:or1200_cl_enc_top|                            ; 8871 (0)    ; 979 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7892 (0)     ; 163 (0)           ; 816 (1)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top                                                                                                                                                                 ; work         ;
;             |cl_aes_cipher_wrapper:cl_aes_cipher1|                        ; 4967 (129)  ; 594 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4373 (0)     ; 97 (57)           ; 497 (72)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1                                                                                                                            ; work         ;
;                |aes_cipher_top:aes_cipher_top|                            ; 4837 (528)  ; 464 (324)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4373 (204)   ; 40 (32)           ; 424 (292)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top                                                                                              ; work         ;
;                   |aes_key_expand_128:u0|                                 ; 981 (137)   ; 140 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 841 (9)      ; 8 (8)             ; 132 (120)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0                                                                        ; work         ;
;                      |aes_rcon:r0|                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_rcon:r0                                                            ; work         ;
;                      |aes_sbox:u0|                                        ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u0                                                            ; work         ;
;                      |aes_sbox:u1|                                        ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u1                                                            ; work         ;
;                      |aes_sbox:u2|                                        ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u2                                                            ; work         ;
;                      |aes_sbox:u3|                                        ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|aes_sbox:u3                                                            ; work         ;
;                   |aes_sbox:us00|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us00                                                                                ; work         ;
;                   |aes_sbox:us01|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us01                                                                                ; work         ;
;                   |aes_sbox:us02|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us02                                                                                ; work         ;
;                   |aes_sbox:us03|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us03                                                                                ; work         ;
;                   |aes_sbox:us10|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us10                                                                                ; work         ;
;                   |aes_sbox:us11|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us11                                                                                ; work         ;
;                   |aes_sbox:us12|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us12                                                                                ; work         ;
;                   |aes_sbox:us13|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us13                                                                                ; work         ;
;                   |aes_sbox:us20|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us20                                                                                ; work         ;
;                   |aes_sbox:us21|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us21                                                                                ; work         ;
;                   |aes_sbox:us22|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us22                                                                                ; work         ;
;                   |aes_sbox:us23|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us23                                                                                ; work         ;
;                   |aes_sbox:us30|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us30                                                                                ; work         ;
;                   |aes_sbox:us31|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us31                                                                                ; work         ;
;                   |aes_sbox:us32|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us32                                                                                ; work         ;
;                   |aes_sbox:us33|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_sbox:us33                                                                                ; work         ;
;                |or1200_pulse_gen:ld_pulse_gen|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|or1200_pulse_gen:ld_pulse_gen                                                                                              ; work         ;
;             |cl_aes_cipher_wrapper:cl_aes_cipher2|                        ; 3905 (128)  ; 385 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3519 (0)     ; 66 (60)           ; 320 (68)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2                                                                                                                            ; work         ;
;                |aes_cipher_top:aes_cipher_top|                            ; 3776 (448)  ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3519 (191)   ; 6 (6)             ; 251 (251)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top                                                                                              ; work         ;
;                   |aes_sbox:us00|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us00                                                                                ; work         ;
;                   |aes_sbox:us01|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us01                                                                                ; work         ;
;                   |aes_sbox:us02|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us02                                                                                ; work         ;
;                   |aes_sbox:us03|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us03                                                                                ; work         ;
;                   |aes_sbox:us10|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us10                                                                                ; work         ;
;                   |aes_sbox:us11|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us11                                                                                ; work         ;
;                   |aes_sbox:us12|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us12                                                                                ; work         ;
;                   |aes_sbox:us13|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us13                                                                                ; work         ;
;                   |aes_sbox:us20|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us20                                                                                ; work         ;
;                   |aes_sbox:us21|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us21                                                                                ; work         ;
;                   |aes_sbox:us22|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us22                                                                                ; work         ;
;                   |aes_sbox:us23|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us23                                                                                ; work         ;
;                   |aes_sbox:us30|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us30                                                                                ; work         ;
;                   |aes_sbox:us31|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us31                                                                                ; work         ;
;                   |aes_sbox:us32|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us32                                                                                ; work         ;
;                   |aes_sbox:us33|                                         ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|aes_sbox:us33                                                                                ; work         ;
;                |or1200_pulse_gen:ld_pulse_gen|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|or1200_pulse_gen:ld_pulse_gen                                                                                              ; work         ;
;          |or1200_dc_fsm:or1200_dc_fsm|                                    ; 377 (377)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 259 (259)    ; 15 (15)           ; 103 (103)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm                                                                                                                                                                         ; work         ;
;          |or1200_dc_ram:or1200_dc_ram|                                    ; 238 (0)     ; 160 (0)                   ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (0)       ; 74 (0)            ; 91 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram                                                                                                                                                                         ; work         ;
;             |or1200_spram_32_bw:dc_ram|                                   ; 238 (219)   ; 160 (148)                 ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (66)      ; 74 (71)           ; 91 (81)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram                                                                                                                                               ; work         ;
;                |altsyncram:mem0_rtl_0|                                    ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0                                                                                                                         ; work         ;
;                   |altsyncram_v9e1:auto_generated|                        ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (3)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v9e1:auto_generated                                                                                          ; work         ;
;                      |decode_d0b:decode2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2                                                                       ; work         ;
;                |altsyncram:mem1_rtl_0|                                    ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 2 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0                                                                                                                         ; work         ;
;                   |altsyncram_v9e1:auto_generated|                        ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v9e1:auto_generated                                                                                          ; work         ;
;                      |decode_d0b:decode2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2                                                                       ; work         ;
;                |altsyncram:mem2_rtl_0|                                    ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0                                                                                                                         ; work         ;
;                   |altsyncram_v9e1:auto_generated|                        ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 3 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v9e1:auto_generated                                                                                          ; work         ;
;                      |decode_d0b:decode2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2                                                                       ; work         ;
;                |altsyncram:mem3_rtl_0|                                    ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 2 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0                                                                                                                         ; work         ;
;                   |altsyncram_v9e1:auto_generated|                        ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v9e1:auto_generated                                                                                          ; work         ;
;                      |decode_d0b:decode2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2                                                                       ; work         ;
;          |or1200_dc_ram:or1200_seed_ram|                                  ; 150 (0)     ; 140 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 79 (0)            ; 61 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram                                                                                                                                                                       ; work         ;
;             |or1200_spram_32_bw:dc_ram|                                   ; 150 (150)   ; 140 (140)                 ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 79 (79)           ; 61 (61)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram                                                                                                                                             ; work         ;
;                |altsyncram:mem0_rtl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0                                                                                                                       ; work         ;
;                   |altsyncram_p6e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_p6e1:auto_generated                                                                                        ; work         ;
;                |altsyncram:mem1_rtl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0                                                                                                                       ; work         ;
;                   |altsyncram_p6e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_p6e1:auto_generated                                                                                        ; work         ;
;                |altsyncram:mem2_rtl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0                                                                                                                       ; work         ;
;                   |altsyncram_p6e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_p6e1:auto_generated                                                                                        ; work         ;
;                |altsyncram:mem3_rtl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0                                                                                                                       ; work         ;
;                   |altsyncram_p6e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_p6e1:auto_generated                                                                                        ; work         ;
;          |or1200_dc_tag:or1200_dc_tag|                                    ; 62 (0)      ; 42 (0)                    ; 0 (0)         ; 38912       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 17 (0)            ; 25 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag                                                                                                                                                                         ; work         ;
;             |or1200_spram:dc_tag0|                                        ; 62 (62)     ; 42 (42)                   ; 0 (0)         ; 38912       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 17 (17)           ; 25 (25)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0                                                                                                                                                    ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 38912       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0                                                                                                                               ; work         ;
;                   |altsyncram_d9e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 38912       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_d9e1:auto_generated                                                                                                ; work         ;
;          |or1200_dc_tag:or1200_seed_tag|                                  ; 47 (0)      ; 44 (0)                    ; 0 (0)         ; 77824       ; 10   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 10 (0)            ; 34 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_seed_tag                                                                                                                                                                       ; work         ;
;             |or1200_spram:dc_tag0|                                        ; 47 (47)     ; 44 (44)                   ; 0 (0)         ; 77824       ; 10   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 34 (34)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_seed_tag|or1200_spram:dc_tag0                                                                                                                                                  ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 77824       ; 10   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_seed_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0                                                                                                                             ; work         ;
;                   |altsyncram_p9e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 77824       ; 10   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_seed_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_p9e1:auto_generated                                                                                              ; work         ;
;          |smc_check_top:smc_check_vaddr|                                  ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 3 (3)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|smc_check_top:smc_check_vaddr                                                                                                                                                                       ; work         ;
;       |or1200_dmmu_top:or1200_dmmu_top|                                   ; 114 (32)    ; 65 (1)                    ; 0 (0)         ; 2432        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (31)      ; 13 (0)            ; 52 (8)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top                                                                                                                                                                                                 ; work         ;
;          |or1200_dmmu_tlb:or1200_dmmu_tlb|                                ; 82 (15)     ; 64 (0)                    ; 0 (0)         ; 2432        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (15)      ; 13 (0)            ; 51 (4)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb                                                                                                                                                                 ; work         ;
;             |or1200_spram:dtlb_ram|                                       ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 24 (24)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram                                                                                                                                           ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0                                                                                                                      ; work         ;
;                   |altsyncram_30e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated                                                                                       ; work         ;
;             |or1200_spram:dtlb_tr_ram|                                    ; 41 (41)     ; 37 (37)                   ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 28 (28)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram                                                                                                                                        ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0                                                                                                                   ; work         ;
;                   |altsyncram_50e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_50e1:auto_generated                                                                                    ; work         ;
;       |or1200_du:or1200_du|                                               ; 118 (118)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (50)      ; 7 (7)             ; 61 (61)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_du:or1200_du                                                                                                                                                                                                             ; work         ;
;       |or1200_ic_top:or1200_ic_top|                                       ; 325 (119)   ; 144 (0)                   ; 0 (0)         ; 559104      ; 69   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 167 (104)    ; 38 (0)            ; 120 (72)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top                                                                                                                                                                                                     ; work         ;
;          |or1200_ic_fsm:or1200_ic_fsm|                                    ; 96 (96)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 56 (56)      ; 10 (10)           ; 30 (30)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm                                                                                                                                                                         ; work         ;
;          |or1200_ic_ram:or1200_ic_ram|                                    ; 67 (0)      ; 64 (0)                    ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 21 (0)            ; 43 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram                                                                                                                                                                         ; work         ;
;             |or1200_spram:ic_ram0|                                        ; 67 (62)     ; 64 (61)                   ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (1)        ; 21 (21)           ; 43 (40)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0                                                                                                                                                    ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0                                                                                                                               ; work         ;
;                   |altsyncram_pce1:auto_generated|                        ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (3)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated                                                                                                ; work         ;
;                      |decode_d0b:decode2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|decode_d0b:decode2                                                                             ; work         ;
;          |or1200_ic_tag:or1200_ic_tag|                                    ; 44 (0)      ; 40 (0)                    ; 0 (0)         ; 34816       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 7 (0)             ; 33 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag                                                                                                                                                                         ; work         ;
;             |or1200_spram:ic_tag0|                                        ; 44 (44)     ; 40 (40)                   ; 0 (0)         ; 34816       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 33 (33)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0                                                                                                                                                    ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 34816       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0                                                                                                                               ; work         ;
;                   |altsyncram_99e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 34816       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_99e1:auto_generated                                                                                                ; work         ;
;       |or1200_immu_top:or1200_immu_top|                                   ; 222 (144)   ; 138 (76)                  ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (59)      ; 14 (0)            ; 133 (100)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top                                                                                                                                                                                                 ; work         ;
;          |or1200_immu_tlb:or1200_immu_tlb|                                ; 79 (17)     ; 62 (0)                    ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (15)      ; 14 (0)            ; 49 (8)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb                                                                                                                                                                 ; work         ;
;             |or1200_spram:itlb_mr_ram|                                    ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 26 (26)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram                                                                                                                                        ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0                                                                                                                   ; work         ;
;                   |altsyncram_30e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated                                                                                    ; work         ;
;             |or1200_spram:itlb_tr_ram|                                    ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 22 (22)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram                                                                                                                                        ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0                                                                                                                   ; work         ;
;                   |altsyncram_10e1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_10e1:auto_generated                                                                                    ; work         ;
;       |or1200_pic:or1200_pic|                                             ; 48 (48)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 9 (9)             ; 33 (33)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_pic:or1200_pic                                                                                                                                                                                                           ; work         ;
;       |or1200_tt:or1200_tt|                                               ; 85 (85)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 4 (4)             ; 60 (60)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_tt:or1200_tt                                                                                                                                                                                                             ; work         ;
;       |or1200_wb_biu:dwb_biu|                                             ; 81 (81)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 51 (51)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_wb_biu:dwb_biu                                                                                                                                                                                                           ; work         ;
;       |or1200_wb_biu:iwb_biu|                                             ; 68 (68)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 16 (16)           ; 27 (27)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_wb_biu:iwb_biu                                                                                                                                                                                                           ; work         ;
;       |seed_cache_init:seed_cache_init|                                   ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |orpsoc_top|or1200_top:or1200_top0|seed_cache_init:seed_cache_init                                                                                                                                                                                                 ; work         ;
;       |seed_ram_init_core:seed_ram_init_core|                             ; 79 (79)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (45)      ; 2 (2)             ; 32 (32)          ; |orpsoc_top|or1200_top:or1200_top0|seed_ram_init_core:seed_ram_init_core                                                                                                                                                                                           ; work         ;
;    |rom:rom0|                                                             ; 119 (119)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 32 (32)          ; |orpsoc_top|rom:rom0                                                                                                                                                                                                                                               ; work         ;
;    |sdc_controller:sdc_controller_0|                                      ; 3086 (40)   ; 1758 (0)                  ; 0 (0)         ; 1024        ; 2    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 1327 (19)    ; 681 (0)           ; 1078 (21)        ; |orpsoc_top|sdc_controller:sdc_controller_0                                                                                                                                                                                                                        ; work         ;
;       |bistable_domain_cross:argument_reg_cross|                          ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (63)           ; 1 (1)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:argument_reg_cross                                                                                                                                                                               ; work         ;
;       |bistable_domain_cross:block_count_reg_cross|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:block_count_reg_cross                                                                                                                                                                            ; work         ;
;       |bistable_domain_cross:block_size_reg_cross|                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:block_size_reg_cross                                                                                                                                                                             ; work         ;
;       |bistable_domain_cross:clock_divider_reg_cross|                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:clock_divider_reg_cross                                                                                                                                                                          ; work         ;
;       |bistable_domain_cross:cmd_int_status_reg_cross|                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:cmd_int_status_reg_cross                                                                                                                                                                         ; work         ;
;       |bistable_domain_cross:cmd_timeout_reg_cross|                       ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:cmd_timeout_reg_cross                                                                                                                                                                            ; work         ;
;       |bistable_domain_cross:command_reg_cross|                           ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 1 (1)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:command_reg_cross                                                                                                                                                                                ; work         ;
;       |bistable_domain_cross:controll_setting_reg_cross|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:controll_setting_reg_cross                                                                                                                                                                       ; work         ;
;       |bistable_domain_cross:data_int_status_reg_cross|                   ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:data_int_status_reg_cross                                                                                                                                                                        ; work         ;
;       |bistable_domain_cross:data_timeout_reg_cross|                      ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 9 (9)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:data_timeout_reg_cross                                                                                                                                                                           ; work         ;
;       |bistable_domain_cross:dma_addr_reg_cross|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:dma_addr_reg_cross                                                                                                                                                                               ; work         ;
;       |bistable_domain_cross:response_0_reg_cross|                        ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 27 (27)          ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:response_0_reg_cross                                                                                                                                                                             ; work         ;
;       |bistable_domain_cross:response_1_reg_cross|                        ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (40)           ; 24 (24)          ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:response_1_reg_cross                                                                                                                                                                             ; work         ;
;       |bistable_domain_cross:response_2_reg_cross|                        ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 32 (32)          ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:response_2_reg_cross                                                                                                                                                                             ; work         ;
;       |bistable_domain_cross:response_3_reg_cross|                        ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 10 (10)          ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:response_3_reg_cross                                                                                                                                                                             ; work         ;
;       |bistable_domain_cross:software_reset_reg_cross|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|bistable_domain_cross:software_reset_reg_cross                                                                                                                                                                         ; work         ;
;       |edge_detect:cmd_int_rst_edge|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|edge_detect:cmd_int_rst_edge                                                                                                                                                                                           ; work         ;
;       |edge_detect:cmd_start_edge|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|edge_detect:cmd_start_edge                                                                                                                                                                                             ; work         ;
;       |edge_detect:data_int_rst_edge|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|edge_detect:data_int_rst_edge                                                                                                                                                                                          ; work         ;
;       |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|lpm_mult:Mult0                                                                                                                                                                                                         ; work         ;
;          |mult_sgt:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|lpm_mult:Mult0|mult_sgt:auto_generated                                                                                                                                                                                 ; work         ;
;       |monostable_domain_cross:cmd_int_rst_cross|                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |orpsoc_top|sdc_controller:sdc_controller_0|monostable_domain_cross:cmd_int_rst_cross                                                                                                                                                                              ; work         ;
;       |monostable_domain_cross:cmd_start_cross|                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|sdc_controller:sdc_controller_0|monostable_domain_cross:cmd_start_cross                                                                                                                                                                                ; work         ;
;       |monostable_domain_cross:data_int_rst_cross|                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |orpsoc_top|sdc_controller:sdc_controller_0|monostable_domain_cross:data_int_rst_cross                                                                                                                                                                             ; work         ;
;       |sd_clock_divider:clock_divider0|                                   ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0                                                                                                                                                                                        ; work         ;
;       |sd_cmd_master:sd_cmd_master0|                                      ; 267 (267)   ; 222 (222)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 158 (158)         ; 78 (78)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0                                                                                                                                                                                           ; work         ;
;       |sd_cmd_serial_host:cmd_serial_host0|                               ; 1001 (994)  ; 384 (377)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 616 (616)    ; 17 (16)           ; 368 (366)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0                                                                                                                                                                                    ; work         ;
;          |sd_crc_7:CRC_7|                                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|sd_crc_7:CRC_7                                                                                                                                                                     ; work         ;
;       |sd_controller_wb:sd_controller_wb0|                                ; 386 (212)   ; 210 (36)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (78)      ; 89 (1)            ; 219 (187)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0                                                                                                                                                                                     ; work         ;
;          |byte_en_reg:argument_r|                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:argument_r                                                                                                                                                              ; work         ;
;          |byte_en_reg:block_count_r|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_count_r                                                                                                                                                           ; work         ;
;          |byte_en_reg:block_size_r|                                       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:block_size_r                                                                                                                                                            ; work         ;
;          |byte_en_reg:clock_d_r|                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:clock_d_r                                                                                                                                                               ; work         ;
;          |byte_en_reg:cmd_int_r|                                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_int_r                                                                                                                                                               ; work         ;
;          |byte_en_reg:cmd_timeout_r|                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 16 (16)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:cmd_timeout_r                                                                                                                                                           ; work         ;
;          |byte_en_reg:command_r|                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 2 (2)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:command_r                                                                                                                                                               ; work         ;
;          |byte_en_reg:controll_r|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:controll_r                                                                                                                                                              ; work         ;
;          |byte_en_reg:data_int_r|                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_int_r                                                                                                                                                              ; work         ;
;          |byte_en_reg:data_timeout_r|                                     ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 7 (7)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:data_timeout_r                                                                                                                                                          ; work         ;
;          |byte_en_reg:dma_addr_r|                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:dma_addr_r                                                                                                                                                              ; work         ;
;          |byte_en_reg:reset_r|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|byte_en_reg:reset_r                                                                                                                                                                 ; work         ;
;       |sd_data_master:sd_data_master0|                                    ; 105 (105)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 76 (76)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0                                                                                                                                                                                         ; work         ;
;       |sd_data_serial_host:sd_data_serial_host0|                          ; 664 (601)   ; 193 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 459 (459)    ; 18 (10)           ; 187 (175)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0                                                                                                                                                                               ; work         ;
;          |sd_crc_16:CRC_16_gen[0].CRC_16_i|                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[0].CRC_16_i                                                                                                                                              ; work         ;
;          |sd_crc_16:CRC_16_gen[1].CRC_16_i|                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[1].CRC_16_i                                                                                                                                              ; work         ;
;          |sd_crc_16:CRC_16_gen[2].CRC_16_i|                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[2].CRC_16_i                                                                                                                                              ; work         ;
;          |sd_crc_16:CRC_16_gen[3].CRC_16_i|                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|sd_crc_16:CRC_16_gen[3].CRC_16_i                                                                                                                                              ; work         ;
;       |sd_data_xfer_trig:sd_data_xfer_trig0|                              ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_xfer_trig:sd_data_xfer_trig0                                                                                                                                                                                   ; work         ;
;       |sd_fifo_filler:sd_fifo_filler0|                                    ; 135 (36)    ; 96 (32)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (4)       ; 3 (0)             ; 93 (32)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0                                                                                                                                                                                         ; work         ;
;          |generic_fifo_dc_gray:generic_fifo_dc_gray0|                     ; 53 (53)     ; 34 (34)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (3)             ; 31 (31)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0                                                                                                                                              ; work         ;
;             |generic_dpram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0                                                                                                                             ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0|altsyncram:mem_rtl_0                                                                                                        ; work         ;
;                   |altsyncram_g3d1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated                                                                         ; work         ;
;          |generic_fifo_dc_gray:generic_fifo_dc_gray1|                     ; 46 (46)     ; 30 (30)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 30 (30)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1                                                                                                                                              ; work         ;
;             |generic_dpram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0                                                                                                                             ; work         ;
;                |altsyncram:mem_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0                                                                                                        ; work         ;
;                   |altsyncram_g3d1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated                                                                         ; work         ;
;       |sd_wb_sel_ctrl:sd_wb_sel_ctrl0|                                    ; 85 (85)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 14 (14)           ; 19 (19)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0                                                                                                                                                                                         ; work         ;
;    |simple_spi:spi0|                                                      ; 193 (98)    ; 132 (58)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (40)      ; 28 (1)            ; 106 (57)         ; |orpsoc_top|simple_spi:spi0                                                                                                                                                                                                                                        ; work         ;
;       |fifo4:rfifo|                                                       ; 48 (48)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 16 (16)           ; 21 (21)          ; |orpsoc_top|simple_spi:spi0|fifo4:rfifo                                                                                                                                                                                                                            ; work         ;
;       |fifo4:wfifo|                                                       ; 47 (47)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 11 (11)           ; 28 (28)          ; |orpsoc_top|simple_spi:spi0|fifo4:wfifo                                                                                                                                                                                                                            ; work         ;
;    |sld_hub:auto_hub|                                                     ; 129 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (1)       ; 19 (0)            ; 59 (0)           ; |orpsoc_top|sld_hub:auto_hub                                                                                                                                                                                                                                       ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                      ; 128 (90)    ; 78 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (40)      ; 19 (18)           ; 59 (34)          ; |orpsoc_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                          ; work         ;
;          |sld_rom_sr:hub_info_reg|                                        ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |orpsoc_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                  ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |orpsoc_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                ; work         ;
;    |uart16550:uart16550_0|                                                ; 676 (0)     ; 342 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 334 (0)      ; 72 (0)            ; 270 (0)          ; |orpsoc_top|uart16550:uart16550_0                                                                                                                                                                                                                                  ; work         ;
;       |uart_regs:regs|                                                    ; 647 (200)   ; 317 (112)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 325 (86)     ; 64 (21)           ; 258 (117)        ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs                                                                                                                                                                                                                   ; work         ;
;          |uart_receiver:receiver|                                         ; 326 (126)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 181 (72)     ; 27 (1)            ; 118 (53)         ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver                                                                                                                                                                                            ; work         ;
;             |uart_rfifo:fifo_rx|                                          ; 200 (173)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 109 (108)    ; 26 (16)           ; 65 (49)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                                                                                                                         ; work         ;
;                |raminfr:rfifo|                                            ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 16 (16)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                                                                                                                           ; work         ;
;                   |altsyncram:ram_rtl_0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                                                                                                                      ; work         ;
;                      |altsyncram_odc1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated                                                                                                       ; work         ;
;          |uart_sync_flops:i_uart_sync_flops|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                                                                                                                 ; work         ;
;          |uart_transmitter:transmitter|                                   ; 119 (55)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (34)      ; 16 (0)            ; 45 (21)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter                                                                                                                                                                                      ; work         ;
;             |uart_tfifo:fifo_tx|                                          ; 64 (35)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (22)      ; 16 (3)            ; 24 (10)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                                                                                                                   ; work         ;
;                |raminfr:tfifo|                                            ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 14 (14)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                                                                                                                     ; work         ;
;                   |altsyncram:ram_rtl_0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                                                                                                                ; work         ;
;                      |altsyncram_odc1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated                                                                                                 ; work         ;
;       |uart_wb:wb_interface|                                              ; 39 (39)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 8 (8)             ; 22 (22)          ; |orpsoc_top|uart16550:uart16550_0|uart_wb:wb_interface                                                                                                                                                                                                             ; work         ;
;    |wb_sdram_ctrl:wb_sdram_ctrl0|                                         ; 3241 (0)    ; 2270 (0)                  ; 0 (0)         ; 768         ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 966 (0)      ; 700 (0)           ; 1575 (0)         ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0                                                                                                                                                                                                                           ; work         ;
;       |arbiter:arbiter|                                                   ; 2695 (386)  ; 2038 (211)                ; 0 (0)         ; 768         ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 645 (134)    ; 647 (68)          ; 1403 (216)       ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter                                                                                                                                                                                                           ; work         ;
;          |wb_port:wbports[0].wb_port|                                     ; 11 (5)      ; 7 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 7 (3)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port                                                                                                                                                                                ; work         ;
;             |dual_clock_fifo:wrfifo|                                      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                         ; work         ;
;          |wb_port:wbports[1].wb_port|                                     ; 947 (368)   ; 804 (240)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 142 (127)    ; 276 (30)          ; 529 (211)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port                                                                                                                                                                                ; work         ;
;             |bufram:bufram|                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram                                                                                                                                                                  ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                           ; work         ;
;                   |altsyncram:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                           ; work         ;
;                      |altsyncram_jti2:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated                                                            ; work         ;
;             |dual_clock_fifo:wrfifo|                                      ; 578 (578)   ; 564 (564)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 246 (246)         ; 318 (318)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                         ; work         ;
;          |wb_port:wbports[2].wb_port|                                     ; 11 (5)      ; 7 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 7 (3)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port                                                                                                                                                                                ; work         ;
;             |dual_clock_fifo:wrfifo|                                      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                         ; work         ;
;          |wb_port:wbports[3].wb_port|                                     ; 1033 (452)  ; 804 (240)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 228 (210)    ; 262 (46)          ; 543 (196)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port                                                                                                                                                                                ; work         ;
;             |bufram:bufram|                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|bufram:bufram                                                                                                                                                                  ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                           ; work         ;
;                   |altsyncram:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                           ; work         ;
;                      |altsyncram_jti2:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated                                                            ; work         ;
;             |dual_clock_fifo:wrfifo|                                      ; 581 (581)   ; 564 (564)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 216 (216)         ; 348 (348)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                         ; work         ;
;          |wb_port:wbports[4].wb_port|                                     ; 338 (330)   ; 205 (201)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 133 (129)    ; 41 (40)           ; 164 (161)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port                                                                                                                                                                                ; work         ;
;             |bufram:bufram|                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram                                                                                                                                                                  ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                           ; work         ;
;                   |altsyncram:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                           ; work         ;
;                      |altsyncram_jti2:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated                                                            ; work         ;
;             |dual_clock_fifo:wrfifo|                                      ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                         ; work         ;
;       |sdram_ctrl:sdram_ctrl|                                             ; 567 (567)   ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 321 (321)    ; 53 (53)           ; 193 (193)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl                                                                                                                                                                                                     ; work         ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; sdram_ba_pad_o[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba_pad_o[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cs_n_pad_o    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ras_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cas_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_we_pad_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm_pad_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm_pad_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cke_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart0_stx_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi0_sck_o          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi0_mosi_o         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi0_ss_o[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdc_clk_pad_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[0]  ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[1]  ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[2]  ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[3]  ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[4]  ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[5]  ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[6]  ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[7]  ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[8]  ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[9]  ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[10] ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[11] ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[12] ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[13] ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[14] ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[15] ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdc_cmd_pad_io      ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdc_dat_pad_io[0]   ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdc_dat_pad_io[1]   ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdc_dat_pad_io[2]   ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdc_dat_pad_io[3]   ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; rst_n_pad_i         ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; sys_clk_pad_i       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; spi0_miso_i         ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; uart0_srx_pad_i     ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_dq_pad_io[0]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]~feeder                             ; 0                 ; 6       ;
; sdram_dq_pad_io[1]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[1]                                    ; 0                 ; 6       ;
; sdram_dq_pad_io[2]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[2]~feeder                             ; 1                 ; 6       ;
; sdram_dq_pad_io[3]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[3]~feeder                             ; 1                 ; 6       ;
; sdram_dq_pad_io[4]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[4]~feeder                             ; 1                 ; 6       ;
; sdram_dq_pad_io[5]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[5]~feeder                             ; 1                 ; 6       ;
; sdram_dq_pad_io[6]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[6]~feeder                             ; 0                 ; 6       ;
; sdram_dq_pad_io[7]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[7]~feeder                             ; 0                 ; 6       ;
; sdram_dq_pad_io[8]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[8]~feeder                             ; 1                 ; 6       ;
; sdram_dq_pad_io[9]                                                                                    ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[9]                                    ; 0                 ; 6       ;
; sdram_dq_pad_io[10]                                                                                   ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[10]~feeder                            ; 0                 ; 6       ;
; sdram_dq_pad_io[11]                                                                                   ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[11]~feeder                            ; 1                 ; 6       ;
; sdram_dq_pad_io[12]                                                                                   ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[12]~feeder                            ; 0                 ; 6       ;
; sdram_dq_pad_io[13]                                                                                   ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[13]~feeder                            ; 0                 ; 6       ;
; sdram_dq_pad_io[14]                                                                                   ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[14]~feeder                            ; 1                 ; 6       ;
; sdram_dq_pad_io[15]                                                                                   ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[15]                                   ; 1                 ; 6       ;
; sdc_cmd_pad_io                                                                                        ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|cmd_dat_reg~feeder         ; 1                 ; 6       ;
; sdc_dat_pad_io[0]                                                                                     ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[0]~feeder ; 0                 ; 6       ;
; sdc_dat_pad_io[1]                                                                                     ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[1]        ; 0                 ; 6       ;
; sdc_dat_pad_io[2]                                                                                     ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[2]~feeder ; 0                 ; 6       ;
; sdc_dat_pad_io[3]                                                                                     ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_dat_reg[3]~feeder ; 0                 ; 6       ;
; rst_n_pad_i                                                                                           ;                   ;         ;
;      - clkgen:clkgen0|sdram_rst_shr[15]                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[15]                                                                  ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[14]                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[14]                                                                  ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[13]                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[13]                                                                  ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[12]                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[12]                                                                  ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[11]                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[11]                                                                  ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[10]                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[10]                                                                  ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[9]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[9]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[8]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[8]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[7]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[7]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[6]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[6]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[5]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[5]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[4]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[4]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[3]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[3]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[2]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[2]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[1]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[1]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[0]                                                                ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[0]                                                                   ; 0                 ; 6       ;
;      - clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1                 ; 0                 ; 6       ;
; sys_clk_pad_i                                                                                         ;                   ;         ;
; spi0_miso_i                                                                                           ;                   ;         ;
;      - simple_spi:spi0|treg~6                                                                         ; 0                 ; 6       ;
; uart0_srx_pad_i                                                                                       ;                   ;         ;
;      - uart16550:uart16550_0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0             ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector12~1                                                                                                                                                           ; LCCOMB_X42_Y59_N26 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector13~0                                                                                                                                                           ; LCCOMB_X42_Y59_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector15~0                                                                                                                                                           ; LCCOMB_X38_Y61_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i|crc[7]~1                                                                                                                                         ; LCCOMB_X42_Y59_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|always2~0                                                                                                                                     ; LCCOMB_X42_Y59_N14 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_in_reg[31]~0                                                                                                                             ; LCCOMB_X42_Y59_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_o_en~0                                                                                                                                   ; LCCOMB_X48_Y65_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|data_out_shift_reg[0]~4                                                                                                                                                ; LCCOMB_X42_Y59_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|module_state.0000                                                                                                                                                      ; FF_X39_Y59_N31     ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector13~1                                                                                                                                                                   ; LCCOMB_X44_Y42_N4  ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector14~4                                                                                                                                                                   ; LCCOMB_X44_Y45_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector15~0                                                                                                                                                                   ; LCCOMB_X39_Y58_N10 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector16~0                                                                                                                                                                   ; LCCOMB_X40_Y58_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i|crc[17]~1                                                                                                                                                  ; LCCOMB_X42_Y58_N24 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|WideOr3~0                                                                                                                                                 ; LCCOMB_X47_Y46_N12 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|always4~0                                                                                                                                                 ; LCCOMB_X44_Y45_N28 ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|be_dec.0001~0                                                                                                                                             ; LCCOMB_X47_Y46_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_in_reg[0]~8                                                                                                                                          ; LCCOMB_X44_Y45_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_o_en~1                                                                                                                                               ; LCCOMB_X53_Y37_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|err_en~2                                                                                                                                                  ; LCCOMB_X53_Y37_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|bit_count[0]~10                                                                                                                                                                ; LCCOMB_X37_Y58_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|biu_rst                                                                                                                                                                        ; LCCOMB_X40_Y58_N20 ; 116     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|crc_clr~0                                                                                                                                                                      ; LCCOMB_X40_Y58_N22 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|data_out_shift_reg[4]~32                                                                                                                                                       ; LCCOMB_X44_Y42_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|internal_reg_error[1]~3                                                                                                                                                        ; LCCOMB_X44_Y44_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|module_state.0000                                                                                                                                                              ; FF_X40_Y59_N1      ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|always0~2                                                                                                                                                                                              ; LCCOMB_X40_Y59_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|always2~0                                                                                                                                                                                              ; LCCOMB_X37_Y60_N2  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                              ; JTAG_X0_Y78_N0     ; 582     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                              ; JTAG_X0_Y78_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arbiter_dbus:arbiter_dbus0|watchdog_timer[8]~6                                                                                                                                                                            ; LCCOMB_X54_Y41_N2  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter_ibus:arbiter_ibus0|watchdog_timer[6]~6                                                                                                                                                                            ; LCCOMB_X46_Y58_N26 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                ; PLL_1              ; 787     ; Clock                                 ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                ; PLL_1              ; 2039    ; Clock                                 ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; clkgen:clkgen0|sdram_rst_shr[15]                                                                                                                                                                                          ; FF_X40_Y28_N9      ; 200     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                             ; FF_X1_Y41_N23      ; 3272    ; Async. clear, Latch enable            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                             ; FF_X1_Y41_N23      ; 260     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|heap_top[28]~1                                                                                                                                                               ; LCCOMB_X55_Y61_N26 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|Equal7~1                                                                                                                                             ; LCCOMB_X59_Y68_N28 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op2[2]~0                                                                                                                                         ; LCCOMB_X47_Y68_N0  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|always5~3                                                                                                                                            ; LCCOMB_X57_Y65_N20 ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|cypherdb_imm[10]~0                                                                                                                                   ; LCCOMB_X57_Y68_N30 ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_cypherdb_start:or1200_cypherdb_secure_exec|secure_exec                                                                                                                ; LCCOMB_X54_Y56_N10 ; 123     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|always1~0                                                                                       ; LCCOMB_X63_Y61_N0  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[106]~12                                                                             ; LCCOMB_X55_Y68_N10 ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|shifted_value[7]~16                                                                             ; LCCOMB_X59_Y64_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|state                                                                                           ; FF_X59_Y65_N25     ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|always1~0                                                                                      ; LCCOMB_X48_Y55_N8  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[62]~10                                                                             ; LCCOMB_X46_Y52_N0  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|shifted_value[7]~15                                                                            ; LCCOMB_X46_Y51_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|state                                                                                          ; FF_X58_Y64_N3      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|Decoder2~1                                                                                   ; LCCOMB_X63_Y62_N22 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|Decoder2~3                                                                                   ; LCCOMB_X63_Y62_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|Decoder2~4                                                                                   ; LCCOMB_X63_Y62_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|Decoder2~6                                                                                   ; LCCOMB_X63_Y62_N24 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|Decoder2~7                                                                                   ; LCCOMB_X63_Y62_N8  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|done  ; FF_X64_Y61_N25     ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|ld_pulse                            ; FF_X64_Y61_N13     ; 274     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|text_in_cache[63]~0                 ; LCCOMB_X66_Y61_N2  ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|col[0]~2                                                                                     ; LCCOMB_X67_Y63_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|db[0]~2                                                                                      ; LCCOMB_X63_Y62_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|row[0]~2                                                                                     ; LCCOMB_X63_Y62_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|tb[0]~2                                                                                      ; LCCOMB_X67_Y63_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|Decoder2~1                                                                                  ; LCCOMB_X44_Y56_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|Decoder2~3                                                                                  ; LCCOMB_X44_Y56_N18 ; 33      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|Decoder2~4                                                                                  ; LCCOMB_X44_Y56_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|Decoder2~6                                                                                  ; LCCOMB_X44_Y56_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|Decoder2~7                                                                                  ; LCCOMB_X44_Y56_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|done ; FF_X34_Y48_N27     ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|ld_pulse                           ; FF_X38_Y46_N27     ; 274     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|text_in_cache[63]~0                ; LCCOMB_X38_Y46_N30 ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|col[0]~2                                                                                    ; LCCOMB_X41_Y55_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|db[0]~2                                                                                     ; LCCOMB_X42_Y55_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|row[0]~6                                                                                    ; LCCOMB_X42_Y55_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|tb[0]~2                                                                                     ; LCCOMB_X42_Y55_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|seedImm_store~0                                                                                                                        ; LCCOMB_X39_Y53_N14 ; 47      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|always1~0                                                                                                                                        ; LCCOMB_X46_Y72_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[0]~7                                                                                                                                        ; LCCOMB_X55_Y68_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[2]~15                                                                                                                                       ; LCCOMB_X54_Y68_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[0]~107                                                                                                                                      ; LCCOMB_X54_Y69_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[31]~108                                                                                                                                     ; LCCOMB_X54_Y69_N12 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|esr[2]~15                                                                                                                                        ; LCCOMB_X54_Y71_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_pc[2]~0                                                                                                                                       ; LCCOMB_X57_Y68_N26 ; 74      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_pc[2]~1                                                                                                                                       ; LCCOMB_X51_Y71_N6  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_flushpipe~0                                                                                                                               ; LCCOMB_X55_Y68_N18 ; 146     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_start~1                                                                                                                                   ; LCCOMB_X55_Y67_N16 ; 70      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_type[0]~2                                                                                                                                 ; LCCOMB_X53_Y68_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[24]~0                                                                                                                                      ; LCCOMB_X57_Y72_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze|ex_freeze~2                                                                                                                                      ; LCCOMB_X54_Y68_N20 ; 178     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_default[23]~15                                                                                                                               ; LCCOMB_X58_Y71_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_select                                                                                                                                       ; FF_X59_Y71_N1      ; 192     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|insn_saved[28]~65                                                                                                                                        ; LCCOMB_X55_Y68_N0  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|WideOr6                                                                                                                                      ; LCCOMB_X44_Y71_N2  ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_by_zero~12                                                                                                                               ; LCCOMB_X42_Y72_N6  ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_cntr[3]~7                                                                                                                                ; LCCOMB_X44_Y71_N10 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_r[32]~10                                                                                                                                 ; LCCOMB_X42_Y68_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_r[6]~8                                                                                                                                   ; LCCOMB_X40_Y69_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[2]~30                                                                                                                      ; LCCOMB_X49_Y66_N8  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|always0~1                                                                                                                                                ; LCCOMB_X55_Y65_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_ena~4                                                                                                                                                 ; LCCOMB_X55_Y65_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_enb                                                                                                                                                   ; LCCOMB_X56_Y65_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_we~1                                                                                                                                                  ; LCCOMB_X53_Y63_N12 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[3]                                                                                                                                            ; FF_X54_Y71_N7      ; 195     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[4]                                                                                                                                            ; FF_X55_Y71_N17     ; 111     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|cache_smc_hit_select~1                                                                                                                                                 ; LCCOMB_X53_Y57_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|dctag_en                                                                                                                                                               ; LCCOMB_X51_Y58_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|done                                                            ; FF_X64_Y51_N5      ; 257     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|ld_r                                                            ; FF_X63_Y44_N25     ; 337     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|or1200_pulse_gen:ld_pulse_gen|pulse                                                           ; FF_X54_Y56_N3      ; 208     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|Selector49~0                                                                                                                               ; LCCOMB_X50_Y58_N14 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[15]~35                                                                                                                              ; LCCOMB_X50_Y56_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[22]~38                                                                                                                              ; LCCOMB_X50_Y56_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[2]~31                                                                                                                               ; LCCOMB_X51_Y54_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|burst~0                                                                                                                                    ; LCCOMB_X53_Y54_N26 ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|is_store~1                                                                                                                                 ; LCCOMB_X53_Y55_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[16]~15                                                                                                                         ; LCCOMB_X51_Y56_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[16]~22                                                                                                                         ; LCCOMB_X51_Y56_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[30]~21                                                                                                                         ; LCCOMB_X53_Y56_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[3]~11                                                                                                                          ; LCCOMB_X50_Y56_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_increment_we                                                                                                                          ; LCCOMB_X51_Y54_N16 ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.0000                                                                                                                                 ; FF_X51_Y57_N15     ; 49      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.0001                                                                                                                                 ; FF_X51_Y55_N27     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.0101                                                                                                                                 ; FF_X50_Y55_N17     ; 25      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v9e1:auto_generated|_~0                                                         ; LCCOMB_X67_Y53_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[0]                               ; LCCOMB_X66_Y53_N18 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[1]                               ; LCCOMB_X66_Y53_N20 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v9e1:auto_generated|_~0                                                         ; LCCOMB_X66_Y56_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[0]                               ; LCCOMB_X58_Y55_N14 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[1]                               ; LCCOMB_X58_Y55_N24 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v9e1:auto_generated|_~0                                                         ; LCCOMB_X58_Y56_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[0]                               ; LCCOMB_X66_Y53_N14 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[1]                               ; LCCOMB_X66_Y53_N6  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v9e1:auto_generated|_~0                                                         ; LCCOMB_X66_Y56_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[0]                               ; LCCOMB_X66_Y53_N30 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v9e1:auto_generated|decode_d0b:decode2|eq_node[1]                               ; LCCOMB_X66_Y53_N4  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem3~10                                                                                                        ; LCCOMB_X50_Y54_N4  ; 36      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|always1~0                                                                                                             ; LCCOMB_X53_Y57_N4  ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_seed_tag|or1200_spram:dc_tag0|always1~1                                                                                                           ; LCCOMB_X24_Y55_N24 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|always1~0                                                                                                    ; LCCOMB_X51_Y66_N14 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|always1~0                                                                                                 ; LCCOMB_X51_Y66_N8  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|tlb_mr_en                                                                                                                          ; LCCOMB_X51_Y66_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|tlb_tr_en                                                                                                                          ; LCCOMB_X51_Y63_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always6~1                                                                                                                                                                      ; LCCOMB_X48_Y66_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always7~0                                                                                                                                                                      ; LCCOMB_X48_Y66_N16 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always8~0                                                                                                                                                                      ; LCCOMB_X48_Y66_N2  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|du_read                                                                                                                                                                        ; LCCOMB_X48_Y65_N28 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ictag_en~0                                                                                                                                                             ; LCCOMB_X63_Y69_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[15]~13                                                                                                                        ; LCCOMB_X60_Y68_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[25]~21                                                                                                                        ; LCCOMB_X60_Y68_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[3]~17                                                                                                                         ; LCCOMB_X61_Y67_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|state.10                                                                                                                                   ; FF_X62_Y68_N15     ; 17      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|_~0                                                               ; LCCOMB_X56_Y70_N22 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|decode_d0b:decode2|eq_node[0]                                     ; LCCOMB_X56_Y70_N16 ; 32      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|decode_d0b:decode2|eq_node[1]                                     ; LCCOMB_X56_Y70_N26 ; 32      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|always1~1                                                                                                             ; LCCOMB_X63_Y66_N22 ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|always1~0                                                                                                 ; LCCOMB_X53_Y66_N22 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|always1~0                                                                                                 ; LCCOMB_X51_Y67_N22 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|tlb_mr_en                                                                                                                          ; LCCOMB_X55_Y67_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|tlb_tr_en                                                                                                                          ; LCCOMB_X53_Y67_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always0~0                                                                                                                                                                    ; LCCOMB_X42_Y64_N28 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always1~1                                                                                                                                                                    ; LCCOMB_X42_Y64_N6  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always0~0                                                                                                                                                                      ; LCCOMB_X42_Y64_N24 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always1~1                                                                                                                                                                      ; LCCOMB_X42_Y64_N0  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|restart                                                                                                                                                                        ; LCCOMB_X41_Y65_N26 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|ttcr[14]~35                                                                                                                                                                    ; LCCOMB_X42_Y65_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|WideNor0~0                                                                                                                                                                   ; LCCOMB_X53_Y40_N2  ; 45      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|wb_adr_o[2]~12                                                                                                                                                               ; LCCOMB_X54_Y40_N16 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|WideNor0~0                                                                                                                                                                   ; LCCOMB_X62_Y68_N6  ; 37      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[4]                                                                                                                                                                  ; FF_X62_Y70_N17     ; 63      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[4]~3                                                                                                                                                                ; LCCOMB_X63_Y68_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|seed_cache_init:seed_cache_init|cnt[8]~12                                                                                                                                                          ; LCCOMB_X21_Y55_N30 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|seed_ram_init_core:seed_ram_init_core|state.00                                                                                                                                                     ; FF_X53_Y41_N17     ; 92      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; rst_n_pad_i                                                                                                                                                                                                               ; PIN_AA26           ; 33      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|comb~0                                                                                                                                                                                    ; LCCOMB_X49_Y19_N26 ; 376     ; Async. clear                          ; yes    ; Global Clock         ; GCLK24           ; --                        ;
; sdc_controller:sdc_controller_0|comb~1                                                                                                                                                                                    ; LCCOMB_X49_Y19_N4  ; 478     ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0|Equal0~4                                                                                                                                                  ; LCCOMB_X38_Y16_N28 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0|SD_CLK_O                                                                                                                                                  ; FF_X57_Y1_N17      ; 1160    ; Clock                                 ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|response_0_o[0]~0                                                                                                                                            ; LCCOMB_X34_Y16_N16 ; 120     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|start_xfr_o                                                                                                                                                  ; FF_X30_Y20_N1      ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|state.EXECUTE                                                                                                                                                ; FF_X34_Y16_N13     ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|state.IDLE                                                                                                                                                   ; FF_X34_Y16_N25     ; 81      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|Selector40~0                                                                                                                                          ; LCCOMB_X26_Y15_N6  ; 122     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|cmd_oe_o                                                                                                                                              ; FF_X26_Y15_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|crc_enable                                                                                                                                            ; FF_X26_Y16_N17     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|crc_rst                                                                                                                                               ; FF_X25_Y15_N27     ; 7       ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|state.FINISH_WR                                                                                                                                       ; FF_X24_Y15_N27     ; 126     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|state.READ                                                                                                                                            ; FF_X25_Y15_N15     ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|state.SETUP_CRC                                                                                                                                       ; FF_X26_Y15_N5      ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~16                                                                                                                                                ; LCCOMB_X38_Y23_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~22                                                                                                                                                ; LCCOMB_X39_Y23_N10 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~23                                                                                                                                                ; LCCOMB_X39_Y25_N30 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~24                                                                                                                                                ; LCCOMB_X39_Y23_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~26                                                                                                                                                ; LCCOMB_X39_Y23_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~27                                                                                                                                                ; LCCOMB_X38_Y23_N0  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~28                                                                                                                                                ; LCCOMB_X40_Y23_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~29                                                                                                                                                ; LCCOMB_X39_Y23_N8  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~30                                                                                                                                                ; LCCOMB_X39_Y23_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~31                                                                                                                                                ; LCCOMB_X39_Y23_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|wb_dat_o[1]~23                                                                                                                                         ; LCCOMB_X41_Y28_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|wb_dat_o[27]~44                                                                                                                                        ; LCCOMB_X35_Y20_N6  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0|start_rx_fifo_o                                                                                                                                            ; FF_X39_Y20_N31     ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0|state.IDLE                                                                                                                                                 ; FF_X39_Y20_N15     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|DAT_oe_o                                                                                                                                         ; FF_X55_Y15_N25     ; 5       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|WideOr7                                                                                                                                          ; LCCOMB_X57_Y16_N8  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|blkcnt_reg[4]~17                                                                                                                                 ; LCCOMB_X57_Y16_N12 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|blksize_reg[1]~0                                                                                                                                 ; LCCOMB_X49_Y19_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_c[4]~3                                                                                                                                       ; LCCOMB_X57_Y16_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_en                                                                                                                                           ; FF_X58_Y15_N17     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_in[0]~1                                                                                                                                      ; LCCOMB_X57_Y16_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_rst                                                                                                                                          ; FF_X57_Y16_N15     ; 64      ; Async. clear                          ; yes    ; Global Clock         ; GCLK27           ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_status[2]~1                                                                                                                                  ; LCCOMB_X57_Y16_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|data_index[1]~4                                                                                                                                  ; LCCOMB_X58_Y15_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|last_din[0]~1                                                                                                                                    ; LCCOMB_X57_Y15_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|state.IDLE                                                                                                                                       ; FF_X54_Y16_N15     ; 63      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|state.READ_DAT                                                                                                                                   ; FF_X57_Y16_N17     ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|state.WRITE_CRC                                                                                                                                  ; FF_X54_Y16_N7      ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|transf_cnt[8]~49                                                                                                                                 ; LCCOMB_X56_Y16_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|we                                                                                                                                               ; FF_X56_Y16_N17     ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|always0~0                                                                                                                                                  ; LCCOMB_X61_Y27_N10 ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|comb~0                                                                                                                                                     ; LCCOMB_X66_Y21_N4  ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|comb~1                                                                                                                                                     ; LCCOMB_X49_Y19_N12 ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|rd_rst                                                                                                          ; FF_X63_Y22_N9      ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|rp_bin[1]~0                                                                                                     ; LCCOMB_X63_Y22_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|wp_gray[3]~0                                                                                                    ; LCCOMB_X66_Y22_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|wr_rst                                                                                                          ; FF_X66_Y22_N31     ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|rp_gray[2]~0                                                                                                    ; LCCOMB_X66_Y22_N8  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wp_bin[3]~1                                                                                                     ; LCCOMB_X66_Y21_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|wbm_adr_o[23]~76                                                                                                                                           ; LCCOMB_X44_Y21_N26 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|always6~0                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N6  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~48                                                                                                                                                                                        ; LCCOMB_X50_Y41_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~49                                                                                                                                                                                        ; LCCOMB_X50_Y41_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~50                                                                                                                                                                                        ; LCCOMB_X50_Y41_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~51                                                                                                                                                                                        ; LCCOMB_X50_Y41_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|rp[0]~0                                                                                                                                                                                       ; LCCOMB_X49_Y38_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|wp[1]~1                                                                                                                                                                                       ; LCCOMB_X50_Y41_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~36                                                                                                                                                                                        ; LCCOMB_X48_Y38_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~37                                                                                                                                                                                        ; LCCOMB_X48_Y38_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~38                                                                                                                                                                                        ; LCCOMB_X48_Y38_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~39                                                                                                                                                                                        ; LCCOMB_X48_Y38_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|wp[1]~1                                                                                                                                                                                       ; LCCOMB_X49_Y38_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|spcr[6]                                                                                                                                                                                                   ; FF_X49_Y38_N17     ; 23      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|spcr[6]~1                                                                                                                                                                                                 ; LCCOMB_X49_Y38_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|sper[7]~1                                                                                                                                                                                                 ; LCCOMB_X49_Y38_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|treg[2]~1                                                                                                                                                                                                 ; LCCOMB_X49_Y39_N18 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                     ; FF_X31_Y61_N3      ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                          ; LCCOMB_X29_Y61_N12 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                            ; LCCOMB_X31_Y62_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                          ; LCCOMB_X29_Y62_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                             ; LCCOMB_X30_Y61_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                            ; LCCOMB_X30_Y61_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                             ; LCCOMB_X31_Y62_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                               ; LCCOMB_X31_Y62_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                        ; LCCOMB_X29_Y61_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                                                         ; LCCOMB_X29_Y61_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                                                                                                       ; LCCOMB_X29_Y62_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                                                  ; LCCOMB_X29_Y60_N4  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                  ; LCCOMB_X29_Y62_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                          ; FF_X31_Y61_N9      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                ; LCCOMB_X31_Y61_N14 ; 466     ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                         ; FF_X31_Y61_N19     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                          ; FF_X31_Y61_N21     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                          ; FF_X29_Y62_N5      ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                   ; LCCOMB_X31_Y61_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                         ; FF_X32_Y61_N21     ; 18      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sys_clk_pad_i                                                                                                                                                                                                             ; PIN_AJ16           ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always31~0                                                                                                                                                                           ; LCCOMB_X41_Y38_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always4~0                                                                                                                                                                            ; LCCOMB_X39_Y37_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always6~2                                                                                                                                                                            ; LCCOMB_X39_Y37_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always7~0                                                                                                                                                                            ; LCCOMB_X45_Y38_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always8~0                                                                                                                                                                            ; LCCOMB_X42_Y38_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|block_cnt[3]~10                                                                                                                                                                      ; LCCOMB_X41_Y38_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|dl[7]~1                                                                                                                                                                              ; LCCOMB_X40_Y37_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|dl[8]~0                                                                                                                                                                              ; LCCOMB_X42_Y38_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|enable                                                                                                                                                                               ; FF_X40_Y37_N9      ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|ier[0]~0                                                                                                                                                                             ; LCCOMB_X39_Y37_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|rf_pop                                                                                                                                                                               ; FF_X40_Y38_N21     ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|rx_reset                                                                                                                                                                             ; FF_X42_Y38_N31     ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|serial_in~0                                                                                                                                                                          ; LCCOMB_X45_Y38_N20 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|tf_push                                                                                                                                                                              ; FF_X42_Y39_N1      ; 13      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|always4~0                                                                                                                                                     ; LCCOMB_X40_Y34_N22 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                                                                                                                                               ; LCCOMB_X41_Y35_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|counter_t[2]~12                                                                                                                                               ; LCCOMB_X40_Y34_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                                                                                                                                             ; LCCOMB_X40_Y36_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                                                                                                                                               ; LCCOMB_X39_Y35_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                                                                                                                               ; LCCOMB_X39_Y36_N22 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                                                                                                                                 ; LCCOMB_X35_Y38_N28 ; 41      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                                                                                                                                   ; LCCOMB_X40_Y36_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                                                                                                                     ; FF_X39_Y35_N25     ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                                                                                                                     ; FF_X40_Y35_N5      ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]~9                                                                                                                                 ; LCCOMB_X35_Y34_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]~58                                                                                                                              ; LCCOMB_X35_Y36_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]~46                                                                                                                             ; LCCOMB_X37_Y34_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]~44                                                                                                                             ; LCCOMB_X37_Y34_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~42                                                                                                                             ; LCCOMB_X38_Y35_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]~40                                                                                                                             ; LCCOMB_X34_Y35_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]~38                                                                                                                             ; LCCOMB_X35_Y35_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]~34                                                                                                                             ; LCCOMB_X37_Y34_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]~66                                                                                                                              ; LCCOMB_X34_Y35_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]~64                                                                                                                              ; LCCOMB_X35_Y34_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]~62                                                                                                                              ; LCCOMB_X34_Y35_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]~60                                                                                                                              ; LCCOMB_X35_Y35_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]~56                                                                                                                              ; LCCOMB_X35_Y35_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]~54                                                                                                                              ; LCCOMB_X38_Y35_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]~52                                                                                                                              ; LCCOMB_X37_Y35_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]~50                                                                                                                              ; LCCOMB_X37_Y36_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~48                                                                                                                              ; LCCOMB_X37_Y36_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10                                                                                                                       ; LCCOMB_X35_Y37_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]~6                                                                                                                                   ; LCCOMB_X34_Y37_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                                                                                                                                        ; LCCOMB_X40_Y39_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                                                                                                                                            ; LCCOMB_X41_Y39_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                                                                                                                                            ; LCCOMB_X40_Y39_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                                                                                                                               ; FF_X41_Y39_N27     ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]~5                                                                                                                           ; LCCOMB_X40_Y40_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~15                                                                                                                 ; LCCOMB_X40_Y40_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]~1                                                                                                                             ; LCCOMB_X40_Y40_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_wb:wb_interface|wb_dat_o[4]~17                                                                                                                                                                 ; LCCOMB_X44_Y37_N30 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_wb:wb_interface|wb_dat_o[4]~4                                                                                                                                                                  ; LCCOMB_X39_Y37_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_clk                                                                                                                                                                                                                    ; PLL_1              ; 6215    ; Clock                                 ; yes    ; Global Clock         ; GCLK26           ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|always6~2                                                                                                                                                                    ; LCCOMB_X55_Y33_N4  ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][2]~27                                                                                                                                                          ; LCCOMB_X50_Y39_N16 ; 93      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][6]~1                                                                                                                                                           ; LCCOMB_X48_Y37_N24 ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc[0]                                                                                                                                                                  ; FF_X54_Y25_N1      ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_sel[2]~0                                                                                                                                                                ; LCCOMB_X51_Y25_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1                                                                                                               ; LCCOMB_X58_Y27_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[0]~36                                                                                                                                   ; LCCOMB_X63_Y26_N16 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[0]~37                                                                                                                                   ; LCCOMB_X53_Y26_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|adr_o_r[25]~0                                                                                                                                     ; LCCOMB_X53_Y26_N30 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|buf_adr[31]~0                                                                                                                                     ; LCCOMB_X55_Y27_N10 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0~0                                                                                    ; LCCOMB_X64_Y29_N8  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|cycle_count[26]~40                                                                                                                                ; LCCOMB_X58_Y27_N22 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[16]~0                                                                                                                                       ; LCCOMB_X64_Y28_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~620                                                                                                                    ; LCCOMB_X60_Y22_N18 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~621                                                                                                                    ; LCCOMB_X55_Y22_N30 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~622                                                                                                                    ; LCCOMB_X60_Y22_N16 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~623                                                                                                                    ; LCCOMB_X62_Y22_N6  ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~624                                                                                                                    ; LCCOMB_X62_Y22_N16 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~625                                                                                                                    ; LCCOMB_X60_Y22_N26 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~626                                                                                                                    ; LCCOMB_X55_Y22_N28 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~627                                                                                                                    ; LCCOMB_X55_Y22_N26 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1                                                                                                               ; LCCOMB_X62_Y22_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[1]~0                                                                                                          ; LCCOMB_X60_Y22_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state.READ                                                                                                                                  ; FF_X53_Y26_N17     ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state~7                                                                                                                                     ; LCCOMB_X53_Y26_N20 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_write_bufram                                                                                                                                ; FF_X58_Y27_N1      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_dat[4]~0                                                                                                                                       ; LCCOMB_X62_Y27_N4  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1                                                                                                               ; LCCOMB_X56_Y25_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|ack_count[11]~36                                                                                                                                  ; LCCOMB_X54_Y28_N30 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|ack_count[11]~37                                                                                                                                  ; LCCOMB_X54_Y28_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|adr_o_r[25]~0                                                                                                                                     ; LCCOMB_X53_Y25_N16 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|buf_adr[31]~0                                                                                                                                     ; LCCOMB_X54_Y35_N30 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0~0                                                                                    ; LCCOMB_X53_Y32_N30 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|cycle_count[9]~40                                                                                                                                 ; LCCOMB_X54_Y27_N20 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dat_r[16]~0                                                                                                                                       ; LCCOMB_X55_Y28_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~620                                                                                                                    ; LCCOMB_X47_Y29_N30 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~621                                                                                                                    ; LCCOMB_X47_Y29_N4  ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~622                                                                                                                    ; LCCOMB_X47_Y29_N10 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~623                                                                                                                    ; LCCOMB_X47_Y29_N12 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~624                                                                                                                    ; LCCOMB_X47_Y29_N26 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~625                                                                                                                    ; LCCOMB_X47_Y29_N28 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~626                                                                                                                    ; LCCOMB_X47_Y29_N14 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~627                                                                                                                    ; LCCOMB_X47_Y29_N8  ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[1]~0                                                                                                          ; LCCOMB_X49_Y29_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[1]~0                                                                                                          ; LCCOMB_X47_Y29_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|sdram_state.READ                                                                                                                                  ; FF_X53_Y25_N5      ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|sdram_state~7                                                                                                                                     ; LCCOMB_X53_Y25_N30 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|sdram_write_bufram                                                                                                                                ; FF_X53_Y28_N9      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|wb_dat[23]~0                                                                                                                                      ; LCCOMB_X55_Y34_N20 ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|ack_count[16]~36                                                                                                                                  ; LCCOMB_X56_Y30_N2  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|ack_count[16]~37                                                                                                                                  ; LCCOMB_X57_Y29_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|adr_o_r[25]~0                                                                                                                                     ; LCCOMB_X57_Y29_N26 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[31]~0                                                                                                                                     ; LCCOMB_X57_Y35_N14 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0                                                                                      ; LCCOMB_X66_Y32_N28 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|cycle_count[16]~40                                                                                                                                ; LCCOMB_X57_Y29_N24 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|dat_r[31]~0                                                                                                                                       ; LCCOMB_X60_Y35_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]~1                                                                                                               ; LCCOMB_X57_Y28_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|sdram_state.READ                                                                                                                                  ; FF_X57_Y29_N23     ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|sdram_write_bufram                                                                                                                                ; FF_X60_Y35_N13     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|wb_adr[6]~1                                                                                                                                       ; LCCOMB_X54_Y43_N16 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector52~0                                                                                                                                                           ; LCCOMB_X46_Y21_N26 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[1]~28                                                                                                                                                                ; LCCOMB_X49_Y22_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[1]~67                                                                                                                                                                ; LCCOMB_X47_Y24_N0  ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[4]~43                                                                                                                                                                ; LCCOMB_X48_Y22_N20 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[1]~7                                                                                                                                                             ; LCCOMB_X49_Y24_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a~44                                                                                                                                                                   ; LCCOMB_X48_Y22_N6  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ba[0]~6                                                                                                                                                                ; LCCOMB_X48_Y21_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[3]~82                                                                                                                                                      ; LCCOMB_X46_Y22_N30 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]~0                                                                                                                                                             ; LCCOMB_X46_Y22_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o                                                                                                                                                                ; FF_X50_Y24_N13     ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_o~7                                                                                                                                                                 ; LCCOMB_X50_Y22_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_cycle_count[31]~62                                                                                                                                                ; LCCOMB_X46_Y22_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~14                                                                                                                                                          ; LCCOMB_X46_Y22_N10 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~16                                                                                                                                                          ; LCCOMB_X46_Y22_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~77                                                                                                                                                          ; LCCOMB_X50_Y22_N0  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~78                                                                                                                                                          ; LCCOMB_X50_Y22_N10 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~79                                                                                                                                                          ; LCCOMB_X50_Y22_N28 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~80                                                                                                                                                          ; LCCOMB_X50_Y22_N14 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_REF                                                                                                                                                         ; FF_X47_Y20_N1      ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state_count[0]~0                                                                                                                                                       ; LCCOMB_X46_Y21_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                               ; JTAG_X0_Y78_N0     ; 582     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                 ; PLL_1              ; 787     ; 62                                   ; Global Clock         ; GCLK29           ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                 ; PLL_1              ; 2039    ; 0                                    ; Global Clock         ; GCLK28           ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                              ; FF_X1_Y41_N23      ; 3272    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sdc_controller:sdc_controller_0|comb~0                                                                     ; LCCOMB_X49_Y19_N26 ; 376     ; 0                                    ; Global Clock         ; GCLK24           ; --                        ;
; sdc_controller:sdc_controller_0|comb~1                                                                     ; LCCOMB_X49_Y19_N4  ; 478     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0|SD_CLK_O                                   ; FF_X57_Y1_N17      ; 1160    ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|crc_rst                                ; FF_X25_Y15_N27     ; 7       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_rst                           ; FF_X57_Y16_N15     ; 64      ; 0                                    ; Global Clock         ; GCLK27           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X31_Y61_N14 ; 466     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; wb_clk                                                                                                     ; PLL_1              ; 6215    ; 502                                  ; Global Clock         ; GCLK26           ; --                        ;
+------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|ld_r                                                                                      ; 337     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|ld_pulse                                                      ; 274     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|ld_pulse                                                     ; 274     ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                                                       ; 259     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|done                                                                                      ; 257     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[3]~11                                                                                                                                                        ; 233     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[2]~10                                                                                                                                                        ; 233     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|or1200_pulse_gen:ld_pulse_gen|pulse                                                                                     ; 208     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|ld_r                            ; 204     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|ld_r                           ; 204     ;
; clkgen:clkgen0|sdram_rst_shr[15]                                                                                                                                                                                                                    ; 200     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[3]                                                                                                                                                                      ; 195     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_select                                                                                                                                                                 ; 192     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]                                                                                                                                           ; 188     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]                                                                                                                                           ; 188     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]                                                                                                                                           ; 188     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]                                                                                                                                           ; 188     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[4]~14                                                                                                                                                        ; 185     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze|ex_freeze~2                                                                                                                                                                ; 178     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_flushpipe~0                                                                                                                                                         ; 146     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[106]~8                                                                                                        ; 144     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[106]~7                                                                                                        ; 144     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[62]~6                                                                                                        ; 144     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[62]~3                                                                                                        ; 144     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[62]~2                                                                                                        ; 144     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[62]~1                                                                                                        ; 144     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[106]~4                                                                                                        ; 141     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[106]~3                                                                                                        ; 141     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[14]~35                                                                                                                                                       ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[13]~33                                                                                                                                                       ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[12]~31                                                                                                                                                       ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[11]~29                                                                                                                                                       ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[10]~27                                                                                                                                                       ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[9]~25                                                                                                                                                        ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[8]~23                                                                                                                                                        ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[7]~21                                                                                                                                                        ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[6]~19                                                                                                                                                        ; 138     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[5]~17                                                                                                                                                        ; 138     ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|cmd_dat_reg                                                                                                                                                                     ; 136     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|or1200_pulse_gen:or1200_start_pulse_gen|pulse                                                                         ; 133     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|or1200_pulse_gen:or1200_start_pulse_gen|pulse                                                                          ; 133     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[14]~14                                                                                                                                                                                   ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[13]~13                                                                                                                                                                                   ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[12]~12                                                                                                                                                                                   ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[11]~11                                                                                                                                                                                   ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[10]~10                                                                                                                                                                                   ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[9]~9                                                                                                                                                                                     ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[8]~8                                                                                                                                                                                     ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[7]~7                                                                                                                                                                                     ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[6]~6                                                                                                                                                                                     ; 132     ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[5]~5                                                                                                                                                                                     ; 132     ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[4]~2                                                                                                                                                                                          ; 131     ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[3]~0                                                                                                                                                                                          ; 131     ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[2]~1                                                                                                                                                                                          ; 131     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|text_in_cache[63]~0                                           ; 129     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|text_in_cache[63]~0                                          ; 129     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|done                            ; 129     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|done                           ; 129     ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|resp_buff[125]~42                                                                                                                                                               ; 128     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[106]~12                                                                                                       ; 128     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[62]~10                                                                                                       ; 128     ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|state.FINISH_WR                                                                                                                                                                 ; 126     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_cypherdb_start:or1200_cypherdb_secure_exec|secure_exec                                                                                                                                          ; 123     ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|Selector40~0                                                                                                                                                                    ; 122     ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|response_0_o[0]~0                                                                                                                                                                      ; 120     ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|biu_rst                                                                                                                                                                                                  ; 116     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][9]                                                             ; 113     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][17]                                                            ; 113     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][25]                                                            ; 112     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][1]                                                             ; 112     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[4]                                                                                                                                                                      ; 111     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][9]   ; 110     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][17]  ; 110     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][17] ; 110     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][9]  ; 110     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][1]   ; 109     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][25]  ; 109     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][1]  ; 109     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][25] ; 109     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[1]                         ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[1]                        ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[1]                                                                                   ; 106     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[1]                                                                                                                                                   ; 99      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[2]                                                                                                                                                   ; 93      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[0]                                                                                                                                                   ; 93      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][2]~27                                                                                                                                                                                    ; 93      ;
; or1200_top:or1200_top0|seed_ram_init_core:seed_ram_init_core|state.00                                                                                                                                                                               ; 92      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][26]                                                            ; 92      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][18]                                                            ; 92      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][2]                                                             ; 92      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][10]                                                            ; 92      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][27]                                                            ; 90      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][11]                                                            ; 90      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][3]                                                             ; 90      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][19]                                                            ; 90      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[3]                                                                                                                                                   ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][10]  ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][2]   ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][26]  ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][18]  ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][18] ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][2]  ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][26] ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][10] ; 89      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[3]                                                                                                                                                                      ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][11]  ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][3]   ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][27]  ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][19]  ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][19] ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][3]  ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][27] ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][11] ; 87      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][24]                                                            ; 87      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][16]                                                            ; 87      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][0]                                                             ; 87      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][8]                                                             ; 87      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][3]~28                                                                                                                                                                                    ; 87      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[2]                         ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[2]                        ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][30]                                                            ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][22]                                                            ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][6]                                                             ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][14]                                                            ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[2]                                                                                   ; 85      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][8]   ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][0]   ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][24]  ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][16]  ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][16] ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][0]  ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][24] ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][8]  ; 84      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[3]                         ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[3]                        ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][28]                                                            ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][12]                                                            ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][20]                                                            ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[3]                                                                                   ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[3]                         ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[3]                         ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[3]                         ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[3]                         ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[3]                         ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[3]                         ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[3]                        ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[3]                        ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[3]                        ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[3]                        ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[3]                        ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[3]                        ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|mem~3                                                                                                                                                            ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[2]                                                                                                                                                                      ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_we~0                                                                                                                                                                       ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][14]  ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][6]   ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][30]  ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][22]  ; 82      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][29]                                                            ; 82      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][21]                                                            ; 82      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][13]                                                            ; 82      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][5]                                                             ; 82      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][4]                                                             ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][22] ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][6]  ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][30] ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][14] ; 82      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|state.IDLE                                                                                                                                                                             ; 81      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][12]  ; 81      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][4]   ; 81      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][20] ; 81      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][4]  ; 81      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][28] ; 81      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][12] ; 81      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[0]                         ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[0]                        ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][28]  ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][20]  ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[0]                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[0]                                                                                   ; 80      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|wb_cyc_o~0                                                                                                                                                                          ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][13]  ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][5]   ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][29]  ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][21]  ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][21] ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][5]  ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][29] ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][13] ; 79      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[4]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[4]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[4]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[4]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[4]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[4]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[4]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[4]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[4]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[4]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[4]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[4]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[6]                         ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[6]                        ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[6]                        ; 78      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|module_state.0000                                                                                                                                                                                ; 78      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|module_state.0000                                                                                                                                                                                        ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[6]                                                                                   ; 78      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[4]                         ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[4]                        ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[4]                                                                                   ; 77      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[5]                         ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[5]                        ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[9]                                                                                                                                                       ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[8]                                                                                                                                                       ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[7]                                                                                                                                                       ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[6]                                                                                                                                                       ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[5]                                                                                                                                                       ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[4]                                                                                                                                                       ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[3]                                                                                                                                                       ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[5]                                                                                   ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[14]                                                                                                                                                      ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[13]                                                                                                                                                      ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[12]                                                                                                                                                      ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[11]                                                                                                                                                      ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr_r[10]                                                                                                                                                      ; 75      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_pc[2]~0                                                                                                                                                                 ; 74      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|spr_valid                                                                                                                                                                          ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_addr[2]~0                                                                                                                                                       ; 74      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][4]~29                                                                                                                                                                                    ; 74      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[4]                                                                                                                                                   ; 73      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|saved                                                                                                                                                                              ; 71      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|counter[1]                                                                                                                                                                      ; 70      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|counter[4]                                                                                                                                                                      ; 70      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_start~1                                                                                                                                                             ; 70      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|counter[3]                                                                                                                                                                      ; 69      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|always6~2                                                                                                                                                                                              ; 68      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|always6~0                                                                                                                                                                                              ; 68      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_dslot                                                                                                                                                                   ; 68      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem3~10                                                                                                                                  ; 68      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[3]                                                                                                                                                                                            ; 68      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_cycle_r[3]                                                                                                                                                                                          ; 67      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_op_r3[2]                                                                                                                                                           ; 67      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_op_r3[0]                                                                                                                                                           ; 67      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_op_r3[1]                                                                                                                                                           ; 67      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|or1200_pulse_gen:or1200_secure_end_pulse|pulse                                                                                                                                 ; 67      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_dat[4]~0                                                                                                                                                                 ; 66      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|wb_dat[23]~0                                                                                                                                                                ; 66      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[2]                                                                                                                                      ; 66      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[2]                                                                                                                                      ; 66      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_en                                                                                                                                                                     ; 65      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_r[6]~6                                                                                                                                                             ; 65      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|insn_saved[28]~65                                                                                                                                                                  ; 65      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|icpu_adr_o~14                                                                                                                                                                ; 65      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[2]                                                                                                                                                                                            ; 65      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_cntr[3]~7                                                                                                                                                          ; 64      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|decode_d0b:decode2|eq_node[0]                                                               ; 64      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|_~0                                                                                         ; 64      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|decode_d0b:decode2|eq_node[1]                                                               ; 64      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|heap_top[28]~1                                                                                                                                                                                         ; 64      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[5]                                                                                                                                                                                            ; 64      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[2]~30                                                                                                                                                ; 64      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|mem~3                                                                                                                                                            ; 64      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|rfwb_op[1]                                                                                                                                                                     ; 64      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|icqmem_dat_o~3                                                                                                                                                                                   ; 64      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][6]~1                                                                                                                                                                                     ; 64      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][5]~0                                                                                                                                                                                     ; 64      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|state.IDLE                                                                                                                                                                 ; 63      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[7]                                                                                                                                                                                            ; 63      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|Mux0~1                                                                                                                                                                       ; 63      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|extend_flush                                                                                                                                                               ; 63      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[4]                                                                                                                                                                                            ; 63      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|bus_4bit_reg                                                                                                                                                               ; 62      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|sel_b[1]~7                                                                                                                                                                     ; 62      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state~7                                                                                                                                                               ; 62      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|sdram_state~7                                                                                                                                                               ; 62      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[6]                                                                                                                                                                                            ; 61      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc[1]                                                                                                                                                                                            ; 61      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~627                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~626                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~625                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~624                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~623                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~622                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~621                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~620                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~627                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~626                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~625                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~624                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~623                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~622                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~621                                                                                                                                              ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~620                                                                                                                                              ; 60      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|rfwb_op[2]                                                                                                                                                                     ; 59      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|counter[2]                                                                                                                                                                      ; 58      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|counter[5]                                                                                                                                                                      ; 58      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[0]                                                                                                                                                                      ; 56      ;
; arbiter_dbus:arbiter_dbus0|wbs0_dat_i[30]~2                                                                                                                                                                                                         ; 55      ;
; adv_dbg_if:dbg_if0|always2~0                                                                                                                                                                                                                        ; 53      ;
; arbiter_dbus:arbiter_dbus0|wbs0_dat_i[30]~0                                                                                                                                                                                                         ; 53      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][31]                                                            ; 53      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][15]                                                            ; 53      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][23]                                                            ; 53      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][7]                                                             ; 53      ;
; ~GND                                                                                                                                                                                                                                                ; 52      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg|Mux47~2                                                                                                                                            ; 52      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|itlb_spr_access~0                                                                                                                                                                            ; 52      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[1]                                                                                                                                                                      ; 52      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|pc_we~2                                                                                                                                                                        ; 52      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[12]~3                                                                                                                                                                 ; 52      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][15]  ; 50      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][7]   ; 50      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][31]  ; 50      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][23]  ; 50      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][23] ; 50      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][7]  ; 50      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][31] ; 50      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|aes_key_expand_128:u0|w[3][15] ; 50      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.0000                                                                                                                                                           ; 49      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|or1200_pulse_gen:done_pulse_gen|pulse                         ; 48      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|dcpu_adr_r[0]                                                                                                                                                                    ; 48      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|seedImm_load~1                                                                                                                                                   ; 47      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|seedImm_store~0                                                                                                                                                  ; 47      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[11]~4                                                                                                                                                                 ; 47      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa13[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa20[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa31[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa02[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa32[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa21[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa10[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa03[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa30[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa23[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa12[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa01[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[7]                         ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa03[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa02[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa03[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa02[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa12[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa13[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa13[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa12[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa33[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa32[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa33[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa32[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa22[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa23[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa22[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa23[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa22[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa00[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa33[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|aes_cipher_top:aes_cipher_top|sa11[7]                        ; 46      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[0]~6                                                                                                                                                                  ; 46      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|data_index[1]                                                                                                                                                              ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa00[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa01[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa00[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa01[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa11[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa10[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa11[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa10[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa31[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa30[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa30[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa31[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa21[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher1|aes_cipher_top:aes_cipher_top|sa20[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa21[7]                                                                                   ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|aes_cipher_top:aes_cipher_top|sa20[7]                                                                                   ; 46      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|data_index[0]                                                                                                                                                              ; 45      ;
; sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0|start_rx_fifo_o                                                                                                                                                                      ; 45      ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|WideNor0~0                                                                                                                                                                                             ; 45      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|Equal1~0                                                                                                                                                                         ; 45      ;
; arbiter_dbus:arbiter_dbus0|wbs0_we_i~0                                                                                                                                                                                                              ; 45      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|aes_cipher_wrapper_lowaesfreq:aes_insn_cipher_lowaesfreq|or1200_pulse_gen:done_pulse_gen|pulse                        ; 45      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|start_xfr_o                                                                                                                                                                            ; 45      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op2[2]~0                                                                                                                                                                   ; 43      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|if_insn~12                                                                                                                                                                         ; 43      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_branch_op[1]                                                                                                                                                                ; 43      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[26]~9                                                                                                                                                                 ; 42      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|WideOr6                                                                                                                                                                ; 42      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|always4~0                                                                                                                                                                           ; 42      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc[2]                                                                                                                                                                                            ; 42      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[21]~76                                                                                                                                                       ; 41      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                                                                                                                                                           ; 41      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|always1~0                                                                                                                                                                   ; 41      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|icqmem_err_o~1                                                                                                                                                                                   ; 41      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|load                                                                                                                                                                 ; 41      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|resp_idx[0]                                                                                                                                                                     ; 41      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|resp_idx[3]                                                                                                                                                                     ; 41      ;
; uart16550:uart16550_0|uart_regs:regs|rf_pop                                                                                                                                                                                                         ; 41      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_by_zero~12                                                                                                                                                         ; 40      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux16~3                                                                                                                                                                      ; 40      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[21]~15                                                                                                                                                       ; 40      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|resp_idx[2]                                                                                                                                                                     ; 40      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|data_index[2]                                                                                                                                                              ; 40      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[31]                                                                                                                                                  ; 40      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_bufram_we~17                                                                                                                                                             ; 39      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|counter[0]                                                                                                                                                                      ; 39      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|cypherdb_imm[10]~0                                                                                                                                                             ; 39      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|wb_bufram_we~17                                                                                                                                                             ; 39      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|Equal0~0                                                                                                                                                               ; 39      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|icpu_err_o~3                                                                                                                                                                                 ; 39      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|Mux0~0                                                                                                                                                                       ; 39      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|icqmem_ack_o~3                                                                                                                                                                                   ; 39      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[13]~2                                                                                                                                                                 ; 39      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|state.READ                                                                                                                                                                      ; 38      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|alu_op_div                                                                                                                                                             ; 38      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|biu_read~0                                                                                                                                                           ; 38      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|wb_bufram_we~17                                                                                                                                                             ; 38      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|always5~3                                                                                                                                                                      ; 38      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[5]                                                                                                                                                                      ; 38      ;
; arbiter_dbus:arbiter_dbus0|wb_slave_sel_r[2]                                                                                                                                                                                                        ; 38      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|saving_if_insn~3                                                                                                                                                                   ; 37      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|state.IDLE                                                                                                                                                                      ; 37      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|state.SETUP_CRC                                                                                                                                                                 ; 37      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|WideNor0~0                                                                                                                                                                                             ; 37      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[28]                                                                                                                                                                    ; 37      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|data_out[0]~0                                                                                                                                                              ; 36      ;
; uart16550:uart16550_0|uart_regs:regs|rx_reset                                                                                                                                                                                                       ; 36      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|always6~1                                                                                                                                                                                              ; 36      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|always2~0                                                                                                                                                                        ; 36      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|sel_b[0]~8                                                                                                                                                                     ; 36      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|Mux31~6                                                                                                                                                                        ; 36      ;
; arbiter_ibus:arbiter_ibus0|Equal1~0                                                                                                                                                                                                                 ; 36      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_load                                                                                                                                                            ; 36      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|dcpu_adr_r[1]                                                                                                                                                                    ; 36      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dqm_o[0]~17                                                                                                                                                                                      ; 36      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|Add8~6                                                                                                                                                                          ; 36      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|data_index[4]                                                                                                                                                              ; 36      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|data_index[3]                                                                                                                                                              ; 36      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|saving_if_insn~2                                                                                                                                                                   ; 35      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux24~16                                                                                                                                                                     ; 35      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[26]                                                                                                                                                                    ; 35      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[1]~67                                                                                                                                                                                          ; 35      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector13~1                                                                                                                                                                                             ; 35      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_shift_op[5]~1                                                                                                                                                               ; 35      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.READ                                                                                                                                                                                       ; 35      ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|always0~0                                                                                                                                                                            ; 34      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|always2~0                                                                                                                                                               ; 34      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|Mux27~1                                                                                                                                                                        ; 34      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr[15]~37                                                                                                                                                       ; 34      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[29]                                                                                                                                                                    ; 34      ;
; arbiter_dbus:arbiter_dbus0|wb_slave_sel_r[1]                                                                                                                                                                                                        ; 34      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|seed_increment_we                                                                                                                                                    ; 34      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.0001                                                                                                                                                           ; 34      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector12~0                                                                                                                                                                                     ; 34      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector13~0                                                                                                                                                                                             ; 34      ;
; rst_n_pad_i~input                                                                                                                                                                                                                                   ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_load_fsm|Decoder2~1                                                                                                             ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_encryption_fsm:or1200_enc_store_fsm|Decoder2~3                                                                                                            ; 33      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~22                                                                                                                                                                          ; 33      ;
; sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0|state.DATA_TRANSFER                                                                                                                                                                  ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|y~0                                                                                                                                                                    ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|WideOr3~1                                                                                                                                                              ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|spr_machi_we                                                                                                                                                           ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|spr_maclo_we                                                                                                                                                           ; 33      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always1~1                                                                                                                                                                                                ; 33      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always0~0                                                                                                                                                                                                ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|alu_op_mul                                                                                                                                                             ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_void                                                                                                                                                                        ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|eear_sel                                                                                                                                                                       ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|if_insn~10                                                                                                                                                                         ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[27]                                                                                                                                                                    ; 33      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|du_write                                                                                                                                                                                                 ; 33      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector12~1                                                                                                                                                                                     ; 33      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux12~0                                                                                                                                                                                                ; 33      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector14~4                                                                                                                                                                                             ; 32      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|load_need_cl_enc                                                                                                                                                                                 ; 32      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|state.EXECUTE                                                                                                                                                                          ; 32      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|WideOr7~0                                                                                                                                                                       ; 32      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|comb~24                                                                                                                                                                          ; 32      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                                                                                                                                                            ; 32      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                                                                                                                                                            ; 32      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector13~0                                                                                                                                                                                     ; 32      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|du_read                                                                                                                                                                                                  ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|internal_reg_error[1]~3                                                                                                                                                                                  ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|x~2                                                                                                                                                                    ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_cntr[3]~6                                                                                                                                                          ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_r[32]~10                                                                                                                                                           ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mac_r[6]~8                                                                                                                                                             ; 32      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|ttcr[14]~35                                                                                                                                                                                              ; 32      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|restart                                                                                                                                                                                                  ; 32      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_in_reg[31]~0                                                                                                                                                       ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_cycle_count[31]~62                                                                                                                                                                          ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|cycle_count[16]~40                                                                                                                                                          ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|ack_count[16]~37                                                                                                                                                            ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|ack_count[16]~36                                                                                                                                                            ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|cycle_count[26]~40                                                                                                                                                          ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[0]~37                                                                                                                                                             ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[0]~36                                                                                                                                                             ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|cycle_count[9]~40                                                                                                                                                           ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|ack_count[11]~37                                                                                                                                                            ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|ack_count[11]~36                                                                                                                                                            ; 32      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_o_en~0                                                                                                                                                             ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_o_en~1                                                                                                                                                                         ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|Equal1~3                                                                                                                                                       ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|epcr_sel                                                                                                                                                                       ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_in_reg[0]~8                                                                                                                                                                    ; 32      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|mem~9                                                                                                                                           ; 32      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|address_reg_b[0]                                                                            ; 32      ;
; arbiter_dbus:arbiter_dbus0|wbm0_dat_i[0]~4                                                                                                                                                                                                          ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector52~0                                                                                                                                                                                     ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[3]~82                                                                                                                                                                                ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~14                                                                                                                                                                                    ; 32      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|data_out_shift_reg[0]~4                                                                                                                                                                          ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|data_out_shift_reg[4]~32                                                                                                                                                                                 ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|ex_lsu_op[2]                                                                                                                                                                     ; 32      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|resp_idx[1]                                                                                                                                                                     ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_tmp[31]~62                                                                                                                                                         ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|y~2                                                                                                                                                                    ; 31      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_default~13                                                                                                                                                             ; 31      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|wb_dat_o[1]~23                                                                                                                                                                   ; 31      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i|crc[7]~1                                                                                                                                                                   ; 31      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i|crc[17]~1                                                                                                                                                                            ; 31      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux7~3                                                                                                                                                                                                 ; 31      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|Add8~4                                                                                                                                                                          ; 31      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                                                                                                                                               ; 30      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                                                                                                                                                               ; 30      ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|wbm_adr_o[23]~76                                                                                                                                                                     ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[2]~15                                                                                                                                                                 ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[24]~0                                                                                                                                                                ; 30      ;
; or1200_top:or1200_top0|seed_ram_init_core:seed_ram_init_core|cnt[21]~0                                                                                                                                                                              ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_default[23]~15                                                                                                                                                         ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[31]~108                                                                                                                                                               ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[5]~95                                                                                                                                                                 ; 30      ;
; arbiter_dbus:arbiter_dbus0|wbs0_bte_i[1]~0                                                                                                                                                                                                          ; 30      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|wb_adr[6]~1                                                                                                                                                                 ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg|Mux24~0                                                                                                                                            ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|ppc_sel                                                                                                                                                                        ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|npc_sel                                                                                                                                                                        ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[7]~11                                                                                                                                                                 ; 30      ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|mem~3                                                                                                                               ; 30      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                                                                                                                                                             ; 30      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                                                                                                                                                            ; 29      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_pc[2]~1                                                                                                                                                                 ; 29      ;
; or1200_top:or1200_top0|seed_ram_init_core:seed_ram_init_core|Selector3~0                                                                                                                                                                            ; 29      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[30]                                                                                                                                                                    ; 29      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_insn[28]                                                                                                                                                                    ; 29      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                              ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[5]~240                                                                                                                                                                ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn~148                                                                                                                                                                    ; 28      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                                                                                                                                                            ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[26]~11                                                                                                                                                                ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux24~9                                                                                                                                                                      ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[4]                                                                                                                                                                      ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[14]~1                                                                                                                                                                 ; 28      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.IDLE                                                                                                                                                                                       ; 28      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|buf_adr[31]~0                                                                                                                                                               ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[31]~0                                                                                                                                                               ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|buf_adr[31]~0                                                                                                                                                               ; 27      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|ex_lsu_op[3]                                                                                                                                                                     ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux6~3                                                                                                                                                                                                 ; 27      ;
; sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0|next_state~2                                                                                                                                                                         ; 26      ;
; sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0|state.IDLE                                                                                                                                                                           ; 26      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|state.READ_DAT                                                                                                                                                             ; 26      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|Equal6~0                                                                                                                                                                                                 ; 26      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[31]                                                                                                                                                                    ; 26      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.0011                                                                                                                                                           ; 26      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux6~0                                                                                                                                                                                                 ; 26      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc[0]                                                                                                                                                                                            ; 26      ;
; altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_udr~0                                                                                                    ; 26      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|transf_cnt[15]                                                                                                                                                             ; 26      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[106]~400                                                                                                      ; 25      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_load|enc_pad_buf[28]~397                                                                                                       ; 25      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:sd_cmd_master0|state.BUSY_CHECK                                                                                                                                                                       ; 25      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[62]~347                                                                                                      ; 25      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_enc_fsm_top:or1200_enc_fsm_top|or1200_enc_pad_shift:or1200_shift_store|enc_pad_buf[25]~344                                                                                                      ; 25      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                                                                                                                                               ; 25      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                                                                                                                                                               ; 25      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|first_miss_ack~2                                                                                                                                                     ; 25      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|burst~0                                                                                                                                                              ; 25      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.0101                                                                                                                                                           ; 25      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[1]~5                                                                                                                                                                  ; 25      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state.IDLE                                                                                                                                                            ; 25      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|sdram_state.IDLE                                                                                                                                                            ; 25      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector1~2                                                                                                                                                                                              ; 25      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_REF                                                                                                                                                                                   ; 25      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X52_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X52_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v9e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X81_Y46_N0, M9K_X81_Y43_N0, M9K_X94_Y42_N0, M9K_X94_Y45_N0, M9K_X65_Y42_N0, M9K_X81_Y42_N0, M9K_X94_Y44_N0, M9K_X94_Y43_N0, M9K_X81_Y41_N0, M9K_X65_Y40_N0, M9K_X65_Y45_N0, M9K_X65_Y46_N0, M9K_X81_Y44_N0, M9K_X65_Y44_N0, M9K_X65_Y41_N0, M9K_X65_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v9e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X81_Y49_N0, M9K_X94_Y49_N0, M9K_X65_Y60_N0, M9K_X94_Y60_N0, M9K_X94_Y51_N0, M9K_X110_Y51_N0, M9K_X94_Y48_N0, M9K_X65_Y48_N0, M9K_X65_Y49_N0, M9K_X65_Y47_N0, M9K_X94_Y59_N0, M9K_X110_Y59_N0, M9K_X81_Y48_N0, M9K_X81_Y47_N0, M9K_X81_Y60_N0, M9K_X110_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v9e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X65_Y55_N0, M9K_X65_Y59_N0, M9K_X81_Y56_N0, M9K_X81_Y59_N0, M9K_X65_Y51_N0, M9K_X81_Y51_N0, M9K_X81_Y57_N0, M9K_X65_Y57_N0, M9K_X94_Y50_N0, M9K_X81_Y50_N0, M9K_X81_Y53_N0, M9K_X81_Y54_N0, M9K_X65_Y53_N0, M9K_X65_Y50_N0, M9K_X81_Y52_N0, M9K_X81_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v9e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X65_Y56_N0, M9K_X65_Y58_N0, M9K_X65_Y54_N0, M9K_X65_Y52_N0, M9K_X94_Y53_N0, M9K_X110_Y53_N0, M9K_X81_Y58_N0, M9K_X110_Y54_N0, M9K_X94_Y55_N0, M9K_X110_Y55_N0, M9K_X94_Y56_N0, M9K_X94_Y52_N0, M9K_X94_Y58_N0, M9K_X94_Y54_N0, M9K_X94_Y57_N0, M9K_X110_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X52_Y54_N0, M9K_X52_Y51_N0, M9K_X52_Y46_N0, M9K_X52_Y53_N0, M9K_X52_Y47_N0, M9K_X36_Y46_N0, M9K_X52_Y49_N0, M9K_X52_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X36_Y47_N0, M9K_X36_Y43_N0, M9K_X36_Y44_N0, M9K_X52_Y42_N0, M9K_X52_Y43_N0, M9K_X36_Y53_N0, M9K_X23_Y44_N0, M9K_X52_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X52_Y48_N0, M9K_X36_Y45_N0, M9K_X23_Y45_N0, M9K_X36_Y52_N0, M9K_X36_Y49_N0, M9K_X36_Y42_N0, M9K_X23_Y47_N0, M9K_X23_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X36_Y51_N0, M9K_X23_Y43_N0, M9K_X23_Y48_N0, M9K_X23_Y42_N0, M9K_X36_Y50_N0, M9K_X52_Y45_N0, M9K_X52_Y52_N0, M9K_X36_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_d9e1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 19           ; 2048         ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 38912  ; 2048                        ; 19                          ; 2048                        ; 19                          ; 38912               ; 5    ; None ; M9K_X52_Y56_N0, M9K_X52_Y57_N0, M9K_X52_Y58_N0, M9K_X52_Y60_N0, M9K_X52_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_seed_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_p9e1:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 19           ; 4096         ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 77824  ; 4096                        ; 19                          ; 4096                        ; 19                          ; 77824               ; 10   ; None ; M9K_X23_Y57_N0, M9K_X23_Y56_N0, M9K_X23_Y55_N0, M9K_X7_Y56_N0, M9K_X7_Y55_N0, M9K_X23_Y54_N0, M9K_X23_Y58_N0, M9K_X7_Y57_N0, M9K_X7_Y58_N0, M9K_X7_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; None ; M9K_X52_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_50e1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 24           ; 64           ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 1536   ; 64                          ; 24                          ; 64                          ; 24                          ; 1536                ; 1    ; None ; M9K_X52_Y64_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_pce1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64   ; None ; M9K_X52_Y79_N0, M9K_X52_Y81_N0, M9K_X65_Y85_N0, M9K_X52_Y74_N0, M9K_X81_Y75_N0, M9K_X81_Y74_N0, M9K_X65_Y72_N0, M9K_X65_Y80_N0, M9K_X65_Y71_N0, M9K_X52_Y71_N0, M9K_X65_Y79_N0, M9K_X65_Y75_N0, M9K_X52_Y78_N0, M9K_X81_Y76_N0, M9K_X52_Y86_N0, M9K_X52_Y87_N0, M9K_X65_Y83_N0, M9K_X65_Y87_N0, M9K_X52_Y82_N0, M9K_X36_Y74_N0, M9K_X81_Y78_N0, M9K_X81_Y82_N0, M9K_X81_Y83_N0, M9K_X52_Y83_N0, M9K_X52_Y75_N0, M9K_X65_Y82_N0, M9K_X65_Y77_N0, M9K_X65_Y70_N0, M9K_X81_Y85_N0, M9K_X81_Y77_N0, M9K_X52_Y77_N0, M9K_X36_Y77_N0, M9K_X81_Y80_N0, M9K_X81_Y84_N0, M9K_X36_Y78_N0, M9K_X65_Y84_N0, M9K_X52_Y85_N0, M9K_X52_Y84_N0, M9K_X36_Y81_N0, M9K_X36_Y84_N0, M9K_X81_Y72_N0, M9K_X81_Y86_N0, M9K_X65_Y73_N0, M9K_X52_Y73_N0, M9K_X81_Y73_N0, M9K_X81_Y79_N0, M9K_X65_Y81_N0, M9K_X81_Y81_N0, M9K_X36_Y76_N0, M9K_X36_Y73_N0, M9K_X52_Y80_N0, M9K_X52_Y72_N0, M9K_X81_Y87_N0, M9K_X81_Y88_N0, M9K_X52_Y76_N0, M9K_X65_Y76_N0, M9K_X81_Y70_N0, M9K_X81_Y69_N0, M9K_X81_Y71_N0, M9K_X65_Y88_N0, M9K_X52_Y70_N0, M9K_X65_Y86_N0, M9K_X65_Y74_N0, M9K_X65_Y78_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_99e1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 17           ; 2048         ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 34816  ; 2048                        ; 17                          ; 2048                        ; 17                          ; 34816               ; 5    ; None ; M9K_X65_Y67_N0, M9K_X65_Y66_N0, M9K_X65_Y69_N0, M9K_X65_Y65_N0, M9K_X65_Y68_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; None ; M9K_X52_Y66_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_10e1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 22           ; 64           ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 1408   ; 64                          ; 22                          ; 64                          ; 22                          ; 1408                ; 1    ; None ; M9K_X52_Y67_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray0|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X65_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X65_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X36_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X36_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None ; M9K_X65_Y29_N0, M9K_X65_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None ; M9K_X52_Y31_N0, M9K_X52_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None ; M9K_X65_Y32_N0, M9K_X65_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 720               ;
; Simple Multipliers (18-bit)           ; 5           ; 1                   ; 360               ;
; Simple Multipliers (36-bit)           ; 0           ; 0                   ; 0                 ;
; Multiply Accumulators (18-bit)        ; 0           ; 0                   ; 0                 ;
; Two-Multipliers Adders (9-bit)        ; 0           ; 1                   ; 360               ;
; Two-Multipliers Adders (18-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (9-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (18-bit)      ; 0           ; 0                   ; 0                 ;
; Embedded Multiplier Blocks            ; 5           ; --                  ; 360               ;
; Embedded Multiplier 9-bit elements    ; 10          ; 2                   ; 720               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; sdc_controller:sdc_controller_0|sd_wb_sel_ctrl:sd_wb_sel_ctrl0|xfersize_reg[0]                                                                                             ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sdc_controller:sdc_controller_0|lpm_mult:Mult0|mult_sgt:auto_generated|mac_mult1                                                                                        ;                            ; DSPMULT_X43_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y73_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1 ;                            ; DSPMULT_X43_Y73_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y76_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3 ;                            ; DSPMULT_X43_Y76_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y75_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5 ;                            ; DSPMULT_X43_Y75_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y74_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult7 ;                            ; DSPMULT_X43_Y74_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 43,620 / 445,464 ( 10 % ) ;
; C16 interconnects                 ; 1,109 / 12,402 ( 9 % )    ;
; C4 interconnects                  ; 22,150 / 263,952 ( 8 % )  ;
; Direct links                      ; 5,236 / 445,464 ( 1 % )   ;
; GXB block output buffers          ; 0 / 3,600 ( 0 % )         ;
; Global clocks                     ; 11 / 30 ( 37 % )          ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 22,890 / 149,760 ( 15 % ) ;
; R24 interconnects                 ; 1,324 / 12,690 ( 10 % )   ;
; R4 interconnects                  ; 25,898 / 370,260 ( 7 % )  ;
+-----------------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.55) ; Number of LABs  (Total = 2617) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 140                            ;
; 2                                           ; 73                             ;
; 3                                           ; 53                             ;
; 4                                           ; 35                             ;
; 5                                           ; 29                             ;
; 6                                           ; 25                             ;
; 7                                           ; 15                             ;
; 8                                           ; 24                             ;
; 9                                           ; 26                             ;
; 10                                          ; 26                             ;
; 11                                          ; 26                             ;
; 12                                          ; 58                             ;
; 13                                          ; 61                             ;
; 14                                          ; 111                            ;
; 15                                          ; 179                            ;
; 16                                          ; 1736                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.26) ; Number of LABs  (Total = 2617) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 647                            ;
; 1 Clock                            ; 1240                           ;
; 1 Clock enable                     ; 628                            ;
; 1 Sync. clear                      ; 109                            ;
; 1 Sync. load                       ; 176                            ;
; 2 Async. clears                    ; 69                             ;
; 2 Clock enables                    ; 291                            ;
; 2 Clocks                           ; 145                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.29) ; Number of LABs  (Total = 2617) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 4                              ;
; 1                                            ; 73                             ;
; 2                                            ; 93                             ;
; 3                                            ; 24                             ;
; 4                                            ; 52                             ;
; 5                                            ; 28                             ;
; 6                                            ; 30                             ;
; 7                                            ; 16                             ;
; 8                                            ; 21                             ;
; 9                                            ; 14                             ;
; 10                                           ; 24                             ;
; 11                                           ; 11                             ;
; 12                                           ; 12                             ;
; 13                                           ; 18                             ;
; 14                                           ; 28                             ;
; 15                                           ; 68                             ;
; 16                                           ; 1078                           ;
; 17                                           ; 59                             ;
; 18                                           ; 52                             ;
; 19                                           ; 59                             ;
; 20                                           ; 93                             ;
; 21                                           ; 78                             ;
; 22                                           ; 77                             ;
; 23                                           ; 73                             ;
; 24                                           ; 92                             ;
; 25                                           ; 78                             ;
; 26                                           ; 60                             ;
; 27                                           ; 61                             ;
; 28                                           ; 44                             ;
; 29                                           ; 43                             ;
; 30                                           ; 43                             ;
; 31                                           ; 29                             ;
; 32                                           ; 82                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.02) ; Number of LABs  (Total = 2617) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 6                              ;
; 1                                               ; 291                            ;
; 2                                               ; 443                            ;
; 3                                               ; 298                            ;
; 4                                               ; 346                            ;
; 5                                               ; 141                            ;
; 6                                               ; 107                            ;
; 7                                               ; 120                            ;
; 8                                               ; 153                            ;
; 9                                               ; 135                            ;
; 10                                              ; 106                            ;
; 11                                              ; 86                             ;
; 12                                              ; 93                             ;
; 13                                              ; 67                             ;
; 14                                              ; 42                             ;
; 15                                              ; 45                             ;
; 16                                              ; 90                             ;
; 17                                              ; 11                             ;
; 18                                              ; 6                              ;
; 19                                              ; 7                              ;
; 20                                              ; 5                              ;
; 21                                              ; 5                              ;
; 22                                              ; 3                              ;
; 23                                              ; 2                              ;
; 24                                              ; 1                              ;
; 25                                              ; 2                              ;
; 26                                              ; 0                              ;
; 27                                              ; 2                              ;
; 28                                              ; 1                              ;
; 29                                              ; 1                              ;
; 30                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.51) ; Number of LABs  (Total = 2617) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 17                             ;
; 3                                            ; 81                             ;
; 4                                            ; 74                             ;
; 5                                            ; 38                             ;
; 6                                            ; 70                             ;
; 7                                            ; 182                            ;
; 8                                            ; 204                            ;
; 9                                            ; 198                            ;
; 10                                           ; 155                            ;
; 11                                           ; 228                            ;
; 12                                           ; 123                            ;
; 13                                           ; 98                             ;
; 14                                           ; 86                             ;
; 15                                           ; 71                             ;
; 16                                           ; 75                             ;
; 17                                           ; 71                             ;
; 18                                           ; 78                             ;
; 19                                           ; 72                             ;
; 20                                           ; 82                             ;
; 21                                           ; 66                             ;
; 22                                           ; 75                             ;
; 23                                           ; 70                             ;
; 24                                           ; 58                             ;
; 25                                           ; 47                             ;
; 26                                           ; 38                             ;
; 27                                           ; 38                             ;
; 28                                           ; 32                             ;
; 29                                           ; 29                             ;
; 30                                           ; 29                             ;
; 31                                           ; 22                             ;
; 32                                           ; 19                             ;
; 33                                           ; 25                             ;
; 34                                           ; 22                             ;
; 35                                           ; 13                             ;
; 36                                           ; 15                             ;
; 37                                           ; 8                              ;
; 38                                           ; 5                              ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 49           ; 0            ; 49           ; 0            ; 0            ; 57        ; 49           ; 0            ; 57        ; 57        ; 0            ; 3            ; 0            ; 0            ; 25           ; 0            ; 3            ; 25           ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 57        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 8            ; 57           ; 8            ; 57           ; 57           ; 0         ; 8            ; 57           ; 0         ; 0         ; 57           ; 54           ; 57           ; 57           ; 32           ; 57           ; 54           ; 32           ; 57           ; 57           ; 57           ; 54           ; 57           ; 57           ; 57           ; 57           ; 57           ; 0         ; 57           ; 57           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sdram_ba_pad_o[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba_pad_o[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[4]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[5]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[6]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[7]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[8]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[9]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[10]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[11]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[12]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n_pad_o    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_pad_o     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_pad_o     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_pad_o      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm_pad_o[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm_pad_o[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke_pad_o     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk_pad_o     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_stx_pad_o     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_sck_o          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_mosi_o         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_ss_o[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_clk_pad_o       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[2]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[3]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[4]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[5]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[6]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[7]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[8]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[9]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[10] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[11] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[12] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[13] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[14] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[15] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_cmd_pad_io      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n_pad_i         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk_pad_i       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_miso_i         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_srx_pad_i     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                    ;
+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s)                                                                                              ; Delay Added in ns ;
+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1] ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1],clkgen0|pll0|altpll_component|auto_generated|pll1|clk[2] ; 3.1               ;
; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1] ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]                                                          ; 2.9               ;
; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0] ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]                                                          ; 2.3               ;
+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                  ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wp_bin[1]              ; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated|ram_block1a16~porta_address_reg0             ; 0.238             ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wp_bin[2]              ; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated|ram_block1a16~porta_address_reg0             ; 0.238             ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wp_bin[3]              ; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated|ram_block1a16~porta_address_reg0             ; 0.238             ;
; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|wp_bin[0]              ; sdc_controller:sdc_controller_0|sd_fifo_filler:sd_fifo_filler0|generic_fifo_dc_gray:generic_fifo_dc_gray1|generic_dpram:u0|altsyncram:mem_rtl_0|altsyncram_g3d1:auto_generated|ram_block1a16~porta_address_reg0             ; 0.238             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[26]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a26~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[30]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a30~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[18]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a18~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[21]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a21~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[25]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a25~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[29]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a29~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[17]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a17~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[27]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a27~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[19]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a19~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[23]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[31]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a31~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[20]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a20~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[24]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a24~portb_datain_reg0 ; 0.155             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[28]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a28~portb_datain_reg0 ; 0.155             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem2_rtl_0_bypass[30] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~315                                                                                                                      ; 0.119             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem2_rtl_0_bypass[27] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~312                                                                                                                      ; 0.119             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem1_rtl_0_bypass[27] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~320                                                                                                                      ; 0.119             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem0_rtl_0_bypass[30] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~331                                                                                                                      ; 0.119             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem0_rtl_0_bypass[28] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~329                                                                                                                      ; 0.119             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem2_rtl_0_bypass[29] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~314                                                                                                                      ; 0.119             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem3_rtl_0_bypass[32] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~309                                                                                                                      ; 0.119             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem3_rtl_0_bypass[31] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~308                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem3_rtl_0_bypass[30] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~307                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem1_rtl_0_bypass[30] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~323                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem2_rtl_0_bypass[34] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~319                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem1_rtl_0_bypass[34] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~327                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem0_rtl_0_bypass[34] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~335                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem3_rtl_0_bypass[34] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~311                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem1_rtl_0_bypass[33] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~326                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem1_rtl_0_bypass[31] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~324                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem2_rtl_0_bypass[28] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~313                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem0_rtl_0_bypass[29] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~330                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem2_rtl_0_bypass[32] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~317                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem1_rtl_0_bypass[28] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~321                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem1_rtl_0_bypass[29] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~322                                                                                                                      ; 0.118             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem2_rtl_0_bypass[31] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~316                                                                                                                      ; 0.117             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem3_rtl_0_bypass[33] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~310                                                                                                                      ; 0.117             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem0_rtl_0_bypass[32] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~333                                                                                                                      ; 0.117             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem0_rtl_0_bypass[31] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~332                                                                                                                      ; 0.117             ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_seed_ram|or1200_spram_32_bw:dc_ram|mem0_rtl_0_bypass[33] ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|mem~334                                                                                                                      ; 0.117             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_cypherdb_start:or1200_cypherdb_secure_exec|state                             ; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_cl_enc_top:or1200_cl_enc_top|cl_aes_cipher_wrapper:cl_aes_cipher2|or1200_pulse_gen:ld_pulse_gen|state                                                             ; 0.117             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[22]                                                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a22~portb_datain_reg0 ; 0.088             ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                                      ; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ram_block1a7~porta_address_reg0                                      ; 0.069             ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                                      ; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ram_block1a7~porta_address_reg0                                      ; 0.069             ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                                            ; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ram_block1a0~porta_address_reg0                                            ; 0.052             ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                                            ; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ram_block1a0~porta_address_reg0                                            ; 0.052             ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                                            ; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ram_block1a0~porta_address_reg0                                            ; 0.049             ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                                            ; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ram_block1a0~porta_address_reg0                                            ; 0.049             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_dat[4][23]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[5]                                               ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[6]                                               ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][6]                                                                    ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][5]                                                                    ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[7]                                               ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[8]                                               ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][8]                                                                    ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][7]                                                                    ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[9]                                               ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[10]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][10]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][9]                                                                    ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[11]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[12]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][12]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][11]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[13]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[14]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][14]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][13]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[15]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[16]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][16]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][15]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[17]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[18]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][18]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][17]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[20]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][20]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][19]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[21]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[22]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][22]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][21]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[23]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[24]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][24]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][23]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[25]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[26]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][26]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][25]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[27]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|buf_adr[28]                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][28]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[4][27]                                                                   ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.048             ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CGX150DF31C7 for design "orpsoc_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 53 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Info (15535): Implemented PLL "clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -64 degrees (-1786 ps) for clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for wb_clk port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'orpsoc_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clkgen0|pll0|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -64.29 -duty_cycle 50.00 -name {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]} {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {clkgen0|pll0|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]} {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {clkgen0|pll0|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[2]} {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at orpsoc_top.sdc(14): rst_n_pad_i could not be matched with a net
Warning (332049): Ignored set_false_path at orpsoc_top.sdc(14): Argument <through> is an empty collection
    Info (332050): set_false_path -through [get_nets {rst_n_pad_i}]
Warning (332060): Node: sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0|SD_CLK_O was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sdc_controller:sdc_controller_0|sd_data_master:sd_data_master0|start_tx_fifo_o is being clocked by sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0|SD_CLK_O
Warning (332060): Node: clkgen:clkgen0|wb_rst_shr[15] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|wb_bte_o[1]~1 is being clocked by clkgen:clkgen0|wb_rst_shr[15]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000 clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000 clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000 clkgen0|pll0|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   20.000 sys_clk_pad_i
Info (176353): Automatically promoted node clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
Info (176353): Automatically promoted node wb_clk (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G26
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0|SD_CLK_O 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider0|SD_CLK_O~0
        Info (176357): Destination node sdc_clk_pad_o~output
Info (176353): Automatically promoted node clkgen:clkgen0|wb_rst_shr[15] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node simple_spi:spi0|ss_r[0]
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|first_req
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|first_req
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|wb_ack_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_ack_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|first_req
        Info (176357): Destination node simple_spi:spi0|ack_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[4].wb_port|wb_ack_o
        Info (176357): Destination node simple_spi:spi0|fifo4:wfifo|gb
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[3].wb_port|dual_clock_fifo:wrfifo|full_o
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|comb~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|biu_rst
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|crc_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host0|Selector12~1
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|crc_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host0|Selector38~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 28 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 1 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  69 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  78 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  81 pins available
        Info (176213): I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  0 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "aes_key_load" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_md_pad_io" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_mdc_pad_o" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_rx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_rx_data[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_rx_data[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_rx_data[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_rx_data[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_rx_er" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_tx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_tx_data[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_tx_data[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_tx_data[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_tx_data[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_tx_en" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eth0_tx_er" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dq_pad_io[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dqm_pad_o[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seed_sdram_dqm_pad_o[1]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:30
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:28
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 52% of the available device resources in the region that extends from location X47_Y57 to location X58_Y68
Info (170194): Fitter routing operations ending: elapsed time is 00:01:17
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 49.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:20
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 24 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sdram_dq_pad_io[0] uses I/O standard 3.3-V LVTTL at AD10
    Info (169178): Pin sdram_dq_pad_io[1] uses I/O standard 3.3-V LVTTL at AD9
    Info (169178): Pin sdram_dq_pad_io[2] uses I/O standard 3.3-V LVTTL at AE9
    Info (169178): Pin sdram_dq_pad_io[3] uses I/O standard 3.3-V LVTTL at AE8
    Info (169178): Pin sdram_dq_pad_io[4] uses I/O standard 3.3-V LVTTL at AE7
    Info (169178): Pin sdram_dq_pad_io[5] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin sdram_dq_pad_io[6] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin sdram_dq_pad_io[7] uses I/O standard 3.3-V LVTTL at AF9
    Info (169178): Pin sdram_dq_pad_io[8] uses I/O standard 3.3-V LVTTL at AB13
    Info (169178): Pin sdram_dq_pad_io[9] uses I/O standard 3.3-V LVTTL at AF13
    Info (169178): Pin sdram_dq_pad_io[10] uses I/O standard 3.3-V LVTTL at AF12
    Info (169178): Pin sdram_dq_pad_io[11] uses I/O standard 3.3-V LVTTL at AG9
    Info (169178): Pin sdram_dq_pad_io[12] uses I/O standard 3.3-V LVTTL at AA13
    Info (169178): Pin sdram_dq_pad_io[13] uses I/O standard 3.3-V LVTTL at AB11
    Info (169178): Pin sdram_dq_pad_io[14] uses I/O standard 3.3-V LVTTL at AA12
    Info (169178): Pin sdram_dq_pad_io[15] uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin sdc_cmd_pad_io uses I/O standard 3.3-V LVTTL at AF18
    Info (169178): Pin sdc_dat_pad_io[0] uses I/O standard 3.3-V LVTTL at AH27
    Info (169178): Pin sdc_dat_pad_io[1] uses I/O standard 3.3-V LVTTL at AJ28
    Info (169178): Pin sdc_dat_pad_io[2] uses I/O standard 3.3-V LVTTL at AD24
    Info (169178): Pin sdc_dat_pad_io[3] uses I/O standard 3.3-V LVTTL at AE18
    Info (169178): Pin sys_clk_pad_i uses I/O standard 3.3-V LVTTL at AJ16
    Info (169178): Pin spi0_miso_i uses I/O standard 2.5 V at AG15
    Info (169178): Pin uart0_srx_pad_i uses I/O standard 3.3-V LVTTL at B27
Info (144001): Generated suppressed messages file /home/bony/PhD/CypherDB-FPGA/altera/de2i-150/cypherdb/implementation/run/output_files/orpsoc_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 53 warnings
    Info: Peak virtual memory: 1952 megabytes
    Info: Processing ended: Sat Feb 27 18:23:30 2016
    Info: Elapsed time: 00:04:30
    Info: Total CPU time (on all processors): 00:08:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/bony/PhD/CypherDB-FPGA/altera/de2i-150/cypherdb/implementation/run/output_files/orpsoc_top.fit.smsg.


