<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:02.242</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0000937</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.07.10</openDate><openNumber>10-2025-0106507</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제1 비아랜드; 및 상기 제1 절연층 상에 순차로 적층된 상기 제1 비아랜드, 유전층 및 제2 비아랜드를 포함하는 커패시터 구조물;를 포함하고, 상기 제2 비아랜드의 측면의 제1 경사각은 상기 유전층의 측면의 제2 경사각과 상이한 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제2 절연층;상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제1 비아랜드;상기 제1 절연층 상에 순차로 적층된 상기 제1 비아랜드, 유전층 및 제2 비아랜드를 포함하는 커패시터 구조물;를 포함하고,상기 제2 비아랜드의 측면의 제1 경사각은 상기 유전층의 측면의 제2 경사각과 상이한 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 유전층의 측면은 상기 유전층의 중심을 향해 볼록한 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 유전층은 무기물을 포함하고,상기 무기물은 상기 유전층의 측면에서 노출된 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 무기물의 일부는 상기 제2 절연층과 접하는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 비아랜드와 상기 제1 절연층의 하면 사이에 배치된 제1 비아전극; 상기 제1 비아랜드와 상기 제2 절연층의 상면 사이에 배치된 제2 비아전극;상기 제2 절연층의 하면 및 상면을 관통하는 제3 비아전극; 및상기 제1 절연층의 하면 및 상면을 관통하는 제4 비아전극;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제3 비아전극은 상기 제2 비아전극과 수평 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제3 비아전극의 두께는 상기 제2 비아전극의 두께보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 제4 비아전극은 상기 제1 비아전극과 수평 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제5항에 있어서,상기 제4 비아전극의 두께는 상기 제1 비아전극의 두께보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제5항에 있어서,상기 제2 비아전극 및 상기 제3 비아전극은 상기 제2 절연층의 상면에서 상기 제2 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제5항에 있어서,상기 제1 비아전극 및 상기 제4 비아전극은 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향할수록 폭이 점진적으로 증가하는 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제5항에 있어서,상기 제1 비아전극은 상기 제1 절연층의 상면에서 폭이 가장 작은 제1 폭을 포함하고,상기 제2 비아전극은 상기 제2 절연층의 하면에서 폭이 가장 작은 제2 폭을 포함하고,상기 제3 비아전극은 상기 제2 절연층의 하면에 인접한 영역에서 폭이 가장 작은 제3 폭을 포함하고,상기 제4 비아전극은 상기 제1 절연층의 상면에 인접한 영역에서 폭이 가장 작은 제4 폭을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 폭은 상기 제4 폭보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제2 폭은 상기 제3 폭보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 제1 절연층과 상기 제2 절연층은 상이한 재질로 이루어진 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NA, Se Woong</engName><name>라세웅</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SONG, Jin Ho</engName><name>송진호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, Kee Han</engName><name>이기한</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.03</receiptDate><receiptNumber>1-1-2024-0009156-90</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240000937.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9371e1a0eb2c4ae3ee7792afe7ab198f3c5ce15e9219cbc1bbea74bb89378be49588005d1cdec066ea081eafa0d260c9c7ae9feec56b08841f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff0b021a34fe61130686874588bac66cce5b3f01174df9b93425ffcd4b9a1626a1126d59092ad32aa12057e3e6671f4cce683299079f3474a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>