Info: 检查时序约束 ....
Info: 已完成.
#################################################################
# 时序分析报告 Sat Jul 20 07:49:19 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 1
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################
********************
* 路径 1
********************
时间余量 : -1896 ps
起点     : ahb_uart1/RX_fifo_rd_ptr[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_4     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 
数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33                    | 212  |
| ahb_uart1/RX_fifo_rd_ptr[0]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R17C62L | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_fifo_rd_ptr[0]/AQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_rd_ptr[0] | 38   |
| ahb_uart1/RX_fifo_rd_ptr[0]/B2  |  SLICEL   | 1097.8 |   5088.7 |      net      | R17C62L | ahb_uart1/RX_fifo_rd_ptr[0] |      |
| ahb_uart1/RX_fifo_rd_ptr[0]/B   |  SLICEL   |   75.1 |   5163.8 |     Tilo      |         | _n_2198                     | 1    |
| ahb_uart1/RX_fifo_rd_ptr[0]/C6  |  SLICEL   |  176.4 |   5340.2 |      net      | R17C62L | _n_2198                     |      |
| ahb_uart1/RX_fifo_rd_ptr[0]/C   |  SLICEL   |   75.1 |   5415.3 |     Tilo      |         | net_extracted_nHQX40        | 3    |
| ahb_uart1/RX_recving/B5         |  SLICEL   | 1159.4 |   6574.7 |      net      | R15C52M | net_extracted_nHQX40        |      |
| ahb_uart1/RX_recving/B          |  SLICEL   |   75.1 |   6649.8 |     Tilo      |         | HRDATA_P2[4]                | 2    |
| TARGEXP1HRDATA[4]/A4            |  SLICEL   | 1122.3 |   7772.1 |      net      | R18C43M | HRDATA_P2[4]                |      |
| TARGEXP1HRDATA[4]/A             |  SLICEL   |   75.1 |   7847.2 |     Tilo      |         | TARGEXP1HRDATA[4]           | 1    |
| CM33_inst/TARGEXP1HRDATA_4      |   CM33    | 2146.3 |   9993.4 |      net      | CM3     | TARGEXP1HRDATA[4]           |      |
==================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6033       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5702.1 
        逻辑级数     = 4 
[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================
[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_4)
         = 8942.4     + 16         - 0          - 3960.4     - 6033       - 861        
         = -1896 (未满足要求!)
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
