<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:13.3113</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.06.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0075802</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>선택가능한 전력 도메인 출력을 갖는 마이크로제어기 내의 저전력 클록 멀티플렉서</inventionTitle><inventionTitleEng>LOW POWER CLOCK MULTIPLEXER IN MICROCONTROLLER WITH SELECTABLE POWER DOMAIN OUTPUT</inventionTitleEng><openDate>2024.12.23</openDate><openNumber>10-2024-0176072</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3237</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3234</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3287</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본원에서 설명되는 시스템들 및 방법들은 복수의 클록 신호들을 생성하기 위해 MCU 내의 소스 클록 신호를 팬아웃한다. 시스템들 및 방법들은 MCU 내의 복수의 입력/출력(I/O) 그룹들로 복수의 클록 신호들을 분배하고, 여기서, 복수의 I/O 그룹들 각각은 MCU의 복수의 전력 도메인들 중 상이한 전력 도메인에 대응한다. 시스템들 및 방법은 복수의 I/O 그룹들에 커플링된 복수의 주변기기들에 복수의 클록 신호들을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 마이크로제어기 유닛(MCU) 내의 전자 회로에 의해 수행되는 방법으로서,복수의 클록 신호들을 생성하기 위해 상기 MCU 내의 소스 클록 신호를 팬아웃(fanning out)하는 단계;상기 MCU 내의 복수의 입력/출력(I/O) 그룹들로 상기 복수의 클록 신호들을 분배하는 단계 — 상기 복수의 I/O 그룹들 각각은 상기 MCU의 복수의 전력 도메인들 중 상이한 전력 도메인에 대응함 —; 및상기 복수의 I/O 그룹들에 커플링된 복수의 주변기기들에 상기 복수의 클록 신호들을 제공하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 소스 클록 신호는 제1 클록 도메인에 대응하는 제1 소스 클록 신호이고, 상기 복수의 클록 신호들은 복수의 제1 클록 신호들이고,상기 방법은,복수의 제2 클록 신호들을 생성하기 위해 상기 MCU 내의 제2 클록 도메인에 대응하는 제2 소스 클록 신호를 팬아웃하는 단계 — 상기 제1 소스 클록 신호 및 상기 제2 소스 클록 신호는 상이한 클록 주파수들에서 동작함 —;상기 복수의 I/O 그룹들로 상기 복수의 제2 클록 신호들을 분배하는 단계; 및상기 복수의 I/O 그룹들에 커플링된 상기 복수의 주변기기들에 상기 복수의 제2 클록 신호들을 제공하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 소스 클록 신호는 저전력 클록이고, 저전력 상태를 동작시키는 동안 상기 복수의 클록 신호들 각각은 상기 복수의 주변기기들 중 하나 이상에 대한 저전력 클록으로서 동작하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 전력 도메인들 각각은 상기 복수의 주변기기들에 대응하는 복수의 디바이스 사양들 중 하나에 기초하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 복수의 주변기기들 중 제1 주변기기에 대한 전력을 턴 오프하는 단계; 및상기 제1 주변기기에 대한 전력을 턴 오프하는 것에 응답하여, 상기 제1 주변기기에 대응하는 상기 복수의 클록 신호들 중 하나를 턴 오프하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 MCU는 상기 복수의 클록 신호들을 생성하기 위해 상기 소스 클록 신호를 팬아웃하기 위한 멀티플렉서를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 소스 클록 신호는 상기 MCU 외부에서 생성되는, 방법.</claim></claimInfo><claimInfo><claim>8. 마이크로제어기 유닛(MCU)을 포함하는 시스템으로서,상기 MCU는,복수의 클록 신호들을 생성하기 위해 소스 클록 신호를 팬아웃하고,상기 MCU 내의 복수의 입력/출력(I/O) 그룹들로 상기 복수의 클록 신호들을 분배하고 — 상기 복수의 I/O 그룹들 각각은 상기 MCU의 복수의 전력 도메인들 중 상이한 전력 도메인에 대응함 —,상기 복수의 I/O 그룹들에 커플링되고 상기 MCU 외부에 있는 복수의 주변기기들에 상기 복수의 클록 신호들을 제공하도록구성되는, 시스템.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 소스 클록 신호는 제1 클록 도메인에 대응하는 제1 소스 클록 신호이고, 상기 복수의 클록 신호들은 복수의 제1 클록 신호들이고,상기 MCU는,복수의 제2 클록 신호들을 생성하기 위해 상기 MCU 내의 제2 클록 도메인에 대응하는 제2 소스 클록 신호를 팬아웃하고 — 상기 제1 소스 클록 신호 및 상기 제2 소스 클록 신호는 상이한 클록 주파수들에서 동작함 —,상기 복수의 I/O 그룹들로 상기 복수의 제2 클록 신호들을 분배하고,상기 복수의 I/O 그룹들에 커플링된 상기 복수의 주변기기들에 상기 복수의 제2 클록 신호들을 제공하도록추가로 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 복수의 주변기기들 중 하나 이상으로 전송되기 전에 상기 복수의 클록 신호들 중 하나 이상의 클록 신호의 전압 레벨을 조정하는 하나 이상의 클록 신호 부스터를 더 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,상기 복수의 전력 도메인들 각각은 상기 복수의 주변기기들에 대응하는 복수의 디바이스 사양들 중 하나에 기초하는, 시스템.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서,상기 MCU는,상기 복수의 주변기기들 중 제1 주변기기에 대한 전력을 턴 오프하고,상기 제1 주변기기에 대한 전력이 턴 오프된 것에 기초하여, 상기 제1 주변기기에 대응하는 상기 복수의 클록 신호들 중 하나를 턴 오프하도록추가로 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 MCU는 상기 복수의 클록 신호들을 생성하기 위해 상기 소스 클록 신호를 팬아웃하기 위한 멀티플렉서를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>14. 제8항에 있어서,상기 소스 클록 신호는 상기 MCU 외부에서 생성되는, 시스템.</claim></claimInfo><claimInfo><claim>15. 마이크로제어기 유닛(MCU)으로서,복수의 클록 신호들을 생성하기 위해 소스 클록 신호를 팬아웃하고,상기 MCU 내의 복수의 입력/출력(I/O) 그룹들로 상기 복수의 클록 신호들을 분배하고 — 상기 복수의 I/O 그룹들 각각은 상기 MCU의 복수의 전력 도메인들 중 상이한 전력 도메인에 대응함 —,상기 복수의 I/O 그룹들에 커플링되고 상기 MCU 외부에 있는 복수의 주변기기들에 상기 복수의 클록 신호들을 제공하도록구성되는, MCU.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 소스 클록 신호는 제1 클록 도메인에 대응하는 제1 소스 클록 신호이고, 상기 복수의 클록 신호들은 복수의 제1 클록 신호들이고,상기 MCU는,복수의 제2 클록 신호들을 생성하기 위해 상기 MCU 내의 제2 클록 도메인에 대응하는 제2 소스 클록 신호를 팬아웃하고 — 상기 제1 소스 클록 신호 및 상기 제2 소스 클록 신호는 상이한 클록 주파수들에서 동작함 —,상기 복수의 I/O 그룹들로 상기 복수의 제2 클록 신호들을 분배하고,상기 복수의 I/O 그룹들에 커플링된 상기 복수의 주변기기들에 상기 복수의 제2 클록 신호들을 제공하도록추가로 구성되는, MCU.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 소스 클록 신호는 저전력 클록이고, 상기 복수의 클록 신호들 각각은 저전력 상태를 동작시키는 동안 상기 복수의 주변기기들 중 하나 이상에 대한 저전력 클록으로서 동작하는, MCU.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서,상기 복수의 전력 도메인들 각각은 상기 복수의 주변기기들에 대응하는 복수의 디바이스 사양들 중 하나에 기초하는, MCU.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서,상기 MCU는,상기 복수의 주변기기들 중 제1 주변기기에 대한 전력을 턴 오프하고,상기 제1 주변기기에 대한 전력이 턴 오프된 것에 기초하여, 상기 제1 주변기기에 대응하는 상기 복수의 클록 신호들 중 하나를 턴 오프하도록추가로 구성되는, MCU.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서,상기 MCU는 상기 복수의 클록 신호들을 생성하기 위해 상기 소스 클록 신호를 팬아웃하기 위한 멀티플렉서를 포함하는, MCU.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 산호세 챔피온 코트 ***</address><code>520050384296</code><country>미국</country><engName>CYPRESS SEMICONDUCTOR CORPORATION</engName><name>사이프레스 세미컨덕터 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 광둥 선전 푸톈 디스트릭트 **...</address><code> </code><country> </country><engName>LIANG, Jiawei</engName><name>량, 자웨이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.06.14</priorityApplicationDate><priorityApplicationNumber>18/335,009</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.06.11</receiptDate><receiptNumber>1-1-2024-0629174-87</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.06.13</receiptDate><receiptNumber>9-1-2024-9006231-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Deferment of Submission of Claims</documentEngName><documentName>청구범위 제출유예 안내서</documentName><receiptDate>2024.06.13</receiptDate><receiptNumber>1-5-2024-0097102-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName> </documentEngName><documentName>외국어특허출원의 국어번역문 제출 안내서</documentName><receiptDate>2024.06.13</receiptDate><receiptNumber>1-5-2024-0097103-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2024.06.25</receiptDate><receiptNumber>1-1-2024-0687050-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[임시명세서보정(특허)]보정서</documentName><receiptDate>2024.06.25</receiptDate><receiptNumber>1-1-2024-0687066-03</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240075802.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933e40d007b351e5d5c5b7e3bce8f8812d9633faed3ef29383c3964f994475aabcd591cef7f40881159dc78b897ed34b7b1520f1759ed3404a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf974f7dd52827693501c4fcad58cfa29a002323d27e2451a970a1bb19fed9af2f32495eadeb50d27fefb461665bd7c9230f39e1ec15ebdf5d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>