<?xml version="1.0" encoding="UTF-8" standalone="no" ?>
<dsp_vbc select="DSP VBC Profile Select" upload="DSP VBC Profile Update" time="2022-06-01 16:58:58" type="firmware" num_mode="0x41" struct_size="0x6c4">
    <Audio>
        <Handset>
            <NB1 mode="0">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x0" visible="false" val="0x0" />
                <st_control_0 id="0x600" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x604" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x608" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x60c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x610" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x614" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x618" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x61c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x620" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x624" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x628" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x62c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x630" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x634" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x638" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x63c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x640" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x644" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x648" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x64c" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="1">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x6c4" visible="false" val="0x0" />
                <st_control_0 id="0xcc4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xcc8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xccc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xcd0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xcd4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xcd8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xcdc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xce0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xce4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xce8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xcec" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xcf0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xcf4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xcf8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xcfc" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xd00" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xd04" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xd08" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xd0c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xd10" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="2">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xd88" visible="false" val="0x0" />
                <st_control_0 id="0x1388" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x138c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1390" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1394" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1398" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x139c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x13a0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x13a4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x13a8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x13ac" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x13b0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x13b4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x13b8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x13bc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x13c0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x13c4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x13c8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x13cc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x13d0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x13d4" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="3">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x144c" visible="false" val="0x0" />
                <st_control_0 id="0x1a4c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1a50" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1a54" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1a58" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1a5c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1a60" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1a64" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1a68" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1a6c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1a70" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1a74" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1a78" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1a7c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1a80" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1a84" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1a88" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1a8c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1a90" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1a94" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1a98" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="4">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x1b10" visible="false" val="0x0" />
                <st_control_0 id="0x2110" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x2114" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x2118" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x211c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x2120" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x2124" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x2128" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x212c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x2130" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x2134" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x2138" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x213c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x2140" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x2144" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x2148" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x214c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x2150" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x2154" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x2158" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x215c" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="5">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x21d4" visible="false" val="0x0" />
                <st_control_0 id="0x27d4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x27d8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x27dc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x27e0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x27e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x27e8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x27ec" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x27f0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x27f4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x27f8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x27fc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x2800" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x2804" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x2808" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x280c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x2810" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x2814" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x2818" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x281c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x2820" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="6">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x2898" visible="false" val="0x0" />
                <st_control_0 id="0x2e98" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x2e9c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x2ea0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x2ea4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x2ea8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x2eac" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x2eb0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x2eb4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x2eb8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x2ebc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x2ec0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x2ec4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x2ec8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x2ecc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x2ed0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x2ed4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x2ed8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x2edc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x2ee0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x2ee4" visible="false" val="0x0" />
            </VOIP1>
        </Handset>
        <Handsfree>
            <NB1 mode="7">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x2f5c" visible="false" val="0x0" />
                <st_control_0 id="0x355c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x3560" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x3564" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x3568" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x356c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x3570" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x3574" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x3578" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x357c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x3580" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x3584" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x3588" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x358c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x3590" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x3594" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x3598" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x359c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x35a0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x35a4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x35a8" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="8">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x3620" visible="false" val="0x0" />
                <st_control_0 id="0x3c20" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x3c24" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x3c28" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x3c2c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x3c30" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x3c34" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x3c38" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x3c3c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x3c40" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x3c44" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x3c48" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x3c4c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x3c50" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x3c54" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x3c58" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x3c5c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x3c60" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x3c64" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x3c68" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x3c6c" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="9">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x3ce4" visible="false" val="0x0" />
                <st_control_0 id="0x42e4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x42e8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x42ec" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x42f0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x42f4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x42f8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x42fc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x4300" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x4304" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x4308" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x430c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x4310" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x4314" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x4318" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x431c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x4320" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x4324" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x4328" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x432c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x4330" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="10">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x43a8" visible="false" val="0x0" />
                <st_control_0 id="0x49a8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x49ac" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x49b0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x49b4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x49b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x49bc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x49c0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x49c4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x49c8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x49cc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x49d0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x49d4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x49d8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x49dc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x49e0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x49e4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x49e8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x49ec" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x49f0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x49f4" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="11">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x4a6c" visible="false" val="0x0" />
                <st_control_0 id="0x506c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x5070" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x5074" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x5078" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x507c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x5080" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x5084" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x5088" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x508c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x5090" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x5094" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x5098" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x509c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x50a0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x50a4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x50a8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x50ac" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x50b0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x50b4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x50b8" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="12">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x5130" visible="false" val="0x0" />
                <st_control_0 id="0x5730" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x5734" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x5738" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x573c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x5740" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x5744" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x5748" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x574c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x5750" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x5754" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x5758" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x575c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x5760" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x5764" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x5768" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x576c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x5770" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x5774" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x5778" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x577c" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="13">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x57f4" visible="false" val="0x0" />
                <st_control_0 id="0x5df4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x5df8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x5dfc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x5e00" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x5e04" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x5e08" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x5e0c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x5e10" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x5e14" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x5e18" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x5e1c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x5e20" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x5e24" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x5e28" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x5e2c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x5e30" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x5e34" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x5e38" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x5e3c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x5e40" visible="false" val="0x0" />
            </VOIP1>
        </Handsfree>
        <Headset4P>
            <NB1 mode="14">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x5eb8" visible="false" val="0x0" />
                <st_control_0 id="0x64b8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x64bc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x64c0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x64c4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x64c8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x64cc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x64d0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x64d4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x64d8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x64dc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x64e0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x64e4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x64e8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x64ec" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x64f0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x64f4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x64f8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x64fc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x6500" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x6504" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="15">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x657c" visible="false" val="0x0" />
                <st_control_0 id="0x6b7c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x6b80" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x6b84" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x6b88" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x6b8c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x6b90" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x6b94" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x6b98" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x6b9c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x6ba0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x6ba4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x6ba8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x6bac" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x6bb0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x6bb4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x6bb8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x6bbc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x6bc0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x6bc4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x6bc8" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="16">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x6c40" visible="false" val="0x0" />
                <st_control_0 id="0x7240" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x7244" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x7248" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x724c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x7250" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x7254" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x7258" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x725c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x7260" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x7264" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x7268" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x726c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x7270" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x7274" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x7278" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x727c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x7280" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x7284" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x7288" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x728c" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="17">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x7304" visible="false" val="0x0" />
                <st_control_0 id="0x7904" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x7908" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x790c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x7910" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x7914" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x7918" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x791c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x7920" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x7924" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x7928" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x792c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x7930" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x7934" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x7938" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x793c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x7940" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x7944" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x7948" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x794c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x7950" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="18">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x79c8" visible="false" val="0x0" />
                <st_control_0 id="0x7fc8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x7fcc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x7fd0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x7fd4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x7fd8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x7fdc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x7fe0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x7fe4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x7fe8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x7fec" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x7ff0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x7ff4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x7ff8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x7ffc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x8000" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x8004" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x8008" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x800c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x8010" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x8014" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="19">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x808c" visible="false" val="0x0" />
                <st_control_0 id="0x868c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x8690" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x8694" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x8698" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x869c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x86a0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x86a4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x86a8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x86ac" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x86b0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x86b4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x86b8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x86bc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x86c0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x86c4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x86c8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x86cc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x86d0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x86d4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x86d8" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="20">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x8750" visible="false" val="0x0" />
                <st_control_0 id="0x8d50" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x8d54" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x8d58" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x8d5c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x8d60" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x8d64" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x8d68" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x8d6c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x8d70" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x8d74" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x8d78" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x8d7c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x8d80" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x8d84" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x8d88" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x8d8c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x8d90" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x8d94" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x8d98" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x8d9c" visible="false" val="0x0" />
            </VOIP1>
        </Headset4P>
        <Headset3P>
            <NB1 mode="21">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x8e14" visible="false" val="0x0" />
                <st_control_0 id="0x9414" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x9418" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x941c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x9420" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x9424" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x9428" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x942c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x9430" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x9434" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x9438" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x943c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x9440" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x9444" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x9448" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x944c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x9450" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x9454" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x9458" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x945c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x9460" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="22">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x94d8" visible="false" val="0x0" />
                <st_control_0 id="0x9ad8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x9adc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x9ae0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x9ae4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x9ae8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x9aec" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x9af0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x9af4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x9af8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x9afc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x9b00" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x9b04" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x9b08" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x9b0c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x9b10" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x9b14" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x9b18" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x9b1c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x9b20" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x9b24" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="23">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x9b9c" visible="false" val="0x0" />
                <st_control_0 id="0xa19c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xa1a0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xa1a4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xa1a8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xa1ac" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xa1b0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xa1b4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xa1b8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xa1bc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xa1c0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xa1c4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xa1c8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xa1cc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xa1d0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xa1d4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xa1d8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xa1dc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xa1e0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xa1e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xa1e8" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="24">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xa260" visible="false" val="0x0" />
                <st_control_0 id="0xa860" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xa864" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xa868" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xa86c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xa870" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xa874" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xa878" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xa87c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xa880" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xa884" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xa888" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xa88c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xa890" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xa894" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xa898" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xa89c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xa8a0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xa8a4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xa8a8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xa8ac" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="25">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xa924" visible="false" val="0x0" />
                <st_control_0 id="0xaf24" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xaf28" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xaf2c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xaf30" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xaf34" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xaf38" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xaf3c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xaf40" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xaf44" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xaf48" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xaf4c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xaf50" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xaf54" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xaf58" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xaf5c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xaf60" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xaf64" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xaf68" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xaf6c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xaf70" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="26">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xafe8" visible="false" val="0x0" />
                <st_control_0 id="0xb5e8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xb5ec" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xb5f0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xb5f4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xb5f8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xb5fc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xb600" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xb604" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xb608" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xb60c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xb610" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xb614" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xb618" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xb61c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xb620" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xb624" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xb628" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xb62c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xb630" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xb634" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="27">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xb6ac" visible="false" val="0x0" />
                <st_control_0 id="0xbcac" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xbcb0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xbcb4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xbcb8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xbcbc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xbcc0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xbcc4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xbcc8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xbccc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xbcd0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xbcd4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xbcd8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xbcdc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xbce0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xbce4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xbce8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xbcec" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xbcf0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xbcf4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xbcf8" visible="false" val="0x0" />
            </VOIP1>
        </Headset3P>
        <BTHS>
            <NB1 mode="28">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xbd70" visible="false" val="0x0" />
                <st_control_0 id="0xc370" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xc374" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xc378" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xc37c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xc380" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xc384" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xc388" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xc38c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xc390" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xc394" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xc398" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xc39c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xc3a0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xc3a4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xc3a8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xc3ac" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xc3b0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xc3b4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xc3b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xc3bc" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="29">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xc434" visible="false" val="0x0" />
                <st_control_0 id="0xca34" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xca38" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xca3c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xca40" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xca44" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xca48" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xca4c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xca50" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xca54" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xca58" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xca5c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xca60" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xca64" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xca68" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xca6c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xca70" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xca74" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xca78" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xca7c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xca80" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="30">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xcaf8" visible="false" val="0x0" />
                <st_control_0 id="0xd0f8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xd0fc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xd100" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xd104" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xd108" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xd10c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xd110" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xd114" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xd118" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xd11c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xd120" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xd124" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xd128" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xd12c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xd130" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xd134" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xd138" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xd13c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xd140" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xd144" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="31">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xd1bc" visible="false" val="0x0" />
                <st_control_0 id="0xd7bc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xd7c0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xd7c4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xd7c8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xd7cc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xd7d0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xd7d4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xd7d8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xd7dc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xd7e0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xd7e4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xd7e8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xd7ec" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xd7f0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xd7f4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xd7f8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xd7fc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xd800" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xd804" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xd808" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="32">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xd880" visible="false" val="0x0" />
                <st_control_0 id="0xde80" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xde84" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xde88" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xde8c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xde90" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xde94" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xde98" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xde9c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xdea0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xdea4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xdea8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xdeac" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xdeb0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xdeb4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xdeb8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xdebc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xdec0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xdec4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xdec8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xdecc" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="33">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xdf44" visible="false" val="0x0" />
                <st_control_0 id="0xe544" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xe548" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xe54c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xe550" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xe554" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xe558" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xe55c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xe560" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xe564" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xe568" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xe56c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xe570" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xe574" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xe578" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xe57c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xe580" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xe584" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xe588" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xe58c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xe590" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="34">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xe608" visible="false" val="0x0" />
                <st_control_0 id="0xec08" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xec0c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xec10" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xec14" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xec18" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xec1c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xec20" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xec24" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xec28" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xec2c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xec30" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xec34" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xec38" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xec3c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xec40" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xec44" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xec48" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xec4c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xec50" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xec54" visible="false" val="0x0" />
            </VOIP1>
        </BTHS>
        <BTHSNREC>
            <NB1 mode="35">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xeccc" visible="false" val="0x0" />
                <st_control_0 id="0xf2cc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xf2d0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xf2d4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xf2d8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xf2dc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xf2e0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xf2e4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xf2e8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xf2ec" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xf2f0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xf2f4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xf2f8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xf2fc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xf300" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xf304" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xf308" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xf30c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xf310" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xf314" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xf318" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="36">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xf390" visible="false" val="0x0" />
                <st_control_0 id="0xf990" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xf994" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xf998" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xf99c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xf9a0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xf9a4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xf9a8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xf9ac" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xf9b0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xf9b4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xf9b8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xf9bc" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xf9c0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xf9c4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xf9c8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xf9cc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xf9d0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xf9d4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xf9d8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0xf9dc" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="37">
                <reserve0 offset="0" bits="12288" t="t12288" id="0xfa54" visible="false" val="0x0" />
                <st_control_0 id="0x10054" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x10058" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1005c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x10060" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x10064" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x10068" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1006c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x10070" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x10074" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x10078" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1007c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x10080" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x10084" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x10088" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1008c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x10090" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x10094" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x10098" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1009c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x100a0" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="38">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x10118" visible="false" val="0x0" />
                <st_control_0 id="0x10718" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1071c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x10720" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x10724" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x10728" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1072c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x10730" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x10734" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x10738" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1073c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x10740" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x10744" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x10748" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1074c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x10750" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x10754" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x10758" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1075c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x10760" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x10764" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="39">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x107dc" visible="false" val="0x0" />
                <st_control_0 id="0x10ddc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x10de0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x10de4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x10de8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x10dec" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x10df0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x10df4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x10df8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x10dfc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x10e00" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x10e04" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x10e08" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x10e0c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x10e10" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x10e14" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x10e18" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x10e1c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x10e20" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x10e24" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x10e28" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="40">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x10ea0" visible="false" val="0x0" />
                <st_control_0 id="0x114a0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <rst_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x114a4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x114a8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x114ac" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x114b0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x114b4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x114b8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x114bc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x114c0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x114c4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x114c8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x114cc" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x114d0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x114d4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x114d8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x114dc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x114e0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x114e4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x114e8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x114ec" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="41">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x11564" visible="false" val="0x0" />
                <st_control_0 id="0x11b64" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x11b68" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x11b6c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x11b70" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x11b74" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x11b78" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x11b7c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x11b80" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x11b84" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x11b88" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x11b8c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x11b90" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x11b94" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x11b98" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x11b9c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x11ba0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x11ba4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x11ba8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x11bac" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x11bb0" visible="false" val="0x0" />
            </VOIP1>
        </BTHSNREC>
        <TypeC_Digital>
            <NB1 mode="42">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x11c28" visible="false" val="0x0" />
                <st_control_0 id="0x12228" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1222c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x12230" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x12234" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x12238" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1223c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x12240" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x12244" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x12248" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1224c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x12250" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x12254" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x12258" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1225c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x12260" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x12264" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x12268" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1226c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x12270" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x12274" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="43">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x122ec" visible="false" val="0x0" />
                <st_control_0 id="0x128ec" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x128f0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x128f4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x128f8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x128fc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x12900" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x12904" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x12908" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1290c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x12910" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x12914" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x12918" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1291c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x12920" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x12924" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x12928" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1292c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x12930" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x12934" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x12938" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="44">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x129b0" visible="false" val="0x0" />
                <st_control_0 id="0x12fb0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x12fb4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x12fb8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x12fbc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x12fc0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x12fc4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x12fc8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x12fcc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x12fd0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x12fd4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x12fd8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x12fdc" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x12fe0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x12fe4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x12fe8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x12fec" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x12ff0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x12ff4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x12ff8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x12ffc" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="45">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x13074" visible="false" val="0x0" />
                <st_control_0 id="0x13674" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x13678" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1367c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x13680" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x13684" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x13688" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1368c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x13690" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x13694" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x13698" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1369c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x136a0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x136a4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x136a8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x136ac" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x136b0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x136b4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x136b8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x136bc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x136c0" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="46">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x13738" visible="false" val="0x0" />
                <st_control_0 id="0x13d38" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x13d3c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x13d40" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x13d44" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x13d48" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x13d4c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x13d50" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x13d54" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x13d58" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x13d5c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x13d60" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x13d64" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x13d68" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x13d6c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x13d70" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x13d74" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x13d78" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x13d7c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x13d80" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x13d84" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="47">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x13dfc" visible="false" val="0x0" />
                <st_control_0 id="0x143fc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x14400" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x14404" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x14408" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1440c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x14410" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x14414" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x14418" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1441c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x14420" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x14424" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x14428" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1442c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x14430" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x14434" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x14438" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1443c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x14440" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x14444" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x14448" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="48">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x144c0" visible="false" val="0x0" />
                <st_control_0 id="0x14ac0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x14ac4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x14ac8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x14acc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x14ad0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x14ad4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x14ad8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x14adc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x14ae0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x14ae4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x14ae8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x14aec" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x14af0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x14af4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x14af8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x14afc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x14b00" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x14b04" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x14b08" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x14b0c" visible="false" val="0x0" />
            </VOIP1>
        </TypeC_Digital>
        <Hac>
            <NB1 mode="56">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x17ae0" visible="false" val="0x0" />
                <st_control_0 id="0x180e0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x180e4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x180e8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x180ec" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x180f0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x180f4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x180f8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x180fc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x18100" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x18104" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x18108" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1810c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x18110" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x18114" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x18118" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1811c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x18120" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x18124" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x18128" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1812c" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="57">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x181a4" visible="false" val="0x0" />
                <st_control_0 id="0x187a4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x187a8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x187ac" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x187b0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x187b4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x187b8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x187bc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x187c0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x187c4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x187c8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x187cc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x187d0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x187d4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x187d8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x187dc" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x187e0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x187e4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x187e8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x187ec" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x187f0" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="58">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x18868" visible="false" val="0x0" />
                <st_control_0 id="0x18e68" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x18e6c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x18e70" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x18e74" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x18e78" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x18e7c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x18e80" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x18e84" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x18e88" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x18e8c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x18e90" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x18e94" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x18e98" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x18e9c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x18ea0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x18ea4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x18ea8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x18eac" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x18eb0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x18eb4" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="59">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x18f2c" visible="false" val="0x0" />
                <st_control_0 id="0x1952c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x19530" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x19534" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x19538" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1953c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x19540" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x19544" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x19548" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1954c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x19550" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x19554" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x19558" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1955c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x19560" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x19564" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x19568" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1956c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x19570" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x19574" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x19578" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="60">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x195f0" visible="false" val="0x0" />
                <st_control_0 id="0x19bf0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x19bf4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x19bf8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x19bfc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x19c00" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x19c04" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x19c08" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x19c0c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x19c10" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x19c14" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x19c18" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x19c1c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x19c20" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x19c24" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x19c28" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x19c2c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x19c30" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x19c34" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x19c38" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x19c3c" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="61">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x19cb4" visible="false" val="0x0" />
                <st_control_0 id="0x1a2b4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1a2b8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1a2bc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1a2c0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1a2c4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1a2c8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1a2cc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1a2d0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1a2d4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1a2d8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1a2dc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1a2e0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1a2e4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1a2e8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1a2ec" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1a2f0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1a2f4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1a2f8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1a2fc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1a300" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="62">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x1a378" visible="false" val="0x0" />
                <st_control_0 id="0x1a978" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1a97c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1a980" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1a984" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1a988" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1a98c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1a990" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1a994" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1a998" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1a99c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1a9a0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1a9a4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1a9a8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1a9ac" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1a9b0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1a9b4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1a9b8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1a9bc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1a9c0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1a9c4" visible="false" val="0x0" />
            </VOIP1>
        </Hac>
    </Audio>
    <Music>
        <Headset>
            <Playback mode="63">
                <audio_mute_dg_control id="0x1aa3c" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1aa40" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1aa44" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1aa48" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1aa4c" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x00" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1aa50" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1aa54" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1aa58" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1aa5c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1aa60" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x0190" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1aa64" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1aa68" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1aa6c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1aa70" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x01f4" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1aa74" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x01f4" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1aa78" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1aa7c" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1aa80" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1aa84" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1aa88" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1aa8c" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1aa90" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1aa94" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1aa98" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1aa9c" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1aaa0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1aaa4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1aaa8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1aaac" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1aab0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x157c" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1aab4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x157c" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1aab8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1aabc" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1aac0" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x040000" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1aac4" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1aac8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1aacc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1aad0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1aad4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_alc_ratio id="0x1aad8" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1aadc" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1aae0" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1aae4" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1aae8" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1aaec" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1aaf0" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1aaf4" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1aaf8" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1aafc" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1ab00" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1ab04" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1ab08" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1ab0c" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1ab10" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1ab14" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1ab18" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1ab1c" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1ab20" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1ab24" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1ab28" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1ab2c" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1ab30" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1ab34" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1ab38" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1ab3c" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1ab40" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1ab44" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1ab48" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1ab4c" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1ab50" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1ab54" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1ab58" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1ab5c" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1ab60" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1ab64" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1ab68" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1ab6c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1ab70" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1ab74" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1ab78" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1ab7c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1ab80" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1ab84" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1ab88" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1ab8c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1ab90" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1ab94" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1ab98" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1ab9c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1aba0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1aba4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1aba8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1abac" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1abb0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1abb4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1abb8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1abbc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1abc0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1abc4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1abc8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1abcc" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x00" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1abd0" t="u32" offset="0" bits="32" visible="true" val="0xfbf4" />
                <audio_drc_s1_b0_l id="0x1abd4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_drc_s1_b1_l id="0x1abd8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_b2_l id="0x1abdc" t="u32" offset="0" bits="32" visible="true" val="0xffc00000" />
                <audio_drc_s1_a1_l id="0x1abe0" t="u32" offset="0" bits="32" visible="true" val="0x77194b" />
                <audio_drc_s1_a2_l id="0x1abe4" t="u32" offset="0" bits="32" visible="true" val="0xffc7df9e" />
                <audio_drc_s1_gain_r id="0x1abe8" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1abec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1abf0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1abf4" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1abf8" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1abfc" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1ac00" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1ac04" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1ac08" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1ac0c" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1ac10" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1ac14" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1ac18" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1ac1c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1ac20" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1ac24" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1ac28" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1ac2c" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1ac30" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1ac34" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1ac38" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1ac3c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1ac40" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1ac44" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1ac48" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1ac4c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1ac50" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1ac54" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1ac58" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1ac5c" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1ac60" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1ac64" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1ac68" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1ac6c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1ac70" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1ac74" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1ac78" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1ac7c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1ac80" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1ac84" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1ac88" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1ac8c" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1ac90" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1ac94" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1ac98" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1ac9c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1aca0" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1aca4" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1aca8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1acac" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1acb0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1acb4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1acb8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1acbc" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1acc0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1acc4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1acc8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1accc" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1acd0" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1acd4" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1acd8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1acdc" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1ace0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1ace4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1ace8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1acec" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1acf0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1acf4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1acf8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1acfc" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1ad00" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1ad04" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1ad08" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1ad0c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1ad10" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1ad14" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1ad18" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1ad1c" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1ad20" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1ad24" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1ad28" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1ad2c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1ad30" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1ad34" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1ad38" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1ad3c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1ad40" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1ad44" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1ad48" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1ad4c" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1ad50" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1ad54" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1ad58" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1ad5c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1ad60" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1ad64" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1ad68" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1ad6c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1ad70" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1ad74" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1ad78" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1ad7c" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1ad80" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1ad84" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1ad88" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1ad8c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1ad90" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1ad94" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1ad98" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1ad9c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1ada0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1ada4" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1ada8" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1adac" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1adb0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1adb4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1adb8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1adbc" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1adc0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1adc4" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1adc8" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1adcc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1add0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1add4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_highdrc_CG_var id="0x1add8" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1addc" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1ade0" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1ade4" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1ade8" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1adec" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1adf0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_threshold id="0x1adf4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_highdrc_expand_ratio id="0x1adf8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_highdrc_expand_hold id="0x1adfc" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1ae00" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1ae04" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1ae08" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1ae0c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1ae10" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1ae14" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1ae18" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_middrc_CG_var id="0x1ae1c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1ae20" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1ae24" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1ae28" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1ae2c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1ae30" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1ae34" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_threshold id="0x1ae38" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_middrc_expand_ratio id="0x1ae3c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_middrc_expand_hold id="0x1ae40" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1ae44" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1ae48" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1ae4c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1ae50" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1ae54" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1ae58" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1ae5c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_lowdrc_CG_var id="0x1ae60" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1ae64" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1ae68" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1ae6c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1ae70" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1ae74" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1ae78" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_threshold id="0x1ae7c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_lowdrc_expand_ratio id="0x1ae80" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_lowdrc_expand_hold id="0x1ae84" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1ae88" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1ae8c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1ae90" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1ae94" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1ae98" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1ae9c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1aea0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_postdrc_CG_var id="0x1aea4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1aea8" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1aeac" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1aeb0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1aeb4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1aeb8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1aebc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_threshold id="0x1aec0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_postdrc_expand_ratio id="0x1aec4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_postdrc_expand_hold id="0x1aec8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1aecc" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1aed0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1aed4" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1aed8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1aedc" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1aee0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1aee4" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1aee8" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1aeec" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1aef0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1aef4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1aef8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1aefc" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1af00" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1af04" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1af08" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1af0c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1af10" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1af14" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1af18" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1af1c" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1af20" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1af24" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1af28" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1af2c" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1af30" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1af34" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1af38" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1af3c" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1af40" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1af44" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1af48" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_l id="0x1af4c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1af50" t="u32" offset="0" bits="32" visible="true" val="0x02" />
                <audio_ellip4_s1_a1_l id="0x1af54" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1af58" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1af5c" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1af60" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1af64" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1af68" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1af6c" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1af70" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1af74" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1af78" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1af7c" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1af80" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1af84" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1af88" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1af8c" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1af90" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1af94" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_r id="0x1af98" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1af9c" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_r id="0x1afa0" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1afa4" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1afa8" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1afac" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1afb0" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1afb4" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1afb8" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1afbc" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1afc0" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1afc4" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1afc8" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1afcc" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1afd0" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1afd4" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1afd8" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1afdc" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1afe0" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1afe4" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1afe8" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1afec" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1aff0" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1aff4" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1aff8" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1affc" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1b000" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1b004" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1b008" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1b00c" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1b010" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1b014" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1b018" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1b01c" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1b020" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1b024" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1b028" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1b02c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1b030" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1b034" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1b038" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1b03c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1b040" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1b044" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1b048" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1b04c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1b050" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1b054" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1b058" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1b05c" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1b060" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1b064" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1b068" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1b06c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1b070" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1b074" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1b078" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1b07c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1b080" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1b084" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1b088" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1b08c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1b090" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1b094" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1b098" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1b09c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1b0a0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1b0a4" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1b0a8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1b0ac" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1b0b0" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1b0b4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1b0b8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1b0bc" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1b0c0" visible="false" val="0x0" />
            </Playback>
        </Headset>
        <Handsfree>
            <Playback mode="64">
                <audio_mute_dg_control id="0x1b100" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1b104" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1b108" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1b10c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1b110" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x00" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1b114" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1b118" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1b11c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0289" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1b120" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1b124" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x0190" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1b128" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1b12c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1b130" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1b134" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x0258" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1b138" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x0258" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1b13c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1b140" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1b144" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1b148" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1b14c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1b150" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1b154" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1b158" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1b15c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1b160" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1b164" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1b168" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1b16c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1b170" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1b174" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1388" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1b178" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1388" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1b17c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1b180" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1b184" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x040000" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1b188" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1b18c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1b190" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1b194" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1b198" t="u32" offset="0" bits="32" visible="true" val="0xfffffff6" />
                <audio_alc_ratio id="0x1b19c" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1b1a0" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1b1a4" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1b1a8" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1b1ac" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1b1b0" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1b1b4" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1b1b8" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1b1bc" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1b1c0" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1b1c4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1b1c8" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1b1cc" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1b1d0" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1b1d4" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1b1d8" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1b1dc" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1b1e0" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1b1e4" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1b1e8" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1b1ec" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1b1f0" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1b1f4" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1b1f8" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1b1fc" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1b200" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1b204" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1b208" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1b20c" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1b210" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1b214" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1b218" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1b21c" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1b220" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1b224" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1b228" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1b22c" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1b230" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1b234" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1b238" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1b23c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1b240" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1b244" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1b248" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1b24c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1b250" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1b254" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1b258" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1b25c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1b260" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1b264" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1b268" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1b26c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1b270" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1b274" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1b278" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1b27c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1b280" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1b284" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1b288" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1b28c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1b290" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x01" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1b294" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_b0_l id="0x1b298" t="u32" offset="0" bits="32" visible="true" val="0x1450" />
                <audio_drc_s1_b1_l id="0x1b29c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_b2_l id="0x1b2a0" t="u32" offset="0" bits="32" visible="true" val="0x04b0" />
                <audio_drc_s1_a1_l id="0x1b2a4" t="u32" offset="0" bits="32" visible="true" val="0x04b0" />
                <audio_drc_s1_a2_l id="0x1b2a8" t="u32" offset="0" bits="32" visible="true" val="0xc8" />
                <audio_drc_s1_gain_r id="0x1b2ac" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1b2b0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1b2b4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1b2b8" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1b2bc" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1b2c0" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1b2c4" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1b2c8" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1b2cc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1b2d0" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1b2d4" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1b2d8" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1b2dc" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1b2e0" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1b2e4" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1b2e8" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1b2ec" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1b2f0" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1b2f4" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1b2f8" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1b2fc" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1b300" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1b304" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1b308" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1b30c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1b310" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1b314" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1b318" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1b31c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1b320" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1b324" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1b328" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1b32c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1b330" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1b334" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1b338" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1b33c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1b340" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1b344" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1b348" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1b34c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1b350" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1b354" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1b358" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1b35c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1b360" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1b364" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1b368" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1b36c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1b370" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1b374" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1b378" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1b37c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1b380" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1b384" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1b388" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1b38c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1b390" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1b394" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1b398" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1b39c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1b3a0" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1b3a4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1b3a8" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1b3ac" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1b3b0" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1b3b4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1b3b8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1b3bc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1b3c0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1b3c4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1b3c8" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1b3cc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1b3d0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1b3d4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1b3d8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1b3dc" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1b3e0" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1b3e4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1b3e8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1b3ec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1b3f0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1b3f4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1b3f8" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1b3fc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1b400" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1b404" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1b408" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1b40c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1b410" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1b414" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1b418" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1b41c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1b420" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1b424" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1b428" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1b42c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1b430" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1b434" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1b438" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1b43c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1b440" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1b444" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1b448" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1b44c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1b450" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1b454" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1b458" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1b45c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1b460" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1b464" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1b468" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1b46c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1b470" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1b474" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1b478" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1b47c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1b480" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1b484" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1b488" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1b48c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1b490" t="u32" offset="0" bits="32" visible="true" val="0xffffffa6" />
                <audio_highdrc_threshold id="0x1b494" t="u32" offset="0" bits="32" visible="true" val="0xffffff88" />
                <audio_highdrc_ratio id="0x1b498" t="u32" offset="0" bits="32" visible="true" val="0x6016" />
                <audio_highdrc_CG_var id="0x1b49c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1b4a0" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1b4a4" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1b4a8" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1b4ac" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1b4b0" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1b4b4" t="u32" offset="0" bits="32" visible="true" val="0xfffffd44" />
                <audio_highdrc_expand_threshold id="0x1b4b8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_ratio id="0x1b4bc" t="u32" offset="0" bits="32" visible="true" val="0x0bb6" />
                <audio_highdrc_expand_hold id="0x1b4c0" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1b4c4" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1b4c8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1b4cc" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1b4d0" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1b4d4" t="u32" offset="0" bits="32" visible="true" val="0xffffffc4" />
                <audio_middrc_threshold id="0x1b4d8" t="u32" offset="0" bits="32" visible="true" val="0xffffffa6" />
                <audio_middrc_ratio id="0x1b4dc" t="u32" offset="0" bits="32" visible="true" val="0x6016" />
                <audio_middrc_CG_var id="0x1b4e0" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1b4e4" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1b4e8" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1b4ec" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1b4f0" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1b4f4" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1b4f8" t="u32" offset="0" bits="32" visible="true" val="0xfffffd44" />
                <audio_middrc_expand_threshold id="0x1b4fc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_ratio id="0x1b500" t="u32" offset="0" bits="32" visible="true" val="0x0bb6" />
                <audio_middrc_expand_hold id="0x1b504" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1b508" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1b50c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1b510" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1b514" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1b518" t="u32" offset="0" bits="32" visible="true" val="0xffffffa6" />
                <audio_lowdrc_threshold id="0x1b51c" t="u32" offset="0" bits="32" visible="true" val="0xffffff88" />
                <audio_lowdrc_ratio id="0x1b520" t="u32" offset="0" bits="32" visible="true" val="0x6016" />
                <audio_lowdrc_CG_var id="0x1b524" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1b528" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1b52c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1b530" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1b534" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1b538" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1b53c" t="u32" offset="0" bits="32" visible="true" val="0xfffffd44" />
                <audio_lowdrc_expand_threshold id="0x1b540" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_ratio id="0x1b544" t="u32" offset="0" bits="32" visible="true" val="0x0bb6" />
                <audio_lowdrc_expand_hold id="0x1b548" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1b54c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1b550" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1b554" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1b558" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1b55c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1b560" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1b564" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_postdrc_CG_var id="0x1b568" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1b56c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1b570" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1b574" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1b578" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1b57c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1b580" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_postdrc_expand_threshold id="0x1b584" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_ratio id="0x1b588" t="u32" offset="0" bits="32" visible="true" val="0x0bb6" />
                <audio_postdrc_expand_hold id="0x1b58c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1b590" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1b594" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1b598" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1b59c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1b5a0" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1b5a4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1b5a8" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1b5ac" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1b5b0" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1b5b4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1b5b8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1b5bc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1b5c0" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1b5c4" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1b5c8" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1b5cc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1b5d0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1b5d4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1b5d8" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1b5dc" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1b5e0" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1b5e4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1b5e8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1b5ec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1b5f0" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1b5f4" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1b5f8" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1b5fc" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1b600" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1b604" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1b608" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1b60c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b1_l id="0x1b610" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1b614" t="u32" offset="0" bits="32" visible="true" val="0x01" />
                <audio_ellip4_s1_a1_l id="0x1b618" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1b61c" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1b620" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1b624" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1b628" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1b62c" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1b630" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1b634" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1b638" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1b63c" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1b640" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1b644" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1b648" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1b64c" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1b650" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1b654" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1b658" t="u32" offset="0" bits="32" visible="true" val="0x02ef" />
                <audio_ellip4_s2_b2_r id="0x1b65c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1b660" t="u32" offset="0" bits="32" visible="true" val="0xfffff000" />
                <audio_ellip4_s2_a2_r id="0x1b664" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1b668" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1b66c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1b670" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1b674" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1b678" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1b67c" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1b680" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1b684" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1b688" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1b68c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1b690" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1b694" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1b698" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1b69c" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1b6a0" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1b6a4" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1b6a8" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1b6ac" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1b6b0" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1b6b4" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1b6b8" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1b6bc" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1b6c0" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1b6c4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1b6c8" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1b6cc" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1b6d0" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1b6d4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1b6d8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1b6dc" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1b6e0" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1b6e4" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1b6e8" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1b6ec" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1b6f0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1b6f4" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1b6f8" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1b6fc" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1b700" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1b704" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1b708" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1b70c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1b710" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1b714" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1b718" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1b71c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1b720" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1b724" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1b728" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1b72c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1b730" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1b734" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1b738" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1b73c" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1b740" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1b744" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1b748" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1b74c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1b750" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1b754" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1b758" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1b75c" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1b760" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1b764" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1b768" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1b76c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1b770" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1b774" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1b778" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1b77c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1b780" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1b784" visible="false" val="0x0" />
            </Playback>
        </Handsfree>
        <Headfree>
            <Playback mode="65">
                <audio_mute_dg_control id="0x1b7c4" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1b7c8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1b7cc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1b7d0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1b7d4" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x01" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1b7d8" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1b7dc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1b7e0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0289" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1b7e4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1b7e8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x01f4" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1b7ec" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1b7f0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1b7f4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1b7f8" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x03e8" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1b7fc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x03e8" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1b800" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1b804" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1b808" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x07d0" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1b80c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x07d0" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1b810" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1b814" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1b818" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1b81c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1b820" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1b824" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1b828" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0fa0" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1b82c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0fa0" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1b830" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1b834" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1b838" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1b83c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1b840" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1b844" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1b848" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x040000" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1b84c" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1b850" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1b854" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1b858" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1b85c" t="u32" offset="0" bits="32" visible="true" val="0xfffffff6" />
                <audio_alc_ratio id="0x1b860" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1b864" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1b868" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1b86c" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1b870" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1b874" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1b878" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1b87c" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1b880" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1b884" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1b888" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1b88c" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1b890" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1b894" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1b898" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1b89c" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1b8a0" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1b8a4" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1b8a8" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1b8ac" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1b8b0" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1b8b4" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1b8b8" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1b8bc" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1b8c0" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1b8c4" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1b8c8" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1b8cc" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1b8d0" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1b8d4" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1b8d8" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1b8dc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1b8e0" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1b8e4" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1b8e8" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1b8ec" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1b8f0" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1b8f4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1b8f8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1b8fc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1b900" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1b904" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1b908" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1b90c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1b910" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1b914" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1b918" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1b91c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1b920" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1b924" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1b928" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1b92c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1b930" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1b934" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1b938" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1b93c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1b940" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1b944" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1b948" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1b94c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1b950" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1b954" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x00" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1b958" t="u32" offset="0" bits="32" visible="true" val="0x03e8" />
                <audio_drc_s1_b0_l id="0x1b95c" t="u32" offset="0" bits="32" visible="true" val="0x2710" />
                <audio_drc_s1_b1_l id="0x1b960" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_b2_l id="0x1b964" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_a1_l id="0x1b968" t="u32" offset="0" bits="32" visible="true" val="0x0258" />
                <audio_drc_s1_a2_l id="0x1b96c" t="u32" offset="0" bits="32" visible="true" val="0x012c" />
                <audio_drc_s1_gain_r id="0x1b970" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1b974" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1b978" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1b97c" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1b980" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1b984" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1b988" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1b98c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1b990" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1b994" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1b998" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1b99c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1b9a0" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1b9a4" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1b9a8" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1b9ac" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1b9b0" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1b9b4" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1b9b8" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1b9bc" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1b9c0" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1b9c4" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1b9c8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1b9cc" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1b9d0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1b9d4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1b9d8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1b9dc" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1b9e0" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1b9e4" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1b9e8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1b9ec" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1b9f0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1b9f4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1b9f8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1b9fc" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1ba00" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1ba04" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1ba08" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1ba0c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1ba10" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1ba14" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1ba18" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1ba1c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1ba20" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1ba24" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1ba28" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1ba2c" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1ba30" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1ba34" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1ba38" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1ba3c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1ba40" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1ba44" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1ba48" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1ba4c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1ba50" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1ba54" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1ba58" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1ba5c" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1ba60" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1ba64" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1ba68" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1ba6c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1ba70" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1ba74" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1ba78" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1ba7c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1ba80" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1ba84" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1ba88" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1ba8c" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1ba90" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1ba94" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1ba98" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1ba9c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1baa0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1baa4" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1baa8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1baac" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1bab0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1bab4" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1bab8" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1babc" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1bac0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1bac4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1bac8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1bacc" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1bad0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1bad4" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1bad8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1badc" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1bae0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1bae4" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1bae8" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1baec" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1baf0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1baf4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1baf8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1bafc" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1bb00" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1bb04" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1bb08" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1bb0c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1bb10" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1bb14" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1bb18" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1bb1c" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1bb20" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1bb24" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1bb28" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1bb2c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1bb30" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1bb34" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1bb38" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1bb3c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1bb40" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1bb44" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1bb48" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1bb4c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1bb50" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1bb54" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1bb58" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1bb5c" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_highdrc_CG_var id="0x1bb60" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1bb64" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1bb68" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1bb6c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1bb70" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1bb74" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1bb78" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_highdrc_expand_threshold id="0x1bb7c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_ratio id="0x1bb80" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_highdrc_expand_hold id="0x1bb84" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1bb88" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1bb8c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1bb90" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1bb94" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1bb98" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1bb9c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1bba0" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_middrc_CG_var id="0x1bba4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1bba8" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1bbac" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1bbb0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1bbb4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1bbb8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1bbbc" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_middrc_expand_threshold id="0x1bbc0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_ratio id="0x1bbc4" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_middrc_expand_hold id="0x1bbc8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1bbcc" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1bbd0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1bbd4" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1bbd8" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1bbdc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1bbe0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1bbe4" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_lowdrc_CG_var id="0x1bbe8" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1bbec" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1bbf0" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1bbf4" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1bbf8" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1bbfc" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1bc00" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_lowdrc_expand_threshold id="0x1bc04" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_ratio id="0x1bc08" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_lowdrc_expand_hold id="0x1bc0c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1bc10" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1bc14" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1bc18" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1bc1c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1bc20" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1bc24" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1bc28" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_postdrc_CG_var id="0x1bc2c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1bc30" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1bc34" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1bc38" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1bc3c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1bc40" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1bc44" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_postdrc_expand_threshold id="0x1bc48" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_ratio id="0x1bc4c" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_postdrc_expand_hold id="0x1bc50" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1bc54" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1bc58" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1bc5c" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1bc60" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1bc64" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1bc68" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1bc6c" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1bc70" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1bc74" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1bc78" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1bc7c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1bc80" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1bc84" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1bc88" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1bc8c" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1bc90" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1bc94" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1bc98" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1bc9c" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1bca0" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1bca4" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1bca8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1bcac" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1bcb0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1bcb4" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1bcb8" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1bcbc" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1bcc0" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1bcc4" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1bcc8" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1bccc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1bcd0" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_l id="0x1bcd4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1bcd8" t="u32" offset="0" bits="32" visible="true" val="0x01" />
                <audio_ellip4_s1_a1_l id="0x1bcdc" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1bce0" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1bce4" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1bce8" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1bcec" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1bcf0" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1bcf4" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1bcf8" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1bcfc" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1bd00" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1bd04" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1bd08" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1bd0c" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1bd10" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1bd14" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1bd18" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1bd1c" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_r id="0x1bd20" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1bd24" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_r id="0x1bd28" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1bd2c" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1bd30" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1bd34" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1bd38" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1bd3c" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1bd40" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1bd44" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1bd48" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1bd4c" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1bd50" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1bd54" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1bd58" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1bd5c" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1bd60" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1bd64" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1bd68" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1bd6c" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1bd70" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1bd74" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1bd78" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1bd7c" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1bd80" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1bd84" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1bd88" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1bd8c" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1bd90" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1bd94" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1bd98" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1bd9c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1bda0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1bda4" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1bda8" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1bdac" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1bdb0" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1bdb4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1bdb8" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1bdbc" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1bdc0" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1bdc4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1bdc8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1bdcc" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1bdd0" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1bdd4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1bdd8" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1bddc" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1bde0" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1bde4" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1bde8" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1bdec" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1bdf0" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1bdf4" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1bdf8" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1bdfc" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1be00" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1be04" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1be08" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1be0c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1be10" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1be14" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1be18" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1be1c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1be20" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1be24" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1be28" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1be2c" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1be30" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1be34" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1be38" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1be3c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1be40" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1be44" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1be48" visible="false" val="0x0" />
            </Playback>
        </Headfree>
        <Handset>
            <Playback mode="66">
                <audio_mute_dg_control id="0x1be88" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1be8c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1be90" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1be94" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1be98" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x01" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x01" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1be9c" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1bea0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1bea4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0204" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1bea8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1beac" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x1e" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1beb0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1beb4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1beb8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1bebc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1bec0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1bec4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1bec8" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1becc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1bed0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1bed4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1bed8" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1bedc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1bee0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1bee4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1bee8" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1beec" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1bef0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1bef4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1bef8" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1befc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1bf00" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1bf04" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1bf08" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1bf0c" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x05a670" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1bf10" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1bf14" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1bf18" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1bf1c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1bf20" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_alc_ratio id="0x1bf24" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1bf28" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1bf2c" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1bf30" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1bf34" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1bf38" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1bf3c" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1bf40" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1bf44" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1bf48" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1bf4c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1bf50" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1bf54" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1bf58" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1bf5c" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1bf60" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1bf64" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1bf68" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1bf6c" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1bf70" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1bf74" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1bf78" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1bf7c" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1bf80" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1bf84" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1bf88" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1bf8c" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1bf90" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1bf94" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1bf98" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1bf9c" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1bfa0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1bfa4" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1bfa8" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1bfac" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1bfb0" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1bfb4" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1bfb8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1bfbc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1bfc0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1bfc4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1bfc8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1bfcc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1bfd0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1bfd4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1bfd8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1bfdc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1bfe0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1bfe4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1bfe8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1bfec" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1bff0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1bff4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1bff8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1bffc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1c000" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1c004" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1c008" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1c00c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1c010" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1c014" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1c018" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x01" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1c01c" t="u32" offset="0" bits="32" visible="true" val="0x03e8" />
                <audio_drc_s1_b0_l id="0x1c020" t="u32" offset="0" bits="32" visible="true" val="0x2710" />
                <audio_drc_s1_b1_l id="0x1c024" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_b2_l id="0x1c028" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_a1_l id="0x1c02c" t="u32" offset="0" bits="32" visible="true" val="0x0258" />
                <audio_drc_s1_a2_l id="0x1c030" t="u32" offset="0" bits="32" visible="true" val="0x64" />
                <audio_drc_s1_gain_r id="0x1c034" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1c038" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1c03c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1c040" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1c044" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1c048" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1c04c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1c050" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1c054" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1c058" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1c05c" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1c060" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1c064" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1c068" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1c06c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1c070" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1c074" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1c078" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1c07c" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1c080" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1c084" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1c088" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1c08c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1c090" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1c094" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1c098" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1c09c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1c0a0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1c0a4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1c0a8" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1c0ac" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1c0b0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1c0b4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1c0b8" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1c0bc" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1c0c0" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1c0c4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1c0c8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1c0cc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1c0d0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1c0d4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1c0d8" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1c0dc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1c0e0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1c0e4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1c0e8" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1c0ec" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1c0f0" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1c0f4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1c0f8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1c0fc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1c100" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1c104" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1c108" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1c10c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1c110" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1c114" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1c118" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1c11c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1c120" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1c124" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1c128" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1c12c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1c130" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1c134" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1c138" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1c13c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1c140" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1c144" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1c148" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1c14c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1c150" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1c154" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1c158" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1c15c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1c160" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1c164" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1c168" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1c16c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1c170" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1c174" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1c178" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1c17c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1c180" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1c184" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1c188" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1c18c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1c190" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1c194" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1c198" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1c19c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1c1a0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1c1a4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1c1a8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1c1ac" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1c1b0" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1c1b4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1c1b8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1c1bc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1c1c0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1c1c4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1c1c8" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1c1cc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1c1d0" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1c1d4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1c1d8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1c1dc" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1c1e0" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1c1e4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1c1e8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1c1ec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1c1f0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1c1f4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1c1f8" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1c1fc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1c200" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1c204" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1c208" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1c20c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1c210" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1c214" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1c218" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1c21c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1c220" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_highdrc_CG_var id="0x1c224" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1c228" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1c22c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1c230" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1c234" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1c238" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1c23c" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_highdrc_expand_threshold id="0x1c240" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_ratio id="0x1c244" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_highdrc_expand_hold id="0x1c248" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1c24c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1c250" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1c254" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1c258" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1c25c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1c260" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1c264" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_middrc_CG_var id="0x1c268" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1c26c" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1c270" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1c274" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1c278" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1c27c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1c280" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_middrc_expand_threshold id="0x1c284" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_ratio id="0x1c288" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_middrc_expand_hold id="0x1c28c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1c290" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1c294" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1c298" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1c29c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1c2a0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1c2a4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1c2a8" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_lowdrc_CG_var id="0x1c2ac" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1c2b0" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1c2b4" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1c2b8" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1c2bc" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1c2c0" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1c2c4" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_lowdrc_expand_threshold id="0x1c2c8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_ratio id="0x1c2cc" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_lowdrc_expand_hold id="0x1c2d0" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1c2d4" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1c2d8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1c2dc" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1c2e0" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1c2e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1c2e8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1c2ec" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_postdrc_CG_var id="0x1c2f0" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1c2f4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1c2f8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1c2fc" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1c300" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1c304" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1c308" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_postdrc_expand_threshold id="0x1c30c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_ratio id="0x1c310" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_postdrc_expand_hold id="0x1c314" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1c318" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1c31c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1c320" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1c324" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1c328" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1c32c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1c330" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1c334" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1c338" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1c33c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1c340" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1c344" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1c348" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1c34c" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1c350" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1c354" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1c358" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1c35c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1c360" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1c364" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1c368" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1c36c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1c370" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1c374" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1c378" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1c37c" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1c380" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1c384" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1c388" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1c38c" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1c390" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1c394" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_l id="0x1c398" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1c39c" t="u32" offset="0" bits="32" visible="true" val="0x01" />
                <audio_ellip4_s1_a1_l id="0x1c3a0" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1c3a4" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1c3a8" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1c3ac" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1c3b0" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1c3b4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1c3b8" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1c3bc" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1c3c0" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1c3c4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1c3c8" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1c3cc" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1c3d0" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1c3d4" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1c3d8" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1c3dc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1c3e0" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_r id="0x1c3e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1c3e8" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_r id="0x1c3ec" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1c3f0" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1c3f4" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1c3f8" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1c3fc" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1c400" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1c404" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1c408" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1c40c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1c410" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1c414" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1c418" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1c41c" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1c420" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1c424" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1c428" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1c42c" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1c430" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1c434" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1c438" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1c43c" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1c440" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1c444" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1c448" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1c44c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1c450" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1c454" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1c458" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1c45c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1c460" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1c464" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1c468" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1c46c" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1c470" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1c474" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1c478" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1c47c" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1c480" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1c484" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1c488" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1c48c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1c490" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1c494" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1c498" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1c49c" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1c4a0" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1c4a4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1c4a8" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1c4ac" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1c4b0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1c4b4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1c4b8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1c4bc" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1c4c0" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1c4c4" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1c4c8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1c4cc" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1c4d0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1c4d4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1c4d8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1c4dc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1c4e0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1c4e4" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1c4e8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1c4ec" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1c4f0" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1c4f4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1c4f8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1c4fc" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1c500" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1c504" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1c508" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1c50c" visible="false" val="0x0" />
            </Playback>
        </Handset>
        <TypeC_Digital>
            <Playback mode="67">
                <audio_mute_dg_control id="0x1c54c" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1c550" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1c554" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1c558" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1c55c" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x00" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1c560" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1c564" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1c568" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0204" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1c56c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1c570" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x1e" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1c574" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1c578" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1c57c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1c580" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1c584" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1c588" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1c58c" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1c590" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1c594" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1c598" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1c59c" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1c5a0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1c5a4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1c5a8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1c5ac" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1c5b0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1c5b4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1c5b8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1c5bc" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1c5c0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1c5c4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1c5c8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1c5cc" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1c5d0" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x05a670" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1c5d4" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1c5d8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1c5dc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1c5e0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1c5e4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_alc_ratio id="0x1c5e8" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1c5ec" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1c5f0" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1c5f4" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1c5f8" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1c5fc" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1c600" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1c604" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1c608" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1c60c" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1c610" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1c614" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1c618" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1c61c" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1c620" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1c624" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1c628" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1c62c" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1c630" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1c634" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1c638" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1c63c" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1c640" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1c644" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1c648" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1c64c" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1c650" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1c654" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1c658" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1c65c" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1c660" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1c664" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1c668" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1c66c" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1c670" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1c674" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1c678" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1c67c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1c680" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1c684" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1c688" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1c68c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1c690" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1c694" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1c698" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1c69c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1c6a0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1c6a4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1c6a8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1c6ac" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1c6b0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1c6b4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1c6b8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1c6bc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1c6c0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1c6c4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1c6c8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1c6cc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1c6d0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1c6d4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1c6d8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1c6dc" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x00" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1c6e0" t="u32" offset="0" bits="32" visible="true" val="0xfbf4" />
                <audio_drc_s1_b0_l id="0x1c6e4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_drc_s1_b1_l id="0x1c6e8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_b2_l id="0x1c6ec" t="u32" offset="0" bits="32" visible="true" val="0xffc00000" />
                <audio_drc_s1_a1_l id="0x1c6f0" t="u32" offset="0" bits="32" visible="true" val="0x77194b" />
                <audio_drc_s1_a2_l id="0x1c6f4" t="u32" offset="0" bits="32" visible="true" val="0xffc7df9e" />
                <audio_drc_s1_gain_r id="0x1c6f8" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1c6fc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1c700" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1c704" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1c708" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1c70c" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1c710" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1c714" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1c718" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1c71c" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1c720" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1c724" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1c728" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1c72c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1c730" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1c734" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1c738" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1c73c" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1c740" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1c744" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1c748" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1c74c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1c750" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1c754" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1c758" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1c75c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1c760" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1c764" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1c768" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1c76c" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1c770" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1c774" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1c778" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1c77c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1c780" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1c784" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1c788" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1c78c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1c790" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1c794" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1c798" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1c79c" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1c7a0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1c7a4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1c7a8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1c7ac" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1c7b0" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1c7b4" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1c7b8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1c7bc" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1c7c0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1c7c4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1c7c8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1c7cc" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1c7d0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1c7d4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1c7d8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1c7dc" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1c7e0" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1c7e4" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1c7e8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1c7ec" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1c7f0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1c7f4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1c7f8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1c7fc" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1c800" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1c804" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1c808" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1c80c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1c810" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1c814" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1c818" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1c81c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1c820" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1c824" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1c828" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1c82c" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1c830" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1c834" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1c838" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1c83c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1c840" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1c844" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1c848" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1c84c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1c850" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1c854" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1c858" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1c85c" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1c860" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1c864" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1c868" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1c86c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1c870" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1c874" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1c878" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1c87c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1c880" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1c884" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1c888" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1c88c" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1c890" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1c894" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1c898" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1c89c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1c8a0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1c8a4" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1c8a8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1c8ac" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1c8b0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1c8b4" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1c8b8" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1c8bc" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1c8c0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1c8c4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1c8c8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1c8cc" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1c8d0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1c8d4" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1c8d8" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1c8dc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1c8e0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1c8e4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_highdrc_CG_var id="0x1c8e8" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1c8ec" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1c8f0" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1c8f4" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1c8f8" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1c8fc" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1c900" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_threshold id="0x1c904" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_highdrc_expand_ratio id="0x1c908" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_highdrc_expand_hold id="0x1c90c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1c910" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1c914" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1c918" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1c91c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1c920" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1c924" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1c928" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_middrc_CG_var id="0x1c92c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1c930" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1c934" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1c938" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1c93c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1c940" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1c944" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_threshold id="0x1c948" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_middrc_expand_ratio id="0x1c94c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_middrc_expand_hold id="0x1c950" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1c954" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1c958" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1c95c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1c960" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1c964" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1c968" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1c96c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_lowdrc_CG_var id="0x1c970" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1c974" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1c978" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1c97c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1c980" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1c984" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1c988" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_threshold id="0x1c98c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_lowdrc_expand_ratio id="0x1c990" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_lowdrc_expand_hold id="0x1c994" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1c998" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1c99c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1c9a0" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1c9a4" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1c9a8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1c9ac" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1c9b0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_postdrc_CG_var id="0x1c9b4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1c9b8" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1c9bc" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1c9c0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1c9c4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1c9c8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1c9cc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_threshold id="0x1c9d0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_postdrc_expand_ratio id="0x1c9d4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_postdrc_expand_hold id="0x1c9d8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1c9dc" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1c9e0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1c9e4" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1c9e8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1c9ec" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1c9f0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1c9f4" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1c9f8" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1c9fc" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1ca00" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1ca04" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1ca08" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1ca0c" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1ca10" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1ca14" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1ca18" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1ca1c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1ca20" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1ca24" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1ca28" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1ca2c" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1ca30" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1ca34" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1ca38" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1ca3c" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1ca40" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1ca44" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1ca48" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1ca4c" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1ca50" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1ca54" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1ca58" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b1_l id="0x1ca5c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1ca60" t="u32" offset="0" bits="32" visible="true" val="0x03" />
                <audio_ellip4_s1_a1_l id="0x1ca64" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1ca68" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1ca6c" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1ca70" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1ca74" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1ca78" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1ca7c" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1ca80" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1ca84" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1ca88" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1ca8c" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1ca90" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1ca94" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1ca98" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1ca9c" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1caa0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1caa4" t="u32" offset="0" bits="32" visible="true" val="0x02ef" />
                <audio_ellip4_s2_b2_r id="0x1caa8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1caac" t="u32" offset="0" bits="32" visible="true" val="0xfffff000" />
                <audio_ellip4_s2_a2_r id="0x1cab0" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1cab4" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1cab8" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1cabc" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1cac0" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1cac4" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1cac8" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1cacc" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1cad0" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1cad4" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1cad8" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1cadc" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1cae0" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1cae4" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1cae8" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1caec" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1caf0" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1caf4" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1caf8" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1cafc" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1cb00" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1cb04" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1cb08" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1cb0c" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1cb10" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1cb14" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1cb18" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1cb1c" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1cb20" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1cb24" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1cb28" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1cb2c" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1cb30" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1cb34" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1cb38" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1cb3c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1cb40" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1cb44" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1cb48" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1cb4c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1cb50" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1cb54" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1cb58" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1cb5c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1cb60" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1cb64" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1cb68" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1cb6c" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1cb70" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1cb74" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1cb78" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1cb7c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1cb80" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1cb84" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1cb88" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1cb8c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1cb90" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1cb94" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1cb98" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1cb9c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1cba0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1cba4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1cba8" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1cbac" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1cbb0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1cbb4" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1cbb8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1cbbc" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1cbc0" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1cbc4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1cbc8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1cbcc" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1cbd0" visible="false" val="0x0" />
            </Playback>
        </TypeC_Digital>
    </Music>
    <Loopback>
        <Handset>
            <Loop1 mode="68">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x1cc10" visible="false" val="0x0" />
                <st_control_0 id="0x1d210" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1d214" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1d218" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1d21c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1d220" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1d224" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1d228" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1d22c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1d230" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1d234" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1d238" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1d23c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1d240" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1d244" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1d248" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1d24c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1d250" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1d254" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1d258" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1d25c" visible="false" val="0x0" />
            </Loop1>
        </Handset>
        <Handsfree>
            <Loop1 mode="69">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x1d2d4" visible="false" val="0x0" />
                <st_control_0 id="0x1d8d4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1d8d8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1d8dc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1d8e0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1d8e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1d8e8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1d8ec" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1d8f0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1d8f4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1d8f8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1d8fc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1d900" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1d904" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1d908" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1d90c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1d910" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1d914" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1d918" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1d91c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1d920" visible="false" val="0x0" />
            </Loop1>
        </Handsfree>
        <Headset4P>
            <Loop1 mode="70">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x1d998" visible="false" val="0x0" />
                <st_control_0 id="0x1df98" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1df9c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1dfa0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1dfa4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1dfa8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1dfac" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1dfb0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1dfb4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1dfb8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1dfbc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1dfc0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1dfc4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1dfc8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1dfcc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1dfd0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1dfd4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1dfd8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1dfdc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1dfe0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1dfe4" visible="false" val="0x0" />
            </Loop1>
        </Headset4P>
        <Headset3P>
            <Loop1 mode="71">
                <reserve0 offset="0" bits="12288" t="t12288" id="0x1e05c" visible="false" val="0x0" />
                <st_control_0 id="0x1e65c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1e660" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1e664" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1e668" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1e66c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1e670" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1e674" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1e678" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1e67c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1e680" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1e684" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1e688" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1e68c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1e690" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1e694" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1e698" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1e69c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1e6a0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1e6a4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="t960" id="0x1e6a8" visible="false" val="0x0" />
            </Loop1>
        </Headset3P>
    </Loopback>
</dsp_vbc>
