#Substrate Graph
# noVertices
40
# noArcs
94
# Vertices: id availableCpu routingCapacity isCenter
0 100 100 0
1 25 25 0
2 274 274 1
3 492 492 1
4 37 37 0
5 261 261 1
6 412 412 1
7 37 37 0
8 37 37 0
9 37 37 0
10 437 437 1
11 473 473 1
12 150 150 0
13 248 248 1
14 217 217 1
15 412 412 1
16 124 124 1
17 37 37 0
18 798 798 1
19 99 99 1
20 192 192 1
21 37 37 0
22 192 192 1
23 418 418 1
24 37 37 0
25 99 99 1
26 261 261 1
27 99 99 1
28 37 37 0
29 150 150 0
30 192 192 1
31 37 37 0
32 100 100 0
33 37 37 0
34 37 37 0
35 37 37 0
36 37 37 0
37 124 124 1
38 25 25 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 9 25
1 0 9 25
0 2 5 75
2 0 5 75
2 3 1 125
3 2 1 125
2 4 3 37
4 2 3 37
2 8 1 37
8 2 1 37
3 5 4 93
5 3 4 93
3 6 4 125
6 3 4 125
3 7 4 37
7 3 4 37
3 17 5 37
17 3 5 37
3 12 6 75
12 3 6 75
5 12 5 75
12 5 5 75
5 13 3 93
13 5 3 93
6 9 4 37
9 6 4 37
6 10 3 125
10 6 3 125
6 18 1 125
18 6 1 125
10 11 4 125
11 10 4 125
10 16 1 62
16 10 1 62
10 18 5 125
18 10 5 125
11 15 2 125
15 11 2 125
11 22 7 93
22 11 7 93
11 35 9 37
35 11 9 37
11 30 1 93
30 11 1 93
13 14 3 93
14 13 3 93
13 37 4 62
37 13 4 62
14 19 5 62
19 14 5 62
14 37 5 62
37 14 5 62
15 23 4 125
23 15 4 125
15 24 3 37
24 15 3 37
15 18 6 125
18 15 6 125
16 30 4 62
30 16 4 62
18 20 9 93
20 18 9 93
18 26 5 93
26 18 5 93
18 36 9 37
36 18 9 37
18 29 8 75
29 18 8 75
18 23 5 125
23 18 5 125
19 21 1 37
21 19 1 37
20 27 5 62
27 20 5 62
20 33 9 37
33 20 9 37
22 25 2 62
25 22 2 62
22 34 10 37
34 22 10 37
23 29 4 75
29 23 4 75
23 26 2 93
26 23 2 93
25 31 8 37
31 25 8 37
26 32 3 75
32 26 3 75
27 28 1 37
28 27 1 37
30 39 4 37
39 30 4 37
32 38 6 25
38 32 6 25
