Classic Timing Analyzer report for btvn
Tue Oct 10 17:50:15 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                               ;
+------------------------------+-------+---------------+----------------------------------+-----------+----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From      ; To       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------+----------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.698 ns                         ; encB      ; temp[7]  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.795 ns                         ; D[6]~reg0 ; D[6]     ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.285 ns                        ; encA      ; pre_encA ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 129.90 MHz ( period = 7.698 ns ) ; temp[2]   ; temp[3]  ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;           ;          ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------+----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM1270T144A5      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                        ;
+-------+------------------------------------------------+----------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From     ; To        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 129.90 MHz ( period = 7.698 ns )               ; temp[2]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 6.989 ns                ;
; N/A   ; 131.37 MHz ( period = 7.612 ns )               ; temp[1]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 6.903 ns                ;
; N/A   ; 132.82 MHz ( period = 7.529 ns )               ; temp[2]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A   ; 133.76 MHz ( period = 7.476 ns )               ; temp[3]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 6.767 ns                ;
; N/A   ; 134.35 MHz ( period = 7.443 ns )               ; temp[1]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 6.734 ns                ;
; N/A   ; 134.77 MHz ( period = 7.420 ns )               ; temp[2]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 6.711 ns                ;
; N/A   ; 135.74 MHz ( period = 7.367 ns )               ; temp[3]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 6.658 ns                ;
; N/A   ; 136.35 MHz ( period = 7.334 ns )               ; temp[1]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 6.625 ns                ;
; N/A   ; 136.86 MHz ( period = 7.307 ns )               ; temp[2]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 6.598 ns                ;
; N/A   ; 137.85 MHz ( period = 7.254 ns )               ; temp[3]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 6.545 ns                ;
; N/A   ; 138.48 MHz ( period = 7.221 ns )               ; temp[1]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 6.512 ns                ;
; N/A   ; 139.82 MHz ( period = 7.152 ns )               ; temp[4]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 6.443 ns                ;
; N/A   ; 142.07 MHz ( period = 7.039 ns )               ; temp[4]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A   ; 145.16 MHz ( period = 6.889 ns )               ; temp[3]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 6.180 ns                ;
; N/A   ; 146.61 MHz ( period = 6.821 ns )               ; temp[0]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 6.112 ns                ;
; N/A   ; 146.74 MHz ( period = 6.815 ns )               ; temp[5]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 6.106 ns                ;
; N/A   ; 149.37 MHz ( period = 6.695 ns )               ; temp[6]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.986 ns                ;
; N/A   ; 149.59 MHz ( period = 6.685 ns )               ; temp[6]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 5.976 ns                ;
; N/A   ; 150.15 MHz ( period = 6.660 ns )               ; temp[1]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.951 ns                ;
; N/A   ; 150.33 MHz ( period = 6.652 ns )               ; temp[1]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A   ; 150.33 MHz ( period = 6.652 ns )               ; temp[0]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A   ; 150.83 MHz ( period = 6.630 ns )               ; temp[6]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A   ; 151.01 MHz ( period = 6.622 ns )               ; temp[6]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 5.913 ns                ;
; N/A   ; 151.06 MHz ( period = 6.620 ns )               ; temp[6]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 5.911 ns                ;
; N/A   ; 151.10 MHz ( period = 6.618 ns )               ; temp[6]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 5.909 ns                ;
; N/A   ; 152.70 MHz ( period = 6.549 ns )               ; temp[0]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.840 ns                ;
; N/A   ; 152.81 MHz ( period = 6.544 ns )               ; temp[4]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 5.835 ns                ;
; N/A   ; 152.84 MHz ( period = 6.543 ns )               ; temp[0]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 5.834 ns                ;
; N/A   ; 154.70 MHz ( period = 6.464 ns )               ; temp[3]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.755 ns                ;
; N/A   ; 154.77 MHz ( period = 6.461 ns )               ; temp[1]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.752 ns                ;
; N/A   ; 154.80 MHz ( period = 6.460 ns )               ; temp[1]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.751 ns                ;
; N/A   ; 155.52 MHz ( period = 6.430 ns )               ; temp[0]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 5.721 ns                ;
; N/A   ; 155.74 MHz ( period = 6.421 ns )               ; temp[2]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.712 ns                ;
; N/A   ; 155.91 MHz ( period = 6.414 ns )               ; temp[7]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.705 ns                ;
; N/A   ; 156.15 MHz ( period = 6.404 ns )               ; temp[7]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 5.695 ns                ;
; N/A   ; 156.18 MHz ( period = 6.403 ns )               ; temp[2]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.694 ns                ;
; N/A   ; 156.91 MHz ( period = 6.373 ns )               ; temp[6]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.664 ns                ;
; N/A   ; 156.94 MHz ( period = 6.372 ns )               ; temp[6]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.663 ns                ;
; N/A   ; 157.28 MHz ( period = 6.358 ns )               ; temp[0]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.649 ns                ;
; N/A   ; 157.31 MHz ( period = 6.357 ns )               ; temp[0]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.648 ns                ;
; N/A   ; 157.48 MHz ( period = 6.350 ns )               ; temp[3]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.641 ns                ;
; N/A   ; 157.51 MHz ( period = 6.349 ns )               ; temp[7]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.640 ns                ;
; N/A   ; 157.58 MHz ( period = 6.346 ns )               ; temp[4]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.637 ns                ;
; N/A   ; 157.68 MHz ( period = 6.342 ns )               ; temp[0]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.633 ns                ;
; N/A   ; 157.70 MHz ( period = 6.341 ns )               ; temp[7]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 5.632 ns                ;
; N/A   ; 157.75 MHz ( period = 6.339 ns )               ; temp[7]  ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 5.630 ns                ;
; N/A   ; 157.80 MHz ( period = 6.337 ns )               ; temp[7]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 5.628 ns                ;
; N/A   ; 157.83 MHz ( period = 6.336 ns )               ; temp[4]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 5.627 ns                ;
; N/A   ; 159.21 MHz ( period = 6.281 ns )               ; temp[4]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.572 ns                ;
; N/A   ; 159.41 MHz ( period = 6.273 ns )               ; temp[3]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.564 ns                ;
; N/A   ; 159.82 MHz ( period = 6.257 ns )               ; temp[3]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.548 ns                ;
; N/A   ; 160.51 MHz ( period = 6.230 ns )               ; temp[2]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.521 ns                ;
; N/A   ; 160.93 MHz ( period = 6.214 ns )               ; temp[2]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.505 ns                ;
; N/A   ; 163.00 MHz ( period = 6.135 ns )               ; temp[4]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.426 ns                ;
; N/A   ; 164.15 MHz ( period = 6.092 ns )               ; temp[7]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.383 ns                ;
; N/A   ; 164.18 MHz ( period = 6.091 ns )               ; temp[7]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.382 ns                ;
; N/A   ; 166.00 MHz ( period = 6.024 ns )               ; temp[4]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.315 ns                ;
; N/A   ; 168.89 MHz ( period = 5.921 ns )               ; temp[5]  ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.212 ns                ;
; N/A   ; 169.72 MHz ( period = 5.892 ns )               ; pre_encA ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 5.183 ns                ;
; N/A   ; 169.72 MHz ( period = 5.892 ns )               ; pre_encA ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 5.183 ns                ;
; N/A   ; 170.07 MHz ( period = 5.880 ns )               ; temp[5]  ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 5.171 ns                ;
; N/A   ; 170.39 MHz ( period = 5.869 ns )               ; temp[5]  ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 5.160 ns                ;
; N/A   ; 170.68 MHz ( period = 5.859 ns )               ; temp[5]  ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 5.150 ns                ;
; N/A   ; 172.29 MHz ( period = 5.804 ns )               ; temp[5]  ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 5.095 ns                ;
; N/A   ; 172.53 MHz ( period = 5.796 ns )               ; temp[5]  ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 5.087 ns                ;
; N/A   ; 180.28 MHz ( period = 5.547 ns )               ; temp[5]  ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 4.838 ns                ;
; N/A   ; 184.06 MHz ( period = 5.433 ns )               ; pre_encA ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 4.724 ns                ;
; N/A   ; 184.09 MHz ( period = 5.432 ns )               ; pre_encA ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 4.723 ns                ;
; N/A   ; 184.13 MHz ( period = 5.431 ns )               ; pre_encA ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 4.722 ns                ;
; N/A   ; 184.43 MHz ( period = 5.422 ns )               ; pre_encA ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 4.713 ns                ;
; N/A   ; 206.10 MHz ( period = 4.852 ns )               ; pre_encA ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 4.143 ns                ;
; N/A   ; 229.99 MHz ( period = 4.348 ns )               ; pre_encA ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 3.639 ns                ;
; N/A   ; 235.35 MHz ( period = 4.249 ns )               ; pre_encB ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 3.540 ns                ;
; N/A   ; 235.35 MHz ( period = 4.249 ns )               ; pre_encB ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 3.540 ns                ;
; N/A   ; 238.32 MHz ( period = 4.196 ns )               ; pre_encB ; D[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.487 ns                ;
; N/A   ; 238.32 MHz ( period = 4.196 ns )               ; pre_encB ; D[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.487 ns                ;
; N/A   ; 238.32 MHz ( period = 4.196 ns )               ; pre_encB ; D[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.487 ns                ;
; N/A   ; 238.32 MHz ( period = 4.196 ns )               ; pre_encB ; D[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.487 ns                ;
; N/A   ; 238.32 MHz ( period = 4.196 ns )               ; pre_encB ; D[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.487 ns                ;
; N/A   ; 238.32 MHz ( period = 4.196 ns )               ; pre_encB ; D[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.487 ns                ;
; N/A   ; 262.33 MHz ( period = 3.812 ns )               ; temp[3]  ; D[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.103 ns                ;
; N/A   ; 263.85 MHz ( period = 3.790 ns )               ; pre_encB ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A   ; 263.92 MHz ( period = 3.789 ns )               ; pre_encB ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 3.080 ns                ;
; N/A   ; 263.99 MHz ( period = 3.788 ns )               ; pre_encB ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 3.079 ns                ;
; N/A   ; 264.62 MHz ( period = 3.779 ns )               ; pre_encB ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 3.070 ns                ;
; N/A   ; 265.04 MHz ( period = 3.773 ns )               ; pre_encA ; en_cnt    ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A   ; 267.09 MHz ( period = 3.744 ns )               ; en_cnt   ; temp[0]   ; clk        ; clk      ; None                        ; None                      ; 3.035 ns                ;
; N/A   ; 267.09 MHz ( period = 3.744 ns )               ; en_cnt   ; temp[7]   ; clk        ; clk      ; None                        ; None                      ; 3.035 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; en_cnt   ; temp[5]   ; clk        ; clk      ; None                        ; None                      ; 2.576 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; en_cnt   ; temp[6]   ; clk        ; clk      ; None                        ; None                      ; 2.575 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; en_cnt   ; temp[4]   ; clk        ; clk      ; None                        ; None                      ; 2.574 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; en_cnt   ; temp[2]   ; clk        ; clk      ; None                        ; None                      ; 2.565 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; pre_encB ; D[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.510 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; pre_encB ; D[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.510 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; pre_encB ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 2.500 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; temp[7]  ; D[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.478 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; temp[5]  ; D[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.472 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; temp[6]  ; D[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.340 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; temp[4]  ; D[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.330 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; temp[0]  ; D[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.227 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; pre_encB ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 1.996 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; en_cnt   ; temp[3]   ; clk        ; clk      ; None                        ; None                      ; 1.995 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; temp[2]  ; D[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.495 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; en_cnt   ; temp[1]   ; clk        ; clk      ; None                        ; None                      ; 1.491 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; pre_encB ; en_cnt    ; clk        ; clk      ; None                        ; None                      ; 1.491 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; temp[1]  ; D[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.222 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; en_cnt   ; en_cnt    ; clk        ; clk      ; None                        ; None                      ; 0.923 ns                ;
+-------+------------------------------------------------+----------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------+
; tsu                                                             ;
+-------+--------------+------------+------+-----------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To        ; To Clock ;
+-------+--------------+------------+------+-----------+----------+
; N/A   ; None         ; 4.698 ns   ; encB ; temp[0]   ; clk      ;
; N/A   ; None         ; 4.698 ns   ; encB ; temp[7]   ; clk      ;
; N/A   ; None         ; 4.645 ns   ; encB ; D[0]~reg0 ; clk      ;
; N/A   ; None         ; 4.645 ns   ; encB ; D[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.645 ns   ; encB ; D[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.645 ns   ; encB ; D[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.645 ns   ; encB ; D[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.645 ns   ; encB ; D[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.239 ns   ; encB ; temp[5]   ; clk      ;
; N/A   ; None         ; 4.238 ns   ; encB ; temp[6]   ; clk      ;
; N/A   ; None         ; 4.237 ns   ; encB ; temp[4]   ; clk      ;
; N/A   ; None         ; 4.233 ns   ; encA ; temp[0]   ; clk      ;
; N/A   ; None         ; 4.233 ns   ; encA ; temp[7]   ; clk      ;
; N/A   ; None         ; 4.228 ns   ; encB ; temp[2]   ; clk      ;
; N/A   ; None         ; 3.774 ns   ; encA ; temp[5]   ; clk      ;
; N/A   ; None         ; 3.773 ns   ; encA ; temp[6]   ; clk      ;
; N/A   ; None         ; 3.772 ns   ; encA ; temp[4]   ; clk      ;
; N/A   ; None         ; 3.763 ns   ; encA ; temp[2]   ; clk      ;
; N/A   ; None         ; 3.668 ns   ; encB ; D[1]~reg0 ; clk      ;
; N/A   ; None         ; 3.668 ns   ; encB ; D[2]~reg0 ; clk      ;
; N/A   ; None         ; 3.658 ns   ; encB ; temp[3]   ; clk      ;
; N/A   ; None         ; 3.193 ns   ; encA ; temp[3]   ; clk      ;
; N/A   ; None         ; 3.154 ns   ; encB ; temp[1]   ; clk      ;
; N/A   ; None         ; 2.689 ns   ; encA ; temp[1]   ; clk      ;
; N/A   ; None         ; 2.649 ns   ; encB ; en_cnt    ; clk      ;
; N/A   ; None         ; 2.062 ns   ; encA ; en_cnt    ; clk      ;
; N/A   ; None         ; 1.953 ns   ; encB ; pre_encB  ; clk      ;
; N/A   ; None         ; 1.839 ns   ; encA ; pre_encA  ; clk      ;
+-------+--------------+------------+------+-----------+----------+


+-------------------------------------------------------------------+
; tco                                                               ;
+-------+--------------+------------+-----------+------+------------+
; Slack ; Required tco ; Actual tco ; From      ; To   ; From Clock ;
+-------+--------------+------------+-----------+------+------------+
; N/A   ; None         ; 9.795 ns   ; D[6]~reg0 ; D[6] ; clk        ;
; N/A   ; None         ; 9.761 ns   ; D[0]~reg0 ; D[0] ; clk        ;
; N/A   ; None         ; 9.276 ns   ; D[4]~reg0 ; D[4] ; clk        ;
; N/A   ; None         ; 8.550 ns   ; D[2]~reg0 ; D[2] ; clk        ;
; N/A   ; None         ; 8.456 ns   ; D[7]~reg0 ; D[7] ; clk        ;
; N/A   ; None         ; 8.448 ns   ; D[5]~reg0 ; D[5] ; clk        ;
; N/A   ; None         ; 8.442 ns   ; D[3]~reg0 ; D[3] ; clk        ;
; N/A   ; None         ; 8.393 ns   ; D[1]~reg0 ; D[1] ; clk        ;
+-------+--------------+------------+-----------+------+------------+


+-----------------------------------------------------------------------+
; th                                                                    ;
+---------------+-------------+-----------+------+-----------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To        ; To Clock ;
+---------------+-------------+-----------+------+-----------+----------+
; N/A           ; None        ; -1.285 ns ; encA ; pre_encA  ; clk      ;
; N/A           ; None        ; -1.399 ns ; encB ; pre_encB  ; clk      ;
; N/A           ; None        ; -1.508 ns ; encA ; en_cnt    ; clk      ;
; N/A           ; None        ; -2.095 ns ; encB ; en_cnt    ; clk      ;
; N/A           ; None        ; -2.135 ns ; encA ; temp[1]   ; clk      ;
; N/A           ; None        ; -2.600 ns ; encB ; temp[1]   ; clk      ;
; N/A           ; None        ; -2.639 ns ; encA ; temp[3]   ; clk      ;
; N/A           ; None        ; -3.104 ns ; encB ; temp[3]   ; clk      ;
; N/A           ; None        ; -3.114 ns ; encB ; D[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.114 ns ; encB ; D[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.209 ns ; encA ; temp[2]   ; clk      ;
; N/A           ; None        ; -3.218 ns ; encA ; temp[4]   ; clk      ;
; N/A           ; None        ; -3.219 ns ; encA ; temp[6]   ; clk      ;
; N/A           ; None        ; -3.220 ns ; encA ; temp[5]   ; clk      ;
; N/A           ; None        ; -3.674 ns ; encB ; temp[2]   ; clk      ;
; N/A           ; None        ; -3.679 ns ; encA ; temp[0]   ; clk      ;
; N/A           ; None        ; -3.679 ns ; encA ; temp[7]   ; clk      ;
; N/A           ; None        ; -3.683 ns ; encB ; temp[4]   ; clk      ;
; N/A           ; None        ; -3.684 ns ; encB ; temp[6]   ; clk      ;
; N/A           ; None        ; -3.685 ns ; encB ; temp[5]   ; clk      ;
; N/A           ; None        ; -4.091 ns ; encB ; D[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.091 ns ; encB ; D[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.091 ns ; encB ; D[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.091 ns ; encB ; D[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.091 ns ; encB ; D[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.091 ns ; encB ; D[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.144 ns ; encB ; temp[0]   ; clk      ;
; N/A           ; None        ; -4.144 ns ; encB ; temp[7]   ; clk      ;
+---------------+-------------+-----------+------+-----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Oct 10 17:50:15 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off btvn -c btvn
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 129.9 MHz between source register "temp[2]" and destination register "temp[3]" (period= 7.698 ns)
    Info: + Longest register to register delay is 6.989 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X2_Y9_N1; Fanout = 5; REG Node = 'temp[2]'
        Info: 2: + IC(1.787 ns) + CELL(0.978 ns) = 2.765 ns; Loc. = LC_X1_Y10_N2; Fanout = 2; COMB Node = 'Add0~15'
        Info: 3: + IC(0.000 ns) + CELL(0.815 ns) = 3.580 ns; Loc. = LC_X1_Y10_N3; Fanout = 1; COMB Node = 'Add0~19'
        Info: 4: + IC(2.605 ns) + CELL(0.804 ns) = 6.989 ns; Loc. = LC_X2_Y9_N8; Fanout = 5; REG Node = 'temp[3]'
        Info: Total cell delay = 2.597 ns ( 37.16 % )
        Info: Total interconnect delay = 4.392 ns ( 62.84 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X2_Y9_N8; Fanout = 5; REG Node = 'temp[3]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X2_Y9_N1; Fanout = 5; REG Node = 'temp[2]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "temp[0]" (data pin = "encB", clock pin = "clk") is 4.698 ns
    Info: + Longest pin to register delay is 8.184 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_40; Fanout = 2; PIN Node = 'encB'
        Info: 2: + IC(3.367 ns) + CELL(0.740 ns) = 5.239 ns; Loc. = LC_X2_Y9_N2; Fanout = 10; COMB Node = 'Equal1~0'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 5.744 ns; Loc. = LC_X2_Y9_N3; Fanout = 8; COMB Node = 'Add0~0'
        Info: 4: + IC(1.849 ns) + CELL(0.591 ns) = 8.184 ns; Loc. = LC_X1_Y10_N9; Fanout = 5; REG Node = 'temp[0]'
        Info: Total cell delay = 2.663 ns ( 32.54 % )
        Info: Total interconnect delay = 5.521 ns ( 67.46 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X1_Y10_N9; Fanout = 5; REG Node = 'temp[0]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "D[6]" through register "D[6]~reg0" is 9.795 ns
    Info: + Longest clock path from clock "clk" to source register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X3_Y10_N5; Fanout = 1; REG Node = 'D[6]~reg0'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 5.600 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y10_N5; Fanout = 1; REG Node = 'D[6]~reg0'
        Info: 2: + IC(3.278 ns) + CELL(2.322 ns) = 5.600 ns; Loc. = PIN_37; Fanout = 0; PIN Node = 'D[6]'
        Info: Total cell delay = 2.322 ns ( 41.46 % )
        Info: Total interconnect delay = 3.278 ns ( 58.54 % )
Info: th for register "pre_encA" (data pin = "encA", clock pin = "clk") is -1.285 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X1_Y8_N0; Fanout = 2; REG Node = 'pre_encA'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 5.325 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_12; Fanout = 3; PIN Node = 'encA'
        Info: 2: + IC(3.132 ns) + CELL(1.061 ns) = 5.325 ns; Loc. = LC_X1_Y8_N0; Fanout = 2; REG Node = 'pre_encA'
        Info: Total cell delay = 2.193 ns ( 41.18 % )
        Info: Total interconnect delay = 3.132 ns ( 58.82 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 188 megabytes
    Info: Processing ended: Tue Oct 10 17:50:15 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


