<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:55.4255</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7009126</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>감소된 신호 경로 임피던스를 위해 ETS 기반 기판의 매립 금속 트레이스들에 대해 추가 금속을 이용하는 IC(integrated circuit) 패키지 및 관련 제조 방법들</inventionTitle><inventionTitleEng>INTEGRATED CIRCUIT (IC) PACKAGE EMPLOYING ADDED METAL FOR EMBEDDED METAL TRACES IN ETS-BASED SUBSTRATE FOR REDUCED SIGNAL PATH IMPEDANCE, AND RELATED FABRICATION METHODS</inventionTitleEng><openDate>2024.05.02</openDate><openNumber>10-2024-0057415</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.03.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 감소된 신호 경로 임피던스를 위해 ETS 기반 기판의 매립 금속 트레이스들에 대해 추가 금속을 이용하는 IC(integrated circuit) 패키지들. IC 패키지는 패키지 기판 및 패키지 기판 상에 배치된 ETS 금속화 층을 포함한다. 신호 속도 감소 및/또는 신호 손실 증가를 초래할 수 있는, 다이 회로부와 패키지 기판 사이의 더 긴 신호 경로에들에서 임피던스 증가를 완화시키거나 또는 상쇄시키기 위해, 추가 금속 인터커넥트들이 ETS 금속화 층 내의 매립 금속 트레이스들에 커플링된다. 따라서, 다이의 신호/그라운드 신호 경로들에 커플링된 ETS 금속화 층의 매립 금속 트레이스들은 금속 표면적이 증가된다. 다이의 신호/그라운드 신호 경로들에 커플링된 매립 금속 트레이스들의 금속 표면적이 증가하면 이러한 신호/그라운드 신호 경로들의 커패시턴스가 증가한다. 신호/그라운드 신호 경로들의 커패시턴스를 증가시키면 신호/그라운드 신호 경로들의 임피던스가 감소하여 신호 지연 및/또는 손실이 완화되거나 또는 감소된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.30</internationOpenDate><internationOpenNumber>WO2023049579</internationOpenNumber><internationalApplicationDate>2022.08.23</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/075316</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. IC(integrated circuit) 패키지로서,패키지 기판을 포함하고,상기 패키지 기판은, 복수의 금속화 층(metallization layer)들; 및 제3 층을 포함하고,상기 복수의 복수의 금속화 층들은, 하나 이상의 제1 금속 인터커넥트(interconnect)들을 포함하는 제1 금속화 층; 및 제2 금속화 층을 포함하고,상기 제2 금속화 층은,  제2 금속 층; 및 상기 제2 금속 층에 매립된 하나 이상의 금속 트레이스들을 포함하고,상기 제3 층은 상기 제2 금속 층에 인접하게 배치되고, 그리고 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 각각 커플링된 하나 이상의 제3 금속 인터커넥트들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제2 금속 층은 금속 층 외부 표면을 포함하고;상기 제3 층은 상기 금속 층 외부 표면에 인접하게 배치된 솔더 레지스트 층(solder resist layer)을 포함하고; 그리고상기 하나 이상의 제3 금속 인터커넥트들은 각각 상기 금속 층 외부 표면에 인접하게 상기 솔더 레지스트 층 내에 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 하나 이상의 금속 트레이스들 각각은 상기 금속 층 외부 표면으로부터 노출된 제1 금속 트레이스 표면을 포함하고; 그리고상기 솔더 레지스트 층 내의 상기 하나 이상의 제3 금속 인터커넥트들은 각각 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스의 상기 제1 금속 트레이스 표면과 접촉하게 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제2 금속 층은 금속 층 외부 표면 및 금속 층 내부 표면을 포함하고;상기 하나 이상의 금속 트레이스들 각각은 상기 제2 금속 층에서 수직 방향으로 상기 금속 층 외부 표면 및 상기 금속 층 내부 표면으로 연장되고;상기 제2 금속화 층은 상기 제2 금속 층의 상기 금속 층 내부 표면에 인접하게 배치된 절연 층을 더 포함하고; 그리고상기 하나 이상의 제3 금속 인터커넥트들은 상기 절연 층 내에 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 하나 이상의 금속 트레이스들 각각은 상기 금속 층 내부 표면으로부터 노출된 제2 금속 트레이스 표면을 포함하고; 그리고상기 절연 층 내의 상기 하나 이상의 제3 금속 인터커넥트들은 각각 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스의 상기 제2 금속 트레이스 표면과 접촉하게 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 하나 이상의 금속 트레이스들 중의 각각의 금속 트레이스는 상기 하나 이상의 제1 금속 인터커넥트들 중 제1 금속 인터커넥트에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제2 금속화 층은 상기 제1 금속화 층에 인접하게 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 상기 패키지 기판은 상기 하나 이상의 제1 금속 인터커넥트들 중 제1 금속 인터커넥트에 각각 커플링된 하나 이상의 코어 금속 인터커넥트들을 포함하는 코어 기판(core substrate)을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서, 상기 패키지 기판은 코어리스 기판(coreless substrate)을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서, 상기 하나 이상의 금속 트레이스들 중의 적어도 하나의 금속 트레이스에 커플링된 다이를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 다이는 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 각각 커플링된 하나 이상의 다이 인터커넥트들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 하나 이상의 금속 트레이스들 중 제1 금속 트레이스는 상기 하나 이상의 다이 인터커넥트들 중 상기 다이의 그라운드 플레인(ground plane)에 커플링되는 그라운드 다이 인터커넥트(ground die interconnect)에 커플링되고; 그리고상기 하나 이상의 금속 트레이스들 중 상기 제1 금속 트레이스에 인접한 제2 금속 트레이스는 상기 하나 이상의 다이 인터커넥트들 중 상기 다이의 신호 노드에 커플링되는 신호 다이 인터커넥트에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서, 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 각각 커플링된 하나 이상의 입/출력(I/O) 인터커넥트들을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서, 상기 하나 이상의 금속 트레이스들 중의 적어도 하나의 제2 금속 트레이스에 커플링된 제2 다이를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서, 상기 하나 이상의 금속 트레이스들 중의 각각의 금속 트레이스의 라인-간격 비율(line-spacing ratio)(L/S)이 5.0/5.0 미만인, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,셋탑 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정식 위치 데이터 유닛; 이동식 위치 데이터 유닛; GPS(global positioning system) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; SIP(session initiation protocol) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크탑 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템들; 드론; 및 멀티콥터로 이루어진 그룹으로부터 선택되는 디바이스에 통합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>17. IC(integrated circuit) 패키지 제조 방법으로서,패키지 기판을 제조하는 단계를 포함하고,상기 패키지 기판을 제조하는 단계는, 복수의 금속화 층들을 형성하는 단계 — 상기 복수의 금속화 층들을 형성하는 단계는,  하나 이상의 제1 금속 인터커넥트들을 포함하는 제1 금속화 층을 형성하는 단계; 및  제2 금속화 층을 형성하는 단계를 포함하고, 상기 제2 금속화 층은 제2 금속 층, 및 상기 제2 금속 층에 매립된 하나 이상의 금속 트레이스들을 포함함 —; 상기 하나 이상의 금속 트레이스들 각각을 상기 하나 이상의 금속 인터커넥트들 중 제1 금속 인터커넥트에 커플링하는 단계; 상기 제2 금속 층에 인접하게 배치된 제3 층을 형성하는 단계 — 상기 제3 층은 하나 이상의 제3 금속 인터커넥트들을 포함함 —; 및 상기 하나 이상의 금속 인터커넥트들 각각을 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 커플링하는 단계를 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 상기 제3 층을 형성하는 단계는 하나 이상의 금속 도금(metal plating)들을 형성하는 단계를 포함하고;상기 제3 층을 형성하는 단계는 상기 제2 금속화 층에 인접한 하나 이상의 금속 도금들을 포함하는 하나 이상의 제3 금속 인터커넥트들을 형성하는 단계를 포함하고; 그리고상기 하나 이상의 제3 금속 인터커넥트들 각각을 커플링하는 단계는 상기 하나 이상의 금속 도금들 각각을 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 커플링하는 단계를 포함하는, IC 패키지 제조 방법. </claim></claimInfo><claimInfo><claim>19. 제17 항에 있어서,상기 제2 금속 층은 금속 층 외부 표면을 포함하고; 상기 제3 층을 형성하는 단계는 상기 금속 층 외부 표면에 인접한 솔더 레지스트 층을 형성하는 단계를 포함하고, 상기 솔더 레지스트 층은 상기 하나 이상의 제3 금속 인터커넥트들을 포함하고; 그리고상기 하나 이상의 제3 금속 인터커넥트들 각각을 커플링하는 단계는 상기 하나 이상의 제3 금속 인터커넥트들 각각을 상기 금속 층 외부 표면에 인접한 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 커플링하는 단계를 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서, 상기 금속 층 외부 표면으로부터 상기 하나 이상의 금속 트레이스들을 노출시키는 단계를 더 포함하고, 상기 하나 이상의 제3 금속 인터커넥트들 각각을 커플링하는 단계는, 상기 금속 트레이스의 제1 금속 트레이스 표면과 접촉하는, 상기 솔더 레지스트 층 내의 상기 하나 이상의 제3 금속 인터커넥트들 각각을 커플링하는 단계를 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제19 항에 있어서, 상기 솔더 레지스트 층 내에 상기 하나 이상의 제3 금속 인터커넥트들을 형성하는 단계는, 제1 솔더 레지스트 층 상에 포토레지스트 층을 형성하는 단계; 상기 포토레지스트 층에 하나 이상의 개구들을 형성하여 상기 포토레지스트 층으로부터 복수의 금속 트레이스들 중 하나 이상의 제1 금속 트레이스들을 노출시키는 단계; 및 상기 하나 이상의 개구들 각각에 금속 재료를 배치하여 상기 하나 이상의 개구들에 상기 하나 이상의 제3 금속 인터커넥트들을 형성하는 단계; 및 상기 하나 이상의 제3 인터커넥트들 각각을 상기 제2 금속 층 내의 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 커플링하는 단계를 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서,상기 하나 이상의 개구들 중 상기 제3 금속 인터커넥트를 포함하지 않는 개구들 및 상기 하나 이상의 제3 금속 인터커넥트들 상에 제2 솔더 레지스트 층을 형성하는 단계;상기 제2 솔더 레지스트 층 상에 제2 포토레지스트 층을 형성하는 단계;상기 제2 포토레지스트 층에 하나 이상의 제2 개구들을 형성하여 상기 제2 포토레지스트 층으로부터 상기 하나 이상의 금속 트레이스들 중 하나 이상의 제2 금속 트레이스들을 노출시키는 단계; 및다이의 하나 이상의 다이 인터커넥트들 각각을 상기 제2 금속 층 내의 상기 하나 이상의 제2 금속 트레이스들 중 제2 금속 트레이스에 커플링하는 단계를 더 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제17 항에 있어서,금속 층 외부 표면으로부터 금속 층 내부 표면으로 상기 제2 금속 층에서 수직 방향으로 연장되도록 상기 제2 금속 층 내에 상기 하나 이상의 금속 트레이스들을 형성하는 단계; 및상기 제2 금속 층의 상기 금속 층 내부 표면에 인접하게 배치된 절연 층을 형성하는 단계를 더 포함하고, 상기 하나 이상의 제3 금속 인터커넥트들을 형성하는 단계는 상기 절연 층 내에 상기 하나 이상의 제3 금속 인터커넥트들을 형성하는 단계를 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 제2 금속 층 내에 상기 하나 이상의 금속 트레이스들을 형성하는 단계는, 상기 금속 층 내부 표면으로부터 상기 하나 이상의 금속 트레이스들 각각의 제2 금속 트레이스 표면을 노출시키는 단계를 더 포함하고; 그리고상기 하나 이상의 제3 금속 인터커넥트들 각각을 커플링하는 단계는, 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스의 상기 제2 금속 트레이스 표면과 접촉하는, 상기 절연 층 내의 상기 하나 이상의 제3 금속 인터커넥트들 각각을 커플링하는 단계를 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제17 항에 있어서, 다이를 상기 제2 금속화 층에 커플링하여 상기 다이를 상기 패키지 기판에 커플링하는 단계를 더 포함하는, IC 패키지 제조 방법.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서, 상기 다이를 상기 제2 금속화 층에 커플링하는 것은, 상기 다이의 하나 이상의 다이 인터커넥트들 각각을 상기 제2 금속 층 내의 상기 하나 이상의 금속 트레이스들 중의 금속 트레이스에 커플링하는 것을 포함하는, IC 패키지 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>PATIL, Aniket</engName><name>파틸, 애니켓</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>WE, Hong Bok</engName><name>위, 홍복</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>BUOT, Joan Rey Villarba</engName><name>부옷, 조앤 레이 빌라바</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.23</priorityApplicationDate><priorityApplicationNumber>17/482,718</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.03.19</receiptDate><receiptNumber>1-1-2024-0304327-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326839-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.24</receiptDate><receiptNumber>1-5-2024-0068705-66</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.28</receiptDate><receiptNumber>1-1-2025-0853963-72</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247009126.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9355b1c9ef5e4edb14fbd6f4c09eb1eb62919b67560ca21ff225d4590d39882cf284ee3b6f722b454e41cd83235ebb2d9e9b05da8daf372e4f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf468f609106abddb262c32456cdc56a5f0efea56679ff3e1351c5319a614f486cc39b56fcd1f9045ba6572d999728d748a78541fa81be53bf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>