###################################################################################
#
#                      R E L E A S E   H I S T O R Y
#
# RF parameter config
# Model : A137F
# NFC IC : PN557, Single UICC, No eSE
# Local : Global
# Platform : MediaTek / 26MHz
# NXP_RF_FILE_VERSION_INFO={25, 12} 2022.05.03 : Modified RX for MF UL
# NXP_RF_FILE_VERSION_INFO={25, 11} 2022.04.21 : Modified CLK_MAN for IOP test based on A13 5G
###################################################################################

###############################################################################
# System clock source selection configuration
#define CLK_SRC_XTAL       1
#define CLK_SRC_PLL        2
NXP_SYS_CLK_SRC_SEL=0x02

###############################################################################
# System clock frequency selection configuration
#define CLK_FREQ_13MHZ         1
#define CLK_FREQ_19_2MHZ       2
#define CLK_FREQ_24MHZ         3
#define CLK_FREQ_26MHZ         4
#define CLK_FREQ_38_4MHZ       5
#define CLK_FREQ_52MHZ         6
NXP_SYS_CLK_FREQ_SEL=0x04

###############################################################################
# The timeout value to be used for clock request acknowledgment
# min value = 0x01 to max = 0x06
NXP_SYS_CLOCK_TO_CFG=0x06

###############################################################################
#   A0, 0D, 06, 08, 37, XX, 76, 00, 00,   CLIF_TX_CONTROL_REG XX :
#   A0, 0D, 06, 08, 37, 08, 76, 00, 00,   Mode1 28, Mode2 08, Mode3 48
#   A0, 0D, 03, 24, 03, 7A,               RF_CLIF_CFG_TECHNO_T_TXA_P  CLIF_TRANSCEIVE_CONTROL_REG FDT setting

#   A0, 0D, 06, 08, 42, 00, 02, FF, FF,   RF_CLIF_CFG_TARGET  CLIF_ANA_TX_AMPLITUDE_REG

#   A0, 0D, 04, 72, 42, F8, 40,           RF_CLIF_CFG_BR_106_I_TXA  CLIF_ANA_TX_AMPLITUDE_REG
#   A0, 0D, 04, 82, 42, 88, 40,           RF_CLIF_CFG_BR_106_I_TXB  CLIF_ANA_TX_AMPLITUDE_REG
#   A0, 0D, 04, 94, 42, 88, 40,           RF_CLIF_CFG_BR_212_I_TXF  CLIF_ANA_TX_AMPLITUDE_REG
#   A0, 0D, 04, 96, 42, A0, 40,           RF_CLIF_CFG_BR_424_I_TXF  CLIF_ANA_TX_AMPLITUDE_REG

#   A0, 0D, 06, 3C, 44, 55, 0A, 00, 00,   RF_CLIF_CFG_BR_106_I_RXA_P  CLIF_ANA_RX_REG
#   A0, 0D, 06, 4C, 44, 55, 0A, 00, 00,   RF_CLIF_CFG_BR_106_I_RXB  CLIF_ANA_RX_REG
#   A0, 0D, 06, 5E, 44, 55, 08, 00, 00,   RF_CLIF_CFG_BR_212_I_RXF_P  CLIF_ANA_RX_REG
#   A0, 0D, 06, 60, 44, 55, 08, 00, 00,   RF_CLIF_CFG_BR_424_I_RXF_P  CLIF_ANA_RX_REG

#   A0, 0D, 06, 3C, 2D, DC, 30, 04, 00,   RF_CLIF_CFG_BR_106_I_RXA_P  CLIF_SIGPRO_RM_CONFIG1_REG
#   A0, 0D, 06, 4C, 2D, 15, 24, 1F, 01,   RF_CLIF_CFG_BR_106_I_RXB  CLIF_SIGPRO_RM_CONFIG1_REG
#   A0, 0D, 06, 5E, 2D, 0D, 24, 0C, 01,   RF_CLIF_CFG_BR_212_I_RXF_P  CLIF_SIGPRO_RM_CONFIG1_REG
#   A0, 0D, 06, 60, 2D, 0D, 6A, 0C, 01,   RF_CLIF_CFG_BR_424_I_RXF_P  CLIF_SIGPRO_RM_CONFIG1_REG

#   A0, 0D, 06, 72, 4A, 53, 07, 00, 1B,   RF_CLIF_CFG_BR_106_I_TXA  CLIF_ANA_TX_SHAPE_CONTROL_REG
#   A0, 0D, 06, 82, 4A, 33, 07, 00, 07,   RF_CLIF_CFG_BR_106_I_TXB  CLIF_ANA_TX_SHAPE_CONTROL_REG
#   A0, 0D, 06, 94, 4A, 43, 07, 00, 07,   RF_CLIF_CFG_BR_212_I_TXF  CLIF_ANA_TX_SHAPE_CONTROL_REG
#   A0, 0D, 06, 96, 4A, 11, 07, 01, 07,   RF_CLIF_CFG_BR_424_I_TXF  CLIF_ANA_TX_SHAPE_CONTROL_REG

#   A0, 0D, 06, 20, 2D, 50, 20, 0C, 00    RF_CLIF_CFG_TECHNO_I_RX15693CLIF_SIGPRO_RM_CONFIG1_REG
#   A0, 0D, 06, 08, 16, 2E, 00, 1F, 00,   RF_CLIF_CFG_TARGET  CLIF_TX_UNDERSHOOT_CONFIG_REG
###################################################################################
NXP_RF_CONF_BLK_1={ 20, 02, B3, 15,
    A0, 0D, 06, 08, 37, 28, 76, 00, 00,
    A0, 0D, 03, 24, 03, 7F,
    A0, 0D, 06, 08, 42, 00, 00, F5, F5,
    A0, 0D, 04, 72, 42, F8, 40,
    A0, 0D, 04, 82, 42, 78, 40,
    A0, 0D, 04, 94, 42, 78, 40,
    A0, 0D, 04, 96, 42, 80, 40,
    A0, 0D, 06, 3C, 44, 76, 0A, 00, 00,
    A0, 0D, 06, 4C, 44, 67, 0A, 00, 00,
    A0, 0D, 06, 5E, 44, 55, 08, 00, 00,
    A0, 0D, 06, 60, 44, 55, 08, 00, 00,
    A0, 0D, 06, 3C, 2D, DC, 40, 04, 00,
    A0, 0D, 06, 4C, 2D, 15, 24, 1F, 01,
    A0, 0D, 06, 5E, 2D, 0D, 24, 0C, 01,
    A0, 0D, 06, 60, 2D, 0D, 4A, 0C, 01,
    A0, 0D, 06, 72, 4A, 53, 07, 00, 1B,
    A0, 0D, 06, 82, 4A, 33, 07, 00, 07,
    A0, 0D, 06, 94, 4A, 43, 07, 00, 07,
    A0, 0D, 06, 96, 4A, 11, 07, 01, 07,
    A0, 0D, 06, 20, 2D, 50, 40, 0C, 00,
    A0, 0D, 06, 08, 16, 2E, 00, 1F, 00
}

###################################################################################
#   A0, 38, 04, XX, YY, 00, 01            CLIF_ANA_NFCLD_REG
#   A0, 38, 04, 01, 02, 00, 01            XX for ON, YY for OFF
# *** Clk Man /Field-On /TypeA  /TypeB  /TypeF 5degrees
# A0, 3A, 08,   87, 00,     87, 00, 87, 00, 87, 00
# 00 00 to 63 01 -> 0degree to 355 degree
# 00 00 -> 0degree  # 2D 00 -> 45degree # 5A 00 -> 90degree # 87 00 -> 135degree
# B4 00 -> 180degree# E1 00 -> 225degree# 0E 01 -> 270degree# 3B 01 -> 315degree
#
# Phone OFF Card mode control
# A0, 29, 17, 1X, 00, 00, 1F, 00, 02, 00, 1F, 00, 02, 00, 40, F3, F3, 00, 43, F3, F3, 38, 70, 00, 00
# X : CLK_MAN for phone OFF range 18~1F(18 = 0degeree, 1F = 315degree)
###################################################################################
NXP_RF_CONF_BLK_2={ 20, 02, 2D, 03,
    A0, 38, 04, 14, 0B, 0B, 00,
    A0, 3A, 08, F5, 00, F5, 00, F5, 00, 3B, 01,
    A0, 29, 17, 1C, 06, 00, 1F, 00, 02, 00, 1F, 00, 02, 00, 03, F3, F3, 00, 03, F3, F3, 38, 70, 00, 00, 01
}


###############################################################################
# DLMA/ISO SETTING: DMLA CTRL setting
# A0, AF, 0C, XX, 80, 7B, 20, 00, XX, 80, 80, 20, 00, 77, 08... : XX=83 : Enable, XX=03 : Disable
###############################################################################
NXP_RF_CONF_BLK_3={ 20, 02, 10, 01,
    A0, AF, 0C, 83, A3, 7B, 20, 00, 83, 80, 80, 20, 00, 00, 08
}


###############################################################################
# DLMA/ISO SETTING: DMLA RSSI setting
###############################################################################
NXP_RF_CONF_BLK_4={20, 02, 98, 01,
    A0, 34, 94, 23, 04, 18, 35, 00, 00, 4B, 00, 00, 71, 00, 00, 71, 00, 00, 96, 00, 00, BC, 00, 00, BC, 00, 00, E1, 00, 00, 07, 01, 00, 07, 01, 00, 2C, 01, 00, 2C, 01, 00, 52, 01, 00, 52, 01, 00, 77, 01, 00, 77, 01, 00, C2, 01, 00, C2, 01, 00, 0D, 02, 00, 0D, 02, 00, 58, 02, 00, 58, 02, 00, EE, 02, 00, EE, 02, 00, 18, 35, 00, 00, 4B, 00, 00, 71, 00, 00, 96, 00, 00, 96, 00, 00, 96, 00, 00, BC, 00, 00, BC, 00, 00, BC, 00, 00, BC, 00, 00, E1, 00, 00, E1, 00, 00, 2C, 01, 00, 2C, 01, 00, 2C, 01, 00, 2C, 01, 00, 2C, 01, 00, DC, 05, 00, DC, 05, 00, DC, 05, 00, DC, 05, 00, DC, 05, 00, DC, 05, 00, DC, 05, 00
}

###############################################################################
# DLMA/ISO SETTING: DMLA TX setting
###############################################################################
NXP_RF_CONF_BLK_5={20, 02, A4, 01,
    A0, A9, A0, 00, C1, 00, 0A, 01, 80, 41, 0A, 02, 81, 83, 0A, 03, C0, 42, 06, 04, 80, 46, 06, 05, C3, 01, 03, 06, C2, 05, 03, 07, C2, 4A, 03, 07, 81, 01, 01, 08, C3, 8B, 03, 08, C3, 05, 01, 09, C3, 92, 03, 09, C6, 84, 01, 0A, C4, CC, 03, 0A, C6, 89, 01, 0B, C5, D4, 03, 0B, C7, 92, 01, 0C, 44, 00, 03, 0C, C7, C6, 01, 0D, 42, 04, 03, 0D, C9, CE, 01, 0E, 42, 48, 03, 0E, 03, 00, 01, 0F, 43, 50, 03, 0F, 43, 04, 01, 10, 43, 91, 03, 10, 45, 0A, 01, 11, 44, 95, 03, 11, 46, 11, 01, 12, 46, 8E, 01, 13, 47, C5, 01, 14, 48, CC, 01, 15, 4B, D4, 01, 16, 4E, D7, 01, 17, 5E, A2, 01, 18, 5F, A6, 01, 19, 5F, AE, 01, 1A, 60, B4, 01, 1B, 61, EA, 01, 1C, 62, F0, 01
}

###############################################################################
# DLMA/ISO SETTING: RSSI Rext setting
# A0, AA, 04, AA, BB, CC, DD
# BBAA : RextGainCor
# DDCC : RextAGCCor(registor value) 1200 -> 0x04B0
###############################################################################
NXP_RF_CONF_BLK_6={ 20, 02, 08, 01,
    A0, AA, 04, 10, 04, B0, 04
}

###############################################################################
# LPCD setting
#   A0, 40, 01, 00, # 00:normal  01:LPCD    05:advanced LPCD
#   A0, 41, 01, 03,
#   A0, 42, 01, 19,
#   A0, 43, 01, 00, # 00 : LPCD only   xx : hybird
# PMU Register setting
#   PLL use case    : A0, 0E, 0B, 11, 01, 01, 31, 00, 00, 00, 11, 00, 10, 0C,
#   X-TAL use case  : A0, 0E, 0B, 31, 01, 01, 01, 00, 00, 1E, 10, 00, 10, 0C,
#   CFG2 5.25V      : A0, 0E, 0B, 11, 01, C2, B2, 00, B2, 1E, 1F, 00, D0, 0C,
#   CFG2 5.25V LPCD : A0, 0E, 0B, 11, 01, C2, B2, 00, BA, 1E, 1F, 00, D0, 0C,
# AGC Q issue
#   A0, 69, 09, 02, CF, 80, 00, 00, 07, 40, 00, 00,
###############################################################################
NXP_RF_CONF_BLK_7={20, 02, 2B, 06,
    A0, 40, 01, 05,
    A0, 41, 01, 03,
    A0, 42, 01, 19,
    A0, 43, 01, 04,
    A0, 0E, 0B, 11, 01, 01, 31, 00, 00, 00, 11, 00, 10, 0C,
    A0, 69, 09, 02, CF, 80, 00, 00, 07, 40, 00, 00
}

###############################################################################
# File Version Information
NXP_RF_FILE_VERSION_INFO={25, 12}
############### end of RF File ##############################
