Page1基于差错传播概率矩阵的时序电路软错误可靠性评估蔡烁1),2)邝继顺1)张亮1)刘铁桥1)王伟征2)1)(湖南大学信息科学与工程学院长沙410082)2)(长沙理工大学计算机与通信工程学院长沙410004)摘要在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.该文提出了一种基于差错传播概率矩阵(ErrorPropagationProbabilityMatrix,EPPM)的时序电路软错误可靠性评估方法,即先将逻辑门和触发器在当前时钟周期对差错的传播概率用4种EPPM表示,再利用自定义的矩阵并积运算计算多周期情况下的差错传播概率,最后结合二项分布的特点计算时序电路的可靠度.用ISCAS’89基准电路为对象进行实验,结果表明所提方法是准确和有效的.关键词软错误;时序电路;差错传播概率矩阵;并积运算;二项分布1引言随着半导体技术的不断发展,超大规模集成电路(VLSI)的密度越来越大,软错误对电路的影响也Page2辑电路可靠性研究亟需解决的一个重要问题.对数字VLSI进行模型化描述,按抽象级别由高到低可分为行为级、寄存器传输级(RTL)、逻辑级和晶体管级等.目前,人们研究可靠性评估方法主要集中在电路逻辑级或更高的级别,通过模拟或故障注入的方法分析信号或电路的可靠性.由于逻辑电路在某些情况下对故障具有屏蔽作用,作为瞬时故障的软错误并非一定会导致电路输出错误结果,因此,合理的方法是通过建立概率模型来评估逻辑电路的可靠性.对于组合电路,人们提出的概率转移矩阵(ProbabilisticTransferMatrix,PTM)方法能够在门级精确计算软错误对电路可靠性的影响,但由于时空开销太大,该方法仅适合于中小规模电路[3-4];在PTM方法的基础上,文献[5-7]引入了电路划分的思想,采用近似算法计算规模更大的电路,但是在降低计算复杂度的同时也损失了准确性.在时序电路可靠性评估方面,Mahdavi和Mohammadi使用时序电路多阶段(Multiple-Pass,MP)计算方法,通过迭代方式评估电路的可靠度,该方法由于人为假设反馈信号对电路的影响因子而损失了评估结果的精度[8];文献[9-10]提出基于马尔科夫链理论和基于二元决策图的符号模型方法评估时序电路可靠性,但对模拟的时钟周期数有限制;文献[11-12]提出了时序电路的概率差错模型,利用动态贝叶斯网络计算电路输出端的平均出错概率,该方法假设触发器为理想部件,在一定程度上影响了评估结果的准确性;文献[13]说明了评估组合电路时常用的PTM方法不能直接用于时序电路的可靠性评估,并提出将时序电路转化为组合电路,采用迭代计算的方法评估其可靠性;文献[14]将待评估时序电路划分为输出逻辑模块和次态逻辑模块,再利用时序电路PTM计算模型得到整个电路的PTM,最后根据输入信号的概率分布计算出时序电路的可靠度,但该方法也难以评估规模较大的电路;文献[15]提出了一种基于立方运算的差错传播概率(cube-basedEPP)分析方法,通过前向和后向两次遍历电路,即可计算出组合逻辑部分的EPP,再将扩展内涵的EPP通过矩阵自乘运算后作为时序电路的EPP,并用于指导FPGA的布局布线过程,该方法显著缩短了时序电路EPP的计算时间,不足之处是计算组合逻辑部分EPP时没有充分考虑到信号相关性的影响,且概率矩阵的自乘运算不能准确描述时序电路中存在的反馈特征.本文提出一种基于EPPM的时序电路软错误可靠性评估方法.该方法同时考虑了逻辑门和触发器受软错误的影响,将它们对差错的传播概率分别用四种EPPM表示,利用自定义的矩阵并积运算计算时序电路EPP,再结合二项分布特点评估时序电路工作在多个时钟周期下的可靠性.相比其他方法,本方法的计算结果更准确,且能适用于更大规模的电路.本文第2节介绍用到的基本定义和EPPM的并积运算;第3节提出基于EPPM的时序电路可靠性评估方法;第4节是实验及分析;第5节得出结论.2相关研究2.1时序电路可靠度图1是一个典型的同步时序电路框图,它由组合逻辑电路和存储电路(触发器组)构成.原始输入(PIs)和触发器组的输出(也称为伪原始输入PPIs)作为组合逻辑部分的输入;原始输出(POs)和触发器组的输入(也称为伪原始输出PPOs)作为组合逻辑部分的输出.软错误可能导致电路单元(逻辑门或触发器)的输出逻辑值发生跳变,将这样的跳变称为差错.时序电路的可靠性可用时序电路可靠度R(SC)度量,R(SC)定义为在PIs和PPIs的激励下,POs为正确逻辑值的概率.由于时序电路中的差错有可能需经过若干个时钟周期才传到POs,所以需考虑多时钟周期的情况.2.2差错传播概率矩阵以下定义都是针对包含m个逻辑门和n个触发器的同步时序逻辑电路.定义1.设时序电路的逻辑门GTi发生差错且在当前时钟周期内将该差错传到任一PO(或多个POs)的条件概率为P(PO|GTi),则犈犘犘犕GT-PO的定义为m×1的列向量[P(PO|GT1)P(PO|GT2)…P(PO|GTm)]T.定义2.设时序电路的逻辑门GTi发生差错Page3..且在当前时钟周期内将该差错传到触发器FFj输入端的条件概率为P(FFj|GTi),则犈犘犘犕GT-FF定义为m×n的矩阵P(FF1|GT1)P(FF2|GT1)…P(FFn|GT1)熿P(FF1|GT2)P(FF2|GT2)…P(FFn|GT2)P(FF1|GTm)P(FF2|GTm)…P(FFn|GTm燀定义3.设时序电路的触发器FFi发生差错且在当前时钟周期内将该差错传到触发器FFj输入端的条件概率为P(FFj|FFi),则犈犘犘犕FF-FF定义为n×n的方阵P(FF1|FF1)P(FF2|FF1)…P(FFn|FF1)熿P(FF1|FF2)P(FF2|FF2)…P(FFn|FF2)P(FF1|FFn)P(FF2|FFn)…P(FFn|FFn燀定义4.设时序电路的触发器FFi发生差错且在当前时钟周期内将该差错传到任一PO(或多个POs)的条件概率为P(PO|FFi),则犈犘犘犕FF-PO定义为n×1的列向量[P(PO|FF1)P(PO|FF2)…P(PO|FFn)]T.对给定的时序电路,以上EPPM中的每个元素都可以看成是组合逻辑部分的EPP,它们可预先通过多种方法计算得到.本文采用的方法是对每个电路单元分别注入差错并随机加载多个激励向量,然后模拟电路的运行,并将POs的逻辑值与该输入向量作用时的正常输出值比较,统计出4个EPPM中的所有元素值.该方法的优点是简单易行,采用并行模拟的方式耗时少,且由于逻辑模拟充分考虑了电路中的扇出重汇聚结构所引发的信号相关性以及POs之间的相关性影响,计算结果相比经其他方法所得结果更准确.另外,为了描述时序电路中信号的反馈特性,本文利用自定义的矩阵并积运算将组合部分EPP转化为时序电路的EPP.2.3矩阵的并积运算定义5.定义矩阵的并积运算符为‘∪’,若矩阵犕与犖进行并积运算,则要求犕的列数等于犖的行数,且犕和犖的所有元素mij和nij都是概率值,满足0mij,nij1.运算规则描述为若犕r×s=犖s×t=则犕r×s∪犖s×t=犔r×t=且lij=1-(1-mi1n1j)(1-mi2n2j)…(1-misnsj)u=1=1-∏s=∑s∑1u<v<ws1ir,1jt.定义6.类似于矩阵的幂运算,若犕为方阵,则定义基于并积的幂运算为3时序电路可靠度评估方法3.1逻辑门的差错分析定理1.在软错误的影响下,若时序电路的第i个逻辑门发生差错,该差错在c个时钟周期后(以发生差错的时刻为当前时钟周期或第0个时钟周期)传播到POs而引起电路故障的概率为Pc(PO|GTi),则Pc(PO|GTi)为证明.若电路的第i个逻辑门在0时刻发生差错,该差错可在当前时钟周期内传到任一触发器FFj,并在下一个时钟周期内由FFj将该差错传到POs,即P1(PO|GTi)=P(GTi的差错经FF1传至POs∪GTi的差错经FF2传至POs∪…∪GTi的差错经FFn传至POs)=1-[1-P(FF1|GTi)P(PO|FF1)]×[1-P(FF2|GTi)P(PO|FF2)]×…×[1-Page4P(FFn|GTi)P(PO|FFn)]=1-∏nGTi)P(PO|FFj)]=犈犘犘犕GT-FF∪犈犘犘犕FF-PO的第i行元素;该差错还可在当前时钟周期内传到任一触发器FFj,在一个时钟周期后由FFj传到FFk,并在第2个时钟周期后由FFk传至POs,用P1(FF1|GTi),P1(FF2|GTi),…,P1(FFn|GTi)分别表示在GTi发生差错的一个时钟周期后,该差错传至FF1,FF2,…,FFn的概率,则P1(FFj|GTi)正好是犈犘犘犕GT-FF∪犈犘犘犕FF-FF的第i行,第j列元素;而P2(PO|GTi)=1-[1-P1(FF1|GTi)P(PO|FF1)]×[1-P1(FF2|GTi)P(PO|FF2)]×…×[1-P1(FFn|GTi)P(PO|FFn)]=1-∏n犈犘犘犕GT-FF∪犈犘犘犕1同理,可用P2(FF1|GTi),P2(FF2|GTi),…,P2(FFn|GTi)分别表示在GTi发生差错的两个时钟周期后,该差错传至FF1,FF2,…,FFn的概率,由归纳法可知,Pc(PO|GTi)为犈犘犘犕GT-FF∪犈犘犘犕c-1犈犘犘犕FF-PO的第i行元素.3.2触发器的差错分析定理2.在软错误的影响下,若时序电路的第i个触发器发生差错,该差错在c个时钟周期后传播到POs而引起电路故障的概率为Pc(PO|FFi),则Pc(PO|FFi)为(犈犘犘犕FF-FF)珋c∪犈犘犘犕FF-PO的第i行元素.证明.若电路的第i个触发器在0时刻发生差错,该差错可在当前时钟周期内传到任一触发器FFj,并在下一个时钟周期由FFj将该差错传到POs,即P1(PO|FFi)=P(FFi的差错经FF1传至POs∪FFi的差错经FF2传至POs∪…∪FFi的差错经FFn传至POs)=1-[1-P(FF1|FFi)P(PO|FF1)]×[1-P(FF2|FFi)P(PO|FF2)]×…×[1-P(FFn|FFi)P(PO|FFn)]=1-∏nP(PO|FFj)]=犈犘犘犕FF-FF∪犈犘犘犕FF-PO的第i行元素;该差错还可在当前时钟周期内传到任一触发器FFj,在一个时钟周期后由FFj传到FFk,并在第2个时钟周期后由FFk传至POs,用P1(FF1|FFi),P1(FF2|FFi),…,P1(FFn|FFi)分别表示在FFi发生差错的一个时钟周期后,该差错传至FF1,FF2,…,FFn的概率,则P1(FFj|FFi)正好是(犈犘犘犕FF-FF)2的第i行,第j列元素;而P2(PO|FFi)=1-[1-犈犘犘犕FF-PO的第i行元素.3.3时序电路可靠度计算时序电路可靠度R(SC)可表示为R(SC)=∑对所有的犡P1(FF1|FFi)P(PO|FF1)]×[1-P1(FF2|FFi)P(PO|FF2)]×…×[1-P1(FFn|FFi)P(PO|FFn)]=1-∏n[1-P1(FFj|FFi)P(PO|FFj)]=犈犘犘犕2j=1犈犘犘犕FF-PO的第i行元素;由归纳法可知,Pc(PO|FFi)为犈犘犘犕珋c式中:犡和犢分别表示施加至电路的输入向量(包括PIs和PPIs)和电路的输出向量(POs);p(犡)是输入向量为犡的概率;p(犢=正确逻辑值|犡)表示当输入向量为犡时,输出正确的概率,这是一个条件概率.对于包含q个输入(即PIs和PPIs的总数为q)的电路,需考虑的输入向量数为2q个,R(SC)又可表示为R(SC)=∑2q-1其中,犡w表示第w个输入向量,该向量用w的q位二进制编码表示.例如,若q=5、w=15,则犡15=01111.假设所有输入向量出现的概率相同,即p(犡)=1/2q,则有R(SC)=1在软错误的影响下,时序电路的每个单元都有可能发生差错.假定所有逻辑门和触发器输出正确与否是相互独立的,且每个逻辑门(触发器)发生差错的概率都为fGT(fFF).若电路总的逻辑门和触发器数分别为m和n,用向量犌犜=(g1g2…gm)和犉犉=(f1f2…fm)分别表示所有逻辑门和触发器的状态,其中,gi(fj)=0或1,i=1,2,…,m;j=1,2,…,n.gi(fj)=0表示第i个逻辑门(第j个触发器)处于正常状态;gi(fj)=1表示第i个逻辑门(第j个触发器)发生差错.犌犜m(k)表示总共m位的向量犌犜中含有k个1,即电路有k个逻辑门同时发生差错;同样,犉犉n(k)表示总共n位的向量犉犉中含有k个1,说明电路有k个触发器同时发生差错.由于故障存在屏蔽效应,即使有逻辑单元发生差错,电路仍然可能得到正确的输出结果.本文考虑的是3种屏蔽效应中影响最大的逻辑屏蔽效应[16].定义符号‘⊙’用于比较两个向量是否相等:犢i⊙犢j=1当且仅当犢i和犢j等长且各位对应相等.由于逻辑门和触发器的处理方式相似,为方便描述,下文仅以逻Page5辑门发生差错为例说明本方法.若施加至电路的输入向量为犡w,且有k个逻辑门发生差错,此时电路还能正常输出需满足的条件是犢(犌犜m(k);犡w)⊙犢(犌犜m(0);犡w)=1(4)这说明电路中逻辑门的差错被屏蔽了,并没有传到原始输出端.根据k值的不同,可用式(5)表示仅受逻辑门影响而评估得到的电路可靠度RGT(SC):RGT(SC)=∑m式中:P(k=i)是指发生差错的逻辑门数为i的概率,P(犢=正确逻辑值|k=i)表示在i个门出错的情况下,输出仍然正确的概率,此时假设所有触发器都是正常的逻辑单元.将式(2)、式(3)代入式(5):RGT(SC)=∑mP(k=i)∑2q-1∑mi=0式中:P(犢=正确逻辑值|犡w;k=i)表示输入向量为犡w且有i个逻辑门发生差错时电路输出仍然正确的概率.引入式(4)的表示方法,同时考虑到总共m个逻辑门中有i个发生差错的组合数为Cm犢(犌犜m(i):j;犡w)(j=1,2,…,Cm犡w且有i个逻辑门出错的其中一种组合情况对应的输出.继续对上式进行变换RGT(SC)=∑m在各个逻辑门相互独立,且都以相同的概率fGT发生差错的前提下,P(k=i)满足二项分布,用式(7)表示为将式(7)代入式(6),得到RGT(SC)=∑m其中,Ti(GT)表示当发生差错的逻辑门数k=i时,电路的输出仍然正确的概率,因此Ti(GT)∈[0,1].经类似分析还可得到如果仅受触发器差错的影响,电路可靠度RFF(SC)=∑n式中的Ti(FF)是指发生差错的触发器数k=i时,电路仍然能正确输出的概率.本方法同时考虑逻辑门和触发器发生差错对电路可靠度的影响,将RGT(SC)与RFF(SC)的乘积作为时序电路的可靠度,即对式(8)进行改写RGT(SC)=Cm将式(11)后半部分看作i阶(i=1,2,…,m)分量之和.在fGT较小的情况下,2阶及更高阶分量的系数P(k=i)很小.定义RGT_PE(SC)=(1-fGT)m+P(k=1)×T1(GT)为RGT(SC)的悲观值,此时忽略了2阶及更高阶分量,认为出现两个或更多逻辑门发生差错时,电路必定发生故障;另一种极端情况是将Ti(GT)(i2)全部当成1处理,定义RGT(SC)的乐观值RGT_OP(SC)=(1-fGT)m+P(k=1)×T1(GT)+∑m考虑到∑mRGT_OP(SC)=1-(1-T1(GT))×P(k=1)这里认为当两个或更多逻辑门发生差错时,电路仍能正常输出.此时得到的可靠度结果是最乐观的,但实际可能并不会发生.与此类似,将RFF_PE(SC)和RFF_OP(SC)定义为RFF(SC)的悲观值与乐观值.即RFF_PE(SC)=(1-fFF)n+P(k=1)×T1(FF)RFF_OP(SC)=1-(1-T1(FF))×P(k=1)根据EPPM的定义和定理1、定理2的描述,式(12)~(15)中的待求量T1(GT)与T1(FF)可表Page6示为T1(GT)=∑m其中,s和t分别表示∏j∏j[1-Pj(PO|FFi)]收敛时对应的周期数.本文第4节的实验结果表明,电路的s和t值相差很小,可近似认为相同.这里,若用SEPP(GT)表示逻辑门发生差错时的时序电路EPP,则同样,用SEPP(FF)表示触发器发生差错时的时序电路EPP,则综合式(12)~(15),分别用RPE(SC)和ROP(SC)表示时序电路可靠度的悲观结果与乐观结果RPE(SC)=RGT_PE(SC)×RFF_PE(SC)(20)ROP(SC)=RGT_OP(SC)×RFF_OP(SC)(21)4实验结果及分析4.1时序电路EPP计算方法比较文献[15]提出了基于立方运算的时序电路EPP计算方法;本文所提方法在评估时序电路可靠度的过程中,同样计算了电路的EPP;而另一种计算时序电路EPP的方法为MonteCarlo模拟.表1列出了3种方法计算时序电路EPP的时间复杂度.计算方法表13种计算时序电路EPP方法的时间复杂度比较cube-basedEPPO((N/Cavg)2×(m+n)×c×n3)MonteCarlo模拟本文方法表1中的m、n和c分别表示时序电路的逻辑门数、触发器数和计算的时钟周期数;N表示完备空间的输入向量数,即对于包含q个输入的电路,N=2q;Cavg表示全体向量数与经无关位压缩后的向量数的比值,即压缩倍数[15];Npart是本方法计算组合逻辑EPP时施加的输入向量数,下标“part”表明所施激励有可能不是完备空间.由上述结果可知,由于要模拟c个时钟周期的情况,且每次都施加完备输入向量集,所以MonteCarlo方法最耗时,当然该方法的计算结果也最准确;cube-basedEPP方法的复杂性与本文方法相比,取决于(N/Cavg)2与Npart的大小关系.对于不含查找表(LookUpTable,LUT)结构的逻辑电路,若将N/Cavg的值控制在100左右,则与之具有近似复杂度的本方法的Npart值为10000,在此条件下比较这两种方法计算结果的准确性,如表2所示.表2两种时序电路EPP计算方法的结果比较电路S27S298S526S832S1488S1494平均表2所列的实验电路为ISCAS’89中的6个电路,这些电路不包含LUT.RE-To-MC是指参与比较的两种方法对时序电路EPP的计算结果与MonteCarlo方法计算结果的相对误差,即RE-To-MC=|该方法的计算结果-MonteCarlo方法的计算结果|/MonteCarlo方法的计算结果×100%.实验中的时钟周期c为收敛值,本文后面的实验列出了各电路的收敛周期数.表2所示结果表明基于立方运算的方法与文本方法计算的时序电路EPP相差并不大.前者的误差来源于采用分析方法求差错的控制立方覆盖和传播立方覆盖时,不能完全消除由扇出重汇聚引发的信号相关性影响,而利用概率矩阵自乘的方式计算多时钟周期的EPP也有失准确性;本文方法的误差来源于计算组合逻辑EPP(即EPPM的元素值)时,采用的模拟向量并非完备空间,从而损失了部分精度.实际上,对于规模较大的电路,基于立方运算的方法同样无法使用完备输入向量空间.4.2时序电路可靠度结果计算时序电路可靠度的实验采用ISCAS’89中的15个电路.在PC(Intel?Core(TM)i3-2310MCPU@2.10GHz,2GB内存)上,用C++实现了基于EPPM的时序电路软错误可靠性评估方法.具体步骤是:(1)对实验电路每个逻辑单元轮流注入差错,随机施加与之相适数量的测试向量并模拟得到其响应,与该向量激励下的正常响应值比较,统计得Page7到4类EPPM的全部元素值;(2)按矩阵的并积运算规则计算多时钟周期的T1(GT)与T1(FF),直至这两个值趋于定值,并记录收敛时的周期数;(3)依表3两种条件下ISCAS’89中若干实验电路可靠度比较电路电路组成S27103160000.99994610.99994610.99994610.99999130.99999130.99999138~12S29811914320000.99918850.99918920.99918890.99984640.99984640.999846450~55S34416015640000.99961280.99961410.99961350.99990230.99990230.9999023160~165S44418121640000.99900350.99900510.99900430.99981100.99981100.999811060~65S52619321640000.99881100.99881290.99881200.99978780.99978780.999787850~55S8322875800000.99956220.99956630.99956430.99993820.99993830.99993838~12S148865361600000.99847470.99849590.99848530.99981020.99981040.999810330~35S149464761600000.99855110.99857190.99856150.99983020.99983040.99983038~12S1512780571600000.99819600.99822650.99821130.99972380.99972410.999724020~25S327115721163200000.98575050.98587370.98581210.99794570.99794730.99794658~12S333017891323200000.98919770.98935700.98927740.99843480.99843680.9984358150~155S537827791796400000.97222670.97260750.97241710.99627220.99627680.996274580~85S923455972286400000.94979720.95130600.95055160.99370100.99371780.9937094120~125S1585097725979600000.91106630.91302980.91204810.99148560.99156960.9915276110~115S385841925314529600000.87683550.87997710.87840630.98785300.98835750.9881053130~135表3列出了两种不同条件下的电路可靠度,条件分别是fGT=1e-5;fFF=1.33e-5和fGT=1e-6;fFF=6.70e-6.fGT取值为1e-5或1e-6与当前CMOS技术的水平相适应;而fFF的值是根据fGT的取值并利用MonteCarlo方法模拟得到的结果,具有较高的准确度[8,17].为了得到准确的EPPM,对于规模较大的电路,实验施加的激励向量数也较多.如需进一步节省时间,还可减少测试向量数目,得到的结果与大样本向量空间的计算结果相差并不大.分析表3的结果可知:(1)电路规模越大,可靠度很可能越小,同时RPE(SC)与ROP(SC)的差别越大,这是符合实际情况的;(2)fGT越小,RPE(SC)与ROP(SC)相差越小,平均后的结果更接近真实情况.图2描述了4个实验电路可靠度收敛的情况.根据图示曲线及表3中收敛周期的数据可知:电路的可靠度随时钟周期的增加会不断减小,直至收敛于某个值;不同电路的收敛情况不同,且收敛速度与表4多种时序电路可靠度评估方法的结果比较电路S27S298S344S444S526S832S1488据本文3.3节所列公式计算各实验电路的RPE(SC)和ROP(SC),在两者相差不大的情况下,用其平均值表示R(SC).实验结果如表3所示.电路规模没有明显的比例关系.4.3可靠度评估方法的比较在无法精确计算大规模电路可靠度的情况下,MonteCarlo模拟方法被认为能够提供最佳估计值.为了验证所提方法的准确性和有效性,将本方法和文献[8,11-12,14]所提方法的计算结果与MonteCarlo方法的结果进行了比较,结果如表4所示.文献[14]方法0.99999210.99977680.99974280.99982770.99978090.99981640.9998123Page8针对表4所列的7个实验电路,4种方法(依据表4所列顺序,分别记为方法1、方法2、方法3和方法4)的结果与MonteCarlo方法结果相比,相对误差的均值分别为γ1=1.65e-3,γ2=1.55e-4,γ3=1.07e-4,γ4=5.75e-5;而相对误差的方差分别为δ1=1.08e-5,δ2=4.93e-8,δ3=2.76e-8,δ4=1.69e-8.可知本方法相比其他3种方法所得结果更准确.图3描述了各种时序电路可靠度评估方法的时间开销.从图3所示实验结果可知,MonteCarlo方法最耗时,方法1次之,方法2与方法3的耗时相对较少,但仍无法计算大规模电路(参考文献计算的最大规模电路为S1488).本方法(方法4)最耗时的部分是EPPM的获取过程,由于采用并行模拟策略,大大缩短了计算时间;而随着时钟周期数的增加,需要重复进行的是矩阵的并积运算,其复杂度等同于矩阵乘法运算的复杂度,并不会随着电路规模的增大呈指数级增长.因此,相比其他几种方法,本方法能适用于更大规模电路的可靠度评估.5结束语本文提出了一种基于EPPM的时序电路软错误可靠性评估方法.该方法将逻辑门和触发器对差错的传播概率用4种EPPM表示,利用矩阵的并积运算并结合二项分布特点计算时序电路在多个时钟周期下的可靠度.以ISCAS’89基准电路为对象,通过实验验证了本方法的准确性和有效性.下一步的研究工作是在本方法的基础上同时考虑电气屏蔽效应和时钟窗口屏蔽效应的影响.
