基于verilog的多周期cpu设计，将各个模块都区分开来
测试代码如下
地址	汇编程序	指令代码		                 op（6）	 rs(5)	rt(5)	rd(5)/immediate(16)	16进制数代码0x000000F8	j 0x00000110	111000	00000	00000	0000 0000 0100 0100	E00000440x000000FC	...					0x00000110	addi  $1,$0,48	000010	00000	00001	0000 0000 0011 0000	080100300x00000114	ori  $2,$0,12	010010	00000	00010	0000 0000 0000 1100	4802000c0x00000118	add  $3,$1,$2	000000	00001	00010	0001 1000 0000 0000	002218000x0000011C	sub  $4,$3,$1	000001	00011	00001	0010 0000 0000 0000	046120000x00000120	and  $5,$3,$2	010001	00011	00010	0010 1000 0000 0000	446228000x00000124	or  $8,$1,$5	010000	00001	00101	0100 0000 0000 0000	402540000x00000128	move  $10,$8	100000	01000	00000	0101 0000 0000 0000	810050000x0000012C	jal  0x00000144	111010	00000 	00000 	0000 0000 0101 0001	E80000510x00000130	slt  $6,$1,$2	100111	00001	00010	0011 0000 0000 0000	9c2230000x00000134	slt  $7,$2,$1	100111	00010	00001	0011 1000 0000 0000	9c4138000x00000138	sll  $2,$2,2	011000	00010	00010	0000 0000 0000 0010	604200020x0000013C    beq $1,$2,-2 转138	110100	00001	00010	1111 1111 1111 1110	D022fffe0x00000140	halt            111111	00000	00000	0000000000000000	FC0000000x00000144	sw  $5,2($1)	110000	00001	00101	0000 0000 0000 0010	C02500020x00000148	lw  $12,2($1)	110001	00001	01100	0000 0000 0000 0010	C42C00020x0000014C	jr  $31	        111001	11111	00000 	0000 0000 0000 0000	E7E00000