# Interrupt e I/O

---

## ðŸ”¹ Introduzione

Un sistema operativo deve essere in grado di **gestire eventi asincroni** provenienti sia dallâ€™hardware sia dal software, garantendo che la CPU non rimanga inattiva e che il flusso di esecuzione dei programmi proceda in modo corretto.
Questo comportamento Ã¨ reso possibile grazie agli **interrupt**, meccanismi che permettono al processore di **interrompere temporaneamente lâ€™esecuzione di un programma** per gestire un evento piÃ¹ urgente.

Gli interrupt sono quindi il **mezzo fondamentale di comunicazione tra CPU, sistema operativo e periferiche di I/O**.
Capire come funzionano significa comprendere il cuore del meccanismo reattivo del sistema operativo.

---

## ðŸ”¹ 1. Concetto di interrupt

Un **interrupt** Ã¨ un segnale che richiede al processore di sospendere lâ€™attivitÃ  corrente e di passare temporaneamente allâ€™esecuzione di una **routine di servizio** (Interrupt Handler o Interrupt Service Routine, ISR).
Dopo aver gestito lâ€™evento, il processore **riprende esattamente dal punto in cui era stato interrotto**.

Questo meccanismo permette al sistema di:

* reagire rapidamente a eventi esterni (es. arrivo dati da tastiera o rete);
* gestire errori o eccezioni interne;
* evitare che la CPU sprechi tempo in attesa di dispositivi lenti.

---

## ðŸ”¹ 2. Tipologie di interrupt

Gli interrupt si classificano in base allâ€™origine e alla modalitÃ  di generazione.

### a) Interrupt hardware

Generati dai dispositivi esterni per segnalare eventi come:

* completamento di unâ€™operazione di I/O;
* errori hardware;
* richieste da timer o dispositivi di rete.

Esempio:
una stampante invia un segnale di interrupt per indicare che ha terminato la stampa.

### b) Interrupt software

Generati da istruzioni specifiche del programma (es. `INT n` su x86) o da **eccezioni** come divisione per zero o accesso a memoria non valida.
Sono utilizzati dal sistema operativo per gestire le **system call** e i **trap**.

### c) Classificazione funzionale

| Tipo          | Origine                               | Esempi                 | Descrizione                           |
| ------------- | ------------------------------------- | ---------------------- | ------------------------------------- |
| **Sincroni**  | Durante lâ€™esecuzione di unâ€™istruzione | Trap, eccezioni, fault | Dipendono dal programma in corso      |
| **Asincroni** | Da eventi esterni alla CPU            | Timer, I/O completato  | Indipendenti dal flusso di istruzioni |

---

## ðŸ”¹ 3. Meccanismo di gestione di un interrupt

Quando si verifica un interrupt, la CPU esegue una sequenza precisa di operazioni per garantire che lâ€™intervento sia gestito in modo sicuro e coerente.

### Fasi principali

1. **Rilevamento dellâ€™interrupt**
   Il processore verifica a ogni ciclo di clock se Ã¨ presente un segnale di interrupt attivo.

2. **Salvataggio del contesto**
   La CPU salva in modo automatico le informazioni necessarie per riprendere il processo interrotto:

   * Program Counter (PC)
   * Registri di stato
   * Altri registri generali (salvati dal kernel o dallâ€™handler)

3. **Cambio di modalitÃ **
   La CPU passa da **user mode** a **kernel mode** per poter eseguire istruzioni privilegiate.

4. **Identificazione della causa**
   Tramite la **tabella vettore degli interrupt**, la CPU individua quale evento ha generato lâ€™interrupt e salta alla **Interrupt Service Routine** corrispondente.

5. **Esecuzione dellâ€™handler**
   Lâ€™ISR gestisce lâ€™evento (es. legge un dato dal dispositivo, aggiorna un buffer, segnala la fine dellâ€™I/O).

6. **Ripristino del contesto**
   Dopo la gestione, il sistema ripristina lo stato precedente del processo e ritorna al punto esatto in cui era stato interrotto.

---

## ðŸ”¹ 4. Vettore degli interrupt

Ogni tipo di interrupt Ã¨ associato a una specifica **voce del vettore degli interrupt**, una tabella contenente gli indirizzi delle routine di servizio.

Esempio (semplificato):

| Codice | Sorgente interrupt       | Routine associata |
| ------ | ------------------------ | ----------------- |
| 0      | Divisione per zero       | `ISR_DIVZERO`     |
| 8      | Timer                    | `ISR_TIMER`       |
| 13     | Violazione di protezione | `ISR_PROTFAULT`   |
| 33     | Tastiera                 | `ISR_KEYBOARD`    |

Quando lâ€™interrupt viene rilevato, la CPU accede direttamente alla voce corrispondente del vettore e salta alla funzione associata.

---

## ðŸ”¹ 5. Gestione sequenziale e annidata degli interrupt

### a) Gestione sequenziale

In modalitÃ  **sequenziale**, la CPU accetta un nuovo interrupt solo quando ha terminato di gestire quello corrente.
â†’ soluzione semplice, ma poco efficiente per sistemi con eventi frequenti.

### b) Gestione annidata

In modalitÃ  **annidata**, un interrupt puÃ² essere interrotto da un altro di **prioritÃ  superiore**.
Serve una **prioritÃ  gerarchica** per evitare conflitti e perdita di eventi.

Esempio:

* Un interrupt della tastiera puÃ² interrompere un processo in esecuzione.
* Ma un interrupt del timer (piÃ¹ urgente) puÃ² a sua volta interrompere lâ€™handler della tastiera.

Il kernel gestisce una **maschera di prioritÃ ** per abilitare o disabilitare certi interrupt in momenti specifici.

---

## ðŸ”¹ 6. Context switch e interrupt

Ogni interrupt implica un **context switch** temporaneo:
la CPU deve salvare lo stato del processo corrente per poterlo ripristinare successivamente.

Questo meccanismo Ã¨ analogo a quello utilizzato dallo **scheduler** per passare da un processo allâ€™altro, ma:

* nel caso dello scheduler â†’ il cambio Ã¨ pianificato (es. time quantum scaduto);
* nel caso dellâ€™interrupt â†’ Ã¨ **improvviso e asincrono**.

Un interrupt quindi **non solo segnala un evento**, ma Ã¨ anche **il meccanismo tecnico con cui il kernel ottiene il controllo della CPU**.

---

## ðŸ”¹ 7. Tecniche di I/O

Le operazioni di I/O (Input/Output) rappresentano la comunicazione tra CPU e dispositivi periferici.
PoichÃ© i dispositivi sono molto piÃ¹ lenti della CPU, il sistema deve adottare tecniche che massimizzino lâ€™efficienza.

### a) I/O programmato

La CPU interroga continuamente il dispositivo (polling) fino a che non Ã¨ pronto.
â†’ semplice ma inefficiente: la CPU resta bloccata in attesa.

### b) I/O con interrupt

Il dispositivo genera un interrupt quando Ã¨ pronto o ha completato unâ€™operazione.
â†’ la CPU nel frattempo puÃ² eseguire altri processi.
â†’ metodo standard nei sistemi moderni.

### c) I/O con DMA (Direct Memory Access)

Un **DMA controller** trasferisce i dati direttamente tra memoria e dispositivo, senza intervento della CPU per ogni byte.
â†’ riduce drasticamente lâ€™overhead della CPU.
â†’ usato per dischi, schede di rete e audio.

---

## ðŸ”¹ 8. Ruolo del sistema operativo negli interrupt e nellâ€™I/O

Il sistema operativo gestisce gli interrupt come **porte di ingresso verso il kernel**:

* Decide **quali interrupt abilitare** (prioritÃ , maschere).
* Fornisce le **routine ISR** appropriate.
* Coordina i **driver dei dispositivi** che interagiscono con lâ€™hardware.
* Gestisce **code di I/O** e **sincronizzazione** dei processi in attesa.

Lâ€™insieme di queste funzioni costituisce il **sottosistema di I/O del kernel**, base della comunicazione CPUâ€“dispositivi.

---

## ðŸ§  Mappa concettuale di sintesi

```plaintext
INTERRUPT E I/O
â”‚
â”œâ”€â”€ Concetto
â”‚   â”œâ”€ Interruzione esecuzione CPU
â”‚   â”œâ”€ Routine ISR â†’ gestisce evento
â”‚   â””â”€ Ripresa del programma
â”‚
â”œâ”€â”€ Tipi
â”‚   â”œâ”€ Hardware â†’ dispositivi, timer
â”‚   â”œâ”€ Software â†’ trap, eccezioni
â”‚   â””â”€ Sincroni / Asincroni
â”‚
â”œâ”€â”€ Gestione
â”‚   â”œâ”€ Rilevamento â†’ segnale interrupt
â”‚   â”œâ”€ Salvataggio contesto
â”‚   â”œâ”€ Kernel mode + vettore interrupt
â”‚   â””â”€ Ripristino stato processo
â”‚
â”œâ”€â”€ PrioritÃ 
â”‚   â”œâ”€ Sequenziale â†’ uno per volta
â”‚   â””â”€ Annidata â†’ prioritÃ  gerarchica
â”‚
â”œâ”€â”€ Tecniche I/O
â”‚   â”œâ”€ Programmato â†’ polling
â”‚   â”œâ”€ Interrupt-driven â†’ CPU libera
â”‚   â””â”€ DMA â†’ accesso diretto a memoria
â”‚
â””â”€â”€ Ruolo SO
    â”œâ”€ Gestione ISR e driver
    â”œâ”€ Scheduling I/O
    â””â”€ Interfaccia CPUâ€“dispositivi
```
