[38;2;150;203;89mHiZ>[0m&nbsp;m&nbsp;uart

[38;2;191;165;48mMode:[0m&nbsp;UART
[38;2;191;165;48mUART&nbsp;speed[0m
&nbsp;1200,&nbsp;2400,&nbsp;4800,&nbsp;9600,&nbsp;19200,&nbsp;38400,&nbsp;57600,&nbsp;115200&nbsp;etc
&nbsp;x.&nbsp;[38;2;191;165;48mExit[0m
[38;2;150;203;89mBaud&nbsp;([0m115200*[38;2;150;203;89m)&nbsp;>[0m&nbsp;
[38;2;191;165;48mData&nbsp;bits[0m
&nbsp;5&nbsp;to&nbsp;8&nbsp;bits
&nbsp;x.&nbsp;[38;2;191;165;48mExit[0m
[38;2;150;203;89mBits&nbsp;([0m8*[38;2;150;203;89m)&nbsp;>[0m&nbsp;
[38;2;191;165;48mParity[0m
&nbsp;1.&nbsp;[38;2;191;165;48mNone*[0m
&nbsp;2.&nbsp;[38;2;191;165;48mEven[0m
&nbsp;3.&nbsp;[38;2;191;165;48mOdd[0m
&nbsp;x.&nbsp;[38;2;191;165;48mExit[0m
[38;2;150;203;89mParity&nbsp;([0m1[38;2;150;203;89m)&nbsp;>[0m&nbsp;
[38;2;191;165;48mStop&nbsp;bits[0m
&nbsp;1.&nbsp;[38;2;191;165;48m1*[0m
&nbsp;2.&nbsp;[38;2;191;165;48m2[0m
&nbsp;x.&nbsp;[38;2;191;165;48mExit[0m
[38;2;150;203;89mBits&nbsp;([0m1[38;2;150;203;89m)&nbsp;>[0m&nbsp;
[38;2;191;165;48mHardware&nbsp;flow&nbsp;control[0m
&nbsp;1.&nbsp;[38;2;191;165;48mNone*[0m
&nbsp;2.&nbsp;[38;2;191;165;48mRTS/CTS[0m
&nbsp;x.&nbsp;[38;2;191;165;48mExit[0m
[38;2;150;203;89mFlow&nbsp;control&nbsp;([0m1[38;2;150;203;89m)&nbsp;>[0m&nbsp;
[38;2;191;165;48mSignal&nbsp;inversion[0m
&nbsp;1.&nbsp;[38;2;191;165;48mNon-inverted&nbsp;(Standard)*[0m
&nbsp;2.&nbsp;[38;2;191;165;48mInverted[0m
&nbsp;x.&nbsp;[38;2;191;165;48mExit[0m
[38;2;150;203;89mInvert&nbsp;signals&nbsp;([0m1[38;2;150;203;89m)&nbsp;>[0m&nbsp;
[38;2;191;165;48mActual&nbsp;speed:&nbsp;115207&nbsp;baud[0m[0m
[38;2;150;203;89mUART>[0m&nbsp;