Шаблоны для разработки FPGA, включая проектирование RTL (Verilog/VHDL), замыкание синхронизации, пересечение тактовой области, высокоуровневый синтез и проверку. Охватывает как традиционные подходы HDL, так и современные подходы HLS. Используйте, когда упоминается ", ".
