# Energy Decomposition Review

## 한 페이지 요약

본 suite (`util/gpu_power_bench/`) 가 **AccelWattch-style power model 의 각 항을 분리해 측정** 할 수 있는지 평가한 design/implementation review. 6 axis 별로 ✓ / △ / ✗ 평가 후 gap 과 priority 매김.

| Axis | 평가 | 핵심 |
|---|---|---|
| 1. Static vs Dynamic 분리 | ✓ | P-state filter + drift correction + clip-bias audit. **잘 됨** |
| 2. Compute path 분리 | ✓ | 5 matmul variant + emulated flag + LLM shape. **HW 한계까지 갖춤** |
| 3. Memory hierarchy 분리 | △ | DRAM read/write/marginal 깨끗. **L2-hit traffic path 도 `--cases l2` probe 로 별도 측정 (Addendum 참조)**. L1 / SMEM / register 만 bundled |
| 4. k_op 추출 방법론 | ✓ | WLS + bootstrap CI + clip-bias + noise floor 자동 제외. **robust** |
| 5. Thermal & leakage | ✓ | SoC envelope (static / max / leakage 5-cycle). **board-level 적정** |
| 6. MECE Decomposition | ✓ | 3-component 항등식 (compute/cast/DRAM). **수학적 MECE** |

**한 줄 평** — DRAM 까지의 component 분리는 rigorous, **L2-hit traffic path 도 `--cases l2` 의 reg_spin 차감 probe 로 별도 추출 가능** (Addendum 참조). L1 / SMEM / register / pure compute 만 NVML 측정의 *근본적 한계* 로 bundled 되어 있고 그게 정직하게 명시됨. AccelWattch 수준의 power model 에 필요한 거의 모든 항을 채울 수 있음.

자세한 각 axis 의 ✓/△/✗ 근거와 한계는 아래 §1~§6, gap analysis 와 우선순위 권장은 §7~§8.

---

## Axis 1 — Static vs Dynamic Energy 분리   **✓ 잘 됨**

### 핵심 질문
*"`P_static` 이 정확하게 측정되어 `dyn_energy = E_total − P_static·t` 로 워크로드 비용만 깨끗이 분리되는가?"*

### 구현된 메커니즘

| 메커니즘 | 위치 | 역할 |
|---|---|---|
| Cold-idle 기본 측정 | `power_monitor.py:244` `measure_static_power()` | 시작 시 N 초 idle, mean/std/min/max 보고 |
| **P-state sample 필터** | `power_monitor.py:267-312` (PR #54) | `sm_mhz < 500 MHz` (= P8) sample 만 평균 → boost-clock idle hysteresis 자동 회피 |
| **Periodic re-baseline** | `gpu_power_bench.py` `--rebaseline-every N` | sweep 중 N cell 마다 재측정 → 1~3 W 의 thermal/coolant drift 보정 |
| **Pre-clip raw 값 보존** | `dyn_energy_j_raw` column | clip(max(0, raw)) 적용 전의 원본도 CSV 에 보관 |
| **Clip-bias audit** | `_fit_one_group()` `clip_bias_pct` | clipped vs unclipped slope 비교로 bias 정량 |
| **Noise-floor 자동 제외** | `_fit_one_group()` `pos_mask` (PR #53) | `dyn_energy_j ≤ 0` row 는 회귀에서 자동 drop |

### 강점

- **P-state hysteresis 자동 처리** — H100 의 116 W (P0 idle) vs 70 W (P8 cold idle) 차이를 sample 단계에서 자동 분리. nvidia-smi 와 ±2 W 안에서 일치. ([PR #54](https://github.com/ByungwooBangKU/accelwattch/pull/54))
- **Drift 추적 + 보정** — `_rebaseline.csv` sidecar 가 sweep 동안의 P_static drift trace 를 남김. analyze 가 plot 으로 시각화.
- **정직한 raw vs clip 보고** — clipped 값이 default 지만 raw 도 함께 저장 → clip-bias 가 ±2% 면 신뢰, 그 이상이면 user 에게 경고 (`P_static drift 의심, --rebaseline-every 권장`).
- **Sweep 시작 전 P_static 측정** — workload 가 GPU clock 을 띄우기 전 cold idle 에서 baseline 잡음. SoC envelope 도 build_matmul 을 phase_static 후로 옮겨 같은 보장 (PR #54).

### 한계

| 한계 | 의미 |
|---|---|
| `P_static` 은 **board-level whole-GPU idle** | 칩 leakage + HBM idle + PLL + VRM 합. 개별 component 분해는 하드웨어 telemetry 한계 (NVML 이 보드 전체 power 만 보고). AccelWattch 가 칩-단독 idle 만 원하면 별도 calibration 필요. |
| Drift correction 은 N-cell 단위 | 한 cell 안의 sub-second drift 는 못 잡음. `--rebaseline-every 20` 로 충분 정밀하지만 분 단위. |
| P-state filter 가 driver 의존 | 옛 NVML / 비-CUDA context 에선 `sm_mhz` 미보고 → filter 자동 disable + warn. fallback 동작 정확. |

### 평가 — ✓

P_static 측정에 필요한 모든 가드 (P-state, drift, clip-bias, noise floor) 가 갖춰져 있고 한계가 정직하게 noted. AccelWattch 의 `P_static` 항에 그대로 사용 가능한 품질.

---

## Axis 2 — Compute Path 분리   **✓ 잘 됨**

### 핵심 질문
*"CUDA core vs Tensor Core, 다른 dtype, native vs emulated path 가 명확히 식별 / 측정 / 라벨링되는가?"*

### 구현된 메커니즘

| 메커니즘 | 위치 | 역할 |
|---|---|---|
| 5 matmul variant | `benchmarks.py:541-547` `MATMUL_VARIANTS` | `(fp32, simt) / (tf32, tc) / (fp16, tc) / (bf16, tc) / (fp8, te)` — CUDA core 와 TC 의 4 dtype + TE FP8 |
| **TF32 강제 비활성** | `_make_matmul_fp32_simt()` | `torch.backends.cuda.matmul.allow_tf32 = False` per call → 확실히 SIMT 경로 |
| `compute_unit` column | `BenchSpec` dataclass | `"CUDA core"` / `"Tensor Core"` / `"Tensor Core (FP16 fallback)"` |
| **`emulated=1` flag** | `benchmarks.py:74` | fp8 elementwise (cast-compute-cast) + fp8_te on pre-Hopper (FP16 fallback) — 자동 식별 |
| LLM-shape 비대칭 GEMM | `benchmarks.py:750-760` `LLM_SHAPES` | gpt-oss-120B 의 8 layer presets × 5 token counts → square 가 아닌 실제 inference 모양 |
| Plot hatching | `analyze.py` `_coef_bar_*` | `///` hatched bar + `*EMU` 주석 → emulated path 시각 명시 |
| FP8 dedicated plot | `_coef_bar_fp8` (PR #55) | `--include-emulated` 와 무관하게 fp8 4 op 항상 표시 |

### 강점

- **CUDA core 와 Tensor Core 가 한 sweep 에서 동시 측정** — fp32_simt vs fp16_tc 의 J/FLOP 차이가 곧 "TC 효율 gap". 사용자 H100 측정 9.09 → 0.635 pJ/FLOP = ~14× — 정상.
- **Emulated path 가 silently 잡혀가지 않음** — fp8 elementwise 는 항상 emulated, plot 에 hatched 로 표시. fp8_te on A100 도 자동 fallback 감지 + 라벨.
- **LLM-shape 으로 실제 inference 모양 측정** — square sweep 만으로는 못 보는 skinny / fat GEMM (GQA `kv` K=2880 N=512 / `lm_head` K=2880 N=201088) 의 J/FLOP 변화 캡처.
- **GPT-OSS 120B aware default K** ([PR #50](https://github.com/ByungwooBangKU/accelwattch/pull/50)) — `2880 / 4096 / 5760` 이 default 에 들어가 square ↔ LLM-shape cross-check 가능.

### 한계

| 한계 | 의미 |
|---|---|
| **Pure compute 분리 불가** | Tensor Core 의 mma 명령어 자체 에너지를 데이터 이동 (SMEM → register) 와 분리해 측정 못 함. NVML 한계. AccelWattch 도 보통 mma 비용을 단일 항으로 다루므로 영향 적음. |
| **fp8 elementwise 는 native HW 없음** | 어떤 GPU 든 cast-compute-cast 라 "native FP8 elementwise" 는 측정 불가능 — HW 자체 부재. |
| **Native fp8_te small-K noise floor** | H100 fp8 가 너무 효율적이라 K < 3072 은 NVML noise 아래로 떨어짐. 자동 noise-floor exclusion (PR #53) 으로 회귀에서 drop. README §8.3.4 documented. |

### 평가 — ✓

GPU 의 compute path 종류는 사실상 모두 (5 matmul variant + LLM-shape + emulated 식별) 커버. 한계는 실제 HW/SW 레벨의 fundamental limit 이지 implementation gap 이 아님.

---

## Axis 3 — Memory Hierarchy 분리   **△ DRAM + L2-hit traffic path 측정, L1/SMEM/register 만 bundled**

### 핵심 질문
*"GPU 의 register file → L1/SMEM → L2 → DRAM 계층의 에너지가 분리 측정되는가?"*

### 구현된 메커니즘

| 메커니즘 | 위치 | 어떤 layer 분리 |
|---|---|---|
| 5-bucket cache regime classifier | `benchmarks.py:380-407` `classify_cache_regime` | l2_hit_100 / 75 / 50 / 25 / 0 — working set vs L2 비율로 라벨 |
| Working-set formula | `_elementwise_working_set()` | op 별 R/W byte 수 카운트 (mul/add 3·N·bpe, gelu/softmax/ln 2·N·bpe, stream_read/write 1·N·bpe, stream_copy/scale 2·N·bpe, stream_triad 3·N·bpe) |
| **L2-hit traffic path probe** | `--cases l2` (`benchmarks.py` CUDA extension : `reg_spin / l2_read_hit / l2_write_hit / l2_copy_hit / l2_sliding_delta`) | reg_spin 차감 후 logical L2 traffic bits 에 회귀 → **L2-hit traffic path pJ/bit** 산출 (Addendum 참조). isolated SRAM 비트셀 에너지가 아니라 L2 array + slice/fabric + L1↔L2 인터페이스 + load/store datapath 합. |
| **STREAM probes** | `stream_copy / scale / triad / read / write` | compute-light → 측정 에너지 거의 전부가 메모리 트래픽 |
| **DRAM read/write split** ([PR #30](#)) | `compute_dram_rw_split()` | `stream_read` / `stream_write` 로 read pJ/bit, write pJ/bit 분리 |
| **DRAM marginal 분석** | `compute_dram_marginal()` | `J(l2_hit_0) − J(l2_hit_100)` → SM compute + L2 baseline cancel, DRAM 단가 추출 |
| `bytes_traffic` / `pj_per_bit_traffic` | `add_traffic_metrics()` | 각 cell 의 logical byte traffic 정량 |
| Cross-check: implied vs measured | `plot_dram_rw_split()` | `(r·R + w·W)/(r+w)` implied 와 측정값 비교 (≤ 5% 오차면 quality 양호) |

### 강점

- **DRAM 단가 (pJ/bit) literature 비교 가능** — `dram_energy_marginal.png` 가 HBM2E (5.0) / HBM3 (3.9) / Horowitz (2.5) reference line 과 측정값 직접 비교.
- **Read vs Write 분리** — STREAM probe 4 종으로 R/W 단가 따로 추출 + mixed kernel 의 implied 와 cross-check.
- **Marginal subtraction 으로 SM/L2 cancel** — l2_hit_0 의 direct 값 (compute + L2 + DRAM 합) 에서 l2_hit_100 의 baseline 빼면 *순수 DRAM* 만 남음. PR #30 의 핵심 기법.

### 한계

| 한계 | 의미 |
|---|---|
| **L1 / SMEM / register file 별도 측정 없음** | NVML 이 sub-L2 traffic 보고 안 함. component A (L2-resident workload) 안에 bundled. PyTorch 가 register-resident microbench 허용 안 해서 fundamental. |
| **Cache hit rate 는 *heuristic label*, 측정값 아님** | `classify_cache_regime` 가 working_set / L2 ratio 만 봐서 분류. 실제 `l2_tex_hit_rate` 는 Nsight Compute 가 측정 가능하지만 instrumentation 이 power 측정 왜곡 → 의도적 미사용. |
| **Matmul 의 working-set classifier 는 부정확** | tile reuse 로 실제 DRAM 트래픽 ≠ logical working set. README §3.5.3 / §5.1 에 caveat 명시, marginal-DRAM plot 에서 matmul 의도적 제외. |
| **HBM PHY + 컨트롤러 + L2-DRAM bus 가 모두 "DRAM" 으로 합쳐짐** | board-level NVML 의 한계. literature 도 보통 이 묶음을 "full stack pJ/bit" 로 보고하니 호환. |

### 평가 — △

DRAM 까지의 분리는 rigorous (marginal subtraction + R/W split + literature 비교) — 그 영역은 ✓ 수준. **L2-hit traffic path 도 `--cases l2` probe (reg_spin 차감 + logical L2 bits 회귀) 로 별도 추출 가능** — 단, NVML board-level 측정이라 isolated SRAM bit-cell 이 아닌 "L2 array + slice/fabric + L1↔L2 interface + load/store datapath" 합 (Addendum 참조). **L1 / SMEM / register / pure compute 은 여전히 분리 못 함** — 이건 NVML 측정의 fundamental limit 이고 본 suite 가 정직하게 인정 (component A bundled). AccelWattch 가 보통 L2 / DRAM 단가를 분리하면 충분하므로 실용적으로는 OK, 하지만 "L1 hit 의 에너지 효과" 같은 더 깊은 분석이 필요하면 NVML 만으로는 한계.

---

## Axis 4 — k_op 추출 방법론   **✓ 잘 됨**

### 핵심 질문
*"`E_dyn = k_op · N_op + ε` 의 k_op 가 robust 하게 회귀로 추출되는가? 노이즈 / clipping / drift 에 대해 가드가 있는가?"*

### 구현된 메커니즘

| 메커니즘 | 위치 | 역할 |
|---|---|---|
| OLS + WLS 동시 fit | `_fit_one_group()` `linear_fit()` / `linear_fit_wls()` | OLS (legacy 호환) + WLS (1/y² 가중, headline) 둘 다 보고 |
| **Bootstrap 95% CI** | `bootstrap_slope_ci()` 1000 resample | slope 의 sampling 불확실성 정량 → bar plot 의 whisker 로 표시 |
| **Per-regime fit** | `summarize_by_regime()` | (op, dtype, regime) 별 slope → cache locality 의 k_op 영향 분리 |
| **Clip-bias detection** | `clip_bias_pct` column | `(slope_dyn_wls − slope_unclipped) / slope_unclipped × 100` |
| **Noise-floor 자동 제외** | `pos_mask` (PR #53) | `dyn_energy_j ≤ 0` row 는 dyn 회귀에서 drop, `n_points_dyn_fit` / `n_dropped_clipped` 로 transparency |
| Single-point fallback | `n=1` 처리 | degenerate group 에 대해 `y/x` per-point coefficient 라도 보고 |
| Total-energy 회귀 | `slope_total` | `dyn` 과 별도로 `E_total` 회귀도 fit → P_static drift 영향 cross-check |

### 강점

- **WLS 가중 (1/y²) 이 power 측정의 noise 모델과 일치** — σ(y) ∝ y (constant relative error) 가정. log-space 에서 등가중. `_fit_one_group` (analyze.py:412)
- **Bootstrap CI 가 single-number slope 에 *불확실성* 명시** — 옛 OLS-only 구현의 false confidence 제거. 작은 K 의 fp8_te 같이 noisy 한 cell 은 CI 가 wide 해서 bar 위 whisker 로 즉시 가시.
- **Clip-bias 자동 alarm** — `dyn_energy_j_raw` 컬럼 보존 + clipped vs unclipped slope 비교 → ±2% 이내면 신뢰, 초과면 P_static drift 의심으로 user 에게 안내.
- **Noise floor 의 자동 처리** (PR #53) — H100 fp8_te K=1024..2048 같은 "전부 clipped" 변종은 slope_dyn_wls = NaN 으로 떨어져 bar plot 에서 invisible — 가짜 0 표시 안 함.

### 한계

| 한계 | 의미 |
|---|---|
| **Linear model 은 intercept = 0 가정** | 실제로는 launch overhead 가 작은 N 에선 일정 offset. WLS slope 는 N 변화량의 비율이라 큰 N 가중치 ↑ → overhead 영향 작음. 그래도 약간의 systematic bias 잔존. |
| **Matmul 의 단일 slope 이 K 변화 평균** | TC 효율이 K 에 따라 변화 (Hopper FP8 sweet spot K ≥ 8192) 인데 fit 은 모든 K 평균. README §3.5.3 acknowledged. per-K k_op 가 필요하면 additional 분석 필요. |
| **fp16 / fp8 mixed 그룹 제외** | 회귀가 `(category, op, dtype, mode, llm_preset)` 단위라 dtype 이 같은 op 의 slope 는 분리. fp8 vs fp16 직접 비교는 plot 단계에서 함. |

### 평가 — ✓

power-model 계수 추출의 statistical rigor 는 이 분야에서 흔히 보는 것보다 강력 (bootstrap CI, clip-bias, noise floor). methodology 자체는 fundamentally sound, 한계도 정직하게 노출.

---

## Axis 5 — Thermal & Leakage   **✓ 잘 됨**

### 핵심 질문
*"온도 의존 leakage current 가 측정 + 정량되어 AccelWattch 의 thermal 항에 들어갈 데이터가 나오는가?"*

### 구현된 메커니즘

| 메커니즘 | 위치 | 역할 |
|---|---|---|
| SoC envelope 3-phase | `soc_power_bench.py` (또는 `gpu_power_bench --cases soc`) | static / max / leakage 5-cycle |
| **Hot-leakage** | `phase_leakage()` + 1 s `--leak-window-s` post-stress | 5 사이클 평균 → noise 평균화, `leakage_minus_static_w` = 온도 의존 leakage Δ |
| Per-cell thermal 컨텍스트 | `peak_temp_c` / `temp_rise_c` / `start_temp_c` columns | sweep cell 마다 전후 온도 기록 |
| Cooldown between cells | `wait_for_cooldown()` | thermal carry-over 감소, target_c=45 default |
| Decay zoom plot ([PR #58 자매](#)) | `_soc_leakage_enlarged.png` | 첫 3 s × 50–150 W 줌인 + cycle 별 온도 dashed overlay |

### 강점

- **5-cycle averaging 으로 noise 감소** — 한 cycle 의 hot power 가 NVML noise 에 흔들려도 5 평균으로 ±1 W 안정.
- **Decay 곡선 + 온도 overlay** — `_soc_leakage_enlarged.png` 의 우측 y-axis dashed temp 와 좌측 power 동시 plot → "이 X W leakage 가 Y °C 에서 측정됨" 시각적 직접 매핑.
- **Stress→stop transition 이 정확히 caputred** — `_run_gemm_for()` 가 phase 끝에 `torch.cuda.synchronize()` → 첫 sample 부터 hot-idle 시작.
- **Build-defer pattern** ([PR #54](https://github.com/ByungwooBangKU/accelwattch/pull/54)) — `build_matmul()` 의 5× warmup 이 `phase_static` 후로 옮겨져 cold idle 측정 보존.

### 한계

| 한계 | 의미 |
|---|---|
| **Board-level leakage** | 칩 leakage + HBM idle leakage + VRM 합. 칩 단독 분리 못 함 (board-level NVML 한계). AccelWattch 도 보통 board total 사용하므로 호환. |
| **Leakage(T) curve 전체가 아닌 단일 hot point** | T_hot vs T_cold 두 점만 측정 → linear approximation. exponential 한 leakage(T) 모델 fitting 하려면 cooldown 중간 point 도 잡아야 함. 현재 `_leakage_enlarged.png` 의 decay trace 가 이 데이터를 *시각화* 하지만 fit 은 안 함. |
| **Thermal coupling between phases 미통제** | 매 phase 마다 cooldown 하지만 완벽하지 않음. 5 cycle 안에서 silicon 이 약간 누적 가열 → 첫 cycle vs 5번째 cycle hot 온도 다를 수 있음. 현재 plot 에서 cycle 간 온도 spread 보임. |
| **Leakage 가 sweep 의 dyn_energy 에 자동 보정 안 됨** | SoC envelope 결과가 별도 sidecar CSV. sweep 의 per-cell `dyn_energy_j` 계산은 cold P_static 만 사용. thermal-corrected dyn 은 사용자가 후처리. |

### 평가 — ✓

leakage 측정 자체는 깨끗 — "hot idle minus cold idle" 수식 그대로, 5-cycle 평균으로 noise 처리. AccelWattch 의 thermal 항에 그대로 입력 가능. 다만 sweep 데이터와 자동 통합은 안 됨 (P1 권장사항으로 §8 에서 다룰 예정).

---

## Axis 6 — MECE Decomposition   **✓ 잘 됨 (한계 명시)**

### 핵심 질문
*"한 측정값을 component (compute / memory / cast 등) 로 *수학적으로 깨끗하게* 분해할 수 있는가? overlap / missing 없는가?"*

### 구현된 메커니즘

| 메커니즘 | 위치 | 역할 |
|---|---|---|
| **3-component 항등식** | `plot_energy_decomposition()` ([PR #58](https://github.com/ByungwooBangKU/accelwattch/pull/58)) | A + B + C ≡ J(op, dtype, l2_hit_0) — algebraic |
| Component A "L2-resident workload" | `J(op, fp16, l2_hit_100)` | compute + L2 + register + launch overhead (bundled) |
| Component B "FP8 cast overhead" | `J(op, fp8, l2_hit_100) − J(op, fp16, l2_hit_100)` | cast-compute-cast 추가 비용 |
| Component C "DRAM round-trip" | `J(op, dtype, l2_hit_0) − J(op, dtype, l2_hit_100)` | HBM streaming marginal |
| Stacked bar visualization | `_03_energy_decomposition_mece.png` | A/B/C 비율 + 총 pJ/elem 표기 |
| **Caveat box** in plot | `fig.text()` at bottom | "A 는 NVML 측정으로 더 분리 못 해 bundled 유지. 추정으로 더 쪼개면 MECE 깨짐" 명시 |

### 강점

- **순수 algebraic identity** — A, B, C 정의가 측정값 *차이* 라 substitution 으로 합 = 측정 total 검증 가능. overlap 없고 missing 없음.
- **Stacked bar 가 분해 결과를 한 눈에** — softmax_fp8 의 1940 pJ/elem 이 "거의 100% A (resident workload)" 인지, "절반 B (cast)" 인지 즉시 판독.
- **명시적 한계 표시** — plot 밑 caveat box 에 "A 는 더 분리 못 함" 명문화 → 사용자가 추정값을 측정값처럼 오해 방지.
- **Window-ms 권장값 동봉** — README §10 + CLI help 에 `--window-ms 6000` 권장 (분해는 작은 cell 끼리 빼는 연산이라 noise floor 에 가장 민감).

### 한계

| 한계 | 의미 |
|---|---|
| **Component A 안의 compute vs L2 vs launch 분리 불가** | NVML 만으로는 fundamental limit (Axis 3 한계와 같음). 추정 (FLOP × J/FLOP_reference) 가능하나 *MECE 깨지므로* 의도적 미실시. |
| **Elementwise only — matmul 미지원** | 현재 decomposition 은 `category == "elementwise"` 만. matmul 의 analogous 분해 (A: register-tile resident, B: fp8 scaling overhead, C: DRAM) 는 미구현. |
| **fp8 baseline 없으면 B 항 0** | `mul_fp8` 만 측정하고 `mul_fp16` 측정 없으면 cast overhead 분리 못 함 → 그 (op, dtype) bar 자체 skip. cell coverage 의존. |
| **Single-regime decomposition** | 현재 `l2_hit_0` 에서만 분해. 다른 regime (l2_hit_100 / l2_hit_50) 에서도 같은 framework 적용 가능하나 plot 에 1 점만. |

### 평가 — ✓

분해 자체는 algebraic 으로 MECE — 수학적 보장. 한계 (A bundling, elementwise-only) 가 plot/문서에서 정직하게 명시. AccelWattch 의 component-별 비용 입력에 가장 직접적 활용 가능.

---

## §7 — Gap Analysis

본 suite 가 GPU 에너지를 component 로 분리할 때 **빠진 부분 / 비-MECE 부분 / 개선 가능한 부분** 을 정리. 각 gap 에 대해 *NVML 한계인지* / *implementation 부재인지* 구분.

### G1. L1 / SMEM / register file 분리   *(NVML fundamental limit)*

**현황** : Component A "L2-resident workload" 가 compute + L1 + SMEM + register + L2 + launch overhead 를 통째로 묶음.

**왜 못 하나** : NVML 의 power 텔레메트리는 board-level 만 제공. 칩 내부 cache layer 별 transit power 는 hardware 가 표면화 안 함. PyTorch / cuBLAS 가 register-resident microbench 허용 안 함 (compile-out 됨).

**우회 방법** :
- Nsight Compute 의 metric `lts__t_sectors.sum` (L2 traffic) + `l1tex__data_bank_reads.sum` (L1 traffic) 를 별도로 sample 후 J/transaction 가정값 곱셈 → estimate 가능. instrumentation 이 power 를 ±10-20% 왜곡하므로 *교차 검증용* 만 권장.

**Severity** : 정직한 한계 — 본 suite 의 caveat box / README §3.5.3 에서 명시. Severity ≈ 0 (사용자 오해 가능성 낮음).

---

### G2. Pure compute energy isolation   *(NVML + framework limit)*

**현황** : 가장 단순한 op 인 `mul fp16 @ l2_hit_100` 도 compute + 작은 memory 를 항상 같이 측정.

**왜 못 하나** : *zero-memory-traffic* kernel 이 PyTorch 에 없음. CUDA C++ 로 register-only computation kernel 직접 작성하면 가능 (e.g., `for i in range(1000): r += a*b`) 하지만 본 suite 는 PyTorch 만 사용.

**우회 방법** : matmul fp16_TC 의 J/FLOP (0.6 pJ/FLOP) 를 "TC operation 단가" reference 로 사용 — tile reuse 로 memory 비용 amortized, 거의 pure compute. 단, 어디까지나 *근사*.

**Severity** : Component A 의 sub-decomposition 으로만 의미. 현재 suite 의 MECE 정의 안에선 *의도적으로* 안 함.

---

### G3. Per-K k_op 변동 (matmul Tensor Core efficiency curve)   *(implementation gap)*   **✅ DONE — PR A**

**현황** : matmul k_op 가 K range 전체에 single slope 으로 fit. 그런데 Hopper FP8 의 Tensor Core 효율은 K 에 따라 변동 (sweet spot K ≥ 8192).

**왜 implementation gap 인가** : measurement 데이터는 있음 (각 K cell 별 J/FLOP). 단지 slope 가 K 평균이라 효율 curve 정보가 사라짐.

**우회 방법** : 현재 `_01_powermodel_linearity_matmul.png` 의 log-log scatter 에서 **per-K J/FLOP annotation 가시** — 실제론 K 마다 J/FLOP 가 다른 게 보임. summary CSV 에 single slope 만 들어감.

**P1 권장** : per-K k_op 컬럼 추가 또는 piecewise fit (K bin 별 slope).

---

### G4. Matmul MECE decomposition 미구현   *(implementation gap)*   **✅ DONE — PR A**

**현황** : `plot_energy_decomposition()` 는 elementwise 만 처리. matmul 의 analogous 분해 미실시.

**왜 implementation gap 인가** : matmul 도 동일 framework 적용 가능 :
- A: register-resident GEMM tile (compute + SMEM + register) = J(matmul, fp16, l2_hit_100)
- B: fp8_te scaling/cast overhead = J(matmul, fp8, l2_hit_100) − J(matmul, fp16, l2_hit_100)
- C: DRAM round-trip = J(matmul, dtype, l2_hit_0) − J(matmul, dtype, l2_hit_100)

문제 — matmul 의 cache regime 분류는 logical working set 기반이라 부정확 (tile reuse). 그래서 elementwise 만큼 의미 큰지 *의문*. README §3.5.3 의 "matmul 은 marginal-DRAM plot 에서 의도적 제외" 와 같은 이유.

**P2 권장** : matmul decomposition 시도하되 caveat 명확히 (working-set 기반 regime 이 부정확 → C 항이 noisy).

---

### G5. Cache hit rate heuristic vs 실측   *(NVML limit, intentional)*

**현황** : `l2_hit_100..l2_hit_0` 는 working_set / L2 ratio 로 *추정* 한 라벨. 실제 `l2_tex_hit_rate.pct` 는 측정 안 함.

**왜 intentional** : Nsight Compute instrumentation 이 ~30% 커널 slowdown + power 왜곡 → 측정 quality 저하. trade-off 끝에 heuristic 채택.

**Severity** : README §A.4 에서 명시. AccelWattch 의 cache 항도 보통 working-set ratio 로 모델링하므로 호환.

---

### G6. SoC leakage 가 sweep 의 dyn_energy 보정에 자동 입력 안 됨   *(integration gap)*

**현황** :
- SoC envelope 의 `leakage_minus_static_w` 는 `_soc_summary.csv` 에 저장.
- Sweep 의 per-cell `dyn_energy_j = E_total − P_static_cold × wall_s` 는 cold idle 만 사용.
- 실제로 sweep cell 이 가동 중이면 silicon 이 hot → leakage 가 cold 보다 ~30 W 높음. 이 만큼 `dyn` 이 *과대* 추정.

**왜 implementation gap** : 데이터는 둘 다 있음. analyze.py 가 SoC summary 의 `leakage_minus_static_w` 를 sweep 의 cell 별 `peak_temp_c` 와 결합해 thermal-corrected `dyn_energy_j` 컬럼 추가하면 됨. 미구현.

**P1 권장** : `analyze.py` 에 `add_thermal_correction()` helper — sweep CSV 의 `dyn_energy_j` 와 SoC `leakage_minus_static_w` 를 결합해 `dyn_energy_j_thermal_corrected` 컬럼 derive.

---

### G7. Leakage(T) curve 를 단일 hot point 로만 측정   *(measurement gap)*   **✅ DONE — PR B**

**현황** : SoC envelope 가 T_cold + T_hot 두 점만 측정. 사이의 leakage(T) curve 는 plot (decay 곡선) 에 *시각화* 만 됨, fit 안 됨.

**왜 implementation gap** : `_soc_timeseries.csv` 에 decay 의 모든 (T, P) 쌍이 들어있음. exponential `P(T) = P_static + α·exp(β·T)` fit 하면 Arrhenius-style leakage model 추출 가능.

**P2 권장** : `analyze_soc_thermal()` 추가 — decay 곡선에서 leakage(T) 모델 fit + parameters CSV.

---

### G8. P_static drift 가 thermal 인지 단순 noise 인지 구분 부족   *(analysis gap)*   **✅ DONE — PR B**

**현황** : `_rebaseline.csv` 가 P_static(t) trace 보존. plot 도 그려짐. 하지만 drift 의 *원인 분류* (thermal warm-up vs random noise vs background process) 를 자동으로 안 함.

**왜 implementation gap** : `_rebaseline.csv` + `peak_temp_c` 결합하면 drift vs temperature 상관관계 시각화 가능. 미실시.

**P2 권장** : `_03_baseline_static_power.png` 에 P_static drift vs avg_temp_c scatter panel 추가.

---

### G9. multi-GPU variance 분석 깊이 제한적   *(implementation gap)*

**현황** : `multi_gpu_analysis.py` 가 cross-GPU variance 측정. 하지만 *왜* variance 가 큰지 (silicon, thermal coupling, cooling asymmetry) 자동 분류 안 함.

**P3 권장** : 옵션 — variance 가 높은 variant 에 대해 "thermal vs silicon" 분리 진단 (e.g., variance 가 sequential 모드에서도 큼 → silicon, parallel 에서만 큼 → thermal coupling).

---

### G10. Real workload (full-model inference) 단위 측정 없음   *(scope gap)*

**현황** : per-op k_op 추출 + LLM-shape per-layer matmul 까지 측정. 그런데 **full Transformer 1 step 의 절대 J** 는 직접 측정 안 함.

**왜 scope gap** : analytical model `Σ k_op · N_op` 로 합산할 수는 있지만 실측과 비교가 불가능 — 본 suite 의 명시적 scope 가 *power model 계수 추출* 이지 *모델 검증* 이 아님.

**P3 권장** (optional) : 실제 model inference (e.g., `transformers` 라이브러리의 LLaMA-7B forward) 를 한 step 돌려 J 측정 → analytical 합산값 vs 실측 비교 plot. AccelWattch 의 validation 단계.

---

### G11. Standalone op 측정값이 fused kernel 안의 op 에너지와 다름   *(scope/measurement gap)*   **PLANNED — see P1.4**

**현황** : `softmax` / `gelu` / `layernorm` 은 PyTorch standalone op (`F.softmax`, `F.gelu`, `F.layer_norm`) 으로 측정. 즉 *각 op 마다 독립 CUDA kernel + 전체 HBM 라운드트립*.

**왜 gap** : 실제 LLM 에서는 이들이 **fused kernel** 안에서 실행됨 :
* `softmax` → FlashAttention 내부 **online (streaming) softmax** : tile 단위로 running `m_i, l_i` 갱신, `S = QKᵀ` / `P = softmax(S)` 가 register/SRAM 에만 거주, HBM 미접근. `e^{m_old−m_new}·O_old` rescale 항이 standalone 엔 없음.
* `gelu` → matmul epilogue 에 fuse (`gelu(x @ W + b)`). intermediate 가 register 거주, HBM 미접근.
* `layernorm` → 다음 linear 와 fuse (pre-norm block, `linear(layer_norm(x))`). LN 출력이 SRAM 거주.

**6-axis 차이 :**

| Axis | Standalone | Fused 안 |
|------|------------|----------|
| Algorithm | one-pass | online (streaming) — tile-wise running stats |
| Reduction width | full row (D=2880 / N=2048) | tile (Bc=64..128) × 다단 incremental |
| Intermediate (S, P, activation 출력) | HBM read+write | register / SMEM 만 (HBM 0) |
| HBM traffic | op 단독 round-trip | 0 (matmul 의 Q/K/V/O · MLP 의 x/W/y 만 HBM) |
| Compute schedule | 독립 kernel | matmul 의 mma 대기 슬롯에 latency-hide |
| 추가 cost | 없음 | online softmax `O_old` rescale 항 (standalone 엔 부재) |

**측정 결과의 의미** :
- `J_softmax_standalone` ≈ `J_HBM_2N` (l2_hit_0 regime 에서 거의 다 HBM) + 작은 compute 항
- `J_softmax_in_fused` ≈ streaming compute + rescale (HBM 항 0)
- 두 값은 **정의가 다름** — standalone 을 fused 의 추정치로 쓰면 HBM 항이 double-count 됨.

**P1 권장 (P1.4)** : Fused variant 6 개 + 차감 (decomposition) 으로 fused 안의 op 에너지 추정. GPT-OSS 120B shape 기준.

> Phase 1 shape : (`B=1, H_q=64, H_kv=8, N_q=N_kv=2048, D_head=64`) for attention, (`M=2048, D_in=D_out=2880`) for MLP — `openai/gpt-oss-120b/config.json` (full-attention layer, per-expert MoE intermediate).
> 사용자가 명시한 ops (gelu, layernorm) 으로 진행하되, GPT-OSS 실제 사용 ops (SiLU/SwiGLU, RMSNorm) 은 **G12 (Phase 2)** 로 따로 등록.

---

### G12. GPT-OSS-aligned activation/norm (SiLU/SwiGLU + RMSNorm) + fp8 fused 미측정   *(scope gap, Phase 2 of G11)*

> **2026-05 update — fp8 attention 부분 DONE (P2.4a)** :
> `attention_flash` 의 fp8 path 추가 (Transformer Engine `DotProductAttention` + `fp8_autocast(E4M3)`). cross-dtype 비교 plot `_03_attention_dtype_compare.png` 신규. 다만 fp8 의 baseline (`attention_qkv_matmul` fp8) 은 TE 가 public batched-fp8-gemm API 를 노출 안 해서 미구현 — fp8 attention 은 **decomposition 없이 total energy** 로만 비교됨. fp8 MLP fused (linear_gelu_fp8, ln_linear_fp8) + GPT-OSS-aligned ops (SiLU/SwiGLU/RMSNorm) 은 여전히 P2.4 follow-up.


**현황** : G11 Phase 1 은 사용자 명시 ops `gelu` / `layernorm` 의 fused variant 만 추가. 그런데 GPT-OSS 120B 실제로는 :
* activation : **SiLU** in **SwiGLU** (`down_proj(silu(gate_proj(x)) * up_proj(x))`)
* normalization : **RMSNorm** (`rms_norm_eps = 1e-5`)

`gelu` / `layernorm` 측정값은 *구조 비교* (standalone vs fused gap) 엔 충분하지만 *GPT-OSS 절대 에너지 모델링* 엔 부정확.

**P2 권장** : `silu` / `rmsnorm` standalone variant + `swiglu_mlp` (full 3-matmul SwiGLU expert) / `rmsnorm_linear` fused variant 추가. G11 의 결과와 비교해 activation/norm 종류가 fused 비중에 미치는 영향 정량.

---

## §8 — Prioritised Recommendations

각 gap 에 대해 priority 매김.

| Priority | 의미 |
|---|---|
| **P0** | 잘못된 attribution 위험. 즉시 처리. |
| **P1** | 분석 강도 ↑, 측정 데이터는 이미 있음. 수일 작업. |
| **P2** | 새 measurement 또는 비-trivial implementation. 의미 큼. |
| **P3** | nice-to-have. 시간 여유 있을 때. |

### P0 — Required Fixes

| # | gap | 권장 작업 | 작업량 |
|---|---|---|---|
| **P0.1** | (없음 — 모든 critical attribution 은 이미 정상) | — | — |

> 본 review 에서 P0 critical issue 는 발견되지 않음. 발견된 모든 gap 은 (a) NVML 의 fundamental limit 으로 정직하게 인정되거나 (b) implementation gap 이지만 분석 강도 향상에 해당, 즉시 위험 없음.

### P1 — High-Value Implementation Gaps

| # | gap | 권장 작업 | 작업량 |
|---|---|---|---|
| **P1.1** | G6: SoC leakage → sweep dyn 자동 보정 | `analyze.py` 에 `add_thermal_correction()` helper. 새 컬럼 `dyn_energy_j_thermal_corrected`. | ~1 일 |
| **P1.2** ✅ | G3: matmul per-K k_op | **DONE — PR A**. `summarize_matmul_per_K()` 가 (variant, K) 별 row 의 sidecar CSV 출력 + `plot_kop_per_K()` 가 K vs pJ/FLOP curve 시각화 (변종마다 best-K annotation). | ~1 일 |
| **P1.3** ✅ | (Doc) G1+G2+G5 가 한 곳 모인 "Limitations" 섹션 | **DONE — PR C**. README §13 을 12-row 분류 표로 보강 (NVML boundary / framework / hardware / scope 4 origin). 각 한계마다 우회 + severity 매김. | 0.5 일 |
| **P1.4** ✅ | G11: fused vs standalone op 분리 측정 + decomposition | **DONE — PR D**. `benchmarks.py` 에 6 신규 variant + `build_fused()` entry point. `gpu_power_bench.py` CLI : `--include-fused` (opt-in) + `--attn-shape` / `--mlp-shape` / `--fused-causal` / `--fused-fusion-backend`. `analyze.py` : `summarize_fused_decomposition()` (full ↔ baseline pairing, NVML-noise-floor 기반 stat-significance flag) + `plot_fused_vs_standalone_bar()` + `plot_attention_decomposition()` (MECE stacked bar). Phase-0 PoC : `fusion_check.py` (torch.compile fuse 검증 + SDPA flash backend 검증). GPT-OSS 120B shape default. 합성 smoke test 통과 (decomp 6 row, 2 plot, 0 warning). 실제 GPU 측정은 user 가 `python3 fusion_check.py` 후 `--include-fused` 로 진행. | ~3.8 일 |

### P2 — Optional Enhancements

| # | gap | 권장 작업 | 작업량 |
|---|---|---|---|
| **P2.1** ✅ | G4: matmul MECE decomposition | **DONE — PR A**. `plot_energy_decomposition_matmul()` 가 5 variants 의 (A: L2-resident, C: DRAM) 2-component stacked bar 출력. fp8 cast 항 제외 (matmul fp8 은 GPU 마다 의미 다름). caveat box 에 logical-working-set 한계 명시. | ~1 일 |
| **P2.2** ✅ | G7: leakage(T) curve fit | **DONE — PR B**. `fit_leakage_temperature()` + `plot_leakage_temperature()` — Arrhenius-like exponential `P(T)=a+b·exp(c·T)` + linear baseline. parameters (a/b/c/R²) 자동으로 SoC summary CSV 에. | ~1.5 일 |
| **P2.3** ✅ | G8: P_static drift correlation | **DONE — PR B**. `plot_pstatic_drift_vs_temp()` — 별도 `_03_baseline_pstatic_vs_temp.png` 로 P_static(t) trace + P vs T scatter + linear fit + Pearson r + verdict ("thermal-driven / uncorrelated / mixed"). | 0.5 일 |
| **P2.4a** ✅ | G12 partial: fp8 attention_flash | **DONE**. `_make_attention_flash_fp8()` via Transformer Engine `DotProductAttention` + `fp8_autocast(E4M3)`. `--fused-dtypes fp8` 로 opt-in. `_03_attention_dtype_compare.png` 로 fp16/bf16/fp8 cross-compare. baseline (`attention_qkv_matmul` fp8) 은 미포함 — fp8 attention 은 total energy 비교만. | ~0.5 일 |
| **P2.4b** | G12: fp8 MLP fused + SiLU/SwiGLU + RMSNorm | `linear_gelu_fp8` / `ln_linear_fp8` (te.Linear + fp8_autocast 로 baseline 가능), `silu` / `rmsnorm` standalone, `swiglu_mlp` (3-matmul SwiGLU expert) / `rmsnorm_linear` fused. | ~2 일 |

### P3 — Nice-to-have

| # | gap | 권장 작업 | 작업량 |
|---|---|---|---|
| **P3.1** | G9: variance 원인 분류 | `multi_gpu_analysis.py` 에 sequential vs parallel 비교 자동 진단. | ~2 일 |
| **P3.2** | G10: full-model 실측 vs 합산 비교 | 새 script `validate_model.py` — LLaMA-7B forward 측정 → 합산값 비교. | ~3 일 |
| **P3.3** | Nsight Compute 교차 검증 옵션 | optional `--ncu-validate` flag — Nsight metric 으로 cache hit rate / sm__inst_executed 측정 후 우리 heuristic 과 비교. | ~3 일 |

---

## §9 — Summary Table : AccelWattch Power Model Coverage

본 suite 가 AccelWattch-style power model 의 각 항을 *실측으로* 채울 수 있는지 매핑.

### 9.1 Model 항 ↔ Suite 측정 매핑

| AccelWattch 항 | 의미 | Suite 의 해당 측정 | 산출 | 평가 |
|---|---|---|---|---|
| **`P_static`** | board idle leakage + uncore | `measure_static_power()` (cold idle, P-state filtered) | `_baseline_stats.csv`, `_03_baseline_static_power.png` | ✓ |
| **`P_static(T)` thermal model** | 온도 의존 leakage 항 | SoC envelope `phase_leakage` + 5-cycle hot Δ | `leakage_minus_static_w` in soc summary | ✓ (단일 hot point — fit 미실시 → P2.2) |
| **`k_op` per (op, dtype, regime)** | per-element / per-FLOP 동적 에너지 | `summarize_by_regime()` WLS fit + bootstrap CI | `_summary_by_regime.csv`, `_01_powermodel_coef_bar_*.png` | ✓ |
| **CUDA core vs Tensor Core gap** | compute path 효율 차 | 5 matmul variants 동시 측정 | bar plot 의 fp32_simt vs *_tc 비교 | ✓ |
| **dtype 별 compute 단가** | fp32 / tf32 / fp16 / bf16 / fp8 의 J/FLOP | matmul variants × K-sweep | per-variant slope_dyn_wls | ✓ |
| **DRAM read 단가 (pJ/bit)** | HBM read energy | `stream_read` probe @ l2_hit_0 | `_02_dram_energy_rw_split.png`, `dram_rw_split.csv` | ✓ |
| **DRAM write 단가 (pJ/bit)** | HBM write energy | `stream_write` probe @ l2_hit_0 | 동일 | ✓ |
| **DRAM marginal (SM/L2 cancelled)** | 순수 DRAM 단가 | `compute_dram_marginal()` (PR #30) | `_02_dram_energy_marginal.png`, `dram_marginal.csv` | ✓ |
| **L2-hit traffic path 단가 (pJ/bit)** | L2 array + slice/fabric + L1↔L2 interface + load/store datapath | `--cases l2` (reg_spin 차감 + logical L2 bits 회귀) | `_02_l2_summary.csv`, `_02_l2_overview_pjbit.png`, `_02_l2_primary_fit_*.png` | ✓ (Addendum 의 caveat — isolated SRAM bit-cell 아님) |
| **Cache locality factor** | k_op 의 hit rate 의존성 | per-regime k_op (5 regime) | `_02_cache_regime_*_kop.png` | ✓ (regime 은 heuristic 라벨) |
| **L1 / SMEM / register 단가** | sub-L2 cache layer (L2 안쪽) | — (NVML 한계로 미측정) | bundled in component A | ✗ G1 |
| **Pure compute energy** | mma / FP unit 단독 비용 | — (PyTorch 한계로 미측정) | bundled in component A | ✗ G2 |
| **Cast overhead (fp8 emulation)** | cast-compute-cast 추가 비용 | MECE component B = J(fp8) − J(fp16) @ l2_hit_100 | `_03_energy_decomposition_mece.png` | ✓ |
| **Per-step inference J (full model)** | analytical 합산값 검증 | — (별도 워크로드 측정 미실시) | — | ✗ G10 (P3) |
| **Cross-GPU normalization** | A100 / H100 / Blackwell 간 비교 | `compare_gpus.py` + `multi_gpu_analysis.py` | `gpu_compare_*.png` | ✓ |

### 9.2 Suite 가 채울 수 있는 power model

```
                  ┌─────────────────────────────────────────────────────┐
                  │  Σ E_workload  =                                    │
                  │      P_static · t_total            ← Axis 1 ✓        │
                  │    + Σ k_op(op, dtype, regime) · N_op   ← Axes 4,2 ✓ │
                  │    + (optional) leakage_thermal_corr · t_hot  ← P1.1 │
                  └─────────────────────────────────────────────────────┘
```

각 항이 본 suite 의 *측정값* 으로 직접 채워짐. 추가 calibration 없이 AccelWattch-class power model 에 입력 가능.

### 9.3 한계 영역 (이 suite 로는 못 하는 것)

| 못 하는 것 | 이유 |
|---|---|
| L1 hit rate 의 에너지 정량 | NVML 한계 (Axis 3, G1) |
| Pure compute (mma 명령 단독) 단가 | PyTorch + NVML 한계 (Axis 6, G2) |
| 실제 model inference 1 step 의 절대 J | scope 외 (G10) |
| 칩 단독 leakage (HBM idle 분리) | board-level NVML 한계 (Axis 5) |
| Single-instruction (add vs mul vs exp) per-FLOP 단가 | PyTorch 의 elementwise 가 too high-level |

이 한계들은 모두 README / plot caveat / 본 review 에 *명시* 되어 있어 사용자가 "측정 안 된 것" 을 "측정 됨" 으로 오해할 위험 없음.

---

## §10 — Closing

### 핵심 평가

| 항목 | 평가 |
|---|---|
| **본 suite 가 AccelWattch power model 항을 채울 수 있는가?** | ✓ **거의 모든 항 가능**. board-level 측정의 fundamental limit 은 honest 하게 인정, 그 한계가 model 에 critical 하지 않음 (AccelWattch 도 보통 board-level 합으로 작동). |
| **결과의 결정성 / 재현성** | ✓ . NVML 100Hz polling + WLS regression + bootstrap CI + clip-bias audit + noise-floor exclusion. |
| **MECE 분해의 수학적 정확성** | ✓ A+B+C ≡ Total algebraic identity. component A (resident workload) 의 sub-decomposition 은 *의도적* 미실시 (MECE 보장 위해). |
| **Multi-GPU robustness** | ✓ PCI bus id 해상, broken-variant skip, rebaseline, parallel/sequential 모드, P-state 필터. |
| **문서화 quality** | ✓ README 약 1500 line, TestCases.md, REVIEW.md (이 문서), per-plot caveat box, FAQ. |

### Next steps

본 review 의 **P0 권장사항 없음** — 즉시 처리 필요한 critical issue 없음.

P1 권장사항 3 개 (G6 thermal correction, G3 per-K k_op, Limitations 통합 section) 는 측정 데이터는 이미 있고 implementation 만 추가하면 됨. 우선순위 매겨 진행할 수 있음.

P2 / P3 는 시간 여유에 따라.

### 한 줄 결론

> **본 suite 는 AccelWattch-class GPU power model 의 거의 모든 항을 정직하고 robust 하게 측정/추출할 수 있다. 분리 못 하는 component (L1 / pure compute) 는 NVML 의 fundamental limit 이고, suite 가 이를 *명시* 하여 사용자 오해 방지. P0 critical issue 없음.**

---

*Review 작성 : 2026-04-29 (commit `e76ac34` 시점). 다음 review 는 P1 처리 후 또는 새 axis 추가 시 권장.*

---

## Addendum — L2/SRAM path-energy probe caveat

The `--cases l2` benchmark estimates **L2-hit traffic path energy**, not isolated SRAM bit-cell energy. The measured coefficient is derived from board-level NVML dynamic energy after subtracting a matched `reg_spin` baseline and regressing against logical L2 traffic bits. Therefore it includes L2 array access plus slice/fabric, L1↔L2 interface, and load/store datapath effects.

Sliding-window Δ rows are validation rows only. They intentionally mix L2-hit traffic with HBM refill/eviction effects and should be used to check consistency against an independently measured HBM pJ/bit, not as the primary `k_L2` estimator.

Nsight Compute sector counters should be collected in a separate run and joined after the power run. Running NCU during power measurement can perturb runtime, cache state, clocks, and therefore NVML-integrated energy.
