<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <appear>
      <circ-port height="8" pin="60,70" width="8" x="46" y="126"/>
      <circ-port height="8" pin="60,170" width="8" x="46" y="136"/>
      <circ-port height="10" pin="420,160" width="10" x="45" y="145"/>
      <circ-port height="8" pin="50,260" width="8" x="46" y="156"/>
      <circ-anchor facing="east" height="6" width="6" x="47" y="127"/>
    </appear>
    <wire from="(50,260)" to="(210,260)"/>
    <wire from="(290,90)" to="(290,160)"/>
    <wire from="(160,100)" to="(160,170)"/>
    <wire from="(260,240)" to="(290,240)"/>
    <wire from="(70,70)" to="(70,80)"/>
    <wire from="(160,230)" to="(210,230)"/>
    <wire from="(290,160)" to="(290,240)"/>
    <wire from="(60,70)" to="(70,70)"/>
    <wire from="(160,100)" to="(200,100)"/>
    <wire from="(250,90)" to="(290,90)"/>
    <wire from="(290,160)" to="(330,160)"/>
    <wire from="(60,170)" to="(160,170)"/>
    <wire from="(380,160)" to="(420,160)"/>
    <wire from="(160,170)" to="(160,230)"/>
    <wire from="(70,80)" to="(200,80)"/>
    <comp lib="1" loc="(250,90)" name="OR Gate"/>
    <comp lib="1" loc="(380,160)" name="AND Gate"/>
    <comp lib="0" loc="(60,170)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(60,70)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="6" loc="(343,124)" name="Text">
      <a name="text" val="(a+b)(b+c)"/>
    </comp>
    <comp lib="6" loc="(256,74)" name="Text">
      <a name="text" val="(a+b)"/>
    </comp>
    <comp lib="1" loc="(260,240)" name="OR Gate"/>
    <comp lib="0" loc="(50,260)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="c"/>
    </comp>
    <comp lib="0" loc="(420,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="x"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(263,263)" name="Text">
      <a name="text" val="(b+c)"/>
    </comp>
  </circuit>
</project>
