<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(830,490)" to="(840,490)"/>
    <wire from="(460,140)" to="(560,140)"/>
    <wire from="(160,290)" to="(160,420)"/>
    <wire from="(370,160)" to="(400,160)"/>
    <wire from="(630,470)" to="(630,490)"/>
    <wire from="(540,390)" to="(600,390)"/>
    <wire from="(160,120)" to="(400,120)"/>
    <wire from="(630,510)" to="(670,510)"/>
    <wire from="(730,220)" to="(820,220)"/>
    <wire from="(670,200)" to="(670,210)"/>
    <wire from="(160,250)" to="(280,250)"/>
    <wire from="(370,160)" to="(370,270)"/>
    <wire from="(630,470)" to="(670,470)"/>
    <wire from="(560,140)" to="(560,200)"/>
    <wire from="(600,240)" to="(600,390)"/>
    <wire from="(160,420)" to="(480,420)"/>
    <wire from="(560,200)" to="(670,200)"/>
    <wire from="(350,490)" to="(630,490)"/>
    <wire from="(350,270)" to="(370,270)"/>
    <wire from="(820,220)" to="(830,220)"/>
    <wire from="(600,240)" to="(670,240)"/>
    <wire from="(480,410)" to="(480,420)"/>
    <wire from="(630,490)" to="(630,510)"/>
    <wire from="(160,120)" to="(160,250)"/>
    <wire from="(100,250)" to="(160,250)"/>
    <wire from="(730,490)" to="(830,490)"/>
    <wire from="(340,270)" to="(350,270)"/>
    <wire from="(100,290)" to="(160,290)"/>
    <wire from="(160,290)" to="(280,290)"/>
    <wire from="(370,270)" to="(370,370)"/>
    <wire from="(370,370)" to="(480,370)"/>
    <wire from="(350,270)" to="(350,490)"/>
    <comp lib="1" loc="(340,270)" name="NAND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="NAND"/>
    </comp>
    <comp lib="1" loc="(730,490)" name="NAND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="NAND"/>
    </comp>
    <comp lib="0" loc="(830,490)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(460,140)" name="NAND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="NAND"/>
    </comp>
    <comp lib="1" loc="(730,220)" name="NAND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="NAND"/>
    </comp>
    <comp lib="0" loc="(100,290)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(100,250)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(820,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(540,390)" name="NAND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="NAND"/>
    </comp>
  </circuit>
</project>
