# LAB: Inverter

Vamos a intentar programar un inverter (una puerta logica **NOT**) en [Makerchip](https://www.makerchip.com/). A medida que avances por este laboratio de practica, ve chequeando los pasos a continuacion (como no son checkboxes solo realizalos).

- Recarga el Makerchip IDE para inicial con la plnatilla de codigo default. (Tambien puese usar **Ctrl-Z** en el Editor para restaurar la plantilla default, o cargar la plantilla default desde la pagina de Ejemplos. (Examples page))
- La primera linea del codigo fuente especifica la version del lenguaje de TL-Verilog. Si se encuentra en una version distinta de la "1d", puede que sea necesario revertirlo a esta version del codigo para que sea consistente con este curso. En este caso, Revisa este [Respositorio de GitHub](https://github.com/stevehoover/Gates-To-RISC-V-Course) para guiarte.
- En lugar del "//...", Escribe ```$out = ! $in1;```. Asegurate de preservar la identacion de los 3 espacios, Similar a las expresiones circundantes (esto quiere decir que es al igual que las expresiones cercanas). Esto es un Inverter.
- Compila y simula (bajo el menu "E" del editor, o **Ctrl-Enter**). Si alguna "X" roja aparece en las pestanas (vs. los checks verdes), asegurate que has seguido las instrucciones correctamente e intenta resolver el problema. Usa el LOG para debuggear en caso de que sea necesario, o en caso de desesperacion puedes usar el video en la siguiente pagina.

## Resultados

Exploramos los Resultados, Hacemos algunas observaciones claves.

- A diferencia de Verilog, No existe la necesidad de declarar las senales (wires o cables) (```$out``` y ```$in1```). En TL-Verilog, tu asignacion funciona como la declaracion funciona como declaracion para las senales de salida. (output signal)
- Este 
