# VerilogHDL-Modelsim1

Tutorial and Exercises for modelsim verilog
マクニカのVerilog HDLチュートリアルの演習問題です

The exrcises for this text 

## テキスト

https://www.macnica.co.jp/business/semiconductor/articles/pdf/Verilog-HDL_Trial_Lab-Manual_r1__1.pdf

演習問題を行う上で必要なファイル

https://www.macnica.co.jp/assets/arc/article_files/117781/Verilog-HDL_Trial_Lab_r1_download__2.zip

ファイル名は　lab1-xxxx.v になっていますが、適当に変更して使ってください

## 記事はこちらから
* [【FPGA】Intel/Altera DE10 standard　メモ【リンク集】](https://tom2rd.sakura.ne.jp/wp/2019/12/13/post-10741/)
* [【FPGA】ModelSimをちょこっと使ってみる チュートリアルの演習１まで【Verilog HDL】](https://tom2rd.sakura.ne.jp/wp/2019/12/23/post-10809/)
* [【FPGA】Tutorial 演習問題を解きながら理解しようと。。演習２　４ビット乗算器【Verlog HDの基礎の基礎】](https://tom2rd.sakura.ne.jp/wp/2019/12/23/post-10876/)
* [【FPGA】Tutorial 演習問題を解きながら理解しようと。。演習３マルチプレクサ【Verlog HDの基礎の基礎】](https://tom2rd.sakura.ne.jp/wp/2019/12/24/post-10899/)
* [【FPGA】ModelSimのTutorial 。。演習４　７セグ・デコーダ【Verlog HDの基礎の基礎】](https://tom2rd.sakura.ne.jp/wp/2019/12/24/post-10904/)

