0.7
2020.2
Oct 14 2022
05:07:14
/home/gralerfics/MyFiles/Workspace/SUSTech-EE332-Digital-System-Designing-Project/project/project.sim/sim_1/impl/timing/xsim/top_module_tb_time_impl.v,1681138556,verilog,,,,clk_vga_generator;clk_vga_generator_clk_wiz;display_controller;display_ram;display_ram_bindec;display_ram_bindec_0;display_ram_blk_mem_gen_generic_cstr;display_ram_blk_mem_gen_mux__parameterized0;display_ram_blk_mem_gen_prim_width;display_ram_blk_mem_gen_prim_width__parameterized0;display_ram_blk_mem_gen_prim_width__parameterized1;display_ram_blk_mem_gen_prim_width__parameterized10;display_ram_blk_mem_gen_prim_width__parameterized11;display_ram_blk_mem_gen_prim_width__parameterized12;display_ram_blk_mem_gen_prim_width__parameterized13;display_ram_blk_mem_gen_prim_width__parameterized14;display_ram_blk_mem_gen_prim_width__parameterized15;display_ram_blk_mem_gen_prim_width__parameterized16;display_ram_blk_mem_gen_prim_width__parameterized17;display_ram_blk_mem_gen_prim_width__parameterized18;display_ram_blk_mem_gen_prim_width__parameterized19;display_ram_blk_mem_gen_prim_width__parameterized2;display_ram_blk_mem_gen_prim_width__parameterized20;display_ram_blk_mem_gen_prim_width__parameterized21;display_ram_blk_mem_gen_prim_width__parameterized22;display_ram_blk_mem_gen_prim_width__parameterized3;display_ram_blk_mem_gen_prim_width__parameterized4;display_ram_blk_mem_gen_prim_width__parameterized5;display_ram_blk_mem_gen_prim_width__parameterized6;display_ram_blk_mem_gen_prim_width__parameterized7;display_ram_blk_mem_gen_prim_width__parameterized8;display_ram_blk_mem_gen_prim_width__parameterized9;display_ram_blk_mem_gen_prim_wrapper_init;display_ram_blk_mem_gen_prim_wrapper_init__parameterized0;display_ram_blk_mem_gen_prim_wrapper_init__parameterized1;display_ram_blk_mem_gen_prim_wrapper_init__parameterized10;display_ram_blk_mem_gen_prim_wrapper_init__parameterized11;display_ram_blk_mem_gen_prim_wrapper_init__parameterized12;display_ram_blk_mem_gen_prim_wrapper_init__parameterized13;display_ram_blk_mem_gen_prim_wrapper_init__parameterized14;display_ram_blk_mem_gen_prim_wrapper_init__parameterized15;display_ram_blk_mem_gen_prim_wrapper_init__parameterized16;display_ram_blk_mem_gen_prim_wrapper_init__parameterized17;display_ram_blk_mem_gen_prim_wrapper_init__parameterized18;display_ram_blk_mem_gen_prim_wrapper_init__parameterized19;display_ram_blk_mem_gen_prim_wrapper_init__parameterized2;display_ram_blk_mem_gen_prim_wrapper_init__parameterized20;display_ram_blk_mem_gen_prim_wrapper_init__parameterized21;display_ram_blk_mem_gen_prim_wrapper_init__parameterized22;display_ram_blk_mem_gen_prim_wrapper_init__parameterized3;display_ram_blk_mem_gen_prim_wrapper_init__parameterized4;display_ram_blk_mem_gen_prim_wrapper_init__parameterized5;display_ram_blk_mem_gen_prim_wrapper_init__parameterized6;display_ram_blk_mem_gen_prim_wrapper_init__parameterized7;display_ram_blk_mem_gen_prim_wrapper_init__parameterized8;display_ram_blk_mem_gen_prim_wrapper_init__parameterized9;display_ram_blk_mem_gen_top;display_ram_blk_mem_gen_v8_4_5;display_ram_blk_mem_gen_v8_4_5_synth;glbl;top_module,,,../../../../../../ips/clk_vga_generator,,,,,
/home/gralerfics/MyFiles/Workspace/SUSTech-EE332-Digital-System-Designing-Project/src/tb/top_module_tb.vhd,1681138255,vhdl2008,,,,top_module_tb,,,,,,,,
