TimeQuest Timing Analyzer report for practica5
Tue Apr 13 19:05:17 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'tipo_acc[0]'
 13. Slow Model Hold: 'tipo_acc[0]'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'tipo_acc[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'tipo_acc[0]'
 28. Fast Model Hold: 'tipo_acc[0]'
 29. Fast Model Hold: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'tipo_acc[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; practica5                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; tipo_acc[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { tipo_acc[0] } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+--------------+-----------------+-------------+-------------------------+
; Fmax         ; Restricted Fmax ; Clock Name  ; Note                    ;
+--------------+-----------------+-------------+-------------------------+
; 150.56 MHz   ; 150.56 MHz      ; clk         ;                         ;
; 45454.55 MHz ; 348.68 MHz      ; tipo_acc[0] ; limit due to hold check ;
+--------------+-----------------+-------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -5.642 ; -313.250      ;
; tipo_acc[0] ; 0.489  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tipo_acc[0] ; -1.434 ; -19.282       ;
; clk         ; 0.442  ; 0.000         ;
+-------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -2.064 ; -965.407        ;
; tipo_acc[0] ; -1.469 ; -1.469          ;
+-------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.642 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.568      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.641 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.567      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.635 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.561      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.110     ; 6.560      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.632 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.558      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.630 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.556      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
; -5.628 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.112     ; 6.554      ;
+--------+------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'tipo_acc[0]'                                                                     ;
+-------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------+--------------+-------------+--------------+------------+------------+
; 0.489 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 6.052      ; 4.919      ;
; 0.563 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.913      ; 4.854      ;
; 0.624 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.913      ; 4.751      ;
; 0.683 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.909      ; 4.730      ;
; 0.686 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.914      ; 4.728      ;
; 0.695 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.892      ; 4.701      ;
; 0.705 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.924      ; 4.723      ;
; 0.778 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.909      ; 4.834      ;
; 0.780 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.891      ; 4.813      ;
; 0.860 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.903      ; 4.745      ;
; 0.935 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.904      ; 4.672      ;
; 0.936 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.924      ; 4.690      ;
; 0.963 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.900      ; 4.640      ;
; 0.975 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 5.922      ; 4.650      ;
; 0.989 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 6.052      ; 4.919      ;
; 1.063 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.913      ; 4.854      ;
; 1.124 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.913      ; 4.751      ;
; 1.130 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 6.066      ; 4.638      ;
; 1.145 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 6.062      ; 4.628      ;
; 1.183 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.909      ; 4.730      ;
; 1.186 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.914      ; 4.728      ;
; 1.195 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.892      ; 4.701      ;
; 1.205 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.924      ; 4.723      ;
; 1.278 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.909      ; 4.834      ;
; 1.280 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.891      ; 4.813      ;
; 1.360 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.903      ; 4.745      ;
; 1.435 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.904      ; 4.672      ;
; 1.436 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.924      ; 4.690      ;
; 1.463 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.900      ; 4.640      ;
; 1.475 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 5.922      ; 4.650      ;
; 1.630 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 6.066      ; 4.638      ;
; 1.645 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 6.062      ; 4.628      ;
+-------+-------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'tipo_acc[0]'                                                                       ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -1.434 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 6.062      ; 4.628      ;
; -1.428 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 6.066      ; 4.638      ;
; -1.272 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.922      ; 4.650      ;
; -1.260 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.900      ; 4.640      ;
; -1.234 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.924      ; 4.690      ;
; -1.232 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.904      ; 4.672      ;
; -1.201 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.924      ; 4.723      ;
; -1.191 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.892      ; 4.701      ;
; -1.186 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.914      ; 4.728      ;
; -1.179 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.909      ; 4.730      ;
; -1.162 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.913      ; 4.751      ;
; -1.158 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.903      ; 4.745      ;
; -1.133 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 6.052      ; 4.919      ;
; -1.078 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.891      ; 4.813      ;
; -1.075 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.909      ; 4.834      ;
; -1.059 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 5.913      ; 4.854      ;
; -0.934 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 6.062      ; 4.628      ;
; -0.928 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 6.066      ; 4.638      ;
; -0.772 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.922      ; 4.650      ;
; -0.760 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.900      ; 4.640      ;
; -0.734 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.924      ; 4.690      ;
; -0.732 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.904      ; 4.672      ;
; -0.701 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.924      ; 4.723      ;
; -0.691 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.892      ; 4.701      ;
; -0.686 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.914      ; 4.728      ;
; -0.679 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.909      ; 4.730      ;
; -0.662 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.913      ; 4.751      ;
; -0.658 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.903      ; 4.745      ;
; -0.633 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 6.052      ; 4.919      ;
; -0.578 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.891      ; 4.813      ;
; -0.575 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.909      ; 4.834      ;
; -0.559 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 5.913      ; 4.854      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.442 ; tipo_acc[0]                                                                                               ; dout[14]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.589      ;
; 0.443 ; tipo_acc[0]                                                                                               ; dout[8]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.590      ;
; 0.443 ; tipo_acc[0]                                                                                               ; dout[9]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.590      ;
; 0.443 ; tipo_acc[0]                                                                                               ; dout[13]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.590      ;
; 0.444 ; tipo_acc[0]                                                                                               ; dout[12]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.591      ;
; 0.445 ; tipo_acc[0]                                                                                               ; dout[10]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.592      ;
; 0.445 ; tipo_acc[0]                                                                                               ; dout[15]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.592      ;
; 0.507 ; tipo_acc[0]                                                                                               ; dout[4]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.864      ; 3.657      ;
; 0.534 ; tipo_acc[0]                                                                                               ; dout[6]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.856      ; 3.676      ;
; 0.540 ; tipo_acc[0]                                                                                               ; dout[3]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.687      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[16]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[17]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[18]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[19]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[21]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[23]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[24]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[25]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[26]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[27]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[29]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[30]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.553 ; tipo_acc[0]                                                                                               ; dout[31]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.862      ; 3.701      ;
; 0.562 ; tipo_acc[0]                                                                                               ; dout[2]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.864      ; 3.712      ;
; 0.568 ; tipo_acc[0]                                                                                               ; dout[11]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.867      ; 3.721      ;
; 0.569 ; tipo_acc[0]                                                                                               ; dout[5]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.864      ; 3.719      ;
; 0.596 ; tipo_acc[0]                                                                                               ; dout[22]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.856      ; 3.738      ;
; 0.599 ; tipo_acc[0]                                                                                               ; dout[1]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.856      ; 3.741      ;
; 0.612 ; tipo_acc[0]                                                                                               ; dout[0]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.842      ; 3.740      ;
; 0.614 ; tipo_acc[0]                                                                                               ; dout[20]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.864      ; 3.764      ;
; 0.614 ; tipo_acc[0]                                                                                               ; dout[28]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 2.864      ; 3.764      ;
; 0.642 ; tipo_acc[0]                                                                                               ; dout[7]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 2.861      ; 3.789      ;
; 0.942 ; tipo_acc[0]                                                                                               ; dout[14]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.589      ;
; 0.943 ; tipo_acc[0]                                                                                               ; dout[8]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.590      ;
; 0.943 ; tipo_acc[0]                                                                                               ; dout[9]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.590      ;
; 0.943 ; tipo_acc[0]                                                                                               ; dout[13]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.590      ;
; 0.944 ; tipo_acc[0]                                                                                               ; dout[12]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.591      ;
; 0.945 ; tipo_acc[0]                                                                                               ; dout[10]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.592      ;
; 0.945 ; tipo_acc[0]                                                                                               ; dout[15]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.592      ;
; 1.007 ; tipo_acc[0]                                                                                               ; dout[4]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.864      ; 3.657      ;
; 1.034 ; tipo_acc[0]                                                                                               ; dout[6]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.856      ; 3.676      ;
; 1.040 ; tipo_acc[0]                                                                                               ; dout[3]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.687      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[16]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[17]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[18]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[19]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[21]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[23]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[24]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[25]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[26]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[27]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[29]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[30]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.053 ; tipo_acc[0]                                                                                               ; dout[31]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.862      ; 3.701      ;
; 1.062 ; tipo_acc[0]                                                                                               ; dout[2]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.864      ; 3.712      ;
; 1.068 ; tipo_acc[0]                                                                                               ; dout[11]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.867      ; 3.721      ;
; 1.069 ; tipo_acc[0]                                                                                               ; dout[5]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.864      ; 3.719      ;
; 1.096 ; tipo_acc[0]                                                                                               ; dout[22]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.856      ; 3.738      ;
; 1.099 ; tipo_acc[0]                                                                                               ; dout[1]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.856      ; 3.741      ;
; 1.112 ; tipo_acc[0]                                                                                               ; dout[0]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.842      ; 3.740      ;
; 1.114 ; tipo_acc[0]                                                                                               ; dout[20]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.864      ; 3.764      ;
; 1.114 ; tipo_acc[0]                                                                                               ; dout[28]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 2.864      ; 3.764      ;
; 1.142 ; tipo_acc[0]                                                                                               ; dout[7]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 2.861      ; 3.789      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 3.447 ; ram2[1]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -2.947     ; 0.750      ;
; 3.447 ; ram2[4]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -2.947     ; 0.750      ;
; 3.447 ; ram2[5]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -2.947     ; 0.750      ;
; 3.476 ; ram2[6]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -2.976     ; 0.750      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg9 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'tipo_acc[0]'                                                                     ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; tipo_acc[0] ; Rise       ; tipo_acc[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[5]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[5]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[6]|datad              ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; addr[*]      ; clk         ; 6.033 ; 6.033 ; Rise       ; clk             ;
;  addr[0]     ; clk         ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  addr[1]     ; clk         ; 6.033 ; 6.033 ; Rise       ; clk             ;
;  addr[2]     ; clk         ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  addr[3]     ; clk         ; 4.696 ; 4.696 ; Rise       ; clk             ;
;  addr[4]     ; clk         ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  addr[5]     ; clk         ; 5.118 ; 5.118 ; Rise       ; clk             ;
;  addr[6]     ; clk         ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  addr[7]     ; clk         ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  addr[8]     ; clk         ; 4.391 ; 4.391 ; Rise       ; clk             ;
;  addr[9]     ; clk         ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  addr[10]    ; clk         ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  addr[11]    ; clk         ; 4.181 ; 4.181 ; Rise       ; clk             ;
; din[*]       ; clk         ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  din[0]      ; clk         ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  din[1]      ; clk         ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  din[2]      ; clk         ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  din[3]      ; clk         ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  din[4]      ; clk         ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  din[5]      ; clk         ; 3.980 ; 3.980 ; Rise       ; clk             ;
;  din[6]      ; clk         ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  din[7]      ; clk         ; 3.754 ; 3.754 ; Rise       ; clk             ;
; l_u          ; clk         ; 5.236 ; 5.236 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk         ; 6.156 ; 6.156 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk         ; 1.061 ; 1.061 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk         ; 6.156 ; 6.156 ; Rise       ; clk             ;
; din[*]       ; tipo_acc[0] ; 4.872 ; 4.872 ; Rise       ; tipo_acc[0]     ;
;  din[0]      ; tipo_acc[0] ; 3.773 ; 3.773 ; Rise       ; tipo_acc[0]     ;
;  din[1]      ; tipo_acc[0] ; 3.804 ; 3.804 ; Rise       ; tipo_acc[0]     ;
;  din[2]      ; tipo_acc[0] ; 3.398 ; 3.398 ; Rise       ; tipo_acc[0]     ;
;  din[3]      ; tipo_acc[0] ; 4.004 ; 4.004 ; Rise       ; tipo_acc[0]     ;
;  din[4]      ; tipo_acc[0] ; 4.872 ; 4.872 ; Rise       ; tipo_acc[0]     ;
;  din[5]      ; tipo_acc[0] ; 3.872 ; 3.872 ; Rise       ; tipo_acc[0]     ;
;  din[6]      ; tipo_acc[0] ; 3.204 ; 3.204 ; Rise       ; tipo_acc[0]     ;
;  din[7]      ; tipo_acc[0] ; 3.639 ; 3.639 ; Rise       ; tipo_acc[0]     ;
;  din[8]      ; tipo_acc[0] ; 3.756 ; 3.756 ; Rise       ; tipo_acc[0]     ;
;  din[9]      ; tipo_acc[0] ; 3.485 ; 3.485 ; Rise       ; tipo_acc[0]     ;
;  din[10]     ; tipo_acc[0] ; 3.114 ; 3.114 ; Rise       ; tipo_acc[0]     ;
;  din[11]     ; tipo_acc[0] ; 3.519 ; 3.519 ; Rise       ; tipo_acc[0]     ;
;  din[12]     ; tipo_acc[0] ; 3.862 ; 3.862 ; Rise       ; tipo_acc[0]     ;
;  din[13]     ; tipo_acc[0] ; 4.013 ; 4.013 ; Rise       ; tipo_acc[0]     ;
;  din[14]     ; tipo_acc[0] ; 3.856 ; 3.856 ; Rise       ; tipo_acc[0]     ;
;  din[15]     ; tipo_acc[0] ; 4.224 ; 4.224 ; Rise       ; tipo_acc[0]     ;
;  din[16]     ; tipo_acc[0] ; 2.717 ; 2.717 ; Rise       ; tipo_acc[0]     ;
;  din[17]     ; tipo_acc[0] ; 2.555 ; 2.555 ; Rise       ; tipo_acc[0]     ;
;  din[18]     ; tipo_acc[0] ; 2.543 ; 2.543 ; Rise       ; tipo_acc[0]     ;
;  din[19]     ; tipo_acc[0] ; 2.352 ; 2.352 ; Rise       ; tipo_acc[0]     ;
;  din[20]     ; tipo_acc[0] ; 2.437 ; 2.437 ; Rise       ; tipo_acc[0]     ;
;  din[21]     ; tipo_acc[0] ; 2.641 ; 2.641 ; Rise       ; tipo_acc[0]     ;
;  din[22]     ; tipo_acc[0] ; 3.217 ; 3.217 ; Rise       ; tipo_acc[0]     ;
;  din[23]     ; tipo_acc[0] ; 2.944 ; 2.944 ; Rise       ; tipo_acc[0]     ;
;  din[24]     ; tipo_acc[0] ; 2.535 ; 2.535 ; Rise       ; tipo_acc[0]     ;
;  din[25]     ; tipo_acc[0] ; 2.591 ; 2.591 ; Rise       ; tipo_acc[0]     ;
;  din[26]     ; tipo_acc[0] ; 2.194 ; 2.194 ; Rise       ; tipo_acc[0]     ;
;  din[27]     ; tipo_acc[0] ; 2.849 ; 2.849 ; Rise       ; tipo_acc[0]     ;
;  din[28]     ; tipo_acc[0] ; 2.857 ; 2.857 ; Rise       ; tipo_acc[0]     ;
;  din[29]     ; tipo_acc[0] ; 3.029 ; 3.029 ; Rise       ; tipo_acc[0]     ;
;  din[30]     ; tipo_acc[0] ; 3.230 ; 3.230 ; Rise       ; tipo_acc[0]     ;
;  din[31]     ; tipo_acc[0] ; 2.966 ; 2.966 ; Rise       ; tipo_acc[0]     ;
; tipo_acc[*]  ; tipo_acc[0] ; 5.067 ; 5.067 ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[0] ; tipo_acc[0] ; 0.011 ; 0.011 ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[1] ; tipo_acc[0] ; 5.067 ; 5.067 ; Rise       ; tipo_acc[0]     ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; addr[*]      ; clk         ; -3.148 ; -3.148 ; Rise       ; clk             ;
;  addr[0]     ; clk         ; -4.727 ; -4.727 ; Rise       ; clk             ;
;  addr[1]     ; clk         ; -4.907 ; -4.907 ; Rise       ; clk             ;
;  addr[2]     ; clk         ; -3.584 ; -3.584 ; Rise       ; clk             ;
;  addr[3]     ; clk         ; -3.630 ; -3.630 ; Rise       ; clk             ;
;  addr[4]     ; clk         ; -3.617 ; -3.617 ; Rise       ; clk             ;
;  addr[5]     ; clk         ; -3.680 ; -3.680 ; Rise       ; clk             ;
;  addr[6]     ; clk         ; -3.802 ; -3.802 ; Rise       ; clk             ;
;  addr[7]     ; clk         ; -3.148 ; -3.148 ; Rise       ; clk             ;
;  addr[8]     ; clk         ; -3.508 ; -3.508 ; Rise       ; clk             ;
;  addr[9]     ; clk         ; -3.479 ; -3.479 ; Rise       ; clk             ;
;  addr[10]    ; clk         ; -3.481 ; -3.481 ; Rise       ; clk             ;
;  addr[11]    ; clk         ; -3.479 ; -3.479 ; Rise       ; clk             ;
; din[*]       ; clk         ; -3.429 ; -3.429 ; Rise       ; clk             ;
;  din[0]      ; clk         ; -3.502 ; -3.502 ; Rise       ; clk             ;
;  din[1]      ; clk         ; -3.510 ; -3.510 ; Rise       ; clk             ;
;  din[2]      ; clk         ; -3.484 ; -3.484 ; Rise       ; clk             ;
;  din[3]      ; clk         ; -3.429 ; -3.429 ; Rise       ; clk             ;
;  din[4]      ; clk         ; -3.794 ; -3.794 ; Rise       ; clk             ;
;  din[5]      ; clk         ; -3.690 ; -3.690 ; Rise       ; clk             ;
;  din[6]      ; clk         ; -3.461 ; -3.461 ; Rise       ; clk             ;
;  din[7]      ; clk         ; -3.464 ; -3.464 ; Rise       ; clk             ;
; l_u          ; clk         ; -4.571 ; -4.571 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk         ; -0.442 ; -0.442 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk         ; -0.442 ; -0.442 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk         ; -3.690 ; -3.690 ; Rise       ; clk             ;
; din[*]       ; tipo_acc[0] ; -1.296 ; -1.296 ; Rise       ; tipo_acc[0]     ;
;  din[0]      ; tipo_acc[0] ; -1.764 ; -1.764 ; Rise       ; tipo_acc[0]     ;
;  din[1]      ; tipo_acc[0] ; -1.567 ; -1.567 ; Rise       ; tipo_acc[0]     ;
;  din[2]      ; tipo_acc[0] ; -1.671 ; -1.671 ; Rise       ; tipo_acc[0]     ;
;  din[3]      ; tipo_acc[0] ; -1.794 ; -1.794 ; Rise       ; tipo_acc[0]     ;
;  din[4]      ; tipo_acc[0] ; -2.201 ; -2.201 ; Rise       ; tipo_acc[0]     ;
;  din[5]      ; tipo_acc[0] ; -2.071 ; -2.071 ; Rise       ; tipo_acc[0]     ;
;  din[6]      ; tipo_acc[0] ; -1.309 ; -1.309 ; Rise       ; tipo_acc[0]     ;
;  din[7]      ; tipo_acc[0] ; -1.296 ; -1.296 ; Rise       ; tipo_acc[0]     ;
;  din[8]      ; tipo_acc[0] ; -2.657 ; -2.657 ; Rise       ; tipo_acc[0]     ;
;  din[9]      ; tipo_acc[0] ; -2.489 ; -2.489 ; Rise       ; tipo_acc[0]     ;
;  din[10]     ; tipo_acc[0] ; -2.242 ; -2.242 ; Rise       ; tipo_acc[0]     ;
;  din[11]     ; tipo_acc[0] ; -2.490 ; -2.490 ; Rise       ; tipo_acc[0]     ;
;  din[12]     ; tipo_acc[0] ; -2.897 ; -2.897 ; Rise       ; tipo_acc[0]     ;
;  din[13]     ; tipo_acc[0] ; -3.054 ; -3.054 ; Rise       ; tipo_acc[0]     ;
;  din[14]     ; tipo_acc[0] ; -2.860 ; -2.860 ; Rise       ; tipo_acc[0]     ;
;  din[15]     ; tipo_acc[0] ; -3.027 ; -3.027 ; Rise       ; tipo_acc[0]     ;
;  din[16]     ; tipo_acc[0] ; -1.916 ; -1.916 ; Rise       ; tipo_acc[0]     ;
;  din[17]     ; tipo_acc[0] ; -1.757 ; -1.757 ; Rise       ; tipo_acc[0]     ;
;  din[18]     ; tipo_acc[0] ; -1.547 ; -1.547 ; Rise       ; tipo_acc[0]     ;
;  din[19]     ; tipo_acc[0] ; -1.319 ; -1.319 ; Rise       ; tipo_acc[0]     ;
;  din[20]     ; tipo_acc[0] ; -1.639 ; -1.639 ; Rise       ; tipo_acc[0]     ;
;  din[21]     ; tipo_acc[0] ; -1.843 ; -1.843 ; Rise       ; tipo_acc[0]     ;
;  din[22]     ; tipo_acc[0] ; -2.217 ; -2.217 ; Rise       ; tipo_acc[0]     ;
;  din[23]     ; tipo_acc[0] ; -1.948 ; -1.948 ; Rise       ; tipo_acc[0]     ;
;  din[24]     ; tipo_acc[0] ; -1.497 ; -1.497 ; Rise       ; tipo_acc[0]     ;
;  din[25]     ; tipo_acc[0] ; -1.595 ; -1.595 ; Rise       ; tipo_acc[0]     ;
;  din[26]     ; tipo_acc[0] ; -1.397 ; -1.397 ; Rise       ; tipo_acc[0]     ;
;  din[27]     ; tipo_acc[0] ; -1.853 ; -1.853 ; Rise       ; tipo_acc[0]     ;
;  din[28]     ; tipo_acc[0] ; -2.060 ; -2.060 ; Rise       ; tipo_acc[0]     ;
;  din[29]     ; tipo_acc[0] ; -2.232 ; -2.232 ; Rise       ; tipo_acc[0]     ;
;  din[30]     ; tipo_acc[0] ; -2.433 ; -2.433 ; Rise       ; tipo_acc[0]     ;
;  din[31]     ; tipo_acc[0] ; -1.822 ; -1.822 ; Rise       ; tipo_acc[0]     ;
; tipo_acc[*]  ; tipo_acc[0] ; 1.434  ; 1.434  ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[0] ; tipo_acc[0] ; 1.434  ; 1.434  ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[1] ; tipo_acc[0] ; -1.870 ; -1.870 ; Rise       ; tipo_acc[0]     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 8.368 ; 8.368 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 7.410 ; 7.410 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 7.398 ; 7.398 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 8.063 ; 8.063 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 7.082 ; 7.082 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 7.255 ; 7.255 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 8.094 ; 8.094 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 7.811 ; 7.811 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 7.073 ; 7.073 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 7.523 ; 7.523 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 8.237 ; 8.237 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 7.511 ; 7.511 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 8.128 ; 8.128 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 7.760 ; 7.760 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 7.785 ; 7.785 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 7.062 ; 7.062 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 7.716 ; 7.716 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 7.412 ; 7.412 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 7.758 ; 7.758 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 7.037 ; 7.037 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 7.816 ; 7.816 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 8.368 ; 8.368 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 7.065 ; 7.065 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 7.762 ; 7.762 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 7.775 ; 7.775 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 7.507 ; 7.507 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 7.410 ; 7.410 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 7.398 ; 7.398 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 8.063 ; 8.063 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 7.082 ; 7.082 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 7.255 ; 7.255 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 8.094 ; 8.094 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 7.811 ; 7.811 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 7.073 ; 7.073 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 7.523 ; 7.523 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 8.237 ; 8.237 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 7.511 ; 7.511 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 8.128 ; 8.128 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 7.760 ; 7.760 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 7.785 ; 7.785 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 7.062 ; 7.062 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 7.716 ; 7.716 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 7.412 ; 7.412 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 7.758 ; 7.758 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 7.037 ; 7.037 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 7.816 ; 7.816 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 8.368 ; 8.368 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 7.065 ; 7.065 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 7.762 ; 7.762 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 7.775 ; 7.775 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 7.507 ; 7.507 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -2.225 ; -127.030      ;
; tipo_acc[0] ; 1.092  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tipo_acc[0] ; -1.174 ; -16.868       ;
; clk         ; -0.388 ; -9.590        ;
+-------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -1.627 ; -762.276        ;
; tipo_acc[0] ; -1.222 ; -1.222          ;
+-------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.225 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.188      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.224 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.187      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.223 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[25]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.217 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[27]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.180      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.214 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.177      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg0 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[24]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg1 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg2 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg3 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg4 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg5 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg6 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg7 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg8 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
; -2.211 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~portb_address_reg9 ; dout[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.174      ;
+--------+------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'tipo_acc[0]'                                                                     ;
+-------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------+--------------+-------------+--------------+------------+------------+
; 1.092 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.013      ; 2.078      ;
; 1.157 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.000      ; 2.069      ;
; 1.163 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.058      ; 2.006      ;
; 1.166 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.012      ; 1.989      ;
; 1.168 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.002      ; 1.989      ;
; 1.202 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.012      ; 1.966      ;
; 1.213 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.015      ; 1.956      ;
; 1.223 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.007      ; 2.010      ;
; 1.249 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.026      ; 1.932      ;
; 1.256 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.012      ; 1.982      ;
; 1.272 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.009      ; 1.963      ;
; 1.322 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.027      ; 1.931      ;
; 1.331 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.011      ; 1.906      ;
; 1.349 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.025      ; 1.902      ;
; 1.370 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.073      ; 1.929      ;
; 1.405 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.500        ; 3.072      ; 1.898      ;
; 1.592 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.013      ; 2.078      ;
; 1.657 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.000      ; 2.069      ;
; 1.663 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.058      ; 2.006      ;
; 1.666 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.012      ; 1.989      ;
; 1.668 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.002      ; 1.989      ;
; 1.702 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.012      ; 1.966      ;
; 1.713 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.015      ; 1.956      ;
; 1.723 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.007      ; 2.010      ;
; 1.749 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.026      ; 1.932      ;
; 1.756 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.012      ; 1.982      ;
; 1.772 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.009      ; 1.963      ;
; 1.822 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.027      ; 1.931      ;
; 1.831 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.011      ; 1.906      ;
; 1.849 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.025      ; 1.902      ;
; 1.870 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.073      ; 1.929      ;
; 1.905 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; 1.000        ; 3.072      ; 1.898      ;
+-------+-------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'tipo_acc[0]'                                                                       ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -1.174 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.072      ; 1.898      ;
; -1.144 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.073      ; 1.929      ;
; -1.123 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.025      ; 1.902      ;
; -1.105 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.011      ; 1.906      ;
; -1.096 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.027      ; 1.931      ;
; -1.094 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.026      ; 1.932      ;
; -1.059 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.015      ; 1.956      ;
; -1.052 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.058      ; 2.006      ;
; -1.046 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.009      ; 1.963      ;
; -1.046 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.012      ; 1.966      ;
; -1.030 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.012      ; 1.982      ;
; -1.023 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.012      ; 1.989      ;
; -1.013 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.002      ; 1.989      ;
; -0.997 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.007      ; 2.010      ;
; -0.935 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.013      ; 2.078      ;
; -0.931 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; 0.000        ; 3.000      ; 2.069      ;
; -0.674 ; tipo_acc[0] ; ram1[5] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.072      ; 1.898      ;
; -0.644 ; tipo_acc[0] ; ram1[4] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.073      ; 1.929      ;
; -0.623 ; tipo_acc[0] ; ram3[5] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.025      ; 1.902      ;
; -0.605 ; tipo_acc[0] ; ram3[4] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.011      ; 1.906      ;
; -0.596 ; tipo_acc[0] ; ram1[3] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.027      ; 1.931      ;
; -0.594 ; tipo_acc[0] ; ram3[3] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.026      ; 1.932      ;
; -0.559 ; tipo_acc[0] ; ram1[7] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.015      ; 1.956      ;
; -0.552 ; tipo_acc[0] ; ram3[7] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.058      ; 2.006      ;
; -0.546 ; tipo_acc[0] ; ram3[2] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.009      ; 1.963      ;
; -0.546 ; tipo_acc[0] ; ram1[6] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.012      ; 1.966      ;
; -0.530 ; tipo_acc[0] ; ram3[6] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.012      ; 1.982      ;
; -0.523 ; tipo_acc[0] ; ram3[0] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.012      ; 1.989      ;
; -0.513 ; tipo_acc[0] ; ram3[1] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.002      ; 1.989      ;
; -0.497 ; tipo_acc[0] ; ram1[2] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.007      ; 2.010      ;
; -0.435 ; tipo_acc[0] ; ram1[0] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.013      ; 2.078      ;
; -0.431 ; tipo_acc[0] ; ram1[1] ; tipo_acc[0]  ; tipo_acc[0] ; -0.500       ; 3.000      ; 2.069      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.388 ; tipo_acc[0]                                                                                               ; dout[4]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.800      ; 1.564      ;
; -0.369 ; tipo_acc[0]                                                                                               ; dout[6]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.793      ; 1.576      ;
; -0.362 ; tipo_acc[0]                                                                                               ; dout[3]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.796      ; 1.586      ;
; -0.361 ; tipo_acc[0]                                                                                               ; dout[5]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.800      ; 1.591      ;
; -0.359 ; tipo_acc[0]                                                                                               ; dout[2]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.800      ; 1.593      ;
; -0.351 ; tipo_acc[0]                                                                                               ; dout[1]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.793      ; 1.594      ;
; -0.339 ; tipo_acc[0]                                                                                               ; dout[11]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.802      ; 1.615      ;
; -0.321 ; tipo_acc[0]                                                                                               ; dout[0]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.781      ; 1.612      ;
; -0.307 ; tipo_acc[0]                                                                                               ; dout[8]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.642      ;
; -0.307 ; tipo_acc[0]                                                                                               ; dout[9]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.642      ;
; -0.307 ; tipo_acc[0]                                                                                               ; dout[14]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.642      ;
; -0.306 ; tipo_acc[0]                                                                                               ; dout[13]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.643      ;
; -0.305 ; tipo_acc[0]                                                                                               ; dout[10]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.644      ;
; -0.305 ; tipo_acc[0]                                                                                               ; dout[12]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.644      ;
; -0.305 ; tipo_acc[0]                                                                                               ; dout[15]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.644      ;
; -0.300 ; tipo_acc[0]                                                                                               ; dout[7]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.649      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[16]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[17]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[18]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[19]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[21]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[23]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[24]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[25]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[26]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[27]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[29]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[30]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.276 ; tipo_acc[0]                                                                                               ; dout[31]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.797      ; 1.673      ;
; -0.246 ; tipo_acc[0]                                                                                               ; dout[22]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.793      ; 1.699      ;
; -0.232 ; tipo_acc[0]                                                                                               ; dout[20]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.800      ; 1.720      ;
; -0.232 ; tipo_acc[0]                                                                                               ; dout[28]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; 0.000        ; 1.800      ; 1.720      ;
; 0.112  ; tipo_acc[0]                                                                                               ; dout[4]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.800      ; 1.564      ;
; 0.131  ; tipo_acc[0]                                                                                               ; dout[6]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.793      ; 1.576      ;
; 0.138  ; tipo_acc[0]                                                                                               ; dout[3]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.796      ; 1.586      ;
; 0.139  ; tipo_acc[0]                                                                                               ; dout[5]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.800      ; 1.591      ;
; 0.141  ; tipo_acc[0]                                                                                               ; dout[2]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.800      ; 1.593      ;
; 0.149  ; tipo_acc[0]                                                                                               ; dout[1]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.793      ; 1.594      ;
; 0.161  ; tipo_acc[0]                                                                                               ; dout[11]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.802      ; 1.615      ;
; 0.179  ; tipo_acc[0]                                                                                               ; dout[0]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.781      ; 1.612      ;
; 0.193  ; tipo_acc[0]                                                                                               ; dout[8]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.642      ;
; 0.193  ; tipo_acc[0]                                                                                               ; dout[9]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.642      ;
; 0.193  ; tipo_acc[0]                                                                                               ; dout[14]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.642      ;
; 0.194  ; tipo_acc[0]                                                                                               ; dout[13]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.643      ;
; 0.195  ; tipo_acc[0]                                                                                               ; dout[10]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.644      ;
; 0.195  ; tipo_acc[0]                                                                                               ; dout[12]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.644      ;
; 0.195  ; tipo_acc[0]                                                                                               ; dout[15]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.644      ;
; 0.200  ; tipo_acc[0]                                                                                               ; dout[7]~reg0                                                                                              ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.649      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[16]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[17]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[18]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[19]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[21]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[23]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[24]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[25]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[26]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[27]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[29]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[30]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.224  ; tipo_acc[0]                                                                                               ; dout[31]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.797      ; 1.673      ;
; 0.254  ; tipo_acc[0]                                                                                               ; dout[22]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.793      ; 1.699      ;
; 0.268  ; tipo_acc[0]                                                                                               ; dout[20]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.800      ; 1.720      ;
; 0.268  ; tipo_acc[0]                                                                                               ; dout[28]~reg0                                                                                             ; tipo_acc[0]  ; clk         ; -0.500       ; 1.800      ; 1.720      ;
; 1.267  ; ram2[1]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.136     ; 0.269      ;
; 1.268  ; ram2[4]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.137     ; 0.269      ;
; 1.268  ; ram2[5]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.137     ; 0.269      ;
; 1.284  ; ram2[6]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.153     ; 0.269      ;
; 1.285  ; ram1[7]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.154     ; 0.269      ;
; 1.286  ; ram2[7]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.155     ; 0.269      ;
; 1.290  ; ram1[6]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.155     ; 0.273      ;
; 1.291  ; ram3[6]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a6~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.155     ; 0.274      ;
; 1.333  ; ram3[7]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.197     ; 0.274      ;
; 1.403  ; ram3[1]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.151     ; 0.390      ;
; 1.406  ; ram3[2]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.157     ; 0.387      ;
; 1.406  ; ram3[4]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.147     ; 0.397      ;
; 1.406  ; ram3[5]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.158     ; 0.386      ;
; 1.409  ; ram1[2]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.155     ; 0.392      ;
; 1.410  ; ram1[1]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.149     ; 0.399      ;
; 1.411  ; ram2[2]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a2~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.156     ; 0.393      ;
; 1.414  ; ram3[3]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.160     ; 0.392      ;
; 1.415  ; ram1[3]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.161     ; 0.392      ;
; 1.417  ; ram2[3]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a3~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.160     ; 0.395      ;
; 1.419  ; ram2[0]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.166     ; 0.391      ;
; 1.419  ; ram1[0]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.168     ; 0.389      ;
; 1.421  ; ram3[0]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.167     ; 0.392      ;
; 1.456  ; ram1[5]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a5~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.205     ; 0.389      ;
; 1.466  ; ram1[4]                                                                                                   ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a4~porta_datain_reg1 ; tipo_acc[0]  ; clk         ; 0.000        ; -1.209     ; 0.395      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg0 ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg1 ; ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2 ; ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg3 ; ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a0~portb_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg8 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg9 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ram_block1a1~portb_address_reg9 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'tipo_acc[0]'                                                                     ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; tipo_acc[0] ; Rise       ; tipo_acc[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; dout[9]~27|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; dout[9]~27|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[5]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[5]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram1[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram1[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram2[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram2[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tipo_acc[0] ; Rise       ; ram3[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tipo_acc[0] ; Rise       ; ram3[6]|datad              ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; addr[*]      ; clk         ; 2.626  ; 2.626  ; Rise       ; clk             ;
;  addr[0]     ; clk         ; 2.492  ; 2.492  ; Rise       ; clk             ;
;  addr[1]     ; clk         ; 2.626  ; 2.626  ; Rise       ; clk             ;
;  addr[2]     ; clk         ; 2.078  ; 2.078  ; Rise       ; clk             ;
;  addr[3]     ; clk         ; 2.090  ; 2.090  ; Rise       ; clk             ;
;  addr[4]     ; clk         ; 2.056  ; 2.056  ; Rise       ; clk             ;
;  addr[5]     ; clk         ; 2.273  ; 2.273  ; Rise       ; clk             ;
;  addr[6]     ; clk         ; 1.877  ; 1.877  ; Rise       ; clk             ;
;  addr[7]     ; clk         ; 1.763  ; 1.763  ; Rise       ; clk             ;
;  addr[8]     ; clk         ; 1.979  ; 1.979  ; Rise       ; clk             ;
;  addr[9]     ; clk         ; 1.876  ; 1.876  ; Rise       ; clk             ;
;  addr[10]    ; clk         ; 1.863  ; 1.863  ; Rise       ; clk             ;
;  addr[11]    ; clk         ; 1.847  ; 1.847  ; Rise       ; clk             ;
; din[*]       ; clk         ; 1.785  ; 1.785  ; Rise       ; clk             ;
;  din[0]      ; clk         ; 1.718  ; 1.718  ; Rise       ; clk             ;
;  din[1]      ; clk         ; 1.716  ; 1.716  ; Rise       ; clk             ;
;  din[2]      ; clk         ; 1.704  ; 1.704  ; Rise       ; clk             ;
;  din[3]      ; clk         ; 1.661  ; 1.661  ; Rise       ; clk             ;
;  din[4]      ; clk         ; 1.785  ; 1.785  ; Rise       ; clk             ;
;  din[5]      ; clk         ; 1.715  ; 1.715  ; Rise       ; clk             ;
;  din[6]      ; clk         ; 1.679  ; 1.679  ; Rise       ; clk             ;
;  din[7]      ; clk         ; 1.686  ; 1.686  ; Rise       ; clk             ;
; l_u          ; clk         ; 2.301  ; 2.301  ; Rise       ; clk             ;
; tipo_acc[*]  ; clk         ; 2.748  ; 2.748  ; Rise       ; clk             ;
;  tipo_acc[0] ; clk         ; -0.063 ; -0.063 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk         ; 2.748  ; 2.748  ; Rise       ; clk             ;
; din[*]       ; tipo_acc[0] ; 1.964  ; 1.964  ; Rise       ; tipo_acc[0]     ;
;  din[0]      ; tipo_acc[0] ; 1.611  ; 1.611  ; Rise       ; tipo_acc[0]     ;
;  din[1]      ; tipo_acc[0] ; 1.599  ; 1.599  ; Rise       ; tipo_acc[0]     ;
;  din[2]      ; tipo_acc[0] ; 1.467  ; 1.467  ; Rise       ; tipo_acc[0]     ;
;  din[3]      ; tipo_acc[0] ; 1.645  ; 1.645  ; Rise       ; tipo_acc[0]     ;
;  din[4]      ; tipo_acc[0] ; 1.964  ; 1.964  ; Rise       ; tipo_acc[0]     ;
;  din[5]      ; tipo_acc[0] ; 1.569  ; 1.569  ; Rise       ; tipo_acc[0]     ;
;  din[6]      ; tipo_acc[0] ; 1.404  ; 1.404  ; Rise       ; tipo_acc[0]     ;
;  din[7]      ; tipo_acc[0] ; 1.530  ; 1.530  ; Rise       ; tipo_acc[0]     ;
;  din[8]      ; tipo_acc[0] ; 1.636  ; 1.636  ; Rise       ; tipo_acc[0]     ;
;  din[9]      ; tipo_acc[0] ; 1.512  ; 1.512  ; Rise       ; tipo_acc[0]     ;
;  din[10]     ; tipo_acc[0] ; 1.348  ; 1.348  ; Rise       ; tipo_acc[0]     ;
;  din[11]     ; tipo_acc[0] ; 1.462  ; 1.462  ; Rise       ; tipo_acc[0]     ;
;  din[12]     ; tipo_acc[0] ; 1.595  ; 1.595  ; Rise       ; tipo_acc[0]     ;
;  din[13]     ; tipo_acc[0] ; 1.677  ; 1.677  ; Rise       ; tipo_acc[0]     ;
;  din[14]     ; tipo_acc[0] ; 1.643  ; 1.643  ; Rise       ; tipo_acc[0]     ;
;  din[15]     ; tipo_acc[0] ; 1.714  ; 1.714  ; Rise       ; tipo_acc[0]     ;
;  din[16]     ; tipo_acc[0] ; 1.234  ; 1.234  ; Rise       ; tipo_acc[0]     ;
;  din[17]     ; tipo_acc[0] ; 1.149  ; 1.149  ; Rise       ; tipo_acc[0]     ;
;  din[18]     ; tipo_acc[0] ; 1.141  ; 1.141  ; Rise       ; tipo_acc[0]     ;
;  din[19]     ; tipo_acc[0] ; 1.046  ; 1.046  ; Rise       ; tipo_acc[0]     ;
;  din[20]     ; tipo_acc[0] ; 1.091  ; 1.091  ; Rise       ; tipo_acc[0]     ;
;  din[21]     ; tipo_acc[0] ; 1.123  ; 1.123  ; Rise       ; tipo_acc[0]     ;
;  din[22]     ; tipo_acc[0] ; 1.394  ; 1.394  ; Rise       ; tipo_acc[0]     ;
;  din[23]     ; tipo_acc[0] ; 1.289  ; 1.289  ; Rise       ; tipo_acc[0]     ;
;  din[24]     ; tipo_acc[0] ; 1.105  ; 1.105  ; Rise       ; tipo_acc[0]     ;
;  din[25]     ; tipo_acc[0] ; 1.169  ; 1.169  ; Rise       ; tipo_acc[0]     ;
;  din[26]     ; tipo_acc[0] ; 1.005  ; 1.005  ; Rise       ; tipo_acc[0]     ;
;  din[27]     ; tipo_acc[0] ; 1.209  ; 1.209  ; Rise       ; tipo_acc[0]     ;
;  din[28]     ; tipo_acc[0] ; 1.236  ; 1.236  ; Rise       ; tipo_acc[0]     ;
;  din[29]     ; tipo_acc[0] ; 1.262  ; 1.262  ; Rise       ; tipo_acc[0]     ;
;  din[30]     ; tipo_acc[0] ; 1.389  ; 1.389  ; Rise       ; tipo_acc[0]     ;
;  din[31]     ; tipo_acc[0] ; 1.253  ; 1.253  ; Rise       ; tipo_acc[0]     ;
; tipo_acc[*]  ; tipo_acc[0] ; 2.131  ; 2.131  ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[0] ; tipo_acc[0] ; -0.592 ; -0.592 ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[1] ; tipo_acc[0] ; 2.131  ; 2.131  ; Rise       ; tipo_acc[0]     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; addr[*]      ; clk         ; -1.395 ; -1.395 ; Rise       ; clk             ;
;  addr[0]     ; clk         ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  addr[1]     ; clk         ; -2.106 ; -2.106 ; Rise       ; clk             ;
;  addr[2]     ; clk         ; -1.608 ; -1.608 ; Rise       ; clk             ;
;  addr[3]     ; clk         ; -1.639 ; -1.639 ; Rise       ; clk             ;
;  addr[4]     ; clk         ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  addr[5]     ; clk         ; -1.674 ; -1.674 ; Rise       ; clk             ;
;  addr[6]     ; clk         ; -1.680 ; -1.680 ; Rise       ; clk             ;
;  addr[7]     ; clk         ; -1.395 ; -1.395 ; Rise       ; clk             ;
;  addr[8]     ; clk         ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  addr[9]     ; clk         ; -1.534 ; -1.534 ; Rise       ; clk             ;
;  addr[10]    ; clk         ; -1.544 ; -1.544 ; Rise       ; clk             ;
;  addr[11]    ; clk         ; -1.541 ; -1.541 ; Rise       ; clk             ;
; din[*]       ; clk         ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  din[0]      ; clk         ; -1.579 ; -1.579 ; Rise       ; clk             ;
;  din[1]      ; clk         ; -1.577 ; -1.577 ; Rise       ; clk             ;
;  din[2]      ; clk         ; -1.565 ; -1.565 ; Rise       ; clk             ;
;  din[3]      ; clk         ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  din[4]      ; clk         ; -1.646 ; -1.646 ; Rise       ; clk             ;
;  din[5]      ; clk         ; -1.576 ; -1.576 ; Rise       ; clk             ;
;  din[6]      ; clk         ; -1.540 ; -1.540 ; Rise       ; clk             ;
;  din[7]      ; clk         ; -1.547 ; -1.547 ; Rise       ; clk             ;
; l_u          ; clk         ; -1.968 ; -1.968 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk         ; 0.388  ; 0.388  ; Rise       ; clk             ;
;  tipo_acc[0] ; clk         ; 0.388  ; 0.388  ; Rise       ; clk             ;
;  tipo_acc[1] ; clk         ; -1.643 ; -1.643 ; Rise       ; clk             ;
; din[*]       ; tipo_acc[0] ; -0.687 ; -0.687 ; Rise       ; tipo_acc[0]     ;
;  din[0]      ; tipo_acc[0] ; -0.863 ; -0.863 ; Rise       ; tipo_acc[0]     ;
;  din[1]      ; tipo_acc[0] ; -0.832 ; -0.832 ; Rise       ; tipo_acc[0]     ;
;  din[2]      ; tipo_acc[0] ; -0.849 ; -0.849 ; Rise       ; tipo_acc[0]     ;
;  din[3]      ; tipo_acc[0] ; -0.860 ; -0.860 ; Rise       ; tipo_acc[0]     ;
;  din[4]      ; tipo_acc[0] ; -0.997 ; -0.997 ; Rise       ; tipo_acc[0]     ;
;  din[5]      ; tipo_acc[0] ; -0.935 ; -0.935 ; Rise       ; tipo_acc[0]     ;
;  din[6]      ; tipo_acc[0] ; -0.714 ; -0.714 ; Rise       ; tipo_acc[0]     ;
;  din[7]      ; tipo_acc[0] ; -0.707 ; -0.707 ; Rise       ; tipo_acc[0]     ;
;  din[8]      ; tipo_acc[0] ; -1.205 ; -1.205 ; Rise       ; tipo_acc[0]     ;
;  din[9]      ; tipo_acc[0] ; -1.156 ; -1.156 ; Rise       ; tipo_acc[0]     ;
;  din[10]     ; tipo_acc[0] ; -1.025 ; -1.025 ; Rise       ; tipo_acc[0]     ;
;  din[11]     ; tipo_acc[0] ; -1.115 ; -1.115 ; Rise       ; tipo_acc[0]     ;
;  din[12]     ; tipo_acc[0] ; -1.282 ; -1.282 ; Rise       ; tipo_acc[0]     ;
;  din[13]     ; tipo_acc[0] ; -1.352 ; -1.352 ; Rise       ; tipo_acc[0]     ;
;  din[14]     ; tipo_acc[0] ; -1.299 ; -1.299 ; Rise       ; tipo_acc[0]     ;
;  din[15]     ; tipo_acc[0] ; -1.318 ; -1.318 ; Rise       ; tipo_acc[0]     ;
;  din[16]     ; tipo_acc[0] ; -0.958 ; -0.958 ; Rise       ; tipo_acc[0]     ;
;  din[17]     ; tipo_acc[0] ; -0.875 ; -0.875 ; Rise       ; tipo_acc[0]     ;
;  din[18]     ; tipo_acc[0] ; -0.797 ; -0.797 ; Rise       ; tipo_acc[0]     ;
;  din[19]     ; tipo_acc[0] ; -0.687 ; -0.687 ; Rise       ; tipo_acc[0]     ;
;  din[20]     ; tipo_acc[0] ; -0.817 ; -0.817 ; Rise       ; tipo_acc[0]     ;
;  din[21]     ; tipo_acc[0] ; -0.849 ; -0.849 ; Rise       ; tipo_acc[0]     ;
;  din[22]     ; tipo_acc[0] ; -1.048 ; -1.048 ; Rise       ; tipo_acc[0]     ;
;  din[23]     ; tipo_acc[0] ; -0.945 ; -0.945 ; Rise       ; tipo_acc[0]     ;
;  din[24]     ; tipo_acc[0] ; -0.748 ; -0.748 ; Rise       ; tipo_acc[0]     ;
;  din[25]     ; tipo_acc[0] ; -0.824 ; -0.824 ; Rise       ; tipo_acc[0]     ;
;  din[26]     ; tipo_acc[0] ; -0.731 ; -0.731 ; Rise       ; tipo_acc[0]     ;
;  din[27]     ; tipo_acc[0] ; -0.864 ; -0.864 ; Rise       ; tipo_acc[0]     ;
;  din[28]     ; tipo_acc[0] ; -0.962 ; -0.962 ; Rise       ; tipo_acc[0]     ;
;  din[29]     ; tipo_acc[0] ; -0.988 ; -0.988 ; Rise       ; tipo_acc[0]     ;
;  din[30]     ; tipo_acc[0] ; -1.115 ; -1.115 ; Rise       ; tipo_acc[0]     ;
;  din[31]     ; tipo_acc[0] ; -0.864 ; -0.864 ; Rise       ; tipo_acc[0]     ;
; tipo_acc[*]  ; tipo_acc[0] ; 1.174  ; 1.174  ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[0] ; tipo_acc[0] ; 1.174  ; 1.174  ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[1] ; tipo_acc[0] ; -0.879 ; -0.879 ; Rise       ; tipo_acc[0]     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 4.339 ; 4.339 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 4.028 ; 4.028 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 4.052 ; 4.052 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 4.339 ; 4.339 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 4.063 ; 4.063 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 4.028 ; 4.028 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 4.052 ; 4.052 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 4.339 ; 4.339 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 4.063 ; 4.063 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -5.642   ; -1.434  ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -5.642   ; -0.388  ; N/A      ; N/A     ; -2.064              ;
;  tipo_acc[0]     ; 0.489    ; -1.434  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -313.25  ; -26.458 ; 0.0      ; 0.0     ; -966.876            ;
;  clk             ; -313.250 ; -9.590  ; N/A      ; N/A     ; -965.407            ;
;  tipo_acc[0]     ; 0.000    ; -19.282 ; N/A      ; N/A     ; -1.469              ;
+------------------+----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; addr[*]      ; clk         ; 6.033 ; 6.033 ; Rise       ; clk             ;
;  addr[0]     ; clk         ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  addr[1]     ; clk         ; 6.033 ; 6.033 ; Rise       ; clk             ;
;  addr[2]     ; clk         ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  addr[3]     ; clk         ; 4.696 ; 4.696 ; Rise       ; clk             ;
;  addr[4]     ; clk         ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  addr[5]     ; clk         ; 5.118 ; 5.118 ; Rise       ; clk             ;
;  addr[6]     ; clk         ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  addr[7]     ; clk         ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  addr[8]     ; clk         ; 4.391 ; 4.391 ; Rise       ; clk             ;
;  addr[9]     ; clk         ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  addr[10]    ; clk         ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  addr[11]    ; clk         ; 4.181 ; 4.181 ; Rise       ; clk             ;
; din[*]       ; clk         ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  din[0]      ; clk         ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  din[1]      ; clk         ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  din[2]      ; clk         ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  din[3]      ; clk         ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  din[4]      ; clk         ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  din[5]      ; clk         ; 3.980 ; 3.980 ; Rise       ; clk             ;
;  din[6]      ; clk         ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  din[7]      ; clk         ; 3.754 ; 3.754 ; Rise       ; clk             ;
; l_u          ; clk         ; 5.236 ; 5.236 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk         ; 6.156 ; 6.156 ; Rise       ; clk             ;
;  tipo_acc[0] ; clk         ; 1.061 ; 1.061 ; Rise       ; clk             ;
;  tipo_acc[1] ; clk         ; 6.156 ; 6.156 ; Rise       ; clk             ;
; din[*]       ; tipo_acc[0] ; 4.872 ; 4.872 ; Rise       ; tipo_acc[0]     ;
;  din[0]      ; tipo_acc[0] ; 3.773 ; 3.773 ; Rise       ; tipo_acc[0]     ;
;  din[1]      ; tipo_acc[0] ; 3.804 ; 3.804 ; Rise       ; tipo_acc[0]     ;
;  din[2]      ; tipo_acc[0] ; 3.398 ; 3.398 ; Rise       ; tipo_acc[0]     ;
;  din[3]      ; tipo_acc[0] ; 4.004 ; 4.004 ; Rise       ; tipo_acc[0]     ;
;  din[4]      ; tipo_acc[0] ; 4.872 ; 4.872 ; Rise       ; tipo_acc[0]     ;
;  din[5]      ; tipo_acc[0] ; 3.872 ; 3.872 ; Rise       ; tipo_acc[0]     ;
;  din[6]      ; tipo_acc[0] ; 3.204 ; 3.204 ; Rise       ; tipo_acc[0]     ;
;  din[7]      ; tipo_acc[0] ; 3.639 ; 3.639 ; Rise       ; tipo_acc[0]     ;
;  din[8]      ; tipo_acc[0] ; 3.756 ; 3.756 ; Rise       ; tipo_acc[0]     ;
;  din[9]      ; tipo_acc[0] ; 3.485 ; 3.485 ; Rise       ; tipo_acc[0]     ;
;  din[10]     ; tipo_acc[0] ; 3.114 ; 3.114 ; Rise       ; tipo_acc[0]     ;
;  din[11]     ; tipo_acc[0] ; 3.519 ; 3.519 ; Rise       ; tipo_acc[0]     ;
;  din[12]     ; tipo_acc[0] ; 3.862 ; 3.862 ; Rise       ; tipo_acc[0]     ;
;  din[13]     ; tipo_acc[0] ; 4.013 ; 4.013 ; Rise       ; tipo_acc[0]     ;
;  din[14]     ; tipo_acc[0] ; 3.856 ; 3.856 ; Rise       ; tipo_acc[0]     ;
;  din[15]     ; tipo_acc[0] ; 4.224 ; 4.224 ; Rise       ; tipo_acc[0]     ;
;  din[16]     ; tipo_acc[0] ; 2.717 ; 2.717 ; Rise       ; tipo_acc[0]     ;
;  din[17]     ; tipo_acc[0] ; 2.555 ; 2.555 ; Rise       ; tipo_acc[0]     ;
;  din[18]     ; tipo_acc[0] ; 2.543 ; 2.543 ; Rise       ; tipo_acc[0]     ;
;  din[19]     ; tipo_acc[0] ; 2.352 ; 2.352 ; Rise       ; tipo_acc[0]     ;
;  din[20]     ; tipo_acc[0] ; 2.437 ; 2.437 ; Rise       ; tipo_acc[0]     ;
;  din[21]     ; tipo_acc[0] ; 2.641 ; 2.641 ; Rise       ; tipo_acc[0]     ;
;  din[22]     ; tipo_acc[0] ; 3.217 ; 3.217 ; Rise       ; tipo_acc[0]     ;
;  din[23]     ; tipo_acc[0] ; 2.944 ; 2.944 ; Rise       ; tipo_acc[0]     ;
;  din[24]     ; tipo_acc[0] ; 2.535 ; 2.535 ; Rise       ; tipo_acc[0]     ;
;  din[25]     ; tipo_acc[0] ; 2.591 ; 2.591 ; Rise       ; tipo_acc[0]     ;
;  din[26]     ; tipo_acc[0] ; 2.194 ; 2.194 ; Rise       ; tipo_acc[0]     ;
;  din[27]     ; tipo_acc[0] ; 2.849 ; 2.849 ; Rise       ; tipo_acc[0]     ;
;  din[28]     ; tipo_acc[0] ; 2.857 ; 2.857 ; Rise       ; tipo_acc[0]     ;
;  din[29]     ; tipo_acc[0] ; 3.029 ; 3.029 ; Rise       ; tipo_acc[0]     ;
;  din[30]     ; tipo_acc[0] ; 3.230 ; 3.230 ; Rise       ; tipo_acc[0]     ;
;  din[31]     ; tipo_acc[0] ; 2.966 ; 2.966 ; Rise       ; tipo_acc[0]     ;
; tipo_acc[*]  ; tipo_acc[0] ; 5.067 ; 5.067 ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[0] ; tipo_acc[0] ; 0.011 ; 0.011 ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[1] ; tipo_acc[0] ; 5.067 ; 5.067 ; Rise       ; tipo_acc[0]     ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; addr[*]      ; clk         ; -1.395 ; -1.395 ; Rise       ; clk             ;
;  addr[0]     ; clk         ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  addr[1]     ; clk         ; -2.106 ; -2.106 ; Rise       ; clk             ;
;  addr[2]     ; clk         ; -1.608 ; -1.608 ; Rise       ; clk             ;
;  addr[3]     ; clk         ; -1.639 ; -1.639 ; Rise       ; clk             ;
;  addr[4]     ; clk         ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  addr[5]     ; clk         ; -1.674 ; -1.674 ; Rise       ; clk             ;
;  addr[6]     ; clk         ; -1.680 ; -1.680 ; Rise       ; clk             ;
;  addr[7]     ; clk         ; -1.395 ; -1.395 ; Rise       ; clk             ;
;  addr[8]     ; clk         ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  addr[9]     ; clk         ; -1.534 ; -1.534 ; Rise       ; clk             ;
;  addr[10]    ; clk         ; -1.544 ; -1.544 ; Rise       ; clk             ;
;  addr[11]    ; clk         ; -1.541 ; -1.541 ; Rise       ; clk             ;
; din[*]       ; clk         ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  din[0]      ; clk         ; -1.579 ; -1.579 ; Rise       ; clk             ;
;  din[1]      ; clk         ; -1.577 ; -1.577 ; Rise       ; clk             ;
;  din[2]      ; clk         ; -1.565 ; -1.565 ; Rise       ; clk             ;
;  din[3]      ; clk         ; -1.522 ; -1.522 ; Rise       ; clk             ;
;  din[4]      ; clk         ; -1.646 ; -1.646 ; Rise       ; clk             ;
;  din[5]      ; clk         ; -1.576 ; -1.576 ; Rise       ; clk             ;
;  din[6]      ; clk         ; -1.540 ; -1.540 ; Rise       ; clk             ;
;  din[7]      ; clk         ; -1.547 ; -1.547 ; Rise       ; clk             ;
; l_u          ; clk         ; -1.968 ; -1.968 ; Rise       ; clk             ;
; tipo_acc[*]  ; clk         ; 0.388  ; 0.388  ; Rise       ; clk             ;
;  tipo_acc[0] ; clk         ; 0.388  ; 0.388  ; Rise       ; clk             ;
;  tipo_acc[1] ; clk         ; -1.643 ; -1.643 ; Rise       ; clk             ;
; din[*]       ; tipo_acc[0] ; -0.687 ; -0.687 ; Rise       ; tipo_acc[0]     ;
;  din[0]      ; tipo_acc[0] ; -0.863 ; -0.863 ; Rise       ; tipo_acc[0]     ;
;  din[1]      ; tipo_acc[0] ; -0.832 ; -0.832 ; Rise       ; tipo_acc[0]     ;
;  din[2]      ; tipo_acc[0] ; -0.849 ; -0.849 ; Rise       ; tipo_acc[0]     ;
;  din[3]      ; tipo_acc[0] ; -0.860 ; -0.860 ; Rise       ; tipo_acc[0]     ;
;  din[4]      ; tipo_acc[0] ; -0.997 ; -0.997 ; Rise       ; tipo_acc[0]     ;
;  din[5]      ; tipo_acc[0] ; -0.935 ; -0.935 ; Rise       ; tipo_acc[0]     ;
;  din[6]      ; tipo_acc[0] ; -0.714 ; -0.714 ; Rise       ; tipo_acc[0]     ;
;  din[7]      ; tipo_acc[0] ; -0.707 ; -0.707 ; Rise       ; tipo_acc[0]     ;
;  din[8]      ; tipo_acc[0] ; -1.205 ; -1.205 ; Rise       ; tipo_acc[0]     ;
;  din[9]      ; tipo_acc[0] ; -1.156 ; -1.156 ; Rise       ; tipo_acc[0]     ;
;  din[10]     ; tipo_acc[0] ; -1.025 ; -1.025 ; Rise       ; tipo_acc[0]     ;
;  din[11]     ; tipo_acc[0] ; -1.115 ; -1.115 ; Rise       ; tipo_acc[0]     ;
;  din[12]     ; tipo_acc[0] ; -1.282 ; -1.282 ; Rise       ; tipo_acc[0]     ;
;  din[13]     ; tipo_acc[0] ; -1.352 ; -1.352 ; Rise       ; tipo_acc[0]     ;
;  din[14]     ; tipo_acc[0] ; -1.299 ; -1.299 ; Rise       ; tipo_acc[0]     ;
;  din[15]     ; tipo_acc[0] ; -1.318 ; -1.318 ; Rise       ; tipo_acc[0]     ;
;  din[16]     ; tipo_acc[0] ; -0.958 ; -0.958 ; Rise       ; tipo_acc[0]     ;
;  din[17]     ; tipo_acc[0] ; -0.875 ; -0.875 ; Rise       ; tipo_acc[0]     ;
;  din[18]     ; tipo_acc[0] ; -0.797 ; -0.797 ; Rise       ; tipo_acc[0]     ;
;  din[19]     ; tipo_acc[0] ; -0.687 ; -0.687 ; Rise       ; tipo_acc[0]     ;
;  din[20]     ; tipo_acc[0] ; -0.817 ; -0.817 ; Rise       ; tipo_acc[0]     ;
;  din[21]     ; tipo_acc[0] ; -0.849 ; -0.849 ; Rise       ; tipo_acc[0]     ;
;  din[22]     ; tipo_acc[0] ; -1.048 ; -1.048 ; Rise       ; tipo_acc[0]     ;
;  din[23]     ; tipo_acc[0] ; -0.945 ; -0.945 ; Rise       ; tipo_acc[0]     ;
;  din[24]     ; tipo_acc[0] ; -0.748 ; -0.748 ; Rise       ; tipo_acc[0]     ;
;  din[25]     ; tipo_acc[0] ; -0.824 ; -0.824 ; Rise       ; tipo_acc[0]     ;
;  din[26]     ; tipo_acc[0] ; -0.731 ; -0.731 ; Rise       ; tipo_acc[0]     ;
;  din[27]     ; tipo_acc[0] ; -0.864 ; -0.864 ; Rise       ; tipo_acc[0]     ;
;  din[28]     ; tipo_acc[0] ; -0.962 ; -0.962 ; Rise       ; tipo_acc[0]     ;
;  din[29]     ; tipo_acc[0] ; -0.988 ; -0.988 ; Rise       ; tipo_acc[0]     ;
;  din[30]     ; tipo_acc[0] ; -1.115 ; -1.115 ; Rise       ; tipo_acc[0]     ;
;  din[31]     ; tipo_acc[0] ; -0.864 ; -0.864 ; Rise       ; tipo_acc[0]     ;
; tipo_acc[*]  ; tipo_acc[0] ; 1.434  ; 1.434  ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[0] ; tipo_acc[0] ; 1.434  ; 1.434  ; Rise       ; tipo_acc[0]     ;
;  tipo_acc[1] ; tipo_acc[0] ; -0.879 ; -0.879 ; Rise       ; tipo_acc[0]     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 8.368 ; 8.368 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 7.410 ; 7.410 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 7.398 ; 7.398 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 8.063 ; 8.063 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 7.082 ; 7.082 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 7.255 ; 7.255 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 8.094 ; 8.094 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 7.811 ; 7.811 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 7.073 ; 7.073 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 7.523 ; 7.523 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 8.237 ; 8.237 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 7.511 ; 7.511 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 8.128 ; 8.128 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 7.760 ; 7.760 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 7.785 ; 7.785 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 7.062 ; 7.062 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 7.716 ; 7.716 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 7.412 ; 7.412 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 7.758 ; 7.758 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 7.037 ; 7.037 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 7.816 ; 7.816 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 8.368 ; 8.368 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 7.065 ; 7.065 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 7.762 ; 7.762 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 7.775 ; 7.775 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 7.507 ; 7.507 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dout[*]   ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  dout[16] ; clk        ; 4.028 ; 4.028 ; Rise       ; clk             ;
;  dout[17] ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  dout[18] ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  dout[19] ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  dout[20] ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  dout[21] ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  dout[22] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  dout[23] ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  dout[24] ; clk        ; 4.052 ; 4.052 ; Rise       ; clk             ;
;  dout[25] ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  dout[26] ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  dout[27] ; clk        ; 4.339 ; 4.339 ; Rise       ; clk             ;
;  dout[28] ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  dout[29] ; clk        ; 4.063 ; 4.063 ; Rise       ; clk             ;
;  dout[30] ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
;  dout[31] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 1972     ; 0        ; 0        ; 0        ;
; tipo_acc[0] ; clk         ; 86       ; 62       ; 0        ; 0        ;
; tipo_acc[0] ; tipo_acc[0] ; 16       ; 16       ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 1972     ; 0        ; 0        ; 0        ;
; tipo_acc[0] ; clk         ; 86       ; 62       ; 0        ; 0        ;
; tipo_acc[0] ; tipo_acc[0] ; 16       ; 16       ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 46    ; 46   ;
; Unconstrained Input Port Paths  ; 368   ; 368  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 13 19:05:16 2021
Info: Command: quartus_sta practica5 -c practica5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 24 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'practica5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name tipo_acc[0] tipo_acc[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.642      -313.250 clk 
    Info (332119):     0.489         0.000 tipo_acc[0] 
Info (332146): Worst-case hold slack is -1.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.434       -19.282 tipo_acc[0] 
    Info (332119):     0.442         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -965.407 clk 
    Info (332119):    -1.469        -1.469 tipo_acc[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.225      -127.030 clk 
    Info (332119):     1.092         0.000 tipo_acc[0] 
Info (332146): Worst-case hold slack is -1.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.174       -16.868 tipo_acc[0] 
    Info (332119):    -0.388        -9.590 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -762.276 clk 
    Info (332119):    -1.222        -1.222 tipo_acc[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Tue Apr 13 19:05:17 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


