Timing Analyzer report for square_root
Tue Dec 30 16:34:32 2025
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; square_root                                             ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.6%      ;
;     Processors 3-16        ;   1.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.74 MHz ; 85.74 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -10.663 ; -2583.334         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -795.571                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                ;
+---------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.663 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.081     ; 11.583     ;
; -10.662 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.081     ; 11.582     ;
; -10.598 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.524     ;
; -10.508 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.399      ; 11.908     ;
; -10.482 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.383     ;
; -10.481 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.382     ;
; -10.440 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.825     ;
; -10.433 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.081     ; 11.353     ;
; -10.417 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.324     ;
; -10.415 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.594     ; 10.822     ;
; -10.414 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.091     ; 11.324     ;
; -10.414 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.594     ; 10.821     ;
; -10.405 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.331     ;
; -10.400 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.326     ;
; -10.393 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.608     ; 10.786     ;
; -10.329 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.230     ;
; -10.328 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.229     ;
; -10.327 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.708     ;
; -10.319 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.704     ;
; -10.300 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.588     ; 10.713     ;
; -10.289 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.412      ; 11.702     ;
; -10.289 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.190     ;
; -10.288 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.189     ;
; -10.274 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.088     ; 11.187     ;
; -10.265 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.365      ; 11.631     ;
; -10.264 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.171     ;
; -10.262 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.081     ; 11.182     ;
; -10.260 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.081     ; 11.180     ;
; -10.252 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.153     ;
; -10.246 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; -0.129     ; 11.118     ;
; -10.233 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.110     ; 11.124     ;
; -10.224 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.131     ;
; -10.224 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.131     ;
; -10.221 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; -0.114     ; 11.108     ;
; -10.219 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.126     ;
; -10.189 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.594     ; 10.596     ;
; -10.180 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.608     ; 10.573     ;
; -10.174 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.555     ;
; -10.154 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.114     ; 11.041     ;
; -10.139 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.055     ;
; -10.138 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.054     ;
; -10.138 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.365      ; 11.504     ;
; -10.137 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[104] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.064     ;
; -10.134 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.515     ;
; -10.127 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.604     ; 10.524     ;
; -10.125 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.095     ; 11.031     ;
; -10.115 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.588     ; 10.528     ;
; -10.111 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[136] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.496     ;
; -10.110 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.588     ; 10.523     ;
; -10.108 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.393      ; 11.502     ;
; -10.107 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.014     ;
; -10.106 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.365      ; 11.472     ;
; -10.104 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[132] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.489     ;
; -10.104 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.011     ;
; -10.104 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.094     ; 11.011     ;
; -10.101 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[115] ; clk          ; clk         ; 1.000        ; 0.399      ; 11.501     ;
; -10.100 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[160] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.485     ;
; -10.099 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.100     ; 11.000     ;
; -10.099 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.594     ; 10.506     ;
; -10.097 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[158] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.482     ;
; -10.096 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[134] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.481     ;
; -10.093 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.107     ; 10.987     ;
; -10.090 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[113] ; clk          ; clk         ; 1.000        ; 0.399      ; 11.490     ;
; -10.089 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.100     ; 10.990     ;
; -10.089 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.100     ; 10.990     ;
; -10.081 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.100     ; 10.982     ;
; -10.080 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.110     ; 10.971     ;
; -10.079 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.100     ; 10.980     ;
; -10.074 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.079     ; 10.996     ;
; -10.071 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.094     ; 10.978     ;
; -10.066 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.365      ; 11.432     ;
; -10.066 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.094     ; 10.973     ;
; -10.059 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.100     ; 10.960     ;
; -10.049 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.608     ; 10.442     ;
; -10.040 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; 0.358      ; 11.399     ;
; -10.040 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.110     ; 10.931     ;
; -10.040 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; -0.129     ; 10.912     ;
; -10.037 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; 0.386      ; 11.424     ;
; -10.034 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; 0.343      ; 11.378     ;
; -10.031 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.094     ; 10.938     ;
; -10.026 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[144] ; clk          ; clk         ; 1.000        ; 0.386      ; 11.413     ;
; -10.026 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.094     ; 10.933     ;
; -10.020 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.601     ; 10.420     ;
; -10.019 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; 0.358      ; 11.378     ;
; -10.014 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; -0.101     ; 10.914     ;
; -10.006 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.594     ; 10.413     ;
; -10.004 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; 0.343      ; 11.348     ;
; -9.992  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.107     ; 10.886     ;
; -9.985  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.365      ; 11.351     ;
; -9.984  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.395      ; 11.380     ;
; -9.978  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.114     ; 10.865     ;
; -9.967  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.595     ; 10.373     ;
; -9.960  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[128] ; clk          ; clk         ; 1.000        ; 0.449      ; 11.410     ;
; -9.957  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[162] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.342     ;
; -9.956  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[104] ; clk          ; clk         ; 1.000        ; -0.093     ; 10.864     ;
; -9.955  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.393      ; 11.349     ;
; -9.952  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[147] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.337     ;
; -9.945  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.365      ; 11.311     ;
; -9.944  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[150] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.329     ;
; -9.942  ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[152] ; clk          ; clk         ; 1.000        ; 0.384      ; 11.327     ;
+---------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; control_unit:inst_control|state.WAIT_DIVIDER                      ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX               ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY             ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|r_accum[0]                                   ; uart_rx:inst_uart_rx|r_accum[0]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; nr_block:inst_nr_block|radix4_divider:inst_divider|done           ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE     ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY           ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.WAIT_B2                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.WAIT_B3                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.WAIT_B5                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:inst_uart_tx|state.IDLE                                   ; uart_tx:inst_uart_tx|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.485 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.INIT                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.777      ;
; 0.493 ; control_unit:inst_control|state.DONE_STATE                        ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.500 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[97]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[99]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.FINISH                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.501 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[70]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.SEND_B5                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[91]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[94]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[96]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[86]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[88]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[72]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[66]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.SEND_B2                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[71]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.508 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]  ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.511 ; control_unit:inst_control|state.DONE_STATE                        ; control_unit:inst_control|out_en                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.515 ; Register_S:inst_reg_s|data_out[30]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.807      ;
; 0.516 ; Register_S:inst_reg_s|data_out[7]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.809      ;
; 0.517 ; Register_S:inst_reg_s|data_out[28]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.809      ;
; 0.519 ; Register_S:inst_reg_s|data_out[20]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[82]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.812      ;
; 0.525 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.818      ;
; 0.525 ; Register_S:inst_reg_s|data_out[3]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.818      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[58]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[55]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[36]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[38]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[4]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[13]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; Register_S:inst_reg_s|data_out[0]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[62]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[54]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[49]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[38]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[40]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[35]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[37]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[30]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[32]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[5]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[15]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[17]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; uart_tx:inst_uart_tx|state.SEND_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[53]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[50]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[42]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[44]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[40]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[42]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[33]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[35]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; uart_rx:inst_uart_rx|r_accum[6]                                   ; uart_rx:inst_uart_rx|data_out_32[6]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; uart_tx:inst_uart_tx|state.SEND_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.529 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[44]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[46]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.529 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[37]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[39]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.529 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.822      ;
; 0.533 ; Register_S:inst_reg_s|data_out[13]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[75]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.826      ;
; 0.535 ; Register_S:inst_reg_s|data_out[11]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[73]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.542 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
; 0.548 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.841      ;
; 0.564 ; control_unit:inst_control|state.INIT                              ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.856      ;
; 0.641 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[4]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.SEND_B4                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.643 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[78]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[80]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[71]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[73]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.645 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.SEND_B3                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.937      ;
; 0.653 ; control_unit:inst_control|state.UPDATE                            ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.945      ;
; 0.657 ; Register_S:inst_reg_s|data_out[22]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[84]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.950      ;
; 0.662 ; Register_S:inst_reg_s|data_out[27]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.954      ;
; 0.667 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.960      ;
; 0.668 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[3]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.961      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 95.08 MHz ; 95.08 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.518 ; -2353.585         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -795.571                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.518 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.446     ;
; -9.517 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.445     ;
; -9.475 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.554     ; 9.923      ;
; -9.474 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.554     ; 9.922      ;
; -9.459 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.070     ; 10.391     ;
; -9.422 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.379      ; 10.803     ;
; -9.404 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.568     ; 9.838      ;
; -9.397 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.311     ;
; -9.396 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.310     ;
; -9.369 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.735     ;
; -9.349 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.550     ; 9.801      ;
; -9.338 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.084     ; 10.256     ;
; -9.329 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; -0.116     ; 10.215     ;
; -9.311 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.082     ; 10.231     ;
; -9.301 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.365      ; 10.668     ;
; -9.300 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.228     ;
; -9.289 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.070     ; 10.221     ;
; -9.289 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; -0.101     ; 10.190     ;
; -9.285 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.070     ; 10.217     ;
; -9.263 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.177     ;
; -9.262 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.176     ;
; -9.253 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.554     ; 9.701      ;
; -9.248 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.350      ; 10.600     ;
; -9.222 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.388      ; 10.612     ;
; -9.216 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.568     ; 9.650      ;
; -9.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.573     ;
; -9.204 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.084     ; 10.122     ;
; -9.196 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.082     ; 10.116     ;
; -9.192 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.106     ;
; -9.190 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.096     ; 10.096     ;
; -9.179 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.093     ;
; -9.177 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.562     ; 9.617      ;
; -9.177 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.550     ; 9.629      ;
; -9.173 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.554     ; 9.621      ;
; -9.173 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.550     ; 9.625      ;
; -9.168 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.084     ; 10.086     ;
; -9.167 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.365      ; 10.534     ;
; -9.164 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.092     ;
; -9.164 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.084     ; 10.082     ;
; -9.163 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.091     ;
; -9.162 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.076     ;
; -9.161 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.088     ; 10.075     ;
; -9.151 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.079     ;
; -9.149 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.077     ;
; -9.130 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.102     ; 10.030     ;
; -9.114 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.350      ; 10.466     ;
; -9.105 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.070     ; 10.037     ;
; -9.103 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.084     ; 10.021     ;
; -9.101 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.374      ; 10.477     ;
; -9.096 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; -0.092     ; 10.006     ;
; -9.089 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.568     ; 9.523      ;
; -9.087 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.554     ; 9.535      ;
; -9.086 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.350      ; 10.438     ;
; -9.078 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.562     ; 9.518      ;
; -9.077 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.995      ;
; -9.075 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.096     ; 9.981      ;
; -9.075 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.993      ;
; -9.075 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.993      ;
; -9.069 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; -0.116     ; 9.955      ;
; -9.068 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.379      ; 10.449     ;
; -9.066 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.365      ; 10.433     ;
; -9.063 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.088     ; 9.977      ;
; -9.063 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.088     ; 9.977      ;
; -9.056 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.096     ; 9.962      ;
; -9.049 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[104] ; clk          ; clk         ; 1.000        ; -0.069     ; 9.982      ;
; -9.045 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.088     ; 9.959      ;
; -9.034 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.952      ;
; -9.030 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.948      ;
; -9.030 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.088     ; 9.944      ;
; -9.028 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.088     ; 9.942      ;
; -9.019 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[136] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.385     ;
; -9.014 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[132] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.380     ;
; -9.013 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.350      ; 10.365     ;
; -9.010 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[160] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.376     ;
; -9.006 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[134] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.372     ;
; -9.006 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[158] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.372     ;
; -9.005 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.374      ; 10.381     ;
; -8.994 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; 0.320      ; 10.316     ;
; -8.992 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[115] ; clk          ; clk         ; 1.000        ; 0.378      ; 10.372     ;
; -8.990 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; 0.335      ; 10.327     ;
; -8.982 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[113] ; clk          ; clk         ; 1.000        ; 0.378      ; 10.362     ;
; -8.967 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.374      ; 10.343     ;
; -8.962 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.544     ; 9.420      ;
; -8.962 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.096     ; 9.868      ;
; -8.961 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.544     ; 9.419      ;
; -8.955 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.096     ; 9.861      ;
; -8.952 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.350      ; 10.304     ;
; -8.947 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.072     ; 9.877      ;
; -8.946 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.074     ; 9.874      ;
; -8.945 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.311     ;
; -8.944 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.088     ; 9.858      ;
; -8.941 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.096     ; 9.847      ;
; -8.937 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.102     ; 9.837      ;
; -8.935 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.070     ; 9.867      ;
; -8.935 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[144] ; clk          ; clk         ; 1.000        ; 0.364      ; 10.301     ;
; -8.933 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.851      ;
; -8.932 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.568     ; 9.366      ;
; -8.931 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.070     ; 9.863      ;
; -8.929 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.084     ; 9.847      ;
; -8.928 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[104] ; clk          ; clk         ; 1.000        ; -0.083     ; 9.847      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX               ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY             ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|r_accum[0]                                   ; uart_rx:inst_uart_rx|r_accum[0]                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY           ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; control_unit:inst_control|state.WAIT_DIVIDER                      ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.WAIT_B2                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.WAIT_B3                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.WAIT_B5                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.IDLE                                   ; uart_tx:inst_uart_tx|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; nr_block:inst_nr_block|radix4_divider:inst_divider|done           ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE     ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.448 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.INIT                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.715      ;
; 0.456 ; control_unit:inst_control|state.DONE_STATE                        ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.723      ;
; 0.463 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.730      ;
; 0.463 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.730      ;
; 0.468 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.468 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]  ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.470 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.FINISH                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[97]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[99]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[86]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[88]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.SEND_B5                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.SEND_B2                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[91]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[70]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[94]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[96]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[72]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[66]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[71]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.478 ; control_unit:inst_control|state.DONE_STATE                        ; control_unit:inst_control|out_en                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.483 ; Register_S:inst_reg_s|data_out[7]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.484 ; Register_S:inst_reg_s|data_out[30]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.486 ; Register_S:inst_reg_s|data_out[20]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[82]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.487 ; Register_S:inst_reg_s|data_out[28]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.754      ;
; 0.490 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.758      ;
; 0.491 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[58]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.491 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[36]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[38]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.491 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[4]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[55]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.758      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[54]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.758      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[42]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[44]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[38]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[40]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[30]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[32]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[13]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; Register_S:inst_reg_s|data_out[3]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; uart_rx:inst_uart_rx|r_accum[6]                                   ; uart_rx:inst_uart_rx|data_out_32[6]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; uart_tx:inst_uart_tx|state.SEND_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[50]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[49]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.759      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[44]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[46]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[40]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[42]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[35]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[37]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.759      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[5]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[15]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[17]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; uart_tx:inst_uart_tx|state.SEND_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.760      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[53]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.760      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[37]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[39]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.760      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[33]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[35]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.760      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[12]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.762      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.761      ;
; 0.496 ; Register_S:inst_reg_s|data_out[0]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[62]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.763      ;
; 0.500 ; Register_S:inst_reg_s|data_out[13]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[75]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.767      ;
; 0.500 ; Register_S:inst_reg_s|data_out[11]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[73]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.767      ;
; 0.501 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.769      ;
; 0.508 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.776      ;
; 0.525 ; control_unit:inst_control|state.INIT                              ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.792      ;
; 0.597 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[4]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.599 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.SEND_B4                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[71]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[73]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.SEND_B3                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[78]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[80]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.609 ; control_unit:inst_control|state.UPDATE                            ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.611 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[98]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[100]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.614 ; Register_S:inst_reg_s|data_out[22]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[84]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.881      ;
; 0.619 ; Register_S:inst_reg_s|data_out[27]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.886      ;
; 0.620 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.147 ; -846.954          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -695.002                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.147 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.095      ;
; -4.147 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.095      ;
; -4.146 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.047     ; 5.086      ;
; -4.146 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.047     ; 5.086      ;
; -4.141 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.255     ; 4.873      ;
; -4.110 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.157      ; 5.254      ;
; -4.109 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.245      ;
; -4.091 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.042      ;
; -4.090 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.033      ;
; -4.079 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.248     ; 4.818      ;
; -4.079 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.248     ; 4.818      ;
; -4.073 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.041     ; 5.019      ;
; -4.073 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.041     ; 5.019      ;
; -4.068 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.204      ;
; -4.067 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.195      ;
; -4.048 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.996      ;
; -4.047 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.987      ;
; -4.041 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.255     ; 4.773      ;
; -4.038 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; -0.052     ; 4.973      ;
; -4.037 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.042     ; 4.982      ;
; -4.036 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.178      ;
; -4.036 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.050     ; 4.973      ;
; -4.030 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.245     ; 4.772      ;
; -4.025 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.976      ;
; -4.024 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.044     ; 4.967      ;
; -4.019 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.970      ;
; -4.018 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.044     ; 4.961      ;
; -4.017 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.966      ;
; -4.016 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.152      ;
; -4.015 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.247     ; 4.755      ;
; -4.015 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.143      ;
; -4.011 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.951      ;
; -4.011 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.951      ;
; -3.990 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.248     ; 4.729      ;
; -3.986 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.128      ;
; -3.985 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.245     ; 4.727      ;
; -3.984 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.042     ; 4.929      ;
; -3.983 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.931      ;
; -3.983 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.050     ; 4.920      ;
; -3.982 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.922      ;
; -3.981 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.929      ;
; -3.981 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.245     ; 4.723      ;
; -3.980 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.920      ;
; -3.977 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.904      ;
; -3.974 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.920      ;
; -3.974 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.110      ;
; -3.971 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.255     ; 4.703      ;
; -3.968 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.046     ; 4.909      ;
; -3.967 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.054     ; 4.900      ;
; -3.966 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.702      ;
; -3.964 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.164      ; 5.115      ;
; -3.963 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.106      ;
; -3.962 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; 0.141      ; 5.090      ;
; -3.958 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; 0.141      ; 5.086      ;
; -3.955 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.906      ;
; -3.955 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.044     ; 4.898      ;
; -3.953 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.240     ; 4.700      ;
; -3.953 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.240     ; 4.700      ;
; -3.951 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.900      ;
; -3.949 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.889      ;
; -3.949 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.889      ;
; -3.945 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.894      ;
; -3.945 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.872      ;
; -3.938 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[136] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.074      ;
; -3.938 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[102] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.878      ;
; -3.937 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[136] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.065      ;
; -3.934 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.076      ;
; -3.932 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.060      ;
; -3.932 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.248     ; 4.671      ;
; -3.930 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[132] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.066      ;
; -3.929 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[132] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.057      ;
; -3.927 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.663      ;
; -3.926 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[160] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.062      ;
; -3.925 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[160] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.053      ;
; -3.924 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.864      ;
; -3.924 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.864      ;
; -3.923 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[134] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.059      ;
; -3.923 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[158] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.059      ;
; -3.922 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[134] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.050      ;
; -3.922 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[158] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.050      ;
; -3.921 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[100] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.869      ;
; -3.921 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[100] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.869      ;
; -3.916 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.248     ; 4.655      ;
; -3.915 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.247     ; 4.655      ;
; -3.912 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[8]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.048      ;
; -3.912 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.852      ;
; -3.912 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; -0.044     ; 4.855      ;
; -3.909 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[120] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.855      ;
; -3.909 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.255     ; 4.641      ;
; -3.907 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.853      ;
; -3.906 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[108] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.047     ; 4.846      ;
; -3.905 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[107] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[122] ; clk          ; clk         ; 1.000        ; -0.239     ; 4.653      ;
; -3.905 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[107] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; -0.236     ; 4.656      ;
; -3.905 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.054     ; 4.838      ;
; -3.904 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[115] ; clk          ; clk         ; 1.000        ; 0.156      ; 5.047      ;
; -3.904 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; -0.237     ; 4.654      ;
; -3.904 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[107] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.239     ; 4.652      ;
; -3.903 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[5]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[115] ; clk          ; clk         ; 1.000        ; 0.148      ; 5.038      ;
; -3.902 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[21]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[127] ; clk          ; clk         ; 1.000        ; -0.036     ; 4.853      ;
; -3.901 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; -0.050     ; 4.838      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY           ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control_unit:inst_control|state.WAIT_DIVIDER                      ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX               ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY             ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.WAIT_B2                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.WAIT_B3                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.WAIT_B5                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|state.IDLE                                   ; uart_tx:inst_uart_tx|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|r_accum[0]                                   ; uart_rx:inst_uart_rx|r_accum[0]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; nr_block:inst_nr_block|radix4_divider:inst_divider|done           ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE     ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[97]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[99]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.FINISH                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.SEND_B5                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[91]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[86]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[88]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[70]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.SEND_B2                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[94]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[96]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[72]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[71]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[66]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; control_unit:inst_control|state.DONE_STATE                        ; control_unit:inst_control|out_en                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.INIT                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.200 ; Register_S:inst_reg_s|data_out[30]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; Register_S:inst_reg_s|data_out[7]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; control_unit:inst_control|state.DONE_STATE                        ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; Register_S:inst_reg_s|data_out[28]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; Register_S:inst_reg_s|data_out[20]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[82]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[55]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[36]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[38]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]  ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[58]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[54]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[53]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[42]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[44]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[38]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[40]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[35]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[37]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[30]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[32]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[4]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; uart_rx:inst_uart_rx|r_accum[6]                                   ; uart_rx:inst_uart_rx|data_out_32[6]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; uart_tx:inst_uart_tx|state.SEND_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[50]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[49]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[44]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[46]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[40]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[42]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[37]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[39]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[33]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[35]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[5]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[15]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[17]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[13]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; Register_S:inst_reg_s|data_out[3]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; uart_tx:inst_uart_tx|state.SEND_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; Register_S:inst_reg_s|data_out[0]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[62]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[12]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; Register_S:inst_reg_s|data_out[11]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[73]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; Register_S:inst_reg_s|data_out[13]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[75]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.223 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.343      ;
; 0.226 ; control_unit:inst_control|state.INIT                              ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.346      ;
; 0.229 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.350      ;
; 0.253 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.SEND_B4                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[71]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[73]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.SEND_B3                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[78]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[80]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.258 ; control_unit:inst_control|state.UPDATE                            ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; Register_S:inst_reg_s|data_out[22]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[84]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.261 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[98]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[100]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.263 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[4]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; Register_S:inst_reg_s|data_out[27]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; control_unit:inst_control|sel_mux                                 ; Register_Xn:inst_reg_xn|d_out[48]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.663   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -10.663   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2583.334 ; 0.0   ; 0.0      ; 0.0     ; -795.571            ;
;  clk             ; -2583.334 ; 0.000 ; N/A      ; N/A     ; -795.571            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_busy      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_done      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; uart_rx_line            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_busy      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led_done      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_busy      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led_done      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_busy      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led_done      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 876886   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 876886   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 382   ; 382  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_line ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; led_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_done     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_line ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_line ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; led_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_done     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_line ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
    Info: Processing started: Tue Dec 30 16:34:30 2025
Info: Command: quartus_sta square_root -c square_root
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'square_root.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.663           -2583.334 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -795.571 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.518           -2353.585 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -795.571 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.147            -846.954 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -695.002 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4944 megabytes
    Info: Processing ended: Tue Dec 30 16:34:32 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


