

================================================================
== Vivado HLS Report for 'conv2d'
================================================================
* Date:           Sat Mar  7 21:50:15 2020

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        conv2d_cnn
* Solution:       solution2_opt
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     9.188|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  33349|  33349|  33349|  33349|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+
        |                    |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name     |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+
        |- OFM               |  33348|  33348|      5558|          -|          -|     6|    no    |
        | + ROW_CLR_COL_CLR  |    784|    784|         2|          1|          1|   784|    yes   |
        | + ROW_COL          |   3976|   3976|        62|          5|          1|   784|    yes   |
        | + ROW_CPY_COL_CPY  |    785|    785|         3|          1|          1|   784|    yes   |
        +--------------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|   1029|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     10|     696|   1422|    -|
|Memory           |        2|      -|       0|      0|    0|
|Multiplexer      |        -|      -|       -|    690|    -|
|Register         |        0|      -|    2065|    288|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        2|     10|    2761|   3429|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |    ~0   |      4|       2|      6|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |conv2d_fadd_32ns_bkb_U1  |conv2d_fadd_32ns_bkb  |        0|      2|  205|  390|    0|
    |conv2d_fadd_32ns_bkb_U2  |conv2d_fadd_32ns_bkb  |        0|      2|  205|  390|    0|
    |conv2d_fmul_32ns_cud_U3  |conv2d_fmul_32ns_cud  |        0|      3|  143|  321|    0|
    |conv2d_fmul_32ns_cud_U4  |conv2d_fmul_32ns_cud  |        0|      3|  143|  321|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                    |                      |        0|     10|  696| 1422|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory  |     Module     | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |acc_buf_U  |conv2d_acc_buf  |        2|  0|   0|    0|   784|   32|     1|        25088|
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |Total      |                |        2|  0|   0|    0|   784|   32|     1|        25088|
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |add_ln20_fu_648_p2        |     +    |      0|  0|  14|          10|           1|
    |add_ln23_fu_719_p2        |     +    |      0|  0|  11|          11|          11|
    |add_ln28_fu_766_p2        |     +    |      0|  0|  14|          10|           1|
    |add_ln35_1_fu_748_p2      |     +    |      0|  0|  15|           5|           1|
    |add_ln35_2_fu_782_p2      |     +    |      0|  0|  15|           6|           2|
    |add_ln35_3_fu_927_p2      |     +    |      0|  0|  15|           5|           2|
    |add_ln35_fu_734_p2        |     +    |      0|  0|  15|           6|           2|
    |add_ln36_1_fu_963_p2      |     +    |      0|  0|  15|           5|           1|
    |add_ln36_fu_847_p2        |     +    |      0|  0|  15|           6|           2|
    |add_ln40_1_fu_945_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln40_2_fu_1028_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln40_3_fu_880_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln40_4_fu_1033_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln40_5_fu_1043_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln40_6_fu_972_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln40_7_fu_1056_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln40_8_fu_1065_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln40_fu_865_p2        |     +    |      0|  0|  13|          11|          11|
    |add_ln42_1_fu_520_p2      |     +    |      0|  0|  15|           7|           1|
    |add_ln42_2_fu_531_p2      |     +    |      0|  0|  15|           7|           2|
    |add_ln42_3_fu_542_p2      |     +    |      0|  0|  15|           7|           2|
    |add_ln42_4_fu_553_p2      |     +    |      0|  0|  15|           7|           3|
    |add_ln42_5_fu_564_p2      |     +    |      0|  0|  15|           7|           3|
    |add_ln42_6_fu_575_p2      |     +    |      0|  0|  15|           7|           3|
    |add_ln42_7_fu_586_p2      |     +    |      0|  0|  15|           7|           3|
    |add_ln42_8_fu_597_p2      |     +    |      0|  0|  15|           7|           4|
    |add_ln42_fu_509_p2        |     +    |      0|  0|  15|           7|           7|
    |add_ln52_fu_1155_p2       |     +    |      0|  0|  14|          10|           1|
    |add_ln55_1_fu_1267_p2     |     +    |      0|  0|  11|          14|          14|
    |add_ln55_2_fu_1273_p2     |     +    |      0|  0|  11|          11|          11|
    |add_ln55_fu_1198_p2       |     +    |      0|  0|  14|          10|          10|
    |c_1_fu_1189_p2            |     +    |      0|  0|  15|           1|           5|
    |c_fu_682_p2               |     +    |      0|  0|  15|           5|           1|
    |ofm_fu_482_p2             |     +    |      0|  0|  12|           3|           1|
    |r_1_fu_1161_p2            |     +    |      0|  0|  15|           1|           5|
    |r_fu_654_p2               |     +    |      0|  0|  15|           5|           1|
    |sub_ln23_fu_710_p2        |     -    |      0|  0|  11|          11|          11|
    |sub_ln40_1_fu_837_p2      |     -    |      0|  0|  13|          11|          11|
    |sub_ln40_2_fu_1022_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln40_fu_921_p2        |     -    |      0|  0|  13|          11|          11|
    |sub_ln55_1_fu_1227_p2     |     -    |      0|  0|  11|          14|          14|
    |sub_ln55_2_fu_1255_p2     |     -    |      0|  0|  11|          11|          11|
    |sub_ln55_fu_632_p2        |     -    |      0|  0|  15|           9|           9|
    |ap_condition_1480         |    and   |      0|  0|   2|           1|           1|
    |icmp_ln18_fu_476_p2       |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln20_fu_642_p2       |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln21_fu_660_p2       |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln28_fu_760_p2       |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln29_fu_772_p2       |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln37_1_fu_982_p2     |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln37_2_fu_1078_p2    |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln37_fu_754_p2       |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln52_fu_1149_p2      |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln53_fu_1167_p2      |   icmp   |      0|  0|  11|           5|           4|
    |or_ln37_1_fu_1083_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln37_2_fu_1117_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln37_3_fu_1137_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln37_fu_933_p2         |    or    |      0|  0|   6|           6|           6|
    |select_ln23_1_fu_674_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln23_fu_666_p3     |  select  |      0|  0|   5|           1|           1|
    |select_ln28_1_fu_891_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln28_2_fu_788_p3   |  select  |      0|  0|   6|           1|           6|
    |select_ln28_3_fu_804_p3   |  select  |      0|  0|   2|           1|           1|
    |select_ln28_4_fu_987_p3   |  select  |      0|  0|   2|           1|           1|
    |select_ln28_5_fu_993_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln28_fu_812_p3     |  select  |      0|  0|   5|           1|           1|
    |select_ln37_1_fu_1048_p3  |  select  |      0|  0|  32|           1|           1|
    |select_ln37_2_fu_1088_p3  |  select  |      0|  0|  32|           1|           1|
    |select_ln37_3_fu_1097_p3  |  select  |      0|  0|  32|           1|           1|
    |select_ln37_4_fu_1109_p3  |  select  |      0|  0|  32|           1|           1|
    |select_ln37_5_fu_1121_p3  |  select  |      0|  0|  32|           1|           1|
    |select_ln37_6_fu_1129_p3  |  select  |      0|  0|  32|           1|           1|
    |select_ln37_7_fu_1141_p3  |  select  |      0|  0|  32|           1|           1|
    |select_ln37_fu_955_p3     |  select  |      0|  0|  32|           1|           1|
    |select_ln55_1_fu_1181_p3  |  select  |      0|  0|   5|           1|           5|
    |select_ln55_fu_1173_p3    |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1             |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2             |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1   |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1   |    xor   |      0|  0|   2|           2|           1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0|1029|         462|         388|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+----+-----------+-----+-----------+
    |                    Name                   | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------------+----+-----------+-----+-----------+
    |acc_buf_address0                           |  15|          3|   10|         30|
    |acc_buf_address1                           |  15|          3|   10|         30|
    |ap_NS_fsm                                  |  93|         19|    1|         19|
    |ap_enable_reg_pp0_iter1                    |  15|          3|    1|          3|
    |ap_enable_reg_pp1_iter12                   |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                    |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter2                    |   9|          2|    1|          2|
    |ap_phi_mux_c2_0_0_phi_fu_407_p4            |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten11_phi_fu_384_p4  |   9|          2|   10|         20|
    |ap_phi_mux_r1_0_0_phi_fu_395_p4            |   9|          2|    5|         10|
    |ap_phi_mux_r3_0_phi_fu_430_p4              |   9|          2|    5|         10|
    |ap_phi_mux_r_0_phi_fu_362_p4               |   9|          2|    5|         10|
    |c2_0_0_reg_403                             |   9|          2|    5|         10|
    |c4_0_reg_437                               |   9|          2|    5|         10|
    |c_0_reg_369                                |   9|          2|    5|         10|
    |filt_address0                              |  33|          6|    6|         36|
    |filt_address1                              |  27|          5|    6|         30|
    |grp_fu_448_p0                              |  33|          6|   32|        192|
    |grp_fu_448_p1                              |  33|          6|   32|        192|
    |grp_fu_453_p0                              |  33|          6|   32|        192|
    |grp_fu_453_p1                              |  33|          6|   32|        192|
    |grp_fu_457_p0                              |  33|          6|   32|        192|
    |grp_fu_457_p1                              |  33|          6|   32|        192|
    |grp_fu_461_p0                              |  27|          5|   32|        160|
    |grp_fu_461_p1                              |  27|          5|   32|        160|
    |in_r_address0                              |  33|          6|   10|         60|
    |in_r_address1                              |  27|          5|   10|         50|
    |indvar_flatten11_reg_380                   |   9|          2|   10|         20|
    |indvar_flatten23_reg_415                   |   9|          2|   10|         20|
    |indvar_flatten_reg_347                     |   9|          2|   10|         20|
    |ofm_0_reg_335                              |   9|          2|    3|          6|
    |r1_0_0_reg_391                             |   9|          2|    5|         10|
    |r3_0_reg_426                               |   9|          2|    5|         10|
    |r_0_reg_358                                |   9|          2|    5|         10|
    |reg_465                                    |   9|          2|   32|         64|
    |reg_470                                    |   9|          2|   32|         64|
    +-------------------------------------------+----+-----------+-----+-----------+
    |Total                                      | 690|        136|  470|       2050|
    +-------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |acc_013_0_1_reg_1699                |  32|   0|   32|          0|
    |acc_013_0_2_reg_1704                |  32|   0|   32|          0|
    |acc_013_1_1_reg_1714                |  32|   0|   32|          0|
    |acc_013_1_2_reg_1719                |  32|   0|   32|          0|
    |acc_013_1_reg_1709                  |  32|   0|   32|          0|
    |acc_013_2_1_reg_1729                |  32|   0|   32|          0|
    |acc_013_2_2_reg_1739                |  32|   0|   32|          0|
    |acc_013_2_reg_1724                  |  32|   0|   32|          0|
    |acc_buf_addr_2_reg_1577             |  10|   0|   10|          0|
    |acc_buf_load_1_reg_1734             |  32|   0|   32|          0|
    |acc_s_reg_1694                      |  32|   0|   32|          0|
    |add_ln28_reg_1442                   |  10|   0|   10|          0|
    |add_ln35_1_reg_1427                 |   5|   0|    5|          0|
    |add_ln35_3_reg_1522                 |   5|   0|    5|          0|
    |add_ln36_1_reg_1538                 |   5|   0|    5|          0|
    |add_ln36_reg_1478                   |   6|   0|    6|          0|
    |add_ln40_2_reg_1562                 |  11|   0|   11|          0|
    |add_ln40_5_reg_1572                 |  11|   0|   11|          0|
    |add_ln40_8_reg_1593                 |  11|   0|   11|          0|
    |add_ln55_1_reg_1777                 |  14|   0|   14|          0|
    |ap_CS_fsm                           |  18|   0|   18|          0|
    |ap_enable_reg_pp0_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter11            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter12            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2             |   1|   0|    1|          0|
    |bias_load_reg_1351                  |  32|   0|   32|          0|
    |c2_0_0_reg_403                      |   5|   0|    5|          0|
    |c4_0_reg_437                        |   5|   0|    5|          0|
    |c_0_reg_369                         |   5|   0|    5|          0|
    |filt_addr_1_reg_1306                |   6|   0|    6|          0|
    |filt_addr_2_reg_1311                |   6|   0|    6|          0|
    |filt_addr_3_reg_1316                |   6|   0|    6|          0|
    |filt_addr_4_reg_1321                |   6|   0|    6|          0|
    |filt_addr_5_reg_1326                |   6|   0|    6|          0|
    |filt_addr_6_reg_1331                |   6|   0|    6|          0|
    |filt_addr_7_reg_1336                |   6|   0|    6|          0|
    |filt_addr_8_reg_1341                |   6|   0|    6|          0|
    |filt_addr_reg_1301                  |   6|   0|    6|          0|
    |filt_load_1_reg_1387                |  32|   0|   32|          0|
    |filt_load_2_reg_1392                |  32|   0|   32|          0|
    |filt_load_3_reg_1397                |  32|   0|   32|          0|
    |filt_load_4_reg_1402                |  32|   0|   32|          0|
    |filt_load_5_reg_1407                |  32|   0|   32|          0|
    |filt_load_6_reg_1412                |  32|   0|   32|          0|
    |filt_load_7_reg_1417                |  32|   0|   32|          0|
    |filt_load_8_reg_1422                |  32|   0|   32|          0|
    |filt_load_reg_1382                  |  32|   0|   32|          0|
    |icmp_ln20_reg_1356                  |   1|   0|    1|          0|
    |icmp_ln28_reg_1438                  |   1|   0|    1|          0|
    |icmp_ln29_reg_1447                  |   1|   0|    1|          0|
    |icmp_ln37_2_reg_1608                |   1|   0|    1|          0|
    |icmp_ln37_reg_1433                  |   1|   0|    1|          0|
    |icmp_ln52_reg_1749                  |   1|   0|    1|          0|
    |icmp_ln52_reg_1749_pp2_iter1_reg    |   1|   0|    1|          0|
    |indvar_flatten11_reg_380            |  10|   0|   10|          0|
    |indvar_flatten23_reg_415            |  10|   0|   10|          0|
    |indvar_flatten_reg_347              |  10|   0|   10|          0|
    |ofm_0_reg_335                       |   3|   0|    3|          0|
    |ofm_reg_1291                        |   3|   0|    3|          0|
    |r1_0_0_reg_391                      |   5|   0|    5|          0|
    |r3_0_reg_426                        |   5|   0|    5|          0|
    |r_0_reg_358                         |   5|   0|    5|          0|
    |reg_465                             |  32|   0|   32|          0|
    |reg_470                             |  32|   0|   32|          0|
    |select_ln23_1_reg_1370              |   5|   0|    5|          0|
    |select_ln23_reg_1365                |   5|   0|    5|          0|
    |select_ln28_1_reg_1511              |   5|   0|    5|          0|
    |select_ln28_2_reg_1455              |   6|   0|    6|          0|
    |select_ln28_3_reg_1462              |   1|   0|    1|          0|
    |select_ln28_4_reg_1555              |   1|   0|    1|          0|
    |select_ln28_reg_1468                |   5|   0|    5|          0|
    |select_ln37_5_reg_1634              |  32|   0|   32|          0|
    |select_ln37_7_reg_1654              |  32|   0|   32|          0|
    |select_ln37_reg_1533                |  32|   0|   32|          0|
    |select_ln55_1_reg_1764              |   5|   0|    5|          0|
    |select_ln55_reg_1758                |   5|   0|    5|          0|
    |sext_ln40_1_reg_1489                |  11|   0|   11|          0|
    |sext_ln55_reg_1346                  |   8|   0|   10|          2|
    |sub_ln40_1_reg_1473                 |   9|   0|   11|          2|
    |sub_ln40_reg_1516                   |   9|   0|   11|          2|
    |tmp8_reg_1744                       |  32|   0|   32|          0|
    |tmp_18_reg_1483                     |   1|   0|    1|          0|
    |tmp_1_0_0_1_reg_1644                |  32|   0|   32|          0|
    |tmp_1_0_0_1_reg_1644_pp1_iter2_reg  |  32|   0|   32|          0|
    |tmp_1_0_0_2_reg_1659                |  32|   0|   32|          0|
    |tmp_1_0_1_1_reg_1669                |  32|   0|   32|          0|
    |tmp_1_0_1_2_reg_1674                |  32|   0|   32|          0|
    |tmp_1_0_1_reg_1664                  |  32|   0|   32|          0|
    |tmp_1_0_2_1_reg_1684                |  32|   0|   32|          0|
    |tmp_1_0_2_2_reg_1689                |  32|   0|   32|          0|
    |tmp_1_0_2_reg_1679                  |  32|   0|   32|          0|
    |tmp_s_reg_1639                      |  32|   0|   32|          0|
    |zext_ln40_6_reg_1500                |   5|   0|   11|          6|
    |zext_ln40_9_reg_1544                |   5|   0|   11|          6|
    |acc_buf_addr_2_reg_1577             |  64|  32|   10|          0|
    |icmp_ln28_reg_1438                  |  64|  32|    1|          0|
    |tmp_1_0_0_2_reg_1659                |  64|  32|   32|          0|
    |tmp_1_0_1_1_reg_1669                |  64|  32|   32|          0|
    |tmp_1_0_1_2_reg_1674                |  64|  32|   32|          0|
    |tmp_1_0_1_reg_1664                  |  64|  32|   32|          0|
    |tmp_1_0_2_1_reg_1684                |  64|  32|   32|          0|
    |tmp_1_0_2_2_reg_1689                |  64|  32|   32|          0|
    |tmp_1_0_2_reg_1679                  |  64|  32|   32|          0|
    +------------------------------------+----+----+-----+-----------+
    |Total                               |2065| 288| 1742|         18|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------+-----+-----+------------+--------------+--------------+
|    RTL Ports   | Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------------+-----+-----+------------+--------------+--------------+
|ap_clk          |  in |    1| ap_ctrl_hs |    conv2d    | return value |
|ap_rst          |  in |    1| ap_ctrl_hs |    conv2d    | return value |
|ap_start        |  in |    1| ap_ctrl_hs |    conv2d    | return value |
|ap_done         | out |    1| ap_ctrl_hs |    conv2d    | return value |
|ap_idle         | out |    1| ap_ctrl_hs |    conv2d    | return value |
|ap_ready        | out |    1| ap_ctrl_hs |    conv2d    | return value |
|in_r_address0   | out |   10|  ap_memory |     in_r     |     array    |
|in_r_ce0        | out |    1|  ap_memory |     in_r     |     array    |
|in_r_q0         |  in |   32|  ap_memory |     in_r     |     array    |
|in_r_address1   | out |   10|  ap_memory |     in_r     |     array    |
|in_r_ce1        | out |    1|  ap_memory |     in_r     |     array    |
|in_r_q1         |  in |   32|  ap_memory |     in_r     |     array    |
|filt_address0   | out |    6|  ap_memory |     filt     |     array    |
|filt_ce0        | out |    1|  ap_memory |     filt     |     array    |
|filt_q0         |  in |   32|  ap_memory |     filt     |     array    |
|filt_address1   | out |    6|  ap_memory |     filt     |     array    |
|filt_ce1        | out |    1|  ap_memory |     filt     |     array    |
|filt_q1         |  in |   32|  ap_memory |     filt     |     array    |
|bias_address0   | out |    3|  ap_memory |     bias     |     array    |
|bias_ce0        | out |    1|  ap_memory |     bias     |     array    |
|bias_q0         |  in |   32|  ap_memory |     bias     |     array    |
|out_r_address0  | out |   13|  ap_memory |     out_r    |     array    |
|out_r_ce0       | out |    1|  ap_memory |     out_r    |     array    |
|out_r_we0       | out |    1|  ap_memory |     out_r    |     array    |
|out_r_d0        | out |   32|  ap_memory |     out_r    |     array    |
+----------------+-----+-----+------------+--------------+--------------+

