---
title: "SystemVerilog速習"
free: true
---
TODO: 本章ではSystemVerilogの基本的な文法を解説します。

# SystemVerilog速習
## はじめに
SystemVerilogはVerilog HDLを拡張した言語であり、ハードウェア記述言語として広く使われています。
が、テストベンチとして使われることが多いみたいです。
本実装では、SystemVerilogを論理合成に用います。
SystemVerilogを用いると、structやpackageなど、様々な便利機能が使える要になります。

### 注意
SystemVerilogの対応状況はベンダによって様々です。
本実装の機能はXillinx社のVivado、及びVerilatorでの動作確認をしています。
もし、その他のツールを用いようとしている場合には対応状況を確認してから（もしくは簡単なサンプルを作り実行できるか確かめてから）採用することをおすすめします。

## HDL入門
### HDLとは
HDLとはハードウェア記述言語のことで、ハードウェアを記述するための言語です。ハードウェアを記述するとはどういうことでしょうか
コンデンサやトランジスタなどの電子回路を思い浮かべたかたもいらっしゃるかもしれません。
ここでのハードウェアとは、論理回路を記述するということです。

論理回路とはデジタルな信号である0,1の信号列を入力として、0,1の信号列を出力する装置です。

HDLを用いることで、論理回路を記述することができます。

### 論理回路の記述
論理回路には、組み合わせ回路と順序回路があります。

組み合わせ回路は、入力信号をそのまま出力信号に変換する回路です。
and, or, notなどの論理素子や真理値表を用いて記述します。

順序回路は、過去の入力信号や出力信号に依存して出力信号を決定する回路です。
フリップフロップやレジスタなどの記憶素子を用いて記述します。

#### 組み合わせ回路の記述
代表的な組み合わせ回路として、2入力1出力のand回路を記述します。

```systemverilog
module and_gate(
    input logic a,
    input logic b,
    output logic y
);
    assign y = a & b;
endmodule
```

ここでは入力信号a,bをand演算し、出力信号yに代入しています。
`logic`はSystemVerilogでのデータ型です。

`assign`はVerilog HDLでは`wire`に対して使える代入文でしたが、SystemVerilogでは`logic`に対しても使えるようになりました。
この様にして記述すると、組み合わせ回路を記述することができます。

他にも組み合わせ回路を記述するための記述方法があります。
例えば、`always_comb`文を使って記述する方法があります。
組み合わせ回路、すなわちcombinational logicを記述するための文法です。

```systemverilog
module and_gate(
    input logic a,
    input logic b,
    output logic y
);
    always_comb begin
        y = a & b;
    end
endmodule
```

その他、functionを使って記述する方法もあります。
```systemverilog
module and_gate(
    input logic a,
    input logic b,
    output logic y
);
    function logic and_func(logic a, logic b);
        return a & b;
    endfunction

    assign y = and_func(a, b);
    // or 
    // always_comb y = and_func(a, b);
endmodule
```

#### 順序回路の記述

順序回路の代表的なものとして、Dフリップフロップを記述します。

```systemverilog
module dff(
    input logic clk,
    input logic d,
    output logic q
);
    always_ff @(posedge clk) begin
        q <= d;
    end
endmodule
```
Dフリップフロップは、クロック信号clkの立ち上がりエッジで、入力信号dを出力信号qに代入します。
`always_ff`は、クロック信号に同期して動作する順序回路を記述するための文法です。
クロック同期回路しない回路にDラッチがありますが、SystemVerilogでは`always_latch`文を使って記述します。
ラッチは本実装では使わないので、ここでは説明しません。

### (補則) Verilog HDL
SystemVerilogはVerilog HDLを拡張した言語なので、Verilog HDLの文法も使えます。
Verilog HDLには、`wire`と`reg`というデータ型があります。
`wire`は組み合わせ回路を記述するためのデータ型で、`reg`は順序回路を記述するためのデータ型です、と言いたかったのですが、Verilog HDLでは`reg`は組み合わせ回路を記述するためのデータ型でもあります。
regはregistorの略で、記憶素子を意味するのにも関わらず、組み合わせ回路を記述するために使われることがあります。
例えば、以下のように記述することができます。

```verilog
module and_gate(
    input wire a,
    input wire b,
    output reg y
);
    always @* begin
        y = a & b;
    end
    // or
    // assign y = a & b;
    // or
    // function logic and_func(logic a, logic b); return a & b; endfunction
    // assign y = and_func(a, b);
endmodule
```
対して、順序回路も記述することができます。
```verilog
module dff(
    input wire clk,
    input wire d,
    output reg q
);
    always @(posedge clk) begin
        q <= d;
    end
endmodule
```
`always`の仕組みとして、@()内部の条件が変化したときに、`begin`から`end`のブロック内の処理が実行されます。
`always @*`の*は、ブロック内のすべての左辺値を表しています。
このためこの記述を使うと組み合わせ回路として推論されます。((実はalways @*とalways_combは完全に同じ意味ではないですが、ここでは説明しません。))

ただ、分かりにくいですよね？
そもそも、`reg`は記憶素子を意味するのに、組み合わせ回路を記述するために使われるのはおかしいですよね？
ということで、SystemVerilogでは`logic`というデータ型が導入されました。

## TODO...
Struct, Package, Interface, Task, Functionを解説する予定です。


