/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on              Wed Apr  2 22:23:16 2014
 *                 Full Compile MD5 Checksum 2e30ac87a8c0e0981a5a601e6510b97d
 *                   (minus title and desc)
 *                 MD5 Checksum              94ccc0178f252c33bf8355fd602f49c1
 *
 * Compiled with:  RDB Utility               combo_header.pl
 *                 RDB Parser                3.0
 *                 unknown                   unknown
 *                 Perl Interpreter          5.008008
 *                 Operating System          linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_BCM3432_REGS_H__
#define BCHP_BCM3432_REGS_H__

/***************************************************************************
 *BCM3432_regs
 ***************************************************************************/
#define BCHP_BCM3432_regs_CHIP_ID                0x00000000 /* Chip ID */
#define BCHP_BCM3432_regs_CHIP_REV               0x00000004 /* Chip Revision */
#define BCHP_BCM3432_regs_BAC_CTRL               0x00000008 /* BAC Control */
#define BCHP_BCM3432_regs_AGC_REG0               0x0000000c /* AGC_REG0 */
#define BCHP_BCM3432_regs_AUX_REG0               0x00000010 /* AUX_REG0 */
#define BCHP_BCM3432_regs_DCREP_REG0             0x00000014 /* DCREP_REG0 */
#define BCHP_BCM3432_regs_LNA_REG0               0x00000018 /* LNA_REG0 */
#define BCHP_BCM3432_regs_LT_REG0                0x0000001c /* LT_REG0 */
#define BCHP_BCM3432_regs_PGA2_REG0              0x00000020 /* PGA2_REG0 */
#define BCHP_BCM3432_regs_PGA_REG0               0x00000024 /* PGA_REG0 */
#define BCHP_BCM3432_regs_POWERUP_REG0           0x00000028 /* POWERUP_REG0 */
#define BCHP_BCM3432_regs_PVTMON_REG0            0x0000002c /* PVTMON_REG0 */
#define BCHP_BCM3432_regs_READ_REG0              0x00000030 /* READ_REG0 */
#define BCHP_BCM3432_regs_READ_REG1              0x00000034 /* READ_REG1 */
#define BCHP_BCM3432_regs_SPARE_REG0             0x00000038 /* SPARE_REG0 */

/***************************************************************************
 *CHIP_ID - Chip ID
 ***************************************************************************/
/* BCM3432_regs :: CHIP_ID :: CHIP_PART_NUMBER [31:00] */
#define BCHP_BCM3432_regs_CHIP_ID_CHIP_PART_NUMBER_MASK            0xffffffff
#define BCHP_BCM3432_regs_CHIP_ID_CHIP_PART_NUMBER_SHIFT           0
#define BCHP_BCM3432_regs_CHIP_ID_CHIP_PART_NUMBER_DEFAULT         0x00003432

/***************************************************************************
 *CHIP_REV - Chip Revision
 ***************************************************************************/
/* BCM3432_regs :: CHIP_REV :: reserved0 [31:16] */
#define BCHP_BCM3432_regs_CHIP_REV_reserved0_MASK                  0xffff0000
#define BCHP_BCM3432_regs_CHIP_REV_reserved0_SHIFT                 16

/* BCM3432_regs :: CHIP_REV :: CHIP_REV [15:00] */
#define BCHP_BCM3432_regs_CHIP_REV_CHIP_REV_MASK                   0x0000ffff
#define BCHP_BCM3432_regs_CHIP_REV_CHIP_REV_SHIFT                  0
#define BCHP_BCM3432_regs_CHIP_REV_CHIP_REV_DEFAULT                0x00000000

/***************************************************************************
 *BAC_CTRL - BAC Control
 ***************************************************************************/
/* BCM3432_regs :: BAC_CTRL :: reserved0 [31:27] */
#define BCHP_BCM3432_regs_BAC_CTRL_reserved0_MASK                  0xf8000000
#define BCHP_BCM3432_regs_BAC_CTRL_reserved0_SHIFT                 27

/* BCM3432_regs :: BAC_CTRL :: reserved_for_padding1 [26:24] */
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_padding1_MASK      0x07000000
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_padding1_SHIFT     24

/* BCM3432_regs :: BAC_CTRL :: reserved_for_eco2 [23:22] */
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_eco2_MASK          0x00c00000
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_eco2_SHIFT         22
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_eco2_DEFAULT       0x00000000

/* BCM3432_regs :: BAC_CTRL :: bsc_sda_dly_sel [21:20] */
#define BCHP_BCM3432_regs_BAC_CTRL_bsc_sda_dly_sel_MASK            0x00300000
#define BCHP_BCM3432_regs_BAC_CTRL_bsc_sda_dly_sel_SHIFT           20
#define BCHP_BCM3432_regs_BAC_CTRL_bsc_sda_dly_sel_DEFAULT         0x00000000

/* BCM3432_regs :: BAC_CTRL :: reserved_for_eco3 [19:01] */
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_eco3_MASK          0x000ffffe
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_eco3_SHIFT         1
#define BCHP_BCM3432_regs_BAC_CTRL_reserved_for_eco3_DEFAULT       0x00000000

/* BCM3432_regs :: BAC_CTRL :: bsc_deg_dis [00:00] */
#define BCHP_BCM3432_regs_BAC_CTRL_bsc_deg_dis_MASK                0x00000001
#define BCHP_BCM3432_regs_BAC_CTRL_bsc_deg_dis_SHIFT               0
#define BCHP_BCM3432_regs_BAC_CTRL_bsc_deg_dis_DEFAULT             0x00000000

/***************************************************************************
 *AGC_REG0 - AGC_REG0
 ***************************************************************************/
/* BCM3432_regs :: AGC_REG0 :: AGC_REG0_NC [31:22] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC_MASK                0xffc00000
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC_SHIFT               22
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC_DEFAULT             0x00000000

/* BCM3432_regs :: AGC_REG0 :: AGC_debug_val [21:18] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_debug_val_MASK              0x003c0000
#define BCHP_BCM3432_regs_AGC_REG0_AGC_debug_val_SHIFT             18
#define BCHP_BCM3432_regs_AGC_REG0_AGC_debug_val_DEFAULT           0x00000000

/* BCM3432_regs :: AGC_REG0 :: AGC_mode [17:16] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_mode_MASK                   0x00030000
#define BCHP_BCM3432_regs_AGC_REG0_AGC_mode_SHIFT                  16
#define BCHP_BCM3432_regs_AGC_REG0_AGC_mode_DEFAULT                0x00000000

/* BCM3432_regs :: AGC_REG0 :: AGC_REG0_NC1 [15:15] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC1_MASK               0x00008000
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC1_SHIFT              15
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC1_DEFAULT            0x00000000

/* BCM3432_regs :: AGC_REG0 :: AGC_diff_offset [14:13] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_diff_offset_MASK            0x00006000
#define BCHP_BCM3432_regs_AGC_REG0_AGC_diff_offset_SHIFT           13
#define BCHP_BCM3432_regs_AGC_REG0_AGC_diff_offset_DEFAULT         0x00000001

/* BCM3432_regs :: AGC_REG0 :: AGC_attn [12:09] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_attn_MASK                   0x00001e00
#define BCHP_BCM3432_regs_AGC_REG0_AGC_attn_SHIFT                  9
#define BCHP_BCM3432_regs_AGC_REG0_AGC_attn_DEFAULT                0x00000004

/* BCM3432_regs :: AGC_REG0 :: AGC_REG0_NC2 [08:08] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC2_MASK               0x00000100
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC2_SHIFT              8
#define BCHP_BCM3432_regs_AGC_REG0_AGC_REG0_NC2_DEFAULT            0x00000000

/* BCM3432_regs :: AGC_REG0 :: AGC_diff_range [07:05] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_diff_range_MASK             0x000000e0
#define BCHP_BCM3432_regs_AGC_REG0_AGC_diff_range_SHIFT            5
#define BCHP_BCM3432_regs_AGC_REG0_AGC_diff_range_DEFAULT          0x00000005

/* BCM3432_regs :: AGC_REG0 :: AGC_vcm_prog [04:02] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_vcm_prog_MASK               0x0000001c
#define BCHP_BCM3432_regs_AGC_REG0_AGC_vcm_prog_SHIFT              2
#define BCHP_BCM3432_regs_AGC_REG0_AGC_vcm_prog_DEFAULT            0x00000005

/* BCM3432_regs :: AGC_REG0 :: AGC_vcm_mode [01:01] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_vcm_mode_MASK               0x00000002
#define BCHP_BCM3432_regs_AGC_REG0_AGC_vcm_mode_SHIFT              1
#define BCHP_BCM3432_regs_AGC_REG0_AGC_vcm_mode_DEFAULT            0x00000001

/* BCM3432_regs :: AGC_REG0 :: AGC_buf_bias2x [00:00] */
#define BCHP_BCM3432_regs_AGC_REG0_AGC_buf_bias2x_MASK             0x00000001
#define BCHP_BCM3432_regs_AGC_REG0_AGC_buf_bias2x_SHIFT            0
#define BCHP_BCM3432_regs_AGC_REG0_AGC_buf_bias2x_DEFAULT          0x00000001

/***************************************************************************
 *AUX_REG0 - AUX_REG0
 ***************************************************************************/
/* BCM3432_regs :: AUX_REG0 :: AUX_RESET [31:31] */
#define BCHP_BCM3432_regs_AUX_REG0_AUX_RESET_MASK                  0x80000000
#define BCHP_BCM3432_regs_AUX_REG0_AUX_RESET_SHIFT                 31
#define BCHP_BCM3432_regs_AUX_REG0_AUX_RESET_DEFAULT               0x00000000

/* BCM3432_regs :: AUX_REG0 :: AUX_REG0_NC [30:03] */
#define BCHP_BCM3432_regs_AUX_REG0_AUX_REG0_NC_MASK                0x7ffffff8
#define BCHP_BCM3432_regs_AUX_REG0_AUX_REG0_NC_SHIFT               3
#define BCHP_BCM3432_regs_AUX_REG0_AUX_REG0_NC_DEFAULT             0x00000000

/* BCM3432_regs :: AUX_REG0 :: BG_ProgBG [02:00] */
#define BCHP_BCM3432_regs_AUX_REG0_BG_ProgBG_MASK                  0x00000007
#define BCHP_BCM3432_regs_AUX_REG0_BG_ProgBG_SHIFT                 0
#define BCHP_BCM3432_regs_AUX_REG0_BG_ProgBG_DEFAULT               0x00000000

/***************************************************************************
 *DCREP_REG0 - DCREP_REG0
 ***************************************************************************/
/* BCM3432_regs :: DCREP_REG0 :: DCREP_REG0 [31:29] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_REG0_MASK               0xe0000000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_REG0_SHIFT              29
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_REG0_DEFAULT            0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_LNA_Ibleed [28:26] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_Ibleed_MASK         0x1c000000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_Ibleed_SHIFT        26
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_Ibleed_DEFAULT      0x00000005

/* BCM3432_regs :: DCREP_REG0 :: DCREP_LNA_Rdegen [25:24] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_Rdegen_MASK         0x03000000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_Rdegen_SHIFT        24
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_Rdegen_DEFAULT      0x00000001

/* BCM3432_regs :: DCREP_REG0 :: DCREP_fb_bias [23:21] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_fb_bias_MASK            0x00e00000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_fb_bias_SHIFT           21
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_fb_bias_DEFAULT         0x00000001

/* BCM3432_regs :: DCREP_REG0 :: DCREP_LNA_mode [20:19] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_mode_MASK           0x00180000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_mode_SHIFT          19
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_LNA_mode_DEFAULT        0x00000003

/* BCM3432_regs :: DCREP_REG0 :: DCREP_PGA_bld_enable [18:18] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_PGA_bld_enable_MASK     0x00040000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_PGA_bld_enable_SHIFT    18
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_PGA_bld_enable_DEFAULT  0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_en_rdeg_curr_src [17:17] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_en_rdeg_curr_src_MASK   0x00020000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_en_rdeg_curr_src_SHIFT  17
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_en_rdeg_curr_src_DEFAULT 0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_imode_var_curr_extR [16:15] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_imode_var_curr_extR_MASK 0x00018000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_imode_var_curr_extR_SHIFT 15
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_imode_var_curr_extR_DEFAULT 0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_imode_var_curr_yha [14:13] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_imode_var_curr_yha_MASK 0x00006000
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_imode_var_curr_yha_SHIFT 13
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_imode_var_curr_yha_DEFAULT 0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_iratio_var_curr_extR [12:09] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_iratio_var_curr_extR_MASK 0x00001e00
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_iratio_var_curr_extR_SHIFT 9
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_iratio_var_curr_extR_DEFAULT 0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_iratio_var_curr_yha [08:05] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_iratio_var_curr_yha_MASK 0x000001e0
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_iratio_var_curr_yha_SHIFT 5
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_iratio_var_curr_yha_DEFAULT 0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_i_toggle_DC_INP [04:04] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_i_toggle_DC_INP_MASK    0x00000010
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_i_toggle_DC_INP_SHIFT   4
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_i_toggle_DC_INP_DEFAULT 0x00000000

/* BCM3432_regs :: DCREP_REG0 :: DCREP_PGA_gain_bits [03:00] */
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_PGA_gain_bits_MASK      0x0000000f
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_PGA_gain_bits_SHIFT     0
#define BCHP_BCM3432_regs_DCREP_REG0_DCREP_PGA_gain_bits_DEFAULT   0x00000007

/***************************************************************************
 *LNA_REG0 - LNA_REG0
 ***************************************************************************/
/* BCM3432_regs :: LNA_REG0 :: LNA_REG0_NC [31:25] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_REG0_NC_MASK                0xfe000000
#define BCHP_BCM3432_regs_LNA_REG0_LNA_REG0_NC_SHIFT               25
#define BCHP_BCM3432_regs_LNA_REG0_LNA_REG0_NC_DEFAULT             0x00000000

/* BCM3432_regs :: LNA_REG0 :: LNA_opamp_rzero_high [24:24] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_opamp_rzero_high_MASK       0x01000000
#define BCHP_BCM3432_regs_LNA_REG0_LNA_opamp_rzero_high_SHIFT      24
#define BCHP_BCM3432_regs_LNA_REG0_LNA_opamp_rzero_high_DEFAULT    0x00000000

/* BCM3432_regs :: LNA_REG0 :: LNA_opamp_enable_att [23:22] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_opamp_enable_att_MASK       0x00c00000
#define BCHP_BCM3432_regs_LNA_REG0_LNA_opamp_enable_att_SHIFT      22
#define BCHP_BCM3432_regs_LNA_REG0_LNA_opamp_enable_att_DEFAULT    0x00000000

/* BCM3432_regs :: LNA_REG0 :: LNA_bias_replica [21:21] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_replica_MASK           0x00200000
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_replica_SHIFT          21
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_replica_DEFAULT        0x00000001

/* BCM3432_regs :: LNA_REG0 :: LNA_slope_bias [20:18] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_slope_bias_MASK             0x001c0000
#define BCHP_BCM3432_regs_LNA_REG0_LNA_slope_bias_SHIFT            18
#define BCHP_BCM3432_regs_LNA_REG0_LNA_slope_bias_DEFAULT          0x00000000

/* BCM3432_regs :: LNA_REG0 :: LNA_res_bias [17:15] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_res_bias_MASK               0x00038000
#define BCHP_BCM3432_regs_LNA_REG0_LNA_res_bias_SHIFT              15
#define BCHP_BCM3432_regs_LNA_REG0_LNA_res_bias_DEFAULT            0x00000007

/* BCM3432_regs :: LNA_REG0 :: LNA_bias_sf [14:12] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_sf_MASK                0x00007000
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_sf_SHIFT               12
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_sf_DEFAULT             0x00000001

/* BCM3432_regs :: LNA_REG0 :: LNA_bias_CM [11:10] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_CM_MASK                0x00000c00
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_CM_SHIFT               10
#define BCHP_BCM3432_regs_LNA_REG0_LNA_bias_CM_DEFAULT             0x00000001

/* BCM3432_regs :: LNA_REG0 :: LNA_Rdegen [09:08] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Rdegen_MASK                 0x00000300
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Rdegen_SHIFT                8
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Rdegen_DEFAULT              0x00000001

/* BCM3432_regs :: LNA_REG0 :: LNA_mode [07:06] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_mode_MASK                   0x000000c0
#define BCHP_BCM3432_regs_LNA_REG0_LNA_mode_SHIFT                  6
#define BCHP_BCM3432_regs_LNA_REG0_LNA_mode_DEFAULT                0x00000003

/* BCM3432_regs :: LNA_REG0 :: LNA_Imax [05:03] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Imax_MASK                   0x00000038
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Imax_SHIFT                  3
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Imax_DEFAULT                0x00000003

/* BCM3432_regs :: LNA_REG0 :: LNA_Ibleed [02:00] */
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Ibleed_MASK                 0x00000007
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Ibleed_SHIFT                0
#define BCHP_BCM3432_regs_LNA_REG0_LNA_Ibleed_DEFAULT              0x00000005

/***************************************************************************
 *LT_REG0 - LT_REG0
 ***************************************************************************/
/* BCM3432_regs :: LT_REG0 :: LT_REG0_NC [31:18] */
#define BCHP_BCM3432_regs_LT_REG0_LT_REG0_NC_MASK                  0xfffc0000
#define BCHP_BCM3432_regs_LT_REG0_LT_REG0_NC_SHIFT                 18
#define BCHP_BCM3432_regs_LT_REG0_LT_REG0_NC_DEFAULT               0x00000000

/* BCM3432_regs :: LT_REG0 :: LT_IM2_disable [17:17] */
#define BCHP_BCM3432_regs_LT_REG0_LT_IM2_disable_MASK              0x00020000
#define BCHP_BCM3432_regs_LT_REG0_LT_IM2_disable_SHIFT             17
#define BCHP_BCM3432_regs_LT_REG0_LT_IM2_disable_DEFAULT           0x00000000

/* BCM3432_regs :: LT_REG0 :: LT_REG0_NC1 [16:13] */
#define BCHP_BCM3432_regs_LT_REG0_LT_REG0_NC1_MASK                 0x0001e000
#define BCHP_BCM3432_regs_LT_REG0_LT_REG0_NC1_SHIFT                13
#define BCHP_BCM3432_regs_LT_REG0_LT_REG0_NC1_DEFAULT              0x00000000

/* BCM3432_regs :: LT_REG0 :: LT_Ctrl_Ibias [12:08] */
#define BCHP_BCM3432_regs_LT_REG0_LT_Ctrl_Ibias_MASK               0x00001f00
#define BCHP_BCM3432_regs_LT_REG0_LT_Ctrl_Ibias_SHIFT              8
#define BCHP_BCM3432_regs_LT_REG0_LT_Ctrl_Ibias_DEFAULT            0x00000014

/* BCM3432_regs :: LT_REG0 :: LT_CtrlR2 [07:04] */
#define BCHP_BCM3432_regs_LT_REG0_LT_CtrlR2_MASK                   0x000000f0
#define BCHP_BCM3432_regs_LT_REG0_LT_CtrlR2_SHIFT                  4
#define BCHP_BCM3432_regs_LT_REG0_LT_CtrlR2_DEFAULT                0x00000000

/* BCM3432_regs :: LT_REG0 :: LT_CtrlR1 [03:00] */
#define BCHP_BCM3432_regs_LT_REG0_LT_CtrlR1_MASK                   0x0000000f
#define BCHP_BCM3432_regs_LT_REG0_LT_CtrlR1_SHIFT                  0
#define BCHP_BCM3432_regs_LT_REG0_LT_CtrlR1_DEFAULT                0x00000000

/***************************************************************************
 *PGA2_REG0 - PGA2_REG0
 ***************************************************************************/
/* BCM3432_regs :: PGA2_REG0 :: PGA2_REG0_NC [31:26] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_REG0_NC_MASK              0xfc000000
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_REG0_NC_SHIFT             26
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_REG0_NC_DEFAULT           0x00000000

/* BCM3432_regs :: PGA2_REG0 :: BUFFER2_ictrl [25:22] */
#define BCHP_BCM3432_regs_PGA2_REG0_BUFFER2_ictrl_MASK             0x03c00000
#define BCHP_BCM3432_regs_PGA2_REG0_BUFFER2_ictrl_SHIFT            22
#define BCHP_BCM3432_regs_PGA2_REG0_BUFFER2_ictrl_DEFAULT          0x00000007

/* BCM3432_regs :: PGA2_REG0 :: PGA2_current_atgm [21:18] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_current_atgm_MASK         0x003c0000
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_current_atgm_SHIFT        18
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_current_atgm_DEFAULT      0x00000005

/* BCM3432_regs :: PGA2_REG0 :: PGA2_i_boost [17:17] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_i_boost_MASK              0x00020000
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_i_boost_SHIFT             17
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_i_boost_DEFAULT           0x00000000

/* BCM3432_regs :: PGA2_REG0 :: PGA2_bld_EN [16:16] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_bld_EN_MASK               0x00010000
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_bld_EN_SHIFT              16
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_bld_EN_DEFAULT            0x00000000

/* BCM3432_regs :: PGA2_REG0 :: PGA2_gain_bits_tilt_i [15:12] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_tilt_i_MASK     0x0000f000
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_tilt_i_SHIFT    12
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_tilt_i_DEFAULT  0x00000000

/* BCM3432_regs :: PGA2_REG0 :: PGA2_gain_bits_tilt [11:08] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_tilt_MASK       0x00000f00
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_tilt_SHIFT      8
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_tilt_DEFAULT    0x00000000

/* BCM3432_regs :: PGA2_REG0 :: PGA2_gain_bits_i [07:04] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_i_MASK          0x000000f0
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_i_SHIFT         4
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_i_DEFAULT       0x0000000f

/* BCM3432_regs :: PGA2_REG0 :: PGA2_gain_bits [03:00] */
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_MASK            0x0000000f
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_SHIFT           0
#define BCHP_BCM3432_regs_PGA2_REG0_PGA2_gain_bits_DEFAULT         0x00000007

/***************************************************************************
 *PGA_REG0 - PGA_REG0
 ***************************************************************************/
/* BCM3432_regs :: PGA_REG0 :: PGA_REG0_NC [31:26] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_REG0_NC_MASK                0xfc000000
#define BCHP_BCM3432_regs_PGA_REG0_PGA_REG0_NC_SHIFT               26
#define BCHP_BCM3432_regs_PGA_REG0_PGA_REG0_NC_DEFAULT             0x00000000

/* BCM3432_regs :: PGA_REG0 :: BUFFER_ictrl [25:22] */
#define BCHP_BCM3432_regs_PGA_REG0_BUFFER_ictrl_MASK               0x03c00000
#define BCHP_BCM3432_regs_PGA_REG0_BUFFER_ictrl_SHIFT              22
#define BCHP_BCM3432_regs_PGA_REG0_BUFFER_ictrl_DEFAULT            0x00000007

/* BCM3432_regs :: PGA_REG0 :: PGA_current_atgm [21:18] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_current_atgm_MASK           0x003c0000
#define BCHP_BCM3432_regs_PGA_REG0_PGA_current_atgm_SHIFT          18
#define BCHP_BCM3432_regs_PGA_REG0_PGA_current_atgm_DEFAULT        0x00000005

/* BCM3432_regs :: PGA_REG0 :: PGA_i_boost [17:17] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_i_boost_MASK                0x00020000
#define BCHP_BCM3432_regs_PGA_REG0_PGA_i_boost_SHIFT               17
#define BCHP_BCM3432_regs_PGA_REG0_PGA_i_boost_DEFAULT             0x00000000

/* BCM3432_regs :: PGA_REG0 :: PGA_bld_EN [16:16] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_bld_EN_MASK                 0x00010000
#define BCHP_BCM3432_regs_PGA_REG0_PGA_bld_EN_SHIFT                16
#define BCHP_BCM3432_regs_PGA_REG0_PGA_bld_EN_DEFAULT              0x00000000

/* BCM3432_regs :: PGA_REG0 :: PGA_gain_bits_tilt_i [15:12] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_tilt_i_MASK       0x0000f000
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_tilt_i_SHIFT      12
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_tilt_i_DEFAULT    0x00000000

/* BCM3432_regs :: PGA_REG0 :: PGA_gain_bits_tilt [11:08] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_tilt_MASK         0x00000f00
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_tilt_SHIFT        8
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_tilt_DEFAULT      0x00000000

/* BCM3432_regs :: PGA_REG0 :: PGA_gain_bits_i [07:04] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_i_MASK            0x000000f0
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_i_SHIFT           4
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_i_DEFAULT         0x0000000f

/* BCM3432_regs :: PGA_REG0 :: PGA_gain_bits [03:00] */
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_MASK              0x0000000f
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_SHIFT             0
#define BCHP_BCM3432_regs_PGA_REG0_PGA_gain_bits_DEFAULT           0x00000007

/***************************************************************************
 *POWERUP_REG0 - POWERUP_REG0
 ***************************************************************************/
/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_REG0_NC [31:17] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_REG0_NC_MASK        0xfffe0000
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_REG0_NC_SHIFT       17
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_REG0_NC_DEFAULT     0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_DCREP_LNA_replica [16:16] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_LNA_replica_MASK 0x00010000
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_LNA_replica_SHIFT 16
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_LNA_replica_DEFAULT 0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_DCREP_PGA_replica [15:15] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_PGA_replica_MASK 0x00008000
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_PGA_replica_SHIFT 15
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_PGA_replica_DEFAULT 0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_DCREP_var_curr_extR [14:14] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_var_curr_extR_MASK 0x00004000
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_var_curr_extR_SHIFT 14
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_var_curr_extR_DEFAULT 0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_DCREP_var_curr_yha [13:13] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_var_curr_yha_MASK 0x00002000
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_var_curr_yha_SHIFT 13
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_DCREP_var_curr_yha_DEFAULT 0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_PVTMON [12:12] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PVTMON_MASK         0x00001000
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PVTMON_SHIFT        12
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PVTMON_DEFAULT      0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_BGREF [11:11] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BGREF_MASK          0x00000800
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BGREF_SHIFT         11
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BGREF_DEFAULT       0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_AGC [10:10] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_AGC_MASK            0x00000400
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_AGC_SHIFT           10
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_AGC_DEFAULT         0x00000001

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_NC1 [09:09] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_NC1_MASK            0x00000200
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_NC1_SHIFT           9
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_NC1_DEFAULT         0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_LT [08:08] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_LT_MASK             0x00000100
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_LT_SHIFT            8
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_LT_DEFAULT          0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_BUFFER2 [07:07] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BUFFER2_MASK        0x00000080
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BUFFER2_SHIFT       7
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BUFFER2_DEFAULT     0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_BUFFER [06:06] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BUFFER_MASK         0x00000040
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BUFFER_SHIFT        6
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_BUFFER_DEFAULT      0x00000001

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_PGA2_TILT [05:05] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA2_TILT_MASK      0x00000020
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA2_TILT_SHIFT     5
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA2_TILT_DEFAULT   0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_PGA2 [04:04] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA2_MASK           0x00000010
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA2_SHIFT          4
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA2_DEFAULT        0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_PGA_TILT [03:03] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA_TILT_MASK       0x00000008
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA_TILT_SHIFT      3
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA_TILT_DEFAULT    0x00000000

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_PGA [02:02] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA_MASK            0x00000004
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA_SHIFT           2
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_PGA_DEFAULT         0x00000001

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_LNA [01:01] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_LNA_MASK            0x00000002
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_LNA_SHIFT           1
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_LNA_DEFAULT         0x00000001

/* BCM3432_regs :: POWERUP_REG0 :: POWERUP_MASTER [00:00] */
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_MASTER_MASK         0x00000001
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_MASTER_SHIFT        0
#define BCHP_BCM3432_regs_POWERUP_REG0_POWERUP_MASTER_DEFAULT      0x00000001

/***************************************************************************
 *PVTMON_REG0 - PVTMON_REG0
 ***************************************************************************/
/* BCM3432_regs :: PVTMON_REG0 :: PVTMON_REG0 [31:13] */
#define BCHP_BCM3432_regs_PVTMON_REG0_PVTMON_REG0_MASK             0xffffe000
#define BCHP_BCM3432_regs_PVTMON_REG0_PVTMON_REG0_SHIFT            13
#define BCHP_BCM3432_regs_PVTMON_REG0_PVTMON_REG0_DEFAULT          0x00000000

/* BCM3432_regs :: PVTMON_REG0 :: PM_cal_VDD [12:12] */
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_cal_VDD_MASK              0x00001000
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_cal_VDD_SHIFT             12
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_cal_VDD_DEFAULT           0x00000000

/* BCM3432_regs :: PVTMON_REG0 :: PM_sel [11:08] */
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_sel_MASK                  0x00000f00
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_sel_SHIFT                 8
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_sel_DEFAULT               0x00000008

/* BCM3432_regs :: PVTMON_REG0 :: PM_vref [07:01] */
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_vref_MASK                 0x000000fe
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_vref_SHIFT                1
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_vref_DEFAULT              0x00000000

/* BCM3432_regs :: PVTMON_REG0 :: PM_strobe [00:00] */
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_strobe_MASK               0x00000001
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_strobe_SHIFT              0
#define BCHP_BCM3432_regs_PVTMON_REG0_PM_strobe_DEFAULT            0x00000001

/***************************************************************************
 *READ_REG0 - READ_REG0
 ***************************************************************************/
/* BCM3432_regs :: READ_REG0 :: READ_REG0 [31:01] */
#define BCHP_BCM3432_regs_READ_REG0_READ_REG0_MASK                 0xfffffffe
#define BCHP_BCM3432_regs_READ_REG0_READ_REG0_SHIFT                1

/* BCM3432_regs :: READ_REG0 :: PM_comp_out [00:00] */
#define BCHP_BCM3432_regs_READ_REG0_PM_comp_out_MASK               0x00000001
#define BCHP_BCM3432_regs_READ_REG0_PM_comp_out_SHIFT              0

/***************************************************************************
 *READ_REG1 - READ_REG1
 ***************************************************************************/
/* BCM3432_regs :: READ_REG1 :: READ_REG1 [31:00] */
#define BCHP_BCM3432_regs_READ_REG1_READ_REG1_MASK                 0xffffffff
#define BCHP_BCM3432_regs_READ_REG1_READ_REG1_SHIFT                0

/***************************************************************************
 *SPARE_REG0 - SPARE_REG0
 ***************************************************************************/
/* BCM3432_regs :: SPARE_REG0 :: SPARE_REG0 [31:00] */
#define BCHP_BCM3432_regs_SPARE_REG0_SPARE_REG0_MASK               0xffffffff
#define BCHP_BCM3432_regs_SPARE_REG0_SPARE_REG0_SHIFT              0
#define BCHP_BCM3432_regs_SPARE_REG0_SPARE_REG0_DEFAULT            0x00000000

#endif /* #ifndef BCHP_BCM3432_REGS_H__ */

/* End of File */
