---
title: Verilog
date: 2025-07-08 11:41:49
permalink: /pages/Verilog/
---

# Verilog

- [01.Verilog HDL语言基本要素](/pages/Verilog_01/)
- [02.Verilog HDL基本数据类型](/pages/Verilog_02/)
- [03.Verilog HDL运算符和表达式](/pages/Verilog_03/)
- [04.Verilog HDL模块](/pages/Verilog_04/)
- [05.Verilog HDL程序设计和描述方式](/pages/Verilog_05/)
- [06.Verilog HDL程序设计思想概览](/pages/Verilog_06/)
- [07.Verilog HDL组合电路设计的方法](/pages/Verilog_07/)
- [08.Verilog HDL组合电路之数字加法器](/pages/Verilog_08/)
- [09.Verilog HDL组合电路之数值比较器](/pages/Verilog_09/)
- [10.Verilog HDL组合电路之数据选择器](/pages/Verilog_10/)
- [11.Verilog HDL组合电路之数字编码器](/pages/Verilog_11/)
- [12.Verilog HDL组合电路之数字译码器](/pages/Verilog_12/)
- [13.Verilog HDL组合电路之奇偶校验器](/pages/Verilog_13/)
- [14.Verilog HDL时序电路设计基础](/pages/Verilog_14/)
- [15.Verilog HDL时序电路之基本触发器](/pages/Verilog_15/)
- [16.Verilog HDL时序逻辑电路之计数器](/pages/Verilog_16/)
- [17.Verilog HDL时序逻辑电路之移位寄存器](/pages/Verilog_17/)
- [18.Verilog HDL时序逻辑电路之信号发生器](/pages/Verilog_18/)
- [19.Verilog HDL有限状态机（FSM）设计基础](/pages/Verilog_19/)
---

**[留言板](/message-board)** 