# Contador_FPGA
FPGA Intel DE10-Lite: Contador autom谩tico y manual, con reset, enable y contador decreciente autom谩tico
Gael Cumplido Mendoza - A01029238

 Descripci贸n

Este proyecto implementa en una FPGA un contador con diversas funciones controladas por switches. Para generar pulsos de un segundo, se utiliza un m贸dulo que divide la frecuencia del reloj principal (por ejemplo, 50 MHz). El contador puede incrementarse o decrementarse seg煤n un switch de direcci贸n, mientras que un switch de habilitaci贸n permite pausar o continuar el conteo. Se emplea un m贸dulo debouncer para filtrar los rebotes del switch de reset, que reinicia el contador al valor inicial. Adem谩s, se incluye un modo manual que, al activarse junto con el reset, permite fijar un valor de 4 bits mediante cuatro switches adicionales y mostrarlo en un display de 7 segmentos. Un m贸dulo BCD se encarga de traducir la salida del contador (autom谩tico o manual) a la representaci贸n adecuada para el display, logrando as铆 un sistema de conteo vers谩til.

Con este proyecto se ilustra c贸mo manejar entradas digitales (los switches),  demuestra el flujo de trabajo con Quartus y Verilog, desde la descripci贸n de hardware hasta la implementaci贸n en la FPGA.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10), En este proyecto se utiliz贸 FPGA Intel DE10-Lite

Cable de programaci贸n JTAG

 Estructura del Proyecto

/Contador

 top_contador.v # Modulo principal que implementa todos los modulos

 BCD.v # Modulo que convierte de binario a decimal

 BCD_tb.v # Testbench para simulaci贸n

 decoder.v # Modulo para el display de 7 segmentos

 debouncer.v # Modulo que ayuda a controlar el ruido de las se帽ales de los switches

 counter_debouncer.v # Modulo que ayuda a controlar el ruido de las se帽ales de los switches

 contador.v #Modulo que implementa la logica de un contador que crece y decrece

 clkdiv.v #Modulo que ayuda en la conversion de los ciclos de reloj para asegurar un ciclo de un segundo

 clkdiv_tb.sv # Testbench para simulaci贸n

 contador_manual.v #Modulo que implemetna la logica para la activacion del segmento del contador manual

 Contador.qpf # Archivo del proyecto en Quartus

 Contador.qsf # Archivo de configuraci贸n del FPGA

 README.md # Este archivo
