---
title: 数据通路
date: 2025-07-10T18:34:40+08:00
lastmod: 2025-12-16T17:49:59+08:00
tags:
  - 计组原理
  - 处理器
categories: 计组原理
publish: true
---

## 部件

- 操作元件
	- ALU
	- 加法器 adder
	- 多路选择器 MUX
	- 译码器 decoder
	- 异常中断处理逻辑
- 状态元件
	- 寄存器堆 GPRs
	- 指令存储器 PC
	- 状态寄存器
	- 数据存储器

## 连接方式

- 内部总线
	- 单总线
	- 多总线
- 专用数据通路

>[!warning] 单总线
>1. 单周期 CPU 不可用**单总线**！
>2. 单总线执行 ALU，每个周期总线只能传一个数据，所以两入一出中の一个输入端&一个输出端需要**暂存寄存器**
>3. 多个部件共享总线，控制数据**输出到**总线用**三态门**

>[!note] 单总线工作范式
>1. 访存
>	1. `MAR` $\leftarrow$ `(R)`
>	2. `MDR` $\leftarrow$ `MEM(MAR)`
>	3. `A` $\leftarrow$ `(MDR)`
>2. 类 ALU 运算
>	1.  `T` $\leftarrow$ `(R1)`
>	2. `O` $\leftarrow$ `(T) + (R2)`
>	3. `Res` $\leftarrow$ `(O)`
>	4. `T` & `O` 是单总线防止多写冲突的暂存寄存器