TimeQuest Timing Analyzer report for readout_card
Thu Feb 03 14:52:51 2011
Quartus II 64-Bit Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version ;
; Revision Name      ; readout_card                                                     ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S40F780C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  37.9%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; readout_card.sdc ; OK     ; Thu Feb 03 14:52:35 2011 ;
+------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; Clock Name                                    ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                 ; Targets                                  ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; inclk                                         ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { inclk }                                ;
; inclk_virt                                    ; Virtual   ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { }                                      ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[0] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[2] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; Generated ; 80.000 ; 12.5 MHz  ; 0.000  ; 40.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[3] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[4] } ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+-----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                    ; Note ;
+------------+-----------------+-----------------------------------------------+------+
; 54.59 MHz  ; 54.59 MHz       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;      ;
; 140.83 MHz ; 140.83 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;      ;
; 156.05 MHz ; 156.05 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;      ;
+------------+-----------------+-----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1.682  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.592  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 13.801 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+-----------------------------------------------+-------+---------------+
; Clock                                         ; Slack ; End Point TNS ;
+-----------------------------------------------+-------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.752 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.754 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.759 ; 0.000         ;
+-----------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 8.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 8.889  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 38.889 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.501  ; 7.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 7.288  ; 7.288  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.293  ; 7.293  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.501  ; 7.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 6.960  ; 6.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.156  ; 7.156  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.096  ; 7.096  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.016  ; 7.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.017  ; 7.017  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.077  ; 7.077  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 7.273  ; 7.273  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 6.999  ; 6.999  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.042  ; 7.042  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.002  ; 7.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 6.737  ; 6.737  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 7.451  ; 7.451  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 7.262  ; 7.262  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 7.425  ; 7.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 7.239  ; 7.239  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.148  ; 7.148  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 6.997  ; 6.997  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.130  ; 7.130  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 7.131  ; 7.131  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.092  ; 7.092  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 6.966  ; 6.966  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 6.911  ; 6.911  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 6.491  ; 6.491  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 6.805  ; 6.805  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 7.832  ; 7.832  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 7.449  ; 7.449  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 7.785  ; 7.785  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 7.773  ; 7.773  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 7.832  ; 7.832  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 7.465  ; 7.465  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 7.618  ; 7.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 7.478  ; 7.478  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 7.233  ; 7.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 7.639  ; 7.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 7.536  ; 7.536  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 7.702  ; 7.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 6.891  ; 6.891  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 6.877  ; 6.877  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 7.090  ; 7.090  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 7.955  ; 7.955  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 7.859  ; 7.859  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 7.823  ; 7.823  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 7.955  ; 7.955  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 7.857  ; 7.857  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 7.421  ; 7.421  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 7.325  ; 7.325  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 7.652  ; 7.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 7.311  ; 7.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 7.325  ; 7.325  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 7.171  ; 7.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 7.141  ; 7.141  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 7.179  ; 7.179  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 7.103  ; 7.103  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 7.190  ; 7.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 7.400  ; 7.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 7.293  ; 7.293  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 7.257  ; 7.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 7.400  ; 7.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 7.383  ; 7.383  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 7.200  ; 7.200  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 7.184  ; 7.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 7.175  ; 7.175  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 7.298  ; 7.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 7.317  ; 7.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 7.314  ; 7.314  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 7.110  ; 7.110  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 7.062  ; 7.062  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 6.243  ; 6.243  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 8.408  ; 8.408  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 8.317  ; 8.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 8.244  ; 8.244  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 8.260  ; 8.260  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 8.034  ; 8.034  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 8.245  ; 8.245  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 8.408  ; 8.408  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 8.311  ; 8.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 8.205  ; 8.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 8.171  ; 8.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 8.001  ; 8.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 8.082  ; 8.082  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 8.019  ; 8.019  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 8.408  ; 8.408  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 7.598  ; 7.598  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 8.075  ; 8.075  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 7.770  ; 7.770  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 7.755  ; 7.755  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 7.676  ; 7.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 8.075  ; 8.075  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 7.890  ; 7.890  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 7.713  ; 7.713  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 7.836  ; 7.836  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 7.593  ; 7.593  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 7.701  ; 7.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 7.701  ; 7.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 7.655  ; 7.655  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 7.538  ; 7.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 7.077  ; 7.077  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 6.453  ; 6.453  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 7.297  ; 7.297  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 7.321  ; 7.321  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 7.413  ; 7.413  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 7.424  ; 7.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 7.232  ; 7.232  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 7.493  ; 7.493  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 7.327  ; 7.327  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 7.218  ; 7.218  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 7.165  ; 7.165  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 7.274  ; 7.274  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 7.117  ; 7.117  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 6.942  ; 6.942  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 6.270  ; 6.270  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.916  ; 7.916  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 16.633 ; 16.633 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 16.481 ; 16.481 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 16.384 ; 16.384 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 16.633 ; 16.633 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.053 ; 15.053 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 8.454  ; 8.454  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.001  ; 7.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -2.766 ; -2.766 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                               ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -4.022  ; -4.022  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -4.022  ; -4.022  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -5.110  ; -5.110  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -4.766  ; -4.766  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -4.577  ; -4.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -4.530  ; -4.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -5.060  ; -5.060  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -4.833  ; -4.833  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -4.739  ; -4.739  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -5.259  ; -5.259  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -5.262  ; -5.262  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -5.148  ; -5.148  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -4.825  ; -4.825  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -5.230  ; -5.230  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -4.979  ; -4.979  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -4.146  ; -4.146  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -4.317  ; -4.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -5.079  ; -5.079  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -5.078  ; -5.078  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -5.137  ; -5.137  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -4.892  ; -4.892  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -4.417  ; -4.417  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -4.680  ; -4.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -4.962  ; -4.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -5.049  ; -5.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -4.797  ; -4.797  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -4.889  ; -4.889  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -4.562  ; -4.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -4.750  ; -4.750  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -4.146  ; -4.146  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -3.805  ; -3.805  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -3.805  ; -3.805  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -4.993  ; -4.993  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -5.516  ; -5.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -5.352  ; -5.352  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -5.062  ; -5.062  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -5.324  ; -5.324  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -4.988  ; -4.988  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -5.086  ; -5.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -5.302  ; -5.302  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -5.252  ; -5.252  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -4.819  ; -4.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -4.974  ; -4.974  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -4.956  ; -4.956  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -4.397  ; -4.397  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -4.173  ; -4.173  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -4.911  ; -4.911  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -5.443  ; -5.443  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -5.514  ; -5.514  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -5.208  ; -5.208  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -4.980  ; -4.980  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -4.500  ; -4.500  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -5.552  ; -5.552  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -5.069  ; -5.069  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -5.225  ; -5.225  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -5.058  ; -5.058  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -5.026  ; -5.026  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -5.079  ; -5.079  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -4.978  ; -4.978  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -4.173  ; -4.173  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -3.896  ; -3.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -4.335  ; -4.335  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -4.898  ; -4.898  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -5.018  ; -5.018  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -4.847  ; -4.847  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -5.032  ; -5.032  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -4.836  ; -4.836  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -4.603  ; -4.603  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -4.819  ; -4.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -4.951  ; -4.951  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -4.957  ; -4.957  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -4.657  ; -4.657  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -4.763  ; -4.763  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -4.690  ; -4.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -3.896  ; -3.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -5.107  ; -5.107  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -5.107  ; -5.107  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -5.579  ; -5.579  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -5.759  ; -5.759  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -5.467  ; -5.467  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -5.845  ; -5.845  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -5.920  ; -5.920  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -6.315  ; -6.315  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -5.528  ; -5.528  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -5.776  ; -5.776  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -5.732  ; -5.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -5.978  ; -5.978  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -5.737  ; -5.737  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -6.275  ; -6.275  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -5.888  ; -5.888  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -4.710  ; -4.710  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -4.710  ; -4.710  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -5.374  ; -5.374  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -5.242  ; -5.242  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -5.196  ; -5.196  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -5.456  ; -5.456  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -4.895  ; -4.895  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -5.848  ; -5.848  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -5.243  ; -5.243  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -5.135  ; -5.135  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -5.787  ; -5.787  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -5.773  ; -5.773  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -5.836  ; -5.836  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -5.361  ; -5.361  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -4.751  ; -4.751  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -3.906  ; -3.906  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -3.906  ; -3.906  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -4.676  ; -4.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -5.226  ; -5.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -4.981  ; -4.981  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -4.979  ; -4.979  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -4.497  ; -4.497  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -4.981  ; -4.981  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -5.040  ; -5.040  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -5.058  ; -5.058  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -5.217  ; -5.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -5.197  ; -5.197  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -5.172  ; -5.172  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -4.984  ; -4.984  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -4.618  ; -4.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -7.806  ; -7.806  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -8.416  ; -8.416  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -10.420 ; -10.420 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -9.902  ; -9.902  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -8.527  ; -8.527  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -8.416  ; -8.416  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -8.344  ; -8.344  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -6.891  ; -6.891  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 2.876   ; 2.876   ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 10.718 ; 10.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 8.263  ; 8.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 7.780  ; 7.780  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 6.656  ; 6.656  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 7.767  ; 7.767  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.891  ; 6.891  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.177  ; 7.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 7.221  ; 7.221  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 7.466  ; 7.466  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 6.913  ; 6.913  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 7.547  ; 7.547  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 7.012  ; 7.012  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 6.866  ; 6.866  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 8.049  ; 8.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 8.263  ; 8.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.810  ; 7.810  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 8.192  ; 8.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 6.946  ; 6.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 7.498  ; 7.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.478  ; 7.478  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 7.309  ; 7.309  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 7.308  ; 7.308  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 8.192  ; 8.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.282  ; 7.282  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.947  ; 6.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.765  ; 7.765  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 7.969  ; 7.969  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.265  ; 7.265  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 7.939  ; 7.939  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 7.282  ; 7.282  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.638  ; 7.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 7.801  ; 7.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 7.235  ; 7.235  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 7.198  ; 7.198  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 7.298  ; 7.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.129  ; 7.129  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.424  ; 7.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.263  ; 7.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 7.672  ; 7.672  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 6.947  ; 6.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 7.446  ; 7.446  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 7.548  ; 7.548  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.220  ; 7.220  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 7.050  ; 7.050  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.530  ; 7.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 7.801  ; 7.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 8.374  ; 8.374  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.755  ; 6.755  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 7.526  ; 7.526  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 7.001  ; 7.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 7.757  ; 7.757  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 7.863  ; 7.863  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 7.448  ; 7.448  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.893  ; 7.893  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.164  ; 7.164  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.892  ; 7.892  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.585  ; 7.585  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 7.336  ; 7.336  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 8.374  ; 8.374  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 7.825  ; 7.825  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.179  ; 7.179  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 5.949  ; 5.949  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.324  ; 5.324  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 4.701  ; 4.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 5.949  ; 5.949  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 4.681  ; 4.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.276  ; 5.276  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.630  ; 5.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.386  ; 5.386  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 4.380  ; 4.380  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 4.388  ; 4.388  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 4.714  ; 4.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 4.751  ; 4.751  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 4.664  ; 4.664  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 4.717  ; 4.717  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 4.666  ; 4.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 6.929  ; 6.929  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.929  ; 6.929  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 5.961  ; 5.961  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 6.616  ; 6.616  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.108  ; 6.108  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 5.706  ; 5.706  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 5.726  ; 5.726  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 5.610  ; 5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 5.466  ; 5.466  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 6.270  ; 6.270  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 5.592  ; 5.592  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 5.455  ; 5.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 5.571  ; 5.571  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.474  ; 5.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 5.704  ; 5.704  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 5.190  ; 5.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 4.414  ; 4.414  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 4.674  ; 4.674  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 4.666  ; 4.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 4.679  ; 4.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 4.676  ; 4.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 4.677  ; 4.677  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 4.680  ; 4.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 4.680  ; 4.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 4.936  ; 4.936  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 4.682  ; 4.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 4.972  ; 4.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 4.988  ; 4.988  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 5.062  ; 5.062  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 5.190  ; 5.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 6.278  ; 6.278  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 5.635  ; 5.635  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 6.005  ; 6.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.285  ; 5.285  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 6.278  ; 6.278  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.652  ; 5.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 4.990  ; 4.990  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 4.992  ; 4.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 4.714  ; 4.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 5.221  ; 5.221  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 5.005  ; 5.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 4.997  ; 4.997  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 4.384  ; 4.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 5.008  ; 5.008  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 4.985  ; 4.985  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 7.105  ; 7.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.320  ; 6.320  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 6.328  ; 6.328  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 5.429  ; 5.429  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 6.746  ; 6.746  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 7.105  ; 7.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 5.214  ; 5.214  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 6.996  ; 6.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 6.455  ; 6.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.489  ; 6.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 5.495  ; 5.495  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 6.198  ; 6.198  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.565  ; 6.565  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 10.638 ; 10.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 10.283 ; 10.283 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 9.600  ; 9.600  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.926  ; 6.926  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 6.819  ; 6.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 5.390  ; 5.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 4.714  ; 4.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 5.516  ; 5.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.222  ; 5.222  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 5.418  ; 5.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 6.819  ; 6.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 5.931  ; 5.931  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 6.055  ; 6.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 7.904  ; 7.904  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 6.872  ; 6.872  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 6.003  ; 6.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 6.247  ; 6.247  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 6.825  ; 6.825  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 7.379  ; 7.379  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 7.904  ; 7.904  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 7.184  ; 7.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 7.544  ; 7.544  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 8.134  ; 8.134  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 7.165  ; 7.165  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 5.887  ; 5.887  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 7.177  ; 7.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 7.430  ; 7.430  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 6.489  ; 6.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 8.134  ; 8.134  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 6.860  ; 6.860  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 7.782  ; 7.782  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 5.849  ; 5.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 5.629  ; 5.629  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 5.441  ; 5.441  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 4.468  ; 4.468  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 4.623  ; 4.623  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 5.849  ; 5.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 5.788  ; 5.788  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 5.475  ; 5.475  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 5.667  ; 5.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 5.616  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 5.028  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 4.565  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 4.598  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 5.262  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 5.448  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 5.347  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 5.616  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 5.454  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 7.261 ; 7.261 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 6.656 ; 6.656 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 7.780 ; 7.780 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 6.656 ; 6.656 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 7.767 ; 7.767 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.891 ; 6.891 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.177 ; 7.177 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 7.221 ; 7.221 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 7.466 ; 7.466 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 6.913 ; 6.913 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 7.547 ; 7.547 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 7.012 ; 7.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 6.866 ; 6.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 8.049 ; 8.049 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 8.263 ; 8.263 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.810 ; 7.810 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 6.946 ; 6.946 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 6.946 ; 6.946 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 7.498 ; 7.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.478 ; 7.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 7.309 ; 7.309 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 7.308 ; 7.308 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 8.192 ; 8.192 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.282 ; 7.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.947 ; 6.947 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.765 ; 7.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 7.969 ; 7.969 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.265 ; 7.265 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 7.939 ; 7.939 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 7.282 ; 7.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.638 ; 7.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 6.947 ; 6.947 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 7.235 ; 7.235 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 7.198 ; 7.198 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 7.298 ; 7.298 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.129 ; 7.129 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.424 ; 7.424 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.263 ; 7.263 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 7.672 ; 7.672 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 6.947 ; 6.947 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 7.446 ; 7.446 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 7.548 ; 7.548 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.220 ; 7.220 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 7.050 ; 7.050 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.530 ; 7.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 7.801 ; 7.801 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 6.755 ; 6.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.755 ; 6.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 7.526 ; 7.526 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 7.001 ; 7.001 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 7.757 ; 7.757 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 7.863 ; 7.863 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 7.448 ; 7.448 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.893 ; 7.893 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.164 ; 7.164 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.892 ; 7.892 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.585 ; 7.585 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 7.336 ; 7.336 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 8.374 ; 8.374 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 7.825 ; 7.825 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.179 ; 7.179 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 4.380 ; 4.380 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.324 ; 5.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 4.701 ; 4.701 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 5.949 ; 5.949 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 4.681 ; 4.681 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.276 ; 5.276 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.630 ; 5.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.386 ; 5.386 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 4.380 ; 4.380 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 4.388 ; 4.388 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 4.714 ; 4.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 4.751 ; 4.751 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 4.664 ; 4.664 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 4.717 ; 4.717 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 4.666 ; 4.666 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 5.455 ; 5.455 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.929 ; 6.929 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 5.961 ; 5.961 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 6.616 ; 6.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.108 ; 6.108 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 5.706 ; 5.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 5.726 ; 5.726 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 5.610 ; 5.610 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 5.466 ; 5.466 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 6.270 ; 6.270 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 5.592 ; 5.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 5.455 ; 5.455 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 5.571 ; 5.571 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.474 ; 5.474 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 5.704 ; 5.704 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 4.414 ; 4.414 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 4.414 ; 4.414 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 4.674 ; 4.674 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 4.666 ; 4.666 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 4.679 ; 4.679 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 4.676 ; 4.676 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 4.677 ; 4.677 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 4.680 ; 4.680 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 4.680 ; 4.680 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 4.936 ; 4.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 4.682 ; 4.682 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 4.972 ; 4.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 4.988 ; 4.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 5.062 ; 5.062 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 5.190 ; 5.190 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 4.384 ; 4.384 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 5.635 ; 5.635 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 6.005 ; 6.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.285 ; 5.285 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 6.278 ; 6.278 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.652 ; 5.652 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 4.990 ; 4.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 4.992 ; 4.992 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 4.714 ; 4.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 5.221 ; 5.221 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 5.005 ; 5.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 4.997 ; 4.997 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 4.384 ; 4.384 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 5.008 ; 5.008 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 4.985 ; 4.985 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 5.083 ; 5.083 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.053 ; 6.053 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 5.675 ; 5.675 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 5.252 ; 5.252 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 6.590 ; 6.590 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 6.588 ; 6.588 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 5.083 ; 5.083 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 6.729 ; 6.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 5.924 ; 5.924 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.489 ; 6.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 5.338 ; 5.338 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 5.878 ; 5.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.565 ; 6.565 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 7.238 ; 7.238 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 6.386 ; 6.386 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 6.583 ; 6.583 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.926 ; 6.926 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 2.885 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 2.872 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 2.904 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 2.911 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 2.917 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 2.932 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 2.928 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 2.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 4.714 ; 4.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 5.390 ; 5.390 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 4.714 ; 4.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 5.516 ; 5.516 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.222 ; 5.222 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 5.418 ; 5.418 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 6.819 ; 6.819 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 5.931 ; 5.931 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 6.055 ; 6.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 4.565 ; 5.400 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 5.028 ; 5.918 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 4.565 ; 5.400 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 4.598 ; 6.067 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 5.262 ; 6.104 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 5.448 ; 6.294 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 5.347 ; 6.357 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 5.616 ; 6.784 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 5.454 ; 6.901 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 4.956 ; 4.956 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 5.726 ; 5.726 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 4.956 ; 4.956 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 5.475 ; 5.475 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 5.741 ; 5.741 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 5.703 ; 5.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 6.288 ; 6.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 6.218 ; 6.218 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 6.311 ; 6.311 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 4.468 ; 4.468 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 5.629 ; 5.629 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 5.441 ; 5.441 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 4.468 ; 4.468 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 4.623 ; 4.623 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 5.849 ; 5.849 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 5.788 ; 5.788 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 5.475 ; 5.475 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 5.667 ; 5.667 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 4.565 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 5.028 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 4.565 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 4.598 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 5.262 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 5.448 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 5.347 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 5.616 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 5.454 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.664 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.324 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.664     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.324     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+------------------------------------------------------------------------+
; Fast Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5.149  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 6.779  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 16.907 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast Model Hold Summary                                                ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; -1.437 ; -11.326       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.365  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.366  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 4.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 9.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 9.000  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 39.000 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 3.735  ; 3.735  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 3.735  ; 3.735  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 3.730  ; 3.730  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 3.690  ; 3.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 3.551  ; 3.551  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 3.651  ; 3.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 3.611  ; 3.611  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 3.556  ; 3.556  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 3.573  ; 3.573  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 3.576  ; 3.576  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 3.680  ; 3.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 3.542  ; 3.542  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 3.487  ; 3.487  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 3.492  ; 3.492  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 3.319  ; 3.319  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 3.786  ; 3.786  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 3.786  ; 3.786  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 3.662  ; 3.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 3.773  ; 3.773  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 3.785  ; 3.785  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 3.668  ; 3.668  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 3.622  ; 3.622  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 3.560  ; 3.560  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 3.631  ; 3.631  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 3.638  ; 3.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 3.529  ; 3.529  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 3.508  ; 3.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 3.393  ; 3.393  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 3.264  ; 3.264  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 3.279  ; 3.279  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 4.015  ; 4.015  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 3.800  ; 3.800  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 3.967  ; 3.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 3.984  ; 3.984  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 4.015  ; 4.015  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 3.806  ; 3.806  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 3.899  ; 3.899  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 3.802  ; 3.802  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 3.672  ; 3.672  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 3.876  ; 3.876  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 3.814  ; 3.814  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 3.742  ; 3.742  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 3.525  ; 3.525  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 3.476  ; 3.476  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 3.369  ; 3.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 4.049  ; 4.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 3.991  ; 3.991  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 3.921  ; 3.921  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 4.049  ; 4.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 3.950  ; 3.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 3.748  ; 3.748  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 3.706  ; 3.706  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 3.818  ; 3.818  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 3.699  ; 3.699  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 3.714  ; 3.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 3.623  ; 3.623  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 3.604  ; 3.604  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 3.602  ; 3.602  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 3.563  ; 3.563  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 3.424  ; 3.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 3.787  ; 3.787  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 3.731  ; 3.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 3.704  ; 3.704  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 3.774  ; 3.774  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 3.787  ; 3.787  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 3.782  ; 3.782  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 3.680  ; 3.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 3.655  ; 3.655  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 3.669  ; 3.669  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 3.707  ; 3.707  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 3.733  ; 3.733  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 3.580  ; 3.580  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 3.621  ; 3.621  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 3.538  ; 3.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 3.104  ; 3.104  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 4.242  ; 4.242  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 4.166  ; 4.166  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 4.167  ; 4.167  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 4.159  ; 4.159  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 4.110  ; 4.110  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 4.177  ; 4.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 4.242  ; 4.242  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 4.217  ; 4.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 4.158  ; 4.158  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 4.143  ; 4.143  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 4.085  ; 4.085  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 4.131  ; 4.131  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 4.051  ; 4.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 4.219  ; 4.219  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 3.700  ; 3.700  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 3.964  ; 3.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 3.950  ; 3.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 3.933  ; 3.933  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 3.908  ; 3.908  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 3.964  ; 3.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 3.959  ; 3.959  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 3.880  ; 3.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 3.880  ; 3.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 3.869  ; 3.869  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 3.920  ; 3.920  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 3.858  ; 3.858  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 3.818  ; 3.818  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 3.826  ; 3.826  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 3.537  ; 3.537  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 3.210  ; 3.210  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 3.874  ; 3.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 3.709  ; 3.709  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 3.715  ; 3.715  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 3.874  ; 3.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 3.780  ; 3.780  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 3.717  ; 3.717  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 3.679  ; 3.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 3.686  ; 3.686  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 3.734  ; 3.734  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 3.676  ; 3.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 3.636  ; 3.636  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 3.676  ; 3.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 3.592  ; 3.592  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 3.469  ; 3.469  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 3.115  ; 3.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 4.071  ; 4.071  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 8.328  ; 8.328  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 8.328  ; 8.328  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 8.315  ; 8.315  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 8.182  ; 8.182  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 7.619  ; 7.619  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 4.264  ; 4.264  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 3.581  ; 3.581  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -6.299 ; -6.299 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -1.957 ; -1.957 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -1.957 ; -1.957 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.515 ; -2.515 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.322 ; -2.322 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.228 ; -2.228 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.191 ; -2.191 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.477 ; -2.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.347 ; -2.347 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.311 ; -2.311 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.532 ; -2.532 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.541 ; -2.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.453 ; -2.453 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.355 ; -2.355 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.515 ; -2.515 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.345 ; -2.345 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -1.973 ; -1.973 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.061 ; -2.061 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.446 ; -2.446 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.446 ; -2.446 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.409 ; -2.409 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.341 ; -2.341 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.087 ; -2.087 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -2.265 ; -2.265 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.380 ; -2.380 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.444 ; -2.444 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.342 ; -2.342 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.365 ; -2.365 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.218 ; -2.218 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.300 ; -2.300 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -1.973 ; -1.973 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -1.775 ; -1.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -1.775 ; -1.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.387 ; -2.387 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.688 ; -2.688 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.564 ; -2.564 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.424 ; -2.424 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.599 ; -2.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -2.373 ; -2.373 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.445 ; -2.445 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.568 ; -2.568 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.537 ; -2.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.353 ; -2.353 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.449 ; -2.449 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.417 ; -2.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.118 ; -2.118 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.004 ; -2.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.402 ; -2.402 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.628 ; -2.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -2.693 ; -2.693 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -2.489 ; -2.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -2.392 ; -2.392 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.142 ; -2.142 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -2.691 ; -2.691 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -2.411 ; -2.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.574 ; -2.574 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.489 ; -2.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -2.469 ; -2.469 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.475 ; -2.475 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -2.427 ; -2.427 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -2.004 ; -2.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -1.861 ; -1.861 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.117 ; -2.117 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -2.447 ; -2.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.522 ; -2.522 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -2.319 ; -2.319 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -2.426 ; -2.426 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -2.222 ; -2.222 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -2.421 ; -2.421 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -2.464 ; -2.464 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -2.483 ; -2.483 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -2.329 ; -2.329 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -2.378 ; -2.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -2.286 ; -2.286 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -1.861 ; -1.861 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -2.398 ; -2.398 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -2.398 ; -2.398 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.691 ; -2.691 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.749 ; -2.749 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.667 ; -2.667 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.819 ; -2.819 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.801 ; -2.801 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -3.036 ; -3.036 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.671 ; -2.671 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.770 ; -2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.802 ; -2.802 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.903 ; -2.903 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.783 ; -2.783 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -3.006 ; -3.006 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -2.793 ; -2.793 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -2.296 ; -2.296 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.612 ; -2.612 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.551 ; -2.551 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.500 ; -2.500 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.602 ; -2.602 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -2.315 ; -2.315 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -2.843 ; -2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.559 ; -2.559 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.776 ; -2.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.758 ; -2.758 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.849 ; -2.849 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.596 ; -2.596 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -1.895 ; -1.895 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -1.895 ; -1.895 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -2.264 ; -2.264 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -2.543 ; -2.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -2.401 ; -2.401 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -2.397 ; -2.397 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -2.151 ; -2.151 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -2.392 ; -2.392 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -2.425 ; -2.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -2.462 ; -2.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -2.546 ; -2.546 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -2.499 ; -2.499 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.504 ; -2.504 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -2.421 ; -2.421 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.198 ; -2.198 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -4.009 ; -4.009 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -4.200 ; -4.200 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -5.263 ; -5.263 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.021 ; -5.021 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -4.333 ; -4.333 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -4.200 ; -4.200 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -4.202 ; -4.202 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.519 ; -3.519 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.361  ; 6.361  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 5.040 ; 5.040 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 4.043 ; 4.043 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.732 ; 3.732 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 3.211 ; 3.211 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.703 ; 3.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.268 ; 3.268 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.504 ; 3.504 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.480 ; 3.480 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 3.628 ; 3.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.350 ; 3.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.618 ; 3.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.401 ; 3.401 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 3.327 ; 3.327 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 3.866 ; 3.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 4.043 ; 4.043 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.785 ; 3.785 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 3.936 ; 3.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 3.287 ; 3.287 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.639 ; 3.639 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.564 ; 3.564 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 3.488 ; 3.488 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.538 ; 3.538 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 3.936 ; 3.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.537 ; 3.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.269 ; 3.269 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.791 ; 3.791 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 3.819 ; 3.819 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.477 ; 3.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 3.864 ; 3.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.657 ; 3.657 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 3.729 ; 3.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.514 ; 3.514 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.445 ; 3.445 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.526 ; 3.526 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.478 ; 3.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.511 ; 3.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.511 ; 3.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.709 ; 3.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.319 ; 3.319 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.614 ; 3.614 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.692 ; 3.692 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.437 ; 3.437 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.399 ; 3.399 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.669 ; 3.669 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 3.729 ; 3.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 4.094 ; 4.094 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.174 ; 3.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.552 ; 3.552 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.416 ; 3.416 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.761 ; 3.761 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.799 ; 3.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 3.638 ; 3.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.860 ; 3.860 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.812 ; 3.812 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.594 ; 3.594 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.518 ; 3.518 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 4.094 ; 4.094 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.817 ; 3.817 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.416 ; 3.416 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 2.831 ; 2.831 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.162 ; 2.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.831 ; 2.831 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.127 ; 2.127 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.524 ; 2.524 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.646 ; 2.646 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.543 ; 2.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 1.990 ; 1.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.000 ; 2.000 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.170 ; 2.170 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.176 ; 2.176 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 2.105 ; 2.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.174 ; 2.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.110 ; 2.110 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 3.366 ; 3.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 3.366 ; 3.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.851 ; 2.851 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 3.181 ; 3.181 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.964 ; 2.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.593 ; 2.593 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.615 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.514 ; 2.514 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.922 ; 2.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.673 ; 2.673 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 2.661 ; 2.661 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.509 ; 2.509 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.589 ; 2.589 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 2.359 ; 2.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 2.113 ; 2.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.108 ; 2.108 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.116 ; 2.116 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.136 ; 2.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.140 ; 2.140 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.120 ; 2.120 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.144 ; 2.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.250 ; 2.250 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.144 ; 2.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 2.289 ; 2.289 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.308 ; 2.308 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.359 ; 2.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.350 ; 2.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 3.012 ; 3.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.696 ; 2.696 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.770 ; 2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.456 ; 2.456 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 3.012 ; 3.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.718 ; 2.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.311 ; 2.311 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.304 ; 2.304 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.154 ; 2.154 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.315 ; 2.315 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.310 ; 2.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 2.321 ; 2.321 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.297 ; 2.297 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 3.381 ; 3.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.857 ; 2.857 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.020 ; 3.020 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 2.553 ; 2.553 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.128 ; 3.128 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.381 ; 3.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.423 ; 2.423 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.300 ; 3.300 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.099 ; 3.099 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 3.133 ; 3.133 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.511 ; 2.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.895 ; 2.895 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 3.208 ; 3.208 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 4.949 ; 4.949 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 4.801 ; 4.801 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 4.540 ; 4.540 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 3.375 ; 3.375 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 3.247 ; 3.247 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 2.501 ; 2.501 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.189 ; 2.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.425 ; 2.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 2.570 ; 2.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 3.247 ; 3.247 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 2.866 ; 2.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 2.808 ; 2.808 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 3.687 ; 3.687 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 3.200 ; 3.200 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 2.799 ; 2.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 2.995 ; 2.995 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 3.183 ; 3.183 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 3.526 ; 3.526 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 3.687 ; 3.687 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 3.361 ; 3.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 3.615 ; 3.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 3.936 ; 3.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 3.369 ; 3.369 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.767 ; 2.767 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 3.349 ; 3.349 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 3.531 ; 3.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.983 ; 2.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 3.936 ; 3.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 3.262 ; 3.262 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 3.786 ; 3.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 2.751 ; 2.751 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 2.628 ; 2.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.539 ; 2.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.091 ; 2.091 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.084 ; 2.084 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 2.660 ; 2.660 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.751 ; 2.751 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.523 ; 2.523 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 2.566 ; 2.566 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.574 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.266 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.074 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.151 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.391 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 2.574 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.425 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.567 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 2.554 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.351 ; 3.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 3.211 ; 3.211 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.732 ; 3.732 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 3.211 ; 3.211 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.703 ; 3.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.268 ; 3.268 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.504 ; 3.504 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.480 ; 3.480 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 3.628 ; 3.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.350 ; 3.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.618 ; 3.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.401 ; 3.401 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 3.327 ; 3.327 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 3.866 ; 3.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 4.043 ; 4.043 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.785 ; 3.785 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 3.269 ; 3.269 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 3.287 ; 3.287 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.639 ; 3.639 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.564 ; 3.564 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 3.488 ; 3.488 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.538 ; 3.538 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 3.936 ; 3.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.537 ; 3.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.269 ; 3.269 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.791 ; 3.791 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 3.819 ; 3.819 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.477 ; 3.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 3.864 ; 3.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.657 ; 3.657 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 3.319 ; 3.319 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.514 ; 3.514 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.445 ; 3.445 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.526 ; 3.526 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.478 ; 3.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.511 ; 3.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.511 ; 3.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.709 ; 3.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.319 ; 3.319 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.614 ; 3.614 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.692 ; 3.692 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.437 ; 3.437 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.399 ; 3.399 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.669 ; 3.669 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 3.729 ; 3.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 3.174 ; 3.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.174 ; 3.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.552 ; 3.552 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.416 ; 3.416 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.761 ; 3.761 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.799 ; 3.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 3.638 ; 3.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.860 ; 3.860 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.812 ; 3.812 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.594 ; 3.594 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.518 ; 3.518 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 4.094 ; 4.094 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.817 ; 3.817 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.416 ; 3.416 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 1.990 ; 1.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.162 ; 2.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.831 ; 2.831 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.127 ; 2.127 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.524 ; 2.524 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.646 ; 2.646 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.543 ; 2.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 1.990 ; 1.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.000 ; 2.000 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.170 ; 2.170 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.176 ; 2.176 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 2.105 ; 2.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.174 ; 2.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.110 ; 2.110 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 3.366 ; 3.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.851 ; 2.851 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 3.181 ; 3.181 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.964 ; 2.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.593 ; 2.593 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.615 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.514 ; 2.514 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.922 ; 2.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.673 ; 2.673 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 2.661 ; 2.661 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.509 ; 2.509 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.589 ; 2.589 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 2.113 ; 2.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.108 ; 2.108 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.116 ; 2.116 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.136 ; 2.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.140 ; 2.140 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.120 ; 2.120 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.144 ; 2.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.250 ; 2.250 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.144 ; 2.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 2.289 ; 2.289 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.308 ; 2.308 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.359 ; 2.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.350 ; 2.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.696 ; 2.696 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.770 ; 2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.456 ; 2.456 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 3.012 ; 3.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.718 ; 2.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.311 ; 2.311 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.304 ; 2.304 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.154 ; 2.154 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.315 ; 2.315 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.310 ; 2.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 2.321 ; 2.321 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.297 ; 2.297 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.348 ; 2.348 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 2.685 ; 2.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 2.456 ; 2.456 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.049 ; 3.049 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.105 ; 3.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.348 ; 2.348 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.175 ; 3.175 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 2.840 ; 2.840 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 3.133 ; 3.133 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.417 ; 2.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.719 ; 2.719 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 3.208 ; 3.208 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 3.334 ; 3.334 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 2.912 ; 2.912 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.132 ; 3.132 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 3.375 ; 3.375 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 2.189 ; 2.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 2.501 ; 2.501 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.189 ; 2.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.425 ; 2.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 2.570 ; 2.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 3.247 ; 3.247 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 2.866 ; 2.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 2.808 ; 2.808 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 2.074 ; 2.487 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 2.266 ; 2.695 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 2.074 ; 2.487 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 2.151 ; 2.902 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.391 ; 2.803 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 2.574 ; 2.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 2.425 ; 2.928 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 2.567 ; 3.151 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 2.554 ; 3.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.294 ; 2.294 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 2.668 ; 2.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.294 ; 2.294 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 2.547 ; 2.547 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.619 ; 2.619 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 3.023 ; 3.023 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 2.952 ; 2.952 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 2.084 ; 2.084 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 2.628 ; 2.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.539 ; 2.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.091 ; 2.091 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.084 ; 2.084 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 2.660 ; 2.660 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.751 ; 2.751 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.523 ; 2.523 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 2.566 ; 2.566 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.074 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.266 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.074 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.151 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.391 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 2.574 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.425 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.567 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 2.554 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.107 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 2.950 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.107     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 2.950     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                          ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                               ; 1.682  ; -1.437  ; N/A      ; N/A     ; 3.889               ;
;  inclk                                         ; N/A    ; N/A     ; N/A      ; N/A     ; 20.000              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1.682  ; -1.437  ; N/A      ; N/A     ; 8.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.592  ; 0.365   ; N/A      ; N/A     ; 3.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 13.801 ; 0.366   ; N/A      ; N/A     ; 38.889              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A    ; N/A     ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS                                ; 0.0    ; -11.326 ; 0.0      ; 0.0     ; 0.0                 ;
;  inclk                                         ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.000  ; -11.326 ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.501  ; 7.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 7.288  ; 7.288  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.293  ; 7.293  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.501  ; 7.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 6.960  ; 6.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.156  ; 7.156  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.096  ; 7.096  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.016  ; 7.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.017  ; 7.017  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.077  ; 7.077  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 7.273  ; 7.273  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 6.999  ; 6.999  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.042  ; 7.042  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.002  ; 7.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 6.737  ; 6.737  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 7.451  ; 7.451  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 7.262  ; 7.262  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 7.425  ; 7.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 7.239  ; 7.239  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.148  ; 7.148  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 6.997  ; 6.997  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.130  ; 7.130  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 7.131  ; 7.131  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.092  ; 7.092  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 6.966  ; 6.966  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 6.911  ; 6.911  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 6.491  ; 6.491  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 6.805  ; 6.805  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 7.832  ; 7.832  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 7.449  ; 7.449  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 7.785  ; 7.785  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 7.773  ; 7.773  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 7.832  ; 7.832  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 7.465  ; 7.465  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 7.618  ; 7.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 7.478  ; 7.478  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 7.233  ; 7.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 7.639  ; 7.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 7.536  ; 7.536  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 7.702  ; 7.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 6.891  ; 6.891  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 6.877  ; 6.877  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 7.090  ; 7.090  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 7.955  ; 7.955  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 7.859  ; 7.859  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 7.823  ; 7.823  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 7.955  ; 7.955  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 7.857  ; 7.857  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 7.421  ; 7.421  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 7.325  ; 7.325  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 7.652  ; 7.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 7.311  ; 7.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 7.325  ; 7.325  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 7.171  ; 7.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 7.141  ; 7.141  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 7.179  ; 7.179  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 7.103  ; 7.103  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 7.190  ; 7.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 7.400  ; 7.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 7.293  ; 7.293  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 7.257  ; 7.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 7.400  ; 7.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 7.383  ; 7.383  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 7.200  ; 7.200  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 7.184  ; 7.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 7.175  ; 7.175  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 7.298  ; 7.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 7.317  ; 7.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 7.314  ; 7.314  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 7.110  ; 7.110  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 7.062  ; 7.062  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 6.243  ; 6.243  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 8.408  ; 8.408  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 8.317  ; 8.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 8.244  ; 8.244  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 8.260  ; 8.260  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 8.034  ; 8.034  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 8.245  ; 8.245  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 8.408  ; 8.408  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 8.311  ; 8.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 8.205  ; 8.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 8.171  ; 8.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 8.001  ; 8.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 8.082  ; 8.082  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 8.019  ; 8.019  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 8.408  ; 8.408  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 7.598  ; 7.598  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 8.075  ; 8.075  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 7.770  ; 7.770  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 7.755  ; 7.755  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 7.676  ; 7.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 8.075  ; 8.075  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 7.890  ; 7.890  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 7.713  ; 7.713  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 7.836  ; 7.836  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 7.593  ; 7.593  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 7.701  ; 7.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 7.701  ; 7.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 7.655  ; 7.655  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 7.538  ; 7.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 7.077  ; 7.077  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 6.453  ; 6.453  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 7.297  ; 7.297  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 7.321  ; 7.321  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 7.413  ; 7.413  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 7.424  ; 7.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 7.232  ; 7.232  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 7.493  ; 7.493  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 7.327  ; 7.327  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 7.218  ; 7.218  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 7.165  ; 7.165  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 7.274  ; 7.274  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 7.117  ; 7.117  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 6.942  ; 6.942  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 6.270  ; 6.270  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.916  ; 7.916  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 16.633 ; 16.633 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 16.481 ; 16.481 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 16.384 ; 16.384 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 16.633 ; 16.633 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.053 ; 15.053 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 8.454  ; 8.454  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.001  ; 7.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -2.766 ; -2.766 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -1.957 ; -1.957 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -1.957 ; -1.957 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.515 ; -2.515 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.322 ; -2.322 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.228 ; -2.228 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.191 ; -2.191 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.477 ; -2.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.347 ; -2.347 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.311 ; -2.311 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.532 ; -2.532 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.541 ; -2.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.453 ; -2.453 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.355 ; -2.355 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.515 ; -2.515 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.345 ; -2.345 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -1.973 ; -1.973 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.061 ; -2.061 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.446 ; -2.446 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.446 ; -2.446 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.409 ; -2.409 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.341 ; -2.341 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.087 ; -2.087 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -2.265 ; -2.265 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.380 ; -2.380 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.444 ; -2.444 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.342 ; -2.342 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.365 ; -2.365 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.218 ; -2.218 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.300 ; -2.300 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -1.973 ; -1.973 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -1.775 ; -1.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -1.775 ; -1.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.387 ; -2.387 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.688 ; -2.688 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.564 ; -2.564 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.424 ; -2.424 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.599 ; -2.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -2.373 ; -2.373 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.445 ; -2.445 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.568 ; -2.568 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.537 ; -2.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.353 ; -2.353 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.449 ; -2.449 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.417 ; -2.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.118 ; -2.118 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.004 ; -2.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.402 ; -2.402 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.628 ; -2.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -2.693 ; -2.693 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -2.489 ; -2.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -2.392 ; -2.392 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.142 ; -2.142 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -2.691 ; -2.691 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -2.411 ; -2.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.574 ; -2.574 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.489 ; -2.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -2.469 ; -2.469 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.475 ; -2.475 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -2.427 ; -2.427 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -2.004 ; -2.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -1.861 ; -1.861 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.117 ; -2.117 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -2.447 ; -2.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.522 ; -2.522 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -2.319 ; -2.319 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -2.426 ; -2.426 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -2.222 ; -2.222 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -2.421 ; -2.421 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -2.464 ; -2.464 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -2.483 ; -2.483 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -2.329 ; -2.329 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -2.378 ; -2.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -2.286 ; -2.286 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -1.861 ; -1.861 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -2.398 ; -2.398 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -2.398 ; -2.398 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.691 ; -2.691 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.749 ; -2.749 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.667 ; -2.667 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.819 ; -2.819 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.801 ; -2.801 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -3.036 ; -3.036 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.671 ; -2.671 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.770 ; -2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.802 ; -2.802 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.903 ; -2.903 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.783 ; -2.783 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -3.006 ; -3.006 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -2.793 ; -2.793 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -2.296 ; -2.296 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.612 ; -2.612 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.551 ; -2.551 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.500 ; -2.500 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.602 ; -2.602 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -2.315 ; -2.315 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -2.843 ; -2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.559 ; -2.559 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.776 ; -2.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.758 ; -2.758 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.849 ; -2.849 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.596 ; -2.596 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -1.895 ; -1.895 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -1.895 ; -1.895 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -2.264 ; -2.264 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -2.543 ; -2.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -2.401 ; -2.401 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -2.397 ; -2.397 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -2.151 ; -2.151 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -2.392 ; -2.392 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -2.425 ; -2.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -2.462 ; -2.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -2.546 ; -2.546 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -2.499 ; -2.499 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.504 ; -2.504 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -2.421 ; -2.421 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.198 ; -2.198 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -4.009 ; -4.009 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -4.200 ; -4.200 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -5.263 ; -5.263 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.021 ; -5.021 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -4.333 ; -4.333 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -4.200 ; -4.200 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -4.202 ; -4.202 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.519 ; -3.519 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.361  ; 6.361  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 10.718 ; 10.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 8.263  ; 8.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 7.780  ; 7.780  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 6.656  ; 6.656  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 7.767  ; 7.767  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.891  ; 6.891  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.177  ; 7.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 7.221  ; 7.221  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 7.466  ; 7.466  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 6.913  ; 6.913  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 7.547  ; 7.547  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 7.012  ; 7.012  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 6.866  ; 6.866  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 8.049  ; 8.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 8.263  ; 8.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.810  ; 7.810  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 8.192  ; 8.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 6.946  ; 6.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 7.498  ; 7.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.478  ; 7.478  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 7.309  ; 7.309  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 7.308  ; 7.308  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 8.192  ; 8.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.282  ; 7.282  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.947  ; 6.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.765  ; 7.765  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 7.969  ; 7.969  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.265  ; 7.265  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 7.939  ; 7.939  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 7.282  ; 7.282  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.638  ; 7.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 7.801  ; 7.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 7.235  ; 7.235  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 7.198  ; 7.198  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 7.298  ; 7.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.129  ; 7.129  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.424  ; 7.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.263  ; 7.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 7.672  ; 7.672  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 6.947  ; 6.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 7.446  ; 7.446  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 7.548  ; 7.548  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.220  ; 7.220  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 7.050  ; 7.050  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.530  ; 7.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 7.801  ; 7.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 8.374  ; 8.374  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.755  ; 6.755  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 7.526  ; 7.526  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 7.001  ; 7.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 7.757  ; 7.757  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 7.863  ; 7.863  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 7.448  ; 7.448  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.893  ; 7.893  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.164  ; 7.164  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.892  ; 7.892  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.585  ; 7.585  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 7.336  ; 7.336  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 8.374  ; 8.374  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 7.825  ; 7.825  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.179  ; 7.179  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 5.949  ; 5.949  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.324  ; 5.324  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 4.701  ; 4.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 5.949  ; 5.949  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 4.681  ; 4.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.276  ; 5.276  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.630  ; 5.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.386  ; 5.386  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 4.380  ; 4.380  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 4.388  ; 4.388  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 4.714  ; 4.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 4.751  ; 4.751  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 4.664  ; 4.664  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 4.717  ; 4.717  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 4.666  ; 4.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 6.929  ; 6.929  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.929  ; 6.929  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 5.961  ; 5.961  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 6.616  ; 6.616  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.108  ; 6.108  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 5.706  ; 5.706  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 5.726  ; 5.726  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 5.610  ; 5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 5.466  ; 5.466  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 6.270  ; 6.270  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 5.592  ; 5.592  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 5.455  ; 5.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 5.571  ; 5.571  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.474  ; 5.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 5.704  ; 5.704  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 5.190  ; 5.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 4.414  ; 4.414  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 4.674  ; 4.674  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 4.666  ; 4.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 4.679  ; 4.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 4.676  ; 4.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 4.677  ; 4.677  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 4.680  ; 4.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 4.680  ; 4.680  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 4.936  ; 4.936  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 4.682  ; 4.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 4.972  ; 4.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 4.988  ; 4.988  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 5.062  ; 5.062  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 5.190  ; 5.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 6.278  ; 6.278  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 5.635  ; 5.635  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 6.005  ; 6.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.285  ; 5.285  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 6.278  ; 6.278  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.652  ; 5.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 4.990  ; 4.990  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 4.992  ; 4.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 4.714  ; 4.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 5.221  ; 5.221  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 5.005  ; 5.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 4.997  ; 4.997  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 4.384  ; 4.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 5.008  ; 5.008  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 4.985  ; 4.985  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 7.105  ; 7.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.320  ; 6.320  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 6.328  ; 6.328  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 5.429  ; 5.429  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 6.746  ; 6.746  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 7.105  ; 7.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 5.214  ; 5.214  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 6.996  ; 6.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 6.455  ; 6.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.489  ; 6.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 5.495  ; 5.495  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 6.198  ; 6.198  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.565  ; 6.565  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 10.638 ; 10.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 10.283 ; 10.283 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 9.600  ; 9.600  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.926  ; 6.926  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 6.819  ; 6.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 5.390  ; 5.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 4.714  ; 4.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 5.516  ; 5.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.222  ; 5.222  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 5.418  ; 5.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 6.819  ; 6.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 5.931  ; 5.931  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 6.055  ; 6.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 7.904  ; 7.904  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 6.872  ; 6.872  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 6.003  ; 6.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 6.247  ; 6.247  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 6.825  ; 6.825  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 7.379  ; 7.379  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 7.904  ; 7.904  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 7.184  ; 7.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 7.544  ; 7.544  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 8.134  ; 8.134  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 7.165  ; 7.165  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 5.887  ; 5.887  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 7.177  ; 7.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 7.430  ; 7.430  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 6.489  ; 6.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 8.134  ; 8.134  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 6.860  ; 6.860  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 7.782  ; 7.782  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 5.849  ; 5.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 5.629  ; 5.629  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 5.441  ; 5.441  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 4.468  ; 4.468  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 4.623  ; 4.623  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 5.849  ; 5.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 5.788  ; 5.788  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 5.475  ; 5.475  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 5.667  ; 5.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 5.616  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 5.028  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 4.565  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 4.598  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 5.262  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 5.448  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 5.347  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 5.616  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 5.454  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.351 ; 3.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 3.211 ; 3.211 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.732 ; 3.732 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 3.211 ; 3.211 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.703 ; 3.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.268 ; 3.268 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.504 ; 3.504 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.480 ; 3.480 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 3.628 ; 3.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.350 ; 3.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.618 ; 3.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.401 ; 3.401 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 3.327 ; 3.327 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 3.866 ; 3.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 4.043 ; 4.043 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.785 ; 3.785 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 3.269 ; 3.269 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 3.287 ; 3.287 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.639 ; 3.639 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.564 ; 3.564 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 3.488 ; 3.488 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.538 ; 3.538 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 3.936 ; 3.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.537 ; 3.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.269 ; 3.269 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.791 ; 3.791 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 3.819 ; 3.819 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.477 ; 3.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 3.864 ; 3.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.657 ; 3.657 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 3.319 ; 3.319 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.514 ; 3.514 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.445 ; 3.445 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.526 ; 3.526 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.478 ; 3.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.511 ; 3.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.511 ; 3.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.709 ; 3.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.319 ; 3.319 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.614 ; 3.614 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.692 ; 3.692 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.437 ; 3.437 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.399 ; 3.399 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.669 ; 3.669 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 3.729 ; 3.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 3.174 ; 3.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.174 ; 3.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.552 ; 3.552 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.416 ; 3.416 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.761 ; 3.761 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.799 ; 3.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 3.638 ; 3.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.860 ; 3.860 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.812 ; 3.812 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.594 ; 3.594 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.518 ; 3.518 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 4.094 ; 4.094 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.817 ; 3.817 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.416 ; 3.416 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 1.990 ; 1.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.162 ; 2.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.831 ; 2.831 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.127 ; 2.127 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.524 ; 2.524 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.646 ; 2.646 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.543 ; 2.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 1.990 ; 1.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.000 ; 2.000 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.170 ; 2.170 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.176 ; 2.176 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 2.105 ; 2.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.174 ; 2.174 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.110 ; 2.110 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 3.366 ; 3.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.851 ; 2.851 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 3.181 ; 3.181 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.964 ; 2.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.593 ; 2.593 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.615 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.514 ; 2.514 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.922 ; 2.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.673 ; 2.673 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 2.661 ; 2.661 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.509 ; 2.509 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.589 ; 2.589 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 2.113 ; 2.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.108 ; 2.108 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.116 ; 2.116 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.136 ; 2.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.140 ; 2.140 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.120 ; 2.120 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.144 ; 2.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.250 ; 2.250 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.144 ; 2.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 2.289 ; 2.289 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.308 ; 2.308 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.359 ; 2.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.350 ; 2.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.696 ; 2.696 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.770 ; 2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.456 ; 2.456 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 3.012 ; 3.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.718 ; 2.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.311 ; 2.311 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.304 ; 2.304 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.154 ; 2.154 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.315 ; 2.315 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.310 ; 2.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 2.321 ; 2.321 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.297 ; 2.297 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.348 ; 2.348 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 2.685 ; 2.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 2.456 ; 2.456 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.049 ; 3.049 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.105 ; 3.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.348 ; 2.348 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.175 ; 3.175 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 2.840 ; 2.840 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 3.133 ; 3.133 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.417 ; 2.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.719 ; 2.719 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 3.208 ; 3.208 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 3.334 ; 3.334 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 2.912 ; 2.912 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.132 ; 3.132 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 3.375 ; 3.375 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 2.189 ; 2.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 2.501 ; 2.501 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.189 ; 2.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.425 ; 2.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 2.570 ; 2.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 3.247 ; 3.247 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 2.866 ; 2.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 2.808 ; 2.808 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 2.074 ; 2.487 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 2.266 ; 2.695 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 2.074 ; 2.487 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 2.151 ; 2.902 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.391 ; 2.803 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 2.574 ; 2.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 2.425 ; 2.928 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 2.567 ; 3.151 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 2.554 ; 3.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.294 ; 2.294 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 2.668 ; 2.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.294 ; 2.294 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 2.547 ; 2.547 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.619 ; 2.619 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 3.023 ; 3.023 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 2.952 ; 2.952 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 2.084 ; 2.084 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 2.628 ; 2.628 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.539 ; 2.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.091 ; 2.091 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.084 ; 2.084 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 2.660 ; 2.660 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.751 ; 2.751 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.523 ; 2.523 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 2.566 ; 2.566 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.074 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.266 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.074 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.151 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.391 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 2.574 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.425 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.567 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 2.554 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 143622280 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                             ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 143622280 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 10    ; 10    ;
; Unconstrained Input Port Paths  ; 31644 ; 31644 ;
; Unconstrained Output Ports      ; 161   ; 161   ;
; Unconstrained Output Port Paths ; 339   ; 339   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Feb 03 14:52:27 2011
Info: Command: quartus_sta readout_card -c readout_card
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use up to 4 processors
Info: Reading SDC File: 'readout_card.sdc'
Info: Deriving PLL Clocks
    Info: create_clock -period 40.000 -waveform {0.000 20.000} -name inclk inclk
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk0} {i_rc_pll|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk2} {i_rc_pll|altpll_component|pll|clk[2]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk3} {i_rc_pll|altpll_component|pll|clk[3]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk4} {i_rc_pll|altpll_component|pll|clk[4]}
Warning: Overwriting existing clock: inclk
Warning: Ignored filter at readout_card.sdc(43): adc1_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc1_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_rdy could not be matched with a port
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 1.682
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.682         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     3.592         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    13.801         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: Worst-case hold slack is 0.752
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.752         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.754         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     0.759         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.889
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    38.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.682
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 1.682 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|fltr_coef_reg[5][3]~104
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fltr1_sum_reg_shift[13]
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.418      0.418  R        clock network delay
    Info:      0.594      0.176     uTco  flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|fltr_coef_reg[5][3]~104
    Info:      0.594      0.000 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|fltr_coef_reg[5][3]~104|regout
    Info:      3.020      2.426 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add3~8|datac
    Info:      3.233      0.213 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add3~8|combout
    Info:      5.838      2.605 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add5~9|datab
    Info:      6.170      0.332 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add5~9|combout
    Info:      7.164      0.994 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add7~9|datac
    Info:      7.377      0.213 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add7~9|combout
    Info:      8.770      1.393 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add9~2|datac
    Info:      8.983      0.213 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add9~2|combout
    Info:      9.597      0.614 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add9~4|datac
    Info:      9.810      0.213 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add9~4|combout
    Info:     10.791      0.981 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add11~7|datac
    Info:     11.004      0.213 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add11~7|combout
    Info:     12.213      1.209 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add12~11|dataa
    Info:     12.672      0.459 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch0|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Add12~11|combout
    Info:     13.983      1.311 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~14|datad
    Info:     14.070      0.087 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~14|combout
    Info:     14.628      0.558 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~15|datac
    Info:     14.841      0.213 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~15|combout
    Info:     16.492      1.651 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~16|datad
    Info:     16.579      0.087 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~16|combout
    Info:     17.451      0.872 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~19|datac
    Info:     17.664      0.213 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|Mux167~19|combout
    Info:     18.193      0.529 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch2|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|fltr1_sum_reg_shift[13]|datab
    Info:     18.682      0.489 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fltr1_sum_reg_shift[13]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.374      0.374  R        clock network delay
    Info:     20.364     -0.010     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fltr1_sum_reg_shift[13]
    Info: 
    Info: Data Arrival Time  :    18.682
    Info: Data Required Time :    20.364
    Info: Slack              :     1.682 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.592
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 3.592 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[1]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.380      0.380  R        clock network delay
    Info:      0.556      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[1]
    Info:      0.556      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella1|regout
    Info:      1.520      0.964 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|dataa
    Info:      1.971      0.451 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info:      1.971      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info:      2.033      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      2.033      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      2.095      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      2.095      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      2.544      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      3.489      0.945 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datad
    Info:      3.576      0.087 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      4.109      0.533 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info:      4.450      0.341 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      4.450      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      4.899      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      6.320      1.421 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      6.650      0.330 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.391      0.391  R        clock network delay
    Info:     10.242     -0.149     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     6.650
    Info: Data Required Time :    10.242
    Info: Slack              :     3.592 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 13.801
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 13.801 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.395      0.395  R        clock network delay
    Info:     60.571      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info:     60.571      0.000 RR  CELL  i_frame_timing|ftc|Equal1~21|regout
    Info:     66.026      5.455 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch6|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|datab
    Info:     66.515      0.489 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.326      0.326  R        clock network delay
    Info:     80.316     -0.010     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    66.515
    Info: Data Required Time :    80.316
    Info: Slack              :    13.801 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.752
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.752 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_integral_dat_o[19]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[19]
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.399      0.399  R        clock network delay
    Info:      0.575      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_integral_dat_o[19]
    Info:      0.575      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch1|i_adc_sample_coadd|i_dynamic_manager_data_path|current_integral_dat_o[19]|regout
    Info:      1.161      0.586 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch1|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|current_integral_dat_reg[19]|datac
    Info:      1.251      0.090 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[19]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.399      0.399  R        clock network delay
    Info:      0.499      0.100      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[19]
    Info: 
    Info: Data Arrival Time  :     1.251
    Info: Data Required Time :     0.499
    Info: Slack              :     0.752 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.754
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.754 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.346      0.346  R        clock network delay
    Info:      0.522      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.522      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      1.110      0.588 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datac
    Info:      1.200      0.090 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.346      0.346  R        clock network delay
    Info:      0.446      0.100      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     1.200
    Info: Data Required Time :     0.446
    Info: Slack              :     0.754 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.759
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.759 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.358      0.358  R        clock network delay
    Info:      0.534      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info:      0.534      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|data_reg[15]|regout
    Info:      1.127      0.593 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|spi_sdat_o|datac
    Info:      1.217      0.090 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.358      0.358  R        clock network delay
    Info:      0.458      0.100      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Arrival Time  :     1.217
    Info: Data Required Time :     0.458
    Info: Slack              :     0.759 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 3.889 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.178      1.878 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.382      0.560 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.923      0.923 RR  CELL  inclk|combout
    Info:      6.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      2.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.822      1.878 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.382      0.560 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :     5.000
    Info: Slack            :     3.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.171      1.885 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.389      0.560 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.829      1.885 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.389      0.560 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.835      1.891 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.395      0.560 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 RR  CELL  inclk|combout
    Info:     21.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.835      1.891 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.395      0.560 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 FF  CELL  inclk|combout
    Info:     21.845      0.922 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 38.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 38.889 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.202      1.854 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.358      0.560 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.923      0.923 RR  CELL  inclk|combout
    Info:     41.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     37.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.798      1.854 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.358      0.560 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    40.000
    Info: Slack            :    38.889
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Worst-case setup slack is 5.149
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.149         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     6.779         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    16.907         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -1.437
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.437       -11.326 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.365         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     0.366         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    39.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.149
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.149 
    Info: ===================================================================
    Info: From Node    : adc6_dat[5]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1377
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:     10.609     11.700  R  iExt  adc6_dat[5]
    Info:     11.195      0.586 RR  CELL  adc6_dat[5]|combout
    Info:     12.213      1.018 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[5]~15|dataa
    Info:     12.467      0.254 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[5]~15|cout0
    Info:     12.467      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cin0
    Info:     12.590      0.123 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cout
    Info:     12.590      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cin
    Info:     12.646      0.056 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cout
    Info:     12.646      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|cin
    Info:     12.904      0.258 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|combout
    Info:     13.740      0.836 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~40|datab
    Info:     13.937      0.197 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~40|cout0
    Info:     13.937      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~45|cin0
    Info:     13.970      0.033 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~45|cout0
    Info:     13.970      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~50|cin0
    Info:     14.003      0.033 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~50|cout0
    Info:     14.003      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~55|cin0
    Info:     14.036      0.033 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~55|cout0
    Info:     14.036      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cin0
    Info:     14.110      0.074 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cout
    Info:     14.110      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|cin
    Info:     14.191      0.081 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|cout
    Info:     14.191      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~90|cin
    Info:     14.460      0.269 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~90|combout
    Info:     14.884      0.424 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_adc_sample_coadd|i_coadd_manager_data_path|samples_coadd_reg[26]|datad
    Info:     15.012      0.128 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1377
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.166      0.166  R        clock network delay
    Info:     20.161     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1377
    Info: 
    Info: Data Arrival Time  :    15.012
    Info: Data Required Time :    20.161
    Info: Slack              :     5.149 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.779
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 6.779 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[1]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.169      0.169  R        clock network delay
    Info:      0.258      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[1]
    Info:      0.258      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella1|regout
    Info:      0.723      0.465 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|dataa
    Info:      0.982      0.259 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info:      0.982      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info:      1.016      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      1.016      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      1.050      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      1.050      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      1.259      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      1.713      0.454 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datad
    Info:      1.756      0.043 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      2.005      0.249 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info:      2.201      0.196 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      2.201      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      2.410      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      3.129      0.719 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      3.299      0.170 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.153      0.153  R        clock network delay
    Info:     10.078     -0.075     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     3.299
    Info: Data Required Time :    10.078
    Info: Slack              :     6.779 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 16.907
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 16.907 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.179      0.179  R        clock network delay
    Info:     60.268      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info:     60.268      0.000 RR  CELL  i_frame_timing|ftc|Equal1~21|regout
    Info:     62.964      2.696 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch6|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|datab
    Info:     63.227      0.263 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.139      0.139  R        clock network delay
    Info:     80.134     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    63.227
    Info: Data Required Time :    80.134
    Info: Slack              :    16.907 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -1.437
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is -1.437 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : i_rc_pll|altpll_component|pll|clk[0]
    Info: To Node      : adc2_clk
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      0.138      1.229 RR    IC  adc2_clk|datain
    Info:      1.172      1.034 RR  CELL  adc2_clk
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      2.609      3.700  R  oExt  adc2_clk
    Info: 
    Info: Data Arrival Time  :     1.172
    Info: Data Required Time :     2.609
    Info: Slack              :    -1.437 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.365
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.365 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.149      0.149  R        clock network delay
    Info:      0.238      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.238      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      0.523      0.285 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datac
    Info:      0.571      0.048 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.149      0.149  R        clock network delay
    Info:      0.206      0.057      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     0.571
    Info: Data Required Time :     0.206
    Info: Slack              :     0.365 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.366
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.366 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.157      0.157  R        clock network delay
    Info:      0.246      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info:      0.246      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|data_reg[15]|regout
    Info:      0.532      0.286 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|spi_sdat_o|datac
    Info:      0.580      0.048 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.157      0.157  R        clock network delay
    Info:      0.214      0.057      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Arrival Time  :     0.580
    Info: Data Required Time :     0.214
    Info: Slack              :     0.366 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 4.000 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.140      0.951 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.171      0.311 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.417      0.417 RR  CELL  inclk|combout
    Info:      5.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      3.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.860      0.951 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.171      0.311 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :     5.000
    Info: Slack            :     4.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.136      0.955 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.175      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.864      0.955 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.175      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.866      0.957 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.177      0.311 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 RR  CELL  inclk|combout
    Info:     20.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.866      0.957 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.177      0.311 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 FF  CELL  inclk|combout
    Info:     20.898      0.481 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 39.000 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.154      0.937 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.157      0.311 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.417      0.417 RR  CELL  inclk|combout
    Info:     40.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     38.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.846      0.937 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.157      0.311 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    40.000
    Info: Slack            :    39.000
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 662 megabytes
    Info: Processing ended: Thu Feb 03 14:52:51 2011
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:24


