# Ch05. CPU 성능 향상 기법

&nbsp;
## 05-1. 빠른 CPU를 위한 설계 기법

    ☑️ keywords : 클럭, 코어, 멀티코어, 스레드, 멀티스레드
<br>

### ● 클럭

- 클럭 속도가 높아지면, CPU는 명령어 사이클을 더 빠르게 반복
    
    → 클럭 속도가 높은 CPU는 일반적으로 성능 굿
    
- 클럭 속도는 CPU 속도 단위로 간주됨
- 클럭 속도 : 헤르츠(Hz) 단위로 측정, 1초에 클럭이 몇 번 반복되는지 나타냄
    
    e.g. 1Hz: 클럭이 1초에 1번 반복, 100Hz : 클럭이 1초에 100번 반복
    
- cf. 클럭 속도는 일정하지 않다
    
    CPU는 일정한 클럭 속도를 유지하기보다는 고성능을 요하는 순간에는 순간적으로 클럭 속도를 높이고, 그렇지 않을 때는 유연하게 클럭 속도를 낮추기도 한다.
    
    최대 클럭 속도를 강제로 더 끌어올릴 수도 있는데, 이런 기법을 **오버클럭킹**(overclocking)이라고 한다.
    
    → 클럭 속도를 높히면 CPU가 빨라지지만, 발열 문제 발생!
    따라서, 클럭 속도만으로 CPU의 성능을 올리는 것에는 한계가 있음
<br>

### ● 코어와 멀티코어

코어, 스레드 수 ↑ ~ CPU의 성능 ↑

▪️ **코어(core)**
    
> 명령어를 실행하는 부품
    
▪️ **멀티코어(multi-core) CPU** = **멀티코어 프로세서**

> 명령어를 실행할 수 있는 하드웨어 부품(코어)이 CPU 안에 2개 이상 있는 CPU
    
- CPU의 연산 속도 ~ 코어 수에 비례하여 증가 X
- 처리할 명령어들을 적절하게 분배하는 것이 중요!
<br>

### ● 스레드와 멀티스레드

▪️ 스레드(thread)
> 실행 흐름의 단위
- 스레드의 종류
    - 하드웨어적 스레드 (CPU에서 사용)
    - 소프트웨어적 스레드 (프로그램에서 사용)<br>

- 하드웨어적 스레드
    
    : 하나의 코어가 동시에 처리하는 명령어 단위
    
    - 논리 프로세서(logical processor) 라고 부르기도 함
    - 하나의 코어로 여러 명령어를 동시에 처리하는 CPU : 멀티스레드(multithread) 프로세서 or 멀티스레드 CPU
    - cf. 하이퍼스레딩(hyper-threading) : 인텔의 멀티스레드 기술

- 소프트웨어적 스레드
    
    : 하나의 프로그램에서 독립적으로 실행되는 단위
    
- 멀티스레드 프로세서
    
    : 하나의 코어로 여러개의 명령어를 동시에 실행할 수 있는 CPU
    
    핵심은 하나의 명령어를 처리하기 위한 레지스터를 여러개 가지고 있으면 됨!
    
&nbsp;
## 05 - 2. 명령어 병렬 처리 기법

    ☑️ keywords : 명령어 파이프라이닝, 슈퍼스칼라, 비순차적 명령어 처리 기법
<br>

### ● 명령어 파이프라인

- 명령어 처리 과정 (클럭 단위로 나눔)
    1. 명령어 인출(Instruction Fetch)
    2. 명령어 해석(Instruction Decode)
    3. 명령어 실행(Execute Instruction)
    4. 결과 저장(Write Back)
    - 중요한 것은, 같은 단계가 겹치지만 않는다면 CPU는 **각 단계를 동시에 실행할 수 있다**
    
    e.g. CPU는 한 명령어를 '인출'하는 동안에 다른 명령어를 '실행'할 수 있고, 한 명령어가 '실행'되는 동안 연산 결과를 '저장'할 수 있다.

- 명령어 파이프라이닝(instruction pipelining)
    
    공장 생산 라인처럼 명령어들을 명령어 파이프라인(instruction pipeline)에 넣고 동시에 처리하는 기법
    
- 파이프라인 위험(pipeline hazard)
    
    파이프라이닝이 높은 성능을 가져오지만, 특정 상황에서는 성능 향상에 실패
    
    - 종류
        - **데이터 위험**
        - **제어 위험**
        - **구조적 위험**
        <br>

- 데이터 위험
    - 명령어 간 '데이터 의존성'에 의해 발생
    - 어떤 명령어는 이전 명령어를 끝까지 실행해야 실행 가능
    
        ```
        명령어 1: R1 <- R2 + R3 // R2 레지스터 값과 R3 레지스터 값을 더한 값을 R1 레지스터에 저장
        명령어 2: R4 <- R1 + R5 // R1 레지스터 값과 R5 레지스터 값을 더한 값을 R4 레지스터에 저장
        ```
    
        위의 경우, 명령어 1을 수행해야만 명령어 2를 수행할 수 있다.

        → 명령어 2는 명령어 1의 데이터에 의존적이다.

        이처럼 데이터 의존적인 두 명령어를 무작정 동시에 실행하려고 하면 파이프라인이 제대로 작동되지 않는 것을 '데이터 위험'이라고 한다.
    

- 제어 위험(control hazard)
    - 분기 등으로 인한 '프로그램 카운터의 갑작스러운 변화'에 의해 발생
    - 기본적으로 프로그램 카운터는 '현재 실행 중인 명령어의 다음 주소'로 갱신된다. 
    
        하지만 프로그램 실행 흐름이 바뀌어 명령어가 실행되면서 프로그램 카운터 값에 갑작스러운 변화가 생긴다면 명령어 파이프라인에 미리 가지고 와서 처리 중이었던 명령어들은 아무 쓸모가 없어진다. 
    
        이를 '제어 위험'이라고 한다.
    - **분기 예측**(branch prediction) : 프로그램이 어디로 분기할지 미리 예측한 후 그 주소를 인출하는 기술

- 구조적 위험 (structural hazard) = 자원 위험(resource hazard)
    - 명령어들을 겹쳐 실행하는 과정에서 서로 다른 명령어가 동시에 ALU, 레지스터 등과 같은 CPU 부품을 사용하려고 할 때 발생
<br>

### ● 슈퍼스칼라 (superscala)

- CPU 내부에 여러 개의 명령어 파이프라인을 포함한 구조
- 슈퍼스칼라 구조로 명령어 처리가 가능한 CPU : 슈퍼스칼라 프로세서 or 슈퍼스칼라 CPU
<br>

### ● 비순차적 명령어 처리 (OoOE: Out-of-order execution)

- 오늘날 CPU 성능 향상에 크게 기여한 기법이자 대부분의 CPU가 차용하는 방법
- 명령어들을 순차적으로 실행하지 않는 기법으로, 명령어의 '합법적인 새치기'라고 볼 수 있음
- 명령어를 순차적으로만 실행하지 않고 순서를 바꿔 실행해도 무방한 명령어를 먼저 실행하는 병렬 처리 기법
    
    → 명령어 파이프라인의 중단을 방지
    
&nbsp;
## 05 - 3. CISC와 RISC

    ☑️ keywords : ISA, CISC, RISC

<br>
- CPU의 언어인 ISA란?

- 현대 CPU의 주요 설계 방식인 CISC와 RISC의 정의와 차이점?
<br>
    

### ● 명령어 집합 (instruction set)

= 명령어 집합 구조(ISA: Instruction Set Architecture)

: CPU가 이해할 수 있는 명령어들의 모음

- CPU마다 ISA가 다를 수 있음
- ISA가 다르면 같은 소스 코드로 만들어진 프로그램이라도 CPU가 이해할 수 있는 명령어도 어셈블리어도 달라짐!
    
    e.g. 인텔 노트북의 CPU는 x86 or x86-64 ISA, 애플 아이폰의 CPU는 ARM ISA를 이해하므로 서로의 명령어를 이해할 수 없음
<br>

### ● CISC (Complex Instruction Set Computer)

: 복잡하고 다양한 명령어들을 활용하는 CPU 설계 방식

- 대표적인 CISC 기반의 ISA : x86, x86-64
- 장점
    - CISC는 다양하고 강력한 기능의 명령어 집합 활용
        
        → 명령어의 형태와 크기가 다양한 **가변 길이 명령어** 활용
        
    - 다양하고 강력한 명령어를 활용 ~ 상대적으로 적은 수의 명령어로도 프로그램을 실행 가능
        
        메모리를 아끼며 개발해야 했던 시절에 인기 굿
        
- 단점
    - 사용하는 명령어가 복잡하고 다양한 기능 제공
        
        → 명령어의 크기와 실행되기까지의 시간이 일정 X
        
    - 복잡한 명령어 때문에 명령어 하나를 실행하는 데에 여러 클럭 주기를 필요로 함
        
        → 규격화가 어려워 파이프라이닝이 어려움
        
    - 복잡하고 다양한 명령어 활용가능
        
        But, 대다수의 복잡한 명령어는 사용 빈도가 낮음!
        
        명령어 집합 중 20% 정도의 명령어가 사용된 전체 명령어의 80%를 차지함
        
        → CISC 기반 CPU는 성장에 한계
        

- CISC의 한계로 인한 교훈
    1. 빠른 처리를 위해 명령어 파이프라인을 활용 할 것
        
        → 원활한 파이프라이닝을 위해 '명령어 길이와 수행 시간이 짧고 규격화'되어 있어야 한다.
        
    2. 어차피 자주 쓰이는 명령어만 줄곧 사용함
        
        → 복잡한 기능을 지원하는 명령어를 추가하기 보다는 '자주 쓰이는 기본적인 명령어를 작고 빠르게 만드는 것'이 중요하다.
<br>


### ● RISC (Reduced Instruction Set Computer)

: CISC에 비해 명령어의 종류가 적고, 짧고 규격화된 명령어와 되도록 1클럭 내외로 실행되는 명령어 지향

- 고정 길이 명령어를 활용
- 명령어가 규격화되어 있고, 하나의 명령어가 1클럭 내외로 실행
    
    → 명령어 파이프라이닝에 최적화
    
- 메모리에 직접 접근하는 명령어를 load, store 2개로 제한할 만큼 메모리 접근을 단순화, 최소화 추구
    
    → load-store 구조라고 부르기도 한다.
    
- RISC는 메모리 접근을 단순화, 최소화하는 대신 레지스터를 적극적으로 활용
    
    → CISC보다 레지스터를 이용하는 연산이 많고, 일반적인 경우보다 범용 레지스터 개수도 더 많음
    
- 사용 가능한 명령어 개수가 CISC보다 적기 때문에 RISC는 CISC보다 많은 명령으로 프로그램을 작동시킴
<br>

### ● CISC와 RISC 차이

|  | CISC | RISC |
| --- | --- | --- |
| 명령어의 특징 | 복잡하고 다양한 명령어 | 단순하고 적은 명령어 |
| 명령어의 길이 | 가변 길이 명령어 | 고정 길이 명령어 |
| 주소 지정 방식 | 다양한 주소 지정 방식 | 적은 주소 지정 방식 |
| 프로그램을 이루는 명령어의 수 | 적음 | 많음 |
| 명령어 수행에 걸리는 시간 | 여러 클럭에 걸쳐 명령어 수행 | 1클럭 내외로 명령어 수행 |
| 파이프라이닝 난이도 | 어려움 | 쉬움 |
