---
marp: true
title: A-lab 2차 발표 노트
theme: gaia
paginate: true
_paginate: false
---

## 첫 페이지
안녕하세요. S.LSI 사업부 기반설계실 김응섭입니다.
“Verilog Coding, Redefined”를 모토로, Verilog Language Server 개발에 대해 제안 발표 드리겠습니다.

---

## Outline (1/2)
* 오늘 드릴 말씀은 Digital logic design에 관련된 것입니다
* Digital logic desgin은 Verilog라는 프로그래밍 언어를 통해 코딩을 함으로써 이루어집니다.
* Verilog 코딩 환경이 원시적 -> 네이게이션이 없던 시절에 지도책… -> 열악
* DS 부문 3개 사업부에 Verilog 사용자수 조사 -> 3천 여명
* 원시적인 코딩 환경 -> 매일 시간 낭비

---

## Outline (2/2)
* 이 문제를 해결하고자 Verilog Language Server를 개발하여,
* HW 코딩 환경에 언어 분석 서비스를 제공해서
* HW 코딩 환경도 현대적으로 바꾸고자 이 과제를 제안
* 이 프로젝트가 채택되어 HW 코딩 환경 개선
* -> 개발 비용을 줄여서 -> 생산성을 높일 수 있을 것으로 기대

---

## 배경: Digital hardware logic 설계
* 그럼, 조금 더 자세히 문제를 살펴 보겠습니다.
* HW digital logic 설계는 Verilog coding을 통해 이루어지는데,
* 코딩이라는 것이 SW 개발하는 것에부터 시작했기 때문에
* HW 코딩도 “언어와 타겟이 다르다”는 점을 제외하면
* SW 코딩과 다를 것이 없습니다.

---

## 배경: 하드웨어 개발툴의 낮은 생산성 (1/2)
* 그런데, HW 코딩 환경을 SW 코딩 환경을 비교 -> 현격한 차이
* HW coding 환경에 사용되는 텍스트 에디터 -> Verilog 문법 이해하지 못함
	* 사람이 코드의 모든 것을 읽고 진행해야 하기 떄문에,
	* 반복적으로 무의미한 일을 해야 함
	* 생산성이 낮을 수밖에 없음

---

## 배경: 하드웨어 개발툴의 낮은 생산성 (2/2)
* 현대적인 SW 코딩 환경에서 사용하는 텍스트 에디터는 -> SW 프로그래밍 언어 문법을 이해
	* 개발자가 코딩할 때 각종 정보를 실시간으로 표시
	* 운전자가 차를 몰 때 네비게이션의 길 안내를 받는 것과 같다

---

## 문제: 열악한 HW 코딩 환경 (1/4)
* 구체적으로 어떤 문제가 있는지 살펴 보겠습니다.
	* 여러 가지 문제가 있지만 크게 3가지 종류로 묶어 봤습니다.
* 첫 번째는 코드를 읽는데 어려움이 있습니다.
	* Verilog code에서 사용되는 모듈/심볼들은 여러 파일에 흩어져 정의되어 있음
	* 코드를 읽을 때 심볼의 정의를 알아야 할 때가 많음

---

## 문제: 열악한 HW 코딩 환경 (2/4)
* 심볼 정의 찾기 위해 ->텍스트 에디터 밖으로 나가야 함
	* -> 심볼이 어느 파일에 있는지 찾아야 함
	* -> 찾은 파일을 열어서 확인
	* -> 읽던 코드로 돌아오는 일을 반복
* 파일이 많은 경우에는 시간도 걸림 -> 눈과 손이 바쁘게 움직여야 함

---

## 문제: 열악한 HW 코딩 환경 (3/4)
* 두 번째는 코드를 작성하는데 불편함이 있습니다.
* 코드를 작성할 때, 다른 파일에 정의된 모듈의 포트가 어떻게 정의되어 있나?
* 에러 없이 코드 작성을 위해, 모듈 정의를 계속해서 참조, 정확하게 입력 필요
* 이 작업도 수동 반복 작업 -> 불편, 실수

---

## 문제: 열악한 HW 코딩 환경 (4/4)
* 세 번째는 코드의 에러가 뒤늦게 검출된다는 것
* 현재는 코드 작성과 별개로 에러 검출이 이루어짐
* 코딩이 끝난 후 한참 뒤에 에러 검출 -> 개발자가 그 코드가 어떤 것인지 파악
* 이것이 context switching에 해당 -> 연구에 따르면 평균 25분
* 또한, 문제가 된 부분과 연관되어 있는 코드까지 수정
* -> 에러 검출이 늦으면 늦을수록 수정해야 하는 코드량 많아짐

---

## 문제: 현대적인 SW 코딩 환경 (1/3)
* 현대적인 SW 코딩 환경에서는 문제 해결을 어떻게 하는지
* 먼저, 코드를 읽는데 텍스트 에디터가 도움을 줍니다.
	* 에디터가 코드의 문법을 이해하기 때문에,
	* 사람이 따로 심볼 정의를 찾지 않아도
	* -> 현재 커서가 놓은 곳의 심볼 정의를 바로 보여줌
	* 개발자가 원하면, 정의가 있는 위치로 바로 이동

---

## 문제: 현대적인 SW 코딩 환경 (2/3)
* 두 번째로 코드를 작성하는데 도움을 줍니다.
* 에디터가 코드의 문맥을 이해하기 때문에,
* 개발자가 현재 입력하는 시작 문자를 보고 -> 문맥에 맞게 들어갈 수 있는 심볼을 모두 보여줌
* 사용자는 심볼 전체를 입력하지 않고 -> 보여주는 심볼을 선택 -> 입력을 마침
* 개발자의 불편함, 실수를 같이 줄여줌

---

## 문제: 현대적인 SW 코딩 환경 (3/3)
* 세 번째로 코드의 에러를 실시간으로 검출해 줍니다.
* 에디터가 문법을 이해하기 때문에, -> 사용자가 잘못 입력한 코드를 바로 바로 지적
* 문제가 있는 코드 부분은 빨간 밑줄로 표시 -> 개발자가 잘 알아볼 수 있게 해줌
* 코드의 에러를 바로 확인하고 수정 -> 불필요한 context switching 방지
* 코드 수정에 드는 시간과 비용을 줄여줌
* 이 모든 기능을 하나의 통합 편집 환경에서 제공해 줌

---

## 현대적인 SW 코딩 환경
* 이런 기능들은 -> 문법에 맞게 코드를 분석하는 “언어 분석 서비스”에 의존
* 심볼, 모듈들의 위치, 컨텍스트 파악 등이 필요하기 때문.
* 따라서, “언어 분석 서비스” 없이는 편의 기능을 제공할 수 없게 됨

---

## SW 코딩 환경 적용 문제 (1/2)
* 개발자에게 편리한 기능을 HW 코딩 환경에 도입하면 좋을 텐데
* HW 코딩 환경에 SW 코딩 환경에 제공되는 편의 기능을 제공하려고 보니
	* -> HW 코딩 환경은 언어 분석 서비스를 제공하는 기능이 없음
* 폰 네비게이션을 오래된 차에 연결하려고 보니
	* -> 센터페시아에 스크린도 없고, USB 포트도 없는 상황이라 차에 연결이 불가능

---

## SW 코딩 환경 적용 문제 (2/2)
* 이미 이런 기능이 잘 갖춰진 SW 코딩 환경에 Verilog 분석 기능 제공하려고 보니,
	* HW 환경에서 SW 코딩 환경으로 이주하는 비용이 들고,
	* SW 코딩 환경으로 이주했다고 하더라도, Verilog 언어를 이해하지 못하는 문제
* 마치, 신 기능을 쓰기 위해, 새차를 뽑는 것과 비슷한 상황
* 새차를 뽑아서 차에 내장된 네비게이션을 사용하려고 보니,
	* 미국 지도만 있고 국내 지도는 없어서 무용지물

---

## 해결 방안: Verilog 언어 분석 서비스 개발 (1/2)
* 문제점 해결하기 위해, “Verilog Language Server 개발” 필요
* Language Server는 흔히 말하는 24시간 대기하는 서버 아님 -> Service provider를 의미
* 텍스트 익스텐션 형태로 제공
	* -> Editor에 입력된 코드 분석 -> 문맥에 맞는 정보 제공하는 역할

---

## 해결 방안: Verilog 언어 분석 서비스 개발 (2/2)
* SW 코딩 환경으로 이주를 원하는 개발자와 그렇지 않은 개발자
* HW, SW 코딩 환경용으로 Verilog Language server를 개발하면 좋을 것
* -> 중복 개발 문제가 불거짐

---

## 해결 방안: 중복 개발 문제 해결
* 중복 개발 문제 해결을 위해 -> Microsoft사가 제정한 표준 프로토콜인 Language Server Prototol, 줄여서 LSP를 지원하는 VLS를 개발할 것을 제안
* LSP를 이용하면 하나의 LS 프로그램으로 여러 텍스트 에디터에
	* -> Verilog 언어 분석 서비스를 제공

---

## 해결 방안: SW 구조 (산출물)
* 개발하려는 프로그램의 구조 -> 각 부분은 과제의 산출물
* 각 에디터마다 Extension 개발
	* 에디터와 LS 간의 인터페이스를 담당하는 “Thin Layer”
* LS는 공용으로 사용되기 때문에 하나만 개발
* LS 내부는 두 Layer로 이루어져 있는데,
	* LSP를 따르는 서버 부분
	* Code를 분석하는 parser 부분으로 나뉨

---

## 기술 확보
* LS 개발을 위해 여러 가지 기술들이 동원되어야 함
* 이 과제 제안 전에 미리 연구를 진행
* 다른 업무를 위해 2종의 editor extension 개발 경험
* LS 개발 기술 습득을 위해 -> 기초적인 언어 정의
	* -> 그 언어를 위한 LS를 “개인 프로젝트”로 개발
* 이 과제에서 사용하지 않는 다른 툴을 이용
	* -> Verilog 문법을 해석사는 parser를 “개인 프로젝트”로 개발
* 과제 수행을 위해 필요한 기술은 “이미” 확보된 상태

---

## 고객 가치 (1/2)
* 과제로 얻을 수 있는 가치
* 다른 제품과의 차별점에 대해 설명
* 대안 제품 보다 높은 성능을 제공
* + 회사 인프라나 workflow와 연동 -> 차별화
* VWP -> 폐쇄망 -> 설치 어려움
	* -> 설치된 상태로 공급 -> 설치 과정 없이 바로 실행

---

## 고객 가치 (2/2)
* Verilog Code에 문제가 없는지 확인하는
* 기존부터 사용해 오는 체커 프로그램들 -> sign-off tools
* 이 툴들을 지금처럼 외부에서 실행하는 것이 아니라 -> 에디터에서 바로 실행
* -> 결과를 code line에 바로 표시하는 기능 제공

---

## 고객 가치: 기대 효과
* 과제가 완료되면 Verilog coding할 때 불필요하게 낭비되는 시간을 줄임
* 추정 -> 개발자 한 명 당 낭비되는 시간을 30분이라고 가정
* -> 연간 108억원을 절약
* 과제 참여 인원이 4명, 별 다른 장비 비용 없음 -> 이 비용을 고스란히 절약

---

## 팀
* 융합형 멤버 구성
	* SW 개발 능력과 함께 HW 개발도 알아야 함
	* 팀원 소속도 3개 사엉부에 골고루 분포
	* -> 각 사업부의 현황을 바로 알 수 있음
* 과제를 위해 필요한 기술 습득을 이미 마쳤습니다.
* 활주로에서 이륙을 기다리는 비행기에 비유하면
	* 체크리스트는 완료 -> 관제탑으로부터 “이륙 허가”만 떨어지면 비상할 수 있게 준비되어 있다

---

## 요약 (1/4)
* 오늘 말씀 드린 내용을 간략히 요약하자면,
* Digital hardware logic은 Verilog coding을 통해 설계되는데,
* Verilog 코딩 환경이 SW 코딩 환경에 비해 매우 열악
	* 3천 여 명이나 되는 DS 부문 Verilog 사용자들의 시간을 낭비

---

## 요약 (2/4)
* VLS 개발을 통해, HW coding 환경에도 언어 분석을 통해 제공되는 편리한 기능들을 제공할 것을 제안
	* 표준 LSP를 통해 하나의 LS 개발
	* -> HW/SW editor 환경 모두 지원
	* -> 개발을 위해 필요한 기술은 이미 모두 확보한 상태

---

## 요약 (3/4)
* 이 과제 개발을 통해 -> man-power 절약
	* 사업부 workflow 지원으로 다른 대안과 차별화를 이루고자 합니다.
* 과제 개발을 위해 HW/SW 개발 경험이 있는 3개 사업부에 소속된 멤버들이 뭉쳐서 “융합형 팀”을 구성 -> 과제 선정을 기다리고 있습니다.

---

## 요약 (4/4)
* 저희의 미션은 “Verilog Coding, Redefined”입니다.
	* 이 과제를 통해 지도로 길을 찾던 과거
	* -> 네비게이션을 사용하게 된 현재의 변화와 같이
	* -> Verilog 코딩 환경도 “현대적”으로 “혁신”하고자 합니다.
* 제가 준비한 내용은 여기까지이고, 지금까지 들어주셔서 감사합니다.
