/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : U-2022.12-SP2
// Date      : Mon Jun 12 04:17:48 2023
/////////////////////////////////////////////////////////////


module top ( i_a, o_a, o_a1, o_a2 );
  output [7:0] o_a;
  output [3:0] o_a1;
  output [3:0] o_a2;
  input i_a;


endmodule

