{"patent_id": "10-2022-0111586", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0032514", "출원번호": "10-2022-0111586", "발명의 명칭": "3차원 멤리스터 소자 및 그 제조 방법", "출원인": "한국과학기술원", "발명자": "전석우"}}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 나노쉘들이 3차원적으로 배열되며 서로 연결된 구조를 갖는 저항 변화부, 상기 나노쉘들 내부에 배치되어 각 나노쉘들과 3차원 계면을 형성하며 서로 연결된 3차원 네트워크 구조를 갖는 제1 도전체 및 상기 저항 변화부를 3차원적으로 둘러싸는 형태를 가지며, 상기 저항 변화부에 의해 상기 제1 도전체와 분리된 제2 도전체를포함하는 3차원 나노 복합체;상기 제1 도전체와 전기적으로 연결된 제1 단자; 및상기 제2 도전체와 전기적으로 연결된 제2 단자를 포함하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 저항 변화부는, 상기 저항 변화부는, 금속, 금속 산화물, 금속 질화물 및 고분자 중 적어도 하나를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 저항 변화부는, InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, HfO2, HfAlOx, HfSiOx,TaOx, PCMO( Pr0.3Ca0.7MnO3), SiNx, TiNx, TaNx, a-Si(아모퍼스 실리콘), Ag 및 pV3D3(poly(1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane) 중 적어도 하나를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 제1 단자는 상기 3차원 나노 복합체 하부에 배치되며,상기 저항 변화부와 동일한 물질을 포함하며 상기 제1 단자 위에 배치되는 더미층; 및상기 더미층 위에 배치되며 상기 제2 도전체와 전기적으로 연결되는 제2 단자를 더 포함하는 것을 특징으로 하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 제2 단자는 상기 제2 도전체와 동일한 물질을 포함하는 것을 특징으로 하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 저항 변화부의 쉘 두께는 1nm 내지 100nm인 것을 특징으로 하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 저항 변화부는,상기 제1 도전체와 접촉하는 저항 변화층; 및상기 제2 도전체와 접촉하며, 상기 저항 변화층과 다른 물질을 포함하며, 산소 공공(oxygen vacancy)을 포함하는 조성을 갖는 산소 저장층을 포함하는 것을 특징으로 하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 저항 변화층은 강유전 물질을 포함하며, 상기 산소 저장층은 BiFeO3, HfOx, TiO2-x, Sb2Te3및 TaO2-x 중에서 적어도 하나를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자.공개특허 10-2024-0032514-3-청구항 9 제1항에 있어서, 상기 제1 도전체는, 금속을 포함하며 상기 저항 변화부와 이격되는 충진부; 및금속 산화물 또는 금속 질화물을 포함하며, 상기 저항 변화부와 접촉하는 접촉층을 포함하는 것을 특징으로 하는 3차원 멤리스터 소자."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "하부 도전층을 포함하는 기판 상에 3차원 다공성 주형을 형성하는 단계;도금을 통해 제1 도전성 물질로 상기 3차원 다공성 주형을 충진하는 단계; 상기 3차원 다공성 주형을 제거하여, 상기 제1 도전성 물질을 포함하며 상기 3차원 다공성 주형의 역상을 갖는3차원 다공성 구조의 제1 도전체를 형성하는 단계;상기 제1 도전체의 기공 내에 나노쉘 형태의 저항 변화부를 형성하는 단계; 및상기 저항 변화부가 형성된 상기 기공 내에 제2 도전성 물질을 충진하여 제2 도전체를 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서, 상기 저항 변화부는, InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, HfO2, HfAlOx,HfSiOx, TaOx, PCMO( Pr0.3Ca0.7MnO3), SiNx, TiNx, TaNx, a-Si(아모퍼스 실리콘), Ag 및 pV3D3(poly(1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane) 중 적어도 하나를 포함하는 것을 특징으로 하는 3차원 멤리스터소자의 제조 방법."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제10항에 있어서, 상기 저항 변화부는 증착에 의해 형성되며, 상기 제2 도전체는 증착 또는 도금에 의해 충진되는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제10항에 있어서, 상기 저항 변화부를 형성할 때, 상기 하부 도전층 위에 배치되는 더미층을 형성하고, 상기 제2 도전체를 형성할 때, 상기 더미층 위에 배치되는 상부 단자를 형성하는 것을 특징으로 하는 3차원 멤리스터소자의 제조 방법."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제10항에 있어서, 상기 제2 도전체를 형성하기 전에, 상기 제1 도전체와 상기 저항 변화부를 포함하는 복합체를노출하는 개구부를 갖는 유기 절연층을 상기 도전층 위에 형성하는 단계를 더 포함하고, 상기 제2 도전체를 형성할 때, 상기 유기 절연층 위에 배치되는 상부 단자를 형성하는 것을 특징으로 하는 3차원 멤리스터 소자의 제조 방법."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제10항에 있어서, 상기 기판은 상기 하부 도전층 위에 배치되는 희생층을 더 포함하며, 상기 제2 도전체를 형성한 후, 상기 희생층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 3차원 멤리스터소자의 제조 방법."}
{"patent_id": "10-2022-0111586", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서, 상기 희생층은 금속 또는 금속 산화물을 포함하는 것을 특징으로 하는 3차원 멤리스터 소자의제조 방법.공개특허 10-2024-0032514-4-"}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "개시된 3차원 멤리스터 소자는, 제1 도전체, 저항 변화부 및 제2 도전체를 포함하는 3차원 나노 복합체, 상기 제 1 도전체와 전기적으로 연결된 제1 단자 및 상기 제2 도전체와 전기적으로 연결된 제2 단자를 포함한다. 상기 저 항 변화부는, 복수의 나노쉘들이 3차원적으로 배열되며 서로 연결된 구조를 갖는다. 상기 제1 도전체는, 상기 나 노쉘들 내부에 배치되어 각 나노쉘들과 3차원 계면을 형성하며 서로 연결된 3차원 네트워크 구조를 갖는다. 상기 제2 도전체는 상기 저항 변화부를 3차원적으로 둘러싸는 형태를 가지며, 상기 저항 변화부에 의해 상기 제1 도전 체와 분리된다."}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 멤리스터 소자에 관한 것이다. 보다 상세하게는, 3차원의 연속적인 쉘 형태의 저항변화층이 제 1도전 체와 제 2도전체를 완전히 분리하는 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법에 관한 것이다."}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근, 반도체 소자의 Moore의 법칙 한계 도달과, 기존 폰 노이만 구조 (Von Neumann architecture)가 갖는 비 효율성으로 인해 뇌의 시냅스를 모방한 인공지능 뉴로모픽 회로 기술에 대한 관심이 높아지고 있다. 멤리스터 소자는 비휘발성이고 가역적인 저항변화, 아날로그 구동 방식으로 인해 뉴로모픽 기술을 구현하기 위한 차세대 반도체 소자로서 주목받고 있다. 그러나, 기존 2차원 평면 형태의 멤리스터 소자의 경우, 2차원의 저항 변화층-도전체 계면에 따른 전도성 금속 과 저항 변화층 간의 물리적으로 한정된 계면 면적으로 인해 소자의 크기가 작아짐에 따라 동작전류가 감소하게 되고, 저항 변화의 폭의 저하로 인한 점진적인 저항 변화가 제한적이기 때문에 소자의 성능이 급격하게 저하될 수 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 대한민국등록특허 10-2196523호 비특허문헌 (비특허문헌 0001) Nano Lett., 19, 839, 2019 (비특허문헌 0002) Adv. Electron. Mater., 2, 1600090, 2016 (비특허문헌 0003) Nat. Nanotechnol., 5, 148, 2010"}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 과제는, 멤리스터 소자, 특히 계면제어형 멤리스터 소자의 스케일 다운 시에도 신뢰성 있는 동작 전류를 유지하기 위한 도전층-저항변화층 간의 계면 저항 변화 면적을 구현하고, 저전력에서도 넓은 저항 변화 폭을 구현할 수 있는 3차원 멤리스터 소자를 제공하는 것이다. 본 발명의 다른 과제는 상기 3차원 멤리스터 소자의 제조 방법을 제공하는 것이다. 다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으 로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다."}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 본 발명의 일 과제를 달성하기 위한 본 발명의 예시적인 실시예들에 따른 3차원 멤리스터 소자는, 제1 도전체, 저항 변화부 및 제2 도전체를 포함하는 3차원 나노 복합체, 상기 제1 도전체와 전기적으로 연결된 제1 단자 및 상기 제2 도전체와 전기적으로 연결된 제2 단자를 포함한다. 상기 저항 변화부는, 복수의 나노쉘들이 3 차원적으로 배열되며 서로 연결된 구조를 갖는다. 상기 제1 도전체는, 상기 나노쉘들 내부에 배치되어 각 나노 쉘들과 3차원 계면을 형성하며 서로 연결된 3차원 네트워크 구조를 갖는다. 상기 제2 도전체는 상기 저항 변화 부를 3차원적으로 둘러싸는 형태를 가지며, 상기 저항 변화부에 의해 상기 제1 도전체와 분리된 다. 일 실시예에 따르면, 상기 저항 변화부는, 상기 저항 변화부는, 금속, 금속 산화물, 금속 질화물 및 고분자 중 적어도 하나를 포함한다. 일 실시예에 따르면, 상기 저항 변화부는, InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, HfO2, HfAlOx, HfSiOx, TaOx, PCMO( Pr0.3Ca0.7MnO3), SiNx, TiNx, TaNx, a-Si(아모퍼스 실리콘), Ag 및 pV3D3(poly(1,3,5- trimethyl-1,3,5-trivinyl cyclotrisiloxane) 중 적어도 하나를 포함한다. 일 실시예에 따르면, 상기 제1 단자는 상기 3차원 나노 복합체 하부에 배치된다. 상기 3차원 멤리스터 소자는, 상기 저항 변화부와 동일한 물질을 포함하며 상기 제1 단자 위에 배치되는 더미층 및 상기 더미층 위에 배치되 며 상기 제2 도전체와 전기적으로 연결되는 제2 단자를 더 포함한다. 일 실시예에 따르면, 상기 제2 단자는 상기 제2 도전체와 동일한 물질을 포함한다. 일 실시예에 따르면, 상기 저항 변화부의 쉘 두께는 1nm 내지 100nm이다. 일 실시예에 따르면, 상기 저항 변화부는, 상기 제1 도전체와 접촉하는 저항 변화층; 및 상기 제2 도전체와 접 촉하며, 상기 저항 변화층과 다른 물질을 포함하며, 산소 공공(oxygen vacancy)을 포함하는 조성을 갖는 산소 저장층을 포함한다. 일 실시예에 따르면, 상기 저항 변화층은 강유전 물질을 포함하며, 상기 산소 저장층은 BiFeO3, HfOx, TiO2-x, Sb2Te3 및 TaO2-x 중에서 적어도 하나를 포함한다. 일 실시예에 따르면, 상기 제1 도전체는, 금속을 포함하며 상기 저항 변화부와 이격되는 충진부; 및 금속 산화 물 또는 금속 질화물을 포함하며, 상기 저항 변화부와 접촉하는 접촉층을 포함한다. 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법은, 하부 도전층을 포함하는 기판 상에 3차원 다 공성 주형을 형성하는 단계, 도금을 통해 제1 도전성 물질로 상기 3차원 다공성 주형을 충진하는 단계, 상기 3 차원 다공성 주형을 제거하여, 상기 제1 도전성 물질을 포함하며 상기 3차원 다공성 주형의 역상을 갖는 3차원 다공성 구조의 제1 도전체를 형성하는 단계, 상기 제1 도전체의 기공 내에 나노쉘 형태의 저항 변화부를 형성하 는 단계 및 상기 저항 변화부가 형성된 상기 기공 내에 제2 도전성 물질을 충진하여 제2 도전체를 형성하는 단 계를 포함한다."}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상술한 바와 같이 본 발명의 예시적인 실시예들에 따르면, 멤리스터 소자는 3차원 나노 복합체 구조를 가지며, 단위체(나노 복합 구조)의 크기 및 형태를 조절함에 따라 단위 부피당 계면 면적을 증가시킬 수 있으며, 이에 따라 소자의 스케일 다운시 신뢰성 있는 동작전류를 유지할 수 있고, 소자의 저항 변화 특성 및 폭을 정교하게 조절할 수 있다. 또한, 저전력에서도 아날로그 소자에 적용 가능한 점진적인 저항 변화를 구현할 수 있다."}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 따른 3차원 멤리스터 소자에 대하여 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 본문에 상세 하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사 상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면 에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, \"포함 하다\" 또는 \"가지다\" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것 이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들 을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이"}
{"patent_id": "10-2022-0111586", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일 반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의 미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적 인 의미로 해석되지 않는다. 도 1은 본 발명의 일 실시예에 따른 3차원 멤리스터 소자를 도시한 모식도이다. 도 2는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 저항 변화부를 도시한 모식도이다. 도 3은 본 발명의 실시예들에 따른 3차원 멤리 스터 소자의 구조를 도시한 모식도이다. 도 1 및 도 2를 참조하면, 일 실시예에 따른 3차원 멤리스터 소자는 3차원 금속 나노복합구조를 갖는다. 예 를 들어, 상기 3차원 멤리스터 소자는 3차원 나노쉘 구조를 갖는 저항 변화부, 상기 저항 변화부(15 0)에 의해 둘러싸여지는 제1 도전체 및 상기 저항 변화부을 둘러싸는 제2 도전체를 포함한다. 일 실시예에 따르면, 상기 저항 변화부는 복수의 나노쉘들이 3차원으로 배열되며 서로 연결된 구조를 가질 수 있다. 상기 제1 도전체는 상기 나노쉘들 내부에 배치되며, 서로 연결된 3차원 네트워크 구조를 가질 수 있다. 상기 제2 도전체는 상기 저항 변화부를 둘러싸는 3차원 구조를 가질 수 있다. 따라서, 상기 제 1 도전체와 상기 제2 도전체는 상기 저항 변화부에 의해 전체적으로 분리될 수 있다. 상기 저항 변화부는 저항 변화층으로 지칭될 수도 있다. 예를 들어, 상기 제1 도전체 및 상기 제2 도전체는 금속, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 도전체 및 상기 제2 도전체는 각각 Pt, Ni, Au, Ag, Cu, Co, Fe, Pd, Ru, TiN 또는 이들의 조합을 포함할 수 있다. 또한, 상기 제1 도전체 및 상기 제2 도전체는 서로 동일한 물질 을 포함하거나 서로 다른 물질을 포함할 수 있다. 일 실시예에서, 상기 저항 변화부는 부도체(절연 물질)을 포함할 수 있으나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 저항 변화부는 금속, 금속 산화물, 금속 질화물, 고분자 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 저항 변화부는 InO2, SnO2, SrTiO3, SiOx, CeO2, Al2O3, TiO2, ZnO, HfO2, HfAlOx, HfSiOx, TaOx, PCMO( Pr0.3Ca0.7MnO3) 등의 금속 산화물, SiNx, TiNx, TaNx 등의 금속 질화물, a-Si(아모퍼스 실리콘), Ag 등의 금속, pV3D3(poly(1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane) 등과 같은 고분자를 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 이 외에도 멤리스터 소자 의 저항 변화부로 사용될 수 있는 것으로 알려진 다양한 물질이 이용될 수 있다. 일 실시예에 따르면, 상기 저항 변화부는 다층 구조를 가질 수 있다. 예를 들어, 상기 저항 변화부는 저항 변화층 및 산소 저장층을 포함할 수 있다. 상기 산소 저장층은 상기 저항 변화층과 다른 물질을 포함할 수 있으며, 산소 공공(oxygen vacancy)을 포함하는 조성을 가질 수 있다. 상기 산소 저장층은 계면제어형 멤리스터 에서 산소 공공(oxygen vacancy) 또는 이온의 확산을 용이하게 하여 저항 변화 범위 또는 저항 변화 속도를 증 가시킬 수 있다. 일 실시예에 따르면, 상기 저항 변화층은 CeO2, HfSiOx, TaOx 등의 강유전 물질을 포함할 수 있다. 상기 산소 저장층은 산소 공공 또는 이온 농도가 증가된 조성을 가질 수 있다. 예를 들어, 상기 산소 저장층은 BiFeO3, HfOx, TiO2-x, Sb2Te3, TaO2-x 또는 이들의 조합을 포함할 수 있다(0<x<2). 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 산소 저장층은 Al2O3, SiO2 또는 이들의 조합을 포함할 수도 있다. 상기 3차원 나노 복합 구조는 필라멘트 타입 또는 계면 타입의 멤리스터 소자를 형성할 수 있다. 예를 들어, 상 기 제1 도전체와 상기 제2 도전체에 서로 다른 전압 또는 전류가 인가되면, 전류 및 전압차에 의해 상기 저항 변화부 내에 전도성 필라멘트가 형성되고, 상기 전류 및 전압차의 크기에 따라 저항 변화폭이 달라질 수 있다. 이에 따라, 상기 3차원 나노 복합 구조는 멤리스터 소자로서 동작할 수 있다. 다른 실시예에서, 상기 저항 변화부의 저항은, 도전체/저항 변화부의 계면에서의 산화/환원 반응에 의해 변할 수 있다. 예를 들어, 상기 계면에서 전압차에 의한 전기장이 형성되면, 산소 공공 또는 금속 이온의 교환 현상 이 발생하고 이로 인하여 계면층의 두께가 변한다. 상기 계면층의 두께 변화는 쇼트키(Schottky) 에너지 장벽과 공핍 영역의 길이를 변화시킴에 따라, 상기 저항 변화부의 저항이 달라질 수 있다. 상기 3차원 나노 복합 구조는 제조 방법 에 따라 다양한 3차원 구조를 가질 수 있다. 예를 들어, 상기 3차원 나 노 복합 구조는 인공적으로 형성된 결정립(cryatal grain) 구조를 가질 수 있다. 예를 들어, 상기 3차원 나노 복합 구조는, 도 3에 도시된 체심입방격자(BCC), 면심입방격자(FCC) 및 체심정방격자(BCT)를 포함 14종의 브라 베 격자(Bravais lattice), 다이아몬드 구조, 자이로이드 구조, 비정렬 구조 등 다양한 구조를 가질 수 있으며, 그 형태와 상관없이 계면 면적을 증가시킬 수 있는 모든 3차원의 연속적인 구조를 포함할 수 있다. 예를 들어, 상기 나노쉘의 주기는 10nm 내지 1㎛일 수 있으며, 상기 저항 변화부의 쉘 두께는 1nm 내지 100nm일 수 있다. 일 실시예에 따르면, 상기 저항 변화부의 쉘 두께는 1nm 내지 60nm일 수 있다. 상기 저 항 변화부의 쉘 두께가 과소할 경우 리키지 등의 문제가 발생할 수 있으며, 상기 쉘 두께가 과도할 경우, 동작 전압이 증가하고 스위칭 속도가 감소할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 멤 리스터의 원하는 특성 및 공정에 따라 다양한 크기와 형상을 가질 수 있다. 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 경우, 단위체(나노 복합 구조)의 크기 및 형태를 조절함에 따라 단위 부피당 계면 면적을 증가시킬 수 있으며, 이에 따라 계면 면적 확보를 통한 동작 전류를 유지할 수 있으며, 소자의 저항 변화 특성을 정교하게 조절할 수 있다. 또한, 저전력에서도 아날로그 소자에 적용 가능한 점진적인 저항 변화를 구현할 수 있다. 도 4a, 도 4b, 도 4c, 도 4d, 도 4e, 도 4f 및 도 4g는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제 조 방법을 도시한 단면도들이다. 도 5a, 도 5b, 도 5c 및 도 5d는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법에서 3차원 구조를 형성하는 단계를 확대 도시한 단면도들이다. 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법을 도시한 단면도들이다. 도 4a를 참조하면, 기판 상에 접착막 및 포토레지스트막을 형성한다. 일 실시예에 따르면, 상기 기판 은 베이스 기판 위에 배치된 하부 도전층을 포함할 수 있다. 상기 하부 도전층 위에 접착막 을 형성한다. 예를 들어, 상기 접착막은 개구 영역을 포함할 수 있다. 상기 접착막과 상기 하부 도전층 위에 포토레지스트막을 형성한다. 일 실시예에 따르면, 상기 베이스 기판은, 유리, 실리콘, 쿼츠 등과 같은 비도전성 물질을 포함할 수 있다. 상기 하부 도전층은 금속을 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 기판은 전체적으로 도전성을 가질 수도 있다. 상기 하부 도전층은 이후의 공정에서 3차원 나노구조 도전체를 형성하기 위한 도금 공정의 전극 및 3차원 멤리스터 소자에 전압을 전달하기 위한 전극으로 사용될 수 있다. 예를 들어, 상기 하부 도전층은 Pt, Ni, Cu, Co, Fe, Pd, Ru, Ti, Mo, Al, Cr, Au 또는 이들의 조합을 포함할 수 있다. 상기 접착막은 포토레지스트 물질로 형성될 수 있다. 예를 들어, 상기 기판 상에 제1 포토레지스트 물질을 스핀 코팅 공정을 통해 도포할 수 있다. 도포된 상기 제1 포토레지스트 물질을 예를 들면, 약 90 ℃ 내지 약 100 ℃ 범위의 온도에서 예비 열처리를 수행할 수 있다. 다음으로, 상기 개구부에 대응하는 영역을 마스킹 한 후, 자외선 등과 같은 광원을 이용하여 노광하고 현상함으로써 비노광 영역을 제거하여 상기 개구부를 형성할 수 있다. 다음으로, 약 100℃ 내지 약 250℃ 범위의 온도의 핫 플레이트(hot plate)를 이용하여 하드 베이킹 (hard baking) 처리하여 상기 접착막을 형성할 수 있다. 상기 포토레지스트막은 상기 개구부를 충진함으로써, 상기 기판의 하부 도전층과 접촉할 수 있다. 예를 들어, 상기 접착막 및 상기 하부 도전층의 노출된 상면 상에 제2 포토레지스트 물질을 스핀 코 팅 공정을 통해 도포한 후, 예를 들면 약 90℃ 내지 약 100℃ 범위의 온도로 소프트 베이킹(soft baking) 처리 하여 상기 포토레지스트막을 형성할 수 있다. 상기 접착막 및 상기 포토레지스트막 형성을 위한 상기 제1 포토레지스트 물질 및 제2 포토레지스트 물질로서 동종 혹은 이종의 포토레지스트 물질을 사용할 수 있다. 일부 실시예들에 있어서, 상기 제1 포토레지 스트 물질 및 제2 포토레지스트 물질로서 에폭시 기반의 네거티브 톤(negative-tone) 포토레지스트 또는 DNQ 기 반의 포지티브 톤(positive-tone) 포토레지스트를 사용할 수 있다. 일 실시예에 있어서, 상기 제1 포토레지스트 물질 및 제2 포토레지스트 물질로서 광가교성을 갖는 유-무기 하이브리드 물질, 하이드로 젤, 페놀릭 수지 등을 사용할 수 있다. 예시적인 실시예들에 따르면, 상기 접착막은 약 0.5 ㎛ 내지 약 5 ㎛의 두께로 형성될 수 있으며, 상기 포 토레지스트막은 약 0.3 ㎛ 내지 1mm의 두께로 형성될 수 있다. 도 4b 및 도 4c를 참조하면, 상기 포토레지스트막을 노광하고, 현상하여 3차원 다공성 주형을 형성한 다. 일 실시예에 따르면, 상기 포토레지스트막에는 3차원 분포 광을 제공한다. 상기 3차원 노광은 근접장 나노 패터닝(Proximity-field NanoPatterning, PnP) 공정을 통해 수행될 수 있다. 상기 PnP 방법에 있어서, 예를 들면 엘라스토머(elastomer) 물질을 포함하는 위상 마스크(MK)에 투과되는 빛의 간섭 현상으로부터 발생된 주기적인 3차원 분포가 활용되어 포토레지스트와 같은 고분자 물질이 패터닝될 수 있 다. 예를 들면, 표면에 요철 격자 구조가 형성된 유연한 탄성체 기반의 위상 마스크(MK)를 상기 포토레지스트막 에 접촉시키면 반 데르 발스(Van der Waals) 힘에 기반하여 상기 위상 마스크가 자연적으로 상기 포토레지스트 막 표면에 밀착(예를 들면, 콘포멀(conformal) 접촉)할 수 있다. 상기 위상 마스크의 격자 주기와 유사한 범위의 파장을 갖는 레이저를 상기 위상 마스크(MK) 표면에 조사하면 탈봇 효과에 의해 3차원적인 빛의 분포가 형성될 수 있다. 네거티브 톤의 포토레지스트를 사용하는 경우, 보강 간섭으로 빛이 강하게 형성된 부분만 선택적으로 포토레지스트의 가교가 일어나고 상대적으로 빛이 약한 나머지 부분은 가교를 위한 노광량(exposure dose)이 충분하지 못하기 때문에 현상(developing) 과정에서 용해되어 제 거될 수 있다. 최종적으로 건조(drying) 과정을 거치면 상기 레이저의 파장 및 상기 위상 마스크의 디자인에 따 라 수십 나노미터(nm) ~ 수 마이크로미터(㎛) 수준의 주기적인 3차원 구조가 네트워크로 연결된 다공성 고분자 구조가 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 PnP 방법에 사용되는 위상 마스크의 패턴 주기 및 입사광의 파장을 조절하여 다공성 고분자 구조의 기공 사이즈 및 주기성을 조절할 수 있다. 상기 PnP 방법에 대한 보다 상세한 내용은 본 출원에 참조로서 병합되는 논문 J. Phys. Chem. B 2007, 111, 12945-12958; Proc. Natl. Acad. Sci. U.S.A. 2004, 101, 12428; Adv. Mater. 2004, 16, 1369 또는 대한민국 공개특허공보 제2006-0109477호(공개일 2006.10.20)에 개시되어 있다. 일부 실시예들에 있어서, 상기 PnP 방법에 사용되는 상기 위상 마스크는 폴리디메틸실록산(polydimetyl siloxane: PDMS), 폴리우레탄 아크릴레이트(polyurethane acrylate: PUA), 퍼플루오로폴리에테르 (perfluoropolyether: PFPE) 등의 물질을 포함할 수 있다. 일 실시예에 따르면, 상기 포토레지스트막이 네거티브 톤 포토레지스트로 형성된 경우, 현상액에 의해 비 노광부가 제거되고 노광부가 잔류할 수 있다. 이에 따라, 3차원 나노 기공을 포함하는 3차원 다공성 주형 을 얻을 수 있다 수 있다. 상기 현상액으로서 예를 들면, 프로필렌 글리콜 모노메틸 에테르 아세테이트 (propylene glycol monomethyl ether acetate: PGMEA)가 사용될 수 있다. 예를 들면, 3차원 다공성 주형은 약 1 nm 내지 약 2,000 nm 범위의 나노 스케일의 기공들이 3차원적으로 서로 연결되거나 또는 부분적으로 서로 연결된 채널을 포함할 수 있다. 이에 따라, 상기 3차원 다공성 주형 은 상기 채널들에 의해 주기적인 분포의 3차원 네트워크 구조를 포함할 수 있다. 도 4d를 참조하면, 상기 3차원 다공성 주형의 기공에 도전성 물질을 충진하여 복합체를 형성한다. 예를 들어, 상기 도전성 물질은 전기도금, 무전해도금 등과 같은 도금에 의해 제공될 수 있으며, 일 실시예에 따르면, 전기도금을 통해 제공될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 용액 공정, 증 착 등 다공성 구조를 충진할 수 있는 것으로 알려진 다양한 방법이 사용될 수 있다.상기 전기도금에 있어서, 양극, 전해질 용액 및 음극을 포함하는 전해 셀이 사용되며, 3차원 다공성 주형 하부의 하부 도전층이 음극으로 제공될 수 있다. 상기 전해질 용액은 도전성 물질, 예를 들어 금속의 양이 온을 포함하며, 전원을 통해 소정의 전압을 공급하여 상기 전해질 용액에 포함된 상기 금속 양이온을 3차원 다 공성 주형을 향해 이동시킬 수 있다. 일 실시예에 따르면, 상기 접착막에 의해 도금 영역이 정의될 수 있다. 예를 들어, 상기 접착막과 중 첩하는 영역에서는 실질적으로 도금이 수행되지 않을 수 있다. 예를 들어, 상기 전해질 용액은, 전기도금을 통해 다공성 주형을 충진하고자 하는 소재군에 따라 다를 수 있으 며 H2PtCl6, 황산구리, 염화구리, 염화니켈, CoSO4, PdCl2, RuCl3, KAu(CN)2 등을 포함할 수 있다. 일 실시예에 있어서, 상기 전기 도금 수행 전에 3차원 다공성 주형의 표면을 플라즈마 처리할 수 있다. 이 에 따라, 3차원 다공성 주형의 표면이 소수성에서 친수성으로 변환될 수 있으며, 상기 전해질 용액의 상기 금속 양이온의 접근성이 향상될 수 있다. 상기 전기 도금 수행 시, 전압 및/또는 전류의 크기, 공급 시간을 조절하여, 도전성 물질의 충진율을 조절할 수 있다. 도 4e 및 도 5a를 참조하면, 상기 3차원 다공성 주형을 제거하여, 3차원 다공성 구조를 갖는 제1 도전체를 형성한다. 예를 들어, 상기 제1 도전체는 Pt, Ni, Au, Ag, Cu, Co, Fe, Pd, Ru 또는 이들의 조합을 포함 할 수 있다. 예시적인 실시예들에 따르면, 상기 3차원 다공성 주형은 습식 에칭 또는 산소 플라즈마 처리를 통해 제거될 수 있다. 상기 3차원 다공성 주형을 제거할 때, 접착막도 함께 제거될 수 있다. 상기 플라즈마 처리는 산소 플라즈마 처리 또는 반응성 이온 식각(Reactive Ion Etching: RIE) 공정을 포함할 수 있다. 상기 제1 도전체는, 상기 3차원 다공성 주형의 역상의 형태를 가질 수 있다. 따라서, 상기 제1 도전체 는 3차원으로 연결된 기공(P1)들을 포함하는 다공성 구조를 가질 수 있으며, 도전 물질을 포함하는 정렬된 3차원 네트워크 구조를 가질 수 있다. 도 4f 및 도 5b를 참조하면, 상기 제1 도전체를 둘러싸도록 3차원 나노쉘 형태를 갖는 저항 변화부를 형성한다. 예를 들어, 상기 저항 변화부는 금속, 금속 산화물, 금속 질화물, 고분자 또는 이들의 조합을 포함할 수 있으며, 재료에 따라 적절한 방법에 의해 형성될 수 있다. 일 실시예에 따르면, 상기 저항 변화부는 하프 늄 실리콘 산화물 등과 같은 강유전 물질을 포함할 수 있으며, 원자층 증착 등과 같은 증착에 의해 형성될 수 있다. 이에 따라, 3차원 네트워크 형상의 제1 도전체와 이를 둘러싸는 저항 변화부의 복합체(PC)가 얻어질 수 있다. 상기 저항 변화부는 나노쉘 형태로 형성됨에 따라, 상기 복합체(PC)는 기공(P2)을 포함할 수 있 다. 상기 저항 변화부를 형성할 때, 상기 제1 도전체가 배치되지 않는 영역에서 상기 하부 도전층 위에, 상기 저항 변화부와 동일한 물질을 포함하는 더미층이 형성될 수 있다. 상기 더미층은 이 후에 멤리스터 소자의 단자들을 분리하는 절연층의 역할을 할 수있다. 도 4g 및 도 5c를 참조하면, 상기 복합체의 기공에 도전성 물질을 충진하여 제2 도전체를 형성한다. 상기 제2 도전체는 상기 저항 변화부를 둘러싸는 3차원 네트워크 구조를 가질 수 있다. 이에 따라, 상기 제1 도 전체, 상기 저항 변화부 및 상기 제2 도전체를 포함하는 3차원 멤리스터 소자가 얻어질 수 있다. 상기 제2 도전체는 전해 도금, 무전해 도금, 증착 등 다양한 방법으로 형성될 수 있다. 상기 제2 도전체를 형성할 때, 상기 더미층 위에 또는 상기 3차원 구조체 위에 상부 도전층이 형성될 수 있다. 상기 상부 도전층 및 상기 하부 도전층은 상기 더미층에 의해 절연될 수 있으 며, 각각 상기 제2 도전체 및 상기 제1 도전체에 전기적으로 연결될 수 있다. 따라서, 상기 상부 도 전층 및 상기 하부 도전층은, 상기 3차원 멤리스터 소자에 전압차를 인가하기 위한 제1 단자(또는 연결 전극) 및 제2 단자로 이용될 수 있다. 도 5c에서 상기 제2 도전체는 상기 제1 도전체 및 상기 저항 변화부가 형성되지 않은 영역 전체 를 충진하는 것으로 도시되나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 제2 도전체 의 형성 방법에 따라 도 5d에 도시된 것과 같이, 상기 제2 도전체는 상기 저항 변화부를 둘러싸는 박 막(나노쉘) 형태를 갖도록 형성될 수 있다. 예를 들어, 박막 형태의 제2 도전체는 무전해 도금과 같은 용 액 공정 또는 증착(CVD, ALD 등)에 의해 형성될 수 있다. 이 경우, 상기 제2 도전체 주위의 기공을 충진하도록 보호 매트릭스(PM)가 더 형성될 수 있다. 예를 들어, 상기 보호 매트릭스(PM)는, 상기 제2 도전체 주위의 기공에 고분자 수지(페놀 수지, 에폭시 수지, 실리콘 수지, 아크릴 수지, 폴리이미드 수지 등)를 충진하고 경화하여 얻어질 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 보호 매트릭스(PM)는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 물질을 포함하 고, 증착(CVD, ALD 등)에 의해 형성될 수도 있다. 다른 실시예에서, 도 6a 및 도 6b에 도시된 것과 같이, 상기 제2 도전체를 형성하기 전에, 포토레지스트 등을 이용하여 상기 복합체(PC)를 노출하는 개구를 갖는 유기 절연층을 형성한 후, 상기 제2 도전체를 형성함으 로써, 상기 유기 절연층 위에 배치되는 상부 도전층(162, 상부 단자)을 형성할 수도 있다. 상기의 실시예에서, 상기 저항 변화부에 의해 둘러싸여지는 제1 도전체가 먼저 형성되는 것으로 도시 하였으나, 이는 설명을 위한 예시적인 도시로서, 본 발명의 실시예들은 이에 한정되지 않으며, 3차원 다공성 주 형의 형상에 따라 상기 제2 도전체가 먼저 형성된 후, 상기 제1 도전체가 형성되는 것으로 이해될 수 도 있다. 도 7a 및 도 7b는 본 발명의 실시예들에 따른 3차원 멤리스터 소자의 단위 유닛을 도시한 단면도들이다. 도 7a를 참조하면, 3차원 멤리스터 소자는 제1 도전체, 저항 변화부 및 제2 도전체을 포함한다. 단위 유닛 내에서, 상기 저항 변화부는 상기 제1 도전체를 3차원적으로 둘러싸는 쉘 형상을 가지며, 상기 제2 도전체는 상기 저항 변화부를 둘러싼다. 상기 3차원 멤리스터 소자 내에서, 상기 제1 도전체, 상기 저항 변화부 및 상기 제2 도전체는, 인접하는 단위 유닛들이 3차원적으로 연결되어 형성된 주기적 정렬 구조를 가질 수 있다. 상기 저항 변화부는 저항 변화층 및 산소 저장층을 포함할 수 있다. 상기 저항 변화층 및 상기 산소 저장층의 소재는 전술한 것과 동일할 수 있다. 일 실시예에서, 상기 저항 변화층은 상기 산소 저장층 보다 먼저 형성될 수 있다. 상기 산소 저장층 이 형성된 후 상기 저항 변화층을 형성하면, 상기 저항 변화층의 조성의 제어가 어려울 수 있다. 예를 들어, 단위 유닛 내에서 상기 저항 변화층은 상기 제1 도전체와 접촉하고 상기 제1 도전 체를 둘러싸는 형상을 가질 수 있다. 상기 산소 저장층은 상기 제2 도전체과 접촉하고 상기 저 항 변화층을 둘러싸는 형상을 가질 수 있다. 도 7b를 참조하면, 3차원 멤리스터 소자는 제1 도전체, 저항 변화부 및 제2 도전체을 포함한다. 상기 제1 도전체는 제1 충진부와 제1 접촉층을 포함할 수 있다. 상기 저항 변화부는 저항 변화층 및 산소 저장층을 포함할 수 있다. 상기 제1 도전체의 소재는 공정에 따라 제한될 수 있다. 예를 들어, 상기 제1 도전체가 도금에 의해 형성될 경우, 상기 제1 도전체는 도금 공정에 적합한, 니켈, 은 등을 포함할 수 있다. 상기 제1 도전체가 금속(전이 금속)을 포함하는 경우, 상기 저항 변화층 내에 필라멘트가 형성됨에 따라 계면제어형 멤리스터 소자가 구현되지 않을 수 있다. 일 실시예에 따르면, 상기 제1 도전체의 제1 충진부를 먼저 형성한 후, 상기 제1 충진부를 둘러 싸는 제1 접촉층을 형성한다. 상기 제1 접촉층은 ALD 등과 같은 화학기상증착에 의해 형성될 수 있다. 따라서, 도전성 산화물 또는 도전성 질화물을 포함하며, 저항 변화부와 접촉하는 제1 접촉층이 형성될 수 있다. 일 실시예에 따르면, 상기 제1 접촉층은 TiN을 포함할 수 있다. 그러나, 본 발명의 실시 예들은 이에 한정되지 않으며, 상기 제1 접촉층은 InO, ZnO 등과 같은 도전성 산화물을 포함할 수도 있다. 상기 제1 접촉층을 형성한 후, 상기 저항 변화층 및 상기 산소 저장층을 차례로 형성할 수 있다. 일 실시예에 따르면, 상기 제2 도전체는 제2 충진부와 제2 접촉층을 포함할 수 있다. 예를 들어, 상기 산소 저장층을 형성한 후, 도전성 질화물 또는 도전성 산화물을 포함하는 제2 접촉층을 화학기상증착으로 형성한다. 다음으로, 도금 등과 같은 용액 공정을 통해 상기 제2 충진부를 형성할 수 있 다. 도 8a, 도 8b, 도 8c, 도 8d 및 도 8e는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법을 도시 한 단면도들이다. 도 8a를 참조하면, 하부 도전층을 갖는 기판 상에, 희생층, 접착막 및 포토레지스트막을 형성한다. 일 실시예에 따르면, 상기 희생층은 금속을 포함할 수 있다. 구체적으로, 상기 희생층은 상기 하부 도전층과 다른 금속을 포함할 수 있다. 예를 들어, 상기 하부 도전층은 크롬 또는 금을 포 함하고, 상기 희생층은 티타늄을 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 희생층은 금속 산화물을 포함할 수도 있다. 상기 희생층 위에는 상기 접착막이 배치된다. 일 실시예에서, 상기 접착막은 상기 희생층 의 측면을 커버하도록 배치될 수도 있다. 다음으로, 상기 포토레지스트막을 노광하고, 현상하여 3차원 다공성 주형을 형성한다. 도 8b를 참조하면, 상기 3차원 다공성 주형의 기공에 도전성 물질을 충진하여 복합체를 형성한다. 예를 들어, 상기 도전성 물질은 전기도금, 무전해도금 등과 같은 도금에 의해 제공될 수 있으며, 일 실시예에 따르면, 전기도금을 통해 제공될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 용액 공정, 증 착 등 다공성 구조를 충진할 수 있는 것으로 알려진 다양한 방법이 사용될 수 있다. 일 실시예에 따르면, 상기 접착막에 의해 도금 영역이 정의될 수 있다. 예를 들어, 상기 접착막과 중 첩하는 영역에서는 실질적으로 도금이 수행되지 않을 수 있다. 도 8c를 참조하면, 상기 3차원 다공성 주형을 제거하여, 3차원 다공성 구조를 갖는 제1 도전체를 형성한다. 상기 3차원 다공성 주형을 제거할 때, 상기 접착막도 함께 제거될 수 있다. 상기 희생층은 상기 하부 도전층 위에 잔류한다. 일 실시예에서 상기 희생층은 상기 제1 도전체와 접촉할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 희생층은 상기 제1 도전체와 이격 될 수도 있다. 도 8d를 참조하면, 상기 제1 도전체를 둘러싸도록 3차원 나노쉘 형태를 갖는 저항 변화부를 형성한다. 다 음으로, 상기 저항 변화부가 형성되지 않은 잔여 이공에 도전성 물질을 충진하여 제2 도전체를 형성한다. 이에 따라, 3차원 네트워크 형상의 제1 도전체, 제1 도전체를 둘러싸는 3차원 나노쉘 어레이 형상의 저항 변화부 및 상기 저항 변화부를 둘러싸는 제2 도전체를 포함하는 3차원 멤리스터 소자가 얻어질 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 도 5d에 도시된 것과 같이 상기 제2 도전체는 원자층 증착 등에 의해 코팅막으로 형성되어 상기 저항 변화부를 둘러싸는 쉘 형태를 가질 수도 있다. 상기 저항 변화부를 형성할 때, 상기 희생층 위에 상기 저항 변화부와 동일한 물질을 포함하는 더미층 이 형성될 수 있다. 또한, 상기 제2 도전체를 형성할 때, 상기 3차원 멤리스터 소자 및 상기 희생층 위에, 상부 도전층이 형성될 수 있다. 도 8e를 참조하면, 상기 희생층을 제거함으로써, 상기 희생층 위에 배치된 더미층 및 상부 도전 층의 일부를 제거한다(리프트 오프 공정). 일 실시예에 따르면, 상기 희생층은 상기 하부 도전층 , 상기 제1 도전체 및 상기 제2 도전체와 다른 물질을 포함한다. 따라서, 상기 희생층을 선택적으로 용해할 수 있는 식각액을 이용하여 상기 다른 구성의 손상 없이 상기 희생층 및 그 위에 배치된 더미층 및 상부 도전층을 제거할 수 있다. 상기 3차원 멤리스터 소자 위에 잔류한 상부 도전층은 제2 도전체와 전기적으로 연결되어 상기 제2 도전체에 전압을 전달하는 단자 역할을 할 수 있다. 이에 따라, 별도의 리소그라피 공정 없이 원하는 영역에 저항 변화부 및 상부 도전층을 패터닝할 수 있다. 이하에서는, 구체적인 실험예들에 통해 예시적인 실시예들에 따른 3차원 멤리스터 소자의 제조 방법에 대해 보 다 상세히 설명한다. 상기 실험예들은 단지 예시적으로 제공되는 것이며, 본 발명의 범위가 상기 실험예에 제공 된 내용으로 한정되는 것은 아니다.실시예 1 1. 3차원 다공성 주형 제조 크롬, 금 층이 각각 5 nm, 40 nm 코팅된 실리콘 웨이퍼 위에 위에 포토레지스트(상품명: SU-8 2, Micro Chem사 제조)를 3,000 rpm 으로 30초 동안 스핀코팅 한 후, 핫 플레이트 상에서 65 ℃로 2분, 95 ℃로 3분 동안 가열하 였다. 다음으로 크롬마스크를 올리고 365nm 파장의 UV 램프에 1분 동안 노출하고 120 ℃로 3분 가열하여 개구 영역을 제외한 영역에서 포토레지스트를 가교시켰다. 다음으로 현상과정을 통해 2차원 패턴을 형성(개구부 영역 제거)하여 접착막을 형성하였다. 다음으로, 상기 접착막이 형성된 기판 상에 포토레지스트(SU-8 10)을 1,400 rpm 으로 30초 간 스핀코팅 한 후, 핫 플레이트 상에서 65 ℃ 및 95 ℃로 가열하였다(각각 30분). 상기 포토레지스트가 도포된 기판에 주기적인 사각배열의 요철 구조를 갖는 PDMS 재질의 위상마스크(600nm 주기, 420nm 깊이의 요철구조) 로 사각 격자형으로 배열된 구멍을 갖는)를 접촉시켰다. 다음으로 355nm 파장의 레이저를 조사한 후, 현상 및 건조하여 x,y축으로 600nm 주기를 갖고, z축으로 1ㅅm 크기를 갖는 기공들이 배열 된 3차원 고분자 나노 구조체를 얻었다. 2. 전기도금을 통한 주형 충진 상기 3차원 다공성 주형의 기공에 전기도금을 이용하여 금속을 충진하였다. 구체적으로, Techni Nickel S(상품 명, Technic사 제조) 용액을 사용하여 상온에서 상기 3차원 다공성 주형 내부를 전기도금 공정을 통해 니켈로 충진하였다. 구체적으로, 1 사이클당 2 mA/cm2의 전류를 5초동안 인가한 후, 5초동안 전류를 차단하는 방식으로 총 2160 사이클을 시행하였다. 3. 3차원 다공성 주형 제거 플라즈마 에칭을 통하여 상기 3차원 다공성 주형을 제거하였다. 기체는 O2, N2, CF4를 이용하고 40℃, 300W로 150분간 비등방성으로 에칭을 진행하였다. 상기 3차원 다공성 주형을 제거함에 따라, 니켈로 이루어진 역상의 3 차원 나노 구조를 얻었다. 4. 저항 변화부 형성 상기 니켈로 이루어진 3차원 다공성 제1 도전체에 ALD를 이용하여 알루미늄 산화물로 이루어지며 나노쉘 어레이 형태를 갖는 저항 변화부를 형성하였다(두께 약 30nm) 5. 전기도금을 통한 제2 도전체 형성 상기 3차원 다공성 제1 도전체와 저항 변화부를 포함하는 복합체의 기공에 전기 도금을 이용하여 니켈을 충진하 였다. 도 9는 본 발명의 실시예 1에서 얻어진 3차원 나노구조의 주사전자현미경(SEM) 사진이다. 도 9를 참조하면, 도전층 1(제1 도전체)과 도전층 2(제2 도전체) 사이에 저항 변화부가 나노쉘 형태로 형성되었 음을 알 수 있다. 산업상 이용가능성 본 발명의 예시적인 실시예들에 따른 3차원 멤리스터 소자는 메모리 소자, 연산 소자 등을 필요로 하는 다양한 전자 장치에 사용될 수 있다. 상술한 바와 같이 본 발명의 예시적인 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가 진 자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발 명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.도면 도면1 도면2 도면3 도면4a 도면4b 도면4c 도면4d 도면4e 도면4f 도면4g 도면5a 도면5b 도면5c 도면5d 도면6a 도면6b 도면7a 도면7b 도면8a 도면8b 도면8c 도면8d 도면8e 도면9"}
{"patent_id": "10-2022-0111586", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 3차원 멤리스터 소자를 도시한 모식도이다. 도 2는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 저항 변화부를 도시한 모식도이다. 도 3은 본 발명의 실시예들에 따른 3차원 멤리스터 소자의 구조를 도시한 모식도이다. 도 4a, 도 4b, 도 4c, 도 4d, 도 4e, 도 4f 및 도 4g는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제 조 방법을 도시한 단면도들이다. 도 5a, 도 5b, 도 5c 및 도 5d는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법에서 3차원 구조 를 형성하는 단계를 확대 도시한 단면도들이다. 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법을 도시한 단면도들이다. 도 7a 및 도 7b는 본 발명의 실시예들에 따른 3차원 멤리스터 소자의 단위 유닛을 도시한 단면도들이다. 도 8a, 도 8b, 도 8c, 도 8d 및 도 8e는 본 발명의 일 실시예에 따른 3차원 멤리스터 소자의 제조 방법을 도시 한 단면도들이다. 도 9는 본 발명의 실시예 1에서 얻어진 3차원 나노구조의 주사전자현미경(SEM) 사진이다."}
