+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                ;
+--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; PWM2_FC03                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FC03                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FC02                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FC02                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FC01                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FC01                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FB03                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FB03                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FB02                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FB02                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FB01                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FB01                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FA03                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FA03                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FA02                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FA02                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM2_FA01                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PWM1_FA01                            ; 35    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ucr6                                 ; 36    ; 35             ; 0            ; 35             ; 17     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ucr5                                 ; 36    ; 35             ; 0            ; 35             ; 17     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ucr4                                 ; 36    ; 35             ; 0            ; 35             ; 17     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ucr3                                 ; 36    ; 35             ; 0            ; 35             ; 17     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ucr2                                 ; 36    ; 35             ; 0            ; 35             ; 17     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ucr1                                 ; 36    ; 35             ; 0            ; 35             ; 17     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; upll|altpll_component|auto_generated ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; upll                                 ; 2     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
