Fitter report for buzzer
Wed Apr 29 21:25:35 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 29 21:25:35 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; buzzer                                          ;
; Top-level Entity Name              ; buzzer                                          ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 533 / 15,408 ( 3 % )                            ;
;     Total combinational functions  ; 532 / 15,408 ( 3 % )                            ;
;     Dedicated logic registers      ; 121 / 15,408 ( < 1 % )                          ;
; Total registers                    ; 121                                             ;
; Total pins                         ; 5 / 161 ( 3 % )                                 ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 4 / 112 ( 4 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; bz       ; Missing drive strength and slew rate ;
; LED      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                            ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; dive[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[0]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[0]~_Duplicate_1                             ; Q                ;                       ;
; dive[0]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[1]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[1]~_Duplicate_1                             ; Q                ;                       ;
; dive[1]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[2]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[2]~_Duplicate_1                             ; Q                ;                       ;
; dive[2]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[3]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[3]~_Duplicate_1                             ; Q                ;                       ;
; dive[3]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[4]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[4]~_Duplicate_1                             ; Q                ;                       ;
; dive[4]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[5]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[5]~_Duplicate_1                             ; Q                ;                       ;
; dive[5]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[6]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[6]~_Duplicate_1                             ; Q                ;                       ;
; dive[6]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[7]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[7]~_Duplicate_1                             ; Q                ;                       ;
; dive[7]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[8]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[8]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[8]~_Duplicate_1                             ; Q                ;                       ;
; dive[8]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[9]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[9]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[9]~_Duplicate_1                             ; Q                ;                       ;
; dive[9]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[10]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[10]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[10]~_Duplicate_1                            ; Q                ;                       ;
; dive[10]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[11]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[11]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[11]~_Duplicate_1                            ; Q                ;                       ;
; dive[11]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[12]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[12]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[12]~_Duplicate_1                            ; Q                ;                       ;
; dive[12]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[13]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[13]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[13]~_Duplicate_1                            ; Q                ;                       ;
; dive[13]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[14]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[14]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[14]~_Duplicate_1                            ; Q                ;                       ;
; dive[14]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[15]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[15]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[15]~_Duplicate_1                            ; Q                ;                       ;
; dive[15]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[16]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[16]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[16]~_Duplicate_1                            ; Q                ;                       ;
; dive[16]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[17]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; dive[17]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[17]~_Duplicate_1                            ; Q                ;                       ;
; dive[17]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[18]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; dive[18]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[18]~_Duplicate_1                            ; Q                ;                       ;
; dive[18]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[19]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; dive[19]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[19]~_Duplicate_1                            ; Q                ;                       ;
; dive[19]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[20]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; dive[20]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[20]~_Duplicate_1                            ; Q                ;                       ;
; dive[20]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[21]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; dive[21]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[21]~_Duplicate_1                            ; Q                ;                       ;
; dive[21]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; dive[22]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; dive[22]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; dive[22]~_Duplicate_1                            ; Q                ;                       ;
; dive[22]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 657 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 657 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 647     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/willy7086/Desktop/Quartus/buzzer/output_files/buzzer.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 533 / 15,408 ( 3 % )   ;
;     -- Combinational with no register       ; 412                    ;
;     -- Register only                        ; 1                      ;
;     -- Combinational with a register        ; 120                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 293                    ;
;     -- 3 input functions                    ; 75                     ;
;     -- <=2 input functions                  ; 164                    ;
;     -- Register only                        ; 1                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 412                    ;
;     -- arithmetic mode                      ; 120                    ;
;                                             ;                        ;
; Total registers*                            ; 121 / 16,138 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 121 / 15,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 40 / 963 ( 4 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 5 / 161 ( 3 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 4%           ;
; Maximum fan-out                             ; 98                     ;
; Highest non-global fan-out                  ; 98                     ;
; Total fan-out                               ; 2159                   ;
; Average fan-out                             ; 3.18                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 533 / 15408 ( 3 % )   ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 412                   ; 0                              ;
;     -- Register only                        ; 1                     ; 0                              ;
;     -- Combinational with a register        ; 120                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 293                   ; 0                              ;
;     -- 3 input functions                    ; 75                    ; 0                              ;
;     -- <=2 input functions                  ; 164                   ; 0                              ;
;     -- Register only                        ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 412                   ; 0                              ;
;     -- arithmetic mode                      ; 120                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 121                   ; 0                              ;
;     -- Dedicated logic registers            ; 121 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 40 / 963 ( 4 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 5                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2233                  ; 5                              ;
;     -- Registered Connections               ; 762                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 2                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; 31    ; 1        ; 0            ; 14           ; 0            ; 47                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst   ; 184   ; 7        ; 37           ; 29           ; 14           ; 96                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; speed ; 117   ; 4        ; 37           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED  ; 114   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bz   ; 183   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 16 ( 31 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 17 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 2 / 24 ( 8 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 17 ( 6 % )  ; 2.5V          ; --           ;
; 7        ; 2 / 22 ( 9 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 45       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 82       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 84       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 86       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 87       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 95       ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 100      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 101      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 102      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 103      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 107      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 109      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 168        ; 4        ; LED                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; speed                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 168      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 175      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 176      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 279        ; 7        ; bz                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 281        ; 7        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 196      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 199      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 200      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 221      ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 240      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                           ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                            ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------+--------------+
; |buzzer                         ; 533 (519)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 5    ; 0            ; 412 (398)    ; 1 (1)             ; 120 (120)        ; |buzzer                                        ; work         ;
;    |lpm_mult:Mult0|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |buzzer|lpm_mult:Mult0                         ; work         ;
;       |mult_s4t:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |buzzer|lpm_mult:Mult0|mult_s4t:auto_generated ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; bz    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; speed ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
;      - ton[0]       ; 1                 ; 6       ;
;      - ton[1]       ; 1                 ; 6       ;
;      - ton[2]       ; 1                 ; 6       ;
;      - ton[3]       ; 1                 ; 6       ;
;      - ton[4]       ; 1                 ; 6       ;
;      - ton[6]       ; 1                 ; 6       ;
;      - ton[8]       ; 1                 ; 6       ;
;      - \upp:i[0]    ; 1                 ; 6       ;
;      - \upp:i[1]    ; 1                 ; 6       ;
;      - \upp:i[2]    ; 1                 ; 6       ;
;      - \upp:i[3]    ; 1                 ; 6       ;
;      - \upp:i[4]    ; 1                 ; 6       ;
;      - \upp:i[5]    ; 1                 ; 6       ;
;      - \upp:i[6]    ; 1                 ; 6       ;
;      - \upp:i[7]    ; 1                 ; 6       ;
;      - beat[31]     ; 1                 ; 6       ;
;      - beat[30]     ; 1                 ; 6       ;
;      - beat[29]     ; 1                 ; 6       ;
;      - beat[28]     ; 1                 ; 6       ;
;      - beat[27]     ; 1                 ; 6       ;
;      - beat[26]     ; 1                 ; 6       ;
;      - beat[25]     ; 1                 ; 6       ;
;      - beat[24]     ; 1                 ; 6       ;
;      - beat[23]     ; 1                 ; 6       ;
;      - beat[22]     ; 1                 ; 6       ;
;      - beat[21]     ; 1                 ; 6       ;
;      - beat[20]     ; 1                 ; 6       ;
;      - beat[19]     ; 1                 ; 6       ;
;      - beat[18]     ; 1                 ; 6       ;
;      - beat[17]     ; 1                 ; 6       ;
;      - beat[16]     ; 1                 ; 6       ;
;      - beat[15]     ; 1                 ; 6       ;
;      - beat[14]     ; 1                 ; 6       ;
;      - beat[13]     ; 1                 ; 6       ;
;      - beat[12]     ; 1                 ; 6       ;
;      - beat[11]     ; 1                 ; 6       ;
;      - beat[10]     ; 1                 ; 6       ;
;      - beat[9]      ; 1                 ; 6       ;
;      - beat[8]      ; 1                 ; 6       ;
;      - beat[7]      ; 1                 ; 6       ;
;      - beat[6]      ; 1                 ; 6       ;
;      - beat[5]      ; 1                 ; 6       ;
;      - beat[4]      ; 1                 ; 6       ;
;      - beat[3]      ; 1                 ; 6       ;
;      - beat[2]      ; 1                 ; 6       ;
;      - beat[1]      ; 1                 ; 6       ;
;      - beat[0]      ; 1                 ; 6       ;
;      - FD[17]       ; 1                 ; 6       ;
;      - FD[19]       ; 1                 ; 6       ;
;      - FD[16]       ; 1                 ; 6       ;
;      - FD[18]       ; 1                 ; 6       ;
;      - FD[15]       ; 1                 ; 6       ;
;      - FD[14]       ; 1                 ; 6       ;
;      - FD[13]       ; 1                 ; 6       ;
;      - FD[12]       ; 1                 ; 6       ;
;      - FD[11]       ; 1                 ; 6       ;
;      - FD[10]       ; 1                 ; 6       ;
;      - FD[9]        ; 1                 ; 6       ;
;      - FD[8]        ; 1                 ; 6       ;
;      - FD[7]        ; 1                 ; 6       ;
;      - FD[6]        ; 1                 ; 6       ;
;      - FD[5]        ; 1                 ; 6       ;
;      - FD[4]        ; 1                 ; 6       ;
;      - FD[3]        ; 1                 ; 6       ;
;      - FD[2]        ; 1                 ; 6       ;
;      - FD[1]        ; 1                 ; 6       ;
;      - ton[5]       ; 1                 ; 6       ;
;      - ton[7]       ; 1                 ; 6       ;
;      - ton[9]       ; 1                 ; 6       ;
;      - ton[10]      ; 1                 ; 6       ;
;      - ton[16]      ; 1                 ; 6       ;
;      - \upp:i[31]   ; 1                 ; 6       ;
;      - \upp:i[30]   ; 1                 ; 6       ;
;      - \upp:i[29]   ; 1                 ; 6       ;
;      - \upp:i[28]   ; 1                 ; 6       ;
;      - \upp:i[27]   ; 1                 ; 6       ;
;      - \upp:i[26]   ; 1                 ; 6       ;
;      - \upp:i[25]   ; 1                 ; 6       ;
;      - \upp:i[24]   ; 1                 ; 6       ;
;      - \upp:i[23]   ; 1                 ; 6       ;
;      - \upp:i[22]   ; 1                 ; 6       ;
;      - \upp:i[21]   ; 1                 ; 6       ;
;      - \upp:i[20]   ; 1                 ; 6       ;
;      - \upp:i[19]   ; 1                 ; 6       ;
;      - \upp:i[18]   ; 1                 ; 6       ;
;      - \upp:i[17]   ; 1                 ; 6       ;
;      - \upp:i[16]   ; 1                 ; 6       ;
;      - \upp:i[15]   ; 1                 ; 6       ;
;      - \upp:i[14]   ; 1                 ; 6       ;
;      - \upp:i[13]   ; 1                 ; 6       ;
;      - \upp:i[12]   ; 1                 ; 6       ;
;      - \upp:i[11]   ; 1                 ; 6       ;
;      - \upp:i[10]   ; 1                 ; 6       ;
;      - \upp:i[9]    ; 1                 ; 6       ;
;      - \upp:i[8]    ; 1                 ; 6       ;
;      - FD[0]        ; 1                 ; 6       ;
; speed               ;                   ;         ;
;      - Mux0         ; 1                 ; 0       ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                         ;
+--------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; LessThan0~8  ; LCCOMB_X16_Y18_N30 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LessThan1~20 ; LCCOMB_X20_Y19_N22 ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Mux0         ; LCCOMB_X38_Y15_N26 ; 76      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk          ; PIN_31             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk          ; PIN_31             ; 45      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst          ; PIN_184            ; 96      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                      ;
+------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Mux0 ; LCCOMB_X38_Y15_N26 ; 76      ; 2                                    ; Global Clock         ; GCLK6            ; --                        ;
; clk  ; PIN_31             ; 45      ; 4                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; \upp:i[2]                                                  ; 98      ;
; \upp:i[1]                                                  ; 98      ;
; rst~input                                                  ; 96      ;
; \upp:i[3]                                                  ; 95      ;
; \upp:i[0]                                                  ; 92      ;
; \upp:i[4]                                                  ; 87      ;
; LessThan1~20                                               ; 75      ;
; \upp:i[6]                                                  ; 56      ;
; \upp:i[5]                                                  ; 54      ;
; \upp:i[7]                                                  ; 50      ;
; LessThan2~12                                               ; 44      ;
; Add5~62                                                    ; 32      ;
; Mux9~21                                                    ; 28      ;
; Mux11~21                                                   ; 28      ;
; Mux8~21                                                    ; 27      ;
; Mux10~24                                                   ; 27      ;
; LessThan0~8                                                ; 25      ;
; Mux7~22                                                    ; 19      ;
; Mux6~1                                                     ; 15      ;
; Add3~10                                                    ; 15      ;
; LessThan3~9                                                ; 8       ;
; LessThan3~4                                                ; 8       ;
; Mux16~0                                                    ; 5       ;
; ton[16]                                                    ; 4       ;
; Add2~60                                                    ; 4       ;
; Add2~58                                                    ; 4       ;
; Add2~56                                                    ; 4       ;
; Add2~32                                                    ; 4       ;
; Add2~30                                                    ; 4       ;
; Add2~28                                                    ; 4       ;
; Add2~18                                                    ; 4       ;
; Add2~16                                                    ; 4       ;
; Add2~14                                                    ; 4       ;
; Add2~12                                                    ; 4       ;
; Add2~8                                                     ; 4       ;
; Mux5~20                                                    ; 3       ;
; Mux3~21                                                    ; 3       ;
; bz~reg0                                                    ; 3       ;
; Add2~62                                                    ; 3       ;
; Add2~54                                                    ; 3       ;
; Add2~52                                                    ; 3       ;
; Add2~50                                                    ; 3       ;
; Add2~48                                                    ; 3       ;
; Add2~46                                                    ; 3       ;
; Add2~44                                                    ; 3       ;
; Add2~42                                                    ; 3       ;
; Add2~40                                                    ; 3       ;
; Add2~38                                                    ; 3       ;
; Add2~36                                                    ; 3       ;
; Add2~34                                                    ; 3       ;
; Add2~26                                                    ; 3       ;
; Add2~24                                                    ; 3       ;
; Add2~22                                                    ; 3       ;
; Add2~20                                                    ; 3       ;
; Add2~10                                                    ; 3       ;
; Add2~6                                                     ; 3       ;
; Add2~4                                                     ; 3       ;
; dive[22]~SCLR_LUT                                          ; 2       ;
; dive[21]~SCLR_LUT                                          ; 2       ;
; dive[20]~SCLR_LUT                                          ; 2       ;
; dive[19]~SCLR_LUT                                          ; 2       ;
; dive[18]~SCLR_LUT                                          ; 2       ;
; dive[17]~SCLR_LUT                                          ; 2       ;
; dive[16]~SCLR_LUT                                          ; 2       ;
; dive[15]~SCLR_LUT                                          ; 2       ;
; dive[14]~SCLR_LUT                                          ; 2       ;
; dive[13]~SCLR_LUT                                          ; 2       ;
; dive[12]~SCLR_LUT                                          ; 2       ;
; dive[11]~SCLR_LUT                                          ; 2       ;
; dive[10]~SCLR_LUT                                          ; 2       ;
; dive[9]~SCLR_LUT                                           ; 2       ;
; dive[8]~SCLR_LUT                                           ; 2       ;
; dive[7]~SCLR_LUT                                           ; 2       ;
; dive[6]~SCLR_LUT                                           ; 2       ;
; dive[5]~SCLR_LUT                                           ; 2       ;
; dive[4]~SCLR_LUT                                           ; 2       ;
; dive[3]~SCLR_LUT                                           ; 2       ;
; dive[2]~SCLR_LUT                                           ; 2       ;
; dive[1]~SCLR_LUT                                           ; 2       ;
; dive[0]~SCLR_LUT                                           ; 2       ;
; clk~input                                                  ; 2       ;
; FD[0]                                                      ; 2       ;
; Mux4~24                                                    ; 2       ;
; Mux2~10                                                    ; 2       ;
; Mux2~1                                                     ; 2       ;
; LessThan2~4                                                ; 2       ;
; Mux1~3                                                     ; 2       ;
; Mux2~0                                                     ; 2       ;
; LessThan2~2                                                ; 2       ;
; LessThan2~1                                                ; 2       ;
; Mux11~19                                                   ; 2       ;
; Mux11~13                                                   ; 2       ;
; ton[10]                                                    ; 2       ;
; ton[9]                                                     ; 2       ;
; ton[8]                                                     ; 2       ;
; ton[7]                                                     ; 2       ;
; ton[6]                                                     ; 2       ;
; ton[5]                                                     ; 2       ;
; ton[4]                                                     ; 2       ;
; ton[3]                                                     ; 2       ;
; ton[2]                                                     ; 2       ;
; ton[1]                                                     ; 2       ;
; ton[0]                                                     ; 2       ;
; FD[19]                                                     ; 2       ;
; FD[17]                                                     ; 2       ;
; Add5~60                                                    ; 2       ;
; Add5~58                                                    ; 2       ;
; Add5~56                                                    ; 2       ;
; Add5~54                                                    ; 2       ;
; Add5~52                                                    ; 2       ;
; Add5~50                                                    ; 2       ;
; Add5~48                                                    ; 2       ;
; Add5~46                                                    ; 2       ;
; Add5~44                                                    ; 2       ;
; Add5~42                                                    ; 2       ;
; Add5~40                                                    ; 2       ;
; Add5~38                                                    ; 2       ;
; Add5~36                                                    ; 2       ;
; Add5~34                                                    ; 2       ;
; Add5~32                                                    ; 2       ;
; Add5~30                                                    ; 2       ;
; Add5~28                                                    ; 2       ;
; Add5~26                                                    ; 2       ;
; Add5~24                                                    ; 2       ;
; Add5~22                                                    ; 2       ;
; Add5~20                                                    ; 2       ;
; Add5~18                                                    ; 2       ;
; Add5~16                                                    ; 2       ;
; Add5~14                                                    ; 2       ;
; Add5~12                                                    ; 2       ;
; Add5~10                                                    ; 2       ;
; Add5~8                                                     ; 2       ;
; Add5~6                                                     ; 2       ;
; Add5~4                                                     ; 2       ;
; Add5~2                                                     ; 2       ;
; Add3~8                                                     ; 2       ;
; Add2~2                                                     ; 2       ;
; Add2~0                                                     ; 2       ;
; speed~input                                                ; 1       ;
; FD[0]~57                                                   ; 1       ;
; bz~0                                                       ; 1       ;
; Mux11~23                                                   ; 1       ;
; Mux11~22                                                   ; 1       ;
; Mux9~23                                                    ; 1       ;
; Mux9~22                                                    ; 1       ;
; Mux2~14                                                    ; 1       ;
; Mux2~13                                                    ; 1       ;
; Mux2~12                                                    ; 1       ;
; Mux2~11                                                    ; 1       ;
; Mux5~22                                                    ; 1       ;
; Mux5~21                                                    ; 1       ;
; LessThan2~15                                               ; 1       ;
; LessThan2~14                                               ; 1       ;
; ton~26                                                     ; 1       ;
; ton~25                                                     ; 1       ;
; ton~24                                                     ; 1       ;
; ton~23                                                     ; 1       ;
; i~30                                                       ; 1       ;
; i~29                                                       ; 1       ;
; i~28                                                       ; 1       ;
; i~27                                                       ; 1       ;
; i~26                                                       ; 1       ;
; i~25                                                       ; 1       ;
; i~24                                                       ; 1       ;
; i~23                                                       ; 1       ;
; i~22                                                       ; 1       ;
; i~21                                                       ; 1       ;
; i~20                                                       ; 1       ;
; i~19                                                       ; 1       ;
; i~18                                                       ; 1       ;
; i~17                                                       ; 1       ;
; i~16                                                       ; 1       ;
; i~15                                                       ; 1       ;
; i~14                                                       ; 1       ;
; i~13                                                       ; 1       ;
; i~12                                                       ; 1       ;
; i~11                                                       ; 1       ;
; i~10                                                       ; 1       ;
; i~9                                                        ; 1       ;
; i~8                                                        ; 1       ;
; beat~30                                                    ; 1       ;
; beat~29                                                    ; 1       ;
; beat~28                                                    ; 1       ;
; beat~27                                                    ; 1       ;
; beat~26                                                    ; 1       ;
; beat~25                                                    ; 1       ;
; beat~24                                                    ; 1       ;
; beat~23                                                    ; 1       ;
; beat~22                                                    ; 1       ;
; beat~21                                                    ; 1       ;
; beat~20                                                    ; 1       ;
; beat~19                                                    ; 1       ;
; beat~18                                                    ; 1       ;
; beat~17                                                    ; 1       ;
; beat~16                                                    ; 1       ;
; beat~15                                                    ; 1       ;
; beat~14                                                    ; 1       ;
; beat~13                                                    ; 1       ;
; beat~12                                                    ; 1       ;
; beat~11                                                    ; 1       ;
; beat~10                                                    ; 1       ;
; beat~9                                                     ; 1       ;
; beat~8                                                     ; 1       ;
; beat~7                                                     ; 1       ;
; beat~6                                                     ; 1       ;
; beat~5                                                     ; 1       ;
; beat~4                                                     ; 1       ;
; beat~3                                                     ; 1       ;
; beat~2                                                     ; 1       ;
; beat~1                                                     ; 1       ;
; beat~0                                                     ; 1       ;
; i~7                                                        ; 1       ;
; i~6                                                        ; 1       ;
; i~5                                                        ; 1       ;
; i~4                                                        ; 1       ;
; i~3                                                        ; 1       ;
; i~2                                                        ; 1       ;
; i~1                                                        ; 1       ;
; i~0                                                        ; 1       ;
; LessThan3~8                                                ; 1       ;
; LessThan3~7                                                ; 1       ;
; LessThan3~6                                                ; 1       ;
; LessThan3~5                                                ; 1       ;
; LessThan3~3                                                ; 1       ;
; LessThan3~2                                                ; 1       ;
; LessThan3~1                                                ; 1       ;
; LessThan3~0                                                ; 1       ;
; \upp:i[8]                                                  ; 1       ;
; \upp:i[9]                                                  ; 1       ;
; \upp:i[10]                                                 ; 1       ;
; \upp:i[11]                                                 ; 1       ;
; \upp:i[12]                                                 ; 1       ;
; \upp:i[13]                                                 ; 1       ;
; \upp:i[14]                                                 ; 1       ;
; \upp:i[15]                                                 ; 1       ;
; \upp:i[16]                                                 ; 1       ;
; \upp:i[17]                                                 ; 1       ;
; \upp:i[18]                                                 ; 1       ;
; \upp:i[19]                                                 ; 1       ;
; \upp:i[20]                                                 ; 1       ;
; \upp:i[21]                                                 ; 1       ;
; \upp:i[22]                                                 ; 1       ;
; \upp:i[23]                                                 ; 1       ;
; \upp:i[24]                                                 ; 1       ;
; \upp:i[25]                                                 ; 1       ;
; \upp:i[26]                                                 ; 1       ;
; \upp:i[27]                                                 ; 1       ;
; \upp:i[28]                                                 ; 1       ;
; \upp:i[29]                                                 ; 1       ;
; \upp:i[30]                                                 ; 1       ;
; \upp:i[31]                                                 ; 1       ;
; ton~22                                                     ; 1       ;
; Mux12~0                                                    ; 1       ;
; ton~21                                                     ; 1       ;
; ton~20                                                     ; 1       ;
; ton~19                                                     ; 1       ;
; ton~18                                                     ; 1       ;
; Mux14~2                                                    ; 1       ;
; ton~17                                                     ; 1       ;
; Mux14~1                                                    ; 1       ;
; Mux14~0                                                    ; 1       ;
; ton~16                                                     ; 1       ;
; Mux15~2                                                    ; 1       ;
; ton~15                                                     ; 1       ;
; Mux15~1                                                    ; 1       ;
; Mux15~0                                                    ; 1       ;
; ton~14                                                     ; 1       ;
; Mux16~3                                                    ; 1       ;
; ton~13                                                     ; 1       ;
; Mux16~2                                                    ; 1       ;
; Mux16~1                                                    ; 1       ;
; ton~12                                                     ; 1       ;
; Mux17~2                                                    ; 1       ;
; ton~11                                                     ; 1       ;
; Mux17~1                                                    ; 1       ;
; Mux17~0                                                    ; 1       ;
; Mux18~2                                                    ; 1       ;
; Mux18~1                                                    ; 1       ;
; Mux18~0                                                    ; 1       ;
; ton~10                                                     ; 1       ;
; Mux19~2                                                    ; 1       ;
; ton~9                                                      ; 1       ;
; Mux19~1                                                    ; 1       ;
; Mux19~0                                                    ; 1       ;
; ton~8                                                      ; 1       ;
; ton~7                                                      ; 1       ;
; ton~6                                                      ; 1       ;
; ton~5                                                      ; 1       ;
; ton~4                                                      ; 1       ;
; Mux21~1                                                    ; 1       ;
; Mux21~0                                                    ; 1       ;
; ton~3                                                      ; 1       ;
; ton~2                                                      ; 1       ;
; ton~1                                                      ; 1       ;
; Mux22~1                                                    ; 1       ;
; Mux22~0                                                    ; 1       ;
; LessThan2~13                                               ; 1       ;
; LessThan1~19                                               ; 1       ;
; LessThan1~18                                               ; 1       ;
; LessThan1~17                                               ; 1       ;
; LessThan1~16                                               ; 1       ;
; LessThan1~15                                               ; 1       ;
; LessThan1~14                                               ; 1       ;
; LessThan1~13                                               ; 1       ;
; LessThan1~12                                               ; 1       ;
; LessThan1~11                                               ; 1       ;
; LessThan1~10                                               ; 1       ;
; LessThan1~9                                                ; 1       ;
; LessThan1~8                                                ; 1       ;
; LessThan1~7                                                ; 1       ;
; LessThan1~6                                                ; 1       ;
; LessThan1~5                                                ; 1       ;
; LessThan1~4                                                ; 1       ;
; LessThan1~3                                                ; 1       ;
; LessThan1~2                                                ; 1       ;
; LessThan1~1                                                ; 1       ;
; LessThan1~0                                                ; 1       ;
; Mux1~4                                                     ; 1       ;
; ton~0                                                      ; 1       ;
; Mux7~21                                                    ; 1       ;
; Mux7~20                                                    ; 1       ;
; Mux7~19                                                    ; 1       ;
; Mux7~18                                                    ; 1       ;
; Mux7~17                                                    ; 1       ;
; Mux7~16                                                    ; 1       ;
; Mux7~15                                                    ; 1       ;
; Mux7~14                                                    ; 1       ;
; Mux7~13                                                    ; 1       ;
; Mux7~12                                                    ; 1       ;
; Mux7~11                                                    ; 1       ;
; Mux7~10                                                    ; 1       ;
; Mux7~9                                                     ; 1       ;
; Mux7~8                                                     ; 1       ;
; Mux7~7                                                     ; 1       ;
; Mux7~6                                                     ; 1       ;
; Mux7~5                                                     ; 1       ;
; Mux7~4                                                     ; 1       ;
; Mux7~3                                                     ; 1       ;
; Mux7~2                                                     ; 1       ;
; Mux7~1                                                     ; 1       ;
; Mux7~0                                                     ; 1       ;
; Mux6~0                                                     ; 1       ;
; LessThan2~11                                               ; 1       ;
; LessThan2~10                                               ; 1       ;
; LessThan2~9                                                ; 1       ;
; Mux4~23                                                    ; 1       ;
; Mux4~22                                                    ; 1       ;
; Mux4~21                                                    ; 1       ;
; Mux4~20                                                    ; 1       ;
; Mux4~19                                                    ; 1       ;
; Mux4~18                                                    ; 1       ;
; Mux4~17                                                    ; 1       ;
; Mux4~16                                                    ; 1       ;
; Mux4~15                                                    ; 1       ;
; Mux4~14                                                    ; 1       ;
; Mux4~13                                                    ; 1       ;
; Mux4~12                                                    ; 1       ;
; Mux4~11                                                    ; 1       ;
; Mux4~10                                                    ; 1       ;
; Mux4~9                                                     ; 1       ;
; Mux4~8                                                     ; 1       ;
; Mux4~7                                                     ; 1       ;
; Mux4~6                                                     ; 1       ;
; Mux4~5                                                     ; 1       ;
; Mux4~4                                                     ; 1       ;
; Mux4~3                                                     ; 1       ;
; Mux4~2                                                     ; 1       ;
; Mux4~1                                                     ; 1       ;
; Mux4~0                                                     ; 1       ;
; LessThan2~8                                                ; 1       ;
; Mux5~19                                                    ; 1       ;
; Mux5~18                                                    ; 1       ;
; Mux5~17                                                    ; 1       ;
; Mux5~16                                                    ; 1       ;
; Mux5~15                                                    ; 1       ;
; Mux5~14                                                    ; 1       ;
; Mux5~13                                                    ; 1       ;
; Mux5~12                                                    ; 1       ;
; Mux5~11                                                    ; 1       ;
; Mux5~10                                                    ; 1       ;
; Mux5~9                                                     ; 1       ;
; Mux5~8                                                     ; 1       ;
; Mux5~7                                                     ; 1       ;
; Mux5~6                                                     ; 1       ;
; Mux5~5                                                     ; 1       ;
; Mux5~4                                                     ; 1       ;
; Mux5~3                                                     ; 1       ;
; Mux5~2                                                     ; 1       ;
; Mux5~1                                                     ; 1       ;
; Mux5~0                                                     ; 1       ;
; LessThan2~7                                                ; 1       ;
; LessThan2~6                                                ; 1       ;
; Mux3~20                                                    ; 1       ;
; Mux3~19                                                    ; 1       ;
; Mux3~18                                                    ; 1       ;
; Mux3~17                                                    ; 1       ;
; Mux3~16                                                    ; 1       ;
; Mux3~15                                                    ; 1       ;
; Mux3~14                                                    ; 1       ;
; Mux3~13                                                    ; 1       ;
; Mux3~12                                                    ; 1       ;
; Mux3~11                                                    ; 1       ;
; Mux3~10                                                    ; 1       ;
; Mux3~9                                                     ; 1       ;
; Mux3~8                                                     ; 1       ;
; Mux3~7                                                     ; 1       ;
; Mux3~6                                                     ; 1       ;
; Mux3~5                                                     ; 1       ;
; Mux3~4                                                     ; 1       ;
; Mux3~3                                                     ; 1       ;
; Mux3~2                                                     ; 1       ;
; Mux3~1                                                     ; 1       ;
; Mux3~0                                                     ; 1       ;
; Mux2~9                                                     ; 1       ;
; Mux2~8                                                     ; 1       ;
; Mux2~7                                                     ; 1       ;
; Mux2~6                                                     ; 1       ;
; Mux2~5                                                     ; 1       ;
; Mux2~4                                                     ; 1       ;
; Mux2~3                                                     ; 1       ;
; Mux2~2                                                     ; 1       ;
; LessThan2~5                                                ; 1       ;
; LessThan2~3                                                ; 1       ;
; Mux1~2                                                     ; 1       ;
; Mux1~1                                                     ; 1       ;
; Mux1~0                                                     ; 1       ;
; LessThan2~0                                                ; 1       ;
; beat[0]                                                    ; 1       ;
; beat[1]                                                    ; 1       ;
; beat[2]                                                    ; 1       ;
; beat[3]                                                    ; 1       ;
; beat[4]                                                    ; 1       ;
; beat[5]                                                    ; 1       ;
; beat[6]                                                    ; 1       ;
; beat[7]                                                    ; 1       ;
; beat[8]                                                    ; 1       ;
; beat[9]                                                    ; 1       ;
; beat[10]                                                   ; 1       ;
; beat[11]                                                   ; 1       ;
; beat[12]                                                   ; 1       ;
; beat[13]                                                   ; 1       ;
; beat[14]                                                   ; 1       ;
; beat[15]                                                   ; 1       ;
; beat[16]                                                   ; 1       ;
; beat[17]                                                   ; 1       ;
; beat[18]                                                   ; 1       ;
; beat[19]                                                   ; 1       ;
; beat[20]                                                   ; 1       ;
; beat[21]                                                   ; 1       ;
; beat[22]                                                   ; 1       ;
; beat[23]                                                   ; 1       ;
; beat[24]                                                   ; 1       ;
; beat[25]                                                   ; 1       ;
; beat[26]                                                   ; 1       ;
; beat[27]                                                   ; 1       ;
; beat[28]                                                   ; 1       ;
; beat[29]                                                   ; 1       ;
; beat[30]                                                   ; 1       ;
; beat[31]                                                   ; 1       ;
; Mux23~0                                                    ; 1       ;
; Mux8~20                                                    ; 1       ;
; Mux8~19                                                    ; 1       ;
; Mux8~18                                                    ; 1       ;
; Mux8~17                                                    ; 1       ;
; Mux8~16                                                    ; 1       ;
; Mux8~15                                                    ; 1       ;
; Mux8~14                                                    ; 1       ;
; Mux8~13                                                    ; 1       ;
; Mux8~12                                                    ; 1       ;
; Mux8~11                                                    ; 1       ;
; Mux8~10                                                    ; 1       ;
; Mux8~9                                                     ; 1       ;
; Mux8~8                                                     ; 1       ;
; Mux8~7                                                     ; 1       ;
; Mux8~6                                                     ; 1       ;
; Mux8~5                                                     ; 1       ;
; Mux8~4                                                     ; 1       ;
; Mux8~3                                                     ; 1       ;
; Mux8~2                                                     ; 1       ;
; Mux8~1                                                     ; 1       ;
; Mux8~0                                                     ; 1       ;
; Mux9~20                                                    ; 1       ;
; Mux9~19                                                    ; 1       ;
; Mux9~18                                                    ; 1       ;
; Mux9~17                                                    ; 1       ;
; Mux9~16                                                    ; 1       ;
; Mux9~15                                                    ; 1       ;
; Mux9~14                                                    ; 1       ;
; Mux9~13                                                    ; 1       ;
; Mux9~12                                                    ; 1       ;
; Mux9~11                                                    ; 1       ;
; Mux9~10                                                    ; 1       ;
; Mux9~9                                                     ; 1       ;
; Mux9~8                                                     ; 1       ;
; Mux9~7                                                     ; 1       ;
; Mux9~6                                                     ; 1       ;
; Mux9~5                                                     ; 1       ;
; Mux9~4                                                     ; 1       ;
; Mux9~3                                                     ; 1       ;
; Mux9~2                                                     ; 1       ;
; Mux9~1                                                     ; 1       ;
; Mux9~0                                                     ; 1       ;
; Mux10~23                                                   ; 1       ;
; Mux10~22                                                   ; 1       ;
; Mux10~21                                                   ; 1       ;
; Mux10~20                                                   ; 1       ;
; Mux10~19                                                   ; 1       ;
; Mux10~18                                                   ; 1       ;
; Mux10~17                                                   ; 1       ;
; Mux10~16                                                   ; 1       ;
; Mux10~15                                                   ; 1       ;
; Mux10~14                                                   ; 1       ;
; Mux10~13                                                   ; 1       ;
; Mux10~12                                                   ; 1       ;
; Mux10~11                                                   ; 1       ;
; Mux10~10                                                   ; 1       ;
; Mux10~9                                                    ; 1       ;
; Mux10~8                                                    ; 1       ;
; Mux10~7                                                    ; 1       ;
; Mux10~6                                                    ; 1       ;
; Mux10~5                                                    ; 1       ;
; Mux10~4                                                    ; 1       ;
; Mux10~3                                                    ; 1       ;
; Mux10~2                                                    ; 1       ;
; Mux10~1                                                    ; 1       ;
; Mux10~0                                                    ; 1       ;
; Mux11~20                                                   ; 1       ;
; Mux11~18                                                   ; 1       ;
; Mux11~17                                                   ; 1       ;
; Mux11~16                                                   ; 1       ;
; Mux11~15                                                   ; 1       ;
; Mux11~14                                                   ; 1       ;
; Mux11~12                                                   ; 1       ;
; Mux11~11                                                   ; 1       ;
; Mux11~10                                                   ; 1       ;
; Mux11~9                                                    ; 1       ;
; Mux11~8                                                    ; 1       ;
; Mux11~7                                                    ; 1       ;
; Mux11~6                                                    ; 1       ;
; Mux11~5                                                    ; 1       ;
; Mux11~4                                                    ; 1       ;
; Mux11~3                                                    ; 1       ;
; Mux11~2                                                    ; 1       ;
; Mux11~1                                                    ; 1       ;
; Mux11~0                                                    ; 1       ;
; LessThan0~7                                                ; 1       ;
; LessThan0~6                                                ; 1       ;
; LessThan0~5                                                ; 1       ;
; LessThan0~4                                                ; 1       ;
; LessThan0~3                                                ; 1       ;
; LessThan0~2                                                ; 1       ;
; LessThan0~1                                                ; 1       ;
; LessThan0~0                                                ; 1       ;
; LED~reg0                                                   ; 1       ;
; FD[19]~55                                                  ; 1       ;
; FD[18]~54                                                  ; 1       ;
; FD[18]~53                                                  ; 1       ;
; FD[18]                                                     ; 1       ;
; FD[17]~52                                                  ; 1       ;
; FD[17]~51                                                  ; 1       ;
; FD[16]~50                                                  ; 1       ;
; FD[16]~49                                                  ; 1       ;
; FD[15]~48                                                  ; 1       ;
; FD[15]~47                                                  ; 1       ;
; FD[14]~46                                                  ; 1       ;
; FD[14]~45                                                  ; 1       ;
; FD[13]~44                                                  ; 1       ;
; FD[13]~43                                                  ; 1       ;
; FD[12]~42                                                  ; 1       ;
; FD[12]~41                                                  ; 1       ;
; FD[11]~40                                                  ; 1       ;
; FD[11]~39                                                  ; 1       ;
; FD[10]~38                                                  ; 1       ;
; FD[10]~37                                                  ; 1       ;
; FD[9]~36                                                   ; 1       ;
; FD[9]~35                                                   ; 1       ;
; FD[8]~34                                                   ; 1       ;
; FD[8]~33                                                   ; 1       ;
; FD[7]~32                                                   ; 1       ;
; FD[7]~31                                                   ; 1       ;
; FD[6]~30                                                   ; 1       ;
; FD[6]~29                                                   ; 1       ;
; FD[5]~28                                                   ; 1       ;
; FD[5]~27                                                   ; 1       ;
; FD[4]~26                                                   ; 1       ;
; FD[4]~25                                                   ; 1       ;
; FD[3]~24                                                   ; 1       ;
; FD[3]~23                                                   ; 1       ;
; FD[2]~22                                                   ; 1       ;
; FD[2]~21                                                   ; 1       ;
; FD[1]~20                                                   ; 1       ;
; FD[1]~19                                                   ; 1       ;
; FD[1]                                                      ; 1       ;
; FD[2]                                                      ; 1       ;
; FD[3]                                                      ; 1       ;
; FD[4]                                                      ; 1       ;
; FD[5]                                                      ; 1       ;
; FD[6]                                                      ; 1       ;
; FD[7]                                                      ; 1       ;
; FD[8]                                                      ; 1       ;
; FD[9]                                                      ; 1       ;
; FD[10]                                                     ; 1       ;
; FD[11]                                                     ; 1       ;
; FD[12]                                                     ; 1       ;
; FD[13]                                                     ; 1       ;
; FD[14]                                                     ; 1       ;
; FD[15]                                                     ; 1       ;
; FD[16]                                                     ; 1       ;
; Add5~61                                                    ; 1       ;
; Add5~59                                                    ; 1       ;
; Add5~57                                                    ; 1       ;
; Add5~55                                                    ; 1       ;
; Add5~53                                                    ; 1       ;
; Add5~51                                                    ; 1       ;
; Add5~49                                                    ; 1       ;
; Add5~47                                                    ; 1       ;
; Add5~45                                                    ; 1       ;
; Add5~43                                                    ; 1       ;
; Add5~41                                                    ; 1       ;
; Add5~39                                                    ; 1       ;
; Add5~37                                                    ; 1       ;
; Add5~35                                                    ; 1       ;
; Add5~33                                                    ; 1       ;
; Add5~31                                                    ; 1       ;
; Add5~29                                                    ; 1       ;
; Add5~27                                                    ; 1       ;
; Add5~25                                                    ; 1       ;
; Add5~23                                                    ; 1       ;
; Add5~21                                                    ; 1       ;
; Add5~19                                                    ; 1       ;
; Add5~17                                                    ; 1       ;
; Add5~15                                                    ; 1       ;
; Add5~13                                                    ; 1       ;
; Add5~11                                                    ; 1       ;
; Add5~9                                                     ; 1       ;
; Add5~7                                                     ; 1       ;
; Add5~5                                                     ; 1       ;
; Add5~3                                                     ; 1       ;
; Add5~1                                                     ; 1       ;
; Add5~0                                                     ; 1       ;
; Add3~9                                                     ; 1       ;
; Add3~7                                                     ; 1       ;
; Add3~6                                                     ; 1       ;
; Add3~5                                                     ; 1       ;
; Add3~4                                                     ; 1       ;
; Add3~3                                                     ; 1       ;
; Add3~2                                                     ; 1       ;
; Add3~1                                                     ; 1       ;
; Add2~61                                                    ; 1       ;
; Add2~59                                                    ; 1       ;
; Add2~57                                                    ; 1       ;
; Add2~55                                                    ; 1       ;
; Add2~53                                                    ; 1       ;
; Add2~51                                                    ; 1       ;
; Add2~49                                                    ; 1       ;
; Add2~47                                                    ; 1       ;
; Add2~45                                                    ; 1       ;
; Add2~43                                                    ; 1       ;
; Add2~41                                                    ; 1       ;
; Add2~39                                                    ; 1       ;
; Add2~37                                                    ; 1       ;
; Add2~35                                                    ; 1       ;
; Add2~33                                                    ; 1       ;
; Add2~31                                                    ; 1       ;
; Add2~29                                                    ; 1       ;
; Add2~27                                                    ; 1       ;
; Add2~25                                                    ; 1       ;
; Add2~23                                                    ; 1       ;
; Add2~21                                                    ; 1       ;
; Add2~19                                                    ; 1       ;
; Add2~17                                                    ; 1       ;
; Add2~15                                                    ; 1       ;
; Add2~13                                                    ; 1       ;
; Add2~11                                                    ; 1       ;
; Add2~9                                                     ; 1       ;
; Add2~7                                                     ; 1       ;
; Add2~5                                                     ; 1       ;
; Add2~3                                                     ; 1       ;
; Add2~1                                                     ; 1       ;
; dive[22]~67                                                ; 1       ;
; dive[21]~66                                                ; 1       ;
; dive[21]~65                                                ; 1       ;
; dive[20]~64                                                ; 1       ;
; dive[20]~63                                                ; 1       ;
; dive[19]~62                                                ; 1       ;
; dive[19]~61                                                ; 1       ;
; dive[18]~60                                                ; 1       ;
; dive[18]~59                                                ; 1       ;
; dive[17]~58                                                ; 1       ;
; dive[17]~57                                                ; 1       ;
; dive[16]~56                                                ; 1       ;
; dive[16]~55                                                ; 1       ;
; dive[15]~54                                                ; 1       ;
; dive[15]~53                                                ; 1       ;
; dive[14]~52                                                ; 1       ;
; dive[14]~51                                                ; 1       ;
; dive[13]~50                                                ; 1       ;
; dive[13]~49                                                ; 1       ;
; dive[12]~48                                                ; 1       ;
; dive[12]~47                                                ; 1       ;
; dive[11]~46                                                ; 1       ;
; dive[11]~45                                                ; 1       ;
; dive[10]~44                                                ; 1       ;
; dive[10]~43                                                ; 1       ;
; dive[9]~42                                                 ; 1       ;
; dive[9]~41                                                 ; 1       ;
; dive[8]~40                                                 ; 1       ;
; dive[8]~39                                                 ; 1       ;
; dive[7]~38                                                 ; 1       ;
; dive[7]~37                                                 ; 1       ;
; dive[6]~36                                                 ; 1       ;
; dive[6]~35                                                 ; 1       ;
; dive[5]~34                                                 ; 1       ;
; dive[5]~33                                                 ; 1       ;
; dive[4]~32                                                 ; 1       ;
; dive[4]~31                                                 ; 1       ;
; dive[3]~30                                                 ; 1       ;
; dive[3]~29                                                 ; 1       ;
; dive[2]~28                                                 ; 1       ;
; dive[2]~27                                                 ; 1       ;
; dive[1]~26                                                 ; 1       ;
; dive[1]~25                                                 ; 1       ;
; dive[0]~24                                                 ; 1       ;
; dive[0]~23                                                 ; 1       ;
; dive[17]~_Duplicate_1                                      ; 1       ;
; dive[16]~_Duplicate_1                                      ; 1       ;
; dive[15]~_Duplicate_1                                      ; 1       ;
; dive[14]~_Duplicate_1                                      ; 1       ;
; dive[13]~_Duplicate_1                                      ; 1       ;
; dive[12]~_Duplicate_1                                      ; 1       ;
; dive[11]~_Duplicate_1                                      ; 1       ;
; dive[10]~_Duplicate_1                                      ; 1       ;
; dive[9]~_Duplicate_1                                       ; 1       ;
; dive[8]~_Duplicate_1                                       ; 1       ;
; dive[7]~_Duplicate_1                                       ; 1       ;
; dive[6]~_Duplicate_1                                       ; 1       ;
; dive[5]~_Duplicate_1                                       ; 1       ;
; dive[4]~_Duplicate_1                                       ; 1       ;
; dive[3]~_Duplicate_1                                       ; 1       ;
; dive[2]~_Duplicate_1                                       ; 1       ;
; dive[1]~_Duplicate_1                                       ; 1       ;
; dive[0]~_Duplicate_1                                       ; 1       ;
; dive[22]~_Duplicate_1                                      ; 1       ;
; dive[21]~_Duplicate_1                                      ; 1       ;
; dive[20]~_Duplicate_1                                      ; 1       ;
; dive[19]~_Duplicate_1                                      ; 1       ;
; dive[18]~_Duplicate_1                                      ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT35 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT34 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT33 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT32 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT31 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT30 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT29 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT28 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT27 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT26 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT25 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~11        ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~10        ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~9         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~8         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~7         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~6         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~5         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~4         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~3         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~2         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~1         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~0         ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT23 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT22 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT21 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT20 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT19 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT18 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT17 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT16 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT15 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT14 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT13 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT12 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT11 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT10 ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT9  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT8  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT7  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT6  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT5  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT4  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT3  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT2  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3~DATAOUT1  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~26             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~25             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~24             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~23             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~22             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~21             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~20             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~19             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~18             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~17             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~16             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~15             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~14             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~13             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~12             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~11             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~10             ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~9              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~8              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~7              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~6              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~5              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~4              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~3              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~2              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~1              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|op_1~0              ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT31  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT30  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT29  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT28  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT27  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT26  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT25  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT24  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT23  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT22  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT21  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT20  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT19  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out2~DATAOUT18  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[17]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[16]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[15]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[14]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[13]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[12]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[11]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[10]           ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[9]            ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[8]            ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[7]            ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT13  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT12  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT11  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT10  ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT9   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT8   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT7   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT6   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT5   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT4   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT3   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT2   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4~DATAOUT1   ; 1       ;
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4            ; 1       ;
+------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 1           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_s4t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y17_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult0|mult_s4t:auto_generated|w242w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_s4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y18_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 682 / 47,787 ( 1 % )   ;
; C16 interconnects           ; 7 / 1,804 ( < 1 % )    ;
; C4 interconnects            ; 271 / 31,272 ( < 1 % ) ;
; Direct links                ; 143 / 47,787 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 263 / 15,408 ( 2 % )   ;
; R24 interconnects           ; 5 / 1,775 ( < 1 % )    ;
; R4 interconnects            ; 343 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 40) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 9                            ;
; 1 Clock                            ; 17                           ;
; 1 Clock enable                     ; 12                           ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.30) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 13                           ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.45) ; Number of LABs  (Total = 40) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 8                            ;
; 2                                               ; 6                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 6                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.57) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 5                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 5                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 5                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 5         ; 0            ; 5         ; 0            ; 0            ; 5         ; 5         ; 0            ; 5         ; 5         ; 0            ; 2            ; 0            ; 0            ; 3            ; 0            ; 2            ; 3            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5         ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 5            ; 0         ; 5            ; 5            ; 0         ; 0         ; 5            ; 0         ; 0         ; 5            ; 3            ; 5            ; 5            ; 2            ; 5            ; 3            ; 2            ; 5            ; 5            ; 5            ; 3            ; 5            ; 5            ; 5            ; 5            ; 5            ; 0         ; 5            ; 5            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; bz                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; speed              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16Q240C8 for design "buzzer"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'buzzer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux0  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[17]
        Info (176357): Destination node FD[19]
Info (176353): Automatically promoted node Mux0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 23 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 23 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/willy7086/Desktop/Quartus/buzzer/output_files/buzzer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4928 megabytes
    Info: Processing ended: Wed Apr 29 21:25:35 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/willy7086/Desktop/Quartus/buzzer/output_files/buzzer.fit.smsg.


