<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k325tffg900-2" LaunchTime="1452052352">
  <File Type="RDS-UTIL-PB" Name="example_top_utilization_synth.pb"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <File Type="RDS-UTIL" Name="example_top_utilization_synth.rpt"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="VDS-TIMINGSUMMARY" Name="example_top_timing_summary_synth.rpt"/>
  <File Type="PA-TCL" Name="example_top.tcl"/>
  <File Type="RDS-RDS" Name="example_top.vds"/>
  <File Type="RDS-DCP" Name="example_top.dcp"/>
  <File Type="VDS-TIMING-PB" Name="example_top_timing_summary_synth.pb"/>
  <File Type="VDS-HWDEF" Name="example_top.hwdef"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/rtl/traffic_gen/mig_7series_v2_1_data_gen_chk.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ethernet_mig_sp.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/rtl/traffic_gen/mig_7series_v2_1_data_gen_chk.v"/>
        <Attr Name="ImportTime" Val="1432507889"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/traffic_gen/mig_7series_v2_1_cmd_prbs_gen_axi.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ethernet_mig_sp.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/rtl/traffic_gen/mig_7series_v2_1_cmd_prbs_gen_axi.v"/>
        <Attr Name="ImportTime" Val="1432507951"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/traffic_gen/mig_7series_v2_1_tg.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ethernet_mig_sp.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/rtl/traffic_gen/mig_7series_v2_1_tg.v"/>
        <Attr Name="ImportTime" Val="1432507952"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/traffic_gen/mig_7series_v2_1_axi4_wrapper.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ethernet_mig_sp.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/rtl/traffic_gen/mig_7series_v2_1_axi4_wrapper.v"/>
        <Attr Name="ImportTime" Val="1432507889"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/traffic_gen/mig_7series_v2_1_axi4_tg.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ethernet_mig_sp.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/rtl/traffic_gen/mig_7series_v2_1_axi4_tg.v"/>
        <Attr Name="ImportTime" Val="1432507824"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/example_top.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ethernet_mig_sp.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/rtl/example_top.v"/>
        <Attr Name="ImportTime" Val="1451929044"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/mig_7series_0/mig_a.prj">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="example_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/par/example_top.xdc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ethernet_mig_sp.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/par/example_top.xdc"/>
        <Attr Name="ImportTime" Val="1451929043"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="mig_7series_0"/>
</GenRun>
