Fitter report for snake
Wed Jan 07 23:35:09 2015
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. Bidir Pins
  8. All Package Pins
  9. Row Interconnect
 10. LAB Column Interconnect
 11. LAB Column Interconnect
 12. Fitter Resource Usage Summary
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pin-Out File
 16. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Jan 07 23:35:09 2015        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; snake                                        ;
; Top-level Entity Name ; snake                                        ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 0 / 3,744 ( 0 % )                            ;
; Total pins            ; 114 / 189 ( 60 % )                           ;
; Total memory bits     ; 0 / 18,432 ( 0 % )                           ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name      ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; MCLK      ; 91    ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[0]     ; 157   ;  D  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[1]     ; 110   ; --  ; 10   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[2]     ; 70    ; --  ; 44   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[3]     ; 236   ; --  ; 48   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[4]     ; 151   ;  E  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[5]     ; 208   ; --  ; 25   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[6]     ; 36    ;  F  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[7]     ; 71    ; --  ; 43   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[0]     ; 193   ; --  ; 14   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[1]     ; 103   ; --  ; 16   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[2]     ; 92    ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[3]     ; 90    ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; RS232_RX  ; 210   ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; RS232_CTS ; 212   ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                 ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name            ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; FLEX_DIGIT_1[0] ; 158   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_1[1] ; 66    ; --  ; 47   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_1[2] ; 137   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_1[3] ; 228   ; --  ; 40   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_1[4] ; 55    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_1[5] ; 207   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_1[6] ; 48    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_1_DP ; 200   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2[0] ; 152   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2[1] ; 195   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2[2] ; 102   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2[3] ; 86    ; --  ; 29   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2[4] ; 78    ; --  ; 36   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2[5] ; 172   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2[6] ; 30    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; FLEX_DIGIT_2_DP ; 194   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; VGA_RED         ; 161   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; VGA_BLUE        ; 98    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; VGA_GREEN       ; 185   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; VGA_HSYNC       ; 29    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; VGA_VSYNC       ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[0]          ; 169   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[1]          ; 49    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[2]          ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[3]          ; 168   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[4]          ; 129   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[5]          ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[6]          ; 199   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[7]          ; 107   ; --  ; 13   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[8]          ; 230   ; --  ; 43   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[9]          ; 225   ; --  ; 37   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[10]         ; 45    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[11]         ; 131   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[12]         ; 138   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[13]         ; 143   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[14]         ; 148   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED[15]         ; 186   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1[0]        ; 142   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1[1]        ; 67    ; --  ; 46   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1[2]        ; 68    ; --  ; 45   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1[3]        ; 76    ; --  ; 37   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1[4]        ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1[5]        ; 215   ; --  ; 29   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1[6]        ; 154   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP1_DP        ; 33    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2[0]        ; 162   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2[1]        ; 191   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2[2]        ; 209   ; --  ; 26   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2[3]        ; 220   ; --  ; 33   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2[4]        ; 82    ; --  ; 32   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2[5]        ; 192   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2[6]        ; 95    ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP2_DP        ; 43    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3[0]        ; 240   ; --  ; 52   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3[1]        ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3[2]        ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3[3]        ; 99    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3[4]        ; 203   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3[5]        ; 133   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3[6]        ; 115   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP3_DP        ; 80    ; --  ; 34   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4[0]        ; 132   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4[1]        ; 182   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4[2]        ; 235   ; --  ; 46   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4[3]        ; 113   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4[4]        ; 75    ; --  ; 37   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4[5]        ; 134   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4[6]        ; 87    ; --  ; 28   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DISP4_DP        ; 171   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS232_TX        ; 204   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; RS232_RTS       ; 144   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[0]   ; 146   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[1]   ; 149   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[2]   ; 53    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[3]   ; 44    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[4]   ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[5]   ; 126   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[6]   ; 97    ; --  ; 23   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_ROW[7]   ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[0]   ; 198   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[1]   ; 139   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[2]   ; 38    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[3]   ; 119   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[4]   ; 106   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[5]   ; 238   ; --  ; 49   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[6]   ; 74    ; --  ; 39   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[7]   ; 15    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[8]   ; 174   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[9]   ; 227   ; --  ; 39   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[10]  ; 173   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[11]  ; 114   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[12]  ; 31    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[13]  ; 56    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[14]  ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; MATRIX_COL[15]  ; 136   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                               ;
+-----------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; Name            ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;
+-----------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; FLEX_MOUSE_CLK  ; 62    ; --  ; 51   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; yes        ; TTL          ;
; FLEX_MOUSE_DATA ; 184   ; --  ; 6    ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; yes        ; TTL          ;
; PS2_DATA        ; 84    ; --  ; 30   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; yes        ; TTL          ;
; PS2_CLK         ; 147   ;  F  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; yes        ; TTL          ;
+-----------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+


+----------------------------------------+
; All Package Pins                       ;
+-------+-----------------+--------------+
; Pin # ; Usage           ; I/O Standard ;
+-------+-----------------+--------------+
; 1     ; #TCK            ;              ;
; 2     ; ^CONF_DONE      ;              ;
; 3     ; ^nCEO           ;              ;
; 4     ; #TDO            ;              ;
; 5     ; VCC_INT         ;              ;
; 6     ; GND*            ;              ;
; 7     ; GND*            ;              ;
; 8     ; GND*            ;              ;
; 9     ; GND*            ;              ;
; 10    ; GND_INT         ;              ;
; 11    ; GND*            ;              ;
; 12    ; LED[5]          ; TTL          ;
; 13    ; LED[2]          ; TTL          ;
; 14    ; VGA_VSYNC       ; TTL          ;
; 15    ; MATRIX_COL[7]   ; TTL          ;
; 16    ; VCC_INT         ;              ;
; 17    ; DISP3[2]        ; TTL          ;
; 18    ; GND*            ;              ;
; 19    ; GND*            ;              ;
; 20    ; MATRIX_COL[14]  ; TTL          ;
; 21    ; MATRIX_ROW[7]   ; TTL          ;
; 22    ; GND_INT         ;              ;
; 23    ; GND*            ;              ;
; 24    ; DISP1[4]        ; TTL          ;
; 25    ; DISP3[1]        ; TTL          ;
; 26    ; GND*            ;              ;
; 27    ; VCC_INT         ;              ;
; 28    ; GND*            ;              ;
; 29    ; VGA_HSYNC       ; TTL          ;
; 30    ; FLEX_DIGIT_2[6] ; TTL          ;
; 31    ; MATRIX_COL[12]  ; TTL          ;
; 32    ; GND_INT         ;              ;
; 33    ; DISP1_DP        ; TTL          ;
; 34    ; GND*            ;              ;
; 35    ; GND*            ;              ;
; 36    ; SW[6]           ; TTL          ;
; 37    ; VCC_INT         ;              ;
; 38    ; MATRIX_COL[2]   ; TTL          ;
; 39    ; GND*            ;              ;
; 40    ; GND*            ;              ;
; 41    ; GND*            ;              ;
; 42    ; GND_INT         ;              ;
; 43    ; DISP2_DP        ; TTL          ;
; 44    ; MATRIX_ROW[3]   ; TTL          ;
; 45    ; LED[10]         ; TTL          ;
; 46    ; GND*            ;              ;
; 47    ; VCC_INT         ;              ;
; 48    ; FLEX_DIGIT_1[6] ; TTL          ;
; 49    ; LED[1]          ; TTL          ;
; 50    ; GND*            ;              ;
; 51    ; GND*            ;              ;
; 52    ; GND_INT         ;              ;
; 53    ; MATRIX_ROW[2]   ; TTL          ;
; 54    ; GND*            ;              ;
; 55    ; FLEX_DIGIT_1[4] ; TTL          ;
; 56    ; MATRIX_COL[13]  ; TTL          ;
; 57    ; VCC_INT         ;              ;
; 58    ; #TMS            ;              ;
; 59    ; #TRST           ;              ;
; 60    ; ^nSTATUS        ;              ;
; 61    ; GND*            ;              ;
; 62    ; FLEX_MOUSE_CLK  ; TTL          ;
; 63    ; GND*            ;              ;
; 64    ; GND*            ;              ;
; 65    ; GND*            ;              ;
; 66    ; FLEX_DIGIT_1[1] ; TTL          ;
; 67    ; DISP1[1]        ; TTL          ;
; 68    ; DISP1[2]        ; TTL          ;
; 69    ; GND_INT         ;              ;
; 70    ; SW[2]           ; TTL          ;
; 71    ; SW[7]           ; TTL          ;
; 72    ; GND*            ;              ;
; 73    ; GND*            ;              ;
; 74    ; MATRIX_COL[6]   ; TTL          ;
; 75    ; DISP4[4]        ; TTL          ;
; 76    ; DISP1[3]        ; TTL          ;
; 77    ; VCC_INT         ;              ;
; 78    ; FLEX_DIGIT_2[4] ; TTL          ;
; 79    ; GND*            ;              ;
; 80    ; DISP3_DP        ; TTL          ;
; 81    ; GND*            ;              ;
; 82    ; DISP2[4]        ; TTL          ;
; 83    ; GND*            ;              ;
; 84    ; PS2_DATA        ; TTL          ;
; 85    ; GND_INT         ;              ;
; 86    ; FLEX_DIGIT_2[3] ; TTL          ;
; 87    ; DISP4[6]        ; TTL          ;
; 88    ; GND*            ;              ;
; 89    ; VCC_INT         ;              ;
; 90    ; BT[3]           ; TTL          ;
; 91    ; MCLK            ; TTL          ;
; 92    ; BT[2]           ; TTL          ;
; 93    ; GND_INT         ;              ;
; 94    ; GND*            ;              ;
; 95    ; DISP2[6]        ; TTL          ;
; 96    ; VCC_INT         ;              ;
; 97    ; MATRIX_ROW[6]   ; TTL          ;
; 98    ; VGA_BLUE        ; TTL          ;
; 99    ; DISP3[3]        ; TTL          ;
; 100   ; GND*            ;              ;
; 101   ; GND*            ;              ;
; 102   ; FLEX_DIGIT_2[2] ; TTL          ;
; 103   ; BT[1]           ; TTL          ;
; 104   ; GND_INT         ;              ;
; 105   ; GND*            ;              ;
; 106   ; MATRIX_COL[4]   ; TTL          ;
; 107   ; LED[7]          ; TTL          ;
; 108   ; GND*            ;              ;
; 109   ; GND*            ;              ;
; 110   ; SW[1]           ; TTL          ;
; 111   ; GND*            ;              ;
; 112   ; VCC_INT         ;              ;
; 113   ; DISP4[3]        ; TTL          ;
; 114   ; MATRIX_COL[11]  ; TTL          ;
; 115   ; DISP3[6]        ; TTL          ;
; 116   ; GND*            ;              ;
; 117   ; GND*            ;              ;
; 118   ; GND*            ;              ;
; 119   ; MATRIX_COL[3]   ; TTL          ;
; 120   ; GND*            ;              ;
; 121   ; ^nCONFIG        ;              ;
; 122   ; VCC_INT         ;              ;
; 123   ; ^MSEL1          ;              ;
; 124   ; ^MSEL0          ;              ;
; 125   ; GND_INT         ;              ;
; 126   ; MATRIX_ROW[5]   ; TTL          ;
; 127   ; GND*            ;              ;
; 128   ; GND*            ;              ;
; 129   ; LED[4]          ; TTL          ;
; 130   ; VCC_INT         ;              ;
; 131   ; LED[11]         ; TTL          ;
; 132   ; DISP4[0]        ; TTL          ;
; 133   ; DISP3[5]        ; TTL          ;
; 134   ; DISP4[5]        ; TTL          ;
; 135   ; GND_INT         ;              ;
; 136   ; MATRIX_COL[15]  ; TTL          ;
; 137   ; FLEX_DIGIT_1[2] ; TTL          ;
; 138   ; LED[12]         ; TTL          ;
; 139   ; MATRIX_COL[1]   ; TTL          ;
; 140   ; VCC_INT         ;              ;
; 141   ; GND*            ;              ;
; 142   ; DISP1[0]        ; TTL          ;
; 143   ; LED[13]         ; TTL          ;
; 144   ; RS232_RTS       ; TTL          ;
; 145   ; GND_INT         ;              ;
; 146   ; MATRIX_ROW[0]   ; TTL          ;
; 147   ; PS2_CLK         ; TTL          ;
; 148   ; LED[14]         ; TTL          ;
; 149   ; MATRIX_ROW[1]   ; TTL          ;
; 150   ; VCC_INT         ;              ;
; 151   ; SW[4]           ; TTL          ;
; 152   ; FLEX_DIGIT_2[0] ; TTL          ;
; 153   ; GND*            ;              ;
; 154   ; DISP1[6]        ; TTL          ;
; 155   ; GND_INT         ;              ;
; 156   ; GND*            ;              ;
; 157   ; SW[0]           ; TTL          ;
; 158   ; FLEX_DIGIT_1[0] ; TTL          ;
; 159   ; GND*            ;              ;
; 160   ; VCC_INT         ;              ;
; 161   ; VGA_RED         ; TTL          ;
; 162   ; DISP2[0]        ; TTL          ;
; 163   ; GND*            ;              ;
; 164   ; GND*            ;              ;
; 165   ; GND_INT         ;              ;
; 166   ; GND*            ;              ;
; 167   ; MATRIX_ROW[4]   ; TTL          ;
; 168   ; LED[3]          ; TTL          ;
; 169   ; LED[0]          ; TTL          ;
; 170   ; VCC_INT         ;              ;
; 171   ; DISP4_DP        ; TTL          ;
; 172   ; FLEX_DIGIT_2[5] ; TTL          ;
; 173   ; MATRIX_COL[10]  ; TTL          ;
; 174   ; MATRIX_COL[8]   ; TTL          ;
; 175   ; GND*            ;              ;
; 176   ; GND_INT         ;              ;
; 177   ; #TDI            ;              ;
; 178   ; ^nCE            ;              ;
; 179   ; ^DCLK           ;              ;
; 180   ; ^DATA0          ;              ;
; 181   ; GND*            ;              ;
; 182   ; DISP4[1]        ; TTL          ;
; 183   ; GND*            ;              ;
; 184   ; FLEX_MOUSE_DATA ; TTL          ;
; 185   ; VGA_GREEN       ; TTL          ;
; 186   ; LED[15]         ; TTL          ;
; 187   ; GND*            ;              ;
; 188   ; GND*            ;              ;
; 189   ; VCC_INT         ;              ;
; 190   ; GND*            ;              ;
; 191   ; DISP2[1]        ; TTL          ;
; 192   ; DISP2[5]        ; TTL          ;
; 193   ; BT[0]           ; TTL          ;
; 194   ; FLEX_DIGIT_2_DP ; TTL          ;
; 195   ; FLEX_DIGIT_2[1] ; TTL          ;
; 196   ; GND*            ;              ;
; 197   ; GND_INT         ;              ;
; 198   ; MATRIX_COL[0]   ; TTL          ;
; 199   ; LED[6]          ; TTL          ;
; 200   ; FLEX_DIGIT_1_DP ; TTL          ;
; 201   ; GND*            ;              ;
; 202   ; GND*            ;              ;
; 203   ; DISP3[4]        ; TTL          ;
; 204   ; RS232_TX        ; TTL          ;
; 205   ; VCC_INT         ;              ;
; 206   ; GND*            ;              ;
; 207   ; FLEX_DIGIT_1[5] ; TTL          ;
; 208   ; SW[5]           ; TTL          ;
; 209   ; DISP2[2]        ; TTL          ;
; 210   ; RS232_RX        ; TTL          ;
; 211   ; GND+            ;              ;
; 212   ; RS232_CTS       ; TTL          ;
; 213   ; GND*            ;              ;
; 214   ; GND*            ;              ;
; 215   ; DISP1[5]        ; TTL          ;
; 216   ; GND_INT         ;              ;
; 217   ; GND*            ;              ;
; 218   ; GND*            ;              ;
; 219   ; GND*            ;              ;
; 220   ; DISP2[3]        ; TTL          ;
; 221   ; GND*            ;              ;
; 222   ; GND*            ;              ;
; 223   ; GND*            ;              ;
; 224   ; VCC_INT         ;              ;
; 225   ; LED[9]          ; TTL          ;
; 226   ; GND*            ;              ;
; 227   ; MATRIX_COL[9]   ; TTL          ;
; 228   ; FLEX_DIGIT_1[3] ; TTL          ;
; 229   ; GND*            ;              ;
; 230   ; LED[8]          ; TTL          ;
; 231   ; GND*            ;              ;
; 232   ; GND_INT         ;              ;
; 233   ; GND*            ;              ;
; 234   ; GND*            ;              ;
; 235   ; DISP4[2]        ; TTL          ;
; 236   ; SW[3]           ; TTL          ;
; 237   ; GND*            ;              ;
; 238   ; MATRIX_COL[5]   ; TTL          ;
; 239   ; GND*            ;              ;
; 240   ; DISP3[0]        ; TTL          ;
+-------+-----------------+--------------+


+----------------------------------------------------------------------------------------+
; Row Interconnect                                                                       ;
+-------+-------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  B    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  C    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  D    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  G    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  0 / 1872 ( 0 % ) ;  0 / 936 ( 0 % )            ;  0 / 936 ( 0 % )             ;
+-------+-------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  0 / 24 ( 0 % )   ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  0 / 24 ( 0 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  0 / 24 ( 0 % )   ;
; 10    ;  0 / 24 ( 0 % )   ;
; 11    ;  0 / 24 ( 0 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  0 / 24 ( 0 % )   ;
; 14    ;  0 / 24 ( 0 % )   ;
; 15    ;  0 / 24 ( 0 % )   ;
; 16    ;  0 / 24 ( 0 % )   ;
; 17    ;  0 / 24 ( 0 % )   ;
; 18    ;  0 / 24 ( 0 % )   ;
; 19    ;  0 / 24 ( 0 % )   ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  0 / 24 ( 0 % )   ;
; 22    ;  0 / 24 ( 0 % )   ;
; 23    ;  0 / 24 ( 0 % )   ;
; 24    ;  0 / 24 ( 0 % )   ;
; 25    ;  0 / 24 ( 0 % )   ;
; 26    ;  0 / 24 ( 0 % )   ;
; 27    ;  0 / 24 ( 0 % )   ;
; 28    ;  0 / 24 ( 0 % )   ;
; 29    ;  0 / 24 ( 0 % )   ;
; 30    ;  0 / 24 ( 0 % )   ;
; 31    ;  0 / 24 ( 0 % )   ;
; 32    ;  0 / 24 ( 0 % )   ;
; 33    ;  0 / 24 ( 0 % )   ;
; 34    ;  0 / 24 ( 0 % )   ;
; 35    ;  0 / 24 ( 0 % )   ;
; 36    ;  0 / 24 ( 0 % )   ;
; 37    ;  0 / 24 ( 0 % )   ;
; 38    ;  0 / 24 ( 0 % )   ;
; 39    ;  0 / 24 ( 0 % )   ;
; 40    ;  0 / 24 ( 0 % )   ;
; 41    ;  0 / 24 ( 0 % )   ;
; 42    ;  0 / 24 ( 0 % )   ;
; 43    ;  0 / 24 ( 0 % )   ;
; 44    ;  0 / 24 ( 0 % )   ;
; 45    ;  0 / 24 ( 0 % )   ;
; 46    ;  0 / 24 ( 0 % )   ;
; 47    ;  0 / 24 ( 0 % )   ;
; 48    ;  0 / 24 ( 0 % )   ;
; 49    ;  0 / 24 ( 0 % )   ;
; 50    ;  0 / 24 ( 0 % )   ;
; 51    ;  0 / 24 ( 0 % )   ;
; 52    ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 1248 ( 0 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+-----------------------------------------------------+
; Fitter Resource Usage Summary                       ;
+--------------------------------+--------------------+
; Resource                       ; Usage              ;
+--------------------------------+--------------------+
; Total logic elements           ; 0 / 3,744 ( 0 % )  ;
; Registers                      ; 0 / 3,744 ( 0 % )  ;
; Logic elements in carry chains ; 0                  ;
; User inserted logic elements   ; 0                  ;
; I/O pins                       ; 114 / 189 ( 60 % ) ;
;     -- Clock pins              ; 1 / 2 ( 50 % )     ;
;     -- Dedicated input pins    ; 4 / 4 ( 100 % )    ;
; Global signals                 ; 0                  ;
; EABs                           ; 0 / 9 ( 0 % )      ;
; Total memory bits              ; 0 / 18,432 ( 0 % ) ;
; Total RAM block bits           ; 0 / 18,432 ( 0 % ) ;
+--------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                  ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |snake                     ; 0 (0)       ; 0            ; 0           ; 114  ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |snake              ; work         ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------+
; Delay Chain Summary                      ;
+-----------------+----------+-------------+
; Name            ; Pin Type ; Pad to Core ;
+-----------------+----------+-------------+
; MCLK            ; Input    ; OFF         ;
; SW[0]           ; Input    ; OFF         ;
; SW[1]           ; Input    ; OFF         ;
; SW[2]           ; Input    ; OFF         ;
; SW[3]           ; Input    ; OFF         ;
; SW[4]           ; Input    ; OFF         ;
; SW[5]           ; Input    ; OFF         ;
; SW[6]           ; Input    ; OFF         ;
; SW[7]           ; Input    ; OFF         ;
; BT[0]           ; Input    ; OFF         ;
; BT[1]           ; Input    ; OFF         ;
; BT[2]           ; Input    ; OFF         ;
; BT[3]           ; Input    ; OFF         ;
; RS232_RX        ; Input    ; OFF         ;
; RS232_CTS       ; Input    ; OFF         ;
; FLEX_DIGIT_1[0] ; Output   ; OFF         ;
; FLEX_DIGIT_1[1] ; Output   ; OFF         ;
; FLEX_DIGIT_1[2] ; Output   ; OFF         ;
; FLEX_DIGIT_1[3] ; Output   ; OFF         ;
; FLEX_DIGIT_1[4] ; Output   ; OFF         ;
; FLEX_DIGIT_1[5] ; Output   ; OFF         ;
; FLEX_DIGIT_1[6] ; Output   ; OFF         ;
; FLEX_DIGIT_1_DP ; Output   ; OFF         ;
; FLEX_DIGIT_2[0] ; Output   ; OFF         ;
; FLEX_DIGIT_2[1] ; Output   ; OFF         ;
; FLEX_DIGIT_2[2] ; Output   ; OFF         ;
; FLEX_DIGIT_2[3] ; Output   ; OFF         ;
; FLEX_DIGIT_2[4] ; Output   ; OFF         ;
; FLEX_DIGIT_2[5] ; Output   ; OFF         ;
; FLEX_DIGIT_2[6] ; Output   ; OFF         ;
; FLEX_DIGIT_2_DP ; Output   ; OFF         ;
; VGA_RED         ; Output   ; OFF         ;
; VGA_BLUE        ; Output   ; OFF         ;
; VGA_GREEN       ; Output   ; OFF         ;
; VGA_HSYNC       ; Output   ; OFF         ;
; VGA_VSYNC       ; Output   ; OFF         ;
; LED[0]          ; Output   ; OFF         ;
; LED[1]          ; Output   ; OFF         ;
; LED[2]          ; Output   ; OFF         ;
; LED[3]          ; Output   ; OFF         ;
; LED[4]          ; Output   ; OFF         ;
; LED[5]          ; Output   ; OFF         ;
; LED[6]          ; Output   ; OFF         ;
; LED[7]          ; Output   ; OFF         ;
; LED[8]          ; Output   ; OFF         ;
; LED[9]          ; Output   ; OFF         ;
; LED[10]         ; Output   ; OFF         ;
; LED[11]         ; Output   ; OFF         ;
; LED[12]         ; Output   ; OFF         ;
; LED[13]         ; Output   ; OFF         ;
; LED[14]         ; Output   ; OFF         ;
; LED[15]         ; Output   ; OFF         ;
; DISP1[0]        ; Output   ; OFF         ;
; DISP1[1]        ; Output   ; OFF         ;
; DISP1[2]        ; Output   ; OFF         ;
; DISP1[3]        ; Output   ; OFF         ;
; DISP1[4]        ; Output   ; OFF         ;
; DISP1[5]        ; Output   ; OFF         ;
; DISP1[6]        ; Output   ; OFF         ;
; DISP1_DP        ; Output   ; OFF         ;
; DISP2[0]        ; Output   ; OFF         ;
; DISP2[1]        ; Output   ; OFF         ;
; DISP2[2]        ; Output   ; OFF         ;
; DISP2[3]        ; Output   ; OFF         ;
; DISP2[4]        ; Output   ; OFF         ;
; DISP2[5]        ; Output   ; OFF         ;
; DISP2[6]        ; Output   ; OFF         ;
; DISP2_DP        ; Output   ; OFF         ;
; DISP3[0]        ; Output   ; OFF         ;
; DISP3[1]        ; Output   ; OFF         ;
; DISP3[2]        ; Output   ; OFF         ;
; DISP3[3]        ; Output   ; OFF         ;
; DISP3[4]        ; Output   ; OFF         ;
; DISP3[5]        ; Output   ; OFF         ;
; DISP3[6]        ; Output   ; OFF         ;
; DISP3_DP        ; Output   ; OFF         ;
; DISP4[0]        ; Output   ; OFF         ;
; DISP4[1]        ; Output   ; OFF         ;
; DISP4[2]        ; Output   ; OFF         ;
; DISP4[3]        ; Output   ; OFF         ;
; DISP4[4]        ; Output   ; OFF         ;
; DISP4[5]        ; Output   ; OFF         ;
; DISP4[6]        ; Output   ; OFF         ;
; DISP4_DP        ; Output   ; OFF         ;
; RS232_TX        ; Output   ; OFF         ;
; RS232_RTS       ; Output   ; OFF         ;
; MATRIX_ROW[0]   ; Output   ; OFF         ;
; MATRIX_ROW[1]   ; Output   ; OFF         ;
; MATRIX_ROW[2]   ; Output   ; OFF         ;
; MATRIX_ROW[3]   ; Output   ; OFF         ;
; MATRIX_ROW[4]   ; Output   ; OFF         ;
; MATRIX_ROW[5]   ; Output   ; OFF         ;
; MATRIX_ROW[6]   ; Output   ; OFF         ;
; MATRIX_ROW[7]   ; Output   ; OFF         ;
; MATRIX_COL[0]   ; Output   ; OFF         ;
; MATRIX_COL[1]   ; Output   ; OFF         ;
; MATRIX_COL[2]   ; Output   ; OFF         ;
; MATRIX_COL[3]   ; Output   ; OFF         ;
; MATRIX_COL[4]   ; Output   ; OFF         ;
; MATRIX_COL[5]   ; Output   ; OFF         ;
; MATRIX_COL[6]   ; Output   ; OFF         ;
; MATRIX_COL[7]   ; Output   ; OFF         ;
; MATRIX_COL[8]   ; Output   ; OFF         ;
; MATRIX_COL[9]   ; Output   ; OFF         ;
; MATRIX_COL[10]  ; Output   ; OFF         ;
; MATRIX_COL[11]  ; Output   ; OFF         ;
; MATRIX_COL[12]  ; Output   ; OFF         ;
; MATRIX_COL[13]  ; Output   ; OFF         ;
; MATRIX_COL[14]  ; Output   ; OFF         ;
; MATRIX_COL[15]  ; Output   ; OFF         ;
; FLEX_MOUSE_CLK  ; Bidir    ; OFF         ;
; FLEX_MOUSE_DATA ; Bidir    ; OFF         ;
; PS2_DATA        ; Bidir    ; OFF         ;
; PS2_CLK         ; Bidir    ; OFF         ;
+-----------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Beatka/verilog-snake/snake.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jan 07 23:34:57 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off snake -c snake
Info: Selected device EPF10K70RC240-4 for design "snake"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Jan 07 2015 at 23:35:07
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 215 megabytes
    Info: Processing ended: Wed Jan 07 23:35:09 2015
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:07


