# Unidade Central de Processamento (CPU) multi ciclo

O segundo projeto de Arquitetura de Computadores é uma Unidade Central de Processamento (CPU) multi ciclo desenvolvida em VHDL. E tem como objetivo juntar e organizar os laboratórios feitos em aula, como manipulação de registradores, datapath, operações lógicos, multiplexadores, entre outros, para assim executar as instruções de Mover, Somar, Subtrair, AND, OR e suas versões com imediato.

![alt text](https://github.com/BrunoSilverio/crime-brazil/blob/master/plotBase.PNG?raw=true)


:warning: Observações

● Ri, Rj, Rk: registradores de n bits (pertencentes a um banco de registradores. Pelo menos 4 registradores de 8 bits cada).

● Imed: valor imediato.
