Classic Timing Analyzer report for nombre
Fri Dec 08 11:22:04 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tco
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                   ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------+---------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From        ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------+---------+------------+----------+--------------+
; Worst-case tco               ; N/A                                      ; None          ; 11.938 ns                        ; lcd[0]      ; slcd[0] ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 244.26 MHz ( period = 4.094 ns ) ; contador[6] ; ep[2]   ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; ep[3]       ; lcd[11] ; clk        ; clk      ; 38           ;
; Total number of failed paths ;                                          ;               ;                                  ;             ;         ;            ;          ; 38           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------+---------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From          ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 244.26 MHz ( period = 4.094 ns )                    ; contador[6]   ; ep[0]         ; clk        ; clk      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; 244.26 MHz ( period = 4.094 ns )                    ; contador[6]   ; ep[2]         ; clk        ; clk      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; 246.49 MHz ( period = 4.057 ns )                    ; contador1[9]  ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 247.77 MHz ( period = 4.036 ns )                    ; contador1[14] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.811 ns                ;
; N/A                                     ; 247.95 MHz ( period = 4.033 ns )                    ; contador[5]   ; ep[0]         ; clk        ; clk      ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 247.95 MHz ( period = 4.033 ns )                    ; contador[5]   ; ep[2]         ; clk        ; clk      ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.26 MHz ( period = 4.028 ns )                    ; contador1[9]  ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 249.31 MHz ( period = 4.011 ns )                    ; contador1[10] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 249.56 MHz ( period = 4.007 ns )                    ; contador1[14] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.787 ns                ;
; N/A                                     ; 251.00 MHz ( period = 3.984 ns )                    ; contador[12]  ; ep[0]         ; clk        ; clk      ; None                        ; None                      ; 3.392 ns                ;
; N/A                                     ; 251.00 MHz ( period = 3.984 ns )                    ; contador[12]  ; ep[2]         ; clk        ; clk      ; None                        ; None                      ; 3.392 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; contador1[10] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.768 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; contador1[22] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.732 ns                ;
; N/A                                     ; 254.26 MHz ( period = 3.933 ns )                    ; contador[6]   ; ep[3]         ; clk        ; clk      ; None                        ; None                      ; 2.902 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; contador1[22] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; contador1[7]  ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.704 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; contador[9]   ; ep[0]         ; clk        ; clk      ; None                        ; None                      ; 3.331 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; contador[9]   ; ep[2]         ; clk        ; clk      ; None                        ; None                      ; 3.331 ns                ;
; N/A                                     ; 255.82 MHz ( period = 3.909 ns )                    ; contador1[19] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.15 MHz ( period = 3.904 ns )                    ; contador1[13] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.679 ns                ;
; N/A                                     ; 256.15 MHz ( period = 3.904 ns )                    ; contador1[21] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.679 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; contador1[15] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.674 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.81 MHz ( period = 3.894 ns )                    ; contador1[7]  ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 257.07 MHz ( period = 3.890 ns )                    ; contador1[12] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; contador1[19] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; contador1[21] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; contador1[13] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 258.20 MHz ( period = 3.873 ns )                    ; contador1[24] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.648 ns                ;
; N/A                                     ; 258.26 MHz ( period = 3.872 ns )                    ; contador[5]   ; ep[3]         ; clk        ; clk      ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; contador1[15] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.93 MHz ( period = 3.862 ns )                    ; contador[7]   ; ep[0]         ; clk        ; clk      ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 258.93 MHz ( period = 3.862 ns )                    ; contador[7]   ; ep[2]         ; clk        ; clk      ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; contador1[12] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; contador[11]  ; ep[0]         ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; contador[11]  ; ep[2]         ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; contador1[24] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; contador[12]  ; ep[3]         ; clk        ; clk      ; None                        ; None                      ; 2.794 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; contador1[23] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.587 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[11] ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[9]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[10] ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[7]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[8]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[12] ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; contador1[23] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; ep[1]         ; ep[3]         ; clk        ; clk      ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 264.48 MHz ( period = 3.781 ns )                    ; contador1[16] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 264.48 MHz ( period = 3.781 ns )                    ; contador1[8]  ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.562 ns                ;
; N/A                                     ; 265.53 MHz ( period = 3.766 ns )                    ; contador1[17] ; interna       ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 265.82 MHz ( period = 3.762 ns )                    ; contador[9]   ; ep[3]         ; clk        ; clk      ; None                        ; None                      ; 2.733 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[8]  ; contador1[6]  ; clk        ; clk      ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[16] ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[8]  ; contador1[5]  ; clk        ; clk      ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[16] ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[8]  ; contador1[4]  ; clk        ; clk      ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[16] ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[8]  ; contador1[3]  ; clk        ; clk      ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[16] ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[8]  ; contador1[2]  ; clk        ; clk      ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[16] ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[8]  ; contador1[1]  ; clk        ; clk      ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; contador1[16] ; contador1[0]  ; clk        ; clk      ; None                        ; None                      ; 3.532 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;               ;               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                       ;
+------------------------------------------+-------+---------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From  ; To      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-------+---------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[11] ; clk        ; clk      ; None                       ; None                       ; 1.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[9]  ; clk        ; clk      ; None                       ; None                       ; 1.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[2]  ; clk        ; clk      ; None                       ; None                       ; 1.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[6]  ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[3]  ; clk        ; clk      ; None                       ; None                       ; 1.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[5]  ; clk        ; clk      ; None                       ; None                       ; 1.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[4]  ; clk        ; clk      ; None                       ; None                       ; 1.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[10] ; clk        ; clk      ; None                       ; None                       ; 1.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[11] ; clk        ; clk      ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[2]  ; clk        ; clk      ; None                       ; None                       ; 1.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[6]  ; clk        ; clk      ; None                       ; None                       ; 1.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[3]  ; clk        ; clk      ; None                       ; None                       ; 1.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[4]  ; clk        ; clk      ; None                       ; None                       ; 1.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[5]  ; clk        ; clk      ; None                       ; None                       ; 1.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[11] ; clk        ; clk      ; None                       ; None                       ; 1.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[2]  ; clk        ; clk      ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[6]  ; clk        ; clk      ; None                       ; None                       ; 2.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[9]  ; clk        ; clk      ; None                       ; None                       ; 2.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[1]  ; clk        ; clk      ; None                       ; None                       ; 2.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[3]  ; clk        ; clk      ; None                       ; None                       ; 2.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[5]  ; clk        ; clk      ; None                       ; None                       ; 2.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[4]  ; clk        ; clk      ; None                       ; None                       ; 2.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[10] ; clk        ; clk      ; None                       ; None                       ; 2.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[1]  ; clk        ; clk      ; None                       ; None                       ; 2.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[1]  ; clk        ; clk      ; None                       ; None                       ; 2.162 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[10] ; clk        ; clk      ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[3] ; lcd[0]  ; clk        ; clk      ; None                       ; None                       ; 3.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[1]  ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[2] ; lcd[0]  ; clk        ; clk      ; None                       ; None                       ; 2.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[11] ; clk        ; clk      ; None                       ; None                       ; 2.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[2]  ; clk        ; clk      ; None                       ; None                       ; 2.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[6]  ; clk        ; clk      ; None                       ; None                       ; 2.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[0] ; lcd[0]  ; clk        ; clk      ; None                       ; None                       ; 2.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[3]  ; clk        ; clk      ; None                       ; None                       ; 2.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[4]  ; clk        ; clk      ; None                       ; None                       ; 2.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[5]  ; clk        ; clk      ; None                       ; None                       ; 2.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[10] ; clk        ; clk      ; None                       ; None                       ; 3.162 ns                 ;
; Not operational: Clock Skew > Data Delay ; ep[1] ; lcd[0]  ; clk        ; clk      ; None                       ; None                       ; 3.385 ns                 ;
+------------------------------------------+-------+---------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+---------+----------+------------+
; Slack ; Required tco ; Actual tco ; From    ; To       ; From Clock ;
+-------+--------------+------------+---------+----------+------------+
; N/A   ; None         ; 11.938 ns  ; lcd[0]  ; slcd[0]  ; clk        ;
; N/A   ; None         ; 11.414 ns  ; lcd[6]  ; slcd[6]  ; clk        ;
; N/A   ; None         ; 11.399 ns  ; lcd[3]  ; slcd[3]  ; clk        ;
; N/A   ; None         ; 11.357 ns  ; lcd[2]  ; slcd[2]  ; clk        ;
; N/A   ; None         ; 11.276 ns  ; lcd[5]  ; slcd[5]  ; clk        ;
; N/A   ; None         ; 11.252 ns  ; lcd[1]  ; slcd[1]  ; clk        ;
; N/A   ; None         ; 11.226 ns  ; lcd[4]  ; slcd[4]  ; clk        ;
; N/A   ; None         ; 11.098 ns  ; lcd[9]  ; slcd[9]  ; clk        ;
; N/A   ; None         ; 11.072 ns  ; lcd[10] ; slcd[10] ; clk        ;
; N/A   ; None         ; 10.912 ns  ; lcd[11] ; slcd[11] ; clk        ;
; N/A   ; None         ; 8.009 ns   ; interna ; led      ; clk        ;
+-------+--------------+------------+---------+----------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Fri Dec 08 11:21:58 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off nombre -c nombre --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "lcd[0]" is a latch
    Warning: Node "lcd[1]" is a latch
    Warning: Node "lcd[2]" is a latch
    Warning: Node "lcd[3]" is a latch
    Warning: Node "lcd[4]" is a latch
    Warning: Node "lcd[5]" is a latch
    Warning: Node "lcd[6]" is a latch
    Warning: Node "lcd[9]" is a latch
    Warning: Node "lcd[10]" is a latch
    Warning: Node "lcd[11]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 5 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Mux15~0" as buffer
    Info: Detected ripple clock "ep[2]" as buffer
    Info: Detected ripple clock "ep[3]" as buffer
    Info: Detected ripple clock "ep[1]" as buffer
    Info: Detected ripple clock "ep[0]" as buffer
Info: Clock "clk" has Internal fmax of 244.26 MHz between source register "contador[6]" and destination register "ep[0]" (period= 4.094 ns)
    Info: + Longest register to register delay is 3.500 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X7_Y18_N27; Fanout = 3; REG Node = 'contador[6]'
        Info: 2: + IC(0.748 ns) + CELL(0.376 ns) = 1.124 ns; Loc. = LCCOMB_X7_Y17_N28; Fanout = 1; COMB Node = 'LessThan0~1'
        Info: 3: + IC(0.251 ns) + CELL(0.150 ns) = 1.525 ns; Loc. = LCCOMB_X7_Y17_N24; Fanout = 2; COMB Node = 'LessThan0~2'
        Info: 4: + IC(0.431 ns) + CELL(0.150 ns) = 2.106 ns; Loc. = LCCOMB_X7_Y17_N30; Fanout = 22; COMB Node = 'LessThan0~4'
        Info: 5: + IC(0.734 ns) + CELL(0.660 ns) = 3.500 ns; Loc. = LCFF_X7_Y18_N9; Fanout = 15; REG Node = 'ep[0]'
        Info: Total cell delay = 1.336 ns ( 38.17 % )
        Info: Total interconnect delay = 2.164 ns ( 61.83 % )
    Info: - Smallest clock skew is -0.380 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.309 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.773 ns) + CELL(0.537 ns) = 2.309 ns; Loc. = LCFF_X7_Y18_N9; Fanout = 15; REG Node = 'ep[0]'
            Info: Total cell delay = 1.536 ns ( 66.52 % )
            Info: Total interconnect delay = 0.773 ns ( 33.48 % )
        Info: - Longest clock path from clock "clk" to source register is 2.689 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 46; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.035 ns) + CELL(0.537 ns) = 2.689 ns; Loc. = LCFF_X7_Y18_N27; Fanout = 3; REG Node = 'contador[6]'
            Info: Total cell delay = 1.536 ns ( 57.12 % )
            Info: Total interconnect delay = 1.153 ns ( 42.88 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Warning: Circuit may not operate. Detected 38 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "ep[3]" and destination pin or register "lcd[11]" for clock "clk" (Hold time is 3.76 ns)
    Info: + Largest clock skew is 5.329 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.201 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.958 ns) + CELL(0.787 ns) = 2.744 ns; Loc. = LCFF_X7_Y17_N23; Fanout = 14; REG Node = 'ep[1]'
            Info: 3: + IC(0.785 ns) + CELL(0.150 ns) = 3.679 ns; Loc. = LCCOMB_X7_Y18_N2; Fanout = 1; COMB Node = 'Mux15~0'
            Info: 4: + IC(1.967 ns) + CELL(0.000 ns) = 5.646 ns; Loc. = CLKCTRL_G13; Fanout = 10; COMB Node = 'Mux15~0clkctrl'
            Info: 5: + IC(1.405 ns) + CELL(0.150 ns) = 7.201 ns; Loc. = LCCOMB_X1_Y18_N6; Fanout = 1; REG Node = 'lcd[11]'
            Info: Total cell delay = 2.086 ns ( 28.97 % )
            Info: Total interconnect delay = 5.115 ns ( 71.03 % )
        Info: - Shortest clock path from clock "clk" to source register is 1.872 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.336 ns) + CELL(0.537 ns) = 1.872 ns; Loc. = LCFF_X1_Y18_N17; Fanout = 15; REG Node = 'ep[3]'
            Info: Total cell delay = 1.536 ns ( 82.05 % )
            Info: Total interconnect delay = 0.336 ns ( 17.95 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 1.319 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y18_N17; Fanout = 15; REG Node = 'ep[3]'
        Info: 2: + IC(0.392 ns) + CELL(0.398 ns) = 0.790 ns; Loc. = LCCOMB_X1_Y18_N4; Fanout = 1; COMB Node = 'Mux14~0'
        Info: 3: + IC(0.254 ns) + CELL(0.275 ns) = 1.319 ns; Loc. = LCCOMB_X1_Y18_N6; Fanout = 1; REG Node = 'lcd[11]'
        Info: Total cell delay = 0.673 ns ( 51.02 % )
        Info: Total interconnect delay = 0.646 ns ( 48.98 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tco from clock "clk" to destination pin "slcd[0]" through register "lcd[0]" is 11.938 ns
    Info: + Longest clock path from clock "clk" to source register is 7.130 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(0.958 ns) + CELL(0.787 ns) = 2.744 ns; Loc. = LCFF_X7_Y17_N23; Fanout = 14; REG Node = 'ep[1]'
        Info: 3: + IC(0.785 ns) + CELL(0.150 ns) = 3.679 ns; Loc. = LCCOMB_X7_Y18_N2; Fanout = 1; COMB Node = 'Mux15~0'
        Info: 4: + IC(1.967 ns) + CELL(0.000 ns) = 5.646 ns; Loc. = CLKCTRL_G13; Fanout = 10; COMB Node = 'Mux15~0clkctrl'
        Info: 5: + IC(1.334 ns) + CELL(0.150 ns) = 7.130 ns; Loc. = LCCOMB_X22_Y21_N0; Fanout = 1; REG Node = 'lcd[0]'
        Info: Total cell delay = 2.086 ns ( 29.26 % )
        Info: Total interconnect delay = 5.044 ns ( 70.74 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 4.808 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X22_Y21_N0; Fanout = 1; REG Node = 'lcd[0]'
        Info: 2: + IC(2.166 ns) + CELL(2.642 ns) = 4.808 ns; Loc. = PIN_J1; Fanout = 0; PIN Node = 'slcd[0]'
        Info: Total cell delay = 2.642 ns ( 54.95 % )
        Info: Total interconnect delay = 2.166 ns ( 45.05 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 169 megabytes
    Info: Processing ended: Fri Dec 08 11:22:10 2017
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:01


