

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Sat Apr 15 15:13:23 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        sharpen_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.42|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------+-----+------+---------+
    |   Latency  |  Interval  | Pipeline|
    | min |  max | min |  max |   Type  |
    +-----+------+-----+------+---------+
    |    1|  1082|    1|  1082|   none  |
    +-----+------+-----+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  1044|  1044|         5|          1|          1|  1041|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1822|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|      -|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      86|
|Register         |        -|      -|    3242|      20|
+-----------------+---------+-------+--------+--------+
|Total            |        0|      0|    3818|    2568|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|      0|   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+
    |                   Instance                  |                  Module                 | BRAM_18K| DSP48E|  FF | LUT |
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+
    |sharpen_kernel_sdiv_32ns_32ns_32_36_seq_U14  |sharpen_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |sharpen_kernel_srem_32ns_32ns_32_36_seq_U13  |sharpen_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+
    |Total                                        |                                         |        0|      0|  576|  640|
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |assign_97_1_fu_2720_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_2_fu_2780_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_3_fu_2840_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_4_fu_2900_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_5_fu_2960_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_6_fu_3020_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_7_fu_3080_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_s_fu_3129_p2             |     +    |      0|  0|  16|          16|          16|
    |input_index_1_fu_965_p2         |     +    |      0|  0|  11|          11|           1|
    |output_index_2_fu_1139_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_3_fu_1197_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_4_fu_1255_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_5_fu_1313_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_6_fu_1371_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_7_fu_1429_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_cp_fu_3144_p2      |     +    |      0|  0|  14|           9|          14|
    |p_1_fu_1124_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_1182_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_1240_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_1298_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_1356_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_1414_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_1472_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_2653_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_1119_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_1177_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_1235_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_1293_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_1351_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_1409_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_1467_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_2648_p2                    |     +    |      0|  0|  32|          32|          32|
    |sum_1_fu_2726_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_2_fu_2786_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_3_fu_2846_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_4_fu_2906_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_5_fu_2966_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_6_fu_3026_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_7_fu_3086_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_fu_3134_p2                  |     +    |      0|  0|   8|          16|          16|
    |tmp_1_fu_951_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_2_fu_955_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_7_fu_1019_p2                |     +    |      0|  0|  14|          14|           9|
    |tmp_8_fu_1033_p2                |     +    |      0|  0|  14|          14|           9|
    |assign_110_1_fu_2732_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_2_fu_2792_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_3_fu_2852_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_4_fu_2912_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_5_fu_2972_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_6_fu_3032_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_7_fu_3092_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_1_fu_3159_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_2_fu_3168_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_3_fu_3177_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_4_fu_3186_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_5_fu_3195_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_6_fu_3204_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_7_fu_3213_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_1_fu_3163_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_2_fu_3172_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_3_fu_3181_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_4_fu_3190_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_5_fu_3199_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_6_fu_3208_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_7_fu_3217_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_1_fu_3138_p2             |     -    |      0|  0|   8|          16|          16|
    |assign_2_fu_3222_p2             |     -    |      0|  0|   8|          16|          16|
    |assign_3_fu_3226_p2             |     -    |      0|  0|   8|          16|          16|
    |p_neg1_fu_1045_p2               |     -    |      0|  0|  14|           8|          14|
    |p_neg_t2_fu_1063_p2             |     -    |      0|  0|  14|           1|          14|
    |p_neg_t_fu_1087_p2              |     -    |      0|  0|  11|           1|          11|
    |tmp_fu_929_p2                   |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_945_p2                 |     -    |      0|  0|  32|          32|          32|
    |or_cond7_1_fu_2708_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_2_fu_2768_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_3_fu_2828_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_4_fu_2888_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_5_fu_2948_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_6_fu_3008_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_7_fu_3068_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_fu_3118_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp10_fu_2883_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp11_fu_2937_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp12_fu_2943_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_2997_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_3003_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp15_fu_3057_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp16_fu_3063_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_3108_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_3114_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp3_fu_2697_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp4_fu_2703_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp5_fu_2757_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp6_fu_2763_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_2817_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_2823_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp9_fu_2877_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond3_fu_959_p2             |   icmp   |      0|  0|   4|          11|          11|
    |icmp_fu_1013_p2                 |   icmp   |      0|  0|   3|           7|           1|
    |slt10_fu_1361_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_2923_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_1419_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_2983_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_1477_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_3043_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_2663_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_1129_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_2683_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_1187_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2743_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_1245_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2803_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_1303_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_2863_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2658_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_2668_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_2673_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_1_fu_1134_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_2_fu_1192_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_3_fu_1250_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_4_fu_1308_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_5_fu_1366_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_6_fu_1424_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_7_fu_1482_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_1_fu_2693_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_2_fu_2753_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_3_fu_2813_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_4_fu_2873_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_5_fu_2933_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_6_fu_2993_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_7_fu_3053_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_6_fu_1039_p2                |   icmp   |      0|  0|   5|          14|           1|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_2_cast_fu_1145_p2  |    or    |      0|  0|   8|           6|           1|
    |output_index_3_cast_fu_1203_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_4_cast_fu_1261_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_5_cast_fu_1319_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_6_cast_fu_1377_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_7_cast_fu_1435_p2  |    or    |      0|  0|   8|           6|           3|
    |i_fu_2609_p3                    |  select  |      0|  0|  14|           1|          14|
    |stencil_buf_0_17_2_fu_2544_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_1_16_2_fu_2495_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_2_16_2_fu_2502_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_3_16_2_fu_2509_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_4_16_2_fu_2516_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_5_16_2_fu_2523_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_6_16_2_fu_2530_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_7_16_2_fu_2537_p3   |  select  |      0|  0|  16|           1|          16|
    |tmp_11_fu_2637_p3               |  select  |      0|  0|  11|           1|          11|
    |rev10_fu_2918_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_2927_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_2978_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_2987_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_3038_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_3047_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_3103_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_2678_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_2687_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_2738_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_2747_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_2798_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_2807_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_2858_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_2867_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_3098_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|1822|        2565|        2661|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter4  |   1|          2|    1|          2|
    |input_index_reg_896      |  11|          2|   11|         22|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |  86|         48|   15|         68|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------------------+----+----+-----+-----------+
    |                           Name                          | FF | LUT| Bits| Const Bits|
    +---------------------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                                |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                                  |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_tmp_4_reg_4234                 |  11|   0|   14|          3|
    |ap_pipeline_reg_pp0_iter2_or_cond7_1_reg_4583            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_2_reg_4592            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_3_reg_4601            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_4_reg_4610            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_5_reg_4619            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_6_reg_4628            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_7_reg_4637            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_1_16_2_reg_4523    |  16|   0|   16|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_2_7_load_reg_4493  |  16|   0|   16|          0|
    |ap_pipeline_reg_pp0_iter3_or_cond7_reg_4646              |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter3_tmp_25_reg_4655                |  11|   0|   11|          0|
    |assign_110_1_reg_4587                                    |  16|   0|   16|          0|
    |assign_110_2_reg_4596                                    |  16|   0|   16|          0|
    |assign_110_3_reg_4605                                    |  16|   0|   16|          0|
    |assign_110_4_reg_4614                                    |  16|   0|   16|          0|
    |assign_110_5_reg_4623                                    |  16|   0|   16|          0|
    |assign_110_6_reg_4632                                    |  16|   0|   16|          0|
    |assign_110_7_reg_4641                                    |  16|   0|   16|          0|
    |assign_115_1_reg_4660                                    |  16|   0|   16|          0|
    |assign_115_2_reg_4665                                    |  16|   0|   16|          0|
    |assign_115_3_reg_4670                                    |  16|   0|   16|          0|
    |assign_115_4_reg_4675                                    |  16|   0|   16|          0|
    |assign_115_5_reg_4680                                    |  16|   0|   16|          0|
    |assign_115_6_reg_4685                                    |  16|   0|   16|          0|
    |assign_115_7_reg_4690                                    |  16|   0|   16|          0|
    |assign_1_reg_4650                                        |  16|   0|   16|          0|
    |assign_3_reg_4695                                        |  16|   0|   16|          0|
    |exitcond3_reg_4225                                       |   1|   0|    1|          0|
    |icmp_reg_4291                                            |   1|   0|    1|          0|
    |input_index_reg_896                                      |  11|   0|   11|          0|
    |or_cond7_1_reg_4583                                      |   1|   0|    1|          0|
    |or_cond7_2_reg_4592                                      |   1|   0|    1|          0|
    |or_cond7_3_reg_4601                                      |   1|   0|    1|          0|
    |or_cond7_4_reg_4610                                      |   1|   0|    1|          0|
    |or_cond7_5_reg_4619                                      |   1|   0|    1|          0|
    |or_cond7_6_reg_4628                                      |   1|   0|    1|          0|
    |or_cond7_7_reg_4637                                      |   1|   0|    1|          0|
    |or_cond7_reg_4646                                        |   1|   0|    1|          0|
    |p_neg_t2_reg_4317                                        |  11|   0|   14|          3|
    |p_neg_t_reg_4322                                         |  11|   0|   11|          0|
    |q_1_reg_4331                                             |  32|   0|   32|          0|
    |q_2_reg_4351                                             |  32|   0|   32|          0|
    |q_3_reg_4371                                             |  32|   0|   32|          0|
    |q_4_reg_4391                                             |  32|   0|   32|          0|
    |q_5_reg_4411                                             |  32|   0|   32|          0|
    |q_6_reg_4431                                             |  32|   0|   32|          0|
    |q_7_reg_4451                                             |  32|   0|   32|          0|
    |slt10_reg_4417                                           |   1|   0|    1|          0|
    |slt12_reg_4437                                           |   1|   0|    1|          0|
    |slt14_reg_4457                                           |   1|   0|    1|          0|
    |slt1_reg_4568                                            |   1|   0|    1|          0|
    |slt2_reg_4337                                            |   1|   0|    1|          0|
    |slt4_reg_4357                                            |   1|   0|    1|          0|
    |slt6_reg_4377                                            |   1|   0|    1|          0|
    |slt8_reg_4397                                            |   1|   0|    1|          0|
    |slt_reg_4563                                             |   1|   0|    1|          0|
    |stencil_buf_0_10_fu_190                                  |  16|   0|   16|          0|
    |stencil_buf_0_11_fu_194                                  |  16|   0|   16|          0|
    |stencil_buf_0_12_fu_198                                  |  16|   0|   16|          0|
    |stencil_buf_0_13_fu_202                                  |  16|   0|   16|          0|
    |stencil_buf_0_14_fu_206                                  |  16|   0|   16|          0|
    |stencil_buf_0_15_fu_210                                  |  16|   0|   16|          0|
    |stencil_buf_0_17_2_reg_4558                              |  16|   0|   16|          0|
    |stencil_buf_0_1_fu_154                                   |  16|   0|   16|          0|
    |stencil_buf_0_1_s_fu_150                                 |  16|   0|   16|          0|
    |stencil_buf_0_2_fu_158                                   |  16|   0|   16|          0|
    |stencil_buf_0_3_fu_162                                   |  16|   0|   16|          0|
    |stencil_buf_0_4_fu_166                                   |  16|   0|   16|          0|
    |stencil_buf_0_5_fu_170                                   |  16|   0|   16|          0|
    |stencil_buf_0_6_fu_174                                   |  16|   0|   16|          0|
    |stencil_buf_0_7_fu_178                                   |  16|   0|   16|          0|
    |stencil_buf_0_7_load_reg_4467                            |  16|   0|   16|          0|
    |stencil_buf_0_8_fu_182                                   |  16|   0|   16|          0|
    |stencil_buf_0_8_load_reg_4472                            |  16|   0|   16|          0|
    |stencil_buf_0_9_fu_186                                   |  16|   0|   16|          0|
    |stencil_buf_1_0_fu_218                                   |  16|   0|   16|          0|
    |stencil_buf_1_0_load_reg_4477                            |  16|   0|   16|          0|
    |stencil_buf_1_0_s_fu_214                                 |  16|   0|   16|          0|
    |stencil_buf_1_10_fu_258                                  |  16|   0|   16|          0|
    |stencil_buf_1_11_fu_262                                  |  16|   0|   16|          0|
    |stencil_buf_1_12_fu_266                                  |  16|   0|   16|          0|
    |stencil_buf_1_13_fu_270                                  |  16|   0|   16|          0|
    |stencil_buf_1_14_fu_274                                  |  16|   0|   16|          0|
    |stencil_buf_1_16_2_reg_4523                              |  16|   0|   16|          0|
    |stencil_buf_1_1_fu_222                                   |  16|   0|   16|          0|
    |stencil_buf_1_2_fu_226                                   |  16|   0|   16|          0|
    |stencil_buf_1_3_fu_230                                   |  16|   0|   16|          0|
    |stencil_buf_1_4_fu_234                                   |  16|   0|   16|          0|
    |stencil_buf_1_5_fu_238                                   |  16|   0|   16|          0|
    |stencil_buf_1_6_fu_242                                   |  16|   0|   16|          0|
    |stencil_buf_1_7_fu_246                                   |  16|   0|   16|          0|
    |stencil_buf_1_7_load_reg_4482                            |  16|   0|   16|          0|
    |stencil_buf_1_8_fu_250                                   |  16|   0|   16|          0|
    |stencil_buf_1_8_load_reg_4488                            |  16|   0|   16|          0|
    |stencil_buf_1_9_fu_254                                   |  16|   0|   16|          0|
    |stencil_buf_2_0_fu_282                                   |  16|   0|   16|          0|
    |stencil_buf_2_0_s_fu_278                                 |  16|   0|   16|          0|
    |stencil_buf_2_10_fu_322                                  |  16|   0|   16|          0|
    |stencil_buf_2_11_fu_326                                  |  16|   0|   16|          0|
    |stencil_buf_2_12_fu_330                                  |  16|   0|   16|          0|
    |stencil_buf_2_13_fu_334                                  |  16|   0|   16|          0|
    |stencil_buf_2_14_fu_338                                  |  16|   0|   16|          0|
    |stencil_buf_2_16_2_reg_4528                              |  16|   0|   16|          0|
    |stencil_buf_2_1_fu_286                                   |  16|   0|   16|          0|
    |stencil_buf_2_2_fu_290                                   |  16|   0|   16|          0|
    |stencil_buf_2_3_fu_294                                   |  16|   0|   16|          0|
    |stencil_buf_2_4_fu_298                                   |  16|   0|   16|          0|
    |stencil_buf_2_5_fu_302                                   |  16|   0|   16|          0|
    |stencil_buf_2_6_fu_306                                   |  16|   0|   16|          0|
    |stencil_buf_2_7_fu_310                                   |  16|   0|   16|          0|
    |stencil_buf_2_7_load_reg_4493                            |  16|   0|   16|          0|
    |stencil_buf_2_8_fu_314                                   |  16|   0|   16|          0|
    |stencil_buf_2_9_fu_318                                   |  16|   0|   16|          0|
    |stencil_buf_3_0_fu_346                                   |  16|   0|   16|          0|
    |stencil_buf_3_0_s_fu_342                                 |  16|   0|   16|          0|
    |stencil_buf_3_10_fu_386                                  |  16|   0|   16|          0|
    |stencil_buf_3_11_fu_390                                  |  16|   0|   16|          0|
    |stencil_buf_3_12_fu_394                                  |  16|   0|   16|          0|
    |stencil_buf_3_13_fu_398                                  |  16|   0|   16|          0|
    |stencil_buf_3_14_fu_402                                  |  16|   0|   16|          0|
    |stencil_buf_3_16_2_reg_4533                              |  16|   0|   16|          0|
    |stencil_buf_3_1_fu_350                                   |  16|   0|   16|          0|
    |stencil_buf_3_2_fu_354                                   |  16|   0|   16|          0|
    |stencil_buf_3_3_fu_358                                   |  16|   0|   16|          0|
    |stencil_buf_3_4_fu_362                                   |  16|   0|   16|          0|
    |stencil_buf_3_5_fu_366                                   |  16|   0|   16|          0|
    |stencil_buf_3_6_fu_370                                   |  16|   0|   16|          0|
    |stencil_buf_3_7_fu_374                                   |  16|   0|   16|          0|
    |stencil_buf_3_7_load_reg_4498                            |  16|   0|   16|          0|
    |stencil_buf_3_8_fu_378                                   |  16|   0|   16|          0|
    |stencil_buf_3_9_fu_382                                   |  16|   0|   16|          0|
    |stencil_buf_4_0_fu_410                                   |  16|   0|   16|          0|
    |stencil_buf_4_0_s_fu_406                                 |  16|   0|   16|          0|
    |stencil_buf_4_10_fu_450                                  |  16|   0|   16|          0|
    |stencil_buf_4_11_fu_454                                  |  16|   0|   16|          0|
    |stencil_buf_4_12_fu_458                                  |  16|   0|   16|          0|
    |stencil_buf_4_13_fu_462                                  |  16|   0|   16|          0|
    |stencil_buf_4_14_fu_466                                  |  16|   0|   16|          0|
    |stencil_buf_4_16_2_reg_4538                              |  16|   0|   16|          0|
    |stencil_buf_4_1_fu_414                                   |  16|   0|   16|          0|
    |stencil_buf_4_2_fu_418                                   |  16|   0|   16|          0|
    |stencil_buf_4_3_fu_422                                   |  16|   0|   16|          0|
    |stencil_buf_4_4_fu_426                                   |  16|   0|   16|          0|
    |stencil_buf_4_5_fu_430                                   |  16|   0|   16|          0|
    |stencil_buf_4_6_fu_434                                   |  16|   0|   16|          0|
    |stencil_buf_4_7_fu_438                                   |  16|   0|   16|          0|
    |stencil_buf_4_7_load_reg_4503                            |  16|   0|   16|          0|
    |stencil_buf_4_8_fu_442                                   |  16|   0|   16|          0|
    |stencil_buf_4_9_fu_446                                   |  16|   0|   16|          0|
    |stencil_buf_5_0_fu_474                                   |  16|   0|   16|          0|
    |stencil_buf_5_0_s_fu_470                                 |  16|   0|   16|          0|
    |stencil_buf_5_10_fu_514                                  |  16|   0|   16|          0|
    |stencil_buf_5_11_fu_518                                  |  16|   0|   16|          0|
    |stencil_buf_5_12_fu_522                                  |  16|   0|   16|          0|
    |stencil_buf_5_13_fu_526                                  |  16|   0|   16|          0|
    |stencil_buf_5_14_fu_530                                  |  16|   0|   16|          0|
    |stencil_buf_5_16_2_reg_4543                              |  16|   0|   16|          0|
    |stencil_buf_5_1_fu_478                                   |  16|   0|   16|          0|
    |stencil_buf_5_2_fu_482                                   |  16|   0|   16|          0|
    |stencil_buf_5_3_fu_486                                   |  16|   0|   16|          0|
    |stencil_buf_5_4_fu_490                                   |  16|   0|   16|          0|
    |stencil_buf_5_5_fu_494                                   |  16|   0|   16|          0|
    |stencil_buf_5_6_fu_498                                   |  16|   0|   16|          0|
    |stencil_buf_5_7_fu_502                                   |  16|   0|   16|          0|
    |stencil_buf_5_7_load_reg_4508                            |  16|   0|   16|          0|
    |stencil_buf_5_8_fu_506                                   |  16|   0|   16|          0|
    |stencil_buf_5_9_fu_510                                   |  16|   0|   16|          0|
    |stencil_buf_6_0_fu_538                                   |  16|   0|   16|          0|
    |stencil_buf_6_0_s_fu_534                                 |  16|   0|   16|          0|
    |stencil_buf_6_10_fu_578                                  |  16|   0|   16|          0|
    |stencil_buf_6_11_fu_582                                  |  16|   0|   16|          0|
    |stencil_buf_6_12_fu_586                                  |  16|   0|   16|          0|
    |stencil_buf_6_13_fu_590                                  |  16|   0|   16|          0|
    |stencil_buf_6_14_fu_594                                  |  16|   0|   16|          0|
    |stencil_buf_6_16_2_reg_4548                              |  16|   0|   16|          0|
    |stencil_buf_6_1_fu_542                                   |  16|   0|   16|          0|
    |stencil_buf_6_2_fu_546                                   |  16|   0|   16|          0|
    |stencil_buf_6_3_fu_550                                   |  16|   0|   16|          0|
    |stencil_buf_6_4_fu_554                                   |  16|   0|   16|          0|
    |stencil_buf_6_5_fu_558                                   |  16|   0|   16|          0|
    |stencil_buf_6_6_fu_562                                   |  16|   0|   16|          0|
    |stencil_buf_6_7_fu_566                                   |  16|   0|   16|          0|
    |stencil_buf_6_7_load_reg_4513                            |  16|   0|   16|          0|
    |stencil_buf_6_8_fu_570                                   |  16|   0|   16|          0|
    |stencil_buf_6_9_fu_574                                   |  16|   0|   16|          0|
    |stencil_buf_7_0_fu_602                                   |  16|   0|   16|          0|
    |stencil_buf_7_0_s_fu_598                                 |  16|   0|   16|          0|
    |stencil_buf_7_10_fu_642                                  |  16|   0|   16|          0|
    |stencil_buf_7_11_fu_646                                  |  16|   0|   16|          0|
    |stencil_buf_7_12_fu_650                                  |  16|   0|   16|          0|
    |stencil_buf_7_13_fu_654                                  |  16|   0|   16|          0|
    |stencil_buf_7_14_fu_658                                  |  16|   0|   16|          0|
    |stencil_buf_7_16_2_reg_4553                              |  16|   0|   16|          0|
    |stencil_buf_7_1_fu_606                                   |  16|   0|   16|          0|
    |stencil_buf_7_2_fu_610                                   |  16|   0|   16|          0|
    |stencil_buf_7_3_fu_614                                   |  16|   0|   16|          0|
    |stencil_buf_7_4_fu_618                                   |  16|   0|   16|          0|
    |stencil_buf_7_5_fu_622                                   |  16|   0|   16|          0|
    |stencil_buf_7_6_fu_626                                   |  16|   0|   16|          0|
    |stencil_buf_7_7_fu_630                                   |  16|   0|   16|          0|
    |stencil_buf_7_7_load_reg_4518                            |  16|   0|   16|          0|
    |stencil_buf_7_8_fu_634                                   |  16|   0|   16|          0|
    |stencil_buf_7_9_fu_638                                   |  16|   0|   16|          0|
    |tile_index_dim0_reg_4165                                 |  32|   0|   32|          0|
    |tile_index_dim1_reg_4171                                 |  32|   0|   32|          0|
    |tmp_12_reg_4573                                          |   1|   0|    1|          0|
    |tmp_13_reg_4578                                          |   1|   0|    1|          0|
    |tmp_1_reg_4201                                           |  32|   0|   32|          0|
    |tmp_20_reg_4239                                          |   1|   0|    1|          0|
    |tmp_25_reg_4655                                          |  11|   0|   11|          0|
    |tmp_2_reg_4213                                           |  32|   0|   32|          0|
    |tmp_32_reg_4327                                          |   1|   0|    1|          0|
    |tmp_34_reg_4347                                          |   1|   0|    1|          0|
    |tmp_36_reg_4367                                          |   1|   0|    1|          0|
    |tmp_38_reg_4387                                          |   1|   0|    1|          0|
    |tmp_40_reg_4407                                          |   1|   0|    1|          0|
    |tmp_42_reg_4427                                          |   1|   0|    1|          0|
    |tmp_44_reg_4447                                          |   1|   0|    1|          0|
    |tmp_4_reg_4234                                           |  11|   0|   14|          3|
    |tmp_56_1_reg_4342                                        |   1|   0|    1|          0|
    |tmp_56_2_reg_4362                                        |   1|   0|    1|          0|
    |tmp_56_3_reg_4382                                        |   1|   0|    1|          0|
    |tmp_56_4_reg_4402                                        |   1|   0|    1|          0|
    |tmp_56_5_reg_4422                                        |   1|   0|    1|          0|
    |tmp_56_6_reg_4442                                        |   1|   0|    1|          0|
    |tmp_56_7_reg_4462                                        |   1|   0|    1|          0|
    |tmp_6_reg_4313                                           |   1|   0|    1|          0|
    |tmp_7_reg_4295                                           |  11|   0|   14|          3|
    |tmp_8_reg_4302                                           |  11|   0|   14|          3|
    |tmp_reg_4177                                             |  31|   0|   32|          1|
    |tmp_s_reg_4189                                           |  31|   0|   32|          1|
    |icmp_reg_4291                                            |   0|   1|    1|          0|
    |tmp_32_reg_4327                                          |   0|   1|    1|          0|
    |tmp_34_reg_4347                                          |   0|   1|    1|          0|
    |tmp_36_reg_4367                                          |   0|   1|    1|          0|
    |tmp_38_reg_4387                                          |   0|   1|    1|          0|
    |tmp_40_reg_4407                                          |   0|   1|    1|          0|
    |tmp_42_reg_4427                                          |   0|   1|    1|          0|
    |tmp_44_reg_4447                                          |   0|   1|    1|          0|
    |tmp_6_reg_4313                                           |   0|   1|    1|          0|
    |tmp_8_reg_4302                                           |   0|  11|   14|          3|
    +---------------------------------------------------------+----+----+-----+-----------+
    |Total                                                    |3242|  20| 3282|         20|
    +---------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+------------------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  |      Source Object     |    C Type    |
+------------------------+-----+-----+------------+------------------------+--------------+
|ap_clk                  |  in |    1| ap_ctrl_hs |         compute        | return value |
|ap_rst                  |  in |    1| ap_ctrl_hs |         compute        | return value |
|ap_start                |  in |    1| ap_ctrl_hs |         compute        | return value |
|ap_done                 | out |    1| ap_ctrl_hs |         compute        | return value |
|ap_idle                 | out |    1| ap_ctrl_hs |         compute        | return value |
|ap_ready                | out |    1| ap_ctrl_hs |         compute        | return value |
|compute_flag            |  in |    1|   ap_none  |      compute_flag      |    scalar    |
|output_0_address0       | out |   10|  ap_memory |        output_0        |     array    |
|output_0_ce0            | out |    1|  ap_memory |        output_0        |     array    |
|output_0_we0            | out |    1|  ap_memory |        output_0        |     array    |
|output_0_d0             | out |   16|  ap_memory |        output_0        |     array    |
|output_1_address0       | out |   10|  ap_memory |        output_1        |     array    |
|output_1_ce0            | out |    1|  ap_memory |        output_1        |     array    |
|output_1_we0            | out |    1|  ap_memory |        output_1        |     array    |
|output_1_d0             | out |   16|  ap_memory |        output_1        |     array    |
|output_2_address0       | out |   10|  ap_memory |        output_2        |     array    |
|output_2_ce0            | out |    1|  ap_memory |        output_2        |     array    |
|output_2_we0            | out |    1|  ap_memory |        output_2        |     array    |
|output_2_d0             | out |   16|  ap_memory |        output_2        |     array    |
|output_3_address0       | out |   10|  ap_memory |        output_3        |     array    |
|output_3_ce0            | out |    1|  ap_memory |        output_3        |     array    |
|output_3_we0            | out |    1|  ap_memory |        output_3        |     array    |
|output_3_d0             | out |   16|  ap_memory |        output_3        |     array    |
|output_4_address0       | out |   10|  ap_memory |        output_4        |     array    |
|output_4_ce0            | out |    1|  ap_memory |        output_4        |     array    |
|output_4_we0            | out |    1|  ap_memory |        output_4        |     array    |
|output_4_d0             | out |   16|  ap_memory |        output_4        |     array    |
|output_5_address0       | out |   10|  ap_memory |        output_5        |     array    |
|output_5_ce0            | out |    1|  ap_memory |        output_5        |     array    |
|output_5_we0            | out |    1|  ap_memory |        output_5        |     array    |
|output_5_d0             | out |   16|  ap_memory |        output_5        |     array    |
|output_6_address0       | out |   10|  ap_memory |        output_6        |     array    |
|output_6_ce0            | out |    1|  ap_memory |        output_6        |     array    |
|output_6_we0            | out |    1|  ap_memory |        output_6        |     array    |
|output_6_d0             | out |   16|  ap_memory |        output_6        |     array    |
|output_7_address0       | out |   10|  ap_memory |        output_7        |     array    |
|output_7_ce0            | out |    1|  ap_memory |        output_7        |     array    |
|output_7_we0            | out |    1|  ap_memory |        output_7        |     array    |
|output_7_d0             | out |   16|  ap_memory |        output_7        |     array    |
|input_0_address0        | out |   10|  ap_memory |         input_0        |     array    |
|input_0_ce0             | out |    1|  ap_memory |         input_0        |     array    |
|input_0_q0              |  in |   16|  ap_memory |         input_0        |     array    |
|input_1_address0        | out |   10|  ap_memory |         input_1        |     array    |
|input_1_ce0             | out |    1|  ap_memory |         input_1        |     array    |
|input_1_q0              |  in |   16|  ap_memory |         input_1        |     array    |
|input_2_address0        | out |   10|  ap_memory |         input_2        |     array    |
|input_2_ce0             | out |    1|  ap_memory |         input_2        |     array    |
|input_2_q0              |  in |   16|  ap_memory |         input_2        |     array    |
|input_3_address0        | out |   10|  ap_memory |         input_3        |     array    |
|input_3_ce0             | out |    1|  ap_memory |         input_3        |     array    |
|input_3_q0              |  in |   16|  ap_memory |         input_3        |     array    |
|input_4_address0        | out |   10|  ap_memory |         input_4        |     array    |
|input_4_ce0             | out |    1|  ap_memory |         input_4        |     array    |
|input_4_q0              |  in |   16|  ap_memory |         input_4        |     array    |
|input_5_address0        | out |   10|  ap_memory |         input_5        |     array    |
|input_5_ce0             | out |    1|  ap_memory |         input_5        |     array    |
|input_5_q0              |  in |   16|  ap_memory |         input_5        |     array    |
|input_6_address0        | out |   10|  ap_memory |         input_6        |     array    |
|input_6_ce0             | out |    1|  ap_memory |         input_6        |     array    |
|input_6_q0              |  in |   16|  ap_memory |         input_6        |     array    |
|input_7_address0        | out |   10|  ap_memory |         input_7        |     array    |
|input_7_ce0             | out |    1|  ap_memory |         input_7        |     array    |
|input_7_q0              |  in |   16|  ap_memory |         input_7        |     array    |
|tile_index              |  in |   32|   ap_none  |       tile_index       |    scalar    |
|tile_num_dim0           |  in |   32|   ap_none  |      tile_num_dim0     |    scalar    |
|var_sharpen_y_extent_0  |  in |   32|   ap_none  | var_sharpen_y_extent_0 |    scalar    |
|var_sharpen_y_extent_1  |  in |   32|   ap_none  | var_sharpen_y_extent_1 |    scalar    |
|var_sharpen_y_min_0     |  in |   32|   ap_none  |   var_sharpen_y_min_0  |    scalar    |
|var_sharpen_y_min_1     |  in |   32|   ap_none  |   var_sharpen_y_min_1  |    scalar    |
+------------------------+-----+-----+------------+------------------------+--------------+

