<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1555126668">
  <File Type="PA-TCL" Name="Main.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Main_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Main_reports.tcl"/>
  <File Type="RDS-RDS" Name="Main.vds"/>
  <File Type="RDS-UTIL" Name="Main_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Main_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Main.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Main_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Main_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/User_Custom_UartPort_1.0/data_sync.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="C:/Users/Dayana/Desktop/Latencia - copia/Coprocesador/Coprocesador.srcs/sources_1/ip/User_Custom_UartPort_1.0/data_sync.v"/>
        <Attr Name="ImportTime" Val="1529202620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FFT.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/LoadFFT.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Save.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="C:/Users/Dayana/Desktop/Latencia - copia/Coprocesador/Coprocesador.srcs/sources_1/new/Save.sv"/>
        <Attr Name="ImportTime" Val="1550293847"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Sender.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="C:/Users/Dayana/Desktop/Latencia - copia/Coprocesador/Coprocesador.srcs/sources_1/new/Sender.sv"/>
        <Attr Name="ImportTime" Val="1550293057"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UnloadFFT.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_baud_tick_gen.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../corefft UART Block RAM/corefft.srcs/sources_1/new/uart_baud_tick_gen.sv"/>
        <Attr Name="ImportTime" Val="1511131238"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../corefft UART Block RAM/corefft.srcs/sources_1/new/uart_rx.sv"/>
        <Attr Name="ImportTime" Val="1511131237"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_rx_driver.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../corefft UART Block RAM/corefft.srcs/sources_1/new/uart_rx_driver.sv"/>
        <Attr Name="ImportTime" Val="1511131240"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../corefft UART Block RAM/corefft.srcs/sources_1/new/uart_tx.sv"/>
        <Attr Name="ImportTime" Val="1511131236"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_tx_driver.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../corefft UART Block RAM/corefft.srcs/sources_1/new/uart_tx_driver.sv"/>
        <Attr Name="ImportTime" Val="1511131239"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Main.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="C:/Users/Dayana/Desktop/Latencia - copia/Coprocesador/Coprocesador.srcs/sources_1/new/Main.sv"/>
        <Attr Name="ImportTime" Val="1550297737"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Main"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/Constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="C:/Users/Dayana/Desktop/Latencia - copia/Coprocesador/Coprocesador.srcs/constrs_1/new/Constraints.xdc"/>
        <Attr Name="ImportTime" Val="1545432024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/new/Constraints.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="xfft_0"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
</GenRun>
