#+Title: Exercício 3.29

*Enunciado:*

Another way to construct an or-gate is as a compound digital logic device, built from and-gates and inverters. 
Define a procedure or-gate that accomplishes this. 
What is the delay time of the =or-gate= in terms of =and-gate-delay= and =inverter-delay=? 

*Solução:*

O exerício 3.29 pede para implementarmos =or-gate= a partir das funções =and-gate= e =inverter=.
Logo, precisamos chegar nos seguintes resultados:

*Lógica OU*
| Input1  | Input2 | Output |
|-------+-------+-----|
| 1 |  1 |  *1* |
| 1  |  0 |  *1* |
| 0 |  1 |  *1* |
| 0  |  0 |  *0* |

Conseguimos implementar o código da forma abaixo. O tempo de =delay= da função seria o tempo de =and-gate-delay= mais 3 vezes o tempo de =intervet=delay=, mas, como =(inverter a1 w1)= e =(inverter a2 w2)= ocorrem em dois wires diferentes, os sinais podem ser invertidos ao mesmo tempo, ou seja, em somente um tempo de =inverter-delay=. 

Assim, o tempo de =delay= da função se dá como a soma do tempo de =and-gate-delay= com 2 vezes o tempo de =interver-delay=.

#+BEGIN_SRC scheme
(define (or-gate a1 a2 output)
  (let ((w1 (make-wire)) 
        (w2 (make-wire)) 
        (w3 (make-wire)))
    (inverter a1 w1)
    (inverter a2 w2)
    (and-gate w1 w2 w3)
    (interver w3 output)
    'ok))
#+END_SRC
Ao aplicarmos um =inverter= aos sinais dos inputs recebidos, obtemos:

| a1 | a2 | w1 | w2 |
|-----+-----+-----+-----|
| 1 |  1 | *0* |  *0* |
| 1  |  0 | *0*  |  *1* |
| 0 |  1 | *1* |  *0* |
| 0  |  0 | *1*  |  *1* |

Aplicando =and-gate= a w1 e w2, temos:

| w1  | w2 | w3 |
|-----+-----+-----|
| 0 |  0 |  *0* |
| 0  |  1 |  *0* |
| 1 |  0 |  *0* |
| 1  |  1 |  *1* |

Finalmente, percebemos que esse resultado, dado pelo sinal de w3, é o inverso do que queremos obter, logo aplicamos =inverter=:

| w3 | output |
|-----+-----|
| 0 | *1* |
| 0 | *1* |
| 0 | *1* |
| 1 | *0* |
