complexity of the communication network and make cost down. 
 This project proposes an universal power driving circuit for 
automobile applications. It can produce the desired voltage or 
current driving profile, according to the command. The main 
purpose is to provide multiple driving needs from a single DC 
power source. This project will use 0.25um technology to design, 
manufacture, and measure the chip. The tentative goal is to provide 
2A of driving current for the feasibility study purposes. 
 The distinguishing feature is the programmability and power line 
communication. According to the command by the power line 
network, it can produce the driving signal to driver the driven 
devices. Not only the flickering frequency and brightness of the 
light but also the motor driving power profile can be provided by 
the circuit. As a result, the cost of the device can be reduced 
significantly.  
 Our concern is to use LIN protocol architecture of master and slave. 
The transceiver design with Direct Sequence Spread Spectrum 
(DSSS) modulation technology be used to prevent the influence of 
noise on control signal. With encode the signal of control data by 
11-bit Barker code, which also can be used to 802.11 wireless 
spread spectrum sequence. The early and late phase of the clock 
data recovery circuit which has three phases, that it will tracking 
frequency error between the transmitter (TX) and receiver (RX). By 
the 32-bit serial signal and back-end control circuit, implementation 
of transmission and PWM control. A prototype vehicle power line 
communication network realized and verified by FPGA and the 
proposed circuit. 
 
i 
目錄 
目錄.............................................................................................................................................................. i 
研究計畫中文摘要..................................................................................................................................... ii 
研究計畫英文摘要.................................................................................................................................... iii 
一、前言..................................................................................................................................................... 1 
二、研究目的............................................................................................................................................. 2 
三、文獻探討............................................................................................................................................. 4 
四、研究方法............................................................................................................................................. 9 
(一)子計畫一：車用電源線通訊系統之類比前端積體電路設計(洪浩喬) ........................................... 9 
(二)子計畫二：具有即時路況適應能力與最小耗能之輪內馬達驅動控制(蕭得聖) ......................... 23 
(三)子計畫四：多功能車用功率積體電路(蘇朝琴) ............................................................................. 28 
五、結果與討論....................................................................................................................................... 44 
參考文獻................................................................................................................................................... 48 
國科會補助專題研究計畫成果報告自評表........................................................................................... 51 
國科會補助計畫衍生研發成果推廣資料表........................................................................................... 52 
iii 
 
研究計畫英文摘要 
Automobile Power System IC With Communication 
 Development of Automotive electronics technology in recent years. The electronic devices has 
become the basic of car. With the internal path more than several hundred of the wires. Today, the 
energy policy and promote environmental is very important. The new one like BEV or HEV car use 
more than 80% of the electronic devices, making the total length more then 1,000 meters. A combination 
of power line and communication decrease the complexity of the communication network and make cost 
down. 
 This project proposes an universal power driving circuit for automobile applications. It can produce 
the desired voltage or current driving profile, according to the command. The main purpose is to provide 
multiple driving needs from a single DC power source. This project will use 0.25um technology to 
design, manufacture, and measure the chip. The tentative goal is to provide 2A of driving current for the 
feasibility study purposes. 
 The distinguishing feature is the programmability and power line communication. According to the 
command by the power line network, it can produce the driving signal to driver the driven devices. Not 
only the flickering frequency and brightness of the light but also the motor driving power profile can be 
provided by the circuit. As a result, the cost of the device can be reduced significantly.  
 Our concern is to use LIN protocol architecture of master and slave. The transceiver design with 
Direct Sequence Spread Spectrum (DSSS) modulation technology be used to prevent the influence of 
noise on control signal. With encode the signal of control data by 11-bit Barker code, which also can be 
used to 802.11 wireless spread spectrum sequence. The early and late phase of the clock data recovery 
circuit which has three phases, that it will tracking frequency error between the transmitter (TX) and 
receiver (RX). By the 32-bit serial signal and back-end control circuit, implementation of transmission 
and PWM control. A prototype vehicle power line communication network realized and verified by 
FPGA and the proposed circuit. 
 The proposed programmable power driving circuit is able to produce the following outputs. The 
first one is the voltage programmable DC power source for electronic equipment, The second one is 
frequency and voltage programmable for light control. The third one is the power driving profile 
programmable motor driver. With the above three functions, the majority of the electrical parts in 
automobile can be driven by this circuitry. 
  
Key Words: Power IC, SoC, Automobile Electronics, Motor Driver, DC Converter
2 
 
 
 
圖2. 汽車電路導線佈局示意圖 圖3. 本計畫之汽車電路導線佈局示意圖 
 本計畫提出一個汽車專用的電源線通訊技術，並結合可程式的功率積體電路，根據所接受的
指令，產生所需要的驅動信號，來驅動被控制的元件。以燈具控制而言，方向燈、煞車燈、車內
燈、倒車燈、緊急燈等，均有不同亮度與閃爍頻率的需求，LED 與傳統燈泡亦有不同之驅動電壓
與模式。以馬達驅動而言，自動車窗馬達、電動座椅、天窗馬達、天線馬達、甚至汽車驅動馬達
等，亦有不同的驅動能力與模式。本計畫提出的汽車功率 SoC，能夠經由電源線來傳送指令，並
且根據所接收到的指令，調整輸出的電壓電流大小、閃爍頻率、甚至到馬達驅動的電壓電流曲線 
(Voltage/Current Profile)。如此，多數的車上電器裝備，都可使用此一晶片進行驅動，而汽車也只
有一條電源線，更有甚之，此電源線為單一條串聯線，不需要向傳統的平行佈線方式。如此則能
大大的減少佈線的使用，也能夠提昇汽車的可靠度，降低汽車的生產成本。下圖所示為一個利用
本技術所產出的汽車佈線示意圖。 
二、研究目的 
(一)子計畫一：車用電源線通訊系統之類比前端積體電路設計(洪浩喬) 
 本計劃提出一個汽車專用的電源線通訊技術，並結合可程式的功率積體電路，根據所接受的
指令，產生所需要的驅動信號，來驅動被控制的元件。以燈具控制而言，方向燈、煞車燈、車內
燈、倒車燈、緊急燈等，均有不同亮度與閃爍頻率的需求，LED 與傳統燈泡亦有不同之驅動電壓
與模式。以馬達驅動而言，自動車窗馬達、電動座椅、天窗馬達、天線馬達、甚至汽車驅動馬達
等，亦有不同的驅動能力與模式。本計劃提出的汽車功率 SoC，能夠經由電源線來傳送指令，並
且根據所接收到的指令，調整輸出的電壓電流大小、閃爍頻率、甚至到馬達驅動的電壓電流曲線 
(Voltage/Current Profile)。如此，多數的車上電器裝備，都可使用此一晶片進行驅動，而汽車也只
有一條電源線，更有甚之，此電源線為單一條串聯線，不需要向傳統的平行佈線方式。如此則能
大大的減少佈線的使用，也能夠提昇汽車的可靠度，降低汽車的生產成本。 
Signal
Conditioning
Circuits
Filter ADC
DAC
Processor
Baseband
Ferrite bead
regulator
DC power
Power
Line
 
圖4. 提出之應用於車用電源線通訊系統之 transceiver 的基本架構 
4 
 
電動車，連車輪都由馬達帶動。傳統上，馬達的驅動都有各自的驅動電路，以因應各自的驅動模
式與驅動能力。如此造成相當多的重複配置。  
 電器設備的直流電源供應多數由一顆 DC-DC Converter 將 12V 降壓至 3V/5V/9V,  提供
電子設備所需之電源，由於汽車上使用的感測元件與控制點越來越多，先進汽車可能有 50 個以
上的控制點，所需要的功率電子元件也成比例的增多。由於電子產品所需的電源電壓會因年代與
技術有所差異，因此功率電子的使用也相當的多樣化。 
結合 Power IC 與 Power Line Communication (PLC)的系統晶片，以提供汽車所需的電源管理、功
率驅動與相關周邊的資料傳輸。透過電源線整合所有資料傳輸與功率驅動。可大幅簡化汽車內部
設計的複雜度並降低製作成本，是必要且合適的技術。因此本整合型計劃的主要目的在提出一種可
靠的通信技術，使用車輛上的電池電源線傳輸控制信號，並整合各式電子控制系統，成為具有智慧型
功能的單一晶片，藉以控制車輛內部的各式設備的操作，包括馬達電動窗、車座椅、Air Bag、 ABS
系統、自動偵測系統、各式燈具、音響等設備，減少車輛不必要的配線，節省成本，降低耗能及系統
面積，達到環保節能的要求。 
三、文獻探討 
(一)子計畫一： 
 
 
圖5. 傳統八位元循序漸近式類比數位轉換器與其對稱中心電容佈局架構 
 傳統的 SAR ADC 架構如圖 5，我們以八位元之 SAR ADC 舉例，為了解決電容之間不匹配的
效應，所以通常採用中心對稱式的佈局，以期望能使誤差作常態分布，把電容的影響最小化， ADC
6 
 
滑動越來越大，摩擦力也就越來越大，但是滑動比到一個極值時，摩擦力也會跟著達到最大上限，
而後隨著滑動的增加，摩擦力會慢慢遞減，而通常摩擦力極值會隨著車輛負載與行經路面的摩擦
係數(µ)的不同而有所改變，摩擦係數是表示路面材質不同的參數，通常越粗糙或越乾燥的表面摩
擦係數越大，越光滑或越濕潤的表面摩擦係數越小，一般柏油路面的摩擦係數大概為 0.85，而下
雨天時的柏油路面大概為 0.65，當車輛負載與路面摩擦係數越大時極值越大，反之則越小，輪胎
摩擦力對滑動比與側滑角之關係如圖 7 所示。 
 
 
圖6. 側滑角示意圖 
 
 
圖7. 從左至右：縱向摩擦力與車輛負載關係、側向摩擦力與車輛負載關係、縱向摩擦力與路
面摩擦係數關係、側向摩擦力與路面摩擦係數關係 
 滑動比與側滑角被視為車體的動態，是因為摩擦力造成車輛行駛狀況改變時，滑動比與側滑
角也會跟著改變，所以如果可以求得滑動比或是側滑角，則可以利用滑動比和側滑角與摩擦力曲
線來獲得摩擦力資訊，在 Dieckmann[38]的研究中，就是利用已知的摩擦力曲線參數搭配滑動比或
側滑角的估測來求得摩擦力，Gustafsson[39]與 Hwang and Song[40]分別是研究車輛加速與緊急煞
車時的摩擦力估側，Hwang and Song [40]也進一步利用了摩擦力曲線中摩擦極值的估側來確保煞
車系統能提供的最大煞車力道。另外在 Hanh[41]的研究中，為了求得準確的滑動比與側滑角，使
用了全球定位系統(GPS)與差分式全球定位系統(DGPS)來取得車輛位置與速度的精確資訊，再利
用高階摩擦力曲線來求得摩擦力。 
 Ray[42]建立了一個各種摩擦係數的路面下，車輛行駛狀況的資料庫，之後再進行即時估測時
比對行駛狀態與資料庫的內容相符程度來決定目前車輛所行駛的路面摩擦係數。Tsunashima et 
al[43]與 Ray[42]方法類似，也是將資料庫與行駛狀況利用多模型逼近(Multi- Model Approach)的方
8 
 
al.[50]提出”β-Method”，探討質心側滑角對由前、後輪側向力產生的橫擺力矩改變之影響。指出當
車輛維持一同心圓轉向時，橫擺力矩若由不平衡的輪胎側向力產生會造成車輛縱向加速或減速。
Masato Abe 在[51]提出設計順滑模態控制器來跟隨 2DOF 線性車輛模型的質心側滑角響應，從順
滑條件以及車輛動態方程式，設計出橫擺力矩控制輸入，其控制輸入，設計會和前、後輪側向力
及其對輪胎側滑角偏微之斜率有關，故有假設一非線性輪胎模型用來計算。Raksincharoens et al.[52]
利用 DYC 控制策略控制車輛跟隨其設計所需的橫擺角速度，橫擺力矩控制輸入是由後輪左、右
側縱向力的差產生。所需的橫擺力矩是由橫擺角速度參考值透過橫擺角速度對橫擺力矩的反轉移
函數計算而得。Esmaizadeh et al.[53]提出分析線性二次最佳化問題(LQ problem)求解 DYC 控制輸
入，跟隨所需的橫擺角速度。Mirzaei [54]為了維持車輛的動態，跟隨所需的橫擺角速度與質心側
滑角，設計一線性二次最佳化問題，求解最小之橫擺力矩控制輸入以達到控制目的。 
(三)子計畫四： 
 電器設備的直流電源供應多數由一顆 DC-DC Converter 將 12V 降壓至 3V/5V/9V,  提供
電子設備所需之電源，由於汽車上使用的感測元件與控制點越來越多，先進汽車可能有 50 個以
上的控制點，所需要的功率電子元件也成比例的增多。由於電子產品所需的電源電壓會因年代與
技術有所差異，因此功率電子的使用也相當的多樣化。  
 基本上，利用 PWM 為基礎的 DC/DC Converter  基本電路，可以分為下面幾種類型： 
 Buck Converter  
 Boost Converter  
 Buck-Boost Converter  
 CUK Converter  
 Fly Back Converter  
 Forward Converter 
 
圖8. DC/DC Converter  分類 
其中以 Buck Converter 為最基本的形式，其 Voltage Ratio 亦最為線性。Boost Converter 提供大於 1
的 Voltage Ratio，Buck-Boost Converter 則結合 Buck 與 Boost 的兩種特性，提供所有可能的
Voltage Ratio，他的缺點則在於非線性的 Voltage Ratio。Voltage Ratio 為 PWM Duty Cycle 與輸出
電壓的關係。以 Buck Converter 為例，VoltageRatio = DutyCycle*VS，因此為線性的關係。  
10 
 
電容，面積實在太大；第二點若使用 MiM 來實現電容，製程後電容約有 0.1%的誤差量，最小電
容值假設為 C，如要完成 12 位元，其最大的電容為 211*C 其值在加上製成之後有±0.1%的誤差，
假設以誤差最大值來考慮(-0.1%)，其最小值為 211*C*0.999，假設其它電容為理想，其理想上 1/2Vref 
(Vref 假設為 1v) 應該分到 0.5 之壓降，但因為不匹配的影響，所以只分到 0.4995，這個值和理想
上的差值就為其不匹配所造成之錯誤，而這個錯誤為 0.5m-V，其值大於 1/2LSB (1LSB 等於
0.24m-V)。 
 
 
圖10. 傳統的全差動循序近似式類比數位轉換器 
因此，我們改採 split DAC 的方式來實現，電路如圖 11 所示： 
C1 C2 C3 C4C0 C6C5
CC C7 C8 C9 C10 C11
C1 C2 C3 C4C0 C6C5
C7 C8 C9 C10 C11CC
VSS
VSS
Vin
Vip
2Φ
SA
SA
12D   ~D1
1Φ 2Φ 3Φ
2Φ1Φ
Vcin
S1
C12
S12
CD
C12
S12
CD
Vcip
VREF
VREF
CE
CE
3Φ
S9S8 S10
S2 S3 S4
DACn
S5 S6S1S0
S11S7
S9S8 S10
S2 S3 S4 S5 S6S0
S11S7
SB
DACp
Controller
+
-
Comp
D
Eql
SAR/CALS12~S0
SA
SD
SD
SE
SE
 
圖11. 所提出的可校正 SAR ADC 電路 
以下將對電路各個部份做詳盡介紹。 
A. 取樣保持電路 (S/H) 
 在開關 SN 使用 bootstrapping 的技巧，為了追求更高的線性度，故我們使用 Constant Vgs 的方
式來提高 S/H 之線性度。 
 圖 12 為我們的取樣保持電路，主要的架構由一 Bootstrapping 電路將電晶體 N3 的閘極電位提
升至 2VDD-∆V，而電晶體 N10 為主要的輸入輸出開關，其當電晶體 N10 開關 ON 時，利用 N9、
P1 和 C3 將 N10 的 Vgs 固定在 VDD，當電晶體 N10 開關 OFF 時，利用 N3、N6 和 C3 充電至 VDD。 
12 
 
此處定義： 
 
 
 
 步驟二：電荷重新分佈 
利用控制開關將預充電荷重新分佈產生一電壓。此電壓之理想值為 VREF/2。但由於 MSB 電容誤
差造成此電壓不等於 VREF/2。 
 
圖14. 估測因為 MSB 電容值減少引起之誤差的方法步驟二：電荷重新分佈 
 步驟三: Bit-cycling 
藉由 SAR 本身的類比數位轉換能力我們可將此電壓轉換為一數位碼，此數位碼帶有 MSB 電容誤
差資訊。 
 
圖15. 估測因為 MSB 電容值減少引起之誤差的方法步驟三：Bit-cycling 
以數學方式推導可得： 
 
 
 
因此，我們就可以得知 MSB 電容誤差量的大小。 
MSB
T
MSB
subMSBMSBMSBTMSB
TMSBMSB
C
C
C
CCCCCC
CCC
∆−=
+++=−=
≡+
−−
2
...21
E
T
sub
T
MSB
T
subMSB
REF
dac
D
C
C
C
C
C
CC
V
V
=
∆
=
∆
→
∆+
=
2
1
14 
 
以數學方式推導可得： 
 
 
 
而估測其他電容的誤差方式與 MSB 類似。同時也可以利用本法估測偏移量並加以消除。 
最後是整體電路的校正與轉換流程圖如下： 
 
圖19. 電路校正功能流程圖 
 
C. 比較器(Comparator) 
 我們的比較器架構如下圖 20，由於我們的校正演算法可以將比較器的 offset 扣除，因此我們
使用最簡單的比較器設計以加快速度與降低功耗。以下將對此架構各部份做更詳細的描述。 
D
D
Latch
Vi+
Vi-
Eql
VO1-
VO1+
V   i+
V   i-
VO2+
VO2-
#2
Pre-Amp
#1
Pre-Amp
 
圖20. 比較器級 
前置放大器電路如下： 
VO+VO-
Vi+
Vi-
VSS
AVDD
VB P0
P1 P2
NDNA NB NC
 
圖21. 前置放大器 
E
T
MSB
T
sub
T
MSB
REF
dac
D
C
C
C
C
C
C
V
V
=
∆
⇒
∆
+
∆
−=→
2
1
2
1
16 
 
 
0 500 1000 1500 2000 2500 3000 3500 4000
-5
0
5
Output Codes
IN
L
 (
L
S
B
)
0 500 1000 1500 2000 2500 3000 3500 4000
-3
-2
-1
0
1
2
3
Output Codes
D
N
L
 (
L
S
B
)
Max=1.94 LSB
Min=-2.0 LSB 
Max=2.1 LSB
Min=-0.7 LSB 
 
圖25. 校正後的靜態參數 
    由圖 24 和 25 可以觀察出，校正前和校正後 INL&DNL 有明顯的提升，INL 從 -4.84 LSB 至
4.6 LSB 改善到-2 LSB 至 1.94 LSB。DNL 則從 -2.0 LSB 至 1.94 LSB 改善到 -0.7 LSB 至 2.1 
LSB，亦即未校正前有 missing codes，校正之後則無 missing code。校正前和校正後 INL&DNL 有
明顯的提升證實所提校正方法是有效的。 
動態參數(SNDR)量測結果： 
0 1 2 3 4
x 10
6
-100
-80
-60
-40
-20
0
Frequency (Hz)
P
S
D
(d
B
F
S
/b
in
)
SNDR=54.6 dB
ENOB=8.78 bits 
 
圖26. 校正前的輸出頻譜 
0 1 2 3 4
x 10
6
-100
-80
-60
-40
-20
0
Frequency (Hz)
P
S
D
(d
B
F
S
/b
in
)
SNDR=56.27 dB
ENOB=9.1 bits 
 
圖27. 後的輸出頻譜 
18 
 
12
11
1
012
9
8
1
09
2
1
                 
2
1
IIIII
IIIII
j
jCM
j
jCL
=+≤=
=+≤=
∑
∑
=
=
(1) 
    其中 Ii表示以二進位權重式表示之第 i 位元的理想電流(I1~8 = ILSB1~8)，如此我們可以發現 ICL
相當於 LSB 電流總和加上單位電流值的一半大小，即使誤差量產生，也都小於 LSB 電流總和加
上單位電流的值，所以我們可以使用循序近似式(SA)的方示利用一個電流比較器(圖 30)與數位控
制電路對 ICM與 ICL進行權重估算。 
 
圖30. 電流比較器架構 
 對 ICL而言我們利用 8 位元 LSB 對其進行權重估算，因此經過 8 個時脈週期(cycle)後我們可
以得到 ICL相對於理想 8 位元 LSB 的權重值，同理，我們利用 ICL與 LSB 對 ICM進行估算，經過
11 個 Cycle 後可以得到權重值，以同樣的方式各操作 14 次後可以得到所有 ICM與 ICL的權重值，
如下式(2)所示，WCL_m與WCM_n分別代表電流源 ICL_m和 ICM_n對理想 8 位元 LSB 的權重。 
                              
                               
0_
0
8
1
_
14
1
___
0_
8
1
0___
IW
IIwIwII
IW
IIwII
nCM
j
jLSBj
i
iCLinCMnCM
mCL
j
jLSBjmCLmCL
⋅=
++=∆+
⋅=
+=∆+
∑∑
∑
==
=
(2) 
    在權重估算結束後，每個待校電流源對於單位電流 I0 的真實權重比例(WCM_n，WCL_m)
皆儲存於記憶體中，因此，我們可以利用這些資訊對輸入訊號進行適當的校正，得到相對
應的開關訊號(u1~14, t1~14, s1~8)輸入電流源陣列中，以獲得正確的輸出電壓，u1~14 表示控制
14 個 ICM輸出的開關訊號，t1~14 表示控制 14 個 ICL輸出的開關訊號，s1~8 則表示控制 ILSB
輸出的開關訊號，其輸出校正的流程圖如下圖 31 所示。 
 
20 
 
 
圖32. 電流源單元 
  
 
圖33. 比較器電路 
    我們使用 TSMC 0.18um 1P6M CMOS process 實現此 DAC，圖 34 為此 CS DAC 的晶片照，晶
片大小為 1.17 mm x 1.41 mm，其中 core 的面積是 0.66 mm x 0.75 mm。 
 
圖34. CS DAC 的晶片照 
靜態參數(DNL & INL) 量測結果： 
22 
 
 
圖38. SFDR 與取樣頻率的關係 
 
圖39. SFDR 對輸入頻率的關係 
Technology TSMC 1P6M 0.18µm CMOS 
Area 0.49 mm
2
 
Supply Voltage 1.8 V / 3.3 V 
Resolution 14 bits 
Sampling rate 100 MS/s 
DNL 
INL 
25 LSB 
34LSB 
SFDR@ Fin=1MHz 57.3 dBc 
表1. CS DAC performance summary 
 
 圖 38 是量測的 SFDR 在輸入頻率為二十分之一取樣頻率時，對不同的取樣頻率所作的圖，圖
39 是量測的 SFDR 在取樣頻率為 100MHz 時，對不同的輸入頻率所作的圖。當輸入頻率到奈奎斯
頻率時，SFDR 並沒有顯著的下降。 
 
 
 
 
24 
 
其中δi 為第 i 個輪子的轉向角，s 代表當車輛參數有不確定性(uncertainty)時，車輛質心往前輪軸的
偏移量。 
將(4)式移項整理後，可得一線性方程式，如(5)式： 
        b =AF b              (5) 
其 中 [ ]1 2 3 4
T
b b b b bF F F F= +F   ，
1 2
1 2
1
1 1 1
- sin( ) - sin( ) 0
cos( )    cos( ) 1
cos( )( - ) sin( ) cos
2
sb
l s
δ δ
δ δ
δ δ
=
+
                                                                  
A                                                                    
  22 1 2 2( )( - ) - sin( ) - ( )
2
sb
l s l sδ δ
 
 
 
 
 
+ 
 
   
， 
1 1 2 2 3 4
1 1 2 2
1 2
1 1 2 2 1 2 2 1 1 3 4
ˆ ˆ ˆ ˆ- cos( ) - cos( ) - -
ˆ ˆ- sin( ) - sin( )
ˆ ˆ ˆ ˆ ˆ ˆ- ( sin( ) sin( ))(- ) - ( cos( ) - cos( )) - ( - )
2 2
x a a a a
y a a
z a a a a a a
ma F F F F
ma F F
sb sb
I r F F l s F F F F
δ δ
δ δ
δ δ δ δ
 
 
 
=  
 
 + +
  
b
&
 
在(5)中，只要同乘 A 的反矩陣，就可以得 1
,b org
−=F A b，但 A 矩陣裡的元素跟車輛的轉向角有關，
當轉向角很小時，A 矩陣中的第一行與第二行會變的非常相近或相等，此時 A 矩陣成為一奇異矩
陣，造成(5)所解出的側向力不正確，所以在小角度時要分開討論。 
當δ1≅δ2 時，A 矩陣的條件數(condition number)很大，也就表示 A 矩陣近似一個奇異矩陣，(5)在
小角度時可以寫成(6)式： 
        
b =AF b%% %           (6) 
其中
  1 1
( - ) -( )
1 2
l s l s
 
=  + 
                      
A
       
% ，   y
z
ma
I r
 
=  
 
b% & ， [ ]1 2 3 4
TF F F F
b b b b b
= + +F   % 。 
(6)左右同乘A%的反矩陣可得
bF
%，通常左右輪的側向力會不同主要是側滑角與承受負載的不同所造
成的影響，但是車輛在小角度轉向時，車輛側傾與俯仰運動並不明顯，所以左右輪所承受的負載
與側滑角相近，所以在此假設小角度時左右輪所受側向力相同，如(7)式。                
   1 2 1 2,
, 3 42 2
T
F F F F
b b b b F F
b bicy b b
+ + 
= + 
  
F        (7) 
 模型切換的條件可以利用 A 矩陣的條件數作為切換依據，當 A 矩陣的條件數大時，比較相信
(6)式的解，而當 A 矩陣的條件數較小時，比較相信(7)式的解。如(8)式：              
                  
ˆ ' '
b 1 b,org 2 b,bicy
F = g F + g F                  (8) 
 
26 
 
       
F
F
F
F
F
F
      
 
  
     
rear
b4
2
a3
1 a1
3
2
a4
a1
=
1-
p
1+ p
1-
        (11) 
其中 = +rear b4 b3F F F ， b3 rear b4F = F - F 。 
2.最佳化輪胎力量分配控制系統 
 在估測出輪胎摩擦力後，本研究利用此估測值回授，發展出最佳化輪胎力量分配控制系統。
此系統分成上層與下層控制系統。上層控制系統計算出車輛所需的縱向力、側向力與橫擺力矩，
使車輛跟隨給定之參考軌跡。接著利用最佳化輪胎分配演算法將上層控制系統所需的力量與力矩
合理地分配至每個輪胎，並利用下層控制器驅動輪內馬達轉矩與輪胎轉向角，使輪胎產生所需的
縱向力與側向力。 
A.上層控制系統 
 上層控制器使用了順滑模態控制理論，設計了三個順滑平面(Sliding surface)，計算控制車輛
跟隨參考車輛模型的響應所需的縱向、側向合力與橫擺角轉動力矩總和。順滑平面如下：   
                                             
其中 Vx，β與 r 分別為車輛之縱向速度、車身側滑角與橫擺角速度，其參考訊號分別記做 Vxref，βref
與 rref。 
 設計控制輸入 X，Y，M 為 
 
 
 
 其中 ， ， 。而 、 與 分別代表在車輛縱向、
測向與橫擺方向的不確定之最大值。 
B.最佳化輪胎與路面間摩擦力分配 
    最佳化輪胎與路面間摩擦力分配的成本函數(Cost function)之設計與選擇是使用輪胎摩擦力
圓的概念設計。輪胎與路面間縱向摩擦力與側向摩擦力之間有摩擦力圓關係存在，會受到路面摩
擦力係數µ乘以輪胎正向力 Fz 影響其限制範圍，故會希望最佳化分配出的輪胎摩擦力能夠在摩擦
力圓限制內，且能夠是最小的控制輸入。因此，設計成本函數如(12)式。 
                                    (12) 
其中 和 即為所要分配的八個變數，四個輪胎平行車身與垂直車身之摩擦力； 為車
輛等速直線行駛時四個輪胎的正向力； 為權重參數(Weighting coefficient)，適當的選定調整可
以提高車輛控制的表現。 
28 
 
   ( ) 
  ( ) 
其中 ， 。則可證明 Sa 收斂至零。 
 接著討論輪胎側向力的控制。假設一個只考慮側向力之 Dugoff’s 反輪胎模型，如(14)式。上
層分配之側向力經由此反輪胎模型計算出對應的輪胎側滑角值，並設計順滑模態控制器控制車輪
轉角，使輪胎側滑角跟隨反輪胎模型計算之值。 
                     (14) 
其中 為上層分配之側向力。 
設計一順滑平面如下： 
 
設計控制輸入 如下： 
 
其中 ，怎可證明 Sb 收斂至零。 
(三)子計畫四：多功能車用功率積體電路(蘇朝琴) 
1.車用功率積體電路設計 
 在這邊可以看到電源線上面會有許多的驅動晶片，而每顆驅動晶片內部的方塊圖如下圖 42
所示包含了解碼、拴鎖，以及控制電路。車用電子電源線通訊顧名思義則是訊號是由電源上傳遞，
在這邊傳送的訊號為每次 32 位元。每顆晶片在電源線上都它有自己的位址，所以每次收到資料時
都必須做一次解碼的動作，觀察是否要動作。圖中可看到驅動晶片的輸出有四組訊號，每一組訊
號分別給 P 及 N 型的功率電晶體來推動馬達，LED 或降壓電路如圖 44 所示。 
 
圖42. 可程式化車用功率積體電路示意圖 
30 
 
 
圖44. 整合馬達、LED 及降壓電路 
 
圖45. 數位脈波寬度調變電路採用Σ∆調變 
A.數位直流-直流降壓電路設計 
 整個數位降壓電路如圖 46 所示，它是由功率區塊、誤差類比數位轉換器、數位補償器、Σ∆數
位脈波寬度調變電路及死區時間(Dead Time)所組成。我們先制定整個數位降壓電路的規格如表 3
所示，在車用電子裡面所蓄電池提供的電壓為 12V，故輸入 Vin 為 12V，而輸出電壓 Vout(t)為較
常用到的 1.5~9V，抽載的電流定在 0~2A。在車用電子裡面系統切換頻率大概為 100~500kHz，配
合 FPGA 板子所提供的最高時脈除頻下來，其切換頻率 FSW 為 390.625kHz。這邊輸出的漣波大
小設計在小於 1.5 V 的 6%，故 ∆Vo 大約為 100mV。式子(15)所示，故誤差類比數位轉換器的 ∆Vq
經由編碼為 58.6 mV ，∆Vq 則是類比數位轉換器的最低位元解析度，Kdiv 則是輸出的衰減器，
∆Vout 則是輸出上能容忍的漣波大小。接下來則是決定數位脈波寬度調變的解析度，為了避免輸
出有 LCO，由式子(16)可以知道，通常設計都小於 3~6 倍，∆d 為數位脈波寬度調變的解析度，故
這邊設計數位脈波寬度調變的解析度為 9 位元。 
q div vout
V K V∆ ≥ ∆g
 (15) 
in div qd V k V∆ < ∆g g  (16) 
32 
 
 
圖47.  (a)誤差類比數位轉換器編碼(b) 誤差類比數位轉換器輸入與輸出對應圖 
C.數位正比積分微分補償器 
 設計數位正比積分微分補償器[64]上，可知數位降壓電路系統裡之數位補償器在整體系統裡
的功能等同於類比的補償器。圖 48 為降壓電路各個區塊的轉移函式。下式(17)所示 T(s)為降壓電
路系統的開迴路轉移函式，Kdiv 為衰減器的增益，Kead 為類比數位轉換器的增益，Kdpwm 為數
位脈波寬度調變器的增益，Gvc(s)為功率區塊得轉移函式。一開始設計先將各個區塊連續時間的
轉移函式導出來，接下來加入連續時間補償器電路設計，最後再將連續時間的補償器電路 Gc(s)
經由 s 平面轉到 z 平面上得到離散時間的補償器電路 Gc(z)。 
 
圖48. 降壓電路系統轉移函式圖 
( ) ( ) ( )
vc div ead c dpwm
T s G s K K G s K= g g g g  (17) 
2
1
( )
[ ( ) ]
1
C
vc in
Load L C
Load
sCR
G s V
CR R R L
s s LC
R
+
=
+ ++ +
 (18) 
1 2
(1 )(1 )
( )
( )
( )
z z
c c
s s
D s
G s k
E s s
ω ω
+ +
= =  
(19) 
 當連續的補償轉移函式 Gc(s)設計出來之後，接下來將 s 平面映射到 z 平面上。在數位的控制
系統或數位訊號處理的書上提到可以使用雙線性轉移(Bilinear Transform)及尤拉規則(Eular’s Rule)
達到 z 平面上轉移函式。這邊使用雙線性轉移如下式(20)所示為 s 平面映射到 z 平面上，Td 為取
樣時間，在 z 平面的單位圓內等同於是 s 平面的左半平面。接下來將式子(20)帶入 Gc(s)得到 Gc(z)
如下式(21)所示，最後將 Gc(z)反 z 轉換得到式子(22)。 
1
1
2 1
( )
1d
z
s
T z
−
−
−
=
+
 (20) 
34 
 
為電流控制的元件，當流過電流越大 LED 的亮度則會越亮，故可使用脈波寬度調變達到亮度、閃
爍頻率及亮度時間控制。圖 51 (a)及圖 51 (b)分別為使用 P 及 N 功率晶體來驅動 LED，這本計畫
當中採用圖 51 (c)，我們可以經由控制指令達到圖 51 (a)及圖 51 (b)的效果。 
 
圖51. LED 操作電路圖 
 驅動馬達[68]的轉速是取決於它上面的跨壓大小。我們可以使用 H 橋模式下圖 52 所示來達到
正反轉及停止，由於馬達是電壓控制，我們亦可使用脈波寬度調變來調整馬達上的跨壓，進而達
到轉速的控制。 
 
圖52. H 橋驅動馬達 
F.電力線通訊系統設計  
 圖 53 所示為本系統中 CDR 電路之方塊圖，CDR 架構主要包含 code acquisition loop 及 code 
tracking loop 這 2 個部分。系統中使用 punctual phase (php)的時脈訊號來對輸入資料取樣，其中
punctual phase 是 1 組 3 個相位的時脈產生器。取樣資料則是將累加器和 Barker 碼做 XOR 所得到
的結果和轉出每個 bit 的時間，而所有的計算都是 unsigned 運算累加器只是計算次數的一個過程，
圖 53(b)則為所有累加出來的結果。對於完美對齊的 barker 碼和取樣資料，其結果為 11 或 0 將其
當成 data bit 1 或 0，而對於有偏移或不對齊部分，其結果為 5 or 6，而根據這些資訊來作為設定
閾值依據，以判斷取樣資料和 barker 碼是否對齊，此外必需能容忍取樣錯誤造成的 jitter 或 noise
36 
 
線來傳輸資料，而為了減少雜訊的影響，採用 DSSS 調變來延展所傳送的資料頻寬，這在傳送器
或接收器上都是必要的，為此我們建立了一組使用 FPGA 和印刷電路板的其他離散元件來實現。
2. 模擬結果 
 本計劃中使用Matlab裡面的Simulink[69, 70]來建立數位降壓電路的模型並且模擬系統鎖定動
作。模擬驗證數位降壓電路在二階的 Σ∆ 雜訊整形迴路數位脈波寬度調變輸入 Vin 為 12V，觀察
負載變化之下的輸出鎖定電壓以及輸出電壓峰對峰值的大小。如表 4 所示為二階 Σ∆ 雜訊整形迴
路數位脈波寬度調變數位降壓電路輸出電壓鎖定在 1.5V~9V 性能表現，模擬如圖 17~20 所示。表
格的參數模擬值包含有輸出的漣波大小 ∆Vout、負載由 500mA 到 1A 抽載時所造成輸出過衝電壓
Vover、過衝回復時間 Tover_r  、負載由 1A 到 500mA 抽載時所造成輸出下衝電壓 Vunder、下衝
回復時間 Tunder_r。 
表4. 二階Σ∆降壓電路負載變化下輸出電壓性能表現 
140μs100μs70μs70μsTunder_rUndershoot recovery time
200mV200mV180mV180mVVunderUndershoot voltage
130μs120μs100μs80μsTover_rOvershoot recovery time
200mV200mV180mV160mVVoverOvershoot voltage
60mV80mV60mV45mVΔVoutOutput voltage
9V5V3V1.5VsymbolParameter
 
 
圖56. 二階 Σ∆ 負載抽載輸出電壓 1.5V 模擬圖 (a)輸出負載 iload(t)、電感電流 iL(t)、輸出電
壓 Vout(t)及誤差值 e[n]  (b)負載 500mA 時 iL(t)及 Vout(t)  (c)負載 1A 時 iL(t)及 Vout(t) 
38 
 
 
圖59. 二階 Σ∆ 負載抽載輸出電壓 9V 模擬圖 (a)輸出負載 iload(t)、電感電流 iL(t)、輸出電
壓 Vout(t)及誤差值 e[n]  (b)負載 500mA 時 iL(t)及 Vout(t)  (c)負載 1A 時 iL(t)及 Vout(t) 
3.FPGA 驗證結果 
 整體車用電子的測試環境及硬體方塊圖如下圖 60 所示由控制開關、傳輸端(TX)、車用電源
線、接收端（RX）、可程式車用功率積體電路、馬達、LED 及直流-直流降壓電路，實際測試環
境及硬體架構圖如圖 61 所示。在這邊的可程式車用功率積體電路及接收端（RX）的電路是寫入
在 FPGA Spartan 3E 裡面，傳輸端(TX)的電路則是在 FPGA Spartan 3A 裡面，電源線上的電源則
是 12V，訊號經由電源線由傳輸端傳送到接收端。為了方便測試電路，原本控制指令為 32 位元，
這邊我們利用控制開關其中的 5 位元配合查表法列出 32 種狀態來測試電路如表 5 所示。 
 
圖60. 車用電子電源線通訊及可程式車用功率積體電路示意圖 
 實際測試環境及硬體架構圖如圖 61 所示。在這邊的可程式車用功率積體電路及接收端的電路
是寫入在 FPGA Spartan 3E 裡面，傳輸端的電路則是在 FPGA Spartan 3A 裡面，電源線上的電源
則是 12V，訊號經由電源線由傳輸端傳送到接收端。 
40 
 
 表 5 所示為輸入電壓 12V，輸出電壓在不同的負載下所觀察的性能表現。圖 64 所示為無負載
輸出電壓鎖在 1.5~9V，圖 65 所示為負載狀態下輸出電壓鎖在 1.5~9V。 
表5. 輸出電壓在不同的負載的性能表現 
65mV
( 600mA)
80mV
( 500mA)
65mV
( 600mA)
48mV
( 500mA)
ΔVout
( load)
65mV80mV65mV48mVΔVout
(no load)
9V5V3V1.5VVout
 
LX
Vout(t)
LX
Vout(t)
LX
Vout(t)
(a)
LX
Vout(t)
LX
Vout(t)
LX
Vout(t)
LX
Vout(t)
LX
Vout(t)
LX
Vout(t)
(b)
(c)
LX
Vout(t)
LX
Vout(t)
LX
Vout(t)
(d)
 
圖64. 無負載輸出(a)1.5V (b)3V (c) 5V (d)9V 
42 
 
 圖 67 所示為 LED 亮度時間的調控，這邊設定頻率為 0.75Hz，亮度為 50%，圖 67(a)為亮度
時間 20%， (b)為亮度時間 50%， (c)為亮度時間 80%。 
 
圖67. LED 亮度時間的調控 
 實際測試環境及硬體架構圖如圖 68 所示。在此所使用的可程式車用功率積體電路及接收端的
電路寫入在 FPGA Spartan 3E 裡，傳輸端的電路則是在 FPGA Spartan 3A，電源線上的電源為 12V，
訊號經由傳輸端傳送到接收端。圖 69~71 為驗證測試平台及操作情形。 
 
圖68. 系統架構圖 
44 
 
五、結果與討論 
(一)子計畫一： 
    從上述的量測結果可以看出，校正後 SAR ADC 的效能有明顯的提升，而校正後性能雖有提
升但不如預期明顯的原因相信是訊號源品質不佳的原因。目前正進行採購零件設備以進行更精準
地量測。 
    而 CS DAC 的部分，其有效位元只能達到 10 bits，主要原因是製程因素造成的不匹配，雖然
經過我們的校正，但因電流鏡的非線性與比較器後級放大器偏移電壓的影響，造成權重估算出現
錯誤，導致校正結果無法得到理想輸出，這部份已經過分析並已著手開始進行電路架構修改。 
(二)子計畫二： 
1.輪胎摩擦力估測結果 
 轉向角與路面狀況如圖 5，進行 20 秒的模擬，轉向角在 7~8 秒時轉到 0.1rad 後保持固定轉角，
而路面摩擦係數在 0~7 秒時為 0.85，7~12 秒時為 0.65，12~20 秒時為 0.45。在不確定參數部份，
原始的質量是 1740kg，原始的轉動慣量是 2961kgm^2，原始質心位置向前偏移 0.15m，變更後的
質量為 1940kg，轉動慣量為 3480kg-m2，質心偏移為 0。 
0 5 10 15 20
0
0.01
0.02
0.03
0.04
0.05
0.06
0.07
0.08
0.09
0.1
time(sec)
th
e
ta
o
(r
a
d
)
0 5 10 15 20
0.45
0.5
0.55
0.6
0.65
0.7
0.75
0.8
0.85
0.9
time(sec)
m
u
 
圖 5：(左)輪胎轉向角(右)路面摩擦係數 
縱向力估測如圖 6，側向力估測如圖 7： 
0 5 10 15 20
-1500
-1000
-500
0
F
a
fl
(N
)
 
 
real
estimate
0 5 10 15 20
-1500
-1000
-500
0
F
a
fr
(N
)
 
 
real
estimate
0 5 10 15 20
-1500
-1000
-500
0
F
a
rl
(N
)
Time(sec)
 
 
real
estimate
0 5 10 15 20
-1500
-1000
-500
0
F
a
rr
(N
)
Time(sec)
 
 
real
estimate
 
圖 6：縱向力估測結果(藍)實際值(綠)估測值(左上)左前輪(右上)右前輪(左下)右後輪(右下)左後輪 
46 
 
0 1 2 3 4 5 6 7 8 9 10
-0.2
-0.1
0
0.1
0.2
0.3
0.4
0.5
time (s)
s
id
e
 s
lip
 a
n
g
le
 (
ra
d
)
 
 
reference
proposed controller
4WS
DYC (side-slip type)
DYC (yaw rate type)
 
圖 9 車輛質心側滑角比較圖 
0 10 20 30 40 50 60 70 80
-10
0
10
20
30
40
50
60
70
80
X position (m)
Y
 p
o
s
it
io
n
 (
m
)
 
 
reference
proposed controller
4WS
DYC (side-slip type)
DYC (yaw rate type)
 
圖 10 車輛於地表座標上所行駛路徑比較圖 
 
 
(三)子計畫四： 
 在本計畫中提出了可程式車用功率積體電路，晶片的控制訊號經由電源線傳送共有 32 位元，
裡面包含了有晶片位址、清除開關訊號、系統開閉迴路選擇、開關選擇、PN 功率晶體動作、頻率、
亮度時間、控制馬達轉速、LED 亮度及降壓電路的控制。由於功率驅動晶片共有 4 組的輸出控制
訊號，每一組分別為控制 P 功率晶體及 N 功率晶體。這邊希望每一組的控制訊號皆能控制馬達、
LED 及降壓電路，在分別控制馬達、LED 及降壓電路可了解到它們有共通的電路則是數位脈波寬
度調變。在此採用的則是二階的 Σ∆ 雜訊整形迴路數位脈波寬度調變電路，其具有低功率消耗、
可操作在高速、在這邊最主要是能將馬達、LED 及降壓電路結合在一起，節省多餘的面積及功率
消耗等優點。 
   最後我們使用 FPGA 來驗證整體系統的可行性， Spartan 3A 及 Spartan 3E 來當作車用電子電
源線通訊的接收端及傳輸端，電源線則是傳送指令進而達到降壓電路輸出電壓鎖定、控制馬達的
48 
 
參考文獻 
[1] M.D. Scott, B.E. Boser, K.S.J. Pister, “An Ultra-Low Power ADC for Distributed Sensor Networks,” in IEEE 
ESSCIRC proceedings, September 24-26 2002, Firenze, Italy. 
[2] R. Gregorian and G. Temes , “Analog MOS Integrated Circuits for Signal Processing , ” John Wiley & Sons, 
Inc., 1986. 
[3] B. Razavi, Design of Analog CMOS Integrated Circuits. New York: McGraw-Hill Companies, Inc. 2001 
[4] A. Acharya, P.J. Hurst, and S.H. Lewis, “Thermal Noise from Switches in a Switched-Capacitor Gain Stage,” 
Proc. of the Southwest Symp. on Mixed-Signal Design, pp. 121-126, Las Vegas, Feb. 2003. 
[5] J. Sauerbrey, D. Schmitt-Landsiedel and R. Thewes, “A 0.5-V 1-µW successive approximation ADC,” IEEE 
J. Solid-State Circuits 38(7), 1261- 1265, 2003. 
[6] P. E. Allen ,and D. R. Holberg, “CMOS Analog Circuit Design,” New York Oxford, Second Edition, 2002  
[7] D. A. Johns, and K. Martin, “Analog Integrated Circuit Design,” John Wiley & Sons, Inc., 1997 
[8] A. S. Sedra and K. C. Smith, Microelectronic Circuits, 4th Ed., Oxford University Press, 1998 
[9] T. Yoshida, M. Akagi, M. Sasaki, and A. Iwata, “A 1V supply successive approximation ADC with rail-to-rail 
input voltage range,” IEEE International Symposium on Circuits and Systems (ISCAS), Vol. 1, pp. 192-195, 
May 2005 
[10] J. Crols and M. Steyaert, “Switched-opamp: An approach to realize full CMOS switched-capacitor filters at 
very low power supply,” IEEE J. Solid-State Circuits, vol. 29, pp. 936–942, Aug. 1994. 
[11] A. Baschirotto and R. Castello, “A 1-V 1.8-MHz CMOS switched-opamp SC filter with rail-to-rail output 
swing,” IEEE J. Solid-State Circuits, vol. 32, pp. 1979–1986, Dec. 1997. 
[12] T. Cho and P. R. Gray, “A 10 b, 20 Msamples/s, 35 mW pipeline A/D converter,” IEEE J. Solid-State Circuits, 
vol. 30, no. 3, pp. 166–172, Mar. 1995. 
[13] S. Rabii and B. A. Wooley, "A 1.8-V digital-audio sigma-delta modulator in 0.8-µm CMOS," J. of Solid-State 
Circuits, Vol.32, No.6, pp.783-796, June 1997. 
[14] N. Verma and A. P. Chandrakasan, “A 25µW 100KS/s 12b ADC for wireless micro-Sensor applications,” in 
IEEE Int. Solid-State Circuits Conf. (ISSCC) Digest of Technical Papers, 2006, pp. 822–831. 
[15] C. J. B. Fayomi, G. W. Roberts, and M. Sawan, “A 1-V, 10-bit rail-to-rail successive approximation 
Analog-to-Digital converter in standard 0.18µm CMOS technology,” in Proc. IEEE Int. Symp. Circuits and 
Systems (ISCAS), 2001, pp. 460–463. 
[16] F. Kuttner, “A 1.2V 10b 20MSample/s non-binary successive approximation ADC in 0.13µm CMOS,” in 
IEEE Int. Solid-State Circuits Conf. (ISSCC) Digest of Technical Papers, Feb. 2002, pp. 136–137. 
[17] H. Neubauer, T. Desel, and H. Hauer, “A successive approximation A/D converter with 16bit 200kS/s in 
0.6µm CMOS using self calibration and low power techniques,” in Proc. the 8th IEEE International 
Conference on Electronics, Circuits and Systems, Sep. 2001, pp. 859–862. 
[18] H.-S. Lee, D. A. Hodges, P. R. Gray, “Self-Calibrating 15 Bit CMOS A/D Converter,” IEEE J. Solid-State 
Circuits, Vol. 19, No. 6, Dec., 1984. 
[19] K.-S. Tan, “ON BOARD SELF-CALIBRATION OF ANALOG-TO-DIGITAL AND 
DIGITAL-TO-ANALOG CONVERTERS,” United States Patent 4399426, Aug. 16, 1983 
[20] H.-C. Hong, and G.-M. Lee, “A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 8-bit Successive 
Approximation ADC,” IEEE J. Solid-State Circuits, Vol. 42, No. 10, Oct., 2007  
[21] G. Promitzer, “12-bit Low-Power Fully Differential Switched Capacitor Noncalibrating Successive 
Approximation ADC with 1 MS/s,“IEEE J. Solid-State Circuits, vol 36, no. 7 , Jul. 1995. 
[22] G.-Y. Huang, C.-C. Liu, Y.-Z. Lin, S.-J. Chang, J. J. Kang, and M. P. Flynn, “A 12b 11MS/s Successive 
Approximation ADC with two comparators in 0.13µm CMOS,” IEEE Symposim on VLSI Circuits, 2009, pp. 
240-241 
[23] W. Liu, P. Huang and Y. Chiu, “A 12b 22.5/45MS/s 3.0mW 0.059mm2 CMOS SAR ADC achieving over 
90dB SFDR ”, in IEEE Int. Solid-State Circuits Conf. (ISSCC) Digest of Technical Papers, Feb. 2010, pp. 
380–381. 
[24] Y. Cong and R. Geiger, “A 1.5-V 14-b 100MS/s Self-Calibrated DAC,” Proc. IEEE J. Solid-State Circuits, 
vol. 38, no. 12, pp. 2051-2059, Dec. 2003. 
[25] A. Bugeja and B. S. Song, “A Self-Trimming 14-b 100-MS/s CMOS DAC,” Proc. IEEE J. Solid-State 
Circuits, vol. 35, no. 12, pp. 1841-1851, Dec. 2000. 
[26] H. Chen, J. Lee, J. Weiner, and J. Chen “A 14-bit 150-MS/s CMOS DAC with Digital Background 
Calibration,” Symp. VLSI Circuits Dig. Tech. Papers, paper 6-4, June 2006. 
50 
 
[52] P. Raksincharoensak, M. Nagai and M. Shino, “Lane keeping control strategy with direct yaw moment 
control input by considering dynamics of electric vehicle,” Vehicle System Dynamics, vol. 44, pp. 192-201, 
2006.   
[53] E. Esmailzadeh, A. Goodarzi, G.R. Vossoughi, “Optimal yaw moment control law for improved vehicle 
handling,” Mechatronics, vol. 13, pp. 659-675, 2003. 
[54] M. Mirzaei, “A new strategy for minimum usage of external yaw moment in vehicle dynamic control 
system,” Transportation Research Part C, vol. 18, pp. 213-224, 2010. 
[55] R. Rajamani, Vehicle Dynamics and Control, New York: Springer-Verlag, 2006 
[56] C. Basso, Switch-mode power supplies, 2008. 
[57] D. M. R.W.Erickson, Fundaments of Power Electronics, 2nd ed.: Kluwer Academic, Inc, 2001. 
[58] P.-K. Leong, "Design of Sigma-Delta DPWM Controller for 1MHz DC-DC Switch-Mode Power Supplies," 
NCKU, Taiwan, 2009-01-10  
[59] Z. Lukic, et al., "Multi-bit sigma-delta PWM Digital Controller IC for DC-DC Converters Operating at 
Switching Frequencies Beyond 10 MHz," IEEE Transactions on Power Electronics, , vol. 22, pp. 1693-1707, 
2007. 
[60] B. J. Patella, et al., "High-frequency digital PWM controller IC for DC-DC converters," IEEE Transactions 
on Power Electronics,, vol. 18, pp. 438-446, 2003. 
[61] R. Dorf, Modern control systems, 1998. 
[62] A. Oppenheim, Discrete-time signal processing, 2010. 
[63] C. Phillips, Digital control system analysis and design, 1990. 
[64] A. Prodic and D. Maksimovic, "Design of a digital PID regulator based on look-up tables for control of 
high-frequency DC-DC converters," in IEEE on  Power Electronics,, 2002, pp. 18-22. 
[65] D. K. Johns, Martin, Analog integrated circuit design, 1997. 
[66] R. Schreier, Understanding delta-sigma data converters, 2005. 
[67] W. Chou and R. M. Gray, "Dithering and its effects on sigma-delta and multistage sigma-delta modulation," 
IEEE Transactions on Information Theory,, vol. 37, pp. 500-513, 1991. 
[68] N. Mohan, Power electronics: converters, applications, and design, third edition, 2003. 
[69] L. Chi-Wai, et al., "An integrated GUI design tool for digitally controlled switching DC-DC converter," in 
ICCCAS 2008. International Conference on Communications, Circuits and Systems,, 2008, pp. 1324-1327. 
[70] A. Prodic and D. Maksimovic, "Mixed-signal simulation of digitally controlled switching converters," in 
IEEE  Computers in Power Electronics, , 2002, pp. 100-105. 
52 
 
國科會補助計畫衍生研發成果推廣資料表 
日期： 100 年 10 月 28 日 
國科會補助計畫 
計畫名稱：具通信功能之車用功率系統晶片 
計畫主持人：蘇朝琴         
計畫編號：NSC 99－2220－E－009－047－   領域：車用電子 
（中文）具通信功能之車用功率系統 研發成果名稱 （英文）Automobile Power System With Communication 
成果歸屬機構 國立交通大學 發明人 (創作人) 
學生:林庭佑、曾煜輝 
教授:蘇朝琴 教授 
 我們於計劃中使用 LIN 協議的主從架構。並透過直接序列擴
頻（DSSS）調製技術的收發器設計來防止噪聲對控制信號的影響。
其編碼是由可用於 802.11無線擴頻序列信號控制數據的 11位巴克
碼組成。而具有 3 個時脈的時脈資料恢復電路（CDR），包含三
個階段，它將跟踪發射機（TX）和接收器（RX）之間的頻率錯誤。
最後由 32 位的串列信號至後端控制電路，控制 PWM 的執行情況。
全系統實現一個原型車電力線通訊網絡包含本計畫電路和 FPGA
進行電路驗證。 
技術說明 
 Our concern is to use LIN protocol architecture of master and 
slave. The transceiver design with Direct Sequence Spread Spectrum 
(DSSS) modulation technology be used to prevent the influence of 
noise on control signal. With encode the signal of control data by 
11-bit Barker code, which also can be used to 802.11 wireless spread 
spectrum sequence. The early and late phase of the clock data recovery 
circuit which has three phases, that it will tracking frequency error 
between the transmitter (TX) and receiver (RX). By the 32-bit serial 
signal and back-end control circuit, implementation of transmission 
and PWM control. A prototype vehicle power line communication 
network realized and verified by FPGA and the proposed circuit. 
產業別 車用電子 
技術/產品應用範圍 車用電子 
技術移轉可行性及預期
效益 
SOC 系統晶片設計技術：全系統消耗功率低於數個微瓦，達到環保
減碳之要求 
車輛電源線傳送控制信號：取代了傳統舊式使用配電盤連接控制
電纜線技術，大量的減少廢電線、廢電纜的生產製造，直接降低
對空氣及環境對地球所造成的污染 
車用電子控制技術：維修檢測上更便利、省時，縮短工作時效 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：蘇朝琴 計畫編號：99-2220-E-009-022- 
計畫名稱：具通信功能之車用功率系統晶片--總計畫(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 2 100%  專利 已獲得件數 2 2 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 4 4 100%  
研究報告/技術報告 0 0 100%  
研討會論文 10 11 90% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
