![](img/a22225974a49cacb148ef3f7a3393061_0.png)

# 课程 P20：组合逻辑 🔌

![](img/a22225974a49cacb148ef3f7a3393061_2.png)

![](img/a22225974a49cacb148ef3f7a3393061_4.png)

在本节课中，我们将学习组合逻辑的基本概念。组合逻辑是数字电路设计的基础，它描述了输入信号如何直接决定输出信号，而不涉及任何内部状态或记忆。我们将从真值表开始，逐步理解逻辑门、布尔代数以及如何简化逻辑表达式。

![](img/a22225974a49cacb148ef3f7a3393061_6.png)

---

## 概述 📋

![](img/a22225974a49cacb148ef3f7a3393061_8.png)

组合逻辑电路的特点是：其输出仅取决于当前的输入组合。这与我们上节课讨论的时序逻辑（包含状态元素）形成对比。本节我们将探讨如何用真值表描述逻辑功能，如何用逻辑门实现这些功能，以及如何使用布尔代数定律来简化和优化电路设计。

![](img/a22225974a49cacb148ef3f7a3393061_10.png)

---

![](img/a22225974a49cacb148ef3f7a3393061_12.png)

![](img/a22225974a49cacb148ef3f7a3393061_14.png)

## 真值表与逻辑函数 📊

上一节我们介绍了数字电路的基本概念，本节中我们来看看如何用真值表精确描述一个逻辑函数。

![](img/a22225974a49cacb148ef3f7a3393061_16.png)

一个具有 `n` 个输入的逻辑函数，其真值表有 `2^n` 行。每一行对应一种输入组合，并给出对应的输出值（0 或 1）。

![](img/a22225974a49cacb148ef3f7a3393061_18.png)

![](img/a22225974a49cacb148ef3f7a3393061_20.png)

例如，一个四输入（A, B, C, D）一输出（F）的逻辑函数，其真值表有 16 行。输出列 `F` 是一个 16 位的数字，每一位对应一种输入组合的输出。

![](img/a22225974a49cacb148ef3f7a3393061_22.png)

**核心概念**：一个 `n` 输入逻辑函数的真值表，其输出列可以看作一个 `2^n` 位的二进制数。每一个可能的 `2^n` 位二进制数都对应一个唯一的逻辑函数。

![](img/a22225974a49cacb148ef3f7a3393061_24.png)

![](img/a22225974a49cacb148ef3f7a3393061_26.png)

![](img/a22225974a49cacb148ef3f7a3393061_28.png)

![](img/a22225974a49cacb148ef3f7a3393061_30.png)

![](img/a22225974a49cacb148ef3f7a3393061_32.png)

```text
输入组合 (A,B,C,D) | 输出 F
-------------------|-------
0 0 0 0            |   ?
0 0 0 1            |   ?
...                |  ...
1 1 1 1            |   ?
```

![](img/a22225974a49cacb148ef3f7a3393061_34.png)

![](img/a22225974a49cacb148ef3f7a3393061_36.png)

![](img/a22225974a49cacb148ef3f7a3393061_38.png)

---

![](img/a22225974a49cacb148ef3f7a3393061_40.png)

## 逻辑门：构建模块 🧱

![](img/a22225974a49cacb148ef3f7a3393061_42.png)

了解了如何描述逻辑功能后，我们来看看实现这些功能的基本构建模块——逻辑门。

![](img/a22225974a49cacb148ef3f7a3393061_44.png)

![](img/a22225974a49cacb148ef3f7a3393061_46.png)

![](img/a22225974a49cacb148ef3f7a3393061_48.png)

以下是几种基本逻辑门的符号、名称和功能描述：

![](img/a22225974a49cacb148ef3f7a3393061_50.png)

![](img/a22225974a49cacb148ef3f7a3393061_52.png)

![](img/a22225974a49cacb148ef3f7a3393061_54.png)

![](img/a22225974a49cacb148ef3f7a3393061_56.png)

![](img/a22225974a49cacb148ef3f7a3393061_58.png)

*   **与门 (AND Gate)**：形状像字母 **D** 的平直部分。仅当所有输入都为 1 时，输出才为 1。
    *   公式：`F = A · B` 或 `F = AB`
*   **或门 (OR Gate)**：形状像字母 **D** 的弯曲部分。只要有一个输入为 1，输出就为 1。
    *   公式：`F = A + B`
*   **非门 (NOT Gate)**：三角形末端带一个小圆圈。输出是输入的反相。
    *   公式：`F = ¬A` 或 `F = A'`
*   **异或门 (XOR Gate)**：类似或门，但输入线在左侧停止，不穿过符号。当输入相异（一个为0，一个为1）时，输出为1。
    *   公式：`F = A ⊕ B`
*   **与非门 (NAND Gate)**：与门符号末端带一个小圆圈。仅当所有输入都为 1 时，输出才为 0。
    *   公式：`F = ¬(A · B)`
*   **或非门 (NOR Gate)**：或门符号末端带一个小圆圈。仅当所有输入都为 0 时，输出才为 1。
    *   公式：`F = ¬(A + B)`

![](img/a22225974a49cacb148ef3f7a3393061_60.png)

![](img/a22225974a49cacb148ef3f7a3393061_62.png)

**注意**：在电路图中，两条线交叉时，如果没有实心圆点，则表示它们不连接（如同立交桥）。只有画了实心圆点的地方才表示电气连接。

![](img/a22225974a49cacb148ef3f7a3393061_64.png)

---

## 从真值表到电路图 🛠️

![](img/a22225974a49cacb148ef3f7a3393061_66.png)

![](img/a22225974a49cacb148ef3f7a3393061_68.png)

现在，我们将学习如何将一个真值表转化为由逻辑门组成的实际电路图。

![](img/a22225974a49cacb148ef3f7a3393061_70.png)

一种系统性的方法是使用 **规范形式**。对于真值表中每一个输出为 1 的行，我们写出其对应的 **最小项**（即所有输入变量的“与”组合，原变量取1，反变量取0）。然后，将所有最小项进行“或”运算，就得到了该逻辑函数的规范布尔表达式。

![](img/a22225974a49cacb148ef3f7a3393061_72.png)

![](img/a22225974a49cacb148ef3f7a3393061_74.png)

例如，对于多数电路（三个输入，输出为多数值）的真值表，其规范形式为：
`F = (¬A·B·C) + (A·¬B·C) + (A·B·¬C) + (A·B·C)`

![](img/a22225974a49cacb148ef3f7a3393061_76.png)

这个表达式可以直接用与门和或门来实现。然而，它通常不是最简形式。

![](img/a22225974a49cacb148ef3f7a3393061_78.png)

---

![](img/a22225974a49cacb148ef3f7a3393061_80.png)

![](img/a22225974a49cacb148ef3f7a3393061_82.png)

![](img/a22225974a49cacb148ef3f7a3393061_84.png)

## 布尔代数：简化工具 ✨

![](img/a22225974a49cacb148ef3f7a3393061_86.png)

![](img/a22225974a49cacb148ef3f7a3393061_88.png)

直接由规范形式得到的电路可能很复杂。本节我们引入布尔代数，它是简化逻辑表达式、优化电路设计的强大数学工具。

![](img/a22225974a49cacb148ef3f7a3393061_90.png)

![](img/a22225974a49cacb148ef3f7a3393061_92.png)

布尔代数使用变量（如 A, B, C）代表逻辑信号，运算符 “·” (与), “+”(或), “¬”(非) 进行运算。其许多定律与普通代数相似，但也有一些独特之处。

以下是关键的布尔代数定律（展示了其对偶性）：

![](img/a22225974a49cacb148ef3f7a3393061_94.png)

![](img/a22225974a49cacb148ef3f7a3393061_96.png)

![](img/a22225974a49cacb148ef3f7a3393061_98.png)

*   **恒等律**：
    *   `A · 1 = A`
    *   `A + 0 = A`
*   **零一律**：
    *   `A · 0 = 0`
    *   `A + 1 = 1`
*   **互补律**：
    *   `A · ¬A = 0`
    *   `A + ¬A = 1`
*   **幂等律**：
    *   `A · A = A`
    *   `A + A = A`
*   **交换律**：`A · B = B · A`； `A + B = B + A`
*   **结合律**：`(A·B)·C = A·(B·C)`； `(A+B)+C = A+(B+C)`
*   **分配律**：
    *   `A·(B+C) = A·B + A·C`
    *   `A + (B·C) = (A+B)·(A+C)` （注意：这条与普通代数不同）
*   **吸收律**：
    *   `A · (A + B) = A`
    *   `A + (A · B) = A`
*   **德摩根定律**（非常重要）：
    *   `¬(A · B) = ¬A + ¬B`
    *   `¬(A + B) = ¬A · ¬B`
    *   **记忆技巧**：将整体取反“分配”到每个变量和运算符上，并把“与”换成“或”，“或”换成“与”。

![](img/a22225974a49cacb148ef3f7a3393061_100.png)

---

## 应用：简化逻辑表达式 🔍

![](img/a22225974a49cacb148ef3f7a3393061_102.png)

![](img/a22225974a49cacb148ef3f7a3393061_104.png)

![](img/a22225974a49cacb148ef3f7a3393061_106.png)

![](img/a22225974a49cacb148ef3f7a3393061_108.png)

![](img/a22225974a49cacb148ef3f7a3393061_110.png)

让我们运用布尔代数来简化之前多数电路的规范表达式：
`F = AB'C + A'BC + ABC' + ABC`

![](img/a22225974a49cacb148ef3f7a3393061_112.png)

![](img/a22225974a49cacb148ef3f7a3393061_114.png)

**简化过程**：
1.  `F = AB'C + A'BC + ABC' + ABC`
2.  `= AB'C + A'BC + AB(C' + C)` // 对后两项提取公因子 AB
3.  `= AB'C + A'BC + AB(1)` // 应用互补律 C’+C=1
4.  `= AB'C + A'BC + AB` // 应用恒等律
5.  `= A(B'C + B) + A'BC` // 对第一项和第三项提取公因子 A
6.  `= A((B'C + B)) + A'BC`
7.  `= A(B + C) + A'BC` // 应用吸收律的变体 (B’C + B) = B + C
8.  `= AB + AC + A'BC` // 分配律展开 A(B+C)
9.  `= AB + C(A + A'B)` // 对后两项提取公因子 C
10. `= AB + C(A + B)` // 再次应用吸收律变体 (A + A’B) = A + B
11. `= AB + AC + BC` // 分配律展开 C(A+B)，得到最终简化式

![](img/a22225974a49cacb148ef3f7a3393061_116.png)

![](img/a22225974a49cacb148ef3f7a3393061_118.png)

简化后的表达式 `F = AB + AC + BC` 比原始规范形式简洁得多，对应的电路也更简单、更高效。

![](img/a22225974a49cacb148ef3f7a3393061_120.png)

![](img/a22225974a49cacb148ef3f7a3393061_122.png)

![](img/a22225974a49cacb148ef3f7a3393061_124.png)

![](img/a22225974a49cacb148ef3f7a3393061_126.png)

---

![](img/a22225974a49cacb148ef3f7a3393061_128.png)

## 总结 🎯

![](img/a22225974a49cacb148ef3f7a3393061_130.png)

![](img/a22225974a49cacb148ef3f7a3393061_132.png)

本节课中我们一起学习了组合逻辑的核心知识：
1.  **真值表**是描述逻辑功能的精确工具，一个 `n` 输入函数对应一个 `2^n` 位的输出模式。
2.  **逻辑门**（与、或、非、异或等）是实现逻辑功能的基本电路模块。
3.  **规范形式**提供了一种从真值表系统推导出布尔表达式的方法。
4.  **布尔代数**是一套用于分析和简化逻辑表达式的数学规则，其中德摩根定律等是进行电路变换的关键。
5.  通过应用布尔代数定律，我们可以将复杂的逻辑表达式**简化**，从而设计出更小、更快、更省电的数字电路。

![](img/a22225974a49cacb148ef3f7a3393061_134.png)

理解组合逻辑是设计更复杂的时序逻辑系统和整个处理器的基础。在下一讲中，我们将探讨如何将这些组合逻辑模块连接起来，构建出能够进行算术运算（如加法器）的更大规模电路。