- VHDL використовує шаблони проектування для
моделювання поведінки тригерів
та кінцевих автоматів
- оператор процесу
- послідовні оператори
- if,
- case
- цикл

## Process
Базова структура команди:
```VHDL
process(sensitivity list)
begin
	statement;
end process;
```
Оператори всередині блоку процесу виконуються лише тоді, коли виявлено зміну хоча б в одному сигналі зі списку чутливості команди процесу.