TimeQuest Timing Analyzer report for pwm_module
Tue May 16 13:56:01 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'tc_clock_50'
 13. Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 14. Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'tc_clock_50'
 16. Slow Model Recovery: 'tc_clock_50'
 17. Slow Model Removal: 'tc_clock_50'
 18. Slow Model Minimum Pulse Width: 'tc_clock_50'
 19. Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'tc_clock_50'
 30. Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 31. Fast Model Hold: 'tc_clock_50'
 32. Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 33. Fast Model Recovery: 'tc_clock_50'
 34. Fast Model Removal: 'tc_clock_50'
 35. Fast Model Minimum Pulse Width: 'tc_clock_50'
 36. Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pwm_module                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; sdc_constraints.sdc ; OK     ; Tue May 16 13:56:01 2023 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; Clock Name                                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                                ; Targets                                                 ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; tc_clock_50 ; \b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0] ; { \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] } ;
; tc_clock_50                                         ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                       ; { clock_50 }                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                   ;
+------------+-----------------+-----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note ;
+------------+-----------------+-----------------------------------------------------+------+
; 73.15 MHz  ; 73.15 MHz       ; tc_clock_50                                         ;      ;
; 371.61 MHz ; 371.61 MHz      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+-----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 6.330  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 17.309 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                     ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.445 ; 0.000         ;
; tc_clock_50                                         ; 0.445 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 17.120 ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow Model Removal Summary          ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; tc_clock_50 ; 0.354 ; 0.000         ;
+-------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; tc_clock_50                                         ; 7.686 ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 8.889 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'tc_clock_50'                                                                                                                                                                              ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.330  ; serial_uart:i_serial_uart|tx                                  ; fpga_out_tx                                                   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.814     ; 2.856      ;
; 6.632  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; hex2_n[2]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.675     ; 2.693      ;
; 6.632  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; hex2_n[3]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.675     ; 2.693      ;
; 6.636  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; hex1_n[5]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.671     ; 2.693      ;
; 6.636  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; hex1_n[6]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.671     ; 2.693      ;
; 6.643  ; serial_uart:i_serial_uart|received_error                      ; ledr[0]                                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.684     ; 2.673      ;
; 6.646  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; hex2_n[6]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.681     ; 2.673      ;
; 6.649  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; hex2_n[4]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.678     ; 2.673      ;
; 6.651  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; hex1_n[0]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.693      ;
; 6.651  ; pwm_ctrl:i_pwm_ctrl|led                                       ; ledg[0]                                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.666     ; 2.683      ;
; 6.657  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; hex0_n[1]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.670     ; 2.673      ;
; 6.659  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; hex2_n[5]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.678     ; 2.663      ;
; 6.661  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; hex0_n[4]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.683      ;
; 6.661  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; hex0_n[5]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.683      ;
; 6.661  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; hex0_n[6]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.683      ;
; 6.662  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; hex1_n[4]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.673      ;
; 6.663  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; hex0_n[2]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.664     ; 2.673      ;
; 6.663  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; hex0_n[3]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.664     ; 2.673      ;
; 6.672  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; hex1_n[3]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.663      ;
; 6.672  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; hex2_n[1]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.675     ; 2.653      ;
; 6.676  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; hex2_n[0]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.671     ; 2.653      ;
; 6.682  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; hex1_n[1]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.653      ;
; 6.682  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; hex1_n[2]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.653      ;
; 6.687  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; hex0_n[0]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.670     ; 2.643      ;
; 8.852  ; key_n[2]                                                      ; key_ctrl:i_key_ctrl|key_down_r                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.841      ; 6.027      ;
; 8.861  ; key_n[0]                                                      ; key_ctrl:i_key_ctrl|key_off_r                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.841      ; 6.018      ;
; 9.042  ; key_n[3]                                                      ; key_ctrl:i_key_ctrl|key_up_r                                  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.841      ; 5.837      ;
; 9.405  ; key_n[1]                                                      ; key_ctrl:i_key_ctrl|key_on_r                                  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.841      ; 5.474      ;
; 9.472  ; fpga_in_rx                                                    ; serial_uart:i_serial_uart|rx_r                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.846      ; 5.412      ;
; 11.186 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.857      ;
; 11.888 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.150      ;
; 12.080 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 7.958      ;
; 12.209 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 7.829      ;
; 12.305 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.742      ;
; 12.349 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.698      ;
; 12.365 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 7.673      ;
; 12.433 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.614      ;
; 12.456 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.591      ;
; 12.470 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 7.567      ;
; 12.480 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 7.252      ;
; 12.483 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.173     ; 7.255      ;
; 12.483 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.173     ; 7.255      ;
; 12.486 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.561      ;
; 12.492 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 7.240      ;
; 12.492 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 7.240      ;
; 12.492 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 7.240      ;
; 12.492 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 7.240      ;
; 12.526 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 7.206      ;
; 12.542 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]                          ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 7.493      ;
; 12.613 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.434      ;
; 12.618 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 7.114      ;
; 12.635 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.412      ;
; 12.643 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 7.400      ;
; 12.690 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.169     ; 7.052      ;
; 12.712 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 7.325      ;
; 12.738 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]                          ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 7.297      ;
; 12.749 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 7.288      ;
; 12.760 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.287      ;
; 12.775 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 7.272      ;
; 12.805 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.179     ; 6.927      ;
; 12.832 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.188     ; 6.891      ;
; 12.845 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; pwm_ctrl:i_pwm_ctrl|led                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.187     ; 6.879      ;
; 12.858 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.169     ; 6.884      ;
; 12.858 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.169     ; 6.884      ;
; 12.866 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.173     ; 6.872      ;
; 12.869 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.172     ; 6.870      ;
; 12.891 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 7.146      ;
; 12.899 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.166     ; 6.846      ;
; 12.899 ; serial_uart:i_serial_uart|transmit_ready                      ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.166     ; 6.846      ;
; 12.904 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.175     ; 6.832      ;
; 12.915 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.172     ; 6.824      ;
; 12.929 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]                          ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 7.106      ;
; 12.950 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.175     ; 6.786      ;
; 12.974 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.070      ;
; 12.991 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 7.046      ;
; 13.004 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.040      ;
; 13.007 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.172     ; 6.732      ;
; 13.013 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 7.025      ;
; 13.035 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; pwm_ctrl:i_pwm_ctrl|led                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.187     ; 6.689      ;
; 13.042 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.175     ; 6.694      ;
; 13.051 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.175     ; 6.685      ;
; 13.080 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]                          ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.003     ; 6.955      ;
; 13.081 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.175     ; 6.655      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.087 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.951      ;
; 13.088 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]                        ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.009      ; 6.959      ;
; 13.093 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 6.944      ;
; 13.097 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.175     ; 6.639      ;
; 13.117 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 6.921      ;
; 13.120 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 6.924      ;
; 13.122 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 6.922      ;
; 13.127 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.175     ; 6.609      ;
; 13.164 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 6.880      ;
; 13.166 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]                         ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 6.878      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 17.309 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.729      ;
; 17.309 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.729      ;
; 17.309 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.729      ;
; 17.309 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.729      ;
; 17.309 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.729      ;
; 17.309 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.729      ;
; 17.347 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.691      ;
; 17.347 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.691      ;
; 17.347 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.691      ;
; 17.347 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.691      ;
; 17.347 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.691      ;
; 17.347 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.691      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.492      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.492      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.492      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.492      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.492      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.492      ;
; 17.586 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.452      ;
; 17.586 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.452      ;
; 17.586 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.452      ;
; 17.586 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.452      ;
; 17.586 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.452      ;
; 17.586 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.452      ;
; 17.616 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.422      ;
; 17.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.384      ;
; 17.697 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.341      ;
; 17.697 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.341      ;
; 17.697 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.341      ;
; 17.697 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.341      ;
; 17.697 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.341      ;
; 17.697 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.341      ;
; 17.825 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.213      ;
; 17.825 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.213      ;
; 17.825 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.213      ;
; 17.825 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.213      ;
; 17.825 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.213      ;
; 17.825 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.213      ;
; 17.853 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.185      ;
; 17.893 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.145      ;
; 17.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.122      ;
; 18.004 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.034      ;
; 18.025 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.013      ;
; 18.025 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.013      ;
; 18.025 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.013      ;
; 18.025 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.013      ;
; 18.025 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.013      ;
; 18.025 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.013      ;
; 18.103 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.935      ;
; 18.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.906      ;
; 18.238 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.800      ;
; 18.253 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.785      ;
; 18.276 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.762      ;
; 18.332 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.706      ;
; 18.475 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.563      ;
; 18.626 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.412      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.445 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.636 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.922      ;
; 0.988 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.274      ;
; 0.992 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 0.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.282      ;
; 1.026 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.312      ;
; 1.028 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.314      ;
; 1.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.317      ;
; 1.126 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.412      ;
; 1.277 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.563      ;
; 1.420 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.706      ;
; 1.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.428 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.714      ;
; 1.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.464 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.750      ;
; 1.499 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.785      ;
; 1.500 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.786      ;
; 1.504 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.508 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.794      ;
; 1.514 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.800      ;
; 1.539 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.825      ;
; 1.539 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.825      ;
; 1.580 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.588 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.619 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.619 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.906      ;
; 1.649 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.935      ;
; 1.660 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.946      ;
; 1.668 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.954      ;
; 1.699 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.985      ;
; 1.727 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.013      ;
; 1.748 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.034      ;
; 1.748 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.034      ;
; 1.779 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.122      ;
; 1.859 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.145      ;
; 1.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.185      ;
; 1.927 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.213      ;
; 1.927 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.213      ;
; 1.927 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.213      ;
; 2.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.341      ;
; 2.098 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.384      ;
; 2.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.422      ;
; 2.166 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.452      ;
; 2.166 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.452      ;
; 2.166 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.452      ;
; 2.166 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.452      ;
; 2.166 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.452      ;
; 2.443 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.729      ;
; 2.443 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.729      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'tc_clock_50'                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[2]                        ; serial_uart:i_serial_uart|rx_bit_no[2]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[0]                        ; serial_uart:i_serial_uart|rx_bit_no[0]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[1]                        ; serial_uart:i_serial_uart|rx_bit_no[1]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_stop_bit                 ; serial_uart:i_serial_uart|rx_state.s_stop_bit                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_idle                     ; serial_uart:i_serial_uart|rx_state.s_idle                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|received_error~_Duplicate_1         ; serial_uart:i_serial_uart|received_error~_Duplicate_1         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[6]                      ; serial_uart:i_serial_uart|rx_byte_int[6]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[5]                      ; serial_uart:i_serial_uart|rx_byte_int[5]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[4]                      ; serial_uart:i_serial_uart|rx_byte_int[4]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[3]                      ; serial_uart:i_serial_uart|rx_byte_int[3]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[2]                      ; serial_uart:i_serial_uart|rx_byte_int[2]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[1]                      ; serial_uart:i_serial_uart|rx_byte_int[1]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[0]                      ; serial_uart:i_serial_uart|rx_byte_int[0]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_in_states                             ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_off_out                               ; key_ctrl:i_key_ctrl|key_off_out                               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_up_out                                ; key_ctrl:i_key_ctrl|key_up_out                                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_down_out                              ; key_ctrl:i_key_ctrl|key_down_out                              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_on_out                                ; key_ctrl:i_key_ctrl|key_on_out                                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|update_dc                                 ; pwm_ctrl:i_pwm_ctrl|update_dc                                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|update_dc_now                             ; pwm_ctrl:i_pwm_ctrl|update_dc_now                             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[1]                        ; serial_uart:i_serial_uart|tx_bit_no[1]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[0]                        ; serial_uart:i_serial_uart|tx_bit_no[0]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_start_bit                ; serial_uart:i_serial_uart|tx_state.s_start_bit                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[2]                        ; serial_uart:i_serial_uart|tx_bit_no[2]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_stop_bit                 ; serial_uart:i_serial_uart|tx_state.s_stop_bit                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                    ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                    ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.615 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.901      ;
; 0.615 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.901      ;
; 0.617 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.903      ;
; 0.619 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.905      ;
; 0.623 ; pwm_ctrl:i_pwm_ctrl|update_dc                                 ; pwm_ctrl:i_pwm_ctrl|update_dc_now                             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.909      ;
; 0.628 ; serial_uart:i_serial_uart|rx_byte_int[3]                      ; serial_uart:i_serial_uart|rx_byte_int[2]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; serial_uart:i_serial_uart|rx_state.s_idle                     ; serial_uart:i_serial_uart|rx_bit_cnt_en                       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.915      ;
; 0.636 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                        ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.922      ;
; 0.638 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; serial_uart:i_serial_uart|rx_byte_int[1]                      ; serial_uart:i_serial_uart|rx_byte_int[0]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.926      ;
; 0.641 ; serial_uart:i_serial_uart|tx_bit_cnt[7]                       ; serial_uart:i_serial_uart|tx_bit_cnt_wrap                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]                       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]                       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                         ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; serial_uart:i_serial_uart|rx_byte_int[6]                      ; serial_uart:i_serial_uart|rx_byte_int[5]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.927      ;
; 0.644 ; serial_uart:i_serial_uart|rx_byte_int[2]                      ; serial_uart:i_serial_uart|received_data[2]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; serial_uart:i_serial_uart|rx_byte_int[2]                      ; serial_uart:i_serial_uart|rx_byte_int[1]                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; key_ctrl:i_key_ctrl|key_in_states                             ; key_ctrl:i_key_ctrl|key_off_out                               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.930      ;
; 0.646 ; serial_uart:i_serial_uart|rx_bit_cnt[7]                       ; serial_uart:i_serial_uart|rx_bit_cnt_half                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.932      ;
; 0.648 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                         ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.934      ;
; 0.674 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.960      ;
; 0.675 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_bit_no[2]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.961      ;
; 0.676 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_bit_no[1]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.962      ;
; 0.681 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.967      ;
; 0.681 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_bit_no[0]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.967      ;
; 0.689 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_byte_saved[5]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.975      ;
; 0.690 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_bit_no[2]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.976      ;
; 0.693 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_byte_saved[4]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.979      ;
; 0.693 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_byte_saved[0]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.979      ;
; 0.698 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_byte_saved[3]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.984      ;
; 0.699 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_byte_saved[2]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.985      ;
; 0.699 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_byte_saved[1]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.985      ;
; 0.763 ; key_ctrl:i_key_ctrl|key_up_r                                  ; key_ctrl:i_key_ctrl|key_up_2r                                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.049      ;
; 0.764 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.050      ;
; 0.766 ; key_ctrl:i_key_ctrl|key_down_r                                ; key_ctrl:i_key_ctrl|key_down_2r                               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.053      ;
; 0.772 ; serial_uart:i_serial_uart|rx_r                                ; serial_uart:i_serial_uart|rx_2r                               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.058      ;
; 0.778 ; serial_uart:i_serial_uart|rx_byte_int[4]                      ; serial_uart:i_serial_uart|received_data[4]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.064      ;
; 0.779 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.065      ;
; 0.785 ; key_ctrl:i_key_ctrl|key_on_r                                  ; key_ctrl:i_key_ctrl|key_on_2r                                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.071      ;
; 0.788 ; serial_uart:i_serial_uart|tx_bit_cnt[8]                       ; serial_uart:i_serial_uart|tx_bit_cnt_wrap                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.074      ;
; 0.801 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.087      ;
; 0.802 ; serial_uart:i_serial_uart|rx_bit_cnt[8]                       ; serial_uart:i_serial_uart|rx_bit_cnt_half                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.088      ;
; 0.804 ; serial_uart:i_serial_uart|rx_bit_cnt[8]                       ; serial_uart:i_serial_uart|rx_bit_cnt_wrap                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.090      ;
; 0.820 ; serial_uart:i_serial_uart|tx_state.s_idle                     ; serial_uart:i_serial_uart|tx_bit_cnt_en                       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.106      ;
; 0.822 ; serial_uart:i_serial_uart|tx_state.s_idle                     ; serial_uart:i_serial_uart|transmit_ready                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.108      ;
; 0.833 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.119      ;
; 0.856 ; serial_uart:i_serial_uart|tx_bit_no[2]                        ; serial_uart:i_serial_uart|tx_state.s_stop_bit                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.142      ;
; 0.884 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                  ; serial_uart:i_serial_uart|reset_r                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 3.926      ;
; 0.888 ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; serial_uart:i_serial_uart|tx_state.s_start_bit                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.001      ; 1.175      ;
; 0.891 ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; serial_uart:i_serial_uart|transmit_ready                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.001      ; 1.178      ;
; 0.908 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.194      ;
; 0.911 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.197      ;
; 0.944 ; serial_uart:i_serial_uart|reset_2r                            ; serial_uart:i_serial_uart|received_data[6]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.230      ;
; 0.946 ; serial_uart:i_serial_uart|reset_2r                            ; serial_uart:i_serial_uart|received_data[4]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; serial_uart:i_serial_uart|rx_bit_cnt_wrap                     ; serial_uart:i_serial_uart|received_error~_Duplicate_1         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; -0.008     ; 1.225      ;
; 0.948 ; serial_uart:i_serial_uart|rx_bit_cnt_wrap                     ; serial_uart:i_serial_uart|received_valid                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; -0.008     ; 1.226      ;
; 0.951 ; serial_uart:i_serial_uart|reset_2r                            ; serial_uart:i_serial_uart|received_data[3]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.237      ;
; 0.953 ; serial_uart:i_serial_uart|reset_2r                            ; serial_uart:i_serial_uart|received_data[1]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.239      ;
; 0.953 ; serial_uart:i_serial_uart|reset_2r                            ; serial_uart:i_serial_uart|received_data[0]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.239      ;
; 0.953 ; serial_uart:i_serial_uart|reset_2r                            ; serial_uart:i_serial_uart|received_data[5]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.239      ;
; 0.954 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                    ; serial_uart:i_serial_uart|tx_byte_saved[2]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.001      ; 1.241      ;
; 0.960 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'tc_clock_50'                                                                                                                                                                                                 ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 17.120 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.764      ; 5.682      ;
; 17.120 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.764      ; 5.682      ;
; 17.120 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.764      ; 5.682      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.132 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.765      ; 5.671      ;
; 17.137 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 5.664      ;
; 17.137 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 5.664      ;
; 17.137 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 5.664      ;
; 17.137 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 5.664      ;
; 17.137 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 5.664      ;
; 17.448 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 5.349      ;
; 17.448 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 5.349      ;
; 17.448 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 5.349      ;
; 17.448 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.759      ; 5.349      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.770      ; 5.319      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 17.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 5.296      ;
; 18.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.728      ;
; 18.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.728      ;
; 18.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.728      ;
; 18.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.728      ;
; 18.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.728      ;
; 18.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.728      ;
; 18.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.104      ;
; 18.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 4.104      ;
; 18.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.599      ; 3.738      ;
; 19.087 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.596      ; 3.420      ;
; 19.087 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.596      ; 3.420      ;
; 19.091 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.593      ; 3.413      ;
; 19.091 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.593      ; 3.413      ;
; 19.091 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.593      ; 3.413      ;
; 19.100 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.589      ; 3.400      ;
; 19.100 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.589      ; 3.400      ;
; 19.100 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.589      ; 3.400      ;
; 19.113 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.381      ;
; 19.113 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.381      ;
; 19.113 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.381      ;
; 19.113 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.381      ;
; 19.125 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.588      ; 3.374      ;
; 19.125 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.588      ; 3.374      ;
; 19.131 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.582      ; 3.362      ;
; 19.131 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.582      ; 3.362      ;
; 19.460 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.025      ;
; 19.460 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.025      ;
; 19.460 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.025      ;
; 19.460 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.025      ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'tc_clock_50'                                                                                                                                                                                                 ;
+-------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 0.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.025      ;
; 0.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.025      ;
; 0.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.025      ;
; 0.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.025      ;
; 0.683 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.582      ; 3.362      ;
; 0.683 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.582      ; 3.362      ;
; 0.689 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.588      ; 3.374      ;
; 0.689 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.588      ; 3.374      ;
; 0.701 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.381      ;
; 0.701 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.381      ;
; 0.701 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.381      ;
; 0.701 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.381      ;
; 0.714 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.589      ; 3.400      ;
; 0.714 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.589      ; 3.400      ;
; 0.714 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.589      ; 3.400      ;
; 0.723 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.593      ; 3.413      ;
; 0.723 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.593      ; 3.413      ;
; 0.723 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.593      ; 3.413      ;
; 0.727 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.596      ; 3.420      ;
; 0.727 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.596      ; 3.420      ;
; 1.042 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.599      ; 3.738      ;
; 1.057 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.104      ;
; 1.057 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.104      ;
; 1.681 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.728      ;
; 1.681 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.728      ;
; 1.681 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.728      ;
; 1.681 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.728      ;
; 1.681 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.728      ;
; 1.681 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 4.728      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.239 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 5.296      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.770      ; 5.319      ;
; 2.304 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 5.349      ;
; 2.304 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 5.349      ;
; 2.304 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 5.349      ;
; 2.304 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 5.349      ;
; 2.615 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 5.664      ;
; 2.615 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 5.664      ;
; 2.615 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 5.664      ;
; 2.615 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 5.664      ;
; 2.615 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 5.664      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.620 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.765      ; 5.671      ;
; 2.632 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.764      ; 5.682      ;
; 2.632 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.764      ; 5.682      ;
; 2.632 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.764      ; 5.682      ;
+-------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'tc_clock_50'                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                  ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.528 ; 2.528 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 3.148 ; 3.148 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 3.139 ; 3.139 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.595 ; 2.595 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 3.148 ; 3.148 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.958 ; 2.958 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -2.280 ; -2.280 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -2.347 ; -2.347 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -2.891 ; -2.891 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -2.347 ; -2.347 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -2.900 ; -2.900 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -2.710 ; -2.710 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 5.338 ; 5.338 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 5.351 ; 5.351 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 5.341 ; 5.341 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 5.354 ; 5.354 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 5.338 ; 5.338 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 5.351 ; 5.351 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 5.341 ; 5.341 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 5.354 ; 5.354 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 8.835  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 18.891 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                      ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; -0.583 ; -8.550        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 19.674 ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; -0.545 ; -10.834       ;
+-------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; tc_clock_50                                         ; 8.077 ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 9.000 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'tc_clock_50'                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.835  ; serial_uart:i_serial_uart|tx                                                                                            ; fpga_out_tx                                                   ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.738     ; 1.427      ;
; 8.996  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]                                                                        ; hex2_n[2]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.647     ; 1.357      ;
; 8.996  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1                                                           ; hex2_n[3]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.647     ; 1.357      ;
; 9.001  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]                                                                        ; hex1_n[5]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.357      ;
; 9.001  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]                                                                        ; hex1_n[6]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.357      ;
; 9.007  ; serial_uart:i_serial_uart|received_error                                                                                ; ledr[0]                                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.656     ; 1.337      ;
; 9.011  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]                                                                        ; hex2_n[6]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.652     ; 1.337      ;
; 9.011  ; pwm_ctrl:i_pwm_ctrl|led                                                                                                 ; ledg[0]                                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.347      ;
; 9.012  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]                                                                        ; hex1_n[0]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.357      ;
; 9.013  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]                                                                        ; hex2_n[4]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.650     ; 1.337      ;
; 9.021  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ; hex0_n[1]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.337      ;
; 9.022  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]                                                                        ; hex0_n[4]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.347      ;
; 9.022  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]                                                                        ; hex0_n[5]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.347      ;
; 9.022  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]                                                                        ; hex0_n[6]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.347      ;
; 9.023  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]                                                                        ; hex2_n[5]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.650     ; 1.327      ;
; 9.026  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ; hex0_n[2]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.337      ;
; 9.026  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ; hex0_n[3]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.337      ;
; 9.026  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]                                                                        ; hex1_n[4]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.337      ;
; 9.036  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]                                                                        ; hex1_n[3]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.327      ;
; 9.036  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]                                                                        ; hex2_n[1]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.647     ; 1.317      ;
; 9.041  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]                                                                        ; hex2_n[0]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.317      ;
; 9.046  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]                                                                        ; hex1_n[1]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.317      ;
; 9.046  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]                                                                        ; hex1_n[2]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.317      ;
; 9.051  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ; hex0_n[0]                                                     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.307      ;
; 10.781 ; key_n[2]                                                                                                                ; key_ctrl:i_key_ctrl|key_down_r                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.778      ; 3.029      ;
; 10.785 ; key_n[0]                                                                                                                ; key_ctrl:i_key_ctrl|key_off_r                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.778      ; 3.025      ;
; 10.886 ; key_n[3]                                                                                                                ; key_ctrl:i_key_ctrl|key_up_r                                  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.778      ; 2.924      ;
; 11.025 ; fpga_in_rx                                                                                                              ; serial_uart:i_serial_uart|rx_r                                ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.783      ; 2.790      ;
; 11.035 ; key_n[1]                                                                                                                ; key_ctrl:i_key_ctrl|key_on_r                                  ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.778      ; 2.775      ;
; 16.717 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.320      ;
; 16.930 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                                                                                   ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.102      ;
; 16.971 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.855      ;
; 16.971 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.855      ;
; 16.972 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.849      ;
; 16.979 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.842      ;
; 16.979 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.842      ;
; 16.979 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.842      ;
; 16.979 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.842      ;
; 16.999 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                                                                           ; pwm_ctrl:i_pwm_ctrl|led                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.147     ; 2.819      ;
; 16.999 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.822      ;
; 17.034 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                                                                                   ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.998      ;
; 17.049 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.772      ;
; 17.049 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                                                                           ; pwm_ctrl:i_pwm_ctrl|led                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.147     ; 2.769      ;
; 17.078 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.134     ; 2.753      ;
; 17.084 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.742      ;
; 17.092 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.134     ; 2.739      ;
; 17.092 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.134     ; 2.739      ;
; 17.098 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                                                                                  ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 2.941      ;
; 17.101 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                                                                                   ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.931      ;
; 17.105 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.136     ; 2.724      ;
; 17.107 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.150     ; 2.708      ;
; 17.117 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.131     ; 2.717      ;
; 17.117 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.131     ; 2.717      ;
; 17.122 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                                                                                  ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 2.917      ;
; 17.123 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.144     ; 2.698      ;
; 17.131 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.695      ;
; 17.132 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.136     ; 2.697      ;
; 17.157 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                                                                                  ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 2.882      ;
; 17.157 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                                                                                   ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.875      ;
; 17.158 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.668      ;
; 17.178 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.854      ;
; 17.182 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.136     ; 2.647      ;
; 17.183 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                                                                                  ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 2.856      ;
; 17.197 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.629      ;
; 17.208 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.618      ;
; 17.210 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                                                                                  ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 2.829      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.218 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.738      ;
; 17.224 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.602      ;
; 17.226 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                                                                                  ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 2.813      ;
; 17.227 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.599      ;
; 17.251 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                                                                                   ; key_ctrl:i_key_ctrl|key_in_states                             ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 2.788      ;
; 17.254 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.139     ; 2.572      ;
; 17.256 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.129     ; 2.580      ;
; 17.256 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|led                                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.147     ; 2.562      ;
; 17.256 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.136     ; 2.573      ;
; 17.259 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 2.778      ;
; 17.260 ; serial_uart:i_serial_uart|transmit_ready                                                                                ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                    ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.772      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.264 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                                                                           ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.134     ; 2.567      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.264 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.076     ; 2.692      ;
; 17.269 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.763      ;
; 17.269 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.763      ;
; 17.269 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.763      ;
; 17.269 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.763      ;
; 17.269 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.763      ;
; 17.269 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.763      ;
; 17.269 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                                           ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                                 ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.763      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 18.891 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.141      ;
; 18.891 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.141      ;
; 18.891 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.141      ;
; 18.891 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.141      ;
; 18.891 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.141      ;
; 18.891 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.141      ;
; 18.900 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.132      ;
; 18.900 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.132      ;
; 18.900 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.132      ;
; 18.900 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.132      ;
; 18.900 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.132      ;
; 18.900 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.132      ;
; 18.969 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.063      ;
; 18.969 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.063      ;
; 18.969 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.063      ;
; 18.969 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.063      ;
; 18.969 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.063      ;
; 18.969 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.063      ;
; 18.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.036      ;
; 18.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.036      ;
; 18.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.036      ;
; 18.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.036      ;
; 18.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.036      ;
; 18.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.036      ;
; 19.000 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.032      ;
; 19.000 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.032      ;
; 19.000 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.032      ;
; 19.000 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.032      ;
; 19.000 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.032      ;
; 19.000 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.032      ;
; 19.070 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.962      ;
; 19.070 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.962      ;
; 19.070 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.962      ;
; 19.070 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.962      ;
; 19.070 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.962      ;
; 19.070 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.962      ;
; 19.111 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.921      ;
; 19.120 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.912      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.189 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.843      ;
; 19.216 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.816      ;
; 19.220 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.812      ;
; 19.223 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.809      ;
; 19.282 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.750      ;
; 19.290 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.742      ;
; 19.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.719      ;
; 19.325 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.707      ;
; 19.334 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.698      ;
; 19.356 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.676      ;
; 19.403 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.629      ;
; 19.434 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.598      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'tc_clock_50'                                                                                                                                                                                    ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -0.583 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_uart:i_serial_uart|reset_r            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 1.630      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.261 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.965      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.260 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 1.966      ;
; -0.246 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.972      ;
; -0.246 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.972      ;
; -0.246 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.972      ;
; -0.246 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.972      ;
; -0.210 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.008      ;
; -0.210 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.008      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.122 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.098      ;
; -0.039 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 2.174      ;
; -0.039 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 2.174      ;
; -0.039 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 2.174      ;
; -0.039 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 2.174      ;
; -0.036 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.187      ;
; -0.036 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.187      ;
; -0.034 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.189      ;
; -0.034 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.189      ;
; -0.034 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.189      ;
; -0.034 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.189      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; -0.029 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.191      ;
; 0.004  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_in_states            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.219      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.056      ; 2.227      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.101  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.319      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.103  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.318      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.119  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 2.331      ;
; 0.134  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|update_dc                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.354      ;
; 0.134  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|update_dc_now            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.354      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[2]       ; serial_uart:i_serial_uart|rx_bit_no[2]       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[0]       ; serial_uart:i_serial_uart|rx_bit_no[0]       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[1]       ; serial_uart:i_serial_uart|rx_bit_no[1]       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_rx_data ; serial_uart:i_serial_uart|rx_state.s_rx_data ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.215 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.369 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.535      ;
; 0.446 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.598      ;
; 0.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.629      ;
; 0.507 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.520 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.672      ;
; 0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.676      ;
; 0.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.555 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.567 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.719      ;
; 0.577 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
; 0.583 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.735      ;
; 0.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.598 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.750      ;
; 0.612 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.618 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.770      ;
; 0.625 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.777      ;
; 0.653 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.657 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.660 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.664 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.691 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.843      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.760 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.912      ;
; 0.769 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.921      ;
; 0.810 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 0.880 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.032      ;
; 0.884 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.036      ;
; 0.884 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.036      ;
; 0.884 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.036      ;
; 0.884 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.036      ;
; 0.884 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.036      ;
; 0.989 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.141      ;
; 0.989 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.141      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'tc_clock_50'                                                                                                                                                                                                 ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 19.674 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.068      ; 2.426      ;
; 19.674 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.068      ; 2.426      ;
; 19.674 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.068      ; 2.426      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.680 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 2.421      ;
; 19.689 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.067      ; 2.410      ;
; 19.689 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.067      ; 2.410      ;
; 19.689 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.067      ; 2.410      ;
; 19.689 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.067      ; 2.410      ;
; 19.689 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.067      ; 2.410      ;
; 19.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 2.291      ;
; 19.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 2.291      ;
; 19.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 2.291      ;
; 19.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.063      ; 2.291      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.284      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 19.833 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.074      ; 2.273      ;
; 20.054 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 2.044      ;
; 20.054 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 2.044      ;
; 20.054 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 2.044      ;
; 20.054 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 2.044      ;
; 20.054 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 2.044      ;
; 20.054 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 2.044      ;
; 20.192 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.937      ; 1.710      ;
; 20.289 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.809      ;
; 20.289 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.809      ;
; 20.306 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.935      ; 1.594      ;
; 20.306 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.935      ; 1.594      ;
; 20.310 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.932      ; 1.587      ;
; 20.310 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.932      ; 1.587      ;
; 20.310 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.932      ; 1.587      ;
; 20.316 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.576      ;
; 20.316 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.576      ;
; 20.316 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.576      ;
; 20.327 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.560      ;
; 20.327 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.560      ;
; 20.327 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.560      ;
; 20.327 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.560      ;
; 20.332 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.560      ;
; 20.332 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.560      ;
; 20.338 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.549      ;
; 20.338 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.549      ;
; 20.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.422      ;
; 20.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.422      ;
; 20.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.422      ;
; 20.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.422      ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'tc_clock_50'                                                                                                                                                                                                  ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -0.545 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.422      ;
; -0.545 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.422      ;
; -0.545 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.422      ;
; -0.545 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.422      ;
; -0.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.549      ;
; -0.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.549      ;
; -0.418 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.560      ;
; -0.418 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.560      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.560      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.560      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.560      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.560      ;
; -0.409 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.809      ;
; -0.409 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.809      ;
; -0.402 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.576      ;
; -0.402 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.576      ;
; -0.402 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.576      ;
; -0.396 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.932      ; 1.587      ;
; -0.396 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.932      ; 1.587      ;
; -0.396 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.932      ; 1.587      ;
; -0.392 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.935      ; 1.594      ;
; -0.392 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.935      ; 1.594      ;
; -0.278 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.937      ; 1.710      ;
; -0.174 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.044      ;
; -0.174 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.044      ;
; -0.174 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.044      ;
; -0.174 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.044      ;
; -0.174 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.044      ;
; -0.174 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.044      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.047  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.074      ; 2.273      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.284      ;
; 0.076  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.291      ;
; 0.076  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.291      ;
; 0.076  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.291      ;
; 0.076  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 2.291      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.067      ; 2.410      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.067      ; 2.410      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.067      ; 2.410      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.067      ; 2.410      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.067      ; 2.410      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.200  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 2.421      ;
; 0.206  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.426      ;
; 0.206  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.426      ;
; 0.206  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.068      ; 2.426      ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'tc_clock_50'                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                  ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 0.975 ; 0.975 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 1.219 ; 1.219 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 1.215 ; 1.215 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 0.965 ; 0.965 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 1.219 ; 1.219 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 1.114 ; 1.114 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -0.855 ; -0.855 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -0.845 ; -0.845 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.095 ; -1.095 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -0.845 ; -0.845 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.099 ; -1.099 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -0.994 ; -0.994 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 2.988 ; 2.988 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 2.987 ; 2.987 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 2.977 ; 2.977 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 2.988 ; 2.988 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 2.987 ; 2.987 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 2.977 ; 2.977 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                                ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                     ; 6.330  ; -0.583 ; 17.120   ; -0.545  ; 7.686               ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 17.309 ; 0.215  ; N/A      ; N/A     ; 8.889               ;
;  tc_clock_50                                         ; 6.330  ; -0.583 ; 17.120   ; -0.545  ; 7.686               ;
; Design-wide TNS                                      ; 0.0    ; -8.55  ; 0.0      ; -10.834 ; 0.0                 ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  tc_clock_50                                         ; 0.000  ; -8.550 ; 0.000    ; -10.834 ; 0.000               ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.528 ; 2.528 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 3.148 ; 3.148 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 3.139 ; 3.139 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.595 ; 2.595 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 3.148 ; 3.148 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.958 ; 2.958 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -0.855 ; -0.855 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -0.845 ; -0.845 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.095 ; -1.095 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -0.845 ; -0.845 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.099 ; -1.099 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -0.994 ; -0.994 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 5.338 ; 5.338 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 5.351 ; 5.351 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 5.341 ; 5.341 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 5.354 ; 5.354 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 2.988 ; 2.988 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 2.987 ; 2.987 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 2.977 ; 2.977 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 113      ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 5384     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 113      ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 5384     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 79       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 79       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 16 13:56:00 2023
Info: Command: quartus_sta pwm_module -c pwm_module
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc_constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {\b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]} {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]}
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.330
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.330         0.000 tc_clock_50 
    Info (332119):    17.309         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     0.445         0.000 tc_clock_50 
Info (332146): Worst-case recovery slack is 17.120
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.120         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 7.686
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.686         0.000 tc_clock_50 
    Info (332119):     8.889         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.835
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.835         0.000 tc_clock_50 
    Info (332119):    18.891         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.583        -8.550 tc_clock_50 
    Info (332119):     0.215         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 19.674
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.674         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is -0.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.545       -10.834 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 8.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.077         0.000 tc_clock_50 
    Info (332119):     9.000         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 96 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Tue May 16 13:56:01 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


