Vivado Simulator 2016.4
Copyright 1986-1999, 2001-2016 Xilinx, Inc. All Rights Reserved.
Running: D:/Xilinx/Vivado/2016.4/bin/unwrapped/win64.o/xelab.exe -wto c871a7fe1a55466d8e868d147ca34bfd --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip -L xpm --snapshot board_behav xil_defaultlib.board xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 64 differs from formal bit length 128 for port TRNTD [g:/BaiduNetdiskDownload/A702/S02_CH06_PCIE_PIO/pcie_7x_0_ex/imports/pcie_2_1_rport_7x.v:14564]
WARNING: [VRFC 10-278] actual bit length 1 differs from formal bit length 2 for port TRNTREM [g:/BaiduNetdiskDownload/A702/S02_CH06_PCIE_PIO/pcie_7x_0_ex/imports/pcie_2_1_rport_7x.v:14565]
Completed static elaboration
Starting simulation data flow analysis
WARNING: [XSIM 43-4328] File: g:/BaiduNetdiskDownload/A702/S02_CH06_PCIE_PIO/pcie_7x_0_ex/imports/pci_exp_usrapp_tx.v Line: 1670 : Sensitivity on input argument "timeout" of task "TSK_SIMULATION_TIMEOUT" may never get triggered.
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.IBUFDS_GTE2
Compiling module unisims_ver.BUFG
Compiling module unisims_ver.MMCME2_ADV(CLKFBOUT_MULT_F=10.0,...
Compiling module unisims_ver.BUFGCTRL_default
Compiling module xil_defaultlib.pcie_7x_0_pipe_clock(PCIE_LANE=4...
Compiling module xpm.xpm_cdc_single(DEST_SYNC_FF=2,SR...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_rx_pipeline(...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_rx_null_gen(...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_rx(C_DATA_WI...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_tx_pipeline(...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_tx_thrtl_ctl...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_tx(C_DATA_WI...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_top(C_DATA_W...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=0,DOB...
Compiling module unisims_ver.RAMB36E1(DOA_REG=0,DOB_REG=1,INI...
Compiling module unimacro_ver.BRAM_TDP_MACRO(BRAM_SIZE="36Kb",...
Compiling module xil_defaultlib.pcie_7x_0_pcie_bram_7x(LINK_CAP_...
Compiling module xil_defaultlib.pcie_7x_0_pcie_brams_7x(LINK_CAP...
Compiling module xil_defaultlib.pcie_7x_0_pcie_bram_top_7x(DEV_C...
Compiling secureip modules ...
Compiling module unisims_ver.PCIE_2_1(AER_BASE_PTR=12'b0,AER_...
Compiling module xil_defaultlib.pcie_7x_0_pcie_7x(AER_BASE_PTR=1...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_misc(PIPE_PI...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_lane(PIPE_PI...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_pipeline(LIN...
Compiling module xil_defaultlib.pcie_7x_0_pcie_top(PIPE_PIPELINE...
Compiling module xil_defaultlib.pcie_7x_0_gt_rx_valid_filter_7x
Compiling module xil_defaultlib.pcie_7x_0_gtp_pipe_reset(PCIE_SI...
Compiling module xil_defaultlib.pcie_7x_0_pipe_user(PCIE_USE_MOD...
Compiling module xil_defaultlib.pcie_7x_0_gtp_pipe_rate(PCIE_SIM...
Compiling module xil_defaultlib.pcie_7x_0_pipe_sync(PCIE_GT_DEVI...
Compiling module xil_defaultlib.pcie_7x_0_gtp_pipe_drp
Compiling module xil_defaultlib.pcie_7x_0_qpll_drp(PCIE_GT_DEVIC...
Compiling secureip modules ...
Compiling module unisims_ver.GTPE2_COMMON(BIAS_CFG=64'b010100...
Compiling module xil_defaultlib.pcie_7x_0_gtp_cpllpd_ovrd
Compiling module xil_defaultlib.pcie_7x_0_qpll_wrapper(PCIE_SIM_...
Compiling module xil_defaultlib.pcie_7x_0_gt_common(PCIE_SIM_MOD...
Compiling module xil_defaultlib.pcie_7x_0_gtx_cpllpd_ovrd
Compiling secureip modules ...
Compiling module unisims_ver.GTPE2_CHANNEL(ALIGN_COMMA_ENABLE...
Compiling module xil_defaultlib.pcie_7x_0_gt_wrapper(PCIE_SIM_MO...
Compiling module xil_defaultlib.pcie_7x_0_pipe_wrapper(PCIE_SIM_...
Compiling module xil_defaultlib.pcie_7x_0_gt_top(LINK_CAP_MAX_LI...
Compiling module xil_defaultlib.pcie_7x_0_core_top(C_DATA_WIDTH=...
Compiling module xil_defaultlib.pcie_7x_0_pcie2_top(c_component_...
Compiling module xil_defaultlib.pcie_7x_0
Compiling module xil_defaultlib.pcie_7x_0_support(LINK_CAP_MAX_L...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB36E1(DOA_REG=1,DOB_REG=1,REA...
Compiling module xil_defaultlib.EP_MEM
Compiling module xil_defaultlib.PIO_EP_MEM_ACCESS(TCQ=1)
Compiling module xil_defaultlib.ila_rx
Compiling module xil_defaultlib.PIO_RX_ENGINE(TCQ=1,C_DATA_WIDTH...
Compiling module xil_defaultlib.ila_0
Compiling module xil_defaultlib.PIO_TX_ENGINE(C_DATA_WIDTH=64,TC...
Compiling module xil_defaultlib.PIO_EP(C_DATA_WIDTH=64,KEEP_WIDT...
Compiling module xil_defaultlib.PIO_TO_CTRL(TCQ=1)
Compiling module xil_defaultlib.PIO(C_DATA_WIDTH=64,KEEP_WIDTH=8...
Compiling module xil_defaultlib.pcie_app_7x(C_DATA_WIDTH=64,TCQ=...
Compiling module xil_defaultlib.xilinx_pcie_2_1_ep_7x_default
Compiling module xil_defaultlib.rp_axi_basic_rx_pipeline(C_DATA_...
Compiling module xil_defaultlib.rp_axi_basic_rx_null_gen(C_DATA_...
Compiling module xil_defaultlib.rp_axi_basic_rx(C_DATA_WIDTH=64,...
Compiling module xil_defaultlib.rp_axi_basic_tx_pipeline(C_DATA_...
Compiling module xil_defaultlib.rp_axi_basic_tx_thrtl_ctl(C_DATA...
Compiling module xil_defaultlib.rp_axi_basic_tx(C_DATA_WIDTH=64,...
Compiling module xil_defaultlib.rp_axi_basic_top(C_DATA_WIDTH=64...
Compiling module xil_defaultlib.rp_BRAM_TDP_MACRO(BRAM_SIZE="36K...
Compiling module xil_defaultlib.rp_pcie_bram_7x(LINK_CAP_MAX_LIN...
Compiling module xil_defaultlib.rp_pcie_brams_7x(LINK_CAP_MAX_LI...
Compiling module xil_defaultlib.rp_pcie_bram_top_7x(DEV_CAP_MAX_...
Compiling secureip modules ...
Compiling module unisims_ver.PCIE_2_1(AER_BASE_PTR=12'b010010...
Compiling module xil_defaultlib.rp_pcie_7x(AER_BASE_PTR=12'b0100...
Compiling module xil_defaultlib.rp_pcie_pipe_misc(PIPE_PIPELINE_...
Compiling module xil_defaultlib.rp_pcie_pipe_lane(PIPE_PIPELINE_...
Compiling module xil_defaultlib.rp_pcie_pipe_pipeline(LINK_CAP_M...
Compiling module xil_defaultlib.rp_pcie_top(PIPE_PIPELINE_STAGES...
Compiling module xil_defaultlib.rp_gt_rx_valid_filter_7x
Compiling module xil_defaultlib.rp_pipe_clock(PCIE_ASYNC_EN="FAL...
Compiling module xil_defaultlib.rp_pipe_reset(PCIE_SIM_SPEEDUP="...
Compiling module xil_defaultlib.rp_pipe_user(PCIE_USE_MODE="3.0"...
Compiling module xil_defaultlib.rp_pipe_rate(PCIE_SIM_SPEEDUP="T...
Compiling module xil_defaultlib.rp_pipe_sync(PCIE_GT_DEVICE="GTX...
Compiling module xil_defaultlib.rp_pipe_drp(PCIE_GT_DEVICE="GTX"...
Compiling module xil_defaultlib.rp_gtx_cpllpd_ovrd
Compiling secureip modules ...
Compiling module unisims_ver.GTXE2_CHANNEL(ALIGN_COMMA_ENABLE...
Compiling module xil_defaultlib.rp_gt_wrapper(PCIE_SIM_MODE="TRU...
Compiling module xil_defaultlib.rp_pipe_wrapper(PCIE_SIM_MODE="T...
Compiling module xil_defaultlib.rp_gt_top(LINK_CAP_MAX_LINK_WIDT...
Compiling module xil_defaultlib.pcie_2_1_rport_7x(REF_CLK_FREQ=0...
Compiling module xil_defaultlib.pci_exp_usrapp_rx(C_DATA_WIDTH=6...
Compiling module xil_defaultlib.pci_exp_usrapp_tx(LINK_CAP_MAX_L...
Compiling module xil_defaultlib.pci_exp_usrapp_cfg
Compiling module xil_defaultlib.pci_exp_usrapp_com
Compiling module xil_defaultlib.pci_exp_usrapp_pl(LINK_CAP_MAX_L...
Compiling module xil_defaultlib.pcie_axi_trn_bridge(C_DATA_WIDTH...
Compiling module xil_defaultlib.xilinx_pcie_2_1_rport_7x(PL_FAST...
Compiling module xil_defaultlib.sys_clk_gen(halfcycle=5000)
Compiling module xil_defaultlib.sys_clk_gen(offset=0,halfcycle=5...
Compiling module xil_defaultlib.sys_clk_gen_ds(halfcycle=5000)
Compiling module xil_defaultlib.board
Compiling module xil_defaultlib.glbl
Built simulation snapshot board_behav
