<!DOCTYPE html>
<html lang="ja">
  <head>

  <meta charset="utf-8">
  <meta name="viewport" content="width=device-width">
  <meta name="format-detection" content="telephone=no, address=no, email=no">
  <base href="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">

  <meta property="og:site_name" content="Coelacanth&#39;s Dream">
  <meta name="twitter:card" content="summary">
  <meta property="og:type" content="article">
  <title>Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream</title>
  <meta property="og:title" content="Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream">
  <meta name="twitter:title" content="Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream">

  <link rel="canonical" href="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">
  <meta name="description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P">
  <meta property="og:description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P">
  <meta name="twitter:description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P">
  <meta property="og:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
  <meta name="twitter:image" content="https://www.coelacanth-dream.com/image/coelacanth_dream.png">
  <meta name="url" content="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">
  <meta property="og:url" content="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">
  <meta property="og:locale" content="ja_JP">
  <meta name="author" content="Umio Yasuno">
  <meta name="copyright" content="&copy; 2019 - 2021&ensp;Umio-Yasuno">
  <meta name="keywords" content="Coelacanth&#39;s Dream, Tiger Lake, Alder Lake">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style">
    <link rel="prefetch" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style">

    <link rel="preload" href="https://www.coelacanth-dream.com/css/side.min.css" as="style">

    <style>article{display:grid;grid-template:auto/.5% 1% auto 2%;gap:12px 0}article>*{grid-column:3/-1}article>h1~*{display:none}article>p{margin:.4rem 0}article>p::before{padding:0 .3rem;content:''}h1{color:#ff9d00;font:1.1em/1.4 sans-serif;grid-column:2/-1;margin:0;overflow-wrap:break-word;word-break:break-word;padding-bottom:100vh}html{background-size:100%;background-attachment:fixed;background-color:#004854;background-repeat:no-repeat;font-size:.95rem}main{display:grid;grid-template:repeat(6,auto)3rem/.5vw 1vw auto 4vw;gap:16px 0}header{grid-row:1;grid-column:3/-2;margin-top:12px}.site-title{font:1.9rem/1.05 monospace;text-decoration:none;word-spacing:100vw;margin-left:auto;text-align:end;word-break:keep-all;overflow-wrap:normal}.site-title a{color:#a7b8b4;text-shadow:2px 2px 1.1em #bcc;padding:0}.site-title a:hover{color:#b7c8c4;text-shadow:2px 2px 1.1em #dee}.site-title .lain-e{display:inline-block;font:.8em/.8 monospace;padding:0 .2em .2em;margin:0 -.1em 0 .05em;vertical-align:bottom;background-color:#0003;clip-path:circle(50%);transform:rotateZ(-24deg)}.site-title a:hover .lain-e{background-color:#0004}a{color:#bef;text-decoration:none;padding:0 .3rem 0 .28rem;margin:0}.text{grid-row:3;grid-column:1/-1;color:#fffdfd;line-height:1.6;word-break:break-word;overflow-x:hidden}.side,.slide{transform:translateX(100vw);position:fixed;top:1vh;left:0}footer{display:none;grid-row:5;grid-column:1/-1}.head-cat-tag{border:1px solid #099;max-width:max-content;padding:8px 2px 6px;margin-bottom:8px;font:.96rem/1.2 monospace;color:#4aa;display:flex;flex-flow:column nowrap;gap:8px 0}.head-cat-tag a:hover{text-decoration:underline}.head-cat-block,.head-tag-block{max-width:max-content;display:flex;flex-flow:row wrap;gap:4px 0}.head-cat-tag-type{color:#4ed;padding:0 .4em}.head-cat-lower,.head-tag-lower{margin:0 .1rem;padding:0 .5rem}::-webkit-scrollbar{width:6px;height:4px;background-color:#0000}::-webkit-scrollbar-thumb{background-color:#0997}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.shadow{background-size:100%;background-image:radial-gradient(ellipse 72% 62%,#eee1 0%,#0000 98%,#000 105%);opacity:.4;width:100%;height:100%;position:fixed;top:0;left:0;z-index:1;pointer-events:none;mix-blend-mode:screen}.crt{background-image:linear-gradient(0deg,#400 0%,#400 33%,#040 33%,#040 67%,#004 67%,#004 100%);background-size:100% .7em;width:100%;height:100%;opacity:.1}@media(min-width:840px){main{display:grid;grid-template:repeat(5,auto)6vh/200px 4px 12px auto 16px;row-gap:4px}article{grid-template-columns:.5% .5% auto 1%}.text{grid-row:3;grid-column:3/-1}.side{transform:translateX(0);height:96vh;width:180px;padding:12px 8px 0 12px;color:#2ba;border-right:1px solid #0994;font-size:1rem;overflow:scroll;scrollbar-width:thin;scrollbar-color:#0992 #0000}.side-block,footer,.slide{display:none}}</style>

    <link rel="icon" href="https://www.coelacanth-dream.com/favicon.ico">
    <link rel="apple-touch-icon" sizes="180x180" href="https://www.coelacanth-dream.com/image/coelacanth_dream-180x180.png">
    <link rel="preload" href="https://www.coelacanth-dream.com/js/share.min.js" as="script">

    <script type="application/ld+json">{
  "@context" : "https://schema.org/",
  "@type" : "Article",
  "name"     : "Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える",
  "headline" : "Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える",
  "author" : {
    "@type" : "Person",
    "name"  : "Umio Yasuno"
  },
    "dateCreated"   : "2021-01-01",
    "datePublished" : "2021-01-01",
    "dateModufied"  : "2021-01-02",
  "image" : "https://www.coelacanth-dream.com/image/coelacanth_dream.png"
}
</script>
  </head>
  <body>
    <main>
      <header><div class="site-title"><a href="https://www.coelacanth-dream.com/">Co<span class="lain-e">e</span>lacanth's Dream</a></div></header>
      <link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">
<article class="text">
    <div class="head-cat-tag"><div class="head-cat-block"><a href="https://www.coelacanth-dream.com/categories/" class="head-cat-tag-type">CAT</a> :<a href="https://www.coelacanth-dream.com/categories/cpu/" class="head-cat-lower">CPU</a>/<a href="https://www.coelacanth-dream.com/categories/hardware/" class="head-cat-lower">Hardware</a>/<a href="https://www.coelacanth-dream.com/categories/intel/" class="head-cat-lower">Intel</a></div><div class="head-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="head-cat-tag-type">TAG</a> :<a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="head-tag-lower">Alder Lake</a>/<a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="head-tag-lower">Tiger Lake</a></div>
    </div>
  <h1>Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える</h1><nav class="article-share">
  <div class="share-button-links">
    <button type="button" class="share-copy-button sb" onclick="copy_url('url')">Copy URL</button>
    <button type="button" class="share-copy-button sb" onclick="copy_url('title_url')">Copy Title &amp; URL</button><a href="https://twitter.com/intent/tweet?text=Alder%20Lake%20%e3%81%af%20PCIe%20Gen5%20%e3%81%ab%e5%af%be%e5%bf%9c%e3%80%81Tiger%20Lake-H%20%e3%81%af%20Gen4%2020-Lane%20%e3%82%92%e5%82%99%e3%81%88%e3%82%8b%20%7c%20Coelacanth%27s%20Dream%0a&url=https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/
  " rel="noreferrer noopener" target="_blank" class="share-tw sb">Tweet</a><a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank">RSS</a>

  </div>
</nav><div class="article-time">
    <time datetime="2021-01-01 22:36+09:00" class="time-b">Post: 2021/01/01 22:36 JST</time>
    <div class="article-time-update time-b">Update: 2021/01/02 04:32 JST</div>
  </div>

<h2 id="page-index">Index</h2>
<div class="page-index"><ul>
<li><a href="#adl_p-pci_gen5">Alder Lake-P は PCIe Gen5 に対応</a></li>
<li><a href="#tgl_h-gen4x20">Tiger Lake-H は PCIe Gen4 20-Lane を備える</a></li>
</ul>
</div>


<h2 id="adl_p-pci_gen5">Alder Lake-P は PCIe Gen5 に対応</h2>

<p>Coreboot の <em>Alder Lake-P</em> サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、<em>Alder Lake-P</em> は PCIe Gen5 に対応、8-Lane 1ポート を備えることが分かった。<br />
それに加えて PCIe Gen4 4-Lane も 2ポート備える。</p>

<blockquote>
<pre><code>in the EDS, I see:
&#34;The ADL-P processor PCI Express* has two interfaces:
• One 8-lane (x8) port supporting PCIE to gen 5.0 or below.
• Two 4-lane (x4) port supporting PCIE gen 4.0 or below&#34;</code></pre>
<div class="quote-source">引用元:&nbsp;<cite><a href="https://review.coreboot.org/c/coreboot/+/48340" rel="nofollow noreferrer" target="_blank">soc/intel/alderlake: Revise PCIE port config (I0b390e43) · Gerrit Code Review</a></cite>
</div>

</blockquote>

<p>当初、<span class="complement">google.com と chromium.org とでメールアドレスが分かれてはいるが</span>
 同じ資料を所持しているはずの開発者間で、その情報はどこにあるのか、といったやり取りがあり、若干怪しい情報となっていたが、<br />
その後、その質問をした開発者の方が EDS (External Design Specification) で確認できたとコメントし、確かな情報となった次第だ。<br />
警戒しすぎと思われるかもしれないが、過去に WikiChip を引き合いに、<a href="https://www.coelacanth-dream.com/tags/dali">Raven2/Dali</a> の CPU部が <em>Zen 2 アーキテクチャ</em> だとしてパッチが投稿されたことがあったためだ。<sup class="footnote-ref" id="fnref:dali"><a href="#fn:dali">1</a></sup></p>

<p><em>Alder Lake-P</em> はモバイル向けとされ<sup class="footnote-ref" id="fnref:adl-p-mobile"><a href="#fn:adl-p-mobile">2</a></sup>、CPU側で PCIe Gen5 8-Lane x1、PCIe Gen4 4-Lane x2 というのは些か過剰に思えなくもない。<br />
現行世代のモバイル向け <em>Tiger Lake</em> は、CPU側で PCIe Gen4 4-Lane の規模となる。<br />
<em>Tiger Lake</em> は、実際は PCIe Gen4 4-Lane x2 を持つが、UP3/UP4パッケージでは 1ポートが予約分とされ、使用できないようになっている。<sup class="footnote-ref" id="fnref:tgl-up3-up4"><a href="#fn:tgl-up3-up4">3</a></sup></p>

<p>PCIe Gen5 8-Lane の目的を考えると、4-Lane x2 のような分割に対応せず、かつ NVMe SSD 向けに最大 4-Lane としなかったことから、dGPU も想定したもの、というのが浮かぶ。<br />
一応、分割に対応しないと言っても使い切れないだけで、NVMe SSD 4-Lane を接続することはできる。</p>

<p>2021年が始まったばかりなのに、こんな事を言うのはどこか少し気が引けるが、<em>Alder Lake</em> (-S と -P のどちらかは不明) は 2021年後半に市場へ投入される予定にある。<br />
サーバー向けである <em>Sapphire Rapids</em> も同時期に出荷予定とされ、<em>Sapphire Rapids</em> は PCIe Gen5 をベースとする CXL (Compute Express Link) に対応し、スーパーコンピューター Aurora は CXL で構築される。
<span class="complement">厳密に言うと、Aurora に用いられるのは、これまた CXL をベースとした <span class="xe-gpu-arch">X<sup>e</sup></span>
 Link だが、ややこしい。</span>
<br />
そのため <em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span>
</em> もまた PCIe Gen5/CXL に対応しており、同時期に登場する他の Intel dGPU も PCIe Gen5 に対応している可能性がある。あくまで可能性。</p>

<p>現在 Intel dGPU では <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span>
</em> をベースとする <strong>Iris Xe MAX</strong> がリリースされているが、1080p をターゲットとした製品であり、性能としてはエントリー帯にある。<br />
ハイエンドモバイルのような、ゲーミング性能では 1080p よりも上の解像度をターゲットとしたプラットフォームを、<em>Alder Lake-P</em> と dGPU <span class="complement">時期と性能を考えれば <span class="xe-gpu-arch">X<sup>e</sup>-HPG</span>
 が該当するかもしれないが</span>
 で構築することが計画されているのかもしれない。</p>

<p><em>Alder Lake-P</em> と <em>Alder Lake-M</em> の差別化において、PCIe Gen5 8-Lane の有効無効が使われる可能性も考えられる。</p>

<h2 id="tgl_h-gen4x20">Tiger Lake-H は PCIe Gen4 20-Lane を備える</h2>

<p><em>Tiger Lake-H</em> の各ログがアップロードされたことは以前取り上げたが、その時見落としているものがあった。<br />
<span class="thread-link"><a target="_blank" rel="noreferrer noopener" href="https://www.coelacanth-dream.com/posts/2020/12/23/tgl-h-log-lscpu-lspci/">Tiger Lake-H のブートログ、lscpu、lspci …… | Coelacanth's Dream</a></span>

実は lspci は root権限で実行されたもので、通常よりも多くの情報が出力されていた。<br />
そして、そこから <em>Tiger Lake-H</em> の持つ PCIe Gen4 のレーン数を知ることができた。</p>

<blockquote>
<pre><code>00:01.0 PCI bridge [0604]: Intel Corporation Device [8086:9a01] (rev 04) (prog-if 00 [Normal decode])
~~~~~~
     DevSta: CorrErr- NonFatalErr- FatalErr- UnsupReq- AuxPwr+ TransPend-
     LnkCap: Port #2, Speed 16GT/s, Width x16, ASPM L1, Exit Latency L1 &lt;16us
     ClockPM- Surprise- LLActRep+ BwNot+ ASPMOptComp+

00:01.1 PCI bridge [0604]: Intel Corporation Device [8086:9a05] (rev 04) (prog-if 00 [Normal decode])
~~~~~~
     LnkCap: Port #3, Speed 16GT/s, Width x4, ASPM L1, Exit Latency L1 &lt;16us
         ClockPM- Surprise- LLActRep+ BwNot+ ASPMOptComp+</code></pre>
<div class="quote-source">引用元:&nbsp;<cite><a href="https://github.com/thesofproject/linux/issues/2662" rel="nofollow noreferrer" target="_blank">[BUG] Dell TGL-H Machine failed to load sof-tgl-h.ri · Issue #2662 · thesofproject/linux</a></cite>
</div>

</blockquote>

<p>注目したいのは <code>LnkCap</code> の行。Speed はリンクスピードの意で、PCIe Gen4 は 16GT/s と表示される。<sup class="footnote-ref" id="fnref:pci-gen4"><a href="#fn:pci-gen4">4</a></sup><br />
Width はリンク数で、以上のことから <em>Tiger Lake-H</em> は PCIe Gen4 16-Lane と 4-Lane のポートを持ち、計 20-Lane を備えることが分かる。<br />
<em>Alder Lake-P</em> の所でも触れたが、モバイル向けの <em>Tiger Lake_L</em> は PCIe Gen4 4-Lane x2 を持つが、UP3/UP4パッケージでは PCIe Gen4 4-Lane x1 に制限され、もう 1つのポートは予約分とされていた。<sup class="footnote-ref" id="fnref:tgl-up3-up4"><a href="#fn:tgl-up3-up4">3</a></sup><br />
<em>Tiger Lake-H</em> の PCIe Gen4 16-Lane は dGPU用だとして、4-Lane のポートが NVMe SSD用と思われるが、<em>Tiger Lake UP3/UP4</em> とは異なり解放されるかは不明。<br />
また、デスクトップ向け <em>Rocket Lake-S</em> も PCIe Gen4 x16 + x4 を持ち、<em>Tiger Lake-H</em> はそれと同規模の PCIeレーン数を備えることとなる。</p>

<p>PCH は、 DeviceID を TGP_LP のものと照らし合わせたが一致しなかったため、<em>Tiger Lake-H</em> 用の PCH と思われる。</p>

<p><em>Tiger Lake-H</em> と直接の関係は無いが、同 lspci のログによると dGPU に NVIDIA GPU (DeviceID: 0x24b8) が接続されていた。<br />
自分が NVIDIA GPU に詳しくないというのもあるが、DeviceID を <a href="https://pci-ids.ucw.cz/" rel="nofollow noreferrer" target="_blank">The PCI ID Repository</a> で調べても出てこなかった。<sup class="footnote-ref" id="fnref:pciid-10de"><a href="#fn:pciid-10de">5</a></sup><br />
オーディオコントローラーの DeviceID はあり、Geforce RTX 3070 等に採用されている GA104 のものと一致したため (DeviceID: 0x228b)、GA104 ベースの GPU だと思われはするが。<br />
CPU だけでなく、GPU もエンジニアサンプリング品だったのだろうか？</p>

<table>
<thead>
<tr>
<th align="left"></th>
<th align="center">Tiger Lake</th>
<th align="center">Tiger Lake-H</th>
<th align="center">Alder Lake-P</th>
<th align="center">Alder Lake-M</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">CPU side PCIe</td>
<td align="center">Gen4<br>4-Lane x2</td>
<td align="center">Gen4<br> 16-Lane + 4-Lane</td>
<td align="center">Gen5 8-Lane<br>Gen4 4-Lane x2</td>
<td align="center">?</td>
</tr>

<tr>
<td align="left">PCH</td>
<td align="center">TGP_LP</td>
<td align="center">TGP_H</td>
<td align="center">ADP_P</td>
<td align="center">TGP_LP?</td>
</tr>
</tbody>
</table>

<div class="reference">
  <h3 class="reference_title" id="reference_title">参考リンク</h3><ul>
<li><a href="https://github.com/coreboot/coreboot/blob/master/src/include/device/pci_ids.h" rel="nofollow noreferrer" target="_blank">coreboot/pci_ids.h at master · coreboot/coreboot</a></li>
</ul>

</div>
<hr>

<div class="footnotes">

<hr />

<ol>
<li id="fn:dali"><a href="https://www.coelacanth-dream.com/posts/2020/02/16/raven-family-complex/">いかに Zen APU は複雑か | Coelacanth's Dream</a>
 <a class="footnote-return" href="#fnref:dali"><sup>[return]</sup></a></li>
<li id="fn:adl-p-mobile"><a href="https://www.coelacanth-dream.com/posts/2020/12/02/adl-p-chromebook-board-adl-m/">Alder Lake-P を搭載する Chromebookボード 「Brya」、そして Alder Lake-M | Coelacanth's Dream</a>
 <a class="footnote-return" href="#fnref:adl-p-mobile"><sup>[return]</sup></a></li>
<li id="fn:tgl-up3-up4">11th Generation Intel® Core™ Processor (UP3 and UP4) Datasheet, Volume 1 of 2 <br> <a href="https://ark.intel.com/content/www/us/en/ark/products/208664/intel-core-i7-1185g7-processor-12m-cache-up-to-4-80-ghz-with-ipu.html?wapkw=tiger%20lake" rel="nofollow noreferrer" target="_blank">Intel® Core™ i7-1185G7 Processor (12M Cache, up to 4.80 GHz, with IPU) Product Specifications</a>
 <a class="footnote-return" href="#fnref:tgl-up3-up4"><sup>[return]</sup></a></li>
<li id="fn:pci-gen4"><a href="https://github.com/torvalds/linux/commit/1acfb9b7ee0b1881bb8e875b6757976e48293ec4" rel="nofollow noreferrer" target="_blank">PCI: Add decoding for 16 GT/s link speed · torvalds/linux@1acfb9b</a>
 <a class="footnote-return" href="#fnref:pci-gen4"><sup>[return]</sup></a></li>
<li id="fn:pciid-10de"><a href="https://pci-ids.ucw.cz/read/PC/10de" rel="nofollow noreferrer" target="_blank">https://pci-ids.ucw.cz/read/PC/10de</a>
 <a class="footnote-return" href="#fnref:pciid-10de"><sup>[return]</sup></a></li>
</ol>
</div>
<div class="article-bottom-misc">
    <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io/discussions" class="sb" target="_blank" rel="noreferrer noopener">Request</a><a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io/discussions/4" class="sb" target="_blank" rel="noreferrer noopener">Typo</a><a class="article-history sb" href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20.md" target="_blank" rel="noreferrer noopener">Changelog</a>
</div>
<hr><div class="related-article"><div class="related-article-title">関連記事</div>
        <a href="https://www.coelacanth-dream.com/posts/2020/08/14/intel-architecture-day-2020/" target="_blank" class="related-article-link">Intel Architecture Day 2020 個人的まとめ　―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細</a>
        <a href="https://www.coelacanth-dream.com/posts/2020/04/01/intel-isa-extensiton-update-sapphirerapids-alderlake/" target="_blank" class="related-article-link">Intel、拡張命令リファレンスをアップデート (Sapphire Rapids /Alder Lake /ハイブリッドプロセッサ)</a>
    </div><hr><div class="amzn">
  <div class="amzn_head">Amazonアソシエイト</div>
  <div class="amzn_links">
  <div class="amzn_link_block">
    <a href="https://amzn.to/31LsfIX" class="amzn_link_main" target="_blank" rel="noopener noreferrer"> Intel CPU Corei5-11400F 6コア 2.60 GHz LGA1200 5xxChipset 65W 【日本正規流通品】 </a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/3fIAxcR" class="amzn_link_main" target="_blank" rel="noopener noreferrer"> Intel CPU Corei7-11700 8コア 2.50 GHz LGA1200 5xxChipset【日本正規流通品】 </a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/370TEcp" class="amzn_link_main" target="_blank" rel="noopener noreferrer">プロセッサを支える技術　－－果てしなくスピードを追求する世界 (WEB+DB PRESS plus) | Hisa Ando</a>
      <div class="amzn_link_desc">CPUアーキテクト、Hisa Ando 氏の著作。現代のプロセッサに詰め込まれている多くの技術が丁寧に解説されている。</div>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/3vpqQ8L" class="amzn_link_main" target="_blank" rel="noopener noreferrer">[増補改訂]GPUを支える技術 ――超並列ハードウェアの快進撃[技術基礎] (WEB+DB PRESS plus)</a>
  </div>

  <div class="amzn_link_block">
    <a href="https://amzn.to/36QaP15" class="amzn_link_main" target="_blank" rel="noopener noreferrer"> ARCTIC MX-4 (4 g) Edition 2019 – High Performance Thermal Paste </a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/3u4LWrT" class="amzn_link_main" target="_blank" rel="noopener noreferrer">XPG VENTO PRO 120 PWM ケースファン [ NIDEC製 Gentle Typhoon ベース 最大28dBA / 2150rpm ] VENTOPRO120PWM-BKCWW 120 mm</a>
  </div>
  <div class="amzn_link_block">
    <a href="https://amzn.to/2VanQw0" class="amzn_link_main" target="_blank" rel="noopener noreferrer">serial experiments lainを観る | Prime Video</a>
      <div class="amzn_link_desc">玲音を好きになりましょう。</div>
  </div><br>

  </div>
</div>



</article><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/side.min.css"><div class="side">
  <div class="side-block" id="side-menu"><nav class="menu-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Update</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<div class="menu-tag-block">
  <a href="https://www.coelacanth-dream.com/tags/" class="menu-tag-title">Tag :</a>
      <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-tag-lower">Alder Lake</a>
      <a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-tag-lower">Tiger Lake</a>
</div>
<div class="menu-cat-block">
  <a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-title">Category :</a>
    <a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-lower">CPU</a>
    <a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-lower">Hardware</a>
    <a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-lower">Intel</a>
</div>
<nav class="menu-share">
  <div class="share-button-links">
    <button type="button" class="share-copy-button sb" onclick="copy_url('url')">Copy URL</button>
    <button type="button" class="share-copy-button sb" onclick="copy_url('title_url')">Copy Title &amp; URL</button><a href="https://twitter.com/intent/tweet?text=Alder%20Lake%20%e3%81%af%20PCIe%20Gen5%20%e3%81%ab%e5%af%be%e5%bf%9c%e3%80%81Tiger%20Lake-H%20%e3%81%af%20Gen4%2020-Lane%20%e3%82%92%e5%82%99%e3%81%88%e3%82%8b%20%7c%20Coelacanth%27s%20Dream%0a&url=https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/
  " rel="noreferrer noopener" target="_blank" class="share-tw sb">Tweet</a><a href="https://www.coelacanth-dream.com/posts/index.xml" class="rss sb" target="_blank">RSS</a>

  </div>
</nav><a href="https://cse.google.com/cse?cx=008927884807684957224:v2eqv96o8pu" target="_blank" rel="noopener noreferrer" class="menu-site-search">Site Search by Google</a>

    <nav class="menu-about">
    <a href="https://www.coelacanth-dream.com/about/" target="_blank">About</a>

<a href="https://www.coelacanth-dream.com/about#contact" target="_blank">Contact</a>
</nav>
        <small class="copyright">&copy; 2019 - 2021&ensp;Umio-Yasuno</small>
  </div>
</div>
<footer>
  <hr><nav class="foot-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Update</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<nav class="foot-about">
  <a href="https://www.coelacanth-dream.com/about/" target="_blank">About</a>

<a href="https://www.coelacanth-dream.com/about#contact" target="_blank">Contact</a>
<a href="#" class="pagetop">Page Top</a></nav>
  <nav class="foot-search">
<a href="https://cse.google.com/cse?cx=008927884807684957224:v2eqv96o8pu" target="_blank" rel="noopener noreferrer" class="foot-site-search">Site Search by Google</a>
</nav><small class="copyright">&copy; 2019 - 2021&ensp;Umio-Yasuno</small></footer>
<div class="slide">
  <input type="radio" name="menu-open-close" id="open-menu" value="open" class="menu-open-input">
  <label class="menu-open-label" for="open-menu"></label>
  <input type="radio" name="menu-open-close" id="close-menu" value="close" class="menu-close-input" checked="">
  <label class="menu-close-label" for="close-menu"></label>

  <div class="slide-menu-block"><nav class="menu-links">
  <a href="https://www.coelacanth-dream.com/">Home</a>
  <a href="https://www.coelacanth-dream.com/posts/">Archive</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Update</a>
  <a href="https://www.coelacanth-dream.com/categories/database/">Database</a></nav>
<div class="menu-tag-block">
  <a href="https://www.coelacanth-dream.com/tags/" class="menu-tag-title">Tag :</a>
      <a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-tag-lower">Alder Lake</a>
      <a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-tag-lower">Tiger Lake</a>
</div>
<div class="menu-cat-block">
  <a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-title">Category :</a>
    <a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-lower">CPU</a>
    <a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-lower">Hardware</a>
    <a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-lower">Intel</a>
</div>
<a href="https://cse.google.com/cse?cx=008927884807684957224:v2eqv96o8pu" target="_blank" rel="noopener noreferrer" class="menu-site-search">Site Search by Google</a>
<nav class="menu-about">
    <a href="https://www.coelacanth-dream.com/about/" target="_blank">About</a>

<a href="https://www.coelacanth-dream.com/about#contact" target="_blank">Contact</a>

    </nav>
  </div>
</div>
</main>
      <script defer src="https://www.coelacanth-dream.com/js/share.min.js"></script>
      <div class="shadow">
        <div class="crt"></div>
      </div>
      <div id="msg"></div>
  </body>
</html>
