<!DOCTYPE html>
<html>
  <head>
    <meta charset="utf-8"/>
    <meta property="og:url" content="https://www.tomshw.it/hardware/intel-stratix-10-gx-10m-fpga/"/>
    <meta property="og:site_name" content="Tom's Hardware"/>
    <meta property="article:published_time" content="2019-11-06T05:38:00+00:00"/>
    <meta property="og:title" content="Intel confeziona un “chip” con 43,3 miliardi di transistor"/>
    <meta property="og:description" content="Intel Stratix 10 GX 10M è l'FPGA più grande al mondo. Conta ben 43,3 miliardi di transistor e 10,2 milioni di elementi logici grazie all'unione di due chip."/>
  </head>
  <body>
    <article>
      <h1>Intel confeziona un “chip” con 43,3 miliardi di transistor</h1>
      <address><time datetime="2019-11-06T05:38:00+00:00">06 Nov 2019, 05:38</time> by <a rel="author">Manolo De Agostini</a></address>
      <p><b>Intel </b>ha<b> </b>annunciato<b> Stratix 10 GX 10M</b>, l’<b>FPGA</b> (<i>Field Programmable Gate Array</i>, un chip programambile) <b>più grande al mondo</b>.</p>
      <p>Su un singolo package trovano infatti spazio un totale di <b>43,3 miliardi di transistor,</b> un numero elevatissimo raggiunto grazie all’uso della tecnologia di packing <a href="https://www.tomshw.it/hardware/emib-il-futuro-dei-chip-secondo-intel/">EMIB (embedded multi-die interconnect bridge)</a>, che ha permesso di <b>unire due FPGA con 10,2 milioni di elementi logici</b> (5,1 milioni x 2) e quattro chiplet che fungono da ricetrasmettitori. Il tutto è stato realizzato con il rodato processo a <b>14 nanometri</b>.</p>
      <figure>
        <img src="https://www.tomshw.it/images/images/2019/11/fpga-intel-stratix-10-gx-10m-60971.768x432.jpg"/>
      </figure>
      <p>L’FPGA in questione batte persino quello annunciato da Xilinx ad agosto, il Virtex UltraScale+ VU19P a 16 nanometri, dotato di un interposer per collegare quattro die per un totale di 9 milioni di elementi logici, 35 miliardi di transistor e 2072 pin di I/O.</p>
      <p>Intel Stratix 10 GX 10M rappresenta un netto passo avanti rispetto a Stratix 10 GX 2800, che conta su 2,75 milioni di elementi logici e 1160 pin di I/O (2304 sulla nuova soluzione). Siamo quindi di fronte a <b>un aumento di quasi quattro volte degli elementi logici e un raddoppio sul fronte dell’I/O.</b></p>
      <p>Il tutto, secondo Intel, con una <b>riduzione del consumo del 40% a parità di prestazioni</b> – il valore è stato misurato usando quattro Stratix 10 GX 2800 impostati come un singolo FPGA 10M. Si parla di un TDP medio di 150 watt, fino ad arrivare a 400 watt con raffreddamento “avanzato”, in quanto le frequenze operative sono molto basse per preservare l’accuratezza dei calcoli, da 50 a 300 MHz.</p>
      <p>Come anticipato in apertura, per collegare i die Intel si è avvalsa della sua tecnologia di packaging 2.5D EMIB – <a href="https://www.tomshw.it/hardware/co-emib-odi-e-mdio-secondo-intel-il-futuro-dei-chip-e-nel-package/">una delle tante su cui sta lavorando l’azienda</a> – che offre un collegamento ad alta velocità per i due die adiacenti senza richiedere molto “silicio” in più. L’interfaccia data di EMIB è composta da 25.920 connessioni e poiché una connessione ha un throughput di 2 Gb/s, il bandwidth tra i die è pari a 6,5 TB/s.</p>
      <slideshow>
        <figure>
          <img src="https://www.tomshw.it/images/images/2019/11/fpga-intel-stratix-10-gx-10m-60972.768x432.jpg"/>
        </figure>
        <figure>
          <img src="https://www.tomshw.it/images/images/2019/11/fpga-intel-stratix-10-gx-10m-60973.768x432.jpg"/>
        </figure>
      </slideshow>
      <p><b>È la prima volta che Intel usa EMIB per collegare due grandi die logici tra loro</b> (tre connessioni delle sette totali presenti nel chip), finora l’azienda aveva applicato questa soluzione per collegare la memoria HBM della GPU AMD sui processori Kaby Lake-G (<a href="https://www.tomshw.it/hardware/addio-intel-kaby-lake-g-gpu-amd/">ormai defunti</a>) e per collegare alcuni chip HBM e ricetrasmettitori sull’FPGA Stratix 10.</p>
      <p>Secondo alcune stime basate sul numero di transistor, i due FPGA combinati coprono un’area di <b>1400 mm2 con una densità di 31 Mtr/mm2</b> (mega-transistor per squared millimeter, unità di densità dei transistor). Tra le altre caratteristiche si contano quasi 7000 moltiplicatori DSP e 308 Mb di memoria.</p>
      <figure>
        <img src="https://www.tomshw.it/images/images/2019/11/fpga-intel-stratix-10-gx-10m-60974.768x432.jpg"/>
      </figure>
      <p><b>Qual è l’obiettivo primario di questo FPGA? Lo sviluppo di ASIC (application specific integrated circuit) e l’emulazione.</b> Intel ha annunciato che sta già consegnando Stratix 10 GX 10M ai primi clienti.</p>
    </article>
  </body>
</html>