`timescale 1ns / 1ps

module mux_4x1(S,D,Y

    );
    input [1:0]S;
    input [3:0]D;
    output reg Y;
    always@(S or D)
    begin
        case(S)
            2'b00 : Y <= D[0];
            2'b01 : Y <= D[1];
            2'b10 : Y <= D[2];
            2'b11 : Y <= D[3];
        endcase
    end
endmodule
