[Inputs]
clk
rst
=row[3:0]=
=buttons[4:0]=
[Outputs]
a
b
c
d
e
f
g
dp
an1
an2
an3
an4
=leds[7:0]=
=column[3:0]=
[BiDir]
[ATTRIBUTES]
VeriModel exampleVerilog

