TimeQuest Timing Analyzer report for top_mipszy
Sat Dec 12 00:32:53 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top_mipszy                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 135.61 MHz ; 135.61 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.374 ; -1451.304          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -277.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.374 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.079      ; 7.468      ;
; -6.308 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.127      ; 7.450      ;
; -6.290 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.121      ; 7.426      ;
; -6.284 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.130     ; 7.169      ;
; -6.279 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.038      ; 7.332      ;
; -6.258 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.133      ; 7.406      ;
; -6.246 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.164      ; 7.425      ;
; -6.243 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.068      ; 7.326      ;
; -6.227 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.117      ; 7.359      ;
; -6.224 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.169      ; 7.408      ;
; -6.223 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.108      ; 7.346      ;
; -6.218 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 7.151      ;
; -6.207 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.100      ; 7.322      ;
; -6.204 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.142      ; 7.361      ;
; -6.192 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.076      ; 7.283      ;
; -6.170 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.179      ; 7.364      ;
; -6.161 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.165      ; 7.341      ;
; -6.160 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.117      ; 7.292      ;
; -6.158 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.210      ; 7.383      ;
; -6.156 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.106      ; 7.277      ;
; -6.154 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.038      ; 7.207      ;
; -6.152 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.107      ;
; -6.146 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.134      ; 7.295      ;
; -6.140 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.029     ; 7.126      ;
; -6.139 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.150      ; 7.304      ;
; -6.133 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; -0.101     ; 7.047      ;
; -6.133 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.080      ; 7.228      ;
; -6.132 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.156      ; 7.303      ;
; -6.128 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[23][13] ; clk          ; clk         ; 1.000        ; 0.133      ; 7.276      ;
; -6.127 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.171     ; 6.971      ;
; -6.123 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.076      ; 7.214      ;
; -6.120 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.138      ; 7.273      ;
; -6.119 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.146     ; 6.988      ;
; -6.117 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.180      ; 7.312      ;
; -6.107 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.141     ; 6.981      ;
; -6.097 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.110      ; 7.222      ;
; -6.095 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.187      ; 7.297      ;
; -6.094 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.165      ; 7.274      ;
; -6.092 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.146     ; 6.961      ;
; -6.091 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; -0.141     ; 6.965      ;
; -6.087 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.106      ; 7.208      ;
; -6.083 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.218      ; 7.316      ;
; -6.076 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.146      ; 7.237      ;
; -6.076 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.182     ; 6.909      ;
; -6.074 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[8][14]  ; clk          ; clk         ; 1.000        ; 0.130      ; 7.219      ;
; -6.071 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][14]  ; clk          ; clk         ; 1.000        ; 0.116      ; 7.202      ;
; -6.067 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.076      ; 7.158      ;
; -6.059 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.172      ; 7.246      ;
; -6.056 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.117      ; 7.188      ;
; -6.055 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[12][15] ; clk          ; clk         ; 1.000        ; 0.116      ; 7.186      ;
; -6.053 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.098     ; 6.970      ;
; -6.052 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][3]   ; clk          ; clk         ; 1.000        ; 0.127      ; 7.194      ;
; -6.051 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.138      ; 7.204      ;
; -6.048 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.180      ; 7.243      ;
; -6.048 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.198      ; 7.261      ;
; -6.042 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.004      ;
; -6.041 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[23][13] ; clk          ; clk         ; 1.000        ; 0.171      ; 7.227      ;
; -6.041 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.142      ; 7.198      ;
; -6.040 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; -0.152     ; 6.903      ;
; -6.035 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; -0.109     ; 6.941      ;
; -6.034 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.233      ;
; -6.033 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[20][14] ; clk          ; clk         ; 1.000        ; 0.145      ; 7.193      ;
; -6.033 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.122     ; 6.926      ;
; -6.031 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.093     ; 6.953      ;
; -6.031 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; -0.108     ; 6.938      ;
; -6.028 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.187      ; 7.230      ;
; -6.028 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; -0.067     ; 6.976      ;
; -6.026 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.098     ; 6.943      ;
; -6.024 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[15][3]  ; clk          ; clk         ; 1.000        ; 0.112      ; 7.151      ;
; -6.021 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[15][14] ; clk          ; clk         ; 1.000        ; 0.112      ; 7.148      ;
; -6.021 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.945      ;
; -6.017 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][1]   ; clk          ; clk         ; 1.000        ; -0.116     ; 6.916      ;
; -6.016 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[7][13]  ; clk          ; clk         ; 1.000        ; 0.103      ; 7.134      ;
; -6.016 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[19][3]  ; clk          ; clk         ; 1.000        ; 0.156      ; 7.187      ;
; -6.016 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.218      ; 7.249      ;
; -6.015 ; RegFile32x32x2:i_regfile|regfile[7][5]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.121      ; 7.151      ;
; -6.014 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[0][1]   ; clk          ; clk         ; 1.000        ; -0.366     ; 6.663      ;
; -6.009 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][3]   ; clk          ; clk         ; 1.000        ; 0.100      ; 7.124      ;
; -6.009 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.146      ; 7.170      ;
; -6.008 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.080      ; 7.103      ;
; -6.006 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.122     ; 6.899      ;
; -6.004 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.117     ; 6.902      ;
; -6.002 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; -0.171     ; 6.846      ;
; -5.998 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.076      ; 7.089      ;
; -5.998 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.176      ; 7.189      ;
; -5.997 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.086     ; 6.926      ;
; -5.994 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.918      ;
; -5.992 ; RegFile32x32x2:i_regfile|regfile[24][9]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.117      ; 7.124      ;
; -5.992 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.932      ;
; -5.991 ; RegFile32x32x2:i_regfile|regfile[7][3]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.121      ; 7.127      ;
; -5.990 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.165      ; 7.170      ;
; -5.990 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.172      ; 7.177      ;
; -5.986 ; RegFile32x32x2:i_regfile|regfile[16][1]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.141     ; 6.860      ;
; -5.986 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[8][14]  ; clk          ; clk         ; 1.000        ; 0.176      ; 7.177      ;
; -5.985 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.194      ; 7.194      ;
; -5.984 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][1]   ; clk          ; clk         ; 1.000        ; -0.082     ; 6.917      ;
; -5.983 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[31][14] ; clk          ; clk         ; 1.000        ; 0.139      ; 7.137      ;
; -5.983 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[4][14]  ; clk          ; clk         ; 1.000        ; 0.162      ; 7.160      ;
; -5.981 ; RegFile32x32x2:i_regfile|regfile[24][2]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.166     ; 6.830      ;
; -5.981 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[3][1]   ; clk          ; clk         ; 1.000        ; -0.332     ; 6.664      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[2]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.385 ; controller:i_controller|state.fetch     ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.421 ; pc:i_pc|Q[4]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.620      ;
; 0.422 ; pc:i_pc|Q[5]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.617      ;
; 0.555 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.755      ;
; 0.564 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.764      ;
; 0.564 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.764      ;
; 0.598 ; controller:i_controller|state.init      ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.796      ;
; 0.602 ; pc:i_pc|Q[4]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.797      ;
; 0.612 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.811      ;
; 0.648 ; pc:i_pc|Q[2]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.847      ;
; 0.650 ; pc:i_pc|Q[5]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.849      ;
; 0.728 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.923      ;
; 0.860 ; controller:i_controller|state.decode    ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.060      ;
; 0.873 ; pc:i_pc|Q[4]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.042      ; 1.072      ;
; 0.890 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.042      ; 1.089      ;
; 0.892 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.042      ; 1.091      ;
; 0.998 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.042      ; 1.197      ;
; 1.000 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.042      ; 1.199      ;
; 1.118 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][0]   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.510      ;
; 1.123 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][14]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.515      ;
; 1.179 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.206      ; 1.542      ;
; 1.189 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.206      ; 1.552      ;
; 1.191 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.206      ; 1.554      ;
; 1.230 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; -0.254     ; 1.133      ;
; 1.230 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; -0.254     ; 1.133      ;
; 1.230 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[2]                             ; clk          ; clk         ; 0.000        ; -0.254     ; 1.133      ;
; 1.230 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; -0.254     ; 1.133      ;
; 1.230 ; controller:i_controller|state.fetch     ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; -0.254     ; 1.133      ;
; 1.250 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][8]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.361      ;
; 1.276 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][14]  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.668      ;
; 1.282 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][0]   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.674      ;
; 1.331 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.380      ; 1.868      ;
; 1.332 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.380      ; 1.869      ;
; 1.334 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.380      ; 1.871      ;
; 1.362 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][11]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.686      ;
; 1.362 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][12]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.686      ;
; 1.392 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][11]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.716      ;
; 1.392 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][12]  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.716      ;
; 1.397 ; pc:i_pc|Q[4]                            ; IM:i_im|d[1]                             ; clk          ; clk         ; 0.000        ; 0.322      ; 1.876      ;
; 1.403 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][9]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.543      ;
; 1.406 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][15] ; clk          ; clk         ; 0.000        ; -0.017     ; 1.546      ;
; 1.410 ; pc:i_pc|Q[5]                            ; IM:i_im|d[1]                             ; clk          ; clk         ; 0.000        ; 0.322      ; 1.889      ;
; 1.422 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][9]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.562      ;
; 1.422 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][15] ; clk          ; clk         ; 0.000        ; -0.017     ; 1.562      ;
; 1.430 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][4]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.541      ;
; 1.432 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][7]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.543      ;
; 1.433 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][6]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.544      ;
; 1.435 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][10]  ; clk          ; clk         ; 0.000        ; -0.046     ; 1.546      ;
; 1.450 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][7]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.561      ;
; 1.450 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][10]  ; clk          ; clk         ; 0.000        ; -0.046     ; 1.561      ;
; 1.454 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][4]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.565      ;
; 1.454 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][6]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.565      ;
; 1.467 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][8]   ; clk          ; clk         ; 0.000        ; -0.046     ; 1.578      ;
; 1.476 ; IM:i_im|d[0]                            ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.206      ; 1.839      ;
; 1.476 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][1]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.612      ;
; 1.500 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.165      ; 1.822      ;
; 1.506 ; pc:i_pc|Q[2]                            ; IM:i_im|d[0]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 1.942      ;
; 1.507 ; pc:i_pc|Q[2]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 1.943      ;
; 1.507 ; pc:i_pc|Q[2]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 1.943      ;
; 1.509 ; pc:i_pc|Q[2]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 1.945      ;
; 1.510 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.165      ; 1.832      ;
; 1.513 ; pc:i_pc|Q[2]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 1.949      ;
; 1.514 ; pc:i_pc|Q[2]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 1.950      ;
; 1.519 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.165      ; 1.841      ;
; 1.533 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[27][14] ; clk          ; clk         ; 0.000        ; 0.269      ; 1.959      ;
; 1.539 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[23][0]  ; clk          ; clk         ; 0.000        ; 0.272      ; 1.968      ;
; 1.568 ; pc:i_pc|Q[3]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 2.004      ;
; 1.581 ; pc:i_pc|Q[3]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 2.017      ;
; 1.581 ; pc:i_pc|Q[3]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 2.017      ;
; 1.584 ; pc:i_pc|Q[3]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 2.020      ;
; 1.598 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][3]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.734      ;
; 1.601 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][2]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.737      ;
; 1.602 ; pc:i_pc|Q[3]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 2.038      ;
; 1.613 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][1]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.749      ;
; 1.628 ; IM:i_im|d[31]                           ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.380      ; 2.165      ;
; 1.651 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][2]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.787      ;
; 1.654 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][3]   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.790      ;
; 1.655 ; pc:i_pc|Q[5]                            ; IM:i_im|d[0]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 2.091      ;
; 1.656 ; pc:i_pc|Q[5]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 2.092      ;
; 1.656 ; pc:i_pc|Q[5]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 2.092      ;
; 1.659 ; pc:i_pc|Q[5]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.279      ; 2.095      ;
; 1.667 ; pc:i_pc|Q[5]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 2.103      ;
; 1.678 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][8]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.818      ;
; 1.682 ; pc:i_pc|Q[5]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.279      ; 2.118      ;
; 1.686 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[27][14] ; clk          ; clk         ; 0.000        ; 0.269      ; 2.112      ;
; 1.703 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[23][0]  ; clk          ; clk         ; 0.000        ; 0.272      ; 2.132      ;
; 1.715 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][7]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.855      ;
; 1.733 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][7]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.873      ;
; 1.772 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[20][3]  ; clk          ; clk         ; 0.000        ; 0.251      ; 2.180      ;
; 1.775 ; IM:i_im|d[1]                            ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.165      ; 2.097      ;
; 1.782 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[20][8]  ; clk          ; clk         ; 0.000        ; 0.172      ; 2.111      ;
; 1.783 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[23][11] ; clk          ; clk         ; 0.000        ; 0.203      ; 2.143      ;
; 1.794 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][14] ; clk          ; clk         ; 0.000        ; 0.266      ; 2.217      ;
; 1.798 ; controller:i_controller|state.decode    ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.100      ; 2.055      ;
; 1.813 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[23][11] ; clk          ; clk         ; 0.000        ; 0.203      ; 2.173      ;
; 1.828 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[20][3]  ; clk          ; clk         ; 0.000        ; 0.251      ; 2.236      ;
; 1.834 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[19][9]  ; clk          ; clk         ; 0.000        ; 0.261      ; 2.252      ;
; 1.853 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[19][9]  ; clk          ; clk         ; 0.000        ; 0.261      ; 2.271      ;
; 1.856 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[31][8]  ; clk          ; clk         ; 0.000        ; 0.219      ; 2.232      ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[24]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[31]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][4]  ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.279 ; 4.745 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.330 ; -1.754 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment0[*]  ; clk        ; 10.578 ; 10.542 ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 10.513 ; 10.441 ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 10.544 ; 10.510 ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 10.545 ; 10.478 ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 10.578 ; 10.542 ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 10.480 ; 10.489 ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 10.161 ; 10.206 ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 10.316 ; 10.325 ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 10.795 ; 10.753 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 10.637 ; 10.562 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 10.795 ; 10.753 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 10.372 ; 10.333 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 10.344 ; 10.305 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 10.544 ; 10.534 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 10.380 ; 10.346 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 10.342 ; 10.290 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 11.806 ; 11.705 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 11.806 ; 11.676 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 11.416 ; 11.384 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 11.412 ; 11.386 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 11.396 ; 11.369 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 11.529 ; 11.542 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 11.355 ; 11.351 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 11.708 ; 11.705 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 11.757 ; 11.640 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 11.481 ; 11.353 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 11.555 ; 11.577 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 11.757 ; 11.640 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.517 ; 11.498 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 11.511 ; 11.459 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 11.485 ; 11.490 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 11.311 ; 11.313 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; clk        ; 7.133 ; 7.006 ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 7.392 ; 7.247 ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 7.458 ; 7.313 ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 7.441 ; 7.287 ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 7.501 ; 7.352 ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 7.443 ; 7.285 ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 7.133 ; 7.006 ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 7.246 ; 7.112 ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 6.598 ; 6.428 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 7.052 ; 6.893 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 7.259 ; 7.100 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 6.851 ; 6.691 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 6.815 ; 6.661 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 6.598 ; 6.428 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 6.864 ; 6.715 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 6.820 ; 6.649 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 7.308 ; 7.157 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 7.671 ; 7.498 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 7.366 ; 7.215 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 7.371 ; 7.223 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 7.351 ; 7.209 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 7.476 ; 7.370 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 7.342 ; 7.190 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 7.308 ; 7.157 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 7.216 ; 7.111 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 7.339 ; 7.189 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 7.449 ; 7.368 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 7.420 ; 7.306 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 7.410 ; 7.289 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 7.409 ; 7.257 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 7.383 ; 7.283 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 7.216 ; 7.111 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.49 MHz ; 150.49 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.645 ; -1285.898         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.341 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -277.000                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.645 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.073      ; 6.733      ;
; -5.591 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.040      ; 6.646      ;
; -5.581 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.127      ; 6.723      ;
; -5.549 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.126     ; 6.438      ;
; -5.546 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.122      ; 6.683      ;
; -5.540 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.069      ; 6.624      ;
; -5.538 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.147      ; 6.700      ;
; -5.537 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.126      ; 6.678      ;
; -5.533 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.098      ; 6.646      ;
; -5.514 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.111      ; 6.640      ;
; -5.499 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.105      ; 6.619      ;
; -5.494 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.114      ; 6.623      ;
; -5.485 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.428      ;
; -5.481 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.081      ; 6.577      ;
; -5.476 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.131      ; 6.622      ;
; -5.469 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[23][13] ; clk          ; clk         ; 1.000        ; 0.127      ; 6.611      ;
; -5.457 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.040      ; 6.512      ;
; -5.450 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.165      ; 6.630      ;
; -5.436 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.081      ; 6.532      ;
; -5.436 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.063     ; 6.388      ;
; -5.435 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.114      ; 6.564      ;
; -5.430 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.110      ; 6.555      ;
; -5.430 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.168      ; 6.613      ;
; -5.428 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.405      ;
; -5.427 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.167      ; 6.609      ;
; -5.423 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.139      ; 6.577      ;
; -5.421 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.154      ; 6.590      ;
; -5.412 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.163      ; 6.590      ;
; -5.406 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][1]   ; clk          ; clk         ; 1.000        ; -0.106     ; 6.315      ;
; -5.404 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.188      ; 6.607      ;
; -5.403 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; -0.094     ; 6.324      ;
; -5.385 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[8][14]  ; clk          ; clk         ; 1.000        ; 0.113      ; 6.513      ;
; -5.385 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.110      ; 6.510      ;
; -5.384 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[12][15] ; clk          ; clk         ; 1.000        ; 0.115      ; 6.514      ;
; -5.384 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][3]   ; clk          ; clk         ; 1.000        ; 0.127      ; 6.526      ;
; -5.383 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[15][3]  ; clk          ; clk         ; 1.000        ; 0.105      ; 6.503      ;
; -5.382 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.167      ; 6.564      ;
; -5.381 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.177      ; 6.573      ;
; -5.378 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.139      ; 6.532      ;
; -5.376 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.170     ; 6.221      ;
; -5.373 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[7][13]  ; clk          ; clk         ; 1.000        ; 0.099      ; 6.487      ;
; -5.373 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.202      ; 6.590      ;
; -5.372 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.314      ;
; -5.371 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.168      ; 6.554      ;
; -5.369 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.137     ; 6.247      ;
; -5.368 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][14]  ; clk          ; clk         ; 1.000        ; 0.108      ; 6.491      ;
; -5.368 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.143      ; 6.526      ;
; -5.366 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.172      ; 6.553      ;
; -5.366 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.136     ; 6.245      ;
; -5.360 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.159     ; 6.216      ;
; -5.359 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[23][13] ; clk          ; clk         ; 1.000        ; 0.168      ; 6.542      ;
; -5.357 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][3]   ; clk          ; clk         ; 1.000        ; 0.098      ; 6.470      ;
; -5.356 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[0][1]   ; clk          ; clk         ; 1.000        ; -0.338     ; 6.033      ;
; -5.348 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.509      ;
; -5.347 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.081      ; 6.443      ;
; -5.344 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; -0.106     ; 6.253      ;
; -5.338 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.136     ; 6.217      ;
; -5.336 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[19][3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 6.505      ;
; -5.330 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.114      ; 6.459      ;
; -5.325 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.295      ;
; -5.325 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; -0.141     ; 6.199      ;
; -5.325 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.078      ; 6.418      ;
; -5.322 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.177      ; 6.514      ;
; -5.322 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[3][1]   ; clk          ; clk         ; 1.000        ; -0.305     ; 6.032      ;
; -5.321 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.172      ; 6.508      ;
; -5.320 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[15][14] ; clk          ; clk         ; 1.000        ; 0.105      ; 6.440      ;
; -5.318 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[20][14] ; clk          ; clk         ; 1.000        ; 0.135      ; 6.468      ;
; -5.314 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.202      ; 6.531      ;
; -5.314 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[23][13] ; clk          ; clk         ; 1.000        ; 0.168      ; 6.497      ;
; -5.313 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.169     ; 6.159      ;
; -5.310 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[11][15] ; clk          ; clk         ; 1.000        ; 0.127      ; 6.452      ;
; -5.309 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; -0.130     ; 6.194      ;
; -5.306 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 6.248      ;
; -5.306 ; RegFile32x32x2:i_regfile|regfile[7][5]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.111      ; 6.432      ;
; -5.305 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.237      ;
; -5.302 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.081      ; 6.398      ;
; -5.302 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.235      ;
; -5.302 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; -0.101     ; 6.216      ;
; -5.301 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[16][3]  ; clk          ; clk         ; 1.000        ; 0.131      ; 6.447      ;
; -5.296 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[12][13] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.462      ;
; -5.295 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[11][13] ; clk          ; clk         ; 1.000        ; 0.127      ; 6.437      ;
; -5.294 ; RegFile32x32x2:i_regfile|regfile[24][2]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.146     ; 6.163      ;
; -5.292 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.110     ; 6.197      ;
; -5.290 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.192      ; 6.497      ;
; -5.289 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.450      ;
; -5.289 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.109     ; 6.195      ;
; -5.286 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.221      ;
; -5.284 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[12][14] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.393      ;
; -5.284 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.085     ; 6.214      ;
; -5.281 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[28][15] ; clk          ; clk         ; 1.000        ; 0.108      ; 6.404      ;
; -5.281 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.212      ;
; -5.281 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; -0.105     ; 6.191      ;
; -5.276 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[8][7]   ; clk          ; clk         ; 1.000        ; 0.087      ; 6.378      ;
; -5.275 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[8][14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 6.218      ;
; -5.274 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][11]  ; clk          ; clk         ; 1.000        ; 0.098      ; 6.387      ;
; -5.274 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[12][15] ; clk          ; clk         ; 1.000        ; 0.156      ; 6.445      ;
; -5.274 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.207      ;
; -5.274 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.107      ; 6.396      ;
; -5.273 ; RegFile32x32x2:i_regfile|regfile[24][2]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.179     ; 6.109      ;
; -5.271 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.164      ; 6.450      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                 ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[2]                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.519      ;
; 0.341 ; controller:i_controller|state.fetch     ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.519      ;
; 0.376 ; pc:i_pc|Q[5]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.554      ;
; 0.381 ; pc:i_pc|Q[4]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.563      ;
; 0.506 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.688      ;
; 0.514 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.696      ;
; 0.515 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.697      ;
; 0.536 ; controller:i_controller|state.init      ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.540 ; pc:i_pc|Q[4]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.718      ;
; 0.551 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.733      ;
; 0.582 ; pc:i_pc|Q[2]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.764      ;
; 0.585 ; pc:i_pc|Q[5]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.767      ;
; 0.667 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.845      ;
; 0.780 ; pc:i_pc|Q[4]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.962      ;
; 0.785 ; controller:i_controller|state.decode    ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.967      ;
; 0.790 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.972      ;
; 0.797 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.979      ;
; 0.898 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 1.080      ;
; 0.905 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 1.087      ;
; 1.030 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][0]   ; clk          ; clk         ; 0.000        ; 0.207      ; 1.381      ;
; 1.034 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][14]  ; clk          ; clk         ; 0.000        ; 0.207      ; 1.385      ;
; 1.080 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.185      ; 1.409      ;
; 1.085 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.185      ; 1.414      ;
; 1.085 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.185      ; 1.414      ;
; 1.110 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; -0.231     ; 1.023      ;
; 1.110 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; -0.231     ; 1.023      ;
; 1.110 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[2]                             ; clk          ; clk         ; 0.000        ; -0.231     ; 1.023      ;
; 1.110 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; -0.231     ; 1.023      ;
; 1.110 ; controller:i_controller|state.fetch     ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; -0.231     ; 1.023      ;
; 1.145 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][8]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.242      ;
; 1.174 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][14]  ; clk          ; clk         ; 0.000        ; 0.207      ; 1.525      ;
; 1.179 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][0]   ; clk          ; clk         ; 0.000        ; 0.207      ; 1.530      ;
; 1.227 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.340      ; 1.711      ;
; 1.230 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.340      ; 1.714      ;
; 1.235 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.340      ; 1.719      ;
; 1.258 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][11]  ; clk          ; clk         ; 0.000        ; 0.149      ; 1.551      ;
; 1.259 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][12]  ; clk          ; clk         ; 0.000        ; 0.149      ; 1.552      ;
; 1.265 ; pc:i_pc|Q[4]                            ; IM:i_im|d[1]                             ; clk          ; clk         ; 0.000        ; 0.288      ; 1.697      ;
; 1.277 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][11]  ; clk          ; clk         ; 0.000        ; 0.149      ; 1.570      ;
; 1.277 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][12]  ; clk          ; clk         ; 0.000        ; 0.149      ; 1.570      ;
; 1.294 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][9]  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.417      ;
; 1.296 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][15] ; clk          ; clk         ; 0.000        ; -0.021     ; 1.419      ;
; 1.298 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][15] ; clk          ; clk         ; 0.000        ; -0.021     ; 1.421      ;
; 1.301 ; pc:i_pc|Q[5]                            ; IM:i_im|d[1]                             ; clk          ; clk         ; 0.000        ; 0.288      ; 1.733      ;
; 1.302 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][9]  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.425      ;
; 1.316 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][6]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.413      ;
; 1.317 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][4]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.414      ;
; 1.319 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][7]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.416      ;
; 1.321 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][10]  ; clk          ; clk         ; 0.000        ; -0.047     ; 1.418      ;
; 1.324 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][10]  ; clk          ; clk         ; 0.000        ; -0.047     ; 1.421      ;
; 1.328 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][7]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.425      ;
; 1.331 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][4]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.428      ;
; 1.332 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][6]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.429      ;
; 1.350 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][8]   ; clk          ; clk         ; 0.000        ; -0.047     ; 1.447      ;
; 1.352 ; IM:i_im|d[0]                            ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.185      ; 1.681      ;
; 1.352 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][1]   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.478      ;
; 1.354 ; pc:i_pc|Q[2]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.743      ;
; 1.355 ; pc:i_pc|Q[2]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.744      ;
; 1.358 ; pc:i_pc|Q[2]                            ; IM:i_im|d[0]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.747      ;
; 1.359 ; pc:i_pc|Q[2]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.748      ;
; 1.359 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.143      ; 1.646      ;
; 1.367 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.143      ; 1.654      ;
; 1.369 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.143      ; 1.656      ;
; 1.370 ; pc:i_pc|Q[2]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.759      ;
; 1.374 ; pc:i_pc|Q[2]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.763      ;
; 1.405 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[23][0]  ; clk          ; clk         ; 0.000        ; 0.246      ; 1.795      ;
; 1.405 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[27][14] ; clk          ; clk         ; 0.000        ; 0.248      ; 1.797      ;
; 1.450 ; pc:i_pc|Q[3]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.839      ;
; 1.450 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][3]   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.576      ;
; 1.455 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][2]   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.581      ;
; 1.459 ; pc:i_pc|Q[3]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.848      ;
; 1.461 ; pc:i_pc|Q[3]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.850      ;
; 1.464 ; pc:i_pc|Q[3]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.853      ;
; 1.466 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][1]   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.592      ;
; 1.475 ; pc:i_pc|Q[3]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.864      ;
; 1.501 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][2]   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.627      ;
; 1.504 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][3]   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.630      ;
; 1.506 ; IM:i_im|d[31]                           ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.340      ; 1.990      ;
; 1.532 ; pc:i_pc|Q[5]                            ; IM:i_im|d[0]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.921      ;
; 1.532 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][8]  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.655      ;
; 1.533 ; pc:i_pc|Q[5]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.922      ;
; 1.533 ; pc:i_pc|Q[5]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.922      ;
; 1.537 ; pc:i_pc|Q[5]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.245      ; 1.926      ;
; 1.543 ; pc:i_pc|Q[5]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.932      ;
; 1.545 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[27][14] ; clk          ; clk         ; 0.000        ; 0.248      ; 1.937      ;
; 1.554 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[23][0]  ; clk          ; clk         ; 0.000        ; 0.246      ; 1.944      ;
; 1.559 ; pc:i_pc|Q[5]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.245      ; 1.948      ;
; 1.577 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][7]  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.700      ;
; 1.586 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][7]  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.709      ;
; 1.603 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[20][3]  ; clk          ; clk         ; 0.000        ; 0.233      ; 1.980      ;
; 1.612 ; IM:i_im|d[1]                            ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.143      ; 1.899      ;
; 1.623 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[20][8]  ; clk          ; clk         ; 0.000        ; 0.165      ; 1.932      ;
; 1.636 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[23][11] ; clk          ; clk         ; 0.000        ; 0.184      ; 1.964      ;
; 1.638 ; controller:i_controller|state.decode    ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.097      ; 1.879      ;
; 1.641 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][14] ; clk          ; clk         ; 0.000        ; 0.239      ; 2.024      ;
; 1.655 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[23][11] ; clk          ; clk         ; 0.000        ; 0.184      ; 1.983      ;
; 1.662 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[20][3]  ; clk          ; clk         ; 0.000        ; 0.233      ; 2.039      ;
; 1.674 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[19][9]  ; clk          ; clk         ; 0.000        ; 0.250      ; 2.068      ;
; 1.681 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[19][9]  ; clk          ; clk         ; 0.000        ; 0.250      ; 2.075      ;
; 1.696 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[31][8]  ; clk          ; clk         ; 0.000        ; 0.205      ; 2.045      ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[24]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[31]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][4]  ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.770 ; 4.120 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.064 ; -1.437 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment0[*]  ; clk        ; 9.898  ; 9.824  ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 9.827  ; 9.750  ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 9.870  ; 9.818  ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 9.866  ; 9.765  ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 9.898  ; 9.824  ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 9.809  ; 9.769  ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 9.523  ; 9.526  ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 9.646  ; 9.637  ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 10.108 ; 9.987  ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 9.953  ; 9.847  ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 10.108 ; 9.987  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 9.722  ; 9.628  ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 9.696  ; 9.604  ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 9.854  ; 9.810  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 9.730  ; 9.642  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 9.687  ; 9.608  ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 10.945 ; 10.840 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 10.945 ; 10.840 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 10.623 ; 10.544 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 10.617 ; 10.548 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 10.604 ; 10.532 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 10.723 ; 10.677 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 10.591 ; 10.497 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 10.889 ; 10.835 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 10.876 ; 10.779 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 10.622 ; 10.463 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 10.696 ; 10.641 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 10.876 ; 10.779 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 10.659 ; 10.601 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 10.654 ; 10.582 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 10.635 ; 10.586 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 10.472 ; 10.421 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; clk        ; 6.727 ; 6.632 ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 6.969 ; 6.856 ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 7.037 ; 6.927 ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 7.013 ; 6.881 ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 7.072 ; 6.941 ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 7.015 ; 6.874 ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 6.727 ; 6.632 ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 6.819 ; 6.729 ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 6.253 ; 6.089 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 6.666 ; 6.505 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 6.860 ; 6.684 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 6.487 ; 6.335 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 6.453 ; 6.305 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 6.253 ; 6.089 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 6.498 ; 6.352 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 6.449 ; 6.314 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 6.915 ; 6.791 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 7.236 ; 7.099 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 6.956 ; 6.849 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 6.958 ; 6.859 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 6.944 ; 6.844 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 7.053 ; 6.977 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 6.934 ; 6.825 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 6.915 ; 6.791 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 6.827 ; 6.711 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 6.945 ; 6.781 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 7.043 ; 6.926 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 7.016 ; 6.896 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 7.005 ; 6.889 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 7.008 ; 6.875 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 6.984 ; 6.877 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 6.827 ; 6.711 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.284 ; -722.619          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.208 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -317.162                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.284 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.054      ; 4.345      ;
; -3.268 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.064      ; 4.339      ;
; -3.219 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.069      ; 4.295      ;
; -3.207 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.081      ; 4.295      ;
; -3.205 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.063      ; 4.275      ;
; -3.201 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.081      ; 4.289      ;
; -3.191 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.139      ;
; -3.191 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.289      ;
; -3.188 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.078      ; 4.273      ;
; -3.185 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.018      ; 4.210      ;
; -3.178 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.034      ; 4.219      ;
; -3.175 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.133      ;
; -3.167 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.094      ; 4.268      ;
; -3.151 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.262      ;
; -3.146 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.094      ; 4.247      ;
; -3.145 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.048      ; 4.200      ;
; -3.142 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.096      ; 4.245      ;
; -3.134 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.206      ;
; -3.130 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.241      ;
; -3.128 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.074      ; 4.209      ;
; -3.126 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; -0.044     ; 4.089      ;
; -3.126 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.092      ; 4.225      ;
; -3.122 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.110      ; 4.239      ;
; -3.121 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[8][14]  ; clk          ; clk         ; 1.000        ; 0.055      ; 4.183      ;
; -3.121 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.094      ; 4.222      ;
; -3.114 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.061      ;
; -3.111 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.105      ; 4.223      ;
; -3.108 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.045      ; 4.160      ;
; -3.105 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.018      ; 4.130      ;
; -3.105 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.216      ;
; -3.103 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.041     ; 4.069      ;
; -3.102 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.109      ; 4.218      ;
; -3.101 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.061      ; 4.169      ;
; -3.100 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[23][13] ; clk          ; clk         ; 1.000        ; 0.062      ; 4.169      ;
; -3.099 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.083      ;
; -3.098 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.055      ;
; -3.095 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.042      ;
; -3.095 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.067      ;
; -3.093 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][14]  ; clk          ; clk         ; 1.000        ; 0.061      ; 4.161      ;
; -3.092 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[0][1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.027      ;
; -3.092 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.004      ;
; -3.087 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.034      ;
; -3.085 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.013      ;
; -3.083 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[15][14] ; clk          ; clk         ; 1.000        ; 0.051      ; 4.141      ;
; -3.082 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[20][14] ; clk          ; clk         ; 1.000        ; 0.076      ; 4.165      ;
; -3.081 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.109      ; 4.197      ;
; -3.079 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.112      ; 4.198      ;
; -3.079 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.036      ;
; -3.075 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[31][14] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.147      ;
; -3.075 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.130      ; 4.212      ;
; -3.074 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[3][1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 4.026      ;
; -3.073 ; RegFile32x32x2:i_regfile|regfile[7][3]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.081      ; 4.161      ;
; -3.071 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.118      ; 4.196      ;
; -3.071 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.028      ;
; -3.068 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.058      ; 4.133      ;
; -3.068 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.075      ; 4.150      ;
; -3.062 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[12][14] ; clk          ; clk         ; 1.000        ; 0.050      ; 4.119      ;
; -3.061 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.074      ; 4.142      ;
; -3.059 ; RegFile32x32x2:i_regfile|regfile[24][6]  ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.094      ; 4.160      ;
; -3.058 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.112      ; 4.177      ;
; -3.057 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[0][1]   ; clk          ; clk         ; 1.000        ; -0.204     ; 3.860      ;
; -3.057 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; 0.092      ; 4.156      ;
; -3.057 ; RegFile32x32x2:i_regfile|regfile[7][3]   ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.155      ;
; -3.056 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; 0.109      ; 4.172      ;
; -3.055 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[7][13]  ; clk          ; clk         ; 1.000        ; 0.046      ; 4.108      ;
; -3.054 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.130      ; 4.191      ;
; -3.053 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.991      ;
; -3.052 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.994      ;
; -3.051 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; 0.101      ; 4.159      ;
; -3.051 ; RegFile32x32x2:i_regfile|regfile[7][5]   ; RegFile32x32x2:i_regfile|regfile[0][14]  ; clk          ; clk         ; 1.000        ; 0.081      ; 4.139      ;
; -3.050 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.118      ; 4.175      ;
; -3.049 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[12][15] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.121      ;
; -3.049 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.011      ;
; -3.049 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.051     ; 4.005      ;
; -3.048 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[28][14] ; clk          ; clk         ; 1.000        ; 0.064      ; 4.119      ;
; -3.047 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.058      ; 4.112      ;
; -3.043 ; RegFile32x32x2:i_regfile|regfile[24][6]  ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.154      ;
; -3.042 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[8][14]  ; clk          ; clk         ; 1.000        ; 0.084      ; 4.133      ;
; -3.041 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[16][13] ; clk          ; clk         ; 1.000        ; -0.048     ; 4.000      ;
; -3.040 ; RegFile32x32x2:i_regfile|regfile[24][10] ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; 0.074      ; 4.121      ;
; -3.039 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[3][1]   ; clk          ; clk         ; 1.000        ; -0.187     ; 3.859      ;
; -3.037 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; -0.096     ; 3.948      ;
; -3.035 ; RegFile32x32x2:i_regfile|regfile[28][3]  ; RegFile32x32x2:i_regfile|regfile[8][15]  ; clk          ; clk         ; 1.000        ; -0.039     ; 4.003      ;
; -3.035 ; RegFile32x32x2:i_regfile|regfile[7][5]   ; RegFile32x32x2:i_regfile|regfile[3][14]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.133      ;
; -3.034 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[4][10]  ; clk          ; clk         ; 1.000        ; 0.018      ; 4.059      ;
; -3.034 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.972      ;
; -3.033 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; 0.112      ; 4.152      ;
; -3.030 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.992      ;
; -3.030 ; RegFile32x32x2:i_regfile|regfile[31][2]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.051     ; 3.986      ;
; -3.030 ; RegFile32x32x2:i_regfile|regfile[16][0]  ; RegFile32x32x2:i_regfile|regfile[20][13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.957      ;
; -3.029 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; 0.130      ; 4.166      ;
; -3.028 ; RegFile32x32x2:i_regfile|regfile[24][8]  ; RegFile32x32x2:i_regfile|regfile[0][13]  ; clk          ; clk         ; 1.000        ; 0.088      ; 4.123      ;
; -3.028 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[4][15]  ; clk          ; clk         ; 1.000        ; 0.045      ; 4.080      ;
; -3.027 ; IM:i_im|d[1]                             ; RegFile32x32x2:i_regfile|regfile[11][13] ; clk          ; clk         ; 1.000        ; 0.061      ; 4.095      ;
; -3.026 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[11][14] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.964      ;
; -3.025 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[19][14] ; clk          ; clk         ; 1.000        ; 0.118      ; 4.150      ;
; -3.023 ; RegFile32x32x2:i_regfile|regfile[7][1]   ; RegFile32x32x2:i_regfile|regfile[23][13] ; clk          ; clk         ; 1.000        ; 0.089      ; 4.119      ;
; -3.022 ; RegFile32x32x2:i_regfile|regfile[24][5]  ; RegFile32x32x2:i_regfile|regfile[4][13]  ; clk          ; clk         ; 1.000        ; 0.058      ; 4.087      ;
; -3.022 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[16][14] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.984      ;
; -3.022 ; RegFile32x32x2:i_regfile|regfile[31][1]  ; RegFile32x32x2:i_regfile|regfile[23][14] ; clk          ; clk         ; 1.000        ; -0.051     ; 3.978      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                 ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[2]                             ; clk          ; clk         ; 0.000        ; 0.022      ; 0.314      ;
; 0.208 ; controller:i_controller|state.fetch     ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.022      ; 0.314      ;
; 0.224 ; pc:i_pc|Q[4]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.023      ; 0.331      ;
; 0.224 ; pc:i_pc|Q[5]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.022      ; 0.330      ;
; 0.287 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.024      ; 0.395      ;
; 0.296 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.024      ; 0.404      ;
; 0.296 ; controller:i_controller|state.decode    ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.404      ;
; 0.322 ; controller:i_controller|state.init      ; controller:i_controller|state.fetch      ; clk          ; clk         ; 0.000        ; 0.023      ; 0.429      ;
; 0.323 ; pc:i_pc|Q[4]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.022      ; 0.429      ;
; 0.333 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; 0.023      ; 0.440      ;
; 0.351 ; pc:i_pc|Q[2]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.023      ; 0.458      ;
; 0.353 ; pc:i_pc|Q[5]                            ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; 0.023      ; 0.460      ;
; 0.385 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; 0.022      ; 0.491      ;
; 0.451 ; controller:i_controller|state.decode    ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.024      ; 0.559      ;
; 0.471 ; pc:i_pc|Q[4]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.023      ; 0.578      ;
; 0.486 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.023      ; 0.593      ;
; 0.489 ; pc:i_pc|Q[2]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.023      ; 0.596      ;
; 0.536 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; 0.023      ; 0.643      ;
; 0.539 ; pc:i_pc|Q[3]                            ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; 0.023      ; 0.646      ;
; 0.616 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][0]   ; clk          ; clk         ; 0.000        ; 0.123      ; 0.823      ;
; 0.620 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][14]  ; clk          ; clk         ; 0.000        ; 0.123      ; 0.827      ;
; 0.635 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.124      ; 0.843      ;
; 0.639 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.124      ; 0.847      ;
; 0.642 ; IM:i_im|d[0]                            ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.124      ; 0.850      ;
; 0.679 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[5]                             ; clk          ; clk         ; 0.000        ; -0.149     ; 0.614      ;
; 0.679 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[3]                             ; clk          ; clk         ; 0.000        ; -0.149     ; 0.614      ;
; 0.679 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[2]                             ; clk          ; clk         ; 0.000        ; -0.149     ; 0.614      ;
; 0.679 ; controller:i_controller|state.fetch     ; pc:i_pc|Q[4]                             ; clk          ; clk         ; 0.000        ; -0.149     ; 0.614      ;
; 0.679 ; controller:i_controller|state.fetch     ; IM:i_im|d[31]                            ; clk          ; clk         ; 0.000        ; -0.149     ; 0.614      ;
; 0.686 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][8]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.727      ;
; 0.697 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][14]  ; clk          ; clk         ; 0.000        ; 0.123      ; 0.904      ;
; 0.700 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][0]   ; clk          ; clk         ; 0.000        ; 0.123      ; 0.907      ;
; 0.700 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.030      ;
; 0.700 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.246      ; 1.030      ;
; 0.703 ; IM:i_im|d[31]                           ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.033      ;
; 0.727 ; pc:i_pc|Q[4]                            ; IM:i_im|d[1]                             ; clk          ; clk         ; 0.000        ; 0.213      ; 1.024      ;
; 0.731 ; pc:i_pc|Q[5]                            ; IM:i_im|d[1]                             ; clk          ; clk         ; 0.000        ; 0.213      ; 1.028      ;
; 0.759 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][12]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.919      ;
; 0.760 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.920      ;
; 0.772 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][12]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.932      ;
; 0.772 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.932      ;
; 0.778 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][15] ; clk          ; clk         ; 0.000        ; -0.028     ; 0.834      ;
; 0.781 ; pc:i_pc|Q[2]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.048      ;
; 0.782 ; pc:i_pc|Q[2]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.049      ;
; 0.782 ; pc:i_pc|Q[2]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.049      ;
; 0.783 ; pc:i_pc|Q[2]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.050      ;
; 0.783 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][9]  ; clk          ; clk         ; 0.000        ; -0.028     ; 0.839      ;
; 0.785 ; pc:i_pc|Q[2]                            ; IM:i_im|d[0]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.052      ;
; 0.786 ; pc:i_pc|Q[2]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.053      ;
; 0.791 ; IM:i_im|d[0]                            ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.124      ; 0.999      ;
; 0.791 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][9]  ; clk          ; clk         ; 0.000        ; -0.028     ; 0.847      ;
; 0.793 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][10]  ; clk          ; clk         ; 0.000        ; -0.043     ; 0.834      ;
; 0.795 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][15] ; clk          ; clk         ; 0.000        ; -0.028     ; 0.851      ;
; 0.796 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][1]   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.865      ;
; 0.799 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][7]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.840      ;
; 0.800 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][4]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.841      ;
; 0.802 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][6]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.843      ;
; 0.804 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_out   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.983      ;
; 0.804 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][6]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.845      ;
; 0.805 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][7]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.846      ;
; 0.805 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][4]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.846      ;
; 0.810 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][10]  ; clk          ; clk         ; 0.000        ; -0.043     ; 0.851      ;
; 0.811 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_add   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.990      ;
; 0.815 ; IM:i_im|d[1]                            ; controller:i_controller|state.exec_addi  ; clk          ; clk         ; 0.000        ; 0.095      ; 0.994      ;
; 0.823 ; pc:i_pc|Q[3]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.090      ;
; 0.827 ; pc:i_pc|Q[3]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.094      ;
; 0.828 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][8]   ; clk          ; clk         ; 0.000        ; -0.043     ; 0.869      ;
; 0.831 ; pc:i_pc|Q[3]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.098      ;
; 0.834 ; pc:i_pc|Q[3]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.101      ;
; 0.835 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[27][14] ; clk          ; clk         ; 0.000        ; 0.138      ; 1.057      ;
; 0.836 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[23][0]  ; clk          ; clk         ; 0.000        ; 0.142      ; 1.062      ;
; 0.837 ; pc:i_pc|Q[3]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.104      ;
; 0.855 ; IM:i_im|d[31]                           ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.246      ; 1.185      ;
; 0.862 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][3]   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.931      ;
; 0.866 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[7][2]   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.935      ;
; 0.888 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][1]   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.957      ;
; 0.901 ; pc:i_pc|Q[5]                            ; IM:i_im|d[21]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.168      ;
; 0.902 ; pc:i_pc|Q[5]                            ; IM:i_im|d[3]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.169      ;
; 0.904 ; pc:i_pc|Q[5]                            ; IM:i_im|d[0]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.171      ;
; 0.906 ; pc:i_pc|Q[5]                            ; IM:i_im|d[7]                             ; clk          ; clk         ; 0.000        ; 0.183      ; 1.173      ;
; 0.909 ; pc:i_pc|Q[5]                            ; IM:i_im|d[23]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.176      ;
; 0.909 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][8]  ; clk          ; clk         ; 0.000        ; -0.028     ; 0.965      ;
; 0.911 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][2]   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.980      ;
; 0.912 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[27][14] ; clk          ; clk         ; 0.000        ; 0.138      ; 1.134      ;
; 0.916 ; pc:i_pc|Q[5]                            ; IM:i_im|d[24]                            ; clk          ; clk         ; 0.000        ; 0.183      ; 1.183      ;
; 0.916 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[7][3]   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.985      ;
; 0.920 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[23][0]  ; clk          ; clk         ; 0.000        ; 0.142      ; 1.146      ;
; 0.943 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[20][3]  ; clk          ; clk         ; 0.000        ; 0.136      ; 1.163      ;
; 0.948 ; IM:i_im|d[1]                            ; controller:i_controller|state.decode     ; clk          ; clk         ; 0.000        ; 0.095      ; 1.127      ;
; 0.948 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][7]  ; clk          ; clk         ; 0.000        ; -0.028     ; 1.004      ;
; 0.954 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[24][7]  ; clk          ; clk         ; 0.000        ; -0.028     ; 1.010      ;
; 0.971 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[20][8]  ; clk          ; clk         ; 0.000        ; 0.093      ; 1.148      ;
; 0.976 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[24][14] ; clk          ; clk         ; 0.000        ; 0.130      ; 1.190      ;
; 0.981 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[23][11] ; clk          ; clk         ; 0.000        ; 0.094      ; 1.159      ;
; 0.988 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[16][15] ; clk          ; clk         ; 0.000        ; 0.127      ; 1.199      ;
; 0.993 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[23][11] ; clk          ; clk         ; 0.000        ; 0.094      ; 1.171      ;
; 0.995 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[19][9]  ; clk          ; clk         ; 0.000        ; 0.136      ; 1.215      ;
; 0.997 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[20][3]  ; clk          ; clk         ; 0.000        ; 0.136      ; 1.217      ;
; 0.998 ; controller:i_controller|state.exec_addi ; RegFile32x32x2:i_regfile|regfile[15][8]  ; clk          ; clk         ; 0.000        ; 0.149      ; 1.231      ;
; 1.003 ; controller:i_controller|state.exec_add  ; RegFile32x32x2:i_regfile|regfile[19][9]  ; clk          ; clk         ; 0.000        ; 0.136      ; 1.223      ;
+-------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[24]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[31]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IM:i_im|d[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[11][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[12][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[15][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[16][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile32x32x2:i_regfile|regfile[19][4]  ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.480 ; 3.200 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.813 ; -1.404 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; clk        ; 6.103 ; 6.180 ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 6.061 ; 6.112 ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 6.086 ; 6.163 ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 6.083 ; 6.138 ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 6.103 ; 6.180 ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 6.039 ; 6.140 ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 5.794 ; 5.959 ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 5.954 ; 6.021 ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 6.249 ; 6.388 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 6.249 ; 6.260 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 6.238 ; 6.388 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 6.037 ; 6.138 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 6.066 ; 6.124 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 6.158 ; 6.161 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 6.083 ; 6.144 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 6.061 ; 6.126 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 6.923 ; 6.935 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 6.923 ; 6.935 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 6.719 ; 6.771 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 6.712 ; 6.770 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 6.684 ; 6.742 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 6.795 ; 6.860 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 6.508 ; 6.740 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 6.858 ; 6.932 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 6.830 ; 6.829 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 6.646 ; 6.671 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 6.722 ; 6.811 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 6.830 ; 6.829 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 6.697 ; 6.784 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 6.686 ; 6.782 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 6.679 ; 6.763 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 6.599 ; 6.678 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; clk        ; 4.189 ; 4.105 ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 4.329 ; 4.259 ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 4.374 ; 4.311 ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 4.358 ; 4.292 ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 4.399 ; 4.334 ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 4.359 ; 4.288 ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 4.189 ; 4.105 ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 4.258 ; 4.161 ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 3.841 ; 3.764 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.122 ; 4.055 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.233 ; 4.175 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.017 ; 3.932 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 3.996 ; 3.910 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 3.841 ; 3.764 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.031 ; 3.944 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 3.998 ; 3.917 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.320 ; 4.201 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 4.524 ; 4.403 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.375 ; 4.232 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.377 ; 4.237 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.349 ; 4.214 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.451 ; 4.321 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 4.352 ; 4.211 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 4.320 ; 4.201 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.262 ; 4.204 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.280 ; 4.232 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.383 ; 4.337 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.365 ; 4.322 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.354 ; 4.308 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.349 ; 4.310 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.339 ; 4.291 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.262 ; 4.204 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.374    ; 0.208 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.374    ; 0.208 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1451.304 ; 0.0   ; 0.0      ; 0.0     ; -317.162            ;
;  clk             ; -1451.304 ; 0.000 ; N/A      ; N/A     ; -317.162            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.279 ; 4.745 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.813 ; -1.404 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment0[*]  ; clk        ; 10.578 ; 10.542 ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 10.513 ; 10.441 ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 10.544 ; 10.510 ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 10.545 ; 10.478 ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 10.578 ; 10.542 ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 10.480 ; 10.489 ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 10.161 ; 10.206 ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 10.316 ; 10.325 ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 10.795 ; 10.753 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 10.637 ; 10.562 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 10.795 ; 10.753 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 10.372 ; 10.333 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 10.344 ; 10.305 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 10.544 ; 10.534 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 10.380 ; 10.346 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 10.342 ; 10.290 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 11.806 ; 11.705 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 11.806 ; 11.676 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 11.416 ; 11.384 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 11.412 ; 11.386 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 11.396 ; 11.369 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 11.529 ; 11.542 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 11.355 ; 11.351 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 11.708 ; 11.705 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 11.757 ; 11.640 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 11.481 ; 11.353 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 11.555 ; 11.577 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 11.757 ; 11.640 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.517 ; 11.498 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 11.511 ; 11.459 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 11.485 ; 11.490 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 11.311 ; 11.313 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; clk        ; 4.189 ; 4.105 ; Rise       ; clk             ;
;  segment0[0] ; clk        ; 4.329 ; 4.259 ; Rise       ; clk             ;
;  segment0[1] ; clk        ; 4.374 ; 4.311 ; Rise       ; clk             ;
;  segment0[2] ; clk        ; 4.358 ; 4.292 ; Rise       ; clk             ;
;  segment0[3] ; clk        ; 4.399 ; 4.334 ; Rise       ; clk             ;
;  segment0[4] ; clk        ; 4.359 ; 4.288 ; Rise       ; clk             ;
;  segment0[5] ; clk        ; 4.189 ; 4.105 ; Rise       ; clk             ;
;  segment0[6] ; clk        ; 4.258 ; 4.161 ; Rise       ; clk             ;
; segment1[*]  ; clk        ; 3.841 ; 3.764 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.122 ; 4.055 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.233 ; 4.175 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.017 ; 3.932 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 3.996 ; 3.910 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 3.841 ; 3.764 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.031 ; 3.944 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 3.998 ; 3.917 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.320 ; 4.201 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 4.524 ; 4.403 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.375 ; 4.232 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.377 ; 4.237 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.349 ; 4.214 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.451 ; 4.321 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 4.352 ; 4.211 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 4.320 ; 4.201 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.262 ; 4.204 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.280 ; 4.232 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.383 ; 4.337 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.365 ; 4.322 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.354 ; 4.308 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.349 ; 4.310 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.339 ; 4.291 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.262 ; 4.204 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; segment0[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segment0[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segment0[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 142678   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 142678   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 260   ; 260  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 1932  ; 1932 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Dec 12 00:32:48 2020
Info: Command: quartus_sta top_mipszy -c top_mipszy
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_mipszy.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.374           -1451.304 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -277.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.645           -1285.898 clk 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -277.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.284            -722.619 clk 
Info (332146): Worst-case hold slack is 0.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.208               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -317.162 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4634 megabytes
    Info: Processing ended: Sat Dec 12 00:32:53 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


