# Component constraints for C:\Users\Jona\Documents\GitHub\Signaalverwerking\Labo1\Opgave3\Labo1_opg3\basisDSPproject_labo1_opg2.cydsn\TopDesign\TopDesign.cysch
# Project: C:\Users\Jona\Documents\GitHub\Signaalverwerking\Labo1\Opgave3\Labo1_opg3\basisDSPproject_labo1_opg2.cydsn\basisDSPproject_labo1_opg2.cyprj
# Date: Wed, 21 Feb 2018 09:32:12 GMT
