# RISC_V
Desenvolvimento de um simples processador RISC-V

### Não implementado
  *  Controlador E/S
  *  Interrupções
  *  System Timers
  *  Caches

## Cursos 
  Building a RISC-V CPU Core - https://learning.edx.org/
  
## Plataforma 
  Makerchip - https://makerchip.com
  Através dessa plataforma será possível desenvolver em T-Verilog, verificar erros que possivelmente serão ocorridos, criar simualções e visualizar graficamente suas ligações e componentes gerados.
