AMD_PG_SUPPORT_UVD,VAR_0
RREG32,FUNC_0
UVD_CGC_GATE__IDCT_MASK,VAR_1
UVD_CGC_GATE__JPEG2_MASK,VAR_2
UVD_CGC_GATE__JPEG_MASK,VAR_3
UVD_CGC_GATE__LBSI_MASK,VAR_4
UVD_CGC_GATE__LMI_MC_MASK,VAR_5
UVD_CGC_GATE__LMI_UMC_MASK,VAR_6
UVD_CGC_GATE__LRBBM_MASK,VAR_7
UVD_CGC_GATE__MPC_MASK,VAR_8
UVD_CGC_GATE__MPEG2_MASK,VAR_9
UVD_CGC_GATE__MPRD_MASK,VAR_10
UVD_CGC_GATE__RBC_MASK,VAR_11
UVD_CGC_GATE__REGS_MASK,VAR_12
UVD_CGC_GATE__SCPU_MASK,VAR_13
UVD_CGC_GATE__SYS_MASK,VAR_14
UVD_CGC_GATE__UDEC_CM_MASK,VAR_15
UVD_CGC_GATE__UDEC_DB_MASK,VAR_16
UVD_CGC_GATE__UDEC_IT_MASK,VAR_17
UVD_CGC_GATE__UDEC_MASK,VAR_18
UVD_CGC_GATE__UDEC_MP_MASK,VAR_19
UVD_CGC_GATE__UDEC_RE_MASK,VAR_20
UVD_CGC_GATE__VCPU_MASK,VAR_21
UVD_CGC_GATE__WCB_MASK,VAR_22
UVD_SUVD_CGC_GATE__SCM_H264_MASK,VAR_23
UVD_SUVD_CGC_GATE__SCM_HEVC_MASK,VAR_24
UVD_SUVD_CGC_GATE__SCM_MASK,VAR_25
UVD_SUVD_CGC_GATE__SDB_H264_MASK,VAR_26
UVD_SUVD_CGC_GATE__SDB_HEVC_MASK,VAR_27
UVD_SUVD_CGC_GATE__SDB_MASK,VAR_28
UVD_SUVD_CGC_GATE__SIT_H264_MASK,VAR_29
UVD_SUVD_CGC_GATE__SIT_HEVC_MASK,VAR_30
UVD_SUVD_CGC_GATE__SIT_MASK,VAR_31
UVD_SUVD_CGC_GATE__SMP_MASK,VAR_32
UVD_SUVD_CGC_GATE__SRE_H264_MASK,VAR_33
UVD_SUVD_CGC_GATE__SRE_HEVC_MASK,VAR_34
UVD_SUVD_CGC_GATE__SRE_MASK,VAR_35
WREG32,FUNC_1
mmUVD_CGC_GATE,VAR_36
mmUVD_SUVD_CGC_GATE,VAR_37
uvd_v6_0_enable_clock_gating,FUNC_2
adev,VAR_38
enable,VAR_39
data1,VAR_40
data3,VAR_41
