TimeQuest Timing Analyzer report for E2
Fri Mar 11 12:16:16 2022
Quartus Prime Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                        ;
+-----------------------+------------------------------------------------------------------+
; Quartus Prime Version ; Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                                        ;
; Revision Name         ; E2                                                               ;
; Device Family         ; Cyclone IV E                                                     ;
; Device Name           ; EP4CE115F29C7                                                    ;
; Timing Models         ; Final                                                            ;
; Delay Model           ; Combined                                                         ;
; Rise/Fall Delays      ; Enabled                                                          ;
+-----------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 148.92 MHz ; 148.92 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.715 ; -161.778           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.360 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -186.153                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.715 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.020     ; 6.693      ;
; -5.411 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a7~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.373      ;
; -5.222 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a4~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 6.185      ;
; -5.084 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a12~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.033     ; 6.049      ;
; -5.061 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a13~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.031      ;
; -4.858 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a11~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.030     ; 5.826      ;
; -4.840 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.022     ; 5.816      ;
; -4.837 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a14~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.796      ;
; -4.823 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.016     ; 5.805      ;
; -4.773 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.757      ;
; -4.678 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.024     ; 5.652      ;
; -4.556 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a5~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.010     ; 5.544      ;
; -4.479 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.452      ;
; -4.470 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.443      ;
; -4.310 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.290      ;
; -4.210 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a15~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.025     ; 5.183      ;
; -2.957 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[2]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.408      ;
; -2.957 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[3]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.408      ;
; -2.956 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[1]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.407      ;
; -2.955 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[4]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.406      ;
; -2.954 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[8]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.405      ;
; -2.953 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[15]  ; clk          ; clk         ; 1.000        ; -0.547     ; 3.404      ;
; -2.952 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[6]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.403      ;
; -2.952 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[11]  ; clk          ; clk         ; 1.000        ; -0.547     ; 3.403      ;
; -2.951 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[5]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.402      ;
; -2.951 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[14]  ; clk          ; clk         ; 1.000        ; -0.547     ; 3.402      ;
; -2.950 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[12]  ; clk          ; clk         ; 1.000        ; -0.547     ; 3.401      ;
; -2.950 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[13]  ; clk          ; clk         ; 1.000        ; -0.547     ; 3.401      ;
; -2.949 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[9]   ; clk          ; clk         ; 1.000        ; -0.547     ; 3.400      ;
; -2.867 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[10]  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.324      ;
; -2.866 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[7]   ; clk          ; clk         ; 1.000        ; -0.541     ; 3.323      ;
; -2.864 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[0]   ; clk          ; clk         ; 1.000        ; -0.541     ; 3.321      ;
; -2.473 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.388      ;
; -2.454 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.369      ;
; -2.442 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.357      ;
; -2.341 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.256      ;
; -2.322 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.237      ;
; -2.317 ; register:r2|Q[0]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.232      ;
; -2.310 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.225      ;
; -2.304 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.219      ;
; -2.294 ; register:r11|Q[0]                                                                                      ; register:r12|Q[2]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.170      ;
; -2.294 ; register:r11|Q[0]                                                                                      ; register:r12|Q[3]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.170      ;
; -2.293 ; register:r11|Q[0]                                                                                      ; register:r12|Q[1]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.169      ;
; -2.292 ; register:r11|Q[0]                                                                                      ; register:r12|Q[4]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.168      ;
; -2.291 ; register:r11|Q[0]                                                                                      ; register:r12|Q[8]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.167      ;
; -2.291 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.206      ;
; -2.290 ; register:r11|Q[0]                                                                                      ; register:r12|Q[15]  ; clk          ; clk         ; 1.000        ; -0.122     ; 3.166      ;
; -2.289 ; register:r11|Q[0]                                                                                      ; register:r12|Q[6]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.165      ;
; -2.289 ; register:r11|Q[0]                                                                                      ; register:r12|Q[11]  ; clk          ; clk         ; 1.000        ; -0.122     ; 3.165      ;
; -2.288 ; register:r11|Q[0]                                                                                      ; register:r12|Q[5]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.164      ;
; -2.288 ; register:r11|Q[0]                                                                                      ; register:r12|Q[14]  ; clk          ; clk         ; 1.000        ; -0.122     ; 3.164      ;
; -2.287 ; register:r11|Q[0]                                                                                      ; register:r12|Q[12]  ; clk          ; clk         ; 1.000        ; -0.122     ; 3.163      ;
; -2.287 ; register:r11|Q[0]                                                                                      ; register:r12|Q[13]  ; clk          ; clk         ; 1.000        ; -0.122     ; 3.163      ;
; -2.286 ; register:r11|Q[0]                                                                                      ; register:r12|Q[9]   ; clk          ; clk         ; 1.000        ; -0.122     ; 3.162      ;
; -2.220 ; DDS:D1|register:ra2|Q[14]                                                                              ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; 0.341      ; 3.559      ;
; -2.214 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.129      ;
; -2.209 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[18]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.124      ;
; -2.204 ; register:r11|Q[0]                                                                                      ; register:r12|Q[10]  ; clk          ; clk         ; 1.000        ; -0.116     ; 3.086      ;
; -2.203 ; register:r11|Q[0]                                                                                      ; register:r12|Q[7]   ; clk          ; clk         ; 1.000        ; -0.116     ; 3.085      ;
; -2.201 ; register:r11|Q[0]                                                                                      ; register:r12|Q[0]   ; clk          ; clk         ; 1.000        ; -0.116     ; 3.083      ;
; -2.195 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.110      ;
; -2.190 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[19]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.105      ;
; -2.188 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.103      ;
; -2.185 ; register:r2|Q[0]                                                                                       ; register:r3|Q[21]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.100      ;
; -2.185 ; register:r2|Q[2]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.100      ;
; -2.183 ; register:r2|Q[0]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.098      ;
; -2.182 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.097      ;
; -2.178 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[19]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.093      ;
; -2.172 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.087      ;
; -2.159 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.074      ;
; -2.147 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.063      ;
; -2.142 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.057      ;
; -2.142 ; register:r2|Q[3]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.057      ;
; -2.132 ; DDS:D1|acc_out[1]                                                                                      ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.048      ;
; -2.132 ; register:r2|Q[1]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.048      ;
; -2.123 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.038      ;
; -2.123 ; register:r2|Q[3]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.038      ;
; -2.113 ; DDS:D1|acc_out[1]                                                                                      ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.029      ;
; -2.113 ; register:r2|Q[1]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.029      ;
; -2.082 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.997      ;
; -2.077 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[16]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.992      ;
; -2.063 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.978      ;
; -2.060 ; register:r2|Q[2]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.975      ;
; -2.058 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[17]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.973      ;
; -2.056 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.971      ;
; -2.053 ; register:r2|Q[0]                                                                                       ; register:r3|Q[19]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.968      ;
; -2.053 ; register:r3|Q[4]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.968      ;
; -2.053 ; register:r2|Q[2]                                                                                       ; register:r3|Q[21]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.968      ;
; -2.051 ; register:r2|Q[0]                                                                                       ; register:r3|Q[20]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.966      ;
; -2.050 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.965      ;
; -2.046 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[17]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.961      ;
; -2.045 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.961      ;
; -2.041 ; register:r2|Q[5]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.956      ;
; -2.040 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[19]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.955      ;
; -2.036 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.951      ;
; -2.027 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[18]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.942      ;
; -2.022 ; register:r2|Q[5]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.937      ;
; -2.015 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.931      ;
; -2.014 ; register:r3|Q[8]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.929      ;
; -2.011 ; DDS:D1|acc_out[2]                                                                                      ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.927      ;
+--------+--------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.360 ; DDS:D1|wire_b[9]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.017      ;
; 0.363 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.019      ;
; 0.368 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.437      ; 1.027      ;
; 0.375 ; DDS:D1|wire_b[6]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.031      ;
; 0.379 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.036      ;
; 0.399 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.056      ;
; 0.411 ; DDS:D1|wire_b[7]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.067      ;
; 0.414 ; register:r13|Q[0]  ; register:r14|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 0.697      ;
; 0.428 ; register:r18|Q[0]  ; register:r19|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; register:r16|Q[0]  ; register:r17|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; register:r15|Q[0]  ; register:r16|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; DDS:D1|acc_out[10] ; DDS:D1|wire_b[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; register:r17|Q[0]  ; register:r18|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.697      ;
; 0.473 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.740      ;
; 0.473 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.740      ;
; 0.473 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.740      ;
; 0.473 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.740      ;
; 0.478 ; DDS:D1|acc_out[23] ; DDS:D1|register:ra1|Q[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.505      ; 1.169      ;
; 0.551 ; DDS:D1|acc_out[9]  ; DDS:D1|wire_b[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.818      ;
; 0.553 ; DDS:D1|acc_out[11] ; DDS:D1|wire_b[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; DDS:D1|acc_out[16] ; DDS:D1|wire_b[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.632 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.289      ;
; 0.633 ; DDS:D1|acc_out[2]  ; DDS:D1|acc_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.635 ; register:r2|Q[16]  ; register:r3|Q[16]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; DDS:D1|acc_out[8]  ; DDS:D1|acc_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; DDS:D1|acc_out[7]  ; DDS:D1|acc_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; DDS:D1|acc_out[6]  ; DDS:D1|acc_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; DDS:D1|acc_out[1]  ; DDS:D1|acc_out[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; register:r2|Q[1]   ; register:r3|Q[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; register:r2|Q[14]  ; register:r3|Q[14]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; DDS:D1|acc_out[4]  ; DDS:D1|acc_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; register:r2|Q[4]   ; register:r3|Q[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.638 ; DDS:D1|acc_out[5]  ; DDS:D1|acc_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; DDS:D1|acc_out[3]  ; DDS:D1|acc_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.641 ; register:r2|Q[15]  ; register:r3|Q[15]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; DDS:D1|acc_out[12] ; DDS:D1|acc_out[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; DDS:D1|acc_out[11] ; DDS:D1|acc_out[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; DDS:D1|acc_out[10] ; DDS:D1|acc_out[10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; DDS:D1|acc_out[9]  ; DDS:D1|acc_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; DDS:D1|acc_out[15] ; DDS:D1|acc_out[15]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; DDS:D1|acc_out[17] ; DDS:D1|acc_out[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; DDS:D1|acc_out[16] ; DDS:D1|acc_out[16]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.652 ; DDS:D1|acc_out[0]  ; DDS:D1|acc_out[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.919      ;
; 0.654 ; register:r1|Q[0]   ; register:r2|Q[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.656 ; register:r1|Q[0]   ; register:r2|Q[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.659 ; DDS:D1|acc_out[20] ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; DDS:D1|acc_out[13] ; DDS:D1|acc_out[13]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; DDS:D1|acc_out[23] ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.440      ; 1.323      ;
; 0.661 ; register:r1|Q[0]   ; register:r2|Q[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; DDS:D1|acc_out[21] ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; DDS:D1|acc_out[19] ; DDS:D1|acc_out[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.665 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.325      ;
; 0.666 ; DDS:D1|acc_out[17] ; DDS:D1|wire_b[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.933      ;
; 0.667 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.316      ;
; 0.667 ; DDS:D1|acc_out[15] ; DDS:D1|wire_b[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.668 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.317      ;
; 0.668 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.437      ; 1.327      ;
; 0.671 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.332      ;
; 0.672 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[12]                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.938      ;
; 0.673 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.436      ; 1.331      ;
; 0.673 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.939      ;
; 0.673 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[9]                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.939      ;
; 0.673 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[11]                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.939      ;
; 0.674 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[10]                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.940      ;
; 0.675 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.941      ;
; 0.675 ; DDS:D1|acc_out[12] ; DDS:D1|wire_b[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.677 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.437      ; 1.336      ;
; 0.679 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.326      ;
; 0.682 ; register:r2|Q[17]  ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.949      ;
; 0.683 ; register:r2|Q[17]  ; register:r3|Q[20]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.950      ;
; 0.685 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.345      ;
; 0.685 ; register:r2|Q[17]  ; register:r3|Q[18]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.952      ;
; 0.686 ; register:r2|Q[17]  ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.686 ; register:r2|Q[17]  ; register:r3|Q[21]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.687 ; DDS:D1|wire_b[10]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.440      ; 1.349      ;
; 0.687 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.440      ; 1.349      ;
; 0.687 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.431      ; 1.340      ;
; 0.687 ; register:r2|Q[17]  ; register:r3|Q[19]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.954      ;
; 0.688 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.348      ;
; 0.688 ; register:r2|Q[17]  ; register:r3|Q[17]                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.955      ;
; 0.689 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.350      ;
; 0.690 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.341      ;
; 0.691 ; DDS:D1|acc_out[22] ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.958      ;
; 0.695 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.437      ; 1.354      ;
; 0.697 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.433      ; 1.352      ;
; 0.698 ; DDS:D1|wire_b[6]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.352      ;
; 0.699 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.348      ;
; 0.700 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.353      ;
; 0.704 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.364      ;
; 0.706 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.359      ;
; 0.708 ; DDS:D1|wire_b[10]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.355      ;
; 0.709 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.369      ;
; 0.709 ; DDS:D1|acc_out[14] ; DDS:D1|wire_b[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.975      ;
; 0.711 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.372      ;
; 0.711 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.433      ; 1.366      ;
; 0.714 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.365      ;
; 0.714 ; DDS:D1|wire_b[6]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.366      ;
; 0.715 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.372      ;
; 0.717 ; DDS:D1|wire_b[8]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.367      ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 164.15 MHz ; 164.15 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.092 ; -135.824          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.358 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -185.449                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.092 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.085      ;
; -4.813 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a7~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.020     ; 5.792      ;
; -4.632 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a4~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.612      ;
; -4.495 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a12~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 5.477      ;
; -4.452 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a13~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.011     ; 5.440      ;
; -4.254 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a11~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.239      ;
; -4.252 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a14~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.021     ; 5.230      ;
; -4.234 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 5.225      ;
; -4.224 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.221      ;
; -4.214 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.214      ;
; -4.080 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.009     ; 5.070      ;
; -3.993 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a5~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.996      ;
; -3.962 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.950      ;
; -3.904 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.010     ; 4.893      ;
; -3.784 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.778      ;
; -3.749 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a15~porta_address_reg0 ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.740      ;
; -2.610 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[3]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.102      ;
; -2.609 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[1]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.101      ;
; -2.609 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[2]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.101      ;
; -2.608 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[4]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.100      ;
; -2.607 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[8]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.099      ;
; -2.606 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[15]  ; clk          ; clk         ; 1.000        ; -0.507     ; 3.098      ;
; -2.605 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[6]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.097      ;
; -2.605 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[11]  ; clk          ; clk         ; 1.000        ; -0.507     ; 3.097      ;
; -2.604 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[5]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.096      ;
; -2.604 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[14]  ; clk          ; clk         ; 1.000        ; -0.507     ; 3.096      ;
; -2.603 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[9]   ; clk          ; clk         ; 1.000        ; -0.507     ; 3.095      ;
; -2.603 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[12]  ; clk          ; clk         ; 1.000        ; -0.507     ; 3.095      ;
; -2.603 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[13]  ; clk          ; clk         ; 1.000        ; -0.507     ; 3.095      ;
; -2.546 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[7]   ; clk          ; clk         ; 1.000        ; -0.501     ; 3.044      ;
; -2.546 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[10]  ; clk          ; clk         ; 1.000        ; -0.501     ; 3.044      ;
; -2.544 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[0]   ; clk          ; clk         ; 1.000        ; -0.501     ; 3.042      ;
; -2.100 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.024      ;
; -2.084 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.008      ;
; -2.055 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.979      ;
; -2.054 ; register:r11|Q[0]                                                                                      ; register:r12|Q[3]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.937      ;
; -2.053 ; register:r11|Q[0]                                                                                      ; register:r12|Q[1]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.936      ;
; -2.053 ; register:r11|Q[0]                                                                                      ; register:r12|Q[2]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.936      ;
; -2.052 ; register:r11|Q[0]                                                                                      ; register:r12|Q[4]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.935      ;
; -2.051 ; register:r11|Q[0]                                                                                      ; register:r12|Q[8]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.934      ;
; -2.050 ; register:r11|Q[0]                                                                                      ; register:r12|Q[15]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.933      ;
; -2.049 ; register:r11|Q[0]                                                                                      ; register:r12|Q[6]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.932      ;
; -2.049 ; register:r11|Q[0]                                                                                      ; register:r12|Q[11]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.932      ;
; -2.048 ; register:r11|Q[0]                                                                                      ; register:r12|Q[5]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.931      ;
; -2.048 ; register:r11|Q[0]                                                                                      ; register:r12|Q[14]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.931      ;
; -2.047 ; register:r11|Q[0]                                                                                      ; register:r12|Q[9]   ; clk          ; clk         ; 1.000        ; -0.116     ; 2.930      ;
; -2.047 ; register:r11|Q[0]                                                                                      ; register:r12|Q[12]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.930      ;
; -2.047 ; register:r11|Q[0]                                                                                      ; register:r12|Q[13]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.930      ;
; -1.990 ; register:r11|Q[0]                                                                                      ; register:r12|Q[7]   ; clk          ; clk         ; 1.000        ; -0.110     ; 2.879      ;
; -1.990 ; register:r11|Q[0]                                                                                      ; register:r12|Q[10]  ; clk          ; clk         ; 1.000        ; -0.110     ; 2.879      ;
; -1.988 ; register:r11|Q[0]                                                                                      ; register:r12|Q[0]   ; clk          ; clk         ; 1.000        ; -0.110     ; 2.877      ;
; -1.984 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.908      ;
; -1.975 ; register:r2|Q[0]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.899      ;
; -1.968 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.892      ;
; -1.961 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.885      ;
; -1.955 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.879      ;
; -1.939 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.863      ;
; -1.909 ; DDS:D1|register:ra2|Q[14]                                                                              ; DDS:D1|sin_wave[15] ; clk          ; clk         ; 1.000        ; 0.317      ; 3.225      ;
; -1.868 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[19]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.792      ;
; -1.867 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.791      ;
; -1.859 ; register:r2|Q[0]                                                                                       ; register:r3|Q[21]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.783      ;
; -1.859 ; register:r2|Q[2]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.783      ;
; -1.855 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.779      ;
; -1.852 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[18]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.776      ;
; -1.845 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.769      ;
; -1.839 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.763      ;
; -1.833 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.757      ;
; -1.830 ; register:r2|Q[0]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.754      ;
; -1.826 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.750      ;
; -1.823 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[19]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.747      ;
; -1.807 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.732      ;
; -1.791 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.715      ;
; -1.791 ; register:r2|Q[3]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.715      ;
; -1.784 ; DDS:D1|acc_out[1]                                                                                      ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.709      ;
; -1.784 ; register:r2|Q[1]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.709      ;
; -1.762 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.762 ; register:r2|Q[3]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.755 ; DDS:D1|acc_out[1]                                                                                      ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.680      ;
; -1.755 ; register:r2|Q[1]                                                                                       ; register:r3|Q[23]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.680      ;
; -1.752 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[17]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.676      ;
; -1.751 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.675      ;
; -1.743 ; register:r2|Q[0]                                                                                       ; register:r3|Q[19]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.667      ;
; -1.743 ; register:r3|Q[4]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.667      ;
; -1.743 ; register:r2|Q[2]                                                                                       ; register:r3|Q[21]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.667      ;
; -1.739 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.663      ;
; -1.736 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[16]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.660      ;
; -1.729 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[19]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.653      ;
; -1.723 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[18]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.647      ;
; -1.722 ; register:r3|Q[8]                                                                                       ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.646      ;
; -1.722 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.646      ;
; -1.721 ; register:r2|Q[2]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.645      ;
; -1.717 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.641      ;
; -1.714 ; register:r2|Q[0]                                                                                       ; register:r3|Q[20]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.638      ;
; -1.710 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.634      ;
; -1.709 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[22]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.634      ;
; -1.707 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[17]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.631      ;
; -1.702 ; register:r2|Q[5]                                                                                       ; register:r3|Q[22]   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.626      ;
; -1.691 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[21]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.616      ;
; -1.688 ; DDS:D1|acc_out[2]                                                                                      ; DDS:D1|acc_out[23]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.613      ;
; -1.675 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[20]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.599      ;
+--------+--------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; DDS:D1|wire_b[9]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.389      ; 0.948      ;
; 0.362 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.951      ;
; 0.363 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.391      ; 0.955      ;
; 0.370 ; DDS:D1|wire_b[6]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.959      ;
; 0.376 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.965      ;
; 0.382 ; register:r13|Q[0]  ; register:r14|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.640      ;
; 0.388 ; DDS:D1|acc_out[10] ; DDS:D1|wire_b[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.631      ;
; 0.395 ; register:r18|Q[0]  ; register:r19|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.638      ;
; 0.396 ; register:r16|Q[0]  ; register:r17|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; register:r15|Q[0]  ; register:r16|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.986      ;
; 0.398 ; register:r17|Q[0]  ; register:r18|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.641      ;
; 0.407 ; DDS:D1|wire_b[7]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.996      ;
; 0.428 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.671      ;
; 0.428 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.671      ;
; 0.428 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.671      ;
; 0.428 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.671      ;
; 0.429 ; DDS:D1|acc_out[23] ; DDS:D1|register:ra1|Q[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.462      ; 1.062      ;
; 0.501 ; DDS:D1|acc_out[9]  ; DDS:D1|wire_b[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.501 ; DDS:D1|acc_out[16] ; DDS:D1|wire_b[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.503 ; DDS:D1|acc_out[11] ; DDS:D1|wire_b[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.579 ; DDS:D1|acc_out[2]  ; DDS:D1|acc_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.822      ;
; 0.580 ; DDS:D1|acc_out[7]  ; DDS:D1|acc_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.580 ; DDS:D1|acc_out[1]  ; DDS:D1|acc_out[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.580 ; register:r2|Q[1]   ; register:r3|Q[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.581 ; register:r2|Q[16]  ; register:r3|Q[16]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.582 ; register:r2|Q[14]  ; register:r3|Q[14]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; DDS:D1|acc_out[8]  ; DDS:D1|acc_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; DDS:D1|acc_out[6]  ; DDS:D1|acc_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; DDS:D1|acc_out[4]  ; DDS:D1|acc_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; register:r2|Q[4]   ; register:r3|Q[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.585 ; DDS:D1|acc_out[11] ; DDS:D1|acc_out[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; DDS:D1|acc_out[9]  ; DDS:D1|acc_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; DDS:D1|acc_out[5]  ; DDS:D1|acc_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; DDS:D1|acc_out[3]  ; DDS:D1|acc_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.587 ; DDS:D1|acc_out[15] ; DDS:D1|acc_out[15]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; register:r2|Q[15]  ; register:r3|Q[15]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; DDS:D1|acc_out[12] ; DDS:D1|acc_out[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; DDS:D1|acc_out[10] ; DDS:D1|acc_out[10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; DDS:D1|acc_out[17] ; DDS:D1|acc_out[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; DDS:D1|acc_out[16] ; DDS:D1|acc_out[16]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.597 ; register:r1|Q[0]   ; register:r2|Q[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.841      ;
; 0.598 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.188      ;
; 0.598 ; register:r1|Q[0]   ; register:r2|Q[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; DDS:D1|acc_out[0]  ; DDS:D1|acc_out[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.603 ; DDS:D1|acc_out[23] ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; register:r1|Q[0]   ; register:r2|Q[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; DDS:D1|acc_out[20] ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; DDS:D1|acc_out[13] ; DDS:D1|acc_out[13]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.606 ; DDS:D1|acc_out[21] ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; DDS:D1|acc_out[19] ; DDS:D1|acc_out[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.610 ; DDS:D1|acc_out[17] ; DDS:D1|wire_b[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.612 ; DDS:D1|acc_out[15] ; DDS:D1|wire_b[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.855      ;
; 0.618 ; DDS:D1|acc_out[12] ; DDS:D1|wire_b[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.861      ;
; 0.620 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[12]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.863      ;
; 0.621 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.621 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[9]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.621 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[11]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.622 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[10]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.623 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.623 ; register:r2|Q[17]  ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.624 ; register:r2|Q[17]  ; register:r3|Q[20]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.625 ; register:r2|Q[17]  ; register:r3|Q[21]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.626 ; register:r2|Q[17]  ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.626 ; register:r2|Q[17]  ; register:r3|Q[18]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.627 ; register:r2|Q[17]  ; register:r3|Q[19]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.870      ;
; 0.628 ; register:r2|Q[17]  ; register:r3|Q[17]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.871      ;
; 0.631 ; DDS:D1|acc_out[22] ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.633 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.394      ; 1.228      ;
; 0.637 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.228      ;
; 0.640 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.230      ;
; 0.642 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.379      ; 1.222      ;
; 0.643 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.235      ;
; 0.643 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.236      ;
; 0.645 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.379      ; 1.225      ;
; 0.647 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.237      ;
; 0.648 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.379      ; 1.228      ;
; 0.651 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.243      ;
; 0.653 ; DDS:D1|acc_out[14] ; DDS:D1|wire_b[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.896      ;
; 0.655 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.249      ;
; 0.660 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.246      ;
; 0.662 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.253      ;
; 0.662 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.256      ;
; 0.664 ; DDS:D1|wire_b[10]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.394      ; 1.259      ;
; 0.664 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.247      ;
; 0.668 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.254      ;
; 0.669 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.261      ;
; 0.670 ; DDS:D1|wire_b[6]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.258      ;
; 0.672 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.259      ;
; 0.673 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.264      ;
; 0.676 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.379      ; 1.256      ;
; 0.676 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.263      ;
; 0.677 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.269      ;
; 0.678 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.264      ;
; 0.678 ; register:r1|Q[0]   ; register:r2|Q[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.922      ;
; 0.678 ; DDS:D1|acc_out[20] ; DDS:D1|wire_b[11]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.679 ; register:r1|Q[0]   ; register:r2|Q[10]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.680 ; register:r1|Q[0]   ; register:r2|Q[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.924      ;
; 0.681 ; register:r1|Q[0]   ; register:r2|Q[11]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.925      ;
; 0.682 ; register:r1|Q[0]   ; register:r2|Q[9]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.926      ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.069 ; -37.979           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.150 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -136.986                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.069 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.029     ; 3.027      ;
; -1.995 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a7~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.943      ;
; -1.885 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a4~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.038     ; 2.834      ;
; -1.858 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a13~porta_address_reg0 ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.030     ; 2.815      ;
; -1.855 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a12~porta_address_reg0 ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.806      ;
; -1.743 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a11~porta_address_reg0 ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.033     ; 2.697      ;
; -1.728 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a14~porta_address_reg0 ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.040     ; 2.675      ;
; -1.684 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.024     ; 2.647      ;
; -1.683 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.030     ; 2.640      ;
; -1.649 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.021     ; 2.615      ;
; -1.615 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.031     ; 2.571      ;
; -1.545 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a5~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.018     ; 2.514      ;
; -1.517 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.033     ; 2.471      ;
; -1.495 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.450      ;
; -1.442 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a15~porta_address_reg0 ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.027     ; 2.402      ;
; -1.405 ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; -0.027     ; 2.365      ;
; -1.109 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[3]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.815      ;
; -1.108 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[1]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.814      ;
; -1.108 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[2]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.814      ;
; -1.106 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[4]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.812      ;
; -1.106 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[8]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.812      ;
; -1.104 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[6]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.810      ;
; -1.104 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[15]                                                                                     ; clk          ; clk         ; 1.000        ; -0.281     ; 1.810      ;
; -1.103 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[11]                                                                                     ; clk          ; clk         ; 1.000        ; -0.281     ; 1.809      ;
; -1.103 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[14]                                                                                     ; clk          ; clk         ; 1.000        ; -0.281     ; 1.809      ;
; -1.102 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[5]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.808      ;
; -1.102 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[12]                                                                                     ; clk          ; clk         ; 1.000        ; -0.281     ; 1.808      ;
; -1.101 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[9]                                                                                      ; clk          ; clk         ; 1.000        ; -0.281     ; 1.807      ;
; -1.101 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[13]                                                                                     ; clk          ; clk         ; 1.000        ; -0.281     ; 1.807      ;
; -1.026 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[7]                                                                                      ; clk          ; clk         ; 1.000        ; -0.275     ; 1.738      ;
; -1.026 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[10]                                                                                     ; clk          ; clk         ; 1.000        ; -0.275     ; 1.738      ;
; -1.024 ; DDS:D1|sin_wave[15]                                                                                    ; register:r12|Q[0]                                                                                      ; clk          ; clk         ; 1.000        ; -0.275     ; 1.736      ;
; -0.780 ; register:r11|Q[0]                                                                                      ; register:r12|Q[3]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.685      ;
; -0.779 ; register:r11|Q[0]                                                                                      ; register:r12|Q[1]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.684      ;
; -0.779 ; register:r11|Q[0]                                                                                      ; register:r12|Q[2]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.684      ;
; -0.777 ; register:r11|Q[0]                                                                                      ; register:r12|Q[4]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.682      ;
; -0.777 ; register:r11|Q[0]                                                                                      ; register:r12|Q[8]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.682      ;
; -0.775 ; register:r11|Q[0]                                                                                      ; register:r12|Q[6]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.680      ;
; -0.775 ; register:r11|Q[0]                                                                                      ; register:r12|Q[15]                                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 1.680      ;
; -0.774 ; register:r11|Q[0]                                                                                      ; register:r12|Q[11]                                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 1.679      ;
; -0.774 ; register:r11|Q[0]                                                                                      ; register:r12|Q[14]                                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 1.679      ;
; -0.773 ; register:r11|Q[0]                                                                                      ; register:r12|Q[5]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.678      ;
; -0.773 ; register:r11|Q[0]                                                                                      ; register:r12|Q[12]                                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 1.678      ;
; -0.772 ; register:r11|Q[0]                                                                                      ; register:r12|Q[9]                                                                                      ; clk          ; clk         ; 1.000        ; -0.082     ; 1.677      ;
; -0.772 ; register:r11|Q[0]                                                                                      ; register:r12|Q[13]                                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 1.677      ;
; -0.746 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.689      ;
; -0.742 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.685      ;
; -0.697 ; register:r11|Q[0]                                                                                      ; register:r12|Q[7]                                                                                      ; clk          ; clk         ; 1.000        ; -0.076     ; 1.608      ;
; -0.697 ; register:r11|Q[0]                                                                                      ; register:r12|Q[10]                                                                                     ; clk          ; clk         ; 1.000        ; -0.076     ; 1.608      ;
; -0.695 ; register:r11|Q[0]                                                                                      ; register:r12|Q[0]                                                                                      ; clk          ; clk         ; 1.000        ; -0.076     ; 1.606      ;
; -0.678 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.621      ;
; -0.674 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.617      ;
; -0.665 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.608      ;
; -0.646 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.589      ;
; -0.619 ; register:r2|Q[0]                                                                                       ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.562      ;
; -0.617 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.560      ;
; -0.611 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.554      ;
; -0.610 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[19]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.553      ;
; -0.607 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.550      ;
; -0.606 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[18]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.549      ;
; -0.597 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.540      ;
; -0.587 ; register:r2|Q[0]                                                                                       ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.530      ;
; -0.586 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.529      ;
; -0.578 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.521      ;
; -0.569 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.512      ;
; -0.569 ; register:r2|Q[3]                                                                                       ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.512      ;
; -0.565 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.508      ;
; -0.565 ; register:r2|Q[3]                                                                                       ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.508      ;
; -0.560 ; DDS:D1|acc_out[1]                                                                                      ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.503      ;
; -0.560 ; register:r2|Q[1]                                                                                       ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.504      ;
; -0.556 ; DDS:D1|register:ra2|Q[14]                                                                              ; DDS:D1|sin_wave[15]                                                                                    ; clk          ; clk         ; 1.000        ; 0.157      ; 1.700      ;
; -0.556 ; DDS:D1|acc_out[1]                                                                                      ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.499      ;
; -0.556 ; register:r2|Q[1]                                                                                       ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.553 ; register:r2|Q[2]                                                                                       ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.496      ;
; -0.551 ; register:r2|Q[0]                                                                                       ; register:r3|Q[21]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.494      ;
; -0.551 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.494      ;
; -0.549 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.492      ;
; -0.543 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.486      ;
; -0.542 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[17]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.485      ;
; -0.539 ; register:r3|Q[5]                                                                                       ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.482      ;
; -0.538 ; register:r3|Q[1]                                                                                       ; DDS:D1|acc_out[16]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.481      ;
; -0.533 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.476      ;
; -0.529 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[19]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.472      ;
; -0.527 ; DDS:D1|wire_b[2]                                                                                       ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 1.649      ;
; -0.520 ; register:r2|Q[2]                                                                                       ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.463      ;
; -0.519 ; register:r2|Q[0]                                                                                       ; register:r3|Q[20]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.462      ;
; -0.518 ; register:r3|Q[0]                                                                                       ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.461      ;
; -0.518 ; register:r2|Q[5]                                                                                       ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.461      ;
; -0.514 ; register:r2|Q[5]                                                                                       ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.457      ;
; -0.512 ; DDS:D1|acc_out[0]                                                                                      ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.455      ;
; -0.510 ; register:r3|Q[2]                                                                                       ; DDS:D1|acc_out[18]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.453      ;
; -0.509 ; DDS:D1|wire_b[2]                                                                                       ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.111      ; 1.629      ;
; -0.508 ; register:r3|Q[6]                                                                                       ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.451      ;
; -0.501 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.444      ;
; -0.501 ; register:r2|Q[3]                                                                                       ; register:r3|Q[21]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.444      ;
; -0.497 ; DDS:D1|acc_out[3]                                                                                      ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.440      ;
; -0.497 ; register:r3|Q[3]                                                                                       ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.440      ;
; -0.497 ; register:r2|Q[3]                                                                                       ; register:r3|Q[20]                                                                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.440      ;
; -0.493 ; DDS:D1|wire_b[0]                                                                                       ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.111      ; 1.613      ;
; -0.493 ; DDS:D1|acc_out[3]                                                                                      ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.436      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.479      ;
; 0.153 ; DDS:D1|wire_b[9]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.481      ;
; 0.155 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.484      ;
; 0.158 ; DDS:D1|wire_b[6]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.487      ;
; 0.161 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.489      ;
; 0.167 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.495      ;
; 0.173 ; DDS:D1|wire_b[7]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.502      ;
; 0.183 ; register:r13|Q[0]  ; register:r14|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.316      ;
; 0.188 ; register:r18|Q[0]  ; register:r19|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; register:r16|Q[0]  ; register:r17|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; register:r15|Q[0]  ; register:r16|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; register:r17|Q[0]  ; register:r18|Q[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.315      ;
; 0.194 ; DDS:D1|acc_out[10] ; DDS:D1|wire_b[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.320      ;
; 0.214 ; DDS:D1|acc_out[23] ; DDS:D1|register:ra1|Q[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.243      ; 0.541      ;
; 0.216 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.342      ;
; 0.216 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.342      ;
; 0.216 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.342      ;
; 0.216 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.342      ;
; 0.253 ; DDS:D1|acc_out[9]  ; DDS:D1|wire_b[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.379      ;
; 0.253 ; DDS:D1|acc_out[16] ; DDS:D1|wire_b[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.379      ;
; 0.254 ; DDS:D1|acc_out[11] ; DDS:D1|wire_b[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.380      ;
; 0.274 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.602      ;
; 0.286 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.616      ;
; 0.287 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.616      ;
; 0.287 ; DDS:D1|acc_out[2]  ; DDS:D1|acc_out[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.413      ;
; 0.288 ; DDS:D1|acc_out[7]  ; DDS:D1|acc_out[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; DDS:D1|acc_out[4]  ; DDS:D1|acc_out[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; DDS:D1|acc_out[1]  ; DDS:D1|acc_out[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; register:r2|Q[1]   ; register:r3|Q[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.619      ;
; 0.289 ; DDS:D1|acc_out[8]  ; DDS:D1|acc_out[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; DDS:D1|acc_out[6]  ; DDS:D1|acc_out[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; DDS:D1|acc_out[3]  ; DDS:D1|acc_out[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; register:r2|Q[16]  ; register:r3|Q[16]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; DDS:D1|acc_out[5]  ; DDS:D1|acc_out[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; register:r2|Q[4]   ; register:r3|Q[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.623      ;
; 0.291 ; register:r2|Q[14]  ; register:r3|Q[14]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; DDS:D1|acc_out[12] ; DDS:D1|acc_out[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; DDS:D1|acc_out[11] ; DDS:D1|acc_out[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; DDS:D1|acc_out[10] ; DDS:D1|acc_out[10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; register:r2|Q[15]  ; register:r3|Q[15]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; DDS:D1|acc_out[9]  ; DDS:D1|acc_out[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; DDS:D1|acc_out[16] ; DDS:D1|acc_out[16]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; DDS:D1|acc_out[15] ; DDS:D1|acc_out[15]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; DDS:D1|acc_out[17] ; DDS:D1|acc_out[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; DDS:D1|acc_out[0]  ; DDS:D1|acc_out[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.296 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.627      ;
; 0.296 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.627      ;
; 0.300 ; DDS:D1|acc_out[23] ; DDS:D1|acc_out[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; DDS:D1|acc_out[20] ; DDS:D1|acc_out[20]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; DDS:D1|acc_out[13] ; DDS:D1|acc_out[13]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.229      ; 0.634      ;
; 0.301 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.630      ;
; 0.301 ; DDS:D1|acc_out[19] ; DDS:D1|acc_out[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[12]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; DDS:D1|acc_out[21] ; DDS:D1|acc_out[21]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[9]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.303 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[11]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.634      ;
; 0.304 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[10]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.632      ;
; 0.305 ; DDS:D1|acc_out[22] ; DDS:D1|wire_b[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; register:r1|Q[0]   ; register:r2|Q[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; DDS:D1|acc_out[17] ; DDS:D1|wire_b[8]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.636      ;
; 0.306 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.633      ;
; 0.306 ; DDS:D1|acc_out[15] ; DDS:D1|wire_b[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.307 ; register:r1|Q[0]   ; register:r2|Q[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.433      ;
; 0.308 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.636      ;
; 0.309 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.634      ;
; 0.309 ; DDS:D1|acc_out[12] ; DDS:D1|wire_b[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.435      ;
; 0.310 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.641      ;
; 0.310 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.637      ;
; 0.311 ; DDS:D1|wire_b[10]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.643      ;
; 0.311 ; DDS:D1|wire_b[2]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.215      ; 0.630      ;
; 0.311 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.634      ;
; 0.311 ; register:r1|Q[0]   ; register:r2|Q[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.641      ;
; 0.313 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.638      ;
; 0.313 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.215      ; 0.632      ;
; 0.314 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.216      ; 0.634      ;
; 0.317 ; DDS:D1|wire_b[6]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.644      ;
; 0.317 ; DDS:D1|acc_out[14] ; DDS:D1|wire_b[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.443      ;
; 0.318 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.649      ;
; 0.318 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.213      ; 0.635      ;
; 0.318 ; DDS:D1|acc_out[22] ; DDS:D1|acc_out[22]                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.444      ;
; 0.318 ; register:r2|Q[17]  ; register:r3|Q[23]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.444      ;
; 0.318 ; register:r2|Q[17]  ; register:r3|Q[22]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.444      ;
; 0.319 ; register:r2|Q[17]  ; register:r3|Q[21]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.445      ;
; 0.319 ; register:r2|Q[17]  ; register:r3|Q[20]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.445      ;
; 0.320 ; DDS:D1|wire_b[3]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.647      ;
; 0.321 ; register:r2|Q[17]  ; register:r3|Q[18]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.447      ;
; 0.322 ; DDS:D1|wire_b[4]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.648      ;
; 0.322 ; DDS:D1|wire_b[0]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.644      ;
; 0.322 ; register:r2|Q[17]  ; register:r3|Q[19]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.322 ; register:r2|Q[17]  ; register:r3|Q[17]                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.323 ; DDS:D1|wire_b[1]   ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.215      ; 0.642      ;
; 0.325 ; DDS:D1|wire_b[11]  ; DDS:D1|rom_mem:m1|altsyncram:rom_rtl_0|altsyncram_tg61:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.655      ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.307 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.715   ; 0.150 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.715   ; 0.150 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -161.778 ; 0.0   ; 0.0      ; 0.0     ; -186.153            ;
;  clk             ; -161.778 ; 0.000 ; N/A      ; N/A     ; -186.153            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; val_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; im_am[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_am[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c_fm_am                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frec_por[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; val_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; im_fm[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; val_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; val_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; val_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1250     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1250     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 323   ; 323  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; c_fm_am      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[18] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[19] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[20] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[21] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[22] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; im_fm[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_in       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; c_fm_am      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[18] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[19] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[20] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[21] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[22] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frec_por[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_data[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; im_fm[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_in       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition
    Info: Processing started: Fri Mar 11 12:16:14 2022
Info: Command: quartus_sta E2 -c E2
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'E2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.715            -161.778 clk 
Info (332146): Worst-case hold slack is 0.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.360               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -186.153 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.092            -135.824 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -185.449 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.069             -37.979 clk 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -136.986 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.307 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4849 megabytes
    Info: Processing ended: Fri Mar 11 12:16:16 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


