[{'role': 'system', 'content': 'You are a technical specialist with expertise in electronics. Your task is to analyze datasheets for electronic components and provide a concise summary of the product’s key characteristics and specifications. In addition, you need to gather textual information about the component, including its description and typical applications.Instructions:    Identify the correct component in the datasheet using the provided product code.    Summarize key parameters, including:        Voltage ratings        Current ratings        Power consumption        Operating temperature range        Package type        Special features or notes (if applicable)        Moisture Sensetive Level JEDEC J-STD-020E    Provide a short description of the component, including what it is (e.g., transistor, microcontroller, sensor) and its primary function.    Explain typical applications for the component (e.g., power management, signal processing, data storage, etc.).    Be thorough and accurate: Ensure the information corresponds specifically to the product code, as some datasheets cover multiple variants.Your goal is to create a clear and accurate technical summary that includes both key specifications and a description of what the component is used for.'}, {'role': 'user', 'content': 'Give me information about the component of PG2L200H-6IFBB676 production of SHENZHEN PANGO MICROSYSTEMS CO.,LTD from the text:                                             Logos2系列 FPGA器件数据手册  \n                                                                               \n \n \n \n \n \n \n \n \nLogos2系列 FPGA器件数据手册  \n \n(DS04001 ，V2.0a) \n(2023.02.16) \n \n \n \n \n \n \n \n \n \n \n \n \n \n深圳市紫光同创     电子有限公司  \n版权所有    侵权必究 \n \n \n \n \n \nDS04001 （V2.0a）                                                                                    1 / 47 文档版本 修订记录  \n修订版本  时间  描述  \nV0.1  2019. 09.09 初始 Alpha版本发布  \nV0.2  2019.10.21  1. 增加热插拔特性说明，支持热插拔 2级 \n2. 表 5-1中LVDS性能参数改为 TBD  \nV0.3 2019.12. 06 1. 修改表 2-1和表 2-2的VIN信号说明  \n2. 修改表 7-7中HSSTLP的时钟接口速率说明  \nV1.0  2020. 04.02 1. 修改 Logos2系列 FPGA产品概述及特性描述  \n2. 更新表 1-1和表 1-2，增加 SERDES LANE 说明  \n3. 更新图 1-1 \n4. 删除上电顺序中的 VCCA_IO  \n5. 修改 AC特性参数  \n6. 文档中 HSST改为 HSSTLP，并修改 HSSTLP相关数据  \nV1.1  2020. 05.12 1. 修改的表 2-1和表 2-2中VIN最大值和最小值  \n2. 修改表 2-3中n和r的数据  \n3. 修改表 2-5中典型值，并补充注释说明  \n4. 修改 ESD参数 HBM_IO 值为 ± 800  \n5. 增加 eFUSE编程条件  \n6. 修改表 3-3中SSTL18D_I 和SSTL18D_II 的Voh值 \n7. 修改表 4-11中性能参数  \n8. 增加表 4-12中IOB交流特性  \n9. 修改表 6-1中AC特性参数  \n10. 增加表 8-1的PCIe硬核特性  \nV1.2  2020. 06.12 1. 增加 CTC缩略语描述  \n2. 修改 1.3.6时钟资源说明  \n3. 在表 4-4和表 4-5中增加输入时钟抖动数据，修改输出时钟抖动数据  \n4. HBM_IO 的说明指全部的 IO包括电源，删 除说明中的通用 IO \n5. 修改表 4-7、表 4-8中最大频率  \n6. 修改表 4-11中各下载模式的 AC交流特性  \n7. 修改表 7-9中正弦抖动容限各特性的最小值  \nV1.3  2020. 06.22 修改表 6-1中的 ADC硬核特性  \nV1.4  2020. 06.28 修改表 4-4和表 4-5中输入时钟占空比  \nV1.5  2020.11.10  1. 增加 -5速度等级的数据说明  \n2. 增加说明 -5不支持温度传感器功能  \n3. ESD指标 HBM_IO 值改为 ± 1000  \n4. 增加 I/O二级热插拔不支持专用 I/O和复用 I/O说明  \nV1.6  2021.10.15  1. 在表 1-1、表 1-2中增加 PG2L25H 、PG2L50H 的器件信息  \n2. 在表 2-5中增加 PG2L25H 、PG2L50H 的静态功耗数据  \n3. 在表 4-10中增加 PG2L25H 、PG2L50H 的相关数据  \nV1.7  2021.11.19  1. 补充 I/O热插拔说明 并增加 IDK缩略语说明  \n2. 将原图 4-1拆分为图 4-1和图 4-2，分别表示上电和重配置特性，并更正\nRST_N信号名为 RSTN  \n3. 更正表 4-10中RST_N信号名为 RSTN  \n4. 表 1-1 PG2L50H 增加 “*”及备注说明  \n5. 表 5-3、表 5-4和表 7-4 区分 -5和-6速度等级器件的性能数据  \n6. 表 5-2 中-6速度等级器件 DDR速率更新为 1066Mbps  \n7. 表 4-11增加速度等级区分  \n \nDS04001 （V2.0a）                                                                                    2 / 47 修订版本  时间  描述  \nV1.8  2022.03.28  1. 在表 1-2中增加 PG2L50H 器件 MBG324封装的 IO信息  \n2. 删除表 1-1中PG2L50H 的“*”及备注说明  \n3. 更新表 1-1中PG2L25H 、PG2L50H 的分布式 RAM资源数量  \nV1.9  2022.06.30  1. 更新表 1-1中PG2L50H 资源数量  \n2. 更新表 2-3中IL、IREF、IPU、IPD参数值  \n3. 更新表 2-5中PG2L25H 与PG2L50H 的典型静态电流数据  \n4. 修正表 3-3中SSTL15D_I 标准的 Iol和Ioh参数值  \n5. 在表 4-11中增加 Slave Seria l下降沿建立保持时间参数  \n6. 更新表 4-11中ECCLKIN 频率参数值  \n7. 删除表 4-12中各 SSTL与HSTL标准多余的 AC参数值  \n8. 调整章节顺序， 把原 3.1.1小节的上、 下电顺序内容调整至 2.6.1小节； 原 3.1.2\n小节的热插拔内容调整至 2.7小节； 把原 2.7小节的启动所需最小电流内容合\n并至 2.6.3小节  \n9. 在表 5-1中增加 PG2L25H 、PG2L50H 器件的相应数据  \nV2.0a 2023.02.16 1. 在表 1-1、表 1-2中增加 PG2L200H 器件相关信息  \n2. 在表 2-1中增加 ADC供电电源指标  \n3. 更新表 2-2下方注释说明  \n4. 在表 2-4下方增加注释说明  \n5. 在表 2-5中增加 PG2L200H 器件的典型静态电流数据  \n6. 更新表 6-1中的参考电压输入管脚名称、 ADC输出的时钟信号名称  \n7. 表 6-1新增电源电压精度指标、 APB接口时钟 DCLK的频率范围和占空比，\n表格下方注释增加片内温度检测精度和片内电源电压检测精度的说明  \n8. 在2.6.1上电、下电顺序 小节增加推荐的上电时序图和下电时序图  \n9. 在表 5-1中增加 PG2L200H 器件的相应数据  \n10. 在表 4-11中增加参数名称；增加参数 TSSCLK2DOUT 的最小值；增加参数\nTTCKL；更新 FSSCLK，FSPCLK，FIPCLK参数值  \n11. 更新表 5-4中-5速度等级的参数值  \n12. 刷新文档格式  \n \nDS04001 （V2.0a）                                                                                    3 / 47 名词术语解释  \nAbbreviations 缩略语  Full Spelling  英文全拼  Chinese Explanati on 中文解释  \nCLM  Configurable Logic Module  可配置逻辑 模块  \nDRM  Dedicated RAM Module  专用 RAM存储模块  \nAPM  Arithmetic Process Module  算术处理单元  \nDDR  Double Data Rate  双倍速率同步动态随机存储器  \nADC  Analog to Digital Converter  模数转换器  \nHSSTLP  High Speed Serial Transceiver Low  Performance  高速串行收发 器 \nCTC  Clock Tolerance Compensation  时钟容差补偿  \nIDK I drain -knee  最大漏电流或灌电流  \nPCIe  Peripheral Component Interconnect Express  高速串行计算机扩展总线标准  \nUID Unique Identification  唯一标识  \nHSTL  High Speed Transceiver Logic  高速收发逻辑  \nSSTL  Stub Series Terminated Logic  短截线串联端接逻辑  \nLVD S Low-Voltage Differential Signaling  低电压差分信号  \nTMDS  Transition -minimized differential signaling  过渡调制 差分信号  \nHDMI  High Defin ition Multimedia Interface  高清多媒体接口  \nDVI Digital Visual Interface  数字视频接口  \nUI Unit Interval  单位时间间隔  \nHR High Range  宽范围  \n   \n   \n   \n   \n   \n   \n   \n   \n   \n   \n   \n   \n   \n   \n   \n \nDS04001 （V2.0a）                                                                                    4 / 47 目 录 \n文档版本修订记录  ................................ ................................ ................................ ................................ ...................  1 \n名词术语解释  ................................ ................................ ................................ ................................ ...........................  3 \n目 录 ................................ ................................ ................................ ................................ ................................ .........  4 \n表目录  ................................ ................................ ................................ ................................ ................................ ....... 6 \n图目录  ................................ ................................ ................................ ................................ ................................ ....... 8 \n1 概述  ................................ ................................ ................................ ................................ ................................ ....... 9 \n1.1 Logos2 系列 FPGA产品特性  ................................ ................................ ................................ ...........................  9 \n1.2 Logos2 系列 FPGA资源规模与封 装信息  ................................ ................................ ................................ ..... 11 \n1.3 Logos2 系列 FPGA简要描述  ................................ ................................ ................................ .........................  11 \n1.3.1 CLM  ................................ ................................ ................................ ................................ ........................  11 \n1.3.2 DRM  ................................ ................................ ................................ ................................ ........................  12 \n1.3.3 APM  ................................ ................................ ................................ ................................ ........................  13 \n1.3.4 Input/Output  ................................ ................................ ................................ ................................ ............  13 \n1.3.5 ADC  ................................ ................................ ................................ ................................ ........................  14 \n1.3.6  时钟  ................................ ................................ ................................ ................................ ........................  14 \n1.3.7  配置  ................................ ................................ ................................ ................................ ........................  14 \n1.3.8  高速串行收发器 HSSTLP  ................................ ................................ ................................ .....................  15 \n1.4 Logos2 系列 FPGA参考资料  ................................ ................................ ................................ .........................  16 \n1.5 Logos2 系列 FPGA订货信息  ................................ ................................ ................................ .........................  17 \n2 工作条件  ................................ ................................ ................................ ................................ .............................  18 \n2.1 器件绝对极限电压  ................................ ................................ ................................ ................................ ...... 18 \n2.2 器件推荐工作条件  ................................ ................................ ................................ ................................ ...... 18 \n2.3 器件推荐工作条件下的直流特性  ................................ ................................ ................................ ..............  18 \n2.4 VIN允许的最大过冲和下冲电压  ................................ ................................ ................................ ................  19 \n2.5 典型静态电流  ................................ ................................ ................................ ................................ ..............  20 \n2.6 上、下电要求  ................................ ................................ ................................ ................................ ..............  20 \n2.6.1  上电、下电顺序  ................................ ................................ ................................ ................................ .... 20 \n2.6.2  电源上电斜升时间  ................................ ................................ ................................ ................................  21 \n2.6.3  启动所需的最小电流  ................................ ................................ ................................ ............................  22 \n2.7 热插拔  ................................ ................................ ................................ ................................ ..........................  22 \n2.7.1 热插拔规格  ................................ ................................ ................................ ................................ ............  22 \n2.7.2  热插拔应用限制  ................................ ................................ ................................ ................................ .... 22 \n2.8 ESD（HBM，CDM）， Latch Up指标  ................................ ................................ ................................ ...... 22 \n \nDS04001 （V2.0a）                                                                                    5 / 47 2.9 eF USE编程条件  ................................ ................................ ................................ ................................ ...........  23 \n3 典型工作条件下的 DC直流特性  ................................ ................................ ................................ .......................  23 \n3.1 IO输入输出 DC直流特性（ IO Input & Output DC ） ................................ ................................ .................  23 \n4 典型工作条件下的 AC特性  ................................ ................................ ................................ ...............................  25 \n4.1 可配置逻辑模块 CLM（Configurable Logic Module ）AC交流特性参数  ................................ ...............  25 \n4.2 专用 RAM模块 DRM（Dedicated RAM Module ）AC交流特性参数  ................................ .......................  25 \n4.3 算术处理单元 APM（Arithmetic Process Module ）AC交流特性参数  ................................ ....................  27 \n4.4 GPLL 交流 (AC)特性参数  ................................ ................................ ................................ .............................  28 \n4.5 PPLL 交流 (AC)特性参数  ................................ ................................ ................................ .............................  29 \n4.6 DQS AC 交流特性参数  ................................ ................................ ................................ ................................  30 \n4.7 全局时钟网络（ Global Clock Network ） AC交流特性参数  ................................ ................................ .. 30 \n4.8 区域时钟网络（ Regional Clock Network ） AC交流特性参数  ................................ ...............................  30 \n4.9 IO时钟网络（ IO Clock Network ） AC交流特性参数  ................................ ................................ ..............  30 \n4.10 配置和编程（ Configura tion and Programming ） AC交流特性参数  ................................ .....................  30 \n4.10.1 Power -up Timing 特性  ................................ ................................ ................................ ..........................  30 \n4.10.2  各下载模式 AC交流特性  ................................ ................................ ................................ ....................  31 \n4.11 IOB High Range(HR) AC 交流特性参数  ................................ ................................ ................................ ... 33 \n5 典型工作条件下的性能参数（ Fabric Performance ） ................................ ................................ ...................  39 \n5.1 LVDS 性能参数（ LVDS Performance ） ................................ ................................ ................................ ..... 39 \n5.2 存储接口性能参数（ Memory Interface Performance ） ................................ ................................ ............  39 \n5.3 专用 RAM模块 DRM（Dedicated RAM Module ）性能参数  ................................ ................................ .... 39 \n5.4 算术模块 APM（Arithmetic Process Module ）性能参数  ................................ ................................ ..........  40 \n6 模数转换器（ ADC）特性 ................................ ................................ ................................ ................................ . 41 \n7 高速串行收发器（ HSSTLP ）特性  ................................ ................................ ................................ ..................  42 \n7.1 HSSTLP 硬核绝对极限电压，电流额定值  ................................ ................................ ................................ . 42 \n7.2 HSSTLP 硬核推荐工作条件  ................................ ................................ ................................ .........................  42 \n7.3 HSSTLP 硬核 DC直流特性参数  ................................ ................................ ................................ ...................  42 \n7.4 高速串行收发器 HSSTLP的AC交流特性  ................................ ................................ ................................ .. 43 \n8 PCIe硬核特性  ................................ ................................ ................................ ................................ .....................  46 \n免责声明  ................................ ................................ ................................ ................................ ................................ . 47 \n \n \nDS04001 （V2.0a）                                                                                    6 / 47 表目录 \n表 1-1 Logos2 FPGA 资源数量  ................................ ................................ ................................ ..............................  11 \n表 1-2 Logos2 FPGA 封装信息与用户 IO数量  ................................ ................................ ................................ ...... 11 \n表 1-3 Logos2系列 FPGA用户指南文档  ................................ ................................ ................................ ...............  16 \n表 2-1 器件最大绝对电压值  ................................ ................................ ................................ ................................  18 \n表 2-2 推荐工作条件  ................................ ................................ ................................ ................................ ............  18 \n表 2-3 推荐工作条件下的直流特性  ................................ ................................ ................................ ....................  18 \n表 2-4 VIN允许的最大过冲和下冲电压  ................................ ................................ ................................ ..............  19 \n表 2-5 典型静态电流  ................................ ................................ ................................ ................................ ............  20 \n表 2-6 电源上电斜升时间  ................................ ................................ ................................ ................................ .... 21 \n表 2-7 启动所需的最小电流  ................................ ................................ ................................ ................................  22 \n表 2-8 热插拔漏电流规格  ................................ ................................ ................................ ................................ .... 22 \n表 2-9 ESD、Latch -Up指标  ................................ ................................ ................................ ................................ .. 22 \n表 2-10 eFUSE 编程条件  ................................ ................................ ................................ ................................ ....... 23 \n表 3-1 单端 IO电平标准输入输出电压范围  ................................ ................................ ................................ ........  23 \n表 3-2 差分输入输出标准的参数要求  ................................ ................................ ................................ ................  24 \n表 3-3 类差分输入输出标准的参数要求  ................................ ................................ ................................ ............  24 \n表 4-1 CLM模块 AC特性  ................................ ................................ ................................ ................................ ....... 25 \n表 4-2 DRM模块 AC特性  ................................ ................................ ................................ ................................ ...... 25 \n表 4-3 APM模块 AC特性  ................................ ................................ ................................ ................................ ....... 27 \n表 4-4 GPLL交流特性  ................................ ................................ ................................ ................................ ...........  28 \n表 4-5 PPLL交流特性  ................................ ................................ ................................ ................................ ............  29 \n表 4-6 DQS AC 特性  ................................ ................................ ................................ ................................ ..............  30 \n表 4-7 全局时钟网络 AC特性  ................................ ................................ ................................ ..............................  30 \n表 4-8 区域时钟网络 AC特性  ................................ ................................ ................................ ..............................  30 \n表 4-9 IO时钟网络 AC特性  ................................ ................................ ................................ ................................ ... 30 \n表 4-10 Power -up Timing 特性参数  ................................ ................................ ................................ .......................  31 \n表 4-11 Logos2 系列 FPGA支持的各下载模式的 AC交流特性  ................................ ................................ ...........  31 \n表 4-12 IOB High Range(HR)AC 交流特性参数  ................................ ................................ ................................ .. 33 \n表 5-1 LVDS性能  ................................ ................................ ................................ ................................ .................  39 \n表 5-2 存储接口性能  ................................ ................................ ................................ ................................ ............  39 \n表 5-3 DRM性能  ................................ ................................ ................................ ................................ ....................  39 \n表 5-4 APM性能  ................................ ................................ ................................ ................................ ....................  40 \n \nDS04001 （V2.0a）                                                                                    7 / 47 表 6-1 ADC硬核特性  ................................ ................................ ................................ ................................ ............  41 \n表 7-1 HSSTLP 绝对极限电压、电流额定值  ................................ ................................ ................................ ....... 42 \n表 7-2 HSSTLP 硬核推荐工作条件  ................................ ................................ ................................ .......................  42 \n表 7-3 HSSTLP 硬核 DC直流特性  ................................ ................................ ................................ .........................  42 \n表 7-4 HSST硬核性能参数  ................................ ................................ ................................ ................................ ... 43 \n表 7-5 HSSTLP 硬核参考时钟开关特性  ................................ ................................ ................................ ...............  43 \n表 7-6 HSSTLP 硬核 PLL/Lock 锁定时间特性  ................................ ................................ ................................ ...... 43 \n表 7-7 HSSTLP 硬核用户时钟开关特性  ................................ ................................ ................................ ...............  43 \n表 7-8 HSSTLP 硬核 Transmitter 发送侧开关特性  ................................ ................................ ................................  44 \n表 7-9 HSSTLP 硬核 Receive r接收侧开关特性  ................................ ................................ ................................ .... 44 \n表 8-1 PCIe性能参数  ................................ ................................ ................................ ................................ .............  46 \n \n \nDS04001 （V2.0a）                                                                                    8 / 47 图目录  \n图 1-1 Logos2系列 FPGA产品型号的编号内容及意义  ................................ ................................ .......................  17 \n图 2-1 上电时序图  ................................ ................................ ................................ ................................ ................  21 \n图 2-2 下电时序图  ................................ ................................ ................................ ................................ ................  21 \n图 4-1 器件 Power -up Timing 特性  ................................ ................................ ................................ ........................  30 \n图 4-2 器件复位重配置 Timing特性  ................................ ................................ ................................ ....................  31 \n \n \nDS04001 （V2.0a）                                                                                    9 / 47 本文主要包括深圳市紫光同创电子有限公司（以下简称紫光同创） Logos2系列 FPGA器件\n的特性概要描述、产品型号与资源规模列表、 AC & DC 特性等内容，用户可以通过本文了解\nLogos2系列 FPGA器件特性，方便进行器件选型 。 \n1 概述  \nLogos2系列可编程逻辑器件是深圳市紫光同创电子有限公司推出的 Logos家族第二代 全\n新高性价比、低功耗 FPGA产品，它采用了主流 的28nm工艺。 Logos2系列 FPGA包含可配置逻\n辑模块（ CLM）、专用的 36Kb存储单元（ DRM）、算术处理单元（ APM）、多功能高性能\nIO以及丰富的片上时钟资源等模块，并集成了模数转换模块（ ADC）等硬核资源，支持多种\n配置模式，同时提供位流加密 和认证、器件 ID（UID）等功能以保护用户的设计安全。基于\n以上特点， Logos2系列 FPGA能够广泛适用于视频、工业控制、汽车电子 、通信、计算机、医\n疗、 LED显示安防监控、仪器仪表 和消费电子等多个应用领域。  \n1.1 Logos2系列 FPGA产品特性  \n\uf0d8 高性价比、低功耗  \n\uf0b7 成熟的 28nm CMOS 工艺  \n\uf0b7 低至 1.0V的内核电压1 \n\uf0d8 支持多种标准的 IO \n\uf0b7 多达 500个用户 IO，支持 1.2V到\n3.3V  IO标准  \n\uf0b7 支持 HSTL、SSTL存储接口标准  \n\uf0b7 支持 LVDS、MINI -LVDS、TMDS\n（应用于 HDMI、DVI接口）等差\n分标准  \n\uf0b7 可编程的 IO BUFFER ，高性能的\nIO LOGIC  \n\uf0b7 支持热插拔 2级 \n\uf0d8 灵活的可编程逻辑模块 CLM  \n\uf0b7 LUT 6逻辑结构  \n\uf0b7 每个 CLM包含 4个多功能 LUT 6、\n8个寄存器  \uf0b7 支持快速算术进位逻辑  \n\uf0b7 支持分布式 RAM模式  \n\uf0b7 支持级联链  \n\uf0d8 支持多种读写模式的 DRM  \n\uf0b7 单个 DRM提供 36Kb存储空间，\n可配置为 2个独立的 18Kb存储块  \n\uf0b7 支持多种工作模式， 包括单口 （ SP）\nRAM、双口（ DP）RAM、简单双\n口（ SDP）RAM、ROM以及 FIFO\n模式  \n\uf0b7 双口 RAM和简单双口 RAM支持\n双端口混合数据位宽  \n\uf0b7 支持 ECC功能  \n\uf0b7 支持 Normal -Write，\nTransparent -Write以及\nRead -before -Write三种写模式  \n\uf0b7 支持 Byte -Write功能  \n \nDS04001 （V2.0a）                                                                                    10 / 47 \uf0b7 可选的地址锁存、输出寄存器  \n\uf0d8 高效的算术处理单元 APM  \n\uf0b7 每个 APM支持 1个25*18运算或\n2个12*9运算  \n\uf0b7 支持输入、输出寄存器  \n\uf0b7 支持 48bit加法  \n\uf0b7 支持有符号数据运算  \n\uf0d8 集成 ADC硬核  \n\uf0b7 12bit分辨率、 1MSPS(独立 ADC\n双核 )采样率  \n\uf0b7 多达 17个输入 Channel  \n\uf0b7 集成温度传感器 (-5不支持 ) \n\uf0d8 丰富的时钟资源  \n\uf0b7 支持 3类时钟网络，可灵活配置  \n\uf0b7 支持全局时钟 （ GLOBAL C LOCK）\n网络  \n\uf0b7 支持区域时钟（ REGIONAL \nCLOCK）网络  \n\uf0b7 支持 I/O时钟（ I/O CLOCK ）网络  \n\uf0b7 集成多个PLL，每个 PLL支持多\n达5个时钟输出  \n\uf0d8 灵活的配置方式  \n\uf0b7 支持多种编程模式  \n\uf0b7 JTAG模式符合 IEEE 1149 .1、IEEE  \n1149.6标准  \n\uf0b7 Master SPI 可选择最高 8bit数据位宽，有效提高编程速度  \n\uf0b7 支持 Slave Serial 、Slave Parallel 模\n式 \n\uf0b7 支持 AES256 -GCM位流加密，支\n持96bit UID 保护  \n\uf0b7 支持对位流文件进行数字签名认\n证 \n\uf0b7 支持 eFuse密钥存储  \n\uf0b7 支持电池供电的 RAM（BB-RAM）\n密钥存储，提供芯片级安全防护  \n\uf0b7 支持禁止位流回读  \n\uf0b7 支持 JTAG安全管理  \n\uf0b7 支持防 DPA攻击  \n\uf0b7 支持 SEU检错纠错  \n\uf0b7 支持多版本位流回退功能  \n\uf0b7 支持看门狗超时检测  \n\uf0b7 支 持 编 程 下 载 工 具 Fabric \nConfiguration  \n\uf0b7 支 持 在 线 调 试 工 具 Fabric \nDebu gger \n\uf0d8 高性能的高速串行收发器 HSSTLP  \n\uf0b7 支持 Data Rate 速率高达 6.6Gbps  \n\uf0b7 可灵活配置的 PCS，可支持 PCIe \nGEN1 /GEN2, 千兆以太网、 XAUI, \nGige等协议  \n注： 1.DR版本支持 VCC 0.9v  \n \nDS04001 （V2.0a）                                                                                    11 / 47 1.2 Logos 2系列 FPGA资源规模与封装信息  \nLogos2系列 FPGA资源规模与封装信息如 表 1-1和表 1-2所示。  \n表 1-1 Logos2 FPGA 资源数量  \n资源名称  PG2L25H  PG2L50H  PG2L100H  PG2L200H  \nCLM  LUT6  17800  35800  66600  159800  \n等效 LUT4  26700  53700  99900  239700  \nFF 35600  71600  133200  319600  \n分布式 ram（Kb） 343.75  593.75  1243.75  2468.75  \nDRM（36Kbits/个）  55 85 155 415 \nAPM(个) 80 120 240 740 \nPLLs  GPLLs  3 5 6 10 \nPPLLs  3 5 6 10 \nADC  \n（dual core） 专用模拟通道（差分输入对）  1 1 1 1 \n复用模拟通道（差分输入对）  11 16 16 16 \nSERDES LANE(1) 4 4 8 16 \nPCIE GEN2× 4 CORE  1 1 1 1 \n注： 1. 4个LANE组成一个 HSSTLP  \n \n表 1-2 Logos2 FPGA 封装信息与用户 IO数量  \n  器件  \n封装信息  PG2L25H  PG2L50H  PG2L100H  PG2L200H  \nSERDES \nLANE  I/O SERDES \nLANE  I/O SERDES \nLANE  I/O SERDES \nLANE  I/O \nFBG676  \n（27mm× 27mm ，1.0mm）     8 300   \nFBG484  \n（23mm× 23mm ，1.0mm）   4 250 4 285   \nMBG325  \n（15mm× 15mm ，0.8m m） 4 150       \nMBG324  \n（15mm× 15mm ，0.8mm）   0 210 0 210   \nFBG256  \n（17mm× 17mm ，1.0mm）     0 170   \nFBB484  \n（23mm× 23mm ，1.0mm）       4 285 \nFBB676  \n（27mm× 27mm ，1.0mm）       8 400 \nFFBG 1156 \n（35mm× 35mm ，1.0mm）       16 500 \n \n1.3 Logos 2系列 FPGA简要描述  \n1.3.1 CLM  \nCLM（Configurable Logi c Module, 可配置逻辑模块） 是 Logos 2系列产品的基本逻辑单元，\n \nDS04001 （V2.0a）                                                                                    12 / 47 它主要由多功能 LUT 6，寄存器以及扩展功能选择器等组成。 CLM在Logos 2系列产品中有\nCLMA和CLMS 两种形态。 CLMA和CLMS均支持逻辑功能，算术功能 ，移位寄存器功能 以\n及ROM功能，仅有 CLMS支持分布式 RAM功能。 CLM的主要功能特性如下：  \n\uf0d8 采用创新的 LUT 6逻辑结构  \n\uf0d8 每个 CLM包含 4个多功能 LUT 6 \n\uf0d8 每个 CLM包含 8个寄存器  \n\uf0d8 支持算术功能模式  \n\uf0d8 支持快速算术进位逻辑  \n\uf0d8 可高效实现多路选择功能  \n\uf0d8 可实现 ROM功能  \n\uf0d8 支持分布式 RAM模式  \n\uf0d8 支持级联链  \n详细 CLM特性及使用方法可参考 《 UG040001_Logos2 系列 FPGA可配置逻辑模块 （ CLM）\n用户指南》。  \n1.3.2 DRM  \n单个 DRM有36K bits存储单元， 支持多种工作模式， 支持可配置的数据位宽， 并在 DP RAM\n和SDP RAM 模式下支持双端口混合数据位宽。 DRM的主要特性如下：  \n\uf0d8 DRM存储容量可以独立配置 2个18K或1个36K。 \n\uf0d8 DP RAM 的端口数据位宽高至 36bit，它的两个端口除了共享 RAM内容之外完全独\n立，支持不同的时钟域。  \n\uf0d8 SDP RAM 的端口数据位宽高至 72bit，它的两 个端口也支持不同的时钟域，但它的一\n个端口仅限于写操作，另一个端口仅限于读操作。  \n\uf0d8 ROM模式下， DRM的内容通常在下载配置数据的过程中初始化。当然，其它模式\n也可以利用编程配置来初始化 DRM的内容。 ROM的端口数据位宽高至 72bits。 \n\uf0d8 同步或者异步 FIFO模式时， 一个端口专用于 FIFO数据写入， 另一个端口专用于 FIFO\n数据读取，读写端口可以采用不同的时钟。  \n\uf0d8 36K存储器模式下支持 64-bits ECC，并支持用户插入错误。  \n详细 DRM特性及使用方法可参考《 UG040002_Logos2 系列 FPGA专用 RAM模块（ DRM）\n用户指南》。  \n \nDS04001 （V2.0a）                                                                                    13 / 47 1.3.3 APM  \n每个 APM由I/O Unit , Preadder , Mult和Postadder 功能单元组成，支持每一级寄存器流水。\n每一个 APM可实现一个 25*18乘法器或两个 12*9乘法器，支持预加功能；支持有符号运算；\n可实现 1个48bit或2个24bit的加 /减/累加运算。 Logos2 FPGA 的APM支持级联，可实现滤波器\n以及高位宽乘法器应用。 APM的主要特性如下：  \n\uf0d8 有符号数乘法器 25*18;无符号乘通过高位赋 0实现  \n\uf0d8 所有的计算及输出结果均为有符号数，已包含符号位  \n\uf0d8 支持 1个48bit s加/减/累加运算或 2个24bits运算  \n\uf0d8 Pre-add为25bits  \n\uf0d8 独立可选的 CE和RST \n\uf0d8 支持输入级联  \n\uf0d8 支持输出级联  \n\uf0d8 控制 /数据信号流水线  \n\uf0d8 支持动态模式切换  \n\uf0d8 支持 Rounding 功能  \n详细 APM特性及使用方法可参考《 UG040003_Logos2 系列 FPGA算术处理模块（ APM）\n用户指南》。  \n1.3.4 Input/Output  \nIOB \nLogos2 FPGA 的IO按照 Bank分布，每个 Bank由独立的 IO电源供电。 IO灵活可配置，支持\n1.2V~3.3V 电源电压以及不同的单端和差分接口标准，以适应不同的应用场景。 所有的用户 IO\n都是双向的，内含 IBUF、OBUF以及三态控制 TBUF。Logos2 FPGA 的IOB功能强大，可灵活\n配置接口标准、输出驱动强度、 Slew Rate 、输入迟滞等。详细的 IO特性及使用方法可参考\n《Logos2系列 FPGA输入输出接口（ IO）用户指南》。  \nIOL \nIOL模块位于 IOB和Core之间，对要输入和输出 FPGA Core 的信号进行管理。  \nIOL支持各种高速接口，除了支持数据直接输入输出、 IO寄存器输入输出模式外，还支\n持以下功能：  \n\uf0d8 ISERDES ：针对高速接口，支持 1:2；1:4；1:7；1:8等的输入 Deserializer 。 \n\uf0d8 OSERDES ：针对高速接口，支持 2:1；4:1；7:1；8:1等的输出 Serializer 。 \n\uf0d8 内置 IO延迟功能，可以动 /静态调整输入 /出延迟。  \n \nDS04001 （V2.0a）                                                                                    14 / 47 内置输入 FIFO，主要用于完成从外部非连续 DQS（针对 DDR memory interface ）到内部连\n续时钟的时钟域转换和一些特殊的 Generic DDR 应用中采样时钟和内部时钟的相差补偿。  \n详细 IO特性及使用方法参考 《 UG040006 Logos2 系列 FPGA输入输出接口 （ IO） 用户指南》 。  \n1.3.5 ADC  \n每款 Logos2 FPGA内部都集成了一个分辨率为 12bit、采样率为 1MSPS的模数转换器\n（ADC）。每个 ADC带有 17对差分 Channels，其中 16对Analog Input 与GPIO复用，另外 1对采\n用专用模拟输入引脚。 17对Channels的扫描方式完全由 FPGA灵活控制，用户可以通过 User \nLogic决定最终由几对 Channels分享 1MSPS的ADC采样率。  \nADC提供对片上电压及温度的监测功能。可对 VCC、VCCA、VCC_DRM 进行检测；详\n细特性参数见表 6-1。ADC详细使用参考《 UG040009 Logo s2系列 FPGA模数转换模块（ ADC）\n用户指南》。  \n1.3.6 时钟  \nLogos 2系列产品包含三类时钟， 分别为全局时钟 （ Global  Clock）、区域时钟 （ Region  Clock）\n和I/O Clock。全局时钟 为芯片各节点的同步逻辑单元提供时钟。 全局时钟 可作为不同的时钟\n区域内的同步逻辑单元的同步时钟。 区域时钟 为所属的单个时钟区域内的同步逻辑单元提供\n时钟。可同步驱动上下相邻的 两个时钟区域。 I/O Clock为I/O高速数据提供同步时钟。  \n为了满足用户关于频率变化和相位调整的需求 ，Logos 2系列产品还提供了丰富的 PLL资\n源， GPLL相比 PPLL提供更多的分频和功能， PPLL则可以为 DDR等提供时钟。  \nPG2L100H 整体时钟资源如下所示：  \n\uf0d8 芯片有 32个GLOBAL CLOCK ，芯片上下部分各有 16个GLOBAL CLOCK 。 \n\uf0d8 芯片有 96个HORIZONTAL CLOCK ， 每个 REGION 里有 12个HORIZONTAL CLOCK 。 \n时钟的详细特性及使用方法请参考《 UG040004 Logos2 系列 FPGA时钟资源（ Clock）用\n户指南》。  \n1.3.7 配置  \n配置（ configuration ）是对 FPGA进行编程的过程。 Logos2  FPGA使用 SRAM单元存储配置\n数据，每次上电后都需要重新配置；配置数据可以由芯片主动从外部 flash获取，也可通过外\n部处理器 /控制器将配置数据下载到芯片中。  \nLogos2 FPGA 支持多种配置模式，包括 JTAG模式、 Master SPI 模式、 Slave  Parallel模式、\nSlave  Serial模式。 Logos2 FPGA 的配置相关功能如下所述：  \n\uf0d8 JTAG模式，符合 IEEE 1149 .1、IEEE 1149 .6标准  \n \nDS04001 （V2.0a）                                                                                    15 / 47 \uf0d8 Master  SPI模式，支持数据位宽 1/2/4/8bit  \n\uf0d8 Slave  Parall el模式，支持数据位宽 8/16/32bit  \n\uf0d8 Slave Serial 模式  \n\uf0d8 支持配置数据流压缩，可有效减小 bit流的大小，节约存储空间和编程时间  \n\uf0d8 配置数据流加密可防止恶意抄袭，有效保护客户设计知识产权  \n\uf0d8 支持 SHA -3摘要、 RSA -2048认证、 AES256 -GCM自认证对位流进行数字签名   \n\uf0d8 密钥存储方式支持 eFuse和电池供电的 RAM（BB-RAM）密钥存储，其中 BB-RAM\n可提供芯片级的安全防护  \n\uf0d8 支持防位流反向读取的安全防护技术  \n\uf0d8 支持 JTAG安全管理，可永久关闭 JTAG功能  \n\uf0d8 支持防 DPA攻击，防止加密密钥被 黑客破解  \n\uf0d8 支持 SEU 1bit 纠错和 2bit检错  \n\uf0d8 支持看门狗超时检测功能  \n\uf0d8 在主 SPI模式下，支持配置位流版本回退功能  \n\uf0d8 支持 UID功能  \n配置的详细特性及使用方法请参考 《UG040005 Logos2 系列 FPGA配置（ configuration ）\n用户指南》。  \n1.3.8 高速串行收发器 HSSTLP  \nHSSTLP是内置于 Logos2系列产品的高速串行接口模块， Data Rate 高达 6.6Gbps。除了 PMA，\nHSSTLP集成了丰富的 PCS功能，可灵活应用于各种串行协议标准。每个 HSSTLP支持一至四\n个全双工收发 Lane。HSSTLP主要特性包括 ： \n\uf0d8 支持 DataRate 速率： 0.6Gbps -6.6Gbps  \n\uf0d8 灵活的参考时钟选择方式  \n\uf0d8 发送通道和接收通道数据率可独立配置  \n\uf0d8 可编程输出摆幅和去加重  \n\uf0d8 接收端自适应线性均衡器  \n\uf0d8 PMA Rx 支持 SSC \n\uf0d8 数据通道支持数据位宽： 8bit only, 10bit only, 8b10b, 16bit only, 20bit only, 32bit only, \n40bit only,64b66b/64b67b 等模式  \n\uf0d8 可灵活配置的 PCS，可支持 PCI Express GEN1, PCI Express G EN2,XAUI, 千兆以太\n \nDS04001 （V2.0a）                                                                                    16 / 47 网,CPRI,SRIO 等协议  \n\uf0d8 灵活的 Word Alignment 功能  \n\uf0d8 支持 RxClock Slip 功能以保证固定的 Receive Latency  \n\uf0d8 支持协议标准 8b10b编码解码  \n\uf0d8 支持协议标准 64b66b/64b67b 数据适配功能  \n\uf0d8 灵活的 CTC方案  \n\uf0d8 支持 x2和x4的Channel Bonding  \n\uf0d8 HSSTLP 的配置支持动态修改  \n\uf0d8 近端环回和远端环回模式  \n\uf0d8 内置 PRBS功能  \n\uf0d8 自适应 EQ \nHSSTLP的详细特性及使用方法请参考 《Logos2系列 FPGA高速串行收发器（ HSSTLP）\n用户指南》  \n \n1.4 Logos2系列 FPGA参考资料  \n1.3小节对 Logos2 FPGA 各模块以及时钟和配置系统做了简要描述，要了解相应模块的详\n细信息，请查阅 Logos2 FPGA 相关的用户指南文档，见下表。  \n表 1-3 Logos2系列 FPGA用户指南文档  \n文档编号  文档名称  文档内容  \nUG040001  《Logos2系列 FPGA可配置逻辑模块（ CLM）用户\n指南》 Logos2系列 FPGA可配置逻辑模块 功能\n描述  \nUG040002  《Logos2系列 FPGA专用 RAM模块（DRM）用户指\n南》  Logos2系列 FPGA专用 RAM模块功能描\n述 \nUG04000 3 《Logos 2系列 FPGA算术处理模块（ APM）用户指\n南》  Logos 2系列 FPGA算术处理模块 功能描\n述 \nUG04000 4 《Logos 2系列 FPGA时钟资源（ Clock）用户指南》  Logos 2系列 FPGA时钟资源，包括 PLL的\n功能与用法描述  \nUG04000 5 《Logos 2系列 FPGA配置 （ configuration ） 用户指南》  Logos 2系列 FPGA配置接口、配置模式、\n配置过程等的描述  \nUG04000 6 《Logos 2系列 FPGA输入输出接口（ IO）用户指南》  Logos 2系列 FPGA输入输出接口功能描\n述 \nUG04000 7 《Logos2系列产品 GTP用户指南》  Logos 2系列 FPGA  GTP功能描述和使用\n指南  \nUG040008  《Logos2系列 FPGA高速串行收发器（ HSSTLP）用\n户指南》  Logos2系列 FPGA高速串行收发器\n（HSSTLP）功能描述  \nUG040009  《Logos 2系列 FPGA模数转换模块 （ADC）用户指\n南》  Logos系列 FPGA模数转换器功能描述  \n \nDS04001 （V2.0a）                                                                                    17 / 47 1.5 Logos2系列 FPGA订货信息  \nLogos2系列 FPGA产品型号的编号内容及意义如 图 1-1所示。  \n示例： 2L \nPG - PANGO100H \n逻辑容量 ：\n25-25K\n50-50K\n100-100K\n200-200K-6\n速度等级 ：\n5，6，7，速率依次增加I\n温度范围 ：\nC = Commercial (Tj) = 0  to +85 \nI = Industrial (Tj) = -40  to +100 FBG\n封装形式676\n管脚数目PG \n产品系列 ：2L - Logos2系列\n \n图 1-1 Logos2系列 FPGA产品型号的编号内容及意义  \n \n \nDS04001 （V2.0a）                                                                                    18 / 47 2 工作条件  \n2.1 器件绝对极限电压  \n表 2-1 器件最大 绝对电压值  \n名称 最小值 最大值 单位 说明 \nVREF -0.5 2.0 V 输入参考电压  \nVCCB -0.5 2.0 V 秘钥存储器备用电池电源供电电压  \nVCC -0.5 1.1 V 内核逻辑电源供电电压  \nVCCA -0.5 2.0 V 辅助电源供电电压  \nVCCIO -0.5 3.6 V 输出驱动器电源的供电电压  \nVCC_DRM  -0.5 1.1 V DRM电源供电电压  \nVIN -0.3 VCCIO+0.45 V I/O输入电压  \n-0.3 2.525  V VCCIO为3.3V时， VREF或差分 I/O标准\n的I/O输入电压， TMDS_33 标准除外  \nVCCADC  -0.5 2.0 V ADC电源的供电电压  \n注：超过上述极限额定值可能导致器件永久性损坏。  \n2.2 器件推荐工作条件  \n表 2-2 推荐工作条件  \n名称  最小值  典型值  最大值  单位  说明  \nVCCB 1.0 -- 1.89 V 秘钥存储器备用电池电源供电电压  \nVCC 0.95 1.0 1.05 V 内核电源电压  \nVCCA 1.71 1.8 1.89 V 辅助电源供电电压  \nVCCIO 1.14 -- 3.465  V 输出驱动器电源的供电电压  \nVCC_DRM  0.95 1.0 1.05 V DRM电源供电电压  \nVIN -0.2 -- VCCIO+0.2  V I/O输入电压  \n-0.2 -- 2.5 V VCCIO为3.3V时，VREF或差分 I/O\n标准的I/O输入电压， TMDS_33 标\n准除外  \nIIN -- -- 10 mA 在上电或者未上电的 Bank内的任意\n一个 PIN的正偏钳位二极管所允许\n流过的最大电流  \n注： VCCIO电压应在 1.2V、1.35V、1.5V、1.8V、2.5V和3.3V以及各电压的± 5%范围内  \n2.3 器件推荐工作条件下的直流特性  \n表 2-3 推荐工作条件下的直流特性  \n标识 最小值 典型值 最大值 说明 \nVDRVCC  0.75V  -- -- VCC的配置数据保持电压  \nVDRVCCA  1.5V  -- -- VCCA的配置数据保持电压  \nIL -- -- 60uA  引脚的输入或者输出漏电流  \n \nDS04001 （V2.0a）                                                                                    19 / 47 标识 最小值 典型值 最大值 说明 \nIREF -- -- 60uA  VREF引脚的漏电流  \nIPU 90uA -- 390uA  PAD的上拉电流 (VIN=0；VCCIO=3.3V)  \n68uA  -- 370uA  PAD的上拉电流 (VIN=0；VCCIO=2.5V)  \n34uA  -- 300uA  PAD的上拉电流 (VIN=0；VCCIO=1.8V)  \n23uA  -- 190uA  PAD的上拉电流 (VIN=0；VCCIO=1.5V)  \n12uA  -- 150uA  PAD的上拉电流 (VIN=0；VCCIO=1.2V)  \nIPD 50uA  -- 350uA  PAD的下拉电流 (VIN=3.3V)  \n45uA  -- 180uA  PAD的下拉电流 (VIN=1.8V)  \nICCADC  -- -- 25mA  模拟电路上电状态， ADC模拟电源的电流  \nIVCCB -- -- 150nA  VCCB电源电流  \nRINTERM  28Ω 40Ω 55Ω 在VCCIO/2电压下的可编程输入终端的戴维南等值电阻。 (当设\n置为 40Ω的时候 ) \n35Ω 50Ω 65Ω 在VCCIO/2电压下的可编程输入终端的戴维南等值电阻。 (当设\n置为 50Ω的时候 ) \n44Ω 60Ω 83Ω 在VCCIO/2电压下的可编程输入终端的戴维南等值电阻。 (当设\n置为 60Ω的时候 ) \nCIN -- -- TBD  裸片 PAD端的输入电容  \nn -- 0.9988  -- 温度二极管的理想因子  \nr -- 2.5Ω  -- 温度二极管的串行电阻  \n注：典型值是指常压， 25℃条件下的测量值；最大值是指常压， 100℃结温条件下的测量值  \n2.4 VIN允许的最大过冲和下冲电压  \n表 2-4 VIN允许的最大过冲和下冲电压  \n过冲电压 （V） %UI ( -40℃~125℃) 下冲电压 （V） %UI ( -40℃~125℃) \nVCCIO  + 0.45  100 -0.3 100 \n-0.35 55.5 \n-0.4 23.2 \n-0.45 9.9 \nVCCIO  + 0.5  42 -0.5 4.3 \nVCCIO  + 0.55  19.08  -0.55 1.89 \nVCCIO  + 0.6  8.77 -0.60 0.84 \nVCCIO  + 0.65  4.1 -0.65 0.387  \nVCCIO  + 0.7  1.9 -0.7 0.18 \nVCCIO  + 0.75  0.918  -0.75 0.08 \nVCCIO  + 0.80 0.44 -0.8 0.04 \nVCCIO  + 0.85  0.21 -0.85 0.017  \n注：  \n1. 过冲或下冲的峰值电压，以及在 VCCIO+0.20V以上或 GND -0.20V以下的持续时间，不得超过本表中的数值  \n2. UI持续时间小于 15us  \n \nDS04001 （V2.0a）                                                                                    20 / 47 2.5 典型静态电流  \n表 2-5 典型静态电流  \n标识  器件  典型值  单位  说明  \nICCQ PG2L25H  150 \nmA VCC的静态电流  PG2L50H  275 \nPG2L1 00H 500 \nPG2L 200H 1200  \nICC_DRMQ  PG2L25H  3.5 \nmA VCC_DRM的静态电流  PG2L50H  6.5 \nPG2L100H  11 \nPG2L 200H 30 \nICCIOQ  PG2L25H  6.6 \nmA VCCIO的静态电流  PG2L50H  6.6 \nPG2L100H  18 \nPG2L 200H 30 \nICCAQ PG2L25H  30 \nmA VCCA的静态电流  PG2L50H  55 \nPG2L100H  120 \nPG2L 200H 200 \n注：  \n1. 典型值是指常压， 85℃结温并且都是单端 I/O；空白配置的器件并且没有输出电流负载，没有输入上拉电阻，所有 I/O\n处于三态并且悬空  \n2. 其它特定条件下的静态功耗评估请使用 PDS中集成的 功耗评估 工具。  \n \n2.6 上、下电要求  \n2.6.1 上电、下电顺序  \n \n在上下电过程中，必须满足（ VCCIO -VCCA）>2V的时间小于 100毫秒。  \n推荐上电顺序： VCC, VCC_DRM, VCCA, VCCIO ，如图 2-1所示，各电源电压在达到典\n型电压值前 需满足： VCC ≥ VCC_DRM ≥ VCCA ≥ VCCIO，此时上电电流最小 。 \n推荐下电顺序为推荐上电顺序的反方向，如 图 2-2所示，各电源电压在下电到零电压前\n需满足： VCCIO  ≤ VCCA  ≤ VCC_DRM  ≤ VCC。 \n \nDS04001 （V2.0a）                                                                                    21 / 47  \n图 2-1 上电时序图  \n \n \n图 2-2 下电时序图  \n2.6.2 电源上电斜升时间  \n表 2-6 电源上电斜升时间  \n标识  最小值  最大值  单位  说明  \nTVCC 0.2 50 ms VCC从GND上升到 90%V CC的时间  \nTVCC_DRM  0.2 50 ms VCC_DRM从GND上升到 90%V CC_DRM的时间  \nTVCCIO  0.2 50 ms VCCIO从GND上升到 90%V CCIO的时间  \n上电时间电压\nt1 t2 t3\n1\n 2\n3\n4\n0VCC VCC_DRM\nVCCA\n1\n 2\n3\n 4 VCCIO\nVCCIO\nVCCA\nVCC/VCC_DRM\nVCC VCC_DRM\nVCCA\n下电时间电压\nt1 t2 t3\n3\n4\n1\n 2\n3\n 4\n1\n 2\n0VCCIOVCCIO\nVCCA\nVCC/VCC_DRM\n \nDS04001 （V2.0a）                                                                                    22 / 47 标识  最小值  最大值  单位  说明  \nTVCCA 0.2 50 ms VCCA从GND上升到 90%V CCA的时间  \nTVCCIO 2VCCA  - 100 ms VCCIO - VCCA >2V的时间  \n2.6.3 启动所需的最小电流  \n表 2-7 启动所需的最小电流  \n标识 最大值 单位 说明 \nICCMIN  ICCQ+150  mA VCC上电启动的最小电流  \nICC_DRMMIN  ICC_DRMQ +70 mA VCC_DRM上电启动的最小电流  \nICCIOMIN  ICCIOQ +50 mA VCCIO上电启动的最小电流（每 bank） \nICCAMIN  ICCAQ+40 mA VCCA上电启动的最小电流  \n \n2.7 热插拔  \n2.7.1 热插拔规格  \n器件热插拔漏电流规格见 表 2-8 。 \n表 2-8 热插拔漏电流规格  \n参数符号  参数描述  最大值  \nIDK （DC）(1) DC 电流 ,每个 I/O 1mA  \nIDK （AC）(2) AC 电流 ,每个 I/O 1mA  \n注：  \n1. DC电流为芯片未上电时，给支持热插拔的 I/O上加电压，测试灌入 IO的电流最大值。  \n2. AC电流为推荐上下电顺序的上下电过程中灌入 IO的最大电流。  \n3. 专用配置 I/O不支持热插拔 ，配置复用 I/O和ADC复用 I/O可满足 IDK（DC）电流，不满足  IDK（AC）电流。其它用户 I/O\n在推荐上下电顺序的情况下满足  IDK电流规格，在不满足推荐上下电顺序的情况下， IDK（AC）最大电流为 15mA。 \n \n2.7.2 热插拔应用限制  \n满足热插拔需满足以下条件：  \n(1)需按芯片推荐的上下电顺序进行上下电。  \n(2)确保满足应用要求，用户需选择合适的外部电路（比如上下拉及串阻 )等。  \n2.8 ESD（HBM，CDM）， Latch Up指标  \n表 2-9 ESD、Latch -Up指标  \n标识  值 单位  说明  \nHBM_IO  ±1000 V Human Body Model （HBM） \nHBM_SERDES  ± 1000  V HBM，Serdes  \nCDM_IO  ± 350  V Charge Device Model （CDM）,通用 IO \nCDM_SERDES  ± 300  V CDM，serdes，Logos2 100K 及以下器件  \n± 250  V CDM ,SERDES,Logos2 100k 以上器件  \nLatch -up ±100 mA 电流注入方式  \n \nDS04001 （V2.0a）                                                                                    23 / 47  \n2.9 eFUSE编程条件  \n表 2-10 eFUSE编程条件  \n标识  最小值 最大值  单位  说明  \nIeFUSE   188 mA VCCA提供的电流  \nTj 15 125 ℃  \n \n3 典型工作条件下的 DC直流特性  \n3.1 IO输入输出 DC直流特性（ IO Input & Output DC ） \n各单端 IO电平标准输入输出电压范围 如下表： \n表 3-1 单端 IO电平标准 输入输出电压范围  \n标准  VIL VIH  \nVOL Max (v)  VOH Min (v)  IOL \n(mA)  IOH \n(mA)  Min(v)  Max(v)  Min(v)  Max(v)  \nPCI33  -0.3 0.3VCCIO  0. 5VCCIO  VCCIO+0.5  0.1VCCIO  0.9VCCIO  1.5 -0.5 \nLVCMOS33  -0.3 0.8 2.0 3.465  0.4 VCCIO -0.4 4 \n8 \n12 \n16 -4 \n-8 \n-12 \n-16 \nLVTTL33  -0.3 0.8 2.0 3.465  0.4 2.4 4 \n8 \n12 \n16 \n24 -4 \n-8 \n-12 \n-16 \n-24 \nLVCMOS25  -0.3 0.7 1.7 VCCIO+0.3  0.4 VCCIO -0.4 4 \n8 \n12 \n16 -4 \n-8 \n-12 \n-16 \nLVCMOS18  -0.3 0.35VCCIO  0.65VCCIO  VCCIO+0.3  0.4 VCCIO -0.4 4 \n8 \n12 \n16 \n24 -4 \n-8 \n-12 \n-16 \n-24 \nLVCMOS15  -0.3 0.35VCCIO  0.65VCCIO  VCCIO+0.3  0.4 VCCIO -0.4 4 \n8 \n12 \n16 -4 \n-8 \n12 \n16 \nLVCMOS12  -0.3 0.35VCCIO  0.65VCCIO  VCCIO+0.3  0.4 VCCIO -0.4 4 \n8 \n12 -4 \n-8 \n-12 \nSSTL18_I  -0.3 Vref-0.125  Vref+0.125  VCCIO+0.3  0.5VCCIO -0.47 0.5VCCIO+0.47  8 -8 \nSSTL18_II  -0.3 Vref-0.125  Vref+0.125  VCCIO+0.3  0.5VCCIO -0.6 0.5VCCIO+0.6  13.4 -13.4 \nSSTL15_I  -0.3 Vref-0.10 Vref+0.10  VCCIO+0.3  0.5VCCIO -0.175  0.5VCCIO+0.175  8.9 -8.9 \nSSTL15_II  -0.3 Vref-0.10 Vref+0.10  VCCIO+0.3  0.5VCCIO -0.175  0.5VCCIO+0.175  13 -13 \nHSUL12  -0.3 Vref-0.13 Vref+0.13  VCCIO+0.3  0.2VCCIO  0.8VCCIO  0.1 -0.1 \nHSTL18_I  -0.3 Vref-0.1 Vref+0.1  VCCIO+0.3  0.40 VCCIO -0.40 8 -8 \nHSTL18_II  -0.3 Vref-0.1 Vref+0.1  VCCIO+0.3  0.40 VCCIO -0.40 16 -16 \nHSTL15_I  -0.3 Vref-0.1 Vref+0.1  VCCIO+0.3  0.40 VCCIO -0.40 8 -8 \n \nDS04001 （V2.0a）                                                                                    24 / 47 标准  VIL VIH  \nVOL Max (v)  VOH Min (v)  IOL \n(mA)  IOH \n(mA)  Min(v)  Max(v)  Min(v)  Max(v)  \nHSTL15_II  -0.3 Vref-0.1 Vref+0.1  VCCIO+0.3  0.40 VCCIO -0.40 16 -16 \nSSTL135_I  -0.3 Vref-0.1 Vref+0.1  VCCIO+0.3  0.5VCCIO -0.15 0.5VCCIO+0.15  8.9 -8.9 \nSSTL135_II  -0.3 Vref-0.1 Vref+0.1  VCCIO+0.3  0.5VCCIO -0.15 0.5VCCIO+0.15  13 -13 \nLPDDR  -0.3 0.2VCCIO  0.8VCCIO  VCCIO+0.3  0.1VCCIO  0.9VCCIO  0.1 -0.1 \n差分 IO电平标准输入输出电压 范围如表 3-2所示  \n表 3-2 差分输入输出标准的参数要求  \nI/O \nStandard  Vicm(V)  Vid(V)  Vocm(V)  Vod(V)  \nMin Typ Max  Min Typ Max  Min Typ Max  Min Typ Max  \nLVDS  1 1.2 1.425  0.1 0.35 0.6 1 1.25 1.425  0.25 0.35 0.6 \nBLVDS  0.3 1.2 1.425  0.1 – – – 1.25 – – \nMINI_LVDS  0.3 1.2 VCCA  0.2 0.4 0.6 1 1.2 1.4 0.3 0.40 0.6 \nPPDS  0.2 0.9 VCCA  0.1 0.25 0.4 0.5 1.0 1.4 0.1 0.3 0.45 \nRSDS  0.3 0.9 1.5 0.1 0.35 0.6 1 1.2 1.4 0.1 0.35 0.6 \nTMDS  2.7 2.965  3.23 0.15 0.675  1.2 VCCIO -0.405  VCCIO -0.3 VCCIO -0.19 0.4 0.6 0.8 \n \n表 3-3 类差分输入输出标准的参数要求  \nIO 标准  Vid(V)  Vicm（V) Vol(V)  Voh(V)   Iol \n（mA） Ioh \n（mA） \nmin min typ max max min max min \nHSUL12D  0.1 0.3 0.6 0.85 0.2V CCIO  0.8VCCIO  0.1 -0.1 \nSSTL135D_I  0.1 0.3 0.675  1 0.5VCCIO -0.15 0.5VCCIO+0.15  8.9 -8.9 \nSSTL135D_II  0.1 0.3 0.675  1 0.5VCCIO -0.15 0.5VCCIO+0.15  13 -13 \nHSTL15D_I  0.1 0.3 0.75 1.125  0.4 VCCIO -0.4 8 -8 \nHSTL15D_II  0.1 0.3 0.75 1.125  0.4 VCCIO -0.4 16 -16 \nHSTL18D_I  0.1 0.3 0.9 1.425  0.4 VCCIO -0.4 8 -8 \nHSTL18D_II  0.1 0.3 0.9 1.425  0.4 VCCIO -0.4 16 -16 \nLPDDRD  0.1 0.3 0.9 1.425  0.1VCCIO  0.9VCCIO  0.1 -0.1 \nSSTL15D_I  0.1 0.3 0.75 1.125  0.5VCCIO -0.175  0.5VCCIO+0.175  0.89 -0.89 \nSSTL15D_II  0.1 0.3 0.75 1.125  0.5VC CIO-0.175  0.5VCCIO+0.175  13 -13 \nSSTL18D_I  0.1 0.3 0.9 1.425  0.5VCCIO -0.47 0.5VCCIO+0.47  8 -8 \nSSTL18D_II  0.1 0.3 0.9 1.425  0.5VCCIO -0.6 0.5VCCIO+0.6  13.4 -13.4 \n \nDS04001 （V2.0a）                                                                                    25 / 47 4 典型工作条件下的 AC特性  \n本章主要列出了 Logos2系列 FPGA各逻辑单元在典型工作条件下的 AC交流特性。  \n4.1 可配置逻辑模 块CLM（Configurable Logic Module ）AC交流特性参数  \n表 4-1 CLM模块 AC特性  \n延时时间  \n单位  参数说明  \n-5 -6 -7 \n逻辑延时  \n0.24 0.196 TBD  ns,max  LUT6输入 Ax/Bx/Cx/Dx 到Y0/Y1/Y2/Y3 delay  \n0.452  0.353 TBD  ns,max  LUT6输入 Ax/Bx/Cx/Dx 到CR0/CR1 的delay（LUT7)  \n0.445  0.395 TBD  ns,max  LUT6输入 Ax/Bx/Cx /Dx到CR2到Y1(LUT8) 的delay  \n0.449  0.357  TBD  ns,max  LUT input Ax 到CYA(CR0) 的delay  \n0.446  0.371  TBD  ns,max  LUT input Bx 到CYB(CR1) 的delay  \n0.452  0.358  TBD  ns,max  LUT input Cx 到CYC(CR2) 的delay  \n0.434  0.353  TBD  ns,max  LUT input Dx 到CYD(CR3) 的delay  \n0.105  0.065 TBD  ns,max  CIN 输入到 COUT的delay  \n时序参数  \n0.227  0.198 TBD  ns,max  CLK输入相对于 Q0/Q1/Q2/Q3 的TCO  \n0.27 0.218 TBD  ns,max  CLK输入相对于 CR0/CR1/CR2/CR3 的TCO  \n0.288/ -0.08 0.22/ -0.16 TBD  ns,min  Ax/Bx/Cx/Dx 相对于 DFF的setup/hold  \n0.16/ -0.1 0.12/0.04  TBD  ns,min  M相对于 DFF的setup/hold  \n0.224/ -0.07 0.13/ -0.04 TBD  ns,min  CE相对于 DFF的setup/hold  \n0.224/ -0.07 0.11/ -0.05 TBD  ns,min  RS相对于 DFF的setup/hold  \n分布式 RAM时序参数  \n0.455  0.63 TBD  ns,max  CLK -> Y0/Y1/Y2/Y3 mem read delay  \n0.56 0.71 TBD  ns,max  CLK -> CR0/CR1/CR2/CR3 mem read delay  \n-0.26/0.28  0.145/0.083  TBD  ns,min  CLK -> WE timing check, setup/hold  \n0.24/ -0.07 0.048/0.193  TBD  ns,min  CLK -> An address timing check, setup/hold  \n-0.26/0.28  0.048/0.193  TBD  ns,min  CLK -> AD/BD/CD/DD data timing check,setup/hold  \n注：表中参数值只适用于 PG2L100H ，Logos2系列其它器件参数请参考 PDS时序报告  \n4.2 专用 RAM模块 DRM（Dedi cated RAM Module ）AC交流特性参数  \n表 4-2 DRM模块 AC特性  \n类别 数值 \n单位 AC 交流特性参数说明  \n-5 -6 -7 \nTco_18K  1.75 1.529  TBD  ns,max  CLKA/CLKB ->QA/QB  \n(输出寄存器不使能， 18K模式 ) \nTco_18K_reg  0.718  0.625  TBD  ns,max  CLKA/CLKB ->QA/QB  \n(输出寄存器使能， 18K模式 ) \n \nDS04001 （V2.0a）                                                                                    26 / 47 类别 数值 \n单位 AC 交流特性参数说明  \n-5 -6 -7 \nTco_36K 1.758  1.529  TBD  ns,max  CLKA/CLKB ->QA/QB  \n(输出寄存器不使能， 36K模式 ) \nTco_36K_reg  0.718  0.625  TBD  ns,max  CLKA/CLKB ->QA/QB  \n(输出寄存器使能， 36K模式 ) \nTco_ecc 1.758  1.529  TBD  ns,max  CLKB ->QA/QB  \n(输出寄存器不使能， ECC模式 ) \nTco_ecc_reg  0.718  0.625  TBD  ns,max  CLKB ->QA/QB  \n(输出寄存器使能， ECC模式 ) \nTco_ecc_err  0.718  0.625  TBD  ns,max  CLKB ->ECC_S/DBITERR  \n(输出寄存器使能， ECC模式 ) \nTco_flag_full  1.11 0.966  TBD  ns,max  CLKA ->FULL(ALMOST_FULL)  \n(18K/36K FIFO 模式 ) \nTco_flag_empty  0.652  0.567  TBD  ns,max  CLKB ->EMPTY(ALMOST_EMPTY)  \n(18K/36K FIFO 模式 ) \nTco_ecc_parity  0.407  0.354 TBD  ns,max  CLKA ->ECC_PARITY  \n(ECC 编码模式 ) \nTco_ecc_rdaddr  0.834  0.726  TBD  ns,max  CLKA ->ECC_RDADDR  \n(输出寄存器不使能， ECC模式 ) \nTco_ecc_rdaddr_reg  0.834  0.726  TBD  ns,max  CLKA ->ECC_RDADDR  \n(输出寄存器使能， ECC模式 ) \nTsu_18K_ad / \nThd_18K_ad  -0.077/0.097  -0.067/0.085  TBD  ns,min  地址输入 Setup/Hold time  \n（18K模式） \nTsu_18K_d / \nThd_18K_d  -0.002/0.043  -0.002/0.038  TBD  ns,min  数据输入 Setup/Hold time  \n（18K模式） \nTsu_18K_ce / \nThd_18K_ce  0.034/0.029  0.03/0.026  TBD  ns,min  CE输入 Setup/Hold time  \n（18K模式）  \nTsu_18K_we / \nThd_18K_we  -0.065/0.086  -0.057/0.075  TBD  ns,min WE输入 Setup/Hold time  \n（18K模式）  \nTsu_18K_be / \nThd_18K_be  -0.010/0.029  -0.009/0.026  TBD  ns,min  BE输入 Setup/Hold time  \n（18K模式）  \nTsu_18K_oe / \nThd_18K_oe  -0.060/0.080  -0.053/0.070  TBD  ns,min  OCE输入 Setup/Hold time  \n（18K模式）  \nTsu_18K_rst / \nThd_18K_rst  0.001/0.017  0.001/0 .015 TBD  ns,min  同步复位输入 Setup/Hold time  \n（18K模式） \nTsu_36K_ad / \nThd_36K_ad  -0.077/0.097  -0.067/0.085  TBD  ns,min  地址输入 Setup/Hold time  \n（36K模式） \nTsu_36K_d / \nThd_36K_d  -0.002/0.043  -0.002/0.038  TBD  ns,min  数据输入 Setup/Hold time  \n（36K模式） \nTsu_36K_ce / \nThd_36K_ce  0.034/ -0.014 0.03/ -0.013  TBD  ns,min  CE输入 Setup/Hold time  \n（36K模式）  \nTsu_36K_we / \nThd_36K_we  -0.033/0.054  -0.029/0.047  TBD  ns,min  WE输入 Setup/Hold time  \n（36K模式）  \nTsu_36K_be / \nThd_36K_be  -0.01/0.029  -0.009/0.026  TBD  ns,min  BWE输入 Setup/Hold time  \n（36K模式）  \nTsu_36K_oe / \nThd_36K_oe  -0.027/0.047  -0.024/0.041  TBD  ns,min  OCE输入 Setup/Hold time  \n（36K模式）  \nTsu_36K_rst / \nThd_36K_rst  0.001/0.017  0.001/0.015  TBD  ns,min  同步复位输入 Setup/Hold time  \n（36K模式） \nTsu_ecc_d / \nThd_ecc_d  0.021/0.018  0.019/0.016  TBD  ns,min  数据输入 Setup/Hold time  \n（ECC模式） \n \nDS04001 （V2.0a）                                                                                    27 / 47 类别 数值 \n单位 AC 交流特性参数说明  \n-5 -6 -7 \nTsu_fifo_wctl / \nThd_fifo_wctl  -0.065/0.086  -0.057/0.075  TBD  ns,min  WREN输入 (Setup/Hold time)  \n(18K/36K FIFO 模式 ) \nTsu_fifo_rctl / \nThd_fifo_rctl  0.03/ -0.014  0.03/ -0.013  TBD  ns,min  RDEN输入 (Setup/Hold time  \n(18K/36K FIFO 模式 ) \nTsu_ecc_injerr / \nThd_ecc_injerr  0.021/0.018  0.019/0.016  TBD ns,min  INJECT_S/DBITERR 输入 Setup/Hold \ntime(ECC 模式 ) \nTmpw_norm  1.104  0.960  TBD  ns,min  CLKA/CLKB MPW （NW/TW模式）  \nTmpw_rbw  1.546  1.345  TBD  ns,min  CLKA/CLKB MPW （RBW模式）  \nTmpw_fifo  1.104  0.960  TBD  ns,min  CLKA/CLKB MPW （FIFO模式）  \nTmpw_ecc  1.104  0.960  TBD  ns,min  CLKA /CLKB MPW （ECC模式）  \n注：表中参数值只适用于 PG2L100H ，Logos2系列其它器件参数请参考 PDS时序报告  \n4.3 算术处理单元 APM（Arithmetic Process Module ）AC交流特性参数  \n表 4-3 APM模块 AC特性  \nAC交流特性参数说明  Pre- \ndder  Multiplier  Post-adder  数值  单\n位 -5 -6 -7 \n数据 /控制 Pin到输入 register clk 的setup和hold时间 \nH→preadd unit register CLK  \nsetup/hold  Yes NA NA 1.376/ -0.1 1.197/ -0.141  TBD  ns \nX→preadd unit register CLK  \nsetup/hold  Yes NA NA 1.58/ -0.16 1.376/ -0.147  TBD  ns \nX→input unit register CLK  \nsetup/hold  NA NA NA 0.38/ -0.02 0.336/ -0.020  TBD  ns \nY→input unit register CLK  \nsetup/hold  NA NA NA 0.22/ -0.03 0.196/ -0.028  TBD  ns \nH→input unit register CLK  \nsetup/hold  NA NA NA 0.28/ -0.04 0.248/ -0.042  TBD  ns \nZ→input unit register CLK  \nsetup/hold  NA NA NA 0.16/0.01  0.146/0.010  TBD  ns \nINCTRL →input  unit register \nCLK setup/hold  NA NA NA 0.16/0  0.144/0.000  TBD  ns \nMODEY →input unit register \nCLK setup/hold  NA NA NA 0.16/ -0.009  0.147/ -0.008  TBD  ns \nMODEZ →input unit register \nCLK  setup/hold  NA NA NA 0.25/ -0.01 0.220/ -0.014  TBD  ns \n数据 Pin到pipeline register clk 的setup和hold时间 \nY→Multiplier unit register CLK \nsetup/hold  NA Yes No 1.47/ -0.25 1.281/ -0.226  TBD  ns \nX→Multiplier unit register CLK \nsetup/hold  Yes Yes No 2.76/ -0.38 2.402/ -0.333  TBD  ns \nX→Multiplier unit register CLK \nsetup/hold  No Yes No 1.57/ -0.26 1.373/ -0.233  TBD  ns \nH-> Multiplier unit register CLK \nsetup/hold  Yes Yes No 2.55/ -0.36 2.224/ -0.316  TBD  ns \n数据 /控制 Pin到输出 register clk 的setup和hold时间 \n \nDS04001 （V2.0a）                                                                                    28 / 47 AC交流特性参数说明  Pre- \ndder  Multiplier  Post-adder  数值  单\n位 -5 -6 -7 \nY→postadd unit register CLK \nsetup/hold  NA Yes Yes 2.51/ -0.512  2.190/ -0.446  TBD  ns \nX→postadd unit register CLK \nsetup/hold  No Yes Yes 2.636/ -0.52 2.293/ -0.454  TBD  ns \nX→postadd unit register CLK \nsetup/hold  Yes Yes Yes 3.82/ -0.63 3.322/ -0.554  TBD  ns \nH→postadd unit register CLK \nsetup/hold  Yes Yes Yes 3.61/ -0.617  3.144/ -0.537  TBD  ns \nZ→postadd unit register CLK \nsetup/hold  NA NA Yes 1.411/ -0.23 1.227/ -0.208  TBD  ns \nY→postadd unit register CLK \nsetup/hold  NA No Yes 1.447/ -0.27 1.259/ -0.242  TBD  ns \nX→postadd unit register CLK \nsetup/hold  No No Yes 1.342/ -0.28 1.167/ -0.247  TBD  ns \nPI→postadd unit register CLK \nsetup/hold  NA NA Yes 1.314/ -0.04 1.143/-0.035  TBD  ns \n从各级 register clk 到APM输出 Pin时间 \npostadd unit register CLK →P \noutput  NA NA NA 0.380  0.331  TBD  ns \nMultiplier unit register CLK →\nPoutput  NA NA Yes 1.703  1.481  TBD  ns \nMultiplier unit register CLK →\nPoutput  NA NA No 0.488  0.425  TBD  ns \npretadd unit r egister CLK →DPO \noutput  Yes Yes Yes 2.58 2.248  TBD  ns \nZ input unit register CLK →DPO \noutput  NA NA Yes 1.59 1.390  TBD  ns \n从数据 /控制 Pin到APM输出 Pin组合逻辑延时  \nY→Poutput  NA Yes No 1.86 1.619  TBD  ns \nY→Poutput  NA Yes Yes 2.75 2.399  TBD  ns \nY→Poutput  NA No Yes 1.66 1.444  TBD  ns \nX→Poutput  No Yes No 1.93 1.680  TBD  ns \nX→Poutput  Yes Yes No 2.94 2.564  TBD  ns \nX→Poutput  Yes Yes Yes 4.03 3.512  TBD  ns \nX→Poutput  No No Yes 1.50 1.308  TBD  ns \nH→Poutput  Yes Yes No 2.95 2.568  TBD  ns \nH→Poutput  Yes Yes Yes 3.84 3.347  TBD  ns \nZ→Poutpu t NA NA Yes 1.62 1.410  TBD  ns \nPI→Poutput  NA NA Yes 1.53 1.339  TBD  ns \n注：表中参数值只适用于 PG2L100H ，Logos2系列其它器件参数请参考 PDS时序报告  \n4.4 GPLL交流 (AC)特性参数  \n表 4-4 GPLL交流特性  \n指标  最小值  最大值  单位  说明  \nFIN 10 800 MHz  输入时钟频率  \n \nDS04001 （V2.0a）                                                                                    29 / 47 指标  最小值  最大值  单位  说明  \nFINJIT 300 ps 输入时钟抖动（ FIN＜200MHz） \n0.06 UI 输入时钟抖动（ FIN≥200MHz） \nFINDT 10-49MHz：25% \n50-199MHz：30% \n200-399MHz：35% \n400-499MHz：40% \n500-800MHz：45% 输入时钟占空比  \nFPFD 10 450 MHz  PFD工作频率范围  \nFVCO 600 1200  MHz  VCO工作频率范围  \nFOUT 4.69 800 MHz  输出时钟频率范围  \nFOUT CAS 0.0366 800 MHz  输出级联频率范围  \nTPHO 0.12 ns 静态相位失调  \nTOUTJIT 180 ps 输出时钟抖动（ FOUT≥100MHz） \n0.018  UI 输出时钟抖动（ FOUT＜100MHz） \nTOUTDUTY  50%±5%  输出时钟占空比精度 （ 50%情形）  \nFBW 1 4 MHz  环路带宽  \nTLOCK --- 200 us 锁定时间  \nFDPS_CLK  0.01 450 MHz  动态相移时钟频率  \nTRST 10 --- ns 复位信号宽度  \n4.5 PPLL交流 (AC)特性参数  \n表 4-5 PPLL交流特性  \n指标  最小值  最大值  单位  说明  \nFIN 19 800 MHz  输入时钟频率  \nFINJIT 200 ps 输入时钟抖动（ FIN＜200MHz） \n0.04 UI 输入时钟抖动（ FIN≥200MHz） \nFINDT 10-49MHz：25% \n50-199MHz：30% \n200-399MHz：35% \n400-499MHz：40% \n500-800MHz：45% 输入时钟占空比  \nFPFD 19 450 MHz  PFD工作频率范围  \nFVCO 1330  2133  MHz VCO工作频率范围  \nFOUT 10.39  2133  MHz  输出时钟频率范围  \nTPHO 0.12 ns 静态相位失调  \nTOUTJTT 180 ps 输出时钟抖动（ FOUT≥100MHz） \n0.018  UI 输出时钟抖动（ FOUT＜100MHz） \nTOUTDT  50%±5%  输出时钟占空比精度（ 50%情形）  \nFBW 1 4 MHz  带宽  \nTLOCK --- 120 us 锁定时间  \nTRST 10 --- ns 复位信号宽度  \n \nDS04001 （V2.0a）                                                                                    30 / 47 4.6 DQS AC交流特性参数  \nDQS相位调整的单步相位偏移值如 表 4-6所示。  \n表 4-6 DQS AC特性  \n类别  速度等级  AC 交流特性参数描述  \n单位  \n最小值  典型值  最大值  \nDQS  -5, -6 4 7 10 ps \n \n4.7 全局时钟网络 （Global Clock Network ） AC交流特性参数  \n表 4-7 全局时钟网络 AC特性  \n名称  最大频率  \n单位  说明  \n-5, -6 \nGLOBAL CLK  600 MHz  全局时钟网络  \n \n4.8 区域时钟网络（ Regional Clock Network ） AC交流特性参数  \n表 4-8 区域时钟网络 AC特性  \n名称  最大频率  \n单位  说明  \n-5, -6 \nREGIONAL CLK  350 MHz  区域时钟网络  \n注：最大输入频率 650 MHz  \n4.9 IO时钟网络（ IO Clock Network ） AC交流特性参数  \n表 4-9 IO时钟网络 AC特性  \n名称  最大频率  \n单位  说明  \n-5, -6 \nIO CLK  680 MHz  IO时钟网络  \n \n4.10  配置和编程 （Configuration and Programming ） AC交流特性参数  \n4.10.1  Power -up Timing 特性  \nTPOR\nVCC/VCC_DRM /\nVCCA /VCCIOCFG\nTICCK\nINIT_FLAG _N\nCFG_CLK\n \n图 4-1 器件 Power-up Timing 特性  \n \nDS04001 （V2.0a）                                                                                    31 / 47 \nTRSTN\nTPL\nTICCK\nINIT_FLAG_N\nRSTN\nCFG_CLK \n图 4-2 器件复位重配置 Timing特性  \n \n表 4-10 Power -up Timing 特性参数  \n名称  器件  数值  单位  说明  \nTPL PG2L25H  3.6 \nms, Max  Program Latency  PG2L50H  6 \nPG2L100H  11 \nPG2L200H  26 \nTPOR PG2L25H  63.6 \nms, Max  Power -on-Reset  PG2L50H  66 \nPG2L100H  71 \nPG2L200H  86 \nTICCK \nLogos2  400 ns,Min  CFG _CLK输出延时  \nTRSTN 384 ns,Min  RSTN低脉冲宽度  \n \n4.10.2  各下载模式 AC交流特性   \n表 4-11 Logos2系列 FPGA支持的各下载模式的 AC交流特性  \n接口  名称  描述  数值  \n属性  \n-5 -6 \nJTAG  FTCK TCK频率  50M  50M  最大  \nFTCKD TCK占空比  45%/55%  45%/55%  最小 /最\n大 \nTTCKH TCK高脉宽  10ns  10ns  最小  \nTTCKL  TCK低脉宽  10ns  10ns  最小  \nTTMSSU /TTDIS\nU TMS/TDI 建立时间（ TCK上升沿）  3.5ns  3.5ns  最小  \nTTMSH/TTDIH  TMS/TDI 保持时间（ TCK上升沿）  1.5ns  1.5ns  最小  \nTTCK2TDO  TCK下降沿到 TDO输出有效  6ns 6ns 最大  \nMaster \nSPI模\n式 FMCLK  CFG_CLK 频率  40M 40M 最大  \nCFG_CLK 频率（低速）  15.38 M 15.38 M 最大  \nCFG_CLK 频率（菊花链）  25M 25M 最大  \nFMCLKS  CFG_CLK 频率初始值  2.99M  2.99M  典型  \nFMCLKD  CFG_CLK 占空比  45%/55%  45%/55%  最小 /最\n大 \n \nDS04001 （V2.0a）                                                                                    32 / 47 接口  名称  描述  数值  \n属性  \n-5 -6 \nFMCLKTOL  CFG_CLK 频率偏差  50％ 50％ 最大  \nFEMCLK  ECCLKIN 频率  40M  40M  最大  \nECCLKIN 频率（低速）  15.38 M 15.38 M 最大  \nFEMCLKD  ECCLKIN 占空比  45%/55%  45%/55%  最小 /最\n大 \nTMDSU  D[7:0]建立时间（ CFG_CLK 上升沿）  9.5ns  9.5ns  最小  \nTMDH D[7:0]保持时间（ CFG_CLK 上升沿）  0ns 0ns 最小  \nTMDSUF  D[7:0]建立时间（ CFG_CLK 下降沿）  9.5ns  9.5ns  最小  \nTMDHF  D[7:0]保持时间（ CFG_CLK 下降沿）  0ns 0ns 最小  \nTMCLK2D  CFG_CLK 下降沿到 D[0]/D[4]输出有效  3.5ns  3.5ns  最大  \nTMCLK2CS  CFG_CLK 下降沿到 FCS_N /FCS2_N输出有效  4ns 4ns 最大  \nTMCLK2DOUT  CFG_CLK 下降沿到 CSO_DOUT 输出有效  3.5ns  3.5ns  最大  \nSlave \nSerial  FSSCLK  CFG_CLK 频率  50M 50M 最大  \nCFG_CLK 频率（菊花链）  50M 50M 最大  \nTSSCLKL  CFG_CLK 低脉宽  6ns 6ns 最小  \nTSSCLKH  CFG_CLK 高脉宽  6ns 6ns 最小  \nTSSDSU  DI建立时间（ CFG_CLK 上升沿）  3.5ns  3.5ns  最小  \nTSSDH DI保持时间（ CFG_CLK 上升沿）  0ns 0ns 最小  \nTSSDSUF  DI建立时间（ CFG_CLK 下降沿）  3.5ns  3.5ns  最小  \nTSSDHF  DI保持时间（ CFG_CLK 下降沿）  0ns 0ns 最小  \nTSSCLK2DOUT  CFG_CLK 下降沿到 CSO_DOUT 输出有效  2ns/7ns 2ns/7ns 最小 /最\n大 \nSlave \nParalle\nl FSPCLK  CFG_CLK 频率  20M  50M 最大  \nTSPCLKL  CFG_CLK 低脉宽  6ns 6ns 最小  \nTSPCLKH  CFG_CLK 高脉宽  6ns 6ns 最小  \nTSPDSU  D[31:0]建立时间（ CFG_CLK 上升沿）  5.5ns  5.5ns  最小  \nTSPDH D[31:0]保持时间（ CFG_CLK 上升沿）  0.5ns  0.5ns  最小  \nTSPCRSU  CS_N /RWSEL建立时间（ CFG_CLK 上升沿）  4.5ns  4.5ns  最小  \nTSPCRH  CS_N /RWSEL保持时间（ CFG_CLK 上升沿）  0.5ns  0.5ns  最小  \nTSPCLK2D  CFG_CLK 上升沿到 D[31:0]输出有效  9ns 9ns 最大  \nTSPCS2CSO  CS_N到CSO_DOUT 输出延迟  8.5ns  8.5ns  最大  \n内部从\n并行接\n口 FIPCLK  CLK频率  20M  50M 最大  \nTIPCLKL  CLK低脉宽  2.5ns  2.5ns  最小  \nTIPCLKH  CLK高脉宽  2.5ns 2.5ns  最小  \nTIPDSU  CS_N/ RW_SEL /DI[31:0]建立时间（ CLK上升\n沿）  2ns 2ns 最小  \nTIPDH CS_N/ RW_SEL /DI[31:0]保持时间（ CLK上升\n沿）  1ns 1ns 最小  \nTIPCLK2D  CLK上升沿到 DO[31:0]输出有效  4ns 4ns 最大  \nTIPCLK2D1  CLK上升沿到 2ns 2ns 最大  \n \nDS04001 （V2.0a）                                                                                    33 / 47 接口  名称  描述  数值  \n属性  \n-5 -6 \nRBCRC_VALID/ ECC _VALID/DRCFG_OVE\nR/PRCFG_OVER 输出有效  \nTIPCLK2D2  CLK上升沿到 RBCRC_ERR/  \nECC _INDEX/ SERROR /DERROR / \nSEU_FRAME_ADDR/SEU_FRAME_NADDR  \nSEU_COLUMN_ADDR/SEU_COLUMN_NA\nDDR  \nSEU_REGION_ADDR/SEU_REGION_NADD\nR \nDRCFG_ERR/PRCFG_ERR 输出有效  0 0 最大  \n4.11 IOB High Range(HR)  AC交流特性参数  \nIOB High Range(HR)AC 交流特性参数如 表 4-12所示，其中 DO=>PAD 为从 IOB端口 DO经\n过OBUF到PAD的延时； PAD=>DIN 为从 PAD经过 IBUF到IOB端口 DIN的延时。  \n表 4-12 IOB High Range(HR)AC 交流特性参数  \nI/O标准  Delay(DO=>PAD)/ns  Delay(PAD=>DIN)/ns  \nLVCMOS33  \nSTRENGTH"4"  \nMODE"F"  1.705  0.8347  \nLVCMOS33  \nSTRENGTH  "4" \nMODE" S" 2.376  0.8347  \nLVCMOS33   \nSTRENGTH"8"  \nMODE"F"  1.688  0.8347  \nLVCMOS33   \nSTRENGTH"8"  \nMODE"S"  2.369  0.8347  \nLVCMOS33   \nSTRENGTH"12"  \nMODE"F"  1.466  0.8347  \nLVCMOS33   \nSTRENGTH"12"  \nMODE"S"  2.172  0.8347  \nLVCMOS33   \nSTRENGTH"16"  \nMODE"F"  1.266  0.8347  \nLVCMOS33   \nSTRENGTH"16"  \nMODE"S"  1.913  0.8347  \nLVTTL33  \nSTRENGTH"4"  \nMODE"F"  1.705  0.8347  \nLVTTL33  \nSTRENGTH"4"  \nMODE"S"  2.376  0.8347  \nLVTTL33  \nSTRENGTH"8"  \nMODE"F"  1.688  0.8347  \nLVTTL33  2.369  0.8347  \n \nDS04001 （V2.0a）                                                                                    34 / 47 I/O标准  Delay(DO=>PAD)/ns  Delay(PAD=>DIN)/ns  \nSTRENGTH"8"  \nMODE"S"  \nLVTTL33  \nSTRENGTH"12"  \nMODE"F"  1.466  0.8347  \nLVTTL33  \nSTRENGTH"12"  \nMODE"S"  2.172  0.8347  \nLVTTL33  \nSTRENGTH"16"  \nMODE"F"  1.266  0.8347  \nLVTTL33  \nSTRENGTH"16"  \nMODE"S"  1.913  0.8347  \nLVTTL33  \nSTRENGTH"24"  \nMODE"F"  1.266  0.8347  \nLVTTL33  \nSTRENGTH"24"  \nMODE"S"  1.913  0.8347  \nLVCMOS25  \nSTRENGTH"4"  \nMODE"F"  1.49 0.8982  \nLVCMOS25  \nSTRENGTH"4"  \nMODE"S"  2.084  0.8982  \nLVCMOS25  \nSTRENGTH"8"  \nMODE"F"  1.525  0.8982  \nLVCMOS25   \nSTRENGTH"8"  \nMODE"S"  2.325  0.8982  \nLVCMOS25  \nSTRENGTH"12"  \nMODE"F"  1.354  0.8982  \nLVCMOS25  \nSTRENGTH"12"  \nMODE"S"  2.115  0.8982  \nLVCMOS25  \nSTRENGTH"16"  \nMODE"F"  1.23 0.8982  \nLVC MOS25  \nSTRENGTH"16"  \nMODE"S"  1.903  0.8982  \nLVCMOS18  \nSTRENGTH"4"  \nMODE"F"  1.068  0.996  \nLVCMOS18  \nSTRENGTH"4"  \nMODE"S"  1.274  0.996  \nLVCMOS18   \nSTRENGTH"8"  \nMODE"F"  0.9271  0.996  \nLVCMOS18  \nSTRENGTH"8"  \nMODE"S"  1.151  0.996  \n \nDS04001 （V2.0a）                                                                                    35 / 47 I/O标准  Delay(DO=>PAD)/ns  Delay(PAD=>DIN)/ns  \nLVCMOS18  \nSTRENGTH"12"  \nMODE"F"  0.8111  0.996  \nLVCMOS18  \nSTRENGTH"12"  \nMODE"S"  0.9624  0.996  \nLVCMOS18   \nSTRENGTH"16"  \nMODE"F"  0.8024  0.996  \nLVCMOS18   \nSTRENGTH"16"  \nMODE"S"  0.9805  0.996  \nLVCMOS18   \nSTRENGTH"24"  \nMODE"F"  0.8218  0.996  \nLVCMOS18  \nSTRENGTH"24"  \nMODE"S"  0.9408  0.996  \nLVCMOS15  \nSTRENGTH"4"  \nMODE"F " 1.003  1.091  \nLVCMOS15  \nSTRENGTH"4"  \nMODE"S"  1.214  1.091  \nLVCMOS15   \nSTRENGTH"8"  \nMODE"F"  1.003  1.091  \nLVCMOS15   \nSTRENGTH"8"  \nMODE"S"  1.214  1.091  \nLVCMOS15   \nSTRENGTH"12"  \nMODE"F"  0.7844  1.091  \nLVCMOS15   \nSTRENGTH"12"  \nMODE"S"  0.9222  1.091  \nLVCMOS15   \nSTRENGTH "16" \nMODE"F"  0.8026  1.091  \nLVCMOS15   \nSTRENGTH"16"  \nMODE"S"  0.9151  1.091  \nLVCMOS12   \nSTRENGTH"4"  \nMODE"F"  0.9499  1.238  \nLVCMOS12   \nSTRENGTH"4"  \nMODE"S"  1.156  1.238  \nLVCMOS12   \nSTRENGTH"8"  \nMODE"F"  0.9499  1.238  \nLVCMOS12   \nSTRENGTH"8"  \nMODE"S"  1.156  1.238  \nLVCMO S12   \nSTRENGTH"12"  0.9118  1.238  \n \nDS04001 （V2.0a）                                                                                    36 / 47 I/O标准  Delay(DO=>PAD)/ns  Delay(PAD=>DIN)/ns  \nMODE"F"  \nLVCMOS12   \nSTRENGTH"12"  \nMODE"S"  1.034  1.238  \nSSTL18_I   \nSTRENGTH"8"  \nMODE"F"  0.7247  0.871  \nSSTL18_I   \nSTRENGTH"8"  \nMODE"S"  0.8676  0.871  \nSSTL18_II   \nSTRENGTH"13.4"  \nMODE"F"  0.6479  0.871  \nSSTL18_II   \nSTRENGTH"13.4"  \nMODE "S" 0.7475  0.871  \nSSTL18D_I   \nSTRENGTH"8"  \nMODE"F"  0.7247  0.871  \nSSTL18D_I   \nSTRENGTH"8"  \nMODE"S"  0.8676  0.871  \nSSTL18D_II   \nSTRENGTH"13.4"  \nMODE"F"  0.6479  0.871  \nSSTL18D_II   \nSTRENGTH"13.4"  \nMODE"S"  0.7475  0.871  \nHSTL18_I   \nSTRENGTH"8"  \nMODE"F"  0.7247  0.871  \nHSTL18_I   \nSTRENGTH"8"  \nMODE"S"  0.8676  0.871  \nHSTL18_II   \nSTRENGTH"16"  \nMODE"F"  0.6479  0.871  \nHSTL18_II   \nSTRENGTH"16"  \nMODE"S"  0.7475  0.871  \nHSTL18D_I   \nSTRENGTH"8"  \nMODE"F"  0.7247  0.871  \nHSTL18D_I   \nSTRENGTH"8"  \nMODE"S"  0.8676  0.871  \nHSTL18D_II   \nSTRENGTH"16"  \nMODE"F"  0.6479  0.871  \nHSTL18D_II   \nSTRENGTH"16"  \nMODE"S"  0.7475  0.871  \nSSTL15_I   \nSTRENGTH"8.9"  \nMODE"F"  0.7278  0.9481  \n \nDS04001 （V2.0a）                                                                                    37 / 47 I/O标准  Delay(DO=>PAD)/ns  Delay(PAD=>DIN)/ns  \nSSTL15_I   \nSTRENGTH"8.9"  \nMODE"S"  0.8599  0.9481  \nSSTL15_II   \nSTRENGTH"13"  \nMODE"F"  0.7295  0.9481  \nSSTL15_II   \nSTRENGTH"13"  \nMODE"S"  0.8726  0.9481  \nSSTL15D_I   \nSTRENGTH"8.9"  \nMODE"F"  0.7278  0.9481  \nSSTL15D_I   \nSTRENGTH"8.9"  \nMODE"S"  0.8599  0.9481  \nSSTL15D_II   \nSTRENGTH"13"  \nMODE"F"  0.7295  0.9481  \nSSTL15D_II   \nSTRENGTH"13"  \nMODE"S"  0.8726  0.9481  \nHSTL15_I   \nSTRENGTH"8"  \nMODE"F"  0.7278  0.9481  \nHSTL15_I    \nSTRENGTH"8"  \nMODE"S"  0.8599  0.9481  \nHSTL15_II   \nSTRENGTH"16"  \nMODE"F"  0.7295  0.9481  \nHSTL15_II   \nSTRENGTH"16"  \nMODE"S"  0.8726  0.9481  \nHSTL15D_I   \nSTRENGTH"8"  \nMODE"F"  0.7278  0.9481  \nHSTL15D_I   \nSTRENGTH"8"  \nMODE"S"  0.8599  0.9481  \nHSTL15D_II   \nSTRENGTH"16"  \nMODE"F"  0.7295  0.9481  \nHSTL15D_II   \nSTRENGTH"16"  \nMODE"S"  0.8726  0.9481  \nSSTL135_I   \nSTRENGTH"8.9"  \nMODE"F"  0.7459  1.071  \nSSTL135_I   \nSTRENGTH"8.9"  \nMODE"S"  0.8795  1.071  \nSSTL135_II   \nSTRENGTH"13"  \nMODE"F"  0.7036  1.071  \nSSTL135_II   \nSTRENGTH"13"  0.8431  1.071 \n \nDS04001 （V2.0a）                                                                                    38 / 47 I/O标准  Delay(DO=>PAD)/ns  Delay(PAD=>DIN)/ns  \nMODE"S"  \nSSTL135D_I   \nSTRENGTH"8.9"  \nMODE"F"  0.7459  1.071  \nSSTL135D_I   \nSTRENGTH"8.9"  \nMODE"S"  0.8795  1.071  \nSSTL135D_II   \nSTRENGTH"13"  \nMODE"F"  0.7036  1.071  \nSSTL135D_II   \nSTRENGTH"13"  \nMODE"S"  0.8431  1.071  \nLPDDR    MODE"F"  0.9499  1.238  \nLPDDR    MODE"S"  1.156  1.238  \nHSUL12   MODE"F"  0.9499  1.238  \nHSUL12   MODE"S"  1.156  1.238  \nTMDS  0.9883  0.9481  \nLVDS25  0.9883  0.9481  \nMINI -LVDS  0.9883  0.9481  \nRSDS  0.9883  0.9481  \nPPDS  0.9883  0.9481  \n \n \nDS04001 （V2.0a）                                                                                    39 / 47 5 典型工作条件下的性能参数（ Fabric Performance ） \n本章列举实现 Logos2系列 FPGA常见应用的 performance 特性。  \n5.1 LVDS性能参数 （LVDS Performance ） \n表 5-1 LVDS性能  \n描述  最大速率  \n单位  IO资源  \n-5 -6 \nSDR LVDS  \nTransmitter  PG2L100H  400 450 Mbps  OSERDES  \n(DATA _WIDTH =4 TO 8)  PG2L25H 、PG2L50H 、PG2L200H  TBD  625 Mbps  \nDDR \nLVDS  \nTransmitter  PG2L100H  800 900 Mbps OSERDES  \n(DATA _WIDTH =4 TO 8)  PG2L25H 、PG2L50H 、PG2L200H  TBD  1250  Mbps  \nSDR LVDS \nReceiver  PG2L100H  400 450 Mbps  ISERDES  \n(DATA _WIDTH =4 TO 8)  PG2L25H 、PG2L50H 、PG2L200H  TBD  625 Mbps  \nDDR \nLVDS \nReceiver  PG2L100H  800 900 Mbps  ISERDES  \n(DATA _WIDTH =4 TO 8) PG2L25H 、PG2L50H 、PG2L200H  TBD  1250  Mbps  \n \n5.2 存储接口性能参数（ Memory Interface Performance ） \n表 5-2 存储接口性能  \n名称  最大速率  \n单位  \n-5 -6 \nDDR3  800 1066  Mbps  \nDDR3L  667 667 Mbps  \nDDR2  667 667 Mbps  \nLPDDR 2 667 667 Mbps  \nLPDDR  400 400 Mbps  \nQDR 2 500 500 Mbps  \n \n5.3 专用 RAM模块 DRM（Dedicated RAM Module ）性能参数  \n表 5-3 DRM性能  \n模式  最大速率  (MHz)  \n-5 -6 \nDRM(NW 模式 &读寄存器使能） @ 18K存储器模式  300 400 \nDRM(TW 模式 &读寄存器使能） @ 18K存储器模式  300 400 \nDRM(RBW 模式 &读寄存器使能） @ 18K存储器模式  250 350 \nDRM(同步FIFO模式 &读寄存器使能）  300 400 \n \nDS04001 （V2.0a）                                                                                    40 / 47 模式  最大速率  (MHz)  \n-5 -6 \nDRM(ECC 模式） 200 300 \n \n5.4 算术模块 APM（Arithmetic Process Module ）性能参数  \n表 5-4 APM性能  \n条件  最大速率 （MHz） \n-5 -6 \nAll registers used （使用APM每一级的寄存器）  350 460 \nOnly use INREG and PREG （只使用 APM的输入输出寄存器）  160 190 \n \nDS04001 （V2.0a）                                                                                    41 / 47 6 模数转换器（ADC）特性  \n本章主要介绍 Logos 2系列 FPGA的ADC硬核的特性参数，如 表 6-1所示。 \n表 6-1 ADC硬核特性  \n参数  最小值  典型\n值 最大值  单位  描述 /条件  \nVCCADC = 1.8V ±  5%, VREF ADC_ P = 1.255V, VREF ADC_ N = 0V, ADC _CLK _OUT  = 26 MHz, Tj: –40° C \n~125° C, 专用通道 ； \nTypical values at Tj=+40° C Vinp -p=-0.45dB Full Scale ； \nVCCADC  1.71 1.8 1.89 V 模拟供电电压  \nResolution  12 -- -- Bits 分辨率  \nSample Rate  -- -- 1 MSPS  采样率  \nChannel  -- -- 17  通道  \nVoltage \nReference  1.205  1.255  1.305  V 外部参考电压  \n1.230  1.255  1.280  V 内部参考电压  Ground VREFP  pin to AGND,  \n–40°C≤ Tj ≤125°C  \nOffset Error  -- -- ±4 LSB Bipolar  –40°C≤ Tj <125°C  \n-- -- ± 12 LSB Unipolar  –40°C≤ Tj ≤125°C  \nGain Error  -- ±1 -- %FS  Gain error calibration 后增益误差  \nDNL  -- -- -1<DNL< 5 LSB Differential Nonlinear ；Nomissing codes  \nINL -- -- ±4 LSB Integeral \nNonlinear  –40°C≤ T j ≤125°C  \nSNR_1   58 -- dB Signal to Noise \nRatio  FSAMPLE  = 500KS/s,F IN = 20 kHz  \n专用通道  \nSNR_2   58  dB Signal to Noise \nRatio  FSAMPLE  = 500KS/s,F IN = 20 kHz  \n辅助通道  \nTHD_1  -- 64  dB 2nd to 7th total \nharmonic \ndistortion  FSAMPLE  = 500K S/s,F IN = 20 kHz  \n专用通道  \nTHD_2  -- 62  dB 2nd to 7th total \nharmonic \ndistortion  FSAMPLE  = 500KS/s,F IN = 20 kHz  \n辅助通道  \nTemperature \nSensor \nAccuracy(1) -- -- ±4 °C \n温度检测精度  –40°C≤ Tj ≤100°C  \n-- -- ±6 °C 100°C< Tj ≤125°C  \nVoltage \nSensor \nAccuracy(1)   ±5 % 片内电源电压\n检测精度 电压测量范围：  \nVCC/VCC_DRM :1V±3% \nVCCA:1.8V±5% \n温度范围 :–40° C ≤Tj ≤100°C \nDCLK  8  100 MHz  \nAPB接口时钟  \nDCLK占空比  40  60 % \n注：  \n1. 片内温度检测精度和片内电源电压检测精度为使能 Offset Error 和Gain Error 校准后， ADC采样时钟频率在 1MHz~5MHz\n的测试结果 ； \n2. ADC采样辅助 IO通道，辅助 IO需约束在 1.8V电源域下；  \n3. -5不支持温度传感器功能  \n \n \nDS04001 （V2.0a）                                                                                    42 / 47 7 高速串行收发器（ HSSTLP ）特性  \n本章主要介绍 Logos2系列 FPGA的HSSTLP硬核的特性， 主要包括绝对极限额定电压 /电流、\n推荐工作条件、 AC/DC特性以及支持典型协议工作模式下的特性。  \n7.1 HSSTLP 硬核绝对极限电压，电流额定值  \n表 7-1 HSSTLP绝对极限电压、电流额定值  \n名称  最小值  最大值  单位  说明  \nHSSTAVCC  –0.5 1.21 V HSST模拟电源 1.0V电压 \nHSSTAVCCPLL  –0.5 1.32 V HSST PLL 模拟电源 1.2V电压 \n注：超过上述极限额定值可能导致器件永久性损坏。  \n7.2 HSSTLP 硬核推荐工作条件  \n下表列出 Logos2系列 FPGA的HSSTLP硬核推荐工作电压。  \n表 7-2 HSSTLP硬核推荐工作条件  \n名称  最小值  典型值  最大值  单位  说明  \n电压值  \nHSSTAVCC   0.97 1.0 1.03 V HSST模拟电源 1.0V电压  \nHSSTAVCCPLL  1.17 1.2 1.23 V HSST PLL 模拟电源 1.2V电压  \n7.3 HSSTLP 硬核 DC直流特性参数  \n表 7-3 HSSTLP硬核 DC直流特性  \n名称  最小  典型  最大  单位  条件  说明  \n输入和输出信号 DC直流特性  \nHSST_ VDINPP  150 - 1000  mV 外部 AC交流耦合  差分输入峰峰电\n压 \nHSST_ VDIN 0 - HSSTAVCC  mV 直流耦合 ,  \nHSSTAVCC =1V 输入绝对电压值  \nHSST_ VINCM - 3/4 \nHSSTAVCC  - mV 直流耦合 , \nHSSTAVCC =1V 共模输入电压值  \nHSST_ VDOUTPP  900 - - mV 摆幅设置最大  差分输出峰峰电\n压 \nHSST_ VOUTCMDC  HSSTAVCC – DV OUTPP /4 mV DC共模输出电压， 是发送端悬空的情\n况 \nHSST_ VOUTCMAC  1/2 HSSTAVCC  mV 共模输出电压值 :外部 AC交流耦合  \nHSST_R DIN - 100 - Ω 差分输入阻值  \nHSST_R DOUT - 100 - Ω 差分输出阻值  \nHSST_TX SKEW - - 14 ps Tx输出的 P端和 N端skew \nHSST_C DEXT - 100 - nF 推荐外部 AC交流耦合电容值  \n参考时钟输入 DC直流特性  \n \nDS04001 （V2.0a）                                                                                    43 / 47 名称  最小  典型  最大  单位  条件  说明  \nHSST_ VRCLKPP  400 - 2000  mV 差分输入峰峰电压  \nHSST_R RCLK - 100 - Ω 差分输入阻值  \nHSST_C RCLKEXT  - 100 - nF 推荐外部 AC交流耦合电容值  \n7.4 高速串行收发器 HSSTLP 的AC交流特性  \nHSST LP硬核的的AC交流特性如表 7-4至表 7-9所示。  \n表 7-4 HSST硬核性能参数  \n名称  数值  \n单位  说明  \n-5 -6 -7 \nHSST_ Fmax  5 6.6 TBD  Gbps  HSST最大的数据速率  \nHSST_ Fmin 0.6 0.6 TBD  Gbps  HSST最小的数据速率  \nHSST_ Fpllmax 5 6.6 TBD  GHz HSST  PLL的最大频率  \nHSST_ Fpllmin 1.6 1.6 TBD  GHz HSST  PLL的最小频率  \n \nHSSTLP参考时钟开关特性如 表 7-5所示。  \n表 7-5 HSST LP硬核参考时钟开关特性  \n名称  数值  \n单位  条件  说明  \n最小  典型值  最大  \nHSST_ FREFCLK  60 - 330 MHz  参考时钟频率范围  \nHSST_TRCLK  - 225 - ps 20%-80% 参考时钟上升时间  \nHSST_TFCLK  - 225 - ps 80%-20% 参考时钟下降时间  \nHSST_TRATIO  45 50 55 % PLL 参考时钟占空比  \n \n表 7-6 HSSTLP硬核 PLL/Lock 锁定时间特性  \n名称  数值  \n单位  条件  说明  \n最小  典型值  最大  \nHSST_TPLLLOCK  - - 1.5 ms  PLL锁定时间 ,从复位\n释放到锁定的时间  \nHSST_TCDRLOCK  - 60,000  2,500 ,000 UI PLL锁到参考时钟后，\n到切换到有外部输入\n数据后， CDR锁定的\n时间  CDR锁定时间  \n \nHSST硬核用户时钟开关特性如 表 7-7所示。 \n表 7-7 HSSTLP硬核用户时钟开关特 性 \n名称  频率  单位  说明  \n数据接口时钟开关特性  \nHSST_F T2C 206.25  MHz  P_CLK2CORE_TX 的最大频率  \n \nDS04001 （V2.0a）                                                                                    44 / 47 HSST_F R2C 206.25  MHz  P_CL K2CORE_RX 的最大频率  \nHSST_F TFC 206.25  MHz  P_TX_CLK_FR_CORE 的最大频率  \nHSST_F RFC  206.25  MHz  P_RX_CLK_FR_CORE 的最大频率  \nAPB动态配置接口时钟开关特性  \nHSST_FAPB  100 MHz  APB CLK 最大频率  \n \nHSST硬核 Transmitter 发送侧开关特性如 表 7-8所示。  \n表 7-8 HSSTLP硬核 Transmitter 发送侧开关特性  \n名称  最小  典型  最大  单位  条件  说明  \nHSST_ TTXR  - 100 - ps 20%-80% TX上升时间  \nHSST_ TTXF  - 100 - ps 80%-20% TX下降时间  \nHSST_ TCHSKEW  - - 500 ps - TX 通道间  skew  \nHSST_ VTX IDLEAMP   - - 30 mV - Electrical idle 幅值  \nHSST_ VTX IDLETIME  - - 150 ns - Electrical i dle过渡时间  \nHSST_ TJ0.6G - - 0.1 UI \n0.6Gbps Total Jitter  \nHSST_ DJ0.6G - - 0.05 UI Deterministic Jitter  \nHSST_ TJ1.25G  - - 0.1 UI \n1.25Gb ps Total Jitter  \nHSST_ DJ1.25G  - - 0.05 UI Deterministic Jitter  \nHSST_ TJ2.5G  - - 0.2 UI \n2.5Gb ps Total Jitter  \nHSST_ DJ2.5G  - - 0.08 UI Deterministic Jitter  \nHSST_ TJ3.125G  - - 0.2 UI \n3.125Gb ps Total Jitter  \nHSST_ DJ3.125G  - - 0.08 UI Deterministic Jitter  \nHSST_ TJ5.0G  - - 0.3 UI \n5.0Gb ps Total Jitter  \nHSST_ DJ5.0G  - - 0.1 UI Deterministic Jitter  \nHSST_ TJ6.6G  - - 0.3 UI \n6.6Gbps Total Jitter  \nHSST_ DJ6.6G  - - 0.1 UI Deterministic Jitter  \n \nHSST硬核 Receiver接收侧开关特性如 表 7-9所示。  \n表 7-9 HSSTLP硬核 Receiver接收侧开关特性  \n名称  最小  典型  最大  单位  说明  \nHSST_TRXIDLETIME  -  34 ns RXELECIDLE 状态到 LOS信号响应的时\n间 \nHSST_ RXVPPOOB  72 - 210 mV OOB检测门限峰峰值  \nHSST_ RXT RACK  -5000  - 5000  ppm 接收端扩频跟随，调制频率 33kHz  \nHSST_ RXLENGTH  - - 512 UI 支持 RX连续长 0或长 1的长度  \nHSST_ RXTOL ERANCE  -1250  - 1250  ppm 数据 /参考时钟的频偏容限  \n正弦抖动容限  \nHSST _SJ_ 0.6 TBD  - - UI 正弦抖动 (1)，0.6Gbps \nHSST _SJ_1.25  0.42 - - UI 正弦抖动 (1)，1.25Gb ps \n \nDS04001 （V2.0a）                                                                                    45 / 47 名称  最小  典型  最大  单位  说明  \nHSST _SJ_2.5  0.42 - - UI 正弦抖动 (1)，2.5Gb ps \nHSST _SJ_3.125  0.4 - - UI 正弦抖动 (1)，3.125Gb ps \nHSST _SJ_5.0  0.4 - - UI 正弦抖动 (1)，5.0Gb ps \nHSST _SJ_ 6.6 0.4 - - UI 正弦抖动 (1)，6.6Gbps \n注： 1.注入的正弦抖动的频率为 10MHz  \n \n \nDS04001 （V2.0a）                                                                                    46 / 47 8 PCIe硬核特性  \n表 8-1 PCIe性能参数  \n名称  数值  单位  说明  \nFpclk  250 MHz  PCIe内核最大时钟频率  \nFpclk_div2  125 MHz  用户接口最大时钟频率  \n \n \nDS04001 （V2.0a）                                                                                    47 / 47 免责声明  \n版权声明  \n本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任\n何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否\n则，公司必将追究其法律责任。  \n \n免责声明  \n1、本文档仅提供阶段性信息， 所含内容可根据产品的实际情况随时更新， 恕不另行通知。\n如因本文档使用不当造成的直接或间接损失，本公司不承担 任何法律责任。  \n2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性\n的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或\n其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。  \n3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。  \n \n'}]
!==============================================================================!
### Component Summary: PG2L200H-6IFBB676

#### Key Specifications:
- **Voltage Ratings:**
  - Core Voltage (VCC): 1.0V (typical)
  - I/O Voltage (VCCIO): 1.14V to 3.465V
  - Auxiliary Voltage (VCCA): 1.8V (typical)
  - DRM Voltage (VCC_DRM): 1.0V (typical)

- **Current Ratings:**
  - Static Current (ICCQ): 1200 mA
  - Static Current for DRM (ICC_DRMQ): 30 mA
  - Static Current for I/O (ICCIOQ): 30 mA
  - Static Current for Auxiliary (ICCAQ): 200 mA

- **Power Consumption:**
  - Typical static power consumption varies based on configuration and usage.

- **Operating Temperature Range:**
  - Industrial: -40°C to +100°C

- **Package Type:**
  - FBG676 (27mm x 27mm, 1.0mm pitch)

- **Special Features:**
  - Supports hot-swapping (level 2)
  - Integrated ADC with 12-bit resolution and 1 MSPS sampling rate
  - High-speed serial transceiver (HSSTLP) with data rates up to 6.6 Gbps
  - Supports various I/O standards including LVDS, HSTL, SSTL, etc.
  - Configurable logic modules (CLM) and dedicated RAM modules (DRM)

- **Moisture Sensitive Level (MSL):**
  - MSL is not specified in the provided text.

#### Description:
The PG2L200H-6IFBB676 is a member of the Logos2 series of Field Programmable Gate Arrays (FPGAs) developed by Shenzhen Pango Microsystems Co., Ltd. This FPGA is designed using a 28nm CMOS process technology, offering a balance of high performance and low power consumption. It features a rich set of configurable logic blocks, dedicated RAM, arithmetic processing modules, and high-speed serial transceivers, making it suitable for a wide range of applications.

#### Typical Applications:
The PG2L200H FPGA is suitable for various applications, including:
- **Video Processing:** Due to its high-speed capabilities and support for multiple I/O standards.
- **Industrial Control:** Its robustness and flexibility make it ideal for automation and control systems.
- **Automotive Electronics:** The device can be used in automotive applications requiring reliable and efficient processing.
- **Communication Systems:** With integrated high-speed transceivers, it is well-suited for networking and communication protocols.
- **Medical Devices:** Its low power consumption and reliability are beneficial in medical instrumentation.
- **Consumer Electronics:** The FPGA can be utilized in various consumer devices requiring programmable logic.

This FPGA's versatility and performance characteristics make it a valuable component in modern electronic designs across multiple industries.