## lab1-1: 八选一多路选择器

用 logisim-evolution 画一个四选一多路选择器, 导出为 Verilog. 接着再搭一个模块八选一即可.

