GZHU grade 10 program design basic experiments personal backup.
=====
This repository is created for personal backup.  
Highly NOT recommand using codes in this repo to submit homework.  
**Notice that I am using logisim-evolution for macOS. Circuit file may not compatible.**

experiment 1  
---
* 1.1  
利用基本逻辑门设计一个3输入多数表决器
* 1.2  
利用 CMOS 晶体管构建两输入或门，并验证其功能
* 1.3  
实现4位二进制数奇偶校验电路
* 1.4  
利用 logisim 提供的 LED 矩阵显示本人姓名的字母缩写
* 2.5
根据以下 3-8译码器芯片74X138的电路原理图，设计一个由逻辑门电路构成的 3-8译码器，并对电路进行仿真测试，以验证电路的功能  
<img width="379" alt="image" src="https://github.com/Endermen359872/grade11CCP/assets/78783001/77d4483f-d5f7-425b-a07e-d9fb00939d30"><br>
* 2.6
利用Logisim提供的优先级编码器，将编码器输出连接到一个十六进制数码管，通过数码管的输出显示来验证和测试电路。测试电路中可引入探针、分线器等，并增加电源和接地来连接数码管
* 2.7  
用基本门电路实现2选1多路选择器，并封装成子电路，用3个该子电路实现4选1多路选择器  
* 2.8  
设计一个全加器（FA），并在此基础上将4个全加器串联成一个4位串行进位加法器。将输入、输出分别连接到16进制数码显示管（Hex Digital Display）进行验证  
* 3.9  
利用2个计数器，实现两位十进制计数（从0到99），两位连接到数码管输出显示
* 3.10
根据以下寄存器堆的原理图及给出的引脚图，构建实现至少含有 8 个 32 位寄存器堆Regfile的读写电路，写入操作需有时钟信号控制，读取操作是组合电路。要求：
&nbsp;&nbsp;有两个读口和一个写口，并封装成子电路    
&nbsp;&nbsp;能在时钟信号有效时写入数据到指定寄存器，能够随时读取任意一个寄存器的数据   
<img width="416" alt="image" src="https://github.com/Endermen359872/grade11CCP/assets/78783001/2df6e8fd-db16-4203-a4c2-625ca1bb5a38"><br>
<img width="416" alt="image" src="https://github.com/Endermen359872/grade11CCP/assets/78783001/74cf2869-905a-4609-8a82-baf6d98e41c0"><br>

experiment 2  
---
not done yet  

experiment 3  
---
not done yet  

experiment 4  
---
not done yet  
